知財求人 - 知財ポータルサイト「IP Force」
▶ ジュスン エンジニアリング カンパニー リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-02-28
(54)【発明の名称】半導体パッケージング方法
(51)【国際特許分類】
H01L 23/12 20060101AFI20240220BHJP
C23C 14/04 20060101ALI20240220BHJP
【ＦＩ】
H01L23/12 501P
C23C14/04 A
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023553747
(86)(22)【出願日】2022-02-24
(85)【翻訳文提出日】2023-09-04
(86)【国際出願番号】 KR2022002742
(87)【国際公開番号】W WO2022186551
(87)【国際公開日】2022-09-09
(31)【優先権主張番号】10-2021-0029614
(32)【優先日】2021-03-05
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2022-0021287
(32)【優先日】2022-02-18
(33)【優先権主張国・地域又は機関】KR
(81)【指定国・地域】
(71)【出願人】
【識別番号】504210651
【氏名又は名称】ジュスン エンジニアリング カンパニー リミテッド
(74)【代理人】
【識別番号】110000154
【氏名又は名称】弁理士法人はるか国際特許事務所
(72)【発明者】
【氏名】リム エイク ヒュン
(72)【発明者】
【氏名】ケウム ミン ジョン
(72)【発明者】
【氏名】キム スン ウック
【テーマコード（参考）】
4K029
【Ｆターム（参考）】
4K029AA06
4K029AA24
4K029BA02
4K029BA21
4K029BB03
4K029BD02
4K029CA05
4K029DA08
4K029DC03
4K029DC04
4K029DC34
4K029DC35
4K029DC39
4K029HA01
4K029HA04
4K029JA02
4K029JA05
4K029KA01
4K029KA09
(57)【要約】
本発明は、半導体パッケージング方法に関し、さらに詳細には、ウェーハレベルのパッケージング方式により半導体素子をパッケージングするための半導体パッケージング方法に関する。本発明の実施形態に係る半導体パッケージング方法は、複数の半導体素子を備えるウェーハを設けるステップと、前記ウェーハとは別途に設けられたマスク部材を用いて、前記ウェーハの上に導電パターン層を形成するステップと、半導体素子ごとに前記ウェーハを切断するステップと、を含む。
【特許請求の範囲】
【請求項1】
複数の半導体素子を備えるウェーハを設けるステップと、前記ウェーハとは別途に設けられたマスク部材を用いて、前記ウェーハの上に前記複数の半導体素子と電気的に接続される導電パターン層を形成するステップと、
を含む、半導体パッケージング方法。
【請求項2】
前記ウェーハを設けるステップは、前記複数の半導体素子を備えるウェーハの上にパッシベーション層が形成されたウェーハを設けるものである、請求項１に記載の半導体パッケージング方法。
【請求項3】
前記導電パターン層を形成するステップは、前記ウェーハの上に前記マスク部材を配置するステップと、
前記マスク部材を通過させるように前記ウェーハに導電物質を供給して、前記ウェーハの上に導電物質を蒸着させるステップと、
を含む、請求項１に記載の半導体パッケージング方法。
【請求項4】
前記マスク部材を配置するステップは、前記ウェーハ上において前記マスク部材を位置合わせするものである、請求項３に記載の半導体パッケージング方法。
【請求項5】
前記マスク部材を配置するステップは、前記ウェーハと離れるように前記ウェーハの上に前記マスク部材を配置するものである、請求項３に記載の半導体パッケージング方法。
【請求項6】
前記導電物質を蒸着させるステップは、スパッターリング工程によって行われる、請求項３に記載の半導体パッケージング方法。
【請求項7】
前記マスク部材を配置するステップと、前記導電物質を蒸着させるステップとは、互いに異なるチャンバーにおいて行われる、請求項３に記載の半導体パッケージング方法。
【請求項8】
前記マスク部材を配置するステップと、前記導電物質を蒸着させるステップとは、互いに異なるウェーハに対して同時に行われる、請求項７に記載の半導体パッケージング方法。
【請求項9】
前記導電パターン層を形成するステップの後に、半導体素子ごとに前記ウェーハを切断するステップをさらに含む、請求項１に記載の
半導体パッケージング方法。
【請求項10】
前記マスク部材は、シャドウマスク（ｓｈａｄｏｗ ｍａｓｋ）を備える、請求項１に記載の半導体パッケージング方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体パッケージング方法に関し、より詳細には、ウェーハレベルのパッケージング方式により半導体素子をパッケージングするための半導体パッケージング方法に関する。
【背景技術】
【0002】
パッケージング工程とは、外部の環境から半導体素子を保護するために半導体素子を包装・梱包する工程のことをいう。このようなパッケージング工程には、外部機器と信号をやり取りするように半導体素子の配線を整理するために導電パターンを形成する過程が伴われる。
【0003】
既存のパッケージング工程は、複数の半導体素子を備えるウェーハをダイシングライン（ｄｉｃｉｎｇ ｌｉｎｅ）に沿って切断して個々の半導体素子に切り離した後、切り離した個々の半導体素子ごとにパッケージング工程を行っていた。このような既存のパッケージング工程は、チップ単位でパッケージング工程を行わなければならないため、すべての半導体素子をパッケージングするのに非常に長時間がかかっていた。
【0004】
この理由から、最近には、複数の半導体素子を備えるウェーハの状態で先にパッケージング工程を行った後、半導体素子ごとにウェーハをダイシング（ｄｉｃｉｎｇ）するウェーハレベルのパッケージング方法が利用されている。
【0005】
このようなウェーハレベルのパッケージング方法においては、一般に、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）方式を用いて半導体素子の配線を整理するための導電パターンを形成する。しかしながら、このようなフォトリソグラフィ方式は、ウェーハの上にフォトレジスト（ｐｈｏｔｏｒｅｓｉｓｔ）をコートし、露光（ｅｘｐｏｓｕｒｅ）、現像（ｄｅｖｅｌｏｐ）及びエッチング（ｅｔｃｈｉｎｇ）工程を行った後、フォトレジストを取り除くといったような複雑な工程を経て行われるため、半導体素子をパッケージングするのにかかる時間を効果的に短縮させ難いという問題があった。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】大韓民国公開特許第１０－２００１－００６１７８６号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、半導体素子の生産性を向上させることのできる半導体パッケージング方法を提供する。
【課題を解決するための手段】
【0008】
本発明の実施形態に係る半導体パッケージング方法は、複数の半導体素子を備えるウェーハを設けるステップと、前記ウェーハとは別途に設けられたマスク部材を用いて、前記ウェーハの上に前記複数の半導体素子と電気的に接続される導電パターン層を形成するステップと、を含む。
【0009】
前記ウェーハを設けるステップは、前記複数の半導体素子を備えるウェーハの上にパッシベーション層が形成されたウェーハを設けるものであってもよい。
【0010】
前記導電パターン層を形成するステップは、前記ウェーハの上に前記マスク部材を配置するステップと、前記マスク部材を通過させるように前記ウェーハに導電物質を供給して、前記ウェーハの上に導電物質を蒸着させるステップと、を含んでいてもよい。
【0011】
前記マスク部材を配置するステップは、前記ウェーハ上において前記マスク部材を位置合わせするものであってもよい。
【0012】
前記マスク部材を配置するステップは、前記ウェーハと離れるように前記ウェーハの上に前記マスク部材を配置するものであってもよい。
【0013】
前記導電物質を蒸着させるステップは、スパッターリング工程によって行われてもよい。
【0014】
前記マスク部材を配置するステップと、前記導電物質を蒸着させるステップとは、互いに異なるチャンバーにおいて行われてもよい。
【0015】
前記マスク部材を配置するステップと、前記導電物質を蒸着させるステップとは、互いに異なるウェーハに対して同時に行われてもよい。
【0016】
前記導電パターン層を形成するステップの後に、半導体素子ごとに前記ウェーハを切断するステップをさらに含んでいてもよい。
【0017】
前記マスク部材は、シャドウマスク（ｓｈａｄｏｗ ｍａｓｋ）を備えていてもよい。
【発明の効果】
【0018】
本発明の実施形態に係る半導体パッケージング方法によれば、複数の半導体素子を備えるウェーハ上において、ウェーハとは別途に設けられたマスク部材を用いる単一の工程によって導電パターン層を形成することにより、導電パターン層を形成するための工程数を最小限に留めることができる。
【0019】
これにより、半導体素子を製造するのにかかる時間を最小限に抑えることができ、工程に用いる資材のコストを極力抑えて半導体素子の生産性を向上させることができる。
【図面の簡単な説明】
【0020】
【図1】本発明の実施形態に係る半導体パッケージング設備を概略的に示す図。
【図2】本発明の実施形態に係る蒸着装置を示す図。
【図3】本発明の実施形態に係る半導体パッケージング方法を概略的に示す図。
【図4】本発明の実施形態により半導体素子をパッケージングする様子を段階的に示す図。
【図5】本発明の実施形態により半導体素子をパッケージングする様子を段階的に示す図。
【図6】本発明の実施形態により半導体素子をパッケージングする様子を段階的に示す図。
【図7】本発明の実施形態により半導体素子をパッケージングする様子を段階的に示す図。
【図8】本発明の実施形態により半導体素子をパッケージングする様子を段階的に示す図。
【図9】本発明の実施形態により半導体素子をパッケージングする様子を段階的に示す図。
【発明を実施するための形態】
【0021】
以下、添付図面に基づいて、本発明の実施形態をより詳しく説明する。しかしながら、本発明は以下に開示される実施形態に何ら限定されるものではなく、異なる様々な形態に具体化され、単にこれらの実施形態は本発明の開示を完全たるものにし、通常の知識を有する者に発明の範囲を完全に知らせるために提供されるものである。図面は、本発明を詳しく説明するために誇張されて示されていてもよく、図中、同じ符号は、同じ構成要素を指す。
【0022】
【0023】
図１及び図２を参照すると、本発明の実施形態に係る半導体パッケージング設備は、カセット（Ｃａｓｅｔｔｅ）１０と、装置フロントエンドモジュール（ＥＦＥＭ：Ｅｑｕｉｐｍｅｎｔ Ｆｒｏｎｔ Ｅｎｄ Ｍｏｄｕｌｅ）２０と、搬送装置（ＴＭ：Ｔｒａｎｓｆｅｒ Ｍｏｄｕｌｅ）３０と、マスク保管装置（Ｍａｓｋ Ｓｔｏｃｋｅｒ）４０と、マスクアライメント装置（Ｍａｓｋ Ａｌｉｇｎｅｒ）５０と、蒸着装置（ＶＤ:Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）６０と、を備えていてもよい。
【0024】
半導体パッケージング設備は、装置の配置の形態に応じて、クラスター（ｃｌｕｓｔｅｒ）タイプとインライン（ｉｎｌｉｎｅ）タイプとに大別できる。ここで、クラスタータイプは、いずれか１台の装置、例えば、搬送装置３０の周りに複数台の他の装置が配置される構造を意味し、インラインタイプは、複数台の装置が連なって配置される構造を意味する。以下では、半導体パッケージング設備がクラスタータイプの構造を有する場合を例にとって説明するが、本発明の実施形態は、インラインタイプの構造を有する半導体パッケージング設備にも適用可能であるということはいうまでもない。
【0025】
カセット１０には、複数の単位回路が形成されたウェーハが貯蔵される。このとき、ウェーハの上には、複数の単位回路を覆うように第１のパッシベーション層がさらに形成されてもよい。ここで、ウェーハは、複数の単位回路が１枚の基板に並べられた形態のものを意味する。このとき、単位回路は、情報の変換、保存及び演算などの機能を行うための半導体素子及びこの配線の引き回し構造を意味する場合がある。カセット１０には、このように、複数の半導体素子及び第１のパッシベーション層が形成されたウェーハが複数枚で貯蔵されていてもよく、カセット１０は、後述する装置フロントエンドモジュール２０にウェーハを与えるためのカセット１０と、前記装置フロントエンドモジュール２０からウェーハを与えられるためのカセット１０とを備えて複数で設けられてもよい。
【0026】
半導体チップ製造設備において、ウェーハは、カセット１０に積載されて装置フロントエンドモジュール２０に与えられる。図示はしないが、装置フロントエンドモジュール２０に与えられたウェーハは、ロードロックチャンバーを介して搬送装置３０に引き渡すことが可能である。
【0027】
ロードロックチャンバーに貯蔵されたウェーハは、ウェーハを搬送するための搬送ロボットを備える搬送装置３０によってマスク保管装置４０、マスクアライメント装置５０、蒸着装置６０及び補助装置７０にそれぞれ引き渡すことが可能である。ここで、マスク保管装置４０は、ウェーハの上に導電パターン層を形成するためのマスクを保管するためのマスク保管チャンバーを備え、マスクアライメント装置５０は、マスク保管チャンバーから引き出されたマスクをウェーハの上に配置し、マスクとウェーハとを位置合わせするためのマスクアライメントチャンバーを備えていてもよい。また、蒸着装置６０は、マスクを用いてウェーハの上に導電パターン層を形成するための蒸着チャンバーを備えていてもよく、補助装置７０は、ウェーハを加熱するなどの補助機能を行うための補助チャンバーを備えていてもよい。
【0028】
ここで、蒸着装置６０は、蒸着チャンバー６１０と、支持部６２０と、バッキングプレート（ｂａｃｋｉｎｇ ｐｌａｔｅ）６３０と、ターゲット６４０と、を備えていてもよい。
【0029】
蒸着チャンバー６１０は、蒸着工程が行われる工程空間を形成するものであって、蒸着チャンバー６１０は、所定の真空ポンプ（図示せず）と連結されてその内部を真空引き状態に保持することができる。このような蒸着チャンバー６１０は、ウェーハを支持部６２０に載置したり、ウェーハを蒸着チャンバー６１０の外部に搬出したりするためのゲート弁（図示せず）及び工程空間内の工程ガス及び副産物を排気するための排気口（図示せず）をさらに備えていてもよい。
【0030】
蒸着チャンバー６１０には、不活性ガス、例えば、アルゴン（Ａｒ）ガスなどを供給するためのガス供給管（図示せず）が連結されてもよい。ガス供給管は、プラズマ放電が起こる領域、すなわち、ターゲット６４０とウェーハとの間の領域に不活性ガスが供給されるように蒸着チャンバー６１０に連結されてもよい。
【0031】
支持部６２０は、蒸着チャンバー６１０の内部に位置して蒸着チャンバー６１０に搬入されるウェーハを支持する。このような支持部６２０は、載置されるウェーハを加熱するために内蔵された発熱コイルなどの発熱部材を備えていてもよい。一方、支持部６２０は、昇降装置（図示せず）により昇降、回転及び移動のうちの少なくとも１つが行えるように蒸着チャンバー６１０に配設されてもよい。例えば、上記の支持部６２０は、スパッターリング工程の間にウェーハが初期の位置からターゲット６４０へと次第に近づくように、あるいは、そこから次第に遠ざかるように昇降されてもよい。一方、支持部６２０は、スパッターリング工程の間に基板Ｓを時計回り方向または反時計回り方向に回転させてもよいし、または、周期的に時計回り方向及び反時計回り方向に回転させてもよいということはいうまでもない。
【0032】
バッキングプレート６３０は、ターゲット６４０を支持するとともに、ターゲット６４０に電圧が印加されるようにする。このために、バッキングプレート６３０は、外部電源６５０、例えば、ＤＣ電源、ＡＣ電源、またはＲＦ電源に電気的に接続されて外部電源６５０から供給されるプラズマ電源をターゲット６４０に供給してもよい。
【0033】
ターゲット６４０は、支持部６２０と対向するように蒸着チャンバー６４０の内部に配設される。このとき、ターゲット６４０は、ウェーハの上に導電パターン層を形成するための導電物質から形成されてもよく、ウェーハよりも大きな面積を有していてもよい。このようなターゲット６４０は、バッキングプレート６３０の背面に配設されてウェーハから所定の距離だけ離れるとともに、対向してもよい。
【0034】
図示はしないが、蒸着装置６０は、蒸着チャンバー６４０の内部に配設される磁界形成手段をさらに備えていてもよいということはいうまでもない。
【0035】
このような磁界形成手段は、スパッターリング工程に際して一定の周期（または、幅）にて振動するとともに、所定の方向に移動しながらターゲット６４０の表面に磁界を形成することにより、磁界によるターゲット６４０の浸食領域をターゲット６４０の全体の面積にわたって均一に分布させてターゲット６４０の使用効率を極大化させることができる。また、磁界形成手段は、磁界を用いてターゲット６４０の表面に高密度プラズマを形成することにより、ウェーハの上に蒸着される導電パターン層の蒸着速度を向上させることができる。このために、磁界形成手段は、磁石モジュール及び磁石移動モジュールを備えていてもよい。
【0036】
以下では、図３から図９を参照して、本発明の実施形態に係る半導体チップの製造方法についてさらに詳しく説明する。本発明の実施形態に係る半導体チップの製造方法は、前述した半導体チップの製造設備によって半導体チップを製造する方法であってもよく、このため、半導体チップの製造設備に関連して前述した内容がそのまま適用可能であるため、重複する内容の説明は省略する。
【0037】
図３は、本発明の実施形態に係る半導体チップの製造方法を概略的に示す図である。
【0038】
図３を参照すると、本発明の実施形態に係る半導体チップの製造方法は、複数の半導体素子Ｄを備えるウェーハＷを設けるステップ（Ｓ１００）及びマスク部材Ｍ１またはＭ２を用いて、前記ウェーハＷの上に導電パターン層ＭＰ１またはＭＰ２を形成するステップ（Ｓ２００）を含む。
【0039】
ウェーハＷを設けるステップ（Ｓ１００）においては、図４に示すように、複数の半導体素子Ｄが形成されたウェーハＷを設ける。ここで、ウェーハＷは、複数の単位回路が１枚の基板に並べられた形態のものを意味する。このとき、単位回路は、情報の変換、保存及び演算などの機能を行うための半導体素子Ｄ及びこの配線の引き回し構造を意味する場合があるということは前述した通りである。
【0040】
一方、ウェーハＷを設けるステップにおいては、図５に示すように、複数の半導体素子Ｄを備えるウェーハＷの上に第１のパッシベーション層Ｐ１が形成されたウェーハＷを設けることができる。複数の半導体素子Ｄは、外部機器との電気的な接続のための入出力パッドをそれぞれ有していてもよい。このとき、第１のパッシベーション層Ｐ１は、各半導体素子Ｄの入出力パッドを露出させるように複数の半導体素子Ｄの上に形成される。
【0041】
第１のパッシベーション層Ｐ１は、ウェーハＷの上に先に第１のパッシベーション膜を形成し、形成された第１のパッシベーション膜をレーザー穿孔またはフォトリソグラフィ工程によりパターニングしたり、マスクを用いてパターニングしたりすることにより形成することができる。このとき、第１のパッシベーション層は、ポリイミド（Ｐｏｌｙ Ｉｍｉｄｅ；ＰＩ）、ベンゾシクロブテン（ＢＣＢ：ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ：ＰｏｌｙＢｅｎｚＯｘａｚｏｌｅ）、ビスマレイミドトリアジン（ＢＴ：Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、エポキシ（ｅｐｏｘｙ）、シリコーン（ｓｉｌｉｃｏｎｅ）、酸化膜（ＳｉＯｘ）及び窒化膜（ＳｉＮｘ）のうちの少なくともいずれか１種の材質から形成されてもよい。
【0042】
導電パターン層ＭＰ１またはＭＰ２を形成するステップ（Ｓ２００）においては、マスク部材Ｍ１またはＭ２を用いて、前記ウェーハＷの上に導電パターン層ＭＰ１またはＭＰ２を形成する。ここで、導電パターン層ＭＰ１またはＭＰ２は、伝導性を有する金属パターン層を備えていてもよい。一方、マスク部材Ｍ１またはＭ２は、金属材質から形成されてもよいし、または、ポリイミド（ｐｏｌｙｉｍｉｄｅ）などの合成樹脂を用いてフィルム状に形成されてもよい。このようなマスク部材Ｍ１またはＭ２は、ウェーハＷとは別途に設けられたシャドウマスク（ｓｈａｄｏｗ ｍａｓｋ）を備えていてもよい。
【0043】
導電パターン層ＭＰ１またはＭＰ２を形成するステップ（Ｓ２００）は、第１のパッシベーション層Ｐ１の上に第１の導電パターン層ＭＰ１を形成するステップ及び第２のパッシベーション層Ｐ２の上に第２の導電パターン層ＭＰ２を形成するステップを含んでいてもよい。また、導電パターン層ＭＰ１またはＭＰ２を形成するステップは、前記ウェーハＷの上にマスク部材Ｍ１またはＭ２を配置するステップ及び前記マスク部材Ｍ１またはＭ２を通過させるように前記ウェーハＷに導電物質、例えば、金属物質を供給して、前記マスク部材Ｍ１またはＭ２のパターンと同じ形状に前記ウェーハＷの上に導電物質を蒸着させるステップを含んでいてもよい。
【0044】
複数の半導体素子Ｄを備えるウェーハＷの状態で、まず、パッケージング工程を行った後、複数の半導体チップにダイシング（ｄｉｃｉｎｇ）するウェーハレベルのパッケージングにおいて、既存には、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）方式により半導体素子の配線を整理するための導電パターンを形成していた。しかしながら、このようなフォトリソグラフィ方式は、ウェーハＷの上にフォトレジスト（ｐｈｏｔｏｒｅｓｉｓｔ）をコートし、露光（ｅｘｐｏｓｕｒｅ）、現像（ｄｅｖｅｌｏｐ）及びエッチング（ｅｔｃｈｉｎｇ）工程を行った後、フォトレジストを取り除くといったような複雑な工程を経て行われるため、ウェーハＷをパッケージングするのに非常に長時間がかかるという問題があった。
【0045】
このため、本発明の実施形態においては、複数の半導体素子が形成されたウェーハの上にマスク部材Ｍ１またはＭ２を用いて導電パターン層を形成することにより、導電パターン層を形成するための工程数を最小限に抑えることができる。
【0046】
第１の導電パターン層ＭＰ１を形成するステップにおいては、図６に示すように、第１のパッシベーション層Ｐ１に形成された露出領域の上に第１の導電パターン層ＭＰ１を形成する。ここで、第１の導電パターン層ＭＰ１は、半導体素子Ｄの電気的な経路の再配線の引き回しを行う役割を果たす。すなわち、第１の導電パターン層ＭＰ１は、半導体素子Ｄの入出力パッドの位置によらずに半導体チップを外部機器と電気的に接続するために、半導体素子Ｄの電気的な経路の再配線の引き回しを行う。このような第１の導電パターン層ＭＰ１は、伝導性の高い銅、銀、アルミニウム、ニッケルなどのような金属材質や、これらの以外の他の成分を含む合金材質から作製可能である。
【0047】
ここで、第１の導電パターン層ＭＰ１を形成するために、第１のマスク部材Ｍ１を用いてもよい。すなわち、第１の導電パターン層ＭＰ１を形成するステップは、第１のパッシベーション層Ｐ１が形成されたウェーハＷの上に第１のマスク部材Ｍ１を配置するステップ及び第１のマスク部材Ｍ１を通過させるようにウェーハＷの上に第１の導電物質を供給して、前記第１のマスク部材Ｍ１のパターンと同じ形状に第１のパッシベーション層Ｐ１の上に第１の導電パターン層ＭＰ１を形成するステップを含んでいてもよい。
【0048】
このとき、第１の導電パターン層ＭＰ１を形成するステップにおいては、ウェーハＷと離れるように第１のマスク部材Ｍ１を前記ウェーハＷの上に配置及び位置合わせし、第１のマスク部材Ｍ１を通過させるようにウェーハＷの上に第１の導電物質を供給して第１の導電パターン層ＭＰ１を形成することができる。このとき、第１のマスク部材ＭＰ１を配置するステップと、第１の導電物質を蒸着させるステップとは、互いに異なるチャンバーにおいて行われてもよい。すなわち、前述したように、半導体パッケージング設備は、マスクアライメント装置及び蒸着装置を備え得るため、第１のマスク部材ＭＰ１を配置するステップと、第１の導電物質を蒸着させるステップとは、互いに異なる装置、すなわち、互いに異なるチャンバーにおいて行われてもよい。
【0049】
一方、第１のマスク部材ＭＰ１を配置するステップと、第１の導電物質を蒸着させるステップとは、互いに異なるウェーハに対して同時に行われてもよい。すなわち、本発明の実施形態に係る半導体パッケージング設備においては、マスクアライメント装置及び蒸着装置が分離されて設けられるので、マスクアライメント装置においていずれか１枚のウェーハの上にマスク部材が配置されて位置合わせされる間に、蒸着装置においては別の１枚のウェーハの上に第１の導電物質が蒸着されることが可能である。
【0050】
このとき、第１の導電パターン層ＭＰ１を形成するためには、化学気相蒸着工程が行われてもよいが、第１の導電パターン層ＭＰ１を形成するステップは、金属ターゲットから放出される粒子を前記第１のパッシベーション層Ｐ１の上に蒸着させるスパッターリング工程によって行われてもよい。
【0051】
次いで、図７に示すように、第１の導電パターン層ＭＰ１の上に第２のパッシベーション層Ｐ２を形成するステップが行われてもよい。
【0052】
第２のパッシベーション層Ｐ２を形成するステップにおいては、第１の導電パターン層ＭＰ１の上に先に第２のパッシベーション膜を形成し、形成された第２のパッシベーション膜をレーザー穿孔またはフォトリソグラフィ工程によってパターニングしたり、マスクを用いて直接的にパターニングしたりすることにより第２のパッシベーション層Ｐ２を形成することができる。このとき、第２のパッシベーション層Ｐ２は、ポリイミド（Ｐｏｌｙ Ｉｍｉｄｅ；ＰＩ）、ベンゾシクロブテン（ＢＣＢ：ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ：ＰｏｌｙＢｅｎｚＯｘａｚｏｌｅ）、ビスマレイミドトリアジン（ＢＴ：Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、エポキシ（ｅｐｏｘｙ）、シリコーン（ｓｉｌｉｃｏｎｅ）、酸化膜（ＳｉＯｘ）及び窒化膜（ＳｉＮｘ）のうちの少なくともいずれか１種の材質から形成されてもよい。
【0053】
一方、第２のパッシベーション層Ｐ２は、第１のパッシベーション層Ｐ１とは異なる材質から形成されてもよい。第１のパッシベーション層Ｐ１と第２のパッシベーション層Ｐ２とを互いに異なる材質から形成する場合、浸透した水分などが互いに異なる材質を有する膜の境界に沿って移動することになって移動距離が増え、これにより、水分などの浸透を防ぐことが可能になる。
【0054】
第２のパッシベーション層Ｐ２が形成された後、第２のパッシベーション層Ｐ２の上に第２の導電パターン層ＭＰ２を形成するステップが行われてもよい。第２の導電パターン層ＭＰ２を形成するステップにおいては、図８に示すように、第２のパッシベーション層Ｐ２に形成された露出領域の上に第２の導電パターン層ＭＰ２を形成する。ここで、第２の導電パターン層ＭＰ２は、導電性バンプＢを形成するためのシード層の役割を果たす。このような第２の導電パターン層ＭＰ２は、銅、銀、アルミニウム、ニッケル、クロム、チタン、タングステンなどの金属材質や、これらの以外の他の成分を含む合金材質から作製されてもよい。また、第２の導電パターン層ＭＰ２は、複数の層が積層されて形成されてもよく、この場合、それぞれクロム、クロム－銅合金及び銅材質からなる複数の層、チタン－タングステン合金及び銅材質からなる複数の層またはアルミニウム、ニッケル及び銅材質からなる複数の層が積層されて形成されてもよい。
【0055】
ここで、第２の導電パターン層ＭＰ２を形成するために、第２のマスク部材Ｍ２を用いてもよい。すなわち、第２の導電パターン層ＭＰ２を形成するステップは、第２のパッシベーション層Ｐ２が形成されたウェーハＷの上に第２のマスク部材Ｍ２を配置するステップ及び第２のマスク部材Ｍ２を通過させるようにウェーハＷの上に第２の導電物質を供給して、前記第２のマスク部材Ｍ２のパターンと同じ形状に第２のパッシベーション層Ｐ２の上に第２の導電パターン層ＭＰ２を形成するステップを含んでいてもよい。
【0056】
このとき、第２の導電パターン層ＭＰ２を形成するステップにおいては、ウェーハＷと離れるように第２のマスク部材Ｍ２を前記ウェーハＷの上に配置及び位置合わせし、第２のマスク部材Ｍ２を通過させるようにウェーハＷの上に第２の導電物質を供給して第２の導電パターン層ＭＰ２を形成してもよい。このとき、第２のマスク部材ＭＰ２を配置するステップと、第２の導電物質を蒸着させるステップとは、互いに異なるチャンバーにおいて行われてもよく、第２のマスク部材ＭＰ２を配置するステップと、第２の導電物質を蒸着させるステップとは、互いに異なるウェーハに対して同時に行われてもよいということは、第１の導電パターン層ＭＰ１の場合と同様である。
【0057】
また、第２の導電パターン層ＭＰ２を形成するためには化学気相蒸着工程が行われてもよいが、第２の導電パターン層ＭＰ２を形成するステップは、金属ターゲットから放出される粒子を前記第２のパッシベーション層Ｐ２の上に蒸着させるスパッターリング工程によって行われてもよいということは、第１の導電パターン層ＭＰ１の場合と同様である。
【0058】
次いで、図９に示すように、第２の導電パターン層ＭＰ２の上に導電性バンプＢを形成するステップが行われてもよい。
【0059】
ここで、導電性バンプＢを形成する方法として電解めっき工程が用いられてもよい。また、導電性バンプＢは、第２の導電パターン層ＭＰ２の上に導電性ソルダーを直接的に形成してもよく、この場合、ボールドロップステンシル（ｂａｌｌ ｄｒｏｐ ｓｔｅｎｃｉｌ）を用いたボールドロップ工程またはスクリーン印刷工程を基にして第２の導電パターン層ＭＰ２の上に導電性バンプＢが形成されてもよい。
【0060】
本発明の実施形態においては、第１の導電パターン層ＭＰ１と第２の導電パターン層ＭＰ２を用いて、半導体素子の電気的な経路の再配線の引き回しを行う構造を例にとって説明したが、第１の導電パターン層ＭＰ１と第２の導電パターン層ＭＰ２との間にさらなる導電パターン層を形成して３つ以上の導電パターン層によって半導体素子の電気的な経路の再配線の引き回しを行うことも可能であるということはいうまでもない。
【0061】
次いで、図１０に示すように、半導体素子ごとに前記ウェーハを切断するステップ（Ｓ３００）が行われてもよい。ウェーハを切断するステップ（Ｓ３００）においては、ウェーハをダイシングライン（ｄｉｃｉｎｇ ｌｉｎｅ）に沿って切断して少なくとも１つの半導体素子Ｄを備える複数の半導体チップを形成する。
【0062】
このように、本発明の実施形態に係る半導体パッケージング方法によれば、複数の半導体素子を備えるウェーハ上において、ウェーハとは別途に設けられたマスク部材を用いる単一の工程によって導電パターン層を形成することにより、導電パターン層を形成するための工程数を最小限に抑えることができる。
【0063】
これにより、半導体素子を製造するのにかかる時間を最小限に抑えることができ、工程に用いる資材のコストを最小限に抑えて半導体素子の生産性を向上させることができる。
【0064】
上記において、本発明の好適な実施形態が特定の用語を用いて説明及び図示されたが、これらの用語は、単に本発明を明確に説明するためのものに過ぎず、本発明の実施形態及び記述された用語は、特許請求の範囲の技術的思想及び範囲から逸脱することなく、種々の変更及び変化が加えられるということは明らかである。これらの変形された実施形態は、本発明の思想及び範囲から個別的に理解されてはならず、本発明の特許請求の範囲内に属するものといえるべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【国際調査報告】