特表 2024-509567 垂直共振器面発光レーザ、ヘッドジンバルアセンブリ、及び製造プロセス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-04

(54)【発明の名称】垂直共振器面発光レーザ、ヘッドジンバルアセンブリ、及び製造プロセス

(51)【国際特許分類】

   H01S 5/183 20060101AFI20240226BHJP

   H01S 5/042 20060101ALI20240226BHJP

   H01S 5/02355 20210101ALI20240226BHJP

【ＦＩ】

H01S5/183

H01S5/042 612

H01S5/02355

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023554391

(86)(22)【出願日】2022-03-11

(85)【翻訳文提出日】2023-09-06

(86)【国際出願番号】 US2022019987

(87)【国際公開番号】W WO2022265703

(87)【国際公開日】2022-12-22

(31)【優先権主張番号】63/211,288

(32)【優先日】2021-06-16

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/211,302

(32)【優先日】2021-06-16

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/591,414

(32)【優先日】2022-02-02

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】504056130

【氏名又は名称】ウェスタン デジタル テクノロジーズ インコーポレーテッド

(74)【代理人】

【識別番号】100207837

【弁理士】

【氏名又は名称】小松原 寿美

(72)【発明者】

【氏名】松本 拓也

(72)【発明者】

【氏名】スタイプ、バリー シー．

【テーマコード（参考）】

5F173

【Ｆターム（参考）】

5F173AC00

5F173AC52

5F173AK21

5F173AK23

5F173AP71

5F173AR94

5F173AR99

5F173MA10

5F173MC23

5F173MC25

5F173MD53

5F173MD58

5F173MD63

(57)【要約】

本開示の実施形態は、概して、垂直共振器面発光レーザ（ＶＣＳＥＬ）、ＶＣＳＥＬをマウントするためのヘッドジンバルアセンブリ、そのような物品を組み込んだデバイス、及びＶＣＳＥＬを形成するためのプロセスに関する。一実施形態では、ＶＣＳＥＬデバイスを形成するためのプロセスが提供される。本プロセスは、基板にトレンチを形成することと、トレンチ内に２つのレーザダイオード電極を形成することと、２つのレーザダイオード電極を形成した後、トレンチに沿って基板を切断してＶＣＳＥＬを形成することと、を含み、ＶＣＳＥＬは、スライダ上にマウントするためのチップを備え、チップは、６つの面を有し、チップの第１の面は、スライダに面するためのものであり、チップの第２の面は、第１の面の反対側にあり、２つのレーザダイオード電極は、第３の面、第４の面、第５の面、又は第６の面のうちの１つ以上の上に任意の組み合わせで位置付けられている。

【特許請求の範囲】

【請求項1】

垂直共振器面発光レーザ（ＶＣＳＥＬ）デバイスを形成するためのプロセスであって、
基板にトレンチを形成することと、
前記トレンチ内に２つのレーザダイオード電極を形成することと、
前記２つのレーザダイオード電極を形成した後、前記トレンチに沿って前記基板を切断してＶＣＳＥＬを形成することと、を含み、前記ＶＣＳＥＬは、
スライダ上にマウントするためのチップを備え、前記チップは、６つの面を有し、
前記チップの第１の面は、前記スライダに面するためのものであり、
前記チップの第２の面は、前記第１の面の反対側にあり、
前記２つのレーザダイオード電極は、第３の面、第４の面、第５の面、又は第６の面のうちの１つ以上の上に任意の組み合わせで位置付けられている、プロセス。

【請求項2】

前記トレンチ内に前記２つのレーザダイオード電極を形成することが、
前記基板上に導電性材料を含むシード層を堆積させることと、
前記シード層上にフォトレジスト材料をパターニングすることと、
前記フォトレジスト材料を含まない前記シード層の少なくとも一部の上に金属含有材料を堆積させることと、を含む、請求項１に記載のプロセス。

【請求項3】

前記シード層が、スパッタリング、原子層堆積、イオンビーム堆積、若しくはこれらの組み合わせによって堆積されるか、
金属含有材料が、めっき、スパッタリング、真空蒸着、イオンビーム堆積、若しくはこれらの組み合わせによって堆積されるか、又は
その両方である、請求項２に記載のプロセス。

【請求項4】

前記シード層が、イオンビーム堆積によって堆積される、請求項３に記載のプロセス。

【請求項5】

前記シード層が、銅、金、クロム、チタン、ニッケル、ルテニウム、ロジウム、イリジウム、パラジウム、白金、又はこれらの組み合わせを含む、請求項２に記載のプロセス。

【請求項6】

前記基板に前記トレンチを形成することが、単一のトレンチを形成することを含む、請求項１に記載のプロセス。

【請求項7】

前記基板に前記トレンチを形成することが、第１のトレンチ及び第２のトレンチを形成することを含み、前記第１のトレンチは、前記第１のトレンチ内に前記２つのレーザダイオード電極のうちの第１のレーザダイオード電極を配置するためのものであり、前記第２のトレンチは、前記前記第２のトレンチ内に前記２つのレーザダイオード電極のうちの第２のレーザダイオード電極を配置するためのものである、請求項１に記載のプロセス。

【請求項8】

前記基板が、Ｇａ、Ａｓ、Ａｌ、Ｉｎ、又はこれらの組み合わせを含む、請求項１に記載のプロセス。

【請求項9】

前記基板が、ＧａＡｓ、ＡｌＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＧａＡｓＮ、ＧａＡｓＰ、ＩｎＰ、及びＩｎＧａＡｓＰからなる群から選択される、請求項１に記載のプロセス。

【請求項10】

垂直共振器面発光レーザ（ＶＣＳＥＬ）デバイスを形成するためのプロセスであって、
基板内に１つ以上のトレンチをエッチングすることと、
前記１つ以上のトレンチ内に２つのレーザダイオード電極を形成することと、
前記２つのレーザダイオード電極を形成した後、前記１つ以上のトレンチに沿って前記基板を切断してＶＣＳＥＬを形成することと、を含み、前記ＶＣＳＥＬは、
スライダ上にマウントするためのチップを備え、前記チップは、６つの面を有し、
前記チップの第１の面は、前記スライダに面するためのものであり、
前記チップの第２の面は、前記第１の面の反対側にあり、
前記２つのレーザダイオード電極は、第３の面、第４の面、第５の面、又は第６の面のうちの１つ以上の上に任意の組み合わせで位置付けられている、プロセス。

【請求項11】

前記基板内に前記１つ以上のトレンチをエッチングすることが、
前記１つ以上のトレンチのうちの第１のトレンチをエッチングすることと、
前記１つ以上のトレンチのうちの第２のトレンチをエッチングすることと、を含む、請求項１０に記載のプロセス。

【請求項12】

前記２つのレーザダイオード電極のうちの第１のレーザダイオードの少なくとも一部が、前記第１のトレンチ内に位置付けられ、
前記２つのレーザダイオード電極のうちの第２のレーザダイオードの少なくとも一部が、前記第２のトレンチ内に位置付けられる、請求項１１に記載のプロセス。

【請求項13】

前記第１のトレンチをエッチングすること、前記第２のトレンチをエッチングすること、又はその両方が、塩素含有材料を用いて反応性イオンエッチングを実施することを含む、請求項１１に記載のプロセス。

【請求項14】

前記１つ以上のトレンチ内に前記２つのレーザダイオード電極を形成することが、
前記基板上に導電性材料を含むシード層を堆積させることと、
前記シード層の少なくとも一部の上に金属含有材料を堆積させることと、を含む、請求項１０記載のプロセス。

【請求項15】

垂直共振器面発光レーザ（ＶＣＳＥＬ）デバイスを形成するためのプロセスであって、
基板において内部に形成された１つ以上のトレンチをエッチングすることと、
前記基板上に導電性材料を含むシード層を堆積させることと、
前記シード層上にフォトレジスト材料をパターニングすることと、
前記フォトレジスト材料を含まない前記シード層の少なくとも一部の上に金属含有材料を堆積させることと、
前記フォトレジスト材料及び前記シード層の一部を前記基板から除去することと、
前記フォトレジスト材料及び前記シード層の前記一部を除去した後に、前記基板の前記１つ以上のトレンチに沿って前記基板を切断してＶＣＳＥＬを形成することと、を含み、前記ＶＣＳＥＬは、
スライダ上にマウントするためのチップであって、前記チップは、６つの面を有し、
前記チップの第１の面は、前記スライダに面するためのものであり、
前記チップの第２の面は、前記第１の面の反対側にある、チップと、
第３の表面、第４の表面、第５の表面、又は第６の表面のうちの１つ以上の上に任意の組み合わせで位置付けられた２つのレーザダイオード電極であって、前記シード層及び前記金属含有材料から形成されている、２つのレーザダイオード電極と、を備える、プロセス。

【請求項16】

前記１つ以上のトレンチが異なる深さを有する、請求項１５に記載のプロセス。

【請求項17】

前記シード層が、イオンビーム堆積によって堆積される、請求項１５に記載のプロセス。

【請求項18】

前記シード層が、銅、金、クロム、チタン、ニッケル、ルテニウム、ロジウム、イリジウム、パラジウム、白金、又はこれらの組み合わせを含む、請求項１５に記載のプロセス。

【請求項19】

前記基板をダイシングする前、かつ前記フォトレジスト材料及び前記シード層の前記一部を除去した後に、前記基板、前記シード層、前記金属含有材料、又はこれらの組み合わせの上にレジストコーティングを堆積させることを更に含む、請求項１５に記載のプロセス。

【請求項20】

前記シード層を堆積させる前に、前記基板の少なくとも一部の上に絶縁層が堆積される、請求項１５に記載のプロセス。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本出願は、２０２１年６月１６日に出願された米国仮出願第６３／２１１，２８８号及び２０２１年６月１６日に出願された米国仮出願第６３／２１１，３０２号の優先権を主張する、２０２２年２月２日に出願された米国出願第１７／５９１，４１４号の優先権を主張するものであり、これらの各々は、その全体が参照により本明細書に組み込まれる。

【0002】

（発明の分野）
本開示の実施形態は、概して、垂直共振器面発光レーザ、垂直共振器面発光レーザをマウントするためのヘッドジンバルアセンブリ、そのような物品を組み込むデバイス、及び垂直共振器面発光レーザを形成するためのプロセスに関するものである。

【背景技術】

【0003】

熱アシスト磁気記録（heat-assisted magnetic recording、ＨＡＭＲ）は、磁気記録媒体の記録密度を改善するためのエネルギーアシスト記録技術の一種である。ＨＡＭＲでは、レーザ源は、近距離場トランスデューサ（near-field transducer、ＮＦＴ）を励起して磁気記録媒体の書き込み位置で熱を生成するレーザ源などの熱を生成するために、書き込み要素の隣又は近くに位置する。ＨＡＭＲにおいて熱を提供する１つの手法は、垂直共振器面発光レーザ（vertical cavity surface emitting laser、ＶＣＳＥＬ）を使用して、レーザ光を、磁気記録ヘッドを通して磁気媒体に向けることを伴う。ここで、ＶＣＳＥＬはスライダの上面にマウントされており、１つ以上のレーザビームがＶＣＳＥＬの底面から発光され、ＨＡＭＲヘッド内の対応する数の導波管構造体に向けられる。導波管構造体は、マルチモード干渉（multimode interference、ＭＭＩ）デバイスに供給され、次いで、ＭＭＩデバイスは、レーザを導波管に向けて近接場トランスデューサ（near field transducer、ＮＦＴ）上に集束させる。

【0004】

従来のＶＣＳＥＬは、他のレーザ、例えば端面発光レーザダイオードに比べてコストが削減されており、モードホッピングを有していないが、従来のＶＣＳＥＬは、導波管とレーザとの間の結合を最大化するためのアクティブアライメントが可能となっていない。このアクティブアライメントの欠如は、ＶＣＳＥＬのレーザダイオード電極がスライダの上面に接続されているか、又は対向していることに起因している。更に、ＶＣＳＥＬのレーザダイオード電極はスライダに接続されるので、スライダの製造中に複雑な裏面パターニングプロセスが一般に使用される。

【0005】

新規かつ改良されたＶＣＳＥＬ、ＶＣＳＥＬをマウントするためのヘッドジンバルアセンブリ（head gimbal assembly、ＨＧＡ）、及びそのような物品を組み込んだデバイスが必要とされている。

【発明の概要】

【0006】

本開示の実施形態は、概して、垂直共振器面発光レーザ（ＶＣＳＥＬ）、ＶＣＳＥＬをマウントするためのヘッドジンバルアセンブリ、及びそのような物品を組み込んだデバイス、及びＶＣＳＥＬを形成するためのプロセスに関するものである。

【0007】

一実施形態では、垂直共振器面発光レーザ（ＶＣＳＥＬ）デバイスを形成するプロセスが提供される。本プロセスは、基板にトレンチを形成することと、トレンチ内に２つのレーザダイオード電極を形成することとを含む。本プロセスは、２つのレーザダイオード電極を形成した後、トレンチに沿って基板を切断してＶＣＳＥＬを形成すること、を更に含み、ＶＣＳＥＬは、スライダ上にマウントするためのチップを備え、チップは、６つの面を有し、チップの第１の面が、スライダに面しており、チップの第２の面は、第１の面の反対側にあり、２つのレーザダイオード電極は、第３の面、第４の面、第５の面、又は第６の面のうちの１つ以上の上に任意の組み合わせで位置付けられている。

【0008】

別の実施形態では、垂直共振器面発光レーザ（ＶＣＳＥＬ）デバイスを形成するプロセスが提供される。本プロセスは、基板に１つ以上のトレンチをエッチングすることと、１つ以上のトレンチ内に２つのレーザダイオード電極を形成することとを含む。本プロセスは、２つのレーザダイオード電極を形成した後、１つ以上のトレンチに沿って基板を切断してＶＣＳＥＬを形成すること、を更に含み、ＶＣＳＥＬは、スライダ上にマウントするためのチップを備え、チップは、６つの面を有し、チップの第１の面が、スライダに面しており、チップの第２の面は、第１の面の反対側にあり、２つのレーザダイオード電極は、第３の面、第４の面、第５の面、又は第６の面のうちの１つ以上の上に任意の組み合わせで位置付けられている。

【0009】

別の実施形態では、垂直共振器面発光レーザ（ＶＣＳＥＬ）デバイスを形成するプロセスが提供される。本プロセスは、基板において内部に形成された１つ以上のトレンチをエッチングすることと、基板上に導電性材料を含むシード層を堆積させることと、シード層上にフォトレジスト材料をパターニングすることと、を含む。本プロセスは、フォトレジスト材料を含まないシード層の少なくとも一部の上に金属含有材料を堆積させることと、フォトレジスト材料及びシード層の一部を基板から除去することとを更に含む。本プロセスは、フォトレジスト材料及びシード層の一部を除去した後に、基板の１つ以上のトレンチに沿って基板を切断してＶＣＳＥＬを形成することを更に含み、ＶＣＳＥＬは、スライダにマウントするためのチップであって、チップは、６つの面を有し、チップの第１の面は、スライダに面するためのものであり、チップの第２の面は、第１の面の反対側にある、チップと、第３の面、第４の面、第５の面、又は第６の面のうちの１つ以上の上に任意の組み合わせで位置付けられた２つのレーザダイオード電極であって、シード層及び金属含有材料から形成されている、２つのレーザダイオード電極と、を備える。

【0010】

一実施形態では、垂直共振器面発光レーザ（ＶＣＳＥＬ）デバイスが提供される。ＶＣＳＥＬデバイスは、スライダ上にマウントするためのチップと、２つのレーザダイオード電極とを含む。チップは６つの面を有し、チップの第１の面はスライダに面するためのものであり、チップの第２の面は第１の面の反対側にあり、２つのレーザダイオード電極は、チップの第３の面、第４の面、第５の面、又は第６の面のうちの１つ以上の上に任意の組み合わせで位置付けられている。

【0011】

別の実施形態では、磁気記録ヘッドアセンブリが提供される。磁気記録ヘッドアセンブリは、ヘッドアセンブリと、垂直共振器面発光レーザ（ＶＣＳＥＬ）デバイスとを含む。ＶＣＳＥＬデバイスは、スライダ上にマウントするためのチップと、２つのレーザダイオード電極とを含む。チップは６つの面を有し、チップの第１の面はスライダに面するためのものであり、チップの第２の面は第１の面の反対側にあり、２つのレーザダイオード電極は、チップの第３の面、第４の面、第５の面、又は第６の面のうちの１つ以上の上に任意の組み合わせで位置付けられている。

【0012】

別の実施形態では、垂直共振器面発光レーザ（ＶＣＳＥＬ）デバイスが提供される。ＶＣＳＥＬデバイスは、スライダ上にマウントするためのチップと、２つのレーザダイオード電極とを含む。チップは６つの面を有し、チップの第１の面はスライダに面するためのものであり、チップの第２の面は第１の面の反対側にあり、２つのレーザダイオード電極は、チップの第３の面、第４の面、第５の面、又は第６の面のうちの１つ以上の上に任意の組み合わせで位置付けられている。２つのレーザダイオード電極の各レーザダイオード電極は、チップ内に形成されたトレンチ内に個別に位置付けられている。

【図面の簡単な説明】

【0013】

本開示の上記の特徴を詳細に理解することができるように、簡潔に上で要約した本開示のより具体的な説明は、実施形態を参照することによってなされ得、それらのいくつかが添付の図面に例示されている。しかしながら、添付の図面は、本開示の典型的な実施形態のみを例示し、したがって、その範囲を限定するものと見なされるべきではなく、本開示が他の同等に有効な実施形態を認め得ることに留意すべきである。

【図1】本開示の少なくとも１つの実施形態による、ＨＡＭＲ磁気書込みヘッドを含む例示的な磁気媒体ドライブの概略図である。

【図2】本開示の少なくとも１つの実施形態による、磁気ディスクに面する例示的なＨＡＭＲ書込みヘッドの断面側面図の特定の実施形態の概略図である。

【図3A】本開示の少なくとも１つの実施形態による、レーザダイオード電極のないＶＣＳＥＬの表面を示す。

【図3B】本開示の少なくとも１つの実施形態による、レーザダイオード電極を有し、それに結合された例示的なＶＣＳＥＬの側面図を示す。

【図3C】本開示の少なくとも１つの実施形態による、レーザダイオード電極が底面まで延在する、例示的なＶＣＳＥＬの底面図を示す。

【図4A】本開示の少なくとも１つの実施形態による、例示的なＶＣＳＥＬがマウントされた例示的スライダの断面図（ダウントラック方向）の概略図である。

【図4B】本開示の少なくとも１つの実施形態による、図４Ａに示す例示的なＶＣＳＥＬの断面図（クロストラック方向）である。

【図5】本開示の少なくとも１つの実施形態による、例示的な熱アシスト磁気記録ヘッドジンバルアセンブリの一部の斜視図である。

【図6A】本開示の少なくとも１つの実施形態による、例示的ＶＣＳＥＬがマウントされた例示的なスライダの斜視図の概略図である。

【図6B】本開示の少なくとも１つの実施形態による、図６Ａに示す例示的なＶＣＳＥＬの底面図である。

【図6C】本開示の少なくとも１つの実施形態による、例示的なＶＣＳＥＬの斜視図であり、レーザダイオード電極が、ＶＣＳＥＬの幅よりも小さい幅を有する単一のトレンチ内に配置されている。

【図6D】本開示の少なくとも１つの実施形態による、例示的なＶＣＳＥＬの斜視図であり、レーザダイオード電極は、ＶＣＳＥＬの幅と実質的に同じサイズの幅を有する単一のトレンチ内に配置されている。

【図7A】本開示の少なくとも１つの実施形態による、例示的なＶＣＳＥＬの斜視図である。

【図7B】本開示の少なくとも１つの実施形態による、図７Ａに示す例示的なＶＣＳＥＬの底面図である。

【図8A】本開示の少なくとも１つの実施形態による、例示的ＶＣＳＥＬがマウントされた例示的なスライダの斜視図の概略図である。

【図8B】本開示の少なくとも１つの実施形態による、例示的なＶＣＳＥＬの斜視図である。

【図8C】本開示の少なくとも１つの実施形態による、図８Ｂに示す例示的なＶＣＳＥＬの底面図である。

【図9】本開示の少なくとも１つの実施形態による、ＶＣＳＥＬの側面上に電極を形成するための例示的なプロセスの選択された動作を示すプロセスフロー図である。

【図10】本開示の少なくとも１つの実施形態による、ＶＣＳＥＬの側面上に電極を形成するための例示的なプロセスの選択された動作を示すフローチャート図である。

【図11】本開示の少なくとも１つの実施形態による、ＶＣＳＥＬの側面上に電極を形成するための例示的なプロセスの選択された動作を示すプロセスフロー図である。

【図12】本開示の少なくとも１つの実施形態による、ＶＣＳＥＬの側面上に電極を形成するための例示的なプロセスの選択された動作を示すプロセスフロー図である。

【図13】本開示の少なくとも１つの実施形態による、ＶＣＳＥＬの側面上に電極を形成するための例示的なプロセスの選択された動作を示すプロセスフロー図である。

【図14】本開示の少なくとも１つの実施形態による、ＶＣＳＥＬの側面上に電極を形成するための例示的なプロセスの選択された動作を示すプロセスフロー図である。

【図15】本開示の少なくとも１つの実施形態による、ＶＣＳＥＬの側面上に電極を形成するための例示的なプロセスの選択された動作を示すプロセスフロー図である。

【図16】本開示の少なくとも１つの実施形態による、ＶＣＳＥＬの側面上に電極を形成するための例示的なプロセスの選択された動作を示すプロセスフロー図である。

【図17】本開示の少なくとも１つの実施形態による、ＶＣＳＥＬの側面上に電極を形成するための例示的なプロセスの選択された動作を示すプロセスフロー図である。

【図18A】本開示の少なくとも１つの実施形態による、処理中に形成される側壁の可変角度を示すウェハの一部の図である。

【図18B】本開示の少なくとも１つの実施形態による、処理後に形成されたＶＣＳＥＬにおける図１８Ａからの傾斜側壁の位置を示す図である。

【図19】本開示の少なくとも１つの実施形態による、トレンチ１９２５がＶＣＳＥＬの異なる側にエッチングされる場合のプロセス変形例１９００を示す図である。

【0014】

理解を容易にするために、図面に共通する同一の要素を示すために、可能な限り、同一の参照番号を使用している。一実施形態で開示される要素は、特に断ることなく、他の実施形態に有益に利用され得ることが企図される。

【発明を実施するための形態】

【0015】

本開示の実施形態は、概して、垂直共振器面発光レーザ（ＶＣＳＥＬ）、ＶＣＳＥＬをマウントするためのヘッドジンバルアセンブリ、及びそのような物品を組み込んだデバイス、例えば磁気媒体ドライブに関するものである。本明細書で記載されるＶＣＳＥＬを製造するためのプロセスも記載される。

【0016】

本発明者らは、従来のＶＣＳＥＬとは異なり、例えば、ＶＣＳＥＬのレーザダイオード電極を、スライダに接続された表面とは異なるＶＣＳＥＬ表面上に配置することによってアクティブアライメントを可能にする、新規で改良されたＶＣＳＥＬを見出した。簡潔に説明すると、いくつかの実施形態において、本明細書で記載されるＶＣＳＥＬは、スライダ上にマウントするための多面チップを含む。チップの第１の面は、スライダに面するためのものであり、チップの第２の面は、第１の面の反対側にあり、側面には、２つのレーザダイオード電極が位置付けら得る又は結合され得る。レーザダイオード電極がＶＣＳＥＬの側面に結合されるか、又は位置付けられるので、ＶＣＳＥＬ及びＶＣＳＥＬを組み込んだデバイスの使用中にアクティブアライメントを実現することができる。加えて、本明細書で記載されるＶＣＳＥＬは、ＶＣＳＥＬを組み込むスライダ及びＨＧＡのために、より単純な製造プロセスを可能にし、それによってコストを低減する。

【0017】

図１は、ＨＡＭＲ磁気書き込みヘッドを含む磁気媒体ドライブの特定の実施形態の概略図である。そのような磁気媒体ドライブは、単一のドライブ／デバイスであり得るか、又は複数のドライブ／デバイスを含み得る。説明を容易にするために、一実施形態による単一のディスクドライブ１００が示されている。ディスクドライブ１００は、スピンドル１１４上に支持され、かつドライブモータ１１８によって回転可能な少なくとも１つの回転可能な磁気記録媒体１１２（しばしば磁気ディスク１１２と称される）を含む。各磁気ディスク１１２上の磁気記録は、磁気ディスク１１２上の同心データトラック（図示せず）の環状パターンなどの、データトラックの任意の好適なパターンの形態である。

【0018】

少なくとも１つのスライダ１１３は、磁気ディスク１１２の近くに位置付けられる。各スライダ１１３は、１つ以上の読み取りヘッド及びＨＡＭＲ書き込みヘッドなどの１つ以上の書き込みヘッドを含むヘッドアセンブリ１２１（例えば、読み取り／記録ヘッドアセンブリ）を支持する。動作において、磁気ディスク１１２が回転すると、スライダ１１３は、ヘッド組立品１２１が、所望のデータが書き込まれる磁気ディスク１１２の異なるトラックにアクセスすることができるように、ディスク表面１２２の上方で半径方向において中及び外に移動する。各スライダ１１３は、サスペンション１１５によってアクチュエータアーム１１９に取り付けられる。サスペンション１１５は、スライダ１１３をディスク表面１２２に向かって付勢するわずかなばね力を提供する。各アクチュエータアーム１１９は、アクチュエータ１２７に取り付けられている。図１に示されるようなアクチュエータ１２７は、ボイスコイルモータ（voice coil motor、ＶＣＭ）であり得る。ＶＣＭは、固定磁場内で移動可能なコイルを含み、コイル移動の方向及び速度は、制御ユニット１２９によって供給されるモータ電流信号によって制御される。

【0019】

ディスクドライブ１００の動作中、磁気ディスク１１２の回転は、スライダ１１３とディスク表面１２２との間に空気軸受を生成し、これがスライダ１１３に上向きの力又は揚力を作用させる。したがって、空気軸受は、サスペンション１１５のわずかなばね力と相殺し、通常の動作中、スライダ１１３をディスク表面１２２から、小さい、実質的に一定の間隔だけ離して、ディスク表面１２２のわずかに上方で支持する。

【0020】

ディスクドライブ１００の各種構成要素は、アクセス制御信号及び内部クロック信号などの、制御ユニット１２９によって生成された制御信号によって動作制御される。典型的には、制御ユニット１２９は、論理制御回路、記憶手段、及びマイクロプロセッサを含む。制御ユニット１２９は、ライン１２３のドライブモータ制御信号及びライン１２８のヘッド位置及びシーク制御信号など、様々なシステム動作を制御するための制御信号を生成する。ライン１２８上の制御信号は、スライダ１１３を磁気ディスク１１２上の所望のデータトラックに最適に移動させ、位置付けるための所望の電流プロファイルを提供する。書き込み及び読み取り信号は、記録チャネル１２５によってヘッドアセンブリ１２１に、及びヘッドアセンブリ１２１から通信される。図１の磁気媒体ドライブの特定の実施形態は、複数の媒体、又はディスク、複数のアクチュエータ、及び／又は複数のスライダを更に含み得る。

【0021】

図２は、磁気ディスク１１２に面するＨＡＭＲ書き込みヘッド２３０の断面側面図の特定の実施形態の概略図である。ＨＡＭＲ書き込みヘッド２３０は、図１に記載された読み取り／記録ヘッドアセンブリ１２１、又は他の磁気媒体ドライブに使用される記録ヘッドの一部に対応し得る。ＨＡＭＲ書き込みヘッド２３０は、磁気ディスク１１２に面する空気軸受表面（air bearing surface、ＡＢＳ）又は気体軸受表面（gas bearing surface、ＧＢＳ）などの媒体に面する表面（media facing surface、ＭＦＳ）を含む。図２に示されるように、磁気ディスク１１２及びＨＡＭＲ書き込みヘッド２３０は、矢印２８２によって示される方向に相対的に移動する（方向を変える必要がある）。

【0022】

ＨＡＭＲ書き込みヘッド２３０は、前方シールド２３４と後方シールド２３８との間に配置された主極２３６を含む。主極２３６は、ＭＦＳにおける主極先端２３７を含むことができる。主極先端２３７は、前方テーパ及び／又は後方テーパを含むか又は含まなくてもよい。主極２３６の周りのコイル２６０は、主極先端２３７を励起して、磁気ディスク１１２の磁気媒体に影響を与えるための書き込み磁場を生成する。磁気ディスク１１２は回転可能であってもよい。いくつかの実施形態では、コイル２６０は、螺旋構造体又は１つ以上のセットのパンケーキ構造体である。前方シールド２３４及び／又は後方シールド２３８は、主極２３６の戻り極として作用することができる。磁気ディスク１１２は、ＨＡＭＲ書き込みヘッド２３０に隣接して、又はその下に位置付けられる。コイル２６０内の電流によって生成される磁場は、磁気ディスク１１２内のビットの磁化方向を制御するために使用される。

【0023】

ＨＡＭＲ書き込みヘッド２３０は、主極先端２３７が磁気書き込みフィールドを記憶媒体に適用する場所に近接して磁気ディスク１１２を加熱するための構造体を含む。導波管２４２は、主極２３６と前方シールド２３４との間に位置付けられている。導波管２４２は、コア層と、コア層を取り囲むクラッド層とを含み得る。導波管２４２は、例えば、紫外線、赤外線、又は可視光であり得る電磁放出の光源２７８から光を伝導する。光源２７８は、例えば、レーザダイオード、又は導波管２４２に向かって光ビームを向けるための他の好適なレーザ光源であってもよい。光源２７８を導波管２４２に結合する様々で好適な技術が使用され得る。例えば、光源２７８は、光ビームを導波管２４２に向けるために、光ファイバ及び外部光学系との組み合わせで機能し得る。代替的に、光源２７８は、導波管２４２上にマウントされ得、光ビームは、外部光学構成を必要とせずに導波管２４２に直接結合され得る。光ビームが導波管２４２に結合されると、光は、矢印２８２によって示されるように、媒体がＨＡＭＲ書き込みヘッド２３０に対して移動するにつれて、導波管２４２を通って伝播し、媒体の一部を加熱する。

【0024】

ＨＡＭＲ書き込みヘッド２３０は、導波管２４２の端部近くに熱を集中させるための近距離トランスデューサ（ＮＦＴ）２８４を含む。ＮＦＴ２８４は、ＭＦＳの近く又はＭＦＳにある導波管２４２の中又は導波管２４２に隣接して位置付けられる。導波管２４２からの光は、ＮＦＴ２８４によって吸収され、表面プラズモンを励起する。表面プラズモンは、ＮＦＴ２８４の外側に沿ってＭＦＳに向かって移動し、電荷をＮＦＴ２８４の先端に集中させ、次に、電荷は、磁気ディスクに容量結合し、ジュール熱によって磁気ディスク１１２の正確な領域を加熱する。ＨＡＭＲ書き込みヘッドのＮＦＴ２８４の設計としては、ディスク部分と、ディスクとＭＦＳとの間に延びるペグと、を備えるロリポップ設計が考えられる。ＮＦＴ２８４は、主極２３６に近接して配置され得る。ＮＦＴ２８４は、比較的熱的に隔離され、共振中にレーザ電力のかなりの部分を吸収することができる。

【0025】

以下に説明するＶＣＳＥＬ及びＨＧＡの様々な実施形態は、上述した磁気媒体ドライブ及びＨＡＭＲ書込みヘッドとともに使用することができる。

【0026】

ＶＣＳＥＬ及びＨＧＡの例
本開示の実施形態は、ＶＣＳＥＬ及びＶＣＳＥＬを組み込んだＨＧＡにも関するものである。ＶＣＳＥＬは、ＨＡＭＲにおける光源として使用するために、端面発光レーザダイオード（edge emitting laser diode、ＥＥＬＤ）と比較して、多くの重要な利点を有する。現在使用されているＥＥＬＤは、レーザの端面発光ファセット面をスライダの上部に直接接合することが困難であるため、典型的にはサブマウントにマウントされる。次に、このサブマウントをスライダに接合する。これに対して、従来のＶＣＳＥＬは、スライダの上面上の対応する電極と一致する接合電極を面発光面上に有する。これらの電極は、レーザアシストはんだリフローによって一緒に接合され得、レーザに通電するための電気的接続部としても機能することができる。サブマウントが不要なため、光源コストを大幅に低減することができる。

【0027】

従来のＶＣＳＥＬは、他のレーザ、例えば端面発光レーザ（ＥＥＬＤ）と比較してコストが低減され、モードホッピングを有さないが、従来のＶＣＳＥＬは、アクティブアライメントが可能ではない。これは、ＶＣＳＥＬのレーザダイオード電極がスライダの上面に接続されているか、又は対向していることに起因している。本明細書に記載される実施形態は、最先端のＶＣＳＥＬとは異なり、アクティブアライメントを可能にする。

【0028】

図３Ａは、いくつかの実施形態によるＶＣＳＥＬ３００チップの表面を示す。ＶＣＳＥＬ３００は矩形プリズム形態を有するように示されているが、立方体などの他の適切な形態又は形状も企図される。ＶＣＳＥＬ３００は、スライダに直接又は間接的に結合することができる第１の面ａ（例えば、底面）と、第１の面ａとは反対側の第２の面ｂ（例えば、上面）とを有する。他の面、すなわち、第３の面ｃ、第４の面ｄ、第５の面ｅ、及び第６の面ｆのうちの１つ以上は、任意の組み合わせで、その上に１つ以上のレーザダイオード電極（図示せず）を位置付け又は結合するために利用される。第３の面ｃ、第４の面ｄ、第５の面ｅ及び第６の面ｆは、ＶＣＳＥＬ３００の側面である。ＶＣＳＥＬの１つ以上の側面上に位置付けられた、又はそれに結合されたレーザダイオード電極の数は、１つ又は２つのレーザダイオード電極など、１つ、２つ、３つ、４つ、５つ、又は６つのレーザダイオード電極など、任意の適切な数とすることができる。

【0029】

いくつかの実施形態では、２つのレーザダイオード電極は、同じ側面上に位置付けられるか、又は同じ側面に結合される。例えば、２つのレーザダイオード電極は、第３の面ｃ上に位置付けられるか、若しくはそれに結合されることが可能であり、２つのレーザダイオード電極が、第４の面ｄ上に位置付けられるか、若しくはそれに結合されることが可能であり、２つのレーザダイオード電極が、第５の面ｅ上に位置付けられるか、若しくはそれに結合されることが可能であり、又は、２つのレーザダイオード電極は、第６の面ｆ上に位置付けられるか、若しくはそれに結合されることが可能である。

【0030】

いくつかの実施形態では、１つのレーザダイオード電極は、ＶＣＳＥＬの１つの表面上に位置付けられるか、又は結合され、別のレーザダイオード電極は、任意の組み合わせで、ＶＣＳＥＬの異なる表面上に位置付けられるか、又は結合される。例えば、非限定的な例として、一方のレーザダイオード電極は、第３の面ｃ上に位置付けられ若しくは結合されることが可能であり、他方のレーザダイオード電極は、第４の面ｄ上に位置付けられ若しくは結合されることが可能であり、又は、一方のレーザダイオード電極が、第３の面ｃ上に位置付けられ若しくは結合され、他方のレーザダイオード電極は、第５の面ｅ上に位置付けられ若しくは結合される。レーザダイオード電極をＶＣＳＥＬ３００に結合するための他の向きも企図される。

【0031】

本明細書に記載のＶＣＳＥＬは、様々な寸法を有することができる。例えば、いくつかの実施形態では、ＶＣＳＥＬの底面（例えば、第１の面ａ）及び上面（例えば、第２の面ｂ）は、約７５μｍ～約１５０μｍの高さ及び／又は約１００μｍ～約２５０μｍの長さを有する。ＶＣＳＥＬの側面は、同じ又は同様の寸法を有することができる。底面（例えば、第１の面ａ）及び上面（例えば、第２の面ｂ）の幅は、約１００μｍ～約２５０μｍ、例えば約１５０μｍ～約２００μｍであってもよく、及び／又は底面（例えば、第１の面ａ）及び上面（例えば、第２の面ｂ）の長さは、約１００μｍ～約２５０μｍ、例えば約１５０μｍ～約２００μｍであってもよい。ＶＣＳＥＬの寸法はこれより小さくても大きくてもよいと企図される。様々な表面の寸法は、同じであっても異なっていてもよい。

【0032】

図３Ｂ及び図３Ｃは、それぞれ、いくつかの実施形態によるＶＣＳＥＬ３００の側面図及び底面図の概略図である。ＶＣＳＥＬ３００は、上述したように、側面に１つ以上のレーザダイオード電極を有する。図３Ｂに示される非限定的な例では、ＶＣＳＥＬ３００は、側面ｅ上に位置付けられ、又は側面ｅに結合された２つのレーザダイオード電極３０５、３０６を有する。

【0033】

図３Ｃに示すように、複数のレーザ開口部３０８ａ～３０８ｎは、ＶＣＳＥＬ３００の底面ａ上に配置されている。複数のレーザ開口部の代わりに単一のレーザ開口部を利用することができると企図される。レーザ開口部３０８ａ～３０８ｎの数は、スライダのスポットサイズ変換器の数と一致する。各レーザ開口部３０８ａ～３０８ｎは、隣接するレーザ開口部３０８ａ～３０８ｎから約１μｍ～約２０μｍ、例えば約２μｍ～約１０μｍの距離３１２だけ離隔され得る。距離３１２はこれより長くても短くてもよいと企図される。レーザ開口部３０８ａ～３０８ｎは、中心線の周りに位置合わせすることができ、複数のレーザ開口部３０８ａ～３０８ｎの各々は、対応する入力レーザに位置合わせすることができる。レーザ開口部３０８ａ～３０８ｎは、キャビティ（図示せず）の対応するレーザ開口部と位置合わせされ得る。図３Ｃに示すように、２つのレーザダイオード電極３０５、３０６は、ＶＣＳＥＬ３００の側面ｅから底面ａまで延在する。

【0034】

レーザ開口部３０８ａ～３０８ｎの各々は、独立して、約１．５μｍ～約８μｍの直径を有することができ、２μｍ～１０μｍのピッチとすることも可能であるが、より大きい又はより小さい直径及びピッチが企図される。レーザ開口部３０８ａ～３０８ｎの中心は、側部から約３５μｍ～約５０μｍの距離３２２だけ離隔され得るが、距離３２２はこれより大きいか小さいことが企図される。レーザ開口部３０８ａ～３０８ｎの中心は、レーザダイオード電極３０５、３０６から約７５μｍ～約９０μｍの距離３２４だけ離隔され得るが、距離３２４はこれより大きいか小さいことが企図される。

【0035】

図４Ａ及び図４Ｂは、いくつかの実施形態による、ＶＣＳＥＬ４１０チップがマウントされたスライダ４０４の断面図（それぞれ、ダウントラック方向及びクロストラック方向）の概略図４００である。図４Ａ及び図４Ｂに示される概略図は、ＨＧＡの一部であり得る。明確にするために、図４Ｂでは、特定の特徴には符号が付されていない。レーザダイオード電極４０５は、ＶＣＳＥＬ４１０の側面に結合され、又はその上に位置付けられる。１つのレーザダイオード電極４０５のみが側面４１０ｅに結合されて示されているが、別のレーザダイオード電極（例えば、図６Ａに示されるレーザダイオード電極４０６）が、ＶＣＳＥＬ４１０の同じ側面４１０ｅに結合されている。レーザダイオード電極４０５、４０６は、図６Ａ及び図６Ｂに示すように、ＶＣＳＥＬ４１０の側面４１０ｅからＶＣＳＥＬ４１０の底面４１０ａまで延在している。

【0036】

図４Ａを参照すると、ＶＣＳＥＬ４１０は、パッド４０１、パッド４０２、及びはんだ材料４０３を介してスライダ４０４にマウントされている。パッド４０１及びパッド４０２は、それぞれ独立して、金属含有層であり得る。スライダ４０４は、例えばＡｌＴｉＣ基板などの基板と、例えばアルミナ含有層などの層４２４とを含む。パッド４０１はＶＣＳＥＬ４１０の下面４１０ａに結合され、パッド４０２はスライダ４０４の上面４０４ａに結合される。パッド４０１、パッド４０２、及びはんだ材料４０３は、はんだ付けの後にまとめて接続部を形成することができる。はんだ材料４０３に加えて、又はその代わりに、導電性接着剤を使用することができる。

【0037】

ＶＣＳＥＬ４１０は、１つ以上のキャビティ４１５ａ～ｎを含み、１つ以上のレーザビームは、これらのキャビティを通ってＶＣＳＥＬ４１０から出射して、層４２４内に位置付けられた単一の出力導波管４１６に入射する。約１～約１６個、約３～約１２個などの任意の適切な数のキャビティを使用することができる。キャビティの数はこれより多くても少なくてもよいと企図される。ＶＣＳＥＬ４１０によって発光される１つ以上のレーザビームの各々は、同じ周波数で動作することができ、位相コヒーレントであってもよい。ＶＣＳＥＬ４１０によって発光される１つ以上のレーザビームの各レーザは、約０．５ｍＷ～約２０ｍＷであり、例えば約１ｍＷ～約１０ｍＷ、例えば約２ｍＷ～約８ｍＷ、例えば約４ｍＷ～約６ｍＷの電力レベルを有することができる。電力レベルはこれより高くても低くてもよいと企図される。図示されていないが、マルチモード干渉（ＭＭＩ）デバイスを使用し、スライダ４０４内に配置することができる。使用時には、ＭＭＩデバイスは、キャビティ４１５ａ～４１４ｎから供給されたレーザ光を結合し、単一の出力導波管４１６を通して単一のレーザを発光する。単一の出力導波管４１６は、ＭＭＩデバイスによって受け入れられた複数の入力レーザの組み合わされたパワーを含むレーザ光をＭＭＩデバイスから発光することができる。単一出力モードは、光パワーを集中させてＮＦＴに結合するために利用され得る。

【0038】

スライダパッド４２５は、スライダ４０４の層４２４の表面に結合されている。スライダパッド４２５は、第１のポリイミド層４３０、電極４０９、第２のポリイミド層４３２、及びフレクシャ４１９を含む多層構造体に結合されている。スライダパッド４２５の多層構造体への結合は、材料をはんだ付けすることによって実現され得る。はんだ材料４０７に加えて、又はその代わりに、導電性接着剤を使用することができる。

【0039】

スライダ４０４を支持するサスペンション（その一部が示されている）は、スライダ４０４のパッド４０２と同じ面、例えば上面４０４ａに配置されている。サスペンションは、フレクシャ４１９とロードビーム４１７とを含む。ロードビームは、サスペンションの本体である。フレクシャ４１９はスライダ４０４を保持しており、フレクシャ４１９はロードビーム４１７に取り付けられている。動作中、ロードビーム４１７は、ディンプル４１８を有するディスクに向かってスライダ４０４を押すことができる。フレクシャ４１９とスライダ４０４との間には、ワイヤを含むポリイミド層４２０が配置されている。ワイヤを含むポリイミド層４２０は、スライダ内の構成要素（磁気ヘッド、間隔制御用ヒータなど）に電流又は電圧を印加するため、又はセンサ（リーダ、接触センサ、熱センサ）からプリアンプに信号を送信するためのものである。

【0040】

図５は、熱アシスト磁気記録ヘッドジンバルアセンブリ５００の一部の斜視図である。ヘッドジンバルアセンブリ５００は、図４Ａ及び図４Ｂに示されるＶＣＳＥＬ構造体を含むが、ヘッドジンバルアセンブリは、本明細書に記載されて示される他のＶＣＳＥＬ構造体とともに使用され得ることが企図される。ヘッドジンバルアセンブリ５００は、上述したフレクシャ４１９及びロードビーム４１７を含むサスペンション５０１を含む。ワイヤを含むポリイミド層４２０は、フレクシャ４１９とスライダ４０４との間に位置付けられている。スライダ４０４にマウントされたＶＣＳＥＬ４１０は、ポリイミド層４２０に隣接して位置付けられている。フレクシャ４１９は、電極５０３、５０５を含む。図５に示される構成において、ＶＣＳＥＬは、レーザダイオード電極４０５及びレーザダイオード電極４０６がそれぞれ電極５０３ａ及び５０３ｂに結合され得るように、スライダ上に位置付けられている。電極５０３ａ、５０３ｂは、レーザダイオード電極に電流を印加する役割を果たす。電極５０５は、スライダパッドに結合され、スライダ内の構成要素（例えば、磁気ヘッド、間隔制御用ヒータなど）に電流又は電圧を印加するため、又はセンサ（リーダ、接触センサ、熱センサ）からプリアンプに信号を送信する役割を果たす。図４Ｂに示される電極４４０は電極５０３ａに対応し、図４Ａの電極４０９は電極５０５に対応する。

【0041】

図６Ａ及び図６Ｂは、それぞれ、図４Ａ及び図４Ｂに示されたＶＣＳＥＬ４１０チップの斜視図及び底面図の概略図である。図６Ｃ及び図６Ｄは、ＶＣＳＥＬ４１０チップの非限定的な変形例を示す。図６Ａ～図６Ｄに示す方向においては、レーザダイオード電極４０５、４０６は、ＶＣＳＥＬ４１０の側面４１０ｅ上に位置付けられているか又はそれに結合されている。レーザダイオード電極４０５、４０６は、ＶＣＳＥＬ４１０の側面４１０ｅからＶＣＳＥＬ４１０の底面４１０ａまで延在している。ＶＣＳＥＬ４１０の底面４１０ａ上に配置されたパッド４０１は、ＶＣＳＥＬ４１０をスライダ、例えばスライダ４０４に結合するために利用される。

【0042】

ＶＣＳＥＬ４１０、６１０及び６２０の変形例に関して、電極が配置されるトレンチの数及び幅は、可変であり得る。図６Ａに示すＶＣＳＥＬ４１０では、レーザダイオード電極４０５の一部が配置されている第１のトレンチ６０１は、レーザダイオード電極４０６が配置されている第２のトレンチ６０２から分離されている。

【0043】

図６Ｃに示されるＶＣＳＥＬ６１０を参照すると、レーザダイオード電極４０５、４０６は、ＶＣＳＥＬ６１０の幅よりも小さい幅を有する単一のトレンチ６１２内に配置されている。同様に、図６Ｄに示されるＶＣＳＥＬ６２０に関して、レーザダイオード電極４０５、４０６は、ＶＣＳＥＬ６２０の幅と同じサイズ又は実質的に同じサイズの幅を有する単一のトレンチ６２２内に配置されている。ＶＣＳＥＬ４１０と同様に、ＶＣＳＥＬ６１０及び６２０は、パッド４０１を介してスライダ（例えばスライダ４０４）上に位置付けることができる。更に、ＶＣＳＥＬ６１０及び６２０のレーザダイオード電極４０５及び４０６は、ＶＣＳＥＬ４１０と同様に、ＨＧＡの電極５０３ａ、５０３ｂに結合することができる。

【0044】

図７Ａ及び図７Ｂは、それぞれ、ＶＣＳＥＬ７１０チップの斜視図及び底面図の概略図である。サスペンション上のパッド４０１、キャビティ４１５ａ～ｎ、及び電極５０３ａ、５０３ｂなどの図７Ａ及び図７Ｂの様々な要素は、図４Ａ及び図４Ｂに関連して上述した要素と同一又は同様であってもよい。図７Ａ及び図７Ｂに示される方向において、レーザダイオード電極７０５、７０６は、それぞれ、ＶＣＳＥＬ７１０の側面７１０ｅ及び７１０ｄの２つの異なる表面に位置付けられているか、又は結合されている。レーザダイオード電極７０５、７０６は、それぞれの側面からＶＣＳＥＬ７１０の底面７１０ａまで延在している。

【0045】

図７Ｂを参照すると、レーザダイオード電極７０５は、ＨＧＡ（例えば、ヘッドジンバルアセンブリ５００）のサスペンションの電極５０３ａに結合され、レーザダイオード電極７０６は、サスペンションの電極５０３ｂに結合されている。ＶＣＳＥＬ７１０の底面７１０ａに配置されたパッド４０１は、ＶＣＳＥＬ７１０をスライダに結合するために利用される。ＶＣＳＥＬ７１０は、図４Ａ及び図４Ｂに示すスライダ４０４などのスライダ上に位置付けることができるが、スライダに対するレーザダイオード電極７０５、７０６の向きは異なっている。ＶＣＳＥＬ７１０チップの特性、特徴、及び用途（例えば、ＨＧＡアセンブリ、磁気媒体ドライブなど）は、上述したＶＣＳＥＬ４１０チップの特性、特徴、及び用途と同一又は類似であってもよい。

【0046】

図８Ａは、いくつかの実施形態による、ＶＣＳＥＬ８１０チップがマウントされたスライダ８０４の側面図の概略図８００である。概略図８００は、ＨＧＡの一部とすることができる。図８Ｂ及び図８Ｃは、それぞれ、図８Ａに示すＶＣＳＥＬ８１０の斜視図及び底面図である。図８Ａ～図８Ｃは、レーザダイオード電極がＶＣＳＥＬ８１０の前面８１０ｆ上に位置するＶＣＳＥＬの特別な場合である。これらの実施形態では、サスペンションは、図８Ａに示されるような二重層電極を含むことができるが、ＶＣＳＥＬ４１０、ＶＣＳＥＬ６１０、ＶＣＳＥＬ６２０、及びＶＣＳＥＬ７１０は、サスペンション上に単一層の電極を含む。

【0047】

図８Ａを参照すると、ＶＣＳＥＬ８１０は、パッド８０１、パッド８０２、及びはんだ材料８０３を介してスライダ８０４にマウントされている。パッド８０１及びパッド８０２は、それぞれ独立して、金属含有層であり得る。スライダ８０４は、例えばＡｌＴｉＣ基板などの基板と、例えばアルミナ含有層などの層８２４とを含む。パッド８０１はＶＣＳＥＬ８１０の下面８１０ａに結合され、パッド８０２はスライダ８０４の上面８０４ａに結合される。パッド８０１、パッド８０２、及びはんだ材料８０３は、はんだ付けの後にまとめて接続部を形成することができる。はんだ材料８０３に加えて、又はその代わりに、導電性接着剤を使用することができる。

【0048】

レーザダイオード電極８０５は、ＶＣＳＥＬ８１０の前面（例えば、前面８１０ｆ）に結合されるか、又はその上に位置付けられる。１つのレーザダイオード電極８０５のみが前面８１０ｆに結合されて示されているが、別のレーザダイオード電極（例えば、図８Ｂに示されるレーザダイオード電極８０６）が、ＶＣＳＥＬ８１０の同じ前面８１０ｆに結合されている。レーザダイオード電極８０５、８０６は、図８Ｂ及び図８Ｃに示されるように、ＶＣＳＥＬ８１０の前面８１０ｆからＶＣＳＥＬ８１０の底面８１０ａまで延在している。

【0049】

ＶＣＳＥＬ８１０は、１つ以上のキャビティ８１５ａ～ｎを含み、１つ以上のレーザビームは、これらのキャビティを通ってＶＣＳＥＬ８１０から出射して、層８２４内に位置付けられた単一の出力導波管８１６に入射する。約１～約１６個、約３～約１２個などの任意の適切な数のキャビティを使用することができる。キャビティの数はこれより多くても少なくてもよいと企図される。ＶＣＳＥＬ８１０によって発光される１つ以上のレーザビームの各々は、同じ周波数で動作することができ、位相コヒーレントであることができる。ＶＣＳＥＬ８１０によって発光される１つ以上のレーザビームの各レーザは、約０．５ｍＷ～約２０ｍＷであり、例えば約１ｍＷ～約１０ｍＷ、例えば約２ｍＷ～約８ｍＷ、例えば約４ｍＷ～約６ｍＷの電力レベルを有することができる。電力レベルはこれより高くても低くてもよいと企図される。図示されていないが、マルチモード干渉（ＭＭＩ）デバイスを使用し、スライダ８０４内に配置することができる。使用時には、ＭＭＩデバイスは、キャビティ８１５ａ～８１４ｎから供給されたレーザ光を結合し、単一の出力導波管８１６を通して単一のレーザを発光する。単一の出力導波管８１６は、ＭＭＩデバイスによって受け入れられた複数の入力レーザの組み合わされたパワーを含むレーザ光をＭＭＩデバイスから発光することができる。単一出力モードは、光パワーを集中させてＮＦＴに結合するために利用され得る。

【0050】

図８Ａを参照すると、スライダパッド８２５は、スライダ８０４の層８２４の表面に結合されている。スライダパッド８２５及びレーザダイオード電極８０５は、下部電極８０９ａと、下部電極８０９ａの上に配置されたポリイミド層８１１と、ポリイミド層８１１の上に配置された上部電極８０９ｂとを含む多層構造体に結合されている。スライダパッド８２５及びレーザダイオード電極８０５の多層構造体への結合は、それぞれ材料８０７ａ及び８０７ｂをはんだ付けすることによって実現することができる。はんだ材料８０７ａ、８０７ｂに加えて、又はその代わりに、導電性接着剤を使用することができる。レーザダイオード電極８０６もまた、レーザダイオード電極８０５と同じ又は同様の方法で多層構造体に結合されている。

【0051】

スライダ８０４を支持するサスペンション（その一部が示されている）は、スライダ８０４のパッド８０２と同じ面、例えば上面８０４ａに配置されている。サスペンションの一部を図８Ａに示す。サスペンションは、フレクシャ８１９とロードビーム８１７とを含む。ロードビームは、サスペンションの本体である。フレクシャ８１９はスライダ８０４を保持しており、フレクシャ８１９はロードビーム８１７に取り付けられている。動作中、ロードビーム８１７は、ディンプル８１８を有するディスクに向かってスライダ８０４を押すことができる。フレクシャ８１９とスライダ８０４との間には、ワイヤを含むポリイミド層８２０が配置されている。ワイヤ層は、スライダ内の構成要素（磁気ヘッド、間隔制御用ヒータなど）に電流又は電圧を印加するため、又はセンサ（リーダ、接触センサ、熱センサ）からプリアンプに信号を送信するためのものである。ＶＣＳＥＬ８１０の底面図（図８Ｃ）には、サスペンション上の電極８２１ａ、８２１ｂが示されている。図８Ｃにおいて、電極８２１ａ、８２１ｂは上部電極８０９ｂに対応している。図８Ｃはまた、ＶＣＳＥＬ８１０の移動方向、例えば、クロストラック方向及びダウントラック方向を示す。

【0052】

図４Ａとの違いの１つは、レーザダイオード電極８０５、８０６が、図４Ａに示したものと同じ様式で多層構造体に結合されていないことである。ＶＣＳＥＬ８１０は、図５に示したものと同様の適切な様式でＨＧＡ上に位置付けられ得る。ＶＣＳＥＬ８１０チップの特性、特徴、及び用途（例えば、ＨＧＡアセンブリ、磁気媒体ドライブなど）は、上述したＶＣＳＥＬ４１０チップの特性、特徴、及び用途と同一又は類似であってもよい。

【0053】

本明細書に記載されるＶＣＳＥＬは、例えば、その使用中に導波管とレーザとの間の結合を最大化するためのアクティブアライメントを可能にする。本明細書で記載されるＶＣＳＥＬは、ＥＥＬＤの出力ビームよりも大きく、より円形である出力ビームを有し、これは、位置合わせ公差及びスライダスポットサイズ変換器への結合効率を高める。更に、本明細書で記載されるＶＣＳＥＬは、ＥＥＬＤがモードホップに悩まされるのに対し、例えば、１つの縦モードとＤＢＲミラー選択性を有する非常に短いキャビティ長により、モードホップのない動作を有する。モードホッピングは、記録プロセス中にレーザパワーの小さな（典型的には１～２％）変化が突然発生する原因となり得る。ＶＣＳＥＬは製造中にバーンインを必要とせず、これは更にコストを下げる。ＶＣＳＥＬキャビティ長はＥＥＬＤよりも短く、また、レーザがスライダの上部にマウントされているので、全体の高さが低くなることにより、ディスク間の間隔を小さくすることができ、多くのディスクを使用することが実現可能となり、ＨＤＤ容量を大きくすることができる。

【0054】

はんだ付けのための金属パッド（例えば、パッド４０１）の周りのトレンチ又は突出部を利用することができる。ＶＣＳＥＬとスライダ（例えば、スライダ４０４）との間はんだは、はんだ付けプロセス中に膨張し、ＶＣＳＥＬのレーザダイオード電極に接触する可能性がある。いくつかの実施形態では、はんだ（例えば、はんだ付け材料４０３）がＶＣＳＥＬのレーザダイオード電極に接触するのを防止する（又は少なくとも軽減する）ために、はんだ付け用のパッドの周りにトレンチ又は突出部を形成することができる。トレンチの深さは、例えば約１０μｍとすることができるが、これより大きくても小さくてもよい。突出部の高さは、金属層の厚さにはんだの厚さを加えたものと等しくすることができるが、これより大きくても小さくてもよい。いくつかの実施形態では、絶縁層がトレンチ又は突出部領域の上又はその付近に堆積されてもよい。

【0055】

いくつかの実施形態では、パッドが電気的に絶縁又は接地されている場合、レーザダイオード電極のうちの少なくとも１つが、マウントするためのパッドと組み合わされ得る。例えば、レーザダイオード電極とマウント用パッドとの間隔は、略０とすることができる。

【0056】

例示的な製造プロセス
本開示はまた、本明細書に記載される１つ以上のＶＣＳＥＬの一部を形成するための製造プロセスに関するものである。図９は、ＶＣＳＥＬの側面上に電極を形成するための例示的なプロセス１０００（図１０）中の基板上の選択された動作を示すプロセスフロー図である。

【0057】

プロセスは、基板９００ａを選択することから始まる。基板は、適切な基板材料９０１で形成することができる。基板材料９０１に適した材料は、Ｇａ、Ａｓ、Ａｌ、Ｉｎ、それらの合金、及びこれらの組み合わせを含むが、これらに限定されない。基板材料９０１に適した材料の例示的であるが非限定的な例は、ＧａＡｓ、ＡｌＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＧａＡｓＮ、ＧａＡｓＰ、ＩｎＰ、ＩｎＧａＡｓＰを含む。

【0058】

次に、動作１０１０において、基板材料９０１を適切な方法によってエッチングしてトレンチ９０５を形成する。ウェハ９００ｂを形成するためのこのエッチングプロセスは、単一ステップエッチング処理又は複数ステップエッチング処理（例えば、２ステップエッチング処理、３ステップエッチング処理、又はより多くのステップ）であり得る。マルチエッチング処理の各ステップでエッチングされる領域は異なっていてもよい。エッチングは、ドライエッチプラズマ、ウェットエッチャントの利用、イオンミリング、反応性イオンエッチング、反応性イオンビームエッチング、又はこれらの組み合わせによって行うことができる。動作１０１０のエッチングプロセスは、深さｎのｎ個のトレンチを形成するために実行され得る。例えば、第１の深さを有する第１のトレンチを形成することができ、第２の深さを有する第２のトレンチを形成することができ、第３の深さを有する第３のトレンチを形成することができ、以下同様である。トレンチの深さは同じであっても異なっていてもよい。動作１０１０の非限定的な例として、エッチングプロセスは、塩素含有材料（例えば、ＨＣｌ及び／又はＣｌ_２）などの適切なエッチャント材料を利用する反応性イオンエッチングによって実現することができるが、任意の数のガス又はその混合物を使用することができる。非反応性ガス、例えばアルゴンなどのキャリアガスは、動作１０１０のエッチングプロセス中に利用することができる。

【0059】

次いで、動作１０２０において、銅（Ｃｕ）、クロム（Ｃｒ）、チタン、ニッケル（Ｎｉ）、貴金属（例えば、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、及び／又は金（Ａｕ））、又はこれらの組み合わせなどの適切な導電性材料を含むシード層９１０を堆積させて、ウェハ９００ｃを形成することができる。他の金属も想到される。いくつかの実施形態において、シード層９１０は、単一の層又は複数の層として堆積され得る。ここで、例えば、シード層９１０の複数の層の各層ごとに異なる金属を用いることができる。追加的又は代替的に、シード層９１０の単一層又は複数の層は、２つ以上のそのような金属の合金を含むことができる。シード層９１０は、トレンチ９０５内、トレンチ９０５の１つ以上の側壁上、及び／又はトレンチ９０５の上方に延在する基板の表面上に堆積される。動作１０２０で形成されたシード層は、ＶＣＳＥＬ用の電極とすることができる。シード層は、典型的には、金属電極がめっき以外の方法で堆積される場合、下地層と呼ばれる。

【0060】

動作１０２０の堆積は、スパッタリング、原子層堆積（atomic layer deposition、ＡＬＤ）、及び／又はイオンビーム堆積（ion beam deposition、ＩＢＤ）などの適切な技法によって実行することができる。シード層９１０を堆積させるための他の適切な金属堆積技術、例えば、電子ビーム蒸着及び／又は抵抗蒸着を、スパッタリング、ＡＬＤ、及び／又はＩＢＤに加えて、又はそれらの代替として利用することができる。ＩＢＤを使用して、堆積の方向性を制御することができ、その例は、後述する図１３～１６の様々な例示的なプロセススキームに示される（それぞれの図の矢印１３０７、１４０７、１５０７、及び１６０７によって示される）。一般に、ＩＢＤは、トレンチ全体にわたって材料の層を形成しないことが望ましい場合に使用することができる。ＩＢＤは様々なプロセススキームで示されているが、本明細書に記載されているような追加の又は代替の堆積技術を利用することができる。電極堆積のために、傾斜堆積を使用することもできる。

【0061】

いくつかの実施形態では、シード層９１０を堆積させる前に、トレンチ９０５、トレンチ９０５の１つ以上の側壁、及び／又はトレンチ９０５の上方に延在する基板の表面など、ウェハ９００ｂの少なくとも一部の上に絶縁層（例えば、ＳｉＯ_２及び／又はＡｌ_２Ｏ_３）を堆積させることができる。次に、必要に応じて、この絶縁層の少なくとも一部の上にシード層９１０を堆積させることができる。絶縁層は、例えば、レーザダイオード電極の絶縁を可能にすることができる。

【0062】

フォトレジスト材料９１５は、次いで、動作１０３０において、シード層９１０の少なくとも一部の上の適切なフォトリソグラフィプロセスによって、ウェハ９００ｃ上にパターニングされ得る。フォトレジスト材料９１５は、スプレーコーティング、スピンコーティング、又は他の適切な方法を使用して形成することができる。フォトレジスト材料がその上に配置されたウェハ９００ｄは、以下で説明する後続の動作において金属含有層のめっきを制御するために利用される。いくつかの実施形態では、フォトレジスト材料９１５の厚さは、フォトレジスト材料９１５が後続の動作（例えば、めっき後の動作）で除去されるように選択することができ、約３μｍ～約１５μｍ、例えば約４μｍ～約１２μｍなどの厚さの範囲とすることができる。フォトレジスト材料９１５はこれより厚さがあってもなくてもよいものが企図される。必要に応じて、例えば、Ｏ_２及び／又は水を水酸化アンモニウム（ＮＨ_４ＯＨ）と組み合わせて使用するプラズマ洗浄を実行して、シード層９１０の望ましくない部分に残った一部又は全部のフォトレジストを除去することができる。

【0063】

フォトレジスト材料９１５によって画定される開口領域が形成されると、次に、操作１０４０において、ウェハ９００ｄの少なくとも一部の上に適切な方法によって金属板９２０が堆積されて、ウェハ９００ｅが形成される。例えば、金属板９２０は、トレンチ９０５の上のシード層９１０の表面だけでなく、トレンチ内のシード層の部分、又はその側壁などのシード層９１０の少なくとも一部にめっきすることができる。金属板９２０は非金属を含むことができる。動作１０４０に有用な金属の例示的であるが非限定的な例としては、シード層について上述した金属、例えばＡｕ、Ｃｕ、Ｐｄ、Ｐｔ、又はこれらの組み合わせが挙げられるが、他の金属も企図される。金属板９２０の厚さは変えることができる。いくつかの実施形態では、金属板９２０の厚さは、約１μｍ～約１５μｍ、例えば約２μｍ～約１０μｍ、例えば約３μｍ～約５μｍである。金属板９２０の厚さはこれより大きくても小さくてもよいものが企図される。

【0064】

金属板９２０は、めっきによって堆積させることができるが、スパッタリング、真空蒸着、及び／又はイオンビーム堆積（ＩＢＤ）などの他の堆積方法を使用することもできる。スパッタリング、真空蒸着、及び／又はＩＢＤが使用される場合、必要に応じて、動作１０２０（シード層９１０の形成）を省略することができる。上述したように、金属板９２０の堆積の方向性は、ＩＢＤを用いて制御することができる。例えば、図１３～図１６に示すように、ＩＢＤの方向性は、シード層堆積に関して示した方向（それぞれの図の矢印１３０７、１４０７、１５０７、及び１６０７によって示す）と同じ又は類似の方向とすることができる。

【0065】

次いで、フォトレジスト材料９１５の少なくとも一部及び／又はシード層９１０の少なくとも一部は、動作１０５０において、ミリングなどの適切な方法によってウェハ９００ｅから除去される。ウェハ９００ｆによって示されるように、動作１０５０中に除去されるシード層９１０の部分は、フォトレジスト材料９１５の下に以前に配置されていたものを含み得る。

【0066】

動作１０５０のミリングプロセスは、溶媒、プラズマ洗浄、又はそれらの組み合わせを利用して行うことができる。ここで形成されたウェハ９００ｆは、基板材料９０１の露出面、金属板９２０の露出面、及び／又はシード層９１０の露出面など、様々な露出面を含む。必要に応じて、動作１０５０は、フォトレジスト材料９１５の少なくとも一部がシード層９１０の少なくとも一部の前に除去される複数の動作で実行することができる。いくつかの実施形態において、金属板９２０の一部は、シード層９１０の除去中又は除去後に、例えばミリングによって除去することができる。金属板９２０の厚さはシード層９１０よりも厚いので、金属板９２０領域の外側のシード層９１０は除去されるが、金属板９２０は残る。

【0067】

代替的に、いくつかの実施形態では、ＶＣＳＥＬを形成するための例示的なプロセス１０００がシード層９１０をミリングしなくてもよいように、金属板９２０をめっきする前にフォトリソグラフィを使用してシード層９１０をパターニングすることができる。

【0068】

次いで、任意選択の動作１０６０を実行して、ウェハ９００ｆの１つ以上の露出部分上にレジストコーティング９２５を堆積させてウェハ９００ｇを形成することができる。レジストコーティング９２５は、スプレーコーティング、スピンコーティング、及び／又は他の適切な方法を使用して形成することができる。レジストコーティング９２５に使用されるフォトレジストタイプの例示的であるが非限定的な例は、ＵＶネガレジスト、ｇ／ｉ線ポジレジスト、ＫｒＦポジレジスト、及び／又はＡｒＦポジレジストを含むことができる。ウェハ９００ｇによって示されるように、堆積は、金属板９２０の少なくとも一部、シード層９１０の少なくとも一部、基板材料９０１の少なくとも一部、又はこれらの組み合わせの上にレジストコーティング９２５を形成する。レジストコーティング９２５は、例えば、後続のダイシング動作中に、金属板９２０、シード層９１０、基板材料９０１、又はこれらの組み合わせを保護する役割を果たす。

【0069】

次いで、動作１０７０において、ウェハ９００ｇは、ダイシング、スライス、劈開、又は他の方法で１つ以上の個別チップ９００ｈに切断される。ここで、及びいくつかの実施形態では、ウェハは、トレンチ９０５に沿って、ブレード、鋸、スクライブ、レーザダイシング、ステルスダイシング、及び／又は適切な方法を使用する他の適切な装置を用いて、個別のダイに切断される。

【0070】

１つ以上の個々のチップ９００ｈがレジストコーティング９２５（例えば、任意の動作１０６０中に形成される）を含む場合、レジストコーティング９２５は、ウェハ９００ｉを形成するためのダイシング動作後に除去することができる。レジストコーティング９２５の除去は、例えば、ウェハをレジスト除去溶液に浸漬すること、ウェハをＯ_２アッシャに入れること、及び／又は他の適切な方法によって行うことができる。

【0071】

他の動作は、例示的なプロセス１０００の１つ以上の動作の前及び／又は後にウェハを洗浄することを含むことができる。洗浄は、洗浄液への浸漬、超音波洗浄、ＵＶ／Ｏ３洗浄、ブラシ洗浄、研磨、及び／又はＣＯ２洗浄などの適切な方法によって行うことができる。

【0072】

ＶＣＳＥＬの１つ以上の側面上にレーザダイオード電極を形成するための他の例示的であるが非限定的な例示的なプロセスフロー図を図１１～図１７に示す。図１１～図１７のプロセスは、概して、図１０に示されるフローチャートに従う。しかしながら、（例えば、ウェハ９００ｇのレジストコーティング９２５を形成するために）動作１０６０の任意の堆積プロセスの後に形成されるウェハは、図１１～図１７には示されていない。

【0073】

図１１～図１７に示される一般的なプロセススキームは、以下の動作；シード層を堆積させる；フォトレジスト層をパターニングする；金属をめっきする；フォトレジスト層及び／又はシード層の少なくとも一部を除去し、ウェハをダイシング／切断することを含む。これらの動作の実施形態及び実装については、本出願明細書の他の箇所に記載されている。

【0074】

表Ｉは、いくつかの実施形態による処理中に形成された様々なウェハ及び特徴についての、図１１～図１７に対応する数値リストを示す。上述したように、シード層堆積（動作１０２０）の方向性は、ＩＢＤを用いて制御することができる。それぞれの図１３～図１６の矢印１３０７、１４０７、１５０７、及び１６０７は、ＶＣＳＥＬ処理中に利用される場合のＩＢＤの方向性を示す。ＩＢＤは様々なプロセススキームで示されているが、本明細書に記載されるものなどのシード層の堆積のために、追加又は代替の堆積技術を利用することができる。

【0075】

【表1】

【0076】

図１１に示すように、金属板１１２０（例えば、電極）は、レーザダイオード電極（例えば、図６Ｂのレーザダイオード電極４０５及び／又はレーザダイオード電極４０６；図７Ｂのレーザダイオード電極７０５及び／又はレーザダイオード電極７０６；又は図８Ｃのレーザダイオード電極８０５及び／又はレーザダイオード電極８０６）から絶縁されている。いくつかの実施形態では、金属板１１２０は、レーザダイオード電極まで延在され得るか、又は追加の構造体を通してレーザダイオード電極に接続され得る。

【0077】

プロセス例のいくつかに示すように、複数のトレンチを形成して、例えば、レーザダイオード電極の底縁部及び／又は側縁部の位置を制御することができる。例えば、図１５に示すように、浅いトレンチ１５０５ａ及び深いトレンチ１５０５ｂを形成するために、２段階エッチングを行うことができる。別の例では、図１６に示すように、３段階エッチングを行って、浅いトレンチ１６０５ａ、第１の深いトレンチ１６０５ｂ、及び第２の深いトレンチ１６０５ｃを形成することができる。多段階エッチングは、適切な方法によって行うことができる。プロセスフロー図に示される基板／ウェハの形状は、正方形又は略正方形であるが、他の形状も企図される。同様に、トレンチ及び層の様々な形状が企図される。

【0078】

図１８Ａ及び図１８Ｂは、概して、本開示の少なくとも１つの実施形態による処理のための変形例を図示する。具体的には、図１８Ａは、処理中の傾斜側壁の可変角度を示すウェハ１８００の一部を示す図である。明確にするために、トレンチ１８０５、シード層１８１０、及びフォトレジスト材料１８１５のみが示されている。側壁角度（θ）は、例えば、エッチング、フォトレジストパターニング、及び他のプロセス操作をより簡単にするように選択することができる。例えば、θが０である場合、フォトレジストへの側壁の露光は困難である。θに非０値を選択した場合、側壁はフォトリソグラフィ及び／又は他のプロセス動作により適したものになる。一例として、θは、約５°～約１０°など、約１°～約１０°であり得るが、θの値は、これより大きくても小さくてもよいものが企図される。図１８Ｂは、処理後に形成されたＶＣＳＥＬ１８５０内の傾斜側壁の位置を示す。傾斜側壁は、本明細書に記載の１つ以上のプロセスフロー図とともに利用することができる。

【0079】

図１９は、本開示の少なくとも１つの実施形態による、トレンチ１９２５がＶＣＳＥＬの異なる側にエッチングされる場合のプロセス変形例１９００を示す図である。ここで、ＶＣＳＥＬの反対側（レーザダイオード電極１９０８のない側１９２０）は、ＶＣＳＥＬ処理中にトレンチ１９２５を形成するためにエッチングされ得る。この追加のエッチングは、例えば、トレンチの幅を大きくして、基板のダイシングをより簡単にするために行うことができる（ダイシングソーの幅は、数字１９１０及び１９１５で示されている）。代替的又は付加的に、追加のエッチングを実行して、堆積されるフォトレジスト材料の厚さを低減することができ、それによって、フォトレジスト材料のよりコンフォーマルなコーティングを可能にする。更に、追加のエッチングは、フォトリソグラフィプロセス中のフォトレジスト材料への側壁のより簡単な露光を可能にすることができる。図１９に示されるプロセス変形例は、本明細書に記載されている１つ以上のプロセスフロー図とともに利用することができる。

【0080】

本明細書において、ＶＣＳＥＬ、ＶＣＳＥＬをマウントするためのＨＧＡ、及び磁気媒体ドライブなどのそのような物品を組み込んだデバイスが提供される。ＶＣＳＥＬを製造するためのプロセスも提供される。本明細書で記載される実施形態は、従来のＶＣＳＥＬとは異なり、例えば、その使用中に導波管とレーザとの間の結合を最大化するためのアクティブアライメントを可能にする。

【0081】

前述では、本開示の実施形態を参照する。しかしながら、本開示は、具体的に説明される実施形態に限定されないことを理解されたい。その代わりに、以下の特徴及び要素の任意の組み合わせが、異なる実施形態に関連するか否かに関わらず、本開示を実施及び実践すると企図される。更に、本開示の実施形態は、他の可能な解決策に勝る、及び／又は先行技術に勝る利点を達成し得るが、特定の利点が所与の実施形態によって達成されるか否かは、本開示を限定するものではない。したがって、以下の態様、特徴、実施形態、及び利点は、単なる例示に過ぎず、請求項に明示的に記載されている場合を除いて、添付の特許請求の範囲の要素又は限定と見なされない。同様に、「本開示」への言及は、本明細書に開示される任意の発明の主題の一般化として解釈されるものではなく、請求項に明示的に記載されている場合を除いて、添付の特許請求の範囲の要素又は限定であると見なされるべきではない。

【0082】

本開示の目的では、特に明記しない限り、本明細書の詳細な説明及び特許請求の範囲内の全ての数値は、示された値の「約」又は「およそ」によって修飾され、当業者によって予想される実験誤差及び変動を考慮する。簡潔にするために、ある特定の範囲のみが本明細書に明示的に開示されている。しかしながら、任意の下限からの範囲は、明示的に列挙されていない範囲を列挙するために任意の上限と組み合わされてもよく、同様に、任意の下限からの範囲は、明示的に列挙されていない範囲を列挙するために任意の他の下限と組み合わされてもよく、同じ方法で、任意の上限からの範囲が、明示的に列挙されていない範囲を列挙するために任意の他の上限と組み合わされてもよい。加えて、範囲内では、明示的に列挙されていなくても、その終点間の全ての点又は個々の値が含まれる。したがって、全ての点又は個々の値は、明示的に列挙されていない範囲を列挙するために、任意の他の点又は個々の値又は任意の他の下限又は上限と組み合わされた独自の下限又は上限として機能し得る。

【0083】

本明細書で使用されるとき、不定冠詞「ａ」又は「ａｎ」は、別段の指定がない限り、又は文脈に別途明確に示されていない限り、「少なくとも１つの」を意味するものとする。

【0084】

上記は本開示の実施形態を目的とするが、本開示の他の及び更なる実施形態が、その基本的範囲から逸脱することなく考案され得、その範囲は、以下の特許請求の範囲によって決定される。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図4A】

【図4B】

【図5】

【図6A】

【図6B】

【図6C】

【図6D】

【図7A】

【図7B】

【図8A】

【図8B】

【図8C】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18A】

【図18B】

【図19】

【国際調査報告】