知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-03-06
(54)【発明の名称】１０進計算機の基礎技術原理及び実現方法
(51)【国際特許分類】
G06F 7/491 20060101AFI20240228BHJP
G06F 15/02 20060101ALI20240228BHJP
【ＦＩ】
G06F7/491
G06F15/02 330L
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023546372
(86)(22)【出願日】2020-10-17
(85)【翻訳文提出日】2023-04-12
(86)【国際出願番号】 CN2020121715
(87)【国際公開番号】W WO2022073253
(87)【国際公開日】2022-04-14
(31)【優先権主張番号】202011074626.9
(32)【優先日】2020-10-10
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＰＹＴＨＯＮ
２．アンドロイド
３．ＨＤＭＩ
４．ＬＩＮＵＸ
(71)【出願人】
【識別番号】523134439
【氏名又は名称】閔少維
(74)【代理人】
【識別番号】100216471
【弁理士】
【氏名又は名称】瀬戸 麻希
(72)【発明者】
【氏名】閔少維
【テーマコード（参考）】
5B019
【Ｆターム（参考）】
5B019HA02
(57)【要約】
電子計算機の分野に属する１０進電子計算機の原理及び実現方法を開示する。本発明のコ
アは、シングルビット１０進データを使用し、１０ビットのハードウェアである計算レジ
スタ群は、１０進数を使用して計算を行い、１つの数値ビットは１０種類の状態を持ち、
１０進データの演算と出力を直接行う。１０進計算機は最下層において１０進計算レジス
タハードウェアからなるＣＰＵ、補助クロス制御回路、１０進メモリ、１０進オペレーテ
ィングシステムを採用することにより、完全な１０進計算機システムを構成することであ
る。
【選択図】図１
アは、シングルビット１０進データを使用し、１０ビットのハードウェアである計算レジ
スタ群は、１０進数を使用して計算を行い、１つの数値ビットは１０種類の状態を持ち、
１０進データの演算と出力を直接行う。１０進計算機は最下層において１０進計算レジス
タハードウェアからなるＣＰＵ、補助クロス制御回路、１０進メモリ、１０進オペレーテ
ィングシステムを採用することにより、完全な１０進計算機システムを構成することであ
る。
【選択図】図１
【特許請求の範囲】
【請求項1】
１０進計算機の基礎技術原理及び実現方式であって、１０進計算機は、シングルビットデータとして１０進データ記述方式を採用し、シングル
ビット数字が１０種類の状態を持ち、
１０進データを計算機ハードウェアである計算レジスタの計算基礎とし、１０進データ及
びレジスタを使用して計算を行うことを特徴とする１０進計算機の基礎技術原理及び実現
方式。
【請求項2】
シングルビットデータは１０ビットであり、シングルビット数字は１０種類の表記状態を持つことを特徴とする請求項１に記載の１０進計算機。
【請求項3】
シングルビットデータは１０ビットであるが、表記数字は１ビットしか必要とせず、シングルビットデータは１０ビットであるので、シングルビットビット表記数字を除いて
、他の２ビットから９ビットを組み合わせて使用すると、合計で１０００以上の状態があ
り、２～９ビットの組み合わせは１０進計算機の文字、演算子、オペレータを表記し、２
文字の組み合わせはＵｉｃｏｄｅコードを完全に表記することを特徴とすることを特徴と
する請求項１に記載の１０進計算機。
【請求項4】
１０ビットのデータでは、シングルビットが数字である以外、残りのマルチビットの組み合わせは、文字、演算子、オペレータ、Ｕｉｃｏｄｅコードであり、
シングルビット演算子とオペレータの組み合わせは完全な演算マシンコードであり、この
マシンコードは直接高級コンピュータプログラミング言語の演算制御子を使用して表現さ
れ、すなわちマシンコードのプログラミングは高級言語を直接使用して行うことが可能で
あることを特徴とする請求項３に記載の１０進計算機。
【請求項5】
基礎となる基本的なハードウェアである計算レジスタは、１０ビット状態で記述された１０進レジスタを採用し、かつ、複数のシングルビット１０進レジスタを組み合わせて配列
すると、加算レジスタ群、減算レジスタ群、乗算レジスタ群、除算レジスタ群が構成され
、計算機コアＣＰＵに必要な各種ハードウェア計算に必要な他の各種の計算レジスタ群に
も組み合わされ得ることを特徴とする請求項１に記載の１０進計算機。
【請求項6】
シングルビットレジスタは１０進数であり、マルチビットの１０進レジスタは、マルチビットのハードウェアレジスタ群を構成し、配列されたマルチビット１０進レジスタ群は、
マルチビットのデータの計算をマルチビット同時に並列に行うことができ、また、複数組
のデータを同時に１つのレジスタ群に入力することにより、複数組のデータを一度に入力
して並列計算を行うことができることを特徴とする請求項１に記載の１０進計算機。
【請求項7】
一般によく使われるデータはすべて１０進であるので、１０進計算機による計算は２進に変換して計算する必要がなく、通常１０進データを２進に変換して計算してから１０進に
再変換するとデータ精度が損なわれるが、１０進計算機自体は１０進計算を直接行うこと
を特徴とする１０進計算機請求項１に記載の１０進計算機。
【請求項8】
１０進計算機は、マルチビット同期計算であって、計算はデータによって、１ステップのみで完了する場合と、複数ステップで完了する場合とがあるため、１０進計算機は、対応
するクロスコントローラを開発し、データの計算が完了した直後に結果を出力する必要が
あり、クロスコントローラは、１０進計算機において複数のレジスタ群の動作タイミング
を制御し、特殊な補助計算コントローラであることを特徴とする請求項１に記載の１０進
計算機。
【請求項9】
１０進データは１０ビットであるので、１０進データメモリはシングルビット１０ビットの新しいハードウェアメモリを用いることを特徴とする請求項１に記載の１０進計算機。
【請求項10】
直接１０進計算を行うため、計算機のデータ計算が簡単であり、レジスタの配列・組み合わせが簡単であり、マルチビット計算レジスタを容易に組み合わせることができ、本発明
のシステムは、初期には１００ビット１０進データに基づいて設計された１００ビット１
０進計算機として設計され、後は必要に応じてレジスタの配列数を増やしてより多くのビ
ットの１０進計算機も組み合わせることができることを特徴とする請求項１に記載の１０
進計算機。
【請求項11】
上記の技術的な説明によれば、１０進演算レジスタ群があり、１０進数があり、１０ビットで表される各種文字、１０ビット演算制御子及び１０ビットのオペレータがあり、１０
進データメモリがあり、１０進計算専用クロスコントローラがあり、これらの基本ユニッ
トは１０進計算に必要な完全な１０進計算機のＣＰＵ及び対応する１０進計算原理のすべ
てのハードウェアシステムを構成する請求項１～１０に記載の１０進計算機。
【請求項12】
１０進データの直接演算には１０進計算機ハードウェアが使用され、１０進計算機は、データが１０種類の記述状態を有するという特徴と、シングルビットデータが１０ビットで
あるという特徴に基づいて、シングルビットデータの１０ビット状態の計算に適している
１０進計算機オペレーティングシステムが開発されている請求項１１に記載の１０進計算
機。
【請求項13】
計算機は４０ビット以上のアドレス及び１００ビット以上のデータビット幅と十分に多くのアドレスビット及びデータビット幅を有し、直接ハードウェアアドレッシングは数千テ
ラバイトのデータに達することができるので、計算の大部分及びソフトウェアコード（直
接実行可能なマシンコード）をメモリに常駐させて計算を加速し、通常データベースでよ
く使用されるデータの一部をメモリに常駐させて計算を加速することを特徴とする請求項
１０及び１２に記載の１０進計算機オペレーティングシステム。
【請求項14】
高速アドレッシング及び高速計算のために十分にデータアドレッシング空間があるので、大量のプログラムコード、データベースの一部は、計算アプリケーションデータの一部と
してメモリに常駐し、高速アクセス及び計算を行うことができる請求項１３に記載の１０
進計算機オペレーティングシステム。
【請求項15】
シングルビット１０進データは１０種類の状態を持ち、１０進計算機入出力ＩＯポートは、複数の状態を記述することができるので、出力状態レジスタの制御情報とＩＯに必要な
入出力状態とを１ステップで入力又は出力することを特徴とする請求項３、１３に記載の
１０進計算機操作システム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子計算機の大概念に属する１０進電子計算機の分野（１０進計算機ソフトウ
ェア、ハードウェアシステムアーキテクチャ、１０進計算機に特に必要なレジスタ群間の
クロスコントローラ群、１０進計算機命令システム、１０進計算レジスタ及び１０進計算
機アーキテクチャ内の各種サブシステムを含む）、１０進電子計算機のオペレーティング
システム、１０進電子計算機の記憶システムである。
ェア、ハードウェアシステムアーキテクチャ、１０進計算機に特に必要なレジスタ群間の
クロスコントローラ群、１０進計算機命令システム、１０進計算レジスタ及び１０進計算
機アーキテクチャ内の各種サブシステムを含む）、１０進電子計算機のオペレーティング
システム、１０進電子計算機の記憶システムである。
【背景技術】
【0002】
１９４６年にアメリカ人が初めて現代的な意味での電子計算機（組み込み式マイクロ計算
機や各種のパソコン、各種の大型スパコンを含む）を発明して以来、最初の４ビット電子
計算機、８ビット電子計算機、１６ビット電子計算機、３２ビット電子計算機、そして現
在の６４ビット電子計算機など、市場のすべての電子計算機は２進法を用いてプログラミ
ングと計算を行っており、２進計算機はほとんどがフォン・ノイマンアーキテクチャの計
算機である。２進には０と１の２つの数字しかなく、他のすべての数字、文字、制御文字
、各種命令、データ記憶など、計算機が使用する必要があるその他の技術スキームと実現
方式は、すべて０と１の様々な複雑な配列・組み合わせにより実現される。
機や各種のパソコン、各種の大型スパコンを含む）を発明して以来、最初の４ビット電子
計算機、８ビット電子計算機、１６ビット電子計算機、３２ビット電子計算機、そして現
在の６４ビット電子計算機など、市場のすべての電子計算機は２進法を用いてプログラミ
ングと計算を行っており、２進計算機はほとんどがフォン・ノイマンアーキテクチャの計
算機である。２進には０と１の２つの数字しかなく、他のすべての数字、文字、制御文字
、各種命令、データ記憶など、計算機が使用する必要があるその他の技術スキームと実現
方式は、すべて０と１の様々な複雑な配列・組み合わせにより実現される。
【発明の概要】
【発明が解決しようとする課題】
【0003】
技術的な課題を説明する段落をここに入力する。
【0004】
１．現在、いわゆる計算機は、１９４６年の伝統的な２進計算機から発展したものであり
、２進計算機の最大の不都合はデータがあまりにも単純で、各データビットは１ビットだ
けで、０と１の２つの状態しかなく、したがって、複雑な内容を表示するには、非常に複
雑な論理の組み合わせを通じてその唯一性を表示する必要がある。
、２進計算機の最大の不都合はデータがあまりにも単純で、各データビットは１ビットだ
けで、０と１の２つの状態しかなく、したがって、複雑な内容を表示するには、非常に複
雑な論理の組み合わせを通じてその唯一性を表示する必要がある。
【0005】
２．現在、通常、どんな計算も１０進を使用して行われるのであり、１０進の単純な進法
関係（個位、１０位、百位、千位、万位など）は非常に理解しやすくて、また学習が容易
であり、一方、２進数を理解するのは非常に面倒で、２進データを理解するにはこれを１
０進に変換する必要があるので、一般的な専門家でない人は全く普段２進数に触れていな
いし、２進数を理解することができない。
関係（個位、１０位、百位、千位、万位など）は非常に理解しやすくて、また学習が容易
であり、一方、２進数を理解するのは非常に面倒で、２進データを理解するにはこれを１
０進に変換する必要があるので、一般的な専門家でない人は全く普段２進数に触れていな
いし、２進数を理解することができない。
【0006】
３．２進はこの優位性のため機械上で表現するのに便利で、１データビットの高低レベル
を利用して２進の０と１の２つの数字を正確に表現することができる。したがって、従来
、シングルビット１０進データを表現できる合理的なレジスタモデル、すなわちシングル
ビットデータを直接レジスタで記述するための優れた方法が見出されていなかった。
を利用して２進の０と１の２つの数字を正確に表現することができる。したがって、従来
、シングルビット１０進データを表現できる合理的なレジスタモデル、すなわちシングル
ビットデータを直接レジスタで記述するための優れた方法が見出されていなかった。
【0007】
４．上記の１～３の原因のため、１０進は２進と比べて非常に優れているが、１０進計算
機は発展していないし、開発する人さえいない。
機は発展していないし、開発する人さえいない。
【課題を解決するための手段】
【0008】
以下、本発明のコア技術原理の解決手段について説明する。
【0009】
１．本発明は、１０進計算機技術におけるシングルビットデータの１０種類の状態の新し
い記述方式を開発した。本発明のレジスタは２進レジスタと同様に１０個の数字の状態を
非常に正確に記述することができる。
い記述方式を開発した。本発明のレジスタは２進レジスタと同様に１０個の数字の状態を
非常に正確に記述することができる。
【0010】
２．１０個以上の数を１つのシングルビット１０進レジスタで記述する。その後、これら
を組み合わせてマルチビットレジスタ群にし、本発明の１０進計算機の最小コアユニット
にする。
を組み合わせてマルチビットレジスタ群にし、本発明の１０進計算機の最小コアユニット
にする。
【0011】
３．レジスタ群：１０進計算機に必要な各種加算レジスタ、減算レジスタ、乗算レジスタ
、除算レジスタなどの他の各種レジスタやレジスタ群については、上記２つの最も基本的
なレジスタの実現方式によりマルチビットのレジスタを組み合わせることによって、必要
とする各種レジスタ群を実現することができる。
、除算レジスタなどの他の各種レジスタやレジスタ群については、上記２つの最も基本的
なレジスタの実現方式によりマルチビットのレジスタを組み合わせることによって、必要
とする各種レジスタ群を実現することができる。
【0012】
４．１０進レジスタからなる計算機は１つのレジスタから１０ビットの状態を出力するの
で、異なる機能レジスタ群と異なる機能モジュールの間で多くの各種モジュールがデータ
の伝達と交換を制御する必要があり、このようなモジュールはクロスコントローラと呼ば
れ、１０進計算機は前記の１～４の技術的特徴があるので、全体のコア計算構造モデルと
補助用のクロスコントローラモデルは従来の２進の各種制御モジュールとは全く異なり、
必要に応じて設計された従来には全くない新しいものが多い。
で、異なる機能レジスタ群と異なる機能モジュールの間で多くの各種モジュールがデータ
の伝達と交換を制御する必要があり、このようなモジュールはクロスコントローラと呼ば
れ、１０進計算機は前記の１～４の技術的特徴があるので、全体のコア計算構造モデルと
補助用のクロスコントローラモデルは従来の２進の各種制御モジュールとは全く異なり、
必要に応じて設計された従来には全くない新しいものが多い。
【0013】
５．本発明では、データビットには１０ビットがあり、数字として使用する場合、そのう
ちの１ビットだけが使用されるからである。しかし、１０ビットのビットでは１０００以
上の組み合わせが可能であり、数字以外のさまざまな組み合わせを利用すると、文字、演
算子、制御子、ＵＮＩＣＯＤＥコード（２データビットを使用）などの複雑なコードを表
現するために、他の２～９ビットの組み合わせを利用してシングルビットのデータを実現
することができる。これらの演算子、制御子、Ｕｎｉｃｏｄｅコードは、１ビットデータ
で表現可能な命令セットシステムを構成する。
ちの１ビットだけが使用されるからである。しかし、１０ビットのビットでは１０００以
上の組み合わせが可能であり、数字以外のさまざまな組み合わせを利用すると、文字、演
算子、制御子、ＵＮＩＣＯＤＥコード（２データビットを使用）などの複雑なコードを表
現するために、他の２～９ビットの組み合わせを利用してシングルビットのデータを実現
することができる。これらの演算子、制御子、Ｕｎｉｃｏｄｅコードは、１ビットデータ
で表現可能な命令セットシステムを構成する。
【0014】
６．以上の命令セットシステムを通じてハードウェアレジスタ群の作動を制御することに
より、様々な必要な計算を行うことができ、１０進データに必要なデータ記憶システム、
入出力ＩＯシステム、外付けインタフェース、電源などの計算機の必要なサブシステムと
協力して、１０進計算機の全体システムが実現される。
より、様々な必要な計算を行うことができ、１０進データに必要なデータ記憶システム、
入出力ＩＯシステム、外付けインタフェース、電源などの計算機の必要なサブシステムと
協力して、１０進計算機の全体システムが実現される。
【発明の効果】
【0015】
有益な効果
以下、本発明の有益な効果を説明する。
以下、本発明の有益な効果を説明する。
【0016】
１．１０進は２進よりはるかに理解しやすく、学習は簡単で、２進のような複雑なものを
学ぶ必要はない。２進を完全に理解するのは難しいが、１０進は加減乗除だけ十分理解で
きる。
学ぶ必要はない。２進を完全に理解するのは難しいが、１０進は加減乗除だけ十分理解で
きる。
【0017】
２．１０進計算機は高い精度で計算を行う。１０進の小数の一部（実際にはほとんどの）
は、２進の小数数として正確に表すことができず、たとえば、ＰＹＴＨＯＮでは、０．１
と０．２の和は通常理解している０．３ではなく、０．３００００００００００００００
０４である。２進から１０進への変換は常に精度の問題があるが、１０進はそれ自体が変
換を必要としないため、計算には絶対的な計算精度が保証される。
は、２進の小数数として正確に表すことができず、たとえば、ＰＹＴＨＯＮでは、０．１
と０．２の和は通常理解している０．３ではなく、０．３００００００００００００００
０４である。２進から１０進への変換は常に精度の問題があるが、１０進はそれ自体が変
換を必要としないため、計算には絶対的な計算精度が保証される。
【0018】
３．２進計算機は現在最高６４ビット（２進数）であり（４ビットから８ビットまで、１
６ビットまで、３２ビットまで、そして６４ビットまで数十年かかった）、もし１２８ビ
ット又は２５６ビットまでやり遂げるならば、設計作業は想像できないほど複雑かつ巨大
であり、６４ビット２進計算機が１０進に変換されると２０ビットになり、一方、１０進
計算機は実際のニーズに応じて、１００ビット、１０００ビット、さらには更に多くのビ
ットのものを簡単に設計することができ、しかも設計も計算は非常に便利で、直接に物理
的なオーバーレイを行うだけで十分である。
６ビットまで、３２ビットまで、そして６４ビットまで数十年かかった）、もし１２８ビ
ット又は２５６ビットまでやり遂げるならば、設計作業は想像できないほど複雑かつ巨大
であり、６４ビット２進計算機が１０進に変換されると２０ビットになり、一方、１０進
計算機は実際のニーズに応じて、１００ビット、１０００ビット、さらには更に多くのビ
ットのものを簡単に設計することができ、しかも設計も計算は非常に便利で、直接に物理
的なオーバーレイを行うだけで十分である。
【0019】
４．２進計算機による計算は、すべて単純なレジスタに基づいて機械の命令周期でジャン
プして、シリアル計算を行うものである。１０進計算機はマルチビット並列計算を直接行
い、計算速度と計算効率は２進計算機の数千～数万倍に達する。
プして、シリアル計算を行うものである。１０進計算機はマルチビット並列計算を直接行
い、計算速度と計算効率は２進計算機の数千～数万倍に達する。
【0020】
５．超低消費電力：１０進計算は簡単で、ビットごとに計算機のレジスタ動作電源を制御
することも可能であり、消費電力は普通の計算機の数１０分の１しかなく、大型計算機の
場合、同等の計算能力の下で、消費電力は普通の計算機の数千から数万分の１しかない。
することも可能であり、消費電力は普通の計算機の数１０分の１しかなく、大型計算機の
場合、同等の計算能力の下で、消費電力は普通の計算機の数千から数万分の１しかない。
【0021】
６．操作入出力が計算機のＩ／Ｏポートを通じて行われる。従来の２進計算機はレジスタ
を設定してから入力又は出力を複数のステップで操作する必要があったが、本発明の１０
進計算機では、レジスタの設定と入出力操作は１ステップだけで同時に実施することがで
きる。
を設定してから入力又は出力を複数のステップで操作する必要があったが、本発明の１０
進計算機では、レジスタの設定と入出力操作は１ステップだけで同時に実施することがで
きる。
【0022】
７．高い計算効率：１０進計算機はＮビットデータの並列計算が可能であり、複雑な変換
を必要とせず、マシン言語を直接実行できる。
を必要とせず、マシン言語を直接実行できる。
【0023】
８．１０進計算機の１ビットの計算機データビットは１０ＢＩＴであり、１０００以上の
状態を記述することができ、数字、文字、ＵＮＩＣＯＤＥ、演算子や関数を表すことがで
きる、データは２進の複雑な組み合わせを必要とせず、すべての計算は１つのデータビッ
ト制御で行われてもよく、これにより、データ効率と後に続く計算効率を最大限にする。
状態を記述することができ、数字、文字、ＵＮＩＣＯＤＥ、演算子や関数を表すことがで
きる、データは２進の複雑な組み合わせを必要とせず、すべての計算は１つのデータビッ
ト制御で行われてもよく、これにより、データ効率と後に続く計算効率を最大限にする。
【0024】
９．１０進計算機のプログラミング言語は非常に簡単で、効率が高い。マシン言語は高級
言語（マシン言語は基礎となる基本的なハードウェアレジスタを直接操作して計算を行う
ことができる）であり、高級言語でプログラミングしたものは直接実行可能なコードであ
り、１行のコードは２進計算機では数十行から数百数千行のコード計算を行うことができ
、小学生であっても、加減乗除ができれば、大卒者の専門的なプログラミング作業を担当
することができる。
言語（マシン言語は基礎となる基本的なハードウェアレジスタを直接操作して計算を行う
ことができる）であり、高級言語でプログラミングしたものは直接実行可能なコードであ
り、１行のコードは２進計算機では数十行から数百数千行のコード計算を行うことができ
、小学生であっても、加減乗除ができれば、大卒者の専門的なプログラミング作業を担当
することができる。
【0025】
１０．従来の計算機のオペレーティングシステム構造モデルを変更し、４０ビット以上の
幅のアドレスラインを導入し、１００ビットを超える幅の１０進データラインを導入する
。１０進計算機はテラバイト級の直接アドレッシング空間を持っている。外部記憶を必要
とする、数ＧＢの大規模なアプリケーションはすべてメモリＲＡＭに直接常駐することが
でき、２進計算機では、大規模なアプリケーションを起動して実行するには数分がかかる
のに対して、１０進計算機では、０．００１秒未満であり、クリックすると開くことがで
きる。
幅のアドレスラインを導入し、１００ビットを超える幅の１０進データラインを導入する
。１０進計算機はテラバイト級の直接アドレッシング空間を持っている。外部記憶を必要
とする、数ＧＢの大規模なアプリケーションはすべてメモリＲＡＭに直接常駐することが
でき、２進計算機では、大規模なアプリケーションを起動して実行するには数分がかかる
のに対して、１０進計算機では、０．００１秒未満であり、クリックすると開くことがで
きる。
【0026】
１１．１０進計算機は、データベースの実行モードを変更し、数ＧＢから数十ＧＢのデー
タベースをメモリに常駐させることができ、データを問い合わせ、データサービスを提供
する場合、応答速度は、２進計算機よりも数万倍に向上する。
タベースをメモリに常駐させることができ、データを問い合わせ、データサービスを提供
する場合、応答速度は、２進計算機よりも数万倍に向上する。
【0027】
１２．１０進計算機の内部の異なるソフトウェア間の呼び出しは、自分のソフトウェアを
操作するのと同じ速度と効率があり、例えばＸＸを微信のモーメンツに転送するときに、
途中にいかなる停止や遅延もなり、今後、従来のアンドロイド機器のようにしばらく使う
と遅くなるということを徹底的に解決できる。
操作するのと同じ速度と効率があり、例えばＸＸを微信のモーメンツに転送するときに、
途中にいかなる停止や遅延もなり、今後、従来のアンドロイド機器のようにしばらく使う
と遅くなるということを徹底的に解決できる。
【0028】
１３．現在、中国国内で最も先進的な「神威」計算機は、本発明の新しいシステムでは、
ただ１つのパソコンのような小さいシャーシだけを必要とし、数十億元の費用がかかる計
算機は、本発明の最新のシステムでは１０，０００元未満の費用しかかからない。
ただ１つのパソコンのような小さいシャーシだけを必要とし、数十億元の費用がかかる計
算機は、本発明の最新のシステムでは１０，０００元未満の費用しかかからない。
【0029】
１４．従来のハイエンドチップの製造プロセスは３～５ｎｍの限界を突破することができ
ず、コストは非常に高く、１回のテープアウトには数千万ドルから数億ドルまでの費用が
必要である。一方、１０進計算機は、計算効率が高く、消費電力が低いので、３～５ｎｍ
のような複雑な製造プロセスを使用する必要がない。一般的な生産技術だけで十分であり
、このため、極めて低い生産・製造コストで、現在の最高性能の計算機のレベルを達成す
ることができる。
ず、コストは非常に高く、１回のテープアウトには数千万ドルから数億ドルまでの費用が
必要である。一方、１０進計算機は、計算効率が高く、消費電力が低いので、３～５ｎｍ
のような複雑な製造プロセスを使用する必要がない。一般的な生産技術だけで十分であり
、このため、極めて低い生産・製造コストで、現在の最高性能の計算機のレベルを達成す
ることができる。
【図面の簡単な説明】
【0030】
【図1】１０進計算機の１０進の基本的なレジスタモデルである。図においては、１はシングルビット１０進レジスタの出力ポートを示し、２はシングルビット１０進レジスタの出力端子の１０ビッを示し、３はレジスタのボロー状態の出力端子を示し、４は、１０進レジスタ計算データの入力端子を示し、５は１０進レジスタのキャリー状態の出力端子を示し、６は、１０進レジスタのキャリー入力端子の１０ビッを示し、７は１０進レジスタの内部コア論理回路を示す。
【図2】１０進計算機の基本原理アーキテクチャ図である。図においては、１は演算レジスタ群を示し、２は、１０ビットの入出力データを記憶するメモリを示し、３は、１０進計算機の入出力インタフェースを示し、４は、１０進計算機の各種クロスコントローラを示す。
【図3】１０計算機レジスタの多層計算原理アーキテクチャ図である。
【図4】１０進計算機の異なるレジスタ群の異なる計算層間のデータインターリービング計算モデルである。
【発明を実施するための最良な形態】
【0031】
最良な実施形態
１．本発明の基本レジスタ、レジスタ群及び付随するコントローラを利用して、１０進計
算機のコア部品であるＣＰＵを設計する。
１．本発明の基本レジスタ、レジスタ群及び付随するコントローラを利用して、１０進計
算機のコア部品であるＣＰＵを設計する。
【0032】
２．本設計のＣＰＵを従来の２進計算機の各種周辺機器と直接接続し、従来の各種の既製
の周辺機器を直接駆動することで、１０進計算機の１つの新しいアプリケーションを完成
することができる。
の周辺機器を直接駆動することで、１０進計算機の１つの新しいアプリケーションを完成
することができる。
【0033】
３．本発明によって使用される計算カーネルは様々な１０進レジスタ群であり、内部命令
セットのマシンコードを対応する１０進レジスタに変換する必要があり、また、従来の計
算機の他のオペレーティングシステムが本発明の１０進計算機ハードウェアシステム上で
使用する必要があり、このため、基礎となるマシン命令及び計算コード論理の一部も対応
する調整を行う必要がある。一方、高級言語で設計されたさまざまな計算機コードは、基
本的なコンパイルの過程で１０進計算機と合わせるハードウェア命令を使用する必要があ
る。
セットのマシンコードを対応する１０進レジスタに変換する必要があり、また、従来の計
算機の他のオペレーティングシステムが本発明の１０進計算機ハードウェアシステム上で
使用する必要があり、このため、基礎となるマシン命令及び計算コード論理の一部も対応
する調整を行う必要がある。一方、高級言語で設計されたさまざまな計算機コードは、基
本的なコンパイルの過程で１０進計算機と合わせるハードウェア命令を使用する必要があ
る。
【0034】
４．本発明の計算機のシングルビットデータは１０ビットなので、従来の計算機が使用す
る８ビットに記憶されたコードと数字は本発明のシステム上で調整すると、直接互換性を
持って使用することができるが、本発明のシステムは新たに１０進計算機に記憶された１
０ビットのデータは従来の２進計算機上では記憶できないし識別もできないので、１０進
計算機は、データ上で従来の２進計算機のデータアプリケーションと互換性を持つ。
本発明の実施形態
る８ビットに記憶されたコードと数字は本発明のシステム上で調整すると、直接互換性を
持って使用することができるが、本発明のシステムは新たに１０進計算機に記憶された１
０ビットのデータは従来の２進計算機上では記憶できないし識別もできないので、１０進
計算機は、データ上で従来の２進計算機のデータアプリケーションと互換性を持つ。
本発明の実施形態
【0035】
以下、本形態の具体的なレジスタ、データ表現方式、演算子、制御子、及びその他の関連
する説明を説明する。
する説明を説明する。
【0036】
（一）１０進計算機のハードウェアの実施形態：全体構造モデルは上記の記載及び図２を
参照する。
参照する。
【0037】
１．ハードウェア回路においては、１０進の加算レジスタ、減算レジスタなどの各種の必
要なハードウェアレジスタ群が設計されている。
要なハードウェアレジスタ群が設計されている。
【0038】
２．ハードウェア回路においては、クロスコントローラが設計されており、クロスコント
ローラは各種計算用レジスタを組み合わせて接続する。
ローラは各種計算用レジスタを組み合わせて接続する。
【0039】
３．アドレスライン幅が４０ビット以上（実際なニーズに応じて組み合わせられる）、デ
ータライン幅が１００ビット以上（実際なニーズに応じて組み合わせられる）であり、直
接ハードウェアアドレッシングのアドレッシング空間は確立されて、内部ＦＬＡＳＨアド
レス、ＲＡＭアドレスとしてもよく、また、その他の高速ハードウェアアドレッシングが
可能である。
ータライン幅が１００ビット以上（実際なニーズに応じて組み合わせられる）であり、直
接ハードウェアアドレッシングのアドレッシング空間は確立されて、内部ＦＬＡＳＨアド
レス、ＲＡＭアドレスとしてもよく、また、その他の高速ハードウェアアドレッシングが
可能である。
【0040】
４．クロスコントローラとラッチを介して、外部の通常のＩＯポート、ＵＡＲＴシリアル
ポート、ＵＳＢポート、Ｉ２Ｃインタフェース、ＳＰＩインタフェース、ＨＤＭＩインタ
フェース、ＳＡＴＡインタフェースなどの各種外付けインタフェースを接続して、計算機
の外部入出力システム（ＩＯ入出力、キーボード、ディスプレイなど）を構成する。
ポート、ＵＳＢポート、Ｉ２Ｃインタフェース、ＳＰＩインタフェース、ＨＤＭＩインタ
フェース、ＳＡＴＡインタフェースなどの各種外付けインタフェースを接続して、計算機
の外部入出力システム（ＩＯ入出力、キーボード、ディスプレイなど）を構成する。
【0041】
５．外部では、ＳＡＴＡやＵＳＢポートなどを介して外部ハードディスクなど１０進デー
タを使用する専用メモリを接続する。
タを使用する専用メモリを接続する。
【0042】
６．上記のハードウェア構造システムは、専用のＢＩＯＳブートローダによって、完全な
１０進計算機システムとして起動できる。
１０進計算機システムとして起動できる。
【0043】
（二）１０進計算機のオペレーティングシステム：組み込み型マイクロシステムから大型
スパコンのオペレーティングシステムの実現方式まで、応用シーンに応じて分類する必要
がある。異なるハードウェアモジュールを搭載する製品を選択して使用し、その中では、
ハードウェア部分ＣＰＵ内部に搭載されている関連レジスタはビット長が異なり、数が異
なる。以下では、２進計算機に対して特に改良した改良設計について説明するが、特に説
明していないその他のものは従来の２進計算機における成熟技術を使用することができる
。
スパコンのオペレーティングシステムの実現方式まで、応用シーンに応じて分類する必要
がある。異なるハードウェアモジュールを搭載する製品を選択して使用し、その中では、
ハードウェア部分ＣＰＵ内部に搭載されている関連レジスタはビット長が異なり、数が異
なる。以下では、２進計算機に対して特に改良した改良設計について説明するが、特に説
明していないその他のものは従来の２進計算機における成熟技術を使用することができる
。
【0044】
大規模オペレーティングシステム：大規模な研究・科学計算用。
【0045】
ａ）データ幅は８０～１００ビットで、各ビットは１０ビットである。
【0046】
ｂ）（Ｄ１，０－Ｄ１，９）；（Ｄ２，０－Ｄ２，９）；……（Ｄ１００，０－Ｄ１００
，９）まで。
，９）まで。
【0047】
ｃ）予約済みアドレスラインは４０ビットである。３０ビットは１Ｇになり、８０ビット
データ幅を使用すると、合計は８０Ｇとなり、最大１０２４×８０Ｇのハードウェアアド
レッシング空間を持つことが可能である。
データ幅を使用すると、合計は８０Ｇとなり、最大１０２４×８０Ｇのハードウェアアド
レッシング空間を持つことが可能である。
【0048】
ｄ）このアドレッシングアドレスに専用チップを直接装着してＲＡＭ内のデータベースキ
ャッシュとすることができ、専用チップをデータベースキャッシュとして設計すれば、チ
ップと外部記憶デバイスとの間にＤＭＡチャネルを確立して記憶管理を行うことができる
。
ャッシュとすることができ、専用チップをデータベースキャッシュとして設計すれば、チ
ップと外部記憶デバイスとの間にＤＭＡチャネルを確立して記憶管理を行うことができる
。
【0049】
ｅ）ＢＩＯＳアドレス：０から始まる１Ｍを内部ＢＩＯＳと内部ＲＯＭ（ＦＬＡＳＨ）ア
ドレスとする。大規模システムは８０／１００ビットデータであり、合計８０Ｍ／１００
Ｍの記憶空間になる。
ドレスとする。大規模システムは８０／１００ビットデータであり、合計８０Ｍ／１００
Ｍの記憶空間になる。
【0050】
ｆ）マルチユーザーアプリケーションのニーズに対応する。
【0051】
中規模オペレーティングシステム：企業のサーバレベルアプリケーション向け。
【0052】
ａ）データ幅は６０ビットであり、各ビットは１０ビットである。
【0053】
ｂ）（Ｄ１，０－Ｄ１，９）；（Ｄ２，０－Ｄ２，９）；……（Ｄ６０，０－Ｄ６０，９
）まで。
）まで。
【0054】
ｃ）予約済みアドレスラインは４０ビットである。３０ビットは１Ｇである。６０ビット
のデータ幅は合計で６０Ｇとなり、最大１０２４×６０Ｇのハードウェアアドレッシング
空間を持つことが可能である。
のデータ幅は合計で６０Ｇとなり、最大１０２４×６０Ｇのハードウェアアドレッシング
空間を持つことが可能である。
【0055】
ｄ）このアドレッシングアドレスに専用チップを直接装着してＲＡＭ内のデータベースキ
ャッシュとすることができ、専用チップをデータベースキャッシュとして設計すれば、チ
ップと外部記憶デバイスとの間にＤＭＡチャネルを確立して記憶管理を行うことができる
。
ャッシュとすることができ、専用チップをデータベースキャッシュとして設計すれば、チ
ップと外部記憶デバイスとの間にＤＭＡチャネルを確立して記憶管理を行うことができる
。
【0056】
ｅ）ＢＩＯＳアドレス：０から始まる１Ｍを内部ＢＩＯＳと内部ＲＯＭ（ＦＬＡＳＨ）ア
ドレスとする。大規模システムは６０ビットデータであり、合計６０Ｍの記憶空間である
。
ドレスとする。大規模システムは６０ビットデータであり、合計６０Ｍの記憶空間である
。
【0057】
ｆ）マルチユーザーアプリケーションのニーズに対応する。
【0058】
小規模オペレーティングシステム：一般的なパソコンや携帯電話などで使用されている。
【0059】
ａ）データ幅は４０ビットであり、各ビットは１０ビットである。
【0060】
ｂ）（Ｄ１，０－Ｄ１，９）；（Ｄ２，０－Ｄ２，９）；……（Ｄ４０，０－Ｄ４０，９
）まで。
）まで。
【0061】
ｃ）予約済みアドレスラインは４０ビットである。３０ビットは１Ｇになり、４０ビット
は合計６０Ｇになり、最大１０２４×４０Ｇのハードウェアアドレス空間があり、このア
ドレスから空間を割り付けてＲＡＭ内のデータベースとすることができる。
は合計６０Ｇになり、最大１０２４×４０Ｇのハードウェアアドレス空間があり、このア
ドレスから空間を割り付けてＲＡＭ内のデータベースとすることができる。
【0062】
ｄ）ＢＩＯＳアドレス：０から始まる１Ｍを内部ＢＩＯＳと内部ＲＯＭ（ＦＬＡＳＨ）ア
ドレスとする。小規模システムは４０ビットデータ幅であり、合計４０Ｍの記憶空間であ
る。
ドレスとする。小規模システムは４０ビットデータ幅であり、合計４０Ｍの記憶空間であ
る。
【0063】
マイクロオペレーティングシステム：イクロ組み込み製品向け。
【0064】
ａ）データ幅が２０ビット、１ビット当たり１０ビットであるデータ線２００を採用する
。
。
【0065】
ｂ）（Ｄ１，０－Ｄ１，９）；（Ｄ２，０－Ｄ２，９）；……（Ｄ２０，０－Ｄ２０，９
）まで。
）まで。
【0066】
ｃ）予約済みアドレスラインは４０ビットである。３０ビットは１Ｇであり、２０ビット
データ幅は合計で２０Ｇであり、最大１０２４×２０Ｇのハードウェアアドレッシング空
間を持つことが可能である。
データ幅は合計で２０Ｇであり、最大１０２４×２０Ｇのハードウェアアドレッシング空
間を持つことが可能である。
【0067】
ｄ）０から始まる１Ｍを内部ＢＩＯＳと内部ＲＯＭ（ＦＬＡＳＨ）アドレスとし、マイク
ロシステムは２０ビット幅であり、合計２０Ｍの記憶空間であり、起動情報とプログラム
はすべてこの空間に記憶することができる。
ロシステムは２０ビット幅であり、合計２０Ｍの記憶空間であり、起動情報とプログラム
はすべてこの空間に記憶することができる。
【0068】
５．以上のシステムの核心原理構造はすべて同じで、使用する命令はすべて同じで（一部
の大型計算レジスタにおける小規模システムは使用する必要がない）、使用するファイル
とファイルフォーマットはすべて同じで、システムの間で直接の区別はなく、ただ異なる
必要と異なるハードウェアモジュールの需要に基づいて異なるモジュールをロードする。
あるモジュールはあるシステムの中でロードする必要がなく、あるロードしても異なる機
能のモジュールをロードする。デバッグ及び表示出力部としては、モニタがあってもよい
し、プログラムが実行した印刷結果をシリアルポートのみで出力してもよい。必要に応じ
て画像表示デスクトップに出力するものもあれば、表示デスクトップに出力しないものも
ある。
の大型計算レジスタにおける小規模システムは使用する必要がない）、使用するファイル
とファイルフォーマットはすべて同じで、システムの間で直接の区別はなく、ただ異なる
必要と異なるハードウェアモジュールの需要に基づいて異なるモジュールをロードする。
あるモジュールはあるシステムの中でロードする必要がなく、あるロードしても異なる機
能のモジュールをロードする。デバッグ及び表示出力部としては、モニタがあってもよい
し、プログラムが実行した印刷結果をシリアルポートのみで出力してもよい。必要に応じ
て画像表示デスクトップに出力するものもあれば、表示デスクトップに出力しないものも
ある。
【0069】
基盤となるブートローダＢＩＯＳ：マスク硬化を使用するか、基盤となるシリアルポート
を使用して書き込みを行う。
を使用して書き込みを行う。
【0070】
７．ソフトウェアモジュールの呼び出し：同様の各種機能モジュールを提供するとともに
、アプリケーションモジュール市場を開放し、開発者が必要に応じて選択して呼び出すこ
とができ、これにより、アプリケーション開発を大幅に簡素化する。
、アプリケーションモジュール市場を開放し、開発者が必要に応じて選択して呼び出すこ
とができ、これにより、アプリケーション開発を大幅に簡素化する。
【0071】
８．本発明の計算機の周辺機器及びインタフェース（特に改善する必要はないもの）：従
来の成熟製品をそのまま使用して接続できる。改善の余地があるインタフェースは互換性
のある設計を行い、後で新しく開発された製品は最新のものにアップグレードしていく。
来の成熟製品をそのまま使用して接続できる。改善の余地があるインタフェースは互換性
のある設計を行い、後で新しく開発された製品は最新のものにアップグレードしていく。
【0072】
デフォルトでサポートされている外部ハードウェアインタフェース。
【0073】
Ａ．ＲＡＭ：システムによって異なるビット幅のアドレスとデータ線幅がサポートされて
いるが、現時点では１０ビットのサポートのみが検討されている。
いるが、現時点では１０ビットのサポートのみが検討されている。
【0074】
外付けインタフェース：標準シリアルポート、５０～２００個をサポート。実際のチップ
開発は必要に応じて拡張可能である。
開発は必要に応じて拡張可能である。
【0075】
Ｃ．外付けインタフェース：ＵＳＢポート２．０、ＵＳＢポート３．０。必要に応じて最
大２００～５００個をサポート。実際のチップ開発は必要に応じて拡張可能である。
大２００～５００個をサポート。実際のチップ開発は必要に応じて拡張可能である。
【0076】
外付けインタフェース：Ｉ２Ｃインタフェース、２０～５０個のインタフェースをサポー
ト、各インタフェースはＸＸアドレスをサポート。実際のチップ開発は必要に応じて拡張
可能である。
ト、各インタフェースはＸＸアドレスをサポート。実際のチップ開発は必要に応じて拡張
可能である。
【0077】
Ｅ．外付けインタフェース：ＳＰＩインタフェース、２０～５０個をサポート。実際のチ
ップ開発は必要に応じて拡張可能である。
ップ開発は必要に応じて拡張可能である。
【0078】
Ｆ．外付けインタフェース：単線データインタフェースで、データの往復送信をサポート
。実際のチップ開発は必要に応じて拡張可能である。
。実際のチップ開発は必要に応じて拡張可能である。
【0079】
Ｇ．外付け記憶インタフェース：ＳＡＴＡ及び光ファイバ接続。
【0080】
外付けインタフェース：モニタはＨＤＭＩインタフェースを搭載した。６～２０種類の標
準規格のドットマトリクスディスプレイをデフォルトでサポート。リフレッシュレートは
１００～２００Ｈｚ以上。システムによってデフォルトでサポートされる解像度はいくつ
かあり、その他はソフトウェア拡張機能とソフトウェア接続機能を使用している。
準規格のドットマトリクスディスプレイをデフォルトでサポート。リフレッシュレートは
１００～２００Ｈｚ以上。システムによってデフォルトでサポートされる解像度はいくつ
かあり、その他はソフトウェア拡張機能とソフトウェア接続機能を使用している。
【0081】
外付けインタフェース：１０Ｍ～８０Ｇの光ネットワークインタフェース。
【0082】
Ｊ．その他の外付けインタフェース：ＷＡＮネットワークポート。ＵＳＢ２．０又はＵＳ
Ｂ ３．０で拡張可能。
Ｂ ３．０で拡張可能。
【0083】
ソフトウェア仮想マシンを提供する。古いオペレーティングシステムをこのマシン上で実
行できるようにする。計算機は、大規模なハードウェアアドレッシングアドレスを管理し
、大規模なアプリケーションソフトウェアとデータの一部をメモリに常駐させることがで
きる。
行できるようにする。計算機は、大規模なハードウェアアドレッシングアドレスを管理し
、大規模なアプリケーションソフトウェアとデータの一部をメモリに常駐させることがで
きる。
【0084】
１１．ソフトウェア間のクロスプラットフォーム呼び出し：許可されている場合、異なる
ソフトウェアは、ＲＡＭ内のアドレスに基づいて、他のソフトウェア関連インタフェース
を直接呼び出すことができる。呼び出してから、関連するプロセスマネージャを介して外
部メモリ又はネットワークメモリにデータを同期する。事実上のクラウドオペレーティン
グシステムとなり、オフラインでも利用に支障がない迅速操作体験を提供する。
ソフトウェアは、ＲＡＭ内のアドレスに基づいて、他のソフトウェア関連インタフェース
を直接呼び出すことができる。呼び出してから、関連するプロセスマネージャを介して外
部メモリ又はネットワークメモリにデータを同期する。事実上のクラウドオペレーティン
グシステムとなり、オフラインでも利用に支障がない迅速操作体験を提供する。
【0085】
１２．設計は全く新しいアーキテクチャのオペレーティングシステムを採用して、メモリ
アドレスの割り当て表を追加する。大規模なアプリケーションソフトウェアの場合、使用
者が望むならば、その特定のアプリケーションソフトウェアに固定アドレスのＲＡＭを割
り当てることができ、このように固定ＲＡＭアドレスを割り当てた大規模なアプリケーシ
ョンソフトウェアは数秒以内に起動することができる（ソフトウェアが故障して、再ロー
ドする必要がある場合を除き、たとえ計算機が再起動しても、メモリに常駐したこの部分
の内容は再ロードする必要がない）。他のソフトウェアの呼び出しやアクセスを必要とす
る場合は、まず固定メモリアドレスを照会して呼び出し許可を申請して、ＲＡＭ内部デー
タベースに対して読み取り書き込み変更許可を申請することができる。
アドレスの割り当て表を追加する。大規模なアプリケーションソフトウェアの場合、使用
者が望むならば、その特定のアプリケーションソフトウェアに固定アドレスのＲＡＭを割
り当てることができ、このように固定ＲＡＭアドレスを割り当てた大規模なアプリケーシ
ョンソフトウェアは数秒以内に起動することができる（ソフトウェアが故障して、再ロー
ドする必要がある場合を除き、たとえ計算機が再起動しても、メモリに常駐したこの部分
の内容は再ロードする必要がない）。他のソフトウェアの呼び出しやアクセスを必要とす
る場合は、まず固定メモリアドレスを照会して呼び出し許可を申請して、ＲＡＭ内部デー
タベースに対して読み取り書き込み変更許可を申請することができる。
【0086】
現在のデータベースを改善して、新しいデータベースの応用アーキテクチャを確立する。
一部のデータベースをメモリに常駐させて、条件が許可されコストの要求がない場合、１
０～４０ＧＢ以上の専用チップをＲＡＭ内部データベースとして搭載し、すべての個人ア
プリケーションソフトウェアに関するデータベース、外部データベースを内部にコピーし
てＮ個以上のデータベースモデル（アプリケーションソフトウェアによってデータベース
モデルが定義される）を確立することができる。経済的な要件がある場合、ＲＡＭアドレ
スの一部だけをデータベースとして割り当てて、ネットワークと外部メモリのデータベー
スを直接ＲＡＭにコピーし、まず、近端でデータベースを高速で操作する。次に、データ
ベースは外部メモリにデータを自動的に転送して記録し（内部データベースを外部に保存
するためのＤＭＡチャネル）、ネットワーク記憶は同期して行われるが、データが毎回変
更されない場合やまず同期する必要がない場合は、内部データベースが直接読み取られて
使用される。そのため、ネットワークデータトラフィックが大幅に削減され、操作と使用
に遅延がなく、ユーザーに究極のエクスペリエンスを提供する。
一部のデータベースをメモリに常駐させて、条件が許可されコストの要求がない場合、１
０～４０ＧＢ以上の専用チップをＲＡＭ内部データベースとして搭載し、すべての個人ア
プリケーションソフトウェアに関するデータベース、外部データベースを内部にコピーし
てＮ個以上のデータベースモデル（アプリケーションソフトウェアによってデータベース
モデルが定義される）を確立することができる。経済的な要件がある場合、ＲＡＭアドレ
スの一部だけをデータベースとして割り当てて、ネットワークと外部メモリのデータベー
スを直接ＲＡＭにコピーし、まず、近端でデータベースを高速で操作する。次に、データ
ベースは外部メモリにデータを自動的に転送して記録し（内部データベースを外部に保存
するためのＤＭＡチャネル）、ネットワーク記憶は同期して行われるが、データが毎回変
更されない場合やまず同期する必要がない場合は、内部データベースが直接読み取られて
使用される。そのため、ネットワークデータトラフィックが大幅に削減され、操作と使用
に遅延がなく、ユーザーに究極のエクスペリエンスを提供する。
【0087】
１４．外部記憶空間の内部直接アドレッシング空間内のファイルインデックスを作成する
。ＣＰＵ自体のデータとアドレスラインの帯域幅が十分なため、直接アドレッシング空間
に大量のデータを保存することができるが、一部の巨大なデータはやはり外部記憶デバイ
ス（例えば、従来のハードディスク）に保存する必要がある。では、内蔵記憶において外
部記憶と同期して外部ファイル記憶のディレクトリインデックスを作成することができる
。このようにすることで、外部記憶のデータをすばやく検索して読み書きすることができ
、外部記憶の読み書き操作の速度を大幅に向上させることができる。
。ＣＰＵ自体のデータとアドレスラインの帯域幅が十分なため、直接アドレッシング空間
に大量のデータを保存することができるが、一部の巨大なデータはやはり外部記憶デバイ
ス（例えば、従来のハードディスク）に保存する必要がある。では、内蔵記憶において外
部記憶と同期して外部ファイル記憶のディレクトリインデックスを作成することができる
。このようにすることで、外部記憶のデータをすばやく検索して読み書きすることができ
、外部記憶の読み書き操作の速度を大幅に向上させることができる。
【0088】
三）データ記憶
１０進の１ビットあたり１０ＢＩＴビット幅のデータ記憶方式を採用している。
１０進の１ビットあたり１０ＢＩＴビット幅のデータ記憶方式を採用している。
【0089】
２．単一の記憶ユニットは、データ及び他の様々なシンボルを記憶することができる。
【0090】
３．新しいクラウド記憶と計算システムを構築する。パソコンとその他の一般的な電子機
器について、ネットワークにおいて、計算機全体のファイルからハードウェア全体のシス
テムのＣＯＰＹと同期のデータ記憶システムを置き換える前のネットワークのクラウドデ
ィスク；これにより、個人データの安全性を確保する。また、より大型のスパコンを使っ
て、パソコンでは達成しにくいタスク（アンドロイドやＬＩＮＵＸシステムのコンパイル
など、パソコンを使っては、何日も何晩もかかるタスク）を達成することができる。これ
により、個人がスパコンを使えるようにし、スパコンの利用をより十分にし、個人の仕事
の効率をより高くし、社会資源のより合理的な利用を実現し、経済効果を生むことができ
る。
器について、ネットワークにおいて、計算機全体のファイルからハードウェア全体のシス
テムのＣＯＰＹと同期のデータ記憶システムを置き換える前のネットワークのクラウドデ
ィスク；これにより、個人データの安全性を確保する。また、より大型のスパコンを使っ
て、パソコンでは達成しにくいタスク（アンドロイドやＬＩＮＵＸシステムのコンパイル
など、パソコンを使っては、何日も何晩もかかるタスク）を達成することができる。これ
により、個人がスパコンを使えるようにし、スパコンの利用をより十分にし、個人の仕事
の効率をより高くし、社会資源のより合理的な利用を実現し、経済効果を生むことができ
る。
【0091】
（四）データ表現方法と付属説明：数字表現方式、計算の文字表現方式、演算子表現方式
、制御子表現方式、Ｕｎｉｃｏｄｅコード表現方式；他の符号化方式。
、制御子表現方式、Ｕｎｉｃｏｄｅコード表現方式；他の符号化方式。
【0092】
【0093】
【0094】
【0095】
【0096】
【0097】
【0098】
【0099】
ｈ）他の説明
【0100】
１．数字表現方法：通常の数字は０～９の数字の列であり、小数点がある数字の場合、小
数点は前から後ろに数えることも、後ろから前に数えることもできる。
数点は前から後ろに数えることも、後ろから前に数えることもできる。
【0101】
Ａ．通常認識の数字の書き方（１０進）－１０４５．２３５。
【0102】
Ｂ．１０進マシン認識書き方０１０４５２３５（－３）では、最初の０は負の数を表し、
（－３）は小数点が最後からの３番目の数字の前にあることを表す。
（－３）は小数点が最後からの３番目の数字の前にあることを表す。
【0103】
符号化方式（４、５、６ビットを占めるシンボルの組合せを用いて符号化）：２ビットシ
ンボル又は２ビットシンボル＋１ビットの数字をＵＮＩＣＯＤＥコードとして用いる。こ
のうち４ビット符号化シンボル（２１０個）、５ビット符号化シンボル（２５２個）及び
６ビット符号化シンボル（２１０個）は、合計２５２×２１０×２×２＝２１１６８０個
の符号化があり、１ビットの数字を加えると合計２１１６８００＋２１１６８０個のコー
ドがある。
ンボル又は２ビットシンボル＋１ビットの数字をＵＮＩＣＯＤＥコードとして用いる。こ
のうち４ビット符号化シンボル（２１０個）、５ビット符号化シンボル（２５２個）及び
６ビット符号化シンボル（２１０個）は、合計２５２×２１０×２×２＝２１１６８０個
の符号化があり、１ビットの数字を加えると合計２１１６８００＋２１１６８０個のコー
ドがある。
【産業上の利用可能性】
【0104】
以下、産業上の利用可能性を説明する段落を入力する。
【0105】
１．本発明の上記の技術的態様により、基礎となるレジスタ、命令セットを直接配列して
組み合わせて設計し、さらに完全な計算機ＣＰＵを設計することができる。そして、周辺
の計算機ハードウェアデバイスと組み合わせると、完全な計算機を構成することができる
。
組み合わせて設計し、さらに完全な計算機ＣＰＵを設計することができる。そして、周辺
の計算機ハードウェアデバイスと組み合わせると、完全な計算機を構成することができる
。
【0106】
２．１０進計算機は対応する１０進計算機のハードウェアレジスタ命令のソフトウェアコ
ードと協力して、１０進計算機のオペレーティングシステムを設計する。
ードと協力して、１０進計算機のオペレーティングシステムを設計する。
【0107】
３．以上のハードウェアとソフトウェアシステムを組み合わせた１０進計算機は、計算性
能の上で従来の２進計算機より効率を大幅に向上させることができ、シングルビットコス
トを大幅に削減することができる。そして、現在の２進計算機のあらゆる産業分野での同
様の応用を達成することができる。
配列表無料コンテンツ
能の上で従来の２進計算機より効率を大幅に向上させることができ、シングルビットコス
トを大幅に削減することができる。そして、現在の２進計算機のあらゆる産業分野での同
様の応用を達成することができる。
配列表無料コンテンツ
【0108】
配列表無料コンテンツを説明する段落をここに入力する。
【図1】
【図2】
【図3】
【図4】
【国際調査報告】