特表 2024-510144 ワイドバンドギャップを有する半導体材料で作られた層のスタックを含むキャパシタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-06

(54)【発明の名称】ワイドバンドギャップを有する半導体材料で作られた層のスタックを含むキャパシタ

(51)【国際特許分類】

   H01L 21/822 20060101AFI20240228BHJP

   H01G 4/12 20060101ALI20240228BHJP

   H01G 4/30 20060101ALI20240228BHJP

【ＦＩ】

H01L27/04 C

H01G4/12 720

H01G4/30 501

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023553959

(86)(22)【出願日】2022-03-03

(85)【翻訳文提出日】2023-09-04

(86)【国際出願番号】 FR2022050383

(87)【国際公開番号】W WO2022185014

(87)【国際公開日】2022-09-09

(31)【優先権主張番号】2102170

(32)【優先日】2021-03-05

(33)【優先権主張国・地域又は機関】FR

(81)【指定国・地域】

(71)【出願人】

【識別番号】523336217

【氏名又は名称】ディアムファブ

(71)【出願人】

【識別番号】505045610

【氏名又は名称】サントル ナショナル ドゥ ラ ルシェルシュ スィヤンティフィック（セーエヌエルエス）

【氏名又は名称原語表記】ＣＥＮＴＲＥ ＮＡＴＩＯＮＡＬ ＤＥ ＬＡ ＲＥＣＨＥＲＣＨＥ ＳＣＩＥＮＴＩＦＩＱＵＥ（ＣＮＲＳ）

(71)【出願人】

【識別番号】506079836

【氏名又は名称】アンスティテュー ポリテクニーク ドゥ グルノーブル

(71)【出願人】

【識別番号】511148237

【氏名又は名称】ユニヴェルシテ グルノーブル アルプス

(74)【代理人】

【識別番号】110001243

【氏名又は名称】弁理士法人谷・阿部特許事務所

(72)【発明者】

【氏名】ゴーチエ スィコ

(72)【発明者】

【氏名】カリード ドリシェ

(72)【発明者】

【氏名】デイビッド エオン

(72)【発明者】

【氏名】エチエンヌ ゲラエール

(72)【発明者】

【氏名】セドリック マサント

(72)【発明者】

【氏名】ジュリアン ペルノ

【テーマコード（参考）】

5E001

5F038

【Ｆターム（参考）】

5E001AB03

5E001AE00

5F038AC03

5F038AC05

5F038AC12

5F038AC15

5F038EZ01

5F038EZ02

(57)【要約】

本発明は、２．３ｅＶより大きいバンドギャップエネルギーを有する半導体材料で作られた層のスタック（１）を含むキャパシタ（１０）に関し、層のスタック（１）は、１０ｋΩ・ｃｍより大きい抵抗率を有し、半導体材料の伝導帯又は価電子帯から０．４ｅＶより大きいエネルギー準位を生成するｎ型又はｐ型のディープドーパントを含む電気絶縁性を有する中間層（３）と、１０ｋΩ・ｃｍ以下の抵抗率を有し、中間層（３）のディープドーパントのタイプと反対のタイプのドーパントを含む２つのコンタクト層（２ａ、２ｂ）と、を含み、２つのコンタクト層（２ａ、２ｂ）は、２つの接合ｐｎを形成するために中間層（３）の両側に配置されている。

【特許請求の範囲】

【請求項1】

２．３ｅＶより大きいバンドギャップエネルギーを有する半導体材料の層のスタック（１）を含むキャパシタ（１０）であって、前記層のスタック（１）が、
１０ｋΩ・ｃｍより大きい抵抗率を有し、前記半導体材料の伝導帯又は価電子帯から０．４ｅＶを超えて位置するエネルギー準位を生成するｎ型又はｐ型のディープドーパントを含む電気絶縁性の中間層（３）と、
１０ｋΩ・ｃｍ未満の抵抗率を有し、前記中間層（３）の前記ディープドーパントのタイプとは反対のタイプのドーパントを含む２つのコンタクト層（２ａ、２ｂ）であって、前記２つのコンタクト層（２ａ、２ｂ）は、互いに電気的に絶縁されており、前記中間層（３）の両側に配置されて２つのｐｎ接合を形成している、前記２つのコンタクト層（２ａ、２ｂ）と、
を備えるキャパシタ（１０）。

【請求項2】

前記２つのコンタクト層（２ａ、２ｂ）は、１ｍΩ・ｃｍより大きい抵抗率を有し、前記キャパシタ（１０）が、集積された抵抗を有するキャパシタンスを規定してＲＣダンパを形成している、請求項１に記載のキャパシタ（１０）。

【請求項3】

前記２つのコンタクト層（２ａ、２ｂ）は、１ｍΩ・ｃｍ以下の抵抗率を有し、前記キャパシタ（１０）に純粋な容量性を付与している、請求項１に記載のキャパシタ（１０）。

【請求項4】

前記ディープドーパントが、１×１０^１４／ｃｍ^３～１×１０^２１／ｃｍ^３に含まれる濃度で前記中間層（３）内に存在する、請求項１から３のいずれか一項に記載のキャパシタ（１０）。

【請求項5】

前記中間層（３）は、１０ｎｍ～２ｍｍ、好ましくは５００ｎｍ～５０ミクロンの厚さを有し、
各コンタクト層（２ａ、２ｂ）は、５ｎｍ～５０ミクロン、好ましくは５０ｎｍ～１ミクロンの厚さを有する、
請求項１から４のいずれか一項に記載のキャパシタ（１０）。

【請求項6】

前記層のスタック（１）の前記半導体材料が、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化物をベースとする三元又は四元合金、窒化ホウ素（ＢＮ）、酸化ガリウム（Ｇａ２Ｏ３）、及びダイヤモンドから選択さる、請求項１から５のいずれか一項に記載のキャパシタ（１０）。

【請求項7】

前記層のスタック（１）が配置されている支持基板（５）を備える、請求項１から６のいずれか一項に記載のキャパシタ（１０）。

【請求項8】

前記層のスタック（１）を形成している前記半導体材料が、ダイヤモンドであり、
前記中間層（３）の前記ディープドーパントが、ｎ型であり、
前記コンタクト層（２ａ、２ｂ）の前記ドーパントが、ｐ型であり、かつホウ素原子（Ｂ）である、請求項１から７のいずれか一項に記載のキャパシタ（１０）。

【請求項9】

前記ディープドーパントが、窒素原子（Ｎ）である、請求項８に記載のキャパシタ（１０）。

【請求項10】

前記層のスタックを形成している前記半導体材料が、炭化ケイ素（ＳｉＣ）であり、
前記中間層（３）の前記ディープドーパントが、ｐ型であり、かつバナジウム原子（Ｖ）であり、
前記コンタクト層（２ａ、２ｂ）の前記ドーパントが、ｎ型であり、かつ窒素原子（Ｎ）である、請求項１から７のいずれか一項に記載のキャパシタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マイクロエレクトロニクスデバイスの分野に関する。特に、本発明は、ワイドバンドギャップ半導体材料で作られた層のスタックを含むキャパシタに関する。

【背景技術】

【0002】

炭化ケイ素、窒化ガリウム又はダイヤモンドなどのワイドバンドギャップを有する半導体への関心は、これらの材料をベースとするパワーデバイス及び集積電源システムが、従来のシリコン同族体と比較してはるかに高いパワー密度を管理することができ、より小さいアクティブエリア寸法を有することから、近年、非常に増大している。これらは、特にハイブリッド又は電気自動車などの高まるエレクトロニクス分野のニーズを満たすために、高電圧及び高周波数で動作するデバイスの製造において、ますます広く利用されている。

【0003】

アクティブパワーデバイスだけでなく、マイクロエレクトロニクス回路はまた、閉回路と開回路との間のスイッチング中の電圧過渡現象を排除することができるＲＣダンパを形成するため、非常に高い電圧（例えば、１０００Ｖ以上、又は更に３０００Ｖ以上）に対応するキャパシタなどのパッシブ部品を必要とする。これは、アクティブデバイスへの過負荷による損傷を回避する。

【0004】

セラミック絶縁体キャパシタは、非常に高い電圧にも耐えることが知られている。しかしながら、それらはいくつかの欠点を有する。第１に、それらの大きなサイズは、それらがアクティブデバイスに可能な限り近くに集積されることを妨げる。アクティブデバイスとパッシブデバイスとの間の大きな距離は寄生インダクタンスを生じ、これはスイッチング周波数が増加するにつれてますます顕著になる。加えて、これらのキャパシタは、クリーンルームにおけるアクティブデバイスのマイクロエレクトロニクス製造中の集積化と適合しない。最後に、これらは限られた温度範囲、典型的には室温と１２５℃との間で動作する。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、前述の欠点の全て又はいくつかを改善することを目的とする。本発明は、非常に高い電圧に耐えることができ、信頼性があり、キャパシタンス値が印加電圧にかかわらず一定であり、低減された寸法を有し、典型的には最大３００℃までの広範囲の温度で動作することができる、ワイドバンドギャップ半導体で作られた層のスタックを含む固定キャパシタンスを有するキャパシタを提案する。本発明によるキャパシタはまた、マイクロエレクトロニクス製造方法と適合し、そのため、アクティブパワーデバイスの近傍にモノリシックに共集積することが可能である。

【課題を解決するための手段】

【0006】

本発明は、２．３ｅＶより大きいバンドギャップエネルギーを有する半導体材料の層のスタックを含むキャパシタに関し、当該層のスタックは、
－ １０ｋΩ・ｃｍより大きい抵抗率を有し、半導体材料の伝導帯又は価電子帯から０．４ｅＶを超えて位置するエネルギー準位を生成するｎ型又はｐ型のディープドーパントを含む電気絶縁性の中間層と、
－ １０ｋΩ・ｃｍ未満の抵抗率を有し、中間層のディープドーパントのタイプとは反対のタイプのドーパントを含む２つのコンタクト層であって、２つのコンタクト層は、互いに電気的に絶縁されており、中間層の両側に配置されて２つのｐｎ接合を形成している、２つのコンタクト層と、を含む。

【0007】

本発明の他の有利な、かつ非限定的な特徴によれば、単独で、又は任意の技術的に実現可能な組合せにおいて、
２つのコンタクト層は、１ｍΩ・ｃｍより大きい抵抗率を有し、キャパシタは、集積された抵抗を有するキャパシタンスを規定してＲＣダンパを形成しており、
２つのコンタクト層は、１ｍΩ・ｃｍ以下の抵抗率を有して、キャパシタに純粋な容量性を付与しており、
キャパシタは、２つのコンタクト層にそれぞれ電気的に接続された２つの金属電極を含み、
ディープドーパントは、１×１０^１４／ｃｍ^３～１×１０^２１／ｃｍ^３に含まれる濃度で中間層内に存在し、
中間層は、１ｎｍ～２ｍｍ、好ましくは５００ｎｍ～５０μｍの厚さを有し、
各コンタクト層は、５ｎｍ～５０μｍ、好ましくは５０ｎｍ～１μｍの厚さを有し、
層のスタックの半導体材料は、炭化ケイ素（silicon carbide、ＳｉＣ）、窒化ガリウム（gallium nitride、ＧａＮ）、窒化アルミニウム（aluminum nitride、ＡｌＮ）、窒化物をベースとする三元又は四元合金、窒化ホウ素（boron nitride、ＢＮ）、酸化ガリウム（gallium oxide、Ｇａ２Ｏ３）及びダイヤモンドから選択されており、
キャパシタは、層のスタックが配置される支持基板を含み、
支持基板は、層のスタックの半導体材料と同じ種類の半導体材料から構成されており、
層のスタックを形成している半導体材料は、ダイヤモンドであり、中間層のディープドーパントは、ｎ型であり、コンタクト層のドーパントは、ｐ型であり、かつホウ素原子であり、
中間層のディープドーパントは、窒素原子であり、
層のスタックを形成している半導体材料は、炭化ケイ素であり、中間層のディープドーパントは、ｐ型であり、かつバナジウム原子であり、コンタクト層のドーパント（シャロードーパント）は、ｎ型であり、かつ窒素原子である。

【図面の簡単な説明】

【0008】

本発明の他の特徴及び利点は、添付の図を参照した本発明の以下の詳細な説明から明らかになるであろう。

【0009】

【図1】本発明によるキャパシタの第１の実施形態を示す図である。

【図2】本発明によるキャパシタの第２の実施形態を示す図である。

【0010】

図中の同じ符号は、同じタイプの要素に対して使用され得る。図は、概略図であり、読みやすさのために縮尺通りではない。特に、ｚ軸に沿った層の厚さは、ｘ軸及びｙ軸に沿った横方向寸法に対して正確な縮尺ではなく、それらの間の層の相対的な厚さは、必ずしも図において尊重されていない。

【発明を実施するための形態】

【0011】

本発明は、ワイドバンドギャップ材料と呼ばれる、すなわち、価電子帯と伝導帯との間に、２．３ｅＶより大きいバンドギャップエネルギーを有する半導体材料から形成された層のスタック１を含むキャパシタ１０に関する。半導体材料は、特に、
－ バンドギャップエネルギーが３．２６ｅＶである炭化ケイ素（ＳｉＣ）、例えば４Ｈ－ＳｉＣ、
－ バンドギャップエネルギーが３．４ｅＶである窒化ガリウム（ＧａＮ）、
－ ６．２ｅＶのバンドギャップエネルギーを有する窒化アルミニウム（ＡｌＮ）、
－ バンドギャップエネルギーが約５．９ｅＶである窒化ホウ素（ＢＮ）、
－ 窒化物をベースとする三元又は四元合金、例えば、ＡｌＧａＮ、ＩｎＧａＮ等、
－ ４．８ｅＶのバンドギャップエネルギーを有する酸化ガリウム（Ｇａ_２Ｏ_３）、及び
－ バンドギャップエネルギーが５．４５ｅＶであるダイヤモンド
から選択され得る。

【0012】

キャパシタ１０の層のスタック１は、ワイドバンドギャップ半導体材料で形成された３つの層２ａ、２ｂ、３、すなわち２つのコンタクト層２ａ、２ｂの間に配置された中間層３を含む（図１及び図２）。

【0013】

コンタクト層２ａ、２ｂは、１０ｋΩ・ｃｍ未満の抵抗率を有する。本発明の様々な態様に応じて、これらは、１０Ω・ｃｍ以下、１Ω・ｃｍ以下、１０ｍΩ・ｃｍ以下、又は１ｍΩ・ｃｍ以下の抵抗率を有し得る。コンタクト層２ａ、２ｂは、予期される抵抗率を調整するために、半導体材料の導電率を増加させることが可能なｎ型（ドナー）又はｐ型（アクセプタ）ドーパントがドープされる。これらは、キャパシタ１０の２つの金属アーマチュアを（全体的に又は部分的に）形成することを意図しているため、互いに電気的に絶縁されている。

【0014】

それ自体はよく知られているように、ドナー及びアクセプタは、意図的に又は意図的でなく、半導体に導入された不純物（原子）であり、ドナー（ｎ型）は、伝導帯又はバンドギャップ内の他の準位に電子を与えることができ、アクセプタ（ｐ型）は、価電子帯の又はバンドギャップの他の準位からの電子を取込むことができる。

【0015】

一般に、シャロードナーは、半導体の伝導帯に電子を容易に与えることができるものとして定義される。これは、バンドギャップ内のエネルギー準位が伝導帯からわずかに離れているという事実に関連している。したがって、シャロードナーを有する高濃度にドープされた半導体は、ドナーによって伝導帯に移動される自由電子に起因して、室温で導電体特性を有する。同様に、シャローアクセプタは、バンドギャップ内のエネルギー準位が価電子帯からわずかに遠いため、半導体の価電子帯電子を容易に取込むことができるものと定義される。したがって、シャローアクセプタで高濃度にドープされた半導体は、アクセプタによって価電子帯に生成される自由正孔に起因して、室温で導電体特性を有する。

【0016】

コンタクト層２ａ、２ｂの予期される抵抗率範囲、１０ｋΩ・ｃｍから１ｍΩ・ｃｍ未満を達成するために、当該層２ａ、２ｂに導入されるドーパントは、一般に、シャロードーパントとして説明される。しかしながら、通常はシャローとは見なされない特定のドーパントを使用して上述の抵抗率を達成することがある。例えば、ダイヤモンドでは、ホウ素ドーパントのイオン化エネルギーは、低いドーパント濃度に対して０．３８ｅＶであり、５×１０^２０／ｃｍ^３のドーピングに対して絶縁体－金属遷移に達するまで濃度が増加すると０ｅＶになる傾向がある。この場合、ホウ素で高濃度にドープされたダイヤモンドにおいて５ｍΩ・ｃｍ未満の抵抗率を達成することが可能である。

【0017】

ホッピングによる伝導はまた、例えば、ダイヤモンド中のホウ素（アクセプタ）又はリン（ドナー）などのドーパントを使用して低い抵抗率を達成することを可能にする。この現象を利用するためには、ホウ素濃度は１×１０^１９／ｃｍ^３～５×１０^２０／ｃｍ^３でなければならず、リン濃度は１×１０^１９／ｃｍ^３より大きい。

【0018】

コンタクト層２ａ、２ｂの半導体材料は、漏洩（寄生）を低減し、それ自体が単結晶である場合に中間層３とのより良好な界面を提供するために、多結晶構造、又は好ましくは単結晶構造を有し得る。

【0019】

中間層３は、電気的に絶縁性を有する、つまり、１０ｋΩ・ｃｍより大きい抵抗率を有する。

【0020】

有利には、中間層３の抵抗率は可能な限り高く、例えば１０００ｋΩ・ｃｍより大きい。それは、ここでは半導体材料の伝導帯又は価電子帯の０．４ｅＶを超えて位置するエネルギー準位を生成するものとして定義される、ディープドーパントを含む。中間層３のディープドーパントは、半導体材料の性質に特有のディープドナー（ｎ型）又はディープアクセプタ（ｐ型）であり得る。

【0021】

ディープドーパントは、それぞれ電子及び正孔に対してより高い束縛エネルギーを有するドナー又はアクセプタであり、したがって室温では実質的にイオン化されない。シャロードナー及びアクセプタと比較して、ディープドナー及びアクセプタのエネルギー準位は、バンドギャップにおいてより深く、つまり、それぞれ伝導帯及び価電子帯からより遠くに位置する。したがって、中間層３の絶縁特性は、これらのディープドーパントの存在下で完全に維持することができる。

【0022】

好ましくは、１５０℃を超えるキャパシタ１０の動作のために、価電子帯（アクセプタ）又は伝導帯（ドナー）から１ｅＶを超えて位置するエネルギー準位を生成するディープドーパントが選択される。例えば、ダイヤモンドの場合、１×１０^１６／ｃｍ^３程度のディープドーパント濃度に対して、１５０℃又は２５０℃での動作に対してそれぞれ１０００ｋΩ・ｃｍ以上の中間層３の抵抗率を保証するために、ディープドーパントのイオン化エネルギーが１ｅＶより大きい、又は１．３ｅＶまでであることが望ましい。

【0023】

一般に、ディープドーパントは、１×１０^１４／ｃｍ^３～１×１０^２１／ｃｍ^３の濃度で中間層３に存在する。しかしながら、この濃度範囲は、ディープドーパントのある特定の場合において、より制限される可能性があり、典型的には１×１０^１４／ｃｍ^３～１×１０^１８／ｃｍ^３であることに留意されたく、実際、特定の濃度を超えると、特定のディープドーパント（すでに上述したダイヤモンド中のリンなど）がホッピングによる伝導現象によって電気伝導に関与することができ、これは中間層３では望ましくない。

【0024】

中間層３の半導体材料は、多結晶構造を有してもよく、又は好ましくは、粒界の存在によって促進され得る漏洩電流及び早期の破壊を回避することによって良好な電気絶縁を保証するために単結晶であり得る。

【0025】

本発明によるキャパシタ１０の層のスタック１において、コンタクト層２ａ、２ｂのドーパントは、中間層３のディープドーパントのタイプとは反対のタイプである。２つのコンタクト層２ａ、２ｂが中間層３の両側に配置されているので、層のスタック１は、したがって、上部のコンタクト層２ａと中間層３との間、及び下部のコンタクト層２ｂと中間層３との間にそれぞれ２つのｐｎ接合を形成している。

【0026】

こうして、キャパシタ１０は、上部のコンタクト層２ａ、ｐｎ接合、絶縁的な中間層３、ｐｎ接合、及び下部のコンタクト層２ｂを順に含む。ｐｎ接合は、キャパシタ１０に高電圧が印加されたときに、コンタクト層２ａ、２ｂを介してコンタクト層２ａ、２ｂから中間層３へのキャリアの注入を防止する。このような注入は、中間層３の絶縁特性を著しく劣化させる。コンタクト層２ａ、２ｂと中間層３との間に確立されるｐｎ接合は、本発明によるキャパシタ１０に大きな安定性及び優れた信頼性を与える。キャパシタ効果は、中間層３のドーパントが動作温度で電気絶縁を保証するのに十分な深さである場合、中間層３の非空乏ゾーンによって、及び２つのｐｎ接合の２つの空間電荷ゾーンによって提供される。高い動作温度（典型的には１５０℃超）では、２つのｐｎ接合の２つの空間電荷ゾーンの重なり合いが使用されて、中間層３の電気絶縁を強化することができる。

【0027】

本発明によるキャパシタ１０は、一方では、当該中間層３の絶縁特性（ディープ不純物の特性）を保証するために、他方では、固定されたキャパシタンス値を提供し、キャパシタ１０に電気絶縁、安定性及び信頼性を与える２つのｐｎ接合（ドーパントとして使用されるディープ不純物）を確立するために、コンタクト層２ａ、２ｂのシャロードーパントとは反対のタイプの、中間層３におけるディープドーパントの存在を利用する。

【0028】

中間層３は、１０ｎｍ～２ｍｍ、好ましくは５００ｎｍ～５０μｍの厚さ（図中のｚ軸に沿った）を有し得る。各コンタクト層２ａ、２ｂは、５ｎｍ～５０μｍ、好ましくは５０ｎｍ～１μｍの厚さを有し得る。

【0029】

本発明によるキャパシタ１０の第１の例によれば、層のスタック１を形成している半導体材料はダイヤモンドである。中間層３のディープドーパントは、ｎ型（ドナー）である。これらは、リン原子（Ｐ）又は好ましくは窒素原子（Ｎ）であり得る。ダイヤモンドにおいて、リン及び窒素は、それぞれ伝導帯の下に０．５７ｅＶ及び１．７ｅＶで、バンドギャップ内にディープ準位を生成する。

【0030】

例として、ディープ窒素ドナーの濃度は３×１０^１９／ｃｍ^３程度であり、中間層３は１０００ｋΩ・ｃｍより大きい抵抗率を有する。代替的に、ディープリンドナーの濃度は１×１０^１５／ｃｍ^３程度であり、中間層３の抵抗率は１００ｋΩ・ｃｍより大きい。

【0031】

コンタクト層２ａ、２ｂのドーパントは、ホウ素（Ｂ）、ｐ型（アクセプタ）原子である。ダイヤモンドにおいて、ホウ素は、価電子帯の上に０．３８ｅＶで、バンドギャップ内に準位を生成する。しかしながら、上述したように、ホウ素のイオン化エネルギーは、ドーパント濃度が増加すると減少する。

【0032】

例として、５×１０^２０／ｃｍ^３程度のアクセプタ濃度では、コンタクト層２ａ、２ｂは、５ｍΩ・ｃｍ未満の抵抗率を有する。更なる例として、５×１０^１４／ｃｍ^３程度のアクセプタ濃度では、コンタクト層２ａ、２ｂは、１ｋΩ・ｃｍ程度の抵抗率を有する。

【0033】

この第１の例では、３つの層２ａ、３、２ｂのスタック１は、ｐ／ｎ／ｐ型スタックを画定する。

【0034】

本発明によるキャパシタ１０の第２の例によれば、層のスタックを形成している半導体材料は炭化ケイ素（ＳｉＣ）である。中間層３のディープドーパントは、バナジウム（Ｖ）原子、ｐ型である。ＳｉＣにおいて、バナジウムは、伝導帯の下に０．８ｅＶで、バンドギャップ内にディープ準位を生成する。

【0035】

例として、ディープアクセプタの濃度は１×１０^１５／ｃｍ^３程度であり、中間層３は１００ｋΩ・ｃｍより大きい抵抗率を有する。

【0036】

コンタクト層２ａ、２ｂのシャロードーパントは、窒素原子、ｎ型である。ＳｉＣでは、窒素は、伝導帯の下に０．０８ｅＶで、バンドギャップ内にシャロー準位を生成する。例として、１×１０^１９／ｃｍ^３程度のドナー濃度では、コンタクト層３は、２０ｍΩ・ｃｍ未満の抵抗率を有する。

【0037】

この第２の例では、３つの層２ａ、３、２ｂのスタック１は、ｎ／ｐ／ｎ型のスタックを画定する。

【0038】

もちろん、これら２つの例は網羅的なものではなく、他のワイドバンドギャップ半導体材料が本発明のキャパシタ１０に実装されることができる。ｐ／ｎ／ｐ型又はｎ／ｐ／ｎ型のスタックは、半導体材料の性質に応じて、特に、当該材料のディープドーパント及びシャロードーパントのタイプの機能として、使用される。回路又は別のマイクロエレクトロニクス部品に接続するために、キャパシタ１０は、有利には、２つのコンタクト層２ａ、２ｂにそれぞれ電気的に接続された２つの金属電極４ａ、４ｂを含む。これらの電極４ａ、４ｂは、当該層２ａ、２ｂとオーミック接触しており、キャパシタ１０の外部への電気的接続を可能にする。したがって、各電極４ａ、４ｂは、コンタクト層２ａ、２ｂ上に形成された１つ又は複数の金属層で構成されることができる。もちろん、２つのコンタクト層２ａ、２ｂと外部との間の接続は、代替的に、当該層２ａ、２ｂを電気的に接続することを可能にする任意の他の既知の手段によって実行されてもよい。

【0039】

本発明によるキャパシタ１０は、固定キャパシタンス非分極キャパシタのカテゴリの一部である。ここで、キャパシタンスは、これらのアーマチュア（コンタクト層２ａ、２ｂ又は電極４ａ、４ｂ）に印加される電圧が何であれ、一定のままであり（すなわち、１０％未満の変動、又は更に１％未満の変動を有し）、当該電圧は、数ｋＶより大きく、１０００Ｖより大きく、２０００Ｖより大きく、又は更に大きいことが理解される。２つのコンタクト層２ａ、２ｂ（潜在的にそれらの電極４ａ、４ｂを有する）は、絶縁材料（中間層３）によって分離された、キャパシタ１０の２つの金属アーマチュアを形成している。２つのアーマチュア間に電圧が印加されると、絶縁材料（中間層３）内に電界が形成される。

【0040】

キャパシタ１０は、ファラッド（Ｆ）で表されるそのキャパシタンスＣによって、下式の通り、定義される。

【0041】

【数1】

【0042】

ここで、ε_０は真空の誘電率、ε_ｒは比誘電率（中間層３）、Ｓは金属アーマチュアの表面積、ｄは中間層３の厚さである。

【0043】

したがって、キャパシタンスＣの値は
－ Ｓ、Ｓが大きいほど、Ｃは大きくなる、
－ ｄ、ｄが小さいほど、Ｃは大きくなる、
－ ε_ｒ、ε_ｒが大きいほど、Ｃは大きくなる、
といった依存性を有する。

【0044】

限定されるわけではないが、金属アーマチュアの表面積Ｓを定義するキャパシタ１０の横方向寸法は、１０μｍ～１０ｍｍであり得る。

【0045】

これらのパラメータに加えて、キャパシタ１０は、中間層３が耐えることができる最大電界によって制限される。ワイドバンドギャップ半導体は、非常に高い最大電界を有することが知られている。例えば、ＳｉＣの場合、この電界は約３ＭＶ／ｃｍであり、ダイヤモンドの場合、１０ＭＶ／ｃｍである。中間層３のこの固有特性は、現在利用可能なキャパシタの限界を押し戻すことを可能にする。

【0046】

本発明の第１の態様によれば、２つのコンタクト層２ａ、２ｂは、１ｍΩ・ｃｍ以下の抵抗率を有し、この場合、キャパシタ１０の直列抵抗は無視できる（当該キャパシタ１０が組み込まれる回路の他の抵抗と比較して）。この場合、キャパシタ１０は、純粋に容量性の挙動を示す。

【0047】

本発明の第２の態様によれば、２つのコンタクト層２ａ、２ｂは、１ｍΩ・ｃｍより大きい（かつ、１０ｋΩ・ｃｍ未満であることを想起されたい）抵抗率を有する。キャパシタ１０の直列抵抗は、（当該キャパシタ１０が組み込まれる回路の他の抵抗と比較して）重要になり、ＲＣダンパを生成するように調整することができる。次に、キャパシタ１０は、集積された抵抗を有するキャパシタンスを規定し、ＲＣダンピングデバイスを形成している。

【0048】

以下の実施形態は、本発明の前述の態様の一方又は他方に適用することができる。

【0049】

図１に示されるキャパシタ１０の第１の実施形態では、各電極４ａ、４ｂは、層のスタック１の主面（（ｘ，ｙ）平面における）上に配置されている。

【0050】

図２に示される第２の実施形態によれば、層のスタック１は、キャパシタ１０に含まれる支持基板５上に配置されており、支持基板５は、通常、スタック１の層の成長のための支持体を形成している。支持基板５は、層のスタック１の半導体材料と同じ種類の半導体材料から構成されていてもよいが、又はスタック１の層の成長を可能にする異なる種類の半導体材料から構成されていてもよい。

【0051】

この支持基板５の存在は、電極４ａ、４ｂの配置を変更する。電極４ａは、上部のコンタクト層２ａの自由主面に配置されている。下部のコンタクト層４ｂは、平面（ｘ，ｙ）において、スタック１の他の層（すなわち中間層３及び上部のコンタクト層４ａ）の同じ平面における表面よりも大きい表面を有する。したがって、他方の電極４ｂは、スタック１（図２）の他の層から自由な、その周面で下部のコンタクト層２ｂと接触されることが可能となる。

【0052】

ここで、第１及び第２の実施形態の製造方法の例について説明する。ここでは、半導体材料としてダイヤモンドが選択されている。

【0053】

（第１の実施形態）
出発点は、高圧高温（high－pressure high－temperature、ＨＰＨＴ）手法又は化学蒸着（chemical vapor deposition、ＣＶＤ）によって得られる、窒素（Ｎ）が豊富なタイプＩｂのダイヤモンドウェーハである。このウェハは、１×１０^１９／ｃｍ^３のディープドナーＮの濃度を有し、予期される絶縁特性（１０ｋΩ・ｃｍより大きい抵抗率）を有する。

【0054】

このウェハは、例えば研磨又はレーザー切断によって所望の厚さに調整され、中間層３を形成する。

【0055】

中間層３の厚さの選択、例えば５０μｍは、キャパシタンスの値を決定する。

【0056】

次に、中間層３は、グラファイト、金属、有機及び無機材料などの汚染物質を除去するために、従来の洗浄酸浴内で処理される。（ｐ＋＋型の）非常に導電性の単結晶ダイヤモンド層の成膜（成長）が、中間層３の両側で実行されて、２つのコンタクト層２ａ、２ｂを形成する。成膜は、例えば、熱フィラメント（hot filament、ＨＦ）によって、又はマイクロ波プラズマ（microwave plasma、ＭＰ）ＣＶＤによって実行することができる。ホウ素原子Ｂの濃度は、５×１０^２０ａｔｍ／ｃｍ^３である。厚さは、例えば、２００ｎｍである。

【0057】

次のステップは、コンタクト層２ａ、２ｂの表面のメタライゼーションで構成される。このために、金属、チタン（Ｔｉ）続いて金（Ａｕ）、の成膜が、例えば、２つの層２ａ、２ｂの自由表面上で行われ、７０ｎｍ（３０ｎｍのＴｉ及び４０ｎｍのＡｕ）の総厚さを有する。もちろん、オーミック接触を形成する他の金属が使用されてもよい。次に、構造のアニーリングが実行され、炭化物の形成を促進し、接触部にオーミック性を付与する。アニーリングは、急速かつ制御された温度上昇のために、単一の炉又はＲＴＡシステムを使用して、例えば、アルゴンタイプの不活性ガス流を用いた真空の下において、４５０℃で１時間実行されることができる。

【0058】

次いで、本発明の第１の実施形態によるキャパシタ構造１０が得られ（図１）、これは、典型的には最大数ｋＶまでの非常に高い電圧と、１ｐＦ／ｍｍ^２程度のキャパシタンスとに適合する。ここで、コンタクト層２ａ、２ｂは、１ｍΩ・ｃｍ未満の抵抗率を有し、キャパシタ１０に純粋に容量性の性質を与える（本発明の第１の態様）。

【0059】

（第２の実施形態）
単結晶ダイヤモンドで作製された、任意の既知のタイプの出発となる支持基板５が、高圧高温（ＨＰＨＴ）手法又は化学蒸着（ＣＶＤ）によって得られる。汚染物質を除去するために、従来の酸浴洗浄が支持基板５に適用される。

【0060】

（ｐ＋＋型の）非常に導電性の単結晶ダイヤモンド層の成長が、支持基板５上で実行され、スタック１の下部のコンタクト層２ｂを形成する。成膜は、例えば、熱フィラメント（ＨＦ）によって、又はマイクロ波プラズマ（ＭＰ）ＣＶＤによって実行されることができる。ホウ素原子Ｂの濃度は、５×１０^２０ａｔｍ／ｃｍ^３である。厚さは、２００ｎｍである。次に、電気絶縁性であり、ｎ型（ディープ窒素ドーパント）の、単結晶ダイヤモンド層の成膜（成長）が、中間層３を形成するために実行される。ディープドナーの濃度は、１×１０^１９ａｔｍ／ｃｍ^３であり、中間層３の厚さは、約１μｍである。最後に、（ｐ＋＋型の）非常に導電性の単結晶ダイヤモンド層の新たな成長が、中間層３上で実行されて、下部のコンタクト層２ｂと同一のスタック１の上部のコンタクト層２ａを形成する。

【0061】

次に、例えばアルミニウム製のマスクが上部のコンタクト層２ａ上に成膜され、下部のコンタクト層２ｂの所望の表面よりも小さい表面の境界を定める。次に、下部のコンタクト層２ｂに達するまで、上部のコンタクト層２ａ及び中間層３のマスクされていない部分をエッチングすることが可能である。

【0062】

マスクを除去した後、コンタクト層２ａ、２ｂの自由表面のメタライゼーションを、例えば２つの連続するステップにおいて、マスクを使用して、及び／又はリソグラフィ手法を実施することによって実行することが可能である。各コンタクト層２ａ、２ｂとその電極４ａ、４ｂとの間にオーミック接触を形成するために、チタン（Ｔｉ）及び金（Ａｕ）の形成膜、又は他の金属が生成され得る。各電極４ａ、４ｂは、７０ｎｍの厚さを有する。次に、例えば第１の実施形態で説明したような、構造のアニーリングが実行され、炭化物の形成を促進し、接触部にオーミック性を付与する。

【0063】

第２の実施形態の変形によれば、下部のコンタクト層２ｂの成長の後、金属マスクが、スタック１の他の層が存在しないようにしなければならない当該層２ｂの表面上に成膜される。次に、中間層３及び上部のコンタクト層２ａが、選択的成長によって、定義された表面（図２の中央面）上にのみ生成される。次に、マスクの除去及びメタライゼーションを上述したように行うことができる。

【0064】

使用される変形が何であれ、本発明の第２の実施形態によるキャパシタ構造１０が次いで得られ、その端子に印加される電圧にかかわらず、典型的には最大１０００Ｖまでの非常に高い電圧に適合し、０．０５ｎＦ／ｍｍ^２程度の固定キャパシタンスを有する。ここで、コンタクト層２ａ、２ｂは、１ｍΩ・ｃｍ未満の抵抗率を有し、キャパシタ１０に純粋に容量性の性質を与える（本発明の第１の態様）。

【0065】

キャパシタ１０がＲＣダンピングデバイスを形成する本発明の第２の態様によれば、コンタクト層２ａ、２ｂは、約１μｍの厚さ及び１ｋΩ・ｃｍの抵抗率（典型的には、５×１０^１４／ｃｍ^３程度のホウ素ドーパント濃度に対応する）で作製される。したがって、０．０５ｎＦ／ｍｍ^２程度の上述と同じキャパシタンスを有して、１ｎｓのＲＣダンピング回路の時定数を得ることが可能である。

【0066】

第２の実施形態は、中間層３（絶縁体）の厚さが第１の実施形態よりも容易に製造及び調整されることができるため、キャパシタンスに関してより大きな柔軟性を提供することに留意されたい。

【0067】

本発明によるキャパシタ１０は、高エネルギー、典型的には１０００Ｖより大きい、３０００Ｖより大きい、又は更に５０００Ｖより大きい電圧を蓄積することができる。それは、－３０℃～３００℃に拡張された温度範囲において、温度に対するキャパシタンス値の大きな安定性を提供する。温度によって発生する漏洩電流は、無視できる。

【0068】

キャパシタ１０は、マイクロエレクトロニクス方法によって製造され、したがって、同じチップ上にアクティブ部品とモノリシックに共集積することが容易である。

【0069】

本発明によるキャパシタは、例えば、ハイブリッド及び／又は電気自動車、航空学、エネルギー管理、等に使用される全てのパワー変換器に統合することができるパッシブ部品を構成する。バスバー及びダンピングＲＣネットワークに統合すると、閉回路と開回路との間のスイッチング中に生成される典型的には２０００Ｖを超える電圧スパイクによる部品の故障から電気回路を保護することが可能になる。

【0070】

一般に、本発明によるキャパシタは、高電圧電気回路を電圧過渡現象に対して保護するために使用されることができる。

【0071】

当然ながら、本発明は、説明された実施形態及び実施例に限定されず、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、実装形態の変形が適用され得る。

【図1】

【図2】

【国際調査報告】