知財求人 - 知財ポータルサイト「IP Force」
▶ マイクロソフト テクノロジー ライセンシング，エルエルシーの特許一覧
特表2024-510264トポロジカル量子コンピュータのためのヘテロ接合の事前スクリーニング及びチューニング
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-03-06
(54)【発明の名称】トポロジカル量子コンピュータのためのヘテロ接合の事前スクリーニング及びチューニング
(51)【国際特許分類】
H10N 60/10 20230101AFI20240228BHJP
【ＦＩ】
H10N60/10 Z ZAA
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023556969
(86)(22)【出願日】2022-03-11
(85)【翻訳文提出日】2023-11-14
(86)【国際出願番号】 US2022019949
(87)【国際公開番号】W WO2022197547
(87)【国際公開日】2022-09-22
(31)【優先権主張番号】63/161,946
(32)【優先日】2021-03-16
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/651,222
(32)【優先日】2022-02-15
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】314015767
【氏名又は名称】マイクロソフト テクノロジー ライセンシング，エルエルシー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】ピクリン，ドミトリー
(72)【発明者】
【氏名】トーマス，メイソン エル．
(72)【発明者】
【氏名】ナヤク，チェタン ヴァスデオ
(72)【発明者】
【氏名】ルッチン，ロマン ミコラヨヴィッチ
(72)【発明者】
【氏名】ニジョルト，バス
(72)【発明者】
【氏名】ヴァン ヘック，ベルナルド
(72)【発明者】
【氏名】マルティネス，エステバン エイドリアン
(72)【発明者】
【氏名】ウィンクラー，ゲオルク ヴォルフガング
(72)【発明者】
【氏名】デ ランゲ，ヘイスベルタス
(72)【発明者】
【氏名】ワトソン，ジョン デイビッド
(72)【発明者】
【氏名】ヒート，セバスチャン
(72)【発明者】
【氏名】カルツィヒ，トーステン
【テーマコード（参考）】
4M113
【Ｆターム（参考）】
4M113AC45
4M113AC50
(57)【要約】
トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価する方法は、（ａ）半導体－超伝導体ヘテロ接合の高周波（ＲＦ）接合アドミタンスと、半導体－超伝導体ヘテロ接合の非局所コンダクタンスを含むサブＲＦコンダクタンスとの一方又は両方を測定して、マッピングデータ及び精緻化データを取得するステップと；（ｂ）マッピングデータの分析によって、半導体－超伝導体ヘテロ接合の完全トポロジカル相と一致するパラメータ空間の１つ以上の領域を見つけるステップと；（ｃ）精緻化データの分析によって、パラメータ空間内の完全トポロジカル相の境界と、パラメータ空間の１つ以上の領域のうちの少なくとも１つに対する半導体－超伝導体ヘテロ接合のトポロジカルギャップとを見つけるステップと、を含む。
【特許請求の範囲】
【請求項1】
トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価する方法であって、前記半導体－超伝導体ヘテロ接合の無線周波（ＲＦ）接合アドミタンスと、前記半導体－超伝導体ヘテロ接合の非局所コンダクタンスを含むサブＲＦコンダクタンスとの一方又は両方を測定して、マッピングデータ及び精緻化データを取得するステップと、
前記マッピングデータの分析によって、前記半導体－超伝導体ヘテロ接合の完全トポロジカル相と一致するパラメータ空間の１つ以上の領域を見つけるステップと、
前記精緻化データの分析によって、前記パラメータ空間内の前記完全トポロジカル相の境界と、前記パラメータ空間の前記１つ以上の領域のうちの少なくとも１つに対する前記半導体－超伝導体ヘテロ接合のトポロジカルギャップとを見つけるステップと、
を含む、方法。
【請求項2】
前記測定は、第１フェーズ及び第２フェーズで行われ、前記マッピングデータは前記第１フェーズで取得され、前記精緻化データは前記第２フェーズで取得され、前記第２フェーズは、前記マッピングデータの分析によって見つかる前記パラメータ空間の前記１つ以上の領域のサブ領域の走査を含む、請求項１に記載の方法。
【請求項3】
前記マッピングデータの分析に応じて、前記第１フェーズから前記第２フェーズに突然移行するステップを更に含む、請求項２に記載の方法。
【請求項4】
前記測定は、前記パラメータ空間の適応測定を行うために、前記第１フェーズと前記第２フェーズとの間で交互に行われる、請求項２に記載の方法。
【請求項5】
前記測定は、前記第１フェーズにおける磁場及び／又はゲート電圧において、前記第２フェーズにおけるものよりも粗粒にされる、請求項２に記載の方法。
【請求項6】
初期ギャップ閉鎖が検出された後にバルクギャップ抽出を可能にするために、前記第１フェーズと前記第２フェーズとの間でバイアス電圧範囲を動的に調整するステップを更に含む、請求項２に記載の方法。
【請求項7】
前記マッピングデータの分析は、前記半導体－超伝導体ヘテロ接合の両端からのゼロバイアスピークデータに対する密度ベースのクラスタリングを含む、請求項１に記載の方法。
【請求項8】
カッターゲート電圧の変動に対するゼロバイアスピーク（ＺＢＰ）の安定性をチェックすることによって、前記１つ以上の領域の各々における前記ゼロバイアスピーク（ＺＢＰ）を妥当性検証するステップを更に含む、請求項１に記載の方法。
【請求項9】
前記精緻化データの分析は、前記パラメータ空間の前記１つ以上の領域の各々の境界におけるギャップ閉鎖を検証することを含む、請求項１に記載の方法。
【請求項10】
前記半導体－超伝導体ヘテロ接合は、同様に準備された半導体－超伝導体ヘテロ接合のシリーズのうちの１つであり、当該方法は、別の同様に準備された半導体－超伝導体ヘテロ接合におけるトポロジカル領域を見つける確率を計算するために、前記シリーズにわたるゼロバイアスピークデータのメタ分析を更に含む、請求項１に記載の方法。
【請求項11】
前記サブＲＦコンダクタンスを測定することは、前記半導体－超伝導体ヘテロ接合のエネルギギャップを識別及び／又は抽出するのに適した局所及び非局所コンダクタンス測定を行うことを含む、請求項１に記載の方法。
【請求項12】
前記半導体－超伝導体ヘテロ接合は、半導体ワイヤと、前記半導体ワイヤの両端でアドミタンス及びコンダクタンス測定をサポートする少なくとも３つの端子とを含む、請求項１に記載の方法。
【請求項13】
前記半導体－超伝導体ヘテロ接合は、複数の静電制御端子を含む、請求項１に記載の方法。
【請求項14】
トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価するように構成された機器であって、当該機器は：プロセッサと、前記プロセッサに動作可能に結合されるコンピュータメモリとを有するコントローラを備え、当該コントローラは、
前記半導体－超伝導体ヘテロ接合の無線周波（ＲＦ）接合アドミタンスと、前記半導体－超伝導体ヘテロ接合の非局所コンダクタンスを含むサブＲＦコンダクタンスとの一方又は両方を測定して、マッピングデータ及び精緻化データを取得し、
前記マッピングデータの分析によって、前記半導体－超伝導体ヘテロ接合の完全トポロジカル相と一致するパラメータ空間の１つ以上の領域を見つけ、
前記精緻化データの分析によって、前記パラメータ空間内の前記完全トポロジカル相の境界と、前記パラメータ空間の前記１つ以上の領域のうちの少なくとも１つに対する前記半導体－超伝導体ヘテロ接合のトポロジカルギャップとを見つける、
ように構成されている、機器。
【請求項15】
当該機器は、ＲＦアドミタンス測定デバイス及び／又はサブＲＦコンダクタンス測定デバイスに動作可能に結合される、請求項１４に記載の機器。
【発明の詳細な説明】
【背景技術】
【0001】
量子コンピュータは、量子力学的現象に基づいて又は量子力学的現象によって影響される論理演算を実行するように構成される物理マシンである。このような論理演算は、例えば数学的計算を含むことがある。量子コンピュータ技術への現在の関心は、適切に構成された量子コンピュータの計算効率が、特定のタイプの問題に適用されるときに、いずれかの実用的な非量子コンピュータの計算効率を上回る可能性があることを示唆する分析によって動機付けられている。このような問題は、自然及び合成量子系のコンピュータモデリング、整数分解、データ検索、及び線形方程式と機械学習のシステムに適用される関数最適化が含まれる。さらに、従来のコンピュータ論理構造の継続的な小型化は、最終的には、量子効果を示すナノスケールの論理構成要素の開発につながることになり、したがって、量子計算の原理に従って対処されなければならないと予測されてきた。
【0002】
異なるタイプの量子コンピュータは、異なる量子力学的現象に基づいて動作する。「トポロジカル」量子コンピュータは、その動作が、「編組可能な（braidable）」準粒子をサポートし得る物質の非アーベル・トポロジカル相（non-Abelian topological phase）に基づく、量子コンピュータである。このタイプの量子コンピュータは、他のタイプの量子コンピュータよりも量子デコヒーレンス（quantum decoherence）の問題が発生しにくいと予想され、したがって、比較的フォールトトレラントな量子コンピューティングプラットフォームとして機能することがある。
【発明の概要】
【0003】
本開示の一態様は、トポロジカル量子コンピュータのキュービットレジスタ（qubit register）で使用するための半導体－超伝導体ヘテロ接合（semiconductor-superconductor heterojunction）を評価する方法に関する。本方法は、（ａ）半導体－超伝導体ヘテロ接合の無線周波（ＲＦ）接合アドミタンスと、半導体－超伝導体ヘテロ接合の非局所コンダクタンスを含むサブＲＦコンダクタンスとの一方又は両方を測定して、マッピングデータ及び精緻化データを取得するステップと、（ｂ）マッピングデータの分析によって、半導体－超伝導体ヘテロ接合の完全トポロジカル相（unbroken topological phase）と一致するパラメータ空間の１つ以上の領域を見つけるステップと、（ｃ）精緻化データの分析によって、パラメータ空間内の完全トポロジカル相の境界と、パラメータ空間の１つ以上の領域のうちの少なくとも１つに対する半導体－超伝導体ヘテロ接合のトポロジカルギャップを見つけるステップとを含む。
【0004】
この発明の概要は、詳細な説明で更に説明される概念の選択を、簡略化した形で紹介するために提供される。この発明の概要は、特許請求に係る主題の主要な特徴又は本質的な特徴を特定するようには意図されておらず、また、特許請求に係る主題の範囲を限定するために使用されるようにも意図されていない。特許請求に係る主題は、本開示のいずれかの部分に記載される、いずれかの又はすべての欠点を解決する実装に限定されない。
【図面の簡単な説明】
【0005】
【図1】例示的な量子コンピュータの態様を示す図である。
【0006】
【図2】量子コンピュータの１キュービットの量子状態をグラフで表す、ブロッホ球（Bloch sphere）を示す図である。
【0007】
【図3】量子コンピュータにおける量子ゲート動作を行うための例示的な信号波形の態様を示す図である。
【0008】
【図4】線形テトロンアレイ（tetron array）を含む例示的なキュービットアーキテクチャの態様を示す図である。
【0009】
【図5】本明細書に記載される方法に従って評価される、例示的な半導体－超伝導体ヘテロ接合デバイスの態様を示す図である。
【0010】
【図6】トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価するための例示的な方法の態様を示す図である。
【0011】
【図7】例示的な無線周波（ＲＦ）反射率測定試験回路（reflectometry test circuit）の態様を示す図である。
【0012】
【図8】半導体－超伝導体ヘテロ接合のＲＦ接合アドミタンスを測定するための例示的な方法の態様を示す図である。
【0013】
【0014】
【0015】
【図11】例示的なサブＲＦコンダクタンス試験回路の態様を示す図である。
【0016】
【図12】半導体－超伝導体ヘテロ接合のサブＲＦコンダクタンスを測定するための例示的な方法の態様を示す図である。
【0017】
【0018】
【0019】
【図15】半導体－超伝導体ヘテロ接合の１Ｄモデルにおける半導体ワイヤの右端における滑らかな電位（smooth potential）の効果を示す。
【0020】
【図16】半導体－超伝導体ヘテロ接合の１Ｄにおける半導体ワイヤの中心における滑らかな電位の効果を示す。
【0021】
【図17】半導体ワイヤの中心に電位バンプ（potential bump）を有する半導体－超伝導体ヘテロ接合の１Ｄに対する、フィールド（field）／プランジャ（plunger）パラメータ空間にわたるデータ分析の結果を示す図である。
【0022】
【図18】半導体－超伝導体ヘテロ接合の強く無秩序な（strongly disordered）１Ｄモデルのフィールド／プランジャパラメータ空間にわたるデータ分析の結果を示す図である。
【0023】
【図19】トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価するように構成された例示的な機器の態様を示す図である。
【0024】
【図20】トポロジカル量子コンピュータを構築するための例示的な方法の態様を示す図である。
【0025】
【図21】トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価するための別の例示的な方法の態様を示す図である。
【発明を実施するための形態】
【0026】
量子コンピュータアーキテクチャ
図１は、量子論理演算（下記参照）を実行するように構成される例示的な量子コンピュータ１０の態様を示す。従来のコンピュータメモリは、デジタルデータをビットのアレイに保持し、ビット単位の論理演算を実行するのに対して、量子コンピュータは、データをキュービットのアレイに保持し、所望の論理を実装するために、キュービットに対して量子力学的に作用する。したがって、図１の量子コンピュータ１０は、キュービット１４のアレイを含む、少なくとも１つのキュービットレジスタ１２を含む。図示されたキュービットレジスタは、長さが８キュービットであるが、任意の長さの２つ以上のキュービットレジスタを含む量子コンピュータと同様に、より長い及びより短いキュービットアレイを含むキュービットレジスタも想定される。
図１は、量子論理演算（下記参照）を実行するように構成される例示的な量子コンピュータ１０の態様を示す。従来のコンピュータメモリは、デジタルデータをビットのアレイに保持し、ビット単位の論理演算を実行するのに対して、量子コンピュータは、データをキュービットのアレイに保持し、所望の論理を実装するために、キュービットに対して量子力学的に作用する。したがって、図１の量子コンピュータ１０は、キュービット１４のアレイを含む、少なくとも１つのキュービットレジスタ１２を含む。図示されたキュービットレジスタは、長さが８キュービットであるが、任意の長さの２つ以上のキュービットレジスタを含む量子コンピュータと同様に、より長い及びより短いキュービットアレイを含むキュービットレジスタも想定される。
【0027】
キュービットレジスタ１２のキュービット１４は、量子コンピュータ１０の所望のアーキテクチャに応じて、様々な形態をとってよい。本開示は、非アーベルトポロジカル相における準粒子として具現化されるキュービットに関するが、キュービットは、代替的に、非限定な例として以下を含んでもよい：すなわち、超伝導ジョセフソン接合（superconducting Josephson junction）、トラップイオン（trapped ion）、高フィネスキャビティ（high-finesse cavity）に結合されたトラップ原子、フラーレン内に閉じ込められた原子又は分子、ホスト格子内に閉じ込められたイオン又は中性ドーパント原子、離散的空間又はスピン電子状態を示す量子ドット、静電トラップを介して同調される半導体接合内の電子正孔、結合された量子ワイヤペア、磁気共鳴によってアドレス可能な原子核、ヘリウム内の自由電子、分子磁石、又はメタル様カーボン・ナノスフェアを含んでもよい。より一般的には、各キュービット１４は、実験的に測定されて操作され得る２つ以上の離散的な量子状態で存在することができる、任意の粒子又は粒子系を含んでよい。例えばキュービットは、線形光学素子（例えばミラー、ビームスプリッタ及び位相シフタ）を通る光伝搬の異なるモードに対応する複数の処理状態で、並びにボース・アインシュタイン凝縮体（Bose-Einstein condensate）内に蓄積された状態で実装されてもよい。
【0028】
図２は、ブロッホ球１６の図であり、個々のキュービット１４のいくつかの量子力学的態様のグラフによる説明を提供する。この説明では、ブロッホ球のＮ極とＳ極は、それぞれ、標準基底ベクトル|0>と|1>に対応する。ブロッホ球の表面上の点のセットは、キュービットのすべての可能性のある純粋な状態|ψ>を含み、一方、内部の点はすべての可能性のある混合状態（mixed state）に対応する。所与のキュービットの混合状態は、デコヒーレンスから生じる可能性があり、これは、外部自由度への望ましくない結合のために発生する可能性がある。
【0029】
ここで、図１に戻ると、量子コンピュータ１０は、コントローラ１８Ａを含む。コントローラは、少なくとも１つのプロセッサ２０Ａと、関連するコンピュータメモリ２２Ａとを含む。コントローラ１８Ａのプロセッサ２０Ａは、ネットワークコンポーネントのような周辺コンポーネントに動作可能に結合され、量子コンピュータを遠隔から操作することを可能にし得る。コントローラ１８Ａのプロセッサ２０Ａは、中央処理ユニット（ＣＰＵ）、グラフィクス処理ユニット（ＧＰＵ）等の形態をとってよい。このように、コントローラは、古典的な電子コンポーネントを含んでよい。「古典的（classical）」及び「非量子的」という用語は、本明細書では、任意の個々の粒子の量子状態を考慮することなく、粒子全体として正確にモデル化され得る、任意の構成要素に適用される。古典的な電子構成要素は、例えば集積（integrated）、マイクロリソグラフ（microlithographed）トランジスタ、レジスタ及びキャパシタを含む。コンピュータメモリ２２Ａは、プロセッサ２０Ａにコントローラの任意の機能又はプロセスを実行させるプログラム命令２４Ａを保持するように構成され得る。コンピュータメモリはまた、追加データ２６Ａを保持するように構成されてもよい。キュービットレジスタ１２が低温又は超低温（cryogenic）デバイスである例では、コントローラ１８Ａは、低温又は超低温で動作可能な制御コンポーネント－例えば７７Ｋで動作するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含んでよい。このような例では、低温制御コンポーネントは、常温で動作可能なインタフェースコンポーネントに動作可能に結合されてもよい。
【0030】
量子コンピュータ１０のコントローラ１８Ａは、複数の入力２８を受け取り、複数の出力３０を提供するように構成される。入力及び出力は各々、デジタル及び／又はアナログラインを含んでもよい。入力及び出力の少なくとも一部は、データが量子コンピュータに提供され、かつ／又は量子コンピュータから抽出される、データラインであってよい。他の入力は、量子コンピュータの動作が調整され得る又は他の方法で制御され得る、制御ラインを含んでもよい。
【0031】
コントローラ１８Ａは、量子インタフェース３２を介してキュービットレジスタ１２に動作可能に結合される。量子インタフェースは、コントローラと双方向にデータを交換するように構成される。量子インタフェースは、データに対応する信号をキュービットレジスタと双方向に交換するように更に構成される。量子コンピュータ１０のアーキテクチャに応じて、このような信号は、電気信号、磁気信号及び／又は光学信号を含んでよい。量子インタフェースを介して伝達される信号を介して、コントローラは、キュービット１４のアレイの集合的な量子状態によって定義されるように、キュービットレジスタに保持される量子状態に問い合わせ、他の方法で影響を与え得る。この目的のために、量子インタフェースは、少なくとも１つの変調器３４と、少なくとも１つの復調器３６を含み、各々、キュービットレジスタの１つ以上のキュービットに動作可能に結合される。各変調器は、コントローラから受信した変調データに基づいて、信号をキュービットレジスタに出力するように構成される。各復調器は、キュービットレジスタからの信号を検知し、その信号に基づいてデータをコントローラに出力するように構成される。復調器から受信されるデータは、いくつかの例では、キュービットレジスタに保持された量子状態の測定に対する観測可能な推定であってもよい。
【0032】
いくつかの例では、変調器３４からの適切に構成された信号は、キュービットレジスタ１２の１つ以上のキュービット１４と物理的に相互作用して、１つ以上のキュービットで保持される量子状態の測定をトリガし得る。復調器３６は次いで、測定に従って１つ以上のキュービットによって放出される結果信号を感知してよく、結果信号に対応するデータをコントローラ１８Ａに供給してよい。別の言い方をすると、復調器は、受信した信号に基づいて、キュービットレジスタの１つ以上のキュービットの量子状態を反映する１以上の観測可能なもの（observable）の推定を出力し、その推定をコントローラに供給するように構成され得る。１つの非限定的な例では、変調器は、コントローラからのデータに基づいて、適切な電圧パルス又はパルス・トレイン（pulse train）を１つ以上のキュービットの電極に提供して、測定を開始してよい。簡単に言えば、復調器は、１つ以上のキュービットからの光子放出を感知し、量子インタフェースライン上の対応するデジタル電圧レベルをコントローラにアサートしてよい。一般的に言うと、量子力学的状態の任意の測定は、測定されるべき観測可能なものに対応する演算子Ｏによって定義され、測定の結果Ｒは、Ｏの許容される固有値の１つであることが保証される。量子コンピュータ１０では、Ｒは、測定前のキュービットレジスタ状態に統計的に関連するが、キュービットレジスタ状態によって一意的に決定されるわけではない。
【0033】
コントローラ１８Ａからの適切な入力に従って、量子インタフェース３２は、キュービットレジスタ１２で保持される量子状態に対して作用するように１つ以上の量子論理ゲートを実装するよう構成されてよい。古典的なコンピュータシステムの各タイプの論理ゲートの機能は、対応する真理値表に従って記述されるが、各タイプの量子ゲートの機能は、対応する演算子行列によって記述される。演算子行列は、キュービットレジスタ状態を表す複素ベクトルに対して作用し（すなわち、乗算し）、ヒルベルト空間（Hilbert space）におけるそのベクトルの指定された回転をもたらす。
【0034】
例えばアダマールゲート（Hadamard gate）ＨＡＤは、以下によって定義される：
【数1】
【0035】
ＨＡＤゲートは単一のキュービットに作用し、基底状態|0>を（|0>+|1>）/√2にマップし、|1>を（|0>-|1>）/√2にマップする。したがって、ＨＡＤゲートは、測定されたときに|0>又は|1>を明らかにする確率が等しい状態の重畳（superposition）を作成する。
【0036】
位相ゲートＳは、以下によって定義される：
【数2】
【0037】
Ｓゲートは、基底状態|0>を変更しないままであるが、|0>をeiπ/2|1>にマップする。したがって、|0>又は|1>のいずれかを測定する確率は、このゲートによって変化せず、キュービットの量子状態の位相はシフトされる。これは、図２のブロッホ球上の緯度の円に沿ってψを９０°回転させることに等しい。
【0038】
いくつかの量子ゲートは、２つ以上のキュービットに作用する。例えばＳＷＡＰゲートは、２つの別個のキュービットに作用し、それらの値をスワップする。このゲートは、以下によって定義される：
【数3】
【0039】
量子ゲート及び関連する演算子行列の上記リストは、網羅的ではないが、説明を容易にするために提供される。他の量子ゲートは、非限定的な例として、Ｐａｕｌｉ－Ｘ、－Ｙ及び－Ｚゲート、
追加の位相シフトゲート、
制御されたｃＸ、ｃＹ及びｃＺゲート、並びにＴｏｆｆｏｌｉ、Ｆｒｅｄｋｉｎ、Ｉｓｉｎｇ、及びＤｅｕｔｓｃｈゲートを含む。
【数4】
【数5】
【0040】
図１に続いて、量子インタフェース３２の変調器３４からの適切に構成された信号は、任意の所望の量子ゲート動作をアサートするために、キュービットレジスタ１２の１つ以上のキュービット１４と物理的に相互作用することができる。上述のように、所望の量子ゲート動作は、キュービットレジスタ状態を表す複素ベクトルの特別に定義された回転である。所望の回転Ｏを行うために、量子インタフェース３２の１つ以上の変調器は、所定の期間Ｔｉの間、所定の信号レベルＳｉを適用してよい。いくつかの例では、図３に示されるように、複数の信号レベルが複数のシーケンス化された又は他の方法で関連付けられる期間に適用されてよく、キュービットレジスタの１つ以上のキュービットに対して量子ゲート動作をアサートしてよい。一般に、各信号レベルＳｉ及び各期間Ｔｉは、コントローラ１８Ａの適切なプログラミングによって調整可能な制御パラメータである
【0041】
「オラクル」という用語は、本明細書では、量子コンピュータ１０によって実行可能な素量ゲート（elementary quantum-gate）及び／又は測定動作の所定のシーケンスを説明するために使用される。オラクルは、例えばキュービットレジスタ１２の量子状態を変換し、古典的な又は非素量ゲート動作を行うため、又は密度演算子を適用するために使用されてもよい。いくつかの例では、オラクルは、事前定義された「ブラックボックス」演算ｆ（ｘ）を実行するために使用されてよく、この演算は、複雑な演算シーケンスに組み込まれてもよい。共益演算（adjoint operation）を保証するために、ｎ個の入力キュービット|x>をｍ個の出力又は補助キュービット（ancilla qubit）にマッピングするオラクルは、ｎ＋ｍ個のキュービットに作用する量子ゲート
として定義されてよい。この場合、Ｏは、ｎ個の入力キュービットを変更せずに渡すが、ＸＯＲ演算を介して、演算ｆ（ｘ）の結果を補助キュービットと組み合わせるように構成されてよく、以下のようになる：
以下で更に説明されるように、状態準備オラクル（state-preparation oracle）は、指定されたキュービット長の量子状態を生成するように構成されるオラクルである。
【数6】
【数7】
【0042】
本明細書の説明で暗黙的に示されているのは、キュービットレジスタ１２の各キュービット１４は、そのキュービットの量子状態を特徴付ける標準基底ベクトル|0>又は|1>を確実に明らかにするために、量子インタフェース３２を介して問い合わせされる可能性があるということである。しかしながら、いくつかの実装では、物理キュービットの量子状態の測定は、誤差を生じる可能性がある。したがって、任意のキュービット１４は、論理キュービットとして実装されてもよく、これは、その論理キュービットの量子状態を確実に明らかにする誤り訂正オラクルに従って測定される、物理キュービットのグルーピングを含む。
【0043】
トポロジカル量子コンピュータ
トポロジカル量子コンピュータにおいて、各キュービットで保持される量子状態は、物質の非アーベル・トポロジカル相内で観察される２つ以上の編組可能な準粒子、すなわち「エニオン（anyons）」の状態である。異なるエニオンの世界線は、量子力学的に交差又は融合することが禁止されている。この特徴は、それらの経路が、時空間で互いに通過する安定した編組（braid）を形成することを強制する。他のタイプの量子コンピュータで使用されるトラップ粒子と比較して、エニオン編組は、量子計算における誤差の原因である量子デコヒーレンスに対してより耐性がある。しかしながら、トポロジカル量子コンピュータの実現は、適切なトポロジカル相をエンジニアリングし、その中のエニオンを操作する能力を必要とする。
トポロジカル量子コンピュータにおいて、各キュービットで保持される量子状態は、物質の非アーベル・トポロジカル相内で観察される２つ以上の編組可能な準粒子、すなわち「エニオン（anyons）」の状態である。異なるエニオンの世界線は、量子力学的に交差又は融合することが禁止されている。この特徴は、それらの経路が、時空間で互いに通過する安定した編組（braid）を形成することを強制する。他のタイプの量子コンピュータで使用されるトラップ粒子と比較して、エニオン編組は、量子計算における誤差の原因である量子デコヒーレンスに対してより耐性がある。しかしながら、トポロジカル量子コンピュータの実現は、適切なトポロジカル相をエンジニアリングし、その中のエニオンを操作する能力を必要とする。
【0044】
トポロジカル量子コンピューティングの初期の実験は、アルミニウムガリウムヒ素（AlGaAs）の層の間に挟まれ、強磁場の中で操作された、過冷却されたガリウムヒ素（GaAs）の薄層の二次元「電子ガス」に焦点を当てていた。このアーキテクチャを使用する量子コンピュータの実装は、かなりの距離にわたるコヒーレントな準粒子輸送を伴う、エニオン干渉ベースの測定と組み合わされる個々の準粒子励起の編組を必要とするであろう。
【0045】
より最近提案されたのは、実際の実装により適しているように思われる１次元トポロジカルキュービットアーキテクチャである。提案されるシステムは、半導体－超伝導体ヘテロ構造を使用し、この場合、超伝導、強スピン－軌道結合及び磁場が協調して、マヨラナゼロモード（ＭＺＭ、Majorana zero modes）をサポートするトポロジカルな超伝導状態を形成する。この新しいアーキテクチャは、「測定のみ（measurement-only）」方法を採用することによって、準粒子を移動させる必要性を排除し、この場合、測定のシーケンスは編組操作と同じ効果を有する。このアーキテクチャは、準粒子が干渉ループを通って移動することを必要とせず、むしろ「フェルミオン・パリティ保護トポロジカル相（fermion parity-protected topological phase）」（提案されたヘテロ構造の実際の属）と真のトポロジカル相との間の区別を利用する。有利には、フェルミオン・パリティ保護トポロジカル相におけるトポロジー電荷を、ＭＺＭへの電子トンネリングのプロセスによって操作することができる。一対のＭＺＭを通る輸送は、大きな電荷エネルギの存在下でそれらの結合されたトポロジー電荷の測定を提供することができる。
【0046】
これら及び他の有用な特性を考慮すると、ＭＺＭは、トポロジカル量子コンピュータのキュービットの基礎として使用され得る。ＭＺＭは、適切な磁場とゲート電圧によってトポロジカルレジームにチューニングされた半導体－超伝導体ヘテロ構造の端部で生成される。一連の実用的な実装は、Karzig等によるScalable Designs for Quasiparticle-Poisoning-Protected Topological Quantum Computation with Majorana Zero Modes, arXiv:1610.05289v4 [cond-mat.mes-hall]（２０１７年６月２１日）に説明されている。適切なヘテロ構造材料及び材料特性は、Lutchyn等によるMajorana Fermions and a Topological Phase Transition in Semiconductor-Superconductor Heterostructures, arXiv:1002.4033v2 [cond-mat.supr-con]（２０１０年８月１３日）に説明されている。
【0047】
例示的な実装は、キュービット内に少なくとも２つのトポロジカル超伝導セグメントを含み、キュービット当たり少なくとも４つのマヨラナゼロモードを合計する。キュービットの２つの状態が異なるエネルギを有する非縮退量子コンピューティングアーキテクチャとは対照的に、量子計算に使用される状態は、キュービットの縮退した基底状態となる。キュービット状態の縮退とマヨラナゼロモードの空間的分離により、長いコヒーレンス時間と一組のクリフォードゲート（Clifford gates）の正確な適用の実現可能性が保証される。
【0048】
図４は、線形テトロンアレイ３８を含むトポロジカルキュービットアーキテクチャの例を示す。線形テトロンアレイは、アルミニウム（Al）のような古典的な超伝導体を含むセグメント４０及び４２、ヒ化インジウム（InAs）又はアンチモン化インジウム（InSb）のような半導体を含むセグメント４４、及び複数のＭＺＭ４６を含む。非トポロジカルセグメントの長さ
は、非トポロジカル領域の対応するコヒーレンス長ξｃよりもはるかに大きく、トポロジカルセグメントの長さ
は、トポロジカル領域のコヒーレンス長ξよりもはるかに大きい。図４の破線のボックスは、線形テトロンの形態の単一のキュービットを表す。追加的なトポロジカル超伝導リンクと半導体構造は、線形テトロンを操作して絡み合わせるために適切な測定を可能にする。
【数8】
【数9】
【0049】
図４に示されるようなキュービット構造は、実用的な量子コンピューティングのために必要とされる再現性の程度をもって製造することは困難である。材料又は製造上の欠陥のために、いくつかの候補構造は、所望のトポロジーレジーム（topologic regime）で動作することができない場合がある。所望のトポロジーレジームで動作する候補構造であっても、キュービット動作に必要とされる適切な端子バイアス（terminal-bias）及び磁場レベルを必ずしも事前に予測することはできない。したがって、候補半導体－超伝導体ヘテロ接合は、適切なトポロジー挙動について「事前にスクリーニング」されなければならず、成功したヘテロ接合は、キュービットレジスタに組み込まれる前に、適切な動作パラメータを発見するために「チューニング」されなければならない。
【0050】
方法の概要
本開示は、トポロジカルキュービットのための候補半導体－超伝導体ヘテロ接合を事前にスクリーニングしてチューニングする方法を提供する。この方法は、少なくとも２段階の測定とそれに続く分析を用いて、候補ヘテロ接合の「トポロジカルギャップ」（下記参照）を抽出する手順を含む。測定は、３つの電流搬送接点を有するデバイスにおいて行われ、そのうちの１つは超伝導である（本明細書では「３端子デバイス（three-terminal device）」）。この方法の「マッピング」フェーズは、有望な領域（promising regions）を大まかに識別する高速な測定を含む。その後の「精緻化（refinement）」フェーズは、マッピングフェーズで識別された有望な領域の各々に対して実施されるより遅い測定を含む。いくつかの例では、方法は、両側（two-sided）ゼロバイアスピーク（ＺＢＰ、zero-bias peak）データに対して密度ベースのクラスタリングアルゴリズムを使用し、ピーク発見又は機械学習を使用して、予測されたトポロジカル領域とバイアストレースの分類を抽出する。これは、カッターゲート電圧の変動に対するＺＢＰの安定性をチェックし、疑わしいトポロジカル領域の境界におけるギャップ閉鎖（gap closing）をチェックすることによって、従来の方法の精度を改善する。ＺＢＰデータのメタ分析を使用して、同じ準備の多くのデバイスにわたってトポロジカル領域を発見する確率を抽出する。この特徴は、トポロジカルキュービット構造の成長及び／又は製造方法を特徴付けるために使用することができる。
本開示は、トポロジカルキュービットのための候補半導体－超伝導体ヘテロ接合を事前にスクリーニングしてチューニングする方法を提供する。この方法は、少なくとも２段階の測定とそれに続く分析を用いて、候補ヘテロ接合の「トポロジカルギャップ」（下記参照）を抽出する手順を含む。測定は、３つの電流搬送接点を有するデバイスにおいて行われ、そのうちの１つは超伝導である（本明細書では「３端子デバイス（three-terminal device）」）。この方法の「マッピング」フェーズは、有望な領域（promising regions）を大まかに識別する高速な測定を含む。その後の「精緻化（refinement）」フェーズは、マッピングフェーズで識別された有望な領域の各々に対して実施されるより遅い測定を含む。いくつかの例では、方法は、両側（two-sided）ゼロバイアスピーク（ＺＢＰ、zero-bias peak）データに対して密度ベースのクラスタリングアルゴリズムを使用し、ピーク発見又は機械学習を使用して、予測されたトポロジカル領域とバイアストレースの分類を抽出する。これは、カッターゲート電圧の変動に対するＺＢＰの安定性をチェックし、疑わしいトポロジカル領域の境界におけるギャップ閉鎖（gap closing）をチェックすることによって、従来の方法の精度を改善する。ＺＢＰデータのメタ分析を使用して、同じ準備の多くのデバイスにわたってトポロジカル領域を発見する確率を抽出する。この特徴は、トポロジカルキュービット構造の成長及び／又は製造方法を特徴付けるために使用することができる。
【0051】
本明細書で使用されるとき、「偽陽性」は、自明な（trivial）システムをトポロジカルとして識別し、一方、「偽陰性」は、トポロジカルシステムを自明として識別することである。本明細書における技術は、３端子デバイスの両側に別個のＺＢＰサーチを含めることによって、基本的なＺＢＰサーチよりも改善され、それによって、偽陽性の確率を低減する。また、候補システム内のエネルギギャップを抽出するための非局所測定も含み、トポロジカルギャップの検出のための追加の情報を提供する。最後に、それは、予め定義された境界を有するパラメータ空間の領域内の非判別測定（non-discriminant measurement）を含み、それによって、確認及び選択バイアス（測定領域が人間により選択された場合に起こり得る）に由来する偽陽性を除外する。
【0052】
図５は、本明細書に記載の方法に従って評価される例示的な半導体－超伝導体ヘテロ接合デバイス４８の態様を示す。一般的に言えば、試験に適した半導体－超伝導体ヘテロ接合は、複数の静電制御端子に加えて、電子アドミタンス及びコンダクタンス測定をサポートする少なくとも３つの端子を含む。図５のデバイス４８は、自明な超伝導体を介して接地プローブ５２に結合されたトポロジカル中間セグメント５０と、半導体ワイヤの両端に結合された２つの垂直プローブ５４Ｒ及び５４Ｌとを含む３端子デバイスである。この幾何学形状は、両側のゼロバイアス特徴との相関のために、中間セグメント５０の２つの端部におけるトポロジカル相のトンネリングシグネチャの同時測定を可能にする。さらに、２つの垂直プローブの間の非局所信号は、トポロジカルセグメントの拡張状態の最低エネルギに関する情報を提供し、これは、トポロジカルギャップのプロキシ（proxy）として使用されてよい（例えば十分に長い半導体ワイヤにおいて、非局所信号は、ワイヤにおける最低エネルギ拡張モードに対応するバイアス値に設定される）。したがって、ここでの方法は、システムのトポロジカル特性を直接測定するのではなく、代わりに、分析的計算及び数値シミュレーションから、トポロジカル不変量とよく相関することが知られている一組の代理変数を測定する。トポロジー的に非自明の領域を識別するための代理基準は、次のとおりである：
【0053】
１．相関したゼロバイアス微分コンダクタンスピークは、十分に分離されたマヨラナのあるトポロジカル領域全体にわたってデバイスの両側で発生する。
【0054】
２．磁場の値が低い場合、システムのバルクにはギャップがある。磁場が増加すると、バルクギャップは閉鎖し、トポロジカル領域で再解放するべきである。ワイヤのバルクにおけるエネルギギャップの値は、非局所コンダクタンス測定を介して３端子デバイスにおいて検出されることができる。
【0055】
トポロジカルであるための基準を満たすパラメータ空間の領域内では、バルクギャップの大きさは変化する。本開示のコンテキストにおける用語「トポロジカルギャップ」の動作的意味は、そのようなトポロジカル領域における最大バルクギャップの大きさである。
【0056】
トポロジカルシステムと非トポロジカルシステムを区別できるようにするために、本方法は、理想化された数値試験データセットにおけるトポロジカル領域を正確に識別しなければならない。したがって、本明細書における方法は、トポロジカルに識別された領域と数値的に決定されたトポロジカルインデックス（例えば図１０に示されるような）との間の高い重複を示す。さらに、方法は、現在知られている偽陽性シグネチャの候補を非トポロジカルとして正しくラベル付けしなければならない。これらは以下を含む：
【0057】
１．非トポロジカルなゼロバイアスピークの例である、カッター、不純物又は滑らかな電位（例えばデバイスの端部における準マヨラナモードのペア）によって誘起される自明な局所束縛状態；
【0058】
２．無秩序に誘起された低エネルギ・サブギャップ状態（非トポロジカルなゼロバイアスピーク及び可能性のある偶発的なギャップ閉鎖（closing）／再解放（reopening）の特徴；
【0059】
３．有限サイズのシステム（例えばクーロンブロッケードシステム）における、適切な再解放なしの自明なギャップ閉鎖であり、この場合、有限サイズのギャップが小さな磁場で閉鎖し、低エネルギ状態の振動を引き起こす（偽ギャップ閉鎖／再解放の特徴）；及び
【0060】
４．ゼロエネルギを横切る一組の離散状態によって引き起こされる自明な偶発的な閉鎖類似の特徴（偽ギャップ閉鎖／再解放の特徴）。
【0061】
本方法がそのような偽陽性を減少させる方法は、広範囲のパラメータ値にわたって収集されたデータを使用することによる。偶発的又はファインチューニングされた点は、トポロジカル相がそうであるように、パラメータ値の変化時に持続すべきではない。さらに、上記の基準の両方が検証されるべきであるため、本方法は、トポロジカル相の異なるインジケータを相関させる、すなわち、ゼロバイアス・コンダクタンス・ピークが両端に同時に存在しなければならず、システムは、非局所コンダクタンスにおいてギャップ閉鎖及び再解放の特徴を示す必要がある。これらの基準を考慮すると、次の理由から、上記の偽陽性を正しく識別することができる：
【0062】
１．上記の列挙における偽陽性１及び２は、非局所コンダクタンスにおけるギャップ閉鎖／再解放の特徴を欠いている；及び
【0063】
２．偽陽性３及び４は、半導体ワイヤの両端において相関した安定したゼロバイアスピークを欠いている。
【0064】
異なるタイプの偽陽性の同時発生は、パラメータ空間にわたる変動に対して安定であるとは期待されない。
【0065】
本方法の残りの関心事は、偽陰性を防止することであり、これについては以下で更に取り上げる。特に、特徴１及び４を偽陽性領域と組み合わせる特別に構築された例を、強く無秩序なシステムに関する例とともに取り上げる。無秩序はゼロバイアスピークにつながる可能性があるが、一般に、相関したＺＢＰの領域の拡張はもたらさない。同様の安定性要件により、上記の列挙における潜在的な偽陽性３は除外される。
【0066】
本方法は、以下の原則によって導かれる：
【0067】
１．本方法は、上記の両方の基準を検証することができることを保証しなければならない。
【0068】
２．以下の理由により、デバイスのパラメータ空間のできる限り広い範囲を測定することが要求される：
【0069】
ａ．トポロジカル相の存在と位置に対する初期の不確実性は高い可能性がある。
【0070】
ｂ．パラメータ空間におけるゼロバイアスピークの安定性をチェックすることは、可能性のある偽陽性を除外するのに役立つ。
【0071】
ｃ．不要な選択バイアスを減らす。
【0072】
３．本方法は、妥当な時間（長くても数日）で完了されるべきであり、その実装の間に最小限の人的意思決定を必要とする。
【0073】
４．ＤＣにおけるバイアス依存非局所コンダクタンス測定は、現在のところ遅い。したがって、これらを、非局所ＲＦ測定値、又はゼロバイアスでの若しくはゼロバイアスに近い非局所ＤＣ測定値のいずれかで置き換えて、ギャップの存在を決定し得る。
【0074】
５．本方法の所与の実行のために、特に大きなパラメータ空間の場合、長い時間がかかる可能性があり、かつ選択バイアスを導入する可能性のある、オープンエンドのサーチを防ぐため、測定のシーケンスは事前に決定され、有限の長さを有するべきである。例えば以前の実行で学んだ教訓を適用することによって、時間の経過とともに測定シーケンスを改善することを可能にすることは依然として可能である。
【0075】
６．本方法の所与の実行のために、データ分析手順は、データが収集されて検査される前に決定されるべきであり、過剰適合及び確認バイアスを回避し、方法が結果を有することを保証するために、事前に決定された出力を有するべきである。やはり、例えば改善されたアルゴリズムを使用し、以前の実行で学んだ教訓を適用することによって、データ分析コードを時間の経過とともに改善することを可能にすることは依然として可能である。
【0076】
上記の考察を考慮して、図６は、トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価するための例示的な方法５６の態様を示す。方法５６は、マッピングフェーズ５８と精緻化フェーズ６０を含む。いくつかの例では、マッピング及び精緻化フェーズは、例えば新しい実験セットアップ又は実装の変更を評価するために、別々に行われてよい。
【0077】
マッピングフェーズ５８及び精緻化フェーズ６０は各々、測定とそれに続く分析を含む。マッピングフェーズは、マッピングデータを提供するために、常－超伝導体（ＮＳ、normal-superconductor）接合アドミタンスの高速ＲＦ測定６２を含む。他の例では、測定はＤＣ測定であってもよい。測定される量は、バイアス、フィールド（field）、プランジャ及び左／右のカッターゲート電圧における広いパラメータ空間にわたって、半導体ワイヤの各端部における局所コンダクタンスを含む。いくつかの例では、マッピングデータは、非局所コンダクタンスデータも含んでよい。いくつかの例では、測定値６２からの「マッピングデータ」は、ＲＦ信号対フィールドと、左カッターと、右カッターと、プランジャと、左又は右バイアスの２つの５Ｄデータセットを含む。次に、関連データ分析６４は、相関ＺＢＰが存在するパラメータ空間内の拡張領域を探す。いくつかの例では、分析６４の出力は、４Ｄパラメータ空間（フィールド、左カッター、右カッター、プランジャ）における「有望な」領域のリストを含み、これは、その領域内に有限のトポロジカルギャップを有する完全トポロジカル相が存在する可能性によってランク付けされる。
【0078】
この方法で識別される各有望な領域は、次いで、精緻化フェーズ６０において、反復的に更に調査される。精緻化フェーズは、ロックイン増幅器を使用し、かつ局所及び非局所コンダクタンスを含む、各有望な領域内の全コンダクタンス行列（full conductance matrix）のより遅いサブＲＦ測定６６を含む。他の例では、より詳細な測定は、ＲＦ測定とすることができる。いくつかの例では、測定６６からの「精緻化データ」は、バイアスの関数として、各有望な領域の全コンダクタンス行列を含む。全コンダクタンス行列、特に非局所コンダクタンスに関する関連データ分析６８は、上記の基準に従って領域をトポロジカルとして識別するためのバルクギャップの挙動に関する情報を得る。また、各トポロジカル領域内のギャップの大きさを定量的に評価することも可能である。いくつかの例では、分析６８は、局所及び非局所コンダクタンスの共同分析に基づいて、各々の測定された領域内のトポロジカル相の境界（又はトポロジカル相の不在）の決定を含む。さらに、トポロジカルギャップの値（もしあれば）が各領域に対して決定される。精緻化フェーズ６０では、有望な領域にわたる測定は、例えば無限ではないが適切な環境下でのみ、調整された範囲及び分解能で繰り返されてもよい。したがって、精緻化フェーズ６０は、パラメータ空間におけるバイアス範囲及び／又は分解能を調整する、厳しく規制されたフィードバックループを含み得る。フィードバックループは、例えば最大２回の反復を含み得る。
【0079】
精緻化フェーズ６０が完了すると、トポロジカル相の最適特性を有する領域が識別される。この領域は、例えば大きなギャップとトポロジカル特性の高い信頼性の組合せによって定義され得る。信頼性を更に高めるために、追加の妥当性検証フェーズ７０が任意に実施されてもよく、この場合、最適領域の安定性が追加の試験にかけられる。いくつかの例では、妥当性検証フェーズ７０は、カッターゲート電圧の変動に対するＺＢＰの安定性をチェックすることによって、精緻化フェーズ６０で識別された領域におけるＺＢＰを妥当性検証することを含む。このような変動は、大きな変動を含む任意の望ましい大きさであり得る。さらに、半導体－超伝導体ヘテロ接合が、同様に準備された（analogously prepared）半導体－超伝導体ヘテロ接合のシリーズうちの１つである例では、妥当性検証フェーズは、そのシリーズにわたるＺＢＰデータのメタ分析を含んでよい。メタ分析は、他の同様に準備された半導体－超伝導体ヘテロ接合におけるトポロジカル領域を見つける確率を計算するために実施され得る。
【0080】
以前に示したように、方法５６における測定は、図５に示されるように、３端子デバイスで行われる。測定されるデバイスに関するいくつかの制約を、ここで図面を参照しながら説明する。図５のデバイス４８は、半導体ワイヤ７２を含み、これは、典型的にはナノワイヤであり、いくつかの例では、二次元半導体のゲート領域を含む。いくつかの実装では、半導体ワイヤは、選択的エリア成長（ＳＡＧ、selective-area grown）ナノワイヤを含み得る。デバイス４８において、半導体ナノワイヤ７２は、超伝導体７４に近接している。超伝導体はハイブリッドワイヤから離れた側に伸びている。図５は、デバイス４８がトポロジカルレジームで動作しているシナリオにおけるＭＺＭ７５の代表的な位置を示す。超伝導体の「Ｔ」形状は必ずしも必要とされず、垂直超伝導セクションの幅は、デバイスの全長Ｌにわたって延在することができる。垂直接点５４Ｒ及び５４Ｌは、デバイスの各端部で半導体ワイヤに接触する。接点５２は、超伝導体７４に結合され、電気輸送測定に適した３つの端子を有するデバイスを形成する。デバイス全体は、誘電体層（図示せず）で覆われている。静電カッターゲート７６Ｒ及び７６Ｌは、半導体ワイヤ７２の各端部でトンネル障壁を形成するために使用される。静電プランジャゲート７８は、デバイス内部の化学電位をチューニングする。
【0081】
図示された例において、重要な寸法は以下を含む：
【0082】
Ｌ：トポロジカル領域の最大長
【0083】
ＬＳ：トポロジカル領域をリード接地超伝導体７４に接続する超伝導セグメントの長さ
【0084】
Ｗ：半導体ワイヤ７２の幅Ｗ（より一般的には断面）
【0085】
ＬＣ：カッターゲート７６と超伝導体７４との間の距離
【0086】
ＷＣ：各カッターゲート７６の幅
【0087】
ＬＮ：各カッターゲート７６と関連する垂直リード５４との間のスペース。
【0088】
半導体ワイヤ７２からプランジャゲート７８までの距離は、やはり使用される誘電体材料に応じて、レバーアーム及び半導体ワイヤ内の電位プロファイルにとって重要である可能性がある。別の変数は、半導体ワイヤに対するプランジャゲート７８の幾何学形状（ラップゲート対サイドゲート）である。プランジャゲートが半導体の周りを覆う場合（ラップゲート）、レバーアームはより大きくなり、これは、半導体ワイヤの内側の化学電位をより大きく変化させることを可能にする。次に、プランジャゲートの半導体ワイヤへの結合が強すぎる場合、プランジャゲート上の小さな電圧ノイズは、より大きな影響を有し、半導体ワイヤ７２の内側の化学電位を潜在的に人工的に広げる。
【0089】
最も重要なパラメータの１つは、近接化された半導体ワイヤの長さＬである。ここでは、２つの効果が互いに競合している。一方では、半導体ワイヤは、有限サイズ効果を避け、トポロジカル相転移と相関ＺＢＰのシグネチャを明確にするために、十分な長さを有する必要がある。他方では、より長いワイヤは、作動デバイスを成長させるか又は製造することの実際的な困難さを増大させ、非局所信号を減少させる可能性がある。特に、半導体ワイヤの長さが増加すると、半導体ワイヤの十分な均一性を確保することが難しくなり、また、強い欠陥（近接効果を抑制する超伝導体との接触不良のような）をなくすことが難しくなる。２μｍより長いデバイスに利用可能なデータは現在ほとんどない。理論的観点から、５ξ（ここで、ξはトポロジカルコヒーレンス長である）は、有限サイズ効果が十分に抑制される最小長さスケールを示す。クリーンワイヤの場合であっても、非局所信号は、半導体ワイヤの長さの増加とともに抑制されることになる。上記の問題は、非局所情報の成功裏の抽出のために、Ｌにおけるデバイス品質に依存する上限につながる。
【0090】
長さＬＳは、準粒子の中心リードへの漏れが抑制されるように選択される。実際の推定値は、ＬＳ＞１０ξｓであり、ここで、ξｓは、超伝導体７４のコヒーレンス長である（無秩序Alに対してξｓ＝２００ｎｍ）。典型的な実験では、ＬＳはミリメートルのスケールに達する可能性があり、したがって、最小値を数桁超える。
【0091】
実験的証拠は、カッターゲート７６までの距離ＬＣが、スプリアス端部状態を回避し、高分解能トンネル分光法を可能にするために、１００ｎｍよりも十分に低くなければならないことを示す。ＬＣの最適な選択及びカッターゲートの設計は、静電気学、現実的な輸送及び製造能力からのシミュレーションを組み合わせることによって決定されてよい。プレースホルダーとして、要件ＬＣ＜４０ｎｍが使用されてよい。カッターの幅Ｗｃ及びカッターと垂直リードとの間の距離に関して、カッターの設計は異なり得ることに留意されたい。InSbワイヤの場合、これらのワイヤはノーマリーオフ（normally-off）であり、カッターはワイヤのこのセグメントも開かなければならないので、カッターと垂直リードとの間の縮小されたスペースが望まれることがある。
【0092】
ワイヤ幅Ｗのパラメータは、開示された方法の実行可能性にとって必ずしも重要ではないが、その方法から肯定的な結果を得る可能性に影響を及ぼすことになることに留意されたい。例えば幅はチャネルの数を制御し、数値シミュレーションは、より少ないチャネルがトポロジカル相に到達するのに有益であることを示す。
【0093】
表１は、現在使用されている材料に関して、デバイスの幾何学形状に関する様々な要件の現在の推定値を要約し、デバイスの寸法に関する推定された材料固有の要件を示している。これらの値について、最大ギャップの点におけるコヒーレンス長に対する以下の推定値を使用した：ξ(InSb/Al)＝４００ｎｍ、ξ(InAs/Al)＝３００ｎｍ及びξｓ＝２００ｎｍ。
【表1】
【0094】
十分に大きなトポロジカルギャップを有するシステムを取得するためには、材料の適切な選択が必要である。しかしながら、方法５６は、半導体ワイヤ材料には依存しない。材料スタックはまだ（理論的にも実験的にも）研究中であるが、現在の結果は、障壁材料を有するInAsと、障壁のないInSbが、適切なエネルギ範囲内でトポロジカルギャップを取得するための有望な選択であることを示している。いくつかの例では、２５から２００μｅＶの範囲内のトポロジカルギャップは、トポロジカル量子コンピュータの動作をサポートするのに適していることがある。より狭い範囲及びより広い範囲も想定される。
【0095】
超伝導体の現在の選択はアルミニウムである。なぜなら、ゼロ磁場でサブギャップ状態を持たないヘテロ構造において、ハード誘導ギャップを生成するからである。やはり、この方法は、例えばより大きなギャップの超伝導体のためにバイアス走査範囲を拡張することによって、あるいは表１に示された値に基づいてデバイスの寸法を調整することによって、測定パラメータがそれに応じて適合される限り、超伝導体の選択にはほとんど依存しない。
【0096】
誘電体の選択は、使用される材料スタックに大きく依存する。ハイブリッドシステムは、所与の材料スタックを曝すことができる温度に制限を設ける。誘電体が破壊する前に静電ゲートに印加することができる最大ゲート電圧（破壊電圧（breakdown voltage）Ｖｂｒｅａｋ）は、重要な材料量であり、これは、好ましくは、デバイス動作に基本的な制限を設定するため、所与の誘電体層及びＳＡＧ材料系について知られている。破壊電圧を、試験デバイス上で測定することも、又は標準的な電気的特性（ＳＥＣ、standard electrical characterization）測定によって決定することもできる。実験的に実現可能であれば、現実的なＶｂｒｅａｋの測定を可能にするために、同じチップ上の近くに、試験対象のデバイスと同一のデバイスを製造することが推奨される。
【0097】
次に図６に戻ると、デバイスが詳細な測定を受ける前に、デバイスは、一組の基準を満たすことを決定するために資格証明され得る。したがって、方法５６は、初期の資格証明（qualification）フェーズ８０を含む。初期の資格証明フェーズは、以下で説明されるように、コンダクタンス、トンネル分光法及び時間安定性の予備的評価を含み得る。
【0098】
デバイスのコンダクタンスに関しては、デバイスを通る抵抗が、高バイアス電圧Vbias,high＞２Δで測定して、３つすべての端子間で＜２５ｋΩである場合、デバイスは導通しているとみなされ、ここで、Δは超伝導ギャップである。InSbベースのデバイスの場合、これは、カッターゲートに正の電圧を印加することによって、最初にチャネルを開くことを必要とすることがある。ゲートピンチオフに関して、すべてのゲート抵抗は、接地に対して＞５００ＭΩであるべきである。トンネル障壁（カッター）を形成するために使用されるすべてのゲートは、デバイスを個々にピンチオフしなければならない。ゲートピンチオフを試験するために、超伝導端子と対応する常伝導端子との間のコンダクタンスは、高バイアスでのカッターゲート電圧の関数として測定される。コンダクタンス＜０．００５ｅ２／ｈに達したときに、デバイスはピンチオフしたとみなされる。トポロジカルセグメントにおける化学電位をチューニングするために使用されるプランジャゲートは、デバイスを通るコンダクタンスをある程度チューニングすることが可能であるべきである。プランジャゲートの効果は、以下に更に記載するように、トンネル分光法を使用して、トンネリングレジーム（tunneling regime）において最も容易に試験することができる。すべての測定を同じスイープ方向で実行することができるため、カッターゲートとプランジャゲートの両方におけるヒステリシスが許容可能であり得る。しかしながら、いずれかのゲート上のヒステリシスループの後、以下で説明されるように、ゲート空間内で状態が測定可能にシフトしないことが必要とされる。
【0099】
トンネル分光法に関しては、カッターゲートが、高バイアスコンダクタンスが０．１ｅ２／ｈ程度であるレジームにチューニングされると、バイアス及びゲート電圧（プランジャ又はトンネルゲートのいずれか）の関数としてのコンダクタンスがゼロ磁場で測定される。微分コンダクタンス対バイアスのピークは、予想される誘導超伝導ギャップ付近のバイアスで明確に識別可能であるべきであり、小さなゲート電圧変化に対して位置を変化させるべきではない（高バイアスコンダクタンスが大きく変化しないことを所与とする）。ゼロ磁場及び超伝導ギャップ以下のエネルギでは、有限コンダクタンス特徴の数は、偽陽性の確率を減少させるために低くなければならない。理想的には、ゼロ磁場コンダクタンスのトレースは、離散的サブギャップ状態特徴を欠いているべきである。これは、平均サブギャップコンダクタンスが高バイアスコンダクタンスの１／４未満であることを要求することによって定量化されることができる。
【0100】
時間安定性に関しては、トンネリングレジームでは高バイアスコンダクタンスは安定であるべきである。これは、コンダクタンスが、ｔ＝１０分のタイムスケールでΔｇ～０．２ｅ２／ｈを超えてジャンプ又はドリフトすべきでないことを意味する。ＲＦ応答に関して、高速ＲＦ測定に使用される共振は、例えば開状態対ピンチオフレジームにおける共振を比較することによって、特定のデバイスに対して識別されるべきである。高速測定が必要なすべての端子について、対応するトンネルゲートの関数として１つの共振のクリアな応答が見えるべきである。コンダクタンスの変化に対して最適な感度を得るためには、効果的なインピーダンス整合が必要である。典型的なデバイス抵抗が
であり、共振器インダクタンス値が２００ｎＨ程度であることに基づくと、デバイスの寄生容量は、高感度を可能にするために、１ｐＦ未満であるべきである。
【数10】
【0101】
図６に簡単に戻ると、マッピングフェーズ５８の測定６２は、電気ノイズ及びエネルギ広がり（energy broadening）のベンチマーキングを含み得る。測定セットアップに起因するエネルギ広がりが、検出可能なトポロジカルギャップの下限を提供するので、このステップは有用である。電気ノイズに起因する広がりを無視できるようにするために、１Ｈｚと５００Ｈｚとの間の積分電圧ノイズＲＭＳ振幅は３μＶ未満であるべきである。
【0102】
図７は、ＲＦ反射率測定のための例示的な測定セットアップの態様を示す。ＲＦ反射率測定では、サンプルは共振器を介して伝送線に結合される。サンプル抵抗は、伝送線への共振器のインピーダンス整合を変化させ、その線に送られるＲＦ信号の反射係数を変える。デバイスの２つの常伝導リードの各々は、ＲＦ反射率測定のための共振器に結合されており、左側及び右側に対してそれぞれ共振周波数ｆｌ，ｒｅｓ及びｆｒ，ｒｅｓを有する。左側と右側のこれらの共振器の間の周波数差は、各共振器の線幅よりも大きくあるべきである。中間周波数（ＩＦ）ソースは、読み出しシステムの周波数帯域幅内でＲＦパルスを生成する。これらのパルスは、デバイスに結合された共振器の周波数範囲にアップコンバートされる。このために、高い（＞３０ｄＢ）キャリア抑制を備えたミキサは、ＩＦ信号をローカルオシレータ（ＬＯ）信号と混合する。ＬＯ周波数は、取得システムｆＡＤＣの帯域幅と、両方の共振器周波数ｆｌ，ｒｅｓ及びｆｒ，ｒｅｓとの間の周波数差をブリッジしなければならない。
【0103】
ＲＦソースが別個のＩ出力とＱ出力を有していない場合、アップコンバートされた側波帯のうちの１つをフィルタリング除去しなければならない。これは、ｆＬＯ＞最大ｆｌ，ｒｅｓ，ｆｒ，ｒｅｓを選択し、カットオフ周波数＝ｆＬＯのローパスフィルタを、アップコンバージョンミキサとフリッジの入力ポートとの間に設置することによって行うことができる。信号がサンプルから反射された後、低ノイズ増幅器を通過する。次に、元のＬＯ信号を使用してミキサでダウンコンバートされ、取得システムの帯域幅にローパスフィルタされ、取得システムの入力に送信される。
【0104】
ＲＦ反射率測定で局所コンダクタンスを測定するために、反射ＲＦ信号値は、直接測定された微分コンダクタンスに対して、例えば低周波のロックイン増幅器を用いて、較正されなければならない。これは、実際の測定と並行して行うことができるサンプル依存の手順であるため、以下では、測定動作とともに説明される。
【0105】
高速の取得速度から利益を得るために、デバイス上のゲート及びバイアス電圧走査は、ハードウェアによってトリガされ、ソフトウェア通信に費やされる時間（典型的には１０ｍｓ程度）を最小化する。これは、取得システムと同期される、ハードウェアトリガされる二次元走査で行うことができる。１つの電圧は、鋸歯関数（saw-tooth function）でランプ（ramp）され、各ランプの間にＮ回サンプリングされ、一方、第２電圧は、より速いランプのＭサイクルの間のより遅い速度であり、結果としてＮ×Ｍ点の走査をもたらす。接点及びゲートに印加される電圧のＤＣ値と適合するために、これらの電圧走査は、ローパスフィルタ処理されたＤＣ線に印加される。最も速いランプ速度は、フリッジ線にあるローパスフィルタのカットオフ周波数より低くければならず、典型的には１ｋＨｚである。サブＲＦ／ＤＣ測定において速い取得速度を有するために、ゼロバイアスに近い狭いバイアス範囲を測定することができ、あるいは信号の第２及び第３高調波を、例えばロックイン増幅器を用いて２オメガ／３オメガ設定で測定することができる。このようにして、バイアス走査は、ゼロバイアスピークの存在及び／又はデバイスのバルク内のギャップに関する目標とする情報とのみ置き換えられる。
【0106】
マッピングフェーズ５８の詳細
図８は、マッピングデータを取得するために、半導体－超伝導体ヘテロ接合の無線周波（ＲＦ）接合アドミタンスを測定する追加の態様を示す。図８の方法６２Ａは、ＲＦ反射率測定による局所コンダクタンスの高速測定を示し、これは、デバイスの迅速な特徴付けと及びＺＢＰの相関に基づくトポロジカル領域の候補の識別を可能にするため、上記で指定された２つのトポロジカルギャップ基準のうちの第１のものを満たすために行われる。これらの領域の識別は、精緻化フェーズ６０の非局所測定のための段階を設定する。３端子デバイスの高速局所測定は、従来のＮＳ接合の高速測定と密接に関連している。
図８は、マッピングデータを取得するために、半導体－超伝導体ヘテロ接合の無線周波（ＲＦ）接合アドミタンスを測定する追加の態様を示す。図８の方法６２Ａは、ＲＦ反射率測定による局所コンダクタンスの高速測定を示し、これは、デバイスの迅速な特徴付けと及びＺＢＰの相関に基づくトポロジカル領域の候補の識別を可能にするため、上記で指定された２つのトポロジカルギャップ基準のうちの第１のものを満たすために行われる。これらの領域の識別は、精緻化フェーズ６０の非局所測定のための段階を設定する。３端子デバイスの高速局所測定は、従来のＮＳ接合の高速測定と密接に関連している。
【0107】
方法６２Ａの８２において、磁場が０Ｔに設定される。８４において、３端子デバイスの各側に対して、推定された共振周波数（各側で１００ＭＨｚ）付近の周波数の関数として大きなバイアス電圧で（例えば１ｍＶ）、及び開チャネルセットポイントから（すなわち、典型的には、InAsについて０Ｖ、及びInSbについて１Ｖ）から完全ピンチオフ電圧を超えて１００ｍＶまでの対応するカッター電圧で、反射ＲＦ信号が測定される。共振周波数ｆｒｅｓは、カッターゲート電圧及びカッター電圧Ｖｔｕｎｎ，ｒｅｓの関数として信号の最も急な変化を伴う周波数として識別され、ここで、周波数の関数として反射信号のディップが、最小の絶対値を有する。
【0108】
８６において、周波数がｆｒｅｓで識別され、以下の３つの条件を満たすカッター電圧範囲Ｖｃ，ｍｉｎからＶｃ，ｍａｘが決定される：
【0109】
ａ．ヒステリシスループ後の測定値の再現性によって測定されるように、範囲はヒステリシスフリーである。
【0110】
ｂ．超伝導ギャップよりも十分上で測定された局所コンダクタンス（例えばAlの場合１ｍＶ）は、０．０５ｅ２／ｈと０．２ｅ２／ｈの間である。
【0111】
ｃ．標準的な低周波ロックイン増幅器技術で測定された非局所コンダクタンス信号は、ノイズレベルを超える。
【0112】
プランジャとカッターとの間の著しい静電クロストーク（幾何学形状及び材料固有）の場合、このステップは、プランジャ－ゲート電圧の異なる値に対して繰り返されてもよい。
【0113】
８８において、ＲＦ読み出し電力が最適化される。いくつかの例では、この動作は、明確に定義されたコヒーレンスピークを有する明確なギャップを示すカッター空間内の領域を見つけることを含む。この目的のために、各側のＲＦ読み出し電力は、走査され、サンプル（フリッジ（fridge）の下部）で－８０ｄＢｍから－１３０ｄＢｍまで１ｄＢステップで測定される。各ＲＦ電力について、バイアス電圧の高速走査は、－１．５Δ０から１．５Δ０（Δ０は、Alに対して－３５０μＶから３５０μＶのバイアス範囲をもたらす親超伝導体のギャップである）までのそれぞれの側で、最大ステップサイズ５μＶで行われ、反射ＲＦ信号を測定する。各側について、測定における特徴を広げない最大ＲＦ電力、例えばコヒーレンスピークを見つけ、作動ＲＦ電力として設定する。
【0114】
９０において、磁場角度は、半導体ワイヤに平行になるように較正される。このために、磁場は、超伝導ギャップが、半導体ワイヤに平行な磁場に対しては閉鎖されないが、半導体ワイヤに垂直な磁場に対してはサイズが大幅に縮小される値に設定され、例えばInAs及びInSb SAGに対しては５００ｍＴである。磁場角度は、ワイヤ幾何学形状からの期待値付近で走査され、角度の各値に対して、デバイスの片側のバイアスは、－１．５Δ０から＋１．５Δ０（Alの場合は－３５０μＶから＋３５０μＶ）まで、最大ステップサイズ５μＶで走査される。次に、反射ＲＦ信号が測定される。磁場角度は、最大ギャップが得られる角度に設定される。ここでの目的は、方位角と極角の両方で２°よりも良好な位置合わせ精度を得ることである。
【0115】
９２において、超伝導体バルクギャップが閉じる最大磁場Ｂｍａｘが決定される。９４において、磁場は、ＲＦ－ＤＣ較正を行うために、１００ｍＴのステップで０ＴからＢｍａｘまで走査される。各フィールド値に対して、以下の追加の較正が実行される。
【0116】
９６において、最適なＲＦ読み出し周波数が測定される。これは、ステップ８４の繰り返しとして行われることができる。しかしながら、読み出し周波数が識別されると、より迅速な方法に従うことができる。一例では、カッターゲート電圧は、Ｖｃ，ｒｅｓに設定され、ここで、周波数の関数としての反射ＲＦ信号のディップは、ゼロ磁場で最小絶対値を有した。ＲＦ反射信号は、５０ＭＨｚから最新の磁場値に対して見つかった共振周波数の各側まで、ＲＦ周波数の関数として測定される。先に見つかったディップに最も近いＲＦ信号の大きさのディップを見つけ、ＲＦ読み出し周波数として設定する。この測定の結果はデータベースに保存されてよい。
【0117】
９８において、ＲＦ－ＤＣ較正曲線が測定される。両側で、バイアス電圧は、超伝導ギャップより上になるように、高バイアス（例えばAlについては１ｍＶ）に設定される。それぞれのカッターゲート電圧は、開チャネル設定点（すなわち、典型的には、InAsの場合は０Ｖ、InSbの場合は１Ｖ）からピンチオフ電圧を超えて１００ｍＶまで走査される。各カッター電圧について、局所コンダクタンスは、反射ＲＦ信号と同様に、それぞれの側のロックイン増幅器で測定される。この測定の結果は、後に反射ＲＦ信号とコンダクタンスとの間の較正関数を確立するためにデータベースに保存される。
【0118】
１００において、磁場は再び０Ｔに設定される。１０２において、磁場は、ΔＢのステップで、０ＴからＢｍａｘまでランプされる。磁場ステップΔＢは、ｇ因子に依存し、磁場とともに動く状態を追跡することができるようなものである。InAs又はInSb SAGの妥当な範囲は１０ｍＴ≦ΔＢ≦５０ｍＴである。磁場の各値に対して、次の追加のステップが実行される。
【0119】
１０４において、カッターゲート電位は、Ｎｃ＝１５ステップでＶｃ，ｍｉｎからＶｃ，ｍａｘまで各側で独立に走査され、合計２Ｎｃ構成を得る。このような独立した走査は、カッター－プランジャのクロストークのためのレバーアーム及びカッターゲート走査の範囲が、有効なプランジャ電圧をプランジャ電圧ステップのサイズをより大きく変化させないほど十分小さい場合に、局所コンダクタンス測定に対して正当化される。各カッターゲートの構成に対して、次の測定が実行される。電圧制限Ｖｃ，ｍｉｎ及びＶｃ，ｍａｘは、８６において決定されるとおりである。
【0120】
１０６において、各側のプランジャ電圧及びバイアス電圧の高速走査が実行される。プランジャ電圧は、Ｖｐ，ｍａｘからＶｐ，ｍｉｎまで走査される。プランジャ境界は材料固有であり、上下の破壊電圧（破壊電圧Ｖｂｒｅａｋの８０％で停止）によって、及び関心領域の可能な範囲によって制限される。後者は、完全にギャップのないレジームから完全な枯渇（depletion）までに及び、理論入力を必要とする。プランジャ走査の分解能は、ギャップを横切る個々のサブギャップ状態を分解するのに十分である必要がある（レバーアームに依存する）。プランジャゲートの各値に対して、その端子におけるバイアス電圧は、－１．５Δ０から＋１．５Δ０（Alについては－３５０μＶから＋３５０μＶ）まで、５μＶ以下の分解能で走査される。反射ＲＦ信号は、プランジャとバイアス電圧の関数として測定される。結果として得られる二次元走査はデータベースに保存される。他の例では、ＲＦは、ゼロバイアスに近い狭いバイアス範囲でのＤＣ測定で置き換えることができる。
【0121】
方法６２Ａの出力として生成されるマッピングデータは、以下を含む：
【0122】
１．左側と右側の２つの２Ｄカッターフィールド走査からなるキャリブレーションデータセット。この走査の各点について、３つのパラメータ、すなわち、ＲＦ同相成分（in-phase component）と、ＲＦ逆相成分（out-of-phase component）と、それぞれの側のコンダクタンスが測定される。
【0123】
２．２つの５Ｄフィールド・左カッター・右カッター・プランジャ・バイアス走査を含む測定データセットであり、ここで、バイアス走査は左と右で行われる。この走査の各点について、２つのパラメータ、すなわち、ＲＦ同相成分とＲＦ逆相成分が測定される。
【0124】
この段階におけるデータ分析の目標は、パラメータ空間において、完全トポロジカル相を含む可能性のある有望な領域を識別することである。図９は、マッピングデータの分析によって、半導体－超伝導体ヘテロ接合の完全トポロジカル相と一致するパラメータ空間の１つ以上の領域を見つける追加の態様を示す。
【0125】
方法６４Ａの１０８において、ＲＦ信号入力は、伝達関数を定義するためにキャリブレーションデータセットを使用してコンダクタンスに変換される。１１０において、（フィールド、プランジャ、カッター）パラメータ空間の各点は、その点で測定されたバイアストレースから、それぞれの左端子及び右端子の局所コンダクタンスＧｌｌ、Ｇｒｒを入力として使用して、（潜在的に）トポロジカル又は自明として分類される。一例では、分類は、両方のコンダクタンストレースにおけるＺＢＰの存在をチェックしてよい。
【0126】
マッピングデータの分析は、ＲＦ又はサブＲＦ測定のいずれかから得られた両側ＺＢＰデータに対する密度ベースのクラスタリングを含む。１１２において、トポロジカルとして分類された点のクラスタを見つけ、パラメータ空間における体積又は形状がトポロジカル相と両立しないと考えられるクラスタがフィルタアウトされる。いくつかの例では、クラスタ体積は、プランジャ電圧－磁場空間において０．０３Ｖ×Ｔより大きくなければならない。フィルタリングから生き残ったクラスタは、トポロジカル相の存在にとって有望な領域である。いくつかの例では、このステップは、あらゆる２Ｄプランジャ・フィールド走査に対して密度ベースのクラスタリングを使用して実装されてよく、ゼロ磁場に広がる領域を除外してよい。１１４において、有望な領域は、それらがトポロジカル相を含む可能性によってランク付けされる。いくつかの例では、ランキングスコアは、各クラスタの平均プランジャゲート電圧によって決定され、優先度は、より多くの負のゲート電圧に関連付けられる。
【0127】
図１０は、方法６４Ａによるマッピングデータの分析の態様を示す。この分析は、長さＬ＝３μｍ、平均自由行程３μｍのInSb/Alナノワイヤのシミュレーションされたデータセットを使用して図示され、検証される。プランジャゲート（Ｖ単位）と磁場（Ｔ単位）の関数として、図面は左から右に以下を示している：散乱行列から計算されるトポロジカルインデックスＱと；１が、デバイスの両側に存在するＺＢＰに対応する、バイナリアレイと；対応するクラスタのスコア（より小さいことはより良好であることに対応する）に対応するクラスタカラーを有するクラスタ化されたＺＢＰブールデータ。このようなデータを用いて、更なる分析のために、真のトポロジカル領域を含む領域を見つけることが可能である。
【0128】
方法５６のマッピングフェーズ５８で実行されるデータ分析の結果は、後続の精緻化フェーズ６０で行われる測定を決定する。上記のランク付けにおける有望な領域ごとに、その領域を囲むフィールド、プランジャ及びカッター値の範囲が、精緻化フェーズの入力として指定される。いくつかの例では、精緻化フェーズは、ランク付けの順序で、様々な識別された領域に対して実行されてもよい。デバイスがアイドル状態である間に発生する可能性のあるゲートドリフト、ゲートジャンプ及び他の問題の影響を最小限にするために、マッピングフェーズにおける測定の終了と精緻化フェーズにおける測定の開始との間の待ち時間を最小限にする必要がある。この理由から、上記で概説したデータ分析を時間効率の良い方法で実行することが重要である。ＲＦ測定フェーズで生成される生データは非常に大きい可能性があることに留意されたい：この種の既存のＲＦデータセットは、合計サイズが１００ＧＢを超え、縮小と分析には数時間かかる。
【0129】
精緻化フェーズ６０の詳細
有望な領域をより詳細に調べるために、精緻化フェーズが行われる。実装に応じて、精緻化フェーズは、ＲＦ又はＤＣ／サブＲＦ測定のいずれかを使用して行われてよい。一例では、評価されているデバイスの差動コンダクタンス（differential conductance）は、図１１に表されるように、標準的な低周波ロックイン増幅器技術を使用して測定されることができる。全コンダクタンス行列は、２つの異なるＡＣ励起周波数ｆｌ及びｆｒで、それぞれ左及び右端子５４においてＤＣバイアス電圧Ｖｂｉａｓ，ｌ／ｒ及びＡＣ電圧δＶｌ／ｒを印加することによって測定される。これらの周波数は、システム内のローパスフィルタのカットオフ値よりも低く、かつ寄生容量の影響を最小限に抑えるのに十分低くなければならない。これを保証するために、電圧励起に対する電流の位相シフトは、１０°未満でなければならない。左側又は右側に流れる同相ＡＣ電流δＩｌ／ｒは、中央の超伝導リードを接地した状態で測定される。スプリアス分圧器効果を抑制するために、接地への接続は、他の２つの線の抵抗と比較して、低オーム（すなわち、典型的には、数ｋΩ未満）であることが必要である。そのために、ローパスフィルタを適宜設計され得るか、あるいは超伝導リードはＰＣＢレベルで接地され得る（冷接地（cold ground））。
有望な領域をより詳細に調べるために、精緻化フェーズが行われる。実装に応じて、精緻化フェーズは、ＲＦ又はＤＣ／サブＲＦ測定のいずれかを使用して行われてよい。一例では、評価されているデバイスの差動コンダクタンス（differential conductance）は、図１１に表されるように、標準的な低周波ロックイン増幅器技術を使用して測定されることができる。全コンダクタンス行列は、２つの異なるＡＣ励起周波数ｆｌ及びｆｒで、それぞれ左及び右端子５４においてＤＣバイアス電圧Ｖｂｉａｓ，ｌ／ｒ及びＡＣ電圧δＶｌ／ｒを印加することによって測定される。これらの周波数は、システム内のローパスフィルタのカットオフ値よりも低く、かつ寄生容量の影響を最小限に抑えるのに十分低くなければならない。これを保証するために、電圧励起に対する電流の位相シフトは、１０°未満でなければならない。左側又は右側に流れる同相ＡＣ電流δＩｌ／ｒは、中央の超伝導リードを接地した状態で測定される。スプリアス分圧器効果を抑制するために、接地への接続は、他の２つの線の抵抗と比較して、低オーム（すなわち、典型的には、数ｋΩ未満）であることが必要である。そのために、ローパスフィルタを適宜設計され得るか、あるいは超伝導リードはＰＣＢレベルで接地され得る（冷接地（cold ground））。
【0130】
この３端子セットアップは、左（ｌ）端子と右（ｒ）端子との間のコンダクタンス行列Ｇの４つの要素のすべてを測定することができる：
【数11】
【0131】
コンダクタンス行列の要素Ｇｌｌ＝ｄＩｌ／ｄＶｌ及びＧｒｒ＝ｄＩｒ／ｄＶｒは、「局所コンダクタンス」と呼ばれ、要素Ｇｌｒ＝ｄＩｌ／ｄＶｒ及びＧｒｌ＝ｄＩｌ／ｄＶｒは、「非局所コンダクタンス」と呼ばれる。
【0132】
精緻化測定６６のための入力は、更なる調査のための候補である（カッターゲート、プランジャゲート、フィールド）空間内の領域を含む。プランジャゲート／フィールド空間における領域のサイズは、いくつかの例では、２０％だけ増加されて、精緻化測定が、各領域を取り囲むトポロジカル相転移を完全に捕捉すること確実にする。
【0133】
図１２は、パラメータ空間の１つ以上のマッピングされた領域の各々において、半導体－超伝導体ヘテロ接合のサブＲＦコンダクタンスを測定して、精緻化データを取得する追加の態様を示す。特に、方法６６Ａは、半導体－超伝導体ヘテロ接合のエネルギギャップを抽出するのに適した局所及び非局所コンダクタンス測定を記載する。
【0134】
方法６６Ａの１１６において、磁場は、候補領域における最小磁場値（field value）に設定される。この磁場は、候補領域で閉じているかどうかを観察する目的で、誘起されたギャップが依然として開いているのに十分低くなければならない。１１８において、カッターゲートは、例えば候補領域内の中央値に設定される。１２０において、ＶＬ及びＶＲの小さなバイアス電圧オフセットに対して補正が適用されて（図１１を参照されたい）、局所信号及び非局所信号の反対称成分の抽出が簡単であることを確実にする。これは、ＶＬ－ＶＲパラメータ空間における合計絶対電流（|ＩＬ|＋|ＩＲ|）の最小値を見つけることによって達成することができる。１２２において、磁場は、ΔＢのステップで、候補領域内でランプされる。磁場の各値に対して、バイアスプランジャ走査が、すぐ下で説明されるように実行される。
【0135】
１２４において、プランジャ電圧は、探索される領域の最大プランジャ電圧（Ｖｐ，ｍａｘ）に設定される。プランジャ電圧は、ΔＶｐのステップで、Ｖｍａｘから探索される領域の最小プランジャ電圧Ｖｐ，ｍｉｎまで走査される。他の例では、プランジャ電圧は反対方向に走査されてもよい。各プランジャ電圧値に対して、左端子のバイアス電圧は、－５０μＶから＋５０μＶまで５μＶステップで走査される。データが、トポロジカルギャップがこのウィンドウの外側にあることを示す場合、次いで、走査はより大きなウィンドウサイズで繰り返される。結果として得られる二次元走査はデータベースに保存される。
【0136】
より遅い全コンダクタンス行列測定によって生成される精緻化データは、候補領域ごとのデータセットである。各データセットは、２つの３Ｄフィールド・プランジャ・バイアス走査から成り、ここで、バイアスは左側と右側で別々にスキャンされる。走査の点ごとに、２つのパラメータ、すなわち、左側のコンダクタンスと、右側のコンダクタンスが測定される。いくつかの例では、例えばカッター電圧の走査も含めることができるように、データセットの次元数を増加させることができる。いくつかの例では、各コンダクタンスは、デバイスの対応する側の全コンダクタンス行列を含んでよい。
【0137】
図１３は、精緻化データの分析によって、方法６６Ａにおいて調査されたパラメータ空間の１つ以上の領域のうちの少なくとも１つについて、パラメータ空間における完全なトポロジカル相の境界と、半導体－超伝導体ヘテロ接合のトポロジカルギャップを見つける追加の態様を示す。いくつかの例では、図示される方法は、各有望な領域に対して反復的に実行される。
【0138】
方法６８Ａの１２６において、方法６４Ａのステップ１１０が、測定された領域が依然として有望であることを検証するために、及び潜在的に候補トポロジカル領域の境界を調整するために、繰り返される。この時点で、精緻化データの分析は、パラメータ空間の１つ以上の領域の各々の境界においてギャップ閉鎖を検証することを含む。１２８において、非局所コンダクタンス信号に基づいて、有望な領域の境界のどの部分がギャップなしであるかを決定するためのチェックが実行される。１３０において、領域ｊ内の各点ｉに対するギャップΔ（ｊ）のサイズが、非局所コンダクタンスを閾値処理することによって抽出される。１３２において、ギャップなし境界の範囲に基づいて、及び候補トポロジカル領域内のギャップの値に基づいて、スコアが領域に割り当てられる。スコアは、有望な領域が実際にトポロジカルであり、ギャップがある可能性を反映している。いくつかの例では、スコアＳは、Ｓｉ＝Ｘ・中央値ｉ（Δ（ｊ））によって定義される。１３４において、各トポロジカル領域内の最大ギャップが、誤差の推定値とともに取得される。いくつかの例では、エラーバーは、最大ギャップの点における非局所コンダクタンスの閾値処理における不確実性によって決まる。このスコアは、代替スコアの例として、中央値ギャップが最大値によって置き換えられた可能なスコアのうちの１つである。
【0139】
この分析の出力は、方法５６のマッピングフェーズ５８において識別される領域に対応する確率のセット、すなわち、完全なトポロジカル相をホストする確率を含む。各確率に関連付けられるものは、（非自明な）領域の各々の内側の最大（トポロジカル）ギャップである。図１４は、図１０と同じシミュレーションを使用した、方法６８Ａに従う精緻化データの分析の態様を示す。左から右に：非局所データから抽出されたギャップ；領域内の平均ギャップとギャップなしの境界のパーセンテージを掛けたものとして定義されるＺＢＰクラスタのスコア；ＺＢＰクラスタのスコアは中央の図と同じであるが、平均ギャップが領域内のギャップの中央値で置き換えられたものを示す。領域内の最大ギャップは１７５μｅＶである。したがって、方法５６全体の出力は、各有望な領域におけるトポロジカルギャップの値及び探索されたパラメータ空間内におけるその位置の推定値である。
【0140】
偽陽性及び偽陰性の詳細な例
準マヨラナの１つの可能性のある問題は、それらが真のトポロジカルレジームの前駆体として発生する可能性があることである。これは、トポロジカル領域が非トポロジカル準マヨラナレジームに（パラメータ空間内で）直接隣接する可能性があることを意味する。この場合、相関したＺＢＰの領域をクラスタ化する現在のアルゴリズムは、マッピングフェーズでは大きすぎる領域を識別する可能性がある。言い換えると、トポロジカル領域を含む一方で、識別された領域は、準マヨラナレジームのいくつかを含む、はるかに遠くまで広がる可能性がある。この場合、精緻化フェーズにおける現在の分析は、パラメータ空間の過剰（too much）をトポロジカルとして識別すること、又は準マヨラナレジームにおけるギャップ閉鎖／再解放がないためにトポロジカル領域を認識しないことによって、失敗するようにセットアップされる。
準マヨラナの１つの可能性のある問題は、それらが真のトポロジカルレジームの前駆体として発生する可能性があることである。これは、トポロジカル領域が非トポロジカル準マヨラナレジームに（パラメータ空間内で）直接隣接する可能性があることを意味する。この場合、相関したＺＢＰの領域をクラスタ化する現在のアルゴリズムは、マッピングフェーズでは大きすぎる領域を識別する可能性がある。言い換えると、トポロジカル領域を含む一方で、識別された領域は、準マヨラナレジームのいくつかを含む、はるかに遠くまで広がる可能性がある。この場合、精緻化フェーズにおける現在の分析は、パラメータ空間の過剰（too much）をトポロジカルとして識別すること、又は準マヨラナレジームにおけるギャップ閉鎖／再解放がないためにトポロジカル領域を認識しないことによって、失敗するようにセットアップされる。
【0141】
この問題の解決策は、パラメータ空間（特にフィールド－プランジャ空間）におけるギャップ閉鎖／再解放特徴の線を識別する、精緻化フェーズにおける別のクラスタリングアルゴリズムを実装し、次いで、これらの線と、相関したＺＢＰの領域との交点を決定して、トポロジカル相を見つけることである。これは主に、精緻化フェーズにおけるデータ分析の問題であることに留意されたい。マッピングフェーズは依然として、精緻化フェーズでより詳細に検討されるデータの有望な領域を識別するのに適している。
【0142】
データ分析における不安定な挙動は、固定されたカッター電圧に対するデータの切断（cut）に起因する可能性がある。安定性は、一方又は両方のカッターゲート電位を精緻化データ分析６８における追加の次元として使用することによって改善されることができる。これは、クラスタリングを改善し、利用可能なデータセットのより良好な使用を行うものとする。
【0143】
次の例は、準マヨラナ及び偽陰性に関連付けられる、半導体ワイヤの端部における滑らかな電位を扱う。長い範囲の不均質性（滑らかな電位変動）の存在は、ギャップ閉鎖／再解放の特徴を観察することをより困難にし、その結果、偽陰性につながる。興味深いことに、滑らかな電位変動は、準マヨラナモードが予想されるレジームでもある。ここでは、２つの効果の間の相互作用について議論する。
【0144】
準マヨラナモードが現れる典型的なシナリオは、システムがトポロジカル相の近くであるが外側にチューニングされるときである。具体的には、固定磁場で化学電位μがトポロジカル相に入るのに必要な臨界化学電位μｃよりも小さい例を考える。滑らかな電位変動を、空間的に変化する化学電位μ（ｘ）＝μ０Ｖ（ｘ）として解釈することができ、ここで、Ｖ（ｘ）は電位である。上記のシナリオでは、図１５に示されるように、半導体ワイヤの（ここでは右側）端部近くの電位ディップが、局所的にシステムをトポロジカルレジームμ（ｘ）＞μｃにチューニングすることが可能であり、これは、マヨラナモードの局所的なペアをもたらす。後者は、はるかに低い磁場での右端の局所コンダクタンスにおいて、半導体ワイヤのバルクにおけるトポロジカル相転移として現れる（これは、滑らかな電位変動が存在しない他の（左）端の局所コンダクタンスを介して読み取ることができる）。
【0145】
図１５は、１Ｄモデルの半導体ワイヤの右端にある滑らかな電位の効果を示す。左は、半導体ワイヤの自己エネルギ（オレンジ、上のパネル）を介して実装される超伝導シェルの電位（下パネル）と位置の空間依存性である。右は、非局所コンダクタンスの反対称部分を含むコンダクタンス行列である。非局所コンダクタンスにはギャップ再解放特徴がないことに留意されたい。相転移の特徴は弱いマヨラナ振動のオンセットだけである。
【0146】
具体的には、図１５の例では、固定された化学電位での相転移は、ＢＣ≒２．７Ｔである。Ｂ≒１Ｔ付近に現れる準マヨラナモードによるＺＢＰは、非局所コンダクタンスにギャップ閉鎖と再解放の特徴がないため、方法５６において、非トポロジカルとして正しくラベル付けされるであろう。しかしながら、トポロジカル相転移においてさえ、ギャップ閉鎖／再解放の特徴は見えない。その理由は、右側の滑らかな電位の下のシステムの部分は既に相転移を経ており、したがって、ＢがＢＣを横切るときにギャップが生じるからである。これは、バルクモードが右リードに一時的にのみ結合するので、相転移におけるバルクモードの信号を抑制する。この特定のモデルでは、トポロジカルギャップは１００μｅＶであり、したがって、現実的なシステムで予想されるよりも大きいことに留意されたい。より小さなギャップに対しては、非局所信号はより大きくなり、したがって、ギャップ閉鎖／再解放の特徴の強度が増加する。それにもかかわらず、有限サイズの振動の信号も強くなるので、ギャップ閉鎖／再解放を観察することは依然として困難なままである可能性がある。
【0147】
結論として、半導体ワイヤの端部における準マヨラナモードは非局所コンダクタンスでは偽陽性の特徴をもたらさないが、準マヨラナモードの存在は、システムがトポロジカルフェーズでチューニングされると、偽陰性の機会を増加させる。
【0148】
２つめの例は、偽陽性に関連付けられる、半導体ワイヤの中心における滑らかな電位を扱う。ここでは、システムのバルクは非トポロジカルであるが、半導体ワイヤの両端におけるＺＢＰと、ギャップ閉鎖（及び潜在的には再解放）として解釈することができる非局所コンダクタンスの非自明な特徴とを有することができることが識別された、唯一の例を議論する。
【0149】
このセットアップを図１６に示す。半導体ワイヤのバルクは非トポロジカルになるようにチューニングされるが、半導体ワイヤの中心における滑らかな電位バンプは電位のトポロジカルレジームに到達する。したがって、半導体ワイヤの中心で核形成するマヨラナゼロモードのペアを考えることができる。中心領域は、良好に分離されたマヨラナモードに対しては小さすぎるが、電位の滑らかさは半導体ワイヤの中心に近接しているが弱く結合した準マヨラナモードをもたらす可能性がある。
【0150】
有限サイズ効果に起因して、対応するゼロモードは、図１６に示されるように、各端におけるコンダクタンスにおける相関されたＺＢＰとしてプローブされることができる。さらに、中心の低エネルギモードは両側と重なるため、非局所コンダクタンスにも寄与し、これは、ギャップ閉鎖と誤解される可能性がある。
【0151】
図１６は、１Ｄモデルにおける半導体ワイヤの中心における滑らかな電位の効果を示す。左は、半導体ワイヤの自己エネルギ（オレンジ、上のパネル）を介して実装された超伝導シェルの電位（下のパネル）と位置の空間依存性である。右は、非局所コンダクタンスの反対称部分を含むコンダクタンス行列である。有限サイズ効果に起因して、中心領域で核形成した準マヨラナモードは、相関ＺＢＰとして見え、非局所コンダクタンスにも寄与することに留意されたい。
【0152】
図１７は、半導体ワイヤの中心に潜在的なバンプのある１Ｄモデルのギャップ法のフィールド／プランジャパラメータ空間にわたるデータ分析を示す。左は、検出されたＺＢＰである。右は、データから決定されたギャップである。この場合、ＺＢＰファインダは、２つの重複する領域、プランジャ＝０（バルクトポロジカル領域）を中心とする領域と、プランジャ＝０．００２５（中心バンプトポロジカル）を中心とする領域を検出する。中心に小さなトポロジカル領域が存在し、有限サイズ効果が重要であるため、このケースが偽陽性（バルクトポロジー領域の外側）を表すかどうかは不明である。実際、有限サイズ効果は、データから抽出された推定ギャップにおける領域の各々（中心とバルク）のギャップ閉鎖の特徴をもたらす。
【0153】
この問題となる例は、本明細書の方法で使用されるデータ分析の継続的開発の価値を示す。ＺＢＰのクラスタ化アルゴリズムでは、両方の領域（中心とバルク）を単一の領域として識別していることに留意されたい。この例は、トポロジカル領域に隣接する非トポロジカル領域が分離することが比較的困難であることがあり、データ分析において更なる精緻化を必要とすることがあることを示す。
【0154】
第３の例は、強い無秩序に起因する非トポロジカルなＺＢＰに関する。ここに表されるのは、強い無秩序性を持つ１次元モデルの例である。説明するため、図１８は、強く無秩序化された１Ｄモデルのフィールド／プランジャパラメータ空間にわたるデータ分析を示す。左は、相関ＺＢＰ（赤）の点である。右は、パラメータ空間内の各点における抽出されたギャップである。ＺＢＰは存在するが、図１８のデータは、相関ＺＢＰの領域がまばらであり、大部分が切断されていることを示している。したがって、強い無秩序領域を、識別された領域のサイズ及び連続性に関する要件を追加することによって、ギャップ法によって除外することができる。
【0155】
機器及び追加の方法
本明細書で開示される特徴及び実施例は、トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価する方法に関するが、そのような特徴及び実施例は、関連する機器にも適用可能である。図１９は、トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価するように構成された例示的な機器１３６の態様を示す。機器は、コントローラ１８Ｂを含む。コントローラは、少なくとも１つのプロセッサ２０Ｂと、プロセッサに動作可能に結合されるコンピュータメモリ２２Ｂを含む。コンピュータメモリは、プロセッサに、本明細書に記載される様々な測定及び分析方法を実行させる命令２４Ｂを保持するように構成される。そのために、プロセッサは、ＲＦアドミタンス測定デバイス１３８及びサブＲＦコンダクタンス測定デバイス１４０に動作可能に結合され得る。ＲＦアドミタンス測定デバイスは、図７に示されるような特徴を含んでよく、サブＲＦコンダクタンス測定デバイスは、図１１に示されるような特徴を含んでよい。図示される例では、機器１３６は、プロセッサを測定デバイスに結合し、また、制御信号をデバイス４８の静電ゲート及び磁石１４４に提供する、インタフェース１４２を含む。
本明細書で開示される特徴及び実施例は、トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価する方法に関するが、そのような特徴及び実施例は、関連する機器にも適用可能である。図１９は、トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価するように構成された例示的な機器１３６の態様を示す。機器は、コントローラ１８Ｂを含む。コントローラは、少なくとも１つのプロセッサ２０Ｂと、プロセッサに動作可能に結合されるコンピュータメモリ２２Ｂを含む。コンピュータメモリは、プロセッサに、本明細書に記載される様々な測定及び分析方法を実行させる命令２４Ｂを保持するように構成される。そのために、プロセッサは、ＲＦアドミタンス測定デバイス１３８及びサブＲＦコンダクタンス測定デバイス１４０に動作可能に結合され得る。ＲＦアドミタンス測定デバイスは、図７に示されるような特徴を含んでよく、サブＲＦコンダクタンス測定デバイスは、図１１に示されるような特徴を含んでよい。図示される例では、機器１３６は、プロセッサを測定デバイスに結合し、また、制御信号をデバイス４８の静電ゲート及び磁石１４４に提供する、インタフェース１４２を含む。
【0156】
本明細書に開示される特徴及び実施例は、トポロジカル量子コンピュータを構築するための方法に等しく関連する。図２０は、トポロジカル量子コンピュータを構築するための例示的な方法１４６の態様を示す。
【0157】
方法１４６の１４８において、電子アドミタンス試験をサポートするように構成された少なくとも３つの端子を有する半導体－超伝導体ヘテロ接合が製造される。６２において、半導体－超伝導体ヘテロ接合のＲＦ接合アドミタンスを測定し、マッピングデータを取得する。６４において、マッピングデータの分析により、半導体－超伝導体ヘテロ接合の完全トポロジカル相と一致するパラメータ空間の１つ以上の領域を見つける。６６において、パラメータ空間の１つ以上の領域の各々において、半導体－超伝導体ヘテロ接合のサブＲＦコンダクタンスを測定し、精緻化データを取得する。６８において、精緻化データの分析により、パラメータ空間の１つ以上の領域のうちの少なくとも１つに対して、パラメータ空間における完全トポロジカル相の境界、及び半導体－超伝導体ヘテロ接合のトポロジカルギャップを見つける。１５０において、半導体－超伝導体ヘテロ接合は、見つかった境界及びトポロジカルギャップがそれぞれの所定の範囲内にある場合、トポロジカル量子コンピュータのキュービットレジスタに組み込まれる。このようにして構築されたトポロジカル量子コンピュータの動作において、パラメータ空間における境界を特徴付ける１つ以上の値を、キュービットレジスタにおける半導体－超伝導体ヘテロ接合をアドレス指定するための調整パラメータとして使用してよい。
【0158】
多数の追加、省略及び変形も想定されるため、上記の図面又は説明のいかなる側面も、限定的な意味で理解されるべきではない。図６の文脈で上述したように、ｆｆ、マヨラナゼロモードは、３端子デバイス（例えば図５のデバイス４８）を使用して２つのフェーズで見つけることができ、第１フェーズ（すなわち、図６のマッピングフェーズ５８）では、測定はＲＦで行われ、第２フェーズ（すなわち、精緻化フェーズ６０）では、測定はより低い周波数又はＤＣで行われる。第１フェーズからの出力データのデータ分析は、第１フェーズの出力を第２フェーズにとって適切な入力に効果的に「変換」する。第２フェーズからの出力データの最終分析は、その後、トポロジカル量子コンピューティングに有用なトポロジカル領域の存在と範囲の予測の基礎となる。しかしながら、他の例では、ＲＦ及びＤＣ測定の離散的かつ完全位相と、データ分析の対応する離散的かつ完全位相は、必ずしも必要ではない場合がある。
【0159】
想定される変形の一例が図２１に示されており、これは、トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価するための例示的な方法５６’の態様を示す。方法５６’は、マッピングフェーズ５８’と精緻化フェーズ６０’を含む。６２’において、マッピングデータは、本明細書に記載されるように、半導体－超伝導体ヘテロ接合のＲＦアドミタンス及び／又はサブＲＦコンダクタンスを測定することによって取得される。６４’において、マッピングデータは、トポロジカル相と一致するパラメータ空間の領域を見つけるために分析される。６６’において、６４’において見つかった領域のいずれか、一部又はすべてに焦点を合わせて、半導体－超伝導体ヘテロ接合のＲＦアドミタンス及び／又はサブＲＦコンダクタンスを測定することによって、精緻化データを取得する。６８’において、各焦点領域における対応するトポロジカル相境界及びトポロジカルギャップを見つけるために、精緻化データが分析される。
【0160】
例えば類似の（例えば等価な）ハードウェア及び抽出方法が、ヘテロ接合デバイスのパラメータ空間全体又はその所定の領域における高速ＲＦ又はＤＣ測定を可能にし得るので、動作的に類似の測定は、離散的かつ完全フェーズへの分離なしに実行され得る。この場合、前述した第２測定フェーズ（図６の６８）のデータ分析は単一の測定フェーズに適用されてよい。この変形の利点は、速度（ＲＦ技術が使用される場合）又は完全性（サブＲＦ又はＤＣ測定がパラメータ空間の全体又はその所定の領域に適用される場合）のうちの一方であり得る。ゼロバイアスに近い小さなバイアスウィンドウのみがサブＲＦ技術で測定される場合、あるいは信号の第２及び第３高調波が測定される場合（上記参照）、別の利点は、速度と追加情報の組合せであってよい。
【0161】
いくつかの例では、２段階プロトコルは依然として、第１及び第２フェーズで実行されてよいが、両方のフェーズはＲＦ又はＤＣのいずれかであってよい。ここで、第２フェーズは、第１フェーズで明らかにされたサブ領域の高分解能走査であってもよい。各フェーズの結果に対して行われるデータ分析は、第２フェーズ（図６の６８）からのデータ分析と類似してもよく、第１フェーズの分析によって定義される出力領域は、第２フェーズの測定のための入力領域として機能する。
【0162】
いくつかの例では、測定の第１フェーズからのデータのリアルタイム分析は、精緻化の前にパラメータ空間全体がカバーされるのを待つのではなく、有望な領域が識別されるときに、測定の第２フェーズへの突然の移行をトリガしてよい。この変形は、特に、カバーされるべきパラメータ空間が非常に大きい場合、かつ／又は測定の第１フェーズが低周波又はＤＣ測定である場合、評価の全体的な時間を短縮し得る。
【0163】
いくつかの例では、データ取得のモードが２つのフェーズの間で交互になるように、第１フェーズ測定と第２フェーズ測定との間の双方向の遷移が可能にされ得る。このようにして、パラメータ空間の適応測定が実行され、見つかったパラメータ値の絞り込み精緻化、すなわち、高分解能走査が、必要なときにのみ実行される。この方法は、大きなパラメータ空間の効率的な走査をもたらし得る。より特定の例では、初期の第１フェーズ測定は、磁場及びゲート電圧ではきめを粗くされる（coarse-grained）ことがあるが、より高い分解能で関心領域をマッピングするために、断続的な第２フェーズデータ分析に続いて調整されてよい。同様に、初期ギャップ閉鎖が検出された後にバルクギャップ抽出を可能にするように、バイアス電圧範囲を動的に調整することができる。
【0164】
いくつかの例では、本明細書で考察される測定及び分析シーケンスのいずれかが、追加の接地端子を有するテトロンキュービットデバイス上で実行されてもよい。テトロンのものを接地させることにより、トポロジカルレジームに同時にチューニングされる２つの領域を通る輸送を測定することができる。これらの例では、２つの領域におけるプランジャ及びカッターゲートの調整は別々に実行され得るが、磁場は全体的に適用されてよい。ここで、パラメータに対するループは、外側ループが磁場ループであるように規定され、２つの領域の同時測定を可能にする。ここでのデータ分析は、例えば図１３のアプローチのように実施されてよいが、２つの領域のトポロジカルレジームが磁場値において重なる場合にのみ成功が主張される。このような調整後のキュービット動作のために、テトロンキュービットは、非接地状態で動作されてもよい。
【0165】
上記のテトロンキュービットの例に類似した例では、本明細書で考察される測定及び分析シーケンスのいずれかが、ヘキソン（hexon）キュービット上で又は多くのキュービットの集合上で、すなわちテトロン又はそれ以上で実行されてもよい。上記のテトロンキュービットの例との１つの違いは、３つ以上のトポロジカルレジームが磁場値において重なる場合にのみ成功が主張される可能性があることである。
【0166】
上記の２つの例の更なる変形例では、既存の（すなわち、ネイティブな）テトロン及び／又はヘキソン端子のいずれか１つを接地端子として使用してよい。ここでは、デバイスを通る電流経路を使用して、３端子のような測定のために個々のキュービットを接地する。この変形例では、本明細書で考察される測定及び分析シーケンスのいずれかが、同じキュービット内の異なるセグメントで直列に実行されてよいが、異なるキュービットにわたって並列に実行されてもよい。キュービットの並列問い合わせは、個々の問い合わせによって識別される関心領域を更に定義するために使用されてもよい。どちらの方法でも、一方のセグメントの端部は、カッターゲートを可能な限り開くことによって設置のために使用され、他方のセグメントが測定される。テトロン又はヘキソンキュービットのいずれかに対して、そのようなアプローチは、トポロジカルレジームにチューニングされる領域のサブセットに対して少なくとも２回プロトコルを実行することを伴う。
【0167】
いくつかのシナリオでは、これらの追加の例は、トポロジカル量子コンピュータのチューニング速度を向上させ、取得されるトポロジカル相の信頼性も高め得る。
【0168】
追加のコンテキストのために、関心のある読者は以下の参考文献を参照されたい。
【0169】
T. O. Rosdahl, A. Vuik, M. Kjaergaard, and A. R. Akhmerov, Andreev rectifier: A nonlocal conductance signature of topological phase transitions, Phys. Rev. B 97, 045421 (2018).
【0170】
Jeroen Danon, Anna Birk Hellenes, Esben Bork Hansen, Lucas Casparis, Andrew P. Higginbotham, and Karsten Flensberg, Nonlocal conductance spectroscopy of Andreev bound states: Symmetry relations and BCS charges, arXiv:1905.05438 [cond-mat] (2019), arXiv:1905.05438 [cond-mat].
【0171】
G. C. Menard, G. L. R. Anselmetti, E. A. Martinez, D. Puglia, F. K. Malinowski, J. S. Lee, S. Choi, M. Pendharkar, C. J. Palmstrom, K. Flensberg, C. M. Marcus, L. Casparis, and A. P. Higginbotham, Conductance-matrix symmetries of a three-terminal hybrid device, arXiv:1905.05505 [cond-mat] (2019), arXiv:1905.05505 [cond-mat].
【0172】
Davydas Razmadze, Deividas Sabonis, Filip K. Malinowski, Gerbold C. Menard, Sebastian Pauka, Hung Nguyen, David M.T. van Zanten, Eoin C.T. O’Farrell, Judith Suter, Peter Krogstrup, Ferdinand Kuemmeth, and Charles M. Marcus, Radio-Frequency Methods for Majorana-Based Quantum Devices: Fast Charge Sensing and Phase-Diagram Mapping, Phys. Rev. Applied 11, 064011 (2019).
【0173】
MITEQ AFS4-00100800-14-10P-4.
【0174】
添付Ａ－ Protocol to find a topological phase in a three-terminal proximitized nanowire device.
【0175】
結論
結論として、本開示の一態様は、トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価する方法に向けられる。本方法は：半導体－超伝導体ヘテロ接合の無線周波（ＲＦ、radio-frequency）接合アドミタンスと、半導体－超伝導体ヘテロ接合の非局所コンダクタンスを含むサブＲＦコンダクタンスとの一方又は両方を測定して、マッピングデータ及び精緻化データを取得するステップと；マッピングデータの分析によって、半導体－超伝導体ヘテロ接合の完全トポロジカル相と一致するパラメータ空間の１つ以上の領域を見つけるステップと；精緻化データの分析によって、パラメータ空間内の完全トポロジカル相の境界と、パラメータ空間の１つ以上の領域のうちの少なくとも１つに対する半導体－超伝導体ヘテロ接合のトポロジカルギャップとを見つけるステップと；を含む。本方法は、トポロジカル量子コンピュータの構築において、及びそのように構築されたトポロジカル量子コンピュータにおいて、多くの有利な技術的効果を提供する。これらの技術的効果の中には、トポロジカルコンピュータのキュービットが正確にスクリーニングされ、チューニングされて、性能が改善されるという効果がある。
結論として、本開示の一態様は、トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価する方法に向けられる。本方法は：半導体－超伝導体ヘテロ接合の無線周波（ＲＦ、radio-frequency）接合アドミタンスと、半導体－超伝導体ヘテロ接合の非局所コンダクタンスを含むサブＲＦコンダクタンスとの一方又は両方を測定して、マッピングデータ及び精緻化データを取得するステップと；マッピングデータの分析によって、半導体－超伝導体ヘテロ接合の完全トポロジカル相と一致するパラメータ空間の１つ以上の領域を見つけるステップと；精緻化データの分析によって、パラメータ空間内の完全トポロジカル相の境界と、パラメータ空間の１つ以上の領域のうちの少なくとも１つに対する半導体－超伝導体ヘテロ接合のトポロジカルギャップとを見つけるステップと；を含む。本方法は、トポロジカル量子コンピュータの構築において、及びそのように構築されたトポロジカル量子コンピュータにおいて、多くの有利な技術的効果を提供する。これらの技術的効果の中には、トポロジカルコンピュータのキュービットが正確にスクリーニングされ、チューニングされて、性能が改善されるという効果がある。
【0176】
いくつかの実装において、この方法の測定は、第１フェーズ及び第２フェーズで行われ、ここで、マッピングデータは第１フェーズで取得され、精緻化データは第２フェーズで取得され、第２フェーズは、マッピングデータの分析によって見つかるパラメータ空間の１つ以上の領域のサブ領域の走査を含む。この変形は、スクリーニング／チューニングプロセスにおける改善された効率という追加の技術的効果を提供する。いくつかの実装では、方法は、マッピングデータの分析に応じて、第１フェーズから第２フェーズに突然移行するステップを更に含む。いくつかの実装では、測定は、パラメータ空間の適応測定を行うために、第１フェーズと第２フェーズとの間で交互に行われる。これらの特徴は、改善されたスクリーニング及びチューニング性能のために、パラメータ空間の効果的な同時探索と、関心領域におけるトポロジカルギャップのピンポイント化という追加の技術的効果を提供する。いくつかの実装では、測定は、第１フェーズにおける磁場及び／又はゲート電圧において、第２フェーズにおけるものよりも粗粒にされる（coarsely grained）。いくつかの実装では、本方法は、初期ギャップ閉鎖が検出された後にバルクギャップ抽出を可能にするために、第１フェーズと第２フェーズとの間でバイアス電圧範囲を動的に調整するステップを更に含む。いくつかの実装では、マッピングデータの分析は、半導体－超伝導体ヘテロ接合の両端からのゼロバイアスピークデータに対する密度ベースのクラスタリングを含む。いくつかの実装では、本方法は、カッターゲート電圧の変動に対するゼロバイアスピーク（ＺＢＰ、zero-bias peak）の安定性をチェックすることによって、１つ以上の領域の各々におけるゼロバイアスピーク（ＺＢＰ）を妥当性検証するステップを更に含む。いくつかの実装では、精緻化データの分析は、パラメータ空間の１つ以上の領域の各々の境界におけるギャップ閉鎖を検証することを含む。いくつかの実装では、半導体－超伝導体ヘテロ接合は、同様に準備された半導体－超伝導体ヘテロ接合のシリーズうちの１つであり、本方法は、別の同様に作製された半導体－超伝導体ヘテロ接合におけるトポロジカル領域を見つける確率を計算するために、上記シリーズにわたるゼロバイアスピークデータのメタ分析を更に含む。これらの変形は、トポロジカルキュービットのスクリーニング及びチューニングにおいて、追加の有用なプロセスを統合する追加の技術的効果を提供する。いくつかの実装では、サブＲＦコンダクタンスを測定することは、半導体－超伝導体ヘテロ接合のエネルギギャップを識別及び／又は抽出するのに適した局所及び非局所コンダクタンス測定を実行することを含む。いくつかの実装では、半導体－超伝導体ヘテロ接合は、半導体ワイヤと、半導体ワイヤの両端でアドミタンス及びコンダクタンス測定をサポートする少なくとも３つの端子とを含む。いくつかの実装では、半導体－超伝導体ヘテロ接合は、複数の静電制御端子を含む。これらの変形は、キュービット構造のアクセス可能な特徴を介して、キュービットのスクリーニング及びチューニングを実施する追加の技術的効果を提供する。
【0177】
本開示の別の態様は、トポロジカル量子コンピュータのキュービットレジスタで使用するための半導体－超伝導体ヘテロ接合を評価するように構成された機器に向けられる。本機器は、プロセッサと、プロセッサに動作可能に結合されるコンピュータメモリとを有するコントローラを備え、コントローラは：半導体－超伝導体ヘテロ接合の無線周波（ＲＦ）接合アドミタンスと、半導体－超伝導体ヘテロ接合の非局所コンダクタンスを含むサブＲＦコンダクタンスとの一方又は両方を測定して、マッピングデータ及び精緻化データを取得し、マッピングデータの分析によって、半導体－超伝導体ヘテロ接合の完全トポロジカル相と一致するパラメータ空間の１つ以上の領域を見つけ、精緻化データの分析によって、パラメータ空間内の完全トポロジカル相の境界と、パラメータ空間の１つ以上の領域のうちの少なくとも１つに対する半導体－超伝導体ヘテロ接合のトポロジカルギャップとを見つけるように構成されている。これは、スクリーニング／チューニングする機器の効率を改善させるという技術的効果を提供する。
【0178】
いくつかの実装において、機器は、ＲＦアドミタンス測定デバイス及び／又はサブＲＦコンダクタンス測定デバイスに動作可能に結合される。
【0179】
本開示の別の態様は、トポロジカル量子コンピュータを構築する方法に関する。本方法は：電子アドミタンス試験をサポートするように構成される少なくとも３つの端子を有する半導体－超伝導体ヘテロ接合を製造（fabricating）するステップと；半導体－超伝導体ヘテロ接合の無線周波（ＲＦ）接合アドミタンスと、半導体－超伝導体ヘテロ接合の非局所コンダクタンスを含むサブＲＦコンダクタンスとの一方又は両方を測定して、マッピングデータ及び精緻化データを取得するステップと；マッピングデータの分析によって、半導体－超伝導体ヘテロ接合の完全トポロジカル相と一致するパラメータ空間の１つ以上の領域を見つけるステップと；精緻化データの分析によって、パラメータ空間における完全トポロジカル相の境界と、パラメータ空間の１つ以上の領域のうちの少なくとも１つに対する半導体－超伝導体ヘテロ接合のトポロジカルギャップとを見つけるステップと；見つかった境界及びトポロジカルギャップがそれぞれの所定の範囲内にあることを条件として、トポロジカル量子コンピュータのキュービットレジスタ内に半導体－超伝導体ヘテロ接合を組み込むステップとを含む。この方法は、構築される量子コンピュータのキュービットの改善されたスクリーニング及びチューニングの技術的効果を提供する。
【0180】
いくつかの実装では、パラメータ空間内の境界を特徴付ける１つ以上の値が、キュービットレジスタ内の半導体－超伝導体ヘテロ接合を扱うためのチューニングパラメータとして使用される。いくつかの実装では、半導体－超伝導体ヘテロ接合は、追加の接地端子を有するテトロン－キュービットデバイス内に配置され、トポロジカルレジームにチューニングされた対向領域を通る輸送が同時に測定される。いくつかの実装では、半導体－超伝導体ヘテロ接合は、ヘキソン－キュービットデバイス内に配置される。いくつかの実装では、半導体－超伝導体ヘテロ接合は、本方法おいて接地端子として使用されるネイティブ端子を有するテトロン又はヘキソン－キュービットデバイス内に配置され、ここで、デバイスを通る電流経路は、３端子類似の測定のために個々のキュービットを接地するために使用される。これらの変形は、この分野で特に現在関心のあるトポロジカルな量子コンピュータアーキテクチャにこの方法を拡張する追加の技術的効果を提供する。
【0181】
本開示の別の態様は、トポロジカル相の抽出に対する２段階アプローチに向けられる。重要なことに、これは、段階による分離を含み、その後、マッピングフェーズは、依然として偽陽性を生成しながら、パラメータ空間の広範な探索を可能にし、精緻化ステージは、マッピングフェーズから関心領域をゆっくりとスキャンする偽陽性を取り除くことを可能にする。本開示の別の態様は、予測トポロジカル領域を抽出するために、両側ＺＢＰデータに対して密度ベースのクラスタリングアルゴリズムを使用することに向けられる。重要なことに、これには、この目的のために使用されるクラスタリングアルゴリズムを含む。有望な領域を見つけるための第１の体系的なアプローチと考えられる。本開示の別の態様は、ＲＦ測定における高速コンダクタンス抽出の目的のために、ＲＦとＤＣコンダクタンスとの間のマッピングに向けられる。重要なことに、これは、ＤＣコンダクタンス測定をバイパスし、依然として同じデータを抽出するためのマッピングの使用を含むが、より高速なＲＦ技術に起因してはるかに高速である。本開示の別の態様は、ピーク発見又は機械学習を使用するバイアストレースの分類に向けられる。重要なことに、これは、トポロジカルトレースの機械学習と、ピーク発見がどの程度優れているかの統計的特徴付けを含む。本開示の別の態様は、特に、実験的ノイズとともにバイアストレースを使用するか、又はバイアス／フィールド走査のフィルタリング及び平滑化を使用して、非局所コンダクタンストレースからギャップを抽出することに向けられる。重要なことに、これは自動ギャップ抽出を含む。本開示の別の態様は、疑わしいトポロジカル領域の境界におけるギャップ閉鎖をチェックすることによって、従来の方法の精度を改善することに向けられる。重要なことに、これは、領域をトポロジカル領域／自明な領域に分類するために、データからのギャップの抽出の適用を含む。本開示の別の態様は、同じ調製物の多くのデバイスにわたってトポロジカル領域を見つける確率を抽出するためのＺＢＰデータのメタ分析に向けられる。これは、トポロジカル相図を介して成長／製造方法を特徴付けるために使用することができる。本開示の別の態様は、トポロジカル量子コンピュータのキュービットをチューンアップするために上記のいずれかを使用することに向けられる。
【0182】
本明細書に記載された構成及び／又はアプローチは例示的性質であり、多くの変形が可能であるため、これらの具体的な実施形態又は実施例は限定的な意味で考慮されるべきではないことが理解されよう。本明細書に記載される具体的なルーチン又は方法は、任意の数の処理ストラテジのうちの１つ以上を表すことがある。このように、図示及び／又は説明される様々な動作は、図示及び／又は説明されたシーケンスで、他のシーケンスで、並列に、又は省略して実行されてよい。同様に、上述した処理の順序は変更されてもよい。
【0183】
本開示の主題は、本明細書に開示された様々なプロセス、システム及び構成、並びに他の特徴、機能、動作及び／又は特性のすべての新規かつ非自明な組合せ及び副次的組合せ、並びにそれらのあらゆる等価物を含む。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【国際調査報告】