知財求人 - 知財ポータルサイト「IP Force」
特表2024-511032単一光子イベント及び少なくとも２光子の時間同時計数イベントの検出、位置特定、及び信号伝達のためのシステム及び方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-03-12
(54)【発明の名称】単一光子イベント及び少なくとも２光子の時間同時計数イベントの検出、位置特定、及び信号伝達のためのシステム及び方法
(51)【国際特許分類】
H04N 25/707 20230101AFI20240305BHJP
H04N 25/47 20230101ALI20240305BHJP
H04N 25/773 20230101ALI20240305BHJP
H01L 31/107 20060101ALN20240305BHJP
【ＦＩ】
H04N25/707
H04N25/47
H04N25/773
H01L31/10 B
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023557095
(86)(22)【出願日】2022-03-18
(85)【翻訳文提出日】2023-11-15
(86)【国際出願番号】 IB2022052486
(87)【国際公開番号】W WO2022195549
(87)【国際公開日】2022-09-22
(31)【優先権主張番号】102021000006728
(32)【優先日】2021-03-19
(33)【優先権主張国・地域又は機関】IT
(81)【指定国・地域】
(71)【出願人】
【識別番号】501193001
【氏名又は名称】ポリテクニコ ディ ミラノ
【氏名又は名称原語表記】ＰＯＬＩＴＥＣＮＩＣＯ ＤＩ ＭＩＬＡＮＯ
【住所又は居所原語表記】Ｐｉａｚｚａ Ｌｅｏｎａｒｄｏ ｄａ Ｖｉｎｃｉ，３２２０１３３ ＭＩＬＡＮＯ－Ｉｔａｌｙ
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100135703
【弁理士】
【氏名又は名称】岡部 英隆
(74)【代理人】
【識別番号】100161883
【弁理士】
【氏名又は名称】北出 英敏
(72)【発明者】
【氏名】ヴィッラ，フェデリカ アルベルタ
(72)【発明者】
【氏名】ザッパ，フランコ
(72)【発明者】
【氏名】セヴェリーニ，ファビオ
(72)【発明者】
【氏名】マドニーニ，フランチェスカ
(72)【発明者】
【氏名】ブロンツィ，ダニーロ
【テーマコード（参考）】
5C024
5F149
【Ｆターム（参考）】
5C024CX03
5C024CY17
5C024CY47
5C024EX13
5C024GX14
5C024GY31
5C024GY45
5C024HX17
5C024HX23
5C024HX28
5C024HX29
5C024JX09
5C024JX46
5F149AA07
5F149XB38
(57)【要約】
本発明は、単一光子イベント及び少なくとも２光子の時間同時計数イベントの検出、位置特定、及び信号伝達のためのシステム及び方法に関する。システム（１００）は、ピクセル（１０）の少なくとも１つのアレイ（Ｍ；ＭＭ）を備え、そのそれぞれは、光検出器（１２）と、デジタル信号（Ｓｄ１、．．．、Ｓｄｘ）を出力するフロントエンド電子機器（１４）とを備える。システム（１００）はさらに、アレイ（Ｍ；ＭＭ）の各ピクセル（１０）に１つずつの複数のデジタル／アナログ変換器（２１）と、アナログ加算器ノード（２２）と、総合アナログ－デジタル変換器（２４）と、を含む、少なくとも１つのイベント検出電子機器（２０）を備える。複数のデジタル／アナログ変換器（２１）は、それぞれのピクセル（１０）から来るデジタル信号（Ｓｄ１、．．．、Ｓｄｘ）を対応アナログ信号（Ｓａ１、．．．、Ｓａｘ）に変換するように構成され、対応アナログ信号（Ｓａ１、．．．、Ｓａｘ）は、振幅と持続時間で量子化される。アナログ加算器ノード（２２）は、デジタル－アナログ変換器（２１）から来るアナログ信号（Ｓａ１、．．．、Ｓａｘ）を加算し、それによって合計アナログ信号（Ｓａ）を得るように構成されている。総合アナログ－デジタル変換器（２４）は、アナログ加算器ノード（２２）に動作可能に接続された、少なくとも１つの第１比較器（２５）および第２比較器（２６）を備える。第１比較器（２５）は、アナログ加算器ノード（２２）の出力信号（Ｓｏｕｔ）を、同時計数時間窓内での、第１所定値以上のピクセル数のトリガに対応する第１閾値（ＴＨ１）と比較するように構成されている。第２比較器（２６）は、アナログ加算器ノード（２２）の出力信号（Ｓｏｕｔ）を、同時計数時間窓内での、第２所定値以上のピクセル数のトリガに対応する第２閾値（ＴＨ２）と比較するように構成されている。第１比較器（２５）及び第２比較器（２６）は、時間同時計数窓内で、アレイ（Ｍ；ＭＭ）への入射光子数がトリガされたピクセル（１０）の第１値又は第２値以上になるとイベント検出を可能にするように、アナログ加算器ノードの出力信号（Ｓｏｕｔ）がそれぞれ第１閾値（ＴＨ１）又は第２閾値（ＴＨ２）を超えるとデジタル信号（Ｓｄ１Ｆ、．．．、ＳｄｙＦ）を出力する。
【特許請求の範囲】
【請求項1】
ピクセル（１０）の少なくとも１つのアレイ（Ｍ；ＭＭ）を備える、光子（Ｆ）のイベントを検出するシステム（１００）であって、各ピクセル（１０）は、光検出器（１２）、及びデジタル信号（Ｓｄ１、．．．、Ｓｄｘ）を出力するフロントエンド電子機器（１４）を備え、前記システムは、少なくとも１つのイベント検出電子機器（２０）を備え、前記少なくとも１つのイベント検出電子機器（２０）は、
－前記アレイ（Ｍ；ＭＭ）の各ピクセル（１０）に１つずつの複数のデジタル－アナログ変換器（２１）であって、各複数のデジタル－アナログ変換器（２１）は、それぞれの前記ピクセル（１０）から来る前記デジタル信号（Ｓｄ１、．．．、Ｓｄｘ）を、対応アナログ信号（Ｓａ１、．．．、Ｓａｘ）に変換するように構成され、前記対応アナログ信号（Ｓａ１、．．．、Ｓａｘ）は振幅及び持続時間で量子化される、複数のデジタル－アナログ変換器（２１）と、
－前記複数のデジタル－アナログ変換器（２１）が動作可能に接続されたアナログ加算器ノード（２２）であって、前記アナログ加算器ノード（２２）は、前記デジタル－アナログ変換器（２１）から来る量子化アナログ信号（Ｓａ１、．．．、Ｓａｘ）を加算して合計アナログ信号（Ｓａ）を取得するように構成された、アナログ加算器ノード（２２）と、
－前記アナログ加算器ノード（２２）に動作可能に接続された少なくとも１つの第１比較器（２５）及び第２比較器（２６）を備える総合アナログ－デジタル変換器（２４）と、
を備え、
前記第１比較器（２５）は、前記アナログ加算器ノード（２２）の出力信号（Ｓｏｕｔ）を、時間同時計数窓内での、第１所定値以上のピクセルの数のトリガに対応する第１閾値（ＴＨ１）と比較するように構成され、
前記第２比較器（２６）は、前記アナログ加算器ノード（２２）の前記出力信号（Ｓｏｕｔ）を、時間同時計数窓内での、第２所定値以上のピクセルの数のトリガに対応する第２閾値（ＴＨ２）と比較するように構成され、
前記第１比較器（２５）及び前記第２比較器（２６）は、前記時間同時計数窓内で前記アレイ（Ｍ；ＭＭ）への入射光子数が前記第１所定値又は前記第２所定値以上になるとイベント検出を可能にするように、前記アナログ加算器ノードの前記出力信号（Ｓｏｕｔ）がそれぞれ前記第１閾値（ＴＨ１）又は前記第２閾値（ＴＨ２）を超えると、デジタル信号（Ｓｄ１Ｆ、．．．、ＳｄｙＦ）を出力するように構成される、
システム（１００）。
【請求項2】
前記第１閾値（ＴＨ１）は、１以上のピクセル（１０）の数のトリガに対応し、前記第２閾値（ＴＨ２）は、２以上のピクセル（１０）の数のトリガに対応する、請求項１に記載のシステム（１００）。
【請求項3】
ユーザによって設定された時間同時計数光子（Ｆ）の閾値（ＴＨｔｏｔ）に達するとデジタルイベント信号（Ｓｄｅｖｅｎｔ）を生成するように構成された出力ブロック（２８）を、好ましくはマルチプレクサ（２８）を、さらに備える、請求項１又は請求項２に記載のシステム（１００）。
【請求項4】
前記アレイ（Ｍ；ＭＭ）の各ピクセル（１０）は、前記イベントデジタル信号（Ｓｄｅｖｅｎｔ）の生成時に、トリガされたピクセル（１０）のアドレス（Ｉｐ１、．．．、ＩＰｂ）を共通アドレスライン（Ｌ）に送信するように構成されたイベント駆動型読み取り電子機器（１４）を備える、請求項３に記載のシステム（１００）。
【請求項5】
各ピクセル（１０）の前記イベント駆動型読み取り電子機器（１４）は、ピクセル状態サンプリングブロック（１６）、アドレス書き込みブロック（１７）、及び前記アドレスライン（Ｌ）の状態を監視するブロック（１８）を備え、前記ピクセル状態サンプリングブロック（１６）、前記アドレス書き込みブロック（１７）及び前記ブロック（１８）は、グローバルプルアップ抵抗（Ｒｐｕｌｌ－ｕｐ）を備えるオープンドレインシリアルポート（１９）と通信する、請求項４に記載のシステム（１００）。
【請求項6】
ｎ個を超えずｎ個だけのピクセル（１０）がトリガされていることを確認するために、前記時間窓内でトリガされたピクセル（１０）の数（ｎ）に１単位増やした数と等しい数（ｎ＋１）のアドレスは、前記共通アドレスライン（Ｌ）に送信される、請求項４又は請求項５に記載のシステム（１００）。
【請求項7】
アレイ（Ｍ）に分割されたマザーアレイ（ＭＭ）を備え、前記アレイ（Ｍ）の前記イベント検出電子機器（２０）は、シームレスなカスケード接続で互いに接続され、カスケード接続の最後のイベント検出電子機器（２０）は、前記出力ブロック（２８）に接続される、請求項３から請求項６のいずれか一項に記載のシステム（１００）。
【請求項8】
前記アレイ（Ｍ）の前記イベント検出電子機器（２０）のカスケード接続は、Ｈツリーフラクタル再帰的分岐を有する経路で続く、請求項１から請求項７のいずれか一項に記載のシステム（１００）。
【請求項9】
各ピクセル（１０）の前記光検出器（１２）は、ＳＰＡＤである、請求項１から請求項８のいずれか一項に記載のシステム（１００）。
【請求項10】
光子イベントを検出する方法であって、前記方法は、並列に実行される以下のステップ、－少なくとも１つのピクセルアレイ（Ｍ；ＭＭ）の１つ又は複数のピクセル（１０）への光子の衝突に応じて少なくとも１つのデジタル信号（Ｓｄ１、．．．、Ｓｄｘ）を生成するステップ（２０１；３０１）と、
－それぞれのトリガされたピクセルから来る前記デジタル信号（Ｓｄ１、．．．、Ｓｄｘ）を対応アナログ信号（Ｓａ１、．．．、Ｓａｘ）に変換するステップ（２０２；３０２）であって、前記対応アナログ信号（Ｓａ１、．．．、Ｓａｘ）は振幅及び持続時間で量子化される、変換するステップ（２０２；３０２）と、
加算するステップ（２０３；３０３）であって、アナログ加算器ノード（２２）で量子化アナログ信号（Ｓａ１、．．．、Ｓａｘ）を加算し、アナログ合計信号（Ｓａ）を取得する、加算するステップ（２０３；３０３）と、
前記アナログ信号が２つの閾値をそれぞれ超えると前記アナログ加算器ノード（２２）の出力信号（Ｓｏｕｔ）を少なくとも２つのデジタル信号（Ｓｄ１Ｆ、．．．、ＳｄｙＦ）に変換するステップ（２０４；３０４）と、
を含み、
アナログ－デジタル変換ステップ（２０４；３０４）は、少なくとも以下のステップ、
－前記アナログ加算器ノード（２２）の前記出力信号（Ｓｏｕｔ）を、時間同時計数窓内での、第１所定値以上のピクセルの数のトリガに対応する第１閾値（ＴＨ１）と比較するステップと、
－前記アナログ加算器ノードの前記出力信号（Ｓｏｕｔ）を、時間同時計数窓内での、第２所定値以上のピクセルの数のトリガに対応する第２閾値（ＴＨ２）と比較するステップと、
－前記時間同時計数窓内で前記アレイ（Ｍ；ＭＭ）への入射光子数が前記第１所定値又は前記第２所定値以上になるとイベント検出を可能にするように、前記アナログ加算器ノード（２２）の前記出力信号が第１閾値又は第２閾値を超えるとそれぞれデジタル信号（Ｓｄ１Ｆ、．．．、ＳｄｙＦ）を生成するステップと、
を含む、方法。
【請求項11】
前記第１閾値（ＴＨ１）は、１以上のピクセル（１０）の数のトリガに対応し、前記第２閾値（ＴＨ２）は、２以上のピクセル（１０）の数のトリガに対応する、請求項１０に記載の方法。
【請求項12】
前記アレイ（Ｍ：ＭＭ）のピクセル（１０）を選択的にアクティブにし、入射光子を感知するようにする初期のステップ（２００；３００）を含み、前記方法は、ユーザによって設定された閾値（ＴＨ１、．．．、ＴＨｎ）の超過を確認するステップ（２０５；３０５）と、前記閾値（ＴＨ１、．．．、ＴＨｎ）を超えていない場合（２０５：ＮＯ；３０５：ＮＯ）、以下のステップ、
－少なくとも１つのピクセルアレイ（Ｍ；ＭＭ）の１つ又は複数のピクセル（１０）への光子（Ｆ）の衝突に応じて少なくとも１つのデジタル信号（Ｓｄ１、．．．Ｓｄｘ）を生成するステップ（２０１；３０１）と、
－変換するステップ（２０２；３０２）であって、それぞれのピクセルから来る前記デジタル信号（Ｓｄ１、．．．Ｓｄｘ）を対応アナログ信号（Ｓａ１、．．．Ｓａｘ）へと変換し、前記対応アナログ信号（Ｓａ１、．．．Ｓａｘ）は振幅及び持続時間で量子化される、変換するステップ（２０２；３０２）と、
－加算するステップ（２０３；３０３）であって、アナログ加算器ノード（２２）で前記アナログ信号（Ｓａ１、．．．Ｓａｘ）を加算し、アナログ合計信号（Ｓａ）を取得する、加算するステップ（２０３；３０３）と、
－前記アナログ加算器ノード（２２）の出力信号（Ｓｏｕｔ）を少なくとも２つのデジタル信号（Ｓｄ１Ｆ、．．．、ＳｄｙＦ）に変換するステップ（２０４；３０４）と、
を実行することを継続することと、
そうでない場合（２０５：ＹＥＳ；３０５：ＹＥＳ）、前記アレイ（Ｍ；ＭＭ）のピクセル（１０）を非アクティブにするステップ（２０６；３０６）と、
をさらに含む、請求項１０又は請求項１１に記載の方法。
【請求項13】
ユーザによって設定された光子（Ｆ）の時間同時計数閾値（ＴＨｔｏｔ）に達するとデジタルイベント信号（Ｓｄｅｖｅｎｔ）を生成するステップ（２０７；３０７）をさらに含む、請求項１０から請求項１２のいずれか一項に記載の方法。
【請求項14】
前記デジタルイベント信号（Ｓｄｅｖｅｎｔ）の生成時に、トリガされたピクセル（１０）のアドレス（Ｉｐ１、．．．、ＩＰｂ）を共通アドレスライン（Ｌ）に送信するステップ（２０８；３０８）をさらに含む、請求項１３に記載の方法。
【請求項15】
－少なくとも１つのピクセルアレイ（Ｍ；ＭＭ）の１つ又は複数のピクセル（１０）への光子（Ｆ）の衝突に応じて少なくとも１つのデジタル信号（Ｓｄ１、．．．Ｓｄｘ）を生成するステップ（３０１）と、－変換するステップ（３０２）であって、それぞれのトリガされたピクセルから来る前記デジタル信号（Ｓｄ１、．．．Ｓｄｘ）を対応アナログ信号（Ｓａ１、．．．Ｓａｘ）へと変換し、前記対応アナログ信号（Ｓａ１、．．．Ｓａｘ）は振幅及び持続時間で量子化される、変換するステップ（３０２）と、
－加算するステップ（３０３）であって、アナログ加算器ノード（２２）で量子化アナログ信号（Ｓａ１、．．．Ｓａｘ）を加算し、アナログ合計信号（Ｓａ）を取得する、加算するステップ（３０３）と、
－前記アナログ加算器ノード（２２）の出力信号（Ｓｏｕｔ）を少なくとも２つのデジタル信号（Ｓｄ１Ｆ、．．．、ＳｄｙＦ）に変換するステップ（３０４）と、
を含む前記ステップは、マザーアレイ（ＭＭ）が分割された全ての前記アレイ（Ｍ）で繰り返され、
前記アレイ（Ｍ）の前記少なくとも２つの出力デジタル信号（Ｓｄ１Ｆ、．．．、ＳｄｙＦ）は、前記マザーアレイ（ＭＭ）が終わるまで、シームレスなカスケード構成による後続のアレイ（Ｍ）へと送信され、
前記マザーアレイ（ＭＭ）の前記少なくとも２つの出力デジタル信号（Ｓｄ１Ｆ、．．．、ＳｄｙＦ）は、出力ブロック（２８）に送信され、前記出力ブロック（２８）は、ユーザによって設定された時間同時計数光子（Ｆ）の閾値（ＴＨｔｏｔ）に達するとデジタルイベント信号（Ｓｄｅｖｅｎｔ）を生成する、
請求項１０から請求項１４のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光子検出システムの技術分野に関する。特に、本発明は、単一光子イベント及び少なくとも２光子の時間同時計数イベント（time coincidence event）の検出、位置特定、及び信号伝達のためのシステム及び方法に関する。
【0002】
本発明は、医療画像化、蛍光画像化、分光法、量子顕微鏡法、飛行時間（time-of-flight：ＴｏＦ）の直接および間接的測定、および光を使用した物体距離検出（Light Detection and Ranging or Laser Imaging Detection and Ranging（光検出と測距、又はレーザ画像検出と測距）：ＬｉＤＡＲ）に特に適用可能であるが、これらに限定されない。たとえば自動運転車、測地学、高度測定などでの応用に使用される。
【背景技術】
【0003】
近年、多くの科学技術分野で光子検出において最先端の性能を提供できるデバイスに対する需要が高まっているため、光検出の分野は大幅な進歩を遂げている。
【0004】
非常に弱い光信号を検出する必要がある場合、単一光子検出器、例えば、単一またはＳＰＡＤ（Single-Photon Avalanche Diode（単一光子アバランシェダイオード））アレイとして構成されたＳＰＡＤ光検出器、またはＳｉＰＭ（シリコン光電子増倍管）光検出器を使用することが知られている。
【0005】
ＳＰＡＤ光検出器は基本的にｐｎ接合で構成されており、アバランシェ電圧よりも高い電圧で逆分極される（ブレークダウン）。光子がＳＰＡＤに衝突すると、電子正孔対（electron-lacuna pair）が生成され、非常に急速（数百ｐｓ）に電荷が増倍するアバランシェプロセスが引き起こされ、（ミリアンペアオーダーの）巨視的な電流信号が出力される。この動作領域はガイガーモードとして定義される。ＳＰＡＤの静止状態と、電流信号の立ち上がりエッジと一致するアバランシェ増倍のトリガとの間の経過時間が、光子の到着時間を記録する。
【0006】
したがって、ＳＰＡＤ光検出器は光子トリガセンサのように動作し、単一の光子を無数の電子とギャップからなる巨視的な電流に変換する。
【0007】
従来技術によるＳＰＡＤ光検出器のアレイは、通常、複数の相互に独立したピクセルを備え、各ピクセルは、ＳＰＡＤ光検出器、読み出し（リードアウト）またはフロントエンド電子機器（アナログまたはデジタル）、および該当する場合には、ＳＰＡＤに到着する光子の数を数えるように、又は、例えば、基準同期に関して各光子の飛行時間を測定することによって、到着時刻のタイムスタンプを実行するように構成された付加的な電子機器を備える。
【0008】
各ピクセルの出力は完全にデジタル処理され、読み出しノイズの影響を受けないＳＰＡＤ光検出器の利点を維持し、光信号の（光子計数による）強度および／または（光子の到着時間を測定することによる）波形に関する情報を効果的に提供する。
【0009】
ＳＰＡＤ光検出器のアレイは、通常、各ピクセルの行ごとのスキャンによって読み取られる。これにより、光子が衝突した空間情報（ｘ，ｙ）、つまり、アレイのトリガされたピクセルの位置を保持することが可能になる。例えば、各ピクセルのカウンターが既知の順序で読み取られるため、２次元の２Ｄ強度マップ、つまり検出された光子の位置（ｘ，ｙ）と数、または３次元の３Ｄマップ、つまり検出された光子の位置（ｘ，ｙ）と到着時間ｔまたはアレイのピクセルからのオブジェクトまでの距離ｚ、を再構築することが可能になる。
【0010】
ＳＰＡＤ光検出器のアレイの出力は通常、デジタルバスであり、所定のフレームレートでピクセルコンテンツ（検出された光子の数やその到着時間など）を提供する。
【0011】
ＳＰＡＤアレイには、読み出しノイズに対する耐性と空間解像度、つまり光子が衝突したアレイのピクセルの位置に関する情報を保存できるという利点があるにもかかわらず、いくつかの欠点がある。
【0012】
第一に、これらのアレイは完全にデジタルであるため、アレイに当たる光子の時間同時計数または時間相関の現象を検出できない。この問題は通常、アレイの各ピクセルに、光子にタイムスタンプを付けるように構成されたタイミング電子機器を組み込むことによって解決される。そして、検出された光子のタイムスタンプが処理され、検出された光子の同じタイムスタンパを持つピクセルが識別される。
【0013】
その結果、ＳＰＡＤアレイの各ピクセルにはかなり複雑なタイミング電子機器が必要となり、アレイのフィルファクター、つまりピクセルの全領域に対するＳＰＡＤのアクティブな光子感受性領域の比率が損なわれる。データの後処理ステップも必要である。
【0014】
第二に、固定周波数フレームの取得は、光子束が低い状況での適用では不利である。これは、システムが無駄なデータ、例えば、入射光子の証拠のないフレームまたは有用なデータのないピクセルが多いフレームなど、で過負荷になり、消費電力、送信されるデータ量、処理されるデータ量、したがって読み出しチャネルの帯域幅、記憶メモリの利用可能性、マイクロプロセッサの必要な検索および記憶作業などに悪影響を及ぼすからである。これらのタイプの適用では、予想されるイベント（事象）が（後工程ではなく）チップ上で直接検出できる場合には、イベント駆動型の読み出しアプローチを使用するのが便利である。イベントは、例えば、１つのピクセルでの１つの光子の検出、２つの異なるピクセルでの２つの光子の同時検出、またはＮ個の異なるピクセルでのＮ個の光子の検出などである。
【0015】
単一光子イベントを検出し、空間解像度を維持し、イベントによって駆動されるように構成されたＳＰＡＤアレイについては、例えば、C. Niclass、M. Sergio、およびE. Charbonによる２００６年第３２回欧州ソリッドステート回路会議議事録（Proceedings of the 32nd European Solid-State Circuits Conference）５５６～５５９ページ「A CMOS 64×48 Single Photon Avalanche Diode Array with Event-Driven Readout」、C. Niclass、M. Soga、H. Matsubara、S. Kato、およびM. Kagamiによる２０１３年ＩＥＥＥソリッドステート回路ジャーナル（IEEE Journal Of Solid-State Circuits）Ｖｏｌ．４８、Ｎｏ．２の５５９～５７２ページ「A 100-m Range 10-Frame/s 340×96-Pixel Time-of-Flight Depth Sensor in 0.18-μm CMOS」、およびA. Berkovich、T. Datta、およびP. Abshireによる２０１５年ＩＥＥＥ回路およびシステムに関する国際シンポジウム（ＩＳＣＡＳ）（IEEE International Symposium on Circuits and Systems）の１１１０～１１１３「A scalable 20×20 fully asynchronous SPAD-based imaging sensor with AER readout」に記載されている。
【0016】
ＳｉＰＭは、単一のピクセルのように動作するマイクロセルのアレイで構成されるアナログ光検出器である。各マイクロセルにはクエンチング抵抗を備えたＳＰＡＤが含まれており、ＳＰＡＤの出力とアレイ全体に共通のノードとの間に接続されている。クエンチング抵抗により、光子がマイクロセルに衝突したときに生成される電子正孔対によって生成されるアバランシェ増倍を止めることが可能となる。このようにして、マイクロセルはその後の光子の入射を迅速に検出できるようになる。
【0017】
ＳｉＰＭの出力信号は通常、単一のアナログ電流によって与えられる。このアナログ電流は、各マイクロセルの出力アナログ電流の合計に等しく、光子の検出によって発生するため、ＳｉＰＭの全てのマイクロセルに入射する光子の数の関数となる。
【0018】
ＳｉＰＭには、すべてのＳＰＡＤのアクティブ領域の合計によって与えられる大きなアクティブ領域を提供できるという利点と、何個の光子が個別または同時に異なるマイクロセルを駆動したか、つまり、光子数分解、に関する情報を提供できるという利点がある。実際、出力アナログ電流の振幅を測定することによって、光検出器に同時に（またはほぼ同時に）衝突した光子の数を知ることができる。
【0019】
したがって、ＳｉＰＭはイベント駆動型の検出器であり、１つ以上のＳＰＡＤがトリガされたときのみアナログ電流を供給し、光子の同時計数（photon coincidence）、つまり、いくつかの光子がいくつかの複数のマイクロセルにほぼ同時に衝突したときの検出に特に適している。
【0020】
ただし、ＳｉＰＭには多くの利点があるにもかかわらず、主にアナログの性質に関連した多くの欠点がある。
【0021】
実際、ＳｉＰＭは高い読み出しノイズの影響を受ける。さらに、どのＳＰＡＤに光子が当たったかを知ることはできないため、検出された光子に関連付けられた空間情報（ｘ,ｙ）が失われる。この理由により、ＳｉＰＭは単一のピクセルとして動作する。さらに、共通ノードが寄生容量と漏れ電流で過負荷になり、到着時間と検出された光子の数を正確に決定することが困難になるため、ＳｉＰＭは簡単には拡張可能（つまり、増加し続けるマイクロセルの数まで拡張可能）ではない。さらに、サイズが大きくなるにつれて伝播遅延が発生し、光検出器に同時に入射する複数の光子の同時計数を正確に検出する能力が制限されることになる。
【0022】
例えば、A. Munteanらによる２０１８年ＩＥＥＥ原子核科学シンポジウムおよび医用イメージングに関する国際会議（ＮＳＳ／ＭＩＣ）議事録（IEEE Nuclear Science Symposium and Medical Imaging Conference Proceedings）の１～３ページ「Fully Integrated State-of-the-Art Analog SiPM with on-chip Time Conversion」に、単一光子イベントを識別するように構成された拡張可能なアナログＳｉＰＭについて記載されている。
【0023】
読み出しノイズを除去または低減するために、デジタルＳｉＰＭがよく使用される。デジタルＳｉＰＭでは、各マイクロセルにクエンチング抵抗の代わりにデジタルフロントエンド回路が設けられ、アバランシェ増倍がＳＰＡＤでトリガされるたびにデジタル信号を生成する。一方、制御ロジックはアバランシェを抑制し、所定の時間後にＳＰＡＤを再アクティブ化する。各マイクロセルのデジタル出力は単一のデジタルノード、通常はＯＲ論理ポート、に送信され、最初に検出された光子と同期したデジタル信号を生成する。
【0024】
アナログＳｉＰＭと同様に、デジタルＳｉＰＭは単一ピクセルのように動作し、アレイのどのＳＰＡＤが入射光子によってトリガされたかについての空間情報を提供しない。
【0025】
マイクロセルのアレイ全体またはマイクロセルのマクロ領域内の光子の同時計数イベントを識別するように構成されたデジタルＳｉＰＭは、例えば、T. Frach，G. Prescher，C. Degenhardt，R. de Gruyter，A. Schmitz及びR. Ballizanyによる２００９年ＩＥＥＥ原子核科学シンポジウム国際会議（ＮＳＳ／ＭＩＣ）記録（IEEE Nuclear Science Symposium Conference Record）の１９５９～１９６５ページ「The digital silicon photomultiplier － Principle of operation and intrinsic detector performance」に記載されている。
【0026】
最先端のＳｉＰＭアレイ、すなわち、各ピクセルがアナログまたはデジタルのＳｉＰＭで構成されるアレイも知られている。このようなアレイの例は、M. Perenzoni，D. Perenzoni及びD. Stoppaによる２０１７年ＩＥＥＥソリッドステート回路ジャーナルＶｏｌ．５２、Ｎｏ．１の１５１～１６０ページ「A 64×64-Pixels Digital Silicon Photomultiplier Direct TOF Sensor With 100-MPhotons/s/pixel Background Rejection and Imaging/Altimeter Mode With 0.14% Precision Up To 6 km for Spacecraft Navigation and Landing」、及びA. Carimattoらによる２０１８年１２月ＩＥＥＥソリッドステート回路レターＶｏｌ．１、Ｎｏ．１２の２４１～２４４ページ「Multipurpose, Fully Integrated 128×128 Event-Driven MD-SiPM With 512 16-Bit TDCs with 45-ps LSB and 20-ns Gating in 40-nm CMOS Technology」で知られている。
【0027】
欧州特許第３３４１７５５号明細書（ＥＰ３３４１７５５Ｂ１）には、隣接するピクセルの同時相互作用が非常に狭い同時計数窓内で発生した場合にその相互作用を記録するように構成された光子計数装置が記載されている。この装置は、遠く離れたピクセル間の相互作用を検出できず、空間情報を提供しない。
【0028】
欧州特許出願公開第３５０２６３６号明細書（ＥＰ３５０２６３６Ａ１）には、光子の時間同時計数イベントをカウントおよびタイムスタンプするための解決策が記載されている。この解決策は、ＳｉＰＭ光検出器に非常に似ており、複数の光子の時間同時計数イベントに関する空間情報は提供しない。
【0029】
上述のアナログのみまたはデジタルのみの検出器の欠点を克服する試みとして、アナログ－デジタルの混合システムが提案されている。
【0030】
米国特許出願公開第２０１９／０２５９７９２号明細書（ＵＳ２０１９／０２５９７９２Ａ１）には、ＳＰＡＤアレイにおける２つ以上の光子の時間同時計数を検出するためのアナログデジタル混合システムが記載されている。この混合システムは単一の共通加算器ノードを有し、これはアレイ内のピクセル数を大幅に制限し、全体的な信頼性とノイズ耐性が損なわれる。さらに、アレイの全てのピクセルは、ＳｉＰＭに似た単一の全体的な検出器として動作するため、入射光子の空間情報は保存されない。
【先行技術文献】
【特許文献】
【0031】
【特許文献1】欧州特許第３３４１７５５号明細書
【特許文献2】欧州特許出願公開第３５０２６３６号明細書
【特許文献3】米国特許出願公開第２０１９／０２５９７９２号明細書
【発明の概要】
【0032】
本発明の目的は、従来技術の欠点を克服することにある。
【0033】
具体的には、本発明の目的は、ノイズに対する耐性を維持しながら、所定の時間窓内での、単一光子イベント及び少なくとも２つの光子の時間同時計数イベントの両方をオンチップで直接検出するように構成された、光子を検出するためのシステムおよび方法を提供することにある。
【0034】
本発明の目的はまた、データ送信、処理、および記憶におけるボトルネックを最小限に抑えながら、検出信号を処理するための計算リソースを最適化できる、光子を検出するためのシステムおよび方法を提供することにある。
【0035】
本発明の目的はまた、光子の検出においてピクセルアレイの空間解像度を維持するように、すなわち、光子が検出された位置に関する空間情報を提供するように構成された、光子を検出するためのシステムおよび方法を提供することにある。
【0036】
本発明の目的はまた、システムの性能を損なうことなくシステムを拡張できるようにする、モジュール式の光子を検出するためのシステムを提供することにある。
【0037】
本発明のこれらおよび他の目的は、本説明の不可欠な部分を形成する添付の特許請求の範囲の特徴を組み込んだ光子を検出するためのシステムおよび方法によって達成される。
【0038】
第１の態様によれば、本発明は、少なくとも１つのピクセルアレイを備える、光子のイベントを検出するシステムを対象とし、各ピクセルは光検出器と、デジタル信号を出力するフロントエンド電子機器とを備える。
【0039】
さらに、検出システムは、少なくとも１つのイベント検出電子機器を備え、イベント検出電子機器は、
－アレイの各ピクセルに１つずつの複数のデジタル－アナログ変換器であって、各デジタル－アナログ変換器は、それぞれのピクセルから来るデジタル信号を対応アナログ信号に変換するように構成され、対応アナログ信号は振幅と持続時間で量子化される、複数のデジタル－アナログ変換器と、
－複数のデジタル－アナログ変換器が動作可能に接続されたアナログ加算器ノードであって、アナログ加算器ノードは、デジタル－アナログ変換器から来るアナログ信号を加算し、それによって合計アナログ信号を取得するように構成されている、アナログ加算器ノードと、
－アナログ加算器ノードに動作可能に接続された少なくとも１つの第１比較器及び第２比較器を備える総合アナログ－デジタル変換器と、
を含み、
第１比較器は、アナログ加算器ノードの出力信号を、時間同時計数窓内での、第１所定値以上のピクセルの数のトリガに対応する第１閾値と比較するように構成され、
第２比較器は、アナログ加算器ノードの出力信号を、時間同時計数窓内での、第２所定値以上のピクセルの数のトリガに対応する第２閾値と比較するように構成され、
第１比較器及び第２比較器は、時間同時計数窓内でアレイへの入射光子数が第１所定値又は第２所定値以上になるとイベント検出を可能にするように、アナログ加算器ノードの出力信号がそれぞれ第１閾値または第２閾値を超えると、デジタル信号を出力するように構成される。
－アレイの各ピクセルに１つずつの複数のデジタル－アナログ変換器であって、各デジタル－アナログ変換器は、それぞれのピクセルから来るデジタル信号を対応アナログ信号に変換するように構成され、対応アナログ信号は振幅と持続時間で量子化される、複数のデジタル－アナログ変換器と、
－複数のデジタル－アナログ変換器が動作可能に接続されたアナログ加算器ノードであって、アナログ加算器ノードは、デジタル－アナログ変換器から来るアナログ信号を加算し、それによって合計アナログ信号を取得するように構成されている、アナログ加算器ノードと、
－アナログ加算器ノードに動作可能に接続された少なくとも１つの第１比較器及び第２比較器を備える総合アナログ－デジタル変換器と、
を含み、
第１比較器は、アナログ加算器ノードの出力信号を、時間同時計数窓内での、第１所定値以上のピクセルの数のトリガに対応する第１閾値と比較するように構成され、
第２比較器は、アナログ加算器ノードの出力信号を、時間同時計数窓内での、第２所定値以上のピクセルの数のトリガに対応する第２閾値と比較するように構成され、
第１比較器及び第２比較器は、時間同時計数窓内でアレイへの入射光子数が第１所定値又は第２所定値以上になるとイベント検出を可能にするように、アナログ加算器ノードの出力信号がそれぞれ第１閾値または第２閾値を超えると、デジタル信号を出力するように構成される。
【0040】
この特性の組み合わせ、特に光子検出のデジタル及びアナログの混合処理の連鎖がシステム内に存在することにより、単一光子イベントと複数光子の時間同時計数イベントのオンチップでの位置特定及び信号伝達を提供しながら、ＳＰＡＤに特有のノイズ耐性を維持することができる、光子を検出するシステムが得られる。さらに、読み出しはイベント駆動であるため、システムは、単一光子イベントまたは２つ以上の光子の時間同時計数イベントが検出された場合にのみ、出力データを、例えば外部（オフチップ）電子機器に送信し、その結果、イベント発生のシグナリングが駆動され、有用なデータのみがオフチップ電子機器に信号伝達されて送信されるため、システムレベルでのリソースの最適化が行われる。
【0041】
一実施形態では、第１閾値は、１以上のピクセル数のトリガに対応し、第２閾値は、２以上のピクセル数のトリガに対応する。
【0042】
一実施形態では、システムは、ユーザによって設定された時間同時計数の光子の閾値に達すると、イベントの検出を示すデジタル信号を生成するように構成された出力ブロックを、好ましくはマルチプレクサを備える。
【0043】
一実施形態では、アレイの各ピクセルは、イベント検出信号の生成時に、トリガされたピクセルのアドレスを共通アドレスラインに送信するように構成されたイベント駆動型読み取り電子機器を備える。
【0044】
一実施形態では、各ピクセルのイベント駆動型読み取り電子機器は、ピクセル状態サンプリングブロック、アドレス書き込みブロック、及びアドレスラインの共通状態を監視するためのブロックを備え、すべてのブロックは、グローバルプルアップ抵抗を備えるオープンドレインシリアルポートと通信する。
【0045】
一実施形態では、多数のアドレス、例えば時間窓内でトリガされたピクセルの数以上のアドレスが共通アドレスラインに送信される。これにより、アレイ内のピクセルの空間解像度を維持できるという利点がある。
【0046】
一実施形態では、システムはアレイに分割されたマザーアレイを備え、アレイのイベント検出電子機器はシームレスなカスケード接続で互いに接続され、カスケード接続の最後のイベント検出電子機器は出力ブロックに接続される。信号再生の追加の段が好適に回避され、マザーアレイのモジュール構造により、ピクセル及びマザーアレイの拡張性（スケーラビリティ）も確保される。
【0047】
一実施形態では、アレイのイベント検出電子機器のカスケード接続は、Ｈツリーフラクタル再帰的分岐を有する経路で続く。
【0048】
一実施形態では、アナログ加算器ノードはトランスインピーダンス増幅器を備える。
【0049】
一実施形態では、各ピクセルの光検出器はＳＰＡＤである。
【0050】
第２の態様によれば、本発明は、光子を検出する方法にも向けられており、方法は、以下のステップ、
－少なくとも１つのピクセルアレイの１つ又は複数のピクセルへの光子の衝突に応じて少なくとも１つのデジタル信号を生成するステップと、
－それぞれのトリガされたピクセルから来るデジタル信号を、振幅と持続時間で量子化される対応アナログ信号に変換するステップと、
－アナログ加算器ノードで量子化アナログ信号を加算し、アナログ合計信号を取得する、加算するステップと、
－アナログ加算器ノードの出力信号を、アナログ信号がそれぞれの２つの閾値を超えた場合にそれぞれハイ論理値となる少なくとも２つのデジタル信号に変換するステップと、
を含み、
アナログ－デジタル変換ステップは、少なくとも以下のステップ、
－アナログ加算器ノードの出力信号を、時間同時計数窓内での、第１所定値以上のピクセル数のトリガに対応する第１閾値と比較するステップと、
－アナログ加算器ノードの出力信号を、時間同時計数窓内での、第２所定値以上のピクセル数のトリガに対応する第２閾値と比較するステップと、
－時間同時計数窓内でアレイへの入射光子数が第１所定値又は第２所定値以上になるとイベント検出を可能にするように、アナログ加算器ノードの出力信号が第１閾値又は第２閾値を超えた場合にそれぞれデジタル信号を生成するステップと、
を含む。
－少なくとも１つのピクセルアレイの１つ又は複数のピクセルへの光子の衝突に応じて少なくとも１つのデジタル信号を生成するステップと、
－それぞれのトリガされたピクセルから来るデジタル信号を、振幅と持続時間で量子化される対応アナログ信号に変換するステップと、
－アナログ加算器ノードで量子化アナログ信号を加算し、アナログ合計信号を取得する、加算するステップと、
－アナログ加算器ノードの出力信号を、アナログ信号がそれぞれの２つの閾値を超えた場合にそれぞれハイ論理値となる少なくとも２つのデジタル信号に変換するステップと、
を含み、
アナログ－デジタル変換ステップは、少なくとも以下のステップ、
－アナログ加算器ノードの出力信号を、時間同時計数窓内での、第１所定値以上のピクセル数のトリガに対応する第１閾値と比較するステップと、
－アナログ加算器ノードの出力信号を、時間同時計数窓内での、第２所定値以上のピクセル数のトリガに対応する第２閾値と比較するステップと、
－時間同時計数窓内でアレイへの入射光子数が第１所定値又は第２所定値以上になるとイベント検出を可能にするように、アナログ加算器ノードの出力信号が第１閾値又は第２閾値を超えた場合にそれぞれデジタル信号を生成するステップと、
を含む。
【0051】
一実施形態では、第１閾値は１以上のピクセル数のトリガに対応し、第２閾値は２以上のピクセル数のトリガに対応する。
【0052】
一実施形態では、この方法は、アレイのピクセルを選択的にアクティブにし、入射光子を感知するようにする初期のステップを含み、方法は、ユーザによって設定された閾値の超過を確認するステップと、
閾値を超えていない場合、以下のステップ、
－少なくとも１つのピクセルアレイの１つ又は複数のピクセルへの光子の衝突に応じて少なくとも１つのデジタル信号を生成するステップと、
－それぞれのピクセルから来るデジタル信号を、振幅及び持続時間で量子化される対応アナログ信号に変換するステップと、
－アナログ加算器ノードでアナログ信号を加算し、それによってアナログ合計信号を取得する、加算するステップと、
－アナログ加算器ノードの出力信号を少なくとも２つのデジタル信号に変換するステップと、
を実行することを継続することと、
そうでなければ、閾値を超えた場合、アレイ内のすべてのピクセルを、再び入射光子を感知するようにアクティブにするのを所望されるまで非アクティブにするステップと、を含む。
閾値を超えていない場合、以下のステップ、
－少なくとも１つのピクセルアレイの１つ又は複数のピクセルへの光子の衝突に応じて少なくとも１つのデジタル信号を生成するステップと、
－それぞれのピクセルから来るデジタル信号を、振幅及び持続時間で量子化される対応アナログ信号に変換するステップと、
－アナログ加算器ノードでアナログ信号を加算し、それによってアナログ合計信号を取得する、加算するステップと、
－アナログ加算器ノードの出力信号を少なくとも２つのデジタル信号に変換するステップと、
を実行することを継続することと、
そうでなければ、閾値を超えた場合、アレイ内のすべてのピクセルを、再び入射光子を感知するようにアクティブにするのを所望されるまで非アクティブにするステップと、を含む。
【0053】
一実施形態では、方法は、ユーザによって設定された光子の時間同時計数閾値に達すると、イベントの検出を示すデジタル信号を生成するステップをさらに含む。
【0054】
一実施形態では、方法は、イベント検出信号の生成時およびピクセルが非アクティブ化されている間、トリガされたピクセルのアドレスを共通アドレスラインに送信するステップをさらに含む。
【0055】
一実施形態では、方法は、アレイに分割されるマザーアレイに適用され、マザーアレイが分割されるすべてのアレイに対して並行して実行される以下のステップ、
－少なくとも１つのピクセルアレイの１つ又は複数のピクセルへの光子の衝突に応じて、少なくとも１つのデジタル信号を生成するステップと、
－それぞれのピクセルから来るデジタル信号を、振幅と持続時間で量子化される対応アナログ信号に変換するステップと、
－アナログ加算器ノードでアナログ信号を加算し、それによってアナログ合計信号を取得する、加算するステップと、
－アナログ加算器ノードの出力信号を少なくとも２つのデジタル信号に変換するステップと、
を含み、
アレイの少なくとも２つの出力デジタル信号は、マザーアレイが終わるまで、シームレスなカスケード構成による後続のアレイへと送信され、
マザーアレイのハイ論理値の少なくとも１つのデジタル出力信号は、出力ブロックに送信され、出力ブロックは、ユーザによって設定された時間同時計数光子の閾値に達するとイベントデジタル信号を生成する。
－少なくとも１つのピクセルアレイの１つ又は複数のピクセルへの光子の衝突に応じて、少なくとも１つのデジタル信号を生成するステップと、
－それぞれのピクセルから来るデジタル信号を、振幅と持続時間で量子化される対応アナログ信号に変換するステップと、
－アナログ加算器ノードでアナログ信号を加算し、それによってアナログ合計信号を取得する、加算するステップと、
－アナログ加算器ノードの出力信号を少なくとも２つのデジタル信号に変換するステップと、
を含み、
アレイの少なくとも２つの出力デジタル信号は、マザーアレイが終わるまで、シームレスなカスケード構成による後続のアレイへと送信され、
マザーアレイのハイ論理値の少なくとも１つのデジタル出力信号は、出力ブロックに送信され、出力ブロックは、ユーザによって設定された時間同時計数光子の閾値に達するとイベントデジタル信号を生成する。
【0056】
本発明のさらなる特徴および利点は、添付図面の説明からより明らかになるであろう。
【図面の簡単な説明】
【0057】
本発明は、非限定的な例として提供され、添付の図面に示される特定の例を参照して以下に説明される。これらの図面は、本発明の様々な態様および実施形態を示し、様々な図面における構造、構成要素、材料および／または同様の要素を示す参照符号は、必要に応じて同様の参照符号で示される。
【0058】
【発明を実施するための形態】
【0059】
本発明はさまざまな修正および代替構成が可能であるが、説明のために提供されるいくつかの実施形態について以下に詳細に説明する。
【0060】
いずれの場合も、本発明を記載された特定の実施形態に限定する意図はなく、逆に、本発明は、特許請求の範囲に記載された本発明の範囲内にあるすべての修正、代替および同等の構造を網羅することを意図していることを理解されたい。
【0061】
したがって、以下の説明では「例えば（e.g.）」、「等（etc.）」、「又は（or）」の使用は、別段の指示がない限り、制限のない非排他的な代替手段を示す。「また（also）」の使用は、別段の指示がない限り、「含むがこれに限定されない」ことを意味する。「含む（include）／備える（comprise）」の使用は、別段の指示がない限り、「含む／備えるがこれらに限定されない」ことを意味する。
【0062】
図１を参照すると、従来技術によるＳＰＡＤ光検出器のアレイが示されている。
【0063】
参照符号１で示されるアレイは、多数の相互に独立したピクセル２を備える。各ピクセル２は、ＳＰＡＤ光検出器３と、フロントエンド電子機器４と、例えばそれぞれのＳＰＡＤ３上での光子Ｆの到着時間を測定するように構成された時間－デジタル変換器（time-to-digital converter：ＴＤＣ）５からなる処理電子機器と、を備える。
【0064】
上記したように、光子ＦがＳＰＡＤに衝突すると、電子正孔対が生成され、これにより電荷のアバランシェ増倍が引き起こされ、巨視的な電流が生成される。この電流は、フロントエンド電子機器４によってデジタル信号に変換される。したがって、各ピクセル２は、ＳＰＡＤ３での光子Ｆの到着時間を示すデジタル出力Ｕｄ１．．．Ｕｄｂ（ｂはデジタル出力のビット数を示す）を生成し、デジタル出力Ｕｄ１…Ｕｄｂは、アレイ１の出力に位置されるバスに送信される。
【0065】
代わりに、図２は、従来技術によるＳｉＰＭ光検出器を示す。
【0066】
概して参照符号６で示されるＳｉＰＭ光検出器は、マイクロセル７のアレイを備える。各マイクロセル７は、アレイ１を参照して上記したＳＰＡＤ３と完全に同様のＳＰＡＤ光検出器８をクエンチング抵抗ＲＱと直列に備え、その機能は、上記したように、光子がマイクロセル７のＳＰＡＤ８に衝突したときに生成される電子正孔対によって生成されるアバランシェ増倍を停止すること、およびマイクロセル７が新しい入射光子を検出できるようにすることである。特に、クエンチング抵抗ＲＱは、各ＳＰＡＤ８と共通ノード９との間に接続され、共通ノード９は、すべてのＳＰＡＤ８に対する単一の共有加算器ノードとして機能する。したがって、ＳｉＰＭ６の出力は、光子Ｆが当たったすべてのマイクロセル７の出力アナログ電流Ｕａ１、．．．、Ｕａｘのアナログ合計和Ｕａｔｏｔとなる。
【0067】
図３を参照すると、本発明の好ましい実施形態による光子のイベントを検出するためのシステムが示されている。
【0068】
概して参照符号１００で示されるシステムは、ピクセル１０のアレイＭを備え、各ピクセルは、以下にさらに詳細に説明するように、光検出器１２、好ましくはＳＰＡＤ、と、フロントエンド電子機器１４と、アレイの光子によってトリガされたピクセルの空間位置に関する情報を提供するように構成されたイベント駆動型読み出し電子機器１５を含む。
【0069】
以下では、ＳＰＡＤ光検出器について言及するが、説明する内容は、目的に適している限り、異なるタイプの光検出器にも適用されることが理解される。たとえば、ＳＰＡＤの代替として、出力情報をデジタル化した後、アナログ光検出器（線形検出器としても知られる）を使用することもできる。
【0070】
ＳＰＡＤ１２が光子Ｆに当たった各ピクセル１０は、それぞれのＳＰＡＤ１２のアクティブ化と同期してデジタル信号Ｓｄ１、．．．、Ｓｄｘ（ｘはアレイＭに存在するＳＰＡＤの数を示す）、及び当たったピクセル１０のアドレスＩｐ１、．．．、Ｉｐｂ（ｂはアドレスのビット数を示す）を出力する。当該アドレスはアドレスラインＬに送信される（図８参照）。
【0071】
以下に詳細に説明するように、システム１００の出力は、単一光子イベントの検出および２つ以上の光子の時間同時計数の検出の多数のデジタル信号であり、好ましくは、好ましくは数ナノ秒程度の事前定義された時間窓内でトリガされたピクセルのアドレスをアドレスラインＬで提供する。
【0072】
システム１００はまた、以下で詳細に説明するように、時間同時計数窓内でアレイＭ全体に分布する２つ以上の光子の時間同時計数イベントおよびオンチップの単一光子イベントを検出するように構成されるイベント検出電子機器２０を含む。システム１００によって検出される時間同時計数光子の数は、ユーザによって随時設定される。
【0073】
イベント検出電子機器２０は、本質的に、アレイＭのピクセル１０間で共有される検出器ノードを構成し、光子Ｆ（単一光子イベント）または複数の光子Ｆ（複数光子の時間同時計数イベント）がいつ、それぞれ、１つ又は複数のＳＰＡＤ１２を駆動したかを識別し、その結果、それぞれのピクセル１０のそれぞれの出力デジタル信号Ｓｄ１、．．．、Ｓｄｘが生成される。
【0074】
トリガされたＳＰＡＤ１２は、アレイＭ内のどこにでも存在し得、それによって光子Ｆの時間同時計数イベントの検出はアレイＭ全体にわたって無差別に発生し、したがって隣接するピクセル１０、アレイＭの一部、または任意の想定されるピクセル１０のグループに限定されない。
【0075】
図４に詳細に示されているように、イベント検出電子機器２０は、アレイＭの各ピクセル１０に１つずつの互いに並列に接続された複数のデジタル－アナログ（Ｄ／Ａ）変換器２１と、複数のデジタル－アナログ変換器２１に動作可能に接続されたアナログ加算器ノード２２と、アナログ加算器ノード２２に動作可能に接続された総合アナログ－デジタル（Ａ／Ｄ）変換器２４と、を備える。
【0076】
ＳＰＡＤ１２に光子Ｆが衝突したピクセル１０のデジタルフロントエンド電子機器１４の出力デジタル信号Ｓｄ１、．．．、Ｓｄｘは、それぞれの量子化アナログ信号Ｓａ１、．．．、Ｓａｘを出力する、複数のデジタル－アナログ変換器２１のそれぞれのデジタル－アナログ変換器２１に、例えば電圧制御電流発生器（すなわち、ＭＯＳトランジスタ）に、入力として提供される。
【0077】
図２を参照して上述した既知のタイプのＳｉＰＭ光検出器とは異なり、量子化アナログ信号Ｓａ１、．．．、Ｓａｘは、ＳＰＡＤ１２によって生成される電流ではなく、調整可能な持続時間および振幅を有する明確に定義された信号である。これにより、信号振幅を電子ノイズ限界を十分に上回る値に設定できるため、図１を参照して説明した、ＳＰＡＤ光検出器のアレイに特有の読み出しノイズに対する耐性が維持されるという利点がある。
【0078】
デジタル－アナログ変換器２１の量子化出力アナログ信号Ｓａ１、．．．、Ｓａｘは、フィードバック抵抗Ｒｆを備える演算増幅器２３を備える、好ましくはトランスインピーダンス増幅器（transimpedance amplifier：ＴＩＡ）の形態を有するアナログ加算器ノード２２への入力として提供される。具体的には、デジタル－アナログ変換器２１から来る単一の量子化アナログ信号Ｓａ１、．．．、Ｓａｘは、アナログ加算器ノード２２で加算され、同様に量子化されたアナログ合計信号Ｓａを生成する。
【0079】
同時計数窓の持続時間は、信号Ｓｄ１、．．．、Ｓｄｘの（プログラム可能な）持続時間と、したがってＳａ１、．．．、Ｓａｘの（プログラム可能な）持続時間と、一致し、好ましくは数ナノ秒程度である。同時計数窓内で同時に検出された光子のみが、複数光子の時間同時計数イベントとして検出され得る、合計がＳａとなる信号Ｓａ１、．．．、Ｓａｘとなる。
【0080】
デジタル信号Ｓｄ１、．．．、Ｓｄｘの持続時間、したがって量子化アナログ信号Ｓａ１、．．．、Ｓａｘの持続時間、及びそれに対応して時間同時計数窓の持続時間が、アナログ加算器ノード２２におけるアナログ合計信号Ｓａの振幅に応じて調整されると、時間同時計数窓内で同時にトリガされたピクセル１０の数を区別することが可能である。
【0081】
この目的のために、アナログ合計信号Ｓａは、トランスインピーダンス増幅器ＴＩＡによって出力アナログ信号Ｓｏｕｔに変換され、出力アナログ信号Ｓｏｕｔが総合アナログ－デジタル変換器２４に入力される。
【0082】
具体的には、総合アナログ－デジタル変換器２４は、アナログ合計信号Ｓａの振幅に応じて、したがって対応する時間同時計数窓内で、光子イベントの数を識別するように構成された、第１比較器２５及び第２比較器２６を備える。
【0083】
より具体的には、第１比較器２５は、第１の値以上のピクセル１０の数Ｎの同時トリガに対応する第１閾値ＴＨ１を有し、図示の例ではＮ≧１である一方、第２比較器２６は、第２所定値以上のピクセルの数Ｎの同時トリガに対応する第２閾値ＴＨ２を有し、図示の例ではＮ≧２である。
【0084】
アナログ加算器ノード２２の出力アナログ信号Ｓｏｕｔは、第１比較器２５および第２比較器２６においてそれぞれ第１閾値ＴＨ１および第２閾値ＴＨ２と比較される。
【0085】
したがって、Ｓｏｕｔ＞ＴＨ１である場合、すなわちトランスインピーダンス増幅器ＴＩＡの出力アナログ信号Ｓｏｕｔが第１閾値ＴＨ１を超える場合、これは１以上のピクセル１０の数の同時トリガに対応しており、第１比較器２５は、時間同時計数窓内の少なくとも１つの光子イベントを示す、デジタル信号Ｓｄ１Ｆを出力する。Ｓｏｕｔ＞ＴＨ２でもある場合、すなわち、トランスインピーダンス増幅器ＴＩＡの出力アナログ信号Ｓｏｕｔが第２閾値ＴＨ２も超える場合、これは２以上のピクセル１０の数の同時トリガに対応しており、第２比較器２６は、時間同時計数窓内の少なくとも２つの光子の時間同時計数イベントを示す、ハイ論理値デジタル信号Ｓｄ２Ｆを出力する。
【0086】
換言すれば、出力アナログ信号Ｓｏｕｔが第１閾値ＴＨ１を超えるが閾値ＴＨ２を超えない場合、単一光子イベントを示す１つのデジタル信号Ｓｄ１Ｆのみが生成されるが、出力アナログ信号Ｓｏｕｔが第１閾値ＴＨ１及び第２閾値ＴＨ２の両方を超える場合、少なくとも２つの光子同時計数イベントを示す、ピクセル１０によって生成されたデジタル信号Ｓｄ１、．．．、Ｓｄｘと同じ持続時間を有する２つの信号Ｓｄ１Ｆ、Ｓｄ２Ｆが生成される。システム１００の出力デジタル信号は、ユーザによって設定されるデジタルイベント信号Ｓｄｅｖｅｎｔであって、第１閾値ＴＨ１の超過（少なくとも１つの光子イベントの検出）または第２閾値ＴＨ２の超過（少なくとも２つの光子の時間同時計数イベントの検出）に対応するデジタルイベント信号Ｓｄｅｖｅｎｔであり、出力ブロック２８によって生成される（図７参照）。
【0087】
図示された実施形態では２つの比較器が記載されているが、イベント検出電子機器２０は、２つよりも多い数の比較器を備え、それぞれの比較器は、最大ＴＨｎまで増える閾値を有し、ｎは、検出したい同時計数光子の数であり（想定される実施形態では、閾値は１とｎの間のすべての値を含む）、本発明の保護の範囲内に含まれる。この場合も、システム１００の出力デジタル信号は、ユーザが設定した閾値の超過に対応するものとなる。当然のことながら、これはアレイＭの非アクティブ領域の占有の増加とエネルギー消費の増加につながる。
【0088】
図５から図７は、モジュール式でスケーラブルな構造を有する、光子イベントを検出するためのシステム１００を示す。このような場合、システム１００は、複数のアレイＭに分割されたマザーアレイＭＭを備え、各アレイＭには自機のイベント検出電子機器２０が設けられ、イベント検出電子機器２０はシームレスにカスケード接続で互いに接続される。
【0089】
より具体的には、図５を参照すると、マザーアレイＭＭのアレイＭは、対応するデジタル信号Ｓｄ１、．．．、Ｓｄｘを生成し、これらの信号は、入力としてそれぞれのイベント検出電子機器２０に送信される。各イベント検出電子機器２０内で、デジタル信号Ｓｄ１、．．．、Ｓｄｘは、デジタル－アナログ変換器２１によって対応するアナログ信号Ｓａ１、．．．、Ｓａｘに変換され、これらの信号は、それぞれのアナログ加算器ノード２２で加算される。各アナログ加算器ノード２２の出力アナログ信号Ｓｏｕｔは、入力としてそれぞれの総合アナログ－デジタル変換器２４に送信され、総合アナログ－デジタル変換器２４は、多数のデジタル信号Ｓｄ１Ｆ、．．．、ＳｄｙＦを出力し（ここで、ｙは、生成された出力信号の数を示す）、それぞれは、総合アナログ－デジタル変換器２４のそれぞれの比較器の閾値の超過に対応する。閾値を超えるためには、トリガが同時に発生する必要がある。つまり、ユーザが設定した時間窓内でトリガが発生する必要があり、その持続時間はデジタル信号Ｓｄ１、．．．、Ｓｄｘの持続時間と、したがってアナログ信号Ｓａ１、．．．、Ｓａｘの持続時間と一致する。
【0090】
各イベント検出電子機器２０の出力デジタル信号Ｓｄ１Ｆ、．．．、ＳｄｙＦは、そして、マザーアレイＭＭが終わるまで、入力として別のイベント検出電子機器２０へとカスケードで送信される。
【0091】
イベント検出電子機器２０のカスケード接続の端部で、出力ブロック２８は、イベントの発生時にデジタルイベント信号Ｓｄｅｖｅｎｔを生成する。これは、マザーアレイＭＭ全体で少なくともＴＨｔｏｔ個の同時計数光子に達すると理解され、ここでＴＨｔｏｔは、ユーザにより設定された時間同時計数光子の数に対応する閾値である。出力ブロックは、例えば、カスケード接続の最後のイベント検出電子機器２０の正しい出力信号を選択する、マルチプレクサ２８によって実装され得る。一例として、マルチプレクサ２８の出力信号Ｓｄｅｖｅｎｔは、第１閾値ＴＨ１の超過（少なくとも１つの光子イベントの検出）に対応する信号、又は第２閾値ＴＨ２の超過（少なくとも２つの時間同時計数光子のイベントの検出）に対応する信号であってもよい。
【0092】
【0093】
システム１００は、好ましくはＣＭＯＳ技術で作られた、９６×９６ピクセルのマザーアレイＭＭを備える。マザーアレイＭＭのピクセル数１０は、システム１００の電子機器の良好な性能を確保しながら、最大数のＳＰＡＤ１２を有するように選択された。もちろん、９６×９６ピクセルのマザーアレイＭＭに関する以下の記載は、異なるサイズのマザーアレイにも当てはまる。
【0094】
次に、マザーアレイＭＭは１２×１２ピクセルのアレイＭ１２に分割された。各アレイＭ１２のピクセル１０は、上記され、図４を参照して説明されたタイプのそれぞれのイベント検出電子機器２０に接続されている。
【0095】
したがって、各アレイＭ１２のイベント電子機器２０は、アレイＭ１２の各ピクセル１０に１つずつの複数のデジタル－アナログ変換器２１と、アレイＭ１２のすべてのピクセル１０に共通のアナログ加算器ノード２２と、アナログ加算器ノード２２に動作可能に接続された総合アナログ－デジタル変換器２４と、を備える。もちろん、マザーアレイＭＭは、異なるピクセル数を有するアレイＭに分割され得る。
【0096】
上述したように、マザーアレイＭＭの各アレイＭ１２のイベント検出電子機器２０は、それぞれのデジタル－アナログ変換器２１を通じて、光子が当たったピクセル１０の出力デジタル信号Ｓｄ１、．．．、Ｓｄｘを、振幅と強度が量子化された対応アナログ信号Ｓａ１、．．．、Ｓａｘ（その持続時間は、時間同時計数窓の持続時間を決定する）に変換できる。当該量子化アナログ信号Ｓａ１、．．．、Ｓａｘは、アナログ加算器ノード２２で加算され、アナログ合計信号Ｓａが得られる。アナログ合計信号Ｓａは、その後、出力アナログ信号Ｓｏｕｔに変換される。
【0097】
そして、最後のアナログ－デジタル変換が総合アナログ－デジタル変換器２４で実行され、アナログ－デジタル変換器２４の１、２、．．．、ｎのそれぞれの比較器の閾値の、時間同時計数窓内での超過に対応する多数のハイ論理値デジタル信号Ｓｄ１Ｆ、．．．、ＳｄｙＦが生成される。
【0098】
アナログ加算器ノード２２においてすべての量子化アナログ信号Ｓａ１、．．．、Ｓａｘを加算するために、デジタル－アナログ変換器２１（例えば、電圧制御電流発生器を用いて実装され得る）が並列に接続され、したがって、相互に接続された生成器の数に比例した信号を生成する。
【0099】
さらに、アレイＭ１２の大きさは、加算器ノード２２における寄生容量Ｃｐａｒが、アナログ合計信号Ｓａの、及び出力アナログ信号Ｓｏｕｔの高速電子処理及び高速立ち上がり／立ち下がりエッジを可能にするように十分小さいことを保証するように選択される。このようにして、タイミング情報、すなわち時間同時計数窓の持続時間およびアナログ－デジタル変換器２４の閾値を超える時点、は損なわれない。
【0100】
上述したように、マザーアレイＭＭを構成するアレイは、それぞれのイベント検出電子機器２０がシームレスなカスケード構成によって動作可能に接続されるような方法で互いに接続され得る。
【0101】
非限定的な例として、図７に示すように、再び上述の１２×１２ピクセルのアレイＭ１２に分割された９６×９６ピクセルのマザーアレイＭＭを参照すると、４つの１２×１２ピクセルのアレイＭ１２から来るデジタル信号Ｓｄ１Ｆ、．．．、ＳｄｙＦは、４つの１２×１２ピクセルのアレイＭ１２の合計から生じる２４×２４ピクセルのアレイＭ２４のイベントの検出のために、電子機器２０のアナログ加算器ノード２２において加算され得る。
【0102】
完全に類似した方法で、４つのアレイＭ２４から来るデジタル信号Ｓｄ１Ｆ、．．．、ＳｄｙＦは、４つの２４×２４ピクセルのアレイＭ２４の合計から生じる４８×４８ピクセルのアレイＭ４８のイベントの検出のために、電子機器２０のアナログ加算器ノード２２において加算され得、マザーアレイＭＭのイベントを検出するために、図７のマザーアレイＭＭの中心に位置する電子機器２０まで続く。
【0103】
最後に、アレイマザーＭＭのイベント検出電子機器２０は、マルチプレクサ２８に動作可能に接続され、マルチプレクサ２８は、例えばＴＨ１、ＴＨ２、．．．ＴＨｎの中から選択される、ユーザによって設定された閾値ＴＨｔｏｔに等しい時間窓内での多数の同時計数光子の検出時にデジタルイベント信号Ｓｄｅｖｅｎｔを出力する。
【0104】
これらのピクセル数の選択は、アレイＭ（この例ではアレイＭ１２）における漏れ電流と寄生容量の問題と、デジタルからアナログ及びアナログからデジタルへのカスケード変換の全体の段数との間の調整の結果であり、これにより、イベントと対応出力信号Ｓｄｅｖｅｎｔの生成との間に遅延が発生し、これは段数の関数である。
【0105】
具体的には、システム１００のマザーアレイＭＭのアレイＭ間の信号の伝播における不一致及び遅延を最小限に抑えるために、アレイＭのイベント検出電子機器２０間のシームレスなカスケード接続のために、Ｈツリーフラクタル再帰的分岐を有するルーティングが実行された。
【0106】
このようなＨツリーフラクタル再帰的分岐は、図７に明確に示されており、各１２×１２ピクセルのアレイＭ１２のイベント検出電子機器２０は、１２×１２ピクセルのアレイＭ１２の中心に配置され、同様に、各２４×２４ピクセルのアレイＭ２４のイベント検出電子機器２０は、２４×２４ピクセルのアレイＭ２４の中心に配置され、各４８×４８ピクセルのアレイＭ４８のイベント検出電子機器２０は、各４８×４８ピクセルのアレイＭ４８の中心に配置され、以下同様である。
【0107】
このようにして、各イベント検出電子機器２０を後続のイベント検出電子機器２０に接続するすべての経路を同一にでき、異なる時間遅延（skew：スキュー）の影響を受けないようにできるという利点がある。実際、Ｈツリー形状は、カスケードイベントの検出のための、各総合アナログ－デジタル変換器２４（その位置がどこであれ）の出力から電子機器２０のデジタル－アナログ変換器２１の入力までの経路を等化する。
【0108】
Ｈツリーの枝に沿って伝わる信号は、総合アナログ－デジタル変換器２４の比較器の出力デジタル信号である。これにより、電子ノイズの影響をより受けにくいデジタル信号のみを長い経路（抵抗的及び容量的に）上で好適に伝播することが可能になる。
【0109】
アレイＭのイベント検出電子機器２０が、又はモジュール式でスケーラブルな構造を有するシステム１００の場合においてマザーアレイＭＭが分割されたアレイＭのイベント検出電子機器２０のカスケードが、少なくとも１つの光子イベント又は２つ以上の光子時間同時計数イベントを検出したとき、光子Ｆが当たったピクセル１０のみがそのアドレスを伝達する。これにより、不必要なデータにリソースを浪費することなく、トリガされたピクセルの空間座標のみを提供できるという利点がある。
【0110】
この目的のために、図８に詳細に示すように、アレイＭの、又はモジュール式でスケーラブルな構造を有するシステム１００の場合にはマザーアレイＭＭが分割されたアレイＭの、すべてのピクセル１０が共有アドレスラインＬに接続される。
【0111】
非限定的な例として、アドレスラインＬ上のピクセル１０の通信は、ＣＡＮ（Controller Area Network：コントローラエリアネットワーク）またはＩ２Ｃ（Inter Integrated Circuit：集積回路間）シリアルバス通信プロトコルと同様の「ゼロウィン（zero-win）」シリアル通信プロトコルに基づくことができる。具体的には、最も低いアドレスを有するトリガされたピクセル１０が、最初にアドレスラインＬを制御し、そのアドレスを出力する。他のトリガされたピクセル１０は、キューに入れられて順番にアドレスラインＬを制御する。
【0112】
各ピクセル１０の読み出し電子機器１５は、３つの主なブロック、すなわち、ピクセル状態サンプリングブロック１６、アドレス書き込みブロック１７、及びアドレスラインＬの状態を監視するブロック１８を備え、すべてがグローバルＲｐｕｌｌ－ｕｐ抵抗を備えたオープンドレイン（又はオープンコレクタ）シリアルポート１９と通信する。オープンドレイン解決策は、ピクセル１０の１つがその出力を導通状態にすると、アドレスラインＬをローレベル（論理レベル０）にし、出力が非アクティブになると、アドレスラインＬはグローバルプルアップ抵抗Ｒｐｕｌｌ－ｕｐによってハイレベル（論理レベル１）に戻される。
【0113】
サンプリングブロック１６は、好ましくは、１ビットレジスタを備えたサンプラを備え、ピクセル１０の状態、すなわちピクセル１０がトリガされているか否かをサンプリングするように構成される。
【0114】
書き込みブロック１７は、好ましくは、例えば１０ビットのシフトレジスタを備え、アドレスラインＬ上でトリガされたピクセル１０のアドレスＩｐ１、．．．、Ｉｐｂをシリアルに書き込むように構成される。
【0115】
監視ブロック１８は好ましくは、アドレスラインＬの状態を監視する有限状態機械によって構成され、アドレスラインＬが別のトリガされたピクセル１０のアドレスＩｐ１、．．．、Ｉｐｂの書き込みで忙しい場合、書き込みは中断され、後続のデータ転送で繰り返される。
【0116】
具体的には、各ピクセル１０は、そのアドレスの０に等しいビットを通信する必要がある場合にオープンドレインシリアルポート１９をアクティブにし、代わりに１に等しいビットを通信する必要がある場合には、オープンドレインシリアルポート１９を非アクティブのままにし、グローバルプルアップ抵抗Ｒｐｕｌｌ－ｕｐがアドレスラインＬを１にする。ピクセル１０が１を通信している間に、（オープンドレインシリアルポート１９をアクティブにして）別のピクセル１０が０を通信する場合、第１ピクセル、つまり１を通信していたピクセルは、アドレスラインＬが別のピクセル１０によって０になったことを認識し、そのアドレスの通信が停止される。その結果、第２ピクセル１０、すなわち０を通信したピクセル１０は、そのアドレスが第１ピクセル１０によっていかなる形でも変更されることなく、それ自体でアドレスラインＬを引き受ける。
【0117】
モジュール式でスケーラブルなシステム１００の場合、読み取り目的で、マザーアレイＭＭをアレイＭ（例えば、２４×２４ピクセルのアレイ、イベント検出目的で定められたアレイＭの大きさとは必ずしも一致しない）に分割するという選択により、好適には、小型トランジスタを使用しながら、特定のクロック周波数でアドレスを通信できる時間内に、共有データラインを論理レベル１又は論理レベル０に設定することが可能である。
【0118】
本発明によるシステム１００は、ｎ＋１個のアドレス、すなわち、ユーザが検出したい時間窓内の同時計数光子Ｆの数ｎに１を加えたものに等しい数のアドレスを通信するように構成されており、イベントが正確にｎ個の光子の同時計数イベント（この場合、有効なアドレスはｎ個だけになる）であるか、ｎ個を超える光子の同時計数イベント（この場合、有効なアドレスはｎ＋１個になる）であるかを後工程で識別できる。
【0119】
例えば、ユーザが２つの光子の時間同時計数を知りたい場合、システムはアドレスラインＬで３つのアドレスを通信する。実際には、一対の時間同時計数光子Ｆの位置を検出するためには、同時計数光子の割合が低いことを考慮すると、原理的には２つのアドレスＩｐ１，．．．，Ｉｐｂで十分であるが、例えば、周囲の光から又は入射光なしにトリガされたイベントから来る、スプリアスな光子の想定される割合が高いことを考慮すると、２つ以上のアドレス、例えば３つのアドレスを有することが好ましい。これは、スプリアスなイベントによって測定が無効になっているかどうかを確認するためである。換言すれば、測定は、第３アドレスがどのピクセルアドレスでも想定され得ない値に対応する（つまり、有効なアドレスではない）場合にのみ有効であり、これは、時間同時計数窓内でスプリアスな第３イベントが発生していないことを意味する。
【0120】
１００ＭＨｚの基準クロックを考慮すると、アレイＭからの、またはモジュール式でスケーラブルなシステム１００の場合はマザーアレイＭＭが分割された各アレイＭからの、データが読み取られる最終メモリバンクへのアドレスデータの転送は、約３３０ｎｓ必要である（１０ビットアドレスで考慮）。この期間中、アレイＭ又はマザーアレイＭＭのアレイが非アクティブであるため、これは、いわゆる「デッドタイム」と呼ばれる。換言すれば、ピクセル１０のすべてのＳＰＡＤ１２は非アクティブ化され、新たな入射光子Ｆを検出できない。これは、各ピクセルの状態（１がアクティブであり、０がアクティブではないことを示す単一のビットを用いる）を伝達することからなる標準的なアプローチでアレイを読み取る「デッドタイム」よりも大幅に改善されている。例として、９６×９６ピクセルのアレイＭ９６及び１００ＭＨｚの基準クロックの場合、アレイ全体のスキャンには９２６００ｎｓかかるであろう。
【0121】
【0122】
この方法はステップ２００で始まり、アレイＭのピクセル１０は、選択的にアクティブ化され、すなわち、ピクセルは、選択的に光子を検出できるようにされる。
【0123】
したがって、この方法は、一連のステップ２０１、２０２、２０３、２０４、２０５を含み、これらのステップは、ピクセルが次のステップ２０６で非アクティブ化されるまで、ピクセルがトリガされるたびに連続的に実行されるか、又は、様々なピクセルによって並行して実行され得る。
【0124】
次に、方法はステップ２００からステップ２０１に進み、その間に、光子Ｆが衝突したアレイＭのピクセル１０の数に等しいｎ個の、多くのデジタル信号Ｓｄ１、．．．、Ｓｄｘが生成される。
【0125】
ステップ２０１から、方法は次のように進む。
－ステップ２０２に進み、アレイＭの出力デジタル信号Ｓｄ１、．．．、Ｓｄｘは、アレイＭのイベント検出電子機器２０の対応するデジタル－アナログ変換器２１に入力され、それらの信号は、対応量子化アナログ信号Ｓａ１、．．．、Ｓａｘに変換される。
－ステップ２０２からステップ２０３に進み、デジタル－アナログ変換器２１の量子化された出力アナログ信号Ｓａ１、．．．、Ｓａｘは、アレイＭのイベント検出電子機器２０のアナログ加算器ノード２２に入力され、それらの信号は加算され、アナログ合計信号Ｓａが得られ、これも量子化される。
－ステップ２０３からステップ２０４進み、アナログ加算器ノード２２の出力アナログ信号Ｓｏｕｔは、総合アナログ－デジタル変換器２４によって、（たとえば、１光子、．．．，ｎ光子による）それぞれの閾値の超過に対応する多数のデジタル信号Ｓｄ１Ｆ、．．．、ＳｄｙＦに変換される。
－ステップ２０２に進み、アレイＭの出力デジタル信号Ｓｄ１、．．．、Ｓｄｘは、アレイＭのイベント検出電子機器２０の対応するデジタル－アナログ変換器２１に入力され、それらの信号は、対応量子化アナログ信号Ｓａ１、．．．、Ｓａｘに変換される。
－ステップ２０２からステップ２０３に進み、デジタル－アナログ変換器２１の量子化された出力アナログ信号Ｓａ１、．．．、Ｓａｘは、アレイＭのイベント検出電子機器２０のアナログ加算器ノード２２に入力され、それらの信号は加算され、アナログ合計信号Ｓａが得られ、これも量子化される。
－ステップ２０３からステップ２０４進み、アナログ加算器ノード２２の出力アナログ信号Ｓｏｕｔは、総合アナログ－デジタル変換器２４によって、（たとえば、１光子、．．．，ｎ光子による）それぞれの閾値の超過に対応する多数のデジタル信号Ｓｄ１Ｆ、．．．、ＳｄｙＦに変換される。
【0126】
具体的には、アナログ加算器ノード２２の出力アナログ信号Ｓｏｕｔのアナログ－デジタル変換のステップは、出力アナログ信号Ｓｏｕｔを、少なくとも第１閾値ＴＨ１、例えば１以上のＮ個のピクセル１０のトリガに対応するＴＨ１と、同時計数時間窓内の、２以上のＮ個のピクセル１０のトリガに対応する第２閾値ＴＨ２と、イベント検出電子機器２０の総合アナログ－デジタル変換器２４の第１比較器２５及び第２比較器２６でそれぞれ比較することからなる。
【0127】
方法はステップ２０５に進み、ユーザによって設定された閾値を超えているかどうかを確認し、超えている場合（ステップ２０５：ＹＥＳ）、方法はステップ２０６に進み、アレイＭのピクセル１０が非アクティブ化される、すなわち、入射光子の影響を受けなくなり、ステップ２０１から２０５の並列実行が中断される。そうでない場合（ステップ２０５：ＮＯ）、方法はステップ２０１から２０５の実行が継続される。
【0128】
方法は、ステップ２０６からステップ２０７に進み、時間同時計数窓内での、ユーザによって設定された閾値ＴＨｔｏｔに等しい数の光子の検出に対応する、イベントシグナリングＳｄｅｖｅｎｔのデジタル信号が生成される。
【0129】
方法は、ステップ２０７からステップ２０８に進み、トリガされたピクセル１０は、自機のアドレスを共通アドレスラインＬに送信する。
【0130】
方法は、ステップ２０８からステップ２００に戻り、アレイＭのピクセル１０がすべて再びアクティブ化される。
【0131】
図１０を参照して、本発明の代替的な実施形態による光子を検出する方法について説明する。方法は、上述し、図５から図８を参照して説明したモジュール式でスケーラブルなバージョンの検出システム１００を使用して実行される。
【0132】
方法はステップ３００で始まり、マザーアレイＭＭのピクセル１０が選択的にアクティブ化される。
【0133】
したがって、方法は、マザーアレイＭＭを分割した各アレイＭを提供し（図１０では、各アレイは、同一の連結されたブロックの並置によって示されている）、マザーアレイＭＭが終わるまでカスケードで処理を進める、一連のステップ３０１、３０２、３０３、３０４、３０５を提供し、これらのステップはピクセルがトリガされるたびに継続的に実行され、次のステップ３０６でピクセルが非アクティブ化されるまで、様々なピクセルによって並行して実行され得る。
【0134】
方法はステップ３００からステップ３０１に進み、その間に、光子Ｆが衝突したアレイＭのＳＰＡＤ１２の数に等しいｎ個の、多数のデジタル信号Ｓｄ１、．．．、Ｓｄｘが生成され、その結果、それぞれのピクセル１０がトリガされる。
【0135】
ステップ３０１から、方法は次のように進む。
－ステップ３０２に進み、アレイＭの出力デジタル信号Ｓｄ１、．．．、Ｓｄｘは、アレイＭのイベント検出電子機器２０の対応デジタル－アナログ変換器２１に入力され、それらの信号は対応量子化アナログ信号Ｓａ１、．．．、Ｓａｘに変換される。
－ステップ３０２からステップ３０３に進み、デジタル－アナログ変換器２１の量子化された出力アナログ信号Ｓａ１、．．．、Ｓａｘは、アレイＭのイベント検出電子機器２０のアナログ加算器ノード２２に入力され、それらの信号は加算され、アナログ合計信号Ｓａが得られ、これも量子化される。
－ステップ３０３からステップ３０４に進み、アナログ加算器ノード２２の出力アナログ信号Ｓｏｕｔは、総合アナログ－デジタル変換器２４によって、それぞれの閾値の超過に対応する多数のデジタル信号Ｓｄ１Ｆ、．．．、ＳｄｙＦに変換される。
－ステップ３０２に進み、アレイＭの出力デジタル信号Ｓｄ１、．．．、Ｓｄｘは、アレイＭのイベント検出電子機器２０の対応デジタル－アナログ変換器２１に入力され、それらの信号は対応量子化アナログ信号Ｓａ１、．．．、Ｓａｘに変換される。
－ステップ３０２からステップ３０３に進み、デジタル－アナログ変換器２１の量子化された出力アナログ信号Ｓａ１、．．．、Ｓａｘは、アレイＭのイベント検出電子機器２０のアナログ加算器ノード２２に入力され、それらの信号は加算され、アナログ合計信号Ｓａが得られ、これも量子化される。
－ステップ３０３からステップ３０４に進み、アナログ加算器ノード２２の出力アナログ信号Ｓｏｕｔは、総合アナログ－デジタル変換器２４によって、それぞれの閾値の超過に対応する多数のデジタル信号Ｓｄ１Ｆ、．．．、ＳｄｙＦに変換される。
【0136】
具体的には、アナログ加算器ノード２２の出力アナログ信号Ｓｏｕｔのアナログ－デジタル変換のステップは、出力アナログ信号Ｓｏｕｔを、少なくとも第１閾値ＴＨ１、例えば１以上のＮ個のピクセル１０のトリガに対応するＴＨ１と、同時計数時間窓内の、２以上のＮ個のピクセル１０のトリガに対応する第２閾値ＴＨ２と、イベント検出電子機器２０の総合アナログ－デジタル変換器２４の第１比較器２５及び第２比較器２６でそれぞれ比較することからなる。
【0137】
方法はステップ３０５に進み、ユーザによって設定された閾値を超えているかどうかを確認し、超えている場合（ステップ３０５：ＹＥＳ）、方法はステップ３０６に進み、マザーアレイＭＭのピクセル１０が非アクティブ化され、ステップ３０１から３０５の並列実行が中断される。そうでない場合（ステップ３０５：ＮＯ）、ステップ３０１から３０５の実行が継続される。
【0138】
方法は、ステップ３０６からステップ３０７に進み、時間同時計数窓内での、ユーザによって設定された閾値ＴＨｔｏｔに等しい数の光子の検出に対応する、イベントシグナリングＳｄｅｖｅｎｔのデジタル信号が生成される。
【0139】
方法は、ステップ３０７からステップ３０８に進み、トリガされたピクセル１０は、自機のアドレスを共通アドレスラインＬに送信する。
【0140】
方法は、ステップ３０８からステップ３００に戻り、マザーアレイＭＭのピクセル１０が再びアクティブ化される。
【0141】
上記の説明から、上記した光子を検出するシステムおよび方法が提案された目標を達成できることは明らかである。
【0142】
したがって、添付の特許請求の範囲によって定められる本発明の保護範囲を超えることなく、図面を参照して説明された解決策に変更および変形を加えることができることは、当業者には明らかである。
【図1】
【図2】
【図3-3A】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【国際調査報告】