特表 2024-511164 変調された光を放出するための半導体サブアセンブリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-12

(54)【発明の名称】変調された光を放出するための半導体サブアセンブリ

(51)【国際特許分類】

   H01S 5/026 20060101AFI20240305BHJP

   H01S 5/042 20060101ALI20240305BHJP

【ＦＩ】

H01S5/026 616

H01S5/026 618

H01S5/042

【審査請求】未請求

【予備審査請求】有

(21)【出願番号】P 2023558766

(86)(22)【出願日】2022-03-21

(85)【翻訳文提出日】2023-11-24

(86)【国際出願番号】 EP2022057383

(87)【国際公開番号】W WO2022200292

(87)【国際公開日】2022-09-29

(31)【優先権主張番号】21305377.0

(32)【優先日】2021-03-25

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】523164067

【氏名又は名称】アルメ テクノロジーズ

(74)【代理人】

【識別番号】110000176

【氏名又は名称】弁理士法人一色国際特許事務所

(72)【発明者】

【氏名】ダイ，シン

(72)【発明者】

【氏名】ドゥブレジェ，エレーヌ

【テーマコード（参考）】

5F173

【Ｆターム（参考）】

5F173AB03

5F173AB13

5F173AD12

5F173AD16

5F173AD30

5F173AP05

5F173AP32

5F173AP33

5F173AR99

5F173SA06

5F173SA14

5F173SE02

5F173SG01

5F173SJ12

(57)【要約】

第１の態様によれば、本開示は、半絶縁性基板（２０１）と、光を放出するように構成された第１のセクション（２１０）と、前記第１のセクション（２１０）によって放出された光を変調するように構成された少なくとも第２のセクション（２２０）と、を備えた半導体装置を含む半導体サブアセンブリであって、前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）は、前記半絶縁性基板（２０１）上にモノリシック集積され、共通の光導波路（２０５’）を有し、前記第１のセクション（２１０）は、前記半絶縁性基板（２０１）上に、第１の電極（２１２）および第２の電極（２１４）を有する第１の縦方向のＰＩＮ接合を形成し、前記第２のセクション（２２０）は、前記半絶縁性基板（２０１）上に第１の電極（２２２）と第２の電極（２２４）とを有する第２の縦方向のＰＩＮ接合を形成し、前記第１のセクション（２１０）の前記第１の電極（２１２）と前記第２のセクション（２２０）の前記第１の電極（２２２）との間の電気抵抗は約５０オームより高く、前記第１のセクション（２１０）の前記第２の電極（２１４）と前記第２のセクション（２２０）の前記第２の電極（２２４）との間の電気抵抗は約５０オームより高い、半導体サブアセンブリに関する。
【選択図】図２Ａ

【特許請求の範囲】

【請求項1】

半絶縁性基板（２０１）と、
光を放出するように構成された第１のセクション（２１０）と、
前記第１のセクション（２１０）によって放出された光を変調するように構成された少なくとも第２のセクション（２２０）と、
前記第１のセクション（２１０）に第１の駆動信号を印加し、前記第２のセクション（２２０）に第２の駆動信号を印加するように構成された電気ドライバー（１００）と、を備える、変調された光を放出するための半導体装置（２００）を含む半導体サブアセンブリ（１０）であって、
前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）は、前記半絶縁性基板（２０１）上にモノリシック集積され、前記第１のセクション（２１０）から前記第２のセクション（２２０）に前記光を導くように構成された共通の光導波路（２０５’）を有し、
前記第１のセクション（２１０）は、前記半絶縁性基板（２０１）上に、第１の縦方向のＰＩＮ接合を形成する、第１のドープ層（２０３ａ）、第２のドープ層（２０６ａ）および前記光導波路（２０５’）を含み、
前記第１セクション（２１０）は、前記第１のドープ層（２０３ａ）に、電気的に接続された第１の電極（２１２）と、前記第２のドープ層（２０６ａ）に電気的に接続された第２の電極（２１４）とをさらに含み、
前記第２のセクション（２２０）は、前記半絶縁性基板（２０１）上に、第２の縦方向のＰＩＮ接合を形成する、第１のドープ層（２０３ｂ）、第２のドープ層（２０６ｂ）および前記光導波路（２０５’）を含み、
前記第２のセクション（２２０）は、前記第１のドープ層（２０３ｂ）に電気的に接続された第１の電極（２２２）と、前記第２のドープ層（２０６ｂ）に電気的に接続された第２の電極（２２４）とをさらに含み、
前記第１のセクション（２１０）の前記第１の電極（２１２）と前記第２のセクション（２２０）の前記第１の電極（２２２）との間の電気抵抗が約５０オームより高く、
前記第１のセクション（２１０）の前記第２の電極（２１４）と前記第２のセクション（２２０）の前記第２の電極（２２４）との間の電気抵抗が約５０オームより高く、
前記第２の駆動信号が、前記第２のセクション（２２０）の前記電極（２２２, ２２４）に印加される差動電圧信号または差動電流信号を含む、半導体サブアセンブリ。

【請求項2】

前記第１のセクション（２１０）の前記第１のドープ層（２０３ａ）および前記第２のセクション（２２０）の前記第１のドープ層（２０３ｂ）はＮドープ層であり、
前記第１のセクション（２１０）の前記第２のドープ層（２０６ａ）および前記第２のセクション（２２０）の前記第２のドープ層（２０６ｂ）はＰドープ層である、請求項１に記載の半導体サブアセンブリ（１０）。

【請求項3】

前記半導体装置（２００）は、前記第２のセクション（２１０）によって変調された光を受けるように構成された、少なくとも第３のセクションをさらに備え、
前記第１のセクション（２１０）、前記第２のセクション（２２０）および前記少なくとも第３のセクションは、前記基板（２０１）上にモノリシック集積され、前記共通の光導波路（２０５’）を含み、
前記第３のセクションは、前記半絶縁性基板（２０１）上に、第３の縦方向のＰＩＮ接合を形成する、第１のドープ層、第２のドープ層および前記光導波路（２０５’）を含み、
前記第３のセクションは、前記第１のドープ層および前記第２のドープ層にそれぞれ電気的に接続された第１の電極および第２の電極をさらに備え、
前記第２のセクション（２２０）の前記第１の電極（２２２）と前記第３のセクションの前記第１の電極との間の電気抵抗が約５０オームより高く、
前記第２のセクション（２２０）の前記第２の電極（２２４）と前記第３のセクションの前記第２の電極との間の電気抵抗が約５０オームより高い、請求項１または２に記載の半導体サブアセンブリ（１０）。

【請求項4】

前記第２の駆動信号は、少なくとも１つの電圧変調または少なくとも１つの電流変調をさらに含む、請求項１～３のいずれか１項に記載の半導体サブアセンブリ。

【請求項5】

前記第１の駆動信号は、前記第１のセクション（２１０）の前記電極（２１２、２１４）に印加される差動電圧または差動電流を含む、請求項１～４のいずれか１項に記載の半導体サブアセンブリ。

【請求項6】

前記第１の駆動信号は、少なくとも１つの電圧変調または少なくとも１つの電流変調をさらに含む、請求項１～５のいずれか１項に記載の半導体サブアセンブリ。

【請求項7】

前記電気ドライバーはＣＭＯＳドライバーである、請求項１～６のいずれか１項に記載の半導体サブアセンブリ。

【請求項8】

請求項１～７のいずれか１項に記載の半導体サブアセンブリ（１０）と、前記半導体装置（２００）によって放出された光（２０）を少なくとも１つの光学部品に結合するように構成された光結合手段と、を含む光モジュール。

【請求項9】

変調された光を放出するための半導体装置（２００）を製造するための方法（３００）であって、
（ａ）半絶縁性基板（２０１）の上に第１のドープ層（２０３）、前記第１のドープ層（２０３）の上にアンドープ活性層（２０５）および前記アンドープ活性層（２０５）の上に第２のドープ層（２０６）を含むＰＩＮ接合（３０２）を、前記基板（２０１）上に設け、
（ｂ）前記第２のドープ層（２０６）を少なくとも部分的にエッチングして、第１のセクション（２１０）と少なくとも第２のセクション（２２０）との間に電気的絶縁セクション（２３０）を画定し、その際、
前記第２のドープ層（２０６）は、前記第１のセクション（２１０）および前記第２のセクション（２２０）においてエッチングされずに残るのみで、
（ｃ）前記第１のセクション（２１０）、前記少なくとも第２のセクション（２２０）および前記電気的絶縁セクション（２３０）を部分的に覆う導波路マスク（３８０）を堆積させ、
（ｄ）前記第１のセクション（２１０）、前記少なくとも第２のセクション（２２０）および前記電気的絶縁セクション（２３０）の、前記導波路マスク（３８０）で覆われていない領域をエッチングして、
前記第１のドープ層（２０３）および前記アンドープ活性層（２０５）が、前記電気的絶縁セクション（２３０）の前記導波路マスク（３８０）で覆われていない領域において除去され、
前記第２のドープ層（２０６）および前記アンドープ活性層（２０５）が、前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）の、前記導波路マスク（３８０）で覆われていない領域において除去され、
前記アンドープ活性層（２０５）の残りが光導波路（２０５’）を形成するようにして、
（ｅ）前記電気的絶縁セクション（２３０）において前記導波路マスク（３８０）を除去し、
（ｆ）前記電気的絶縁セクション（２３０）と、前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）の、前記導波路マスク（３８０）で覆われていない領域とに、半絶縁性エピタキシー層（２９０）を設け、
（ｇ）前記導波路マスク（３８０）を除去して、前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）の、前記第２のドープ層（２０６ａ、２０６ｂ）を少なくとも部分的に露出させ、
（ｉ）前記導波路の外側の領域において、前記少なくとも第２のセクション（２２０）および前記第１のセクション（２１０）の前記半絶縁性エピタキシー層（２９０）を少なくとも部分的に除去し、前記領域において、前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）の、前記第１のドープ層（２０３ａ、２０３ｂ）を露出させることを含む、方法。

【請求項10】

（ｊ）前記第１のセクション（２１０）の前記第１のドープ層（２０３ａ）および前記第２のセクション（２２０）の前記第１のドープ層（２０３ｂ）とそれぞれ接触する２つのＮ電極（２１２、２２２）を堆積させ、
前記第１のセクション（２１０）の前記第２のドープ層（２０６ａ）および前記第２のセクション（２２０）の前記第２のドープ層（２０６ｂ）とそれぞれ接触する２つのＰ電極（２１４、２２４）を堆積させることをさらに含む、請求項９に記載の方法。

【請求項11】

（ｈ）前記第２のセクション（２２０）の前記第２のドープ層（２０３ｂ）と接触するキャパシタンスパッド（２２８）を堆積させることをさらに含み、前記少なくとも１つのキャパシタンスパッド（２２８）は、前記第２のセクション（２２４）の前記Ｐ電極の電気キャパシタンスを減少させるように構成されている、請求項１０に記載の方法。

【請求項12】

（ｂ’）前記導波路の外側の少なくとも１つの領域において、前記第２のセクション（２２０）および前記第１のセクション（２１０）の前記第２のドープ層（２０６）を少なくとも部分的に除去することをさらに含む、請求項９～１１のいずれか１項に記載の方法。

【請求項13】

前記半絶縁性基板（２０１）は、鉄ドープリン化インジウムを含む、請求項９～１２のいずれか１項に記載の方法。

【請求項14】

前記半絶縁性エピタキシー層（２９０）は、鉄ドープリン化インジウムまたはルテニウムドープリン化インジウムを含む、請求項９～１３のいずれか１項に記載の方法。

【請求項15】

前記アンドープ活性層（２０５）は多量子井戸を含む、請求項９～１４のいずれか１項に記載の方法。

【請求項16】

前記多量子井戸は、三元化合物または四元化合物の半導体材料を含む、請求項１５に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書は、変調された光を放出するように構成された半導体サブアセンブリに関し、さらに、当該半導体サブアセンブリに使用される半導体装置を製造するための方法に関する。

【背景技術】

【0002】

光通信システムおよびデータセンターには、一般に、データを伝送するために、変調光信号を生成することが可能な半導体装置が含まれる。このような装置には通常、光を放出するレーザーセクションと、当該光を変調する変調セクションすなわち変調器という少なくとも２つのセクションが含まれる。レーザーセクションまたは変調セクションは各々、そのセクションの一対の電極に駆動信号（例えば電圧または電流）を印加することによって起動される。このような半導体装置では、各セクションは通常、ヘテロ構造すなわちバンドギャップの異なる半導体材料の集合体を含む。

【0003】

レーザーセクションには、例えば分布帰還型（ＤＦＢ）レーザーを含むことが可能であり、変調セクションには、２５Ｇｂ／ｓ、５０Ｇｂ／ｓ、１００Ｇｂ／ｓなどの非常に高いデータレートに適した電界吸収型変調器（ＥＡＭ）を含むことが可能である。

【0004】

ＥＡＭでは、フランツ・ケルディッシュ効果または量子閉じ込めシュタルク効果を利用して、光信号の振幅の変化を生じさせている。ＥＡＭは、外部の電気ドライバーから変調器の一対の電極に供給される、時間とともに変化する駆動信号によって制御される。ＥＡＭには通常、ピーク・ツー・ピーク電圧（Ｖｐｐ）が１．５Ｖ～２．５Ｖの駆動信号が必要である。

【0005】

利用可能な電気ドライバーのうち、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ドライバーでは、変調速度が最大で６４Ｇボーに達する。しかしながら、このドライバーの駆動信号は約０．８Ｖｐｐに制限されており、ＥＡＭを直接駆動するには低すぎる。

【0006】

このため、ドライバーの駆動信号が変調器の電圧要件に適合するように、通常は電気増幅器を使用して駆動信号を増幅している。このような増幅器は、電気ノイズ、設置面積、コスト、消費電力を増加させる。このため、駆動信号がＣＭＯＳドライバーによって提供される駆動信号に適合し、電気増幅器が不要な変調器に関心が集まっている。

【0007】

第１の手法が、例えば、Ｎａｋａｉらによる文献（“Uncooled Operation of 53-GBd PAM4 (106-Gb/s) EA/DFB Lasers With Extremely Low Drive Voltage With 0.9 Vpp”. Journal of Lightwave Technology, 2019, vol. 37, no 7, p. 1658-1662）に開示されている。この文書には、０．９Ｖｐｐまでの低い駆動電圧に適合する最適化された縦方向のＰＩＮ接合を有するレーザーセクションと変調器セクションとを含む半導体装置が開示されている。縦方向のＰＩＮ接合は、基板面を画定する基板上にドーピングの異なる半導体材料を少なくとも３層積層したヘテロ構造の一種である。これらの３層には通常、Ｐドープ層と、アンドープ活性層と、Ｎドープ層が含まれる。

【0008】

前記先行技術の半導体装置では、変調器とレーザーセクションとが同一の基板上にモノリシック集積され、電極を共有している。２つのセクション間の電気的クロストークを防ぐ、すなわち、あるセクションの駆動信号が他のセクションに影響を与えるのを防止するために、各セクションの駆動信号がそのセクションの残りの未使用の電極を介して供給されている間、共有電極が電気的に接地される。この構成は、シングルエンド駆動構成と呼ばれ、この構成により、例えば変調器の時間とともに変化する駆動信号によってレーザーセクションが乱れるのを防ぐことが可能である。これは、レーザーセクションに一定の駆動が必要な場合に特に有利である。このような従来技術の半導体装置では、パラメータ間のトレードオフによって低い駆動信号が達成されている。特に、このような低い駆動信号は、消光比の低さと挿入損失の高さという犠牲を払って、非常に急激に消光する変調器設計にすることによって得られる。

【0009】

Ａｄａｃｈｉらによる文献（“53-Gbaud PAM4 Differential Drive of a Conventional EA/DFB toward Driver-amplifier-less Optical Transceivers.” Optical Fiber Communications Conference and Exhibition OFC p. 1-3, 2019）では、差動駆動構成において、２つのセクションで電極を共有する半導体装置を駆動するためのチップキャリアが提案されている。このような構成では、共有電極を接地してセクションの残りの１つの電極だけを使用する代わりに、駆動信号をセクションの２つの電極で均等に分けることによって、変調セクションに必要な駆動信号が低減される。

【0010】

Ａｄａｃｈｉらによる文献では、変調セクションを駆動している信号がレーザーセクションを乱すこと（クロストーク）を防ぐために、レーザーセクションに並列に接続されたバイパスコンデンサが使用されている。しかしながら、上記の解決策は、半導体装置の寸法を大幅に増やす、嵩の大きな部品を意味するため、集積化にはほとんど対応することができない。さらに、この解決策は、複数の変調セクションを含むシステムへの拡張ができず、それにより、この技術の利点が制限される。

【0011】

Ｈａｓｅｂｅらによる文献（“Push-pull driven electro-absorption modulator integrated with DFB laser using selectively doped lateral pin diode structure.” in : International Semiconductor Laser Conference. IEEE, 2014. p. 54-55）に開示されたもうひとつの手法では、横方向のＰＩＮ接合すなわち、基板面上に複数の層が並置された接合に基づくレーザーと変調器とを含む半導体装置が提案されている。横方向のＰＩＮ接合によって、レーザーセクションの電極を変調セクションの電極から電気的に絶縁することが可能になる。従って、半導体装置を差動駆動構成で直接使用することができる。しかしながら、横方向のＰＩＮ接合がゆえ、このような半導体装置は、利用可能な電気ドライバーとは互換性がないそれぞれの電極で３．５Ｖの高いＶｐｐの駆動信号が必要になる（変調器ＰＩＮ接合で７Ｖｐｐになる）。

【0012】

米国特許出願公開第２００５０２７５０５３号には、互いに電気的に絶縁された２つのセクションを含む光集積回路が開示されている。この２つのセクションは、共通の１つの電源によってシングルエンド構成で駆動される。さらに、２つのセクションの電極間の電気的な絶縁は、イオン注入またはバットジョイント（butt-joint）によって得られる絶縁領域を介して達成される。

【0013】

特開平５－１０２６１５号には、ＳｉＯ_２薄膜に基づく素子間絶縁構造を介して互いに電気的に絶縁された２つのセクションを含む半導体装置が開示されている。しかしながら、電気的駆動構成は開示されていない。

【発明の概要】

【発明が解決しようとする課題】

【0014】

従って、縦方向のＰＩＮ接合のある変調器を有する半導体装置を含み、追加の電気部品を必要とせずに差動駆動構成において直接駆動することが可能な半導体サブアセンブリが必要とされている。

【課題を解決するための手段】

【0015】

以下、「含む（ｃｏｍｐｒｉｓｅ）」という用語は、「含む（ｉｎｃｌｕｄｅ）」および「含む（ｃｏｎｔａｉｎｓ）」と同義（同じ意味）であり、包括的かつオープンであり、言及されていない他の要素を除外するものではない。また、本開示において、数値に言及する場合、「約」および「実質的に」という表現は、数値の８０％～１２０％、好ましくは９０％～１１０％に含まれる範囲と同義（同じ意味）である。

【0016】

第１の態様によれば、本明細書は、
半絶縁性基板と、
光を放出するように構成された第１のセクションと、
前記第１のセクションによって放出された光を変調するように構成された少なくとも第２のセクションと、
前記第１のセクションに第１の駆動信号を印加し、前記第２のセクションに第２の駆動信号を印加するように構成された電気ドライバーと、を備える半導体装置を含む半導体サブアセンブリであって、
前記第１のセクションおよび前記少なくとも第２のセクションは、前記半絶縁性基板上にモノリシック集積され、前記第１のセクションから前記第２のセクションに前記光を導くように構成された共通の光導波路を有し、
前記第１のセクションは、前記半絶縁性基板上に、第１の縦方向のＰＩＮ接合を形成する、第１のドープ層、第２のドープ層および光導波路を含み、
前記第１セクションは、前記第１のドープ層に電気的に接続された第１の電極と、前記第２のドープ層に電気的に接続された第２の電極とをさらに含み、
前記第２のセクションは、前記半絶縁性基板上に、第２の縦方向のＰＩＮ接合を形成する、第１のドープ層、第２のドープ層および光導波路を含み、
前記第２のセクションは、前記第１のドープ層に電気的に接続された第１の電極と、前記第２のドープ層に電気的に接続された第２の電極とをさらに含み、
前記第１のセクションの前記第１の電極と前記第２のセクションの前記第１の電極との間の電気抵抗が約５０オームより高く、
前記第１のセクションの前記第２の電極と前記第２のセクションの前記第２の電極との間の電気抵抗が約５０オームより高く、
前記第２の駆動信号が、前記第２のセクションの前記電極に印加される差動電圧信号または差動電流信号を含む、半導体サブアセンブリに関する。

【0017】

本明細書において、半絶縁性基板は、抵抗率が約１．１０^６Ω．ｃｍより高い基板である。１つ以上の実施形態によれば、半絶縁性基板は鉄ドープＩｎＰで作られている。

【0018】

１つ以上の実施形態によれば、前記第１のセクションの前記第１の電極と前記第２のセクションの前記第１の電極との間の電気抵抗は、約１００オームより高く、約５００オームであると都合がよい。

【0019】

１つ以上の実施形態によれば、前記第１のセクションの前記第２の電極と前記第２のセクションの前記第２の電極との間の電気抵抗は、約１００オームより高く、約５００オームであると都合がよい。

【0020】

本明細書において、第２の駆動信号は、第２のセクションの電極に印加される差動電圧信号または差動電流信号を含み、このような駆動信号が、第２のセクションの２つの電極を介して供給される２つの信号に均等に分割されることを意味する。このような駆動構成は、差動駆動構成と呼ばれている。

【0021】

このような独自の配置により、２つのセクション間でクロストークを発生させることなく２つのセクションが差動構成で駆動され、先行技術の半導体装置で必要とされる駆動信号よりも低い駆動信号で駆動信号を使用することが可能である。結果的に、半導体装置の消費電力を低減することができる。特に、縦方向のＰＩＮ接合と差動構成との組み合わせにより、電気増幅器を使用せずにＣＭＯＳドライバーで変調セクションとレーザーセクションを直接駆動することが可能である。

【0022】

さらに、このような独自の配置は、レーザーセクションを変調器セクションから絶縁するための追加の電子部品（例えば、バイパスコンデンサなど）を必要とすることなく、差動駆動構成にそのまま適合する。従って、この配置はフォトニック集積回路での集積に適合する。

【0023】

いくつかの実施形態によれば、このようなサブアセンブリでは、電気増幅器を必要とすることなく、変調を含む駆動信号で半導体装置の変調セクションを差動構成で駆動することができる。

【0024】

いくつかの実施形態によれば、半導体サブアセンブリは電気増幅器を必要とせず、その消費電力は、電気増幅器を含む半導体サブアセンブリに比べて低減される。

【0025】

さらなる実施形態の１つによれば、前記第１のセクションの前記第１のドープ層および前記第２のセクションの前記第１のドープ層はＮドープ層であり、前記第１のセクションの前記第２のドープ層および前記第２のセクションの前記第２のドープ層はＰドープ層である。

【0026】

１つ以上の実施形態によれば、Ｐドープ層は互いに実質的に電気的に絶縁されている。実質的な電気的絶縁とは、電気抵抗が約５０オームより高いことを意味する。１つ以上の実施形態によれば、Ｐドープ層は物理的に離れている。

【0027】

１つ以上の実施形態によれば、Ｎドープ層は互いに実質的に電気的に絶縁されている。実質的な電気的絶縁とは、電気抵抗が約５０オームより高いことを意味する。しかしながら、いくつかの実施形態では、接続が前記電気的絶縁を妨げない限り、それらが例えば製造工程に起因したＮドープ層間の物理的な接続であってもよい。

【0028】

あるいは、他のいくつかの実施形態によれば、前記第１のセクションの前記第１ドープ層および前記第２のセクションの前記第１ドープ層はＰドープ層であり、前記第１のセクションの前記第２ドープ層および前記第２のセクションの前記第２ドープ層はＮドープ層である。

【0029】

１つ以上の実施形態によれば、Ｎドープ層は互いに実質的に電気的に絶縁されている。実質的な電気的絶縁とは、電気抵抗が約５０オームより高いことを意味する。１つ以上の実施形態によれば、Ｎドープ層は物理的に離れている。

【0030】

１つ以上の実施形態によれば、Ｐドープ層は互いに実質的に電気的に絶縁されている。実質的な電気的絶縁とは、電気抵抗が約５０オームより高いことを意味する。しかしながら、そのような接続が前記電気的絶縁を妨げない限り、Ｐドープ層は物理的に接続されていてもよい。

【0031】

１つ以上の実施形態によれば、第１の態様による半導体サブアセンブリの半導体装置は、前記第２のセクションによって変調された光を受けるように構成された、少なくとも第３のセクションをさらに備え、
前記第１のセクション、前記第２のセクションおよび前記少なくとも第３のセクションは、前記基板上にモノリシック集積され、前記共通の光導波路を含み、
前記第３のセクションは、前記半絶縁性基板上に第３の縦方向のＰＩＮ接合を形成する、第１のドープ層、第２のドープ層および光導波路を含み、
前記第３のセクションは、前記第１のドープ層および前記第２のドープ層にそれぞれ電気的に接続された第１の電極および第２の電極をさらに備え、
前記第２のセクションの前記第１の電極と前記第３のセクションの前記第１の電極との間の電気抵抗が約５０オームより高く、
前記第２のセクションの前記第２の電極と前記第３のセクションの前記第２の電極との間の電気抵抗が約５０オームより高い。

【0032】

前記第３のセクションを、第２のセクションから受光した光の特性を変更するように構成することが可能である。光の前記特性は、例えば、強度、振幅、位相、偏光であってもよい。第３のセクションは、例えば、増幅器、位相変調器または振幅変調器であってもよい。

【0033】

１つ以上の実施形態によれば、第２の駆動信号は、少なくとも１つの電圧変調または少なくとも１つの電流変調をさらに含む。

【0034】

１つ以上の実施形態によれば、第１の駆動信号は、前記第１のセクションの前記電極に印加される差動電圧または差動電流を含む。

【0035】

このため、第１のセクション、例えばレーザーセクションを差動構成で駆動して、第１のセクションを駆動する電気ドライバーの消費を低減することが可能である。

【0036】

１つ以上の実施形態によれば、第１の駆動信号は、少なくとも１つの電圧変調または少なくとも１つの電流変調をさらに含む。

【0037】

このため、電気増幅器を必要とすることなく、第１のセクションと第２のセクションの両方で光を変調することが可能である。第１のセクションと第２のセクションの作用を組み合わせて光を変調することを利用して、半導体装置から放出される光の変調を最適化すること、例えば、変調された光のパワーを高めることができる。

【0038】

１つ以上の実施形態によれば、前記電気ドライバーはＣＭＯＳドライバーである。

【0039】

第２の態様によれば、本明細書は、本明細書の第１の態様による半導体サブアセンブリと、前記半導体装置によって放出された光を少なくとも１つの光学部品に結合するように構成された光結合手段と、を含む光モジュールに関する。

【0040】

光結合手段は、例えば、光学レンズ、光ファイバ、光アイソレータ、波長板、ビームスプリッタ、光回折格子、光減衰器などの光学素子またはそれらの組み合わせのうちの少なくとも１つを含む。

【0041】

先行技術で知られているサブアセンブリと比較して、半導体サブアセンブリの消費電力が低いことにより、コストを増加させることなく、本明細書の第２の態様による光モジュールをデータセンターなどの大規模システムに統合することも容易である。

【0042】

第３の態様によれば、本発明は、
半絶縁性基板と、
光を放出するように構成された第１のセクションと、
前記第１のセクションによって放出された光を変調するように構成された少なくとも第２のセクションと、を備え、
前記第１のセクションおよび前記少なくとも第２のセクションは、前記半絶縁性基板上にモノリシック集積され、前記第１のセクションから前記第２のセクションに前記光を導くように構成された共通の光導波路を有し、
前記第１のセクションは、前記半絶縁性基板上に第１の縦方向のＰＩＮ接合を形成する、第１のドープ層、第２のドープ層および光導波路を含み、
前記第１セクションは、前記第１のドープ層に電気的に接続された第１の電極と、前記第２のドープ層に電気的に接続された第２の電極とをさらに備え、
前記第２のセクションは、前記半絶縁性基板上に第２の縦方向のＰＩＮ接合を形成する、第１のドープ層、第２のドープ層および光導波路を含み、
前記第２セクションは、前記第１のドープ層に電気的に接続された第１の電極と、前記第２のドープ層に電気的に接続された第２の電極とをさらに備え、
前記第１のセクションの前記第１の電極と前記第２のセクションの前記第１の電極との間の電気抵抗が約５０オームより高く、
前記第１のセクションの前記第２の電極と前記第２のセクションの前記第２の電極との間の電気抵抗が約５０オームより高い、変調された光を放出するための半導体装置に関する。

【0043】

第４の態様によれば、本明細書は、第１の態様による半導体サブアセンブリの半導体装置または第３の態様による半導体装置を製造するための方法に関する。

【0044】

１つ以上の実施形態において、半導体装置を製造するためのこのような方法は、
半絶縁性基板の上に第１のドープ層、前記第１のドープ層の上にアンドープ活性層および前記アンドープ活性層の上に第２のドープ層を含むＰＩＮ接合を、前記基板上に設け、
前記第２のドープ層を少なくとも部分的にエッチングして、第１のセクションと少なくとも第２のセクションとの間に電気的絶縁セクションを画定し、その際、前記第２のドープ層は、前記第１のセクションおよび前記第２のセクションにおいてエッチングされずに残るのみで、
前記第１のセクション、前記少なくとも第２のセクションおよび前記電気的絶縁セクションを部分的に覆う、好ましくは帯状の導波路マスクを堆積させ、
前記第１のセクション、前記少なくとも第２のセクションおよび前記電気的絶縁セクションの、前記導波路マスクで覆われていない領域をエッチングして、
前記第１のドープ層および前記アンドープ活性層が前記電気的絶縁セクションの前記導波路マスクで覆われていない領域において除去され、
前記第２のドープ層および前記アンドープ活性層が前記第１のセクションおよび前記少なくとも第２の、セクションの導波路マスクで覆われていない領域において除去され、
前記アンドープ活性層の残りが光導波路を形成するようにして、
前記電気的絶縁セクションにおいて前記導波路マスクを除去し、
前記電気的絶縁セクションに含まれる前記光導波路の領域を埋めるために、前記電気的絶縁セクションと、前記第１のセクションおよび前記少なくとも第２のセクションの、前記導波路マスクで覆われていない領域とに、半絶縁性エピタキシー層を設け、
前記導波路マスクを除去して、前記少なくとも第２のセクションおよび前記第１のセクションの前記第２のドープ層を少なくとも部分的に露出させ、
前記導波路の外側の領域において、前記少なくとも第２のセクションおよび前記第１のセクションの前記半絶縁性エピタキシー層を少なくとも部分的に除去し、前記領域において、前記少なくとも第２のセクションおよび前記第１のセクションの前記第１のドープ層を露出させることを含む。

【0045】

第４の態様による方法によって、第１のセクションの第１のドープ層と第２のセクションの第１のドープ層は、ストリップを介して単に物理的に接続されているだけであり、ストリップは、第１のセクションの第１のドープ層と第２のセクションの第１のドープ層との間に実質的な電気絶縁を与えるのに十分な薄さと狭さを有する。

【0046】

さらに、第１のセクションの第２のドープ層と第２のセクションの第２のドープ層は、互いに物理的に離れているか、あるいは、ストリップを介して単に物理的に接続されているだけであり、ストリップは、第１のセクションの第２のドープ層と第２のセクションの第２のドープ層との間に実質的な電気絶縁を与えるのに十分な薄さと狭さを有する。

【0047】

このため、前記第１のセクションの前記第１の電極と前記第２のセクションの前記第１の電極との間の電気抵抗は約５０オームより高く、前記第１のセクションの前記第２の電極と前記第２のセクションの前記第２の電極との間の電気抵抗は約５０オームより高い。

【0048】

先行技術に開示された方法と比較して、第４の態様による方法を用いることで、複雑さを抑えた状態でドープ層同士が実質的に絶縁された２つのセクションを有する半導体装置が得られる。実際のところ、バットジョイント技術を使用する場合に要求されるような追加の再成長は必要なく、複雑なプロセスであるイオン注入も必要ない。

【0049】

１つ以上の実施形態によれば、本方法はさらに、
前記第１のセクションの前記第１のドープ層および前記第２のセクションの前記第１のドープ層とそれぞれ接触する２つのＮ電極を堆積させ、
前記第１のセクションの前記第２のドープ層および前記第２のセクションの前記第２のドープ層とそれぞれ接触する２つのＰ電極を堆積させることを含む。

【0050】

このように、第１のセクションのＮ電極およびＰ電極は、第１のセクションの一対の電極を形成する。第２のセクションのＮ電極およびＰ電極は、第２のセクションの一対の電極を形成する。

【0051】

１つ以上の実施形態によれば、第１のセクションおよび第２のセクションのＮ電極およびＰ電極には、同一の材料、好ましくは導電性材料、例えば金属を含むことができる。

【0052】

前記電極によって、前記第１のセクションおよび前記少なくとも第２のセクションのそれぞれの前記第１のドープ層および前記第２のドープ層に外部のドライバーを電気的に接続することが可能である。

【0053】

１つ以上の実施形態によれば、本方法は、第２のセクションで前記電極を堆積させる前に、前記第２のセクションの第２のドープ層と接触するキャパシタンスパッドを堆積させることをさらに含み、前記少なくとも１つのキャパシタンスパッドは、第２のセクションのＰ電極の電気キャパシタンスを減少させるように構成されている。

【0054】

１つ以上の実施形態によれば、本方法は、第１のセクションで前記電極を堆積させる前に、前記第１のセクションの第２のドープ層と接触するキャパシタンスパッドを堆積させることをさらに含み、前記少なくとも１つのキャパシタンスパッドは、第１のセクションのＰ電極の電気キャパシタンスを減少させるように構成されている。

【0055】

あるセクションの電極のキャパシタンスが減少することで、半導体装置の当該セクションの変調特性が改善される。特に、より広い光変調帯域幅を確保することができる。

【0056】

特に、２つのセクションの組み合わせで光の変調を最適化するために、第１セクションと第２セクションの両方でキャパシタンスパッドを堆積させることが可能である。

【0057】

１つ以上の実施形態によれば、本方法は、前記導波路マスクを堆積させる前に、導波路の外側の少なくとも１つの領域において、前記第１のセクションおよび／または前記第２のセクションの前記第２のドープ層を少なくとも部分的に除去することを含む。

【0058】

この実施形態によって、前記第１のセクションおよび／または前記第２のセクションの前記半絶縁性エピタキシー層の一部が前記半絶縁性基板と接触している半導体装置を得ることができる。これにより、第１のセクションおよび／または第２のセクションの第２のドープ層に接続された電極の電気キャパシタンスが低減される。このため、前記第１のセクションおよび／または前記第２のセクションにおけるキャパシタンスパッドの堆積を回避することができ、変調帯域幅を増大させることができる。

【0059】

１つ以上の実施形態によれば、前記半絶縁性基板は、鉄ドープリン化インジウムを含む。

【0060】

１つ以上の実施形態によれば、前記半絶縁性エピタキシー層は、鉄ドープリン化インジウムまたはルテニウムドープリン化インジウムを含む。

【0061】

１つ以上の実施形態によれば、前記アンドープ活性層は多量子井戸を含む。

【0062】

１つ以上の実施形態によれば、前記多量子井戸は、三元化合物または四元化合物の半導体材料を含む。

【0063】

第５の態様によれば、本明細書は、
第３の態様による半導体装置を設け、
電気ドライバーを用いて、半導体装置の第１のセクションに第１の駆動信号を印加し、半導体装置の第２のセクションに第２の駆動信号を印加することを含み、
第２の駆動信号は、前記第２のセクションの電極に印加される差動電圧信号または差動電流信号を含む、変調された光を放出するための方法に関する。

【0064】

１つ以上の実施形態によれば、第３の態様による前記半導体装置は、第４の態様による方法を用いて製造される。

【0065】

本発明の上記以外の利点および特徴については、以下の図面によって示される説明を読むことで明らかになるであろう。

【図面の簡単な説明】

【0066】

【図1】図１は、一実施形態による、本明細書による半導体サブアセンブリのブロック図を示す。

【図2A】図２Ａは、本明細書の一実施形態による半導体装置の上面図を示す。

【図2B】図２Ｂは、図２Ａに示す半導体装置の断面図を示す。

【図2C】図２Ｃは、図２Ａに示す半導体装置の断面図を示す。

【図2D】図２Ｄは、図２Ａに示す半導体装置の断面図を示す。

【図2E】図２Ｅは、図２Ａに示す半導体装置の断面図を示す。

【図3A】図３Ａは、一実施形態による、本明細書による半導体装置を製造するための方法の複数の工程を示す。

【図3B】図３Ｂは、一実施形態による、本明細書による半導体装置を製造するための方法の複数の工程を示す。

【図3C】図３Ｃは、一実施形態による、本明細書による半導体装置を製造するための方法の複数の工程を示す。

【図4A】図４Ａは、一実施形態による、本明細書による半導体装置を製造するための方法の複数の工程を示す。

【図4B】図４Ｂは、一実施形態による、本明細書による半導体装置を製造するための方法の複数の工程を示す。

【図4C】図４Ｃは、一実施形態による、本明細書による半導体装置を製造するための方法の複数の工程を示す。

【図5】図５は、一実施形態による、本明細書による半導体装置を製造するための方法の変形工程を示す。

【図6】図６は、一実施形態による、変形製造方法によって得られる例示的な半導体装置の断面図を示す。

【発明を実施するための形態】

【0067】

図１は、本開示の一実施形態による半導体サブアセンブリ１０のブロック図を示す。

【0068】

半導体サブアセンブリ１０は、半導体装置２００とドライバー回路１００とを含む。半導体装置２００は、ドライバー回路１００から駆動信号１１０、１１１、１２０、１２１を受信したときに、変調された光２０を放出するように構成されている。

【0069】

より具体的には、電気ドライバー回路１００は、第１の駆動信号を第１のセクションに印加し、第２の駆動信号を第２のセクションに印加する。

【0070】

第２の駆動信号は、第２のセクションの電極に印加される差動電圧信号または差動電流信号を含み、このような駆動信号が、第２のセクション２２０の２つの電極２２４、２２２を介して供給される２つの信号１２０、１２１に均等に分割されることを意味する。

【0071】

いくつかの実施形態によれば、第１の駆動信号は、第１のセクションの電極に印加される差動電圧信号または差動電流信号を含み、このような駆動信号が、第１のセクション２１０の２つの電極２１４、２１２を介して供給される２つの信号１１０、１１１に均等に分割されることを意味する。

【0072】

図１に示す実施形態において、半導体装置２００は、光を放出するための第１のセクション２１０と、前記第１のセクション２１０によって放出された光を変調するための第２のセクション２２０とを含む。

【0073】

１つ以上の実施形態（図示せず）によれば、半導体装置２００には、３つ以上のセクションが含まれていてもよく、特に、光を放出するための第１のセクションと、第１のセクションによって放出された光を変調するための第２のセクションと、前記変調された光を受光し、前記変調された光の少なくとも１つの特性を変化させるように構成された第３のセクション、例えば半導体光増幅器とが含まれていてもよい。

【0074】

本開示のいくつかの実施形態によれば、第１のセクションを、電極ごとに一定の駆動信号を用いて連続波モードで駆動してもよい。

【0075】

あるいは、本開示の他の実施形態によれば、第１のセクション２１０を、変調モードで（すなわち、少なくとも１つの電極で一定ではない駆動信号を用いて）駆動してもよい。例えば、半導体装置２００から放出される光の変調を最適化するために、これを使用することが可能である。このような場合、第１のセクションの光変調帯域幅を広げるために、第１のセクションには、任意に、キャパシタンスパッド（図示せず）が含まれていてもよい。

【0076】

第１のセクション２１０は、一対の電極２１２、２１４を含み、電極２１２、２１４間に電圧信号または電流信号が印加されると、光を放出するように構成されている。同様に、第２のセクション２２０は、一対の電極２２２、２２４を含み、電極２２２、２２４間に電圧信号または電流信号が印加されると、前記第１のセクションによって放出された光を変調するように構成されている。

【0077】

本明細書による半導体装置において、一セクションの電極はいずれも、他のセクションのどの電極からも実質的に電気的に絶縁されている。

【0078】

図２Ａ～図２Ｅは、本開示の一実施形態による半導体装置２００の異なる図を示し、前記半導体装置２００は、光を放出するように構成された第１のセクション２１０と、第１のセクション２１０によって放出された光を変調するように構成された第２のセクション２２０とを含む。図２Ａ～図２Ｅに示す例では、第１のセクションと第２のセクションとは、第１のセクション２１０を第２のセクション２２０から絶縁するように構成された電気的絶縁セクション２３０によって隔てられている。

【0079】

より具体的には、図２Ａは、半導体装置２００の上面図を示し、図２Ｂ～図２Ｅは、図２Ａに示す半導体装置を異なる断面図（Ａ－Ａ’、Ｂ－Ｂ’、Ｃ－Ｃ’、Ｄ－Ｄ’）で示している。Ａ－Ａ’断面図は、光の伝搬方向に沿った、半導体装置の断面図を示す。Ｂ－Ｂ’断面図は、電気的絶縁セクション２３０における、第１のセクションと第２のセクションとの間の半導体装置の断面図を示す。Ｃ－Ｃ’断面図は第１のセクション２１０の断面図、Ｄ－Ｄ’断面図は第２のセクション２２０の断面図を示す。

【0080】

第１のセクション２１０（本明細書では、レーザーセクションともいう）は、例えば、分布帰還型レーザー（ＤＦＢ）、分布ブラッグ反射型（ＤＢＲ）、サンプル回折格子分布ブラッグ反射型（ＳＧ－ＤＢＲ）、およびデジタルスーパーモード分布ブラッグ反射型（ＤＳ－ＤＢＲ）などの異なるタイプのレーザーを形成することができる。

【0081】

第２のセクション２２０（本明細書では変調セクションとも称する）は、例えば電界吸収型変調器（ＥＡＭ）など、異なるタイプの変調器を構成することができる。

【0082】

図２Ａ～図２Ｅに示す実施形態において、第１のセクション２１０および第２のセクション２２０は、共通の基板２０１上にモノリシック集積されて同じ光導波路２０５’を共有する２つの縦方向のＰＩＮ接合を含む。基板２０１および光導波路２０５’は、（ＰＩＮ接合の中に配置されているため）図２Ａでは見えないが、図２Ｂ～図２Ｅでは見えている。半導体装置は、一部が半絶縁性エピタキシー層２９０で覆われている。

【0083】

本開示のいくつかの実施形態によれば、２つの縦方向のＰＩＮ接合の集積は、例えば、バットジョイント技術、選択領域成長、量子井戸インターミキシングまたは量子井戸オフセット技術を使用して行うことができる。

【0084】

本開示のいくつかの実施形態によれば、縦方向のＰＩＮ接合の２つのセクションは、単一の縦方向のＰＩＮ接合からの２つの領域であってもよい。

【0085】

図２Ａ～図２Ｅに示す半導体装置２００の実施形態では、第１のセクション２１０は、光導波路２０５’と、基板２０１に接するＮドープ層２０３ａと、Ｐドープ層２０６ａとを含む縦方向のＰＩＮ接合である。

【0086】

図２Ａ～図２Ｅに示す半導体装置２００の実施形態では、第１のセクション２１０は、Ｐドープ層２０６ａおよびＮドープ層２０３ａにそれぞれ電気接続を提供するように構成されたＰ電極２１４およびＮ電極２１２をさらに備える。電極２１４、２１２は、第１のセクションの電極とも呼ばれ、レーザーセクション２１０が光を放出するように外部の駆動信号で当該レーザーセクションを駆動するのに使用可能な導電層である。

【0087】

図２Ａ～図２Ｅに示す半導体装置の一実施形態では、第２のセクション２２０は、光導波路２０５’と、基板２０１に接するＮドープ層２０３ｂと、Ｐドープ層２０６ｂとを含む縦方向のＰＩＮ接合である。

【0088】

図２Ａ～図２Ｅに示す半導体装置の実施形態では、第２のセクション２２０は、Ｐドープ層２０６ｂおよびＮドープ層２０３ｂにそれぞれ電気接続を提供するように構成されたＰ電極２２４およびＮ電極２２２をさらに備える。電極２２４、２２２は、第２のセクションの電極とも呼ばれ、レーザーセクション２１０によって放出された光を変調セクション２２０が変調するように外部の駆動信号で変調セクション２２０を駆動するのに使用可能な導電層である。

【0089】

図２Ａ～図２Ｅに示す半導体装置２００の実施形態では、電気的絶縁セクション２３０は、光導波路２０５’と、基板２０１に接するＮドープ層２０３ｃとを含む。

【0090】

第２のセクション２２０には、任意に、Ｐ電極２２４と半絶縁性エピタキシー層２９０との間に配置されたキャパシタンスパッド２２８が含まれていてもよい。キャパシタンスパッド２２８は、Ｐ電極のキャパシタンスを減少させることにより、第２のセクションの光変調帯域幅を大きくすることができる。

【0091】

Ｎドープ層２０３ａ、２０３ｂおよびＰドープ層２０６ａ、２０６ｂには、例えば、（Ｐドープ層にはベリリウムまたは亜鉛、Ｎドープ層にはケイ素またはスズをドープした）リン化インジウム、（Ｐドープ層には炭素、ベリリウムまたは亜鉛、Ｎドープ層にはケイ素またはテルルをドープした）ガリウムヒ素または（Ｐドープ層にはケイ素、Ｎドープ層にはテルルをドープした）ガリウムアンチモンなど、それぞれＮドープ、Ｐドープされた半導体材料が含まれていてもよい。

【0092】

本開示のいくつかの実施形態によれば、電気的絶縁セクション２３０と、第１のセクション２１０および第２のセクション２２０の一部は、半絶縁性エピタキシー層２９０で覆われている。半絶縁性エピタキシー層２９０は、屈折率がＰドープ層２０６ａ、２０６ｂの屈折率に近い、すなわち屈折率間の差が例えば約０．０１未満である電気的に絶縁性の材料、例えば鉄ドープリン化インジウムまたはルテニウムドープリン化インジウムを含む。従って、半絶縁性エピタキシー層２９０は、第１のセクション２１０と第２のセクション２２０との間を電気的に絶縁するとともに、光が光導波路内を第１のセクションから第２のセクションまで伝わる際の光損失を防止するために電気的絶縁セクション２３０内の光導波路２０５’の周囲と第１のセクション２１０および第２のセクション２２０内の光導波路２０５’の周囲とで屈折率を確実に整合させる。

【0093】

図２Ａ～図２Ｅに示す半導体装置の実施形態では、第１のセクション２１０のＮドープ層２０３ａと第２のセクション２２０のＮドープ層２０３ｂとは、電気的絶縁セクション２３０のＮドープ層ストリップ２０３ｃ（「ストリップ」と称する）を介して単に物理的に接続されているだけである。特に、Ｎドープ層２０３ａ、２０３ｂおよびストリップ２０３ｃは、同じＮドープ層２０３の一部である。

【0094】

ストリップは、Ｎドープ層２０３ａ、２０３ｂの間に実質的な電気的絶縁を与えるのに十分な薄さと狭さである。従って、Ｎ電極２１２、２２２は互いに実質的に絶縁されている。実際には、ストリップの厚さが約２μｍ未満であるとき、ストリップは十分に薄いとみなされる。また、実際には、ストリップの幅が約２μｍ未満であるとき、ストリップは十分に狭いとみなされる。

【0095】

図２Ｂ～図２Ｅに示す実施形態では、第１のセクション２１０のＰドープ層２０６ａは、第２のセクション２２０のＰドープ層２０６ｂから離され、実質的に絶縁されている。従って、Ｐ電極２１４、２２４は互いに実質的に絶縁されている。

【0096】

場合によっては、Ｐドープ層（２０６ａ、２０６ｂ）を離さずにストリップを介して物理的に接続することも可能であり、その場合、ストリップは第１のセクション２１０のＰドープ層２０６ａと第２のセクション２２０のＰドープ層２０６ｂとの間を実質的に絶縁するのに十分な薄さと狭さである。

【0097】

本明細書による半導体装置では、第１のセクションの一対の電極（２１２、２１４）は、第２のセクションの一対の電極（２２２、２２４）から実質的に電気的に絶縁されている。このため、第１のセクションと第２のセクションとを独立して駆動することが可能である。

【0098】

特に、本出願人は、第１のセクションのいずれかの電極と第２のセクションのいずれかの電極との間の電極間電気抵抗が約２０００オームより大きいと、第１のセクション２１０と第２のセクション２２０との間に電気的クロストークがない、すなわち、第２のセクション２２０を駆動する信号が第１のセクション２１０に影響せず、逆もまたしかりであることを、実験的に示した。

【0099】

しかしながら、本出願人は、過剰なアクセス抵抗を回避するために、Ｎドープ層が薄くなりすぎないようにすべきであることを示した。アクセス抵抗は、接合の底部でのＮドープ層２０３ａ、２０３ｂとの電気接触が光導波路２０５’の真下ではなく側面でなされた結果（図２Ｄ～図２Ｅ参照）、導波路２０５’と電極２１２、２２２の位置との間にＮドープ層２０３ａ、２０３ｂの抵抗寄与が存在する事実に由来する。

【0100】

本出願人は、Ｎドープ層２０３の最適な垂直方向の厚さは、第１のセクション２１０および第２のセクション２２０のＮドープ層２０３ａ、２０３ｂ間の十分に低いアクセス抵抗と十分に高い電気絶縁性との間のトレードオフとして選択可能であることを示した。

【0101】

非限定的な例として、ドーピングレベルが約１０^１８ｃｍ^－３のＮドープＩｎＰ材料で作られたＮドープ層２０３の抵抗率は約０．００２Ω．ｃｍであり、絶縁セクション２３０は長さが約７５μｍであり、光導波路２０５’（および層ストリップ２０３ｃ）は幅が約１．５μｍであり、Ｎドープ層２０３は厚さが約１μｍである。このため、Ｎドープ層２０３ａ、２０３ｂ間の電極間抵抗（すなわち、Ｎドープ層ストリップ２０３ｃの抵抗）の値は、約１ｋΩになり得る。これは、Ｎドープ層２０３ａ、２０３ｂを実質的に絶縁するのに十分に高いと考えられる。

【0102】

一般に、ＮドープＩｎＰ材料で作られたＮドープ層２０３の抵抗率は、約０．００１Ω．ｃｍ～約０．０１Ω．ｃｍの範囲になり得る。絶縁セクション２３０は、長さが２５～１００μｍの間であってもよい。導波路の幅については、１～２．５μｍの範囲にすることが可能である。Ｎドープ層の厚さは、０．５～３μｍの範囲にすることが可能である。

【0103】

図２Ａ～図２Ｅに示す本開示の実施形態によれば、ＰＩＮ接合は、Ｎドープ層２０３ａ、２０３ｂが基板２０１に面し、Ｐドープ層２０６ａ、２０６ｂが半導体装置２００の基板２０１とは反対側に向くように配置されている。本明細書では、この配置を「通常配置」と称する。

【0104】

本明細書による半導体装置２００の他の実施形態には、Ｐドープ層２０６ａ、２０６ｂが基板２０１に面し、Ｎドープ層２０３ａ、２０３ｂが半導体装置の基板２０１とは反対側に向く、逆に配置された縦方向のＰＩＮ接合が含まれていてもよい。この別の配置を、本明細書では「逆配置」と称する。例えば、逆配置では、第１のセクションおよび第２のセクションのＮドープ層は物理的に離れていてもよく、第１のセクションおよび第２のセクションのＰドープ層は、薄いＰドープ層ストリップを介して接続されていてもよい。逆配置では、第１のセクションの電極も、第２のセクションの電極から絶縁されている。

【0105】

本発明の一般的な目的および技術的効果を変えることなく、２つの配置のいずれかを選択することができる。それぞれの配置は、例えば、ドープ層を作るために使用される材料に応じて、特定の利点を有する場合がある。

【0106】

一例として、ＰドープＩｎＰはＮドープＩｎＰよりも抵抗率が高いため、逆配置では、基板２０１に近いドープ層間の電極間抵抗が通常配置よりも大きくなる場合がある。しかしながら、この場合、アクセス抵抗は通常配置の場合よりもはるかに高くなる。アクセス抵抗を低減するには、一般に通常配置が好ましい場合がある。

【0107】

図３Ａ～図３Ｃおよび図４Ａ～図４Ｃは、本明細書の一実施形態による半導体装置２００を製造するための製造方法３００を示す。特に、図３Ａ～図３Ｃおよび図４Ａ～図４Ｃは、本明細書の一実施形態による半導体装置の製造方法の異なる工程（ａ）～（ｊ）を複数の断面図（Ａ－Ａ’、Ｂ－Ｂ’、Ｃ－Ｃ’、Ｄ－Ｄ’）で示している。Ａ－Ａ’断面図は、光の伝搬方向に沿った、半導体装置の断面図を示す。Ｂ－Ｂ’断面図は、電気的絶縁セクション２３０の断面図を示す。Ｃ－Ｃ’断面図およびＤ－Ｄ’断面図は、それぞれ第１のセクション２１０の断面図および第２のセクション２２０の断面図を示す。

【0108】

工程（ａ）では、半絶縁性基板２０１の上にＰＩＮ接合３０２を設ける。図３Ａ～３図Ｃおよび図４Ａ～図４Ｃに示す実施形態によれば、ＰＩＮ接合は、Ｎドープ層２０３、アンドープ活性層２０５およびＰドープ層２０６の３層を重ねたスタックを含む縦方向のＰＩＮ接合３０２である。

【0109】

図３Ａ～図３Ｃおよび図４Ａ～図４Ｃに示す実施形態では、Ｎドープ層２０３が基板２０１に面し、Ｐドープ層２０６は基板とは反対側に向いている。１つ以上の実施形態では配置が逆であり、Ｐドープ層２０３が基板２０１に面し、Ｎドープ層２０６が基板とは反対側を向いている。

【0110】

また、工程（ａ）で使用される縦方向のＰＩＮ接合には、Ｐドープ層と接触するトップコンタクト層（図３Ａ～図３Ｃおよび図４Ａ～図４Ｃには示されていない）が含まれていてもよい。トップコンタクト層は、Ｐドープ層（２０６ａ、２０６ｂ）と後述する工程（ｊ）で堆積されるＰ電極（２１４、２２４）との間の電気接触を改善する。

【0111】

半絶縁性基板２０１には、鉄ドープリン化インジウムのような材料が含まれていてもよい。

【0112】

１つ以上の実施形態によれば、縦方向のＰＩＮ接合３０２は、例えば、バットジョイント技術、選択領域成長、量子井戸インターミキシングまたは量子井戸オフセット技術を使用して２つ以上の縦方向のＰＩＮ接合を並置することによって得られるものであってもよい。

【0113】

図３Ａ～図３Ｃおよび図４Ａ～図４Ｃに示す実施形態によれば、縦方向のＰＩＮ接合３０２は、光を放出するように構成された第１のＰＩＮ接合と、光を変調するように構成された第２のＰＩＮ接合とをバットジョイント技術で並置することで得られる。

【0114】

１つ以上の実施形態によれば、縦方向のＰＩＮ接合３０２の３つの層のそれぞれの組成および構造を、長手方向に変化させることが可能である。ここで、長手方向とは、半導体装置における光の伝搬に平行な方向として理解される。

【0115】

特に、アンドープ活性層２０５は、装置の複数のセクションにおいて異なる光学的機能を提供するために、長手方向に異なる構造で構造化されていてもよい。このような構造には、例えば、光を変調する目的と光を放出する目的とで異なるように最適化された多量子井戸を含むことが可能である。また、このような構造には、例えば分布帰還型レーザーを構成するために、光回折格子を含むことも可能である。

【0116】

１つ以上の実施形態によれば、半導体装置２００によって放出される光のパワーを最適化するために、アンドープ活性層２０５には、所定の波長で主に吸収性である材料がレーザーセクション２１０に、同じ所定の波長で主に透明である材料が変調セクション２２０に含まれていてもよい。

【0117】

工程（ｂ）では、ＰＩＮ接合の３つのセクションすなわち、第１のセクション２１０（レーザーセクション）、第２のセクション（変調セクション）２２０および電気的絶縁セクション２３０を画定するために、第１のエッチング手順が適用される。エッチング手順には、例えば、ドライエッチング、ウェットエッチングまたはウェットエッチングとドライエッチングとの組み合わせが含まれていてもよい。

【0118】

図３Ａ～図３Ｃおよび図４Ａ～図４Ｃに示す例において、第１のエッチング手順（工程ｂ）には、第１のセクション２１０および第２のセクション２２０のそれぞれでＰドープ層２０６ａ、２０６ｂの一部だけを残しつつ電気的絶縁領域２３０のＰドープ層２０６を除去するように構成されたエッチング液によるウェットエッチングを含む。この例では、ウェットエッチングは、エッチング液がアンドープ活性層２０５に達したら材料の除去を停止するように構成されている。

【0119】

他の実施形態（図示せず）によれば、ウェットエッチングは、エッチング液がＰドープ層２０６の中にあらかじめ配置されたストップエッチング層に到達したときに停止するように構成されている。従って、この場合、Ｐドープ層２０６の一部が電気的絶縁セクション２３０に残る。

【0120】

１つ以上の実施形態によれば、電気的絶縁セクション２３０と第１のセクション２１０および第２のセクション２２０との間に、Ａ－Ａ’方向に滑らかな斜面を提供するために、ウェットエッチングは一般に約３０°～約４０°の間、好ましくは約３５°の滑らかなエッチング角度で行われる。

【0121】

１つ以上の実施形態によれば、ＰＩＮ接合にトップコンタクト層が含まれる場合には、ウェットエッチングの前にドライエッチングを実施して、そのようなトップコンタクト層を選択的に除去してもよい。

【0122】

１つ以上の実施形態によれば、エッチング手順は、全体的にドライエッチングによってなされてアンドープ活性層２０５の上で停止してもよい。

【0123】

工程（ｃ）では、酸化ケイ素導波路マスク３８０をＰＩＮ接合３０２上に選択的に堆積させ、光導波路２０５’の形状をあらかじめ画定する。非限定的な例として、マスクは、幅が約１μｍ～２．５μｍの矩形であってもよく、マスクは、厚さが約４００ｎｍ～１０００ｎｍであってもよい。

【0124】

好都合なことに、ウェットエッチングの場合に工程（ｂ）で作られる光導波路２０５’がＡ－Ａ’方向に沿った滑らかなエッチングの角度であることにより、電気的絶縁セクション２３０における導波路マスク３８０の連続性と完全性の達成が容易になる。

【0125】

工程（ｄ）では、導波路マスク３８０によって予め画定された形状に沿ってアンドープ活性層２０５に光導波路２０５’をエッチングするために、３つの領域２１０、２２０、２３０にわたって均一なエッチング手順を適用することができる。均一なエッチングは、３つのセクション２１０、２２０、２３０の導波路マスク３８０で覆われていない部分にわたって均一な厚さの材料を除去するように構成される。

【0126】

本開示のいくつかの実施形態によれば、Ｐドープ層２０６が電気的絶縁性セクション２３０において先にエッチングされるのみで第１のセクション２１０および第２のセクション２２０ではエッチングされずに残る事実に起因して、工程（ｃ）の後に得られる構造は厚さが不均一になり、電気的絶縁セクション２３０より第１のセクション２１０および第２のセクション２２０のほうが厚くなる。

【0127】

図３Ｂ～図３Ｃ、工程（ｄ）に見られるように、本出願人は、一方では、第１のセクション２１０および第２のセクション２２０の導波路マスク３８０で覆われていない部分において少なくともＰドープ層２０６およびアンドープ活性層２０５を除去した後、他方では、電気的絶縁セクション２３０の導波路マスク３８０で覆われていないがゆえに基板２０１に到達する部分において少なくともアンドープ活性層２０５およびＮドープ層２０３を除去した後に、均一なエッチング手順が同時に停止するように、３つのセクション２１０、２２０、２３０での厚さの不均一性を使用してもよいことを示している。

【0128】

工程（ｂ）の後に電気的絶縁セクション２３０でＰドープ層２０６が完全にはエッチングされない他の実施形態（図示せず）によれば、均一なエッチング手順はさらに、半絶縁性ＩｎＰ基板２０１を露出させるために、電気的絶縁セクション２３０と、導波路マスク３８０の外側において、（アンドープ活性層２０５およびＮドープ層２０３に加えて）Ｐドープ層２０６の残りを除去するように構成されていてもよい。

【0129】

所定のエッチング時間経過後にエッチングを停止することによって、あるいは（例えば、レーザー干渉に基づく終点検出器を用いて）エッチングの状態をその場でモニタリングし、導波路マスク３８０で覆われていないすべてのセクション２１０、２２０、２３０からアンドープ活性層２０５が除去されたのを確認することによって、工程（ｄ）の均一なエッチング手順で除去される材料の均一な厚さを制御してもよい。

【0130】

本開示のいくつかの実施形態によれば、図３Ｃ（ｄ）の例に具体的に示されるように、光導波路２０５’の側壁が滑らかになるようにするために、均一なエッチングはさらに、第１のセクション２１０および第２のセクション２２０の導波路マスク３８０で覆われていない部分でも所定の厚さのＮドープ層２０３が除去された後に停止するように構成されている。

【0131】

工程（ｅ）では、電気的絶縁セクション２３０において、例えばドライエッチングで導波路マスク３８０を除去する。

【0132】

工程（ｆ）では、半絶縁性エピタキシー層２９０のレイヤーを３つのセクション２１０、２２０、２３０の上に選択的に再成長させる。本出願人は、酸化ケイ素上に選択的な有機金属気相成長法（ＭＯＶＰＥ）を用いて再成長を有利に行い得ることを示した。ＭＯＶＰＥの選択性は、半絶縁性エピタキシー層２９０が３つのセクション２１０、２２０、２３０の酸化ケイ素で覆われていない部分、すなわち導波路マスク３８０の工程（ｅ）の後に残る部分で覆われていない部分でのみ成長することを意味する。

【0133】

従って、半絶縁性エピタキシー層２９０は、光導波路２０５’を電気的絶縁セクション２３０内に埋め込む。この技術によって、電気的絶縁セクション２３０における光導波路２０５’の実効屈折率の変動が最小限に抑えられる。

【0134】

図４Ａ～図４Ｃに示すように、工程（ｇ）では、導波路マスク２８０の残りを、例えば酸化ケイ素の選択的化学エッチングによって、第１のセクション２１０および第２のセクション２２０から除去する。

【0135】

工程（ｇ）の後、製造方法３００は、第１のセクション２１０と第２のセクション２２０との間で異なっていてもよい。その結果、工程（ｇ）の後、２つのセクション２１０、２２０におけるプロセスの理解を容易にするために、Ｃ－Ｃ’軸およびＤ－Ｄ’軸に沿った２つの異なる断面図が図４Ｃに示されている。

【0136】

任意に、工程（ｈ）において、図４Ａ～図４Ｃに示すように、第２のセクション２２０のＰ電極の寄生キャパシタンスを減少させるために、厚いキャパシタンスパッド２２８を第２のセクション２２０上に堆積させる（図４Ｃ、Ｄ－Ｄ’断面を参照）。キャパシタンスの減少により、半導体装置２００の第２のセクション２２０の光変調機能のための一層大きな光帯域幅が保証される。

【0137】

Ｐ電極の寄生キャパシタンスは、導電層（Ｎドープ層２０３ｂ）上に配置された半絶縁性エピタキシー層２９０の上にＰ電極が配置され、それによってキャパシタンスを有するＰＩＮ接合が形成されるという事実に起因する場合がある。

【0138】

工程（ｉ）では、図４Ｃに示すように、導波路の外側の領域において半絶縁性エピタキシー層２９０の一部が第１のセクション２１０および第２のセクション２２０においてエッチングされる。これによって、Ｎドープ層２０３ａ、２０３ｂを外部のドライバーに接続するために、Ｎドープ層２０３ａ、２０３ｂが露出され、Ｎドープ層２０３ａ、２０３ｂへのアクセスが与えられる。

【0139】

工程（ｊ）では、Ｎ電極２１２、２２２が第１のセクション２１０および第２のセクション２２０のＮドープ層２０３ａ、２０３ｂ上に堆積され、Ｐ電極２１４、２２４がそれぞれ第１のセクション２１０および第２のセクション２２０のＰドープ層２０６ａ、２０６ｂ上に堆積される。電極は、例えば白金、チタン、金またはそれらの組み合わせなどの導電性材料を含む。

【0140】

図５は、本明細書において（ｂ’）と称する、工程（ｂ）の変形例を示す。変形工程（ｂ’）において、第１のエッチング手順は、（電気的絶縁セクション２３０におけるＰドープ層に加えて）第１のセクション２１０および第２のセクション２２０におけるＰドープ層２０６の一部をさらに除去するように構成されてもよい。正確には、工程（ｂ’）において、工程（ｃ）において導波路マスクが堆積される領域を除いて、第１のセクション２１０および第２のセクション２３０の領域で選択的にエッチングが行われる。工程（ｂ’）の後、一般に製造方法の他の工程が実行される。

【0141】

図６は、工程（ａ、ｂ’、ｃ、ｄ、ｅ、ｆ、ｇ、ｉ、ｊ）を含む変形製造方法で得られる例示的な半導体装置の図を示す。

【0142】

図６に示す実施形態によれば、工程（ａ，ｂ’，ｃ，ｄ，ｅ，ｆ，ｇ，ｉ，ｊ）を含む変形製造方法を実行した後、第１のセクション２１０および第２のセクション２２０の半絶縁性エピタキシャル層２９０の一部を、半絶縁性基板２０１に接触させることが可能である。従って、（主に、半絶縁性基板２０１とＰ電極２１４／２２４との間にＰドープ層２０３ａ／２０３ｂの一部が存在することに起因する）Ｐ電極の寄生キャパシタンスは、例えばキャパシタンスパッドを必要とすることなく低減される（または無効にされる）。この場合、工程（ｈ）を有利に回避することができる。

【0143】

以上、限られた数の実施形態に関して本発明を説明してきたが、本開示の利益を有する当業者であれば、本明細書に開示した本発明の意図から逸脱しない他の実施形態を考案できることを理解するであろう。従って、本発明の範囲は、添付の特許請求の範囲によってのみ限定されるべきである。

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図3A-3C】

【図4A-4C】

【図5】

【図6】

【手続補正書】

【提出日】2023-11-27

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

半絶縁性基板（２０１）と、
光を放出するように構成された第１のセクション（２１０）と、
前記第１のセクション（２１０）によって放出された光を変調するように構成された少なくとも第２のセクション（２２０）と、
前記第１のセクション（２１０）に第１の駆動信号を印加し、前記第２のセクション（２２０）に第２の駆動信号を印加するように構成された電気ドライバー（１００）と、を備える、変調された光を放出するための半導体装置（２００）を含む半導体サブアセンブリ（１０）であって、
前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）は、前記半絶縁性基板（２０１）上にモノリシック集積され、前記第１のセクション（２１０）から前記第２のセクション（２２０）に前記光を導くように構成された共通の光導波路（２０５’）を有し、
前記第１のセクション（２１０）は、前記半絶縁性基板（２０１）上に、第１の縦方向のＰＩＮ接合を形成する、第１のドープ層（２０３ａ）、第２のドープ層（２０６ａ）および前記光導波路（２０５’）を含み、
前記第１セクション（２１０）は、前記第１のドープ層（２０３ａ）に電気的に接続された第１の電極（２１２）と、前記第２のドープ層（２０６ａ）に電気的に接続された第２の電極（２１４）とをさらに含み、
前記第２のセクション（２２０）は、前記半絶縁性基板（２０１）上に第２の縦方向のＰＩＮ接合を形成する、第１のドープ層（２０３ｂ）、第２のドープ層（２０６ｂ）および前記光導波路（２０５’）を含み、
前記第２のセクション（２２０）は、前記第１のドープ層（２０３ｂ）に電気的に接続された第１の電極（２２２）と、前記第２のドープ層（２０６ｂ）に電気的に接続された第２の電極（２２４）とをさらに含み、
前記第１のセクション（２１０）の前記第１の電極（２１２）と前記第２のセクション（２２０）の前記第１の電極（２２２）との間の電気抵抗が約５０オームより高く、
前記第１のセクション（２１０）の前記第２の電極（２１４）と前記第２のセクション（２２０）の前記第２の電極（２２４）との間の電気抵抗が約５０オームより高く、
前記電気ドライバー（１００）は、前記第２のセクションを差動駆動構成で駆動するように構成され、前記第２の駆動信号が、前記第２のセクション（２２０）の前記電極（２２２, ２２４）に印加される差動電圧信号または差動電流信号である、半導体サブアセンブリ。

【請求項2】

前記第１のセクション（２１０）の前記第１のドープ層（２０３ａ）および前記第２のセクション（２２０）の前記第１のドープ層（２０３ｂ）はＮドープ層であり、
前記第１のセクション（２１０）の前記第２のドープ層（２０６ａ）および前記第２のセクション（２２０）の前記第２のドープ層（２０６ｂ）はＰドープ層である、請求項１に記載の半導体サブアセンブリ（１０）。

【請求項3】

前記半導体装置（２００）は、前記第２のセクション（２１０）によって変調された光を受けるように構成された、少なくとも第３のセクションをさらに備え、
前記第１のセクション（２１０）、前記第２のセクション（２２０）および前記少なくとも第３のセクションは、前記基板（２０１）上にモノリシック集積され、前記共通の光導波路（２０５’）を含み、
前記第３のセクションは、前記半絶縁性基板（２０１）上に第３の縦方向のＰＩＮ接合を形成する、第１のドープ層、第２のドープ層および前記光導波路（２０５’）を含み、
前記第３のセクションは、前記第１のドープ層および前記第２のドープ層にそれぞれ電気的に接続された第１の電極および第２の電極をさらに備え、
前記第２のセクション（２２０）の前記第１の電極（２２２）と前記第３のセクションの前記第１の電極との間の電気抵抗が約５０オームより高く、
前記第２のセクション（２２０）の前記第２の電極（２２４）と前記第３のセクションの前記第２の電極との間の電気抵抗が約５０オームより高い、請求項１に記載の半導体サブアセンブリ（１０）。

【請求項4】

前記第２の駆動信号は、少なくとも１つの電圧変調または少なくとも１つの電流変調をさらに含む、請求項１に記載の半導体サブアセンブリ。

【請求項5】

前記電気ドライバー（１００）は、前記第１のセクションを差動駆動構成で駆動するように構成され、前記第１の駆動信号は、前記第１のセクション（２１０）の前記電極（２１２、２１４）に印加される差動電圧または差動電流である、請求項１に記載の半導体サブアセンブリ。

【請求項6】

前記第１の駆動信号は、少なくとも１つの電圧変調または少なくとも１つの電流変調をさらに含む、請求項１に記載の半導体サブアセンブリ。

【請求項7】

前記電気ドライバーはＣＭＯＳドライバーである、請求項１に記載の半導体サブアセンブリ。

【請求項8】

請求項１～７のいずれか１項に記載の半導体サブアセンブリ（１０）と、前記半導体装置（２００）によって放出された光（２０）を少なくとも１つの光学部品に結合するように構成された光結合手段と、を含む光モジュール。

【請求項9】

変調された光を放出するための半導体装置（２００）を製造するための方法（３００）であって、
（ａ）半絶縁性基板（２０１）の上に第１のドープ層（２０３）、前記第１のドープ層（２０３）の上にアンドープ活性層（２０５）および前記アンドープ活性層（２０５）の上に第２のドープ層（２０６）を含むＰＩＮ接合（３０２）を、前記基板（２０１）上に設け、
（ｂ）前記第２のドープ層（２０６）を少なくとも部分的にエッチングして、第１のセクション（２１０）と少なくとも第２のセクション（２２０）との間に電気的絶縁セクション（２３０）を画定し、その際、
前記アンドープ活性層（２０５）はエッチングされずに残り、
前記第２のドープ層（２０６）は、前記第１のセクション（２１０）および前記第２のセクション（２２０）においてのみエッチングされずに残り、
（ｃ）前記第１のセクション（２１０）、前記少なくとも第２のセクション（２２０）および前記電気的絶縁セクション（２３０）を部分的に覆う導波路マスク（３８０）を堆積させ、
（ｄ）前記第１のセクション（２１０）、前記少なくとも第２のセクション（２２０）および前記電気的絶縁セクション（２３０）の、前記導波路マスク（３８０）で覆われていない領域をエッチングして、
前記第１のドープ層（２０３）および前記アンドープ活性層（２０５）が、前記電気的絶縁セクション（２３０）の前記導波路マスク（３８０）で覆われていない領域において除去され、
前記第２のドープ層（２０６）および前記アンドープ活性層（２０５）が、前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）の、前記導波路マスク（３８０）で覆われていない領域において除去され、
前記アンドープ活性層（２０５）の残りが光導波路（２０５’）を形成するようにして、
（ｅ）前記電気的絶縁セクション（２３０）において前記導波路マスク（３８０）を除去し、
（ｆ）前記電気的絶縁セクション（２３０）と、前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）の、前記導波路マスク（３８０）で覆われていない領域とに、半絶縁性エピタキシー層（２９０）を設け、
（ｇ）前記導波路マスク（３８０）を除去して、前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）の前記第２のドープ層（２０６ａ、２０６ｂ）を少なくとも部分的に露出させ、
（ｉ）前記導波路の外側の領域において、前記少なくとも第２のセクション（２２０）および前記第１のセクション（２１０）の前記半絶縁性エピタキシー層（２９０）を少なくとも部分的に除去し、前記領域において、前記第１のセクション（２１０）および前記少なくとも第２のセクション（２２０）の、前記第１のドープ層（２０３ａ、２０３ｂ）を露出させることを含む、方法。

【請求項10】

（ｊ）前記第１のセクション（２１０）の前記第１のドープ層（２０３ａ）および前記第２のセクション（２２０）の前記第１のドープ層（２０３ｂ）とそれぞれ接触する２つのＮ電極（２１２、２２２）を堆積させ、
前記第１のセクション（２１０）の前記第２のドープ層（２０６ａ）および前記第２のセクション（２２０）の前記第２のドープ層（２０６ｂ）とそれぞれ接触する２つのＰ電極（２１４、２２４）を堆積させることをさらに含む、請求項９に記載の方法。

【請求項11】

（ｈ）前記第２のセクション（２２０）の前記第２のドープ層（２０３ｂ）と接触するキャパシタンスパッド（２２８）を堆積させることをさらに含み、前記少なくとも１つのキャパシタンスパッド（２２８）は、前記第２のセクション（２２４）の前記Ｐ電極の電気キャパシタンスを減少させるように構成されている、請求項１０に記載の方法。

【請求項12】

（ｂ’）前記導波路の外側の少なくとも１つの領域において、前記第２のセクション（２２０）および前記第１のセクション（２１０）の、前記第２のドープ層（２０６）を少なくとも部分的に除去することをさらに含む、請求項９に記載の方法。

【請求項13】

前記半絶縁性基板（２０１）は、鉄ドープリン化インジウムを含む、請求項９に記載の方法。

【請求項14】

前記半絶縁性エピタキシー層（２９０）は、鉄ドープリン化インジウムまたはルテニウムドープリン化インジウムを含む、請求項９に記載の方法。

【請求項15】

前記アンドープ活性層（２０５）は多量子井戸を含む、請求項９～１４のいずれか１項に記載の方法。

【請求項16】

前記多量子井戸は、三元化合物または四元化合物の半導体材料を含む、請求項１５に記載の方法。

【国際調査報告】