▶ セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニーの特許一覧
特表2024-511469シールドゲートＭＯＳＦＥＴにおけるシールドコンタクト
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-03-13
(54)【発明の名称】シールドゲートＭＯＳＦＥＴにおけるシールドコンタクト
(51)【国際特許分類】
H01L 29/78 20060101AFI20240306BHJP
H01L 29/06 20060101ALI20240306BHJP
H01L 21/336 20060101ALI20240306BHJP
【ＦＩ】
H01L29/78 652M
H01L29/78 653C
H01L29/78 652F
H01L29/78 652S
H01L29/78 652K
H01L29/78 652P
H01L29/06 301V
H01L29/06 301F
H01L29/78 658F
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023558957
(86)(22)【出願日】2022-03-23
(85)【翻訳文提出日】2023-11-20
(86)【国際出願番号】 US2022071274
(87)【国際公開番号】W WO2022204687
(87)【国際公開日】2022-09-29
(31)【優先権主張番号】63/166,919
(32)【優先日】2021-03-26
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/653,235
(32)【優先日】2022-03-02
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】300057230
【氏名又は名称】セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】ホセイン， ジア
(72)【発明者】
【氏名】パドマナバン， バラジ
(72)【発明者】
【氏名】チョウドリー， ソーヴィク
(57)【要約】
デバイス（１００、２５０）は、半導体基板（１０５、２１０、３１０）内の一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の間に配置されたメサ（１０２、２０２、３０２、４０２、５０２）を含む。ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）は、一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々内に配置されており、シールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）は、一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）内のゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の各々の下方に配置されている。デバイス（１００、２５０）は、メサ（１０２、２０２、３０２、４０２、５０２）を横断するブリッジ接続トレンチ（２０５、３０５、４０５、５０５）を更に含む。ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）は、一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々と流体連通している。ブリッジシールド電極（２０４Ｓ、３０４Ｓ）は、ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内に配置されており、かつ一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）内のゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の各々の下方に配置されたシールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）に結合されている。
【選択図】図４
【選択図】図４
【特許請求の範囲】
【請求項1】
デバイス（１００、２５０）であって、半導体基板（１０５、２１０、３１０）内の一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の間に配置されたメサ（１０２、２０２、３０２、４０２、５０２）であって、前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）が、前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）からの第２の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）に対して平行に位置合わせされた第１の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）を含む、メサ（１０２、２０２、３０２、４０２、５０２）と、
前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々内に配置されたゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）と、
前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）内の前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の各々の下方に配置されたシールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）と、
前記メサ（１０２、２０２、３０２、４０２、５０２）を横断し、かつ前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）をつなぐブリッジ接続トレンチ（２０５、３０５、４０５、５０５）であって、前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）が、前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の平行方向に直角な方向に沿って位置合わせされている、ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）と、
前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内に配置され、かつ前記一対の垂直トレンチ（１０１、２０１、３０１、５０１）内の前記シールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）の各々に結合されたブリッジシールド電極（２０４Ｓ、３０４Ｓ）と、を備える、デバイス（１００、２５０）。
【請求項2】
前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内のシールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）を露出させている、請求項１に記載のデバイス。
【請求項3】
前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内の前記シールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）が、前記デバイス（１００、２５０）のソース金属（１５４ｍ）に接続されている、請求項２に記載のデバイス。
【請求項4】
前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）及び前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）の各々が、ほぼ同じ垂直深さを有する、請求項１に記載のデバイス。
【請求項5】
前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内に配置された前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）内の前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の各々の下方に配置された前記シールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）の高さとほぼ同じ高さを有する、請求項４に記載のデバイス。
【請求項6】
前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、誘電体層（２０７）によって前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）から分離されている、請求項５に記載のデバイス。
【請求項7】
前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内の前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記メサ（１０２、２０２、３０２、４０２、５０２）のほぼ上面まで完全充填酸化物（３０６）層によって覆われている、請求項５に記載のデバイス。
【請求項8】
前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内のブリッジシールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）を露出させるために、前記完全充填酸化物（３０６）層内に孔が配置されている、請求項７に記載のデバイス。
【請求項9】
前記メサ（１０２、２０２、３０２、４０２、５０２）が、前記メサ（１０２、２０２、３０２、４０２、５０２）の長さの一部分にわたって横幅Ｗｍを有し、前記メサ（１０２、２０２、３０２、４０２、５０２）が、前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）が横断する前記メサ（１０２、２０２、３０２、４０２、５０２）の一部分において拡幅された横幅Ｗｍｂを有し、Ｗｍｂが、Ｗｍよりも大きい、請求項１に記載のデバイス。
【請求項10】
前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）が、第１のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）であり、かつ第１の位置において前記メサ（１０２、２０２、３０２、４０２、５０２）を横断し、前記デバイス（１００、２５０）が、第２の位置において前記メサ（１０２、２０２、３０２、４０２、５０２）を横断し、かつ前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）をつなぐ第２のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）であって、前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記第２のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内に追加的に配置されている、第２のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）を更に備える、請求項１に記載のデバイス。
【請求項11】
前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記第１のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内の第１のシールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）を露出させ、かつ前記第２のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内の第２のシールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）を露出させている、請求項１０に記載のデバイス。
【請求項12】
前記第１のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内の前記第１のシールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）及び前記第２のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内の前記第２のシールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）が、前記デバイス（１００、２５０）のソース金属（１５４ｍ）に接続されている、請求項１１に記載のデバイス。
【請求項13】
デバイス（１００、２５０）であって、半導体基板（１０５、２１０、３１０）内の第１の対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の間に配置された第１のメサ（１０２、２０２、３０２、４０２、５０２）と、
前記半導体基板（１０５、２１０、３１０）内の第２の対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の間に配置された第２のメサ（１０２、２０２、３０２、４０２、５０２）であって、
前記第１のメサ（１０２、２０２、３０２、４０２、５０２）、前記第２のメサ（１０２、２０２、３０２、４０２、５０２）、並びに前記第１及び第２の対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）が、前記半導体基板（１０５、２１０、３１０）上で前記デバイス（１００、２５０）のアクティブ領域から前記デバイス（１００、２５０）のシールドコンタクト領域を通って長手方向に延在している、第２のメサ（１０２、２０２、３０２、４０２、５０２）と、
前記第１及び第２の対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々内に配置されたゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）と、
前記第１及び第２の対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々において前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の下に配置されたシールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）と、
第１の位置において前記第１のメサ（１０２、２０２、３０２、４０２、５０２）を横切って配置された第１のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）であって、前記第１のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）が、前記第１の対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）と流体連通している、第１のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）と、
第２の位置において前記第２のメサ（１０２、２０２、３０２、４０２、５０２）を横切って配置された第２のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）であって、前記第２のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）が、前記第２の対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）と流体連通している、第２のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）と、を備える、デバイス（１００、２５０）。
【請求項14】
前記第１のメサ（１０２、２０２、３０２、４０２、５０２）上の前記第１の位置と、前記第２のメサ（１０２、２０２、３０２、４０２、５０２）上の前記第２の位置とが、前記メサ（１０２、２０２、３０２、４０２、５０２）の長さに沿ってある距離だけ長手方向に離間されている、請求項１３に記載のデバイス。
【請求項15】
ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記第１の位置において前記第１のメサ（１０２、２０２、３０２、４０２、５０２）を横切って前記第１のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内に配置されており、前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記第１の対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々において前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の下に配置された前記シールド電極に結合されている、請求項１３に記載のデバイス。
【請求項16】
第１のブリッジ接続が、前記第１のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内の第１のシールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）を露出させている、請求項１５に記載のデバイス。
【請求項17】
前記第１のブリッジ接続内の前記第１のシールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）が、前記デバイス（１００、２５０）のソース金属（１５４ｍ）に接続されている、請求項１６に記載のデバイス。
【請求項18】
前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記第１及び第２の対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々において前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の下に配置された前記シールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）の高さよりも高い、前記第１のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）における高さまで、前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の側面に沿って上昇している、請求項１３に記載のデバイス。
【請求項19】
前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記第１の対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々における前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の下に配置された前記シールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）の高さとほぼ同じ前記第１のブリッジ接続トレンチ（２０５、３０５、４０５、５０５）における高さを有する、請求項１３に記載のデバイス。
【請求項20】
垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）内に配置されたゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）と、前記垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）における前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の下に配置されたシールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）であって、前記シールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）が、第３の位置において、前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の下から前記デバイスの表面に向かって垂直に上昇して、第３のシールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）を露出させている、シールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）と、を更に備える、請求項１３に記載のデバイス。
【請求項21】
方法であって、半導体基板（１０５、２１０、３１０）内の一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の間にメサ（１０２、２０２、３０２、４０２、５０２）を形成することと、
前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）と流体連通するブリッジ接続トレンチ（２０５、３０５、４０５、５０５）を、前記メサ（１０２、２０２、３０２、４０２、５０２）内に形成することと、
前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の長さに沿って前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々にシールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）を配置することと、
前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）内の前記シールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）の上方に長手方向に位置合わせされたゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）を配置することと、
前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内にブリッジシールド電極（２０４Ｓ、３０４Ｓ）を配置することであって、前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）内の前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の下方に配置された前記シールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）に結合されている、配置することと、を含む、方法。
【請求項22】
前記ブリッジ接続内のシールド電極コンタクト要素（１０４ｓｃ、２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、５０４ｓｃ）を露出させることを更に含む、請求項２１に記載の方法。
【請求項23】
デバイス（１００、２５０）であって、半導体基板（１０５、２１０、３１０）内の一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の間に配置されたメサ（１０２、２０２、３０２、４０２、５０２）と、
前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々内に配置されたゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）と、
前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）内の前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の各々の下方に配置されたシールド電極（１０４ｓ、２０１Ｓ、３０１Ｓ）と、
前記メサ（１０２、２０２、３０２、４０２、５０２）を横断するブリッジ接続トレンチ（２０５、３０５、４０５、５０５）であって、前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）が、前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）の各々と流体連通している、ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）と、
前記ブリッジ接続トレンチ（２０５、３０５、４０５、５０５）内に配置されたブリッジシールド電極（２０４Ｓ、３０４Ｓ）であって、前記ブリッジシールド電極（２０４Ｓ、３０４Ｓ）が、前記一対の垂直トレンチ（１０１、２０１、３０１、４０１、５０１、８０１）内の前記ゲート電極（１０４ｇ、２０１Ｇ、３０１Ｇ）の各々の下方に配置された前記シールド電極に結合されている、ブリッジシールド電極（２０４Ｓ、３０４Ｓ）と、を備える、デバイス（１００、２５０）。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、２０２１年３月２６日に出願された米国特許仮出願第６３／１６６，９１９号の優先権を主張する２０２２年３月２日に出願された米国特許出願第１７／６５３，２３５号の優先権と利益を主張するものであり、それらの双方は参照によりそれらの全体が本明細書に組み込まれる。
本出願は、２０２１年３月２６日に出願された米国特許仮出願第６３／１６６，９１９号の優先権を主張する２０２２年３月２日に出願された米国特許出願第１７／６５３，２３５号の優先権と利益を主張するものであり、それらの双方は参照によりそれらの全体が本明細書に組み込まれる。
【0002】
本出願は、２０２１年３月２６日に出願された米国特許仮出願第６３／１６６，９１９号の優先権と利益を主張するものであり、当該仮出願は、参照によりその全体が本明細書に組み込まれる。
【0003】
（発明の分野）
本明細書は、シールドゲートトレンチＭＯＳＦＥＴにおけるコンタクトに関する。
本明細書は、シールドゲートトレンチＭＯＳＦＥＴにおけるコンタクトに関する。
【背景技術】
【0004】
半導体デバイス（例えば、デバイスセル寸法）が縮小するにつれて、半導体デバイス（例えば、シールドゲートトレンチＭＯＳＦＥＴ）においてゲートコンタクト及びシールドコンタクトを作製することがますます困難になる。異なるリソグラフィ設計ルールが、半導体デバイスのアクティブ領域及びコンタクト領域に対して使用され得る。適切なデバイス機能のために、ＭＯＳＦＥＴのドリフト領域における電荷は、デバイスの降伏電圧に悪影響を及ぼすことを回避するために、アクティブ領域及びコンタクト領域の両方において良好に制御され、かつバランスが取られなければならない。
【発明の概要】
【0005】
一般的な態様において、デバイス（例えば、ＭＯＳＦＥＴ）は、半導体基板内の一対の垂直トレンチの間に配置されたメサを含む。一対の垂直トレンチは、一対の垂直トレンチからの第２の垂直トレンチに対して平行に位置合わせされた第１の垂直トレンチを含む。ゲート電極は、一対の垂直トレンチの各々内に配置されており、シールド電極は、一対の垂直トレンチ内のゲート電極の各々の下方に配置されている。更に、ブリッジ接続トレンチは、メサを横断し、かつ一対の垂直トレンチをつなぐ。ブリッジ接続トレンチは、一対の垂直トレンチの平行方向に直角な方向に沿って位置合わせされる。ブリッジシールド電極は、ブリッジ接続トレンチ内に配置されており、かつ一対の垂直トレンチ内のシールド電極の各々に結合されている。ブリッジシールド電極は、ブリッジ接続トレンチ内のシールド電極コンタクト要素を露出させている。ブリッジ接続トレンチ内のシールド電極コンタクト要素は、デバイスのソース金属に接続されている。
【0006】
一般的な態様において、デバイス（例えば、ＭＯＳＦＥＴ）は、半導体基板内の第１の対の垂直トレンチの間に配置された第１のメサと、半導体基板内の第２の対の垂直トレンチの間に配置された第２のメサと、を含む。第１のメサ、第２のメサ、並びに第１及び第２の対の垂直トレンチは、半導体基板上でデバイスのアクティブ領域からデバイスのシールドコンタクト領域を通って長手方向に延在している。更に、ゲート電極は、第１及び第２の対の垂直トレンチの各々内に配置されており、シールド電極は、第１及び第２の対の垂直トレンチの各々においてゲート電極の下に配置されている。第１のブリッジ接続トレンチは、第１の位置において第１のメサを横切って配置されており、第２のブリッジ接続トレンチは、第２の位置で第２のメサを横切って配置されている。第１のブリッジ接続トレンチは、第１の対の垂直トレンチと流体連通して、第２のブリッジ接続トレンチは、第２の対の垂直トレンチと流体連通している。
【0007】
一般的な態様では、方法は、半導体基板内の一対の垂直トレンチの間にメサを形成することと、一対の垂直トレンチと流体連通するブリッジ接続トレンチを、メサ内に形成することと、を含む。方法は、一対の垂直トレンチの長さに沿って一対の垂直トレンチの各々にシールド電極を配置することと、一対の垂直トレンチ内のシールド電極の上方に長手方向に位置合わせされたゲート電極を配置することと、ブリッジ接続トレンチにブリッジシールド電極を配置することと、を更に含む。ブリッジシールド電極は、一対の垂直トレンチ内のゲート電極の下方に配置されたシールド電極に結合されている。方法は、ブリッジ接続トレンチ内のシールド電極コンタクト要素を露出させることを更に含む。
【図面の簡単な説明】
【0008】
【図1A】シールドゲートトレンチＭＯＳＦＥＴデバイスの例示的なデバイスレイアウトの一部分を示す。
【図2A】シールドゲートトレンチＭＯＳＦＥＴデバイスの例示的なデバイスレイアウトの一部分を示す。
【図3】ブリッジ接続トレンチを有するシールドゲートトレンチＭＯＳＦＥＴデバイスの例示的なデバイスレイアウトを示す。
【図4】バブルメサを有するシールドゲートトレンチＭＯＳＦＥＴデバイスの例示的なデバイスレイアウトの部分を示す。
【図5】バブルメサ及び非バブルメサを含む、メサパターンを有するデバイスレイアウトの一部分を示す。
【図6】デバイスレイアウトにおけるバブルメサ及び非バブルメサの例示的な繰り返しパターンの使用を示す。
【図7A】シールドゲートトレンチＭＯＳＦＥＴデバイスの断面図の例示である。
【図8】狭いトレンチ及び広いトレンチの両方を含む、シールドゲートトレンチＭＯＳＦＥＴデバイスの例示的なデバイスレイアウトを示す。
【図9】シールドゲートトレンチＭＯＳＦＥＴデバイスにおいてシールド電極へのコンタクトを作製するための例示的な方法を示す。
【発明を実施するための形態】
【0009】
金属酸化物半導体電界効果トランジスタ（metal oxide semiconductor field effect transistor、ＭＯＳＦＥＴ）デバイスは、多くの電力スイッチング用途において使用される。典型的なＭＯＳＦＥＴデバイスにおいて、ゲート電極は、加えられたゲート電圧に応答して、デバイスのターンオン及びターンオフ制御を提供する。例えば、Ｎ型エンハンスメントモードＭＯＳＦＥＴにおいて、ターンオンは、固有の閾値電圧を超える正のゲート電圧に応答して導電性Ｎ型反転層（すなわち、チャネル領域）がｐ型ボディ領域に形成されるときに生じる。反転層は、Ｎ型ソース領域をＮ型ドレイン領域に接続し、これらの領域間の多数キャリア伝導を可能にする。
【0010】
トレンチＭＯＳＦＥＴデバイスでは、ゲート電極は、シリコンなどの半導体材料（半導体領域とも称され得る）の主面から下方に（例えば、垂直下方に）延在するトレンチ内に形成される。更に、シールド電極がトレンチ内のゲート電極の下に形成されてもよい（かつ電極間誘電体を介して絶縁されてもよい）。トレンチＭＯＳＦＥＴデバイスにおける電流の流れは、主に垂直であり（例えば、Ｎドープドリフト領域において）、その結果、デバイスセルをより高密度に実装することができる。デバイスセルは、例えば、ゲート電極及びシールド電極を含む、トレンチを含んでもよい。デバイスのドレイン、ソース、ボディ、及びチャネル領域を含む、隣接するメサ。
【0011】
トレンチＭＯＳＦＥＴデバイスの電流処理能力は、そのゲートチャネル幅によって決定される。コストを最小化するために、トランジスタのダイ領域サイズを可能な限り小さく保ち、ＭＯＳＦＥＴダイの全領域にわたって繰り返されるセル構造を作成することによってチャネル表面領域の幅を増加させる（すなわち、「チャネル密度」を増加させる）ことが重要であり得る。チャネル密度を増加させる（したがって、チャネル幅を増加させる）方式は、デバイスセルのサイズを縮小し、所与の表面積内により小さいピッチでより多くのデバイスセルを詰め込むことである。
【0012】
例示的なトレンチＭＯＳＦＥＴデバイスは、数百又は数千のデバイスセル（各々がトレンチ及び隣接するメサを含む）のアレイを含み得る。デバイスセルは、各デバイスセルがトレンチ及びメサ（又は２つのハーフメサ）構造を幾何学的に含むので、本明細書ではトレンチ－メサセルと称されることがある。シールド及びゲート電極（例えば、図７Ａのシールド電極１０４ｓ及びゲート電極１０４ｇ）は、メサ（例えば、メサ１０２）に沿って延びる（例えば、メサに沿って位置合わせされた）線形トレンチ（例えば、トレンチ１０１）の内側に形成されてもよい。シールド電極及びゲート電極は、ポリシリコン（例えば、「ｎ＋シールドポリシリコン」及び「ｎ＋ゲートポリシリコン」）から作られ、かつ誘電体層（例えば、インターポリ誘電体（inter-poly dielectric、ＩＰＤ）層２０８、図１Ｂ）によって互いに分離され得る。ＩＰＤ層は、例えば、酸化物層であってもよい。シールド電極及びゲート電極はまた、誘電体層（例えば、シールド誘電体層及びゲート誘電体層）によってメサ内のシリコンから分離される。
【0013】
全てのセルの適切な電気的接触を確実にするために、半導体ダイ表面上に製造されるトレンチＭＯＳＦＥＴに対して「平面ストライプ」構造がしばしば使用される。平面ストライプ構造では、トレンチ（例えば、線形トレンチ）内のゲート電極（「ゲート」）及びシールド電極（「シールドポリ」）が、縦ストライプ内のトレンチの長さに沿って延びる（例えば、位置合わせされる）ように配置される。（例えば、ゲートポリで作られた）ゲート電極は、（例えば、シールドポリで作られた）シールド電極の上（又は上方）にトレンチの長さに沿って配置される。トレンチ内のゲートポリは、露出し、かつゲートランナー（例えば、ゲート金属）によってストライプ端部で接触され、トレンチ内のシールド電極（シールドポリ）は、露出し、かつソース金属による接触のためにトレンチの長さに沿った位置で（マスキングステップを使用して）表面まで引き上げられる。
【0014】
現代のトレンチＭＯＳＦＥＴデバイス（例えば、狭い線幅を有する）において、シールド抵抗は、デバイスの効率及び性能に影響を及ぼす要因である。より低いシールド抵抗は、トレンチ内のシールドポリへの複数のコンタクトを作製することによって（例えば、ソース金属との複数のシールドコンタクトを作製するために、複数の位置でシールドポリを表面まで垂直に上昇させることによって）得られ得る。
【0015】
シールドポリを（ゲートポリの直下から）表面に対して垂直に上昇させることにより、トレンチの長さに沿って延びるゲートポリの連続性が遮断又は破壊される。ゲートポリは、表面に対して垂直に引き上げられたシールドポリの各インスタンスによって２つの不連続なセグメントに分割される。例示的な実装形態では、ストライプの端部にある２つの別個のゲートランナー（例えば、ゲート金属ストリップ）が、トレンチを通って表面まで垂直に引き上げられるシールドポリの単一のインスタンスによって作成された２つの不連続なゲートポリセグメントに接触するために必要とされ得る。トレンチを通して表面まで垂直に引き上げられるシールドポリの複数のインスタンスは、浮遊している（すなわち、２つの別個のゲートランナーによって接続されていない）分離されたゲートポリセグメントをもたらし得る。
【0016】
本明細書の開示は、トレンチ内のシールド電極の上方に延びるゲート電極の連続性を保ちながら、トレンチ内のシールド電極に対して異なる位置に複数のコンタクトを作製するための例示的なデバイス構成又はレイアウトを説明する。
【0017】
シールド電極に対して異なる位置に複数のコンタクトを作製するためのデバイス構成又はレイアウトの例示的な実装形態では、一対の垂直トレンチ（例えば、第２の垂直トレンチに対して平行に位置合わせされた第１の垂直トレンチ）の間にメサが配置される。ブリッジ接続トレンチは、２つの隣接するトレンチ間のメサを横切って（例えば、それを通して）配置される。ブリッジ接続トレンチは、２つの隣接するトレンチをつなぐか又は連結する。ブリッジ接続トレンチを配置することは、メサを切断又はエッチングすることと、（ブリッジ接続トレンチが２つの隣接するトレンチと流体連通するように）２つの隣接するトレンチをつなぐか又は接続するリンク又は通路を開くことと、を含み得る。隣接するトレンチは、ブリッジ接続トレンチを介して隣接するトレンチとすることができる。一部の実装形態では、隣接するトレンチ内のシールド電極は、ブリッジ接続トレンチを通して、又はブリッジ接続トレンチからデバイスの表面にもたらされる。隣接するトレンチ内のシールド電極は、隣接するトレンチ内のシールド電極の上方に延びるゲート電極の連続性を破壊することなく、ブリッジ接続トレンチのほぼ上面まで引き上げられる。シールド電極コンタクト要素（ブリッジシールド電極コンタクト要素）は、隣接するトレンチ間のメサを横切るブリッジ接続トレンチ（すなわち、例えば、ブリッジシールド電極用の酸化物又はシールドポリで充填されたトレンチの表面）の上方に配置されてもよい。
【0018】
図１Ａは、ブリッジ接続トレンチがメサを横切って配置されて、メサに隣接するトレンチをつなぐか又は連結している、シールドゲートトレンチＭＯＳＦＥＴデバイス（例えば、図１Ｂ及び図１Ｃのデバイス２５０）の例示的なデバイスレイアウト２００の一部分を示す。
【0019】
図１Ａは、例えば、互いに平行（例えば、実質的に平行）に延びるデバイスの２つのトレンチ２０１と、２つのトレンチ２０１の間にあるメサ２０２と、を示している。トレンチ２０１及びメサ２０２は、それぞれ線形トレンチ及び線形メサ（例えば、ｙ方向に延びる）であり得る。トレンチ２０１及びメサ２０２は、それぞれ均一な幅Ｗｔ及びＷｍ（例えば、ｘ方向の横幅）を有してもよい。ブリッジ接続トレンチ（例えば、ブリッジ接続トレンチ２０５）は、ある位置でメサ２０２を横断し（すなわち、横切り）、メサ２０２に隣接する２つのトレンチ２０１を相互接続するか又はつなぐことができる。ブリッジ接続トレンチ２０５は、トレンチ２０１及びメサ２０２の長さに直角（例えば、実質的に直角）であってもよい（すなわち、ブリッジ接続トレンチ２０５は、メサ２０２をｘ方向に横断してもよい（横切ってもよい））。ブリッジ接続トレンチ２０５は、２つのトレンチ２０１の各々と流体連通していてもよい。トレンチ（すなわち、トレンチ２０１及びブリッジ接続トレンチ２０５）は、例えば、メサ２０２（例えば、図１Ｂ及び図１Ｃを参照）の上面から参照される同じ又はほぼ同じ垂直深さＴＤを有してもよい。
【0020】
デバイスのゲート電極（例えば、ゲート電極２０１Ｇ）は、２つのトレンチ２０１を通って延びてもよい（その内部に配置されてもよい）。更に、デバイスのシールド電極は、トレンチ内のゲート電極の下方に延びる（例えば、下方に配置される）ことができるか、又は下に延びることができる。シールド電極は、ゲート電極の下方又は下にあるので、図１Ａでは見えない。シールド電極は、ポリシリコン材料（シールドポリ）で作られてもよい。図１Ｂに示されるように、シールド電極（例えば、シールド電極２０１Ｓ）のシールドポリ材料は、ブリッジ接続トレンチ２０５内にトレンチ２０１から横向きに（トレンチの長手方向に直角なｘ方向に）延在され得る。図１Ａにおいて、シールドポリ材料がブリッジ接続トレンチ２０５内に延在するデバイスレイアウト２００の領域は、破線の矩形２０４によって概略的に示されている。ブリッジ接続トレンチ２０５内に延在するシールドポリ材料は、ブリッジ接続トレンチ２０５のほぼ表面まで（ブリッジ接続トレンチ２０５の幅の少なくとも一部分にわたって）高さを上げることができる。ブリッジ接続トレンチ２０５内に延在するシールドポリ材料は、本明細書ではブリッジシールド電極と称され得る。
【0021】
ブリッジ接続トレンチ２０５内のシールドポリは、例えば、デバイスのソース金属との接続のためのシールド電極コンタクト要素（例えば、ブリッジシールド電極コンタクト要素２０４ｓｃ）として露出し得る。
【0022】
図１Ｂは、デバイスレイアウト２００を用いて形成され得るデバイス２５０の一部分の断面図を示す。断面図（図１Ａの線Ｄ－Ｄに沿ってｚ－ｘ平面で取られた）は、例えば、トレンチ２０１と、２つのトレンチ２０１の間のメサ２０２を横切って配置されたブリッジ接続トレンチ２０５とを横切るものである。トレンチ（すなわち、トレンチ２０１及びブリッジ接続トレンチ２０５）は、ほぼ同じ深さＴＤ（例えば、メサ２０２の上面から参照される）を有してもよい。
【0023】
図１Ｂに示すように、２つのトレンチ２０１は、ゲート電極２０１Ｇ（例えば、ゲートポリからなる）と、２つのトレンチ２０１内のゲート電極２０１Ｇの下方又は下に配置されたシールド電極２０１Ｓ（例えば、シールドポリからなる）と、を含む。ＩＰＤ層２０８は、２つのトレンチ２０１内のゲート電極２０１Ｇの下方又は下に配置されたシールド電極２０１Ｓからゲート電極２０１Ｇを分離することができる。ゲート酸化物（例えば、ゲート酸化物２０１Ｇｏｘ）は、ゲート電極と、隣接するメサ２０２のｐボディ領域（ｐボディ２５３）との間に配置され得る。トレンチ内のシールド電極２０１Ｓは、誘電体層（例えば、シールド酸化物２０１Ｓｏｘ）によって、隣接するメサ２０２から分離され得る。
【0024】
シールド電極２０１Ｓのシールドポリは、ブリッジ接続トレンチ２０５内に横方向に延在し、かつブリッジシールド電極２０４Ｓとしてブリッジ接続トレンチ２０５内のゲート電極の側面に沿ってメサ２０２のほぼ上面Ｓまで上昇してもよい。例示的な実装形態では、ゲート電極２０１Ｇをシールド電極２０１Ｓから分離するＩＰＤ層２０８は、ホウ素シリカガラス（boron silica glass、ＢＳＧ）層とすることができる。更に、（ブリッジ接続トレンチ２０５内の）ブリッジシールド電極２０４Ｓは、誘電体層２０７（例えば、ホウ素シリカガラス（ＢＳＧ）などの酸化物層）によって（トレンチ２０１内の）ゲートポリから分離され得る。誘電体層２０７及びＩＰＤ層２０８は、単一の処理ステップ又は別個の処理ステップで形成されてもよい。２つのトレンチ２０１内のゲート電極２０１Ｇは、距離的に分離されたままであり、互いに電気的に接触していない（誘電体層２０７（例えば、ホウ素シリカガラス（ＢＳＧ））によって、ブリッジ接続トレンチ２０５内のブリッジシールド電極２０４Ｓから分離されている）。層間誘電体（例えば、層間誘電体（inter-layer dielectric、ＩＬＤ）２０９）は、例えば、露出した表面（例えば、メサ２０２の表面Ｓ又はシールドポリの表面ＳＳ）を不動態化するために、デバイスの上部に配置され得る。
【0025】
シールド電極コンタクト要素（例えば、ブリッジシールド電極コンタクト要素２０４ｓｃ）は、（例えば、一部の例示的な実装形態では、層間誘電体２０９をパターニングし、エッチングすることによって）シールドポリの表面ＳＳ上に形成される。
【0026】
図１Ｃは、デバイスレイアウト２００を用いて形成され得るデバイス２５０の一部分の別の断面図を示す。断面図（図１Ａの線Ｅ－Ｅに沿ってｚ－ｙ平面で取られた）は、例えば、メサ２０２を横切って配置されたブリッジ接続トレンチ２０５の（ｙ方向の）長さを横切るものである。ブリッジ接続トレンチ２０５は、ブリッジシールド電極２０４Ｓを含む。図示の例示的な実装形態では、ブリッジシールド電極２０４Ｓのシールドポリ材料は、メサ２０２の上面Ｓとほぼ同じ高さにある上面ＳＳを有し、かつ層間誘電体２０９で覆われ得る。
【0027】
前述したように、ブリッジシールド電極コンタクト要素２０４ｓｃは、（例えば、一部の実装形態では、層間誘電体２０９をパターニングし、エッチングすることによって）シールドポリの表面ＳＳ上に形成される。
【0028】
【0029】
図１Ｄに示すように、デバイスレイアウト２００は、例えば、シリコン基板２１０上に形成されたトレンチＭＯＳＦＥＴデバイスの複数のメサ２０２及びトレンチ２０１を含む。メサ２０２及びトレンチ２０１は、例えば、ソース領域２１の間でシリコン基板２１０にわたって略長手方向（ｙ方向）に延びるように示されている。デバイスのソース及びボディコンタクト要素１５４は、デバイスのソース領域（例えば、ソース領域２１）内のメサ２０２内に形成される。図２Ｃにおいて、ソース領域２１は、例えば、レイアウト２００の上部及び下部に示されている。
【0030】
更に、ブリッジ接続領域２２には、メサ２０２を横切って、トレンチ２０１を連結するか又はつなぐブリッジ接続トレンチ２０５が形成されている。ブリッジ接続トレンチ２０５は、メサ２０２に隣接する一対のトレンチ（すなわち、２つのトレンチ２０１）をつなぐか又は接続することができる。
【0031】
ブリッジ接続トレンチ２０５は、例えば、水平軸（例えば、軸ＡＡ－ＡＡ）に沿って、デバイスレイアウト２００内のいくつか又は全てのメサ２０２を横切って形成され得る。デバイスレイアウト２００内の異なるメサ２０２を横切るブリッジ接続トレンチ２０５は、メサの長さに沿ってソース領域２１から均一な距離（例えば、距離Ｄ）に位置し得る。
【0032】
ブリッジ接続トレンチ２０５は、ブリッジ接続トレンチ２０５の上面付近まで上昇する（引き上げられる）シールドポリ（例えば、ブリッジシールド電極２０４Ｓ）を含むことができる。ブリッジシールド電極２０４Ｓは、例えば、デバイスのソース金属と接触するためのシールド電極コンタクト要素（例えば、ブリッジシールド電極コンタクト要素２０４ｓｃ）として、ブリッジ接続トレンチ２０５内に露出し得る。
【0033】
一部の実装形態では、ブリッジシールド電極２０４Ｓ（例えば、シールドポリ）は、ブリッジ接続トレンチに隣接するメサのほぼ上面Ｓまで引き上げられないか、又は上昇しないことがある。ブリッジシールド電極２０４Ｓのシールドポリは、ブリッジ接続トレンチの上面に向かって途中まで（例えば、トレンチ２０５内のシールド電極２０１Ｓとほぼ同じ高さまで）上昇してもよい（言い換えれば、ブリッジシールド電極２０４Ｓは、ブリッジ接続トレンチ２０１を部分的にのみ充填してもよい）。ブリッジシールド電極２０４Ｓの上に配置された誘電体層（例えば、完全充填酸化物）は、ブリッジ接続トレンチの体積を充填してもよい。シールド電極コンタクト要素（ブリッジシールド電極コンタクト要素）は、完全充填酸化物を通してエッチングすることによって、ブリッジ接続トレンチ内のブリッジシールド電極２０４Ｓの表面上に形成され得る。
【0034】
図２Ａ及び図２Ｃは、ブリッジ接続トレンチ内に配置されたブリッジシールド電極２０４Ｓが誘電体層（例えば、完全充填酸化物）によって覆われている、トレンチＭＯＳＦＥＴデバイス（例えば、図２Ｂのデバイス３５０）の例示的なデバイスレイアウト３００の一部を示す。
【0035】
図２Ａは、例えば、メサ３０２に沿って互いに平行に（例えば、実質的に平行に）延びるデバイスの２つの隣接するトレンチ３０１を示す。メサ３０２は、一様な（例えば、実質的に一様な）幅Ｗｍ（例えば、ｘ方向における）を有する線形メサ（例えば、概してｙ方向に延びる）であってもよい。トレンチ３０１（図１Ａのトレンチ２０１と同様）は、線形トレンチ（例えば、概してｙ方向に延びる）であってもよい。ブリッジ接続トレンチ（例えば、ブリッジ接続トレンチ３０５）は、メサ３０２を横切って配置されて、２つの隣接するトレンチ３０１を相互接続するか又はつなぐ。ブリッジ接続トレンチ３０５は、２つのトレンチ３０１の各々と流体連通していてもよい。トレンチ（すなわち、トレンチ３０１及びブリッジ接続トレンチ３０５）は、ほぼ同じ深さＴＤ（例えば、メサ３０２の上面から参照される）を有してもよい（図２Ｂ））。
【0036】
デバイスのゲート電極（例えば、図２Ｂのゲート電極３０１Ｇ）は、２つの隣接するトレンチ３０１を通って延びる（例えば、その内部に配置される）。更に、デバイスのシールド電極は、トレンチ３０１内のゲート電極の下方に延びる（例えば、下方に配置される）。トレンチ３０１内のシールド電極は、ゲート電極の下方又は下に隠れているので、図２Ａでは見えない。
【0037】
トレンチ３０１内のシールド電極（シールドポリ）は、ブリッジシールド電極３０４Ｓとしてブリッジ接続トレンチ３０５内に延在してもよい。シールドポリ材料がブリッジ接続トレンチ３０５内に延在するデバイスレイアウト２００の領域は、破線の矩形３０４によって概略的に示されている。ブリッジ接続トレンチ３０５内のシールドポリ（ブリッジシールド電極３０４Ｓ）は、ブリッジ接続トレンチの上面に向かう途中の高さ（ｚ方向）を有してもよい。ブリッジ接続トレンチ３０５内のブリッジシールド電極３０４Ｓは、メサ３０２（又はブリッジ接続トレンチ３０５）の上面Ｓの高さとほぼ同じ高さまでブリッジ接続トレンチ３０５を充填するために、誘電体層（例えば、図２Ｂの完全充填酸化物３０６）で覆われてもよい。完全充填酸化物は、例えば、ＢＳＧ又はフッ素ドーププラズマ加速化学蒸着（plasma-enhanced chemical vapor deposition、ＰＥＣＶＤ）テトラエチルオルトシリケート（tetraethylorthosilicate、ＴＥＯＳ）二酸化ケイ素材料などのギャップ充填酸化物であってもよい。
【0038】
完全充填酸化物３０６によって覆われたブリッジシールド電極３０４Ｓは、完全充填酸化物３０６を通るホールをエッチング（例えば、ディープエッチング）することによって、シールド電極コンタクト要素（例えば、ブリッジシールド電極コンタクト要素３０４ｓｃ）としてブリッジ接続トレンチ３０５内に露出し得る。ブリッジシールド電極コンタクト要素３０４ｓｃは、デバイスのソース金属（図示せず）に接触するように構成され得る。
【0039】
図２Ｂは、デバイスレイアウト３００を用いて形成され得るデバイス３５０の一部分の断面図を示す。断面図（ｘ－ｚ平面において、図２Ａの線Ｅ－Ｅに沿って取られた）は、例えば、２つのトレンチ３０１と、２つのトレンチ３０１の間のメサ３０２を横切って配置されたブリッジ接続トレンチ３０５とを横切るものである。トレンチ（すなわち、トレンチ３０１及びブリッジ接続トレンチ３０５）は、ほぼ同じ垂直深さＴＤ（例えば、メサ３０２又はブリッジ接続トレンチ３０５の上面から参照される）を有してもよい。
【0040】
図２Ｂに示すように、２つのトレンチ３０１は、ゲート電極３０１Ｇ（例えば、ゲートポリからなる）と、ゲート電極３０１Ｇの下方又は下に配置されたシールド電極３０１Ｓ（例えば、シールドポリからなる）と、を含む。ゲート酸化物（例えば、ゲート酸化物３０１Ｇｏｘは、ゲート電極と、隣接するメサ３０２のｐボディ領域（ｐボディ３５３）との間に配置され得る。
【0041】
トレンチ３０１内のシールド電極３０１Ｓのシールドポリは、ブリッジ接続トレンチ３０５内に延在して、ブリッジシールド電極３０４Ｓを形成してもよい。ブリッジ接続トレンチ３０５内のシールドポリは、ブリッジ接続トレンチの上面Ｓに向かう途中の高さＳＨ（ｚ方向）を有してもよい。ブリッジ接続トレンチ３０５内のブリッジシールド電極３０４Ｓは、ブリッジ接続トレンチ３０５の上面Ｓの高さとほぼ同じ高さまで、誘電体層（例えばの完全充填酸化物３０６）で覆われてもよい。完全充填酸化物は、例えば、ＢＳＧ又はフッ素ドーププラズマ加速化学蒸着（ＰＥＣＶＤ）テトラエチルオルトシリケート（tetraethylorthosilicate、ＴＥＯＳ）二酸化ケイ素材料などのギャップ充填酸化物であってもよい。
【0042】
トレンチ内のシールド電極（シールド電極３０１Ｓ）は、誘電体層（例えば、シールド酸化物３０１Ｓｏｘ）によって、隣接するメサ３０２から分離され得る。更に、シールド電極３０１Ｓ内のシールドポリは、誘電体層３０８（例えば、酸化物層、ＢＳＧ層）によってゲートポリ（ゲート電極３０１Ｇ）から分離され得る。層間誘電体（例えば、層間誘電体（ＩＬＤ）３０９）は、例えば、露出した表面（例えば、メサ３０２の表面Ｓ、完全充填酸化物３０６の表面など）を不動態化又は保護するために、デバイスの上部に配置され得る。
【0043】
ブリッジシールド電極３０４Ｓは、例えば、ＩＬＤ３０９及び完全充填酸化物３０６を介してパターニング及びエッチングすることによって、シールド電極コンタクト要素（例えば、ブリッジシールド電極コンタクト要素３０４ｓｃ）としてブリッジ接続トレンチ３０５の表面Ｓ上に露出し得る。
【0044】
完全充填酸化物３０６によって覆われたシールドポリは、完全充填酸化物３０６を通るホール（例えば、ホール３０６Ｈ）をエッチング（例えば、ディープエッチング）することによって、シールド電極コンタクト要素（例えば、ブリッジシールド電極コンタクト要素３０４ｓｃ）としてブリッジ接続トレンチ３０５内に露出し得る。ブリッジシールド電極コンタクト要素３０４ｓｃは、例えば、デバイスのソース金属と接続するように構成され得る。
【0045】
図２Ｃは、トレンチＭＯＳＦＥＴデバイス（例えば、図２Ｂのデバイス３５０）の例示的なデバイスレイアウト３００（図２Ａに示される）のより大きな部分を示しており、ここで、ブリッジ接続トレンチは、メサを横切って配置されて、トレンチＭＯＳＦＥＴデバイスの隣接するトレンチを相互接続している。
【0046】
図２Ｃに示すように、デバイスレイアウト３００は、例えば、半導体基板３１０上に形成されたトレンチＭＯＳＦＥＴデバイスの複数のメサ３０２及びトレンチ３０１を含む。メサ３０２及びトレンチ３０１は、例えば、ソース領域３１の間でｙ方向に長手方向にシリコン基板３１０を横切って延びるように示されている。デバイスのソース及びボディコンタクト要素１５４は、デバイスのソース領域（例えば、ソース領域３１）内のメサ３０２内に形成される。図２Ｃにおいて、ソース領域３１は、例えば、レイアウト３００の上部及び下部に示されている。
【0047】
更に、ソース領域３１間のブリッジ接続領域３２において、隣接するトレンチ３０１同士を連結するように、メサ３０２を横切ってブリッジ接続トレンチ３０５が形成されている。ブリッジ接続トレンチ３０５は、メサ３０２の両側で隣接するトレンチ３０１をつなぐか又は接続することができる。例示的な実装形態では、ブリッジ接続トレンチ３０５は、水平軸（例えば、軸ＡＡ－ＡＡ）に沿って、デバイスレイアウト３００内のいくつか又は全てのメサ３０２を横切って形成され得る。デバイスレイアウト３００内の異なるメサ３０２上のブリッジ接続トレンチ３０５は、メサの長さに沿ってソース領域３１から均一な距離（例えば、距離Ｄ）に位置し得る。
【0048】
一部の例示的な実装形態では、図１Ｄを参照すると、デバイスレイアウト２００内の異なるメサ２０２上のブリッジ接続トレンチ２０５は、メサの長さに沿ってソース領域（例えば、ソース領域２１）から異なる距離に位置し得る。同様に、図２Ｃを参照すると、デバイスレイアウト３００内の異なるメサ３０２上のブリッジ接続トレンチ３０５は、メサの長さに沿ってソース領域（例えば、ソース領域３１）から異なる距離に位置し得る。言い換えれば、ブリッジ接続トレンチ（例えば、ブリッジ接続トレンチ２０５又はブリッジ接続トレンチ３０５）がデバイスレイアウト内の異なるメサを横切って配置される距離は、互い違いにされ得る。
【0049】
図３は、メサ４０２を横切って互い違いにされたブリッジ接続トレンチを有するシールドゲートトレンチＭＯＳＦＥＴデバイスの例示的なデバイスレイアウト４００を示す。
【0050】
図３に示すように、ブリッジ接続トレンチ４０５は、デバイスのブリッジ接続領域４２において隣接するトレンチ４０１を接続するために、異なるメサ４０２を横切って形成され得る。いくつかのメサ４０２を横切るブリッジ接続トレンチ４０５は、水平軸（例えば、ｘ方向に対して平行な軸ＡＡ－ＡＡ）の周りに形成され得る。他のメサ４０２を横切るブリッジ接続トレンチ４０５は、水平軸（例えば、ｘ方向に対して平行な軸ＢＢ－ＢＢ）の周りに、例えば、軸ＡＡ－ＡＡからおよそ距離Ｄ１に形成され得る。したがって、ブリッジ接続トレンチ４０５は、互い違いの構成で（例えば、互いからｙ軸に沿っておよそ距離Ｄ１で）配置され得る。図３に示される実施例では、ブリッジ接続トレンチ４０５は、メサの長手方向長さに沿って軸ＡＡ－ＡＡから交互の（互い違いの）距離０及びＤ１で交互のメサ４０２上に（ｘ方向に）互い違いの構成で配置される。
【0051】
図１Ａ～図３を参照して上述した例示的なデバイスレイアウト（例えば、レイアウト２００、３００、及び４００）において、メサ（例えば、メサ２０２、３０２、及び４０２）及びメサに隣接するトレンチ（例えば、トレンチ２０１、３０１、及び４０２）は、それらの長さに沿って均一な（例えば、実質的に均一な）幅（例えば、図２Ａにおけるメサ幅Ｗｍ）を有する略線形構造である。ブリッジ接続トレンチ（例えば、ブリッジ接続トレンチ２０５、３０５又は４０５）をメサを横切って配置することは、メサをエッチング又は切断して、２つの隣接するトレンチを連結する通路又は開口部を形成することを含み得る。２つの隣接するトレンチ間のブリッジ接続トレンチの幅（ｘ方向における）は、メサの幅（ｘ方向における）（例えば、図２Ａにおけるメサ幅Ｗｍ）によって決定される。
【0052】
例示的な実装形態では、そうでなければ均一な幅のメサの部分は、隣接するトレンチを連結するか又はつなぐためにブリッジ接続トレンチがメサを横切って配置されるべき位置で広くすることができる。拡幅されたメサ部分は、拡幅されていないメサ部分の幅（例えば、幅Ｗｍ）よりも大きい（ｘ方向における）幅（例えば、図４における水平幅Ｗｍｂ））を有し得る。メサの拡幅された部分を横切って作製されるブリッジ接続の幅は、拡幅された部分の幅Ｗｍｂに対応し得る。拡幅された部分に作製されたブリッジ接続トレンチにおけるメサの端部は、拡幅されていない部分に作製されたブリッジ接続トレンチにおけるメサの端部よりも幅広であってもよい。メサの拡幅された部分は、バブルと称されることがあり、拡幅された部分を有するメサは、バブルメサと称されることがあり、拡幅された部分におけるブリッジ接続トレンチでのメサの端部は、バブルメサ端部と称されることがある。隣接するトレンチは、メサ内の拡幅された部分（すなわち、バブル）の形状に適合するように再ルーティングされ得る。再ルーティングされたトレンチは、その長さにわたって均一な幅を有してもよく、又はその長さにわたって異なるトレンチ部分において変動若しくは変化する（例えば、広くなるか又は狭くなる）幅を有してもよい。
【0053】
図４は、隣接するトレンチ間にブリッジ接続トレンチを作製するための拡幅された部分を有するバブルメサを含む、シールドゲートトレンチＭＯＳＦＥＴデバイスの例示的なデバイスレイアウト５００の部分を示す。
【0054】
図４に示すように、デバイスレイアウト５００は、複数のバブルメサ（例えば、メサ５０２）及び隣接するトレンチ（例えば、トレンチ５０１）を含むことができ、これらは一般に、デバイスレイアウトにわたって長手方向（ｙ方向で）に互いに平行（例えば、実質的に平行）に延びる（例えば、位置合わせされる）。トレンチは、デバイスのゲート電極及びシールド電極（図示せず）を含み得る。
【0055】
メサ５０２は、その長さに沿って（例えば、ｙ方向で）１つ以上の拡幅された部分（例えば、バブル部分５１０）を含み得る。メサ５０２は、ｘ方向に幅を有してもよい。メサ外側バブル部分５１０の幅は、例えば、概してＷｍであってもよい。バブル部分５１０におけるメサの幅は、例えば、Ｗｍｂであってもよく、ここで、Ｗｍｂは、Ｗｍよりも大きい。
【0056】
隣接するトレンチを連結するか又はつなぐブリッジ接続トレンチ（例えば、ブリッジ接続トレンチ５０５）は、メサのバブル部分を横切って配置され得る。バブル接続トレンチ５０５は、メサのバブル部分の幅（すなわち、Ｗｍｂ）と同じ幅（ｘ方向における）を有し得る。
【0057】
バブル接続トレンチ５０５を配置することは、バブル部分５１０内のメサ５０２を切断又はエッチングすることと、２つの隣接するトレンチ５０１を接続する通路を開くことと、を含み得る。メサ５０２は、バブル接続トレンチ５０５によって２つのメサセグメント（例えば、メサセグメント５０２Ａ及び５０２Ｂ）に分割又は切断されてもよく、各メサセグメント（例えば、メサセグメント５０２Ａ及び５０２Ｂ）は、バブル接続トレンチ５０５において端面部分５０２ｆ（例えば、ｘ－ｚ平面における）を有する（すなわち、そこで終端する）。バブル接続トレンチ５０５で終端する、又は終わる各メサセグメント５０２Ａ及び５０２Ｂの端面部分５０２ｆは、メサの非バブル部分のより小さい幅Ｗｍではなく、メサのバブル部分のより大きい幅（すなわち、Ｗｍｂ）を有し得る。端面部分５０２ｆに対してより大きい幅を有することは、シールドゲートトレンチＭＯＳＦＥＴデバイスにおいて、より良好な電荷バランス及びより高いＢＶｄｓｓをもたらすことができる。
【0058】
デバイスのシールド電極（シールドポリ）は、（例えば、図１Ｂ又は図２Ｂに示されるように）バブル接続トレンチ５０５内に延在され得、かつバブル接続トレンチ５０５内でシールド電極コンタクト要素（例えば、ブリッジシールド電極コンタクト要素５０４ｓｃ）として露出され得る。
【0059】
例示的な実装形態では、バブルメサであり、かつ隣接するトレンチへのブリッジ接続トレンチを有するデバイスレイアウト内のメサの数は、シールドゲートトレンチＭＯＳＦＥＴデバイスの必要とされる特性（例えば、シールドポリ抵抗）の考慮に基づいてもよい。
【0060】
図５は、例えば、いくつかのバブルメサ及びいくつかの非バブルメサを含む、メサパターン（例えば、メサパターン６０２Ｐ）を有するデバイスレイアウト６００の一部分を示す。メサパターンは、デバイスにわたって繰り返されるデバイスセルを表すことができる。
【0061】
図５に示すように、メサパターン６０２Ｐは、例えば、いくつかのバブルメサ及び非バブルメサ（例えば、３つのバブルメサ５０２（１）、５０２（３）、及び５０２（５）、並びに２つの非バブルメサ５０２（２）及び５０２（４））を含む。バブルメサ（すなわち、メサ５０２（１）、５０２（３）、及び５０２（５））は、例えば、ｘ方向において非バブルメサ（すなわち、メサ５０２（２）及び５０２（４））と交互になるように示されている。バブルメサ５０２（１）及び５０２（５）は、軸ＨＨ－ＨＨ（ｘ軸に対して平行である）に沿ったブリッジ接続トレンチ５０５を含む。バブルメサ５０２（３）は、軸ＧＧ－ＧＧ（ｘ軸に対して平行である）に沿ったブリッジ接続トレンチ５０５と、軸ＪＪ－ＪＪ（ｘ軸に対して平行である）に沿った別のブリッジ接続トレンチ５０５と、を含む。軸ＧＧ－ＧＧ及び軸ＪＪ－ＪＪは各々、軸ＨＨ－ＨＨから垂直距離ＡＤだけ離れていてもよい（言い換えれば、メサ５０２（１）及び５０２（５）上のブリッジ接続トレンチ５０５は、メサ５０３（３）上のブリッジ接続トレンチ５０５と比較して距離（ｙ方向における）がずらしてある。非バブルメサ（すなわち、メサ５０２（２）及び５０３（４））は、（少なくとも図５に示すレイアウト６００の部分において）ブリッジ接続トレンチ５０５を有さなくてもよい。
【0062】
前述のように、実際のＭＯＳＦＥＴデバイスは、数百又は数千のトレンチ／デバイスセルのアレイを含むことができ、これらは、例えば、メサ構造及びパターン（例えば、メサパターン６０２Ｐ）を（例えば、ｘ方向で）繰り返すことによって得られ得る。
【0063】
図６は、デバイスレイアウト（例えば、デバイスレイアウト７００）におけるバブルメサの例示的な繰り返し可能なパターン（例えば、メサパターン７０２Ｐ）の使用を示す。メサパターン７０２Ｐ）は、デバイスレイアウト７００にわたって（例えば、ｘ方向に）繰り返し可能であり得る。
【0064】
図６は、ｙ方向及びｘ方向におけるデバイスレイアウト７００の一部分のみを示す。例えば、メサパターン７０２Ｐは、例えば、ｙ方向に延在するいくつかのバブルメサを含んでもよい。メサパターン７０２Ｐは、例えば、図６に示されるデバイスレイアウトの部分に示されるブリッジ接続トレンチ５０５を有する２つのバブルメサ５０２（６）及び５０２（７）と、図６に示されるデバイスレイアウト７００の部分の外側（例えば、ｙ方向において）にブリッジ接続トレンチ５０５を有し得る、いくつかの（例えば、約１２個の）メサ５０２ｎｂと、を含み得る。デバイスレイアウト７００では、メサパターン７０２Ｐ内のバブルメサ５０２（６）は、軸ＫＫ－ＫＫ（ｘ軸に対して平行である）に沿って隣接するトレンチ５０５を相互接続又は連結するように配置されたブリッジ接続トレンチ５０１を含むことができる。メサパターン７０２Ｐ内のバブルメサ５０２（７）は、軸ＬＬ－ＬＬ（ｘ軸に対して平行である）に沿って隣接するトレンチ５０５を相互接続又は連結するように配置されたブリッジ接続トレンチ５０１を含むことができる。軸ＫＫ－ＫＫ及び軸ＬＬ－ＬＬは、（ｙ方向において）垂直距離ＢＤだけ離れていてもよい（言い換えれば、ブリッジ接続トレンチ５０５は、バブルメサ５０２（６）及び５０２（７）の長さに沿って（ｙ方向において）距離がずらされている）。
【0065】
図７Ａは、例示的なシールドゲートトレンチＭＯＳＦＥＴデバイス１００を断面図で示す。
【0066】
シールドゲートトレンチＭＯＳＦＥＴデバイス１００は、例えば、半導体基板１０５上のエピタキシャル層１３０内に形成された垂直トレンチ１０１間に配置されたメサ１０２を含むことができる。メサ１０２は、例えば、シールドゲートトレンチＭＯＳＦＥＴデバイス１００のＭＯＳＦＥＴデバイスのチャネルを形成するためのドープされた半導体領域（例えば、ソース領域１５２、ボディ領域１５３、ボディ領域－ソースコンタクト領域１５３ｃ、ソース及びボディコンタクト要素１５４、並びにドリフト領域１５５など）を含み得る。例示的な実装形態では、ソース領域１５２は、ｎ型ドーパント（例えば、ヒ素又はリン）で高濃度にドープされてもよく、ボディ領域１５３は、ｐ型ドーパント（例えば、ホウ素）でドープされてもよい。ドレインコンタクト（例えば、ドレインコンタクト１０５ｄ）は、基板１０５の裏面上に配置され得る。
【0067】
トレンチ１０１は、シールド電極１０４ｓ及びゲート電極１０４ｇを含むことができる。シールド電極１０４ｓは、トレンチ１０１内のゲート電極１０４ｇの下方に配置され得る。ゲート酸化物１０４ｇｏｘは、ゲート電極１０４ｇを分離し、シールド酸化物１０４ｓｏｘは、トレンチ１０１内のシールド電極１０４ｓをメサ１０２から分離する。
【0068】
図７Ｂは、平面ストライプ構成のシールドゲートトレンチＭＯＳＦＥＴデバイス（例えば、シールドゲートトレンチＭＯＳＦＥＴデバイス１００）の例示的なコンタクト構造レイアウト（例えば、レイアウト８００）の一部分の上面図である。シールドゲートトレンチＭＯＳＦＥＴデバイス１００は、例えば、レイアウト８００内のゲート金属領域（例えば、ゲート金属ランナー１０４ｇｍ）間に、例えば、ｙ方向にストライプ状に延在する、平行トレンチ１０１を含んでもよい。
【0069】
メサ１０２は、隣接するトレンチ１０１間に配置されてもよい。ＭＯＳＦＥＴデバイスのチャネルを形成するためのドープ領域（例えば、ソース領域１５２、ボディ領域１５３、ソース及びボディコンタクト要素１５４、並びにドリフト領域１５５など（図７Ａ））を含み得るメサ１０２は、レイアウト８００のｘ－ｙ平面においてソース及びボディコンタクト要素１５４を露出し得る。ソース金属層（例えば、ソース金属１５４ｍ）は、レイアウト８００のｘ－ｙ平面内のトレンチ１０１を横切ってソース及びボディコンタクト要素１５４に接触し得る。
【0070】
ゲート電極及びシールド電極（例えば、ゲート電極１０４ｇ、シールド電極１０４ｓ（図７Ａ））は、トレンチ１０１内に配置されてもよい。シールド電極（例えば、シールド電極１０４ｓ）は、トレンチ１０１内のゲート電極１０４ｇの下方又は下に配置されてもよい。ゲート電極及びシールド電極は、トレンチ１０１内に埋め込まれているので、図７Ｂでは見えない。しかしながら、トレンチ１０１内のゲート電極に接触するためのゲート電極コンタクト要素（例えば、ゲート電極コンタクト要素１０４ｇｃ）は、例えば、レイアウト８００のｘ－ｙ平面内に露出し得る。図７Ｂは、例えば、レイアウト８００の上部及び下部におけるトレンチ１０１の端部に配置されたゲート電極コンタクト要素１０４ｇｃを示す。ゲート電極コンタクト要素１０４ｇｃは、ゲート金属ランナー（例えば、ゲート金属ランナー１０４ｇｍ）によって接触され得る。図７Ｂは、例えば、トレンチ１０１の一端でゲート電極コンタクト要素１０４ｇｃに接触する、第１のゲート金属ランナー１０４ｇｍと、トレンチ１０１の他端でゲート電極コンタクト要素１０４ｇｃに接触する、第２のゲート金属ランナー１０４ｇｍと、を示す。
【0071】
更に、シールド電極コンタクト要素１０４ｓｃは、トレンチ１０１内のシールド電極に接触するために、デバイスのｘ－ｙ平面内に露出し得る。シールド電極コンタクト要素１０４ｓｃは、（シールド電極の上方に配置されたゲート電極を２つの不連続なセグメント（図示せず）に破断又は分割する）トレンチ１０１を通して垂直方向上方に、表面に対してシールドポリを引き上げることによって露出し得る。トレンチ１０１にわたるシールド電極コンタクト要素１０４ｓｃは、ソース金属１５４ｍによって接触され得る（例えば、シールドコンタクト領域１０４ｓｃａにおいて）。
【0072】
前述の説明では、シールドゲートトレンチＭＯＳＦＥＴデバイスのトレンチ（例えば、図１Ａのトレンチ２０１、図２Ａのトレンチ３０１など）は、一般に、例えば、均一な幅Ｗｔ（ｘ方向における）を有する。均一な幅Ｗｔを有するトレンチは、以下で狭いトレンチと称され得る。デバイスレイアウト（例えば、デバイスレイアウト２００、３００、４００、及び５００）内のメサに隣接する狭いトレンチは、メサ（例えば、メサ２０２、３０２、４０２、及び５０２）を横切って配置されたブリッジ接続トレンチ（例えば、ブリッジ接続トレンチ２０５、３０５、４０５、５０５）によって相互接続又は連結され得る。メサに隣接する狭いトレンチ内のシールド電極は、ブリッジ接続トレンチ内のブリッジシールド電極コンタクト要素（例えば、電極コンタクト要素２０４ｓｃ、３０４ｓｃ、４０４ｓｃ、及び５０４ｓｃ）として露出し得る。
【0073】
例示的な実装形態では、シールドゲートトレンチＭＯＳＦＥＴデバイスは、不均一であり得、かつ狭いトレンチの均一な幅Ｗｔよりも大きくなり得る、幅を有する、他のトレンチ（以下、広いトレンチ）を含み得る。シールド電極コンタクト要素（例えば、図１Ｂのシールド電極コンタクト要素１０４ｓｃ）は、広いトレンチ内のシールド電極に接触するために、デバイスのｘ－ｙ平面内に露出し得る。シールド電極コンタクト要素１０４ｓｃは、広いトレンチ内のシールド電極のシールドポリ材料を、広いトレンチを通して垂直方向上向きに表面に対して引き上げる（トレンチ内のシールド電極の上方に配置され得る、任意のゲート電極を遮断又はセグメント化する）ことによって露出し得る。
【0074】
図８は、狭いトレンチと広いトレンチの両方を含む、シールドゲートトレンチＭＯＳＦＥＴデバイスの例示的なデバイスレイアウト８００を示す。
【0075】
デバイスレイアウト８００は、例えば、狭いトレンチ（例えば、トレンチ５０１）及び広いトレンチ（例えば、トレンチ８０１）を含む。トレンチ５０１及びトレンチ８０１、並びに隣接するトレンチ（例えば、トレンチ５０１又はトレンチ８０１）の間に形成されたメサ（例えば、メサ５０２）は、デバイスのアクティブ領域８４０の間のシールドコンタクト領域８３０を横切って長手方向（例えば、ｙ方向）に延びる。
【0076】
トレンチ（例えば、トレンチ５０１及びトレンチ８０１）の各々は、デバイスのゲート電極及びシールド電極（例えば、図１Ｂのゲート電極２０１Ｇ、シールド電極２０１Ｓ）を含んでもよい。
【0077】
トレンチ８０１内のシールド電極は、ソース金属によるコンタクトのために、トレンチ８０１内のシールド電極コンタクト要素（例えば、シールド電極コンタクト要素１０４ｓｃ）として露出し得る。シールド電極コンタクト要素１０４ｓｃは、シールドコンタクト領域８３０を横切る水平軸（例えば、軸Ａ－Ａ及び軸Ｂ－Ｂ）の周りの位置でトレンチ８０１内に形成されてもよい。
【0078】
更に、トレンチ５０１内のシールド電極は、例えば、バブルメサ（例えば、メサ５０２）を横切って隣接するトレンチ５０１を連結するブリッジ接続トレンチ（例えば、ブリッジ接続トレンチ５０５）内のシールド電極コンタクト要素（例えば、ブリッジシールド電極コンタクト要素５０４ｓｃ）として露出し得る。ブリッジ接続トレンチ（例えば、ブリッジ接続トレンチ５０５）は、例えば、水平軸（例えば、軸Ｃ－Ｃ及び軸Ｄ－Ｄ）の周りで、シールドコンタクト領域８３０内に配置されてもよい。ブリッジシールド電極コンタクト要素５０４ｓｃは、シールドコンタクト領域８３０内の水平軸（例えば、軸Ｃ－Ｃ及び軸Ｄ－Ｄ）の周りでブリッジ接続トレンチ（例えば、ブリッジ接続トレンチ５０５）内に形成されてもよい。
【0079】
図８に示されるように、デバイスレイアウト８００内のシールド電極コンタクト要素（例えば、トレンチ８０１内のシールド電極コンタクト要素１０４ｓｃ、及びブリッジ接続トレンチ８０５内のシールド電極コンタクト要素５０４ｓｃ）は両方とも、ソース金属１５４ｍのオーバーレイに接続され得る。
【0080】
図９は、シールドゲートトレンチＭＯＳＦＥＴデバイスにおいてシールド電極へのコンタクトを作製するための例示的な方法９００を示す。
【0081】
方法９００は、半導体基板内の一対の垂直トレンチ間にメサを形成すること（９１０）と、一対の垂直トレンチと流体連通するブリッジ接続トレンチをメサ内に形成すること（９２０）と、垂直トレンチの長さに沿って一対の垂直トレンチの各々にシールド電極を配置すること（９３０）と、一対の垂直トレンチ内のシールド電極の上方に長手方向に位置合わせされたゲート電極を配置すること（９４０）と、を含む。
【0082】
方法９００は、ブリッジ接続トレンチ内にブリッジシールド電極を配置することであって、ブリッジシールド電極が、一対の垂直トレンチ内のゲート電極の下方に長手方向に延びるシールド電極に結合されている、配置すること（９５０）と、ブリッジ接続トレンチ内のブリッジシールド電極コンタクト要素を露出させること（９６０）と、を更に含む。方法９００の一部の実装形態では、９３０で一対の垂直トレンチの各々にシールド電極を配置するステップと同じ処理ステップにおいて、９５０でブリッジシールド電極をブリッジ接続トレンチに配置することができる。
【0083】
方法９００は、ブリッジシールド電極コンタクト要素をデバイスのソース金属に接続することを更に含んでもよい。
【0084】
方法９００のステップは、個々のステップの任意の順序及び個々のステップの任意の組み合わせで順次又は同時に実施することができる。例えば、（例えば、ステップ９２０においてメサ内にブリッジ接続トレンチを形成する）メサを横切るブリッジ接続トレンチは、（例えば、ステップ９１０において半導体基板内の一対の垂直トレンチ間にメサを形成する）（単一のマスク及びエッチングプロセスを使用して）メサを画定する一対の垂直トレンチと同時に形成され得るか、又は（２つの異なるマスク及びエッチングプロセスを使用して）メサが形成された後に別個に形成され得る。言い換えれば、ステップ９１０及び９２０は、組み合わせられてもよく、又は別個の連続ステップであってもよい。
【0085】
本明細書で開示される特定の構造的及び機能的詳細は、例示的な実施形態を説明する目的で単に代表的なものである。しかしながら、例示的な実施形態は、多くの代替形態で具現化されてもよく、本明細書に記載される実施形態のみに限定されると解釈されるべきではない。
【0086】
一部の実装形態は、様々な半導体処理及び／又はパッケージング技術を使用して実装され得る。一部の実装形態は、例えば、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、及び／又はそれら等を含むが、それらに限定されない半導体基板と関連付けられた様々なタイプの半導体処理技術を使用して実装され得る。
【0087】
本明細書で使用する用語は、特定の実装形態を説明することのみを目的としており、実装形態を限定することは意図されていない。本明細書で使用する場合、単数形「１つの（ａ）」、「１つの（an）」、及び「その（the）」は、文脈上明白に別段に示されない限り、複数形も含むことが意図される。用語「備える（comprises）」、「備えている（comprising）」、「含む（includes）」及び／又は「含んでいる（including）」は、本明細書で使用する場合、述べられた特徴、ステップ、動作、要素、及び／又は構成要素の存在を指定するが、１つ以上の他の特徴、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在若しくは追加を排除しないことが更に理解されるであろう。
【0088】
層、領域、若しくは基板等の要素が、別の要素上にある、接続する、電気的に接続する、結合する、又は、電気的に結合すると称される場合、これが、他の要素上に直接あり得るか、接続され得るか、又は、結合され得るか、あるいは１つ以上の介在要素が存在し得ることも、理解されるであろう。一方、要素が、別の要素若しくは層上に直接あるか、直接接続しているか、又は、直接結合していると称される場合、介在要素又は層は、存在しない。本発明の詳細な説明を通じて、直接ある、直接接続する、又は、直接結合するという用語が使用されないこともあるが、直接ある、直接接続している、又は、直接結合しているものとして図示される要素は、そのようなものとして言及され得る。本出願の特許請求の範囲は、本明細書に記載の、又は、図に示される例示関係を述べるよう補正される場合がある。
【0089】
本明細書において使用される際、単数形は、文脈の観点において、特定の事例を明確に示さない限り、複数形を含み得る。空間的相対性を示す用語（例えば、全体にわたって、上、上方、下、下側、下方、下位等）は、図面で描示する配向に加えて、使用中、又は、操作中のデバイスの異なる配向を包含することを意図している。一部の実装形態では、上及び下という相対的な用語はそれぞれ、垂直方向に上及び垂直方向に下を含むことができる。一部の実装形態では、隣接するという用語は、横方向に隣接するか、又は、水平方向に隣接することを含むことができる。
【0090】
本発明の概念の例示的な実装形態は、例示的な実装形態の理想化された実装形態（及び中間構造）の概略図である断面図を参照して本明細書で説明される。したがって、例えば、製造技術及び／又は公差の結果として、図の形状からの変形が予想される。したがって、本発明の概念の例示的な実装形態は、本明細書に示された領域の特定の形状に限定されるものと解釈されるべきではなく、例えば、製造から生じる形状の逸脱を含むべきである。したがって、図に示される領域は、本質的に概略的であり、それらの形状は、デバイスの領域の実際の形状を示すことを意図するものではなく、例示的な実装形態の範囲を限定することを意図するものでもない。
【0091】
「第１の（first）」、「第２の（second）」などの用語は、様々な要素を説明するために本明細書で使用され得るが、これらの要素は、これらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、ある要素を別の要素から区別するためにのみ使用される。したがって、本実装形態の教示から逸脱することなく、「第１の」要素を「第２の」要素と呼ぶことができる。
【0092】
別途定義されない限り、本明細書において使用される全ての用語（技術用語及び科学用語を含む）は、本発明の概念が属する当業者によって一般に理解されるものと同じ意味を有する。一般に使用される辞書に定義されているような用語は、関連技術及び／又は本明細書の文脈におけるそれらの意味と一致する意味を有するものとして解釈されるべきであり、本明細書において明示的にそのように定義されていない限り、理想化された意味又は過度に形式的な意味に解釈されないことが更に理解されるであろう。
【0093】
説明された実装形態の特定の特徴を、本明細書において説明されるとおりに例解してきたが、ここで、当業者は、多くの修正、代用、変更、及び、均等物を着想するであろう。それ故、添付の特許請求の範囲は、そのような修正及び変更の全てを実装形態の範囲内に収まるよう網羅することを意図することが、理解されるであろう。これらは、限定ではなく、単なる例示として提示されており、形態及び細部に様々な変更がなされ得ることを、理解されたい。本明細書において説明される装置及び／又は方法のいずれの部分も、相互に排他的な組み合わせを除き、任意の組み合わせで組み合わされ得る。本明細書において説明される実装形態は、説明される異なる実装形態の機能の様々な組み合わせ及び／又は部分組み合わせ、構成要素及び／又は特徴を含み得る。
【図1A】
【図1B】
【図1C】
【図1D】
【図2A】
【図2B】
【図2C】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9】
【国際調査報告】