知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-03-18
(54)【発明の名称】本体接触を有するナノシート・トランジスタ
(51)【国際特許分類】
H01L 21/336 20060101AFI20240311BHJP
【ＦＩ】
H01L29/78 301G
H01L29/78 301H
H01L29/78 301S
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022563337
(86)(22)【出願日】2022-03-29
(85)【翻訳文提出日】2022-10-18
(86)【国際出願番号】 EP2022058312
(87)【国際公開番号】W WO2022207660
(87)【国際公開日】2022-10-06
(31)【優先権主張番号】17/301,229
(32)【優先日】2021-03-30
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】レズニチェク、アレクサンダー
(72)【発明者】
【氏名】シエ、ルイロン
(72)【発明者】
【氏名】ヘクマットショアータバリ、バーマン
(72)【発明者】
【氏名】ニン、タク、フン
【テーマコード（参考）】
5F140
【Ｆターム（参考）】
5F140AB03
5F140BA01
5F140BA03
5F140BA05
5F140BA06
5F140BA07
5F140BA08
5F140BA10
5F140BA16
5F140BA17
5F140BB05
5F140BC12
5F140BD05
5F140BD07
5F140BD11
5F140BD13
5F140BF06
5F140BF10
5F140BF42
5F140BF43
5F140BF44
5F140BG03
5F140BG04
5F140BG09
5F140BG10
5F140BG14
5F140BG27
5F140BG28
5F140BG30
5F140BH06
5F140BK18
5F140CB04
(57)【要約】
半導体ナノシート・デバイスは、垂直方向に揃えられて重ねられ、仕事関数金属によって隔てられた半導体チャネル層、および仕事関数金属を部分的に包囲し、仕事関数金属を各々から物理的に隔てるゲート誘電体であって、仕事関数金属の第１の部分が各層の垂直方向側壁と直接接触するゲート誘電体を含む。半導体デバイスは、垂直方向に揃えられて重ねられ、仕事関数金属によって隔てられた半導体チャネル層の第１および第２のセット、および仕事関数金属を部分的に包囲し、仕事関数金属を各々から物理的に隔てるゲート誘電体であって、第１のセットと第２のセットとの間の仕事関数金属の第１の部分が各層の側壁と直接接触するゲート誘電体を含む。方法は、垂直方向に揃えられて重ねられた、犠牲層と半導体チャネル層の交互の層の最初の積層体を形成すること、垂直方向の開口を形成してナノシート層の第１の積層体とナノシート層の第２の積層体とを作ること、および両方の積層体の交互の層の垂直方向側面を露出させることを含む。
【特許請求の範囲】
【請求項1】
垂直方向に揃えられ、互いの上に重ねられた半導体チャネル層であって、仕事関数金属によって互いから隔てられた前記半導体チャネル層と、前記半導体チャネル層の各々を部分的に包囲し、前記半導体チャネル層の各々から前記仕事関数金属を物理的に隔てるゲート誘電体層であって、前記仕事関数金属の第１の部分が、前記半導体チャネル層の各々の垂直方向側壁と直接接触する前記ゲート誘電体層と、
を備えている、半導体ナノシート・デバイス。
【請求項2】
前記ゲート誘電体層の一部分が、前記半導体チャネル層よりも上方に垂直方向に延びて、一番上の半導体チャネル層の直上で前記仕事関数金属の前記第１の部分と前記仕事関数金属の第２の部分とを隔てている、請求項１に記載の半導体ナノシート・デバイス。
【請求項3】
前記ゲート誘電体層が、前記半導体チャネル層よりも下方に垂直方向に延びて、前記半導体チャネル層のうちの一番下の半導体チャネル層の直下で前記仕事関数金属の前記第１の部分と前記仕事関数金属の第２の部分とを隔てている、請求項１に記載の半導体ナノシート・デバイス。
【請求項4】
前記ゲート誘電体層は、前記半導体チャネル層の各々の間を垂直方向に延びて、前記仕事関数金属の前記第１の部分を、２つの隣り合う半導体チャネル層の間に位置する前記仕事関数金属の第２の部分から隔てている、請求項１に記載の半導体ナノシート・デバイス。
【請求項5】
前記半導体チャネル層の互いに反対側の端部から横方向に延びているソース・ドレイン領域をさらに備えている、請求項１に記載の半導体ナノシート・デバイス。
【請求項6】
垂直方向に揃えられ、仕事関数金属によって隔てられて互いの上に重ねられた、半導体チャネル層の第１のセットと、半導体チャネル層の前記第１のセットに隣り合う半導体チャネル層の第２のセットであって、半導体チャネル層の前記第２のセットが、垂直方向に揃えられ、前記仕事関数金属によって隔てられて互いの上に重ねられている、半導体チャネル層の前記第２のセットと、
前記半導体チャネル層の各々を部分的に包囲し、前記仕事関数金属を前記半導体チャネル層の各々から物理的に隔てているゲート誘電体層であって、半導体チャネル層の前記第１のセットと半導体チャネル層の前記第２のセットとの間にある前記仕事関数金属の第１の部分が、半導体チャネル層の前記第１のセットと半導体チャネル層の前記第２のセット両方の前記半導体チャネル層の各々の側壁と直接接触する、前記ゲート誘電体層と、
を備えている、半導体デバイス。
【請求項7】
前記ゲート誘電体層の第１の部分が、半導体チャネル層の前記第１のセットよりも上方に垂直方向に延びて、半導体チャネル層の前記第１のセットのうち一番上の半導体チャネル層の直上で、前記仕事関数金属の前記第１の部分と前記仕事関数金属の第２の部分とを隔て、前記ゲート誘電体層の第２の部分が、半導体チャネル層の前記第２のセットよりも上方に垂直方向に延びて、半導体チャネル層の前記第２のセットのうち一番上の半導体チャネル層の直上で、前記仕事関数金属の前記第１の部分と前記仕事関数金属の第３の部分とを隔てている、請求項６に記載の半導体デバイス。
【請求項8】
前記ゲート誘電体層が、半導体チャネル層の前記第１のセットよりも下方に垂直方向に延びて、半導体チャネル層の前記第１のセットのうち一番下の半導体チャネル層の直下で、前記仕事関数金属の前記第１の部分と前記仕事関数金属の第２の部分とを隔て、前記ゲート誘電体層が、半導体チャネル層の前記第２のセットよりも下方に垂直方向に延びて、半導体チャネル層の前記第２のセットのうち一番下の半導体チャネル層の直下で、前記仕事関数金属の前記第１の部分と前記仕事関数金属の第３の部分とを隔てている、請求項６に記載の半導体デバイス。
【請求項9】
前記ゲート誘電体層の第２の部分が、前記仕事関数金属の前記第１の部分を、前記仕事関数金属の第２の部分から隔て、前記仕事関数金属の前記第２の部分は、半導体チャネル層の前記第１のセットのうちの２つの隣り合う層の間に位置しており、前記ゲート誘電体層の第３の部分が、前記仕事関数金属の前記第１の部分を前記仕事関数金属の第３の部分から隔て、前記仕事関数金属の前記第３の部分は、半導体チャネル層の前記第２のセットのうちの２つの隣り合う層の間に位置している、請求項６に記載の半導体デバイス。
【請求項10】
半導体チャネル層の前記第１のセットの互いに反対側の端部から横方向に延びるソース・ドレイン領域と、半導体チャネル層の前記第２のセットの互いに反対側の端部から横方向に延びるソース・ドレイン領域と、
をさらに備えている、請求項６に記載の半導体デバイス。
【請求項11】
ナノシート層の最初の積層体を基板上に形成することであって、前記ナノシート層の最初の積層体が、垂直方向に揃えられ、互いの上に重ねられた犠牲層と半導体チャネル層の交互の層を含む、前記形成することと、前記ナノシート層の最初の積層体の長さに沿って垂直方向の開口を形成して、ナノシート層の第１の積層体とナノシート層の第２の積層体とを作ることであって、前記垂直方向の開口が、前記第１の積層体と前記第２の積層体両方の交互になった前記犠牲層および前記半導体チャネル層の垂直方向側面を露出させる、前記形成することと、
を含む、方法。
【請求項12】
前記開口内に誘電体を形成することと、ナノシート層の前記第１の積層体と前記第２の積層体の両方にまたがる犠牲ゲートを形成することと、
をさらに含む、請求項１１に記載の方法。
【請求項13】
ナノシート層の前記第１の積層体および前記第２の積層体の前記半導体チャネル層のいずれかの端部から横方向に延びるソース・ドレイン領域を形成することをさらに含む、請求項１２に記載の方法。
【請求項14】
ダミー・ゲートを除去することと、前記第１の積層体および前記第２の積層体の前記犠牲層を除去することと、
をさらに含む、請求項１３に記載の方法。
【請求項15】
前記第１の積層体および前記第２の積層体の前記犠牲層が除去された開口を包囲するゲート誘電体を、前記誘電体の露出した表面上に形成すること、をさらに含む、請求項１４に記載の方法。
【請求項16】
仕事関数金属を共形に形成することであって、前記仕事関数金属が、前記第１の積層体および前記第２の積層体の前記犠牲層が除去された残りの開口を埋める、前記形成すること、をさらに含む、請求項１５に記載の方法。
【請求項17】
前記仕事関数金属を凹化することであって、前記誘電体の水平方向上面上の前記ゲート誘電体の一部分が露出される、前記凹化すること、をさらに含む、請求項１６に記載の方法。
【請求項18】
前記ゲート誘電体の前記露出した部分を、前記誘電体の前記水平方向上面から除去すること、をさらに含む、請求項１７に記載の方法。
【請求項19】
前記誘電体に垂直方向の開口を形成して、前記第１の積層体の第２の垂直方向側面および前記第２の積層体の第１の垂直方向側面を露出させること、をさらに含む、請求項１８に記載の方法。
【請求項20】
前記誘電体の前記垂直方向の開口に追加の仕事関数金属を形成することであって、前記第１の積層体の各前記半導体チャネル層の前記第２の垂直方向側面が、前記半導体チャネル層と前記仕事関数金属との間に前記ゲート誘電体を伴わずに前記仕事関数金属と接触し、前記第２の積層体の各前記半導体チャネル層の前記第１の垂直方向側面が、前記半導体チャネル層と前記仕事関数金属との間に前記ゲート誘電体を伴わずに前記仕事関数金属と接触する、前記形成すること、をさらに含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、概して半導体製造の分野に関し、より詳細には、動的な閾値電圧制御を有するナノシート電界効果トランジスタを製造することに関する。
【背景技術】
【0002】
相補型金属酸化膜半導体（ＣＭＯＳ）技術は一般に、中央演算処理装置（以降「ＣＰＵ」）、メモリ、記憶装置などの高度な集積回路（以降「ＩＣ」）の一部としての電界効果トランジスタ（以降「ＦＥＴ」）に使用される。トランジスタ・デバイスの寸法を低減する需要が継続する中、ナノシートＦＥＴは、ＦＥＴデバイスの性能を維持しながら、縮小されたＦＥＴデバイスのフットプリントを実現することを助ける。ナノシートＦＥＴは、ソース／ドレインのエピタキシャル領域の対の間に延びる複数のナノシートを含む。デバイスは、ゲートがナノシート・チャネルの少なくとも一部分を包囲するゲート・オール・アラウンド・トランジスタである場合がある。
【0003】
ＦＥＴの閾値電圧は、通例、これらに限定されないが、チャネル・ドープ、高ｋ誘電体の成長条件、高ｋ誘電体内部の電荷分布、高ｋ／チャネルの界面の間隔、高ｋとチャネルとの間に形成される界面酸化物の存在および性質を含む様々な他のデバイス／材料特性と併せて、ＦＥＴの中で使用される仕事関数金属の組成の性質によって決定される。動的な閾値電圧制御を有するナノシートＦＥＴデバイスを製造すれば有利であろう。
【発明の概要】
【0004】
一実施形態によると、半導体ナノシート・デバイスが提供される。半導体ナノシート・デバイスは、垂直方向に揃えられ、互いの上に重ねられた半導体チャネル層であって、仕事関数金属によって互いから隔てられた半導体チャネル層と、半導体チャネル層の各々を部分的に包囲し、半導体チャネル層の各々から仕事関数金属を物理的に隔てるゲート誘電体層であって、仕事関数金属の第１の部分が、半導体チャネル層の各々の垂直方向側壁と直接接触するゲート誘電体層と、を備えている。
【0005】
一実施形態によると、半導体デバイスが提供される。半導体デバイスは、垂直方向に揃えられ、仕事関数金属によって隔てられて互いの上に重ねられた、半導体チャネル層の第１のセットと、半導体チャネル層の第１のセットに隣り合う半導体チャネル層の第２のセットであって、半導体チャネル層の前記第２のセットが、垂直方向に揃えられ、仕事関数金属によって隔てられて互いの上に重ねられている、半導体チャネル層の第２のセットと、半導体チャネル層の各々を部分的に包囲し、仕事関数金属を半導体チャネル層の各々から物理的に隔てているゲート誘電体層であって、半導体チャネル層の第１のセットと半導体チャネル層の第２のセットとの間にある仕事関数金属の第１の部分が、半導体チャネル層の第１のセットと半導体チャネル層の第２のセット両方の半導体チャネル層各々の側壁と直接接触するゲート誘電体層と、を備えている。
【0006】
一実施形態によると、方法が提供される。方法は、ナノシート層の最初の積層体を基板上に形成することであって、ナノシート層の積層体が、垂直方向に揃えられ、互いの上に重ねられた犠牲層と半導体チャネル層の交互の層を含む、形成することと、ナノシート層の最初の積層体の長さに沿って垂直方向の開口を形成して、ナノシート層の第１の積層体とナノシート層の第２の積層体とを作ることであって、垂直方向の開口が、第１の積層体と第２の積層体両方の交互になった犠牲層および半導体チャネル層の垂直方向側面を露出させる、形成することと、を含む。
【0007】
次いで、単なる例として、以下の図面を参照しながら本発明の好ましい実施形態を説明する。
【図面の簡単な説明】
【0008】
【図1】例示的実施形態による、製造の中間段階にある半導体構造体の上面図である。
【図5】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、半導体材料層の選択的除去を示す図である。
【図6】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、半導体材料層の選択的除去を示す図である。
【図7】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、半導体材料層の選択的除去を示す図である。
【図8】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、誘電体の形成を示す図である。
【図9】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、誘電体の形成を示す図である。
【図10】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、誘電体の形成を示す図である。
【図11】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、ハード・マスクの除去を示す図である。
【図12】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、ハード・マスクの除去を示す図である。
【図13】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、ハード・マスクの除去を示す図である。
【図14】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、犠牲ゲートの形成を示す図である。
【図15】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、犠牲ゲートの形成を示す図である。
【図16】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、犠牲ゲートの形成を示す図である。
【図17】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、内部スペーサの形成を示す図である。
【図18】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、内部スペーサの形成を示す図である。
【図19】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、内部スペーサの形成を示す図である。
【図20】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、犠牲ゲートの除去を示す図である。
【図21】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、犠牲ゲートの除去を示す図である。
【図22】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、犠牲ゲートの除去を示す図である。
【図23】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、高ｋライナの形成を示す図である。
【図24】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、高ｋライナの形成を示す図である。
【図25】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、高ｋライナの形成を示す図である。
【図26】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、仕事関数金属層の形成を示す図である。
【図27】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、仕事関数金属層の形成を示す図である。
【図28】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、仕事関数金属層の形成を示す図である。
【図29】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、仕事関数金属層の部分的除去を示す図である。
【図30】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、仕事関数金属層の部分的除去を示す図である。
【図31】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、仕事関数金属層の部分的除去を示す図である。
【図32】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、誘電体の部分的除去を示す図である。
【図33】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、誘電体の部分的除去を示す図である。
【図34】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、誘電体の部分的除去を示す図である。
【図35】例示的実施形態による、断面Ｘ１－Ｘ１に沿った半導体構造体の断面図であり、追加の仕事関数金属材料の形成を示す図である。
【図36】例示的実施形態による、断面Ｘ２－Ｘ２に沿った半導体構造体の断面図であり、追加の仕事関数金属材料の形成を示す図である。
【図37】例示的実施形態による、断面Ｙ－Ｙに沿った半導体構造体の断面図であり、追加の仕事関数金属材料の形成を示す図である。
【発明を実施するための形態】
【0009】
説明の簡潔性と明瞭性のために、図に示される要素は必ずしも実際の縮尺で示されないことが認識されよう。例えば、一部の要素の寸法が、明瞭性のために他の要素に対して強調されることがある。さらに、適当と考えられる場合は、図の間で参照符号を繰り返して、対応するまたは類似する特徴を意味することがある。
【0010】
特許請求される構造体および方法の詳細な実施形態が本明細書に開示されるが、開示される実施形態は、単に、様々な形態で具現化され得る特許請求される構造体および方法を説明するものにすぎないことが理解できる。しかし、本発明は多くの異なる形態で具現化されてよく、本明細書に述べられる例示的実施形態に限定されるとは解釈されるべきでない。説明中、よく知られている特徴および技術の詳細は、提示される実施形態を不必要に不明瞭にするのを避けるために省略されることがある。
【0011】
明細書における「１つの実施形態」、「一実施形態」、「例示的実施形態」等への言及は、記載されるその実施形態が特定の特徴、構造、または特性を含み得るが、必ずしもあらゆる実施形態がその特定の特徴、構造、または特性を含むのではないことを意味する。さらに、そのような表現は必ずしも同じ実施形態を指すとは限らない。さらに、特定の特徴、構造、または特性が実施形態との関係で説明される場合、明示的に記載されるかされないかに拘らず、その特徴、構造、または特性に他の実施形態との関係で影響を与えることは当業者の知識の範囲内であると考えられる。
【0012】
層、領域または基板としての要素が別の要素「上に」または「その上に」あると参照される場合、それは他方の要素の上に直接あっても、または介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素「上に直接」または「その上に直接」あると参照される場合は、介在する要素が存在しない。また、要素が別の要素に「接続」または「連結」されていると参照される場合、それは他方の要素に直接「接続」または「連結」されていても、または介在する要素が存在してもよいことも理解されよう。対照的に、要素が別の要素に「直接接続」または「直接連結」されていると参照される場合は、介在する要素が存在しない。
【0013】
本発明の実施形態の提示を不明瞭にしないために、以下の詳細な説明では、当技術分野で知られている一部の処理ステップまたは動作は、提示および説明の目的で共に組み合わせられていることがあり、一部の場合には詳細に説明されていないことがある。他の場合には、当技術分野で知られている一部の処理ステップまたは動作は全く説明されないことがある。以下の説明は、それよりも本発明の様々な実施形態の特有の特徴または要素に着目していることが理解されるべきである。
【0014】
ナノシート電界効果トランジスタ（以降「ＦＥＴ」）は、シリコンとシリコン・ゲルマニウムの交互の層から形成されることがあり、それが次いでナノシートとして形成される。ゲート・オール・アラウンド構造は、ナノシートの断面のすべての垂直方向側部および水平方向の上面に形成され得る。ソース－ドレイン構造は、ナノシート構造体の反対側の端部に形成され得る。
【0015】
本発明は、概して半導体製造の分野に関し、より詳細には、動的な閾値電圧制御を有するナノシートＦＥＴを製造することに関する。
【0016】
ナノシートＦＥＴの閾値電圧は、これらに限定されないが、チャネル・ドープ、高ｋ誘電体の成長条件、高ｋ誘電体内部の電荷分布、高ｋ／チャネルの界面の間隔、高ｋとチャネルとの間に形成される界面酸化物の存在および性質を含む様々な他のデバイス／材料特性と併せて、ＦＥＴの中で使用される仕事関数金属の組成の性質によって決定される。一実施形態では、ナノシートＦＥＴを製造する際に、ナノシートＦＥＴのすべての部分が同じ材料で同時に製造されてよく、異なるナノシートＦＥＴに対応する閾値電圧の制御は、異なる電圧閾値のための異なる仕事関数金属を使用することによって管理されてよい。
【0017】
犠牲半導体材料と半導体チャネル材料の交互の層が形成され、次いで平行のナノシート積層体として形成されてよい。ナノシート積層体に長さ方向の開口が形成されてよく、この開口は、ナノシート積層体の長さにわたって存在し、ナノシート積層体の犠牲半導体材料と半導体チャネル材料の交互の層の内側側面を露出させる。この長さ方向の開口は、ナノシート積層体を分割して２つのナノシート積層体にし、各々がその後トランジスタとして形成される。長さ方向の開口は、誘電体で埋められる。ナノシート積層体の上に、ナノシート積層体の長さに対して直角に、犠牲ゲートが形成されてよい。ナノシート積層体の一部は、隣り合う犠牲ゲートの間で除去されてよい。ナノシート積層体の犠牲半導体材料層の一部は、誘電体の横方向の一部と共に、ナノシート積層体の一部が除去された場所の隣で除去されてよい。犠牲半導体材料層の一部が除去された場所に内部スペーサが形成されてよい。ナノシート積層体の各端部にソース・ドレインが形成されてよい。犠牲ゲートは除去されてよく、ナノシート積層体の犠牲半導体材料層の残りの部分が除去されてよい。犠牲材料層が除去された開口を包囲するゲート誘電体または高ｋライナが、誘電体の露出した表面上に形成されてよい。仕事関数金属が形成されて、犠牲材料層が除去され犠牲ゲートが除去された開口を埋めてよい。仕事関数金属は凹化されてよい。高ｋライナの一部を除去してよく、そこでは誘電体が露出され、誘電体に開口が形成されてよい。誘電体の開口は、ナノシートの２つの隣接する積層体の間に形成された長さ方向の開口が、長さ方向の開口に対して直角に延びているゲートの位置と交差する場所であってよい。誘電体の開口内と、仕事関数金属が凹化された場所とに、追加の仕事関数金属の形成が形成されてよい。追加の仕事関数金属は、半導体チャネル材料の側壁と直接の接触を有することになる。この直接の接触は、本体接触と呼ばれることがある。結果として得られる構造体は、ゲートからナノシート上を通ってナノシート下方の分離層まで垂直方向に延びる、ナノシートと直接接触するゲートであり得る。これにより、仕事関数金属と半導体チャネル材料層との間に高ｋライナを伴うことなく、ナノシートの半導体チャネル材料層との直接の接触が与えられる。
【0018】
この直接の接触は、動的閾値電圧ＦＥＴとしても知られる、可変閾値電圧電界効果トランジスタ（ＶＴＦＥＴ）を形成する。上記で説明したように、トランジスタの閾値電圧は、デバイス製造中に様々なデバイスおよび材料特性によって設定される。この閾値電圧は、製造時閾値電圧または無バイアス時閾値電圧と呼ばれることがある。可変（動的）閾値電圧ＦＥＴの動作中、ゲート電位（およびしたがって本体電位）が増大されるのに伴い、閾値電圧はその製造時値より下に下げられる。その結果、トランジスタの駆動電流が増大する。
【0019】
直接の接触のその他の利点には、デバイス面積を増すことなくナノシートの設計のコンパクト性を維持することが含まれる。本体接触は、部分的に空乏化したナノシート・チャネルに伴う浮体効果を軽減することもできる。
【0020】
本発明の実施形態は、動的な閾値電圧制御を有するナノシートＦＥＴを形成する構造体および方法を開示し、それらは、例示的な実施形態に従って、以下で図１～３７の添付図面を参照することによって詳細に説明される。
【0021】
次いで図１～４を参照すると、例示的実施形態による、製造の中間段階にある半導体構造体１００（以降「構造体」）が示されている。図１は、構造体１００の上面図である。図２および図３は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図４は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。断面線Ｙ－Ｙは、後に形成されるゲート線と平行である。図１～４の構造体１００は、形成されてもまたは用意されてもよい。
【0022】
構造体１００は、互いの上に重ねられ、基板１０上でハード・マスク２２によって覆われた、犠牲半導体材料と半導体チャネル材料の交互の層を含んでよい。限られた数の交互の層が描かれているが、任意の数の交互の層が形成されてよいことが留意されるべきである。
【0023】
基板１０は、例えば、例えば、シリコン、ゲルマニウム、シリコン・ゲルマニウム合金、および複合（例えばＩＩＩ－Ｖ族やＩＩ－ＶＩ族）半導体材料などのいくつかの知られている半導体材料の任意のものから作られ得る、バルク基板であってよい。複合半導体材料の非制限的な例には、ヒ化ガリウム、ヒ化インジウム、およびリン化インジウム、またはヒ化インジウム・ガリウムが含まれる。通例、基板１０は、これに限定されないがおよそ数百ミクロンの厚みであってよい。他の実施形態では、基板１０は、シリコン・オン・インシュレータまたはＳｉＧｅオン・インシュレータなどの層化半導体であってよく、その場合は、埋め込まれた絶縁体層がベース基板を最上部の半導体層から隔離する。
【0024】
犠牲半導体材料と半導体チャネル材料の交互の層は、基板１０上のナノシート積層体犠牲層１２（以降「積層体犠牲層」）を含んでよく、それが犠牲半導体材料層１６（以降「犠牲層」）によって覆われ、それが半導体チャネル材料層１８（以降「チャネル層」）によって覆われ、それが犠牲層１６によって覆われ、それがチャネル層１８によって覆われ、それが犠牲層１６によって覆われ、それがチャネル層１８によって覆われ、それが犠牲層１６によって覆われている。ハード・マスク２２は、一番上の犠牲層１６を覆ってよい。
【0025】
積層体犠牲層１２は、例えば、ゲルマニウム濃度が６０約原子パーセントのシリコン・ゲルマニウムであってよいが、６０パーセントより高い割合および６０パーセントより少ない割合が使用されてもよい。積層体犠牲層１２は、エピタキシャル成長技術を使用して形成することができる。積層体犠牲層１２は、下記で説明されるように、後に残りの交互の層に対して選択的に除去される。
【0026】
用語「エピタキシャルに成長させる、または堆積させる、あるいはその両方」および「エピタキシャルに成長させた、または堆積させた、あるいはその両方」は、半導体材料の堆積面における半導体材料の成長を意味し、成長する半導体材料は、堆積面の半導体材料と同じ液晶特性を有する。エピタキシャル堆積技術では、ソース・ガスによって提供される化学反応物質が制御され、システム・パラメータは、堆積する原子が堆積面上で移動して自身を堆積面の原子の液晶配置に合わせて配向するのに十分なエネルギーと共に半導体基板の堆積面に到達するように設定される。したがって、エピタキシャル半導体材料は、それが形成される堆積面と同じ液晶特性を有する。
【0027】
様々なエピタキシャル成長技術の例には、例えば、高速熱化学気相堆積（ＲＴＣＶＤ）、低エネルギー・プラズマ堆積（ＬＥＰＤ）、超高真空化学気相堆積（ＵＨＶＣＶＤ）、低圧力化学気相堆積（ＬＰＣＶＤ）、大気圧化学気相堆積（ＡＰＣＶＤ）、および分子線エピタキシー（ＭＢＥ）が含まれる。エピタキシャル堆積の温度は、通例、およそ５５０℃～およそ９００℃の範囲である。温度を高くすると、通例はより高速な堆積が生じるが、より高速な堆積は、液晶欠陥および膜のひび割れにつながることがある。それぞれ犠牲半導体材料層および半導体チャネル材料層をもたらす第１および第２の半導体材料のエピタキシャル成長は、任意のよく知られた前駆体ガスまたはガス混合物を利用して行うことができる。水素、窒素、ヘリウム、およびアルゴンのようなキャリア・ガスを使用することができる。
【0028】
各犠牲層１６は、少なくとも基板１０の上部分、チャネル層１８および積層体犠牲層１２と組成が異なる第１の半導体材料からなる。一実施形態では、各犠牲層１６は、シリコン・ゲルマニウム半導体合金であってよく、５０原子パーセント未満のゲルマニウム濃度を有してよい。別の例では、各犠牲層１６は、約２０原子パーセントから約４０原子パーセントの範囲のゲルマニウム濃度を有してよい。各犠牲層１６は、上記のような知られている堆積技術またはエピタキシャル成長技術を使用して形成することができる。
【0029】
各チャネル層１８は、少なくとも基板１０の上部分、犠牲層１６および積層体犠牲層１２と組成が異なる第２の半導体材料からなる。各チャネル層１８は、犠牲層１６の第１の半導体材料と異なるエッチング率を有し、積層体犠牲層１２と異なるエッチング率を有する。犠牲層１６は、積層体犠牲層１２と異なるエッチング率を有する。第２の半導体材料は、例えばシリコンであり得る。第２の半導体材料は、チャネル層１８ごとに、上記のような知られている堆積技術またはエピタキシャル成長技術を使用して形成することができる。
【0030】
犠牲層１６とチャネル層１８の交互の層および積層体犠牲層１２は、ナノシート積層体犠牲層材料および第１の半導体材料と第２の半導体材料の交互の層の順次のエピタキシャル成長により形成することができる。
【0031】
積層体犠牲層１２は、約５ｎｍ～約１５ｎｍの範囲の厚みを有してよい。犠牲層１６は各々、約５ｎｍ～約１２ｎｍの範囲の厚みを有してよく、チャネル層１８は各々、約３ｎｍ～約１２ｎｍの範囲の厚みを有してよい。各犠牲層１６は、各チャネル材料層１８の厚みと同じまたは異なる厚みを有してよい。一実施形態では、各犠牲層１６が同じ厚みを有する。一実施形態では、各チャネル層１８が同じ厚みを有する。
【0032】
ハード・マスク２２は、当技術分野で知られている方法により、積層体犠牲層１２、および犠牲層１６とチャネル層１８の交互の層の水平方向上面の上に形成されてよい。
【0033】
積層体犠牲層１２、犠牲層１６とチャネル層１８の交互の層、およびハード・マスク２２は、ナノシート積層体として形成されてよく、各積層体は、ハード・マスク２２をパターン加工し、その後、各層の一部を除去することによって垂直方向のトレンチ（図示せず）を形成することにより、ハード・マスク２２によって覆われる。トレンチは、例えば反応性イオン・エッチング（ＲＩＥ）などの異方性エッチング技術と、各ナノシート積層体間の浅いトレンチ分離領域（以降「ＳＴＩ」）２４を後に形成するために基板１０の一部のエッチングを停止することとにより、各ナノシート積層体の間に形成されてよい。
【0034】
図４に示されるように、ＳＴＩ２４は、隣り合うナノシート積層体の間の、トレンチ（図示せず）内の隣り合うナノシート積層体の間に形成されてよい。ＳＴＩ２４は、ナノシート積層体の垂直方向側面の一部分に形成されてよい。
【0035】
ＳＴＩ２４は、誘電材料であってよく、隣り合うナノシート積層体の間にあり、知られているパターン加工技術および堆積技術を使用して形成されてよい。隣り合うナノシート積層体同士は、ＳＴＩ２４によって互いから分離されている。ＳＴＩ２４の水平方向下面および側面の一部は、基板１０の水平方向下面および垂直方向側面と隣り合っていてよい。ＳＴＩ２４の水平方向下面は、積層体犠牲層１２の水平方向下面よりも下にあってよい。ＳＴＩ２４の垂直方向側面は、積層体犠牲層１２、犠牲層１６、チャネル層１８およびハード・マスク２２の垂直方向側面を含む、ナノシート積層体の垂直方向側面と隣り合っていてよい。
【0036】
ＳＴＩ２４を形成した後、化学機械研磨（ＣＭＰ）技術を使用して、余分な材料を除去し、ＳＴＩ２４とハード・マスク２２の水平方向上面同士が共平面になるように構造体１００の上面を研磨してよい。
【0037】
各ナノシート積層体は、犠牲層１６とチャネル層１８の交互の層によって覆われた積層体犠牲層１２を含んでよく、それらがハード・マスク２２によって覆われている。図１～４では、単なる例として、ナノシート積層体は、３層のチャネル層１８と交互になった４層の犠牲層１６を含んでいる。本発明の実施形態で用いることができる材料積層体は、図１～４に示される特定の実施形態に限定されない。構造体１００上に任意の数のナノシート積層体があってよい。
【0038】
ナノシート積層体は、任意の数の犠牲層１６およびチャネル層１８を含むことができる。このナノシート積層体は、正のチャネル電界効果トランジスタ（以降「ｐ－ＦＥＴ」）または負のチャネル電界効果トランジスタ（以降「ｎ－ＦＥＴ」）デバイス用の垂直方向に重ねられた半導体チャネル材料ナノシートを含む、ゲート・オール・アラウンド・デバイスを製造するために使用される。
【0039】
次いで図５～７を参照すると、例示的実施形態による構造体１００が示されている。図５および図６は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図７は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0040】
図５～７に示されるように、有機平坦化層（以降「ＯＰＬ」）２６が形成されてよく、第１の開口２７が形成される。
【0041】
ＯＰＬ２６は、ナノシート積層体上のハード・マスク２２の上、およびナノシート積層体を包囲するＳＴＩ２４の上に堆積される。ＯＰＬ２６は、典型的な堆積技術、例えばスピンオン（spin-on）・コーティング、を使用してブランケット堆積によって形成されてよい。ＯＰＬ２６は、炭素、水素、酸素、および任意で窒素、フッ素、およびシリコンを含む、自己平坦化有機材料であり得る。第１のＯＰＬ２６は、標準的なＣｘＨｙポリマであり得る。材料の非制限的な例には、これらに限定されないが、Ｃｈｅｉｌ Ｃｈｅｍｉｃａｌ Ｃｏ．， Ｌｔｄ．から市販されているＣＨＭ７０１Ｂ、ＪＳＲ Ｃｏｒｐｏｒａｔｉｏｎから市販されているＨＭ８００６およびＨＭ８０１４、ならびに信越化学工業株式会社から市販されているＯＤＬ－１０２またはＯＤＬ－４０１が含まれる。
【0042】
その後、従来のリソグラフィ・プロセスを使用して、切り取られた開口２７を画定する。開口２７は、ＯＰＬ２６の一部と、ハード・マスク２２の一部と、犠牲層１６の一部、チャネル層１８の一部、および積層体犠牲層１２の一部を含むナノシート積層体の一部とを除去することによって作られてよい。開口２７は、エッチング技術の組合せを使用してハード・マスク２２に対して選択的にＯＰＬ２６の一部を選択的に除去することによって形成されてよく、複数のステップで行われてよい。開口２７を形成するための追加の除去は、例えば反応性イオン・エッチング（ＲＩＥ）などの異方性エッチング技術を使用した除去と、ナノシート積層体内での半導体チャネル材料と仕事関数金属との直接の接触を後に形成するための積層体犠牲層１２での停止とを含んでよい。一実施形態では、開口２７の下部水平方向部分は、積層体犠牲層１２の残りの部分を含む。
【0043】
開口２７は、Ｘ２－Ｘ２の断面線に沿って、ナノシート積層体の長さに沿って作られてよく、開口２７内の半導体チャネル材料と仕事関数金属との間の直接の接触を後に形成するために、実質的にナノシート積層体を２つに分割してよい。
【0044】
次いで図８～１０を参照すると、例示的実施形態による構造体１００が示されている。図８および図９は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図１０は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0045】
図８～１０に示されるように、開口２７内に誘電体２８が形成されてよい。誘電体２８は、開口２７内に誘電体を共形に堆積させるまたは成長させることによって形成されてよい。誘電体２８は、シリコン・カーバイド、酸化シリコン・カーバイドまたは酸化シリコン窒化炭素などの任意の誘電材料を含んでよく、誘電材料の単一の層を含んでも、または複数の層を含んでもよい。誘電体２８に使用される材料は、酸化シリコンおよび窒化シリコンの両方に対して選択的に除去されることが可能なものが選択されてよい。
【0046】
誘電体２８は開口２７を埋めてよい。誘電体２８の水平方向下面は、開口２７内で積層体犠牲層１２の水平方向上面と隣り合っていてよい。誘電体２８の垂直方向側面は、積層体犠牲層１２の一部の垂直方向側面、犠牲層１６の垂直方向側面、チャネル層１８の垂直方向側面、およびハード・マスク２２の垂直方向側面と隣り合っていてよい。誘電体２８の一部は、誘電体２８とハード・マスク２２の水平方向上面同士が共平面になるように、標準的なエッチングによって除去されてよい。
【0047】
次いで図１１～１３を参照すると、例示的実施形態による構造体１００が示されている。図１１および図１２は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図１３は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0048】
図１１～１３に示されるように、ハード・マスク２２と、ＳＴＩ２４の一部分とが除去されてよい。ハード・マスク２２とＳＴＩ２４の一部分とは、エッチング技術の組合せを使用して、誘電体２８、積層体犠牲層１２、チャネル層１８、および積層体犠牲層１６に対して選択的にハード・マスク２２およびＳＴＩ２４を選択的に除去することによって選択的に除去されてよく、複数のステップで行われてよい。ＳＴＩ２４の残りの部分は、基板１０に埋め込まれていてよい。ＳＴＩ２４の残りの部分の上面は、積層体犠牲層１２の水平方向下面と揃っていてよい。
【0049】
ハード・マスク２２およびＳＴＩ２４の除去は、ナノシート積層体の一番上の犠牲層１６の水平方向上面を露出させてよく、また誘電体２８の垂直方向側面の一部をナノシート積層体の上方に露出させてよい。積層体犠牲層１２、チャネル層１８および積層体犠牲層１６の垂直方向側面を含む、ナノシート積層体の垂直方向側面が露出されてよい。
【0050】
次いで図１４～１６を参照すると、例示的実施形態による構造体１００が示されている。図１４および図１５は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図１６は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0051】
図１４～１６に示されるように、犠牲ゲート３０およびゲート・ハード・マスク３２が形成されてよい。積層体犠牲層１２は除去されてよい。分離層３６および側部スペーサ３４が形成されてよい。
【0052】
犠牲ゲート３０は、単一の犠牲材料または１つもしくは複数の犠牲材料の積層体を含んでよい。少なくとも１つの犠牲材料は、一つの材料（または様々な材料）のブランケット層（１つまたは複数）を形成し、次いでリソグラフィおよびエッチングにより材料（または様々な材料）をパターン加工することによって形成することができる。犠牲ゲート３０は、例えば、ポリシリコン、アモルファス・シリコン、またはそれらの多層状の組合せを含む任意の材料を含むことができる。犠牲ゲート３０は、例えば、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、高密度プラズマ（ＨＤＰ）堆積、およびスピンオン技術を含む、任意の堆積技術を使用して形成することができる。任意で、知られている技術に従って、ゲート誘電体層およびゲート・キャップが、犠牲ゲート３０の一部として形成されてよい。図１４および図１５に示されるように、３つの犠牲ゲート３０がある。一実施形態では、形成された任意の数の犠牲ゲート３０があってよい。
【0053】
一実施形態では、犠牲ゲート３０は、図１６に示されるように、隣り合うナノシート構造体の間の空間を埋めるかまたは実質的に埋め、かつ誘電体２８の上面および露出した側面を覆い、ナノシート積層体の一番上の犠牲層１６の上面を覆うのに十分な厚みで堆積される。犠牲ゲート３０は、積層体犠牲層１２、チャネル層１８および積層体犠牲層１６の垂直方向側面を含む、ナノシート積層体の垂直方向側面と隣り合っていてよい。犠牲ゲート３０の高さは、下にある構造よりもはるかに厚くてよく、ナノシート積層体の周囲で１００ｎｍ～１５０ｎｍの間の高さを有してよい。
【0054】
ゲート・ハード・マスク３２は、当技術分野で知られる方法により、犠牲ゲート３０の水平方向上面の上に形成されてよい。ゲート・ハード・マスク３２は、犠牲ゲート３０の垂直方向側面と揃う垂直方向側面を有してよい。
【0055】
積層体犠牲層１２は、犠牲層１６、チャネル層１８、誘電体２８、犠牲ゲート３０、およびゲート・ハード・マスク３２に対して選択的に除去されてよい。例えば、ドライ・エッチング技術を使用して、例えば気相ＨＣｌドライ・エッチングを使用するなどして、積層体犠牲層１２を選択的に除去することができる。
【0056】
分離層３６および側部スペーサ３４が形成されてよい。分離層３６は、積層体犠牲層１２が除去された、図示されない開口内に形成されてよい。分離層３６は、ナノシート積層体の一番下の犠牲層１６と基板１０との間、および誘電体２８と基板１０との間に形成されてよい。側部スペーサ３４は、犠牲ゲート３０およびゲート・ハード・マスク３２の両側に形成されてよい。
【0057】
分離層３６および側部スペーサ３４は各々、例えば誘電体を共形に堆積または成長させ、異方性エッチング工程を行うことを含むいくつかの工程の後に形成されてよい。分離層３６および側部スペーサ３４は、窒化シリコンなどの任意の誘電材料を含んでよく、誘電材料の単一の層を含んでも、または複数の層を含んでもよい。一実施形態では、分離層３６と側部スペーサ３４は同じ材料であってよい。分離層３６と側部スペーサ３４は、同時に形成されてもまたは別々に形成されてもよい。
【0058】
次いで図１７～１９を参照すると、例示的実施形態による構造体１００が示されている。図１７および図１８は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図１９は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0059】
図１７～１９に示されるように、当技術分野で知られる方法を使用して、各ナノシート積層体の垂直方向部分が除去されてよく、犠牲層１６各々のさらなる部分および誘電体２８の横方向の凹化部分が除去されてよい。内部スペーサ３８が、犠牲層１６の両側に形成されてよい。各ナノシート積層体の垂直方向部分が除去され、部分的に凹化された場所に、ソース・ドレイン４０が形成されてよい。内部層誘電体（以降「ＩＬＤ」）４２がソース・ドレイン４０の上方に形成されてよい。ゲート・ハード・マスク３２は除去されてよい。
【0060】
除去されるナノシート積層体の垂直方向部分は、２つの隣り合う犠牲ゲート３０、ゲート・ハード・マスク３２、および各犠牲ゲート３０を包囲する側部スペーサ３４の間であってよい。ナノシート積層体の垂直方向部分は、各チャネル層１８の一部分および各犠牲層１６の一部分を含む、ナノシート積層体の垂直方向部分を除去することによって形成されてよい。
【0061】
ナノシート積層体の垂直方向部分は、各々側部スペーサ３４が犠牲ゲート３０およびゲート・ハード・マスク３２を包囲している、隣り合う犠牲ゲート３０、ゲート・ハード・マスク３２の間でナノシート積層体から除去される。犠牲ゲート３０、ゲート・ハード・マスク３２および側部スペーサ３４は、ナノシート積層体の残りの部分を保護する。ナノシート積層体の垂直方向部分は、例えば反応性イオン・エッチング（ＲＩＥ）などの異方性エッチング技術を使用したエッチングと、分離層３６における停止によって除去されてよい。図１７および図１８に示されるように、除去されたナノシート積層体の垂直方向部分が２つあるが、構造体１００中で除去された任意の数の垂直方向部分があってよい。
【0062】
ナノシート積層体の垂直方向部分が除去された場所の両側の各犠牲層１６のさらなる部分が、誘電体２８の横方向の凹化と同時に凹化されてよく、同じ量の凹化が両方に行われてよい。
【0063】
内部スペーサ３８は、犠牲層１６の両側に形成されてよい。内部スペーサの外側の垂直方向側部は、垂直方向にチャネル層１８と揃っていてよく、内部スペーサの内側の垂直方向側部は、犠牲層１６の残りの部分と垂直方向に揃っていてよい。
【0064】
内部スペーサ３８は各々、例えば誘電体を共形に堆積または成長させ、異方性エッチング工程を行うことを含むいくつかの工程の後に形成されてよい。内部スペーサ３８は、窒化シリコンなどの任意の誘電材料を含んでよく、誘電材料の単一の層を含んでも、または複数の層を含んでもよい。
【0065】
ナノシート積層体の垂直方向部分が除去され、部分的に凹化された場所に、当技術分野で知られる方法を使用してソース・ドレイン４０が形成されてよい。内部層誘電体（以降「ＩＬＤ」）４２がソース・ドレイン４０の上方に形成されてよい。
【0066】
ソース・ドレイン４０は、隣り合う犠牲ゲート３０、ゲート・ハード・マスク３２、および側部スペーサ３４の間の領域にエピタキシャル成長させてよい。ソース・ドレイン４０は、ナノシート積層体のチャネル層１８の端部、および犠牲層１６を包囲する内部スペーサ３８の端部と直接接触していてよい。ソース・ドレイン４０は、分離層３６の上に形成されてよい。ソース・ドレイン４０の一部分は、ソース・ドレイン４０の上面がナノシート積層体より上になるように除去されてよく、ＩＬＤ４２は、ソース・ドレイン４０の上方の、隣り合う犠牲ゲート３０、ゲート・ハード・マスク３２、および側部スペーサ３４の間に形成されてよい。
【0067】
ＩＬＤ４２を形成した後、ゲート・ハード・マスク３２が、例えば上記のようにウェット・エッチング技術により除去されてよく、それに続いて化学機械研磨（ＣＭＰ）技術で余分な材料を除去し、構造体１００の上面が犠牲ゲート３０、側部スペーサ３４、およびＩＬＤ４２に対して共平面になるまで構造体１００の上面を研磨する。
【0068】
次いで図２０～２２を参照すると、例示的実施形態による構造体１００が示されている。図２０および図２１は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図２２は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0069】
図２０～２２に示されるように、犠牲ゲート３０が除去されてよく、犠牲層１６が除去されてよい。
【0070】
犠牲ゲート３０は、当技術分野で知られる方法によって除去されてよい。犠牲ゲート３０は、側部スペーサ３４およびナノシート積層体の一番上の犠牲層１６に対して選択的に除去されてよい。
【0071】
犠牲材料層１６は、チャネル層１８、内部スペーサ３８、誘電体２８、および分離層３６に対して選択的に除去される。図２０に示されるように、ナノシート積層体の残りのチャネル層１８は、宙吊りになって示されており、ソース・ドレイン４０によって両端で支持されている。例えば、ドライ・エッチング工程を使用して、気相ＨＣｌドライ・エッチングを使用するなどして、犠牲層１６を選択的に除去することができる。
【0072】
次いで図２３～２５を参照すると、例示的実施形態による構造体１００が示されている。図２３および図２４は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図２５は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0073】
図２３～２５に示されるように、高ｋライナ４４が形成されてよい。高ｋライナ４４の材料は、これらに限定されないが、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、ＨｆＯｘＮｙ、ＺｒＯｘＮｙ、Ｌａ２ＯｘＮｙ、Ａｌ２ＯｘＮｙ、ＴｉＯｘＮｙ、ＳｒＴｉＯｘＮｙ、ＬａＡｌＯｘＮｙ、Ｙ２ＯｘＮｙ、ＳｉＯＮ、ＳｉＮｘ、それらのケイ酸塩、およびそれらの合金を含み得る。高ｋライナ４４は、ゲート誘電体４４と呼ばれることもある。高ｋライナ４４は、構造体１００の露出した表面に形成されてよい。側部スペーサ３４、ＩＬＤ４２、チャネル層１８および誘電２８に対して選択的に、高ｋライナ４４に面取りが行われてよい。高ｋライナ４４は、分離層３６の露出した部分に沿って、チャネル層１８の上面および下面の露出した部分、内部スペーサ３８の露出した表面に沿って、そして側部スペーサ３４の内側面の一部に沿って、犠牲層１６が除去された開口を包囲してよい。図２５に示されるように、高ｋライナ４４は、ＳＴＩ２４の水平方向上面を覆ってよい。高ｋライナ４４は、誘電体２８の露出した水平方向および垂直方向表面を覆ってよい。
【0074】
次いで図２６～２８を参照すると、例示的実施形態による構造体１００が示されている。図２６および図２７は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図２８は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0075】
図２６～２８に示されるように、仕事関数金属（以降「ＷＦＭ」）４６が形成されてよい。ＷＦＭ４６は、例示的実施形態に従って構造体１００上に共形に形成されてよい。ＷＦＭ４６は、ナノシート積層体の各キャビティ内に、チャネル層１８の宙吊りになった部分を包囲して形成される。
【0076】
ＷＦＭ４６は、ナノシート積層体の露出した部分を包囲する層を形成する。ＷＦＭ４６は、ＳＴＩ２４の露出した部分、ナノシート積層体の上の側部スペーサ３４間の露出した表面、および誘電体２８の露出した表面を覆ってよい。ＷＦＭ４６は、高ｋライナ４４の中の犠牲層１６が除去された開口の残りを埋めてよい。ＷＦＭ４６は、ナノシート積層体の上の側部スペーサ３４間で犠牲ゲート３０が除去された開口の残りを埋めてよく、ナノシート積層体の上方では、高ｋライナ４４が、ＷＦＭ４６と側部スペーサ３４の一部分との間にある。
【0077】
ＷＦＭ４６は、典型的な堆積技術、例えば原子層堆積（ＡＬＤ）、分子層堆積（ＭＬＤ）、および化学気相堆積（ＣＶＤ）、を使用して堆積してよい。ＷＦＭ４６および高ｋライナ４４に選択される材料は、ＷＦＭ４６がチャネル層１８を包囲するナノシート積層体について、上記で説明されたような他の材料および性質と組み合わせた望まれる閾値電圧、およびデバイスがｐ－ＦＥＴであるかｎ－ＦＥＴであるかに基づいて選択されてよい。一実施形態では、ｐ－ＦＥＴデバイスの仕事関数金属は、窒化金属、例えば窒化チタンまたは窒化タンタル、炭化チタン、炭化チタン・アルミニウム、または当技術分野で知られる他の好適な材料を含んでよい。一実施形態では、ｎ－ＦＥＴデバイスの仕事関数金属は、例えば炭化チタン・アルミニウム、または当技術分野で知られる他の好適な材料を含んでよい。一実施形態では、仕事関数金属は、求められるデバイス特性を実現するための１つまたは複数の層を含んでよい。
【0078】
ＷＦＭ４６を形成した後、化学機械研磨（ＣＭＰ）技術を使用して、余分な材料を除去し、ＷＦＭ４６、側部スペーサ３４、およびＩＬＤ４２の水平方向上面同士が共平面になるように構造体１００の上面を研磨してよい。
【0079】
次いで図２９～３１を参照すると、例示的実施形態による構造体１００が示されている。図２９および図３０は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図３１は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0080】
図２９～３１に示されるように、ＷＦＭ４６は、当技術分野で知られる方法を使用して、誘電体２８、側部スペーサ３４およびＩＬＤ４２に対して選択的に凹化されてよい。図３１に示されるように、高ｋライナ４４の一部分を誘電体２８の上面に沿って除去して、誘電体２８を露出させてよい。
【0081】
次いで図３２～３４を参照すると、例示的実施形態による構造体１００が示されている。図３２および図３３は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図３４は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0082】
図３２～３４に示されるように、高ｋライナ４４の一部分が除去されてよく、誘電体２８に開口４８が形成されてよい。例えば反応性イオン・エッチング（ＲＩＥ）などの異方性エッチング技術を使用して、術誘電体２８の一部を除去して開口４８を形成してよい。開口４８は、側部スペーサ３４およびＩＬＤ４２の間に形成されてよい。３つの開口４８が示されているが、任意の数の開口が隣り合うゲートの列の間に形成されてよい。誘電体２８の一部分は、各開口４８の水平方向下面に残ってよい。各開口４８の対向し合う垂直方向側面は、誘電体２８の垂直方向側面および側部スペーサ３４の垂直方向側面を含んでよい。各開口４８の交互の対向し合う垂直方向側面は、ナノシート積層体の各チャネル層１８の垂直方向側面および高ｋライナ４４と、チャネル層１８同士の間、ナノシート積層体上方、および一番下のチャネル層１８と分離層３６との間のＷＦＭ４６の垂直方向側面の離れている部分とを含んでよい。
【0083】
次いで図３５～３７を参照すると、例示的実施形態による構造体１００が示されている。図３５および図３６は、それぞれ断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に沿った構造体１００の断面図であり、互いと平行である。図３７は、断面線Ｙ－Ｙに沿った構造体１００の断面図であり、断面線Ｘ１－Ｘ１およびＸ２－Ｘ２に対して直角である。
【0084】
図３５～３７に示されるように、ＷＦＭ４６の追加の形成が、上記で説明されたようにして堆積されてよい。ＷＦＭ４６は、開口４８の各々およびゲートの中に堆積されてよい。ＷＦＭ４６の垂直方向側面は、誘電体２８の垂直方向側面および側部スペーサ３４の垂直方向側面と隣り合っていてよい。各ＷＦＭ４６の交互の垂直方向側面は、ナノシート積層体の各チャネル層１８の垂直方向側面および高ｋライナ４４と、チャネル層１８同士の間、ナノシート積層体の上方、および一番下のチャネル層１８と分離層３６との間のＷＦＭ４６の垂直方向側面の離れている部分とを含んでよい。
【0085】
ＷＦＭ４６を形成した後に、化学機械研磨（ＣＭＰ）技術を使用して、余分な材料を除去し、ＷＦＭ４６、側部スペーサ３４、およびＩＬＤ４２の水平方向上面同士が共平面になるように構造体１００の上面を研磨してよい。
【0086】
図３７に示されるように、開口４８に形成されたＷＦＭ４６の部分は、領域５２によって識別されるように、チャネル層１８の垂直方向の側壁と直接接触する。領域５２の中では、ナノシート積層体内の一エリアが、ＷＦＭ４６とチャネル層１８との間の増大した接触面積を提供する。そのため、ナノシート・デバイスのゲートは、チャネル層１８の側壁と直接接触する。言い方を変えると、ＷＦＭ４６は、高ｋライナ４４無しで各チャネル層１８の側壁と直接接触する。この直接の接触は、ＷＦＭ／ゲートがチャネルの本体と接触することから、本体接触と呼ばれることがある。
【0087】
本発明の様々な実施形態の説明は、例示の目的で提示されたが、網羅的である、または開示される実施形態に限定されることは意図されない。本発明の範囲から逸脱することなく、多くの変更および変形が当業者に明らかとなろう。本明細書で使用される用語は、実施形態の原理、実際的な応用、もしくは市場に見られる技術に対する技術的向上を最も良く説明するために、または当業者が本明細書に開示される実施形態を理解できるようにするために選択されたものである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【国際調査報告】