特表 2024-512175 高電圧スタックドトランジスタ増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-19

(54)【発明の名称】高電圧スタックドトランジスタ増幅器

(51)【国際特許分類】

   H03F 1/22 20060101AFI20240312BHJP

   H03F 3/195 20060101ALI20240312BHJP

   H03F 3/68 20060101ALI20240312BHJP

【ＦＩ】

H03F1/22

H03F3/195

H03F3/68 220

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023539111

(86)(22)【出願日】2022-02-23

(85)【翻訳文提出日】2023-06-26

(86)【国際出願番号】 US2022070774

(87)【国際公開番号】W WO2022212983

(87)【国際公開日】2022-10-06

(31)【優先権主張番号】17/219,118

(32)【優先日】2021-03-31

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】516132747

【氏名又は名称】メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100098475

【弁理士】

【氏名又は名称】倉澤 伊知郎

(74)【代理人】

【識別番号】100130937

【弁理士】

【氏名又は名称】山本 泰史

(74)【代理人】

【識別番号】100144451

【弁理士】

【氏名又は名称】鈴木 博子

(72)【発明者】

【氏名】ストラブル ウェイン マック

(72)【発明者】

【氏名】ソム シャミット

(72)【発明者】

【氏名】藤井 恒平

(72)【発明者】

【氏名】マーティン クイン

(72)【発明者】

【氏名】ナギー ウォルター

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA13

5J500AA21

5J500AA41

5J500AC35

5J500AC36

5J500AC57

5J500AC91

5J500AF03

5J500AF10

5J500AF20

5J500AH09

5J500AH16

5J500AH24

5J500AH25

5J500AH29

5J500AH33

5J500AK12

5J500AK29

5J500AK66

5J500AM17

5J500AQ03

5J500AQ04

5J500AQ05

5J500AT01

(57)【要約】

インテグレーテッド増幅器、インテグレーテッド増幅器のレイアウト、および増幅器のパッケージ化構造の種々の観点が記載される。１つの実施例では、増幅器は、増幅器セル、および増幅器セル中のゲート共通形トランジスタに結合されたバイアシングネットワークを有する。増幅器セルは、カスコード接続関係をなすソース共通形トランジスタおよびゲート共通形トランジスタを含み、ソース共通形トランジスタおよびゲート共通形トランジスタのうちの少なくとも一方は、フィールドプレートを含む。数ある利点のうちでとりわけ、信頼性、性能を損なうことなく、また追加のオフチップ部品、例えば抵抗器やインダクタのバイアシングネットワークを必要としないで、明細書において説明する増幅器に比較的高い電圧でバイアスをかけることができ、しかも、かかる増幅器は、依然として、シングルのソース共通形トランジスタのように動作することができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

増幅器であって、
カスコード接続関係をなすソース共通形トランジスタおよびゲート共通形トランジスタを含む増幅器セルを有し、前記ソース共通形トランジスタおよび前記ゲート共通形トランジスタのうちの少なくとも一方は、フィールドプレートを含み、
前記増幅器セル内の前記ゲート共通形トランジスタに結合されたバイアシングネットワークをさらに有する、増幅器。

【請求項2】

前記増幅器のための出力と前記ゲート共通形トランジスタのゲートとの間に結合された安定化キャパシタをさらに有する、請求項１記載の増幅器。

【請求項3】

前記安定化キャパシタのキャパシタンスが、前記増幅器のための動作周波数にわたり前記増幅器の正の実出力インピーダンスを維持する、請求項２記載の増幅器。

【請求項4】

前記ゲート共通形トランジスタのゲートは、前記バイアシングネットワークのバイアスノードに結合されている、請求項１記載の増幅器。

【請求項5】

前記バイアシングネットワークは、前記増幅器のための出力と、前記増幅器セルと、前記増幅器のためのグラウンドとの間に結合された抵抗器電圧分配器ネットワークを含む、請求項１記載の増幅器。

【請求項6】

前記ゲート共通形トランジスタのゲートは、前記抵抗器電圧分配器ネットワークに沿ってバイアスノードに結合されている、請求項５記載の増幅器。

【請求項7】

前記バイアシングネットワークは、前記抵抗器電圧分配器ネットワークと直列に結合されたインダクタをさらに含む、請求項５記載の増幅器。

【請求項8】

前記バイアシングネットワークは、供給トランジスタをさらに含み、
前記供給トランジスタのゲートは、前記抵抗器電圧分配器ネットワークに沿ってバイアスノードに結合され、
前記ゲート共通形トランジスタのゲートは、前記供給トランジスタのソースに結合されている、請求項５記載の増幅器。

【請求項9】

前記ソース共通形トランジスタのドレインは、前記カスコード接続関係をなして前記ゲート共通形トランジスタのソースに電気的に結合されている、請求項１記載の増幅器。

【請求項10】

前記増幅器セルは、第２のゲート共通形トランジスタをさらに含む、請求項１記載の増幅器。

【請求項11】

前記増幅器セルは、前記ゲート共通形トランジスタのゲートと前記増幅器のためのグラウンドとの間に結合された抵抗器‐キャパシタネットワークをさらに含み、
前記抵抗器‐キャパシタネットワークは、前記ゲート共通形トランジスタの前記ゲートのところに高周波グラウンドを提供する、請求項１記載の増幅器。

【請求項12】

前記増幅器セルと前記バイアシングネットワークとの間に結合された安定化抵抗器をさらに有する、請求項１記載の増幅器。

【請求項13】

前記増幅器のパワーハンドリング容量が、４００Ｗを超える、請求項１記載の増幅器。

【請求項14】

前記増幅器のための動作供給電圧は、５０Ｖを超える、請求項１記載の増幅器。

【請求項15】

第２の増幅器セルをさらに有し、前記第２の増幅器セルは、カスコード接続関係をなす第２のソース共通形トランジスタおよび第２のゲート共通形トランジスタを含み、
前記増幅器の出力に関し、前記第２の増幅器セルは、前記増幅器セルと並列に配置され、
前記バイアシングネットワークは、前記増幅器セルと前記第２の増幅器セルの両方にバイアスをかけるために前記増幅器セルおよび前記第２の増幅器セルに結合されている、請求項１記載の増幅器。

【請求項16】

前記増幅器セルの出力は、前記第２の増幅器セルの出力に直接結合されている、請求項１５記載の増幅器。

【請求項17】

前記増幅器セルの入力と前記第２の増幅器セルの入力との間に結合された安定化抵抗器をさらに有する、請求項１５記載の増幅器。

【請求項18】

前記増幅器セルと前記バイアシングネットワークとの間に結合された安定化抵抗器をさらに有する、請求項１５記載の増幅器。

【請求項19】

前記増幅器セルと前記バイアシングネットワークとの間に結合された第１の安定化抵抗器と、
前記増幅器セルと前記第２の増幅器セルとの間に結合された第２の安定化抵抗器とをさらに有する、請求項１５記載の増幅器。

【請求項20】

第２のバイアシングネットワークをさらに有し、前記ゲート共通形トランジスタのゲートと前記第２のゲート共通形トランジスタのゲートは、両方とも、前記バイアシングネットワークおよび前記第２のバイアシングネットワークに結合されている、請求項１５記載の増幅器。

【請求項21】

バイアス相互接続給電ラインをさらに有し、
前記バイアシングネットワークは、前記バイアス相互接続給電ラインの第１の端部のところに結合され、
前記第２のバイアシングネットワークは、前記バイアス相互接続給電ラインの第２の端部のところに結合されている、請求項２０記載の増幅器。

【請求項22】

前記バイアス相互接続給電ラインの前記第１の端部のところで前記増幅器セルと前記バイアシングネットワークとの間に結合された安定化抵抗器と、
前記バイアス相互接続給電ラインに沿って前記増幅器セルと前記第２の増幅器セルとの間に結合された第２の安定化抵抗器と、
前記バイアス相互接続給電ラインの前記第２の端部のところで前記第２の増幅器セルと前記第２のバイアシングネットワークとの間に結合された第３の安定化抵抗器とをさらに有する、請求項２１記載の増幅器。

【請求項23】

増幅器であって、
第１のトランジスタおよび第２のトランジスタを含む増幅器セルと、
前記増幅器のための出力と前記第２のトランジスタのゲートとの間に結合された安定化キャパシタと、
前記増幅器セルのためのバイアシングネットワークと、を有し、前記バイアシングネットワークは、前記出力と前記第２のトランジスタのためのゲートとの間に結合されている、増幅器。

【請求項24】

前記第１のトランジスタは、ソース共通形トランジスタから成り、
前記第２のトランジスタは、ゲート共通形トランジスタから成り、
前記第１のトランジスタと前記第２のトランジスタは、カスコード接続関係をなして結合されている、請求項２３記載の増幅器。

【請求項25】

前記第１のトランジスタおよび前記第２のトランジスタのうちの少なくとも一方は、フィールドプレートを含んでいる、請求項２３記載の増幅器。

【請求項26】

前記安定化キャパシタのキャパシタンスは、前記増幅器のための動作周波数にわたって前記増幅器のための正の実出力インピーダンスを維持する、請求項２３記載の増幅器。

【請求項27】

前記バイアシングネットワークは、前記出力と前記増幅器セルと前記増幅器のためのグラウンドとの間に結合された抵抗器電圧分配器ネットワークを含む、請求項２３記載の増幅器。

【請求項28】

前記バイアシングネットワークは、供給トランジスタをさらに含み、
前記供給トランジスタのゲートは、前記抵抗器電圧分配器ネットワークに沿ってバイアスノードに結合され、
前記第２のトランジスタの前記ゲートは、前記供給トランジスタのソースに結合されている、請求項２７記載の増幅器。

【請求項29】

前記増幅器セルは、前記第２のトランジスタの前記ゲートと前記増幅器のためのグラウンドとの間に結合された抵抗器‐キャパシタネットワークをさらに含む、請求項２３記載の増幅器。

【請求項30】

前記増幅器セルと前記バイアシングネットワークとの間に結合された安定化抵抗器をさらに有する、請求項２３記載の増幅器。

【請求項31】

第２の増幅器セルをさらに有し、
前記出力に関し、前記第２の増幅器セルは、前記増幅器セルと並列に配置され、
前記バイアシングネットワークは、前記増幅器セルと前記第２の増幅器セルの両方にバイアスをかけるために前記増幅器セルおよび前記第２の増幅器セルに結合されている、請求項２３記載の増幅器。

【請求項32】

第２のバイアシングネットワークをさらに有し、
前記バイアシングネットワークおよび前記第２のバイアシングネットワークは、前記増幅器セルと前記第２の増幅器セルの両方にバイアスをかけるために前記増幅器セルおよび前記第２の増幅器セルに結合されている、請求項３１記載の増幅器。

【請求項33】

半導体ダイ上に実装されたインテグレーテッド増幅器であって、
増幅器セルを有し、前記増幅器セルは、カスコード接続関係をなすソース共通形トランジスタおよびゲート共通形トランジスタを含み、前記ソース共通形トランジスタおよび前記ゲート共通形トランジスタのうちの少なくとも一方は、フィールドプレートを含み、前記ゲート共通形トランジスタは、前記半導体ダイ上に形成された複数の接点を有し、
前記インテグレーテッド増幅器のための出力と前記ゲート共通形トランジスタのゲートとの間に結合された安定化キャパシタをさらに有し、前記安定化キャパシタは、前記半導体ダイ上の前記ゲート共通形トランジスタの前記複数の接点間に形成されている、インテグレーテッド増幅器。

【請求項34】

前記安定化キャパシタは、前記ゲート共通形トランジスタの前記複数の接点間に分散して配置された複数の安定化キャパシタから成る、請求項３３記載のインテグレーテッド増幅器。

【請求項35】

前記安定化キャパシタは、前記ゲート共通形トランジスタの前記複数の接点相互間に延びる相互接続給電フィンガに沿って分布して配置されている、請求項３３記載のインテグレーテッド増幅器。

【請求項36】

前記安定化キャパシタは、複数の安定化キャパシタから成り、
前記複数の安定化キャパシタは、前記ゲート共通形トランジスタの前記複数の接点相互間に延びる複数の相互接続給電フィンガに沿って分布して配置されている、請求項３３記載のインテグレーテッド増幅器。

【請求項37】

前記ソース共通形トランジスタおよび前記ゲート共通形トランジスタは、前記半導体ダイ上に並置配列関係をなして形成されている、請求項３３記載のインテグレーテッド増幅器。

【請求項38】

前記ソース共通形トランジスタおよび前記ゲート共通形トランジスタは、バイアス相互接続給電ラインが前記ソース共通形トランジスタと前記ゲート共通形トランジスタとの間に延びている状態で、前記半導体ダイ上に並置配列関係をなして形成されている、請求項３３記載のインテグレーテッド増幅器。

【請求項39】

前記増幅器セルのためのバイアシングネットワークと、
前記バイアシングネットワークと前記増幅器セルとの間に結合されたバイアス相互接続給電ラインとをさらに有し、
前記バイアス相互接続給電ラインは、前記半導体ダイ上に並置配列関係をなす前記ソース共通形トランジスタと前記ゲート共通形トランジスタとの間に延びるとともに前記ソース共通形トランジスタと前記ゲート共通形トランジスタを分離している、請求項３７記載のインテグレーテッド増幅器。

【請求項40】

前記増幅器セルは、前記ゲート共通形トランジスタのための抵抗器‐キャパシタネットワークをさらに含み、前記抵抗器‐キャパシタネットワークは、前記ゲート共通形トランジスタのゲートと前記インテグレーテッド増幅器のためのグラウンドとの間に結合されている、請求項３９記載のインテグレーテッド増幅器。

【請求項41】

前記抵抗器‐キャパシタネットワークの抵抗器は、前記バイアス相互接続給電ラインとインライン関係をなして形成されるとともに結合されている、請求項４０記載のインテグレーテッド増幅器。

【請求項42】

前記抵抗器‐キャパシタネットワークは、前記ソース共通形トランジスタと前記ゲート共通形トランジスタの間に延びるとともに前記ゲート共通形トランジスタと前記ソース共通形トランジスタを分離する前記バイアス相互接続給電ラインを通って前記ゲート共通形トランジスタの前記ゲートから前記ソース共通形トランジスタのソースまで結合されている、請求項４０記載のインテグレーテッド増幅器。

【請求項43】

前記抵抗器‐キャパシタネットワークのキャパシタは、前記ソース共通形トランジスタのソースのための金属特徴部を備えている、請求項４１記載のインテグレーテッド増幅器。

【請求項44】

前記インテグレーテッド増幅器のパワーハンドリング容量は、４００Ｗを超える、請求項３３記載のインテグレーテッド増幅器。

【請求項45】

前記インテグレーテッド増幅器の動作供給電圧は、５０Ｖを超える、請求項３３記載のインテグレーテッド増幅器。

【請求項46】

半導体ダイ上に実装されたインテグレーテッド増幅器であって、
増幅器セルを有し、前記増幅器セルは、前記半導体ダイ上に第２のトランジスタと並置配列関係をなす第１のトランジスタを有し、
増幅器セルのためのバイアシングネットワークをさらに有し、
前記バイアシングネットワークと前記増幅器セルとの間に結合されたバイアス相互接続給電ラインをさらに有し、前記バイアス相互接続給電ラインは、前記半導体ダイ上の前記第１のトランジスタと前記第２のトランジスタとの間に延びるとともに前記第１のトランジスタと前記第２のトランジスタを分離している、インテグレーテッド増幅器。

【請求項47】

前記インテグレーテッド増幅器のための出力と前記第２のトランジスタのゲートとの間に結合された安定化キャパシタをさらに有し、前記安定化キャパシタは、前記第２のトランジスタの複数の接点間で前記半導体ダイ上に形成されている、請求項４６記載のインテグレーテッド増幅器。

【請求項48】

前記安定化キャパシタは、前記第２のトランジスタの前記複数の接点相互間に延びる相互接続給電フィンガに沿って分布して配置されている、請求項４７記載のインテグレーテッド増幅器。

【請求項49】

前記増幅器セルは、前記第２のトランジスタのための抵抗器‐キャパシタネットワークをさらに含み、前記抵抗器‐キャパシタネットワークは、前記第２のトランジスタのゲートと前記インテグレーテッド増幅器のためのグラウンドとの間に結合されている、請求項４６記載のインテグレーテッド増幅器。

【請求項50】

前記抵抗器‐キャパシタネットワークは、前記第１のトランジスタと前記第２のトランジスタの間に延び、かつ前記第１のトランジスタと前記第２のトランジスタを分離する前記バイアス相互接続給電ラインを通って前記第２のトランジスタの前記ゲートから前記第１のトランジスタのソースまで結合されている、請求項４９記載のインテグレーテッド増幅器。

【請求項51】

前記抵抗器‐キャパシタネットワークの抵抗器は、前記バイアス相互接続給電ラインとインライン関係をなして形成されるとともに結合されている、請求項４９記載のインテグレーテッド増幅器。

【請求項52】

前記抵抗器‐キャパシタネットワークのキャパシタは、前記第１のトランジスタのソースのための金属特徴部を備えている、請求項４９記載のインテグレーテッド増幅器。

【請求項53】

第２の増幅器セルをさらに有し、前記第２の増幅器セルは、
第３のトランジスタを含み、前記第３のトランジスタは、前記半導体ダイ上に第４のトランジスタと並置関係をなして配置され、
前記バイアス相互接続給電ラインは、前記第３のトランジスタと前記第４のトランジスタとの間に延び、かつ前記第３のトランジスタと前記第４のトランジスタを分離している、請求項４６記載のインテグレーテッド増幅器。

【請求項54】

前記増幅器セルと前記第２の増幅器セルとの間に結合された分離抵抗器をさらに有し、
前記分離抵抗器は、前記バイアス相互接続給電ラインとインライン関係をなして形成されるとともに結合されている、請求項請求項５３記載のインテグレーテッド増幅器。

【請求項55】

半導体ダイ上に実装されたインテグレーテッド増幅器であって、
増幅器セルと、
前記増幅器セルのためのバイアシングネットワークと、を有し、
前記バイアシングネットワークは、２つのドレイン共通形トランジスタ、２つの電流源トランジスタ、および前記２つのドレイン共通形トランジスタと前記２つの電流源トランジスタとの間に位置するバイアスノードを含み、
前記２つのドレイン共通形トランジスタは、異なるチャネル幅を有し、
前記２つの電流源トランジスタは、異なるチャネル幅を有する、インテグレーテッド増幅器。

【請求項56】

前記２つのドレイン共通形トランジスタのゲートが互いに結合されている、請求項５５記載のインテグレーテッド増幅器。

【請求項57】

前記２つの電流源トランジスタのゲートが互いに結合されている、請求項５５記載のインテグレーテッド増幅器。

【請求項58】

前記増幅器セルのための出力と前記２つのドレイン共通形トランジスタのゲートとの間に結合された抵抗器電圧分配器ネットワークをさらに有する、請求項５５記載のインテグレーテッド増幅器。

【請求項59】

前記２つのドレイン共通形トランジスタのゲートと前記バイアスノードとの間に結合されたキャパシタをさらに有する、請求項５５記載のインテグレーテッド増幅器。

【請求項60】

パッケージ化増幅器デバイスであって、
入力リード、出力リード、およびグラウンドリードを備えたデバイスパッケージを有し、
前記デバイスパッケージ内に固定された第１の半導体ダイ上に実装されている第１のインテグレーテッド増幅器を有し、
前記デバイスパッケージ内に固定された第２の半導体ダイ上に実装されている第２のインテグレーテッド増幅器を有し、前記第１のインテグレーテッド増幅器の出力は、前記デバイスパッケージ内の前記第２のインテグレーテッド増幅器の出力と並列に結合され、
前記第１の半導体ダイと前記第２の半導体ダイとの間に結合されたボンドワイヤを有する、パッケージ化増幅器デバイス。

【請求項61】

前記デバイスパッケージ内に固定された第３の半導体ダイ上に実装されている第３のインテグレーテッド増幅器をさらに有し、前記第３のインテグレーテッド増幅器の出力は、前記デバイスパッケージ内の前記第１のインテグレーテッド増幅器の前記出力および前記第２のインテグレーテッド増幅器の前記出力と並列に結合され、
前記第２の半導体ダイと前記第３の半導体ダイとの間に結合された第２のボンドワイヤをさらに有する、請求項６０記載のパッケージ化増幅器デバイス。

【請求項62】

第１のキャパシタを備えた第３の半導体ダイと、
第２のキャパシタを備えた第４の半導体ダイと、
前記第３の半導体ダイと前記第４の半導体ダイとの間に結合された第２のボンドワイヤとをさらに有する、請求項６０記載のパッケージ化増幅器デバイス。

【請求項63】

前記パッケージ化増幅器デバイスのパワーハンドリング容量は、２，０００Ｗを超える、請求項６０記載のパッケージ化増幅器デバイス。

【請求項64】

前記パッケージ化増幅器デバイスのための動作供給電圧は、５０Ｖを超える、請求項６０記載のパッケージ化増幅器デバイス。

【請求項65】

前記デバイスパッケージは、第２の入力リードおよび第２の出力リードをさらに備えている、請求項６０記載のパッケージ化増幅器デバイス。

【請求項66】

パッケージ化増幅器デバイスであって、
パッケージリードを備えたデバイスパッケージを有し、前記パッケージリードは３つのパッケージリードから成り、
半導体ダイ上に実装されたインテグレーテッド増幅器を有し、前記半導体ダイは、前記デバイスパッケージ内に固定され、
前記インテグレーテッド増幅器は、
カスコード接続関係をなすソース共通形トランジスタおよびゲート共通形トランジスタを含む増幅器セルを有し、前記ソース共通形トランジスタおよび前記ゲート共通形トランジスタのうちの少なくとも一方は、フィールドプレートを含み、
前記増幅器セルのためのバイアシングネットワークを有し、
前記インテグレーテッド増幅器のための出力は、前記３つのパッケージリードのうちの出力リードに結合され、
前記インテグレーテッド増幅器のための入力は、前記３つのパッケージリードのうちの入力リードに結合されている、パッケージ化増幅器デバイス。

【請求項67】

前記デバイスパッケージ内に固定された第２の半導体ダイ上に実装されている第２のインテグレーテッド増幅器をさらに有し、前記インテグレーテッド増幅器の前記出力は、前記デバイスパッケージ内の前記第２のインテグレーテッド増幅器の出力と並列に結合され、
前記半導体ダイと前記第２の半導体ダイとの間に結合されたボンドワイヤをさらに有する、請求項６６記載のパッケージ化増幅器デバイス。

【請求項68】

キャパシタを含む第２の半導体ダイをさらに有し、前記第２の半導体ダイは、前記デバイスパッケージ内の前記インテグレーテッド増幅器に結合されている、請求項６６記載のパッケージ化増幅器デバイス。

【請求項69】

前記出力リードは、前記デバイスパッケージの導電性フランジから成り、
前記半導体ダイは、はんだを用いて前記導電性フランジに固定され、
前記第２の半導体ダイは、エポキシを用いて前記導電性フランジに固定されている、請求項６８記載のパッケージ化増幅器デバイス。

【請求項70】

パッケージ化増幅器デバイスであって、
入力リード、出力リード、およびグラウンドリードを備えたデバイスパッケージを有し、
前記デバイスパッケージ内に固定された第１の半導体ダイ上に実装されている第１のインテグレーテッド増幅器を有し、
前記第１のインテグレーテッド増幅器の出力ボンドパッドと前記出力リードとの間に結合された第１のボンドワイヤを有し、
前記デバイスパッケージ内に固定された第２の半導体ダイ上に実装されている第２のインテグレーテッド増幅器を有し、
前記第２のインテグレーテッド増幅器の出力ボンドパッドと前記出力リードとの間に結合された第２のボンドワイヤを有し、前記第１のインテグレーテッド増幅器の出力が前記第２のインテグレーテッド増幅器の出力と並列に結合されるようになっており、
前記第１の半導体ダイと前記第２の半導体ダイとの間に結合された第３のボンドワイヤを有する、パッケージ化増幅器デバイス。

【請求項71】

キャパシタを含む第３の半導体ダイと、
前記入力リードと前記第３の半導体ダイの入力ボンドパッドとの間に結合された第４のボンドワイヤと、
前記第３の半導体ダイの出力ボンドパッドと前記第１のインテグレーテッド増幅器の入力ボンドパッドとの間に結合された第５のボンドワイヤとをさらに有する、請求項７０記載のパッケージ化増幅器デバイス。

【請求項72】

前記出力リードは、前記デバイスパッケージの導電性フランジから成り、
前記第１の半導体ダイおよび前記第２の半導体ダイは、はんだを用いて前記導電性フランジに固定され、
前記第３の半導体ダイは、エポキシを用いて前記導電性フランジに固定されている、請求項７１記載のパッケージ化増幅器デバイス。

【発明の詳細な説明】

【背景技術】

【0001】

〔関連出願の相互参照〕
本願は、２０２１年３月３１日に出願された米国特許非仮出願第１７／２１９，１１８号の優先権主張出願であり、この米国特許非仮出願を参照により引用し、その記載内容全体を本明細書の一部とする。

【0002】

半導体業界は、コストがより安くかつサイズのより小さいインテグレーテッドデバイス、特にモノリシックマイクロ波集積回路（ＭＭＩＣ）の需要を引き続き目の当たりにしている。ＭＭＩＣデバイスは、マイクロ波周波数で動作可能に設計された集積回路（ＩＣ）を含む。動作のうちでとりわけ、電力増幅、ミキシング、および高周波スイッチングのためにＭＭＩＣデバイスを利用する場合がある。半導体業界は、電圧が高くかつ電力が高いインテグレーテッドデバイスの需要もまた引き続き目の当たりにしておりかかるインテグレーテッドデバイスとしては、高電圧高電力型ＭＭＩＣ電力増幅回路（増幅器）が挙げられる。

【0003】

ソース共通形増幅器は、基本的な単段電界効果トランジスタ（ＦＥＴ）増幅器技術のうちの１つである。ソース共通形ＦＥＴ増幅器では、入力信号がＦＥＴ増幅器のゲート端子のところに提供され、出力信号がＦＥＴ増幅器のドレインのところに提供される。ＦＥＴ増幅器のソース端子は、入力端子と出力端子のいずれについても利用されず、ソース端子は、「共通」端子とみなされる。バイポーラ接合トランジスタでは、類似の回路トポロジーは、相互コンダクタンス増幅器または電圧増幅器と称されるのが通例である。

【発明の概要】

【0004】

インテグレーテッド増幅器、インテグレーテッド増幅器のレイアウト、および増幅器のパッケージ化構造の種々の観点を記載する。１つの実施例では、増幅器は、増幅器セルおよびバイアシングネットワークを有する。増幅器セルは、カスコード接続関係にあるソース共通形トランジスタおよびゲート共通形トランジスタを含み、ソース共通形トランジスタおよびゲート共通形トランジスタのうちの少なくとも一方は、フィールドプレートを含む。バイアシングネットワークは、増幅器セル内のゲート共通形トランジスタに結合される。ソース共通形トランジスタのドレインはまた、カスコード接続関係にあるゲート共通形トランジスタのソースに電気的に結合されるのがよい。場合によっては、増幅器セルは、第２のゲート共通形トランジスタ、第３のゲート共通形トランジスタ、またはより多くのゲート共通形トランジスタをさらに含むことができる。実施形態の１つの観点では、安定化キャパシタが増幅器のための出力とゲート共通形トランジスタのゲートとの間に結合されるのがよい。安定化キャパシタのキャパシタンスは、増幅器のための動作周波数にわたって増幅器のための正の実出力インピーダンスを維持することができる。

【0005】

もう１つの観点では、ゲート共通形トランジスタのゲートは、バイアシングネットワークのバイアシングノードに結合されるのがよい。バイアシングネットワークは、増幅器のための出力と、増幅器セルと、増幅器のためのグラウンド（アース）との間に結合された抵抗器電圧分配器ネットワークを含むのがよい。ゲート共通形トランジスタのゲートは、抵抗器電圧分配器ネットワークに沿ってバイアシングノードに結合されるのがよい。バイアシングネットワークは、諸実施形態のもう１つの観点では、抵抗器電圧分配器ネットワークと直列に結合されたインダクタを含むのがよい。バイアシングネットワークは、供給トランジスタをさらに含むのがよい。供給トランジスタのゲートは、抵抗器電圧分配器ネットワークに沿ってバイアシングノードに結合されるのがよく、ゲート共通形トランジスタのゲートは、供給トランジスタのソースに結合されるのがよい。

【0006】

諸実施形態のもう１つの観点では、増幅器セルは、ゲート共通形トランジスタのゲートと増幅器のためのグラウンドとの間に結合された抵抗器‐キャパシタネットワークをさらに含むのがよい。抵抗器‐キャパシタネットワークは、ゲート共通形トランジスタのゲートのところに高周波グラウンドを提供することができる。増幅器は、増幅器セルとバイアシングネットワークとの間に結合された安定化抵抗器をさらに有するのがよい。

【0007】

増幅器は、第２の増幅器セルをさらに有するのがよい。第２の増幅器セルは、カスコード接続関係をなす第２のソース共通形トランジスタおよび第２のゲート共通形トランジスタを含むのがよい。増幅器の出力に関し、第２の増幅器セルは、増幅器セルと並列に配置されるのがよい。バイアシングネットワークは、増幅器セルと第２の増幅器セルの両方にバイアスをかけるために増幅器セルおよび第２の増幅器セルに結合されるのがよい。増幅器セルの出力は、第２の増幅器セルの出力に直接結合されるのがよい。

【0008】

安定化抵抗器が増幅器セルの入力と第２の増幅器セルの入力との間に結合されるのがよい。安定化抵抗器が増幅器セルとバイアシングネットワークとの間に結合されるのがよい。第１の安定化抵抗器が増幅器セルとバイアシングネットワークとの間に結合されるのがよく、第２の安定化抵抗器が増幅器セルと第２の増幅器セルとの間に結合されるのがよい。

【0009】

増幅器は、第２のバイアシングネットワークをさらに有するのがよく、ゲート共通形トランジスタのゲートと第２のゲート共通形トランジスタのゲートは、両方とも、バイアシングネットワークおよび第２のバイアシングネットワークに結合される。増幅器は、バイアス相互接続給電ラインをさらに有するのがよい。バイアシングネットワークは、バイアス相互接続給電ラインの第１の端部のところに結合されるのがよく、第２のバイアシングネットワークは、バイアス相互接続給電ラインの第２の端部のところに結合されるのがよい。増幅器は、バイアス相互接続給電ラインの第１の端部のところで増幅器セルとバイアシングネットワークとの間に結合された安定化抵抗器と、バイアス相互接続給電ラインに沿って増幅器セルと第２の増幅器セルとの間に結合された第２の安定化抵抗器と、バイアス相互接続給電ラインの第２の端部のところで第２の増幅器セルと第２のバイアシングネットワークとの間に結合された第３の安定化抵抗器とをさらに有するのがよい。

【0010】

増幅器のパワーハンドリング容量は、一実施例では４００Ｗを超えるのがよく、増幅器のための動作供給電圧は、５０Ｖを超えるのがよい。増幅器は、他の電力範囲および他の動作供給電圧下で動作することができる。

【0011】

もう１つの実施例では、増幅器は、増幅器セルと、増幅器のための出力と第２のトランジスタのゲートとの間に結合された安定化キャパシタと、増幅器セルのためのバイアシングネットワークとを有するのがよい。増幅器セルは、第１のトランジスタおよび第２のトランジスタを含む。安定化キャパシタのキャパシタンスは、増幅器のための動作周波数にわたって増幅器のための正の実出力インピーダンスを維持するのがよい。バイアシングネットワークは、増幅器の出力と第２トランジスタのためのゲートとの間に結合される。第１のトランジスタは、ソース共通形トランジスタであるのがよく、第２のトランジスタは、ゲート共通形トランジスタであるのがよく、第１のトランジスタと第２のトランジスタは、カスコード接続関係をなして結合されるのがよい。もう１つの観点では、第１のトランジスタおよび第２のトランジスタのうちの少なくとも一方は、フィールドプレートを含む。

【0012】

バイアシングネットワークは、出力と増幅器セルと増幅器のためのグラウンドとの間に結合された抵抗器電圧分配器ネットワークを含むのがよい。バイアシングネットワークは、供給トランジスタをさらに含むのがよい。供給トランジスタのゲートは、抵抗器電圧分配器ネットワークに沿ってバイアシングノードに結合されるのがよく、第２のトランジスタのゲートは、供給トランジスタのソースに結合されるのがよい。増幅器セルは、第２のトランジスタのゲートと増幅器のためのグラウンドとの間に結合された抵抗器‐キャパシタネットワークをさらに含むのがよい。増幅器は、増幅器セルとバイアシングネットワークとの間に結合された安定化抵抗器をさらに有するのがよい。

【0013】

諸実施形態のもう１つの観点では、増幅器は、第２の増幅器セルを有するのがよい。出力に関し、第２の増幅器セルは、増幅器セルと並列に配置されるのがよい。バイアシングネットワークは、増幅器セルと第２の増幅器セルの両方にバイアスをかけるために増幅器セルおよび第２の増幅器セルに結合されるのがよい。増幅器は、第２のバイアシングネットワークをさらに有するのがよい。バイアシングネットワークおよび第２のバイアシングネットワークは、増幅器セルと第２の増幅器セルの両方にバイアスをかけるために増幅器セルおよび第２の増幅器セルに結合されるのがよい。

【0014】

もう１つの実施例では、半導体ダイ上に実装されたインテグレーテッド増幅器が増幅器セルを有する。増幅器セルは、カスコード接続関係をなすソース共通形トランジスタおよびゲート共通形トランジスタを含む。ゲート共通形トランジスタは、半導体ダイ上に形成された複数の接点を有する。インテグレーテッド増幅器は、インテグレーテッド増幅器のための出力とゲート共通形トランジスタのゲートとの間に結合された安定化キャパシタをさらに有する。安定化キャパシタは、半導体ダイ上のゲート共通形トランジスタの複数の接点間に形成されるのがよい。

【0015】

諸実施形態のもう１つの観点では、安定化キャパシタは、ゲート共通形トランジスタの複数の接点間に分散して配置された複数の安定化キャパシタを含む。安定化キャパシタは、ゲート共通形トランジスタの複数の接点相互間に延びる相互接続給電フィンガに沿って分布して配置されるのがよい。安定化キャパシタは、多数の安定化キャパシタを含むのがよく、安定化キャパシタは、ゲート共通形トランジスタの接点相互間に延びる多数の相互接続給電フィンガに沿って分布して配置されるのがよい。

【0016】

諸実施形態のもう１つの観点では、ソース共通形トランジスタおよびゲート共通形トランジスタは、半導体ダイ上に並置配列関係をなして形成されるのがよい。ソース共通形トランジスタおよびゲート共通形トランジスタは、半導体ダイ上に並置関係をなして配列されるのがよい。ソース共通形トランジスタおよびゲート共通形トランジスタは、バイアス相互接続給電ラインがソース共通形トランジスタとゲート共通形トランジスタとの間に延びている状態で、半導体ダイ上に並置関係をなして配列されるのがよい。

【0017】

インテグレーテッド増幅器は、増幅器セルのためのバイアシングネットワークと、バイアシングネットワークと増幅器セルとの間に結合されたバイアス相互接続給電ラインとをさらに有するのがよい。バイアス相互接続給電ラインは、半導体ダイ上に並置配列関係をなすソース共通形トランジスタとゲート共通形トランジスタとの間に延びるとともにソース共通形トランジスタとゲート共通形トランジスタを分離するのがよい。

【0018】

増幅器セルは、ゲート共通形トランジスタのための抵抗器‐キャパシタネットワークをさらに含むのがよい。抵抗器‐キャパシタネットワークは、ゲート共通形トランジスタのゲートとインテグレーテッド増幅器のためのグラウンドとの間に結合されるのがよい。抵抗器‐キャパシタネットワークの抵抗器は、バイアス相互接続給電ラインとインライン関係をなして形成されるとともに結合されるのがよい。抵抗器‐キャパシタネットワークは、ソース共通形トランジスタとゲート共通形トランジスタの間に延びるとともにゲート共通形トランジスタとソース共通形トランジスタを分離するバイアス相互接続給電ラインを通ってゲート共通形トランジスタのゲートからソース共通形トランジスタのソースまで結合されるのがよい。抵抗器‐キャパシタネットワークのキャパシタは、ソース共通形トランジスタのソースのための金属特徴部を備えるのがよい。

【0019】

もう１つの実施例では、半導体ダイ上に実装されたインテグレーテッド増幅器が増幅器セル、増幅器セルのためのバイアシングネットワーク、およびバイアシングネットワークと増幅器セルとの間に結合されたバイアス相互接続給電ラインを有する。増幅器セルは、半導体ダイ上の第２のトランジスタと並置配列関係にある第１のトランジスタを有するのがよい。バイアス相互接続給電ラインは、半導体ダイ上の第１のトランジスタと第２のトランジスタとの間に延びるとともに第１のトランジスタと第２のトランジスタを分離するのがよい。

【0020】

インテグレーテッド増幅器は、インテグレーテッド増幅器のための出力と第２のトランジスタのゲートとの間に結合された安定化キャパシタをさらに有するのがよい。安定化キャパシタは、第２のトランジスタの複数の接点間で半導体ダイ上に形成されるのがよい。安定化キャパシタは、第２のトランジスタの複数の接点相互間に延びる相互接続給電フィンガに沿って分布して配置されるのがよい。

【0021】

増幅器セルは、第２のトランジスタのための抵抗器‐キャパシタネットワークをさらに含むのがよい。抵抗器‐キャパシタネットワークは、第２のトランジスタのゲートとインテグレーテッド増幅器のためのグラウンドとの間に結合されるのがよい。抵抗器‐キャパシタネットワークは、第１のトランジスタと第２のトランジスタの間に延び、かつ第１のトランジスタと第２のトランジスタを分離するバイアス相互接続給電ラインを通って第２のトランジスタのゲートから第１のトランジスタのソースまで結合されるのがよい。抵抗器‐キャパシタネットワークの抵抗器は、バイアス相互接続給電ラインとインライン関係をなして形成されるとともに結合されるのがよい。抵抗器‐キャパシタネットワークのキャパシタは、第１のトランジスタのソースのための金属特徴部を備えるのがよい。

【0022】

諸実施形態のもう１つの観点では、インテグレーテッド増幅器は、第２の増幅器セルをさらに有するのがよい。第２の増幅器セルは、半導体ダイ上に第４のトランジスタと並置関係をなして配置された第３のトランジスタを含むのがよい。バイアス相互接続給電ラインは、第３のトランジスタと第４のトランジスタとの間に延び、かつ第３のトランジスタと第４のトランジスタを分離するのがよい。インテグレーテッド増幅器は、増幅器セルと第２の増幅器セルとの間に結合された分離抵抗器をさらに有するのがよい。分離抵抗器は、バイアス相互接続給電ラインとインライン関係をなして形成されるとともに結合されるのがよい。

【0023】

もう１つの実施例では、半導体ダイ上に実装されたインテグレーテッド増幅器が増幅器セルおよび増幅器セルのためのバイアシングネットワークを有する。バイアシングネットワークは、２つのドレイン共通形トランジスタ、２つの電流源トランジスタ、および２つのドレイン共通形トランジスタと２つの電流源トランジスタとの間に位置するバイアスノードを含む。２つのドレイン共通形トランジスタは、異なるチャネル幅を有するのがよく、２つの電流源トランジスタは、異なるチャネル幅を有するのがよい。２つのドレイン共通形トランジスタのゲートは、互いに結合されるのがよい。２つの電流源トランジスタのゲートは、互いに結合されるのがよい。

【0024】

諸実施形態のもう一つの観点では、インテグレーテッド増幅器は、増幅器セルのための出力と２つのドレイン共通形トランジスタのゲートとの間に結合された抵抗器電圧分配器ネットワークをさらに有するのがよい。インテグレーテッド増幅器は、２つのドレイン共通形トランジスタのゲートとバイアスノードとの間に結合されたキャパシタをさらに有するのがよい。

【0025】

もう１つの実施例では、パッケージド増幅器デバイスは、入力リード、出力リード、およびグラウンドリードを備えたデバイスパッケージ、デバイスパッケージ内に固定された第１の半導体ダイ上に実装されている第１のインテグレーテッド増幅器、デバイスパッケージ内に固定された第２の半導体ダイ上に実装されている第２のインテグレーテッド増幅器、および第１の半導体ダイと第２の半導体ダイとの間に結合されたボンドワイヤを有する。第１のインテグレーテッド増幅器の出力は、デバイスパッケージ内の第２のインテグレーテッド増幅器の出力と並列に結合されるのがよい。

【0026】

パッケージド増幅器デバイスは、デバイスパッケージ内に固定された第３の半導体ダイ上に実装されている第３のインテグレーテッド増幅器をさらに有するのがよい。第３のインテグレーテッド増幅器の出力は、デバイスパッケージ内の第１のインテグレーテッド増幅器の出力および第２のインテグレーテッド増幅器の出力と並列に結合されるのがよい。パッケージド増幅器デバイスは、第２の半導体ダイと第３の半導体ダイとの間に結合されたボンドワイヤをさらに有するのがよい。パッケージド増幅器デバイスは、第１のキャパシタを備えた第３の半導体ダイ、第２のキャパシタを備えた第４の半導体ダイ、および第３の半導体ダイと第４の半導体ダイとの間に結合されたボンドワイヤをさらに有するのがよい。

【0027】

諸実施形態のもう１つの観点では、パッケージド増幅器デバイスのパワーハンドリング容量は、２，０００Ｗを超えるのがよく、パッケージド増幅器デバイスのための動作供給電圧は、５０Ｖを超えるのがよい。パッケージド増幅器は、他の電力範囲および他の動作供給電圧下で動作することができる。

【0028】

もう１つの実施例では、パッケージド増幅器デバイスは、パッケージリードを備えたデバイスパッケージおよび半導体ダイ上に実装されているインテグレーテッド増幅器を有する。パッケージリードは、一ケース内に設けられた３本のパッケージリードから成るのがよい。半導体ダイは、デバイスパッケージ内に固定されるのがよい。インテグレーテッド増幅器は、増幅器セルを有する。増幅器セルは、カスコード接続関係をなすソース共通形トランジスタおよびゲート共通形トランジスタを含み、増幅器セルのためのバイアシングネットワークが設けられる。インテグレーテッド増幅器のための出力は、３つのパッケージリードのうちの出力リードに結合されるのがよく、インテグレーテッド増幅器のための入力は、３つのパッケージリードのうちの入力リードに結合されるのがよい。

【0029】

諸実施形態のもう１つの観点では、パッケージド増幅器デバイスは、デバイスパッケージ内に固定された第２の半導体ダイ上に実装されている第２のインテグレーテッド増幅器をさらに有するのがよい。インテグレーテッド増幅器の出力は、デバイスパッケージ内の第２のインテグレーテッド増幅器の出力と並列に結合されるのがよく、ボンドワイヤが半導体ダイと第２の半導体ダイとの間に結合されるのがよい。パッケージド増幅器デバイスは、第２の半導体ダイをさらに有するのがよい。第２の半導体ダイは、キャパシタを含むのがよく、第２の半導体ダイは、デバイスパッケージ内のインテグレーテッド増幅器に結合されるのがよい。諸実施形態のもう１つの観点では、出力リードは、デバイスパッケージの導電性フランジを含むのがよく、半導体は、はんだを用いて導電性フランジに固定されるのがよく、第２の半導体ダイは、エポキシを用いて導電性フランジに固定されるのがよい。

【0030】

もう１つの実施例では、パッケージド増幅器デバイスは、入力リード、出力リード、およびグラウンドリードを備えたデバイスパッケージ、デバイスパッケージ内に固定された第１の半導体ダイ上に実装されている第１のインテグレーテッド増幅器、第１のインテグレーテッド増幅器の出力ボンドパッドと出力リードとの間に結合された第１のボンドワイヤ、およびデバイスパッケージ内に固定された第２の半導体ダイ上に実装されている第２のインテグレーテッド増幅器、および第２のインテグレーテッド増幅器の出力ボンドパッドと出力リードとの間に結合された第２のボンドワイヤを有し、第１のインテグレーテッド増幅器の出力が第２のインテグレーテッド増幅器の出力と並列に結合されるようになっており、パッケージド増幅器デバイスは、第１の半導体ダイと第２の半導体ダイとの間に結合された第３のボンドワイヤをさらに有する。

【0031】

パッケージド増幅器デバイスは、キャパシタを含む第３の半導体ダイ、入力リードと第３の半導体ダイの入力ボンドパッドとの間に結合された第４のボンドワイヤ、および第３の半導体ダイの出力ボンドパッドと第１のインテグレーテッド増幅器の入力ボンドパッドとの間に結合された第５のボンドワイヤをさらに有する。

【0032】

本開示の諸観点は、以下の図面を参照すると良好に理解できる。注目されるように、図中の要素は、必ずしも縮尺通りには描かれておらず、そうではなく、実施例の原理の説明に強調点が置かれている。図面中、同一の参照符号は、幾つかの図全体にわたって、同一または対応の要素を示しているが、必ずしも同一の要素が示されているわけではない。

【図面の簡単な説明】

【0033】

【図1】本明細書において説明する種々の実施例に係る例示の増幅段を示す図である。

【図2】本明細書において説明する種々の実施例に係る安定化キャパシタを備えたもう１つの実施例としての増幅段を示す図である。

【図3】本明細書において説明する種々の実施例に係るチョークコイルを含むバイアシングネットワークをそなえたもう１つの実施例としての増幅段を示す図である。

【図4】本明細書において説明する種々の実施例に係るバイアス供給トランジスタを含むバイアシングネットワークを備えたもう１つの実施例としての増幅段を示す図である。

【図5】本明細書において説明する種々の実施例に係るバイアス安定化抵抗器を備えたもう１つの実施例としての増幅段を示す図である。

【図6】本明細書において説明する種々の実施例に係る追加のトランジスタ断を含むもう１つの実施例としての増幅段を示す図である。

【図7】本明細書において説明する種々の実施例に係るバイアス安定化抵抗器を備えたもう１つの実施例としての増幅段を示す図である。

【図8】本明細書において説明する種々の実施例に係る例示のスタックド増幅器を示す図である。

【図9】本明細書において説明する種々の実施例に係るスタックド増幅器の一礼としての半導体ダイレイアウトを示す図である。

【図10】本明細書において説明する種々の実施例に係る図９に示されているレイアウトの一領域を示す図である。

【図11】本明細書において説明する種々の実施例に係る図１０に示されている一領域の拡大図である。

【図12】本明細書において説明する種々の実施例に係る図１０に示されている一領域のもう１つの拡大図である。

【図13】本明細書において説明する種々の実施例に係るパッケージド増幅器デバイスを示す図である。

【発明を実施するための形態】

【0034】

ある特定の用途に関し、比較的高い供給電圧で動作することができる高周波（ＲＦ）半導体増幅器デバイスを開発する必要性がある。高い出力電力、高い利得、および高い効率を達成するとともに、さらに高い負荷インピーダンスで動作するためには、高い供給電圧を利用するのがよい。また、高い負荷インピーダンスを使用すると、その結果として、ＲＦ周波数における整合損失が少なくなる。

【0035】

しかしながら、半導体増幅器デバイスを高い電圧で動作させると、デバイス中のトランジスタ増幅器についてピーク電界強度が高くなり、しかも接合温度が高くなるので、場合によっては信頼性が低くなる場合がある。これら信頼性に関する問題に取り組む一手法は、供給電圧を２つ、３つ、またはそれ以上のトランジスタ前後で低下させるトランジスタ回路トポロジーを使用することである。この種の回路トポロジーでは、トランジスタの各々に分配された直流電流（ＤＣ）電圧は、個々のトランジスタの任意のものの最大定格電圧を超えることはない。このやり方は、トランジスタ相互間のピーク電界強度および接合部温度を効果的に減少させることができる。例えば、カスコードトランジスタ回路トポロジーを用いた場合、個々のトランジスタのピーク電界強度または接合部温度を増大させないで動作供給電圧を２倍にすることができる。

【0036】

１つのトランジスタ回路トポロジー方式では、トランジスタ回路は、簡単にするために、簡単なソース共通形（ソース接地形）トランジスタのための接続しか必要とせず、このトランジスタ回路は、かかる簡単なソース共通形トランジスタのように挙動する。かかる回路トポロジーは、ゲート端子、ドレイン端子、およびグラウンド（アース）端子を有し、この場合、回路にバイアスをかけるためまたは他の目的のために、追加の端子または接続部を用いない。トランジスタ回路トポロジーはまた、信頼性、性能を犠牲にせず、または、抵抗器およびインダクタのバイアシングネットワークのようなオフチップ部品を含む追加の部品を必要としないで、高い供給電圧で動作することができる。

【0037】

幾つかのトランジスタの回路トポロジーを用いて電圧降下を分散させる上での１つの課題は、安定動作の維持である。アプローチのうちでとりわけ、安定化抵抗器は、カスコードトランジスタ回路トポロジー中のゲート共通形（ゲート接地形）トランジスタ上に実装されたＲＦ接地キャパシタと直列に結合されるのがよい。しかしながら、安定化抵抗器および抵抗器‐キャパシタネットワークは、あらゆる場合において安定化を保証するのに十分であるとは限らない。例えば、フィールドプレートを有するトランジスタを用い、またはドレインキャパシタンスに対して極めて小さなゲートを有する回路の場合、安定化抵抗器および抵抗器‐キャパシタネットワークは、動作電圧および動作周波数の全範囲にわたり安定性を保証するに十分であるとは言えない。

【0038】

上記の技術的状況において、本明細書において記載する実施形態は、高電圧増幅器向きに積み重ね可能な新規なトランジスタ回路トポロジーに関する。実施形態の幾つかの新規な特徴および新規な観点を回路レベル、デバイスレイアウトレベル、およびデバイス包装レベルで説明する。１つの観点では、本明細書において説明する増幅器に比較的高い電圧でバイアスをかけるのがよく、かかる増幅器は、信頼性、性能を犠牲にすることなく、または追加のオフチップ部品を必要とすることなく、依然として単一のソース共通形トランジスタのように動作する。

【0039】

本明細書において説明する増幅器は、数個のスタックド（stacked：積み重ね型）トランジスタ回路が高い電力容量が得られるよう並列に配列された場合であっても、１つの入力、１つの出力、および１つのグラウンド端子しか必要としない。インテグレーテッド（integrated：集積型）増幅器デバイスの安定性は、デバイスのパッケージ内のオンチップ特徴部とチップ相互間特徴の両方によって向上する。パッケージド（packaged：パッケージ化）増幅器デバイスは、追加の外部バイアシングまたは追加のオフチップ部品を必要としない。実施形態のこれら観点および幾つかの他の観点について以下にさらに詳細に説明する。

【0040】

図１は、本明細書において説明する種々の実施形態に係る増幅段１０を示している。図２～図７に示した他の増幅段と同様に、増幅段１０は、比較的高い動作供給電圧で安定した動作が可能であるように設計された高電圧トランジスタ増幅器の代表的な例として提供されている。図１の記載は、網羅的ではなく、増幅段１０は、図示されていない他の部品を含むことができる。加うるに、場合によっては図１に示される１つ以上の部品を省くことができる。増幅段１０は、種々の仕方で、例えば、別々の部品を用いて、１つ以上の半導体ダイ上に形成された集積回路デバイスとして、あるいは、別々の部品および集積回路デバイスの組み合わせとして形成できる。また、増幅段１０は、他の部品付きでまたは他の部品なしで適当な半導体パッケージ内にパッケージ化でき、これについては、以下にさらに詳細に説明する。

【0041】

一実施例では、増幅段１０のトランジスタ（および本明細書において説明する他のトランジスタ）は、第ＩＩＩ～第Ｖ族の元素半導体材料で形成でき、かかる半導体材料としては、第ＩＩＩ族窒化物（アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、およびこれらの合金（ＡｌＧａＩｎ）を主成分とする窒化物）、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、インジウムガリウムリン（ＩｎＧａＰ）、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、およびこれらの化合物が挙げられる。他の場合、増幅段１０のトランジスタは、第ＩＶ族元素半導体材料で形成されるのがよく、かかる半導体材料としては、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、およびこれらの化合物が挙げられる。増幅段１０は、インテグレーテッドデバイスとして具体化される場合、半導体製造プロセスにおける任意適当なステップのシーケンスを用いて形成されるのがよい。

【0042】

図１に示すように、増幅段１０は、入力１２、出力１４、増幅器セル２０、バイアシングネットワーク３０、および安定化ネットワーク４０を含む。増幅器セル２０は、ソース共通形トランジスタ２２およびゲート共通形トランジスタ２４を含む。ソース共通形トランジスタ２２とゲート共通形トランジスタ２４は、カスコード接続関係をなして結合されている。バイアシングネットワーク３０は、直列接続電圧分配器中に配置された抵抗器３２，３４を含み、安定化ネットワーク４０は、キャパシタ４２および抵抗器４４を含む。

【0043】

トランジスタ２２のゲート端子は、入力１２に結合され、トランジスタ２２のソース端子は、増幅段１０のためのグラウンド（アース）に結合され、トランジスタ２２のドレイン端子は、トランジスタ２４のソースに結合されている。トランジスタ２４のドレインは、出力１４に結合され、トランジスタ２４のゲートは、安定化ネットワーク４０を介してグラウンドに結合されている。バイアシングネットワーク３０は、出力１４と、増幅器セル２０と、増幅段１０のためのグラウンドとの間に結合されている。トランジスタ２４のゲートは、バイアシングネットワーク３０のバイアスノード３６に結合され、このバイアスノードは、抵抗器３２，３４相互間に位置している。

【0044】

トランジスタ２２，２４は、エンハンスメント型電界効果トランジスタ（ＦＥＴ）として具体化されるのがよく、ただし、他形式のトランジスタを利用することができる。かくして、トランジスタ２２のゲートがアースされると、トランジスタ２２のゲートにおける電位がピンチオフ電圧よりも低いので、トランジスタ２２（および増幅段１０）は、電流を流さない（または、実質的に流さない）よう設計されている。１つの実施例では、トランジスタ２２，２４は、任意適当なサイズ（例えば、ゲート幅）の第ＩＩＩ～第Ｖ族半導体ＦＥＴデバイスとして具体化されるのがよく、ただし、本明細書で説明する技術的思想は、他の半導体材料で作られたトランジスタに利用できる。

【0045】

トランジスタ２２は、１つ以上のフィールドプレート、例えば、ソース接続フィールドプレート、ゲート接続フィールドプレート、またはソース接続フィールドプレートとゲート接続フィールドプレートの両方を含むのがよい。同様に、トランジスタ２４は、ソース接続フィールドプレート、ゲート接続フィールドプレート、またはソース接続フィールドプレートとゲート接続フィールドプレートの両方を含むのがよい。他の場合、トランジスタ２２，２４は、フィールドプレートを含まない。トランジスタ２２とトランジスタ２４は、１つの実施例では、サイズと電力取り扱い能力に関して整合される（または、実質的に整合される）のがよく、ただし、トランジスタ２２，２４は、互いに比較してサイズがばらばらであってもよい。トランジスタ２２，２４の他の観点について以下にさらに詳細に説明する。

【0046】

作用を説明すると、動作供給電圧を増幅段１０の出力１４に印加するのがよく、ＲＦ入力信号を増幅段１０の入力１２に印加するのがよい。この状態では、増幅器セル２０は、入力１２のところで受け取ったＲＦ入力信号を増幅し、そして増幅した出力信号を出力１４のところに提供する。増幅段１０の動作供給電圧は、比較的高いのがよく、例えば５０～１５０Ｖ以上であり、ただし、場合によってはこれよりも低い電位を使用することができる。特定の実施例として、増幅段１０の動作供給電圧は、８０Ｖ、９０Ｖ、１００Ｖ、１１０Ｖ、１２０Ｖ、１３０Ｖ以上であるのがよい。増幅段１０の全電力取り扱い容量は、種々の要因のうちでとりわけ、トランジスタ２２，２４のサイズに基づいて様々であってよい。増幅段１０の電力取り扱い容量は、種々の要因のうちでとりわけ、トランジスタ２２，２４のサイズに基づいて様々であってよい。大型のトランジスタ２２，２４では、増幅段１０の電力取り扱い容量は、大きいのがよい。増幅段１０とほぼ同じ幾つかの段もまた、一緒に積み重ねられて並列に結合されるのがよい。

【0047】

増幅段１０の動作中、バイアシングネットワーク３０は、動作供給電圧を分配してこれをトランジスタ２２，２４に印加する。抵抗器３２，３４の値は、トランジスタ２４のソースのところの電圧が、出力１４に印加された動作供給電圧の１／２に実質的に等しくなるように選択されるのがよい。すなわち、トランジスタ２２がターンオフしたとき（すなわち、トランジスタ２２のゲート電圧がトランジスタ２２のピンチオフ電圧未満である場合）、バイアシングネットワーク３０は、増幅段１０の全動作供給電圧を均等に（または実質的に均等に）分配してこれをトランジスタ２２，２４に印加する。バイアシングネットワーク３０は、増幅段１０のための動作供給電圧が比較的高い場合であっても、トランジスタ２２，２４のドレインソース電圧をこれらデバイスのための最大電圧定格内に維持するのを助ける。

【0048】

１つの実施例では、抵抗器３２，３４の抵抗は、互いに全く同一またはほぼ同一であるのがよく、ただし、抵抗器３２，３４のそれぞれの抵抗は、互いと比較して様々であってよい。抵抗器３２，３４は、比較的高インピーダンスのものであるのがよく、例えば、キロオームまたは数キロオーム範囲の抵抗である。抵抗器３２，３４に高いインピーダンスを使用することにより、電力損失を回避するとともに、増幅段１０の全体的効率を向上させることができる。しかしながら、増幅器セル２０にバイアスをかけるために比較的大きな電流を送る必要がある場合、抵抗器３２，３４の抵抗は、低いのがよい。増幅段１０がインテグレーテッドデバイスとして形成されている場合、抵抗器３２，３４もまた、トランジスタ２２，２４を含む同一の半導体ダイ上に集積されるのがよく、その結果、外部バイアシング部品または他のオフチップ部品が不要になっている。

【0049】

増幅段１０の安定動作が得るための１つの関心は、増幅段１０の出力インピーダンス（すなわち、出力１４に注目して）が、増幅段１０の動作範囲にわたってどのように変化するかである。増幅段１０の動作供給電圧および動作周波数は、とりわけ増幅段１０の安定性に影響を及ぼす２つの動作上の要因である。さらに、トランジスタ２２，２４は、場合によっては、ソースフィールドプレートを含むのがよい。ソースフィールドプレートを含むトランジスタは、高い動作電圧では固有ドレイン‐ゲートキャパシタンスの漸減を示す場合がある。かくして、トランジスタ２４は、高い動作供給電圧では低い固有ドレイン‐ゲートキャパシタンスを示す場合がある。この状態は、幾つかの動作条件下において、出力１４のところに負の実出力インピーダンスを生じさせる場合があり、それにより、トランジスタ２４は、不安定状態になる。５００ＭＨｚ～５０ＧＨｚのＲＦ入力信号で試験した場合、増幅段１０は、動作供給電圧が漸増している場合、特に、高い動作供給電圧および高い動作周波数では、負の実出力インピーダンスの漸増を示すことが判明した。

【0050】

安定化ネットワーク４０は、増幅段１０の不安定な動作を回避するのを助けることができる。安定化ネットワーク４０は、トランジスタ２４のゲートと増幅段１０のグラウンドとの間に結合された抵抗器‐キャパシタネットワークを含む。図１に示す実施例では、安定化ネットワーク４０は、直列に結合されたキャパシタ４２と抵抗器４４を含む。キャパシタ４２および抵抗器４４は、図１に示す配置構成例と比較して変更があってもよい。例えば、抵抗器４４は、トランジスタ２４のゲートに直接結合されてもよく、キャパシタ４２は、抵抗器４４と増幅段１０のためのグラウンドとの間に結合されてもよい。安定化ネットワーク４０は、場合によっては、他の抵抗器・キャパシタネットワークを含むことができる。

【0051】

増幅段１０の動作条件にわたり、増幅段１０の安定性を増大させるためにキャパシタ４２は、利用されるのがよい。抵抗器４４はまた、増幅段１０の動作周波数範囲にわたって増幅段１０の安定性を増大させるために利用されるのがよい。キャパシタ４２のキャパシタンスは、例えば、０．２ｐＦ／ｍｍ～０．１０ｐＦ／ｍｍの値に選択されるのがよく、ただし、他のキャパシタンスを用いることができる。１つの場合、キャパシタ４２のキャパシタンスは、増幅段１０の動作を試験するために０．６ｐＦに選択された。抵抗器４４の抵抗は、例えば１Ωｍｍ～２００Ωｍｍの値に選択されるのがよく、ただし、他の抵抗を用いることができる。

【0052】

５００ＭＨｚから５０ＧＨｚまでの動作周波数範囲および２５Ｖから１００Ｖ超までの動作供給電圧範囲にわたり、抵抗器４４の抵抗を１０Ωから１００Ωまでの範囲で変化させた。増幅段１０は、抵抗器４４の高い値で安定性の増大を示すことが判明した。増幅段１０の性能は、出力１４のところに良好な出力インピーダンスを与えた状態で、広範な動作供給電圧にわたり広範な入力周波数の増幅を可能にするのに適している。しかしながら、増幅段１０は、場合によっては、抵抗器４４の比較的高い値の場合であっても、特に高い動作周波数および供給電圧で負の実出力インピーダンスを示すことができる。

【0053】

他の観点を参照すると、図２は、追加の安定化キャパシタ６０を備えた増幅段５０を示している。図２に示す増幅段５０は、図１に示す増幅段１０と類似しているが、安定化キャパシタ６０をさらに含む。安定化キャパシタ６０は、高い動作電圧でフィールドプレートを有するトランジスタの固有ドレイン‐ゲートキャパシタンスの減少に取り組むために利用されるのがよい。安定化キャパシタ６０は、トランジスタ２４のドレインとゲートとの間に結合されている。キャパシタ６０のキャパシタンスは、例えば、０．０１ｐＦ／ｍｍ～０．５ｐＦ／ｍｍの値に選択されるのがよく、ただし、他のキャパシタンスを用いることができる。キャパシタ６０のキャパシタンスは、増幅段１０のための動作供給電圧、トランジスタ２４のサイズ、トランジスタ２４に用いられる任意のフィールドプレート（もしあれば）の形式およびサイズ、ならびに他の要因に基づいて選択されるのがよい。１つの場合、キャパシタ６０のキャパシタンスは、増幅段５０の動作を試験するために０．２５ｐＦに選択された。

【0054】

５００ＭＨｚから５０ＧＨｚまでの動作周波数範囲および１００Ｖ以上の動作供給電圧範囲にわたり、増幅段５０の性能は、出力１４のところに良好な出力インピーダンスを与えた状態で、広範な動作供給電圧にわたり広範な入力周波数の増幅を可能にするのに適している。キャパシタ６０が０．２５ｐＦに選択された場合、増幅段５０は、比較的高い動作周波数および供給電圧（それぞれ、５０ＧＨｚおよび１００Ｖを含む）であっても正の実出力インピーダンスを示すに過ぎなかった。

【0055】

実施形態の他の観点は、図１および図２に示すバイアシングネットワーク３０の変形を含む。バイアシングネットワーク３０内における抵抗器３２，３４によって提供される直列接続電圧分配器は、幾つかの動作状態において欠点を露呈する場合がある。例えば、動作供給電圧が増大しているときに、バイアシングネットワーク３０は、比較的多くの電流を流し、それにより効率が低下する。バイアシングネットワーク３０のＲＦインピーダンスはまた、トランジスタ２４に負荷をかける。これらの懸念に取り組む一手法が図３に示されている。

【0056】

図３は、バイアシングネットワーク８０がチョークコイル８２を含んでいる増幅段７０を示している。図３に示す増幅段７０は、図２に示す増幅段５０に類似しているが、バイアシングネットワーク８０の一部品としてチョークコイル８２をさらに含む。チョークコイル８２は、バイアシングネットワーク３０と比較して、バイアシングネットワーク８０に大きなＲＦインピーダンスを与えるために利用されるのがよい。バイアシングネットワーク８０に大きなＤＣインピーダンスを与えるために抵抗器３２，３４の抵抗もまた共に増大させるのがよい。増幅段７０の性能は、広範な動作供給電圧にわたり、特に高い動作供給電圧において、比較的高い効率で広範な入力周波数の増幅を可能にするのに適している。

【0057】

しかしながら、増幅段７０もまた、ある特定の用途および動作条件については欠点を露呈する場合がある。例えば、チョークコイル８２は、余分な部品であり、これは、増幅段７０の全体的な帯域幅を制限する場合がある。チョークコイル８２をオフチップ部品として具体化することが必要な場合があり、このオフチップ部品は、ある特定の用途については望ましくない場合がある。バイアシングネットワーク８０が高いＲＦドライブ下において十分に大きな順方向ゲート電流をトランジスタ２４に供給することが困難な場合があり、というのは、高い抵抗が抵抗器３２，３４について選択されるからである。これらの懸念に取り組む一手法が図４に示されている。

【0058】

図４は、バイアシングネットワーク９２がバイアス供給トランジスタ９４を含んでいる増幅段９０を示している。図４に示す増幅段９０は、図２に示す増幅段５０に類似しているが、バイアシングネットワーク９２は、特に高い動作供給電圧およびＲＦドライブでは、バイアシングネットワーク３０およびバイアシングネットワーク８０と比較して、ある特定の改良点を提供している。図４に示すように、バイアス供給トランジスタ９４のドレインは、出力１４に結合されている。トランジスタ９４のソースは、抵抗器９６に結合され、抵抗器９６は、増幅段９０のためのグラウンドに結合されている。トランジスタ９４のゲートは、抵抗器３２，３４相互間でバイアスノード３６に結合されている。さらに、トランジスタ２４のゲートは、バイアスノード３６に結合されているのではなく、トランジスタ９４のソースのところのバイアスノード９８に結合されている。

【0059】

トランジスタ９４は、トランジスタ２２，２４を形成するために用いられたのと同一の半導体材料および製造ステップを用いて形成されたＦＥＴトランジスタとして具体化されるのがよい。しかしながら、トランジスタ９４は、トランジスタ２２，２４よりも寸法（例えば、チャネル幅）が著しく小さいのがよく、というのは、トランジスタ９４は、増幅器として利用されないからである。例えば、トランジスタ９４は、トランジスタ２２，２４の約４０～８０倍小型であってよい（つまり、サイズがトランジスタ２２，２４の約１／４０～１／８０であってよい）。

【0060】

トランジスタ９４は、出力１４のところに高いＲＦインピーダンスと高いＤＣインピーダンスの両方をもたらす。それと同時に、トランジスタ９４は、高い動作供給電圧であっても、しかも高いＲＦ駆動下にあっても、トランジスタ２４への電流を効率的に送ることができる。また、トランジスタ２４への駆動電流を送る機能に悪影響を及ぼすことなく、抵抗器３２，３４について高い抵抗を選択できる。一例として、抵抗器３２，３４は、数百キロオームの範囲内で選択されるのがよい。

【0061】

図５は、バイアス安定化抵抗器４５を含むもう１つの例示の増幅段９０Ａを示している。増幅段９０Ａは、図４に示す増幅段９０に類似しているが、バイアス安定化抵抗器４５をさらに含む。バイアス安定化抵抗器４５は、バイアス供給トランジスタ９４のソースのところのバイアスノード９８と、トランジスタ２４のゲートとの間に結合されている。

【0062】

上述の技術的思想を拡張することができ、それにより高い動作供給電圧であってもこれと併用することができる。図６は、高い動作供給電圧との併用が可能な追加のトランジスタ段を含む増幅段１００を示している。増幅段１００は、入力１２、出力１４、増幅器セル１１０、バイアシングネットワーク１２０、第１の安定化ネットワーク１３０、第２の安定化ネットワーク１４０、第１の安定化キャパシタ１６０、および第２の安定化キャパシタ１６２を含む。

【0063】

増幅器セル１１０は、カスコード配列状態にあるソース共通形トランジスタ１１２、第１のゲート共通形トランジスタ１１４、および第２のゲート共通形トランジスタ１１６を含む。バイアシングネットワーク１２０は、直列接続された電圧分配器中に配置された抵抗器１２１～１２３、第１のバイアス供給トランジスタ１２４、第２のバイアス供給トランジスタ１２５、および抵抗器１２６を含む。第１の安定化ネットワーク１３０は、キャパシタ１３１および抵抗器１３２を含み、第２の安定化ネットワーク１４０は、キャパシタ１４１および抵抗器１４２を含む。

【0064】

トランジスタ１１２のゲート端子は、入力１２に結合され、トランジスタ１１２のソース端子は、増幅段１００のためのグラウンドに結合され、トランジスタ１１２のドレイン端子は、トランジスタ１１４のソースに結合されている。トランジスタ１１４のドレインは、トランジスタ１１６のソースに結合され、トランジスタ１１４のゲートは、第１の安定化ネットワーク１３０を介してグラウンドに結合されている。トランジスタ１１６のドレインは、出力１４に結合され、トランジスタ１１６のゲートは、第２の安定化ネットワーク１４０を介してグラウンドに結合されている。バイアシングネットワーク１２０は、出力１４と増幅器セル１１０と増幅段１００のためのグラウンドとの間に結合されている。バイアスをかけるため、トランジスタ１１６のゲートは、バイアシングネットワーク３０内のトランジスタ１２４のソースのところのバイアスノードに結合され、トランジスタ１１４のゲートは、バイアシングネットワーク３０内のトランジスタ１２５のソースのところのバイアスノードに結合されている。

【0065】

トランジスタ１１２，１１４，１１６は、高効率電力増幅器として用いられるためのエンハンスメント型ＦＥＴとして具体化されるのがよく、ただし、他形式のトランジスタを利用することができる。かくして、トランジスタ１１２のゲートをアースすると、トランジスタ１１２のゲートのところの電位がピンチオフ電圧よりも低いので、トランジスタ１１２（および増幅段１００）は、電流を流さない（または実質的に流さない）よう設計されている。トランジスタ１１２，１１４，１１６は、任意適当なサイズ（例えば、ゲート幅）の第ＩＩＩ～第Ｖ族半導体ＦＥＴデバイスとして具現化されるのがよく、ただし、本明細書において説明している技術的思想を他の半導体材料で形成されたトランジスタに利用することができる。

【0066】

トランジスタ１１２，１１４，１１６は、１つ以上のフィールドプレート、例えば、ソース接続フィールドプレート、ゲート接続フィールドプレート、またはソース接続フィールドプレートとゲート接続フィールドプレートの両方を含むのがよい。他の場合においては、トランジスタ１１２，１１４，１１６は、フィールドプレートを含まない。トランジスタ１１２，１１４，１１６は、１つの実施例では、サイズと電力取り扱い能力に関して整合される（または、実質的に整合される）のがよく、ただし、トランジスタ１１２，１１４，１１６は、互いに比較してサイズがばらばらであってもよい。トランジスタ１１２，１１４，１１６は、図１～図４に示す増幅器セル２０のトランジスタと比較して、サイズが様々であってよい。場合によっては、トランジスタ１１２，１１４，１１６のサイズの合計は、トランジスタ２２，２４のサイズの合計よりも大きいのがよい。他の場合、トランジスタ１１２，１１４，１１６のサイズの合計は、トランジスタ２２，２４のサイズの合計よりも小さいのがよい。全体として、増幅段１００は、高い動作供給電圧で使用可能に設計されているのがよく、というのは、出力１４のところに印加される動作供給電圧をトランジスタ１１２，１１４，１１６に分配することができるからである。

【0067】

作用を説明すると、動作供給電圧を増幅段１００の出力１４に印加するのがよく、ＲＦ入力信号を増幅段１００の入力１２に印加するのがよい。この状態では、増幅段１００は、入力１２のところで受け取ったＲＦ入力信号を増幅し、増幅した出力信号を出力１４のところに提供する。増幅段１００の動作供給電圧は、増幅段１０の動作供給電圧よりも高いのがよく、というのは、増幅段１００は、増幅器セル２０よりも多くのトランジスタを含むからである。例えば、増幅段１０の動作供給電圧は、１００～１５０Ｖ以上であるのがよいが、増幅段１００は、任意特定の電圧範囲にわたる使用には限定されない。特定の実施例では、増幅段１０の動作供給電圧は、１００Ｖ、１１０Ｖ、１２０Ｖ、１３０Ｖ、１４０Ｖ、１５０Ｖ以上であるのがよい。場合によっては、増幅段１００の利得および全電力取り扱い容量は、増幅段１０の利得および全電力取り扱い容量よりも高いのがよい。増幅段１００はまた、電力取り扱い容量をさらに増大させるために同一（または類似設計）の１つ、２つ、３つ、４つ以上の増幅段と並列に接続されるのがよい。

【0068】

増幅段１００の動作中、バイアシングネットワーク１２０は、動作供給電圧をトランジスタ１１２，１１４，１１６に分配する。抵抗器１２１，１２２，１２３の値は、トランジスタ１１６のソースのところの電圧が、出力１４に印加された動作供給電圧の３分の２（２／３）に実質的に等しくなるよう選択されるのがよい。抵抗器１２１，１２２，１２３もまた、トランジスタ１１４のソースのところの電圧が、出力１４に印加された動作供給電圧の３分の１（１／３）に実質的に等しくなるよう選択されるのがよい。１つの実施例では、抵抗器１２１，１２２，１２３の抵抗は、互いに同一またはほぼ同一であるのがよく、ただし、抵抗器１２１，１２２，１２３のそれぞれの抵抗は、互いに比較してばらつきがあってもよい。抵抗器１２１，１２２，１２３は、比較的高いインピーダンスであるのがよく、例えば、数百キロオーム範囲の抵抗であるのがよい。抵抗器１２１，１２２，１２３の高インピーダンスの使用により、電力損失を回避するとともに、増幅段１００の全体的な効率を向上させることができる。

【0069】

増幅段１００では、比較的高い動作電圧でフィールドプレートを有するトランジスタの固有ドレイン‐ゲートキャパシタンスの減少に取り組むために安定化キャパシタ１６０，１６２を利用するのがよい。第１の安定化キャパシタ１６０は、トランジスタ１１６のソースとトランジスタ１１４のゲートとの間に結合されている。第２の安定化キャパシタ１６２は、トランジスタ１１６のドレインとゲートとの間に結合されている。安定化キャパシタ１６０，１６２のキャパシタンスは、増幅段１００のための動作供給電圧、トランジスタ１１４，１１６のサイズ、トランジスタ１１４，１１６に用いられる任意のフィールドプレート（もしあれば）の形式およびサイズ、ならびに他の要因に基づいて選択されるのがよい。

【0070】

図７は、第１のバイアス安定化抵抗器１３３および第２のバイアス安定化抵抗器１４３を含む、もう１つの例示の増幅段１００Ａを示している。増幅段１００Ａは、図６に示す増幅段１００に類似しているが、抵抗器１３３，１４３をさらに含む。第１のバイアス安定化抵抗器１３３は、第２のバイアス供給トランジスタ１２５のソースとトランジスタ１１４のゲートとの間に結合されている。第２のバイアス安定化抵抗器１４３は、第１のバイアス供給トランジスタ１２４のソースとトランジスタ１１６のゲートとの間に結合されている。

【0071】

図８は、本明細書において説明する種々の実施例としての例示のスタックド増幅器２００を示している。スタックド増幅器２００は、比較的高い動作供給電圧および比較的高い電力容量では、安定した動作が得られるよう設計された高電圧スタックドトランジスタ増幅器の代表的な一例として提供されている。図８の記載は、網羅的ではなく、スタックド増幅器２００は、図８に示されていない他の部品を含むのがよい。加うるに、場合によっては図８に示す１つ以上の部品を省くことができる。スタックド増幅器２００は、種々の仕方で、例えば、別々の部品を用いて、１つ以上の基板上に形成された集積回路デバイスとして、あるいは、別々の部品および集積回路デバイスの組み合わせとして形成できる。好ましい実施形態では、スタックド増幅器２００は、単一の半導体ダイ上に形成されるとともに実装される。スタックド増幅器２００はまた、他の部品付きでまたは他の部品なしで適当な半導体デバイスパッケージ内にパッケージ化でき、これについては、以下にさらに詳細に説明する。

【0072】

スタックド増幅器２００は、考えるやり方のうちでとりわけ、スタックド増幅器２００の入力と出力との間に並列形態で配列された増幅段２１０～２１４を含む。増幅段２１０～２１４の各々は、図５に示す増幅段９０Ａに類似している。他の場合、スタックド増幅器２００は、増幅段１０、５０、７０、９０、１００、または１００Ａを用いて形成できる。５つの増幅段２１０～２１４が図８に示されているが、スタックド増幅器２００は、増幅段の任意特定の数には限定されない。他の場合、スタックド増幅器２００は、スタックド並列配列状態をなす６つ、７つ、８つ以上の増幅段を含むことができ、図９は、６つの増幅段の例示としてのレイアウトを示している。変形例として、スタックド増幅器２００は、４つ以下の増幅段を有してもよく、増幅段２１０～２１４のうちの１つ以上を省いてもよい。

【0073】

スタックド増幅器２００は、考えるやり方のうちでとりわけ、増幅段２１０～２１４の入力にそれぞれ結合された多数の入力２２０～２２４をさらに有する。分離抵抗器２３０～２３３が増幅段２１０～２１４の動作（および電位）を互いに対して安定化するよう、図８に示されているように入力２２０～２２４相互間に結合されている。分離抵抗器２３０～２３３は、比較的小さい抵抗、例えば、１００Ω未満、５０Ω未満、または１０Ω未満の抵抗を有するのがよく、ただし、任意適当な抵抗を用いることができる。

【0074】

スタックド増幅器２００は、出力２２６をさらに有し、増幅段２１０～２１４の出力は全て、出力２２６に結合されている。スタックド増幅器２００は、ステッチパッド２２７，２２８と、ステッチ抵抗器２３７，２３８をさらに有する。ステッチパッド２２７，２２８は、スタックド増幅器２００をもう１つのスタックド増幅器に並列に電気的に結合するために用いられるのがよく、これについては以下に詳細に説明する。ステッチ抵抗器２３７，２３８は、分離抵抗器２３０～２３３に類似している。以下の図８を参照して説明するように、入力２２０～２２４は、電気的接続部のためのボンドワイヤを定着させるボンドパッドとして具体化されるのがよい。出力２２６およびステッチパッド２２７，２２８もまた、ボンドワイヤを定着させるためのボンドパッドとして具体化されるのがよい。

【0075】

スタックド増幅器２００は、バイアシングネットワーク２４０をさらに有する。バイアシングネットワーク２４０は、バイアスノード２５８にかかるバイアス電圧をもたらし、バイアスノードは、バイアス相互接続給電ライン２６０に沿って分離抵抗器２６１～２６４を介して増幅段２１１～２１４の各々に結合されている。かくして、バイアシングネットワーク２４０は、増幅段２１０内のトランジスタ２４にバイアス電圧をもたらし、バイアシングネットワーク２４０はまた、バイアス電圧を考えるやり方のうちでとりわけ、増幅段２１１～２１４の各々のトランジスタに提供する。場合によっては、スタックド増幅器２００は、バイアシングネットワーク２４０に類似した２つ以上のバイアシングネットワークを有するのがよい。図８を参照すると、例えば、スタックド増幅器２００は、増幅器２１４の上方に（例えば、図面の紙面の上のところに）追加のバイアシングネットワークを有するのがよく、追加のバイアシングネットワークもまた、バイアス相互接続給電ライン２６０に結合されるのがよい。

【0076】

バイアシングネットワーク２４０は、電圧分配器に配列された抵抗器２４１，２４２、抵抗器２４３、トランジスタ２５０～２５３、およびキャパシタ２４５を含む。トランジスタ２５０のソースは、抵抗器２４３を介して出力２２６に結合されている。トランジスタ２５０のドレインは、トランジスタ２５１のソースに結合され、トランジスタ２５１のドレインは、バイアスノード２５８およびトランジスタ２５２のソースに結合されている。トランジスタ２５２のドレインは、トランジスタ２５３のソースに結合され、トランジスタ２５３のドレインは、スタックド増幅器２００のためのグラウンドに結合されている。トランジスタ２５０，２５１のゲートは、両方とも、キャパシタ２４５に結合され、キャパシタ２４５はまた、バイアスノード２５８に結合されている。トランジスタ２５２，２５３のゲートは、両方とも、スタックド増幅器２００のためのグラウンドに結合されている。

【0077】

本明細書において説明する他のバイアシングネットワークと同様、バイアシングネットワーク２４０は、トランジスタ２４のソースのところの電圧が、トランジスタ２２をターンオフしたときに出力２２６に印加された動作供給電圧の半分であるよう設計されている。抵抗器２４１～２４３の値は、トランジスタ２２，２４相互間の当該等しい（または実質的に等しい）電圧バイアスについてバイアスノード２５８のところの正確なバイアス電圧を達成するよう選択されるのがよい。かくして、トランジスタ２２がターンオフされると（すなわち、トランジスタ２２のゲート電圧がトランジスタ２２のためのピンチオフ電圧よりも低い場合）、バイアシングネットワーク２４０は、実質的に、全動作供給電圧をトランジスタ２２，２４に等しく分配する。加うるに、キャパシタ２４５は、トランジスタ２５１のゲート‐ソース接合部のところに低いＲＦインピーダンスをもたらす。キャパシタ２４５は、増幅段２１０の出力のところのＲＦ電圧スイング下においてトランジスタ２５０，２５１の順方向導通を阻止する。かくして、キャパシタ２４５は、増幅段２１０についてＲＦ入力および出力電力範囲にわたってノード２５８のところに一定のＤＣ電圧を維持するのを助ける。

【0078】

バイアシングネットワーク２４０は、高い動作供給電圧、例えば約８０Ｖ～１５０Ｖ以上の動作供給電圧と共に用いられた場合、特に安定性および効率が得られるよう設計されている。高い動作供給電圧では、トランジスタ２５０～２５３の接合部温度は、懸念となる場合があり、トランジスタ２５０～２５３は、損傷をもたらす接合部温度を計算に入れて、かかる接合部温度を回避するよう設計されている。

【0079】

トランジスタ２５０，２５１は、共通のドレインまたはソースフォロワとして接続され、トランジスタ２５２，２５３は、電流源として接続される。動作中、トランジスタ２５０を通って流れる電流は、トランジスタ２５１を通って流れる電流と同じ値であり、トランジスタ２５２を通って流れる電流は、トランジスタ２５３を通って流れる電流と同じ値である。出力２２６のところに印加される全動作供給電圧の半分近くがトランジスタ２５０，２５１前後で降下し、かかる電圧の半分近くがトランジスタ２５２，２５３前後で降下する。

【0080】

しかしながら、トランジスタ２５０，２５１相互間の電圧降下は、必ずしも同一ではない。１つの設計では、トランジスタ２５０前後の電圧降下は、トランジスタ２５１前後の電圧降下よりも大きく、というのは、トランジスタ２５１にかかるドレイン‐ソース電圧は、おおよそトランジスタ２５１のピンチオフ電圧だからである。対をなすトランジスタ２５０，２５１にかかる前後の電圧のバルク（およびバランス）は、トランジスタ２５０前後で降下する。同様に、トランジスタ２５２，２５３相互間の電圧降下は、必ずしも同一ではない。トランジスタ２５２前後の電圧降下は、トランジスタ２５３前後の電圧降下よりも高く、というのは、トランジスタ２５３にかかるドレイン‐ソース電圧は、おおよそトランジスタ２５３のピンチオフ電圧だからである。対をなすトランジスタ２５２，２５３にかかる電圧のバルク（およびバランス）は、トランジスタ２５２前後で降下する。かくして、トランジスタ２５０，２５２の取り扱う電力は、トランジスタ２５１，２５３の取り扱う電力よりも多く、トランジスタ２５０，２５２の接合部温度は、大きな懸念を引き起こすものである。

【0081】

上述の動作上の懸念を考慮して、トランジスタ２５０のサイズ（例えば、全ゲート幅）は、トランジスタ２５１のサイズよりも大きいのがよく、トランジスタ２５２のサイズは、トランジスタ２５３のサイズよりも大きいのがよい。かくして、トランジスタ２５１中の電流密度は、トランジスタ２５０中の電流密度よりも大きいのがよく、トランジスタ２５３中の電流密度は、トランジスタ２５２中の電流密度よりも大きいのがよい。トランジスタ２５０～２５３の接合部温度は、依然として適当な動作パラメータの範囲内に維持され、というのは、トランジスタ２５０～２５３の各々の全電力取り扱いがそれぞれそのサイズでバランス取りされるからである。トランジスタ２５０～２５３およびバイアシングネットワーク２４０の追加の観点につき図１１を参照して以下において説明する。

【0082】

作用を説明すると、動作供給電圧をスタックド増幅器２００の出力２２６に印加するのがよく、同じＲＦ入力信号を入力２２０～２２４の各々に印加するのがよい。この状態では、増幅段２１０～２１４は、ＲＦ入力信号を増幅し、増幅された出力信号を出力２２６のところに提供する。スタックド増幅器２００の動作供給電圧は、比較的高いのがよく、例えば、５０～１５０Ｖ以上である。半導体ダイ上に実装されると、スタックド増幅器２００の全電力取り扱い容量は、１つの実施例として、増幅段の数、ダイのサイズ、ダイ上のレイアウト密度、および他の要因に応じて４００Ｗ～６００Ｗであるのがよい。特定の実施例として、スタックド増幅器２００の電力取り扱い容量は、４００Ｗ、４５０Ｗ、５００Ｗ、５５０Ｗ、６００Ｗ以上であるのがよい。しかしながら、スタックド増幅器２００の全電力取り扱い容量は、任意特定の範囲には限定されない。スタックド増幅器２００に類似していて各々が別個の半導体ダイ上に形成されるとともに実装された複数のスタックド増幅器もまた高い電力定格であってもこれに到達するよう単一の半導体パッケージ内に一緒に配列されるのがよい。幾つかのスタックド増幅器を単一の半導体パッケージ内に一緒にパッケージ化する実施例につき図１３を参照して以下に説明する。

【0083】

他の観点を参照すると、図９は、スタックド増幅器２００のための例示の半導体ダイレイアウト３００を示している。レイアウト３００は、図８に示すスタックド増幅器２００が半導体ダイ３０１上にどのように配列できるかの代表的な例として提供されている。図９の記載は、網羅的ではなく、レイアウト３００は、図９に示していない他の特徴を有してもよい。加うるに、図９に示す１つ以上のレイアウトの特徴は、場合によっては省いてもよい。半導体ダイ３０１は、Ｓｉ基板、炭化ケイ素（ＳｉＣ）基板、または基板上に窒化ガリウム材料を被着させた別の適当な基板を含むのがよい。トランジスタおよび他の能動型デバイスが窒化ガリウム材料中に形成されるのがよい。他の場合、半導体ダイ３０１は、Ｓｉ基板を有するのがよく、トランジスタおよび他の能動型デバイスは、Ｓｉ基板に形成されるのがよい。しかしながら、本明細書において説明している技術的思想は、任意特定の種々の基板または半導体材料の使用には限定されず、かかる技術的思想を拡張して多種多様な半導体材料に用いることができる。

【0084】

図９に示すように、増幅段２１０～２１５は、図面ページの左から右へ、並置配列関係をなして位置決めされまたは積み重ねられている。増幅段２１０のトランジスタ２２，２４もまた、この図面ページの下から上へ、並置配列関係をなして位置決めされている。バイアシングネットワーク２４０は、増幅段２１０の左側に位置決めされ、同様なバイアシングネットワーク２７０は、増幅段２１５の右側に位置決めされている。バイアス相互接続給電ライン２６０は、バイアシングネットワーク２４０からバイアシングネットワーク２７０にレイアウト３００を横切って延び、そしてトランジスタ２２，２４を互いに分離している。

【0085】

半導体ダイ３０１上に実装されると、スタックド増幅器２００の全電力取り扱い容量は、一例として、ダイ３０１のサイズ、ダイ３０１上のレイアウト密度（例えば、増幅段２１０～２１５の数および寸法）、および他の要因に応じて、４００Ｗ～６００Ｗであるのがよい。半導体ダイ３０１は、高い電力取り扱い性を達成するために、多くのスタックド増幅器を含む追加のダイに１つのデバイスパッケージ内に並列に接続されるのがよい。

【0086】

図９はまた、レイアウト３００の周囲周りの多数のボンドパッドを示している。増幅段２１０～２１５のための入力２２０～２２５が図９のボンドパッドとして図示されている。入力２２０～２２５は、分離抵抗器２３０～２３４によって電気的に分離されている。増幅段２１０～２１５のための出力２２６もまた、ボンドパッドとして図示されている。分離抵抗器は、増幅段２１０～２１５のそれぞれの出力と図９に示す実施例の出力２２６のためのボンドパッドとの間に組み込まれてはいない。これとは異なり、増幅段２１０～２１５の出力は全て、出力２２６のためのボンドパッドに直接結合されている。

【0087】

ステッチパッド２２７，２２８もまた、図９のレイアウト３００の左側のところにボンドパッドとして図示されている。ステッチ抵抗器２３７は、ステッチパッド２２７を入力２２０のためのボンドパッドから分離している。同様に、ステッチ抵抗器２３８は、ステッチパッド２２８を出力２２６のためのボンドパッドから分離している。レイアウト３００は、右側にステッチパッド２２７Ａ，２２８Ａをさらに有し、これらステッチパッドは、ステッチパッド２２７，２２８とほぼ同じである。ステッチパッド２２７，２２８，２２７Ａ，２２８Ａを用いると、半導体ダイ３０１を、スタックド増幅器２００と類似したスタックド増幅器を含む１つまたは２つの他の半導体ダイに電気的に結合することができる。他の半導体ダイは、デバイスパッケージ内の半導体ダイ３０１と並置関係をなして位置決めされるのがよい。ボンドワイヤを用いると、ステッチパッド２２７，２２８，２２７Ａ，２２８Ａを他の半導体ダイ上の同様なステッチパッドに結合することができる。幾つかのスタックド増幅器を単一の半導体デバイスパッケージ内に一緒にパッケージ化する実施例につき図１３を参照して以下に説明する。

【0088】

図１０は、本明細書において説明する種々の実施例による図９に示したレイアウト３００の一領域を示している。図１０ならびに図１１および図１２に示すレイアウト３００の特徴は、代表的なものであり縮尺通りには描かれていない。以下に説明する個々の特徴は、図示の特徴と比較して寸法形状において様々であってよく、このことは、実施形態の技術的思想および利点から逸脱しない。

【0089】

図面ページ上の左から右へ、入力２２０のためのボンドパッドは、トランジスタ２２のゲートに電気的に結合されている。トランジスタ２２は、トランジスタ２４と並置配列関係をなして位置決めされ、バイアス相互接続給電ライン２６０は、トランジスタ２２，２４相互間に延びて、これらトランジスタを互いに分離している。バイアシングネットワーク２４０は、中心がトランジスタ２２，２４の上方に配置されている。多くの金属相互接続部３０２が、トランジスタ２２のドレインからバイアス相互接続給電ライン２６０の上（または下）を通って、トランジスタ２４のソースまで延びている。トランジスタ２４のドレインは、出力２２６のためのボンドパッドに電気的に結合されている。

【0090】

また、図１０に示すように、トランジスタ２２のレイアウトは、かみ合い形のソース特徴部３１０、ゲート特徴部３１２、およびドレイン特徴部３１４を含む。ソース特徴部３１０、ゲート特徴部３１２、およびドレイン特徴部３１４は、レイアウト３００内で多数の行をなして延びている。図１０には個別的には見えないが、ソース特徴部３１０は、半導体ダイ３０１の頂面上に設けられたソース接点を含むのがよく、ソース金属特徴部（例えば、ソース金属層、ソースフィールドプレート、またはソースフィールドプレートの一部など）は、トランジスタ２２のソース領域中の半導体ダイ３０１の表面に接触している。ゲート特徴部３１２は、半導体ダイ３０１の頂面上に設けられたゲート接点を含むのがよく、ゲート金属特徴部（例えば、ゲート金属層、ゲートフィールドプレート、またはゲートフィールドプレートの一部など）は、トランジスタ２２のゲート領域内の半導体ダイ３０１の表面に接触している。ドレイン特徴部３１４は、半導体ダイ３０１の頂面上に設けられたドレイン接点を含むのがよく、ドレイン金属特徴部（例えば、ドレイン金属層、ドレインフィールドプレート、またはドレインフィールドプレートの一部など）は、トランジスタ２２のドレイン領域内の半導体ダイ３０１の表面と接触している。

【0091】

トランジスタ２４のレイアウトは、かみ合い形のドレイン特徴部３２０、ゲート特徴部３１２、およびソース特徴部３２４を含む。ドレイン特徴部３２０、ゲート特徴部３１２、およびソース特徴部３２４は、レイアウト３００内で多数の行をなして延びている。図１０には個別的には見えないが、ドレイン特徴部３２０は、半導体ダイ３０１の頂面上に設けられたドレイン接点を含むのがよく、ドレイン金属特徴部（例えば、ドレイン金属層、ドレインフィールドプレート、またはドレインフィールドプレートの一部など）は、トランジスタ２４のドレイン領域中の半導体ダイ３０１の表面に接触している。ゲート特徴部３２２は、半導体ダイ３０１の頂面上に設けられたゲート接点を含むのがよく、ゲート金属特徴部（例えば、ゲート金属層、ゲートフィールドプレート、またはゲートフィールドプレートの一部など）は、トランジスタ２４のゲート領域内の半導体ダイ３０１の表面に接触している。ソース特徴部３２４は、半導体ダイ３０１の頂面上に設けられたソース接点を含むのがよく、ソース金属特徴部（例えば、ソース金属層、ソースフィールドプレート、またはソースフィールドプレートの一部など）は、トランジスタ２４の４ソース領域内の半導体ダイ３０１の表面と接触している。

【0092】

スタックド増幅器２００の他の部品もまた、レイアウト３００に示されている。特に、トランジスタ２４のゲートとグラウンドとの間に結合されたキャパシタ４２および抵抗器４４が図示されている。さらに、トランジスタ２４のドレインとゲートとの間に結合された安定化キャパシタ６０が図示されている。以下にさらに詳細に説明するように、キャパシタ４２、抵抗器４４、および安定化キャパシタ６０は各々、レイアウト３００中のトランジスタ２２，２４の種々の特徴部相互間に（２つ特徴相互間、および３つ以上の特徴部相互間）に分布して配置されている。

【0093】

図１１は、図１０に示した位置領域の拡大図である。図１１は、バイアシングネットワーク２４０の記載を含む。バイアシングネットワーク２４０は、バイアスノード２５８にバイアス電圧をもたらし、バイアスノード２５８は、バイアス相互接続給電ライン２６０に沿って、分離抵抗器２６１を通って、とりわけトランジスタ２４に結合される。バイアシングネットワーク２４０は、他の部品のうちで、電圧分配器内に配列された抵抗器２４１，２４２、トランジスタ２５０～２５３、およびキャパシタ２４５を含む。バイアシングネットワーク２４０は、高い動作供給電圧で、例えば約８０Ｖ～１５０Ｖ以上の動作供給電圧で動作することができるよう設計されている。高い動作供給電圧では、トランジスタ２５０～２５３の接合部温度は、懸念となる場合があり、トランジスタ２５０～２５３は、損傷をもたらす接合部温度を計算に入れて、かかる接合部温度を回避するよう設計されている。

【0094】

トランジスタ２５０，２５１は、共通のドレインまたはソースフォロワとして接続され、トランジスタ２５２，２５３は、電流源として接続される。動作中、トランジスタ２５０を通って流れる電流は、トランジスタ２５１を通って流れる電流と同じ値であり、トランジスタ２５２を通って流れる電流は、トランジスタ２５３を通って流れる電流と同じ値である。バイアシングネットワーク２４０の全動作供給電圧の半分近くがトランジスタ２５０，２５１前後で降下し、かかる電圧の半分近くがトランジスタ２５２，２５３前後で降下する。

【0095】

しかしながら、トランジスタ２５０，２５１相互間の電圧降下は、必ずしも同一ではない。トランジスタ２５０前後の電圧降下は、トランジスタ２５１前後の電圧降下よりも大きく、というのは、トランジスタ２５１前後のドレイン‐ソース電圧は、おおよそトランジスタ２５１のピンチオフ電圧だからである。電圧のバルク（およびバランス）は、トランジスタ２５０前後で降下する。同様に、トランジスタ２５２，２５３相互間の電圧降下は、必ずしも同一ではない。トランジスタ２５２前後の電圧降下は、トランジスタ２５３前後の電圧降下よりも高く、というのは、トランジスタ２５３前後のドレイン‐ソース電圧は、おおよそトランジスタ２５３のピンチオフ電圧だからである。電圧のバルク（およびバランス）は、トランジスタ２５２前後で降下する。かくして、トランジスタ２５０，２５２の取り扱う電力は、トランジスタ２５１，２５３の取り扱う電力よりも多く、トランジスタ２５０，２５２の接合部温度は、大きな懸念を引き起こすものである。

【0096】

上述の動作上の懸念を考慮し、トランジスタ２５０のサイズ（例えば、トランジスタ２５０内の全てのゲートフィンガのゲート幅“Ｗ１”について測定）は、トランジスタ２５１のサイズよりも大きい。同様に、トランジスタ２５２のサイズ（例えば、トランジスタ２５２内の全てのゲートフィンガのゲート幅“Ｗ２”について測定）は、トランジスタ２５３のサイズより大きい。かくして、トランジスタ２５１の電流密度は、トランジスタ２５０の電流密度よりも高く、トランジスタ２５３の電流密度は、トランジスタ２５２の電流密度よりも高い。トランジスタ２５０～２５３の接合部温度は、依然として適当な動作パラメータの範囲内に維持されるが、というのは、トランジスタ２５０～２５３の各々の全電力取り扱いがそれぞれそのサイズでバランス取りされるからである。

【0097】

上述したように、バイアシングネットワーク２４０は、バイアスノード２５８にかかるバイアス電圧を提供する。バイアス電圧は、バイアス相互接続給電ライン２６０に沿って、とりわけ、トランジスタ２４に結合されている。多くの抵抗器が、レイアウト３００の一部として、バイアス相互接続給電ライン２６０に沿ってインラインで結合され、または挿入されている。例えば、分離抵抗器２６１がバイアス相互接続給電ライン２６０に沿ってインラインで挿入されている。他の分離抵抗２６２～２６４（図８参照）はまた、図１１では見えないが、バイアス相互接続給電ライン２６０に沿って増幅段２１０～２１５相互間に挿入されている。

【0098】

加うるに、抵抗器４４は、バイアス相互接続給電ライン２６０に沿って、バイアス相互接続給電ライン２６０とキャパシタ４２との間に結合されている。キャパシタ４２および抵抗器４４は、安定化ネットワーク４０の部品であり、安定化ネットワーク４０は、トランジスタ２４のゲートとグラウンドとの間に結合されている（図５および図８を参照）。レイアウト３００では、バイアス相互接続給電ライン２６０がトランジスタ２２，２４を分離している（特に、これらのトランジスタの接点を互いに分離している）が、トランジスタ２４のための安定化ネットワーク４０は、トランジスタ２４のゲートからバイアス相互接続給電ライン２６０を横切ってトランジスタ２２の特徴部に結合されている。

【0099】

図１１に示すように、キャパシタ４２は、トランジスタ２２のソース金属特徴部のところに位置決めされて一部がこれと一体化されている。トランジスタ２２のソースは、インソースバイア３３０を介してグラウンドに結合されている。インソースバイア３３０は、半導体ダイ３０１を通って半導体ダイ３０１の頂側に位置するトランジスタ２２のソース金属層を半導体ダイ３０１の後側に位置する金属グラウンド平面に電気的に結合している。

【0100】

キャパシタ４２は、半導体ダイ３０１上に金属・絶縁・金属（ＭＩＭ）キャパシタとして形成されており、底部金属層、底部金属層上の誘電体層、および誘電体層上のソース金属層を備えている。例示として、キャパシタ４２の誘電体層は、窒化ケイ素（Ｓｉ₃Ｎ₄）、二酸化ケイ素、五酸化タンタル（Ｔａ₂Ｏ₅）、シリコン窒化酸化膜（ＳｉＯ_xＮ_y）、または他の適当な誘電体であるのがよい。トランジスタ２２のソース金属層は、インソースバイア３３０によって、半導体ダイ３０１の後側に位置するグラウンド金属面に電気的に結合されている。図１０に戻ってこれを参照すると、抵抗器４４は、多くの互いに分離された抵抗素子中にバイアス相互接続給電ライン２６０に沿って分布して配置されるように示されている。キャパシタ４２はまた、トランジスタ２２のソース特徴部３１０相互間に分布して配置されるように示されている。

【0101】

半導体ダイ３０１上に形成された抵抗器４４、分離抵抗器２６１、および他の抵抗器は、ニクロム、窒化タンタル、ケイ化タングステン、または他の適当な材料を用いて形成されるのがよい。抵抗器はまた、打ち込みまたは拡散ドーパントを介して、または他の仕方でバルク抵抗器として形成されてもよい。とりわけ抵抗器４４および分離抵抗器２６１をバイアス相互接続給電ライン２６０とともに配置することにより、レイアウト３００中の増幅段２１０の部品を集積する上でコンパクトでありかつ効率的な手法が提供される。同様に、キャパシタ４２をトランジスタ２２のソース金属層とともに配置することによっても、レイアウト３００中の増幅段２１０の部品を集積するコンパクトでありかつ効率的な手法が得られる。

【0102】

図１２は、図１０に示す一領域のもう１つの拡大図である。図１２は、バイアス相互接続給電ライン２６０に沿ってインラインで挿入された分離抵抗器２６１，２６２を示している。抵抗器４４が抵抗器４４Ａ～４４Ｃで形成されているので、抵抗器４４の分散性が図１２にも示されている。同様に、キャパシタ４２がキャパシタ４２Ａ～４２Ｃによって形成されているので、キャパシタ４２の分散性質もまた図１２に示されている。

【0103】

バイアス相互接続給電ライン２６０の追加の特徴もまた図１２に示されている。特に、バイアス相互接続給電ライン２６０はまた、バイアス給電ラインフィンガ２６０Ａ，２６０Ｂに結合されており、これらバイアス給電ラインフィンガは、トランジスタ２４の接点相互間でトランジスタ２４のチャネル幅と同じ方向に側方に延びている。安定化キャパシタ６０は、キャパシタ６０Ａ～６０Ｆによって形成されているので（図８参照）、かかる安定化キャパシタ６０の分散性もまた、図１２に示されている。

【0104】

キャパシタ６０Ａ～６０Ｃは、片面金属層としてのバイアス給電ラインフィンガ２６０Ａ、バイアス給電ラインフィンガ２６０Ａ上に被着された誘電体の層、および誘電体層上に被着された別の金属層によって形成されており、これらは、トランジスタ２４のドレインと出力２２６のボンドパッドに結合されている。キャパシタ６０Ｄ～６０Ｆは、片面金属層としてのバイアス給電ラインフィンガ２６０Ｂ、バイアス給電ラインフィンガ２６０Ｂ上に被着された誘電体の層、および誘電体層上に被着された別の金属層によって形成されており、これらは、トランジスタ２４のドレインと出力２２６のボンドパッドに結合されている。かくして、安定化キャパシタ６０は、トランジスタ２４の複数の接点相互間で半導体ダイ３０１上に形成されている。トランジスタ２４の複数の接点相互間への安定化キャパシタ６０の分散配置により、レイアウト３００内の増幅段２１０の部品を集積するコンパクトでありかつ効率的な手法が得られる。

【0105】

図１３は、本明細書において説明する種々の実施形態としてのパッケージド増幅器デバイス４００を示している。図１３のパッケージド増幅器デバイス４００の記載は、代表的なものであって、縮尺通りには描かれていない。以下に説明する個々の特徴は、図示の特徴と比較して寸法形状において様々であってよく、このことは、実施形態の技術的思想および利点から逸脱しない。パッケージド増幅器デバイス４００は、半導体パッケージ４１０内に固定された多数の半導体ダイを含む。半導体パッケージ４１０は、セラミック製のエアキャビティ（air cavity）パッケージ、ポリマーオーバーモールド製のエアキャビティ・パッケージ、または類似のエアキャビティ・パッケージとして具体化されるのがよい。しかしながら、以下に説明するデバイス包装という技術的思想は、任意の特定の形式の半導体パッケージとの使用には限定されず、他形式のパッケージを用いることができる。

【0106】

半導体パッケージ４１０は、導電性フランジ４１１、フレーム４１２、およびリード４２０～４２２を有する。リード４２０～４２２は、導電性であり、これらリードは、入力信号および出力信号用に使用されるのがよい。導電性フランジ４１１は、銅、モリブデン、銅とモリブデンの積層板、または適当な導電性および熱的特性を備えた他の物質で作られるのがよい。導電性フランジ４１１は、はんだ、ねじ、または他の締結具を用いて大型回路に接続可能なプリント回路板または他の領域に固定されるのがよい。導電性フランジ４１１は、導電性であるので、半導体パッケージ４１０のもう１つのリードとみなされる場合があり、代表的には、グラウンド（アース）リードとして利用される。導電性フランジ４１１は、図１３に示すように、締結具用のアイレットを有するのがよい。アイレットは、他の場合、例えば導電性フランジ４１１をプリント回路板または他の基板に固定するためにはんだが用いられる場合、省かれてもよい。

【0107】

フレーム４１２は、半導体パッケージ４１０内のエアキャビティを包囲し、導電性フランジ４１１の頂面４３０は、フレーム４１２内で露出されている。半導体ダイの多数のコラム４４０～４４３がフレーム４１２内で導電性フランジ４１１の頂面４３０に固定されている。図１３に示すように、コラム４４０は、半導体ダイ３０１（図９もまた参照）と、半導体ダイ４５１，４５２を含む。コラム４４１～４４３中のとりわけ半導体ダイ３０１，４５１，４５２は各々、サーマルエポキシ、はんだ（例えば、金‐錫プレフォーム）、これらの組み合わせ、または他の適当な手段を用いて頂面４３０に固定されるのがよい。１つの実施例では、半導体ダイ３０１は、金‐錫プレフォームはんだを用いて頂面４３０に固定され、半導体ダイ４５１，４５２は、サーマルエポキシを用いて頂面４３０に固定されている。

【0108】

半導体ダイ３０１は、本明細書において説明したスタックド増幅器２００を含む。半導体ダイ４５１，４５２の両方は、入力インピーダンス整合が得られるよう１つ以上のキャパシタを有する。場合によっては、半導体ダイ４５１，４５２のうちの一方または両方は、入力インピーダンス整合が得られるようにするために抵抗器‐キャパシタネットワークを形成するよう抵抗器をさらに含むのがよい。スタックド増幅器２００のための基本および第二高調波成端、制御、および入力インピーダンス整合が得られるよう半導体ダイ４５１，４５２を一緒に利用するのがよい。入力インピーダンス整合のための必要性に応じて、半導体ダイ４５１を省いてもよく、半導体ダイ４５２を省いてもよく、あるいは半導体ダイ４５１，４５２の両方を省いてもよい。

【0109】

コラム４４１～４４３の各々は、半導体ダイ３０１，４５１，４５２に類似した半導体ダイをさらに有する。コラム４４１～４４３は、入力リード４２０と出力リード４２１との間で互いに並列に結合されている。かくして、パッケージド増幅器デバイス４００は、コラム４４０～４４３の４つのスタックド増幅器を有し、かかる４つのスタックド増幅器は、半導体ダイ３０１上に実装されたスタックド増幅器２００、およびスタックド増幅器２００に類似している（すなわち、サイズ、能動型デバイスの数、能動型デバイスの比率などが合っている）のがよい３つの追加のスタックド増幅器が挙げられる。

【0110】

群をなす半導体ダイ４８０が半導体パッケージ４１０に固定された後、図１３に示すように、半導体ダイは、入力リード４２０に、互いに、しかも出力リード４２１に電気的に結合される。特に、ボンドワイヤ４６０が入力リード４２０と半導体ダイ４５２上のボンドパッドとの間に結合されている。ボンドワイヤ４６１は、半導体ダイ４５２上のボンドパッドと、半導体ダイ４５１上のボンドパッドとの間に結合されている。ボンドワイヤ４６２は、半導体ダイ４５１上のボンドパッドと、半導体ダイ３０１上のボンドパッドとの間に結合されている。加うるに、ボンドワイヤ４６３は、半導体ダイ３０１上のボンドパッドと出力リード４２１との間に結合されている。ボンドワイヤ４６２は、ダイ４５１からスタックド増幅器２００（図９参照）の入力２２０～２２５のためのボンドパッドに結合されている。ボンドワイヤ４６３は、スタックド増幅器２００の出力２２６のためのボンドパッドから出力リード４２１に結合されている。任意適当な形式および数のボンドワイヤ、例えば、厚さ１．５ミルの金ボンドワイヤを使用することができる。

【0111】

追加のボンドワイヤもまた、コラム４４０中の半導体ダイ３０１，４５１，４５２をコラム４４１中の対応の半導体ダイに電気的に結合するよう使用できる。例えば、ボンドワイヤ４７０は、半導体ダイ３０１上のステッチパッド２２８Ａ（図９参照）と、図１３の右側の半導体ダイ上の同様のステッチパッドとの間に結合されるのがよい。同様に、ボンドワイヤ４７１は、半導体ダイ３０１上のステッチパッド２２７Ａ（図９参照）と、図１３の右側の半導体ダイ上の同様のステッチパッドとの間に結合されるのがよい。ボンドワイヤ４７２は、半導体ダイ４５１上のステッチパッドと、図１３の右側の半導体ダイ上の同様のステッチパッドとの間に結合されるのがよい。加うるに、ボンドワイヤ４７３は、半導体ダイ４５２上のステッチパッドと、図１３の右側の半導体ダイ上の同様のステッチパッドとの間に結合されるのがよい。追加のボンドワイヤもまた、コラム４４１中の半導体ダイをコラム４４２中の半導体ダイに結合するとともに、コラム４４２中の半導体ダイをコラム４４３中の半導体ダイに結合するために用いられるのがよい。このように、群をなす半導体ダイ４８０中のある特定の回路ノードのところのそれぞれの電位を互いに整合させるとともに関係づけることができ、それによりパッケージド増幅器デバイス４００の安定性を維持するのを助ける。

【0112】

全体としてパッケージド増幅器デバイス４００を見ると、群をなす半導体ダイ４８０は、ひとまとめに、単一の３端子能動型デバイスとして動作する。特に、半導体ダイ４８０は、単一のソース共通形トランジスタ増幅器として動作し、入力リード４２０は、ゲート入力として働き、出力リード４２１は、ドレイン出力として働き、フランジ４１１は、共通ソースとして働く。パッケージド増幅器デバイス４００は、半導体ダイ４８０に類似しているが、入力リード４２２と、出力リード４２３と、およびフランジ４１１との間に電気的に結合された一群の半導体ダイ４９０をさらに有するのがよい。一群の半導体ダイ４９０は、一緒になってひとまとめとして、パッケージド増幅器デバイス４００のもう１つの単一の３端子能動型デバイスとしても動作することができる。半導体ダイ４８０と半導体ダイ４９０は、一緒になって、場合によってはＤモード増幅器を形成するよう使用でき、ただし、他の回路構成を用いることができる。

【0113】

他の場合、パッケージド増幅器デバイス４００は、一群の半導体ダイ４９０、入力リード４２２、および出力リード４２３を省くことができる。この場合、パッケージド増幅器デバイス４００は、３つの端子またはパッケージリードのみを有し、またはこれらからなる単一の３端子能動型デバイスとして見える場合がある。さらに他の場合、パッケージド増幅器デバイス４００は、半導体ダイ４８０の群、半導体ダイ４９０の群、またはこれら両方の群内に互いに結合された半導体ダイの追加のコラムを有するのがよい。さらに、パッケージド増幅器デバイス４００は、追加のリードおよび追加のダイの群を有することができ、他の変形例は、本実施形態の範囲内にある。

【0114】

セラミック製、ポリマー製、または他の蓋（図示せず）を半導体ダイの全てが定位置に固定されてワイヤボンドされた後、フレーム４１２上にまたはこの中に配置されるのがよく、蓋は、接着剤、ボンド、または他の手段を用いて定位置に固定または封着されるのがよい。場合によっては、蓋はフレーム４１２に気密封止されるのがよく、半導体パッケージ４１０は、気密封止パッケージであるのがよい。

【0115】

パッケージド増幅器デバイス４００は、抵抗器やインダクタのバイアシングネットワークのようなオフチップ部品を必要としないで、高電圧スタックドトランジスタ増幅器のための解決策を提供する。パッケージド増幅器デバイス４００はまた、信頼性または性能を犠牲にすることなく、設計によって高供給電圧で動作することができる。パッケージド増幅器デバイス４００は、図１３に示す実施例における７つの追加の同様な増幅器と一緒に半導体ダイ３０１上のスタックド増幅器２００を有する。追加のスタックド増幅器は、大型パッケージを用いて並列に組み合わされるのがよい。かくして、パッケージド増幅器デバイス４００の全電力取り扱い容量は、２，０００～４，０００Ｗ以上に達することができる。パッケージド増幅器デバイス４００の全電力取り扱い容量の特定の実施例は、２，０００Ｗ、２，５００Ｗ、３，０００Ｗ、３，５００Ｗ、４，０００Ｗ以上であるのがよく、ただし、これよりも数の少ないスタックド増幅器を用いて低い電力取り扱い容量もまた可能である。

【0116】

本明細書において説明した技術的思想と一致する中で本明細書において説明した増幅段およびスタックド増幅器は、ソフトウェア中の多くの回路素子としてシミュレート可能である。例えば、増幅段１０，５０，７０，９０，９０Ａ，１００，１００Ａは、１つ以上のコンピューティングデバイス上でシミュレート可能である。同様に、スタックド増幅器２００は、１つ以上のコンピューティングデバイス上でシミュレート可能である。半導体製造プロセスのうちの１つ以上の観点、例えば、増幅器を形成するために用いられる製造プロセスのドーパント分布、応力分布、デバイス幾何学的形状、および他の観点をシミュレートすることができる。製造プロセスのシミュレーションを利用すると、増幅器のトランジスタおよび他の素子（例えば、抵抗器、インダクタ、キャパシタなど）の１つ以上の個々の動作特性をモデル化することができる。

【0117】

増幅器の１つ以上の動作特性、例えば、利得帯域幅、安定性、雑音指数（ＮＦ）、および他の特性もまたシミュレートできる。シミュレーションを利用すると、増幅器の半導体デバイス（例えば、トランジスタ）および他の素子（例えば、抵抗器、インダクタ、キャパシタなど）の特性をモデル化することができる。かくして、増幅器は、１つ以上の回路シミュレータ、半導体デバイスモデル化、半導体プロセスシミュレーション、または関連テクノロジーコンピュータ支援設計（ＴＣＡＤ）ソフトウェアツールを用いてシミュレートできる。

【0118】

各回路素子は、ソフトウェアを用いてシミュレートされると、当該回路素子をシミュレートするためにある特定のパラメータと関連したコードのモジュールまたはリストとして具体化ができる。回路素子をシミュレートするためのソフトウェアは、例えば、プログラミング言語で書かれた人間に解読可能な命令文を含むソースコード、または適当な実行システム、例えば、コンピュータシステムまたは他のシステムにおけるプロセッサによって認識可能な機械命令を含む機械語の形態で具体化されたプログラム命令を含むのがよい。各回路素子は、ハードウェアで具体化された場合、一回路または多数の電気的に相互に接続された回路を表すことができる。

【0119】

１つ以上のコンピューティングデバイスは、とりわけ本明細書において説明した分散型増幅器を形成する回路素子をシミュレートするためのソフトウェアを実行するのがよい。コンピューティングデバイスは、少なくとも１つの処理回路を含むのがよい。かかる処理回路は、例えば、ローカルインターフェースに結合された１つ以上のプロセッサおよび１つ以上の記憶装置またはメモリデバイスを含むのがよい。ローカルインターフェースは、例えば、付随アドレス／コントロールバス、または任意適当なバス構造を備えたデータバスを含むのがよい。

【0120】

記憶装置またはメモリデバイスは、処理回路のプロセッサによって実行可能なデータまたはコンポーネントを記憶することができる。例えば、分散型増幅器の１つ以上の回路素子と関連したデータを、１つ以上の記憶装置内に記憶させて、コンピューティングデバイス中の１つ以上のプロセッサによる処理が可能なように関連付けられるのがよい。同様に、回路素子および／または他のコンポーネントをシミュレートするためのソフトウェアを１つ以上の記憶装置内に記憶して、コンピューティングデバイス中の１つ以上のプロセッサによって実行可能であるようにするのがよい。

【0121】

本明細書において説明したトランジスタは、１つ以上のフィールドプレート、例えば、ソース接続フィールドプレート、ゲート接続フィールドプレート、またはソース接続フィールドプレートおよびゲート接続フィールドプレートの両方を含むのがよい。ＦＥＴトランジスタについて上述したが、本明細書において説明した技術的思想をバイポーラ接続トランジスタに利用でき、本明細書において説明した増幅器セルを、バイポーラ接続トランジスタを用いて具体化できる。他形式のＦＥＴトランジスタのうちで、本明細書において説明したトランジスタは、高効率電力増幅器として使用可能な高電子移動度トランジスタ（ＨＥＭＴ）、スードモルフィック高電子移動度トランジスタ（ｐＨＥＭＴ）、メタモルフィック高電子移動度トランジスタ（ｍＨＥＭＴ）、および横方向拡散金属酸化膜半導体トランジスタ（ＬＤＭＯＳ）として形成されるのがよい。

【0122】

本明細書において説明したトランジスタは、多種多様な半導体材料および半導体製造プロセスを用いて形成できる。半導体材料の例としては、ケイ素（Ｓｉ）およびゲルマニウム（Ｇｅ）、これらの化合物を含む第ＩＶ族元素半導体材料、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、およびインジウム（Ｉｎ）、およびこれらの化合物を含む第ＩＩＩ族元素半導体材料が挙げられる。半導体トランジスタ増幅器は、ある特定の例では、第ＩＩＩ～第Ｖ族直接バンドギャップ半導体技術から構成でき、というのは、これらのデバイスによって提供される高いバンドギャップおよび電子移動度により、数ある利点の内でとりわけ、高い電子速度および高い絶縁破壊電圧が得られるからである。かくして、幾つかの実施例では、本技術的思想を第ＩＩＩ～第Ｖ族直接バンドギャップ能動型半導体デバイス、例えば、第ＩＩＩ族窒化物（アルミニウム（Ａｌ）‐、ガリウム（Ｇａ）‐、インジウム（Ｉｎ）‐、およびそれらの合金（ＡｌＧａＩｎ）を主成分とする窒化物）、ＧａＡｓ、ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＡｓなどのデバイスに利用できる。しかしながら、この原理および技術的思想は、他の半導体材料で作られたトランジスタおよび他の能動デバイスにも利用できる。

【0123】

本明細書において説明した技術的思想は、Ｓｉ上ＧａＮ（Ｓｉ上に形成されたＧａＮ）トランジスタおよびデバイス、ＳｉＣ上ＧａＮトランジスタおよびデバイス、ならびに他形式の半導体材料で具体化できる。本明細書において用いられる「窒化ガリウム材料」またはＧａＮ半導体材料という語句は、窒化ガリウムおよびその合金のうちの任意のもの、例えばとりわけ、窒化アルミニウムガリウム（Ａｌ_xＧａ_(1‐x)Ｎ）、窒化インジウムガリウム（Ｉｎ_yＧａ_(1‐y)Ｎ）、窒化アルミニウムインジウムガリウム（Ａｌ_xＩｎ_yＧａ_(1‐x‐y)Ｎ）、窒化ガリウムヒ素リン（ＧａＡｓ_aＰ_bＮ_(1‐a‐b)）、窒化アルミニウムインジウムガリウムリン（Ａｌ_xＩｎ_yＧａ_(1‐x‐y)Ａｓ_aＰ_bＮ_(1‐a‐b)）を意味している。代表的には、ヒ素および／またはリンが存在する場合には、低濃度（例えば、５重量パーセント未満）の状態である。「窒化ガリウム」またはＧａＮ半導体という用語は、窒化ガリウムを直接意味し、その合金は含まれない。

【0124】

上述した特徴、構造、または特性を任意適当な仕方で１つ以上の実施形態に組み合わせることができ、種々の実施形態において説明した特徴は、可能な場合には交換可能である。上記説明中、多くの特定の細部が本開示の実施形態を十分に理解するために提供されている。しかしながら、当業者であれば理解されるように、本開示の技術的解決策を特定の細部のうちの１つ以上がなくても実施でき、あるいは他の方法、他のコンポーネント、他の材料などを採用することができる。他の場合、周知の構造、材料、または作用は、本開示の観点を分かりにくくすることを避けるために細部が図示されておらずまたは説明されていない。

【0125】

相対的な用語、例えば、「上」、「下」、「上方」、「下方」、「頂」、「底」、「右」、「左」という用語がある特定の構造的特徴の相対的な空間関係を説明するために用いられる場合があるが、これらの用語は、実施例における方向として便宜上用いられているだけでる。理解されるべきこととして、デバイスを上下逆さまにした場合、「上方」のコンポーネントは、「下方」のコンポーネントになる。構造または特徴を別の構造または特徴「上に」位置する（または上に形成される）と記載されている場合、かかる構造は、当該構造と他の構造との間に介在する任意他の構造または特徴なしで他の構造上に直接位置する（すなわち、接触する）場合がある。構造または特徴が別の構造または特徴を「覆って」位置する（または覆って形成されている）と記載されている場合、当該構造は、これらの間に介在する他の構造または特徴が設けられた状態で、または設けられていない状態で、他の構造を覆って位置決めされる場合がある。２つのコンポーネントが互いに「結合され」と記載されている場合、当該コンポーネントは、他のコンポーネントがこれらの間に電気的に結合されるとともに介在した状態で、または設けられていない状態で、互いに電気的に結合される場合がある。２つのコンポーネントが互いに「直接結合され」と記載されている場合、当該コンポーネントは、他のコンポーネントがこれらの間に電気的に結合されていない状態で、互いに電気的に結合される場合がある。

【0126】

原文明細書において用いられている例えば“a”、“an”、“the”、“said”という用語が、１つ以上の要素およびコンポーネントの存在を指示示するために用いられている。原文明細書において用いられている“comprise”（訳文では「～を有する」としている場合が多い）、“include”（「～を含む」）、“have”（「～を備える」）、“contain”（「～を含む」）、およびこれらの変形語は、別段の指定がなければ、列挙した要素、コンポーネント成分などに加えて、非限定的に用いられており、これら用語は、追加の要素、コンポーネントなどを包含しまたは含む場合がある。「第１」、「第２」などの用語は、対象の数に対する限定ではなく、単に標識として用いられている。

【0127】

実施形態を本明細書において詳細に説明したが、かかる説明は例示である。本明細書において記載した実施形態の特徴は、代表的なものであり、変形実施形態では、ある特徴およびある要素を追加することができまたは省くことができる。加うるに、本明細書において記載した実施形態の諸観点の改造は、特許請求の範囲に記載された本発明の精神および範囲から逸脱することなく、当業者によって実施でき、本発明の範囲には、改造例および均等構造を含むよう最も広い解釈が与えられるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【国際調査報告】