知財求人 - 知財ポータルサイト「IP Force」
特表2024-512359複数の無線アーキテクチャを可能にする再構成可能なミキサ設計
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-03-19
(54)【発明の名称】複数の無線アーキテクチャを可能にする再構成可能なミキサ設計
(51)【国際特許分類】
H04B 1/44 20060101AFI20240312BHJP
【ＦＩ】
H04B1/44
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023554356
(86)(22)【出願日】2022-03-04
(85)【翻訳文提出日】2023-09-06
(86)【国際出願番号】 US2022019030
(87)【国際公開番号】W WO2022192095
(87)【国際公開日】2022-09-15
(31)【優先権主張番号】17/199,193
(32)【優先日】2021-03-11
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】591025439
【氏名又は名称】ザイリンクス インコーポレイテッド
【氏名又は名称原語表記】ＸＩＬＩＮＸ ＩＮＣＯＲＰＯＲＡＴＥＤ
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】マクグラス，ジョン・エドワード
(72)【発明者】
【氏名】モディ，ゴーラブ
(72)【発明者】
【氏名】ウェイド，ローナ
【テーマコード（参考）】
5K011
【Ｆターム（参考）】
5K011DA01
5K011DA03
5K011DA05
5K011DA27
5K011JA01
5K011KA18
(57)【要約】
本明細書の実施形態は、複数の異なる無線経路をサポートするように構成され得る複数の硬化ミキサを含むデジタルフロントエンド（ＤＦＥ）を有する集積回路について説明する。ＤＦＥは、複数のミキサにわたって処理を分散させる能力を提供し、複数のミキサは、より大きいミキサを作成するために組み合わされ同期されることができ、又は複数の離散ミキサを作成するために他の組合せで使用され得る。
【特許請求の範囲】
【請求項1】
デジタルフロントエンド（ＤＦＥ）であって、各々が複数のサブユニットを備える、硬化ロジックで実装される第１のミキサ及び第２のミキサと、
前記第１のミキサ内の前記複数のサブユニットのうちの少なくとも１つを前記第２のミキサ内の前記複数のサブユニットのうちの少なくとも１つに接続するミキサ間通信経路を形成するように構成された回路と、を備え、
前記第１のミキサ及び前記第２のミキサは、無線機のダウンリンク（ＤＬ）経路において動作するとき、前記ミキサ間通信経路を使用して単一のより大きいミキサを効果的に形成するように同期して動作するように構成されている、デジタルフロントエンド。
【請求項2】
前記第１のミキサ及び前記第２のミキサ内の前記複数のサブユニットの各々は、内部ミキサ回路をバイパスするためのバイパス経路を備え、前記ＤＬ経路で動作するとき、前記第１のサブユニット及び前記第３のサブユニットは、それぞれ、前記第２のサブユニット及び前記第４のサブユニットにデータを送信するときにそれらのバイパス経路を使用し、前記第２のサブユニット及び前記第４のサブユニットはそれらのバイパス経路を使用しない、請求項１に記載のＤＦＥ。
【請求項3】
前記第１のミキサ及び前記第２のミキサは、時分割複信（ＴＤＤ）を使用して、前記無線機の前記ＤＬ経路における動作とアップリンク（ＵＬ）経路における動作との間で切り替わるように構成される、請求項１に記載のＤＦＥ。
【請求項4】
硬化ロジックにおいて実装される第３のミキサ及び第４のミキサを更に含み、前記第３のミキサ及び前記第４のミキサは、前記第３のミキサ及び前記第４のミキサが、前記無線機の一部となるように前記第１のミキサ及び前記第２のミキサと同期されているオプションを提供し、
前記第３のミキサ及び前記第４のミキサが、第２の無線機の一部となるように、互いに同期されているが、前記第１のミキサ及び前記第２のミキサとは同期されていないオプションを提供するように構成可能である、請求項１に記載のＤＦＥ。
【請求項5】
前記第３のミキサ及び前記第４のミキサは、前記第１のミキサ、前記第２のミキサ、及び前記第３のミキサが前記無線機の一部となるように同期されているが、前記第４のミキサが前記第２の無線機の一部であるオプションを提供するように構成可能である、請求項４に記載のＤＦＥ。
【請求項6】
前記第１のミキサ及び前記第２のミキサは、前記第１のミキサ及び前記第２のミキサ内の制御可能な発振器の状態をキャプチャするように構成された状態キャプチャロジックを備え、前記第１のミキサ及び前記第２のミキサは、前記状態キャプチャロジックを使用して、前記第１のミキサ及び前記第２のミキサ内の前記制御可能な発振器間の位相オフセットを決定することと、
前記位相オフセットを使用して、前記制御可能な発振器の前記状態をミラーリングすることと、によって、前記第１のミキサ内の制御可能な発振器を使用して処理されたキャリアを前記第２のミキサに移動させるように構成されている、請求項１に記載のＤＦＥ。
【請求項7】
ＤＦＥであって、硬化ロジックにおいて実装される第１のミキサ及び第２のミキサであって、前記第１のミキサ及び前記第２のミキサは、無線機のダウンリンク（ＤＬ）経路において使用するための第１のより大きいミキサを効果的に形成するように同期して動作するように構成されている、第１のミキサ及び第２のミキサと、
硬化ロジックにおいて実装される第３のミキサ及び第４のミキサであって、前記第３のミキサ及び前記第４のミキサは、前記無線機のアップリンク（ＵＬ）経路において使用するための第２のより大きいミキサを効果的に形成するように同期して動作するように構成されている、第３のミキサ及び第４のミキサと、
を備える、ＤＦＥ。
【請求項8】
前記第１のミキサ、前記第２のミキサ、前記第３のミキサ、及び前記第４のミキサの各々は複数のサブユニットを備え、前記ＤＦＥは、前記第１のミキサ内の前記複数のサブユニットのうちの少なくとも１つを前記第２のミキサ内の前記複数のサブユニットのうちの少なくとも１つに接続するミキサ間通信経路を形成するように構成された回路を更に備え、
前記第１のミキサ及び前記第２のミキサは、前記無線機の前記ＤＬ経路において動作するとき、前記第１のより大きいミキサを形成するために前記ミキサ間通信経路を使用するように構成されている、請求項７に記載のＤＦＥ。
【請求項9】
集積回路であって、各々が複数のサブユニットを備える、硬化ロジックで実装される第１のミキサ及び第２のミキサと、
前記第１のミキサ内の前記複数のサブユニットのサブセットを前記第２のミキサ内の前記複数のサブユニットのサブセットに接続するミキサ間通信経路を形成するように構成された回路と、を備え、
前記第１のミキサ及び前記第２のミキサは、無線機のダウンリンク（ＤＬ）経路において動作するとき、前記ミキサ間通信経路を使用して単一のより大きいミキサを効果的に形成するように構成されている、
集積回路。
【請求項10】
前記ミキサ間通信経路は、前記第１のミキサ内のサブユニットの前記サブセットのうちの第１のサブユニットの出力を、前記第２のミキサ内のサブユニットの前記サブセットのうちの第２のサブユニットの入力に結合する第１の経路と、
前記第２のミキサ内のサブユニットの前記サブセットのうちの第３のサブユニットの出力を、前記第１のミキサ内のサブユニットの前記サブセットのうちの第４のサブユニットの入力に結合する第２の経路と、を備え、
前記第２のサブユニット及び前記第４のサブユニットは、前記第１の経路及び前記第２の経路上で受信されたデータを、前記ＤＦＥ内のそれぞれのデジタルアップコンバータ（ＤＵＣ）から受信されたキャリアデータと組み合わせる、請求項１若しくは８に記載のＤＦＥ、又は請求項９に記載の集積回路。
【請求項11】
前記第１のミキサ及び前記第２のミキサ内の前記複数のサブユニットの各々は、内部ミキサ回路をバイパスするためのバイパス経路を備え、前記ＤＬ経路で動作するとき、前記第１のサブユニット及び前記第３のサブユニットは、それぞれ、前記第２のサブユニット及び前記第４のサブユニットにデータを送信するときにそれらのバイパス経路を使用し、前記第２のサブユニット及び前記第４のサブユニットはそれらのバイパス経路を使用しない、請求項１０に記載の集積回路。
【請求項12】
前記第１のミキサ及び前記第２のミキサは、時分割複信（ＴＤＤ）を使用して、前記無線機の前記ＤＬ経路における動作とアップリンク（ＵＬ）経路における動作との間で切り替わるように構成される、請求項９に記載の集積回路。
【請求項13】
前記ＵＬ経路で動作するとき、前記第１のミキサ及び前記第２のミキサは、通信するために前記ミキサ間通信経路を使用しない、請求項８に記載のＤＦＥ又は請求項９に記載の集積回路。
【請求項14】
前記第１のミキサ及び前記第２のミキサは各々、少なくとも１つの制御可能な発振器を備え、前記ＤＬ経路及び前記ＵＬ経路における動作間で切り替えるとき、前記第１のミキサ及び前記第２のミキサ内の前記制御可能な発振器のＤＬ状態及びＵＬ状態が維持される、請求項３に記載のＤＦＥ又は請求項９に記載の集積回路。
【請求項15】
前記第１のミキサ及び前記第２のミキサは各々、少なくとも１つの制御可能な発振器を備え、前記ＤＬ経路及び前記ＵＬ経路における動作間で切り替えるとき、前記第１のミキサ及び前記第２のミキサ内の前記制御可能な発振器のＤＬ状態及びＵＬ状態が維持され、前記ＤＬ状態は、前記制御可能な発振器の前記ＵＬ状態とは異なる周波数又は位相を有する、請求項３に記載のＤＦＥ又は請求項９に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の例は、概して、プログラマブルロジックにおいて実装されるミキサの柔軟性を提供する、硬化回路（hardened circuitry）において実装される再構成可能なミキサ設計に関する。
【背景技術】
【0002】
現代の無線システムでは、無線データ経路のいくつかの可能な組合せが存在する。例えば、４Ｇ／５Ｇでは、ＬＴＥ、ＦＲ１、及びＦＲ２帯域があり、それらの各々は、複数の個々のコンポーネントキャリア（ＣＣ又はチャネル）、変動するキャリア帯域幅、及び複数のアンテナを必要とし得る。いくつかの例示的な組合せは、８つのアンテナ上で８つのキャリアをサポートする１つの無線機、４つのアンテナ上で８つのキャリアを各々サポートする２つの無線機、より少ないより広い帯域幅のキャリア、及び２つの無線機が異なる帯域幅、異なる数のキャリア、又は異なる数のアンテナを有し得る混合構成である。
【0003】
現在、デジタルフロントエンド（ＤＦＥ）がこれらの異なる無線データ経路の全てをサポートするために、ＤＦＥは、典型的には、プログラマブルロジックに実装されたミキサを含む。これは、顧客が選択した特定の無線データ経路を可能にするようにミキサを構成する柔軟性を顧客に与える。しかしながら、プログラマブルロジックを使用してミキサを実装することは、硬化回路を使用して実装されるミキサよりも大きな面積及び電力コストを招く。すなわち、プログラマブルロジックを使用して実装されたミキサは、異なる無線データ経路構成を可能にするための柔軟性を提供するが、硬化されたミキサと比較してより大きな面積及び電力消費を犠牲にする。
【発明の概要】
【0004】
一実施形態は、各々が複数のサブユニットを備える、硬化ロジックで実装される第１及び第２のミキサと、第１のミキサ内の複数のサブユニットのうちの少なくとも１つを第２のミキサ内の複数のサブユニットのうちの少なくとも１つに接続するミキサ間通信経路を形成するように構成された回路と、を備えるデジタルフロントエンド（ＤＦＥ）を説明する。更に、第１のミキサ及び第２のミキサは、無線機のダウンリンク（ＤＬ）経路において動作するとき、ミキサ間通信経路を使用して単一のより大きいミキサを効果的に形成するように同期して動作するように構成されている。
【0005】
本明細書で説明される別の実施形態は、ＤＰＥであり、硬化ロジックにおいて実装される第１のミキサ及び第２のミキサであって、第１のミキサ及び第２のミキサは、無線機のダウンリンク（ＤＬ）経路において使用するための第１のより大きいミキサを効果的に形成するように同期して動作するように構成されている、第１のミキサ及び第２のミキサと、硬化ロジックにおいて実装される第３のミキサ及び第４のミキサであって、第３のミキサ及び第４のミキサは、無線機のアップリンク（ＵＬ）経路において使用するための第２のより大きいミキサを効果的に形成するように同期して動作するように構成されている、第３のミキサ及び第４のミキサと、を含む。
【0006】
本明細書で説明する別の実施形態は、集積回路であり、各々が複数のサブユニットを備える、硬化ロジックで実装される第１及び第２のミキサと、第１のミキサ内の複数のサブユニットのサブセットを第２のミキサ内の複数のサブユニットのサブセットに接続するミキサ間通信経路を形成するように構成された回路と、を含む。第１のミキサ及び第２のミキサは、無線機のダウンリンク（ＤＬ）経路において動作するとき、ミキサ間通信経路を使用して単一のより大きいミキサを効果的に形成するように構成されている。
【0007】
上記の特徴が詳細に理解され得るように、上記で簡潔に要約されたより具体的な説明が、例示的な実装形態を参照することによって行われ得、それらの実装形態のうちのいくつかが添付の図面に示される。しかしながら、添付の図面は、典型的な例示の実装形態のみを示しており、したがって、その範囲を限定するものと見なされるべきではないことに留意されたい。
【図面の簡単な説明】
【0008】
【図1】一例による、ダウンリンク無線経路におけるミキサを有するＤＦＥのブロック図である。
【図2】一例による、アップリンク無線経路におけるミキサを有するＤＦＥのブロック図である。
【図3】一例による、アンテナサブユニット間でデータを共有するダウンリンク無線経路内のミキサを示す。
【図4】一例による、ＤＦＥ内のミキサ内の様々な回路を示す図である。
【図10】一例による、ＤＦＥ内のミキサ間でキャリアを移動させるためのフローチャートである。
【図11A】一例による、プログラマブルＩＣを示すブロック図である。
【図11B】一例による、プログラマブルＩＣのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の実装形態を示す。
【図11C】一例による、マルチ集積回路（ＩＣ）プログラマブルデバイスを示すブロック図である。
【発明を実施するための形態】
【0009】
様々な特徴が、図面を参照して以下に記載される。図面は縮尺どおりに描かれている場合もあるし、描かれていない場合もあり、同様の構造又は機能の要素は、図面全体を通して同様の参照番号によって表されていることに留意されたい。図面は、特徴の説明を容易にすることのみを意図していることに留意されたい。それらは、明細書の網羅的な特徴として、又は特許請求の範囲に対する限定として意図されていない。加えて、図示された例は、示された全ての態様又は利点を有する必要はない。特定の実施例に関連して説明される態様又は利点は、必ずしもその実施例に限定されず、そのように例解されていない場合、又はそのように明示的に説明されていない場合であっても、任意の他の実施例において実施することができる。
【0010】
本明細書の実施形態は、複数の異なる無線経路をサポートするように構成され得る複数の硬化ミキサを含むＤＦＥを有する集積回路について説明する。更に、ミキサの固有の柔軟なアーキテクチャにより、ダウンリンク（ＤＬ）とアップリンク（ＵＬ）との間の動的な切り替えがサポートされる。更に、硬化されたミキサは、顧客ユースケースを拡張するために、集積回路内のプログラマブルロジック（例えば、プログラマブルファブリック）からの追加の無線チャネルを活用することができる。更に、数値制御発振器（ＮＣＯ）及び複素乗算器（ＣＭ）などの基本ブロックは、集積回路のサイズ及び顧客ユースケースに基づいてスケーリングすることができるので、設計はスケーラブルである。ＤＦＥはまた、複数のミキサにわたって処理を分散させる能力を提供し、複数のミキサは、より大きいキャリア／アンテナミキサを作成するために組み合わされ同期されることができ、又は複数の離散キャリア／アンテナミキサを作成するために他の組合せで使用され得る。
【0011】
図１は、一例による、ＤＬ１０５無線経路内にミキサ１２５を有する集積回路（ＩＣ）内のＤＦＥ１００のブロック図である。図１のＤＦＥ１００は、８つのアンテナをサポートするための２つのＤＬ１０５経路を含む。すなわち、ＤＬ１０５Ａはアンテナ０～３をサポートし、ＤＬ１０５Ｂはアンテナ４～７をサポートする。しかしながら、以下で説明されるように、図１に示される同じ回路は、ＵＬ無線経路として機能するように、又は時分割複信（ＴＤＤ）を使用してＤＬ経路及びＵＬ経路の両方として機能するように構成され得る。
【0012】
ＤＬ１０５は、前処理回路１１０、チャネルフィルタ１１５、デジタルアップコンバータ（ＤＵＣ）１２０、ミキサ１２５、後処理回路１３５、及びプログラマブルロジック（ＰＬ）１４０の２つのコピーを含む。ＤＬ１０５は４つのアンテナにサービスを提供するように構成されるが、これは単に例示の目的のためである。ＤＦＥ１００は、８つより少ないアンテナ又は８つより多いアンテナにＤＬリンクを提供するための回路を含むことができる。
【0013】
図示されていないが、前処理回路１１０Ａ及び１１０Ｂは、アンテナ０－３からアナログ信号を受信する。前処理回路１１０は、いかなる特定の回路にも限定されず、周波数領域バッファ、変換（例えば、ＦＦＴ及びＩＦＦＴ）を実行するための回路、及び時間領域バッファなどのハードウェア構成要素を含むことができる。前処理回路１１０のいくつかは、硬化ロジック、ＰＬ、又は両方の組合せを使用して実装され得る。本明細書の実施形態は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又はＰＬと硬化回路との混合を有するシステムオンチップ（ＳｏＣ）など、いくつかのＰＬを含む集積回路から利益を得ることができるが、本明細書で説明する特徴は、ＰＬを有さない特定用途向け集積回路（ＡＳＩＣ）で使用することができる。ＰＬ（例えば、プログラマブルファブリック）は、図１の様々な要素間の接続を再構成する際に柔軟性を提供するが、この柔軟性は、スイッチ及びマルチプレクサなどのルーティング要素を有するＡＳＩＣにおいて提供することができる。
【0014】
前処理回路１１０によって提供される信号は、チャネルフィルタ１１５において受信される。この例では、チャネルフィルタ１１５Ａはキャリア０～３に対応する信号をフィルタリングし、チャネルフィルタ１１５Ｂはキャリア４～７に対応する信号をフィルタリングする。図示されていないが、ＤＬ１０５Ｂは、ＤＬ１０５Ａと同じキャリア（すなわち、キャリア０～７）上で送信されたデータを受信するが、データは、アンテナ０～３ではなくアンテナ４～７を使用して受信される。しかしながら、図１の回路の他の構成は、異なる無線経路構成をサポートすることが可能であり、そのうちのいくつかが以下の図５～図９に示される。例えば、図１は、８つのキャリアを介してデータを受信する８つのアンテナを有する単一の無線機のためのＤＦＥ１００を形成するＤＬ１０５Ａ及び１０５Ｂを示しているが、ＤＦＥ１００は、より多くのキャリア（及びキャリア当たりより少ない帯域幅）を有する単一の無線機、より少ないキャリア（しかし、より多くのキャリアあたりの帯域幅）を有する単一の無線機、又は複数の無線機をサポートするように再構成され得る。
【0015】
ＤＵＣ１２０は、チャネルフィルタ１１５からフィルタリングされた信号を受信し、アップコンバートされた信号をミキサ１２５に提供する。本明細書の実施形態の１つの利点は、ミキサが、複数の無線機を可能にするために独立して動作することができるか、又は図１の場合のように、より大きい無線機を形成するために互いに同期して動作することができる、別個の独立したミキサ１２５に分離されることである。一実施形態では、ミキサ１２５は、それ自体の独立クロック、独立リセット信号、及び独立入力／出力を有する。更に、ミキサ１２５は、異なるサンプルレートを有することができる。しかしながら、他方では、ミキサ１２５は、図１に示されるように、同じクロック及び従属入力／出力を有するように同期されることができ、したがって、より大きい無線機をサポートするために、より大きいミキサ（例えば、同期されるより多くのチャネルを伴うミキサ）として使用されることができる。以下で説明するように、ミキサ１２５内の発振器の状態は、単一のより大きいミキサとして効果的に動作することができるように同期させることができる。
【0016】
より大きいミキサとして効果的に動作するために、ＤＦＥ１００は、ミキサ１２５がデータを共有することを可能にするミキサ間通信経路１３０を含む。そうすることによって、ＤＬ１０５は、ミキサ１２５がデータを共有することができなかった場合よりも効果的に大きい無線機（例えば、より多くのアンテナ、より多くのキャリア、又はより多くの帯域幅）として動作することが可能になる。ミキサ間通信経路１３０は、ＰＬ、又はＡＳＩＣの場合には硬化ルーティング要素を使用して実装することができる。ミキサ間通信経路１３０は、図３においてより詳細に説明される。
【0017】
ミキサ１２５は、オプションであるＰＬ１４０にも結合される。一実施形態では、ＰＬ１４０は、キャリア生成又は処理のために使用され、ミキサ１２５がＤＬ１０５の一部として使用されているとき、ＰＬ１４０は、混合される入力を提供する。一般に、ミキサ１２５は、複数のキャリアを混合して、各アンテナごとに複合出力を形成する。
【0018】
この例では、ミキサ１２５Ａは、アンテナのうちの２つ（例えば、アンテナ０及び１）に対応するデータを後処理回路１３５Ａに出力し、ミキサ１２５Ｂは、他の２つのアンテナ（例えば、アンテナ２及び３）に対応するデータを後処理回路１３５Ｂに出力する。本明細書の実施形態は、等化器、Ｉ／Ｑ不均衡補正回路、自動利得制御、デジタルアナログ変換器（ＤＡＣ）、アナログデジタル変換器（ＡＤＣ）などを含むことができる任意の特定のタイプの後処理回路１３５に限定されない。
【0019】
後処理回路１３５の出力は、ＤＦＥ１００を含むＩＣ内の異なる構成要素に送信することができる。この例では、ＤＦＥ１００が４つの独立したミキサ１２５（各ＤＬ１０５に２つ）を含むという事実にもかかわらず、ＤＬ１０５Ａ及び１０５Ｂは単一の無線機として機能する。言い換えれば、ＤＬ１０５内のミキサ１２５を同期させ、ミキサ間通信経路１３０を使用することによって、それらは、８つのキャリアをサポートする８つのアンテナを有する無線機のためのＤＦＥ１００として働くことができる。
【0020】
図２は、一例による、ＵＬ２０５無線経路内にミキサを有するＤＦＥ１００のブロック図である。図２のＤＦＥ１００は、２つの可能な例を表す。一例では、図２の回路を図１の回路と組み合わせて単一のＤＦＥ１００を形成することができ、図１の回路１の回路は無線機のＤＬを形成し、図２の回路は同じ無線機のＵＬを形成する。更に、図１及び図２は、同じ回路（例えば、前処理回路１１０、チャネルフィルタ１１５、ＤＵＣ１２０、ミキサ１２５、後処理回路１３５、及びＰＬ１４０）が、同じ無線機のためのＤＬ及びＵＬの両方を形成するために使用される実施形態を示す。この例では、図１は、回路がＤＬ機能を実行するときを示し、図２は、同じ回路がＵＬ機能を実行するときを示す。その場合、任意の所与の時点において、図１及び図２の回路がＤＬ又はＵＬのいずれか一方の機能のみを実行しており、両方の機能を実行していない場合に、ＴＤＤを使用することができる。しかしながら、そうするために、ミキサ１２５中のＮＣＯの状態は、ミキサ１２５がＤＬの一部であることからＵＬの一部であることに、及びその逆に切り替わることを可能にするように維持（例えば、追跡）される必要がある。これについては、図４でより詳細に説明する。
【0021】
一般に、図２のＵＬ２０５は、図１のＤＬ１０５とは逆に動作する。ＤＦＥ１００と同じＩＣ内の他の構成要素は、アンテナ０～７上で送信されるべきデータを後処理回路１３５に送信することができる。（ＤＬにおいてサービス提供するときのミキサ１２５の目的である）信号を一緒に混合する代わりに、ミキサ１２５は、信号を分離（又は抽出）する。すなわち、ＤＬにおいて機能するときに複数のキャリアを混合する代わりに、ＵＬ２０５において動作するときのミキサ１２５は、各アンテナ入力を取得し、信号を複数のキャリア出力に分割（抽出）する。この例では、ミキサ１２５は、抽出プロセスを支援するためにＰＬ１４０にデータを送信する。更に、ミキサ１２５がＵＬ２０５の一部である場合、入力信号を抽出して複数のキャリア出力を形成するためにミキサ間通信経路を使用する必要がない場合がある。言い換えれば、図１のミキサ間通信経路１３０は、ミキサ１２５がＤＬにあるときのみ、及び複数のミキサがより大きいミキサとして効果的に動作するように構成されるときのみ、使用され得る。それにもかかわらず、図１と同様に、ミキサ１２５は、ＵＬ経路で動作するときに同期され、したがって、単一のより大きいミキサのように機能し、したがって、より大きい無線機をサポートすることができる。
【0022】
結果として生じるキャリアデータは、ＤＵＣ１２０、チャネルフィルタ１１５、及び前処理回路１１０に提供され、次いで、アンテナ０～７によって送信される信号を提供する。
【0023】
図３は、一例による、アンテナサブユニット間でデータを共有するＤＬ無線経路内のミキサ１２５を示す。図３は、図１に示されたＤＬにおいて使用されているミキサ１２５Ａ及び１２５Ｂの更なる詳細を提供する。示されるように、各ミキサ１２５は、４つのアンテナサブユニット３０５（図４により詳細に示される）を含むが、他の実施形態では、より多くの又はより少ないサブユニット３０５を有してもよい。この例における各アンテナサブユニット３０５は、異なるキャリアに対応する入力を受信する。再び図１を参照すると、ミキサ１２５Ａは、ＤＵＣ１２０Ａからキャリア０～３に対応する信号を受信し、ミキサ１２５Ｂは、ＤＵＣ１２０Ｂからキャリア４～７に対応する信号を受信するが、これは一例に過ぎない。
【0024】
上述したように、ミキサ１２５は、キャリアを混合して各アンテナのための複合出力を形成するように連携して動作する。これは、ミキサを同期させることによって行われ、これは、ミキサを同時にリセットし、同期されたクロック及びサンプリングレートを使用して、並びにミキサ間通信経路１３０を使用してミキサを動作させることによって達成することができる。
【0025】
図示のように、各ミキサ１２５内のサブユニット３０５のうちの２つの出力は、他方のミキサ１２５内のサブユニット３０５のうちの２つの入力として使用される。すなわち、ミキサ１２５Ａにおけるアンテナサブユニット３０５Ｃ及び３０５Ｄの出力は、それぞれ、ミキサ１２５Ｂにおけるアンテナサブユニット３０５Ｅ及び３０５Ｆへの入力である。同様に、ミキサ１２５Ｂにおけるアンテナサブユニット３０５Ｇ及び３０５Ｈの出力は、それぞれ、ミキサ１２５Ｂにおけるアンテナサブユニット３０５Ａ及び３０５Ｂへの入力である。ミキサ間通信経路１３０は、異なるミキサ１２５内のアンテナサブユニット３０５が、混合機能の一部として互いに通信することを可能にする。これらの経路１３０は、ＰＬファブリック又は複数のルーティング要素（例えば、スイッチ及びマルチプレクサ）などの回路を使用して実装されることができる。
【0026】
次いで、他のサブユニットの出力を受信するアンテナサブユニット３０５は、それらのキャリアをそれ自体の受信キャリアと混合して、各アンテナに対するそれぞれの出力を生成する。すなわち、アンテナサブユニット３０５Ａはアンテナ０に対応する出力を提供し、アンテナサブユニット３０５Ｂはアンテナ１に対応する出力を提供し、アンテナサブユニット３０５Ｅはアンテナ２に対応する出力を提供し、アンテナサブユニット３０５ＦはアンテナＦに対応する出力を提供する。一実施形態では、他のサブユニット３０５に出力を提供するミキサ１２５内のアンテナサブユニット３０５は、受信データを処理しない。図４に示されるように、サブユニット３０５は、バイパス経路を含むことができ、したがって、ミキサが、より大きいミキサを形成するためにミキサ間通信経路１３０を使用する必要があるとき、サブユニット３０５内の混合回路（すなわち、サブユニット３０５Ｂ～Ｃ及び３０５Ｇ～Ｈ）をバイパスすることができる。
【0027】
図４は、一例による、ＤＦＥ１００内のミキサの様々な回路を示す。この例では、ＤＦＥ１００は、各々が５つのミキササブユニット４０５と４つのアンテナサブユニット３０５とを有する４つのミキサ１２５Ａ～Ｄを含む。図４は、ミキサがＤＬの一部として使用され（実線で示される）、ＤＬにおいてバイパスされ（破線によって示される）、ＵＬの一部として使用される（点線によって示される）ときにミキサ１２５Ａにおいて後続する経路データを示す。
【0028】
ＤＬ経路の一部として構成されるとき、ミキササブユニット４０５は、ＤＵＣ（図示せず）からキャリアデータを受信する。サブユニット４０５内の回路によって処理されて、個々のキャリアを関連するＮＣＯ４１０と混合し、次いで任意選択で信号を得た後、サブユニット４０５は、サブユニット４０５の出力を合計してアンテナサブユニット３０５に供給する個々のアンテナ信号を生成する加算器回路にデータを転送する。ミキサ１２５Ａが独立して動作している（すなわち、より大きいミキサを効果的に形成するためにＤＦＥ１００内の別のミキサ１２５と同期されていない）場合、アンテナサブユニット３０５は、加算されたデータを処理し、１つ以上のアンテナのための出力を生成するために、示された回路を使用する。
【0029】
しかしながら、ミキサ１２５ＡがＤＦＥ１００内の別のミキサ１２５と同期されるとき、ミキサ間通信経路（ここでは図示せず）は、ミキサ１２５Ａ内のアンテナサブユニット３０５のうちのいくつかが別のミキサ１２５内のアンテナサブユニット３０５からデータを送信及び受信することができるように使用される。例えば、アンテナサブユニット３０５Ａが、異なるミキサ１２５内のアンテナサブユニットにデータを出力すると仮定すると、加算器回路から受信されたデータは、ミキサ回路を迂回するバイパス経路４３０をたどり、ミキサ間通信経路を使用して、図３に示すような異なるミキサ内のアンテナサブユニットに送信される。
【0030】
代替的に、アンテナサブユニット３０５Ａは、異なるミキサ内のアンテナサブユニットから入力データを受信し得る。このデータは、ｍｕｘ４４０によって受信され、次いで、ミキササブユニット４０５から受信されたサブユニット３０５のキャリア信号と組み合わされる。次に、この結合された信号は、実線で示すように、アンテナサブユニット３０５Ａ内のミキサ回路によって処理される。アンテナサブユニット３０５Ａの出力は、図３に示されるようなアンテナのうちの１つ以上に対応し得る。
【0031】
ＵＬ経路の一部として構成されるとき、ミキササブユニット４０５は、後処理回路（例えば、図１の後処理回路１３５）からデータを受信する。複合アンテナ入力から個々のキャリアを混合（抽出）するためにサブユニット４０５内の回路によって処理された後、サブユニット４０５は、点線に沿ってフリップフロップ（ＦＦ）４４５にデータを転送する。次に、ＦＦ４４５は、更なる処理のためにデータをＤＵＣ（図示せず）に出力する。このようにして、図４は、ＤＬ及びＵＬの一部であるときのミキサ１２５を通る様々なデータフローを示す。
【0032】
サブユニット４０５及び３０５に加えて、ミキサ１２５は、複数のＮＣＯ４１０も含む。一実施形態では、ＮＣＯ４１０は、状態を維持するミキサ１２５内の唯一の回路である。ＮＣＯ４１０の状態を維持することは、ミキサ１２５がＤＬ及びＵＬでの動作から前後に切り替わるときに有用である。ＤＬモード及びＵＬモードから切り替わるとき、ＵＬキャリアは、ＤＬキャリアとは異なるＮＣＯ周波数及び／又は位相を有し得、したがって、ＮＣＯが異なる状態を有することを必要とする。図示のように、ＮＣＯ４１０は、ミキサ１２５がＤＬ経路の一部であるときに使用されるＤＬ状態４２０と、ミキサ１２５がＵＬ経路の一部であるときに使用されるＵＬ状態４２５とを有する位相アキュムレータ４１５を有する。このようにして、ミキサ１２５は、ＮＣＯ４１０の位相アキュムレータ４１５において維持された状態を使用してＵＬとＤＬとの間で切り替えることができる。結果として、同じ回路（すなわち、同じＮＣＯ）が、それらの状態を保存及び変更することによって、ＵＬ及びＤＬの両方のために使用されることができる。ミキサ１２５内の他の回路（例えば、サブユニット３０５及び４０５）は、ＤＬ経路における動作とＵＬ経路における動作との間で切り替えるために状態を維持する必要がない場合がある。
【0033】
また、複数のミキサがより大きいミキサとして動作するように同期されるとき、ミキサ内のＮＣＯ４１０は、同じ（例えば、ミラーリングされた）状態を有し得る。ミキサ１２５は、ＮＣＯ４１０が同じ状態を有するように同時にリセットすることができる。複数のミキサ１２５内のＮＣＯ４１０は、それらがロックステップで動作することを確実にするために同じ周波数を有するようにプログラムされ得る。
【0034】
更に、クロックゲーティング及び位相リセットなどのリアルタイム相互作用を含む、各個々のＮＣＯ４１０の柔軟な制御、プログラミング、及び同期が提供される。ミキサ１２５内の使用されていないチャネルは全て電源が切られる。ミキサ１２５はまた、前のステージのタイムスライシングパターン（例えば、４キャリア４アンテナ無線機）が、入力キャリアが各アンテナにわたって「繰り返される」ことを意味するという事実を利用し得る。例えば、アンテナ０、１、２及び３に対してキャリア０が存在する。これは、単一のＮＣＯ４１０が、これらの４つの入力／出力ストリームのための混合周波数を生成するために使用され得ることを意味し、これは、面積及び省電力戦略である。
【0035】
更に、１つのミキサ１２５内のＮＣＯ４１０の状態を維持し、異なるミキサ１２５内のＮＣＯ４１０にコピーすることができる。これは、キャリアを１つのミキサから別のミキサに移動させるときに有用であり、これについては図１０でより詳細に説明する。
【0036】
図５～図９は、一例による、図４のミキサ１２５の異なる無線経路構成を示す。図５は、８×８ ＦＲ１ ２００Ｍｈｚ ４キャリア４アンテナ無線機を形成するために相互動作する４つのミキサ１２５を示す。この実施形態では、ミキサ１２５は、下流処理が１００ＭＨｚで実行される８つのアンテナを有する１つの無線機を形成するために（ミキサ１２５内のＮＣＯと共に）同期される。８つのキャリアのデータは、各ミキサ１２５で共有される。
【0037】
図６は、８つのアンテナを有するが４つのキャリアのみを有する単一の無線機を形成するために相互動作するミキサ１２５を示す。しかしながら、キャリアの各々は、図５に示される無線機のためのＤＦＥ内のキャリアよりも大きい帯域幅（２００ＭＨｚ）を有する。図５では、ミキサ１２５はミキサ間通信経路に依存するが、図６では、各ミキサ１２５が図４に示されるように４つのサブユニット（例えば、４つのミキサ及びアンテナサブユニット）を有し、したがって、別のミキサ内のアンテナサブユニットとデータを共有することなく４つのキャリアを混合することができるので、ミキサ１２５はデータを共有する必要がない。
【0038】
図７は、各ミキサが８つのキャリアを処理する単一の無線機をサポートするために相互動作するミキサ１２５を示す。この例では、チャネルは、ミキサ１２５の入力に２つのアンテナがあるが、出力には１つしかないように、左側に割り振られる。
【0039】
図８は、２つの別個の無線機のためのＤＦＥを形成する４つのミキサ１２５を示す。第１の無線機は、ミキサ１２５Ａ及び１２５Ｂ（同期される）によってサポートされ、第２の無線機は、ミキサ１２５Ｃ及び１２５Ｄ（同期される）によってサポートされる。これは、ＤＦＥ内に複数の独立したミキサブロックを有することの１つの利点を示す。ＤＦＥ内の全てのミキサ１２５は、図５～図７に示されるように１つの無線機のための単一のミキサを形成するように同期され得るか、又はミキサのサブセットは、図８の場合のように異なる無線機をサポートするために他のミキサとは独立して動作するように同期され得る。ここで、ミキサ１２５Ａ及び１２５Ｂは、４つのアンテナ及び８つのキャリアを有する第１の無線機の一部であり、ミキサ１２５Ｃ及び１２５Ｄは、４つのアンテナ及び８つのキャリアを有する第２の無線機の一部である。これにより、ミキサ１２５Ａとミキサ１２５Ｂとが同期し、ミキサ１２５Ｃとミキサ１２５Ｄとが同期する。しかしながら、同期されたミキサ対の周波数及びサンプリングレートは異なってもよい。
【0040】
図９は、同じＤＦＥ内のミキサ１２５が別個の無線機の一部であり得る別の例を示す。ここで、ミキサ１２５Ａ～Ｃは、４つのアンテナ及び１２個のキャリアを有する第１の無線機を形成するように同期され、相互動作し、ミキサ１２５Ｄは、４つのアンテナ及び４つのキャリアを有する第２の無線機の一部である。したがって、図９は、ミキサ１２５の非対称な割り当てを示す。この例では、第１の無線機は３００ＭＨｚの帯域幅を有し、第２の無線機は１００ＭＨｚのみを有する。
【0041】
更に、第１の無線機を形成する３つのミキサ１２５Ａ～Ｃの出力がミキサ１２５内で加算されることが可能でない場合がある。これは、ＰＬにおいて実装され得る外部加算器９０５及び９１０を使用して行われ得る。しかしながら、別の実施形態では、ミキサ１２５は、硬化ロジックを使用してミキサ１２５内で合計を実行するのに十分な内部加算器を有し得る。
【0042】
したがって、図５～図９は、ＰＬ内に実装されたミキサと同様の柔軟性を有するＤＦＥ内の硬化された独立ミキサ１２５を示す。すなわち、ミキサ１２５は、１つ又は複数の無線機をサポートするために、同期して、又は独立して動作するように再構成され得る。したがって、ミキサ１２５は、ＰＬによって提供される柔軟性を失うことなく、ＰＬにおいて実装されるミキサに対して空間を節約する。更に、ミキサ１２５内の未使用チャネルを非アクティブ化することができ、これにより電力が節約される。
【0043】
図１０は、一例による、ＤＦＥ内のミキサ間でキャリアを移動させるための方法１０００のフローチャートである。ブロック１００５において、システム又はユーザは、ＤＦＥ内の宛先ミキサに移動するキャリアを識別する。例えば、現在キャリアにサービスを提供しているソースミキサの下流の処理リソースが過負荷になる可能性がある。システムは、過負荷のリソースを識別し、過負荷でない処理リソースを識別することができる。次いで、システムは、方法１０００を使用して、オーバーロードされていないリソースに接続された宛先ミキサを通してキャリアデータを再ルーティングすることができる。
【0044】
しかしながら、単にキャリアを宛先ミキサに再ルーティングすることは、ミキサ内のＮＣＯが同期されない可能性があるので、データ破損をもたらす可能性がある。上記で説明したように、ＮＣＯは、例えば、ミキサがＤＬ経路とＵＬ経路の一部であることの間で切り替わるときに追跡され得る状態を有する。宛先ミキサ内のＮＣＯがそのキャリアに現在サービスを提供しているＮＣＯと同じ状態を有することなく、キャリアが宛先ミキサに移動される場合、データが破損する可能性がある。このデータ破損は、移動がシームレスでないことを意味し得る。方法１０００は、宛先ミキサ内のＮＣＯが、ソースミキサ内のキャリアに現在サービス提供しているＮＣＯと同じ状態を有することを保証することによって、この潜在的な問題を回避する。
【0045】
ブロック１０１０において、システムは、宛先ミキサ内の未使用ＮＣＯを識別する。すなわち、宛先ミキサは、ミキサ機能を実行するために現在使用されていない少なくとも１つのＮＣＯを有することができる。
【0046】
ブロック１０１５において、システムは、使用されていないＮＣＯを、ソースミキサ内のキャリアにサービス提供するＮＣＯと同じ周波数で動作させる。したがって、両方のＮＣＯは、ここで同じ周波数で動作する。しかしながら、これは、２つのＮＣＯが同じ状態を有することを意味するものではなく、それは、ＮＣＯが異なる位相を有することもあるからである。
【0047】
ブロック１０２０において、ソースミキサ及び宛先ミキサは、ＮＣＯの位相をキャプチャする。一実施形態では、ミキサは、ＮＣＯの現在の位相を識別する状態キャプチャロジックを有する。各ミキサ（すなわち、現在キャリアを搬送しているソースミキサ並びに宛先ミキサ）は、このロジックを使用してＮＣＯの状態又は位相をキャプチャすることができる。
【0048】
ブロック１０２５において、システムは、２つのＮＣＯ間の位相オフセットを決定する。すなわち、システムは、位相オフセットを定義する２つのＮＣＯ間のデルタ位相を決定する。
【0049】
ブロック１０３０において、システムは、位相オフセットを未使用のＮＣＯにプログラムし、その状態が現在キャリアにサービス提供しているＮＣＯの状態と一致するようにする。ＮＣＯは、同じ周波数及び位相を有するので、ここで同期される。
【0050】
ブロック１０３５において、システムは、キャリアをソースミキサから宛先ミキサに移動させる。新しいＮＣＯは古いＮＣＯと同じ状態を有するので、この移動はユーザの観点からシームレスであり、キャリアデータは中断されない。一実施形態では、キャリアは、ソースミキサと宛先ミキサの両方に同じデータを注入することによってソースミキサと宛先ミキサとの間で移動され、出力信号が伝搬すると、ソースをスイッチオフし、宛先ミキサが下流システムを駆動することを可能にする。次いで、新しいミキサは、更なる処理のために、キャリア内のデータをその下流処理リソースに転送することができる。このようにして、キャリア（又はチャネル）をミキサ間でシームレスに移動させて、利用可能な処理リソースを利用することができる。
【0051】
方法１０００は、２つの異なるミキサ間でキャリアを移動させる文脈で説明されるが、所望であれば、同じプロセスを使用して、同じミキサ内のＮＣＯ間の状態をミラーリングすることができる。
【0052】
図１１Ａは一例による、プログラマブルデバイス１を示すブロック図である。プログラマブルデバイス１は、プログラマブルロジック（ＰＬ）３（プログラマブルファブリックとも呼ばれる）、入力／出力（ＩＯ）回路６８、シリアル送受信機６７、信号変換回路６６、硬化回路９０、構成ロジック２５、及び構成メモリ２６を含む。プログラマブルデバイス１は、不揮発性メモリ２７、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）２８、及び他の回路２９などの外部回路に結合することができる。様々な例では、プログラマブルデバイス１は、処理システム（ＰＳ）２、ネットワークオンチップ（ＮＯＣ）５５、データ処理エンジン（ＤＰＥ）アレイ５６、周辺相互接続６１、周辺回路６２、及びダイ間相互接続回路６４を更に含む。
【0053】
ＰＬ３は、ロジックセル３０、サポート回路３１、及びプログラマブル相互接続３２を含む。ロジックセル３０は、複数の入力の一般的なロジック機能を実装するように構成することができる回路を含む。サポート回路３１は、デジタル信号プロセッサ、メモリなどの専用回路を含む。ロジックセル及びサポート回路３１は、プログラマブル相互接続３２を使用して相互接続することができる。ロジックセル３０をプログラムし、サポート回路３１のパラメータを設定し、プログラマブル相互接続３２をプログラムするための情報は、構成ロジック２５によって構成メモリ２６に記憶される。構成ロジック２５は、不揮発性メモリ２７又は任意の他のソース（例えば、ＤＲＡＭ ２８又は他の回路２９）から構成データを取得することができる。いくつかの例において、構成ロジック２５は、プラットフォーム管理コントローラ（ＰＭＣ）７２を含む。ＰＭＣ７２は、ＰＬ３、ＰＳ２、ＮｏＣ５５、ＤＰＥアレイ５６、信号変換回路６６、硬化回路９０などのプログラマブルデバイス１のサブシステムをブート及び構成するように構成される。
【0054】
ＩＯ回路６８は、ＰＬ３、ＰＳ２などのプログラマブルデバイス１のサブシステムのための外部インタフェースを提供する。いくつかの例では、ＩＯ回路６８は、外部メモリ（例えば、ＤＲＡＭ２８）とインタフェースするように構成されたメモリコントローラ７０を含む。他の接続回路は、周辺相互接続６１、周辺回路６２、及びダイ間相互接続回路６４を含むことができる。周辺インターコネクト６１は、ＰＣＩｅ（Peripheral Component Interconnect Express）回路などのバスインタフェース回路を含む。周辺回路６２は、ＵＳＢ（Universal Serial Bus）ポート、イーサネット（登録商標）ポート、ＵＡＲＴ（Universal Asynchronous Transceiver）ポート、ＳＰＩ（Serial Peripheral Interface）ポート、ＧＰＩＯ（汎用ＩＯ）ポート、ＳＡＴＡ（Serial Advanced Technology Attachment）ポートなどを含む。ダイ間相互接続回路６４は、（例えば、プログラマブルデバイス１がマルチダイ集積回路パッケージ内の１つのダイであるときのために）他のプログラマブルデバイス内のダイ間相互接続回路のようにインタフェースするように構成された回路を含む。シリアル送受信機６７は、プログラマブルデバイス１のための外部ＩＯインタフェースを提供するように構成された高速送信／受信回路を含む。
【0055】
ＰＳ２は、マイクロプロセッサ、メモリ、サポート回路、ＩＯ回路などを含むことができる。ＮＯＣ５５は、ＰＳ２、ＰＬ３、硬化回路９０、及びＤＰＥアレイ５６の間など、プログラマブルデバイス１のサブシステム間の通信を提供するように構成される。ＤＰＥアレイ５６は、ベクトルプロセッサのアレイなど、データ処理を実行するように構成されたＤＰＥのアレイを含むことができる。信号変換回路６６は、ＡＤＣ（Analog－to－Digital Converter）及びＤＡＣ（Digital－to－Analog Converter）を含む。
【0056】
硬化回路９０は、所定の機能を有する回路を含む。所与の硬化回路９０は、１つ以上の所定の機能を含むことができる。例示的な硬化回路９０は、フィルタ、ミキサ、サンプルレート変換器、変換回路（例えば、高速フーリエ変換（ＦＦＴ））などを含む。例えば、硬化回路９０は、図１～図４において上述したミキサを含んでもよい。硬化回路９０は、特定の所定の機能を構成するか、又は所定の機能の中から選択するようにプログラム可能であり得る。しかしながら、ＰＬ３内の回路とは対照的に、硬化回路９０は、異なる機能性で構成又は再構成されることができない。例えば、硬化回路９０は、２つの所定の選択可能な機能を有するフィルタを含むことができる。第３の機能を硬化回路９０に追加することも、２つの機能のうちの１つを硬化回路９０から除去することもできない。対照的に、ＰＬ３において構成されたフィルタは、１つ以上の追加の機能を追加するように、又は１つ以上の機能を除去するように再構成され得る。更に、ＰＬ３内に構成されたフィルタを完全に除去し、別の回路と交換することができる。対照的に、硬化回路９０は、プログラマブルデバイス１から除去することができない（しかし、必要に応じて使用しないことができる）。
【0057】
図１１Ｂは、一例によるＰＬ３のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）実装を示す。図１１Ｂに示されるＰＬ３は、本明細書に説明されるプログラマブルデバイスの任意の例において使用されることができる。ＰＬ３は、構成可能ロジックブロック（configurable logic block、「ＣＬＢ」）３３、ランダムアクセスメモリブロック（blocks of random access memory、「ＢＲＡＭ」）３４、入力／出力ブロック（input/output block、「ＩＯＢ」）３６、構成及びクロッキングロジック（configuration and clocking logic、「ＣＯＮＦＩＧ／ＣＬＯＣＫＳ」）４２、デジタル信号処理ブロック（digital signal processing block、「ＤＳＰ」）３５、専用入力／出力ブロック（「Ｉ／Ｏ」）４１（例えば、構成ポート及びクロックポート）、及びデジタルクロックマネージャ、アナログ－デジタル変換器、システム監視ロジックなどの他のプログラマブルロジック３９を含む多数の異なるプログラマブルタイルを含む。
【0058】
いくつかのＰＬにおいて、各々のプログラマブルタイルは、図１１Ｂの上部に含まれる例によって示されるように、同じタイル内のプログラマブルロジック要素の入力及び出力端子４８への接続を有する少なくとも１つのプログラム可能な相互接続要素（interconnect element、「ＩＮＴ」）４３を含み得る。各々のプログラム可能な相互接続要素４３はまた、同じタイル又は他のタイル（複数可）内の隣接するプログラム可能な相互接続要素の相互接続セグメント４９への接続を含み得る。各々のプログラム可能な相互接続要素４３はまた、ロジックブロック（図示せず）間の汎用ルーティングリソースの相互接続セグメント５０への接続を含み得る。汎用ルーティングリソースは、相互接続セグメント（例えば、相互接続セグメント５０）のトラックを含むロジックブロック（図示せず）と、相互接続セグメントを接続するためのスイッチブロック（図示せず）との間のルーティングチャネルを含み得る。汎用ルーティングリソースの相互接続セグメント（例えば、相互接続セグメント５０）は、１つ以上のロジックブロックにまたがり得る。プログラム可能な相互接続要素４３は、汎用ルーティングリソースと共に、図示されるＰＬのためのプログラム可能な相互接続構造（「プログラム可能な相互接続」）を実装する。
【0059】
例示的な実装形態では、ＣＬＢ３３は、ユーザロジックを実装するようにプログラムされ得る構成可能ロジック要素（configurable logic element、「ＣＬＥ」）４４に加え、単一のプログラム可能な相互接続要素（「ＩＮＴ」）４３を含み得る。ＢＲＡＭ３４は、１つ以上のプログラム可能な相互接続要素に加えて、ＢＲＡＭロジック要素（BRAM logic element、「ＢＲＬ」）４５を含み得る。典型的に、タイルに含まれる相互接続要素の個数は、タイルの高さによって異なる。描写の実施例では、ＢＲＡＭタイルの高さは、５個のＣＬＢと同じであるが、他の個数（例えば、４個）も使用可能である。ＤＳＰタイル３５は、適切な数のプログラム可能な相互接続要素（図１～図５のＦＦＴ回路を含むことができる）に加えて、ＤＳＰロジック要素（DSP logic element、「ＤＳＰＬ」）４６を含み得る。ＩＯＢ３６は、例えば、プログラム可能な相互接続要素４３の１つのインスタンスに加えて、入力／出力ロジック要素（input／output logic、「ＩＯＬ」）４７の２つのインスタンスを含み得る。当業者には明らかなように、例えば、Ｉ／Ｏロジック要素４７に接続された実際のＩ／Ｏパッドは、典型的に、入力／出力ロジック要素４７の領域に限定されない。
【0060】
描写の実施例では、ダイの中心近くの水平領域（図１１Ｂに示されている）は、構成、クロック、及び他の制御ロジックに使用される。この水平領域又は列から延びる垂直列５１は、ＰＬの幅にわたってクロック及び構成信号を分配するために使用される。
【0061】
図１１Ｂに示したアーキテクチャを活用したいくつかのＰＬは、ＰＬの大部分を作り上げる規則的な柱状構造を中断させる更なるロジックブロックを含む。更なるロジックブロックは、プログラム可能なブロック及び／又は専用ロジックであり得る。
【0062】
図１１Ｂは、例示的なＰＬアーキテクチャのみを示すことが意図されていることに留意されたい。例えば、図１１Ｂの上部に含まれる、行におけるロジックブロックの個数、行の相対幅、行の個数と順番、行に含まれるロジックブロックのタイプ、そのロジックブロックの相対サイズ、また相互接続／ロジック実装形態は、単に例示的なものである。例えば、実際のＰＬでは、ユーザロジックの効率的な実装を容易にするために、ＣＬＢが現れる場所はどこでも、ＣＬＢの２つ以上の隣接する行が典型的に含まれるが、隣接するＣＬＢ行の数は、ＰＬの全体的なサイズに応じて変化する。
【0063】
図１１Ｃは、一例によるマルチダイプログラマブルデバイス５４を示すブロック図である。マルチダイプログラマブルデバイス５４は、複数のプログラマブルデバイス１、例えば、プログラマブルデバイス１Ａ、１Ｂ、１Ｃ、及び１Ｄを含む。一例では、各プログラマブルデバイス１は、インタポーザ６０上に配置されたＩＣダイである。各プログラマブルデバイス１は、プログラマブルデバイス５４のスーパーロジック領域（ＳＬＲ）５３、例えば、ＳＬＲ ５３Ａ、５３Ｂ、５３Ｃ、及び５３Ｄを備える。プログラマブルデバイス１は、インタポーザ６０上の導体（スーパーロングライン（ＳＬＬ）５２と呼ばれる）と、プログラマブルデバイス１の各々内に配置されたダイ間相互接続回路６４とを通して相互接続される。プログラマブルＩＣは、図１～図４で上述したミキサ回路を含む硬化部分を含むことができる。
【0064】
前述では、本開示において提示される実施形態が参照される。しかしながら、本開示の範囲は、特定の記載された実施形態に限定されない。代わりに、説明される特徴及び要素の任意の組合せは、異なる実施形態に関連するか否かにかかわらず、企図される実施形態を実装及び実践するために企図される。更に、本明細書に開示される実施形態は、他の可能な解決策又は従来技術に勝る利点を達成し得るが、特定の利点が所与の実施形態によって達成されるか否かは、本開示の範囲を限定するものではない。したがって、前述の態様、特徴、実施形態、及び利点は、単に例示的なものであり、特許請求の範囲に明示的に記載されている場合を除き、添付の特許請求の範囲の要素又は限定とは見なされない。
【0065】
当業者によって理解されるように、本明細書に開示される実施形態は、システム、方法、又はコンピュータプログラム製品として具現化され得る。したがって、態様は、完全にハードウェアの実施形態、完全にソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、マイクロコードなどを含む）、又は本明細書では全て一般に「回路」、「モジュール」、若しくは「システム」と呼ばれ得るソフトウェア態様とハードウェア態様とを組み合わせた実施形態の形態をとり得る。更に、態様は、コンピュータ可読プログラムコードが具現化された１つ以上のコンピュータ可読媒体において具現化されたコンピュータプログラム製品の形態をとり得る。
【0066】
１つ以上のコンピュータ可読媒体の任意の組合せを利用し得る。コンピュータ可読媒体は、コンピュータ可読信号媒体又はコンピュータ可読記憶媒体であり得る。コンピュータ可読記憶媒体は、例えば、電子、磁気、光学、電磁気、赤外線、若しくは半導体のシステム、装置、若しくはデバイス、又は前述の任意の好適な組合せであり得るが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例（非網羅的なリスト）は、１つ以上のワイヤを有する電気接続、ポータブルコンピュータディスケット、ハードディスク、ランダムアクセスメモリ（random access memory、ＲＡＭ）、読み取り専用メモリ（read－only memory、ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（erasable programmable read－only memory、ＥＰＲＯＭ又はフラッシュメモリ）、光ファイバ、ポータブルコンパクトディスク読み取り専用メモリ（portable compact disc read－only memory、ＣＤ－ＲＯＭ）、光記憶デバイス、磁気記憶デバイス、又は前述の任意の好適な組合せを含む。本明細書の文脈では、コンピュータ可読記憶媒体は、命令実行システム、装置、又はデバイスによって、又はそれに関連して使用するためのプログラムを含むか、又は記憶することができる任意の有形媒体である。
【0067】
コンピュータ可読信号媒体は、例えば、ベースバンドにおいて、又は搬送波の一部として、コンピュータ可読プログラムコードが具現化された伝搬データ信号を含み得る。そのような伝搬信号は、電磁気、光学、又はそれらの任意の好適な組合せを含むが、それらに限定されない、種々の形態のうちのいずれかをとり得る。コンピュータ可読信号媒体は、コンピュータ可読記憶媒体ではなく、命令実行システム、装置、又はデバイスによって、又はそれに関連して使用するためのプログラムを通信、伝搬、又は移送することができる任意のコンピュータ可読媒体であり得る。
【0068】
コンピュータ可読媒体上に具現化されたプログラムコードは、ワイヤレス、ワイヤライン、光ファイバケーブル、ＲＦなど、又は前述の任意の好適な組合せを含むが、それらに限定されない、任意の適切な媒体を使用して伝送され得る。
【0069】
本開示の態様の動作を実行するためのコンピュータプログラムコードは、例えば、Ｊａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋などのオブジェクト指向プログラミング言語、及び「Ｃ」プログラミング言語又は同様のプログラミング言語などの従来の手続き型プログラミング言語を含む、１つ以上のプログラミング言語の任意の組合せで書き込まれ得る。プログラムコードは、ユーザのコンピュータ上で完全に、ユーザのコンピュータ上で部分的に、スタンドアロンソフトウェアパッケージとして、ユーザのコンピュータ上で部分的に、リモートコンピュータ上で部分的に、又はリモートコンピュータ若しくはサーバ上で完全に実行し得る。後者のシナリオでは、リモートコンピュータは、ローカルエリアネットワーク（local area network、ＬＡＮ）若しくは広域ネットワーク（wide area network、ＷＡＮ）を含む任意のタイプのネットワークを介してユーザのコンピュータに接続され得るか、又は外部コンピュータ（例えば、インターネットサービスプロバイダを使用するインターネットを介して）に接続され得る。
【0070】
本開示の態様は、本開示に提示された実施形態による方法、装置（システム）、及びコンピュータプログラム製品のフロー図説明及び／又はブロック図を参照して以下に記載されている。フロー図説明及び／又はブロック図の各ブロック、並びにフロー図説明及び／又はブロック図におけるブロックの組合せは、コンピュータプログラム命令によって実装することができることが理解されよう。これらのコンピュータプログラム命令は、コンピュータ又は他のプログラム可能なデータ処理装置のプロセッサを介して実行される命令が、フロー図及び／又はブロック図のブロックで指定された機能／行為を実施するための手段を作成するような機械をもたらすように、汎用コンピュータ、専用コンピュータ、又は他のプログラム可能なデータ処理装置のプロセッサに提供され得る。
【0071】
これらのコンピュータプログラム命令はまた、コンピュータ可読記憶媒体に記憶された命令が、フロー図及び／又はブロック図のブロックで指定された機能／行為の態様を実装する命令を含む製造物品を生成するように、コンピュータ、プログラマブルデータ処理装置、及び／又は他のデバイスに、特定の方法で機能するように指示することができる、コンピュータ可読記憶媒体に記憶され得る。
【0072】
コンピュータプログラム命令はまた、コンピュータ、他のプログラマブルデータ処理装置、又は他のデバイスにロードされて、一連の動作ステップを、コンピュータ、他のプログラマブル装置、又は他のデバイス上で実行させて、コンピュータ実装プロセスを生成し得、そのため、コンピュータ、又は他のプログラマブル装置上で実行される命令は、フロー図及び／又はブロック図のブロックに指定される機能／行為を実装するためのプロセスを提供する。
【0073】
図中のフロー図及びブロック図は、本発明の様々な実施例によるシステム、方法、及びコンピュータプログラム製品の可能な実装形態のアーキテクチャ、機能、及び動作を例解する。これに関して、フロー図又はブロック図の各ブロックは、指定された論理機能を実装するための１つ以上の実行可能命令を含む、命令のモジュール、セグメント、又は部分を表し得る。いくつかの代替的な実装形態では、ブロックに記載されている機能は、図に記載された順序から外れて発生する場合がある。例えば、連続して示される２つのブロックは、実際には実質的に同時に実行され得るか、又はブロックは、関与する機能に応じて、逆の順序で実行され得る。ブロック図及び／又はフロー図例解図の各ブロック、並びにブロック図及び／又はフロー図例解図におけるブロックの組合せは、指定された機能若しくは行為を実行するか、又は専用ハードウェアとコンピュータ命令との組合せを行う、専用ハードウェアベースのシステムによって実装することができることにも留意されたい。
【0074】
上記は特定の例を対象とするが、他の例及び更なる例が、その基本的な範囲から逸脱することなく考案され得、その範囲は、以下の「特許請求の範囲」によって決定される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【国際調査報告】