特表 2024-512828 アレイ基板及び液晶ディスプレイパネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-21

(54)【発明の名称】アレイ基板及び液晶ディスプレイパネル

(51)【国際特許分類】

   G02F 1/1368 20060101AFI20240313BHJP

   G02F 1/1345 20060101ALI20240313BHJP

   G02F 1/133 20060101ALI20240313BHJP

   G02F 1/1335 20060101ALI20240313BHJP

   G09F 9/30 20060101ALI20240313BHJP

   H01L 29/786 20060101ALI20240313BHJP

【ＦＩ】

G02F1/1368

G02F1/1345

G02F1/133 505

G02F1/1335 500

G09F9/30 338

H01L29/78 612C

H01L29/78 617N

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022510120

(86)(22)【出願日】2022-01-11

(85)【翻訳文提出日】2022-02-16

(86)【国際出願番号】 CN2022071274

(87)【国際公開番号】W WO2023130486

(87)【国際公開日】2023-07-13

(31)【優先権主張番号】202210012253.5

(32)【優先日】2022-01-07

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】517264292

【氏名又は名称】武漢華星光電技術有限公司

【氏名又は名称原語表記】ＷＵＨＡＮ ＣＨＩＮＡ ＳＴＡＲ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ

【住所又は居所原語表記】Ｂｕｉｌｄｉｎｇ Ｃ５， Ｂｉｏｌａｋｅ ｏｆ Ｏｐｔｉｃｓ Ｖａｌｌｅｙ，Ｎｏ．６６６ Ｇａｏｘｉｎ Ａｖｅｎｕｅ，Ｗｕｈａｎ Ｅａｓｔ Ｌａｋｅ Ｈｉｇｈ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ， Ｗｕｈａｎ，Ｈｕｂｅｉ ４３００７９，Ｃｈｉｎａ

(74)【代理人】

【識別番号】110003063

【氏名又は名称】弁理士法人牛木国際特許事務所

(72)【発明者】

【氏名】汪 麗芳

【テーマコード（参考）】

2H092

2H192

2H193

2H291

5C094

5F110

【Ｆターム（参考）】

2H092JA25

2H092JB23

2H092JB33

2H092KB26

2H092NA05

2H092NA23

2H192AA24

2H192BC32

2H192CB02

2H192CC07

2H192CC17

2H192CC33

2H192EA02

2H192EA15

2H192EA43

2H193ZA04

2H193ZB02

2H291FA02X

5C094AA21

5C094BA03

5C094BA43

5C094DB01

5C094EA04

5C094FA01

5C094FA02

5C094FB12

5C094FB15

5C094HA05

5C094JA08

5F110CC02

5F110EE28

5F110GG02

5F110GG13

5F110NN41

(57)【要約】

本出願はアレイ基板及び液晶ディスプレイパネルを提供するものである。当該アレイ基板では、走査線を第２金属層に設けることで、薄膜トランジスタのチャネルの幅と走査線の幅は関連し合わないため、走査線の幅を広げることができ、且つ第２金属層のインピーダンスが小さいため、走査線のインピーダンスが下がり、並びに薄膜トランジスタのチャネルの幅は小さく、アレイ基板の充電効率を向上させ、走査信号の歪み差を低減させることができる。
【選択図】図５

【特許請求の範囲】

【請求項1】

アレイ基板であって、前記アレイ基板は、
基板と、
前記基板の一側に設けられた活性層と、
前記活性層の前記基板から離れた側の面に設けられたゲート絶縁層と、
前記活性層の前記基板から離れた側の面に設けられ、且つゲート電極を形成する第１金属層と、
前記第１金属層の前記ゲート絶縁層から離れた側の面に設けられた層間絶縁層と、
前記層間絶縁層の前記第１金属層から離れた側の面に設けられ、且つソース電極、ドレイン電極及び走査線を形成する第２金属層と、を含み、
前記アレイ基板はさらにデータ線を含み、前記データ線は、前記第１金属層に設けられた第１部分と、前記第２金属層に設けられた第２部分とを含み、前記走査線と前記データ線との境界部において、前記データ線の第２部分は前記層間絶縁層を通過して前記データ線の第１部分に接続され、前記走査線は前記層間絶縁層を通過して前記ゲート電極に接続されていることを特徴とするアレイ基板。

【請求項2】

前記活性層は活性パターンを含み、前記活性パターンの前記基板上への投影は、前記走査線の前記基板上への投影の一側に位置しており、且つ前記活性パターンの前記基板上への投影は、前記走査線の前記基板上への投影と重ならないことを特徴とする請求項１に記載のアレイ基板。

【請求項3】

前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域に位置する活性パターンは水平方向に配置されていることを特徴とする請求項２に記載のアレイ基板。

【請求項4】

前記走査線は前記ドレイン電極に近い側に切り欠きを形成しており、前記ドレイン電極と前記活性パターンとが接続されている領域の前記走査線の幅は、前記ソース電極と前記活性パターンとが接続されている領域の前記走査線の幅よりも小さいことを特徴とする請求項３に記載のアレイ基板。

【請求項5】

前記ドーピング領域において、前記ソース電極と前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線との間の距離は、前記ドレイン電極と前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線との間の距離よりも大きいことを特徴とする請求項３に記載のアレイ基板。

【請求項6】

前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域では、前記活性パターンの前記基板上への投影と前記ゲート電極の前記基板上への投影との間に重なる部分があり、前記ドーピング領域では、前記ソース電極及び前記ドレイン電極は前記層間絶縁層及び前記ゲート絶縁層を通過して前記活性パターンに接続されていることを特徴とする請求項２に記載のアレイ基板。

【請求項7】

前記ゲート電極は第１ゲート電極部と第２ゲート電極部とを含み、前記第１ゲート電極部の前記基板上への投影は、前記走査線の前記基板上への投影の範囲内にあり、前記第１ゲート電極部の幅は前記走査線の幅よりも小さく、前記第２ゲート電極部の前記基板上への投影と、前記活性パターンの前記基板上への投影との間には重なる部分があることを特徴とする請求項１に記載のアレイ基板。

【請求項8】

前記第１ゲート電極部に対応する領域において、前記層間絶縁層は少なくとも１つのビアホールを形成しており、前記第１ゲート電極部は前記ビアホールを介して前記走査線に接続されていることを特徴とする請求項７に記載のアレイ基板。

【請求項9】

前記ビアホールは第１ビアホールと第２ビアホールとを含み、前記第１ゲート電極部は前記第１ビアホールを介して前記走査線に接続され、且つ前記第１ゲート電極部は前記第２ビアホールを介して前記走査線に接続されていることを特徴とする請求項８に記載のアレイ基板。

【請求項10】

前記第２ゲート電極部は第１スイッチ部と第２スイッチ部とを含み、前記第１スイッチ部及び前記第２スイッチ部は前記第１ゲート電極部に接続されており、且つ前記第１スイッチ部と前記第２スイッチ部との間は絶縁されていることを特徴とする請求項７に記載のアレイ基板。

【請求項11】

液晶ディスプレイパネルであって、前記液晶ディスプレイパネルは、アレイ基板と、カラーフィルタと、前記アレイ基板と前記カラーフィルタとの間に設けられた液晶層とを含み、前記アレイ基板は、
基板と、
前記基板の一側に設けられた活性層と、
前記活性層の前記基板から離れた側の面に設けられたゲート絶縁層と、
前記活性層の前記基板から離れた側の面に設けられ、且つゲート電極を形成する第１金属層と、
前記第１金属層の前記ゲート絶縁層から離れた側の面に設けられた層間絶縁層と、
前記層間絶縁層の前記第１金属層から離れた側の面に設けられ、且つソース電極、ドレイン電極及び走査線を形成する第２金属層と、を含み、
前記アレイ基板はさらにデータ線を含み、前記データ線は、前記第１金属層に設けられた第１部分と、前記第２金属層に設けられた第２部分とを含み、前記走査線と前記データ線との境界部において、前記データ線の第２部分は前記層間絶縁層を通過して前記データ線の第１部分に接続され、前記走査線は前記層間絶縁層を通過して前記ゲート電極に接続されていることを特徴とする液晶ディスプレイパネル。

【請求項12】

前記活性層は活性パターンを含み、前記活性パターンの前記基板上への投影は、前記走査線の前記基板上への投影の一側に位置しており、且つ前記活性パターンの前記基板上への投影は、前記走査線の前記基板上への投影と重ならないことを特徴とする請求項１１に記載の液晶ディスプレイパネル。

【請求項13】

前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域に位置する活性パターンは水平方向に配置されていることを特徴とする請求項１２に記載の液晶ディスプレイパネル。

【請求項14】

前記ドーピング領域において、前記ソース電極と前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線との間の距離は、前記ドレイン電極と前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線との間の距離よりも大きいことを特徴とする請求項１３に記載の液晶ディスプレイパネル。

【請求項15】

前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域では、前記活性パターンの前記基板上への投影と前記ゲート電極の前記基板上への投影との間に重なる部分があり、前記ドーピング領域では、前記ソース電極及び前記ドレイン電極は前記層間絶縁層及び前記ゲート絶縁層を通過して前記活性パターンに接続されていることを特徴とする請求項１２に記載の液晶ディスプレイパネル。

【請求項16】

前記ゲート電極は第１ゲート電極部と第２ゲート電極部とを含み、前記第１ゲート電極部の前記基板上への投影は、前記走査線の前記基板上への投影の範囲内にあり、前記第１ゲート電極部の幅は前記走査線の幅よりも小さく、前記第２ゲート電極部の前記基板上への投影と、前記活性パターンの前記基板上への投影との間には重なる部分があることを特徴とする請求項１１に記載の液晶ディスプレイパネル。

【請求項17】

前記第１ゲート電極部に対応する領域において、前記層間絶縁層は少なくとも１つのビアホールを形成しており、前記第１ゲート電極部は前記ビアホールを介して前記走査線に接続されていることを特徴とする請求項１６に記載の液晶ディスプレイパネル。

【請求項18】

前記ビアホールは第１ビアホールと第２ビアホールとを含み、前記第１ゲート電極部は前記第１ビアホールを介して前記走査線に接続され、且つ前記第１ゲート電極部は前記第２ビアホールを介して前記走査線に接続されていることを特徴とする請求項１７に記載の液晶ディスプレイパネル。

【請求項19】

前記第２ゲート電極部は第１スイッチ部と第２スイッチ部とを含み、前記第１スイッチ部及び前記第２スイッチ部は前記第１ゲート電極部に接続されており、且つ前記第１スイッチ部と前記第２スイッチ部との間は絶縁されていることを特徴とする請求項１６に記載の液晶ディスプレイパネル。

【請求項20】

前記データ線の第１部分は、第１端子と、第１接続線と、第２端子とを含み、前記データ線の第２部分は、第２接続線と、第３端子と、第４端子とを含み、前記第１接続線の両端は前記第１端子及び第２端子に接続され、前記第３端子は前記第２接続線に接続され、前記第１端子及び前記第３端子は前記層間絶縁層のビアホールを介して接続され、前記第４端子は前記第２接続線に接続され、前記第２端子及び前記第４端子は層間絶縁層のビアホールを介して接続され、前記第３端子の前記基板上への投影面積は、前記第１端子の前記基板上への投影面積よりも大きく又は当該面積と等しく、前記第４端子の前記基板上への投影面積は前記第２端子の前記基板上への投影面積よりも大きく又は当該面積と等しいことを特徴とする請求項１１に記載の液晶ディスプレイパネル。

【発明の詳細な説明】

【技術分野】

【0001】

本出願はディスプレイ技術の分野に関するものであり、特にアレイ基板及び液晶ディスプレイパネルに関するものである。

【背景技術】

【0002】

車載パネル技術の発展に伴い、車載パネルのサイズはますます大きくなっている。既存のパネルの駆動過程では、両側に回路を設置し走査線に信号を入力しているが、ゲート層は一般的にモリブデンで形成されているため、抵抗が大きく、車載パネルのサイズが増大につれて、パネルの横方向における電圧降下が非常に深刻なものとなり、パネルの異なる領域で大きな遅延差が生じ、パネルの表示均一性が劣るようになる。この問題に対して、既存のディスプレイ装置では、カスケードの各行間の間隔時間を増やすことが可能であるが、この場合、各行の充電時間が短縮され、充電率が下がる；或いは出力端子の数及び駆動チップのデータ数を増やすことも可能であるが、このような設計は空間を大きく占有することとなり、需要を満たすことができない。加えて、漏電の問題を軽減するために、コンポーネントのチャネルを小さくし得るが、これは走査信号の歪みをさらに増大させることとなる。

【0003】

従って、既存のディスプレイ装置は、ゲート層のインピーダンスが大きいが故にディスプレイ装置の走査信号に歪みが生じるという技術的問題を有する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本出願の実施形態はアレイ基板及び液晶ディスプレイパネルを提供するものであり、これらは、既存のディスプレイ装置における、ゲート層のインピーダンスが大きいが故にディスプレイ装置の走査信号に歪みが生じるという技術的問題を緩和するのに用いられる。

【課題を解決するための手段】

【0005】

上記の問題を解決するために、本出願の提供する技術案は以下の通りである。

【0006】

本出願の実施形態はアレイ基板を提供し、当該アレイ基板は、

【0007】

基板と、

【0008】

前記基板の一側に設けられた活性層と、

【0009】

前記活性層の前記基板から離れた側の面に設けられたゲート絶縁層と、

【0010】

前記活性層の前記基板から離れた側の面に設けられ、且つゲート電極を形成する第１金属層と、

【0011】

前記第１金属層の前記ゲート絶縁層から離れた側の面に設けられた層間絶縁層と、

【0012】

前記層間絶縁層の前記第１金属層から離れた側の面に設けられ、且つソース電極、ドレイン電極及び走査線を形成する第２金属層と、を含む。

【0013】

ここで、前記アレイ基板はさらにデータ線を含み、前記データ線は、前記第１金属層に設けられた第１部分と、前記第２金属層に設けられた第２部分とを含み、前記走査線と前記データ線との境界部において、前記データ線の第２部分は前記層間絶縁層を通過して前記データ線の第１部分に接続され、前記走査線は前記層間絶縁層を通過して前記ゲート電極に接続されている。

【0014】

一部の実施形態において、前記活性層は活性パターンを含み、前記活性パターンの前記基板上への投影は、前記走査線の前記基板上への投影の一側に位置しており、且つ前記活性パターンの前記基板上への投影は、前記走査線の前記基板上への投影と重ならない。

【0015】

一部の実施形態において、前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域に位置する活性パターンは水平方向に配置されている。

【0016】

一部の実施形態において、前記走査線は前記ドレイン電極に近い側に切り欠きを形成しており、前記ドレイン電極と前記活性パターンとが接続されている領域の前記走査線の幅は、前記ソース電極と前記活性パターンとが接続されている領域の前記走査線の幅よりも小さい。

【0017】

一部の実施形態において、前記ドーピング領域において、前記ソース電極と前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線との間の距離は、前記ドレイン電極と前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線との間の距離よりも大きい。

【0018】

一部の実施形態において、前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域では、前記活性パターンの前記基板上への投影と前記ゲート電極の前記基板上への投影との間に重なる部分があり、前記ドーピング領域では、前記ソース電極及び前記ドレイン電極は前記層間絶縁層及び前記ゲート絶縁層を通過して前記活性パターンに接続されている。

【0019】

一部の実施形態において、前記ゲート電極は第１ゲート電極部と第２ゲート電極部とを含み、前記第１ゲート電極部の前記基板上への投影は、前記走査線の前記基板上への投影の範囲内にあり、前記第１ゲート電極部の幅は前記走査線の幅よりも小さく、前記第２ゲート電極部の前記基板上への投影と、前記活性パターンの前記基板上への投影との間には重なる部分がある。

【0020】

一部の実施形態において、前記第１ゲート電極部に対応する領域において、前記層間絶縁層は少なくとも１つのビアホールを形成しており、前記第１ゲート電極部は前記ビアホールを介して前記走査線に接続されている。

【0021】

一部の実施形態において、前記ビアホールは第１ビアホールと第２ビアホールとを含み、前記第１ゲート電極部は前記第１ビアホールを介して前記走査線に接続され、且つ前記第１ゲート電極部は前記第２ビアホールを介して前記走査線に接続されている。

【0022】

一部の実施形態において、前記第２ゲート電極部は第１スイッチ部と第２スイッチ部とを含み、前記第１スイッチ部及び前記第２スイッチ部は前記第１ゲート電極部に接続されており、且つ前記第１スイッチ部と前記第２スイッチ部との間は絶縁されている。

【0023】

加えて、本出願の実施形態は液晶ディスプレイパネルを提供し、当該液晶ディスプレイパネルは、アレイ基板と、カラーフィルタと、前記アレイ基板と前記カラーフィルタとの間に設けられた液晶層とを含み、前記アレイ基板は、

【0024】

基板と、

【0025】

前記基板の一側に設けられた活性層と、

【0026】

前記活性層の前記基板から離れた側の面に設けられたゲート絶縁層と、

【0027】

前記活性層の前記基板から離れた側の面に設けられ、且つゲート電極を形成する第１金属層と、

【0028】

前記第１金属層の前記ゲート絶縁層から離れた側の面に設けられた層間絶縁層と、

【0029】

前記層間絶縁層の前記第１金属層から離れた側の面に設けられ、且つソース電極、ドレイン電極及び走査線を形成する第２金属層と、を含む。

【0030】

ここで、前記アレイ基板はさらにデータ線を含み、前記データ線は、前記第１金属層に設けられた第１部分と、前記第２金属層に設けられた第２部分とを含み、前記走査線と前記データ線との境界部において、前記データ線の第２部分は前記層間絶縁層を通過して前記データ線の第１部分に接続され、前記走査線は前記層間絶縁層を通過して前記ゲート電極に接続されている。

【0031】

一部の実施形態において、前記活性層は活性パターンを含み、前記活性パターンの前記基板上への投影は、前記走査線の前記基板上への投影の一側に位置しており、且つ前記活性パターンの前記基板上への投影は、前記走査線の前記基板上への投影と重ならない。

【0032】

一部の実施形態において、前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域に位置する活性パターンは水平方向に配置されている。

【0033】

一部の実施形態において、前記ドーピング領域において、前記ソース電極と前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線との間の距離は、前記ドレイン電極と前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線との間の距離よりも大きい。

【0034】

一部の実施形態において、前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域では、前記活性パターンの前記基板上への投影と前記ゲート電極の前記基板上への投影との間に重なる部分があり、前記ドーピング領域では、前記ソース電極及び前記ドレイン電極は前記層間絶縁層及び前記ゲート絶縁層を通過して前記活性パターンに接続されている。

【0035】

一部の実施形態において、前記ゲート電極は第１ゲート電極部と第２ゲート電極部とを含み、前記第１ゲート電極部の前記基板上への投影は、前記走査線の前記基板上への投影の範囲内にあり、前記第１ゲート電極部の幅は前記走査線の幅よりも小さく、前記第２ゲート電極部の前記基板上への投影と、前記活性パターンの前記基板上への投影との間には重なる部分がある。

【0036】

一部の実施形態において、前記第１ゲート電極部に対応する領域において、前記層間絶縁層は少なくとも１つのビアホールを形成しており、前記第１ゲート電極部は前記ビアホールを介して前記走査線に接続されている。

【0037】

一部の実施形態において、前記ビアホールは第１ビアホールと第２ビアホールとを含み、前記第１ゲート電極部は前記第１ビアホールを介して前記走査線に接続され、且つ前記第１ゲート電極部は前記第２ビアホールを介して前記走査線に接続されている。

【0038】

一部の実施形態において、前記第２ゲート電極部は第１スイッチ部と第２スイッチ部とを含み、前記第１スイッチ部及び前記第２スイッチ部は前記第１ゲート電極部に接続されており、且つ前記第１スイッチ部と前記第２スイッチ部との間は絶縁されている。

【0039】

一部の実施形態において、データ線の第１部分は、第１端子と、第１接続線と、第２端子とを含み、データ線の第２部分は、第２接続線と、第３端子と、第４端子とを含み、前記第１接続線の両端は前記第１端子及び第２端子に接続され、前記第３端子は前記第２接続線に接続され、前記第１端子及び前記第３端子は前記層間絶縁層のビアホールを介して接続され、前記第４端子は前記第２接続線に接続され、前記第２端子及び前記第４端子は層間絶縁層のビアホールを介して接続され、前記第３端子の前記基板上への投影面積は、前記第１端子の前記基板上への投影面積よりも大きく又は当該面積と等しく、前記第４端子の前記基板上への投影面積は前記第２端子の前記基板上への投影面積よりも大きく又は当該面積と等しい。

【発明の効果】

【0040】

本出願はアレイ基板及び液晶ディスプレイパネルを提供し、当該アレイ基板は、基板と、活性層と、ゲート絶縁層と、第１金属層と、層間絶縁層と、第２金属層とを含む。活性層は基板の一側に設けられ；ゲート絶縁層は活性層の基板から離れた一側に設けられ；第１金属層は活性層の基板から離れた一側に設けられ、且つゲート電極を形成し；層間絶縁層は第１金属層のゲート絶縁層から離れた一側に設けられ；第２金属層は層間絶縁層の第１金属層から離れた一側に設けられ、且つソース電極、ドレイン電極及び走査線を形成する。ここで、アレイ基板はさらにデータ線を含む。データ線は、第１金属層に設けられた第１部分と、第２金属層に設けられた第２部分とを含む。走査線とデータ線との境界部において、データ線の第２部分は層間絶縁層を通過してデータ線の第１部分に接続され、ゲート電極は層間絶縁層を通過して走査線に接続されている。本出願において、走査線を第２金属層に設けることで、薄膜トランジスタのチャネルの配置時において、薄膜トランジスタのチャネルの幅と走査線の幅は関連せず、走査線の幅を広げることにより、走査線のインピーダンスを下げることができる。加えて、走査線はインピーダンスが第１金属層よりも小さい第２金属層で形成されており、走査線のインピーダンスをさらに下げ、且つ薄膜トランジスタのチャネルの幅を小さくし、アレイ基板の充電効率を向上させ、走査信号の歪み差を低減させることができる。

【図面の簡単な説明】

【0041】

以下において、添付の図面を参照して本出願の具体的な実施形態について詳述することで、本出願の技術案及びその他の有益な効果を明らかにする。

【0042】

【図1】既存の液晶ディスプレイ装置の概略図である。

【0043】

【図2】既存の液晶ディスプレイ装置における両側から中央領域にかけての走査信号の波形図である。

【0044】

【図3】本出願の実施形態で提供されるアレイ基板の第１概略図である。

【0045】

【図4】本出願の実施形態で提供されるアレイ基板の第２概略図である。

【0046】

【図5】本出願の実施形態で提供されるアレイ基板の第３概略図である。

【0047】

【図6】本出願の実施形態で提供される液晶ディスプレイパネルの概略図である。

【発明を実施するための形態】

【0048】

以下において、本出願の実施形態に係る図面を参照して、本出願の実施形態における技術案についての明確かつ完全な記載を行なう。明らかに、以下に記載の実施形態は本出願の実施形態の一部にすぎず、全ての実施形態ではない。本出願の実施形態に基づいて、当業者が如何なる創造的な労力も費やすことなく得られたその他の全ての実施形態は、いずれも本出願の保護範囲に含まれる。

【0049】

図１に示すように、既存のディスプレイ装置では、漏電の問題を低減するために、二重ゲートを設け、活性パターンが「ｎ」字型である構造が用いられている。ディスプレイ装置は、活性層と、ゲート層１２と、ソースドレイン層１３とを含む。活性層は、多結晶シリコン１１１及びドーパントイオン１１２を含んでおり、多結晶シリコン１１１のドーピングはドーパントイオン１１２によって実現され、ソースドレイン層１３は層間絶縁層のビアホールを介して活性層に接続されている。具体的には、符号１４がソースドレイン電極と活性パターンとの接続を示し、符号１５がソースドレイン電極とピクセル電極との接続を示し、符号１６が平坦化層及び不活性化層のビアホールを示している。ピクセルの充電率を高め、走査線の結合容量を低減するために、図１からわかるように、薄膜トランジスタのチャネル長L１は短くなるように設計されるが、当該チャネル長は走査線の幅でもあり、走査線の幅が小さいものとなる。抵抗の式によれば、走査線の幅が小さいほどインピーダンスは高くなり、走査線の電圧降下が大きくなり、走査信号が歪むようになる。

【0050】

具体的には、水平方向の長さが垂直方向の長さよりも短い小型のディスプレイ装置と比較して、中型及び大型のディスプレイ装置の場合、水平方向の長さが垂直方向の長さよりもはるかに長いものとなるが、ＧＯＡ（ｇａｔｅ ｏｎ ａｒｒａｙ、ゲート駆動回路）回路をディスプレイ装置の左右両側に設けると、走査線が両側のＧＯＡ回路に水平に接続され、データ線が垂直に設けられるため、走査線の長さが過度に長くなる。抵抗の式によれば、走査線の長さが長いほど抵抗が大きくなり、パネルにおける横方向の電圧降下が非常に深刻なものとなる。図２に示すように、ゲート駆動回路をディスプレイ装置の両側に配置したものを例にとると、ディスプレイ装置の左側から中央領域に向かって、及びディスプレイ装置の右側から中央領域に向かって、具体的な走査信号の波形からわかるように、ｔ１はｔ２よりも小さく、ｔ２はｔ３よりも小さい。走査線の電圧降下により、走査信号が両側から中央領域にかけて大きく歪むため、ディスプレイ装置の表示時に、パネルの各領域での遅延差が大きくなり、ディスプレイ装置における表示の均一性が劣る。また、遅延によるずれを回避するために、カスケードの各行間の間隔時間を増やすことが可能であるが、この場合、各行の充電時間が短縮され、充電率が下がる；或いは出力端子の数及び駆動チップのデータ数を増やすことも可能であるが、このような設計は空間を大きく占有することとなり、需要を満たすことができない。従って、既存のディスプレイ装置は、ゲート層の大きなインピーダンスによって引き起こされる、ディスプレイ装置における走査信号の歪みという技術的問題を抱えている。

【0051】

図３、図４及び図５に示すように、本出願の実施形態はアレイ基板を提供し、当該アレイ基板２は、

【0052】

基板２１１と、

【0053】

前記基板２１１の一側に設けられた活性層２１５と、

【0054】

前記活性層２１５の前記基板２１１から離れた側の面に設けられたゲート絶縁層２１６と、

【0055】

前記活性層２１５の前記基板２１１から離れた側の面に設けられ、且つゲート電極２１７ｄを形成する第１金属層２１７と、

【0056】

前記第１金属層２１７の前記ゲート絶縁層２１６から離れた側の面に設けられた層間絶縁層２１８と、

【0057】

前記層間絶縁層２１８の前記第１金属層２１７から離れた側の面に設けられ、且つソース電極２１９ｅ、ドレイン電極２１９ｆ及び走査線２１９ｃを形成する第２金属層２１９と、を含む。

【0058】

ここで、前記アレイ基板２はさらにデータ線３２を含む。前記データ線３２は、前記第１金属層２１７に設けられた第１部分３２１と、前記第２金属層２１９に設けられた第２部分３２２とを含む。前記走査線２１９ｃと前記データ線３２との境界部において、前記データ線３２の第２部分３２２は前記層間絶縁層２１８を通過して前記データ線３２の第１部分３２１に接続され、前記走査線２１９ｃは前記層間絶縁層２１８を通過して前記ゲート電極２１７ｄに接続されている。

【0059】

本出願の実施形態はアレイ基板を提供する。当該アレイ基板では、走査線を第２金属層に設けることで、薄膜トランジスタのチャネルの配置時において、薄膜トランジスタのチャネルの幅と走査線の幅は関連せず、走査線の幅を広げることにより、走査線のインピーダンスを下げることができる。加えて、走査線はインピーダンスが第１金属層よりも小さい第２金属層で形成されており、走査線のインピーダンスをさらに下げ、且つ薄膜トランジスタのチャネルの幅を小さくし、アレイ基板の充電効率を向上させ、走査信号の歪み差を低減させることができる。

【0060】

なお、図５において、アレイ基板内の各膜層又は部品が重ね合わされているため、一部の膜層の構造が遮られていることに留意されたい。各膜層の具体的な構造は図４の分解図によって概略的に示されており、以下に記載の実施形態において、各膜層間の配置及び接続について詳細に説明する。

【0061】

薄膜トランジスタのチャネル長と走査線の幅との相関関係により、走査線の幅が狭くなり、その結果、走査線のインピーダンスが大きくなるという問題が生じる。このような実施形態では、図３乃至図５に示すように、前記活性層２１５は活性パターンを含み、前記活性パターンの前記基板２１１上への投影は、前記走査線２１９ｃの前記基板２１１上への投影の一側に位置しており、且つ前記活性パターンの前記基板２１１上への投影は、前記走査線２１９ｃの前記基板２１１上への投影と重ならない。走査線及びゲート電極を別々に配置することにより、走査線の線幅と薄膜トランジスタのチャネル長とを互いに関連し合わないものとすることができる。薄膜トランジスタのチャネル長を短く設定することで、充電率を向上させ、且つ結合容量を低減させることについても、走査線の幅に影響を与えることなく薄膜トランジスタのチャネル長を設計することができる。これに対応して、走査線の線幅を大きくし、走査線のインピーダンスを下げることで、走査線のインピーダンスを下げると同時に、ピクセルの充電率を向上させる一方で、走査線及びデータ線の設計に基づいて走査線の結合容量を低減させることができる。

【0062】

一実施形態では、前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域に位置する活性パターンは水平方向に配置されている。既存のディスプレイ装置において、活性パターンを「ｎ」字型とし、走査線の幅を狭くする必要があるのに対して、本出願の実施形態では、薄膜トランジスタのチャネル長と走査線の線幅とを互いに関連し合わないものとすることで、活性パターンを水平に配置し、走査線の線幅を広げ、走査線の電圧降下を低減させることができる。

【0063】

なお、図３中、チャネル領域における活性パターンの部分は符号２１５ｂで示され、ドーピング領域における活性パターンの部分は符号２１５ａで示されている。一方、図４及び図５において、符号２１５ｃで活性パターンのドーピング材料を表し、符号２１５ｂでドープされていない活性パターンを表している。このため、ドーピング材料及びドープされていない活性パターンによって、チャネル領域及びドーピング領域の活性パターンが得られる。

【0064】

なお、各膜層の設計及び各膜層の接続についての説明の便宜上、及び各膜層間の積層状態についての記述の便宜上、本出願の実施形態に係る図面では、低濃度ドーピング領域を図示しておらず、本出願の実施形態に係る図面及び明細書で特に指定のない限り、ドーピング領域は高濃度ドーピング領域を指すが、実際の設計では、低濃度ドーピング領域が存在することもあり、低濃度ドーピング領域は高濃度ドーピング領域とチャネル領域との間に設けられ、下記の実施形態において再度言及しないものとする。

【0065】

具体的には、図３乃至図５に示すように、前記ドーピング領域２１５ａは、順次配置された、第１ドーピング領域と、第２ドーピング領域と、第３ドーピング領域とを含み；前記チャネル領域２１５ｂは、第１チャネル領域と、第２チャネル領域とを含む。前記第１チャネル領域は前記第１ドーピング領域と前記第２ドーピング領域との間に位置し、前記第２チャネル領域は前記第２ドーピング領域と前記第３ドーピング領域との間に位置する。ドーピング領域及びチャネル領域を水平に設けることで、薄膜トランジスタのチャネル長と走査線の線幅とを互いに関連し合わないものとし、走査線の線幅を広げ、走査線の電圧降下を低減させることができる。

【0066】

具体的には、図１及び図５に示すように、既存の場合において、活性パターンを「ｎ」字型とし、走査線の幅を狭くする必要があるのに対して、本出願の実施形態では、薄膜トランジスタのチャネル長と走査線の線幅とを互いに関連し合わないものとし、活性パターンを水平に設けることで、ドーピング領域及びチャネル領域を順次水平に配置することができるようになり、中間のドーピング領域は活性パターンの導電性を向上させ、消費電力を削減し、走査線の線幅を広げ、走査線の電圧降下を低減させることができる。

【0067】

一実施形態では、図３乃至図５に示すように、前記走査線２１９ｃは前記ドレイン電極２１９ｆに近い側に切り欠き３０１を形成しており、前記ドレイン電極２１９ｆと前記活性パターンとが接続されている領域の前記走査線２１９ｃの幅は、前記ソース電極２１９ｅと前記活性パターンとが接続されている領域の前記走査線２１９ｃの幅よりも小さい。ドレイン電極とピクセル電極とが接続されている側において、走査線上に切り欠きを形成することで、走査線とレイン電極との間に一定の距離を確保し、ドレイン電極と走査線との間の短絡を回避し、且つ走査線とピクセル電極との間で寄生容量が生じることによってディスプレイ装置の通常の表示に影響を及ぼすのを回避することができる。

【0068】

一実施形態では、図３乃至図５に示すように、前記ドーピング領域において、前記ソース電極２１９ｅと前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線２１９ｃとの間の距離は、前記ドレイン電極２１９ｆと前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線２１９ｃとの間の距離よりも大きい。ソース電極と活性パターンとが接続されている側の活性パターンの部分と走査線との間の距離を、ドレイン電極と活性パターンとが接続されている側の活性パターンの部分と走査線との間の距離よりも大きくすることで、ソース電極とデータ線とを接続する際に、予めデータ線を第２金属層から第１金属層の領域に接続することが可能となり、データ線を第２金属層から第１金属層に接続する際に、第１金属層が活性層と接続すること、又は走査線との間で短絡が生じ、通常の表示に影響を及ぼすことを回避することができる。

【0069】

具体的には、上記の実施形態では、ソース電極とデータ線とを接続し、データ線がソース電極側で第１金属層と第２金属層との配線配置を実現させている態様を例にとって詳細に説明している。しかしながら、本出願の実施形態はこれに限定されるものではなく、データ線がドレイン電極側で第１金属層と第２金属層とを配線接続する場合、それに応じて、ドレイン電極側の活性パターンの部分と走査線との間の距離を、ソース電極側の活性パターンの部分と走査線との間の距離よりも大きくすることができる。

【0070】

一実施形態では、前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域では、前記活性パターンの前記基板上への投影と前記ゲート電極の前記基板上への投影との間に重なる部分があり、前記ドーピング領域では、前記ソース電極及び前記ドレイン電極は前記層間絶縁層及び前記ゲート絶縁層を通過して前記活性パターンに接続されている。チャネル領域でゲート電極及び活性パターンの基板上への投影に重なる部分が存在することにより、アレイ基板における薄膜トランジスタのゲート電極のスイッチング機能を実現することができ、ソース電極及びドレイン電極とドーピング領域とを接続することにより、アレイ基板における薄膜トランジスタの信号伝送機能を実現することができるため、電気信号の入力時に、薄膜トランジスタを介して信号の伝送を制御することが可能となる。

【0071】

既存のディスプレイ装置において、ピクセルの充電率を確保し、且つ走査線の結合容量を低減するために薄膜トランジスタのチャネル長を短くする必要があるという点について、走査線のインピーダンスが大きくなるという技術的問題を起こす場合がある。一実施形態では、図３乃至図５に示すように、前記ゲート電極２１７ｄは第１ゲート電極部３１１と第２ゲート電極部３１２とを含む。前記第１ゲート電極部３１１の前記基板２１１上への投影は、前記走査線２１９ｃの前記基板２１１上への投影の範囲内にある。前記第１ゲート電極部３１１の幅は前記走査線２１９ｃの幅よりも小さい。前記第２ゲート電極部３１２の前記基板２１１上への投影と、前記活性パターンの前記基板２１１上への投影との間には重なる部分がある。ゲート電極を第１ゲート電極部と第２ゲート電極部とに分けることにより、ゲート電極と走査線が異なる膜層に位置するため、走査線の幅はゲート電極の影響を受けなくてもよく、走査線の幅を第１ゲート電極部の幅よりも大きいものとし、走査線のインピーダンスを低減し、走査線の電圧降下を低減し、且つ第１ゲート電極部及び第２ゲート電極部はスイッチング機能を実現することができる。

【0072】

一実施形態では、前記ゲート電極は第１ゲート電極部と第２ゲート電極部とを含む。前記第１ゲート電極部の前記基板上への投影は、前記走査線の前記基板上への投影の範囲内にある。前記第１ゲート電極部の幅は前記走査線の幅と等しい。前記第２ゲート電極部の前記基板上への投影と、前記活性パターンの前記基板上への投影との間には重なる部分がある。第１ゲート電極部の前記基板上への投影を前記走査線の前記基板上への投影の範囲内とし、前記第１ゲート電極部の幅と前記走査線の幅とを等しくすることで、走査線の幅を広げて走査線のインピーダンスを下げるとともに、ゲート電極の面積を増やすことにより、ゲート電極と走査線との接続安定性が増し、且つゲート電極と走査線との接続箇所におけるインピーダンスを下げることができ、並びにゲート電極の増加部分が走査線の幅を超えないため、ピクセルのサイズが大きくなることもない。

【0073】

一実施形態では、前記第１ゲート電極部に対応する領域において、前記層間絶縁層は少なくとも１つのビアホールを形成しており、前記第１ゲート電極部は前記ビアホールを介して前記走査線に接続されている。第１ゲート電極部と走査線との間に重なる部分があることにより、ゲート電極と走査線とを接続する際に、直接ゲート電極と走査線との重なる部分を介して、即ち、第１ゲート電極部と走査線とが重なる部分で層間絶縁層に対してビアホールを設け、第１ゲート電極部と走査線とを接続することで、走査線上で伝送される信号でゲート電極のオン及びオフを制御し、薄膜トランジスタのスイッチング機能を実現することができる。

【0074】

一実施形態では、図４及び図５に示すように、前記ビアホールは第１ビアホール４５と第２ビアホール４６とを含み、前記第１ゲート電極部３１１は前記第１ビアホール４５を介して前記走査線２１９ｃに接続され、且つ前記第１ゲート電極部３１１は前記第２ビアホール４６を介して前記走査線２１９ｃに接続されている。第１ゲート電極部と走査線とを複数箇所で接続させることで、ゲート電極と走査線間の接続性が向上し、信号伝送の効率と安定性が向上する。

【0075】

具体的には、上記の実施形態では、層間絶縁層で形成されているビアホールが第１ビアホールと第２ビアホールとを含む態様を例にとって詳細に説明している。しかしながら、本出願の実施形態はこれに限定されるものではない。例えば、ゲート電極と走査線との接続性をさらに高めるために、第３ビアホールを設け、ゲート電極の第１ゲート電極部と走査線とを第１ビアホール、第２ビアホール及び第３ビアホールを介して接続し、且つゲート電極と走査線との接続性をさらに向上させる際に、ビアホールをさらに増やすことができ、以ってゲート電極と走査線との接続性を高めることができる。

【0076】

ディスプレイ装置における漏電の問題については以下の通りである。一実施形態では、図３乃至図５に示すように、前記第２ゲート電極部３１２は第１スイッチ部３１２ａと第２スイッチ部３１２ｂとを含み、前記第１スイッチ部３１２ａ及び前記第２スイッチ部３１２ｂは前記第１ゲート電極部３１１に接続されており、且つ前記第１スイッチ部３１２ａと前記第２スイッチ部３１２ｂとの間は絶縁されている。第１スイッチ部と第２スイッチ部を設けることで、第１スイッチ部及び第２スイッチ部と活性パターンのチャネル領域の投影との間に重なる部分ができ、ゲート電極を二重ゲート設計とし、二重ゲート設計により、アレイ基板における漏電の問題を低減することができる。

【0077】

具体的には、図４及び図５に示すように、図４は活性層２１５、第１金属層２１７及び第２金属層２１９の分解図であり、図５はアレイ基板における各膜層の平面図である。図４及び図５からわかるように、活性層２１５は、ドープされていない活性パターンと、活性パターンのドーピング材料２１５ｃとを含み、第１金属層２１７は、データ線３２の第１部分３２１と、ゲート電極２１７ｄとを含み、第２金属層２１９は、データ線３２の第２部分３２２と、ソース電極２１９ｅと、ドレイン電極２１９ｆと、走査線２１９ｃとを含む。図５に示すように、データ線３２と走査線２１９ｃとの間で交差部分が存在するため、データ線３２と走査線２１９ｃとの境界領域において、第１金属層２１７を用いてデータ線３２を形成している。

【0078】

具体的には、データ線３２の第１部分３２１は、第１端子２１７ａと、第１接続線２１７ｂと、第２端子２１７ｃとを含み、データ線３２の第２部分３２２は、第２接続線２１９ａと、第３端子２１９ｂと、第４端子２１９ｄとを含む。第１端子２１７ａ及び第３端子２１９ｂは層間絶縁層のビアホールを介して接続されており、第２端子２１７ｃ及び第４端子２１９ｄは層間絶縁層のビアホールを介して接続されている。具体的には、図５において、符号４４は、第１端子と第３端子との接続部分、及び第２端子と第４端子との接続部分を示し；図５において、第３端子は第１端子を覆っており、第４端子は第２端子を覆っているため、図５で第１端子及び第２端子は図示されていない。

【0079】

具体的には、ソース電極２１９ｅ及びドレイン電極２１９ｆは層間絶縁層及びゲート絶縁層のビアホールを介して活性パターンに接続されている。図５に示すように、符号４１でソース電極及びドレイン電極と活性層との接続部分を表している。

【0080】

具体的には、各膜層の積層状態を示す際の便宜上、一部の膜層は図５で図示されておらず、符号４３で平坦化層及び不活性化層に形成されたビアホールを表し、符号４２でドレイン電極とピクセル電極との接続部分を表している。

【0081】

図４及び図５からわかるように、走査信号を入力する際、走査信号は第２金属層の走査線２１９ｃから伝送され、次いで、走査線２１９ｃとゲート電極２１７ｄとの接続点４５及び４６を経てゲート電極２１７ｄに伝送され、ゲート電極２１７ｄがオンとなる。これに対して、データ線でデータ信号を入力する際、データ信号は、第２金属層のデータ線３２の第２接続線２１９ａから第３端子２１９ｂに伝送され、次いで第３端子２１９ｂから第１端子２１７ａに伝送され、次いで第１端子２１７ａから第１接続線２１７ｂに伝送され、次いで第１接続線２１７ｂから第２端子２１７ｃに伝送され、次いで第２端子２１７ｃから第４端子２１９ｄに伝送され、次いで第４端子２１９ｄから第２接続線２１９ａに伝送され、次いで第２接続線２１９ａからソース電極２１９ｅに伝送されるようにして入力される。この過程で、走査信号が第２金属層の配線を通過し、且つ走査線の線幅を広げることができるため、走査信号の遅延が減少する。

【0082】

なお、上記の実施形態では、図４及び図５に各膜層の分解図及び平面図を示し、詳細に説明しているが、本出願の実施形態はこれに限定されないことに留意されたい。例えば、図４及び図５中のいずれかの特徴を他の実施形態に適用することができ、図４及び図５に対応する実施形態に限定されない。

【0083】

具体的には、一実施形態では、データ線の第１部分は、第１端子と、第１接続線と、第２端子とを含み、データ線の第２部分は、第２接続線と、第３端子と、第４端子とを含む。前記第１接続線の両端は前記第１端子及び第２端子に接続され、前記第３端子は前記第２接続線に接続され、前記第１端子及び前記第３端子は前記層間絶縁層のビアホールを介して接続され、前記第４端子は前記第２接続線に接続され、前記第２端子及び前記第４端子は層間絶縁層のビアホールを介して接続されている。前記第３端子の前記基板上への投影面積は、前記第１端子の前記基板上への投影面積よりも大きく又は当該面積と等しく、前記第４端子の前記基板上への投影面積は前記第２端子の前記基板上への投影面積よりも大きく又は当該面積と等しい。第３端子の基板上への投影面積を第１端子の基板上への投影面積よりも大きく又は当該面積と等しいものとし、第４端子の基板上への投影面積を第２端子の基板上への投影面積よりも大きく又は当該面積と等しいものとすることで、データ線の第１部分及びデータ線の第２部分を第１端子、第２端子、第３端子及び第４端子を介して接続する際に、第１端子及び第２端子と、第３端子及び第４端子とを全面的に接続することができ、接続効果を向上させ、インピーダンスを低減することができる。

【0084】

一実施形態では、前記第１金属層の単位面積あたりの抵抗は、前記第２金属層の単位面積あたりの抵抗よりも小さい。アレイ基板において、第２金属層の材料の抵抗は第１金属層の材料の抵抗よりも小さく、第２金属層を用いて走査線を形成することにより、信号を入力する際、走査線の電圧降下が小さく、信号歪みの問題が軽減される。

【0085】

一実施形態では、同一の行にあるピクセルの走査線を一体的に形成している。同一の行にあるピクセルを形成する際に、同時に複数のピクセルの走査線を形成することができるため、同一の行にあるピクセルの走査線はいずれも第２金属層を用いて形成することができ、両側から中央領域にかけての走査信号の遅延を減少することができる。

【0086】

一実施形態では、図３に示すように、前記アレイ基板２はさらに、遮光層２１２と、ブロッキング層２１３と、バッファ層２１４とを含み、前記遮光層２１２は、前記活性層２１５が設けられている領域に対応して配置されている。

【0087】

一実施形態では、図３に示すように、前記アレイ基板２はさらに、平坦化層２２０と、第１電極層２２１と、不活性化層２２２と、第２電極層２２３とを含み、ソースドレイン層２１９は平坦化層２２０及び不活性化層２２２のビアホールを介して第２電極層２２３に接続されている。

【0088】

図３に示すように、図３中の第１電極層２２１の両側は切断されているが、実際には、第１電極層と第２電極層とを絶縁するために、第１電極層にビアホールを形成し、不活性化層でビアホールを充填することで、第１電極層と第２電極層とを隔て、第２電極層は不活性化層及び平坦化層を通過してソースドレイン層に接続され、第１電極層は全面的に配置されるが、ビアホールを形成するのみで、複数段に配置するものではない。

【0089】

また、図４乃至図６に示すように、本出願の実施形態は液晶ディスプレイパネルを提供し、当該液晶ディスプレイパネルは、アレイ基板と、カラーフィルタ５２と、前記アレイ基板と前記カラーフィルタ５２との間に設けられた液晶層５１とを含み、前記アレイ基板は、

【0090】

基板２１１と、

【0091】

前記基板２１１の一側に設けられた活性層２１５と、

【0092】

前記活性層２１５の前記基板２１１から離れた側の面に設けられたゲート絶縁層２１６と、

【0093】

前記活性層２１５の前記基板２１１から離れた側の面に設けられ、且つゲート電極２１７ｄを形成する第１金属層２１７と、

【0094】

前記第１金属層２１７の前記ゲート絶縁層２１６から離れた側の面に設けられた層間絶縁層２１８と、

【0095】

前記層間絶縁層２１８の前記第１金属層２１７から離れた側の面に設けられ、且つソース電極２１９ｅ、ドレイン電極２１９ｆ及び走査線２１９ｃを形成する第２金属層２１９と、を含む。

【0096】

ここで、前記アレイ基板２はさらにデータ線３２を含む。前記データ線３２は、前記第１金属層２１７に設けられた第１部分３２１と、前記第２金属層２１９に設けられた第２部分３２２とを含む。前記走査線２１９ｃと前記データ線３２との境界部において、前記データ線３２の第２部分３２２は前記層間絶縁層２１８を通過して前記データ線３２の第１部分３２１に接続され、前記走査線２１９ｃは前記層間絶縁層２１８を通過して前記ゲート電極２１７ｄに接続されている。

【0097】

本出願の実施形態は液晶ディスプレイパネルを提供する。当該液晶ディスプレイパネルは、アレイ基板と、カラーフィルタと、アレイ基板とカラーフィルタとの間に設けられた液晶層とを含む。当該アレイ基板では、走査線を第２金属層に設けることで、薄膜トランジスタのチャネルの配置時において、薄膜トランジスタのチャネルの幅と走査線の幅は関連せず、走査線の幅を広げることにより、走査線のインピーダンスを下げることができる。加えて、走査線はインピーダンスが第１金属層よりも小さい第２金属層で形成されており、走査線のインピーダンスをさらに下げ、且つ薄膜トランジスタのチャネルの幅を小さくし、アレイ基板の充電効率を向上させ、走査信号の歪み差を低減させることができる。

【0098】

一実施形態では、液晶ディスプレイパネルにおいて、前記活性層は活性パターンを含み、前記活性パターンの前記基板上への投影は、前記走査線の前記基板上への投影の一側に位置しており、且つ前記活性パターンの前記基板上への投影は、前記走査線の前記基板上への投影と重ならない。

【0099】

一実施形態では、液晶ディスプレイパネルにおいて、前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域に位置する活性パターンは水平方向に配置されている。

【0100】

一実施形態では、液晶ディスプレイパネルにおいて、前記ドーピング領域では、前記ソース電極と前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線との間の距離は、前記ドレイン電極と前記活性パターンとが接続されている側に位置する活性パターンの部分と前記走査線との間の距離よりも大きい。

【0101】

一実施形態では、液晶ディスプレイパネルにおいて、前記活性パターンはチャネル領域及びドーピング領域を含み、前記チャネル領域では、前記活性パターンの前記基板上への投影と前記ゲート電極の前記基板上への投影との間に重なる部分があり、前記ドーピング領域では、前記ソース電極及び前記ドレイン電極は前記層間絶縁層及び前記ゲート絶縁層を通過して前記活性パターンに接続されている。

【0102】

一実施形態では、液晶ディスプレイパネルにおいて、前記ゲート電極は第１ゲート電極部と第２ゲート電極部とを含む。前記第１ゲート電極部の前記基板上への投影は、前記走査線の前記基板上への投影の範囲内にある。前記第１ゲート電極部の幅は前記走査線の幅よりも小さい。前記第２ゲート電極部の前記基板上への投影と、前記活性パターンの前記基板上への投影との間には重なる部分がある。

【0103】

一実施形態では、液晶ディスプレイパネルにおいて、前記第１ゲート電極部に対応する領域において、前記層間絶縁層は少なくとも１つのビアホールを形成しており、前記第１ゲート電極部は前記ビアホールを介して前記走査線に接続されている。

【0104】

一実施形態では、液晶ディスプレイパネルにおいて、前記ビアホールは第１ビアホールと第２ビアホールとを含み、前記第１ゲート電極部は前記第１ビアホールを介して前記走査線に接続され、且つ前記第１ゲート電極部は前記第２ビアホールを介して前記走査線に接続されている。

【0105】

一実施形態では、液晶ディスプレイパネルにおいて、前記第２ゲート電極部は第１スイッチ部と第２スイッチ部とを含み、前記第１スイッチ部及び前記第２スイッチ部は前記第１ゲート電極部に接続されており、且つ前記第１スイッチ部と前記第２スイッチ部との間は絶縁されている。

【0106】

一実施形態では、液晶ディスプレイパネルにおいて、データ線の第１部分は、第１端子と、第１接続線と、第２端子とを含み、データ線３２の第２部分は、第２接続線と、第３端子と、第４端子とを含む。前記第１接続線の両端は前記第１端子及び第２端子に接続され、前記第３端子は前記第２接続線に接続され、前記第１端子及び前記第３端子は前記層間絶縁層のビアホールを介して接続され、前記第４端子は前記第２接続線に接続され、前記第２端子及び前記第４端子は層間絶縁層のビアホールを介して接続されている。前記第３端子の前記基板上への投影面積は、前記第１端子の前記基板上への投影面積よりも大きく又は当該面積と等しく、前記第４端子の前記基板上への投影面積は前記第２端子の前記基板上への投影面積よりも大きく又は当該面積と等しい。

【0107】

一実施形態では、液晶ディスプレイパネルにおいて、前記第１金属層の単位面積あたりの抵抗は、前記第２金属層の単位面積あたりの抵抗よりも小さい。

【0108】

上記の実施形態からわかるように：

【0109】

本出願の実施形態はアレイ基板及び液晶ディスプレイパネルを提供し、当該アレイ基板は、基板と、活性層と、ゲート絶縁層と、第１金属層と、層間絶縁層と、第２金属層とを含む。活性層は基板の一側に設けられ；ゲート絶縁層は活性層の基板から離れた側の面に設けられ；第１金属層は活性層の基板から離れた側の面に設けられ、且つゲート電極を形成し；層間絶縁層は第１金属層のゲート絶縁層から離れた側の面に設けられ；第２金属層は層間絶縁層の第１金属層から離れた側の面に設けられ、且つソース電極、ドレイン電極及び走査線を形成する。ここで、アレイ基板はさらにデータ線を含む。データ線は、第１金属層に設けられた第１部分と、第２金属層に設けられた第２部分とを含む。走査線とデータ線との境界部において、データ線の第２部分は層間絶縁層を通過してデータ線の第１部分に接続され、ゲート電極は層間絶縁層を通過して走査線に接続されている。本出願において、走査線を第２金属層に設けることで、薄膜トランジスタのチャネルの配置時において、薄膜トランジスタのチャネルの幅と走査線の幅は関連せず、走査線の幅を広げることにより、走査線のインピーダンスを下げることができる。加えて、走査線はインピーダンスが第１金属層よりも小さい第２金属層で形成されており、走査線のインピーダンスをさらに下げ、且つ薄膜トランジスタのチャネルの幅を小さくし、アレイ基板の充電効率を向上させ、走査信号の歪み差を低減させることができる。

【0110】

上記の実施形態において、各々の実施形態の記述にそれぞれ焦点があるものの、一の実施形態で詳述されていない部分に関しては、その他の実施形態における関連する記述を参照されたい。

【0111】

以上、本出願の実施形態が提供するアレイ基板及び液晶ディスプレイパネルについて詳細に記述したが、上記の記述では、具体的な例を挙げ本出願の原理及び実施方式について記載しており、上記実施形態に係る説明は、本出願の技術案及びその核心となるアイデアの理解を助けるものにすぎない。当業者は、上述の各実施形態に記載の技術案に対して変更を加え得ること、又はそのうちの一部の技術的特徴を同等のものと置換し得ることを理解するべきである。このような変更又は置換は、対応する技術案の本質を本出願の各実施形態における技術案の範囲から逸脱させるものではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】