特表 2024-512830 半導体構造の製造方法及び半導体構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-21

(54)【発明の名称】半導体構造の製造方法及び半導体構造

(51)【国際特許分類】

   H01L 21/3065 20060101AFI20240313BHJP

【ＦＩ】

H01L21/302 105A

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022548078

(86)(22)【出願日】2022-03-11

(85)【翻訳文提出日】2022-08-05

(86)【国際出願番号】 CN2022080318

(87)【国際公開番号】W WO2023164966

(87)【国際公開日】2023-09-07

(31)【優先権主張番号】202210209445.5

(32)【優先日】2022-03-04

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】522246670

【氏名又は名称】チャンシン メモリー テクノロジーズ インコーポレイテッド

【氏名又は名称原語表記】ＣＨＡＮＧＸＩＮ ＭＥＭＯＲＹ ＴＥＣＨＮＯＬＯＧＩＥＳ，ＩＮＣ．

(74)【代理人】

【識別番号】100145403

【弁理士】

【氏名又は名称】山尾 憲人

(74)【代理人】

【識別番号】100189555

【弁理士】

【氏名又は名称】徳山 英浩

(72)【発明者】

【氏名】陳 龍陽

(72)【発明者】

【氏名】白 世杰

(72)【発明者】

【氏名】劉 忠明

(72)【発明者】

【氏名】于 業笑

(72)【発明者】

【氏名】周 賢国

(72)【発明者】

【氏名】趙 彬

【テーマコード（参考）】

5F004

【Ｆターム（参考）】

5F004AA02

5F004BA04

5F004BB13

5F004BD01

5F004DA00

5F004DA04

5F004DA13

5F004DA26

5F004DB02

5F004DB07

5F004DB10

5F004DB13

5F004EA03

5F004EA06

5F004EA13

5F004EA27

(57)【要約】

本開示の実施例は、半導体構造の製造方法及び半導体構造を提供する。前記製造方法は、処理対象構造を提供するステップであって、前記処理対象構造は、基板及び前記基板上方に積層して設置されるエッチング目標層、底部マスク層、第１マスク層を備えるステップと、前記第１マスク層をパターン化して第１パターンを形成するステップであって、前記第１パターンは一部の前記底部マスク層を露出させるステップと、前記第１マスク層の側壁に縦方向の側壁形態を有するスペーサを形成するステップと、前記第１マスク層を除去するステップと、充填層を用いて前記スペーサ間の隙間を埋めるステップであって、前記スペーサの材料と前記充填層の材料は高いエッチング選択比を有するステップと、前記スペーサを除去するステップと、を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体構造の製造方法であって、
処理対象構造を提供するステップであって、前記処理対象構造は、基板及び前記基板上方に積層して設置されるエッチング目標層、底部マスク層、第１マスク層を備えるステップと、
前記第１マスク層をパターン化して第１パターンを形成するステップであって、前記第１パターンは一部の前記底部マスク層を露出させるステップと、
前記第１マスク層の側壁に縦方向の側壁形態を有するスペーサを形成するステップと、
前記第１マスク層を除去するステップと、
充填層を用いて前記スペーサ間の隙間を埋めるステップであって、前記スペーサの材料と前記充填層の材料は高いエッチング選択比を有するステップと、
前記スペーサを除去するステップと、を含む、半導体構造の製造方法。

【請求項2】

前記スペーサを除去するステップの後に、
前記充填層に第２マスク層を形成するステップと、
前記第２マスク層をエッチングして第２パターンを形成するステップであって、前記第２パターンは一部の前記充填層を露出させるステップと、
第２マスク層をマスクとして前記充填層をパターン化して、充填層マスクを形成するステップと、を更に含む
請求項１に記載の製造方法。

【請求項3】

前記充填層マスクを形成するステップの後に、
前記充填層マスクをマスクとして前記底部マスク層をパターン化して、第３パターンを形成するステップであって、前記第３パターンは一部の前記エッチング目標層を露出させるステップと、
前記底部マスク層をマスクとして前記エッチング目標層をパターン化するステップと、を更に含む
請求項２に記載の製造方法。

【請求項4】

前記スペーサと前記充填層の材料のエッチング選択比は１００以上である
請求項１に記載の製造方法。

【請求項5】

前記スペーサの材料のヤング率は２５ＧＰａ以上である
請求項１に記載の製造方法。

【請求項6】

前記充填層の材料は酸化物を含む
請求項１に記載の製造方法。

【請求項7】

前記スペーサの材料は、多結晶シリコン、窒化ケイ素又は金属酸化物を含む
請求項１に記載の製造方法。

【請求項8】

前記第１マスク層の側壁に縦方向の側壁形態を有するスペーサを形成するステップは、
前記第１マスク層と前記底部マスク層の表面を被覆するスペーサ層を形成するステップと、
前記第１マスク層の頂部を被覆するスペーサ層と前記底部マスク層の表面を被覆するスペーサ層を除去し、前記第１マスク層の側壁におけるスペーサ層を残して、縦方向の側壁形態を有するスペーサを形成するステップと、を含む
請求項１に記載の製造方法。

【請求項9】

前記スペーサを除去するステップは、
ガスによるエッチングプロセスを用いて前記スペーサを除去するステップを含み、前記ガスは塩素ガスと臭化水素を含む
請求項１に記載の製造方法。

【請求項10】

前記第１マスク層を除去するステップは、
アッシングプロセスを用いて前記第１マスク層を除去するステップを含む
請求項１に記載の製造方法。

【請求項11】

前記第１マスク層をパターン化するステップは、
前記第１マスク層の上方に第３マスク層を堆積するステップと、
前記第３マスク層と前記第１マスク層をパターン化するステップと、
前記第３マスク層を除去し、前記第１マスク層を残すステップと、を含む
請求項１に記載の製造方法。

【請求項12】

前記第３マスク層と第１マスク層をパターン化するステップは、
前記第３マスク層の上方にフォトレジスト層を形成するステップと、
前記フォトレジスト層をパターン化して、第１パターン化フォトレジスト層を形成するステップであって、前記第１パターン化フォトレジスト層は前記第３マスク層を露出させるステップと、
第１パターン化フォトレジスト層をマスクとして前記第３マスク層と前記第１マスク層をエッチングするステップと、を含む
請求項１１に記載の製造方法。

【請求項13】

充填層を用いて前記スペーサ間の隙間を埋めるステップは、
前記底部マスク層に充填層を形成するステップであって、前記充填層は隣接する前記スペーサの隙間に充填され且つ前記スペーサを被覆するステップと、
前記充填層を平坦化して、前記充填層の上表面と前記スペーサの上表面を面一にするステップと、を含む
請求項１に記載の製造方法。

【請求項14】

前記底部マスク層は、第１底部マスク層と第２底部マスク層を備え、前記第２底部マスク層が前記第１底部マスク層の上方にある
請求項１に記載の製造方法。

【請求項15】

半導体構造であって、
請求項１～１４のいずれか一項に記載の半導体構造の製造方法を用いて製造される、半導体構造。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本開示は、出願番号が２０２２１０２０９４４５．５であり、出願日が２０２２年３月４日であり、発明名称が「半導体構造の製造方法及び半導体構造」である中国特許出願に基づいて出願され、且つ当該中国特許出願の優先権を主張し、当該中国特許出願の内容全体が参照によって本開示に組み込まれる。

【0002】

本開示は、半導体技術分野に関するが、それに限定されなく、特に半導体構造の製造方法及び半導体構造に関する。

【背景技術】

【0003】

半導体技術ノード及び機械の進化に伴って、集積回路における素子の集積密度は高くなってきており、半導体素子の特徴限界寸法（ＣＤ）は持続的に小さくなってきており、フォトリソグラフィの光学物理極限に非常に接近しており、従来のフォトリソグラフィプロセスで形成されたマスクパターンは、持続的に小さくなっている半導体素子の特徴限界寸法の需要を満たすことが困難であり、半導体技術の発展を制限している。微細パターンの製造プロセスをいかに最適化するかは、早急に解決すべき問題となっている。

【発明の概要】

【0004】

本開示の実施例は、半導体構造の製造方法を提供し、処理対象構造を提供するステップであって、前記処理対象構造は、基板及び前記基板上方に積層して設置されるエッチング目標層、底部マスク層、第１マスク層を備えるステップと、前記第１マスク層をパターン化して第１パターンを形成するステップであって、前記第１パターンは一部の前記底部マスク層を露出させるステップと、前記第１マスク層の側壁に縦方向の側壁形態を有するスペーサを形成するステップと、前記第１マスク層を除去するステップと、充填層を用いて前記スペーサ間の隙間を埋めるステップであって、前記スペーサの材料と前記充填層の材料は高いエッチング選択比を有するステップと、前記スペーサを除去するステップと、を含む。

【0005】

いくつかの実施例では、前記スペーサを除去するステップの後に、前記方法は、前記充填層に第２マスク層を形成するステップと、前記第２マスク層をエッチングして第２パターンを形成するステップであって、前記第２パターンは一部の前記充填層を露出させるステップと、第２マスク層をマスクとして前記充填層をパターン化して、充填層マスクを形成するステップと、を更に含む。

【0006】

いくつかの実施例では、前記充填層マスクを形成するステップの後に、前記方法は、前記充填層マスクをマスクとして前記底部マスク層をパターン化して、第３パターンを形成するステップであって、前記第３パターンは一部の前記エッチング目標層を露出させるステップと、前記底部マスク層をマスクとして前記エッチング目標層をパターン化するステップと、を更に含む。

【0007】

いくつかの実施例では、前記スペーサと前記充填層の材料のエッチング選択比は１００以上である。

【0008】

いくつかの実施例では、前記スペーサの材料のヤング率は２５ＧＰａ以上である。

【0009】

いくつかの実施例では、前記充填層の材料は酸化物を含む。

【0010】

いくつかの実施例では、前記スペーサの材料は、多結晶シリコン、窒化ケイ素又は金属酸化物を含む。

【0011】

いくつかの実施例では、前記第１マスク層の側壁に縦方向の側壁形態を有するスペーサを形成するステップは、前記第１マスク層と前記底部マスク層の表面を被覆するスペーサ層を形成するステップと、前記第１マスク層の頂部を被覆するスペーサ層と前記底部マスク層の表面を被覆するスペーサ層を除去し、前記第１マスク層の側壁におけるスペーサ層を残して、縦方向の側壁形態を有するスペーサを形成するステップと、を含む。

【0012】

いくつかの実施例では、前記スペーサを除去するステップは、ガスによるエッチングプロセスを用いて前記スペーサを除去するステップを含み、前記ガスは塩素ガスと臭化水素を含む。

【0013】

いくつかの実施例では、前記第１マスク層を除去するステップは、アッシングプロセスを用いて前記第１マスク層を除去するステップを含む。

【0014】

いくつかの実施例では、前記第１マスク層をパターン化するステップは、前記第１マスク層の上方に第３マスク層を堆積するステップと、前記第３マスク層と前記第１マスク層をパターン化するステップと、前記第３マスク層を除去し、前記第１マスク層を残すステップと、を含む。

【0015】

いくつかの実施例では、前記第３マスク層と第１マスク層をパターン化するステップは、前記第３マスク層の上方にフォトレジスト層を形成するステップと、前記フォトレジスト層をパターン化して、第１パターン化フォトレジスト層を形成するステップであって、前記第１パターン化フォトレジスト層は前記第３マスク層を露出させるステップと、第１パターン化フォトレジスト層をマスクとして前記第３マスク層と前記第１マスク層をエッチングするステップと、を含む。

【0016】

いくつかの実施例では、充填層を用いて前記スペーサ間の隙間を埋めるステップは、前記底部マスク層に充填層を形成するステップであって、前記充填層は隣接する前記スペーサの隙間に充填され且つ前記スペーサを被覆するステップと、前記充填層を平坦化して、前記充填層の上表面と前記スペーサの上表面を面一にするステップと、を含む。

【0017】

いくつかの実施例では、前記底部マスク層は、第１底部マスク層と第２底部マスク層を備え、前記第２底部マスク層が前記第１底部マスク層の上方にある。

【0018】

本開示の実施例は更に、上記のいずれか一項に記載の方法を用いて製造される半導体構造を提供する。

【0019】

本開示の実施例は、半導体構造の製造方法及び半導体構造を提供する。前記製造方法は、処理対象構造を提供するステップであって、前記処理対象構造は、基板及び前記基板上方に積層して設置されるエッチング目標層、底部マスク層、第１マスク層を備えるステップと、前記第１マスク層をパターン化して第１パターンを形成するステップであって、前記第１パターンは一部の前記底部マスク層を露出させるステップと、前記第１マスク層の側壁に縦方向の側壁形態を有するスペーサを形成するステップと、前記第１マスク層を除去するステップと、充填層を用いて前記スペーサ間の隙間を埋めるステップであって、前記スペーサの材料と前記充填層の材料は高いエッチング選択比を有するステップと、前記スペーサを除去するステップと、を含む。本開示の実施例は、先に縦方向の側壁形態のスペーサを形成し、次に充填層を堆積し且つスペーサを除去して凹みを形成する方法を用いて、対応するパターンのマスクを形成し、スペーサと前記充填層は高いエッチング選択比を有して、パターン転写一致性を高め、形成されたパターン化構造の微細度を高めることができる。

【図面の簡単な説明】

【0020】

【図1】本開示の一実施例の半導体構造の製造方法のフローチャートである。

【図2a】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2b】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2c】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2d】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2e】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2f】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2g】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2h】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2i】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2j】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2k】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2l】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2m】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図2n】本発明の実施例に係る半導体構造の製造工程における素子構造図である。

【図3】本開示に係る別の実施例の半導体構造の素子構造図である。

【発明を実施するための形態】

【0021】

本開示の実施例又は従来技術における技術手段をより明確に説明するために、以上、実施例に用いられる図面を簡単に説明したが、当然ながら、以上に記載する図面はただ本開示の実施例の一部であり、当業者であれば、創造的な労力を要することなく、これらの図面に基づいて他の図面に想到し得る。

【0022】

以下、図面を参照しながら本開示で開示される例示的実施形態をより詳細に説明する。本開示の例示的実施形態を図面に示しているが、本開示は各種の形態で実現でき、ここで説明される具体的な実施形態に限定されてならないことを理解すべきである。逆に、これらの実施形態を提供する目的は、本開示をより全面的に理解でき、本開示で開示される範囲を完全に当業者に伝えられることである。

【0023】

以下の説明において、本開示に対する理解を更に透徹させるように、具体的な細かい点を多く提供する。しかし、本開示は１つ又は複数のこれらの細かい点がなくても実施できることが当業者に明らかである。他の例では、本開示と混同しないように、本分野で周知されている若干の技術特徴について説明しなく、即ち、ここでは、説明される実際実施例の特徴は全部ではなく、周知されている機能と構造は詳細に説明されない。

【0024】

図面において、明瞭にするために、層、領域、素子の寸法及びその相対的寸法は誇大にされることがある。同じ図面符号は始めから終わりまで同じ素子を表す。

【0025】

理解すべきことは、素子又は層が他の素子又は層に対して、「…の上にある」、「…に隣接する」、「に接続される」又は「に結合される」と言われる場合に、直接的に他の素子又は層にあったり、それに隣接したり、他の素子又は層に接続又は結合されたりしてもよく、或いは中間に介在する素子又は層が存在してもよい点である。逆に、素子が他の素子又は層に対して、「直接的に…の上にある」、「…に直接的に隣接する」、「に直接的に接続される」又は「に直接的に結合される」と言われる場合に、中間に介在する素子又は層が存在しない。理解すべきことは、第１、第２、第３等の技術用語を用いて各種の素子、部材、領域、層及び／又は部分を記述できるが、これらの素子、部材、領域、層及び／又は部分はこれらの技術用語に限定されるべきではない点である。これらの技術用語はただ１つの素子、部材、領域、層又は部分と別の素子、部材、領域、層又は部分とを区別するためのものである。従って、本開示の示唆を逸脱しない限り、以下において検討される第１素子、部材、領域、層又は部分は第２素子、部材、領域、層又は部分で表してもよい。第２素子、部材、領域、層又は部分を検討する時に、本開示において必ず第１素子、部材、領域、層又は部分が存在するというわけではない。

【0026】

ここで使用される技術用語の目的は、本開示を限定せず、ただ具体的な実施例を説明することである。ここで使用される時に、単数形の「一」、「一つ」及び「前記／当該」は、文脈において別の方式を明らかに示していない限り、複数形を含むことも意図する。更に理解すべきことは、「からなる」及び／又は「含む」という技術用語は、当該明細書に使用される時、記載される特徴、整数、ステップ、操作、素子及び／又は部材が存在することを明確にするが、１つ又はより多い他の特徴、整数、ステップ、操作、素子、部材及び／又は群の存在又は追加を排除することがない点である。ここで使用される時に、「及び／又は」という技術用語は挙げられる関連項目のいずれ及び全ての組合せを含む。

【0027】

関連技術におけるパターン化プロセスでは、例えば、ブリッジング、破断、隅箇所での悪い充填品質等の問題が発生しやすくて、微細なパターン化構造を形成しにくいことが一般である。

【0028】

以上に基づいて、本開示の実施例は、半導体構造の製造方法を提供し、図面１を参照して、前記製造方法は、
処理対象構造を提供し、前記処理対象構造は、基板及び前記基板上方に積層して設置されるエッチング目標層、底部マスク層、第１マスク層を備えるステップ１０１と、
前記第１マスク層をパターン化して第１パターンを形成し、前記第１パターンは一部の前記底部マスク層を露出させるステップ１０２と、
前記第１マスク層の側壁に縦方向の側壁形態を有するスペーサを形成するステップ１０３と、
前記第１マスク層を除去するステップ１０４と、
充填層を用いて前記スペーサ間の隙間を埋め、前記スペーサの材料と前記充填層の材料は高いエッチング選択比を有するステップ１０５と、
前記スペーサを除去するステップ１０６と、を含む。

【0029】

本開示の実施例は、先に縦方向の側壁形態のスペーサを形成し、次に充填層を堆積し且つスペーサを除去して凹みを形成する方法を用いて、対応するパターンのマスクを形成し、スペーサと前記充填層は高いエッチング選択比を有して、パターン転写一致性を高め、形成されたパターン化構造の微細度を高めることができる。

【0030】

以下、図２ａ－２ｎを参照しながら本発明の具体的な実施形態を詳細に説明する。本発明の実施例を詳細に記載する時に、説明の便宜上、模式図は一般の比例に従わずに局所を拡大することがあり、前記模式図はただ例示するものであり、ここで本発明の保護範囲を限定するものとしてはならない。

【0031】

前記方法はステップ１０１から始まり、図２ａに示すように、処理対象構造を提供し、前記処理対象構造は、基板２０１、前記基板上方に積層して設置されるエッチング目標層２０３、底部マスク層２０５、第１マスク層２０７を備える。

【0032】

ここで、前記基板は、半導体基板であってもよく、また、少なくとも１つの元素半導体材料（例えば、シリコン（Ｓｉ）基板、ゲルマニウム（Ｇｅ）基板）、少なくとも１つのＩＩＩ－Ｖ化合物半導体材料、少なくとも１つのＩＩ－ＶＩ化合物半導体材料、少なくとも１つの有機半導体材料又は当該分野における既知の他の半導体材料を含んでもよい。具体的な一実施例では、前記基板はシリコン基板であり、ドープ又は非ドープであってもよい。具体的には、前記基板はウェハであってもよいが、それに限定されない。

【0033】

例として、前記エッチング目標層２０３は基板にあるエッチング待ちの材料層であってもよく、例えば、多結晶シリコン層又は金属層を含むが、それらに限定されなく、いくつかの実施例では、基板であってもよく、即ち、後にエッチングする必要がある目標層は、基板にある多結晶シリコン層であってもよく、基板にある金属層であってもよく、基板自体であってもよい。いくつかの実施例では、前記エッチング目標層２０３はタングステン（Ｗ）であってもよい。

【0034】

いくつかの実施例では、図２ａを参照し、前記底部マスク層２０５は、第１底部マスク層２０５１と第２底部マスク層２０５２を備え、前記第２底部マスク層２０５２が前記第１底部マスク層２０５１の上方にある。ここで、底部マスク層２０５は、パターン伝達に関与するだけでなく、エッチングストッパ層としても使用されて、後に充填層マスクを形成するプロセスがエッチング目標層を破壊しないように、エッチング目標層を保護する。多層構造のマスク層を用いることで、線幅一致性及びエッジの粗さを高めることができる。ここで、前記第１底部マスク層２０５１の材料は、アモルファス炭素層（Ａｍｏｒｐｈｏｕｓ Ｃａｒｂｏｎ Ｌａｙｅｒ：ＡＣＬ）を含んでもよいが、それに限定されなく、前記第２底部マスク層２０５２の材料は、窒化ケイ素（ＳｉＮ）又は酸窒化ケイ素（ＳｉＯＮ）を含んでもよいが、それらに限定されない。より具体的には、前記第２底部マスク層の材料はシリコンリッチの酸窒化ケイ素であってもよい。実際の操作では、前記底部マスク層２０５の形成プロセスは、化学気相成長（ＣＶＤ）プロセス、プラズマ強化化学気相成長（ＰＥＣＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス又はそれらの組合せを含むが、それらに限定されない。

【0035】

ここで、前記第１マスク層２０７は、アモルファス炭素層（Ａｍｏｒｐｈｏｕｓ Ｃａｒｂｏｎ Ｌａｙｅｒ：ＡＣＬ）を含んでもよいが、それに限定されない。実際の操作では、前記第１マスク層２０７の形成プロセスは、化学気相成長（ＣＶＤ）プロセス、プラズマ強化化学気相成長（ＰＥＣＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス又はそれらの組合せを含むが、それらに限定されない。

【0036】

続いて、図２ｂ－２ｄに示すように、ステップ１０２を実行し、前記第１マスク層２０７をパターン化して第１パターンを形成し、前記第１パターンは一部の前記底部マスク層２０５を露出させる。

【0037】

いくつかの実施例では、図２ｂ－２ｄに示すように、前記第１マスク層２０７をパターン化するステップは、前記第１マスク層２０７の上方に第３マスク層２０９を堆積するステップと、前記第３マスク層２０９と前記第１マスク層２０７をパターン化するステップと、前記第３マスク層２０９を除去して、前記第１マスク層２０７を残すステップと、を含む。このようにして、頂部のキャップ層構造が除去され、後に高弾性率のスペーサ層を堆積した後、対称するスペーサをワンステップでエッチングして形成できる。

【0038】

具体的には、まず、図２ｂを参照し、前記第１マスク層２０７の上方に第３マスク層２０９を堆積する。ここで、前記第３マスク層の材料は、酸化物又は酸窒化ケイ素（ＳｉＯＮ）を含んでもよいが、それらに限定されなく、例として、例えば、酸化ケイ素（ＳｉＯ_２）又は酸素リッチの酸窒化ケイ素が挙げられる。実際の操作では、前記第３マスク層の形成プロセスは、化学気相成長（ＣＶＤ）プロセス、プラズマ強化化学気相成長（ＰＥＣＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス又はそれらの組合せを含むが、それらに限定されない。

【0039】

続いて、図２ｃを参照し、前記第３マスク層２０９と前記第１マスク層２０７をパターン化する。

【0040】

いくつかの実施例では、前記第３マスク層２０９と第１マスク層２０７をパターン化するステップは、前記第３マスク層２０９の上方にフォトレジスト層（ＰＲ）を形成するステップと、前記フォトレジスト層をパターン化して、第１パターン化フォトレジスト層２１１を形成するステップであって、前記第１パターン化フォトレジスト層２１１は前記第３マスク層２０９を露出させるステップと、第１パターン化フォトレジスト層２１１をマスクとして前記第３マスク層２０９と前記第１マスク層２０７をエッチングするステップと、を含む。例えば、前記第３マスク層２０９にフォトレジストをスピンコーティングし、マスクによって前記フォトレジストをパターン化する。前記第３マスク層２０９と第１マスク層２０７をパターン化するプロセスはこれに限定されなく、他の実施例では、第３マスク層２０９の表面において自己整合ダブルパターニング（ＳＡＤＰ）プロセス又は自己整合４倍パターニング（ＳＡＱＰ）プロセスによって、前記第３マスク層２０９と第１マスク層２０７をパターン化してもよい。

【0041】

最後に、図２ｄを参照し、前記第３マスク層２０９を除去し、前記第１マスク層２０７を残す。ここで、ドライエッチングプロセスを用いて前記第３マスク層２０９を除去してもよく、前記ドライエッチングプロセスは、スパッタリングとイオンビームミリング、プラズマエッチング（Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ）、高圧プラズマエッチング、高密度プラズマ（ＨＤＰ）エッチング、反応性イオンエッチング（ＲＩＥ）等を含む。

【0042】

いくつかの実施例では、前記フォトレジスト層は更に、Ｓｉを含む反射防止コーティング（ＳｉＡＲＣ）を含み、前記反射防止コーティングが前記第３マスク層２０９の表面を被覆する。このようにして、フォトリソグラフィ反射光を吸収して、フォトリソグラフィプロセスにおける線幅解像度を高めることができる。

【0043】

続いて、ステップ１０３を実行し、図２ｆに示すように、前記第１マスク層２０７の側壁に縦方向の側壁形態を有するスペーサ２１３１を形成する。

【0044】

いくつかの実施例では、前記スペーサ２１３１の材料はヤング率が２５ＧＰａ以上である。実際の操作では、前記スペーサ２１３１の材料はヤング率範囲が例えば２５ＧＰａ－２５０ＧＰａであってもよく、例として、例えば、２８Ｇｐａ、４６Ｇｐａ、１９０ＧＰａ又は２３０ＧＰａであってもよい。適切なヤング率のスペーサを選択し、後に第１マスク層パターンを除去した後、高ヤング率のスペーサが縦方向の形態をより保持しやすく、また、ヤング率が高いほど、スペーサが変形しにくく、より微細なパターンを得ることができ、精度を向上させる。いくつかの実施例では、前記スペーサ２１３１の材料はヤング率が５００Ｇｐａより小さく、このようにして、スペーサは他の材料に対して応力による層化現象が発生しにくく、望ましい融和性を有する。

【0045】

いくつかの実施例では、前記スペーサ２１３１の材料は、多結晶シリコン、窒化ケイ素又は金属酸化物を含む。具体的な一実施例では、前記スペーサ２１３１の材料はホウ素ドープ多結晶シリコン（Ｃｙｇｎｕｓ ｐｏｌｙ）又はチタン酸素化合物を含む。このようにして、高いヤング率を得ることができ、また、後に形成される充填層材料に対するエッチング選択比が大きく、これによって、後にスペーサを除去する工程で、充填層マスク構造への影響を低減し、金属線のブリッジング又は破断の問題を最適化する。

【0046】

いくつかの実施例では、図２ｅ－図２ｆに示すように、前記第１マスク層２０７の側壁に縦方向の側壁形態を有するスペーサ２１３１を形成するステップは、前記第１マスク層２０７と前記底部マスク層２０５の表面を被覆するスペーサ層２１３を形成するステップと、前記第１マスク層２０７の頂部を被覆するスペーサ層２１３及び前記底部マスク層２０５の表面を被覆するスペーサ層２１３を除去し、前記第１マスク層２０７の側壁におけるスペーサ層２１３を残し、縦方向の側壁形態を有するスペーサ２１３１を形成するステップと、を含む。

【0047】

具体的には、まず、図２ｅを参照し、前記第１マスク層２０７と前記底部マスク層２０５の表面を被覆するスペーサ層２１３を形成する。ここで、前記スペーサ層は、化学気相成長プロセス、スピンコーティングプロセス又は原子層堆積プロセスによって形成してもよく、その厚さの範囲が３０ｎｍ～１８０ｎｍ範囲内、例えば、６０ｎｍ、６５ｎｍ、８０ｎｍ、８５ｎｍ、９０ｎｍ、９５ｎｍ又は１２０ｎｍであってもよい。スペーサ層の厚さが小さければ、後に縦方向の側壁形態のスペーサを形成することに不利であり、縦方向の側壁形態のスペーサが崩れやすい。スペーサ層の厚さが大きければ、微細なパターンの形成に不利である。実際の操作では、スペーサ層の厚さを選択するに際して、スペーサの材料及びスペーサの材料のヤング率に配慮すべきである。例えば、スペーサのヤング率が高いほど、相対的小さいスペーサ層の厚さを選択でき、パターンの微細度を高める。

【0048】

続いて、図２ｆに示すように、前記第１マスク層２０７の頂部を被覆するスペーサ層２１３と前記底部マスク層２０５の表面を被覆するスペーサ層２１３を除去し、前記第１マスク層２０７の側壁におけるスペーサ層２１３を残し、縦方向の側壁形態を有するスペーサ２１３１を形成する。

【0049】

次に、図２ｇに示すように、ステップ１０４を実行し、前記第１マスク層２０７を除去する。実際の操作では、ドライエッチングプロセスを用いて前記第１マスク層２０７を除去してもよく、前記ドライエッチングプロセスは、スパッタリングとイオンビームミリング、プラズマエッチング（Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ）、高圧プラズマエッチング、高密度プラズマ（ＨＤＰ）エッチング、反応性イオンエッチング（ＲＩＥ）等を含む。ドライエッチングプロセスは選択比が高くて、望ましい制御可能性、柔軟性、再現性を有し、細かいラインの操作が安全で、微細パターン転写後の高忠実度を確保できる。

【0050】

いくつかの実施例では、前記第１マスク層を除去するステップは、アッシングプロセスを用いて前記第１マスク層２０７を除去するステップを含む。第１マスク層パターンはアッシングプロセスによって効率的且つ完全に除去でき、且つ中間生成物が生じない。同時に底部マスク層の表面の清浄度を高めることができ、後続の充填層の堆積に有利である。実際の操作では、前記アッシングプロセスのパラメータとしては、アッシング室の温度２３５～２６５℃、無線周波数電力２０００～５０００Ｗ、アッシング室圧力５０～１５００ｍｔｏｒｒ（ミリトール）、アッシング時間５～３００秒を含む。このようにして、更に前記第１マスク層２０７の除去効率を高めると共に、底部マスク層の表面の清浄度を高め、歩留まりを増加することができる。

【0051】

いくつかの実施例では、前記第１マスク層パターンを除去するステップの後、前記スペーサの輪郭に対して平滑化処理を施して、前記スペーサ両側の輪郭を均一且つ対称的に平滑化させるステップを更に含む。このようにして、後にスペーサに従って充填層マスクを形成する品質を高めることができ、充填層マスクをより整然とし、最終的に形成される製品の歩留まりを改善する。いくつかの実施例では、ガスによるエッチングプロセスを用いて前記スペーサの輪郭に平滑化処理を施し、前記エッチングガスはＣｌ_２、ＨＢｒ、Ｏ_２、ＳｉＣｌ_４及びＳｉＢｒの少なくとも１種を含む。

【0052】

続いて、図２ｉに示すように、ステップ１０５を実行し、充填層２１５を用いて前記スペーサ２１３１の間の隙間を埋め、ここで、前記スペーサ２１３１の材料と前記充填層２１５の材料は高いエッチング選択比を有する。

【0053】

いくつかの実施例では、図２ｈ－図２ｉに示すように、充填層２１５を用いて前記スペーサ２１３１の間の隙間を埋めるステップは、前記底部マスク層２０５に充填層２１５を形成するステップであって、前記充填層は隣接する前記スペーサ２１３１の隙間に充填され且つ前記スペーサ２１３１を被覆するステップと、前記充填層２１５を平坦化して、前記充填層２１５の上表面と前記スペーサ２１３１の上表面を面一にするステップと、を含む。

【0054】

具体的には、まず、図２ｈを参照し、前記底部マスク層２０５に充填層２１５を形成し、前記充填層は隣接する前記スペーサ２１３１の隙間に充填され且つ前記スペーサ２１３１を被覆する。いくつかの実施例では、前記充填層の材料は酸化物を含む。有機炭素をスピンコーティングした（Ｓｐｉｎ－Ｏｎ－Ｃａｒｂｏｎ：ＳＯＣ）層を充填する関連技術と比べると、酸化物の充填効果がより優れ、更に従来技術においてＳＯＣ充填効果が悪いという問題を解決する。実際の操作では、化学気相成長プロセス、塗布プロセス（ｆｌｏａｔｉｎｇ Ｏｘｉｄｅ ｃｏａｔｉｎｇ）又は原子層堆積プロセスを用いて前記充填層を形成してもよい。

【0055】

いくつかの実施例では、前記スペーサと前記充填層の材料のエッチング選択比は１００以上である。例として、前記スペーサと前記充填層の材料のエッチング選択比範囲は、例えば、１２０－８００であってもよく、より具体的には、例えば、１５５、３３４又は６５０であってもよい。このようにして、後にスペーサを除去する工程で、充填層マスク構造への影響を低減し、金属線のブリッジング又は破断の問題を最適化する。

【0056】

続いて、図２ｉを参照し、前記充填層２１５を平坦化して、前記充填層２１５の上表面と前記スペーサ２１３１の上表面を面一にする。実際の操作では、前記平坦化は、化学機械研磨プロセス、エッチバックプロセス又はそれらの組合せを含む。

【0057】

最後に、ステップ１０６を実行し、図２ｊを参照し、前記スペーサ２１３１を除去する。

【0058】

いくつかの実施例では、前記スペーサ２１３１を除去するステップは、ガスによるエッチングプロセスを用いて前記スペーサ２１３１を除去するステップを含み、前記ガスは塩素ガスと臭化水素を含む。ガスによるエッチングは底部マスクに与える汚染が小さく、且つエッチング速度が制御可能であり、形成される充填層マスクがより微細であることを理解すべきである。他の実施例では、前記ガスはＯ_２、ＳｉＣｌ_４及びＳｉＢｒの少なくとも１種を含む。

【0059】

いくつかの実施例では、図２ｋ－２ｍに示すように、前記スペーサ２１３１を除去するステップの後、前記方法は、前記充填層２１５に第２マスク層２１７を形成するステップと、前記第２マスク層２１７をエッチングして第２パターンを形成するステップであって、前記第２パターンは一部の前記充填層２１５を露出させるステップと、第２マスク層をマスクとして前記充填層２１５をパターン化して、充填層マスク２１５１を形成するステップと、を更に含む。実際の操作では、ターンが微細で複雑なので、一次エッチングのプロセスは難度が大きく、プロセスのメンテナンスが困難であり、甚だしい場合には実現できない。このようにして、充填層を整えて最終的マスクを形成することで、プロセスを有効に簡単化して歩留まりを高めることができる。

【0060】

具体的には、まず、図２ｋを参照し、前記充填層２１５に第２マスク層２１７を形成する。ここで、前記第２マスク層２１７は、積層して設置される下層第２マスク層２１７１と上層第２マスク層２１７２を含んでもよく、前記上層第２マスク層２１７２が前記下層第２マスク層２１７１の上方にある。前記上層第２マスク層２１７２の材料は、酸窒化ケイ素（ＳｉＯＮ）、多結晶シリコン（Ｐｏｌｙ）、アモルファス炭素層（Ａｍｏｒｐｈｏｕｓ Ｃａｒｂｏｎ Ｌａｙｅｒ：ＡＣＬ）、酸化物（Ｏｘｉｄｅ）等を含んでもよいが、それらに限定されない。前記上層第２マスク層２１７２は、化学気相成長プロセス（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）又はスピンオン誘電体プロセス（Ｓｐｉｎ－ｏｎ Ｄｉｅｌｅｃｔｒｉｃｓ：ＳＯＤ）によって形成してもよい。

【0061】

前記下層第２マスク層２１７１の材料は、スピンオンハードマスク（Ｓｐｉｎ－ｏｎ Ｈａｒｄ ｍａｓｋ：ＳＯＨ）層を含んでもよいが、それに限定されなく、前記ＳＯＨ層はスピンコーティングプロセスによって形成してもよく、ＳＯＨ層は炭化水素系の絶縁層であってもよく、シリコンハードマスク材料、カーボンハードマスク材料及び有機ハードマスク材料等を含んでもよい。

【0062】

続いて、図２ｌを参照し、前記第２マスク層２１７をエッチングして第２パターンを形成し、前記第２パターンは一部の前記充填層２１５を露出させる。いくつかの実施例では、前記第２マスク層２１７をエッチングして第２パターンを形成するステップは、前記第２マスク層２１７の上方にフォトレジスト層（ＰＲ）を形成するステップと、前記フォトレジスト層をパターン化して、第２パターン化フォトレジスト層２１１’を形成するステップであって、前記第２パターン化フォトレジスト層２１１’は前記第２マスク層２１７を露出させるステップと、を含む。いくつかの実施例では、前記フォトレジスト層は更に、Ｓｉを含む反射防止コーティング（ＳｉＡＲＣ）を含み、前記反射防止コーティングが前記第２マスク層２１７の表面を被覆し、このようにして、フォトリソグラフィ反射光を吸収して、フォトリソグラフィプロセスにおける線幅解像度を高めることができる。前記第２マスク層２１７をエッチングして第２パターンを形成するプロセスはここに限定されなく、他の実施例では、第２マスク層２１７の表面において自己整合ダブルパターニング（ＳＡＤＰ）プロセス又は自己整合４倍パターニング（ＳＡＱＰ）プロセスによって前記第２マスク層２１７をエッチングして第２パターンを形成してもよい。

【0063】

最後に、図２ｍを参照し、第２マスク層２１７をマスクとして前記充填層２１５をパターン化して、充填層マスク２１５１を形成する。ここで、ドライエッチングプロセスを用いて前記充填層２１５をパターン化してもよく、前記ドライエッチングプロセスは、スパッタリングとイオンビームミリング、プラズマエッチング（Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ）、高圧プラズマエッチング、高密度プラズマ（ＨＤＰ）エッチング、反応性イオンエッチング（ＲＩＥ）等を含む。ドライエッチングプロセスは選択比が高くて、望ましい制御可能性、柔軟性、再現性を有し、細かいラインの操作が安全で、微細パターン転写後の高忠実度を確保できる。

【0064】

いくつかの実施例では、図２ｎに示すように、前記充填層マスク２１５１を形成するステップの後、前記方法は、前記充填層マスク２１５１をマスクとして前記底部マスク層２０５をパターン化して、第３パターンを形成するステップであって、前記第３パターンは一部の前記エッチング目標層２０３を露出させるステップと、前記底部マスク層２０５をマスクとして前記エッチング目標層２０３をパターン化するステップと、を更に含む。ここで、底部マスク層は、パターン伝達に関与するだけでなく、エッチングストッパ層としても使用されて、後に充填層マスクを形成するプロセスがエッチング目標層を破壊しないように、エッチング目標層を保護する。

【0065】

一実施例では、前記充填層マスク２１５１をマスクとして前記底部マスク層２０５をパターン化するステップは、ドライエッチングプロセスを用いて前記底部マスク層をパターン化するステップを含む。いくつかの実施例では、前記ドライエッチングプロセスは、最初が速く次に遅いという異なる速度のエッチング速度を有してもよい。このようにして、後に必要なパターンを底部マスク層２０５に転写する時により均一な深さを持たせることができる。

【0066】

いくつかの実施例では、ドライエッチングデバイスのキャビティの圧力及び／又はＲＦ（無線周波数）電力を調節制御することによって、最初が速く次に遅いというエッチング速度を実現してもよい。一般的には、キャビティ圧力の増加に伴って、エッチング速度が大きくなる。ＲＦ電力の増加はプラズマ中の活性剤とイオンの密度を高めることができ、これによってエッチング速度を高める。他の実施例では、エッチングガスの成分及び／又はガス流速を調節制御することによって、最初が速く次に遅いというエッチング速度を実現してもよい。例えば、混合ガス中の成分割合を制御することによってエッチング速度の調節制御を実現する。一方、反応剤の有効供給度合いはガス流速に依存する。ガス流速が低ければ、エッチング速度は反応ガス供給量に制限されて低くなり、流速が大きければ、反応ガス搬送過程で損失が発生して同様にエッチング速度を低下させる。他の実施例では、エッチング温度を調節制御することによって、最初が速く次に遅いというエッチング速度を実現してもよい。前記エッチング温度は基板の温度とキャビティの温度を含み、温度の影響は主に化学反応速度で体現する。

【0067】

他の実施例では、前記底部マスク層は第１底部マスク層と第２底部マスク層を備え、前記第２底部マスク層は前記第１底部マスク層の上方にあり、前記第２底部マスク層のエッチング速度は前記第１底部マスク層のエッチング速度より大きい。いくつかの他の実施例では、前記底部マスク層は、多層材料を重ねた層を備えてもよく、上から下への方向に沿って、各層のエッチング速度は次第に低下し、これによって異なる材料の異なるエッチング速度で、最初が速く次に遅いというエッチング速度を実現する。

【0068】

いくつかの実施例では、図３に示すように、前記エッチング目標層２０３は、アレイユニット領域２０ｂ及び前記アレイユニット領域２０ｂの周辺にある周辺ユニット領域２０ａを備え、前記スペーサ２１３１が前記周辺ユニット領域２０ａの上方にある。ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）は、メモリセルアレイ（Ａｒｒａｙ）及び周辺回路を備える。メモリセルアレイは周辺回路と同じチップに集積してもよく、これでより広いバスとより高い操作速度が許容されるようになる。実際の応用では、メモリセルアレイと周辺回路は同一の平面における異なる領域に形成してもよい。アレイユニット領域と周辺ユニット領域の素子の密度が異なるので、ワンステップで形成することに適合しなく、金属層をそれぞれ単独してパターン化することで、歩留まりを有効に高めることができる。この時に、前記底部マスク層２０５は、周辺ユニット領域２０ａにおけるエッチング目標層をパターン化するプロセスに汚染されるのを防止するように、アレイユニット領域２０ｂの素子を保護するためのものとなってもよい。図３を参照し、アレイユニット領域２０ｂのエッチング目標層２０３は先に単独してパターン化を完了し、底部マスク層２０５によってアレイユニット領域２０ｂの素子を保護する。次に周辺ユニット領域２０ａのエッチング目標層２０３に対して、先に縦方向の側壁形態のスペーサを形成し、次に充填層を堆積し且つスペーサを除去して凹みを形成する方法を用いて、対応するパターンのマスクを形成して周辺ユニット領域２０ａのエッチング目標層２０３をエッチングする。このようにして、プロセス難度を有効に低減させ、パターンの複雑度を低下させ、歩留まりを高めることができる。上記のようにアレイユニット領域２０ｂのエッチング目標層２０３と周辺ユニット領域２０ａのエッチング目標層２０３をそれぞれ単独してパターン化する順序は、矛盾しない限り、先後順序を入れ替えて実行してもよいことを理解すべきである。

【0069】

本開示の実施例は更に、上記のいずれか一項に記載の方法を用いて製造される半導体構造を提供する。

【0070】

以上をまとめると、本開示の実施例は、半導体構造の製造方法及び半導体構造を提供する。前記製造方法は、処理対象構造を提供するステップであって、前記処理対象構造は、基板及び前記基板上方に積層して設置されるエッチング目標層、底部マスク層、第１マスク層を備えるステップと、前記第１マスク層をパターン化して第１パターンを形成するステップであって、前記第１パターンは一部の前記底部マスク層を露出させるステップと、前記第１マスク層の側壁に縦方向の側壁形態を有するスペーサを形成するステップと、前記第１マスク層を除去するステップと、充填層を用いて前記スペーサ間の隙間を埋めるステップであって、前記スペーサの材料と前記充填層の材料は高いエッチング選択比を有するステップと、前記スペーサを除去するステップと、を含む。本開示の実施例は、先に縦方向の側壁形態のスペーサを形成し、次に充填層を堆積し且つスペーサを除去して凹みを形成する方法を用いて、対応するパターンのマスクを形成し、スペーサと前記充填層は高いエッチング選択比を有して、パターン転写一致性を高め、形成されたパターン化構造の微細度を高めることができる。

【0071】

本開示の実施例に係る半導体構造の製造方法及び半導体構造は、当該構造を含むいかなる集積回路に適用できることを説明すべきである。各実施例に記載の技術手段における各技術特徴同士は、矛盾しない限り、任意に組み合わせてもよい。当業者は本開示の保護範囲を逸脱することなく、上記の方法を形成するステップの順序を変更してもよく、本開示の実施例における各ステップに対しては、矛盾しない限り、一部のステップを同時に実行してもよく、先後順序を入れ替えて実行してもよい。

【0072】

上記は本開示の好ましい実施例に過ぎず、本開示の保護範囲を限定するためのものではなく、本開示の主旨と原則から逸脱しない限り行った修正、同等な取替、改良等は、全て本開示の保護範囲に含まれるものとする。

【産業上の利用可能性】

【0073】

本開示の実施例は、先に縦方向の側壁形態のスペーサを形成し、次に充填層を堆積し且つスペーサを除去して凹みを形成する方法を用いて、対応するパターンのマスクを形成し、スペーサと前記充填層は高いエッチング選択比を有して、パターン転写一致性を高め、形成されたパターン化構造の微細度を高めることができる。

【符号の説明】

【0074】

２０１ 基板
２０３ エッチング目標層
２０５ 底部マスク層
２０５１ 第１底部マスク層
２０５２ 第２底部マスク層
２０７ 第１マスク層
２０９ 第３マスク層
２１１ 第１パターン化フォトレジスト層
２１１’ 第２パターン化フォトレジスト層
２１３ スペーサ層
２１３１ スペーサ
２１５ 充填層
２１５１ 充填層マスク
２１７ 第２マスク層
２１７１ 下層第２マスク層
２１７２ 上層第２マスク層
２０ａ 周辺ユニット領域
２０ｂ アレイユニット領域

【図1】

【図2a】

【図2b】

【図2c】

【図2d】

【図2e】

【図2f】

【図2g】

【図2h】

【図2i】

【図2j】

【図2k】

【図2l】

【図2m】

【図2n】

【図3】

【国際調査報告】