特表 2024-512934 電磁放射線センサーアプリケーション用フロントエンド電子回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-21

(54)【発明の名称】電磁放射線センサーアプリケーション用フロントエンド電子回路

(51)【国際特許分類】

   H03F 3/08 20060101AFI20240313BHJP

   H03F 1/30 20060101ALI20240313BHJP

   A61B 6/42 20240101ALN20240313BHJP

   A61B 6/03 20060101ALN20240313BHJP

【ＦＩ】

H03F3/08

H03F1/30

A61B6/42 530R

A61B6/03 573

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023556865

(86)(22)【出願日】2022-04-06

(85)【翻訳文提出日】2023-11-10

(86)【国際出願番号】 EP2022059082

(87)【国際公開番号】W WO2022214530

(87)【国際公開日】2022-10-13

(31)【優先権主張番号】102021108710.4

(32)【優先日】2021-04-08

(33)【優先権主張国・地域又は機関】DE

(81)【指定国・地域】

(71)【出願人】

【識別番号】521548733

【氏名又は名称】アーエムエス インターナショナル アーゲー

【氏名又は名称原語表記】ＡＭＳ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＡＧ

【住所又は居所原語表記】Ｅｉｃｈｗｉｅｓｓｔｒａｓｓｅ １８ｂ， Ｊｏｎａ， Ｓｗｉｔｚｅｒｌａｎｄ

(74)【代理人】

【識別番号】110002952

【氏名又は名称】弁理士法人鷲田国際特許事務所

(72)【発明者】

【氏名】アンドレウ ハラランボス

(72)【発明者】

【氏名】マイケル フリドリン

【テーマコード（参考）】

4C093

5J500

【Ｆターム（参考）】

4C093AA22

4C093CA13

4C093EA07

5J500AA01

5J500AA56

5J500AC02

5J500AC04

5J500AC12

5J500AC13

5J500AC14

5J500AC81

5J500AF07

5J500AF10

5J500AF13

5J500AF17

5J500AH09

5J500AH19

5J500AH25

5J500AH29

5J500AH44

5J500AK01

5J500AK03

5J500AK05

5J500AK11

5J500AK12

5J500AK17

5J500AK31

5J500AM08

5J500AM13

5J500AS01

5J500AS15

5J500AT01

5J500LU01

5J500LV07

5J500NC01

5J500NF06

5J500NF07

5J500NH20

(57)【要約】

電磁放射線センサーアプリケーション用フロントエンド電子回路
電磁放射線センサーアプリケーション用フロントエンド電子回路（１０）は、第１単一入力演算相互コンダクタンス増幅器（１１０）を有する電荷感応増幅器段（１００）と、第１単一入力演算相互コンダクタンス増幅器（１１０）の第１帰還経路（１０１）に配置されたトランジスタ（１２０）と、第２単一入力演算相互コンダクタンス増幅器（２１０）を有する信号整形器段（２００）と、第２単一入力演算相互コンダクタンス増幅器（２１０）の第２帰還経路（２０１）に配置された能動帰還回路（２２０）、とを備える。フロントエンド電子回路（１０）は、第２トランジスタ（３１０）を有する制御回路（３００）を更に備える。制御回路（３００）は、第２トランジスタ（３１０）のゲート・ソース間電圧に依存して第１帰還経路（１０１）のトランジスタ（１２０）を制御する制御信号（Ｖｂｉａｓ）を供給するように構成される。
【選択図】図２

【特許請求の範囲】

【請求項1】

電磁放射線センサーアプリケーション用フロントエンド電子回路であって、
電磁放射線に感応するセンサーに結合され、前記センサーから入力信号（Ｉｉｎ）を受信するように構成される入力ノード（Ｉ１０）と、
出力信号（Ｖｏｕｔ＿ｓｈａｐｅｒ）を供給する出力ノード（Ｏ１０）と、
前記入力ノード（Ｉ１０）に結合された入力側および電荷感応増幅器出力信号（Ｖｏｕｔ＿ｃｓａ）を供給する出力側を有する第１単一入力演算相互コンダクタンス増幅器（１１０）と、前記第１単一入力演算相互コンダクタンス増幅器（１１０）の入力側と出力側との間の第１帰還経路（１０１）に配置されたトランジスタ（１２０）とを備える、電荷感応増幅器段（１００）と、
前記第１単一入力演算相互コンダクタンス増幅器（１１０）の出力側に結合された入力側および前記出力ノード（Ｏ１０）に結合された出力側を有する第２単一入力演算相互コンダクタンス増幅器（２１０）と、前記第２単一入力演算相互コンダクタンス増幅器（２１０）の入力側と出力側との間の第２帰還経路（２０１）に配置された能動帰還回路（２２０）とを備える、信号整形器段（２００）と、
第２トランジスタ（３１０）を備え、前記第２トランジスタ（３１０）のゲート・ソース間電圧に依存して前記トランジスタ（１２０）を制御する制御信号（Ｖｂｉａｓ）を供給するように構成される制御回路（３００）と、
を備える、電磁放射線センサーアプリケーション用フロントエンド電子回路。

【請求項2】

前記入力ノード（Ｉ１０）は、光子計数アプリケーションの光子検出器として構成される前記センサーに結合されるように構成される、
請求項１に記載のフロントエンド電子回路。

【請求項3】

前記電荷感応増幅器段（１００）は、前記第１単一入力演算相互コンダクタンス増幅器（１１０）の入力側と出力側との間で前記トランジスタ（１２０）に並列に配置されたコンデンサ（１３０）を備え、
前記信号整形器段（２００）は、前記第２単一入力演算相互コンダクタンス増幅器（２１０）の入力側と出力側との間で前記能動帰還回路（２２０）に並列に配置された第２コンデンサ（２３０）を備える、
請求項１または２に記載のフロントエンド電子回路。

【請求項4】

前記第１単一入力演算相互コンダクタンス増幅器（１１０）の出力側と前記第２単一入力演算相互コンダクタンス増幅器（２１０）の入力側との間に配置されたカップリングネットワーク（４００）を備え、
前記カップリングネットワーク（４００）は、第３トランジスタ（４１０）と第３のコンデンサ（４２０）との並列接続を備え、
前記制御回路（３００）は、前記第２トランジスタ（３１０）のゲート・ソース間電圧に依存して前記第３トランジスタ（４１０）を制御する前記制御信号（Ｖｂｉａｓ）を供給するように構成される、
請求項３に記載のフロントエンド電子回路。

【請求項5】

前記第１単一入力演算相互コンダクタンス増幅器（１１０）は、前記入力ノード（Ｉ１０）に結合された単一入力接続（Ｉ１１０）と、入力トランジスタ（１１１）を制御する前記入力信号（Ｉｉｎ）に依存する第１入力制御信号（Ｉｉｎ＿ｃｓａ）を受信する前記単一入力接続（Ｉ１１０）に結合された制御ノードを有する前記入力トランジスタ（１１１）と、前記入力トランジスタ（１１１）と直列に配置された第１電流源（１１２）とを有し、
前記第２単一入力演算相互コンダクタンス増幅器（２１０）は、前記第１単一入力演算相互コンダクタンス増幅器（１１０）の出力側に結合された単一入力接続（Ｉ２１０）と、第２入力トランジスタ（２１１）を制御する第１単一入力演算相互コンダクタンス増幅器（１１０）の出力信号（Ｖｏｕｔ＿ｃｓａ）に依存する第２入力制御信号（Ｉｉｎ＿ｓｈａｐｅｒ）を受信する前記単一入力接続（Ｉ２１０）に結合された制御ノードを有する前記第２入力トランジスタ（２１１）と、第２入力トランジスタ（２１１）と直列に配置された第２電流源（２１２）と、を有する、
請求項１～４のいずれかに記載のフロントエンド電子回路。

【請求項6】

前記第２トランジスタ（３１０）は、前記第１単一入力演算相互コンダクタンス増幅器の前記入力トランジスタ（１１１）のレプリカとして構成される、
請求項５に記載のフロントエンド電子回路。

【請求項7】

前記制御回路（３００）は、第１電流路（３０１）と、前記第１電流路（３０１）に配置された第３電流源（３２０）とを備え、
前記第２トランジスタ（３１０）は、ダイオード接続構成で前記第１電流路（３０１）に配置され、
前記第２トランジスタ（３１０）は、前記第３電流源（３２０）に接続されるドレインノードを有する、
請求項６に記載のフロントエンド電子回路。

【請求項8】

前記制御回路（３００）は、前記第３トランジスタ（４１０）のレプリカとして構成される第４トランジスタ（３３０）を備え、
前記制御回路（３００）は、前記第４トランジスタ（３３０）のゲート・ソース間電圧に応じて前記制御信号（Ｖｂｉａｓ）を生成するように構成される、
請求項６または７に記載のフロントエンド電子回路。

【請求項9】

前記制御回路（３００）は、前記第１電流路（３０１）に結合された第２電流路（３０２）を備え、
前記第４トランジスタ（３３０）は、ダイオード接続構成で前記第２電流路（３０２）に配置され、
前記制御回路（３００）の出力ノード（Ｏ３００）は、前記第４トランジスタ（３３０）のゲートノードに接続され、
前記制御回路（３００）は、前記第４トランジスタ（３３０）と基準電位（ＶＳＳ）との間の前記第２電流路（３０２）に配置された第４電流源（３４０）を備える、
請求項８に記載のフロントエンド電子回路。

【請求項10】

前記制御回路（３００）は、前記第１電流路（３０１）を前記第２電流路（３０２）に結合するように配置されたバッファ回路（３６０）を備え、
前記第４トランジスタ（３３０）のソースノードは、前記バッファ回路（３６０）の出力に接続され、
前記第２トランジスタ（３１０）は、前記バッファ回路（３６０）の入力ノードに接続されたゲートノードを有する、
請求項９に記載のフロントエンド電子回路。

【請求項11】

前記制御回路（３００）は、前記第４トランジスタ（３３０）のソースノードと供給電位（ＶＤＤ）との間の前記第２電流路（３０２）に配置された第５電流源（３５０）を備える、
請求項９に記載のフロントエンド電子回路。

【請求項12】

前記第１単一入力演算相互コンダクタンス増幅器（１１０）の前記入力トランジスタ（１１１）と、前記第２単一入力演算相互コンダクタンス増幅器（２１０）の前記入力トランジスタ（２１１）と、前記制御回路（３００）の前記第２トランジスタ（３１０）とは、互いに整合され、および／または
前記第１電流源（１１２）と、前記第２電流源（２１２）と、前記第３電流源（３２０）とは、互いに整合され、および／または
前記トランジスタ（１２０）による抵抗と、前記第３トランジスタ（４１０）による抵抗と、前記第４トランジスタ（３３０）による抵抗とは、互いに整合され、および／または
前記コンデンサ（１３０）の静電容量と前記第３のコンデンサ（４２０）の静電容量とは互いに整合される、
請求項８～１１のいずれかに記載のフロントエンド電子回路。

【請求項13】

前記能動帰還回路（２２０）は、前記第２単一入力演算相互コンダクタンス増幅器（２１０）の前記出力側に結合された第１入力ノード（Ｉ２２０ａ）と、基準電圧（Ｖｒｅｆ）を受信する第２入力ノード（Ｉ２２０ｂ）と、前記第２単一入力演算相互コンダクタンス増幅器（２１０）の単一入力接続（Ｉ２１０）に結合された出力ノード（Ｏ２２０）とを有する相互コンダクタンス増幅器を備える、
請求項１～１２のいずれかに記載のフロントエンド電子回路。

【請求項14】

電磁放射線用センサー装置であって、
請求項１～１３のいずれかに記載のフロントエンド電子回路（１０）と、
センサー（２０、５０）によって受信される電磁放射線に依存して前記フロントエンド電子回路（１０）のための前記入力信号（Ｉｉｎ）を供給する、電磁放射線に感応する前記センサー（２０、５０）と、
を備える、電磁放射線用センサー装置。

【請求項15】

前記センサー（２０、５０）は、光子感応領域を有する光子検出器センサー（２０）として構成され、前記光子検出器センサー（２０）は、光子が前記光子感応領域に入射すると、前記フロントエンド電子回路（１０）のための前記入力信号（Ｉｉｎ）を生成するように構成されている、
請求項１４に記載のセンサー装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電磁放射線センサーアプリケーション用フロントエンド電子回路に関し、特に、マルチエネルギースペクトルＣＴ（コンピュータ断層撮影）などの光子計数アプリケーションまたはＸ線撮像アプリケーションに関する。また、本開示は、電磁放射線用センサー装置、例えば、フロントエンド電子回路を使用する光子計数センサー装置として構成されるセンサー装置に関する。

【背景技術】

【0002】

従来のＣＴ装置およびＸ線撮像製品には、間接変換センサーが使用されている。間接変換センサーは、シンチレータを備え、Ｘ線を可視光に変換し、これを受光素子またはフォトダイオードで取り込むことで、シンチレータの材料に入射するＸ線に応じた電気信号を供給する。

【0003】

間接検出原理を用いる従来のコンピュータ断層撮影とは対照的に、光子計数コンピュータ断層撮影は、直接変換センサーを利用する。現在、直接変換材料は成熟の域に達して普及しており、ＣＴシステムの焦点は光子計数アプローチへと移っている。光子計数医用画像は、スペクトル情報だけでなく、より優れた解像度や低線量など、従来のアプローチよりも多くの利点がある。

【0004】

光子計数撮像システムでは、フロントエンドにおいて、従来の撮像システムとは根本的に異なるアプローチが必要となる。これは、入力信号（電流）の高速かつ非同期の連続タイミング処理が必要であることによるものである。特に、光子計数アプローチは、電流入力を受け取り、出力で、弁別器による更なる処理を容易にするために整形された電圧を供給するフロントエンド回路を必要とする。

【0005】

入力される電荷パルスがランダムであるため、入力電荷パルスを出力の電圧パルスに変換するために、非同期連続時間フロントエンド回路が必要となる。フロントエンドトポロジーは、通常、１段または２段のアプローチである。入力静電容量が小さくかつ固定されている場合には、整形電荷感応増幅器に続いて弁別器とカウンタが組み込まれた、１段のアーキテクチャを採用することができる。入力静電容量が大きくかつ変化する場合は、２段のアーキテクチャによる手法を使用できる。

【0006】

図１は、２段トポロジー、光子検出器２０、エネルギー弁別器３０およびカウンタを有するフロントエンド電子回路１０を備える光子計数回路を示す。入射光子が光子検出器２０の直接変換材料、例えばＣｄＴｅ／ＣＺＴに入射すると、光子検出器２０の出力に過渡電流信号Ｉｉｎが発生する。この電流は入射光子のエネルギーに比例する。次に、電流Ｉｉｎは、カップリングネットワーク４００によって結合される電荷感応増幅器段１００および信号整形器段２００を備えるフロントエンド電子回路１０によって処理される。

【0007】

電荷感応増幅器段１００は、演算相互コンダクタンス増幅器１１０、帰還コンデンサ１３０、および帰還抵抗１４０を備える。信号整形器段２００は、演算相互コンダクタンス増幅器２１０、帰還コンデンサ２３０、および帰還抵抗２４０を備える。一般的に、帰還抵抗１４０および２４０は、直線領域にバイアスされているそれぞれのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタによって実現される。電荷感応増幅器段１００および信号整形器段２００の出力のベースラインは、差動入力およびシングルエンド出力演算相互コンダクタンス増幅器として構成される、演算相互コンダクタンス増幅器１１０および２１０のそれぞれの（正の）入力端子に接続された基準電圧Ｖｒｅｆによって規定される。

【0008】

フロントエンド電子回路１０は、信号整形器段２００の出力において、入力電流Ｉｉｎ、ひいては全ての単一入射光子のエネルギーに比例する、整形された電圧Ｖｏｕｔ＿ｓｈａｐｅｒを供給する。次いで、整形器出力電圧Ｖｏｕｔ＿ｓｈａｐｅｒは、複数の弁別器回路３０ａ、…、３０ｎおよびカウンタ回路４０ａ、…、４０ｎによってさらに処理される。カウント数は、入射光子の数に比例する。複数の弁別器回路３０ａ、…、３０ｎおよびカウンタ回路４０ａ、…、４０ｎを有することにより、各入射光子のエネルギーレベルに関する情報が得られる。カウンタ出力は、図１に示されていないＤＳＰ（Ｄｉｇｉｔａｌ・Ｓｉｇｎａｌ・Ｐｒｏｃｅｓｓｏｒ）によって処理され得る。

【0009】

医療画像アプリケーションに対して、光子計数フロントエンド回路は、とりわけ、以下の重要な仕様を有する。すなわち、低電力および低ノイズ、小シリコン面積、整形出力のＦＷＨＭ（半波高全幅値）に関連する高計数率、高直線性および低弾道欠損の仕様を有する。

【0010】

図１に示すように、フロントエンド電子回路の２段トポロジーは、信号整形器段２００をフロントエンド電子回路１０の入力における入力静電容量から切り離すが、電荷感応増幅器１００がバッファとして機能するため、２段フロントエンド回路はより高いノイズと電力ペナルティを伴う。ノイズやＦＨＷＭの面で高性能が要求される場合、フロントエンド電子回路は、システムの性能安定性に悪影響を及ぼす過度の熱効果を生じる大きな電力を消費しなければならない。

【発明の概要】

【発明が解決しようとする課題】

【0011】

ノイズや速度などの他の仕様に影響を与えることなく、非常に高い計数率で動作することができ、低消費電力を実現する、電磁放射線センサーアプリケーション用フロントエンド電子回路が求められている。さらに、高分解能および低消費電力で動作させることができる電磁放射線用センサー装置を提供することが望まれている。

【課題を解決するための手段】

【0012】

請求項１には、電力消費、ノイズおよび計数率に関して著しく性能を改善する電磁放射線センサーアプリケーション用フロントエンド電子回路が規定されている。

【0013】

電磁放射線センサーアプリケーション用フロントエンド電子回路は、電磁放射線に感応するセンサーに結合されてセンサーからの入力信号を受信するように構成された入力ノードと、出力信号を供給する出力ノードとを備える。フロントエンド電子回路は、電荷感応増幅器段と信号整形器段とを備える。

【0014】

電荷感応増幅器段は、入力側が入力ノードに結合され、出力側が電荷感応増幅器出力信号を供給する第１単一入力演算相互コンダクタンス増幅器を備える。電荷感応増幅器段は、第１単一入力演算相互コンダクタンス増幅器の入力側と出力側との間の第１帰還経路に配置されているトランジスタをさらに備える。

【0015】

信号整形器段は、入力側が第１単一入力演算相互コンダクタンス増幅器の出力側に結合され、出力側が出力ノードに結合された第２単一入力演算相互コンダクタンス増幅器を備える。信号整形器段は更に、第２単一入力演算相互コンダクタンス増幅器の入力側と出力側との間の第２帰還経路に配置された能動帰還回路を備える。

【0016】

提案された２段アプローチは、大きく、かつ予測不能な入力静電容量がフロントエンド電子回路の入力ノードで有効である場合でも、電磁放射線センサーアプリケーション用フロントエンド電子回路を実現することを可能にする。特に、センサー材料と信号処理ＩＣチップがインターポーザーを介して結合されている場合、パッケージによって、大きく、かつ予測不能な入力静電容量が発生し得る。

【0017】

２段フロントエンド電子回路の第１段を形成する電荷感応増幅器段により、入力信号をバッファリングすることができる。このように、２段フロントエンド電子回路の第２段を形成する信号整形器段は、フロントエンド電子回路の入力ノードにおける入力静電容量から切り離され、入力信号、例えば入力電流パルスに応じて出力信号、例えば電圧パルスを生成する。

【0018】

能動帰還回路は、信号整形器段の第２単一入力演算相互コンダクタンス増幅器に対する抵抗帰還として機能する。能動帰還回路は、電荷感応増幅器段の出力側から信号整形器段の出力側を切り離すことを可能にする。

【0019】

提案されたフロントエンド電子回路２段アーキテクチャは、ノイズや速度といった他の仕様に影響を与えることなく、むしろそれらを改善しつつ、消費電力の大幅な低減を達成する。特に、提案されたフロントエンドアーキテクチャは、同じノイズに対してより低い電力消費、または同じ電力消費に対してより低いノイズを達成する。

【0020】

フロントエンド電子回路は、電荷感応増幅器段の第１帰還経路内のトランジスタを制御するための制御信号を供給する制御回路を備える。制御回路は第２トランジスタを備える。制御回路は、第２トランジスタのゲート・ソース間電圧に応じて、電荷感応増幅器段の第１帰還経路内のトランジスタを制御するための制御信号を供給するように構成される。制御回路は、ＰＶＴ変動に対してトランジスタの一定の帰還抵抗を保証するように、電荷感応増幅器段の第１帰還経路のトランジスタを制御するバイアス技術を提供する。

【0021】

フロントエンド電子回路の可能な実施形態によれば、入力ノードは、光子計数アプリケーションの光子検出器として構成されるセンサーに結合されるように構成されてもよい。この場合、電子回路は、２段光子計数フロントエンドを実現することを可能にする。

【0022】

フロントエンド電子回路の可能な実施形態によれば、電荷感応増幅器段は、第１単一入力演算相互コンダクタンス増幅器の入力側と出力側との間で電荷感応増幅器段のトランジスタに対して並列に配置されたコンデンサを備える。信号整形器段は、第２単一入力演算相互コンダクタンス増幅器の入力側と出力側との間で能動帰還回路に対して並列に配置された第２コンデンサを備える。

【0023】

利点として、電荷感応増幅器段のコンデンサの静電容量は、信号整形器段の第２コンデンサの静電容量よりも大きい。したがって、フロントエンド電子回路の入力ノードにおける入力静電容量が大きい場合、および／または予測不可能な場合、第１段／電荷感応増幅器段は、電荷感応増幅器段のコンデンサの比較的大きい静電容量、およびそれによる整定の遅さにより、入力静電容量を処理することができる。フロントエンド電子回路の第２段／信号整形器段は、出力信号、例えば電圧パルスの高速整形を、その第２コンデンサの比較的小さな静電容量で実行する。

【0024】

可能な実施形態によれば、フロントエンド電子回路は、第１単一入力演算相互コンダクタンス増幅器の出力側と第２単一入力演算相互コンダクタンス増幅器の入力側との間に配置されたカップリングネットワークを備える。カップリングネットワークは、第３トランジスタと第３のコンデンサとの並列接続を備える。制御回路は、制御回路の第２トランジスタのゲート・ソース間電圧に依存して第３トランジスタを制御するための制御信号を供給するように構成される。

【0025】

カップリングネットワークは、極／ゼロ補償回路ネットワークとして構成され、第３トランジスタは、第３のコンデンサと並列に線形領域で動作するＭＯＳ抵抗として構成することができる。

【0026】

フロントエンド電子回路のさらなる実施形態によれば、第１単一入力演算相互コンダクタンス増幅器は、入力ノード、入力トランジスタ、および第１電流源に結合された単一入力接続を有する。入力トランジスタは、入力トランジスタを制御する入力信号に依存する第１入力制御信号を受信する単一入力接続に結合されている制御ノードを有する。第１電流源は、入力トランジスタと直列に配置される。

【0027】

第２単一入力演算相互コンダクタンス増幅器は、第１単一入力演算相互コンダクタンス増幅器の出力側に結合される単一入力接続を有する。第２単一入力演算相互コンダクタンス増幅器は、第２入力制御信号を受信する第２単一入力演算相互コンダクタンス増幅器の単一入力接続に結合される制御ノードを有する第２入力トランジスタを備える。第２入力制御信号は、第２入力トランジスタを制御する第１単一入力演算相互コンダクタンス増幅器の出力信号に依存する。さらに、第２単一入力演算相互コンダクタンス増幅器は、第２入力トランジスタと直列に配置されている第２電流源を備える。

【0028】

フロントエンド電子回路の有利な一実施形態によれば、第２トランジスタは、第１単一入力演算相互コンダクタンス増幅器の入力トランジスタのレプリカとして構成される。電荷感応増幅器段の入出力は、温度安定でない第一の単一入力演算相互コンダクタンス増幅器の入力トランジスタのゲート・ソース間電圧に参照される。提案された制御回路のバイアス技術は、第１単一入力演算相互コンダクタンス増幅器の入力トランジスタのレプリカとして構成される制御回路の第２トランジスタを使用することにより、入力トランジスタのゲート・ソース間電圧に追従することを可能にする。

【0029】

フロントエンド電子回路の可能な実施形態によれば、制御回路は、第１電流路と、第１電流路に配置されている第３電流源とを備える。第２トランジスタは、ダイオード接続構成で第１電流路に配置される。第２トランジスタは、第３電流源に結合されたドレインノードを有する。

【0030】

フロントエンド電子回路の有利な一実施形態によれば、制御回路は、カップリングネットワークの第３トランジスタのレプリカである第４トランジスタを備える。制御回路は、第４トランジスタのゲート・ソース間電圧に依存して、電荷感応増幅器段の帰還経路内のトランジスタおよびカップリングネットワークの第３トランジスタを制御するための制御信号を生成するように構成される。

【0031】

第２トランジスタが第１単一入力演算相互コンダクタンス増幅器の入力トランジスタのレプリカとして構成され、第４トランジスタがカップリングネットワークの第３トランジスタのレプリカとして構成される、制御回路の構成により、第１単一入力演算相互コンダクタンス増幅器の入力トランジスタとカップリングネットワークの第３トランジスタのそれぞれのゲート・ソース間電圧をトレースすることができる。

【0032】

このように、制御回路はレプリカ追従を実現し、これにより、電荷感応増幅器段の第１帰還経路内のトランジスタと、カップリングネットワークの第３トランジスタとが、第１単一入力演算相互コンダクタンス増幅器の入力トランジスタのゲート・ソース間電圧とカップリングネットワークの第３トランジスタのゲート・ソース間電圧のＰＶＴ変動に対して、それぞれ一定の抵抗で動作することが可能となる。このため、例えば、第１帰還経路内の帰還抵抗が所定の限度内に維持され、ＰＶＴ変動によりフロントエンド電子回路の性能が低下することがない。

【0033】

フロントエンド電子回路の可能な実施形態によれば、制御回路は、第１電流路に結合されている第２電流路を備える。第４トランジスタは、ダイオード接続構成で第２電流路に配置される。制御回路の出力ノードは、第４トランジスタのゲートノードに接続される。

【0034】

フロントエンド電子回路の可能な実施形態によれば、制御回路は、第１電流路を第２電流路に結合するように配置されているバッファ回路を備える。第４トランジスタのソースノードは、バッファ回路の出力に接続される。第２トランジスタは、バッファ回路の入力ノードに接続されたゲートノードを有する。

【0035】

フロントエンド電子回路の別の実施形態によれば、制御回路は、第４トランジスタのゲートノードと基準電位との間の第３の電流路に配置されている第４電流源を備える。制御回路は、第４トランジスタのソースノードと供給電位との間の第２電流路に配置された、第５電流源を備える。

【0036】

この場合、バッファ回路は電流源回路に置き換えられる。利点として、性能低下を回避するために、フロントエンド電子回路のいくつかの構成要素間を整合することができる。例えば、第１単一入力演算相互コンダクタンス増幅器の入力トランジスタと、第２単一入力演算相互コンダクタンス増幅器の入力トランジスタと、制御回路の第２トランジスタとは、互いに整合され、および／または、第１電流源と第２電流源と第３電流源とは、互いに整合され、および／または、第１帰還経路のトランジスタによる抵抗と、カップリングネットワークの第３トランジスタによる抵抗と、制御回路の第４トランジスタによる抵抗とは、互いに整合され、および／または、電荷感応増幅器段のコンデンサの静電容量と、カップリングネットワークの第３のコンデンサの静電容量とは、互いに整合される。

【0037】

フロントエンド電子回路の可能な実施形態によれば、能動帰還回路は、第２単一入力演算相互コンダクタンス増幅器の出力側に結合された第１入力ノードと、基準電圧を受信する第２入力ノードと、第２単一入力演算相互コンダクタンス増幅器の単一入力接続に結合された出力ノードとを有する相互コンダクタンス増幅器を備える。

【0038】

能動帰還回路の相互コンダクタンス増幅器は、信号整形器段の出力側を電荷感応増幅器段の出力側から切り離すことを可能にする。さらに、能動帰還回路の相互コンダクタンス増幅器は、基準電圧を相互コンダクタンス増幅器の第２入力ノードに印加することによって、基準電圧で整形器出力のベースラインを調整することを可能にする。

【0039】

請求項１４には、上述した実施形態のうち１つに係るフロントエンド電子回路を備える電磁放射線用センサー装置の実施形態が規定されている。センサー装置は、光センサーによって受信される電磁放射線に依存してフロントエンド電子回路のための入力信号を供給する、電磁放射線に感応するセンサーを備える。

【0040】

センサーは、光子感応領域を有する光子検出器センサーとして構成されてもよい。光子検出器センサーは、光子が光子感応領域に入射すると、フロントエンド電子回路のための入力信号を生成するように構成される。

【0041】

フロントエンド電子回路のさらなる特徴および利点は、以下の詳細な説明に記載されている。上記の概略の説明も以下の詳細な説明も、単なる例示であり、特許請求の範囲の性質および特徴を理解するための概要または枠組みを提供することを意図していることを理解されたい。

【図面の簡単な説明】

【0042】

添付の図面は、さらなる理解を提供するために含まれ、本明細書に組み込まれ、その一部を構成する。そのため、本開示は、添付の図と組み合わせた、以下の詳細な説明により、より完全に理解されるであろう。

【図1】図１は、光子計数アプリケーション用２段フロントエンド電子回路の構造図を示す。

【図2】図２は、電荷感応増幅器段および信号整形器段にそれぞれの単一入力演算相互コンダクタンス増幅器を使用する２段方式によるフロントエンド電子回路の一実施形態を示す。

【図3】図３は、電荷感応増幅器の帰還経路のトランジスタと、電磁放射線センサーアプリケーション用フロントエンド電子回路のカップリングネットワークのトランジスタとを制御する制御回路の一実施形態を示す。

【図4】図４は、電荷感応増幅器段の帰還経路のトランジスタと、電磁放射線センサーアプリケーション用フロントエンド電子回路のカップリングネットワークのトランジスタとを制御する制御回路の別の実施形態を示す。

【図5】図５は、フロントエンド電子回路の２段階アプローチを備える電磁放射線用センサー装置の一実施形態を示す。

【発明を実施するための形態】

【0043】

図２は、電磁放射線センサーアプリケーション、すなわち、光子計数アプリケーションなどの光放射またはＸ線放射に感応するセンサーアプリケーションに使用され得るフロントエンド電子回路１０の２段階アプローチを示す。フロントエンド電子回路１０は、光子検出器センサー２０または光センサー５０に結合されるように構成された入力ノードＩ１０を備える。電子回路１０は、基本的に、Ｘ線撮像またはスペクトルＣＴ（コンピュータ断層撮影）のような光子計数アプリケーション用フロントエンド電子回路として使用することができる。

【0044】

フロントエンド電子回路１０は電荷感応増幅器段１００および信号整形器段２００を備える。信号整形器段２００は、入力電流信号Ｉｉｎが入力ノードＩ１０において受信されたときに、フロントエンド電子回路１０の出力ノードＯ１０において出力信号Ｖｏｕｔ＿ｓｈａｐｅｒを供給する。

【0045】

フロントエンド電子回路１０は、第１段を形成する電荷感応増幅器段１００と、第２段を形成する信号整形器段２００とによる２段アプローチとして実現される。２段式のアーキテクチャによるアプローチは、入力ノードＩ１０における、大きく、かつばらつきのある入力静電容量に対して、有利に使用することができる。大きく、かつ予測不能な入力静電容量は、例えば、光／Ｘ線変換用のセンサー材料と処理用ＩＣチップとの間の接続を有するセンサー装置の組立体においてインターポーザーが使用される場合に発生する。図２に示される２段トポロジーは、入力静電容量と信号整形器段２００との間のバッファとして機能する電荷感応増幅器段１００によって、信号整形器段２００を入力静電容量から切り離すことを可能にする。

【0046】

１段アプローチと比較して、２段トポロジーは、回路部品数がより多いため、より高いノイズと電力ペナルティを伴う。本提案の手法によれば、フロントエンド電子回路１０は単一入力および単一出力フロントエンドとして構成される。特に、電荷感応増幅器段１００は、第１単一入力単一出力演算相互コンダクタンス増幅器１１０を備え、信号整形器段２００は、第２単一入力単一出力演算相互コンダクタンス増幅器２１０を備える。

【0047】

第１単一入力演算相互コンダクタンス増幅器１１０は、入力ノードＩ１０に結合される入力側と、電荷感応増幅器出力信号Ｖｏｕｔ＿ｃｓａを提供する出力側とを有する。静電放電回路５００が、入力ノードＩ１０と演算相互コンダクタンス増幅器１１０の入力側との間に任意に配置されてもよい。第２単一入力演算相互コンダクタンス増幅器２１０は、第１単一入力演算相互コンダクタンス増幅器１１０の出力側に結合された入力側と、フロントエンド電子回路の出力ノードＯ１０に結合された出力側とを有する。

【0048】

それぞれの差動増幅器を使用する代わりに、電荷感応増幅器段１００および信号整形器段２００に対してそれぞれの単一入力演算相互コンダクタンス増幅器１１０を設けることで、理想的にはノイズ電力が４分の1に低減する。

【0049】

図２を参照すると、第１単一入力演算相互コンダクタンス増幅器１１０は、入力制御信号Ｉｉｎ＿ｃｓａを印加するための単一入力接続Ｉ１１０を有する。単一入力接続Ｉ１１０は、入力ノードＩ１０に結合される。第２単一入力演算相互コンダクタンス増幅器２１０は、入力制御信号Ｉｉｎ＿ｓｈａｐｅｒを受信するための単一入力接続Ｉ２１０を有する。単一入力接続Ｉ２１０は、第１単一入力演算相互コンダクタンス増幅器１１０の出力側に結合される。

【0050】

電荷感応増幅器段１００および信号整形器段２００は、図２において、シンボルとして簡略化された形で示されており、それぞれの単一入力トランジスタおよびＤＣ電流源のみが示されている。第１単一入力演算相互コンダクタンス増幅器１１０は、入力トランジスタ１１１を制御する入力信号Ｉｉｎに依存する第１入力制御信号Ｉｉｎ＿ｃｓａを受信する単一入力接続Ｉ１１０に結合される制御ノードを有する入力トランジスタ１１１を備える。第１単一入力演算相互コンダクタンス増幅器１１０は、入力トランジスタ１１１と直列配置された第１電流源１１２をさらに備える。可能な実施形態によれば、第１電流源１１２は、電流源の高周波ノイズの一部を除去するために、そのゲートに埋め込みＲＣフィルタを設けることができる。

【0051】

第２単一入力演算相互コンダクタンス増幅器２１０は、第２入力トランジスタ２１１を制御する第１単一入力演算相互コンダクタンス増幅器１１０の出力信号Ｖｏｕｔ＿ｃｓａに依存する第２入力制御信号Ｉｉｎ＿ｓｈａｐｅｒを受信する単一入力接続Ｉ２１０に結合される制御ノードを有する第２入力トランジスタ２１１を備える。第２単一入力演算相互コンダクタンス増幅器２１０は、第２入力トランジスタ２１１と直列配置された第２電流源２１２をさらに備える。

【0052】

上記のように、電荷感応増幅器段と信号整形器段に、それぞれの差動対の代わりに、単一入力演算相互コンダクタンス増幅器１１０および２１０を使用することにより、同じノイズに対して４倍の電力低減が可能となる。単一入力演算相互コンダクタンス増幅器１１０および２１０の電力低減は、差動相互コンダクタンス増幅器内の差動トランジスタ一対のテール電流が、単一入力演算相互コンダクタンス増幅器に対して分割されないことにより、トランジスタ内のバイアス電流を効果的に２倍にするということに起因する。

【0053】

さらに、差動増幅器に設けられる第２分岐を省略することで、ノイズをさらに２分の１に分割する非相関ノイズ源が１つ取り除かれる。あるいは、同じノイズ電力に対して、電力を４分の1に低減することができる。

【0054】

電荷感応増幅器段１００は、第１帰還経路１０１において第１単一入力演算相互コンダクタンス増幅器１１０の入力側と出力側との間に配置されているトランジスタ１２０を備える。電荷感応増幅器段１００は、第１単一入力演算相互コンダクタンス増幅器１１０の入力側と出力側との間でトランジスタ１２０に対して並列に配置されたコンデンサ１３０をさらに備える。単一入力単一出力演算相互コンダクタンス増幅器１１０は、負帰還構成で提供される。負帰還は、積分コンデンサ１３０と並列な線形領域で動作しているＭＯＳ抵抗として機能するトランジスタ１２０を備える。

【0055】

信号整形器段２００は、整形器段２００の第２帰還経路２０１において第２単一入力演算相互コンダクタンス増幅器２１０の入力側と出力側との間に配置された能動帰還回路２２０を備える。能動帰還回路２２０は、増幅器として構成することができる。信号整形器段２００は、第２単一入力演算相互コンダクタンス増幅器２１０の入力側と出力側との間で能動帰還回路２２０に対して並列に配置された第２コンデンサ２３０を更に備える。

【0056】

単一入力単一出力演算相互コンダクタンス増幅器２１０は、負帰還構成で動作する。信号整形器段２００の負帰還は、積分コンデンサ２３０と並列の能動帰還回路２２０を備える。能動帰還回路２２０は、信号整形器段２００の第２単一入力演算相互コンダクタンス増幅器２１０に対する抵抗帰還として機能する能動帰還増幅器として実施することができる。

【0057】

能動帰還回路２２０は、第２単一入力演算相互コンダクタンス増幅器２１０の出力側に結合されている第１入力ノードＩ２２０ａと、基準電圧Ｖｒｅｆを受信するための第２入力ノードＩ２２０ｂとを有する相互コンダクタンス増幅器として構成することができる。能動帰還回路２２０は、第２単一入力演算相互コンダクタンス増幅器２１０の単一入力接続Ｉ２１０に結合された出力ノードＯ２２０を有する。

【0058】

能動帰還回路２２０は、第２単一入力演算相互コンダクタンス増幅器２１０の出力側に結合されたその入力ノードＩ２２０ａと、基準電圧Ｖｒｅｆを受信するように配置されているその第２入力ノードＩ２２０ｂとを有し、信号整形器段２００の出力のベースラインを調節することを可能にする。特に、そのベースライン出力が基準電圧Ｖｒｅｆである、単一入力演算相互コンダクタンス増幅器２１０の実現は、その第２入力ノードＩ２２０ｂ、例えば、その負端子、を参照電圧Ｖｒｅｆで接続された、能動帰還回路２２０を利用することで可能になる。

【0059】

さらに、能動帰還回路２２０は、単一入力演算相互コンダクタンス増幅器１１０を使用する際に入力トランジスタ１１１のゲート・ソース間電圧に接続される、電荷感応増幅器段１００の出力側から信号整形器段２００の出力を切り離す。したがって、信号整形器段２００の出力は、計数率の安定性にとって重要な温度安定電圧Ｖｒｅｆに保つことができる。

【0060】

整形器段２００の第２帰還経路２０１内に配置されている能動帰還回路２２０の提案されたアプローチは、整形器の入力から、ひいては電荷感応増幅器１００の出力から、整形器２００の出力を切り離すことによって、Ｖｒｅｆで整形器出力のベースラインを駆動するとともに、信号整形器段の速度を改善する。したがって、能動帰還は、電荷感応増幅器および整形器における単一入力相互コンダクタのゲート・ソース間電圧に依存しないＶｒｅｆで安定した整形器ベースラインを得るために重要である。

【0061】

さらに、能動帰還回路２２０内の非線形性を意図的に導入して、パルス幅を減少させてＦＷＨＭを改善する非線形帰還抵抗（１／ｇｍ）を実現することができる。

【0062】

有利な一実施形態によれば、コンデンサ１３０の静電容量は、コンデンサ２３０の静電容量よりも大きい。入力ノードＩ１０において大きな入力静電容量を想定した場合、コンデンサ１３０の大きな静電容量により、磁極を補償するだけでなく、ゼロ極をより低い周波数に移動させることが可能になる。したがって、第１段１００は入力を「バッファ」し、第２段２００の入力静電容量はより小さい、既知の、予測可能かつ制御可能な内部のものとなる。コンデンサ２３０の静電容量が小さいため、時定数が小さくなり、計数率がより高くなる。

【0063】

図２を参照すると、フロントエンド電子回路１０は、極／ゼロ補償ネットワークとして構成されたカップリングネットワーク４００を備える。カップリングネットワーク４００は、第１単一入力演算相互コンダクタンス増幅器１１０の出力側と第２単一入力演算相互コンダクタンス増幅器２１０の入力側との間に配置される。カップリングネットワーク４００は、線形領域で動作するＭＯＳ抵抗として機能するトランジスタ４１０と、トランジスタ４１０と並列に配置されたコンデンサ４２０との並列接続を備える。

【0064】

フロントエンド電子回路１０は、少なくともトランジスタ１２０を制御する制御信号Ｖｂｉａｓを供給する制御回路３００を備える。図３および図４は、制御回路３００の異なる実施形態を示す。制御回路３００は、第１単一入力演算相互コンダクタンス増幅器１００の入力トランジスタ１１１のレプリカとして構成されるトランジスタ３１０を備える。制御回路３００は、トランジスタ３１０のゲート・ソース間電圧に依存して制御信号Ｖｂｉａｓを供給するように構成される。さらに、制御回路３００は、トランジスタ３１０のゲート・ソース間電圧に応じて、カップリングネットワーク４００のトランジスタ４１０を制御する制御信号Ｖｂｉａｓを供給するように構成されてもよい。

【0065】

単一入力アプローチでは、第１単一入力演算相互コンダクタンス増幅器１１０の出力信号Ｖｏｕｔ＿ｃｓａはＰＶＴに対して変化するため、トランジスタ１２０および４１０のＭＯＳ抵抗に大きな変動が生じる。この課題を解決するために、静的制御回路として構成され得る制御回路３００が提供され、これにより、第１単一入力演算相互コンダクタンス増幅器１００の入力における入力トランジスタ１１１のＰＶＴに追従するレプリカバイアスが可能となる。

【0066】

図３および図４を参照すると、制御回路３００は、カップリングネットワーク４００のトランジスタ４１０のレプリカとして構成されるトランジスタ３３０を備える。制御回路３００は、トランジスタ３１０のゲート・ソース間電圧と、トランジスタ３３０のゲート・ソース間電圧とに依存して、制御信号Ｖｂｉａｓを生成するように構成される。

【0067】

電荷感応増幅器段１００の入力および出力は、温度安定性のない入力トランジスタ１１１のゲート・ソース間電圧に参照される。制御回路３００は、電荷感応増幅器段１００の出力に追従し、パルスイベント中、プロセスや不一致に応じてトランジスタ／ＭＯＳ抵抗器１２０の抵抗およびトランジスタ／ＭＯＳ抵抗器４１０の抵抗を調整することを可能にする。これにより、帰還抵抗が所定の限度内に維持され、フロントエンド電子回路１０の性能が低下しない。

【0068】

このように、制御回路３００は、入力トランジスタ１１１のレプリカとして構成されるトランジスタ３１０を使用し、入力トランジスタ１１１のゲート・ソース間電圧に追従することによって、レプリカ追従バイアスを提供する。さらに、制御回路３００は、トランジスタ４１０のレプリカとして構成されるトランジスタ３３０を使用して、トランジスタ４１０のゲート・ソース間電圧に追従することを可能にする。レプリカトランジスタ３１０および３３０のサイズおよびバイアス電流は、入力トランジスタ１１１およびトランジスタ４１０のそれぞれの割合となる。入力トランジスタ１１１およびトランジスタ４１０のそれぞれのゲート・ソース間電圧の追従によって、電流バイアス変動だけでなくＶｔｈ変動にも追従することができる。制御回路３００によって導入されるバイアス技術は、ＰＶＴ変動に対して、カップリングネットワークの電荷感応増幅器１００のトランジスタ１２０およびトランジスタ４１０の帰還ＭＯＳ抵抗を一定にすることを保証する。

【0069】

信号整形器段２００の入力は、第２単一入力演算相互コンダクタンス増幅器２１０の入力トランジスタ２１１のゲート・ソース間電圧にも参照され、ＭＯＳ抵抗が帰還経路２０１内の帰還素子として使用される場合には、出力は、入力トランジスタ２１１のゲート・ソース間電圧にも参照される。その結果、計数率が著しく不安定になる。

【0070】

信号整形器段２００に対する提案されたアプローチによれば、能動帰還回路２２０は、単一入力演算相互コンダクタンス増幅器２１０の入力トランジスタ２１１のゲート・ソース間電圧のＰＶＴ変動から信号整形器段２００の出力を切り離すことを可能にする。

【0071】

図３および図４に示す制御回路３００の実施形態を参照すると、制御回路３００は、電流路３０１と、電流路３０１に配置された電流源３２０とを備える。トランジスタ３１０は、ダイオード接続構成で第１電流路３０１に配置される。トランジスタ３１０は、互いに接続されたゲートノードおよびドレインノードを有する。トランジスタ３１０のドレインノードは、電流源３２０に結合される。すなわち、トランジスタ３１０のドレインノードは、電流源３２０に直接的または間接的に接続される。図３は、トランジスタ３１０が電流源３２０に直接接続される構成を示す。別の可能な実施形態によれば、カスコードトランジスタをトランジスタ３１０と電流源３２０との間に設けてもよい。

【0072】

制御回路３００は、電流路３０１に結合された電流路３０２を備える。トランジスタ３３０は、ダイオード接続構成で電流路３０２に配置される。制御回路３００は、トランジスタ３３０と基準電位ＶＳＳとの間の電流路３０２に配置された電流源３４０を備える。

【0073】

制御信号Ｖｂｉａｓを供給する制御回路３００の出力ノードＯ３００は、トランジスタ３３０のゲートノードに接続される。制御回路３００の出力ノードＯ３００において提供される制御信号Ｖｂｉａｓは、カップリングネットワーク４００のトランジスタ４１０および電荷感応増幅器段１００のトランジスタ１１０の制御ノード／ゲートをバイアスするために使用される。このように、制御回路３００は、電荷感応増幅器段１００のトランジスタ／ＭＯＳ抵抗器１１０のそれぞれの抵抗、およびカップリングネットワーク４００のトランジスタ４１０／ＭＯＳ抵抗器の抵抗の劣化を回避するために、レプリカ・トラッキングを使用して制御信号Ｖｂｉａｓを供給する。

【0074】

図３に示す制御回路３００の実施形態を参照すると、制御回路は、電流路３０１を電流路３０２に結合するように配置されているバッファ回路３６０を備える。第２トランジスタ３１０のゲートノードは、バッファ回路３６０の入力ノードに接続される。トランジスタ３３０のソースノードは、バッファ回路３６０の出力に接続される。

【0075】

バッファ回路３６０は、電流路３０１の出力電圧Ｖｔｒａｃｋがバッファされ、電流路３０２のトランジスタ３３０をバイアスするために使用されることを可能にする。トランジスタ３３０を流れる電流は、電流源３４０によって提供される電流によって定義される。電流源３４０によって生成される電流は、帰還経路１０１内のトランジスタ／ＭＯＳ抵抗器１１０の抵抗の温度ドリフトを解消するために、絶対温度（ＰＴＡＴ）に比例するものとして選択することができる。

【0076】

図４に示す制御回路３００の第２実施形態は、図３に示す制御回路３００の実施形態に類似しているが、バッファ増幅器３６０が追加の電流源３５０と置き換えられている。電流源３５０は、トランジスタ３３０のソースノードと供給電位ＶＤＤとの間の電流路３０２に配置される。電流源３４０および３５０は、両方の電流源が、ダイオードとして動作するトランジスタ３３０が負荷されないように、電流路３０２において同じ電流を提供するように設計される。

【0077】

利点として、複数の構成要素間で整合するフロントエンド電子回路のアーキテクチャを、性能低下を回避するために設けることができる。可能な実施形態によれば、第１単一入力演算相互コンダクタンス増幅器１１０の入力トランジスタ１１１と、第２単一入力演算相互コンダクタンス増幅器２１０の入力トランジスタ２１１と、制御回路３００のトランジスタ３１０とは、互いに整合される。さらに、第１単一入力演算相互コンダクタンス増幅器１１０の第１電流源１１２と、第２単一入力演算相互コンダクタンス増幅器２１０の第２電流源２１２と、制御回路３００の電流源３２０とを、互いに整合させることができる。さらに、トランジスタ／ＭＯＳ抵抗１２０による抵抗と、トランジスタ／ＭＯＳ抵抗４１０による抵抗と、トランジスタ／ＭＯＳ抵抗３３０による抵抗とを、互いに整合させることができる。さらに、コンデンサ１３０の静電容量とコンデンサ４２０の静電容量とを互いに整合させることができる。

【0078】

図５は、Ｘ線またはＣＴ装置のような光子計数センサー装置２等の、電磁放射線用センサー装置１におけるフロントエンド電子回路１０の可能なアプリケーションを示す。

【0079】

電磁放射線に感応するセンサー装置１のフロントエンドとして使用される場合、電子回路１０は、その入力ノードＩ１０が、電磁放射線に感応するセンサー２０、５０に接続され、センサー２０、５０によって受信される電磁放射線に依存する入力信号Ｉｉｎを供給するようにしてもよい。電磁放射線は、光放射線またはＸ線放射線であってもよい。センサーは、光スペクトルに感応する光センサー、またはＸ線スペクトルに感応するＸ線センサーとして構成されてもよい。Ｘ線アプリケーション、例えば光子計数センサー装置においてフロントエンドとして使用される場合、電子回路１０は、その入力ノードＩ１０が、光子感応エリアを有する光子検出器センサー２０と結合される。光子検出器センサー２０は、光子が光子感応領域に入射すると、入力信号Ｉｉｎ、例えば入力電流パルスを生成するように構成されている。

【0080】

エネルギー弁別器３０がフロントエンド電子回路１０の出力ノードＯ１０に接続されている。フロントエンド電子回路１０は、入力信号Ｉｉｎが入力ノードＩ１０に印加されると、出力ノードＯ１０において出力信号Ｖｏｕｔ＿ｓｈａｐｅｒを生成するように構成される。エネルギー弁別器３０がフロントエンド電子回路の出力ノードＯ１０に接続されており、出力信号Ｖｏｕｔ＿ｓｈａｐｅｒのレベルに応じてデジタル信号を生成する。次いで、弁別器３０の出力に結合されているカウンタ４０の値が、出力信号Ｖｏｕｔ＿ｓｈａｐｅｒのエネルギーレベルに応じて設定される。

【0081】

フロントエンド電子回路の提案されたアプローチは、電磁放射線用センサー装置、例えば、光子計数センサー装置に使用される２段フロントエンドアーキテクチャにおける省電力対策のアプリケーションである。フロントエンド電子回路は、それぞれの単一入力演算相互コンダクタンス増幅器を、制御回路３００によるレプリカ追従バイアスの導入により可能となる、トランジスタ／ＭＯＳ抵抗帰還を備えた信号整形器段および電荷感応増幅器段に利用する。能動帰還回路／増幅器は、信号整形器段の出力のベースラインを調節するために、整形器帰還抵抗に代わり、基準電圧ｖｒｅｆに追従する信号整形器段の帰還経路に設けられている。アーキテクチャ全体の範囲におけるこれらの手段の組み合わせは、フロントエンド回路の性能、ひいてはフロントエンド回路を備える装置の性能を、計数率の安定性を大きく損なうことなく改善する。

【0082】

本明細書で開示されるフロントエンド電子回路の実施形態は、フロントエンド回路の設計の新規な態様を読者に周知させる目的で説明されてきた。好ましい実施形態が示され、説明したが、開示された概念の多くの変更、修正、等価物および置換は、特許請求の範囲から不必要に逸脱することなく、当業者によって行われ得る。

【0083】

特に、フロントエンド電子回路の設計は、開示された実施形態に限定されず、上記実施形態に含まれる特徴について種々の代替案を例示する。しかしながら、開示された概念のいかなる変更、等価物、および代替物も、本明細書に添付される特許請求の範囲内に含まれ得る。

【0084】

別々の従属請求項に記載された特徴は、有利に組み合わせることができる。さらに、特許請求の範囲において使用される参照符号は、特許請求の範囲を限定するものとして解釈されるように限定されない。

【0085】

さらに、本明細書で使用される場合、用語「備える」は、他の要素を排除するものではない。加えて、本明細書で使用される場合、冠詞「a」は、1つまたは2つ以上の成分または要素を含むことを意図しており、1つのみを意味するものとして解釈されるように限定されない。

【0086】

本特許出願は、ドイツ特許出願第１０２０２１１０８７１０．４号の優先権を主張するものであり、その開示内容は参照により本明細書に組み込まれる。

【符号の説明】

【0087】

１ 電磁放射線用センサー装置
２ 光子計数センサー装置
１０ フロントエンド電子回路
２０ 光子検出器センサー
３０ エネルギー弁別器
４０ カウンタ回路
５０ 光センサー
１００ 電荷感応増幅器段
１１０ 単一入力演算相互コンダクタンス増幅器
１２０ トランジスタ
１３０ コンデンサ
２００ 信号整形器段
２１０ 単一入力演算相互コンダクタンス増幅器
２２０ 能動帰還回路
２３０ コンデンサ
３００ 制御回路
３１０,３３０ トランジスタ
３２０,３４０,３５０ 電流源
３６０ バッファ回路
４００ カップリングネットワーク
４１０ トランジスタ
４２０ コンデンサ
５００ 静電放電回路
１１１,２１１ 入力トランジスタ
１１２，２１２ 電流源

【図1】

【図2】

【図3】

【図4】

【図5】

【手続補正書】

【提出日】2023-11-10

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

電磁放射線センサーアプリケーション用フロントエンド電子回路であって、
電磁放射線に感応するセンサーに結合され、前記センサーから入力信号（Ｉｉｎ）を受信するように構成される入力ノード（Ｉ１０）と、
出力信号（Ｖｏｕｔ＿ｓｈａｐｅｒ）を供給する出力ノード（Ｏ１０）と、
前記入力ノード（Ｉ１０）に結合された入力側および電荷感応増幅器出力信号（Ｖｏｕｔ＿ｃｓａ）を供給する出力側を有する第１単一入力演算相互コンダクタンス増幅器（１１０）と、前記第１単一入力演算相互コンダクタンス増幅器（１１０）の入力側と出力側との間の第１帰還経路（１０１）に配置されたトランジスタ（１２０）とを備える、電荷感応増幅器段（１００）と、
前記第１単一入力演算相互コンダクタンス増幅器（１１０）の出力側に結合された入力側および前記出力ノード（Ｏ１０）に結合された出力側を有する第２単一入力演算相互コンダクタンス増幅器（２１０）と、前記第２単一入力演算相互コンダクタンス増幅器（２１０）の入力側と出力側との間の第２帰還経路（２０１）に配置された能動帰還回路（２２０）とを備える、信号整形器段（２００）と、
第２トランジスタ（３１０）を備え、前記第２トランジスタ（３１０）のゲート・ソース間電圧に依存して前記トランジスタ（１２０）を制御する制御信号（Ｖｂｉａｓ）を供給するように構成される制御回路（３００）と、
を備える、電磁放射線センサーアプリケーション用フロントエンド電子回路。

【請求項2】

前記入力ノード（Ｉ１０）は、光子計数アプリケーションの光子検出器として構成される前記センサーに結合されるように構成される、
請求項１に記載のフロントエンド電子回路。

【請求項3】

前記電荷感応増幅器段（１００）は、前記第１単一入力演算相互コンダクタンス増幅器（１１０）の入力側と出力側との間で前記トランジスタ（１２０）に並列に配置されたコンデンサ（１３０）を備え、
前記信号整形器段（２００）は、前記第２単一入力演算相互コンダクタンス増幅器（２１０）の入力側と出力側との間で前記能動帰還回路（２２０）に並列に配置された第２コンデンサ（２３０）を備える、
請求項１に記載のフロントエンド電子回路。

【請求項4】

前記第１単一入力演算相互コンダクタンス増幅器（１１０）の出力側と前記第２単一入力演算相互コンダクタンス増幅器（２１０）の入力側との間に配置されたカップリングネットワーク（４００）を備え、
前記カップリングネットワーク（４００）は、第３トランジスタ（４１０）と第３のコンデンサ（４２０）との並列接続を備え、
前記制御回路（３００）は、前記第２トランジスタ（３１０）のゲート・ソース間電圧に依存して前記第３トランジスタ（４１０）を制御する前記制御信号（Ｖｂｉａｓ）を供給するように構成される、
請求項３に記載のフロントエンド電子回路。

【請求項5】

前記第１単一入力演算相互コンダクタンス増幅器（１１０）は、前記入力ノード（Ｉ１０）に結合された単一入力接続（Ｉ１１０）と、入力トランジスタ（１１１）を制御する前記入力信号（Ｉｉｎ）に依存する第１入力制御信号（Ｉｉｎ＿ｃｓａ）を受信する前記単一入力接続（Ｉ１１０）に結合された制御ノードを有する前記入力トランジスタ（１１１）と、前記入力トランジスタ（１１１）と直列に配置された第１電流源（１１２）とを有し、
前記第２単一入力演算相互コンダクタンス増幅器（２１０）は、前記第１単一入力演算相互コンダクタンス増幅器（１１０）の出力側に結合された単一入力接続（Ｉ２１０）と、第２入力トランジスタ（２１１）を制御する第１単一入力演算相互コンダクタンス増幅器（１１０）の出力信号（Ｖｏｕｔ＿ｃｓａ）に依存する第２入力制御信号（Ｉｉｎ＿ｓｈａｐｅｒ）を受信する前記単一入力接続（Ｉ２１０）に結合された制御ノードを有する前記第２入力トランジスタ（２１１）と、第２入力トランジスタ（２１１）と直列に配置された第２電流源（２１２）と、を有する、
請求項１に記載のフロントエンド電子回路。

【請求項6】

前記第２トランジスタ（３１０）は、前記第１単一入力演算相互コンダクタンス増幅器の前記入力トランジスタ（１１１）のレプリカとして構成される、
請求項５に記載のフロントエンド電子回路。

【請求項7】

前記制御回路（３００）は、第１電流路（３０１）と、前記第１電流路（３０１）に配置された第３電流源（３２０）とを備え、
前記第２トランジスタ（３１０）は、ダイオード接続構成で前記第１電流路（３０１）に配置され、
前記第２トランジスタ（３１０）は、前記第３電流源（３２０）に接続されるドレインノードを有する、
請求項６に記載のフロントエンド電子回路。

【請求項8】

前記制御回路（３００）は、第３トランジスタ（４１０）のレプリカとして構成される第４トランジスタ（３３０）を備え、
前記制御回路（３００）は、前記第４トランジスタ（３３０）のゲート・ソース間電圧に応じて前記制御信号（Ｖｂｉａｓ）を生成するように構成される、
請求項６に記載のフロントエンド電子回路。

【請求項9】

前記制御回路（３００）は、第１電流路（３０１）に結合された第２電流路（３０２）を備え、
前記第４トランジスタ（３３０）は、ダイオード接続構成で前記第２電流路（３０２）に配置され、
前記制御回路（３００）の出力ノード（Ｏ３００）は、前記第４トランジスタ（３３０）のゲートノードに接続され、
前記制御回路（３００）は、前記第４トランジスタ（３３０）と基準電位（ＶＳＳ）との間の前記第２電流路（３０２）に配置された第４電流源（３４０）を備える、
請求項８に記載のフロントエンド電子回路。

【請求項10】

前記制御回路（３００）は、前記第１電流路（３０１）を前記第２電流路（３０２）に結合するように配置されたバッファ回路（３６０）を備え、
前記第４トランジスタ（３３０）のソースノードは、前記バッファ回路（３６０）の出力に接続され、
前記第２トランジスタ（３１０）は、前記バッファ回路（３６０）の入力ノードに接続されたゲートノードを有する、
請求項９に記載のフロントエンド電子回路。

【請求項11】

前記制御回路（３００）は、前記第４トランジスタ（３３０）のソースノードと供給電位（ＶＤＤ）との間の前記第２電流路（３０２）に配置された第５電流源（３５０）を備える、
請求項９に記載のフロントエンド電子回路。

【請求項12】

前記第１単一入力演算相互コンダクタンス増幅器（１１０）の入力トランジスタ（１１１）と、前記第２単一入力演算相互コンダクタンス増幅器（２１０）の前記入力トランジスタ（２１１）と、前記制御回路（３００）の前記第２トランジスタ（３１０）とは、互いに整合され、および／または
第１電流源（１１２）と、第２電流源（２１２）と、第３電流源（３２０）とは、互いに整合され、および／または
前記トランジスタ（１２０）による抵抗と、第３トランジスタ（４１０）による抵抗と、第４トランジスタ（３３０）による抵抗とは、互いに整合され、および／または
コンデンサ（１３０）の静電容量と第３のコンデンサ（４２０）の静電容量とは互いに整合される、
請求項１に記載のフロントエンド電子回路。

【請求項13】

前記能動帰還回路（２２０）は、前記第２単一入力演算相互コンダクタンス増幅器（２１０）の前記出力側に結合された第１入力ノード（Ｉ２２０ａ）と、基準電圧（Ｖｒｅｆ）を受信する第２入力ノード（Ｉ２２０ｂ）と、前記第２単一入力演算相互コンダクタンス増幅器（２１０）の単一入力接続（Ｉ２１０）に結合された出力ノード（Ｏ２２０）とを有する相互コンダクタンス増幅器を備える、
請求項１に記載のフロントエンド電子回路。

【請求項14】

電磁放射線用センサー装置であって、
請求項１に記載のフロントエンド電子回路（１０）と、
センサー（２０、５０）によって受信される電磁放射線に依存して前記フロントエンド電子回路（１０）のための前記入力信号（Ｉｉｎ）を供給する、電磁放射線に感応する前記センサー（２０、５０）と、
を備える、電磁放射線用センサー装置。

【請求項15】

前記センサー（２０、５０）は、光子感応領域を有する光子検出器センサー（２０）として構成され、前記光子検出器センサー（２０）は、光子が前記光子感応領域に入射すると、前記フロントエンド電子回路（１０）のための前記入力信号（Ｉｉｎ）を生成するように構成されている、
請求項１４に記載のセンサー装置。

【国際調査報告】