特表 2024-513183 不動態化接点を有する光起電力デバイス及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-22

(54)【発明の名称】不動態化接点を有する光起電力デバイス及びその製造方法

(51)【国際特許分類】

   H01L 31/0747 20120101AFI20240314BHJP

【ＦＩ】

H01L31/06 455

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023558910

(86)(22)【出願日】2022-03-22

(85)【翻訳文提出日】2023-11-01

(86)【国際出願番号】 EP2022057488

(87)【国際公開番号】W WO2022207408

(87)【国際公開日】2022-10-06

(31)【優先権主張番号】21166148.3

(32)【優先日】2021-03-31

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】502121731

【氏名又は名称】セ エス エ エム サントル スイス デレクトロニク エ ド ミクロテクニク ソシエテ アノニム ルシェルシェ エ ディベロップメント

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村 光嗣

(74)【代理人】

【識別番号】100225543

【弁理士】

【氏名又は名称】上原 真

(72)【発明者】

【氏名】アンドレア インジェニト

(72)【発明者】

【氏名】シルヴェイン ニコレイ

【テーマコード（参考）】

5F251

【Ｆターム（参考）】

5F251AA02

5F251AA03

5F251DA07

5F251DA10

5F251FA06

5F251GA04

(57)【要約】

光起電力デバイス（１）であって、・シリコン基板（３）と、・前記シリコン基板（３）の少なくとも第１面（３ａ）上に位置する第１トンネル層（５）と、・前記第１トンネル層（５）上に位置する第１多結晶シリコン系キャッピング層（７）と、・前記第１多結晶シリコン系キャッピング層（７）のほぼ全体上に位置する第２トンネル層（９）と、を備える。本発明によれば、前記光起電力デバイス（１）はさらに、・第２トンネル層（９）の所定のゾーン（１１）上に位置する第２多結晶シリコン系キャッピング層（１３）であり、前記第２トンネル層（９）のうち、前記所定のゾーンの外側に位置する領域は、前記第２多結晶シリコン系キャッピング層を含まない、第２多結晶シリコン系キャッピング層（１３）と、及び、・前記第２多結晶シリコン系キャッピング層（１３）の少なくとも一部の上に位置する金属接点（１５）と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

・シリコン基板（３）と、
・前記シリコン基板（３）の少なくとも第１面（３ａ）上に位置する第１トンネル層（５）と、
・前記第１トンネル層（５）上に位置する第１多結晶シリコン系キャッピング層（７）と、及び
・前記第１多結晶シリコン系キャッピング層（７）のほぼ全体上に位置する第２トンネル層（９）と、
を備える、光起電力デバイス（１）であって、
前記光起電力デバイス（１）は、さらに、
・前記第２トンネル層（９）の所定のゾーン（１１）上に位置する第２多結晶シリコン系キャッピング層（１３）であり、前記第２トンネル層（９）のうち、前記所定のゾーンの外側に位置する領域は、前記第２多結晶シリコン系キャッピング層がないものである、該第２多結晶シリコン系キャッピング層（１３）と、及び
・前記第２多結晶シリコン系キャッピング層（１３）の少なくとも一部の上に位置する金属接点（１５）と、
を備えることを特徴とする、光起電力デバイス。

【請求項2】

請求項１に記載の光起電力デバイス（１）において、前記第１トンネル層（５）は誘電材料で作製され、前記第２トンネル層（９）は誘電材料又は半導体合金で作製される、光起電力デバイス。

【請求項3】

請求項１又は２に記載の光起電力デバイス（１）において、前記第１多結晶シリコン系キャッピング層（７）及び前記第２多結晶シリコン系キャッピング層（１３）のうちの少なくとも一方は、水素化された又は水素化されていない多結晶シリコン製である、光起電力デバイス。

【請求項4】

請求項１～３のいずれか一項に記載の光起電力デバイス（１）において、前記第２多結晶シリコン系キャッピング層（１３）は、対応する所定のゾーン（１１）内の前記第１多結晶シリコン系キャッピング層（７）と同じドーパントタイプを有する、光起電力デバイス。

【請求項5】

請求項４に記載の光起電力デバイス（１）において、前記第２多結晶シリコン系キャッピング層（１３）は、対応する所定のゾーン（１１）内の前記第１多結晶シリコン系キャッピング層（７）のドーパント濃度よりも高いドーパント濃度を有する、光起電力デバイス。

【請求項6】

請求項１～５のいずれか一項に記載の光起電力デバイス（１）において、前記金属接点（１５）は、銀、ＡｇＡｌ、アルミニウム又は銅のペーストである、光起電力デバイス。

【請求項7】

請求項１～６のいずれか一項に記載の光起電力デバイス（１）において、
・前記第１トンネル層（５）は、０.５ｎｍ～５ｎｍ、好ましくは０.５ｎｍ～１.５ｎｍ、さらに好ましくは０.５ｎｍ～１ｎｍの厚さを有する、及び／又は
・前記第１多結晶シリコン系キャッピング層（７）は、５ｎｍ～１００ｎｍ、好ましくは１０ｎｍ～５０ｎｍの厚さを有する、及び／又は
・前記第２トンネル層（１３）は、０.５ｎｍ～５ｎｍ、好ましくは０.５ｎｍ～１.５ｎｍ、さらに好ましくは０.５ｎｍ～１ｎｍの厚さを有する、及び／又は
・前記第２多結晶シリコン系キャッピング層（１３）は、５ｎｍ超、好ましくは１０ｎｍ～２００ｎｍの厚さを有する、光起電力デバイス。

【請求項8】

光起電力デバイス（１）の製造方法であって、
ａ）シリコン基板（３）を準備するステップと、
ｂ）前記シリコン基板（３）の少なくとも第１面（３ａ）上に位置する第１トンネル層（５）を形成するステップと、
ｃ）前記第１層上に、第１多結晶シリコン系キャッピング層（７）を形成するステップと、及び
ｄ）前記第１多結晶シリコン系キャッピング層（７）のほぼ全体上に、第２トンネル層（９）を形成するステップと、
を備え、
前記方法は、さらに、
ｅ）前記第２トンネル層上の所定のゾーン（１１）上に第２多結晶シリコン系不動態化層（１３）を形成するステップであり、前記第２トンネル層のうち、前記所定のゾーンの外側に位置する領域は、前記第２多結晶シリコン系キャッピング層がないものである、該第２多結晶シリコン系キャッピング層を形成するステップと、及び
ｆ）前記第２多結晶シリコン系キャッピング層（１３）の少なくとも一部の上に金属接点（１５）を形成するステップと、
を備えることを特徴とする、方法。

【請求項9】

請求項８に記載の方法において、ステップｅ）はさらに、
ｅ１）前記第２トンネル層（９）のほぼ全体上に前記第２多結晶シリコン系キャッピング層（１３）を形成するサブステップと、続いて、
ｅ２）前記所定のゾーン（１１）の外側の領域（１７）内で前記第２トンネル層（９）を露出させるように、前記所定のゾーン（１１）の外側の前記第２多結晶シリコン系キャッピング層（１３）を選択的に除去するサブステップと、を含む、方法。

【請求項10】

請求項８又は９に記載の方法において、前記第１トンネル層（５）は誘電材料製であり、前記第２トンネル層（９）は誘電材料製又は半導体合金製である、方法。

【請求項11】

請求項８～１０のいずれか一項に記載の方法において、前記第１多結晶シリコン系キャッピング層（７）及び前記第２多結晶シリコン系キャッピング層（１３）のうちの少なくとも一方は多結晶シリコン製である、方法。

【請求項12】

請求項８～１１のいずれか一項に記載の方法において、前記第２多結晶シリコン系キャッピング層（１３）は、対応する所定のゾーン（１１）内の前記第１多結晶シリコン系キャッピング層（７）と同じドーパントタイプを有する、方法。

【請求項13】

請求項１２に記載の方法において、前記第２多結晶シリコン系キャッピング層（１３）は、対応する所定のゾーン（１１）内の前記第１多結晶シリコン系キャッピング層（７）のドーパント濃度よりも高いドーパント濃度を有する、方法。

【請求項14】

請求項８～１３のいずれか一項に記載の方法において、前記金属接点（１５）は、銀、ＡｇＡｌ、アルミニウム又は銅のペーストである、方法。

【請求項15】

請求項８～１４のいずれか一項に記載の方法において、
・前記第１トンネル層（５）は、０.５ｎｍ～５ｎｍ、好ましくは０.５ｎｍ～１.５ｎｍ、さらに好ましくは０.５ｎｍ～１ｎｍの厚さを有する、及び／又は
・前記第１多結晶シリコン系キャッピング層（７）は、５ｎｍ～１００ｎｍ、好ましくは１０ｎｍ～５０ｎｍの厚さを有する、及び／又は
・前記第２トンネル層（９）は、０.５ｎｍ～５ｎｍ、好ましくは０.５ｎｍ～１.５ｎｍ、さらに好ましくは０.５ｎｍ～１ｎｍの厚さを有する、及び／又は
・前記第２多結晶シリコン系キャッピング層（１３）は、５ｎｍ超、好ましくは１０ｎｍ～２００ｎｍの厚さを有する、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光起電力デバイスの分野に関する。より詳細には、本発明は、不動態化接点（passivated contacts）を有する光起電力デバイス、及び対応するその製造方法に関する。

【背景技術】

【0002】

結晶シリコン太陽電池では、接点における再結合損失を低減し、したがって、セルに衝突する光を電流に変換する効率を高くするために、接点の不動態化が非常に重要である。

【0003】

典型的には、超薄型（＜５ｎｍ）の誘電体トンネル層が、例えば酸化シリコンの結晶シリコン基板上に堆積され、その上にドープ多結晶シリコン（ポリシリコン）キャッピング層が形成される。次いで、例えば、スクリーン印刷し、続いて銀ペーストを硬化させることによって、このキャッピング層の上に電気接点が選択的に被着される。硬化は、ペーストを「固める（set）」ために高温で行われるので、硬化中、銀材料が表面性状及び表面欠陥に流れ込むにつれて、下にあるポリシリコンはしばしば損傷し、不動態化が低減される。

【0004】

比較的厚いポリシリコンキャッピング層は、優れた不動態化をもたらすが、太陽電池の活性部分で変換されるはずの光を吸収してしまうので、達成される不動態化のレベルは、最終的に妥協することになる。この寄生光吸収によって、セルの変換効率が低下する。

【0005】

こうした理由のため、スクリーン印刷及び全焼成（firing-through）によって金属化されるポリシリコン系不動態化接点は主に、従来のホモ接合を前面に有する太陽電池の裏側に使用される。高効率な太陽電池を求める場合、ポリシリコン不動態化接点は、理想的には太陽電池の両側に被着される。そのため、吸収層内で太陽光発電を最大にするには、過剰な寄生光損失を生じさせることなく、ポリシリコン系不動態化接点の再結合が低減され、ウェハ表面全体にわたって高い不動態化レベルが維持されるように、接点を配置する必要がある。ドープポリシリコンが裏側にのみある場合、このような損失は、自由キャリア吸収（ＦＣＡ）による太陽電池スペクトル応答のうち、赤外線応答で起こることに留意されたい。ポリシリコン不動態化接点が太陽電池の前面にも又は両面に被着される場合、光損失は、太陽電池スペクトル応答のうち、ＵＶ領域、可視領域、及び赤外線領域で生じる。

【0006】

特許文献１（WO 2020/204823）は、裏面積層体を有する光起電力デバイスであって、シリコン基板上に配置された、全面的（full-surface）第１トンネル層、全面的第１多結晶シリコン系キャッピング層、全面的第２トンネル層、全面的第２多結晶シリコン系キャッピング層、及び金属接点のシーケンスを備える光起電力デバイスを開示している。金属接点以外の全ての当該層が全面的なので、セルの性能は少しも最適化されていない。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】国際公開第２０２０／２０４８２３号パンフレット

【発明の概要】

【発明が解決しようとする課題】

【0008】

したがって、本発明の目的は、従来技術の欠点を少なくとも部分的に克服することである。

【課題を解決するための手段】

【0009】

より正確には、本発明は光起電力デバイスに関し、この光起電力デバイスは、
・シリコン基板、典型的には単結晶シリコンウェハであり、該シリコン基板は、ドープされてもよく、ドープされなくてもよく、又は一定のゾーン、特に表面のみドープされてもよい、該シリコン基板と、
・シリコン基板の少なくとも第１面上に位置する第１トンネル層と、
・第１トンネル層上に位置する第１多結晶シリコン系キャッピング層であり、セルの構成に応じて、第１多結晶シリコン系キャッピング層は、全領域であってもよく、又はパターニング（パターン形成）されてもよく、第１多結晶シリコン系キャッピング層は、多結晶シリコンそのものであってもよく、又は多結晶シリコンカーバイド、多結晶シリコン酸化物等であってもよく、これらの物質はシリコン系であることに留意すべきである、該第１多結晶シリコン系キャッピング層と、及び
・第１多結晶シリコン系キャッピング層のほぼ全体上に位置する第２トンネル層と、
を備える。

【0010】

本発明によれば、この光起電力デバイスは、さらに、
・第２トンネル層の所定のゾーン上に位置する第２多結晶シリコン系キャッピング層であり、第２トンネル層のうち、所定のゾーンの外側に位置する領域は、第２多結晶シリコン系キャッピング層がない（すなわち、所定のゾーンの外側に位置する領域上では、第２多結晶シリコン系の層を有していない）ものである、該第２多結晶シリコン系キャッピング層と、及び
・第２多結晶シリコン系キャッピング層の少なくとも一部の上に直接又は間接的に位置する金属接点であり、この金属接点は、デバイスの電気接点を構成するようにパッド、フィンガー等として構成される層である、該金属接点を備える。

【0011】

シリコン基板及び上述の様々な層のドーピング（又はドーピングの欠如）は必要に応じて手配することができ、本発明は、特定のドーパント構成に限定されない。さらに、上述の層は、基板の片面又は両面に設けることができる。

【0012】

その結果、金属が、シリコン基板と第１トンネル層との界面（不動態化接触界面を形成する）から遠ざけられて、例えば、金属接点用に使用される銀ペーストの熱硬化の間、又はＰＶＤによる場合には蒸着の間、界面に対する損傷が排除される。上記ゾーンの外側の非接触領域には、第２多結晶シリコン系キャッピング層が設けられておらず、つまり、寄生光吸収を最小限に抑えるために、これらの領域における多結晶シリコン系の材料の厚さを、可能な限り薄くできるということである。したがって、接点の不動態化が最大化され、寄生光吸収が最小化され、セル効率、フィルファクタ、オープンソース電圧、及び短絡電流が改善される。

【0013】

有利には、第１トンネル層は誘電材料から作製され、第２トンネル層は誘電材料又は半導体合金から作製される。後者は垂直電荷輸送（すなわち、基板の平面に対して垂直方向の電荷輸送）を妨げない。

【0014】

有利には、第１多結晶シリコン系キャッピング層及び第２多結晶シリコン系キャッピング層のうちの少なくとも１つは、水素化された又は水素化されていない多結晶シリコン製である。

【0015】

有利には、第２多結晶シリコン系キャッピング層は、対応する所定のゾーン内の第１多結晶シリコン系キャッピング層、すなわち、下方にある第１多結晶シリコン系キャッピング層と同じドーパントタイプを有する。したがって、電荷の収集が最適化される。

【0016】

有利には、第２多結晶シリコン系キャッピング層は、対応する所定のゾーン内の第１多結晶シリコン系キャッピング層よりも高いドーパント濃度を有する。

【0017】

有利には、金属接点は、銀、銀／アルミニウム、アルミニウム又は銅のペーストである。

【0018】

有利には、以下の１つ以上が当てはまる。
・第１トンネル層は、０.５ｎｍ～５ｎｍ、好ましくは０.５ｎｍ～１.５ｎｍ、さらに好ましくは０.５ｎｍ～１ｎｍの厚さを有する、及び／又は
・第１多結晶シリコン系キャッピング層は、５ｎｍ～１００ｎｍ、好ましくは１０ｎｍ～５０ｎｍの厚さを有する、及び／又は
・第２トンネル層は、０.５ｎｍ～５ｎｍ、好ましくは０.５ｎｍ～１.５ｎｍ、さらに好ましくは０.５ｎｍ～１ｎｍの厚さを有する、及び／又は
・第２多結晶シリコン系キャッピング層は、５ｎｍ超、好ましくは５ｎｍ～２００ｎｍの厚さを有する。

【0019】

本発明は、上述の光起電力デバイスを製造する方法にも関連し、この方法は、
ａ）シリコン基板、典型的には単結晶シリコンウェハであり、単結晶シリコンウェハは、ドープされてもよく、ドープされなくてもよく、又は一定のゾーン、特に表面のみドープされてもよい、該シリコン基板を準備するステップと、
ｂ）シリコン基板の少なくとも第１面上に位置する第１トンネル層を形成するステップと、
ｃ）第１層上に、ほぼ全領域に又はセル構成に応じたパターニング方式で、第１多結晶シリコン系キャッピング層を形成するステップと、及び
ｄ）第１多結晶シリコン系キャッピング層のほぼ全体上に、第２トンネル層を形成するステップと、
を備える。

【0020】

本発明によれば、本方法は、さらに、
ｅ）第２トンネル層上の所定のゾーン上に第２多結晶シリコン系不動態化層を形成するステップであり、第２トンネル層のうち、所定のゾーンの外側に位置する領域は、第２多結晶シリコン系キャッピング層がないものである、該第２多結晶シリコン系キャッピング層を形成するステップと、及び
ｆ）前記第２多結晶シリコン系キャッピング層の少なくとも一部の上に金属接点を形成するステップであり、この金属は、デバイス用の接点に資するものである、該金属接点を形成するステップと、
を備える。

【0021】

シリコン基板及び上述の様々な層のドーピング（又はドーピングの欠如）は必要に応じて構成することができ、本発明は、特定のドーパント構成に限定されない。さらに、上述の層は、基板の片面又は両面に設けることができる。

【0022】

その結果、金属は、シリコン基板と第１トンネル層との界面（不動態化接触界面を形成する）から遠ざけられ、例えば、金属接点用に使用される銀ペーストの熱硬化の場合、界面に対する損傷が排除される。ゾーンの外側の非接触領域には、第２多結晶シリコン系キャッピング層が設けられておらず、つまり、寄生光吸収を最小限に抑えるために、これらの領域における多結晶シリコン系の材料の厚さを可能な限り薄くできるということである。したがって、接点の不動態化が最大化され、寄生光吸収が最小化され、セル効率、フィルファクタ、オープンソース電圧、及び短絡電流が改善される。

【0023】

有利には、ステップｅ）は、さらに、
ｅ１）第２トンネル層のほぼ全体上に第２多結晶シリコン系キャッピング層を形成するサブステップと、続いて
ｅ２）所定のゾーンの外側の領域内で第２トンネル層を露出させるように、所定のゾーンの外側の第２多結晶シリコン系キャッピング層を選択的に除去するサブステップと、を含む。

【0024】

これは、第２多結晶シリコン系キャッピング層をパターン形成するのに特に効率的で簡便な方法である。しかしながら、代替的な方法では、パターニング方式で、例えば、マスキングに続いて蒸着することにより、第２多結晶シリコン系キャッピング層を堆積させることができる。

【0025】

有利には、第１トンネル層は誘電材料製であり、第２トンネル層は誘電材料製又は半導体合金製である。

【0026】

有利には、第１多結晶シリコン系キャッピング層及び第２多結晶シリコン系キャッピング層のうちの少なくとも一方は、多結晶シリコンから作製される。

【0027】

有利には、第２多結晶シリコン系キャッピング層は、対応する所定のゾーン内の第１多結晶シリコン系キャッピング層、すなわち、下方にある第１多結晶シリコン系キャッピング層と同じドーパントタイプを有する。したがって、電荷の収集が最適化される。

【0028】

有利には、第２多結晶シリコン系キャッピング層は、対応する所定のゾーン内の第１多結晶シリコン系キャッピング層よりも高いドーパント濃度を有する。

【0029】

有利には、金属接点は、銀、アルミニウム、銀／アルミニウム、又は銅のペーストである。

【0030】

有利には、以下のうちの１つが当てはまる。
・第１トンネル層は、０.５ｎｍ～５ｎｍ、好ましくは０.５ｎｍ～１.５ｎｍ、さらに好ましくは０.５ｎｍ～１ｎｍの厚さを有する、及び／又は
・第１多結晶シリコン系キャッピング層は、５ｎｍ～１００ｎｍ、好ましくは１０ｎｍ～５０ｎｍの厚さを有する、及び／又は
・第２トンネル層は、０.５ｎｍ～５ｎｍ、好ましくは０.５ｎｍ～１.５ｎｍ、さらに好ましくは０.５ｎｍ～１ｎｍの厚さを有する、及び／又は
・第２多結晶シリコン系キャッピング層は、５ｎｍ超、好ましくは１０ｎｍ～２００ｎｍの厚さを有する。

【図面の簡単な説明】

【0031】

本発明のさらなる詳細は、添付の図面を参照しながら、以下の詳細な説明を読むことによって明らかになるであろう。

【図1】本発明による光起電力デバイスの一部の概略的断面図である。

【図2】本発明による方法の様々なステップの概略的断面図である。

【図3】本発明による方法の様々なステップの概略的断面図である。

【図4】本発明による方法の様々なステップの概略的断面図である。

【図5】試験用光起電力セルの概略的断面図である。

【図6】本発明による光起電力デバイスの様々な構成の部分の概略的断面図である。

【図7】本発明による光起電力デバイスの様々な構成の部分の概略的断面図である。

【図8】本発明による光起電力デバイスの様々な構成の部分の概略的断面図である。

【図9】本発明による光起電力デバイスの様々な構成の部分の概略的断面図である。

【発明を実施するための形態】

【0032】

図１は、本発明による光起電力デバイス１の一部を概略的に示し、本発明の理解に必要な特徴のみ、すなわち、本発明の核心をなす不動態化接点の構成を図示し、またその他全ての層は除かれている。様々な層は概略的に表されており、相対的な厚さは、図面から判断すべきではない。

【0033】

光起電力デバイス１はシリコン基板３を備え、シリコン基板３は、典型的にはウェハの形態の単結晶シリコン又は一般的に知られている多結晶基板である。光起電力デバイスのタイプに応じて、この基板３は、ドープされずともよく、均一にドープされてもよく、ウェハの片面又は両面のいずれかにおける様々なゾーンがドープされてもよく、又は同様であってもよい。本発明の原理は、裏面接点型、前面接点型、又は両面接点型のいずれであろうと、単結晶シリコンウェハに基づく多くのタイプの太陽電池に適用されるので、この点に関するさらなる詳述は必要としない。

【0034】

ウェハの第１面３ａ上には誘電材料、例えば、任意の好都合な化学量論のＳｉＯ_ｘ，ＳｉＮ_ｘ，ＳｉＯＮ_ｘ，ＡｌＮ_ｘ、又はＡｌＯＮ_ｘ等から作製される第１トンネル層５が設けられる。この層は、典型的には５ｎｍ未満、好ましくは１.５ｎｍ未満、さらには１ｎｍ未満であるが、典型的には０.５ｎｍよりも大きい厚さを有し、基板３のほぼ全面にわたって堆積される。この厚さは、トンネル化による電荷キャリア（場合に応じて電子又は正孔）の通過を可能にするのに十分小さい。

【0035】

第１トンネル層５のうち基板３とは反対側の面には、第１多結晶シリコン系キャッピング層７が設けられており、キャッピング層７は、ドープされてもよく、ドープされなくてもよい。本実施形態では、第１多結晶シリコン系キャッピング層７は、第１トンネル層の上記した面のほぼ全体にわたって設けられるが、図９（以下を参照）から分かるように、セル構成の機能における特定の状況下では、第１多結晶シリコン系キャッピング層７をパターニング（パターン形成）することができる。「多結晶シリコン系層」という用語は、Ｓｉ自体、ＳｉＯ_ｘ，ＳｉＣ_ｘ又はＳｉＮ_ｘ等のシリコン系材料から形成される多結晶層を指すものと理解されるべきであり、この材料は、随意的に水素化される。結晶化度のレベルに関しては、典型的には、少なくとも５％、好ましくは少なくとも２０％のラマン結晶化度が適切である。厚さは、典型的には５ｎｍ～１００ｎｍ、好ましくは１０ｎｍ～５０ｎｍである。

【0036】

第１多結晶シリコン系キャッピング層７のうち、基板３とは反対側の面のほぼ全体上に、第２トンネル層９が設けられる。第２トンネル層９は、材料及び厚さに関して第１トンネル層５と同じ制約を受ける誘電体トンネル層、又は半導体合金トンネル層である。トンネル層５及び９がどちらも誘電体である場合、それらは同一である必要はない。半導体合金に関しては、厚さが１０ｎｍ未満、好ましくは５ｎｍ未満、さらに好ましくは１.５ｎｍ未満であり、且つ０.５ｎｍ超である、Ｓｉ-Ｏ、Ｓｉ-Ｎ、Ｓｉ-Ｃ及びＡｌＯＮ_ｘ合金層を使用することができる。

【0037】

基板３の反対側にある第２誘電体トンネル層９の表面の所定のゾーン１１には、第２多結晶シリコン系キャッピング層１３が設けられる。第２多結晶シリコン系キャッピング層１３は、ドープされてもよく、ドープされなくてもよい。第２多結晶シリコン系キャッピング層１３は、第１多結晶シリコン系キャッピング層７と同じドーパントタイプ（又はその欠如）を有することが好ましいが、この通りである必要はない。有利には、多結晶シリコン系キャッピング層７及び１３は、どちらも同一タイプのドーパント（Ｐ型又はＮ型）でドープされ、第２多結晶シリコン系キャッピング層１３は、第１多結晶シリコン系キャッピング層７よりも高いドーパント濃度を有する。こうすることで、電荷キャリアの抽出を最大化するのに役立つ。この層は、５ｎｍより厚く、典型的には１０ｎｍ～２００ｎｍ、好ましくは５０～１５０ｎｍである。

【0038】

最後に、第２多結晶シリコン系キャッピング層１３上の、やはり基板３とは反対側の面に、金属接点１５が直接的又は間接的に配置される。例えば、さらなるトンネル層及び／又はさらなる１つの（又はいくつかの）キャッピング層を、第２多結晶シリコン系キャッピング層１３と金属接点１５との間に設けることができることは、除外されない。

【0039】

所定のゾーン１１の外側に位置する領域１７では、第２誘電体トンネル層９は露出したままであり、こうすることで、寄生光吸収が最小限に抑えられる。

【0040】

層５、７、９、１３、及び１５は、実装される太陽電池のタイプに応じて、光起電力デバイス１の前面（すなわち、光が入射する側）、裏面（すなわち、日影側）、又は両面のいずれかに適用することができる。さらに、層５、７、９、１３、及び１５はそれぞれ、好ましくは、下にある層（第１トンネル層５の場合は基板）の上に直接設けられるが、介在層の存在は排除されるべきではない。

【0041】

本発明による光起電力デバイス１の構造について、図１を参照して説明した。次に、特に有利であるが非限定的なその製造方法について、図２～図４を参照して説明する。

【0042】

図２は、シリコン基板３、第１トンネル層５、第１多結晶シリコン系キャッピング層７、及び第２誘電体トンネル層９を備える積層体の一部を形成するための一連のステップを表す。

【0043】

まず、上述のように、シリコン基板３を用意する。

【0044】

続いて、例えば、表面の酸化若しくは窒化などによる成長によって、又は、化学蒸着法（例えば、プラズマ成長を使用する又は使用しないＡＰＣＶＤ、ＬＰＣＶＤなど）、物理蒸着法（スパッタリング）などの蒸着によって、シリコン基板の表面上に第１トンネル層５が形成される。この層５は、典型的にはドープされないが、一般に知られているように、蒸着中にドーパントを含ませることができる。

【0045】

続いて、第１多結晶シリコン系キャッピング層７が第１トンネル層５の上に形成され、好ましくは、蒸着又は介在層の形成なしに、その上に直接形成される。典型的には、これは、一般に知られているように、選択された材料に応じて、物理蒸着法（プラズマ成長を使用した又は使用しないＰＶＤ）又は化学蒸着法（ＰＥＣＶＤ、ＬＰＣＶＤ）によって実行される。

【0046】

続いて、第２トンネル層９が、第１多結晶シリコン系キャッピング層７のほぼ全体上に形成され、好ましくは、（例えば、熱硝酸法、オゾン酸塩脱イオン水、ＵＶ－オゾン、又は他の酸化法によって）第１多結晶シリコン系キャッピング層７の上で成長させることにより、蒸着又は介在層の形成なしにその上に直接形成され、又は、選択された材料に応じて、ＰＶＤ、ＣＶＤ、原子層蒸着（ＡＬＤ）などにより、第１多結晶シリコン系キャッピング層７の上に蒸着される。理想的には、これは、第１多結晶シリコン系キャッピング層７と同じ蒸着ツールで実行される。

【0047】

ここで図３に移ると、第２多結晶シリコン系キャッピング層１３が、第２トンネル層９の表面上に、好ましくは、蒸着又は介在層の形成なしに、典型的にはＰＶＤ、ＬＰＣＶＤ又はＰＥＣＶＤによって直接第２トンネル層９の上に形成され、蒸着中は、随意的ドーパントが取り込まれる。

【0048】

この蒸着は、例えば、最終的に第２多結晶シリコン系キャッピング層１３が設けられない領域１７をマスキングすることによって、選択的に実行することができるが、図示の実施形態では、この層は、第２トンネル層９のほぼ全体にわたって設けられ、次いで、図１３に示すように、領域１７から選択的に除去される。

【0049】

これは、任意な既知の手段によって実行することができ、例えば、ゾーン１１（図示せず）にエッチング用マスキングを施し、続いて、領域１７における多結晶シリコン層１３に対して、ドライ又はウェットエッチング、レーザアブレーション、レーザ結晶化を行い、続いて、結晶化領域をエッチングすることによって実行することができる。

【0050】

有利には、多結晶シリコン層１３はマスキングされ、エッチングは、脱イオン水及びアンモニア、水酸化カリウム、水酸化ナトリウム、テトラメチルアンモニウムヒドロキシド、又は水酸化テトラエチルアンモニウムのエッチング溶液中で、ウェットプロセスによって実行される。

【0051】

より好ましくは、水酸化カリウム中のエッチング溶液の濃度は、１Ｍ～６Ｍ、好ましくは１Ｍ～３Ｍである。

【0052】

有利には、エッチングステップは、２０℃～１００℃の温度、例えば室温（２０～２５℃）で行われる。

【0053】

いくつかの条件下では、ウェットエッチングプロセスによって多孔質シリコン層が形成される場合があり、この層は続いて、フッ化水素酸などのウェット溶液中でエッチングすることができる。

【0054】

上述のエッチング液のいずれも第２トンネル層９の材料をエッチングすることはできず、したがって、正確なプロセス制御を必要とせずとも、第２トンネル層９は、清浄で透明な表面を残すエッチングストップとして作用する。

【0055】

第２多結晶シリコン系キャッピング層１３のパターニングの前後のいずれかで、７００℃を超える温度、典型的には８０℃～１０５０℃の温度でアニール（焼きなまし）プロセス（annealing process）を実行することができる。実際には、アニールステップを２回実行することが可能であり、１回は第１多結晶シリコン系キャッピング層７の蒸着後で、もう１回は第２多結晶シリコン系キャッピング層１３の蒸着後である。

【0056】

最後に、第２多結晶シリコン系キャッピング層１３の形成及び／又はパターニングに続いて、金属接点１５が、後に硬化される銀ペーストの形態、任意の好都合な形態のＰＶＤ、金属めっきなどの形態で、第２多結晶シリコン系キャッピング層１３に被着される。

【0057】

その結果、金属電極は第２多結晶シリコン層７と接触するだけであり、これにより、金属化プロセスによって誘発される損傷が排除される。このような損傷は不動態化を低減するので、金属を基板／不動態化接点の界面（すなわち、基板３／第１トンネル層５の界面）から離しておくことは、このような損傷を排除し、したがって、第１多結晶シリコン系キャッピング層７を、接点用に使用されない領域１７（すなわち、ゾーン１１の外側の領域）において可能な限り薄く保ちながら、全体的なセルの効率を向上させる。

【0058】

第２多結晶シリコン系キャッピング層１５をパターニングし、金属接点１５を被着した後で、図１の構造体が得られ、次いで、当技術分野で一般に知られているように、その他の製造ステップ、相互接続、カプセル化（封入）などを、この構造体に対して行うことができる。例えば、接点用に使用されない領域１７に、ＳｉＮなどの誘電体層を設けることができる。完全な光起電力デバイス１を形成するために必要な他の層は、プロセス中の任意の好都合な時点で、一般に知られているように形成することができる。

【0059】

両面接点型光起電力デバイス１の場合、ステップは、基板３の各面で連続的に実行することができ、適切であれば、少なくとも特定のステップは、同時に実行することができる。

【0060】

上述の方法の他の変形例も可能である。例えば、層５、７、９、１３のいずれかがドープされる場合、蒸着プロセス中にドーパント前駆体を付与するのではなく、追加の処理ステップ中にドーパントが供給されてもよい。このような補助的処理ステップは、ドーパントを含有する補助層のイオン注入又は堆積であってもよく、ドーパントはその後、拡散して下の層に入り、その後、補助層の除去が実行されてもよい。

【0061】

さらに、他の介在層が積層体内に、（限定しないが）特に、基板３と第１トンネル層５との間に存在することは除外されないが、これらの層は、間に余分な層が存在することなく、記載された順序通りに設けられることが好ましい。

【0062】

図５に示されるような複数の同一のセル１を、同じウェハ上に、第２トンネル層９の厚さを変えて形成し、また比較対照として、第２トンネル層９が省略されたセルを形成して、実験が行われた。いずれの場合も、第２多結晶シリコン系キャッピング層１３がセル１の全領域を覆っており、その結果、このセル１は本発明に対応せず、むしろ、第２トンネル層１３が電荷抽出を妨げず、実際にセルの性能を改善することを証明するための概念実証を形成する。適切な場合、様々な層のドーピングタイプが示される。

【0063】

基板３は、厚さが１８０μｍのフロートゾーン結晶シリコンウェハであり、抵抗率が２Ω・ｃｍのリンでドープされている。第１トンネル層５は、厚さが約１.２ｎｍのＳｉＯ_ｘである。第１多結晶シリコン系キャッピング層７は、厚さが約１０ｎｍの多結晶シリコンであり、リンがドープされている。第２トンネル層９は、厚さを０ｎｍから１.９～２.５ｎｍ（蒸着時間は３０秒）で変化させたことを除いて、第１トンネル層５と同じである。第２多結晶シリコン系キャッピング層７は、第１多結晶シリコン系キャッピング層７と同じ材料、ドーピングタイプ、及びドーパント濃度であり、厚さは約１００ｎｍである。いずれの場合も、８５０℃で３０分間、セルをアニール処理した。金属接点１５は、スクリーン印刷された銀ペーストであり、第２キャッピング層１３の表面のうち、金属接点１５の外側の領域は、窒化ケイ素の誘電体層１９で覆われている。ＳｉＮ_ｘ１９は、（不動態化原子を付与するので、）太陽電池の光学的及び電気的特性を向上させる。誘電体層１９を全面にわたって被着することも可能であり、金属接点１５が焼成されると、金属スパイクが誘電体層１９を貫通して、下側にある層１３と直接電気的に接触し、誘電体層１９を金属接点１５の下側で機能不全にする。これにより、パターニング方式で誘電体層１９を堆積することと比べて、又は、意図した通りに接点１５が配置されるように、全領域に堆積してその後に局所的に除去することと比べて、製造が単純化される。これは、誘電体層１９のあらゆる例に当てはまり、また、誘電体層２９にも当てはまる（以下参照）。

【0064】

基板３の反対側には、ほぼ全領域に積層体が設けられ、この積層体は、基板３から離れる方向に、ＳｉＯ_ｘの裏面トンネル層２１、多結晶シリコンのｐ型ドープキャッピング層２３、酸化インジウムスズの透明導電性酸化層２５、及び銀の裏面接点２７を備える。

【0065】

結果は以下の表に記録されている。Ｖ_ｏｃは開路電圧、ＦＦはフィルファクタ、Ｊ_ｓｃは短絡電流である。

【0066】

【表1】

【0067】

【表2】

【0068】

【表3】

【0069】

上記から分かるように、９秒間堆積した第２トンネル層９では、全ての測定基準に対して最良のセルの性能が得られ、一方、３０秒間堆積した場合のより厚い層では、結果の範囲が広くなり、結果が悪くなっている。これは、おそらく電荷キャリア抽出の妨げに起因している。

【0070】

堆積時間９秒に対応する第２トンネル層９の厚さが最良の結果を与える理由に関して、考えられる説明は以下の通り、すなわち、
・第２多結晶シリコン系キャッピング層１３の微細構造層特性は、第２トンネル層９の存在によって変化する、
・第２トンネル層９は，キャッピング層におけるポリシリコンの再結晶化に影響を及ぼす、
・第２トンネル層９の存在により、２つのポリシリコン層７、１３は、ポリシリコンの全体にわたって延在する結晶を有する単一層としてではなく、個別に再結晶化する、
・第２トンネル層９は、ドーパントの拡散に影響を与え、ドーパントが基板３の内部を通過することを妨げる、
・第２トンネル層９は、銀ペーストの積層体への浸透に対するバリアを与える、
である。

【0071】

図６～図９は、本発明の核心をなす不動態化接点を組み込んだ、本発明による光起電力セル１の一部の様々な非限定的な構造を示す。様々な層のドーピングタイプは必要に応じて示され、また一般に知られているように、ドーパントタイプは逆にすることができる。さらに、入射光の方向は、太陽記号及び大きな矢印によって示されている。

【0072】

図６は、光起電力セル１の一部を示し、この部分は、基板３の前面、すなわち、入射光の方向を向くように意図された面側に、第２トンネル層９の表面のうち、第２キャッピング層１３によって覆われていない領域上に設けられた誘電体層１９（ＳｉＮ又はその他等）と共に、図１の文脈で説明された層５、７、９、１３及び１５を備える。反対側となる基板３の日影側（裏側）には、図５の文脈で開示されているように、一連の層２１、２３、２５、２７が設けられている。

【0073】

図７は、光起電力セル１の別の部分を示し、この部分は、裏側から透明導電性酸化層２５が除かれており、また裏面接点２７が、パターニングされた金属層、例えば銀ペーストである点で、図６の部分とは異なる。誘電体層２９は、誘電体層１９と同様に、層２３のうち、裏面接点２７によって覆われていない領域上に設けられる。代替的に、誘電体層２９が全面にわたって設けられてもよく、パターニングされた金属層２７、例えば銀ペーストが焼成されると、金属スパイクが誘電体層を貫通して、誘電体層を通る電気的接続を形成し、金属層２７の下側で冗長化する。しかしながら、これにより、誘電体層１９の文脈において上述したように、製造が単純化される。

【0074】

図８は、光起電力セル１の別の部分を示し、この部分は、裏面に、前面と同様の不動態化接点の構成が設けられている点で、図７の部分と異なる。したがって、キャッピング層２３は、前面トンネル層５、９と同様にさらなるトンネル層３１がコーティングされ、若干のゾーンでは、第２キャッピング層１３と類似するが逆ドーピングである、さらなるキャッピング層３３が設けられ、変更すべきところは変更する。

【0075】

最後に、図９は、本発明による不動態化接点を組み込んだ裏面接点型光起電力デバイス１の一部を示す。基板３の光入射側には、上述と同様の誘電体層２９が設けられている。裏面には、ほぼ全領域にわたって第１トンネル層５が設けられ、ゾーン１１には、第１多結晶シリコン系キャッピング層７がパターニング式で設けられ、次いで、積層体の残りの部分７、９、１３がその上に設けられ、上述のように金属接点１５がトッピングされる。ドープ層７及び１３は、第１タイプのｐ型ドーピングを有する。第１キャッピング層７をパターニングするための上述のプロセスに対する変更は、当業者に公知であり（例えば、堆積後にマスキングし、エッチング、レーザアブレーション若しくは同様のものを行い、又は、マスキング後に堆積及びマスク除去を行う）、ここでは詳細に説明する必要はない。

【0076】

各ゾーン１１相互間には、ｎ型ドーピングを有するパターニングされた多結晶シリコン層３３が、ゾーン１１内の積層体と接触しない状態で設けられている。この多結晶シリコン層３３には、さらなる金属接点層３３がトッピングされている。第１トンネル層５のうち、層７又は３３で覆われていない領域は、上述のように誘電体層１９でコーティングされる。また、第２多結晶シリコン系キャッピング層１３を堆積した後で、ゾーン１１内の積層体の垂直方向表面を含む表面全体にわたって誘電体層１９を堆積し、続いてゾーン１１内で局所的な除去を行うこと、又は単に、焼成中に接点１５の金属を誘電体層１９に貫通させることも可能である。さらに、接点１５が、領域１１の全体よりも少ない部分を覆うことが可能である。この全体的なセルの構成は当該技術分野において周知であり、その機能についてのさらなる説明は必要ではないが、本発明による光起電力デバイスを得るために、どのようにして層５、７、９、１３を含む積層体がこの構成に被着されるかは明らかである。

【0077】

特定の実施形態に関して本発明を説明してきたが、それらの変形は、添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく可能である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【手続補正書】

【提出日】2023-11-28

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

・シリコン基板（３）と、
・前記シリコン基板（３）の少なくとも第１面（３ａ）上に位置する第１トンネル層（５）と、
・前記第１トンネル層（５）上に位置する第１多結晶シリコン系キャッピング層（７）と、及び
・前記第１多結晶シリコン系キャッピング層（７）のほぼ全体上に位置する第２トンネル層（９）と、
を備える、光起電力デバイス（１）であって、
前記光起電力デバイス（１）は、さらに、
・前記第２トンネル層（９）の所定のゾーン（１１）上に位置する第２多結晶シリコン系キャッピング層（１３）であり、前記第２トンネル層（９）のうち、前記所定のゾーンの外側に位置する領域は、前記第２多結晶シリコン系キャッピング層がないものである、該第２多結晶シリコン系キャッピング層（１３）と、及び
・前記第２多結晶シリコン系キャッピング層（１３）の少なくとも一部の上に位置する金属接点（１５）と、
を備えることを特徴とする、光起電力デバイス。

【請求項2】

請求項１に記載の光起電力デバイス（１）において、前記第１トンネル層（５）は誘電材料で作製され、前記第２トンネル層（９）は誘電材料又は半導体合金で作製される、光起電力デバイス。

【請求項3】

請求項１に記載の光起電力デバイス（１）において、前記第１多結晶シリコン系キャッピング層（７）及び前記第２多結晶シリコン系キャッピング層（１３）のうちの少なくとも一方は、水素化された又は水素化されていない多結晶シリコン製である、光起電力デバイス。

【請求項4】

請求項１に記載の光起電力デバイス（１）において、前記第２多結晶シリコン系キャッピング層（１３）は、対応する所定のゾーン（１１）内の前記第１多結晶シリコン系キャッピング層（７）と同じドーパントタイプを有する、光起電力デバイス。

【請求項5】

請求項４に記載の光起電力デバイス（１）において、前記第２多結晶シリコン系キャッピング層（１３）は、対応する所定のゾーン（１１）内の前記第１多結晶シリコン系キャッピング層（７）のドーパント濃度よりも高いドーパント濃度を有する、光起電力デバイス。

【請求項6】

請求項１に記載の光起電力デバイス（１）において、前記金属接点（１５）は、銀、ＡｇＡｌ、アルミニウム又は銅のペーストである、光起電力デバイス。

【請求項7】

請求項１に記載の光起電力デバイス（１）において、
・前記第１トンネル層（５）は、０.５ｎｍ～５ｎｍの厚さを有する、及び／又は
・前記第１多結晶シリコン系キャッピング層（７）は、５ｎｍ～１００ｎｍの厚さを有する、及び／又は
・前記第２トンネル層（１３）は、０.５ｎｍ～５ｎｍの厚さを有する、及び／又は
・前記第２多結晶シリコン系キャッピング層（１３）は、５ｎｍ超の厚さを有する、光起電力デバイス。

【請求項8】

光起電力デバイス（１）の製造方法であって、
ａ）シリコン基板（３）を準備するステップと、
ｂ）前記シリコン基板（３）の少なくとも第１面（３ａ）上に位置する第１トンネル層（５）を形成するステップと、
ｃ）前記第１層上に、第１多結晶シリコン系キャッピング層（７）を形成するステップと、及び
ｄ）前記第１多結晶シリコン系キャッピング層（７）のほぼ全体上に、第２トンネル層（９）を形成するステップと、
を備え、
前記方法は、さらに、
ｅ）前記第２トンネル層上の所定のゾーン（１１）上に第２多結晶シリコン系不動態化層（１３）を形成するステップであり、前記第２トンネル層のうち、前記所定のゾーンの外側に位置する領域は、前記第２多結晶シリコン系キャッピング層がないものである、該第２多結晶シリコン系キャッピング層を形成するステップと、及び
ｆ）前記第２多結晶シリコン系キャッピング層（１３）の少なくとも一部の上に金属接点（１５）を形成するステップと、
を備えることを特徴とする、方法。

【請求項9】

請求項８に記載の方法において、ステップｅ）はさらに、
ｅ１）前記第２トンネル層（９）のほぼ全体上に前記第２多結晶シリコン系キャッピング層（１３）を形成するサブステップと、続いて、
ｅ２）前記所定のゾーン（１１）の外側の領域（１７）内で前記第２トンネル層（９）を露出させるように、前記所定のゾーン（１１）の外側の前記第２多結晶シリコン系キャッピング層（１３）を選択的に除去するサブステップと、を含む、方法。

【請求項10】

請求項８に記載の方法において、前記第１トンネル層（５）は誘電材料製であり、前記第２トンネル層（９）は誘電材料製又は半導体合金製である、方法。

【請求項11】

請求項８に記載の方法において、前記第１多結晶シリコン系キャッピング層（７）及び前記第２多結晶シリコン系キャッピング層（１３）のうちの少なくとも一方は多結晶シリコン製である、方法。

【請求項12】

請求項８に記載の方法において、前記第２多結晶シリコン系キャッピング層（１３）は、対応する所定のゾーン（１１）内の前記第１多結晶シリコン系キャッピング層（７）と同じドーパントタイプを有する、方法。

【請求項13】

請求項１２に記載の方法において、前記第２多結晶シリコン系キャッピング層（１３）は、対応する所定のゾーン（１１）内の前記第１多結晶シリコン系キャッピング層（７）のドーパント濃度よりも高いドーパント濃度を有する、方法。

【請求項14】

請求項８に記載の方法において、前記金属接点（１５）は、銀、ＡｇＡｌ、アルミニウム又は銅のペーストである、方法。

【請求項15】

請求項８に記載の方法において、
・前記第１トンネル層（５）は、０.５ｎｍ～５ｎｍの厚さを有する、及び／又は
・前記第１多結晶シリコン系キャッピング層（７）は、５ｎｍ～１００ｎｍの厚さを有する、及び／又は
・前記第２トンネル層（９）は、０.５ｎｍ～５ｎｍの厚さを有する、及び／又は
・前記第２多結晶シリコン系キャッピング層（１３）は、５ｎｍ超の厚さを有する、方法。

【国際調査報告】