▶ オラクル・インターナショナル・コーポレイションの特許一覧
特表2024-513385持続性メモリ状態を維持しながら非同期リセットイベントを処理するためのシステムおよび方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-03-25
(54)【発明の名称】持続性メモリ状態を維持しながら非同期リセットイベントを処理するためのシステムおよび方法
(51)【国際特許分類】
G06F 11/14 20060101AFI20240315BHJP
G06F 12/0804 20160101ALI20240315BHJP
G06F 1/30 20060101ALI20240315BHJP
G06F 1/24 20060101ALI20240315BHJP
【ＦＩ】
G06F11/14 641D
G06F12/0804 100
G06F1/30
G06F1/24 Z
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023560413
(86)(22)【出願日】2022-03-29
(85)【翻訳文提出日】2023-11-28
(86)【国際出願番号】 US2022022331
(87)【国際公開番号】W WO2022212364
(87)【国際公開日】2022-10-06
(31)【優先権主張番号】63/168,974
(32)【優先日】2021-03-31
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/704,903
(32)【優先日】2022-03-25
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】502303739
【氏名又は名称】オラクル・インターナショナル・コーポレイション
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】フラー，ベンジャミン・ジョン
【テーマコード（参考）】
5B011
5B205
【Ｆターム（参考）】
5B011DA01
5B011EA02
5B011EB01
5B011GG01
5B205MM01
5B205NN89
5B205WW03
5B205WW11
(57)【要約】
本明細書では、持続性メモリ状態を維持しながら非同期電源遷移イベントを処理する技術が説明される。いくつかの実施形態では、システムがシステム論理によって非同期リセットイベントをプロキシし得、システム論理が、ハードウェア電源遷移を呼び出す前に持続性キャッシュフラッシュを実行する特別な持続性フラッシュ割込みハンドラを呼び出すための割込みを生成する。加えて、またはその代わりに、システムは、ハードウェアにおいて要求されたすべてのリセットや電源遷移を、持続性キャッシュフラッシュハンドラの成功／不成功とは無関係に時間の有界ウィンドウの範囲内で確実に完了することを保証するための、ハードウェアバックアップ機構を含み得る。
【特許請求の範囲】
【請求項1】
コンピュータシステムにおけるリセットまたは電源遷移を開始するようにとの要求を識別するステップと、前記要求を識別することに応答して、持続性キャッシュフラッシュを実行するために前記コンピュータシステムにおいて第１のモードが有効にされたかどうかを判定するステップと、
前記第１のモードが有効にされたと判定することに応答して、持続性キャッシュフラッシュ動作を起動する割込みを生成するステップと、
前記持続性キャッシュフラッシュ動作が完了するかまたはタイムアウトが満了するまで、前記リセットまたは前記電源遷移を遅延させるステップとを含む、方法。
【請求項2】
（ａ）前記第１のモードのときには、前記持続性キャッシュフラッシュ動作を起動する前記割込みを生成し、電源遷移イベントを遅延させ、（ｂ）第２のモードで動作しているときには、前記コンピュータシステムのチップセットに電源遷移を実行するようにとの要求を直接ルーティングする、ように構成されたシステム論理によって前記電源遷移イベントのソースをプロキシするステップをさらに含む、請求項１に記載の方法。
【請求項3】
前記リセットまたは前記電源遷移を開始するようにとの前記要求が、前記コンピュータシステムにおけるエラーに基づいて検知される、請求項１に記載の方法。
【請求項4】
前記リセットまたは前記電源遷移を開始するようにとの前記要求が、ユーザと前記コンピュータシステムのハードウェアとの相互作用に基づいて検知される、請求項１に記載の方法。
【請求項5】
前記リセットまたは前記電源遷移を開始するようにとの前記要求が、ユーザと前記コンピュータシステムの基板管理コントローラとの相互作用に基づいて検知される、請求項１に記載の方法。
【請求項6】
前記第１のモードが有効にされたと判定することに応答して、前記コンピュータシステムの内部のハードウェア構成要素の汎用入出力ピンを構成するステップをさらに含み、前記汎用入出力ピンに割込みがアサートされたとき、前記ハードウェア構成要素は前記持続性キャッシュフラッシュ動作を起動する、請求項１に記載の方法。
【請求項7】
前記持続性キャッシュフラッシュ動作は、揮発性プロセッサキャッシュのデータを持続性メモリに転送する、請求項１に記載の方法。
【請求項8】
前記持続性キャッシュフラッシュ動作が完了した後に前記コンピュータシステムをリセットすることは、前記コンピュータシステムのウォームリセットを起動する値をレジスタに書き込むことを含む、請求項１に記載の方法。
【請求項9】
前記持続性キャッシュフラッシュ動作が完了した後に前記コンピュータシステムの電源遷移を開始することは、前記コンピュータシステムの電源遷移を起動する値をレジスタに書き込むことを含む、請求項１に記載の方法。
【請求項10】
前記持続性キャッシュフラッシュ動作が完了した後または前記タイムアウトが満了した後に前記コンピュータシステムをリセットすることは、前記コンピュータシステムのチップセットにリセット要求信号をアサートすることを含む、請求項１に記載の方法。
【請求項11】
前記持続性キャッシュフラッシュ動作が完了した後または前記タイムアウトが満了した後に前記コンピュータシステムの電源遷移を開始することは、前記コンピュータシステムのチップセットに電源状態遷移要求信号をアサートすることを含む、請求項１に記載の方法。
【請求項12】
リセットまたは電源遷移の要求は、前記第１のモードが有効であるときプロセッサキャッシュをフラッシュする割込みハンドラを起動するために使用される割込み信号にルーティングされる、請求項１に記載の方法。
【請求項13】
前記第１のモードが無効であるときには、プロセッサキャッシュをフラッシュすることなく、リセット要求が前記システムのリセットピンにルーティングされる、請求項１に記載の方法。
【請求項14】
ハードウェアプロセッサと、（ａ）持続性キャッシュフラッシュ動作を起動する割込み信号を受け取るための第１のピン、および（ｂ）リセット要求信号を受け取るための第２のピンを含んで、前記ハードウェアプロセッサに結合されたチップセットとを備え、前記チップセットは、前記第１のピンにおける割込み信号の検知に応答して、前記ハードウェアプロセッサ上のタスクの実行を停止させ、持続性キャッシュフラッシュハンドラを呼び出し、
前記チップセットは、前記第２のピンにおけるリセット要求信号の検知に応答して、前記ハードウェアプロセッサ上のタスクの実行を停止させ、前記持続性キャッシュフラッシュハンドラを呼び出すことなく、リセットを開始する、システム。
【請求項15】
リセットまたは電源遷移のイベントのソースのプロキシであるシステム論理をさらに備え、前記システム論理は、前記第１のピンおよび前記第２のピンに電気的に結合されており、（ａ）第１のモードのときには、前記持続性キャッシュフラッシュハンドラを呼び出すための前記割込み信号を生成し、リセットまたは電源遷移のイベントを遅延させ、（ｂ）第２のモードで動作しているときには、前記チップセットの前記第２のピンに、リセットまたは電源遷移を実行するようにとの要求を直接ルーティングする、請求項１４に記載のシステム。
【請求項16】
前記システム論理は、前記割込み信号が生成されたとき開始されるタイマを含み、前記タイマの満了の検知に応答して前記第１のピンにリセット要求信号を送り、前記タイマが満了する以前に前記持続性キャッシュフラッシュ動作が完了したら前記タイマをキャンセルするように構成される、請求項１４に記載のシステム。
【請求項17】
前記システム論理は、基板管理コントローラ、デバッグヘッダ、およびユーザと相互作用するハードウェア構成要素からの、リセットまたは電源遷移のイベントを開始するようにとの要求をインターセプトする、請求項１４に記載のシステム。
【請求項18】
前記第１のピンは、汎用入出力ピンであり、前記チップセットは、割込み信号を検知し、前記システムにおいて持続性キャッシュフラッシュが有効であるとの検知に応答して、持続性キャッシュフラッシュハンドラを呼び出すように構成される、請求項１４に記載のシステム。
【請求項19】
前記ハードウェアプロセッサは揮発性プロセッサキャッシュのセットを含み、前記持続性キャッシュフラッシュハンドラは、呼び出されたとき、揮発性プロセッサキャッシュのデータを持続性メモリに転送する、請求項１４に記載のシステム。
【請求項20】
請求項１から１３のいずれか１項に記載の動作を実行するための手段を備えるシステム。
【請求項21】
命令を含む非一時的コンピュータ可読媒体であって、前記命令がハードウェアプロセッサによって実行されたとき、請求項１から１３のいずれか１項に記載の動作が実行される、非一時的コンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【0001】
本開示はキャッシュ管理技術に関する。詳細には、本開示は、電力喪失イベントに際して揮発性キャッシュ状態をフラッシュするための技術に関する。
【背景技術】
【0002】
背景
現代のサーバ設計は、大抵の場合、メモリアーキテクチャに、データセンタの持続性メモリモジュール（ＤＣＰＭＭ）または不揮発性デュアルインラインメモリモジュール（ＮＶＤＩＭＭＳ）などの持続性メモリ（ＰＭＥＭ）を組み込む。持続性メモリは、低レイテンシランダムアクセス時間を含むブロックベースの持続性媒体に対するいくつかの利点と、持続性メモリの中に、リモートダイレクトメモリアクセス（ＲＤＭＡ）動作を直接実行する能力とをもたらす。
現代のサーバ設計は、大抵の場合、メモリアーキテクチャに、データセンタの持続性メモリモジュール（ＤＣＰＭＭ）または不揮発性デュアルインラインメモリモジュール（ＮＶＤＩＭＭＳ）などの持続性メモリ（ＰＭＥＭ）を組み込む。持続性メモリは、低レイテンシランダムアクセス時間を含むブロックベースの持続性媒体に対するいくつかの利点と、持続性メモリの中に、リモートダイレクトメモリアクセス（ＲＤＭＡ）動作を直接実行する能力とをもたらす。
【0003】
持続性メモリデバイスにデータを直接記憶することは高くつくので、持続性メモリを有するサーバは、通常は、ソフトウェアによる明示的記憶動作の実行が必要になる回数を制限するために、いくつかの揮発性オンチップ状態を持続性として扱う機能をサポートする。揮発性バッファに記憶された内容が消失する可能性のある、すべてのリセットまたは電源遷移に際して、揮発性バッファの状態が持続性メモリにフラッシュされることをシステムが保証し得るなら、プログラムは、揮発性バッファに記憶されたあらゆるデータを持続性として扱うことができる。揮発性バッファをフラッシュするためのそのような手法の１つは、非同期ダイナミックランダムアクセスメモリリフレッシュ（ＡＤＲ）と称され、それによって、メモリコントローラの揮発性バッファが持続性ドメインに含まれる。この手法によれば、システムは、電力喪失後も、システムの給電に必要なわずかなエネルギー量を、揮発性メモリコントローラのバッファを持続性メモリデバイスにフラッシュするのに十分長い間確保する。
【0004】
拡張ＡＤＲ（ｅＡＤＲ）または持続性キャッシュフラッシュ（ＰＣＦ）と称される別の技術は、持続性として扱われ得る揮発性状態を、すべてのプロセッサキャッシュおよびオンチップバッファを含めるように拡張するものである。一般的には、プロセッサキャッシュは、メモリコントローラの揮発性メモリバッファよりも何桁も大きい。したがって、システムは、フラッシュ処理を完成するのに、かなり大きなエネルギーを必要とする。持続性キャッシュフラッシュをサポートするサーバは、持続性キャッシュフラッシュ動作中のシステムに給電するために、何らかの形態の補助エネルギー貯蔵装置を含む必要がある。いくつかのサーバは、電力喪失の後に、プロセッサキャッシュから持続性メモリへのデータのフラッシュを完成するのに十分なエネルギーを供給するための、バッテリーバックアップユニット（ＢＢＵ）を含む。ＢＢＵは、かなりのエネルギー量を貯蔵し得るが、フットプリントが大きいこと、サーバシステムに必要な大電流を供給する能力が限られること、熱的制約、および追加コストを含む、多くの課題がある。
【0005】
非同期ハードウェアリセットイベントにより、持続性キャッシュフラッシュ動作の実施がさらに複雑になる。非同期ハードウェアリセットは、一般的にはリセット要求ピンを直接アサートすることによって実施され、プロセッサまたはチップセットの電源シーケンス論理にとって検知不可能であり得る。外部から起動されたリセットイベントが、リセットに先立って持続性フラッシュハンドラを呼び出すことなくハードウェアリセットを起動することを、システムが許容してしまうと、持続性メモリ状態が適切にフラッシュされない可能性がある。プラットフォームハードウェアによるサポートが十分でないときに、アプリケーションが持続性キャッシュフラッシュに頼ると、電力途絶イベント中に、アプリケーションデータが失われるかまたは破損する可能性がある。
【0006】
この節に記述された手法は、追求され得る手法ではあるが、必ずしも、以前に考えられた手法または追求された手法ではない。したがって、別段の指示がない限り、この節に記述された手法のどれも、この節に含まれているだけで従来技術と見なされると想定されるべきではない。
【0007】
実施形態は、添付図面の図において、限定としてではなく例として示される。本開示における「一（ａｎ）」実施形態または「一（ｏｎｅ）」実施形態への参照は、必ずしも同一の実施形態を参照するわけではなく、「少なくとも１つの」実施形態を意味することに留意されたい。
【図面の簡単な説明】
【0008】
【図1】いくつかの実施形態による、持続性キャッシュフラッシュ動作を実行するためのシステムを示す図である。
【図2】いくつかの実施形態による、持続性メモリ状態を維持するために持続性キャッシュフラッシュ動作を実行するための動作の例示のセットを示す図である。
【図3】いくつかの実施形態による、複数の電源を有するシステムにおける持続性キャッシュフラッシュ動作を管理するための動作の例示のセットを示す図である。
【図4】いくつかの実施形態による、複数の電源を管理するための例示のシステムを示す図である。
【図5】いくつかの実施形態による、別々の電源ユニットからの時差警告信号を示す例示のタイミング図である。
【図6】いくつかの実施形態による、外部から起動された非同期リセットイベントを処理するための動作の例示のセットを示す図である。
【図7】いくつかの実施形態による、外部から起動された非同期リセットイベントをインターセプトして処理するための例示のシステムを示す図である。
【図8】いくつかの実施形態による、持続性メモリ動作モードを調整するための動作の例示のセットを示す図である。
【図9】いくつかの実施形態によるコンピュータシステムを示すブロック図である。
【発明を実施するための形態】
【0009】
詳細な説明
以下の記述では、説明のために、十分な理解を提供するように、多くの特定の詳細が説明される。１つまたは複数の実施形態は、これら特定の詳細なしで実施され得る。一実施形態において説明された特徴が、別の実施形態において説明された特徴と組み合わされ得る。いくつかの例では、本発明を不必要に不明瞭にすることのないように、周知の構造およびデバイスがブロック図形式で説明される。
以下の記述では、説明のために、十分な理解を提供するように、多くの特定の詳細が説明される。１つまたは複数の実施形態は、これら特定の詳細なしで実施され得る。一実施形態において説明された特徴が、別の実施形態において説明された特徴と組み合わされ得る。いくつかの例では、本発明を不必要に不明瞭にすることのないように、周知の構造およびデバイスがブロック図形式で説明される。
【0010】
１．全般的な概要
本明細書では、交流（ＡＣ）電力の喪失後に、揮発性システムメモリを持続性メモリにフラッシュするための補助エネルギーを供給するためにシステム電源ユニット（ＰＳＵ）を利用する技術が説明される。いくつかの実施形態では、これらの技術は、電力供給停止イベントの後に、ＰＳＵ大容量コンデンサの利用可能なエネルギーを使用してプロセッサキャッシュおよびメモリコントローラバッファを完全にフラッシュするための、十分に長く延長されたホールドアップウィンドウを実装することを含む。これらの技術により、ＰＳＵの利用可能なエネルギー量が大半のＢＢＵと比較して相対的に小さくても、ＢＢＵを必要とすることなく揮発性システムキャッシュをフラッシュすることが可能になり得る。
本明細書では、交流（ＡＣ）電力の喪失後に、揮発性システムメモリを持続性メモリにフラッシュするための補助エネルギーを供給するためにシステム電源ユニット（ＰＳＵ）を利用する技術が説明される。いくつかの実施形態では、これらの技術は、電力供給停止イベントの後に、ＰＳＵ大容量コンデンサの利用可能なエネルギーを使用してプロセッサキャッシュおよびメモリコントローラバッファを完全にフラッシュするための、十分に長く延長されたホールドアップウィンドウを実装することを含む。これらの技術により、ＰＳＵの利用可能なエネルギー量が大半のＢＢＵと比較して相対的に小さくても、ＢＢＵを必要とすることなく揮発性システムキャッシュをフラッシュすることが可能になり得る。
【0011】
多くのＰＳＵが大容量コンデンサを含み、システムがＡＣ電力の一時的な１０ミリ秒（ｍｓ）の喪失に対処することを可能にする。例示のＰＳＵ実装形態は、最悪ケースの出力負荷を想定して、タイマが満了したとき供給出力をオフにする１０ミリ秒のタイマを用意する。この実装形態は、ＰＳＵによって実施され得る最長のホールドアップウィンドウを、システムの電力消費に関係なく１０ミリ秒に制限し、これは、すべてのシステムキャッシュをフラッシュするのに十分な時間ではない可能性がある。
【0012】
いくつかの実施形態では、ＰＳＵは、固定時間のウィンドウではなく、システムの電力消費によって決定される無期限時間のウィンドウ用に、ホールドアップウィンドウを延長するように実施される。１つまたは複数のＰＳＵの内部の大容量コンデンサの電圧が監視され得、大容量コンデンサにおいて電力不足警告のプログラマブル閾値電圧が検知されたとき、通知が起動され得る。システムは、ＰＳＵにおいて、キャッシュフラッシュ動作をうまく完了するのに必要なエネルギーのある特定の最低量が利用可能であることを示すための電圧閾値を構成し得る。ＰＳＵは、システムの電源レールを安全に順次電圧低下させるために必要なエネルギーの最低量に関連する第２の電圧閾値をさらに実施し得る。どちらの通知も、ＰＳＵの大容量コンデンサにおいて利用可能なエネルギー量に基づくので、システムは、システムの固定期間ではなく、消費電力によってウィンドウ期間が決定される、構成可能なホールドアップウィンドウを実施し得る。結果として、システムは、固定期間のタイマによって制約を加えられることなく、エネルギー消費を最小化するための動作点を定義し得る。
【0013】
いくつかの実施形態では、システム論理は、設置されたすべてのＰＳＵにわたって利用可能なエネルギーの全体量を推定するエネルギーカウンタを実施して、推定された合計のシステムエネルギーが、キャッシュフラッシュ動作をうまく完了するのに必要な最小限のエネルギーに関連する閾値に到達したとき、持続性フラッシュハンドラを呼び出す割込み信号を生成し得る。システム論理は、システムに設置されたそれぞれのＰＳＵについて、エネルギーカウンタを実施し得る。ＰＳＵがシステム論理に対して電力不足警告信号を生成した後に、システム論理は、システムにおける有効な電源の数に比例した速度およびシステムの動作モードにおいて、そのＰＳＵに関連するエネルギーカウンタのデクリメントを開始し得る。システム論理は、利用可能な合計のエネルギーを、ＰＳＵカウンタの各々について合計することによって推定し得る。合計の推定されたエネルギーが臨界閾値未満になったとき、システム論理は、持続性キャッシュフラッシュハンドラを呼び出して、割込み信号を生成し得る。
【0014】
いくつかの実施形態では、システムは、フラッシュを完了するのに必要なエネルギー量を最小化するために、フラッシュ処理中の電力消費を低減するように構成される。プロセッサ、持続性メモリデバイス、およびサポート回路は給電されたままでよい。ファン、入出力（Ｉ／Ｏ）デバイス、およびハードディスクドライブなど、フラッシュ処理に関係しない他のシステム構成要素は、電力を使用不可にされてよい。システムの電力制御ループは、プロセッサ周波数の低下などによって中央処理装置（ＣＰＵ）の電力消費を低下させるためのフックをさらに含有し得る。
【0015】
持続性と見なされる状態を含有する揮発性システムリソースが、システムリセットまたは電源遷移に先立って、持続性媒体に適切にフラッシュされることを保証するために、いくつかの実施形態では、すべてのリセットまたは電源遷移に先立って、すべての揮発性状態を持続性媒体に書き込む持続性フラッシュハンドラが実行される。システムは、リセットまたは電源状態遷移を開始するために使用されるレジスタに対するアクセスをトラップして、トラップされた書込みの完成を許容する前に持続性キャッシュフラッシュを開始し得る。システムは、レジスタに対するアクセスをトラップすることにより、要求されたリセットまたは電源遷移アクションを実行する前にキャッシュフラッシュハンドラを作動させることができる。ホストサブシステムの外部のプラットフォームエンティティによって要求されたリセットや電源遷移に対処するために、類似の機構が実施され得る。
【0016】
電力供給停止ばかりでなく、外部エージェントによって開始されたイベントを受けて、システムリセットや電源遷移が生じることもある。たとえば、ある特定のシステムエラーが、ハードウェア（ＨＷ）によって開始されるシステムリセットを起動することがある。別の例として、ユーザが、ボタンを押すかまたはスイッチを反転させることによって、ウォームリセットまたは強制的な電圧低下を開始することもある。外部から開始されたリセットまたは電源遷移のイベントが、リセット以前にフラッシュハンドラを呼び出すことなくハードウェアリセットを起動することを、システムが許容してしまうと、揮発性プロセッサキャッシュまたはメモリバッファにあるデータが失われる可能性がある。外部から開始されたシステムリセットまたは電源遷移が持続性フラッシュハンドラを適切に呼び出すことを保証するために、システムは、これらの非同期イベントをシステム論理によってプロキシすることにより、要求されたＨＷ動作を呼び出す前に、持続性キャッシュフラッシュを実行する特別な持続性フラッシュ割込みハンドラを呼び出すための割込みを生成し得る。加えて、またはその代わりに、システムは、ＨＷにおいて要求されたすべてのリセットや電源遷移を、持続性キャッシュフラッシュハンドラの成功／不成功とは無関係に時間の有界ウィンドウの範囲内で確実に完了することを保証するための、ＨＷバックアップ機構を含み得る。
【0017】
本明細書で説明された技術は、システムハードウェアによる持続性キャッシュフラッシュのサポートの有無をオペレーティングシステムに通知するための、ハンドシェイク機構およびプロトコルをさらに提供するものである。システムは、電力供給停止または非同期リセットの場合に、ハードウェアがプロセッサキャッシュおよび揮発性メモリバッファの完全なフラッシュをサポートすることができるかどうかを判定し得る。ハードウェアによるサポートが可能であれば、持続性キャッシュフラッシュが選択的に有効にされ得、そのことがオペレーティングシステムに知らされ得る。持続性キャッシュフラッシュが一旦有効にされると、オペレーティングシステムは、揮発性プロセッサキャッシュに記憶されたデータを持続性データとして扱い得る。持続性キャッシュフラッシュが、システムハードウェアによって無効にされた場合またはサポートされていない場合、そのようなデータは、電力不足またはリセットイベントによって失われる可能性があり、プラットフォームは、オペレーティングシステムに持続性キャッシュフラッシュのサポートを知らせなくてよい。
【0018】
この全般的な概要の節には、本明細書において説明され、かつ／または特許請求の範囲において列挙される１つまたは複数の実施形態が、含まれない可能性がある。
【0019】
２．システムアーキテクチャ
いくつかの実施形態では、本明細書で説明された技術は、サーバ設備または他のネットワークホストなどの、メモリレイアウトの中に持続性メモリを含む１つまたは複数のコンピュータデバイスにおいて実施される。本明細書では例示のコンピュータアーキテクチャが提供されるが、これらの技術は、特定の実装形態に応じて多種多様なコンピュータアーキテクチャに適用可能である。これらの技術は、（ａ）システム構成要素の特定の組合せが持続性キャッシュフラッシュをサポートし得るかどうかを判定し、（ｂ）サポートされる場合には、持続性キャッシュフラッシュを有効にするようにシステム構成要素を構成し、かつ／または（ｃ）持続性キャッシュフラッシュが有効であれば、電源遷移またはリセットに先立って持続性キャッシュフラッシュハンドラを実行する、ように使用され得る。
いくつかの実施形態では、本明細書で説明された技術は、サーバ設備または他のネットワークホストなどの、メモリレイアウトの中に持続性メモリを含む１つまたは複数のコンピュータデバイスにおいて実施される。本明細書では例示のコンピュータアーキテクチャが提供されるが、これらの技術は、特定の実装形態に応じて多種多様なコンピュータアーキテクチャに適用可能である。これらの技術は、（ａ）システム構成要素の特定の組合せが持続性キャッシュフラッシュをサポートし得るかどうかを判定し、（ｂ）サポートされる場合には、持続性キャッシュフラッシュを有効にするようにシステム構成要素を構成し、かつ／または（ｃ）持続性キャッシュフラッシュが有効であれば、電源遷移またはリセットに先立って持続性キャッシュフラッシュハンドラを実行する、ように使用され得る。
【0020】
図１は、いくつかの実施形態による、持続性キャッシュフラッシュ動作を実行するためのシステムを示す。示されるように、図１は、ＰＳＵ １０２ａ、ＰＳＵ １０２ｂ、電力管理サブシステム１０４、持続性キャッシュフラッシュハンドラ１０６、メモリサブシステム１０８、ＣＰＵ １１６、システム管理モジュール１１８、システムファームウェア１２０、周辺構成要素１２４、およびオペレーティングシステム１２２を含む。他の実施形態では、システム１００に含まれ得る構成要素は、図１に示された構成要素よりも多くても少なくてもよい。場合によっては、図１に示された構成要素は、互いにローカルまたはリモートであり得る。
【0021】
ＰＳＵ １０２ａおよびＰＳＵ １０２ｂは、電力を、システム１００の構成要素の適切な動作を可能にする形態に変換する。いくつかの実施形態では、ＰＳＵ １０２ａおよびＰＳＵ １０２ｂは、ＡＣ電力を、システム１００の構成要素に給電するため使用される直流（ＤＣ）エネルギーに変換する。加えて、またはその代わりに、ＰＳＵ １０２ａおよびＰＳＵ １０２ｂは、入力電圧をステップアップまたはステップダウンするコンバータなどのＤＣ－ＤＣ電力変換を備え得る。ＰＳＵ １０２ａおよびＰＳＵ １０２ｂは、＋３ボルト（Ｖ）、＋５Ｖ、および／または＋１２Ｖのレールなどの１つまたは複数の電源レールによって、システム１００の他の構成要素に電気的に結合され得る。示されているＰＳＵは２つであるが、システムは、特定の実装形態に応じて１つのＰＳＵのみ、または追加のＰＳＵを有し得る。
【0022】
電力管理サブシステム１０４は、システムＰＳＵによって、システム１００の構成要素に対する電力の送達を制御する。いくつかの実施形態では、電力管理サブシステム１０４は、リセットまたは電力供給停止のイベント中に構成要素を選択的に電源断して、システム１００を正常にシャットダウンする。加えて、またはその代わりに、電力管理サブシステム１０４は、ＰＳＵ １０２ａおよびＰＳＵ １０２ｂの大容量コンデンサの電圧レベルを監視し得る。電圧レベルがプログラマブル閾値未満に低下したら、電力管理サブシステム１０４は、システム１００の他の構成要素に通知するために信号をアサートまたはデアサートしてよい。
【0023】
メモリサブシステム１０８は揮発性記憶領域および不揮発性記憶領域を含む。いくつかの実施形態では、揮発性記憶領域はプロセッサキャッシュ１１０およびメモリバッファ１１２を含む。プロセッサキャッシュ１１０は、ＣＰＵ １１６の内部に、メインメモリに対するデータアクセス時間を短縮するためにＣＰＵ １１６によって使用され得る、レベル３（Ｌ３）キャッシュおよびレベル４（Ｌ４）キャッシュなどのキャッシュを含み得る。メモリバッファ１１２は、別々の領域の間で転送されるデータ用の中間記憶装置をもたらす、ＣＰＵ １１６のレジスタおよび／またはメモリコントローラを含み得る。たとえば、メモリコントローラバッファは、プロセッサキャッシュ１１０とメインメモリとの間で転送されるデータ用の一時記憶装置をもたらし得る。
【0024】
持続性メモリ１１４は、データセンタ持続性メモリモジュール（ＤＣＰＭＭ）および不揮発性デュアルインラインメモリモジュール（ＮＶＤＩＭＭ）などの１つまたは複数の不揮発性メモリデバイスを含む。いくつかの実施形態では、持続性メモリ１１４は、バイトアドレス可能であってメモリバス上に存在し、メモリバス上にないハードディスクおよびフラッシュドライブなどの周辺の不揮発性記憶装置よりも一般的にはるかに高速の揮発性ＤＲＡＭと類似の速度およびレイテンシをもたらす。さらに、持続性メモリ１１４は、揮発性ＤＲＡＭと同様に、オペレーティングシステム１２２によってページングおよびマッピングされ得、このことは持続性記憶装置の他の形態では一般的ではない。持続性メモリ１１４は、システム１００の内部のメインメモリとして働き得る。他の場合には、メインメモリは、ＤＲＡＭなどの１つまたは複数の揮発性メモリモジュールを含み得る。
【0025】
持続性キャッシュフラッシュハンドラがインストールされ、プラットフォーム信号機構が有効になると、プロセッサキャッシュ１１０およびメモリバッファ１１２を含む揮発性メモリ領域の内部に記憶されたデータは、電力供給停止または他の電源遷移イベントの場合にも、持続性メモリ状態の一部として扱われ得る。持続性状態を維持するために、キャッシュフラッシュハンドラ１０６は、トリガイベントの検知に応答して、キャッシュフラッシュ動作を実行し、かつ管理する。持続性キャッシュフラッシュ動作が有効でないと、電源遷移イベント中にフルキャッシュフラッシュが実行されず、揮発性メモリ領域の内部のデータのうちいくつかまたはすべてが失われる可能性がある。持続性キャッシュフラッシュハンドラがないと、メモリバッファ１１２からデータがフラッシュされるが、プロセッサキャッシュ１１０からはフラッシュされ得ず、フラッシュ動作を実行するために必要な時間を短縮し得る。
【0026】
システム管理モジュール１１８は、システムレベルの動作を管理するためのソフトウェアおよび／またはハードウェアを備える。いくつかの実施形態では、システム管理モジュール１１８はサービスプロセッサ（ＳＰ）およびＣＰＵチップセットを含む。システム管理モジュール１１８は、ハードウェア構成要素を監視するために１つまたは複数のセンサとインターフェースし得る。加えて、またはその代わりに、システム管理モジュール１１８は、システムレジスタへのトラップ書込み、システム管理割込み（ＳＭＩ）の生成、およびシステムの起動状態の監視を含む他の機能を実行し得る。
【0027】
システムファームウェア１２０は、システムハードウェアの低レベル制御をもたらすソフトウェアを含む。いくつかの実施形態では、システムファームウェア１２０は、システムの電源投入時またはリセット時などの起動処理を管理する基本入出力システム（ＢＩＯＳ）ファームウェアなどのソフトウェアを含む。システムファームウェア１２０は、持続性キャッシュフラッシュ動作および周辺構成要素１２４の管理など、オペレーティングシステム１２２向けのランタイムサービスをさらに提供し得る。
【0028】
オペレーティングシステム１２２は、ＣＰＵ １１６上のスケジューリング命令の実行、ソフトウェアアプリケーションに対するサービスの提供、および周辺構成要素１２４に対するアクセスの制御を含む動作をサポートするソフトウェアを含む。いくつかの実施形態では、システムファームウェア１２０は、システム１００によってサポートされれば、持続性ドメインにキャッシュコンテンツを含める能力を知らせ得る。次いで、オペレーティングシステム１２２は、持続性キャッシュフラッシュを選択的に有効または無効にし得る。持続性キャッシュフラッシュが有効にされたとき、オペレーティングシステム１２２は、プロセッサキャッシュ１１０およびメモリバッファ１１２を含む揮発性メモリに記憶されたデータを持続性として扱い得る。
【0029】
周辺構成要素１２４は、ハードディスク、入力デバイス、表示デバイス、および／またはシステム１００の他の構成要素と電気的に結合され得る他の出力デバイスなどの補助ハードウェアデバイスを含む。システム１００の電力消費は、どの周辺構成要素１２４が接続されてアクティブになっているかということによって部分的に変化し得る。最大の電力負荷の最悪のシナリオは、周辺構成要素１２４を含むすべてのハードウェア構成要素が全能力で動作すると想定することによって計算され得る。
【0030】
３． 持続性キャッシュフラッシュ
３．１ 電力途絶イベント中のキャッシュフラッシュ動作の管理
ＡＣ電力が途絶したとき、電力は迅速に回復され得るので、キャッシュフラッシュ動作を直ちに起動するのは望ましくないことがある。しかしながら、電力が回復しないまま経過する時間が長すぎると、ＰＳＵ １０２ａおよびＰＳＵ １０２ｂの内部のホールドアップエネルギーがフルキャッシュフラッシュを実行するのに不十分になってしまうリスクがある。そこで、持続性キャッシュフラッシュが有効にされている場合には、持続性メモリ状態が壊れてしまう恐れがある。持続性メモリ状態を維持するために、電力管理サブシステム１０４は、ＰＳＵ １０２ａおよびＰＳＵ １０２ｂの大容量コンデンサの内部の残留エネルギーが閾値レベル未満に低下したとき、警告信号を生成し得る。
３．１ 電力途絶イベント中のキャッシュフラッシュ動作の管理
ＡＣ電力が途絶したとき、電力は迅速に回復され得るので、キャッシュフラッシュ動作を直ちに起動するのは望ましくないことがある。しかしながら、電力が回復しないまま経過する時間が長すぎると、ＰＳＵ １０２ａおよびＰＳＵ １０２ｂの内部のホールドアップエネルギーがフルキャッシュフラッシュを実行するのに不十分になってしまうリスクがある。そこで、持続性キャッシュフラッシュが有効にされている場合には、持続性メモリ状態が壊れてしまう恐れがある。持続性メモリ状態を維持するために、電力管理サブシステム１０４は、ＰＳＵ １０２ａおよびＰＳＵ １０２ｂの大容量コンデンサの内部の残留エネルギーが閾値レベル未満に低下したとき、警告信号を生成し得る。
【0031】
図２は、いくつかの実施形態による、持続性メモリ状態を維持するためにキャッシュフラッシュ動作を実行するための動作の例示のセットを示す図である。図２に示された１つまたは複数の動作は、すべて、変更、再配置、または省略が可能である。したがって、図２に示された動作の特定の順序は、１つまたは複数の実施形態の範囲の制限として解釈されるべきではない。
【0032】
図２を参照して、処理２００は、システム負荷に基づいてライドスルー時間およびホールドアップ時間の全体量を推定するステップ（動作２０２）を含む。ライドスルー時間は、ＡＣ電力なしで、電源レールのキャッシュフラッシュおよび順次電圧低下を実行するのに十分なエネルギーを残しながらシステム１００の動作が可能な推定された時間に相当する。ホールドアップ時間は、システム負荷を所与として、フルキャッシュフラッシュおよび電源レールの順次電圧低下を実行するための時間に相当する。推定は、全体のシステム負荷または本明細書でさらに説明されるような上限のある低減されたシステム負荷に基づいて計算され得る。
【0033】
いくつかの実施形態では、処理２００は、推定されたライドスルー時間およびホールドアップ時間に基づいて１つまたは複数エネルギー閾値をプログラムする（動作２０４）。たとえば、処理２００は、システム１００に、有界システム負荷の下で、キャッシュフラッシュおよび順次の電源レールシャットダウンの動作を完了するための推定された量のホールドアップ時間を保証する、ＰＳＵの大容量コンデンサの電圧レベルを推定し得る。次いで、この電圧レベルが閾値としてプログラムされ得る。他の実装形態では、時間は、電圧／エネルギーベースの閾値ではなく、推定されたライドスルー時間に基づいて設定され得る。
【0034】
いくつかの実施形態では、動作２０２および２０４は、本明細書で説明された残りの動作とは別個の処理として実施される。たとえば、動作２０２および２０４は、システム１００の起動シーケンス中に実行され得、それぞれの動作点について、必要なエネルギー量および関連する電圧閾値を計算し得る。計算は、起動シーケンスが検知したシステム構成要素と、通常の動作中および／または低減電力の動作モード中に構成要素を作動させるための推定された必要電力とに、部分的に基づいて実行され得る。次いで、起動シーケンスは、システム１００のプログラマブル電圧閾値を設定し得る。他の実施形態では、プログラマブル閾値は、ユーザ入力によって設定または変更され得る。たとえば、システム管理者は、それぞれの動作点についてプログラマブル電圧閾値を設定してよく、システム管理者がシステムの所要電力に関する分野の知見を導入することを可能にする。
【0035】
再び図２を参照して、処理２００は、ＡＣ電力の喪失を監視するステップ（動作２０６）を含む。いくつかの実施形態では、システム１００には、入力ＡＣ電力が途絶したとき検知するセンサおよび／または回路が、ＰＳＵ １０２ａおよび／またはＰＳＵ １０２ｂに組み込まれ得る。他の実施形態では、外部回路および／またはセンサは、ＡＣ電力が失われたときシステム１００に信号伝達し得る。
【0036】
処理２００は、監視回路に基づいてＡＣ電力の喪失を検知し得る（動作２０８）。それに応じて、処理２００は通知を起動する（動作２１０）。いくつかの実施形態では、通知は、ａｃｏｋ信号をデアサートすることによって起動される。ａｃｏｋ信号をデアサートすることによって、電力がもはや不安定になり、ＰＳＵの大容量コンデンサの内部のエネルギー備蓄が、データの持続性状態を維持するためにシステムシャットダウンを開始する必要がある臨界点まで低下したという警告を与え、推定されたホールドアップ時間の開始を書き込む。言い方を変えれば、通知は、電力管理サブシステム１０４に対して、プロセッサキャッシュ１１０およびメモリバッファ１１２のフルキャッシュフラッシュを実行するのに十分な時間にわたって電源レールをホールドアップするための十分なエネルギーをシステムＰＳＵに蓄えるように、警告する働きをする。
【0037】
いくつかの実装形態では、早期警告機構が、シャットダウンに先立つ一定期間に関連付けられ、早期警告によって、電力管理サブシステム１０４は、システム１００が最大負荷で動作していると想定し得、最大負荷の下でキャッシュフラッシュを完了して電源レールを順次電圧低下させるための最短時間を保証する。しかしながら、この手法によると、システムシャットダウンが予定より早く開始される、特に、持続性キャッシュフラッシュ中に、最大のＰＳＵ負荷が実際のシステム負荷よりもかなり大きくなる、伝統的な実装形態に戻る可能性がある。比較すると、プログラマブル早期警告閾値により、システムは、ライドスルーのための警告信号のアサーション前のエネルギー消費と、ホールドアップのための警告信号のアサーション後のエネルギー消費との、トレードオフが可能になる。
【0038】
通知が起動された後に、処理２００は、第１の動作モードでシステム構成要素に給電し続ける（動作２１２）。システム構成要素は、第１の動作モードでの動作中は、ＰＳＵ大容量コンデンサのエネルギーを使用して給電され得る。いくつかの実施形態では、あたかもＡＣ電力が途絶していないかのように、電力が供給され得る。他の実施形態では、システム１００の内部で節電調節が行われ得る。たとえば、プロセッサ周波数やディスプレイの明度が下げられてよく、かつ／または他の節電アクションが採用されてもよい。加えて、またはその代わりに、データは、プロセッサキャッシュ１１０およびメモリバッファ１１２に連続して書き込まれ、更新され得る。
【0039】
処理２００は、プログラムされた閾値に基づいて、１つまたは複数のシステムＰＳＵの内部のエネルギーレベルをさらに監視する（動作２１４）。いくつかの実施形態では、システム１００は、ＰＳＵの大容量コンデンサの電圧を監視するためのセンサを含む。大容量コンデンサのキャパシタンス値が固定されているので、大容量コンデンサの電圧は、ＡＣ電力が途絶したときのＰＳＵエネルギーレベルのプロキシとして使用され得る。他の実施形態では、エネルギーレベルは、大容量コンデンサのキャパシタンス値および測定された電圧の関数として計算され得る。
【0040】
処理２００は、１つまたは複数のＰＳＵのエネルギーレベルが閾値を満たすかどうかをさらに判定する（動作２１６）。たとえば、処理２００は、１つまたは複数の大容量コンデンサの測定電圧が、動作２０４においてプログラムされた電圧閾値未満に低下したら、閾値が満たされているかどうかを判定し得る。閾値が満たされなければ、処理２００は、電力が回復するまで、またはＰＳＵ大容量コンデンサの電圧がプログラマブル閾値以下に低下するまで、ＰＳＵエネルギーレベルを監視し続けてよい。一旦、閾値が満たされると、キャッシュフラッシュおよび電圧低下のシーケンスを起動するために、警告信号がアサートされ得る。
【0041】
いくつかの実施形態では、処理２００は、電力消費を最小化するために、システム負荷を軽減することによって第２の動作モードに入る（動作２１８）。この段階中は、電力管理サブシステム１０４が、キャッシュフラッシュ動作に関係しない構成要素の電圧を低下させてもよい。たとえば、電力管理サブシステム１０４が電圧を低下させてもよい周辺構成要素１２４には、ハードディスクドライブ、ファン、ディスプレイ、周辺構成要素相互接続エクスプレス（ＰＣＩｅ）デバイス、および／または他の周辺ハードウェアが含まれ得る。加えて、またはその代わりに、電力管理サブシステム１０４は、電力消費を最小化するためにクロック速度やＣＰＵ １１６の周波数を下げてよい。
【0042】
処理２００は、キャッシュフラッシュをさらに実行する（動作２２０）。キャッシュフラッシュ動作中に、ＣＰＵ １１６は、データの持続性状態を維持するために、プロセッサキャッシュ１１０およびメモリバッファ１１２に記憶されたデータを持続性メモリ１１４に書き込み得る。いくつかの実施形態では、処理２００は、この動作中、ＰＳＵエネルギーレベルを監視し続けてよい。ＰＳＵエネルギーレベルが第２の電圧閾値未満に低下したら、処理２００は、すべての電源レールが同時に落ちるのを防止するために、キャッシュフラッシュが完了していなくても電圧低下シーケンスを起動してよい。第２の電圧閾値は、電源レールを順次電圧低下させるのに十分なエネルギーを残す第１の閾値よりも、はるかに低いレベルにプログラムされてよい。
【0043】
一旦キャッシュフラッシュが完了したら、処理２００は、残りのシステム構成要素の電圧を低下させる（動作２２４）。処理２００は、電源レールを順次電圧低下させて、システム１００を正常にシャットダウンし得る。電源レールの電圧低下シーケンスは、システムごとに異なり得る。
【0044】
図２に表された処理は、ＢＢＵを設置したりＢＢＵからのエネルギーに頼ったりする必要なく、持続性メモリ状態を維持し得る。代わりに、電力管理サブシステム１０４によって、１つまたは複数のＰＳＵの大容量コンデンサの内部のエネルギーが、持続性を保証するように管理され得る。さらに、電力管理サブシステム１０４がランタイム電力負荷を把握することにより、可変のライドスルー時間およびホールドアップ時間が、貯蔵されたエネルギーをより効率的かつ効果的に使用することを可能にする。
【0045】
３．２ 複数の電源ユニットの管理
システムに複数のＰＳＵがあって、ＰＳＵのうち１つまたは複数のＡＣ電力が失われたとき、単一ＰＳＵのエネルギー量ではキャッシュフラッシュ動作を完了するのに不十分なことがある。しかしながら、複数のＰＳＵの合計のエネルギーなら、データの持続性状態を維持するためにキャッシュフラッシュを完了するのに十分であり得る。複数のＰＳＵがある場合には、電力管理サブシステム１０４は、すべての電源にわたって利用可能な合計のエネルギーを監視してよい。合計の電圧レベルがキャッシュフラッシュ動作を起動するための閾値と交差したとき、電力管理システム１０４は電力不足警告を知らせてよい。
システムに複数のＰＳＵがあって、ＰＳＵのうち１つまたは複数のＡＣ電力が失われたとき、単一ＰＳＵのエネルギー量ではキャッシュフラッシュ動作を完了するのに不十分なことがある。しかしながら、複数のＰＳＵの合計のエネルギーなら、データの持続性状態を維持するためにキャッシュフラッシュを完了するのに十分であり得る。複数のＰＳＵがある場合には、電力管理サブシステム１０４は、すべての電源にわたって利用可能な合計のエネルギーを監視してよい。合計の電圧レベルがキャッシュフラッシュ動作を起動するための閾値と交差したとき、電力管理システム１０４は電力不足警告を知らせてよい。
【0046】
いくつかの実施形態では、電力管理サブシステム１０４は、管理しているそれぞれのＰＳＵに関して、以下のイベントを検知する。
【0047】
・ａｃｏｋ信号のデアサーションによって検知され得るＡＣ電力の喪失。電力管理サブシステム１０４は、１つまたは複数のＰＳＵからこの信号を受け取ると、第１の動作モードに入って、ＡＣ電力が回復される場合には、ライドスルーウィンドウ中は電力を低減する。
【0048】
・ｖｗａｒｎ信号のアサーションによって検知され得る、ＰＳＵのエネルギーまたは電圧レベルが第１の閾値と交差したという指示。電力管理サブシステム１０４は、すべてのＰＳＵからの電圧警告情報を組み合わせて、第２の動作モードに入るべきときを判定し、それによって、持続性キャッシュフラッシュハンドラ１０６がキャッシュフラッシュ動作を開始する。第２の動作モード中に、電力管理システム１０４は、以前に説明されたように電力をさらに低減し得る。
【0049】
・ｐｗｒｏｋ信号のアサーションによって検知され得る、ＰＳＵのエネルギーまたは電圧レベルが第２の閾値と交差したという指示。電力管理サブシステム１０４は、ｐｗｒｏｋの信号の情報を組み合わせて、システムの電圧を直ちに低下させるべきかどうかを判定し得る。ＰＳＵエネルギーレベルがさらに低下して、電源レールの電圧を安全に順次低下させるための十分なエネルギーが残っていなければ、シャットダウンが起動され得る。
【0050】
いくつかの実施形態では、ＡＣ電力喪失の場合には、電力管理サブシステム１０４は、推定されるエネルギーレベルを追跡するために、各ＰＳＵにおけるＰＳＵごとのカウンタのセットを維持する。ＰＳＵごとのカウンタの初期値は、ハードコードされてよく、またはｖｗａｒｎをアサートするとき、ＰＳＵにおいて利用可能なエネルギー量に対応させるようにプログラマブルでもよい。電力管理サブシステム１０４は、ＰＳＵがｖｗａｒｎをアサートしたことを検知したとき、システムにおけるアクティブ電源の数および１つの電源当たりの最大負荷に比例したレートで、関連するＰＳＵのエネルギーカウンタをデクリメントし始めてよい。たとえば、１つのアクティブＰＳＵがあって、最大負荷が１２００ワット（Ｗ）であるなら、カウンタは１．２ジュール（Ｊ）／ミリ秒でデクリメントされ得る。２つのアクティブ電源があって、電源ごとの負荷が６００Ｗになると、エネルギーカウンタは６００ｍＪ／ミリ秒でデクリメントされ得る。アクティブ電源が４つあれば、エネルギーカウンタは３００ｍＪ／ミリ秒でデクリメントされ得る。別の例として、最悪ケースのシステム負荷が１０００Ｗに低下すると、カウンタのディクレメント率は、１つの電源については１Ｊ／ミリ秒に、２つの電源については５００ｍＪ／ミリ秒に、また４つの電源については２５０ｍＪ／ミリ秒に、変更され得る。カウンタは、延長された停電時間に対する持続性キャッシュフラッシュを維持するために十分なエネルギーを維持する一方で、最大のライドスルー時間をもたらすように調整され得る。
【0051】
図３は、いくつかの実施形態による、複数の電源を有するシステムにおける持続性キャッシュフラッシュ動作を管理するための動作の例示のセットを示す。図３に示された１つまたは複数の動作は、すべて、変更、再配置、または省略が可能である。したがって、図３に示された動作の特定の順序は、１つまたは複数の実施形態の範囲の制限として解釈されるべきではない。
【0052】
図３を参照して、処理３００は、１つまたは複数のＰＳＵから、１つまたは複数のｖｗａｒｎ信号のアサーションを検知する（動作３０２）。前述のように、各ＰＳＵは、ＡＣ電力が失われ、ＰＳＵ大容量コンデンサにおけるエネルギーが、プログラマブルであり得る閾値を下回ったとき、ｖｗａｒｎ信号をアサートするように構成され得る。
【0053】
処理３００は、ｖｗａｒｎ信号を検知することに応答して、１つまたは複数の関連するカウントダウンタイマを開始する（動作３０４）。いくつかの実施形態では、カウントダウンタイマが、ｖｗａｒｎ信号をアサートしたそれぞれのＰＳＵについて、推定されるエネルギーレベルを追跡する。処理３００は、システムにおけるＰＳＵの数および１つの電源当たりの最大負荷に比例したレートで、カウンタをデクリメントし得る。他の実施形態では、ＰＳＵの内部のエネルギーレベルを追跡するために他の機構が使用され得る。たとえば、処理３００は、カウンタをデクリメントするのではなく、閾値に達するまでカウンタをインクリメントしてよく、または他の追跡論理を使用してもよい。
【0054】
加えて、またはその代わりに、処理３００は、システム１００を、１つまたは複数のｖｗａｒｎ信号の検知に応答して低減電力モードに入らせてよい。低減電力動作モードは、特定の実装形態に応じて、１つの信号または閾値数の信号によって起動されてよい。他の実施形態では、処理３００は、それぞれの新規の検知された信号を用いて電力を徐々に低減してよい。たとえば、処理３００は、それぞれの新規のｖｗａｒｎ信号に対してＣＰＵ周波数を次第に下げてよく、かつ／または以前に説明されたように、他の節電アクションを開始もしくは強化してよい。
【0055】
処理３００は、（ａ）カウントダウンタイマ（または他の追跡論理）に基づいて、組み合わせたＰＳＵの合計のエネルギーレベル、（ｂ）他のＰＳＵからのさらなるｖｗａｒｎ信号のアサーション、および（ｃ）ＰＳＵからのｐｗｒｏｋ信号のアサーションをさらに監視する（動作３０６）。さらなるｖｗａｒｎ信号が検知されると、処理３００は、信号をアサートしたＰＳＵに関連するカウントダウンタイマを開始する（動作３０４）。
【0056】
合計のエネルギーレベルが第１の閾値を満たす場合には、処理３００はキャッシュフラッシュ動作を実行する（動作３０８）。たとえば、処理３００は、すべてのＰＳＵの合計のエネルギーレベルが最小の閾値以下に低下したかどうかを判定し得る。キャッシュフラッシュ動作中に、ＣＰＵ １１６は、データの持続性状態を維持するために、プロセッサキャッシュ１１０およびメモリバッファ１１２に記憶されたデータを持続性メモリ１１４に書き込み得る。いくつかの実施形態では、処理３００は、この動作中、ＰＳＵエネルギーレベルを監視し続けてよい。
【0057】
キャッシュフラッシュ動作が完了するか、あるいはＰＳＵが１つまたは複数のｐｗｒｏｋ信号を起動する第２の電圧閾値数未満に減少すると、処理３００は電源レールの電圧を順次に低下させる（動作３１０）。ｐｗｒｏｋ信号が検知されたとき、処理３００は、キャッシュフラッシュが完了していなくても、電源レールがすべて同時に落ちるのを防止するために、電圧低下シーケンスを開始し得る。第２の電圧閾値は、電源レールを順次電圧低下させるのに十分なエネルギーを残す第１の閾値よりも、はるかに低いレベルにプログラムされてよい。
【0058】
図４は、いくつかの実施形態による、複数の電源を管理するための例示のシステム４００を示す。システム４００はＰＳＵ ４０２および４０４を含む。しかしながら、ＰＳＵの数は、特定の実装形態に応じて変化し得る。各ＰＳＵに含まれ得るキャパシタ４０６などの１つまたは複数の大容量コンデンサが、接続されたＡＣ電力ネットワークから得られた静電エネルギーを貯蔵する。キャパシタベースの貯蔵は、ＰＳＵがＢＢＵよりも小さなフットプリントで実施されることを可能にし、より高速の充電率および放電率をもたらす。ＰＳＵ ４０２および４０４は、特定の実装形態に応じて、同一のＡＣ電力ネットワークまたは別々のＡＣ電力ネットワークに接続され得る。別々のＡＣ電力ネットワークに接続された場合には、１つのＰＳＵがＡＣ電力を失っても、別のＰＳＵは別のＡＣネットワークによって給電され続ける。このシナリオでは、各ＰＳＵが、電力管理サブシステム４０８に別個のａｃｏｋ信号（図示せず）を供給し得る。これらの信号は、ＡＣ電力が失われたとき、電力を失ったＰＳＵを知らせるために、個別のＰＳＵによって別個にデアサートされ得る。他の場合には、ａｃｏｋ信号のデアサーションが、ＰＳＵのグループまたはすべてがＡＣ電力を失ったことを知らせ得る。
【0059】
いくつかの実施形態では、大容量コンデンサ（たとえば大容量コンデンサ４０６）のエネルギーが閾値に到達したとき、各ＰＳＵがｖｗａｒｎ信号をアサートする。したがって、ｖｗａｒｎ信号は、電力管理サブシステム４０８に、関連するＰＳＵの利用可能なエネルギーが第１の閾値レベルになったことを通知する。電力管理サブシステム４０８は、関連するＰＳＵがｖｗａｒｎ信号をアサートしたとき起動される別個のエネルギーカウンタを、各ＰＳＵ用に維持する。たとえば、ＰＳＵ ４０２がｖｗａｒｎの信号をアサートすると、次いで、電力管理サブシステム４０８が、システムにおけるＰＳＵの数および１つの電源当たりの最大負荷に比例したレートで、エネルギーカウンタ４１０をデクリメントし得る。エネルギーカウンタ４１２は、エネルギーカウンタ４１０とは無関係に管理され（ＰＳＵからのｖｗａｒｎ信号は、関連性のない、他のＰＳＵ用のカウンタは起動しない）、ｖｗａｒｎ信号をアサートしたＰＳＵ ４０４に応答してデクリメントされる。電力管理サブシステム４０８に含まれる加算器４１４が、各ＰＳＵの推定されたエネルギーカウントを一緒に合計して、合計のエネルギーカウンタ４１６を計算する。
【0060】
いくつかの実施形態では、システム閾値が、プログラマブルであって特定の実装形態に応じて変化し得、電力管理サブシステムは、合計のエネルギーカウンタ４１６を監視して、すべてのＰＳＵの合計のエネルギーがシステム閾値以下に低下したかどうかを判定する。閾値に達すると、電力管理サブシステム４０８が、ＳＭＩ信号をアサートし、持続性キャッシュフラッシュおよびリセットに備えて、ＣＰＵ／チップセット４２２によって実行されている現在のタスクを停止させる。持続性キャッシュフラッシュハンドラ４２４が、ＳＭＩに応答して、前述の持続性キャッシュフラッシュ動作を開始し得る。
【0061】
図５は、いくつかの実施形態による、種々の電源ユニットからの時差警告信号を示す例示のタイミング図５００を示す。図５００の上半分は電力不足のタイミングを表し、下半分は、システム１００が電力不足の切迫に応じて実施し得る、可能性のある電力削減を表す。図５００は、システムが、電力不足キャッシュフラッシュが起動されるまで最大負荷で動作する、最悪ケースの挙動を想定する。電力不足キャッシュフラッシュが起動されると、システムの電力消費は、フラッシュ動作を完了するとき、負荷を最小化するように低減される。
【0062】
図５００の変数は以下のように定義され得る。
・ｔｐｓｕ０＿ｖ１ｗａｒｎ － 第１のＰＳＵがｖ１ｗａｒｎをアサートする時点
・ｔｐｓｕ１＿ｖ１ｗａｒｎ － 第２のＰＳＵがｖ１ｗａｒｎをアサートする時点
・ｔｆｌｕｓｈ＿ｓｔａｒｔ － 電力管理サブシステム１０４が電力不足フラッシュ動作を開始する時点
・ｔｐｓｕ１＿ｐｗｒｏｋ － 第２のＰＳＵがｐｗｒｏｋをデアサートして、システム１００が電圧低下シーケンスを始める時点
・Ｔｖ１ｗａｒｎ＿ｄｅｌａｙ － ｔｐｓｕ０＿ｖ１ｗａｒｎとｔｐｓｕ１＿ｖ１ｗａｒｎとの間の時間遅延
・Ｔｖ１ｗａｒｎ＿ｄｅｂｏｕｎｃｅ － ｔｐｓｕ１＿ｖ１ｗａｒｎからｔｆｌｕｓｈ＿ｓｔａｒｔまでの時間遅延
・Ｔｖ１ｗａｒｎ － 最大負荷の下で電源のＥｖ１ｗａｒｎエネルギーをすべて利用する時間
・Ｐｍａｘ － 最大のシステム負荷
・Ｐｔｈｒｏｔｔｌｅ － 第１のＰＳＵがｖ１ｗａｒｎをアサートした後のシステム負荷
・Ｐｄｅｂｏｕｎｃｅ － すべてのＰＳＵがｖ１ｗａｒｎをアサートした後のシステム負荷
・Ｐｆｌｕｓｈ － 電力不足フラッシュ動作が起動された後のシステム負荷
・Ｅｖ１ｗａｒｎ － ｖ１ｗａｒｎアサーションの後、ｐｗｒｏｋデアサーションまでに、ＰＳＵにおいて利用可能な使用可能エネルギー
・Ｅｐｗｒｏｋ － ｐｗｒｏｋデアサーションの後、一次電源レールが失われるまでに、ＰＳＵにおいて利用可能な使用可能エネルギー
・Ｅｐｓｕ０＿ｒｅｓｅｒｖｅ － 第２のＰＳＵがｔｐｓｕ１＿ｖ１ｗａｒｎにおいてｖ１ｗａｒｎをアサートした後、ｖ１ｗａｒｎをアサートするために第１のＰＳＵに残っている使用可能エネルギー
・Ｅｒｅｓｅｒｖｅ － すべてのＰＳＵがｖ１ｗａｒｎをアサートした後、最後のＰＳＵにおけるｐｗｒｏｋのデアサーションまでに、すべてのＰＳＵに残っている合計の使用可能エネルギー
・Ｅｖ１ｗａｒｎ＿ｄｅｌａｙ － システム１００がｔｖ１ｗａｒｎ＿ｄｅｌａｙ中に消費するエネルギー
・Ｅｆｌｕｓｈ － 電力不足フラッシュ動作をうまく完了するのに必要なエネルギー
・Ｎ － システムに電力を供給するアクティブＰＳＵの数
図５を参照して、第１のＰＳＵは、ｔｐｓｕ０＿ｖ１ｗａｒｎにおいてｖ１ｗａｒｎをアサートしたとき、電源が関連する電源レールを遮断してシステムに対する給電を停止するまでに、（Ｅｖ１ｗａｒｎ＋Ｅｐｗｒｏｋ）のエネルギーを利用可能である。Ｎ個のアクティブＰＳＵがあり、システム負荷は、システムにおけるすべてのアクティブＰＳＵの間で分配される。第２のＰＳＵは、時間的に数ポイント遅れたｔｐｓｕ１＿ｖ１ｗａｒｎにおいてｖ１ｗａｒｎをアサートする。ｔｐｓｕ０＿ｖ１ｗａｒｎとｔｐｓｕ１＿ｖ１ｗａｒｎとの間に消費されたエネルギー量は、Ｅｖ１ｗａｒｎ＿ｄｅｌａｙとして表される。
・ｔｐｓｕ０＿ｖ１ｗａｒｎ － 第１のＰＳＵがｖ１ｗａｒｎをアサートする時点
・ｔｐｓｕ１＿ｖ１ｗａｒｎ － 第２のＰＳＵがｖ１ｗａｒｎをアサートする時点
・ｔｆｌｕｓｈ＿ｓｔａｒｔ － 電力管理サブシステム１０４が電力不足フラッシュ動作を開始する時点
・ｔｐｓｕ１＿ｐｗｒｏｋ － 第２のＰＳＵがｐｗｒｏｋをデアサートして、システム１００が電圧低下シーケンスを始める時点
・Ｔｖ１ｗａｒｎ＿ｄｅｌａｙ － ｔｐｓｕ０＿ｖ１ｗａｒｎとｔｐｓｕ１＿ｖ１ｗａｒｎとの間の時間遅延
・Ｔｖ１ｗａｒｎ＿ｄｅｂｏｕｎｃｅ － ｔｐｓｕ１＿ｖ１ｗａｒｎからｔｆｌｕｓｈ＿ｓｔａｒｔまでの時間遅延
・Ｔｖ１ｗａｒｎ － 最大負荷の下で電源のＥｖ１ｗａｒｎエネルギーをすべて利用する時間
・Ｐｍａｘ － 最大のシステム負荷
・Ｐｔｈｒｏｔｔｌｅ － 第１のＰＳＵがｖ１ｗａｒｎをアサートした後のシステム負荷
・Ｐｄｅｂｏｕｎｃｅ － すべてのＰＳＵがｖ１ｗａｒｎをアサートした後のシステム負荷
・Ｐｆｌｕｓｈ － 電力不足フラッシュ動作が起動された後のシステム負荷
・Ｅｖ１ｗａｒｎ － ｖ１ｗａｒｎアサーションの後、ｐｗｒｏｋデアサーションまでに、ＰＳＵにおいて利用可能な使用可能エネルギー
・Ｅｐｗｒｏｋ － ｐｗｒｏｋデアサーションの後、一次電源レールが失われるまでに、ＰＳＵにおいて利用可能な使用可能エネルギー
・Ｅｐｓｕ０＿ｒｅｓｅｒｖｅ － 第２のＰＳＵがｔｐｓｕ１＿ｖ１ｗａｒｎにおいてｖ１ｗａｒｎをアサートした後、ｖ１ｗａｒｎをアサートするために第１のＰＳＵに残っている使用可能エネルギー
・Ｅｒｅｓｅｒｖｅ － すべてのＰＳＵがｖ１ｗａｒｎをアサートした後、最後のＰＳＵにおけるｐｗｒｏｋのデアサーションまでに、すべてのＰＳＵに残っている合計の使用可能エネルギー
・Ｅｖ１ｗａｒｎ＿ｄｅｌａｙ － システム１００がｔｖ１ｗａｒｎ＿ｄｅｌａｙ中に消費するエネルギー
・Ｅｆｌｕｓｈ － 電力不足フラッシュ動作をうまく完了するのに必要なエネルギー
・Ｎ － システムに電力を供給するアクティブＰＳＵの数
図５を参照して、第１のＰＳＵは、ｔｐｓｕ０＿ｖ１ｗａｒｎにおいてｖ１ｗａｒｎをアサートしたとき、電源が関連する電源レールを遮断してシステムに対する給電を停止するまでに、（Ｅｖ１ｗａｒｎ＋Ｅｐｗｒｏｋ）のエネルギーを利用可能である。Ｎ個のアクティブＰＳＵがあり、システム負荷は、システムにおけるすべてのアクティブＰＳＵの間で分配される。第２のＰＳＵは、時間的に数ポイント遅れたｔｐｓｕ１＿ｖ１ｗａｒｎにおいてｖ１ｗａｒｎをアサートする。ｔｐｓｕ０＿ｖ１ｗａｒｎとｔｐｓｕ１＿ｖ１ｗａｒｎとの間に消費されたエネルギー量は、Ｅｖ１ｗａｒｎ＿ｄｅｌａｙとして表される。
【0063】
システム１００は、第１の電源がｖ１ｗａｒｎをアサートしてから第２の電源がｖ１ｗａｒｎをアサートするまで、Ｎ個のアクティブＰＳＵのすべてからエネルギーを得る。第１のＰＳＵは、ｖ１ｗａｒｎをアサートした後に、（Ｅｖ１ｗａｒｎ＋Ｅｐｗｒｏｋ）の最大エネルギーを消費される。第２のＣＰＵがｖ１ｗａｒｎをアサートしたときの、第１のＰＳＵにおける残りのエネルギーは、Ｅｐｓｕ０ｒｅｓｅｒｖｅとして表される。
【0064】
Ｔｖ１ｗａｒｎ＿ｄｅｌａｙが小さければ、第２のＰＳＵは、システムが第１の電源からのエネルギーをすべて消費してしまう前に、ｐｗｒｏｋをデアサートする。最悪のケースでは、両方の電源がそれぞれｖ１ｗａｒｎを同時にアサートするときには、両方の電源がｐｗｒｏｋも同時にデアサートする。これらの状況の下では、すべての電源がｐｗｒｏｋをデアサートしたときシステムがシャットダウンすると、第１の電源のＥｐｗｒｏｋエネルギーを使用するのが不可能になり得る。この可能性を許容するために、システム１００は、第１の電源のＥｐｗｒｏｋエネルギーが利用不可能であるという想定を伴って構成され得る。
【0065】
両方の電源のエネルギーをすべて利用するために、システム１００は、第２のＰＳＵがｖ１ｗａｒｎをアサートしたとき、電圧低下フラッシュがすぐには始まらないように構成され得る。システム１００は、代わりに、すべてのアクティブＰＳＵに蓄えられたエネルギー量が、フラッシュを完了するのに必要な量に等しくなるまで、フラッシュの起動を遅延させてよい。システム１００は、キャッシュフラッシュ動作を完了するのに十分なエネルギーを蓄えるために、Ｅｒｅｓｅｒｖｅ≧Ｅｆｌｕｓｈを保証するようにさらに構成され得る。
【0066】
両方のＰＳＵがｖ１ｗａｒｎを同時にアサートした場合には、Ｔｖ１ｗａｒｎ＿ｄｅｌａｙ＝０、およびＴｖ１ｗａｒｎ＿ｄｅｂｏｕｎｃｅ＝Ｔｖ１ｗａｒｎとなる。両方のＰＳＵが時間的に遠く離れてｖ１ｗａｒｎをアサートした場合には、Ｔｖ１ｗａｒｎ＿ｄｅｂｏｕｎｃｅ＝０となり、第２のＰＳＵがｖ１ｗａｒｎをアサートすると直ちに電力不足フラッシュが起動され得る。電力管理サブシステム１０４は、それに応じて、エネルギー閾値／電圧閾値をプログラムし得る。
【0067】
４．外部から開始された非同期リセットイベントの管理
システムのシャットダウンまたはリセットの原因は、電力途絶イベントばかりではない。場合によっては、システムエラーまたはユーザアクションがシステムのシャットダウンまたはリセットを起動する可能性がある。これらの外部から開始された非同期イベントについては、Ａ／Ｃ電力が比較的一定であり得るので、電源喪失を監視しても持続性メモリ状態を維持するのに不十分である可能性がある。非同期ハードウェアリセットは、通常は、リセット要求ピンを直接アサートすることによって実施され、ＨＷにおけるリセットが始まり、リセットより前にソフトウェアキャッシュフラッシュハンドラを呼び出す能力は与えられ得ない。いくつかの実施形態では、データ喪失を防止するために、基板論理は、外部から起動されたリセット要求が検知されたときにはキャッシュフラッシュを開始するＳＭＩ信号を生成するように、構成される。
システムのシャットダウンまたはリセットの原因は、電力途絶イベントばかりではない。場合によっては、システムエラーまたはユーザアクションがシステムのシャットダウンまたはリセットを起動する可能性がある。これらの外部から開始された非同期イベントについては、Ａ／Ｃ電力が比較的一定であり得るので、電源喪失を監視しても持続性メモリ状態を維持するのに不十分である可能性がある。非同期ハードウェアリセットは、通常は、リセット要求ピンを直接アサートすることによって実施され、ＨＷにおけるリセットが始まり、リセットより前にソフトウェアキャッシュフラッシュハンドラを呼び出す能力は与えられ得ない。いくつかの実施形態では、データ喪失を防止するために、基板論理は、外部から起動されたリセット要求が検知されたときにはキャッシュフラッシュを開始するＳＭＩ信号を生成するように、構成される。
【0068】
図６は、いくつかの実施形態による、外部から起動された非同期リセットイベントを処理するための動作の例示のセットを示す。図６に示された１つまたは複数の動作は、すべて、変更、再配置、または省略が可能である。したがって、図６に示された動作の特定の順序は、１つまたは複数の実施形態の範囲の制限として解釈されるべきではない。
【0069】
図６を参照して、処理６００は、ＨＷリセット要求信号のアサーションをインターセプトする（動作６０２）。いくつかの実施形態では、システム管理モジュール１１８によって開始されたリセット要求を含む、プラットフォーム開始のリセット要求は、電力管理サブシステム１０４を介してプロキシされる。これによって、システム１００は、要求されたリセットまたは電源遷移アクションを実行する前に持続性キャッシュフラッシュハンドラ１０６を作動させることができる。
【0070】
いくつかの実施形態では、処理６００は、持続性キャッシュフラッシュが有効であるかどうかを判定する（動作６０４）。以下でさらに説明されるように、システムファームウェア（または他のシステム論理）は、プロセッサキャッシュ１１０のデータを持続性メモリ状態に含めるかどうかを構成するために、持続性キャッシュフラッシュを選択的に有効または無効にすることができる。
【0071】
持続性キャッシュフラッシュが有効にされなければ、次いで、処理６００は要求をリセットピンにルーティングする（動作６０６）。いくつかの実施形態では、電力管理サブシステム１０４は、要求をシステムチップセットにルーティングする。チップセットはＨＷリセットシーケンスを開始し得る。
【0072】
持続性キャッシュフラッシュが有効にされると、処理６００は、要求をシステム管理モジュール１１８にルーティングする（動作６０８）。この場合、ソフトウェアベースのキャッシュフラッシュハンドラを呼び出す時間を確保するために、リセットピンがプラットフォームまたはユーザが開始したリセットに応答して直ちにアサートされることはない。
【0073】
いくつかの実施形態では、処理６００は、システム１００をシステム管理モードに移行するためにＳＭＩ信号を生成する（動作６１０）。ＳＭＩ信号は、ＣＰＵ １１６に直接結合された特別な信号ラインを使用するシステム管理モジュール１１８によってアサートされ得る。ＳＭＩ信号によって、システムファームウェア１２０（たとえばＢＩＯＳ）は、キャッシュフラッシュおよびリセットの準備のために、ＣＰＵ １１６によって現在実行されているタスクを停止させ得る。
【0074】
いくつかの実施形態では、持続性キャッシュフラッシュが有効にされると、次いで、システムファームウェア１２０（たとえばＢＩＯＳ）は、システム管理モジュール１１８の内部の汎用入出力（ＧＰＩＯ）ピンをＳＭＩ用のトリガとして構成する。ＧＰＩＯピンは、ウォームリセットが後続するキャッシュフラッシュが実行されるとき、システムファームウェア１２０に知らせるために使用され得る。このＧＰＩＯは、持続性キャッシュフラッシュハンドラが電源オフではなく要求されたウォームリセットで終了するように通知するために、チップセットに対して電力不足が迫っていることを知らせるように使用されるＧＰＩＯとは異なり得る。
【0075】
処理６００は、次にキャッシュフラッシュ動作を実行する（動作６１２）。システムファームウェア１２０は、ＳＭＩ信号に応答して、以前に説明されたように、キャッシュフラッシュ動作を管理するためにキャッシュフラッシュハンドラ１０６を呼び出し得る。したがって、データは、プロセッサキャッシュ１１０およびメモリバッファ１１２などの揮発性メモリから持続性メモリ１１４に転送され、それによって持続性状態を維持する。
【0076】
処理６００は、フラッシュが完了しているかどうかをさらに判定する（動作６１４）。持続性キャッシュフラッシュハンドラ１０６は、プロセッサキャッシュ１１０およびメモリバッファ１１２のデータが持続性メモリ１１４に書き込まれたとき、信号をアサートしてよく、または通知してもよい。
【0077】
キャッシュフラッシュが一旦完了すると、処理６００はリセット要求を生成する（動作６２２）。たとえば、持続性キャッシュフラッシュハンドラ１０６は、特定のＩＯポート／ＰＣＨのレジスタに特定の値を書き込む（たとえばポートＣＦ９に０ｘ０６を書き込む）ことによって、あるいはシステム論理に、チップセットに対するＨＷリセット要求信号をアサートするように要求することによって、システムリセットを開始し得る。
【0078】
フラッシュが完了していなければ、処理６００は、タイムアウトに達したかどうかを判定してよい（動作６１６）。たとえば、処理６００は、システム１００によって構成可能な１秒または別の閾値期間を、フラッシュ動作が完了するまで許容し得る。場合によっては、リセットイベントに関連したシステム状態は、フラッシュが完了するのを妨げる可能性がある。タイムアウトを実施することにより、システム１００が、ウォームリセットの実行が不可能な状態になるのを防止し得る。
【0079】
タイムアウトに達すると、処理６００は、チップセットに対してリセット要求信号を直接生成する（動作６１８）。動作６２２におけるリセット要求は、チップセットに対する直接的なリセット要求またはソフトウェアベースの要求でもよい。したがって、システムをリセットするための機構は、フラッシュがうまく完了したか否かに基づいて異なり得る。
【0080】
リセット信号に応答して、次いで、システム１００がリセットされる（動作４２０）。この状況におけるリセットにより、システム１００はシャットダウンまたは再始動され得る。
【0081】
図７は、いくつかの実施形態による、外部から起動された非同期リセットイベントをインターセプトして処理するための例示のシステム７００を示す。システム７００に含まれるシステム管理モジュール７０２は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などのプログラマブルハードウェア、または以下でさらに説明されるような他のハードウェア構成要素（またはハードウェアとソフトウェアとの組合せ）によって実施され得る。システム管理モジュール７０２はプロキシとして作用し、ユーザがリセットボタンを押すこと、または基板管理コントローラ（ＢＭＣ）もしくはデバッグヘッダによってアサートされたリセット要求によって起動され得るハードウェア要求信号のアサーションをインターセプトする。
【0082】
システム管理モジュール７０２は、アサートされたリセット要求信号をデマルチプレクサ７０６にルーティングする論理ゲート７０４を含む。デマルチプレクサ７０６に結合された選択ワイヤは、持続性キャッシュフラッシュの有効／無効に基づいて設定され得る。「０」すなわち低電圧状態は、プロセッサキャッシュ１１０およびメモリバッファ１１２のデータが持続性ドメインの一部として管理されることのない、持続性キャッシュフラッシュが無効なメモリ動作モードを表す。「１」すなわち高電圧状態は、プロセッサキャッシュ１１０およびメモリバッファ１１２のデータが持続性ドメインの一部になる、持続性キャッシュフラッシュが有効な持続性キャッシュ動作モードを表す。しかしながら、選択ワイヤ上の値は、特定の実装形態に応じて交換され得る。
【0083】
持続性キャッシュフラッシュが無効にされたとき、次いで、システム管理モジュール７０２は、ＣＰＵ／チップセット７１２に電気的に結合されたピンに要求リセット割込み信号をアサートする。それに応答して、ＣＰＵ／チップセット７１２のリセット制御論理７１４が、実行されている現在のタスクを停止してハードウェアリセットを開始し、これは、有限状態機械（ＦＳＭ）７１０をリセットするための信号を送ることを含み得る。ＦＳＭ ７１０のリセットは、ハードウェア構成要素に被害を与えないように、電源レールを特定の順序で電圧低下させ得る。前述のように、電源レールを電圧低下させる順序は、システムアーキテクチャに応じて変化し得る。
【0084】
持続性キャッシュフラッシュが有効にされたとき、システム管理モジュール７０２は、ＣＰＵ／チップセット７１２の別のピンに直接結合された特別な信号ラインを使用して、ＳＭＩをアサートする。この信号ラインは、以前に説明された、持続性キャッシュフラッシュが無効にされたときＨＷリセットを実行するために使用されるラインとは異なる。ＳＭＩの検知に応答して、ＣＰＵ／チップセット７１２は、電力不足フラッシュハンドラ７１６にソフトウェアベースの要求を送って、持続性キャッシュフラッシュを開始する。
【0085】
持続性キャッシュフラッシュハンドラ７１６が、要求に応答して持続性キャッシュフラッシュ動作を開始し、プロセッサキャッシュおよびメモリバッファから持続性記憶媒体にデータを転送する。キャッシュフラッシュがうまく完了すれば、電力不足フラッシュハンドラ７１６は、リセット制御論理７１４にソフトウェアリセット要求を送り、これが、以前に説明されたように電圧低下シーケンスを起動し得る。
【0086】
持続性キャッシュフラッシュが有効にされたとき、システム管理モジュール７０２は、さらにタイマ７０８を初期化する。タイマ７０８は、キャンセルされるかまたはタイムアウト値に達するまで、デクリメントまたはインクリメントしてよい。カウントは、ＦＳＭ ７１０をリセットする入力ピンに対する信号のアサーションを検知することに応答してキャンセルされ得る。この信号は、電力不足フラッシュハンドラ７１６が、プロセッサキャッシュおよびメモリバッファを持続性記憶媒体にうまくフラッシュしたことを示し、リセットシーケンスが開始される。タイマがキャンセルされる以前にタイムアウト値に達すると、次いで、システム管理モジュール７０２は、ＣＰＵ／チップセット７１２のｒｓｔ＿ｒｅｑ＿ｉｎピンを直接アサートしてＨＷリセットを起動する。
【0087】
５．システム構成要素の間の持続性キャッシュフラッシュ状態の調整
システム起動ファームウェアは、ユーザ構成可能なオプションによって、持続性キャッシュフラッシュサポートを公開し得る。しかしながら、起動ファームウェアは、多種多様なハードウェアプラットフォームにわたって配備され得、このオプションの提示は、特定のプラットフォームハードウェアが持続性キャッシュフラッシュをサポートし得ることを意味しなくてもよい。プラットフォームが持続性キャッシュフラッシュをサポートし得るか否かは、ハードウェア構成と、エネルギー貯蔵モジュールの存在および／または健全性と、基礎をなすハードウェア構成要素の能力とに依拠し得る。いくつかの実施形態では、システム１００の構成要素は、（ａ）ハードウェアが持続性キャッシュフラッシュをサポートするための十分な能力を有するかどうかを判定し、（ｂ）持続性キャッシュフラッシュを選択的に有効化／無効化し、（ｃ）持続性キャッシュフラッシュが有効にされたとき、持続性キャッシュフラッシュをサポートするようにシステム構成要素を構成して、（ｄ）持続性キャッシュフラッシュがうまく有効になったかどうかをオペレーティングシステムに通信するために、ハンドシェイクを行う。
システム起動ファームウェアは、ユーザ構成可能なオプションによって、持続性キャッシュフラッシュサポートを公開し得る。しかしながら、起動ファームウェアは、多種多様なハードウェアプラットフォームにわたって配備され得、このオプションの提示は、特定のプラットフォームハードウェアが持続性キャッシュフラッシュをサポートし得ることを意味しなくてもよい。プラットフォームが持続性キャッシュフラッシュをサポートし得るか否かは、ハードウェア構成と、エネルギー貯蔵モジュールの存在および／または健全性と、基礎をなすハードウェア構成要素の能力とに依拠し得る。いくつかの実施形態では、システム１００の構成要素は、（ａ）ハードウェアが持続性キャッシュフラッシュをサポートするための十分な能力を有するかどうかを判定し、（ｂ）持続性キャッシュフラッシュを選択的に有効化／無効化し、（ｃ）持続性キャッシュフラッシュが有効にされたとき、持続性キャッシュフラッシュをサポートするようにシステム構成要素を構成して、（ｄ）持続性キャッシュフラッシュがうまく有効になったかどうかをオペレーティングシステムに通信するために、ハンドシェイクを行う。
【0088】
図８は、いくつかの実施形態による、持続性メモリ動作モードを調整するための動作の例示のセットを示す。図８に示された１つまたは複数の動作は、すべて、変更、再配置、または省略が可能である。したがって、図８に示された動作の特定の順序は、１つまたは複数の実施形態の範囲の制限として解釈されるべきではない。
【0089】
図８を参照して、処理８００は起動シーケンスを開始する（動作８０２）。いくつかの実施形態では、起動シーケンスは、ＢＩＯＳファームウェアを含み得るシステムファームウェア１２０をロードする。システムファームウェア１２０は、持続性キャッシュフラッシュに関するユーザ構成可能なオプションを公開するように構成され得る。たとえば、システムファームウェア１２０が、持続性キャッシュフラッシュを有効にするかどうかをユーザに確認するプロンプトを提示してよく、または、ユーザが、ＢＩＯＳセットアップユーティリティ画面などのユーザインターフェースを操作してもよい。
【0090】
いくつかの実施形態では、ユーザインターフェースは、プラットフォームをＡＤＲモードまたは持続性キャッシュフラッシュモードで動作させるかどうかを構成するための、「持続性ドメイン」セットアップオプション用の複数の設定を公開する。たとえば、ユーザインターフェースは、「メモリコントローラ」設定または「ＣＰＵキャッシュ階層」設定を選択するオプションを公開し得る。「メモリコントローラ」設定では、ＡＤＲは有効になるが持続性キャッシュフラッシュは無効になる。この設定が選択されているとき、メモリバッファ１１２は電力供給停止イベント中にフラッシュされるが、フラッシュ動作はプロセッサキャッシュ１１０には適用されない。いくつかの実施形態では、システムハードウェアはデフォルトでこの設定に構成され得る。
【0091】
「ＣＰＵキャッシュ階層」設定では、持続性キャッシュフラッシュが有効にされる。したがって、このオプションが選択されると、プラットフォームハードウェアが持続性キャッシュフラッシュ動作をサポートする場合には、メモリバッファ１１２およびプロセッサキャッシュ１１０のデータは、電力供給停止イベント時にフラッシュされる。
【0092】
加えて、またはその代わりに、他の設定がサポートされ得る。たとえば、電力不足イベント時にキャッシュデータがフラッシュされない「標準ドメイン」設定が選択され得る。以前に説明されたように、ユーザは、ユーザインターフェースを介して好ましい設定を選択し得る。ユーザが設定を選択していなければ、システムファームウェア１２０は、特定の実装形態に応じて変化するデフォルト設定を選択してよい。
【0093】
いくつかの実施形態では、システムファームウェア１２０は、持続性キャッシュモードがユーザによって選択されたか、それともデフォルトであるかを判定するために検査する（動作８０４）。オプションが選択されても、場合によっては、プラットフォームハードウェアが持続性キャッシュフラッシュ動作をサポートしない可能性がある。さらに、構成要素が、追加され、除去され、老化し、かつ／または故障するので、システムハードウェアは徐々に変化し得る。
【0094】
持続性キャッシュモードが選択されていなければ、システムファームウェア１２０は、持続性キャッシュモードのサポートを知らせることなく、起動シーケンスを継続する（動作８２２）。起動シーケンスは、ハードウェア構成要素を初期化するステップ、オペレーティングシステムをロードするステップ、および／または未処理のシステム起動ファイルを処理するステップを含み得る。起動シーケンスは、以下でさらに説明されるハードウェア能力検査を実行することなく継続し得る。
【0095】
持続性キャッシュモードが選択されていれば、システムファームウェア１２０は、システム管理モジュール１１８に、システム１００が持続性キャッシュフラッシュ動作をサポートすることができるかどうかを判定するようにとの要求を送る（動作８０６）。
【0096】
システム管理モジュール１１８は、要求に応答して、システム１００のハードウェア能力を評価する（動作８０８）。いくつかの実施形態では、システム管理モジュール１１８は、１つまたは複数のハードウェア構成要素とハンドシェイクして、設定、構成、および／または持続性キャッシュフラッシュがサポートされているかどうかを示す他の情報を判定する。たとえば、起動シーケンス中に接続されるハードウェア構成要素が含み得るファームウェアが、システムファームウェアに、構成要素がサポートする機能のリストを供給する。システム管理モジュール１１８は、供給された機能リストおよび／または他の情報を走査して、持続性キャッシュフラッシュに対応する機能があるかどうかを判定する。
【0097】
いくつかの実施形態では、システム１００のハードウェア能力を評価するステップは、ＰＳＵ １０２ａおよび／またはＰＳＵ １０２ｂが事前警告信号の生成とプログラマブルｖｗａｒｎ閾値の構成とをサポートするかどうかを判定するステップを含む。たとえば、システム管理モジュール１１８は、ＰＳＵ ４０２が、ｖｗａｒｎ信号をアサートするためのピンを含むかどうかを判定し得る。ＰＳＵにこれらの能力がなければ、システム管理モジュール１１８は、プラットフォームハードウェアが持続性キャッシュフラッシュ動作をサポートしないと判定し得る。
【0098】
加えて、またはその代わりに、システム管理モジュール１１８は、電力管理サブシステム１０４が、ｖｗａｒｎ信号の検知、複数のＰＳＵの合計のエネルギーレベルの監視、および／またはシステム全体のエネルギーレベルが閾値未満のときの割込みの起動のための論理を含むかどうかを判定し得る。電力管理サブシステム１０４にこれらの能力がなければ、システム管理モジュール１１８は、プラットフォームハードウェアが持続性キャッシュフラッシュ動作をサポートしないと判定し得る。
【0099】
加えて、またはその代わりに、システム管理モジュール１１８は他のハードウェア能力を評価し得る。たとえば、システム管理モジュール１１８は、システム１００を評価して、システム１００が、リセット信号をインターセプトして、非同期リセットイベントを処理するようにＧＰＩＯピンを構成する機能をサポートするかどうかを判定し得る。別の例として、システム管理モジュール１１８は、ＣＰＵ １１６を評価して、ＣＰＵ １１６が持続性キャッシュフラッシュハンドラを呼び出すための特別な信号ラインを含むかどうかを判定し得る。
【0100】
加えて、またはその代わりに、システム管理モジュール１１８は、持続性キャッシュフラッシュ動作をサポートする何らかのＢＢＵが設置されているかどうかを判定し得る。ＢＢＵが設置されていれば、システム管理モジュール１１８は、ＰＳＵアーキテクチャがサポートしなくても、持続性キャッシュフラッシュがサポートされると判定し得る。他方では、システム管理モジュール１１８は、ＢＢＵが設置されておらず、ＰＳＵおよび／または電力管理サブシステムが持続性キャッシュフラッシュ動作をサポートしない場合には、持続性キャッシュフラッシュがサポートされないと判定し得る。
【0101】
加えて、またはその代わりに、システム管理モジュール１１８は他のハードウェア能力を評価し得る。たとえば、システム管理モジュール１１８は、プラットフォームに設置されたＢＢＵなどの補助エネルギー貯蔵デバイスの容量を評価して、これらのデバイスが、フラッシュ処理中にアクティブなシステム構成要素に給電するのに十分なエネルギーを供給するかどうかを判定し得る。加えて、またはその代わりに、システム管理モジュール１１８は、バッテリーインピーダンスを測定するなどしてバッテリーの健全性を評価し、プラットフォームハードウェアが持続性キャッシュフラッシュをサポートするかどうかを判定し得る。
【0102】
システム管理モジュール１１８は、評価に基づき、システムファームウェア１２０に、プラットフォームが持続性キャッシュフラッシュをサポートすることができるかどうかを示す応答を返す（動作８１０）。この応答は、システムファームウェア１２０に、（サポートされていれば）持続性キャッシュフラッシュを有効にする権限を与え得る。そうでなければ、システム管理モジュール１１８は、システムファームウェア１２０に、持続性キャッシュフラッシュを有効にする能力を与えない。
【0103】
システムファームウェア１２０は、応答を受け取ったとき、システム１００が持続性キャッシュフラッシュをサポートするかどうかを判定する（動作８１２）。
【0104】
プラットフォームハードウェアが持続性キャッシュフラッシュをサポートしなければ、システムファームウェア１２０は、オペレーティングシステム１２２に持続性キャッシュフラッシュのサポートを知らせることなく起動シーケンスを継続する（動作８２２）。持続性キャッシュフラッシュが知らされず、有効でもないとき、オペレーティングシステム１２２は、アプリケーションが、システム１００においてプロセッサキャッシュを持続性として扱おうとするのを防止し得る。
【0105】
持続性キャッシュフラッシュがサポートされていれば、システムファームウェア１２０および／またはシステム管理モジュール１１８は、持続性キャッシュフラッシュ動作をサポートするようにシステム構成要素を構成する（動作８１４）。たとえば、システムファームウェア１２０は、以前に説明されたように、キャッシュフラッシュ動作を実行するために、ＧＰＩＯピンを確立し、ＰＳＵごとのタイマを初期化し、ＰＳＵを構成し、そうでなければシステムハードウェア／ソフトウェアを構成し得る。
【0106】
次いで、システムファームウェア１２０および／またはシステム管理モジュール１１８は、オペレーティングシステム１２２に持続性キャッシュフラッシュのサポートを知らせる（動作８１６）。いくつかの実施形態では、システムファームウェア１２０は、オペレーティングシステム１２２に、サポートされる機能および／または構成設定のリストを供給し得る。リストは、持続性キャッシュフラッシュがサポートされかつ有効であることを示すエントリを含み得る。しかしながら、サポートを知らせるやり方は、特定の実装形態に応じて変化し得る。
【0107】
オペレーティングシステム１２２は、知らせに基づいて、持続性キャッシュモードがサポートされていることを検知する（動作８１８）。たとえば、オペレーティングシステム１２２は、起動シーケンス中に、サポートされる機能のリストを走査して、システムファームウェアまたはシステム管理モジュール１１８が持続性キャッシュフラッシュのサポートを知らせているかどうかを判定する。
【0108】
プラットフォームハードウェアによって、持続性キャッシュモードが有効にされ、かつサポートされる場合、オペレーティングシステム１２２は、１つまたは複数のアプリケーションに持続性キャッシュモードを知らせる（動作８２０）。いくつかの実施形態では、アプリケーションは、オペレーティングシステム１２２に照会して、持続性キャッシュモードが利用可能でしかもサポートされているかどうかを判定する。オペレーティングシステム１２２は、アプリケーションが持続性キャッシュに頼ってよいかどうか示す応答を供給し得る。持続性キャッシュが有効でしかもサポートされているか否かということに応じて、アプリケーションは、別々の論理を実施し得る。たとえば、有効であれば、データベースアプリケーションは、読出しや書込みを、複雑なソフトウェアベースの検査を実施することなくコミット済みとして扱い得て、アプリケーションコードを簡素化し得、読出しや書込みの実行がより効率的になる。
【0109】
システム構成要素が変化したとき、処理８００は、持続性キャッシュモードのサポートが変化したかどうかを判定するために繰り返され得る。ＢＢＵの設置またはＰＳＵのアップグレードなどの、ハードウェアにおける変化により、システム１００は、持続性キャッシュフラッシュのサポートを、以前はサポートされていなかった場合には、知らせてよい。他の場合には、ＢＢＵなどの構成要素が除去されるかまたは障害を起こしたら、知らせが解消され得る。
【0110】
６．ハードウェア実装形態
一実施形態によれば、本明細書で説明された技術は、１つまたは複数の専用のコンピュータデバイスによって実施される。専用のコンピュータデバイスは、技術を実行するように配線接続され得、あるいは、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または技術を実行するように永続的にプログラムされたネットワーク処理ユニット（ＮＰＵ）などのデジタル電子デバイスを含み得、あるいは、ファームウェア、メモリ、他の記憶装置、または組合せのプログラム命令に従って技術を実行するようにプログラムされた１つまたは複数の汎用ハードウェアプロセッサを含み得る。そのような専用のコンピュータデバイスはまた、技術を達成するために、カスタム配線論理、ＡＳＩＣ、ＦＰＧＡ、またはＮＰＵを、カスタムプログラムと組み合わせ得る。専用のコンピュータデバイスは、デスクトップコンピュータシステム、ポータブルコンピュータシステム、手持ち式デバイス、ネットワーキングデバイス、または技術を実施するための配線接続論理および／またはプログラム論理を組み込む他のデバイスでよい。
一実施形態によれば、本明細書で説明された技術は、１つまたは複数の専用のコンピュータデバイスによって実施される。専用のコンピュータデバイスは、技術を実行するように配線接続され得、あるいは、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または技術を実行するように永続的にプログラムされたネットワーク処理ユニット（ＮＰＵ）などのデジタル電子デバイスを含み得、あるいは、ファームウェア、メモリ、他の記憶装置、または組合せのプログラム命令に従って技術を実行するようにプログラムされた１つまたは複数の汎用ハードウェアプロセッサを含み得る。そのような専用のコンピュータデバイスはまた、技術を達成するために、カスタム配線論理、ＡＳＩＣ、ＦＰＧＡ、またはＮＰＵを、カスタムプログラムと組み合わせ得る。専用のコンピュータデバイスは、デスクトップコンピュータシステム、ポータブルコンピュータシステム、手持ち式デバイス、ネットワーキングデバイス、または技術を実施するための配線接続論理および／またはプログラム論理を組み込む他のデバイスでよい。
【0111】
たとえば、図９は、本発明の一実施形態が実施され得るコンピュータシステム９００を示すブロック図である。コンピュータシステム９００は、情報を通信するためのバス９０２または他の通信機構と、バス９０２と結合された、情報を処理するためのハードウェアプロセッサ９０４とを含む。ハードウェアプロセッサ９０４は、たとえば汎用マイクロプロセッサでよい。
【0112】
コンピュータシステム９００は、情報と、プロセッサ９０４によって実行される命令とを記憶するための、バス９０２に結合された、ランダムアクセスメモリ（ＲＡＭ）または他の動的記憶デバイスなどのメインメモリ９０６も含む。メインメモリ９０６は、プロセッサ９０４による命令の実行中に、一時変数または他の中間情報を記憶するためにも使用され得る。そのような命令が、プロセッサ９０４からアクセス可能な非一時的記憶媒体に記憶されたとき、コンピュータシステム９００は、これらの命令で指定された動作を実行するように個別調整された専用マシンになる。
【0113】
コンピュータシステム９００は、静的情報とプロセッサ９０４向けの命令とを記憶するための、バス９０２に結合された、読出し専用メモリ（ＲＯＭ）９０８または他の静的記憶デバイスをさらに含む。情報および命令を記憶するために、磁気ディスクまたは光ディスクなどの記憶装置９１０が設けられ、バス９０２に結合される。
【0114】
コンピュータシステム９００は、バス９０２を介して、コンピュータのユーザに情報を表示するためのブラウン管（ＣＲＴ）または発光ダイオード（ＬＥＤ）モニタなどのディスプレイ９１２に結合され得る。プロセッサ９０４に情報およびコマンド選択を通信するための、英数字や他のキーを含み得る入力デバイス９１４が、バス９０２に結合されている。別のタイプのユーザ入力デバイスには、方向情報およびコマンド選択をプロセッサ９０４に通信し、ディスプレイ９１２上のカーソルの動きを制御するための、マウス、トラックボール、タッチスクリーン、またはカーソル方向キー、などのカーソル制御９１６がある。入力デバイス９１４は、通常は、第１の軸（たとえばｘ）および第２の軸（たとえばｙ）の２つの軸における２自由度を有し、平面における位置を指定することができる。
【0115】
コンピュータシステム９００は、個別調整された配線論理、１つまたは複数のＡＳＩＣもしくはＦＰＧＡ、ファームウェアおよび／またはプログラム論理と組み合わされて、専用マシンになり、または専用マシンにプログラムされ、本明細書で説明された技術を実施し得る。一実施形態によれば、本明細書の技術は、コンピュータシステム９００が、メインメモリ９０６に含有される１つまたは複数の命令の１つまたは複数のシーケンスをプロセッサ９０４が実行するのに応答して、実行する。そのような命令は、記憶装置９１０などの別の記憶媒体からメインメモリ９０６に読み込まれ得る。プロセッサ９０４は、メインメモリ９０６に含有される命令のシーケンスを実行することにより、本明細書で説明された処理ステップを実行する。代替実施形態では、配線接続された回路が、ソフトウェア命令の代わりに、またはソフトウェア命令と組み合わせて、使用され得る。
【0116】
本明細書で使用される「記憶媒体」という用語は、マシンを特定のやり方で動作させるデータおよび／または命令を記憶する任意の非一時的媒体を指す。そのような記憶媒体は、不揮発性媒体および／または揮発性媒体を備え得る。不揮発性媒体は、たとえば記憶装置９１０などの光ディスクまたは磁気ディスクを含む。揮発性媒体は、メインメモリ９０６などのダイナミックメモリを含む。記憶媒体の一般的形式は、たとえば、フロッピー（登録商標）ディスク、フレキシブルディスク、ハードディスク、半導体ドライブ、磁気テープ、または他の磁気データ記憶媒体、ＣＤ－ＲＯＭ、他の光学データ記憶媒体、穴のパターンを伴う任意の物理的媒体、ＲＡＭ、ＰＲＯＭ、およびＥＰＲＯＭ、ＦＬＡＳＨ－ＥＰＲＯＭ、ＮＶＲＡＭ、他のメモリチップまたはカートリッジ、コンテンツアドレス指定可能メモリ（ＣＡＭ）、および３進のコンテンツアドレス指定可能メモリ（ＴＣＡＭ）を含む。
【0117】
記憶媒体は伝送媒体とは異なるが、伝送媒体に関連して使用され得る。伝送媒体は、記憶媒体の間の情報の転送に参加する。たとえば、伝送媒体は、同軸ケーブル、銅線、および光ファイバを含み、バス９０２を構成するワイヤを含む。伝送媒体は、電波や赤外線のデータ通信中に生成されるものなど、音波または光波の形をとることもある。
【0118】
１つまたは複数の命令の１つまたは複数のシーケンスを、実行するためにプロセッサ９０４に搬送するのに、様々な形式の媒体が包含され得る。たとえば、命令は、当初はリモートコンピュータの磁気ディスクまたは半導体ドライブに担持されてよい。リモートコンピュータは、命令を、そのダイナミックメモリにロードし、モデムを使用して、電話線、光ファイバケーブル、または同軸ケーブルなどのネットワークラインを通じて送ることができる。コンピュータシステム９００に対してローカルのモデムが、ネットワークライン上のデータを受け取り、赤外線送信器を使用してデータを赤外線信号に変換することができる。赤外線検知器が、赤外線信号で搬送されたデータを受け取ることができ、適切な回路がバス９０２にデータを出すことができる。バス９０２がメインメモリ９０６にデータを搬送し、プロセッサ９０４が命令を取り出して実行する。メインメモリ９０６が受け取った命令は、プロセッサ９０４による実行の前または後に、任意選択で記憶装置９１０に記憶され得る。
【0119】
コンピュータシステム９００は、バス９０２に結合された通信インターフェース９１８も含む。通信インターフェース９１８は、ローカルネットワーク９２２に接続されたネットワークリンク９２０に対して双方向データ通信結合を提供する。たとえば、通信インターフェース９１８は、統合デジタル通信サービス（ＩＳＤＮ）カード、ケーブルモデム、人工衛星モデム、または対応するタイプの電話線にデータ通信接続を提供するモデムでよい。別の例として、通信インターフェース９１８は、適合するＬＡＮにデータ通信接続を提供するローカルエリアネットワーク（ＬＡＮ）カードでよい。無線リンクも実施され得る。任意のそのような実装形態において、通信インターフェース９１８は、様々なタイプの情報を表すデジタルデータストリームを搬送する、電気信号、電磁気信号、または光信号を送受信する。
【0120】
ネットワークリンク９２０は、通常は、他のデータ装置に、１つまたは複数のネットワークを通じてデータ通信を提供する。たとえば、ネットワークリンク９２０は、ローカルネットワーク９２２を通じて、ホストコンピュータ９２４またはインターネットサービスプロバイダ（ＩＳＰ）９２６が運営するデータ機器に対する接続を提供し得る。そしてまた、ＩＳＰ ９２６が、現在は一般に「インターネット」と称される世界的なパケットデータ通信ネットワーク９２８を通じて、データ通信サービスを提供する。ローカルネットワーク９２２およびインターネット９２８は、どちらも、デジタルデータストリームを搬送する、電気信号、電磁気信号または光信号を使用する。様々なネットワークを通る信号と、ネットワークリンク９２０上にあって通信インターフェース９１８を通る信号とは、伝送媒体の例示の形式であり、コンピュータシステム９００との間でデジタルデータを搬送する。
【0121】
コンピュータシステム９００は、ネットワーク、ネットワークリンク９２０および通信インターフェース９１８を通じて、メッセージを送ったり、プログラムコードを含むデータを受け取ったりすることができる。インターネットの例では、サーバ９３０は、インターネット９２８、ＩＳＰ ９２６、ローカルネットワーク９２２および通信インターフェース９１８を通じて、アプリケーションプログラム用の要求されたコードを伝送し得る。
【0122】
コードは、受け取られたときプロセッサ９０４によって実行されてよく、かつ／または後の実行のために記憶装置９１０または他の不揮発性記憶装置に記憶されてもよい。
【0123】
７．その他、拡張部分
実施形態は、ハードウェアプロセッサを含む１つまたは複数のデバイスを有するシステムを対象とし、これらのデバイスは、本明細書で説明された動作のうち任意のもの、および／または以下の請求項のうち任意のものにおいて列挙された動作を実行するように構成される。
実施形態は、ハードウェアプロセッサを含む１つまたは複数のデバイスを有するシステムを対象とし、これらのデバイスは、本明細書で説明された動作のうち任意のもの、および／または以下の請求項のうち任意のものにおいて列挙された動作を実行するように構成される。
【0124】
一実施形態では、非一時的コンピュータ可読記憶媒体が含む命令が、１つまたは複数のハードウェアプロセッサによって実行されたとき、本明細書で説明された動作のうち任意のもの、および／または請求項のうち任意のものにおいて列挙された動作が実行される。
【0125】
本明細書で説明された特徴および機能性の任意の組合せが、１つまたは複数の実施形態によって使用され得る。前述の明細書では、実施形態が、実装形態ごとに変化し得る多くの特定の詳細を参照しながら説明されている。したがって、明細書および図面は、制限する意味ではなく例示と見なされるべきである。本発明の範囲の唯一かつ排他的な指標、および出願人が本発明の範囲と意図するものは、この出願が発行する請求項の具体的な形式での請求項のセットの文字通りの範囲と同等の範囲であり、その後の訂正を含むものである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【国際調査報告】