▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-03-26
(54)【発明の名称】マルチチップシステムのための冗長通信
(51)【国際特許分類】
G06F 15/167 20060101AFI20240318BHJP
G06F 15/78 20060101ALI20240318BHJP
【ＦＩ】
G06F15/167 615Z
G06F15/78 530
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023526497
(86)(22)【出願日】2021-10-28
(85)【翻訳文提出日】2023-06-27
(86)【国際出願番号】 US2021056935
(87)【国際公開番号】W WO2022094008
(87)【国際公開日】2022-05-05
(31)【優先権主張番号】17/463,232
(32)【優先日】2021-08-31
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】スリラマクリシュナン ゴヴィンダラヤン
(72)【発明者】
【氏名】ミヒル ナレンドラ モディ
(72)【発明者】
【氏名】プリシヴィ シャンカール イェヤディ アナンサ
【テーマコード（参考）】
5B045
5B062
【Ｆターム（参考）】
5B045BB25
5B045BB38
5B045DD10
5B062CC04
(57)【要約】
電子デバイスであって、第１のデータセットを特定する第１のメモリ要求（７０６）と入力メモリアドレスとを提供することによって、第１のデータセットを第２の構成要素に送信するように構成される第１の構成要素と、第１の伝送インターフェース（７１２）に結合されるトランザクション追跡ユニット（７１０）とを含む。トランザクション追跡ユニット（７１０）は、第１のメモリ要求（７０６）を受信し、第１のデータセットの少なくとも第１の部分を特定する第２のメモリ要求（７１６Ａ）を、第１の伝送インターフェース（７１２）を介して第２の構成要素に送信し、第２の構成要素からの第２のメモリ要求への応答（７３６Ａ）を受信し、応答（７３６Ａ）が第２のメモリ要求に対応していると判定し、第２のメモリ要求（７１６Ａ）への受け取った応答（７３６Ａ）に基づいて、出力応答（７３８）を第１の構成要素に提供するように構成される。
【特許請求の範囲】
【請求項1】
電子デバイスであって、第１の構成要素であって、第１のデータセットを特定する第１のメモリ要求と入力メモリアドレスとを提供することによって、前記第１のデータセットを第２の構成要素に送信するように構成される、前記第１の構成要素と、
第１の伝送インターフェースに結合されるトランザクション追跡ユニットと、
を含み、
前記トランザクション追跡ユニットが、
前記第１のメモリ要求を受信し、
前記第１のデータセットの少なくとも第１の部分を特定する第２のメモリ要求を、前記第１の伝送インターフェースを介して前記第２の構成要素に送信し、
前記第２のメモリ要求への応答を前記第２の構成要素から受信し、
前記応答が前記第２のメモリ要求に対応していると判定し、
前記第２のメモリ要求への前記受け取った応答に基づいて、出力応答を前記第１の構成要素に提供する、
ように構成される、
電子デバイス。
【請求項2】
請求項１に記載の電子デバイスであって、前記トランザクション追跡ユニットが、メモリマップされた領域として前記第１の構成要素に提示される、電子デバイス。
【請求項3】
請求項２に記載の電子デバイスであって、前記トランザクション追跡ユニットの伝送ポリシーが、前記メモリマップされた領域の、前記入力メモリアドレスがあるサブ領域に基づく、電子デバイス。
【請求項4】
請求項１に記載の電子デバイスであって、前記トランザクション追跡ユニットが、第２の伝送インターフェースに結合され、前記トランザクション追跡ユニットがさらに、或る伝送ポリシーに基づいて、前記第１のデータセットの少なくとも第２の部分を前記第２の伝送インターフェースを介して前記第２の構成要素に送信するように構成される、電子デバイス。
【請求項5】
請求項４に記載の電子デバイスであって、前記第１の伝送インターフェースが、前記第２の伝送インターフェースとは異なるタイプの伝送インターフェースである、電子デバイス。
【請求項6】
請求項４に記載の電子デバイスであって、前記第２の部分が、前記第１の部分のコピーである、電子デバイス。
【請求項7】
請求項１に記載の電子デバイスであって、前記トランザクション追跡ユニットがさらに、或る伝送ポリシーに基づいて、第２のデータセットを特定する第３のメモリ要求を受信し、
前記第１のデータセットに関連する第１のタイプのデータと前記第２のデータセットに関連する第２のタイプのデータとに基づいて、前記第１のデータセットと第２のデータセットとの部分について送信順序を判定し、
前記送信順序に基づいて、前記第１のデータセット及び前記第２のデータセットを送信する、
ように構成される、電子デバイス。
【請求項8】
請求項１に記載の電子デバイスであって、前記トランザクション追跡ユニットが第２の伝送インターフェースに結合され、前記トランザクション追跡ユニットがさらに、前記第１の伝送インターフェース又は前記第２の伝送インターフェースのいずれかを介して前記応答を受け取るように構成される、電子デバイス。
【請求項9】
請求項１に記載の電子デバイスであって、前記トランザクション追跡ユニットが第２の伝送インターフェースに結合され、前記トランザクション追跡ユニットがさらに、或る伝送ポリシーに基づいて、前記第１の伝送インターフェースを介して前記応答の第１のバージョンを受け取り、
前記第２の伝送インターフェースを介して前記応答の第２のバージョンを受け取り、
前記第１のバージョンと前記第２のバージョンとを比較して、前記第１のバージョンと前記第２のバージョンとが同じであると判定し、
前記応答の前記第１のバージョン又は前記第２のバージョンの一方を前記出力応答を介して前記第１の構成要素に提供する、
ように構成される、電子デバイス。
【請求項10】
請求項１に記載の電子デバイスであって、前記トランザクション追跡ユニットが第２の伝送インターフェースに結合され、前記トランザクション追跡ユニットがさらに、或る伝送ポリシーに基づいて、前記第１の伝送インターフェースを介して前記応答の第１のバージョンを受け取り、
前記第２の伝送インターフェースを介して前記応答の第２のバージョンを受け取り、
前記第１のバージョンと前記第２のバージョンとを比較して、前記第１のバージョンと前記第２のバージョンとが異なると判定し、
エラーが検出された旨の指示を出力する、
ように構成される、電子デバイス。
【請求項11】
請求項１に記載の電子デバイスであって、前記トランザクション追跡ユニットが、少なくとも３つの伝送インターフェースに結合され、前記トランザクション追跡ユニットがさらに、或る伝送ポリシーに基づいて、前記少なくとも３つの伝送インターフェースを介して応答のセットを受け取り、
前記応答のセットの応答を比較して、前記応答の出力バージョンを判定し、前記応答セットの少なくとも２つの応答が同じであり、
前記応答の前記出力バージョンを前記出力応答として提供する、
ように構成される、電子デバイス。
【請求項12】
回路であって、トランザクション追跡ユニットであって、遠隔構成要素から第１の伝送インターフェースを介して第１のメッセージを受け取るように構成される前記トランザクション追跡ユニットと、
前記トランザクション追跡ユニットに結合されるメモリマップされたポートと、
を含み、
前記メモリマップされたポートが、前記第１のメッセージをローカル構成要素に出力し、前記ローカル構成要素から応答を受け取るように構成され、
前記トランザクション追跡ユニットがさらに、
前記受け取った応答が、前記遠隔構成要素からの前記第１のメッセージに対応すると判定し、
前記応答の少なくとも第１の部分を、前記第１の伝送インターフェースを介して前記遠隔構成要素に出力する、
ように構成される、
回路。
【請求項13】
請求項１２に記載の回路であって、前記トランザクション追跡ユニットが、メモリマップされた領域として前記ローカル構成要素に提示される、回路。
【請求項14】
請求項１２に記載の回路であって、前記トランザクション追跡ユニットが第２の伝送インターフェースに結合され、前記トランザクション追跡ユニットがさらに、或る伝送ポリシーに基づいて、前記応答の少なくとも第２の部分を、前記第２の伝送インターフェースを介して前記遠隔構成要素に出力するように構成される、回路。
【請求項15】
請求項１２に記載の回路であって、前記トランザクション追跡ユニットが第２の伝送インターフェースに結合され、前記トランザクション追跡ユニットがさらに、第２のメッセージを前記遠隔構成要素から前記第２の伝送インターフェースを介して受信し、
前記第２のメッセージを前記第１のメッセージにマップする、
ように構成される、回路。
【請求項16】
請求項１５に記載の回路であって、前記トランザクション追跡ユニットがさらに、前記第１のメッセージと前記第２のメッセージとを比較して、前記第１のメッセージと前記第２のメッセージとが異なると判定し、
エラーが検出された旨の指示を出力する、
ように構成される、回路。
【請求項17】
請求項１５に記載の回路であって、前記トランザクション追跡ユニットがさらに、前記第１及び第２のメッセージが受信された伝送技術を判定し、
前記判定された伝送技術に基づいて、前記応答の前記第１の部分及び前記応答の第２の部分を出力する、
ように構成される、回路。
【請求項18】
データを送信するための方法であって、前記方法が、第２の構成要素に送信するため、マップされた入力メモリアドレスに関連する第１のデータを第１の構成要素から受信することと、
前記第１のデータの少なくとも第１の部分を第１の伝送インターフェースを介して前記第２の構成要素に送信することと、
前記第２の構成要素への前記送信の指示を記録することと、
前記第２の構成要素から前記送信への応答を受け取ることと、
前記応答が前記送信の前記記録された指示に対応すると判定することと、
前記第１の構成要素に前記応答を提供することと、
を含む、方法。
【請求項19】
請求項１８に記載の方法であって、前記第１のデータの少なくとも第２の部分を第２の伝送インターフェースを介して前記第２の構成要素に送信することをさらに含む、方法。
【請求項20】
請求項１９に記載の方法であって、前記第１の伝送インターフェースが、前記第２の伝送インターフェースとは異なるタイプの伝送インターフェースである、方法。
【発明の詳細な説明】
【背景技術】
【0001】
機械学習（ＭＬ）は、コンピューティング環境のますます重要な部分になってきている。機械学習は人工知能（ＡＩ）の一種であり、ＭＬは、ソフトウェアシステムが、データからパターンを認識し学習することを、直接プログラムすることなく、できるようにする助けとなる。ニューラルネットワーク（ＮＮ）は、入力データを評価するために重み付けされた、リンクされ、階層化される関数（例えば、ノード、ニューロンなど）のセットを利用するＭＬの一種である。畳み込みニューラルネットワーク（ＣＮＮ）と称することがある幾つかのＮＮにおいて、受け取った入力に基づいてＮＮ層において畳み込み演算が実施され得、重みＣＮＮは、画像認識及び分類、予測及び推奨システム、音声及び言語の認識及び翻訳などの、認識及び分類のための幅広い応用例においてしばしば用いられる。
【0002】
ＭＬがますます有用になるにつれ、ＮＮ及びＣＮＮなどの複数の複雑なＭＬ技法を、高い可用性を有するデバイスにおいて効率的に実行したいという要望がある。例えば、部分的又は完全に自動化された運転応用例に対して、複数のＭＬモデルをリアルタイムで同時に実行して、オブジェクト、経路、軌道などを識別、認識、及び／又は予測し得る。これらのＭＬモデルは、例えば、部分的なハードウェア障害、多数の入力、悪天候などによる性能低下など、ＭＬモデルの性能に影響を与え得る問題がある場合でも、利用可能にする必要があり得る。
【発明の概要】
【0003】
本記載は電子デバイスに関し、電子デバイスは、第１のデータセットを特定する第１のメモリ要求と入力メモリアドレスとを提供することによって、第１のデータセットを第２の構成要素に送信するように構成されるローカル構成要素と、第１の伝送インターフェースに結合されるトランザクション追跡ユニットとを含み、トランザクション追跡ユニットは、第１のメモリ要求を受信し、第１のデータセットの少なくとも第１の部分を特定する第２のメモリ要求を、第１の伝送インターフェースを介して第２の構成要素に送信し、第２の構成要素からの第２のメモリ要求への応答を受信し、応答が第２のメモリ要求に対応していると判定し、第２のメモリ要求への受け取った応答に基づいて、出力応答を第１の構成要素に提供するように構成される。
【0004】
本記載の別の態様が、或る回路に関し、この回路は、遠隔構成要素から第１の伝送インターフェースを介して第１のメッセージを受け取るように構成されるトランザクション追跡ユニットと、追跡ユニットに結合されるメモリマップされたポートとを含み、メモリマップされたポートは、第１のメッセージをローカル構成要素に出力し、ローカル構成要素から応答を受け取るように構成され、追跡ユニットはさらに、受け取った応答が遠隔構成要素からの第１のメッセージに対応すると判定し、応答の少なくとも第１の部分を、第１の伝送インターフェースを介して遠隔構成要素に出力するように構成される。
【0005】
本記載の別の態様が、データを送信するための方法に関し、この方法は、マップされた入力メモリアドレスに関連する第１のデータを第２の構成要素に送信するため第１の構成要素から受信することと、第１のデータの少なくとも第１の部分を第１の伝送インターフェースを介して第２の構成要素に送信することと、第２の構成要素への送信のステータスを記録することと、第２の構成要素から送信への応答を受け取ることと、応答が、記録された送信に対応すると判定することと、第１の構成要素に応答を提供することとを含む。
【図面の簡単な説明】
【0006】
様々な例の詳細な説明について、添付の図面を参照する。
【0007】
【図1】本記載の態様に従った、冗長通信経路を介して結合される処理システムのブロック図である。
【0008】
【図2】本記載の態様に従ったデータフローを示すブロック図である。
【0009】
【図3A】本記載の態様に従った、トランザクション追跡及び分配モジュール（ＴＴＤＭ）に対する例示の動作モードを図示するブロック図である。
【図3B】本記載の態様に従った、トランザクション追跡及び分配モジュール（ＴＴＤＭ）に対する例示の動作モードを図示するブロック図である。
【図3C】本記載の態様に従った、トランザクション追跡及び分配モジュール（ＴＴＤＭ）に対する例示の動作モードを図示するブロック図である。
【図3D】本記載の態様に従った、トランザクション追跡及び分配モジュール（ＴＴＤＭ）に対する例示の動作モードを図示するブロック図である。
【0010】
【図4】本記載の態様に従った、送信動作モードにおけるＴＴＤＭのブロック図である。
【0011】
【図5】本記載の態様に従った、トランザクションマッピングテーブルを図示するテーブルである。
【0012】
【図6】本記載の態様に従った、受信動作モードにおけるＴＴＤＭのブロック図である。
【0013】
【図7】本記載の態様に従った、ＴＴＤＭ間のデータフローを図示するブロック図である。
【0014】
【図8】本記載の態様に従った、データを送信するための技法を図示するフローチャートである。
【発明を実施するための形態】
【0015】
安全性又はミッションクリティカルなシステムなど、高度な可用性が望まれるシステムにおいて、ＭＬ技法を含むソフトウェアがますます用いられている。また、このようなシステムにおいて用いられるソフトウェアはますます複雑になっており、コンピューティングワークロードが増えていることを示し得る。このようなシステムは、しばしば、例えば、複数の中央処理装置（ＣＰＵ）コア、より性能を上げた又は落としたＣＰＵコア、ＭＬコア、グラフィックス処理ユニット（ＧＰＵ）コアなどの複数のコンピューティングコアを有し、また、メモリ、通信リンクなどを増やし、複数のソフトウェアモジュールが並行に実行され得ることによって、システムを並列化することによって、増加するワークロードを扱えるようにスケーリングされ得る。例えば、複数のコアを有することは、性能のスケーリングを助け、或るレベルの冗長性を提供する。例えば、複数のコアは、一つ又は複数のＣＰＵに障害がある場合に備えて冗長性を提供する助けとなる。別の例として、複数のコアは、連鎖ソフトウェアの性能の増大の助けともなり得、ここでは、一つのソフトウェアモジュールの出力が、並行に実行される別のモジュールに入力され得る。場合によっては、冗長性及び可用性を高める助けとするために冗長通信経路が提供され得ることがある。
【0016】
図１は、本記載の態様に従った、冗長通信経路を介して結合される構成要素のブロック図１００である。本明細書で用いられるように、構成要素は、伝送インターフェースを介して別の構成要素にアクセスし得る電子デバイスを含む。例として、他の構成要素にアクセスし得る構成要素が、プロセッサ、プロセッサパッケージ、コントローラ、ダイレクトメモリアクセス／入出力デバイスなどを含み得る。アクセスされ得る構成要素は、他のプロセッサ、プロセッサパッケージ、及び／又はコントローラを含み得、Ｉ／Ｏデバイス、ネットワークデバイス、ダブルデータレートランダムアクセスメモリなどのメモリ、及び／又は、他のタイプのランダムアクセスメモリなどを含み得る。図示するように、ブロック図１００は、ＭＬモデル又は他のソフトウェアなどの第１のアプリケーション１０４を実行し得るプロセッサコアなどの、第１の構成要素１０２を含む。場合によっては、例えば、第２のアプリケーション１０８のための、別のプロセッサコアなどの第２の構成要素１０６にデータを送信したい要望があり得、第２のアプリケーション１０８は、第２の構成要素１０６上で実行され、第１のアプリケーション１０４の別のインスタンスを含む、任意のソフトウェアであり得る。この第１のアプリケーション１０４は、第１のトランザクション追跡及び分配モジュール（ＴＴＤＭ）１１０を介して第２のアプリケーション１０８に情報を送信し得る。ＴＴＤＭ１１０は、或るアプリケーション又は他のプロセスが、読み出し、書き込み、及び／又はその他の方式でメモリ要求を提供し得る、マップされたメモリ領域として提示されるプロキシメモリウィンドウを介して情報を受け得る。第１のアプリケーション１０４は、ＴＴＤＭ１１０によって管理されるマップされたメモリ領域に対して、読み出し又は書き込み要求などのトランザクションを開始することによって、ＴＴＤＭ１１０に情報を渡し得る。
【0017】
ＴＴＤＭのマップされたメモリ領域は、ＴＴＤＭを介する伝送インターフェースへのアクセスを提供し得る。これらのマップされたメモリ領域は、ローカルメモリではなく、第１のＴＴＤＭ１１０のメモリ（例えば、キャッシュメモリ、レジスタ、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）など）に対応し得る。マップされたメモリ領域は、サイズに関して構成可能であり得、単一の連続領域ではなく複数の領域を含み得る。場合によっては、マップされたメモリ領域の一つ又は複数の部分が、第１のＴＴＤＭ１１０を介して他の構成要素にデータを送信するために予約され得、別の一つ又は複数の部分が、第１のＴＴＤＭ１１０を介して他の構成要素からデータを受け取るために予約され得る。場合によっては、マップされたメモリ領域の一つ又は複数の部分が、第１のＴＴＤＭ１１０への命令のために予約され得、別の一つ又は複数の部分が、他の構成要素に送信されるデータのために予約され得る。マップされたメモリ領域を用いて別の構成要素とデータの送信及び／又は受信を行うと、そのアプリケーションからトランスポートプロトコルを分離する助けとなり、そのアプリケーションがさまざまな伝送技術を用いて機能し得る助けとなる。
【0018】
第１のＴＴＤＭ１１０が情報を受け取った後、第１のＴＴＤＭ１１０は、一つ又は複数の伝送技術を介して、情報の一つ又は複数の部分を第２の構成要素１０６の第２のＴＴＤＭ１１２に送信する。伝送技術は、構成要素間のデータ経路を提供する。伝送技術の例には、周辺構成要素相互接続（ＰＣＩ）バス、イーサネット、ハイパーリンク伝送などのバスアーキテクチャが含まれる。第１のＴＴＤＭ１１０は、ここでは、第１の伝送技術１１４及び第２の伝送技術１１６である、複数の伝送技術に結合される。複数の伝送技術は、通信経路に冗長性を提供する助けとなり得る。第１のＴＴＤＭ１１０は、伝送技術１１４及び／又は１１６の一方又は両方を介して第１のアプリケーション１０４から第２のＴＴＤＭ１１２及び第２のアプリケーション１０８にメッセージを送信するかどうかを判定し得る。例えば、第１のＴＴＤＭ１１０は、メッセージを複製し得、第１の伝送技術１１４及び第２の伝送技術１１６の両方でメッセージを送信し得る。
【0019】
図２は、本記載の態様に従ったデータフローを示すブロック図２００である。この例では、ＳｏＣ２０２が、ＣＰＵコア２０４の第１のセットを含み得る。場合によっては、ＳｏＣ２０２は、ＣＰＵコア２０６の第２のセットも含み得る。このＣＰＵコア２０６の第２のセットは、例えば、提供する性能は低下するがＣＰＵコア２０４の第１のセットよりも消費電力を小さくすることによって、或いは、リアルタイム又は安全性アプリケーションなど、或るタイプのワークロードについて最適化されることによって、ＣＰＵコア２０４の第１のセットを補うために用いられ得る。ＳｏＣ２０２はまた、一つ又は複数のＤＳＰ及び／又はＭＬコア２０８、並びにメモリ２１０を含み得る。ＳｏＣ２０２は、ＳｏＣ２０２の構成要素を共に結合する相互接続２１２を含み、構成要素間の通信を提供する。ＳｏＣ２０２はまた、ＴＴＤＭ２１６を含むメモリコントローラモジュール２１４を含む。ＳｏＣ２０２は、伝送インターフェース周辺機器２１８のセットも含む。伝送インターフェース周辺機器２１８は、マップされたメモリ領域を用いて、データが送信又は受信され得、アクセスされ得る、一つ又は複数の構成要素を含み得る。この例では、伝送インターフェース周辺機器２１８は、第１のＰＣＩエクスプレス（ＰＣＩｅ）インターフェース２２０、第２のＰＣＩｅインターフェース２２２、第１のハイパーリンクインターフェース２２４、及び第２のハイパーリンクインターフェース２２６を含む。ここで、伝送インターフェース周辺機器２１８に含まれる構成要素は例であり、伝送技術を用いてアクセス可能な他の構成要素も伝送インターフェース周辺機器２１８に含まれ得る。
【0020】
ＴＴＤＭ２１６は、構成要素間の通信のためのプロキシとして機能し得る。例えば、ＣＰＵコア２０４の第１のセットのＣＰＵコアなどの構成要素が、ＰＣＩｅインターフェース２２０及び２２２及び／又はハイパーリンクインターフェース２２４及び２２６を介して結合されるセンサなどの別の構成要素にデータを送信したい場合、ＣＰＵコアは、データを、アドレス情報及び／又はデータをどのように送信するかの指示とともに、ＴＴＤＭ２１６にマップされたメモリ領域に書き込み得る（２４０）。ＴＴＤＭ２１６は、アドレス情報及び／又はデータをどのように送信するかの指示に基づいて、用いる適切な伝送技術を判定し得る。場合によっては、データをどのように送信するかに関するポリシーが、事前に構成され得る。この例において、ＴＴＤＭ２１６は、例えばアドレス情報に基づいて、データが、ＰＣＩｅインターフェース２２０及び２２２並びにハイパーリンクインターフェース２２４及び２２６を介して結合される構成要素を意図したものであると判定し得る。ＴＴＤＭ２１６は、例えば、データをどのように送信するかの指示、ＰＣＩｅインターフェース２２０及び２２２及び／又はハイパーリンクインターフェース２２４及び２２６、並びにＴＴＤＭ２１６の構成に基づいて、どのインターフェースを用いるかを判定し得る。次いで、ＴＴＤＭ２１６は、判定されたインターフェースと互換性のあるフォーマットにデータを変換する。例えば、ＴＴＤＭ２１６が第２のＰＣＩｅインターフェース２２２を介してデータを送信すると判定した場合、ＴＴＤＭ２１６は、データをＰＣＩｅと互換性のあるフォーマットに変換し得る。同様に、ＴＴＤＭ２１６が、ＰＣＩｅインターフェースとハイパーリンクインターフェースとの両方を介してデータを送信すると判定した場合、ＴＴＤＭ２１６は、データをＰＣＩｅと互換性のあるフォーマットに変換し得、データのコピーをハイパーリンクと互換性のあるフォーマットに変換し得る。次いで、ＴＴＤＭ２１６は、判定されたインターフェースを介してデータを送信する（２４２）。ＰＣＩｅインターフェース２２０及び２２２及び／又はハイパーリンクインターフェース２２４などの一つ又は複数のインターフェースを介して、応答２４４がＴＴＤＭ２１６によって受信され得る。次いで、ＴＴＤＭ２１６は、この応答をＣＰＵコアに転送し得る（２４６）。
【0021】
この例におけるＳｏＣ２０２は、ＳｏＣ２０２がしばしば利用可能な、接続性、サービス、及び／又はインターフェースを提供する標準周辺機器２２８のセットも含み得る。この例では、標準周辺機器２２８のセットは、ユニバーサルシリアルバス（ＵＳＢ）２３０、マルチメディアカード（ＭＭＣ）２３２、ディスプレイ２３４接続性、並びに、例えばＧＰＵ又は他の画像処理ハードウェアを介するグラフィック動作２３６を含む。場合によっては、標準周辺機器２２８のセットは、伝送インターフェースに結合され得、伝送インターフェースによってアクセス可能な構成要素を含み得る。標準周辺機器２２８のこのような構成要素は、ＴＴＤＭ２１６を介してプロセッサコアなどの他の構成要素とのトランザクションを開始し得、それに参加し得る。
【0022】
図３Ａ～図３Ｄは、本記載の態様に従った、ＴＴＤＭに対する例示の動作モードを図示するブロック図である。ＴＴＤＭは、データを送信及び受信するための複数の動作モードをサポートし得る場合がある。場合によっては、ＴＴＤＭは、或る動作モードで動作するように事前構成され得、又は、ＴＴＤＭに対する動作モードが構成可能であり得る。例えば、ＴＴＤＭは、ＴＴＤＭのメモリマップされた領域のどのサブ領域においてメモリ動作が受信されるかに基づいて、サポートされている複数の動作モード間で切り替える。図３Ａにおいて、ＴＴＤＭ３０２が、負荷均衡モードで動作するように構成され得る。この負荷均衡モードにおいて、ＴＴＤＭ３０２は、構成要素３０４から入力データを受けとり得る。次いで、ＴＴＤＭ３０２は、どの伝送技術３０６を用いるかを判定し得る。この判定は、例えば、伝送技術３０６にかかる負荷量に基づき得る。例えば、ＴＴＤＭ３０２は、様々な伝送技術３０６上で受け取るデータ量を追跡し得、次いで、伝送されている量がより少ないデータに関連する伝送技術を用いるように判定する。伝送技術にかかる負荷量は、直接測定されるのではなく、推定され得る場合がある。例えば、ＴＴＤＭ３０２は、パターン又はローテーションに基づいて、伝送技術３０６のうちのどの伝送技術を用いるかを判定し得る。ＴＴＤＭ３０２は、第１の伝送技術に関する第１のデータセット、第２の伝送技術に関する第２のデータセットなどを送信し得る。場合によっては、ＴＴＤＭ３０２は、構成要素３０４から受け取るデータを複数のデータセットに分割し得、これらのデータセットを異なる伝送技術を介して送信し得る。ＴＴＤＭ３０２は、データと送信されたデータセットとをどのように組み合せるかについての指示を含み得る。第２のＴＴＤＭ（図示せず）が、ターゲット構成要素（例えば、遠隔構成要素）にデータを転送する前に、データをどのように結合するかについての指示に基づいて、分割されたデータセットを受け取り、組み合わせ得る。
【0023】
図３Ｂにおいて、ＴＴＤＭ３０２は、規制された帯域幅モードで動作するように構成され得る。この規制された帯域幅モードにおいて、ＴＴＤＭ３０２は、周辺機器３１２からデータを受信し得る。このデータはクレデンシャル（credential）指示３１４を含み得る。ＴＴＤＭ３０２は、クレデンシャル指示３１４に基づいて、データをターゲット構成要素３１６に送信する伝送技術を優先順位付け及び／又は判定し得る。一例として、データは、そのデータに関連する優先順位を示すクレデンシャル指示３１４を含み得る。次いで、より高い優先順位のクレデンシャルに関連するデータが、より低い優先順位のクレデンシャルに関連するデータの前に、その伝送技術を用いてＴＴＤＭ３０２によって送信され得る。別の例として、複数の伝送技術がある場合、ＴＴＤＭ３０２は、優先順位の低いクレデンシャルに関連するデータと比較して優先順位の高いクレデンシャルに関連するデータを、異なる伝送技術を介して送信し得、そのため、サービス品質の差動的な取り扱いを提供する助けとなる。複数の伝送技術があるさらに別の例として、ＴＴＤＭ３０２は、安全性の低いクレデンシャルに関連するデータと比較して安全性の高いクレデンシャルに関連するデータを、異なる伝送技術を介して送信し得る。
【0024】
図３Ｃにおいて、ＴＴＤＭ３０２は、任意の受け取った応答モードで動作するように構成され得る。この任意の受け取った応答モードにおいて、ＴＴＤＭ３０２は、ターゲット構成要素に送信するために構成要素３２２からデータを受け取り得る。次いで、ＴＴＤＭ３０２は、第１の伝送技術３２４及び第２の伝送技術３２６を含む複数の伝送技術を介して、データの複数のコピーを送信し得る。この例では、データのコピーが第１の伝送技術３２４及び第２の伝送技術３２６を介して送信される。ターゲット構成要素（図示せず）のＴＴＤＭが、送信されたデータの一つ又は複数のコピーを受け取り得、そのデータをターゲット構成要素に転送し得る。ターゲット構成要素は、次いで、ターゲット構成要素のＴＴＤＭを介して構成要素３２２に応答を送信し得る。ターゲット構成要素のＴＴＤＭは、一つ又は複数の伝送技術を用い得る。場合によっては、応答は、データの送信に用いられたのと同じ伝送技術を用いて、又はデータの送信に用いられたのと同じ数の伝送技術を用いて送信され得る。応答は、一つ又は複数の伝送技術の異なるセットを用いて送信され得る場合もある。
【0025】
この例において、応答は、データの送信に用いられたのと同じ伝送技術、例えば、第１の伝送技術３２４、及び第２の伝送技術３２６、を介して送信され得る。この例に示すように、幾つかの理由により、第２の伝送技術３２６を介して応答が受信されない。例えば、第２の伝送技術３２６がターゲット構成要素のＴＴＤＭへのデータの送信に失敗した場合、又は、第２の伝送技術３２６がＴＴＤＭ３０２への応答の送信に失敗した場合、応答が受信されないことがある。いずれの受け取った応答モードでも、何らかの応答が受信される場合、ＴＴＤＭ３０２は、構成要素３２２への応答の送信に進み得る。複数の応答が受信される場合、ＴＴＤＭ３０２は、第１の受け取った応答を構成要素３２２に送信し得、その後受け取る応答を破棄する場合がある。ＴＴＤＭ３０２が第２の伝送技術３２６による応答を予想しており、時間枠内に応答を受け取らない場合、ＴＴＤＭ３０２は、第２の伝送技術３２６が失敗した旨の指示を送信し得、例えばそれにより警告を発する場合がある。この例における複数の伝送技術３２４は、ＴＴＤＭ３０２に結合されるすべての伝送技術よりも少ないことがある。
【0026】
データは、ターゲット構成要素からのデータ及び／又はターゲット構成要素のためのデータの要求を指し得、応答は、ターゲット構成要素から要求されるデータ、エラーメッセージ、及び／又は、確認応答を指し得る。
【0027】
図３Ｄにおいて、ＴＴＤＭ３０２が、ベストオブＮ応答モードで動作するように構成され得る。構成要素３３２から第１の伝送技術３３４及び第２の伝送技術３３６によるＴＴＤＭ３０２を介するデータの初期の送信、並びにターゲット構成要素（図示せず）による、そのターゲット構成要素の関連するＴＴＤＭを介する応答が、任意の受け取った応答モードに関して上述したものと実質的に同様であり得る。この例において、応答は、データの送信に用いられたのと同じ伝送技術、例えば、第１の伝送技術３３４及び第２の伝送技術３３６、を介して送信され得る。この例に示すように、幾つかの理由により、第２の伝送技術３３６を介して応答は破損しない。例えば、静電気放電、放射線誘発エラー、ビットフリップなどにより、応答が破損し得る。
【0028】
ベストオブＮ応答モードにおいて、ＴＴＤＭ３０２は、伝送技術から受け取った応答を比較する比較器論理３２８を含み得る。比較器論理３２８は、受け取った応答を比較して、どの応答が最もよく受け取った応答であるかを判定し得る。例えば、ＴＴＤＭ３０２が３つの伝送技術から応答を受け取り、それらの応答のうちの２つが一致する場合、ＴＴＤＭ３０２は、一致する応答のうちの一つを構成要素３３２に送信するように進み得る。同数の不一致応答が存在する場合、比較器論理３３８は、エラーを検出し得、是正措置を講じ得る。この例において、比較器論理３３８は、第１の伝送技術３３４を介して受け取った応答を、第２の伝送技術３３６を介して受け取った破損した応答と比較し得、これら２つの応答が異なっていると判定し得、送信にエラーがあったことを示す。次いで、ＴＴＤＭ３０２は、再送信を要求することによるなどの是正措置を講じるか、又はエラーが検出された旨の指示を送信し得る。例えば、上記の例の破損した応答の代わりに、第１の伝送技術３３４を介して応答が受け取らされ、第２の伝送技術３３６を介して応答が受け取られない場合、ＴＴＤＭ３０２は、受け取った応答と比較する応答がなかったので、応答を構成要素３３２に送信するように進み得る。
【0029】
図４は、本記載の態様に従った、送信動作モードにおけるＴＴＤＭ４５０のブロック図４００である。図４において、送信動作の間用いられるＴＴＤＭ４５０の部分が示されており、ＴＴＤＭが、図４のＴＴＤＭ４５０及び図６のＴＴＤＭ６５０の両方において図示される部分を含み得る。図示されるように、ＴＴＤＭ４５０は、要求側構成要素（例えば、ローカル構成要素）に結合され得る構成要素ポート４０２を含む。構成要素ポート４０２はトランザクション追跡モジュール４０４に結合され、トランザクション追跡モジュール４０４は、追跡ホワイトボード４０６及び入出力（Ｉ／Ｏ）バッファ４０８を含む。追跡ホワイトボード４０６は、ＴＴＤＭ４５０の未処理トランザクションのリストを維持し得、ターゲット構成要素からの応答に対してターゲット構成要素に送信されたトランザクションを記録する。Ｉ／Ｏバッファ４０８は、ターゲット構成要素から読み出されターゲット構成要素に書き込まれるデータを格納し得る。
【0030】
構成要素ポート４０２は、クレデンシャル情報などの入力情報を他の構成要素に渡す助けとなるため、分配モジュール４１２などの他の構成要素にも結合され得る。トランザクション追跡モジュール４０４は、トランザクションマッピングテーブル４１０、分配モジュール４１２、及び応答ハンドラモジュール４１４に結合される。トランザクションマッピングテーブル４１０は、構成ポート４１６からの構成入力に結合され、それを受け取る。トランザクションマッピングテーブル４１０は、トランザクションを追跡する助けとなり、構成要素ポート４０２からターゲット構成要素アドレス空間へのマップされたメモリアドレス間のマッピングを含み得る。構成ポート４１６は、ＴＴＤＭ４５０について制御及びステータス情報を格納するように構成される制御及びステータスメモリマップされたレジスタ４１８のセットにも結合される。トランザクションマッピングテーブル４１０は、動作モードを管理する助けとなるよう、制御及びステータスメモリマップされたレジスタ４１８のセットに結合され、それにアクセスし得る。
【0031】
分配モジュール４１２は、トランザクション生成モジュール４２０、タイムアウトハンドラモジュール４２２、及び負荷均衡モジュール４２４を含み得る。分配モジュール４１２は、ＴＴＤＭ４５０の動作モードを管理するための構成可能なポリシーエンジンとして機能し得る。タイムアウトハンドラモジュール４２２は、未処理トランザクションがタイムアウトしたかどうかを追跡するためのタイムアウト状態機械を実装し得る。負荷均衡モジュール４２４は、複数の伝送技術にわたってトランザクションを均衡させる助けとなり得、クレジットに基づく負荷均衡、伝送技術に基づくレート制限、又はデータに関連するクレデンシャルによって判定されるデータのタイプに基づくレート制限を管理する助けとなるように構成され得る。分配モジュール４１２及び応答ハンドラモジュール４１４は、伝送ポート４２６に結合され得る。伝送ポート４２６は、一つ又は複数の伝送技術（図示せず）に結合され得る。
【0032】
ＴＴＤＭ４５０は、構成ポート４１６を介して構成され得る。構成ポート４１６は、構成メモリ領域への書込みが構成ポート４１６に入力されるように、構成メモリ領域にマップされ得る。場合によっては、構成メモリ領域は、入出力動作のために用いられ得るＴＴＤＭ４５０のマップされたメモリ領域とは別のメモリアドレスを有する。
【0033】
場合によっては、ＴＴＤＭ４５０のマップされたメモリ領域は、様々な機能に対応し得る２つ又はそれ以上のサブ領域を含み得る。例えば、サブ領域が、ＴＴＤＭ４５０の異なる動作モードに対応し得る。例えば、一つのサブ領域へのデータの書込みが、書き込まれたデータを負荷均衡モードを介して送信する旨の指示に対応し得、別のサブ領域へのデータの書込みが、書き込まれたデータをベストオブＮ応答モードを介して送信する旨の指示に対応し得る。トランザクションマッピングテーブル４１０は、これらのサブ領域からの入力、及びターゲット構成要素に送られる要求のマッピングを追跡する助けとなり得る。
【0034】
一例として、ターゲット構成要素の特定の位置Ａにデータを書き込むための書込み要求｛ＷＲ、Ａ｝が、構成要素ポート４０２上でＴＴＤＭ４５０のマップされたメモリ範囲の或るメモリサブ範囲において受信され得る。この書込み要求は、トランザクション追跡モジュール４０４の追跡ホワイトボード４０６に記録され得、分配モジュール４１２に送信され得る。トランザクション追跡モジュール４０４はまた、トランザクションマッピングテーブル４１０に書込み要求が受信されるメモリサブ範囲を送信し得る（４２８）。次いで、トランザクションマッピングテーブル４１０は、書込み要求が受信されたメモリサブ範囲に対応する動作モードを判定し得る。トランザクションマッピングテーブル４１０は、動作モードの指示をトランザクション生成器４２０に送信し得る。指示された動作モードに基づいて、トランザクション生成器は、書込み要求を一つ又は複数の伝送技術と互換性のあるフォーマットにアドレス指定及び変換し得、一つ又は複数の伝送技術に出力するため、変換された書込み要求を伝送ポート４２６に送り得る。一例として、書込み要求のコピーが２つの伝送技術を介して送信されることを動作モードが示している場合、トランザクション生成器４２０は、書込み要求の２つのコピーを生成し、アドレス指定された伝送技術に出力するため、書込み要求のこれら２つのコピーを伝送ポート４２６に送信し得る（４３０）。書込み要求の第１のコピー｛Ｗｒ，Ａ１｝が、２つの伝送技術のうちの第１の伝送技術にアドレス指定（Ａ１）され得る。書込み要求の第２のコピー｛Ｗｒ，Ａ２｝が、２つの伝送技術のうちの第２の伝送技術にアドレス指定（Ａ２）され得る。追跡ホワイトボードは、アドレスＡに対する書込み要求が、第１の伝送技術の第１のアドレスＡ１に対して送られ、第２の伝送技術のアドレスＡ２に対して送られ、これらの要求が両方とも保留中であること（例えば、［Ａ，｛Ａ１，ｐｅｎｄ｝，｛Ａ２，ｐｅｎｄ｝］）を示すように更新され得る（４３２）。
【0035】
この例を続けると、ターゲット構成要素は、書込み要求を実施し得、第１の伝送技術｛ＲｅｓｐＷＲ，Ａ１｝及び第２の伝送技術｛ＲｅｓｐＷＲ，Ａ２｝を介して応答を送信し得る。これらの応答は、伝送ポート４２６において受信され得、応答ハンドラ４１４に送信され得る（４３４）。応答ハンドラ４１４は、ＴＴＤＭ４５０の動作モードに基づいて応答を記録し得る。この例において、ＴＴＤＭ４５０は、任意の一つの応答動作モードにあり得、第１の伝送技術又は第２の伝送技術のいずれかを介して応答が受信されると、応答ハンドラ４１４は、その応答をＩ／Ｏバッファ４０８に格納し得る。追跡ホワイトボード４０６は、書込み要求について応答が受信されたことを示すように更新され得る。例えば、応答が第１の伝送技術を介して受信されたが、第２の伝送技術によって受信されていない場合、追跡ホワイトボード４０６は、［Ａ，｛Ａ１，ｒｅｃｅｉｖｅｄ｝，｛Ａ２，ｐｅｎｄ｝］として更新され得る。場合によっては、追跡ホワイトボード４０６は、トランザクションに関連する動作モードに関する情報を記録し得る。この情報は、要求側構成要素への応答はいつ適切であるか（たとえば、単一の応答を受信されるとき、Ｎ個の応答のうち最良のものが判定されるときなど）、及び、構成要素ポート４０２による出力のために送信される応答（４３６）を判定するために用いられ得る。
【0036】
図５は、本記載の態様に従った、トランザクションマッピングテーブルを図示する表５００である。トランザクションマッピングテーブルは、トランザクション追跡モジュールに含まれ得、トランザクションマッピングテーブルは、メモリマップされた領域の或るサブ領域をＴＴＤＭの或る動作モードにマッピングする。図示するように、トランザクションマッピングテーブルは、ＴＴＤＭによってサポートされる動作モードに対応する複数の領域１、２、．．．Ｎを定義する情報を含み得る。各サブ領域は、ベースメモリアドレス、サブ領域のサイズ、その領域に対応する動作モード、及び、その動作モードに関連する任意のパラメータに関連し得る。場合によっては、ＴＴＤＭによってサポートされる動作モードは、事前定義され得、位置、サイズ、或るサブ領域に関連する動作モードなどの動作モードの態様が、例えば、構成ポートを介して受信された構成情報によって、構成され得る。
【0037】
図６は、本記載の態様に従った、受信動作モードにおけるＴＴＤＭ６５０のブロック図６００である。図６において、受信動作の間用いられるＴＴＤＭ６５０の部分が示されており、ＴＴＤＭが、図４のＴＴＤＭ４５０及び図６のＴＴＤＭ６５０の両方において図示される部分を含み得る。図示するように、ＴＴＤＭ６５０は、要求側構成要素（例えば、遠隔構成要素）への一つ又は複数の伝送技術（図示せず）に結合され得る伝送ポート６０２を含む。ＴＴＤＭ４５０と同様に、ＴＴＤＭ６５０についても、伝送ポート６０２はトランザクション追跡モジュール６０４に結合され、トランザクション追跡モジュール６０４は、追跡ホワイトボード６０６及び入出力（Ｉ／Ｏ）バッファ６０８を含む。追跡ホワイトボード６０６は、ＴＴＤＭ６５０の未処理トランザクションのリストを維持し得、ターゲット構成要素からの応答に対してターゲット構成要素に送信されるトランザクションを記録する。Ｉ／Ｏバッファ６０８は、ターゲット構成要素から読み出されターゲット構成要素に書き込まれるデータを格納し得る。
【0038】
トランザクション追跡モジュール６０４は、トランザクションマッピングテーブル６１０、分配モジュール６１２、及び応答生成モジュール６１４に結合される。トランザクションマッピングテーブル６１０は、構成ポート６１６からの構成入力に結合され、それを受け取る。トランザクションマッピングテーブル６１０は、トランザクションを追跡する助けとなり、伝送ポート６０２を介して供給元構成要素から受信される入力と構成要素アドレス空間との間のマッピングを含み得る。構成ポート６１６は、ＴＴＤＭ６５０についての制御及びステータス情報を格納するように構成される制御及びステータスメモリマップされたレジスタ６１８のセットにも結合される。トランザクションマッピングテーブル６１０は、制御及びステータスメモリマップされたレジスタ６１８のセットに結合され、それにアクセスして、動作モードを管理する助けとなる。分配モジュール６１２は、トランザクション生成モジュール６２０及びタイムアウトハンドラモジュール６２２を含み得る。分配モジュール６１２は、ターゲット構成要素のマップされたターゲットメモリ領域へのローカルトランザクションを生成するプロキシとして機能し得る。タイムアウトハンドラモジュール６２２は、未処理トランザクションがタイムアウトしたかどうかを追跡するためのタイムアウト状態機械を実装し得る。分配モジュール６１２は、構成要素ポート６２６に結合され得、構成要素ポート６２６は、ターゲット構成要素（例えば、ローカル構成要素）に結合され得る。構成要素ポート６２６は、トランザクション追跡モジュール６０４に結合され得、トランザクション追跡モジュール６０４は応答生成器６１４に結合され得る。応答生成器６１４は、伝送ポート６０２に結合され得る。応答生成器６１４は、供給元構成要素への応答を生成するための状態機械実装を含み得、ターゲットＴＴＤＭ６５０側の構成可能な動作モードを実装し得る。
【0039】
書込み要求が受信されるときのターゲットＴＴＤＭ６５０の動作を追跡すると、伝送ポート６０２において、ＴＴＤＭ ＱＥ０２などの供給元ＴＴＤＭからＮ個の書込み要求が受信され得る。ＴＴＤＭ ＱＥ０２及び図ＱＥに関して記載した前の例を継続すると、書込み要求の２つのコピー｛Ｗｒ，Ａ１｝及び｛Ｗｒ，Ａ２｝が、それぞれ第１の伝送技術及び第２の伝送技術を介して伝送ポート６０２において受信され得る。書込み要求は、書込み要求が受信された供給元伝送技術（例えば、｛Ｗｒ，Ａ，Ｓｒｃ＿Ａ１｝、｛Ｗｒ，Ａ，Ｓｒｃ＿Ａ２｝）の指示とともに、トランザクション追跡モジュール６０４に渡され得る。追跡ホワイトボード６０６は、アドレスＡに対する書込み要求が第１の伝送技術のアドレスＡ１で受信され、第２の伝送技術のアドレスＡ２でも受信されたことと、書込み要求のステータスとを（例えば、［Ａ，｛ＳＲＣ＿Ａ１，ｒｅｃｅｉｖｅｄ｝，［ＳＲＣ＿Ａ２，ｒｅｃｅｉｖｅｄ｝］）記録するように更新され得る。受信された書込み要求のアドレスＡは、トランザクションマッピングテーブル６１０に送られ得、そこで書込み要求のアドレスは、ターゲット構成要素の対応するアドレスに変換され得る。この変換されたアドレスは、構成要素ポート６２６においてターゲット構成要素に出力するための適切な書込み要求（例えば、｛Ｗｒ，Ａ｝）を生成するために、トランザクション生成モジュール６２０に入力され得る。複数の書込み要求が同じアドレスに対して受信される場合、トランザクション生成モジュール６２０は、複数の書込み要求をターゲット構成要素に対する単一の書込み要求にマージし得る。例えば、トランザクション生成モジュール６２０は、ターゲット構成要素に送られる未処理要求を追跡し得る。
【0040】
ターゲット構成要素は、書込み要求に応答して、構成要素ポート６２６においてＴＴＤＭ６５０に入力される単一の応答（例えば、Ｒｅｓｐ｛Ｗｒ，Ａ｝）を出力し得る。この応答は、構成要素ポート６２６からトランザクション追跡モジュール６０４に入力され得る。追跡ホワイトボードは、ターゲット構成要素からの応答が受信されたこと（例えば、［Ａ，｛ＳＲＣ＿Ａ１，ｒｅｓｐ．｝，｛ＳＲＣ＿Ａ２，ｒｅｃｅｉｖｅｄ｝］）を示すように更新され得る。場合によっては、トランザクション追跡モジュール６０４が、既に完了した書込み要求に関連する書込み要求の別のコピーを別の伝送技術などから受け取る場合、トランザクション追跡モジュール６０４は、この書込み要求のコピーを破棄し得る。トランザクション追跡モジュール６０４は、書込み要求への応答、及び書込み要求への応答を送るために用いられる伝送技術の指示（例えば、Ｒｅｓｐ｛Ｗｒ，Ａ１｝，Ｒｅｓｐ｛Ｗｒ，Ａ２｝）を応答生成器６１４に出力し得る。場合によって、応答生成器６１４に対する出力が、Ｉ／Ｏバッファ６０８にバッファリングされ得る。例えば、応答生成器６１４が送るべき応答をキューに入れているか又は応答生成器６１４がビジーである場合、書込み要求への応答は一時的にバッファリングされ得る。場合によって、この指示は、書込み要求が受信された伝送技術に基づき得る。次いで、応答生成器６１４は、対応する伝送技術に対する書込み要求のコピーを生成し得、書込み要求を伝送ポート６０２に出力して適切な伝送技術に出力し得る。
【0041】
図７は、本記載の態様に従った、ＴＴＤＭ間のデータフローを図示するブロック図７００である。図７００は、要求側ＴＴＤＭ７０２からターゲットＴＴＤＭ７０４へのメモリ読出し要求のためのデータフローを図示する。要求側ＴＴＤＭ７０２は、ターゲット構成要素のためのアドレスＡに対する要求側構成要素（図示せず）から読出し要求７０６（例えば、｛Ｒｄ，Ａ｝）を受け取り得る。読出し要求７０６の受け取った後、トランザクション追跡モジュール７１０の追跡ホワイトボード７０８が更新され得る。追跡ホワイトボード７０８は、読出し要求の読出しアドレス（例えば、Ａｄｄｒ）、並びに、異なる伝送技術を介して送られ得る読出し要求のコピー（Ｒ１，Ｒ２）のためのアドレス情報（例えば、ａｄｄｒ）及び要求ステータス（例えば、ｓｔａｔｕｓ）を含む情報を記録し得る。この例において、アドレスＡに対する読出し要求の２つのコピーが、第１の伝送技術のためのアドレス空間に対応するアドレスＡ１と、第２の伝送技術のためのアドレス空間に対応するアドレスＡ２とに変換され得る。追跡ホワイトボード７０８は、読出し要求が、いずれも保留中である、Ａ１に対する読出し要求のコピー及びＡ２に対する読出し要求のコピーに関連すること（例えば、［Ａ，｛Ａ１，ｐｅｎｄ｝，｛Ａ２，ｐｅｎｄ｝］）を記録し得る。読出し要求に対応するエントリが追跡ホワイトボード７０８のどこに位置するかを識別するために、追跡ホワイトボード７０８の書き戻し指標が用いられ得る。トランザクション追跡モジュール７１０は、読出し要求のコピーへの応答を格納するために、受信バッファ７５２（例えば、Ｉ／Ｏバッファ）に空間を割り当てることもできる（７５０）。受信バッファ７５２は、読出し要求が送信されたアドレス、応答のための第１のファーストインファーストアウトバッファ空間（ＦＩＦＯ）に対するポインタ、及び追跡ホワイトボード７０８指標に対する書き戻しポインタも含み得る。読出し要求の２つのコピー（例えば、｛Ｒｄ，Ａ１｝及び｛Ｒｄ，Ａ２｝）は、第１の伝送技術７１２（例えば、Ａ１）及び第２の伝送技術７１４（例えば、Ａ２）に対応するマップされたメモリアドレスの出力ポートに配置され得、対応する伝送技術でターゲットＴＴＤＭ７０４に送信され得る（７１６Ａ及び７１６Ｂ）。
【0042】
ターゲットＴＴＤＭ７０４において、読出し要求のコピーは、伝送技術にマップされたアドレスの入力ポートにおいて受信され得る。この例において、読出し要求の第１のコピーが、第１の伝送技術７１８にマップされたアドレスＡ１において受信され得、読出し要求の第２のコピーが、第２の伝送技術７２０に対応するアドレスＡ２において受信され得る。受信された読出し要求は、読出し要求が受信された伝送技術（例えば、Ｓｒｃ＿Ａ１及びＳｒｃ＿Ａ２）を示す供給元指示とともに、ターゲットＴＴＤＭ７０４のトランザクション追跡モジュール７２２に入力され得る。ターゲットＴＴＤＭ７０４の追跡ホワイトボード７２４は、受信された読出し要求に関する情報により更新され得る。追跡ホワイトボード７２４は、読出し要求のアドレス（例えば、Ａｄｄｒ）、並びに、読出し要求の受信されたコピーについてのアドレス情報（例えば、ＳＲＣ１－ａｄｄｒ、ＳＲＣ２－ａｄｄｒ）及び対応する要求ステータスを記録し得る。この例において、追跡ホワイトボード７２４は、アドレスＡへの読出し要求があることを示すエントリ［Ａ，｛ＳＲＣ＿Ａ１，ｒｅｃｖｄ｝、｛ＳＲＣ＿Ａ２，ｒｅｓｐｏｎｄｅｄ｝］を有し、このエントリは、この要求の第１のコピーが第１の伝送技術に対応するアドレスＡ１において受信され、この要求の第２のコピーが第２の伝送技術に対応するアドレスＡ２において受信され、この構成要素からの応答が受信されたことを示す。例えば、伝送技術同士が同期していないことがあり、幾つかの要求が他の要求より先に到着し得る。場合によって、或る伝送技術に関するメッセージが、他の構成要素（図示せず）を介して中継され得る。読出し要求のコピーに対してなんの応答も受信されていないことを追跡ホワイトボード７２４が示す場合、アドレスＡに対する単一の読出し要求７２８（例えば、｛Ｒｄ，Ａ｝）がターゲット構成要素に送られ得る。
【0043】
トランザクション追跡モジュール７２２は、構成要素からの読出し要求への応答を受け取るために、送信バッファ７２６内に空間を割り当てることもできる。送信バッファ７２６は、読出し要求のアドレスＡ、応答データを格納するためのＦＩＦＯ空間に対するポインタ、及び追跡ホワイトボード７２４指標に対するポインタを含み得る。送信バッファ７２６は、ターゲット構成要素から単一の応答が予期されるように割り当てられた単一空間を有し得る。
【0044】
次いで、ターゲット構成要素は、トランザクション追跡モジュール７２２に渡される応答７３０（例えば、Ｒｅｓｐ｛Ｒｄ，Ａ｝）をターゲットＴＴＤＭ７０４に送り得る。この応答は、送信バッファ７２６に格納され得、追跡ホワイトボード７２４は、応答が受信されたことを示すように更新され得る。次いで、トランザクション追跡モジュール７２２は、応答のコピーを、要求が受信された伝送技術を介して生成させ送り得る。この例において、追跡ホワイトボード７２４は、読出し要求の供給元が、第１の伝送技術に対応するアドレスＡ１、及び第２の伝送技術に対応するアドレスＡ２だったことを示すので、応答の２つのコピー（例えば、Ｒｅｓｐ｛Ｒｄ，Ａ１｝及びＲｅｓｐ｛Ｒｄ，Ａ２｝）が生成され得、第１の伝送技術のためのアドレス空間に対応するアドレスＡ１及び第２の伝送技術のためのアドレス空間に対応するアドレスＡ２に送信され得る（７３２Ａ及び７３２Ｂ）。これらのコピーは、第１の伝送技術７１８（例えばＡ１）及び第２の伝送技術７２０（例えばＡ２）に対応するマップされたメモリアドレスの出力ポートに配置され得、対応する伝送技術を介して要求側ＴＴＤＭ７０２に送信され得る（７３４Ａ及び７３４Ｂ）。
【0045】
要求側ＴＴＤＭ７０２において、応答のコピーは、伝送技術にマップされたアドレスの入力ポートにおいて受信され得る。この例において、読出し要求の第１のコピーが、第１の伝送技術７１２にマップされたアドレスＡ１において受信され得、読出し要求の第２のコピーが、第２の伝送技術７１４に対応するアドレスＡ２において受信され得る。受信された応答（例えば、Ｒｅｓｐ｛Ｒｄ，Ｓｒｃ＿Ａ１｝及びＲｅｓｐ｛Ｒｄ，Ｓｒｃ＿Ａ２｝）は、応答が受信された伝送技術（例えば、Ｓｒｃ＿Ａ１及びＳｒｃ＿Ａ２）を示す供給元指示とともに、供給元ＴＴＤＭ７０２のトランザクション追跡モジュール７１０に入力され得る（７３６Ａ及び７３５Ｂ）。トランザクション追跡モジュール７１０は、受け取った応答が読出し要求に関連する動作モード（例えば、任意の受け取った応答モード、ベストオブＮ応答モードなど）を満たすと判定し得る。次いで、トランザクション追跡モジュール７１０は、受け取った応答（例えば、Ｒｅｓｐ｛Ｒｄ，Ａ｝）のコピーを選択し得、受け取った応答を、要求側構成要素への出力７３８のため出力ポート上に配置し得る。
【0046】
図示するように、フェイルセーフドメイン７４０が、要求側ＴＴＤＭ７０２及びターゲットＴＴＤＭ７０４によって定義され得、ここで、単一の要求が複数の独立した要求に変換されて、ターゲット構成要素に要求を送信し、逆に供給元構成要素に応答を送信する際のエラーに対する、或るレベルの冗長性が提供され得る。
【0047】
図８は、本記載の態様に従った、データを送信するための技法を図示するフローチャート８００である。場合により、この技術は、電子デバイス及び／又は回路によって実施され得る。場合により、この技法を実施するための命令は、フラッシュストレージ、磁気ディスク、光メディア、電気的にプログラム可能な読出し専用メモリ（ＥＰＲＯＭ）、電気的に消去可能なプログラマブル読出し専用メモリ（ＥＥＰＲＯＭ）などの半導体ベースのメモリデバイスなど、非一時的なコンピュータ可読媒体に格納され得る。ブロック８０２において、第２の構成要素に送信するためのマップされた入力メモリアドレスに関連する第１のデータが、第１の構成要素からマップされた入力メモリアドレスを介して受信される。例えば、ローカル構成要素は、遠隔構成要素（例えば、ターゲット構成要素）への送信ためのデータをＴＴＤＭのマップされたメモリ位置に送り得る。ＴＴＤＭは、メモリマップされた入力メモリアドレスを介してデータを受け取り得る。場合により、ＴＴＤＭは、データを受け取り、動作モードを判定し得る。場合により、動作モードは、データが受信されたマップされたメモリ入力メモリアドレスのメモリレンジに基づいて判定され得る。ブロック８０４において、第１のデータの少なくとも第１の部分が、第１の伝送インターフェースを介して、第２の構成要素に送信される。場合により、ＴＴＤＭは、判定された動作モードを適用してデータを送信し得る。例えば、ＴＴＤＭは、複数の伝送インターフェースを介して複数の伝送技術に結合され得る。ＴＴＤＭは、判定された動作モードに基づいて、複数の伝送技術のうちのどの伝送技術を用いてデータを送信するかを判定し得る。例えば、どの伝送技術を用いるかは、伝送技術にかかる負荷量、データに関連するクレデンシャル、及び／又は、複数の伝送技術を用いるべきであるとの指示に基づいて判定し得る。ブロック８０６において、第２の構成要素への送信のステータスが記録され得る。例えば、遠隔構成要素への未処理送信のステータスがＴＴＤＭによって記録され得る。ブロック８０８において、送信に対する応答が、第２の構成要素から受信される。例えば、応答は、伝送技術の一つ又は複数を介して受信され得る。ブロック８１０において、応答は、記録された送信に対応すると判定される。例えば、応答は、対応する要求の指示を含み得、ＴＴＤＭは、応答を対応する記録された要求にマップし得、追跡情報を更新し得る。ブロック８１２において、応答は、第１の構成要素に提供される。例えば、応答の内容をローカル構成要素に出力するため、応答の内容が、マップされたメモリ領域の一部に書き込まれ得る。
【0048】
場合により、別の電子デバイス及び／又は回路が、送信されたデータを受け取るための技法を実施し得る。この技法を実施するための命令は、非一時的なコンピュータ可読媒体に格納される場合がある。この技法は、第１の伝送インターフェースを介して遠隔構成要素から第１のメッセージを受け取ることを含み得る。例えば、ＴＴＤＭが、或る伝送技術を介して遠隔構成要素からデータを受け取り得る。場合により、構成要素は、第２の伝送インターフェースに結合され得、構成要素はさらに、第２の伝送インターフェースから第２のデータを受け取り得る。受け取った第２のデータは、第１のメッセージと関連し得る。例えば、第１のデータ及び第２のデータはいずれも、ターゲット構成要素のための示されたアドレスを含み得、第１のデータ及び第２のデータは、単一の要求にマージされ得る。幾つかの例において、第１のメッセージと第２のメッセージを比較して、第１のメッセージ及び第２のメッセージが異なると判定され得る。次いで、エラーが検出された旨の指示が出力され得る。
【0049】
この技法はまた、第１のメッセージをローカル構成要素に出力することを含み得る。例えば、ＴＴＤＭは、メッセージをローカル構成要素に出力し得る。ＴＴＤＭは、メッセージのステータスを判定する助けとするためにメッセージを記録し得る。出力することは、メモリマップされたポートを介して成され得る。場合により、メモリマップされたポートは、メモリマップされた領域として表され得る。この技法は、ローカル構成要素からの応答を受け取ることも含み得る。例えば、ローカル構成要素が、メッセージを受信し得、そのメッセージへの応答をＴＴＤＭに送信し得る。この技法はまた、受信された応答が遠隔構成要素からの第１のメッセージに対応すると判定することを含み得る。例えば、応答は、その応答が対応するメッセージの指示を含み得、ＴＴＤＭは、メッセージの記録を更新し得る。場合により、応答は、メモリマップされた入力メモリアドレスを介して受信され得る。場合によって、ＴＴＤＭは、応答を受信し得、動作モードを判定し得る。場合により、動作モードは、応答が受信されたマップされたメモリ入力メモリアドレスのメモリレンジに基づいて判定され得る。この技法はまた、応答の少なくとも第１の部分を、第１の伝送インターフェースを介して遠隔構成要素に出力することを含み得る。例えば、ＴＴＤＭは、遠隔ＴＴＤＭに送信するため伝送技術に応答の一部を出力し得る。場合により、ＴＴＤＭは、判定された動作モードを適用して応答を送信し得る。例えば、ＴＴＤＭは、複数の伝送インターフェースを介して複数の伝送技術に結合され得る。ＴＴＤＭは、判定された動作モードに基づいて、複数の伝送技術のうちのどの伝送技術を用いて応答を送信するかを判定し得る。
【0050】
本記載において、「結合する」という用語は、本記載と矛盾しない機能的関係を可能にする、接続、通信、又は信号経路を包含し得る。例えば、デバイスＡが、或る動作を実施するためにデバイスＢを制御するための信号を生成する場合、（ａ）第１の例において、デバイスＡが直接接続によってデバイスＢに結合され、或いは、（ｂ）第２の例において、デバイスＡは、介在する構成要素Ｃを介してデバイスＢに結合され、この場合、介在する構成要素Ｃは、デバイスＡによって生成される制御信号を介してデバイスＢがデバイスＡによって制御されるように、デバイスＡとデバイスＢとの間の機能的関係を変更させない。
【0051】
特許請求の範囲内で、記載した実施例における改変が可能であり、他の実施例が可能である。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】