特表 2024-513734 入出力デバイスによってアクセス可能なメモリのページの移行

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-27

(54)【発明の名称】入出力デバイスによってアクセス可能なメモリのページの移行

(51)【国際特許分類】

   G06F 12/1081 20160101AFI20240319BHJP

   G06F 12/1009 20160101ALI20240319BHJP

   G06F 12/1027 20160101ALI20240319BHJP

【ＦＩ】

G06F12/1081

G06F12/1009

G06F12/1027

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023557728

(86)(22)【出願日】2022-03-18

(85)【翻訳文提出日】2023-10-20

(86)【国際出願番号】 IB2022052503

(87)【国際公開番号】W WO2022200962

(87)【国際公開日】2022-09-29

(31)【優先権主張番号】17/211,036

(32)【優先日】2021-03-24

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＶＥＲＩＬＯＧ

(71)【出願人】

【識別番号】508301087

【氏名又は名称】エーティーアイ・テクノロジーズ・ユーエルシー

【氏名又は名称原語表記】ＡＴＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＵＬＣ

【住所又は居所原語表記】Ｏｎｅ Ｃｏｍｍｅｒｃｅ Ｖａｌｌｅｙ Ｄｒｉｖｅ Ｅａｓｔ， Ｍａｒｋｈａｍ， Ｏｎｔａｒｉｏ， Ｌ３Ｔ ７Ｘ６ Ｃａｎａｄａ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】フィリップ ン

(72)【発明者】

【氏名】ニッポン ラヴァル

【テーマコード（参考）】

5B205

【Ｆターム（参考）】

5B205KK14

5B205MM36

5B205MM51

5B205PP28

5B205RR05

(57)【要約】

電子デバイスは、メモリと、ソフトウェアエンティティを実行するプロセッサと、ページ移行エンジン（ＰＭＥ）と、入出力メモリ管理ユニット（ＩＯＭＭＵ）と、を含む。ソフトウェアエンティティ及びＰＭＥは、メモリ内で少なくとも１つのＩＯデバイスによってアクセス可能なメモリのページを移行する準備を行うための動作を実行し、ソフトウェアエンティティ及びＰＭＥは、実行されている動作に基づいて、メモリのページのページテーブルエントリ内の移行状態情報と、メモリのページを移行することに関与するリバースマップテーブル（ＲＭＴ）エントリ内の情報を設定する。ＩＯＭＭＵは、ページテーブルエントリ内の移行状態情報及びＲＭＴエントリ内の情報に基づいて、ページテーブルエントリの情報の使用を制御し、メモリのページのメモリアクセスの実行を制御する。ＰＭＥは、メモリのページを移行する準備を行うための動作を完了すると、メモリのページを移行する。
【選択図】図８

【特許請求の範囲】

【請求項1】

電子デバイスであって、
メモリと、
入出力メモリ管理ユニット（ＩＯＭＭＵ）と、
ソフトウェアエンティティを実行するプロセッサと、
ページ移行エンジンと、を備え、
前記ソフトウェアエンティティ及び前記ページ移行エンジンは、少なくとも１つのＩＯデバイスによってアクセス可能なメモリのページを前記メモリ内で移行する準備を行うための動作を実行するように構成されており、
前記ソフトウェアエンティティ及び前記ページ移行エンジンは、実行されている前記動作に基づいて、前記メモリのページに関するページテーブルエントリ内の移行状態情報と、前記メモリのページを移行することに関与するリバースマップテーブル（ＲＭＴ）エントリ内の情報と、を設定し、
前記ＩＯＭＭＵは、前記ページテーブルエントリ内の前記移行状態情報及び前記ＲＭＴエントリ内の情報に基づいて、前記ページテーブルエントリの情報の使用を制御し、前記メモリのページのメモリアクセスの実行を制御するように構成されている、
電子デバイス。

【請求項2】

前記メモリのページを移行することに関与する前記ＲＭＴエントリは、
前記メモリのページが配置される前記メモリ内のソース位置と、
前記メモリのページが移行される前記メモリ内の宛先位置に関するＲＭＴエントリと、を含む、
請求項１の電子デバイス。

【請求項3】

前記ページ移行エンジンは、前記ＲＭＴエントリ内の情報を設定する場合に、
実行されている前記動作に基づいて、前記ＲＭＴエントリの各々のＲＭＴ移行状態情報及びロックインジケータを設定するように構成されている、
請求項１の電子デバイス。

【請求項4】

前記ソフトウェアエンティティ及び前記ページ移行エンジンは、前記ページテーブルエントリ内の移行状態情報及び前記ＲＭＴエントリ内の情報を設定する場合に、
前記ソフトウェアエンティティ及び前記ページ移行エンジンが、前記移行状態情報及び／又は前記ＲＭＴエントリ内の情報を所定の値に設定するように構成されており、
前記所定の値は、前記ＩＯＭＭＵによって読み取られた場合に、
前記ページテーブルエントリの情報のコピーを前記ＩＯＭＭＵ内のキャッシュに記憶しないことによって、及び、前記ページテーブルエントリの情報のコピーを、少なくとも１つのＩＯデバイス内のキャッシュに記憶されるように前記少なくとも１つのＩＯデバイスに提供しないことによって、
前記ページテーブルエントリの情報の使用を前記ＩＯＭＭＵに制御させる、
請求項１の電子デバイス。

【請求項5】

前記ソフトウェアエンティティ及び前記ページ移行エンジンは、前記メモリのページを移行する準備を行うための前記動作を実行する場合に、
前記ソフトウェアエンティティが、前記少なくとも１つのＩＯデバイス内のキャッシュ内の前記ページテーブルエントリの情報の既存のコピーを無効化し、
前記ページ移行エンジンが、前記ＩＯＭＭＵ内のキャッシュ内の前記ページテーブルエントリの情報の既存のコピーを無効化するように構成されている、
請求項４の電子デバイス。

【請求項6】

前記ページ移行エンジンは、前記ページテーブルエントリ内の移行状態情報及び前記ＲＭＴエントリ内の情報を設定する場合に、
前記移行状態情報及び前記ＲＭＴエントリ内の情報を第１の値に設定するように構成されており、
前記第１の値は、前記ＩＯＭＭＵによって読み取られた場合に、
前記メモリのページへの第１のタイプの新たに遭遇したメモリアクセスをストールさせるが、前記メモリのページへの前記第１のタイプ及び第２のタイプの既存のメモリアクセスと、前記第２のタイプの新たに遭遇したメモリアクセスと、が進行するのを許可することによって、
前記メモリのページのメモリアクセスの実行を前記ＩＯＭＭＵに制御させる、
請求項１の電子デバイス。

【請求項7】

前記ページ移行エンジンは、前記ページテーブルエントリ内の移行状態情報及び前記ＲＭＴエントリ内の情報を設定する場合に、
前記移行状態情報及び前記ＲＭＴエントリ内の情報を第２の値に設定するように構成されており、
前記第２の値は、前記ＩＯＭＭＵによって読み取られた場合に、
前記メモリのページへの前記第１のタイプ及び前記第２のタイプの両方の新たに遭遇したメモリアクセスをストールさせるが、前記メモリのページへの前記第１のタイプ及び前記第２のタイプの既存のメモリアクセスが完了するのを許可することによって、
前記メモリのページのメモリアクセスの実行を前記ＩＯＭＭＵに制御させる、
請求項６の電子デバイス。

【請求項8】

前記ページ移行エンジンは、前記メモリのページを移行する準備を行うための前記動作を実行する場合に、
ストールされていない前記メモリのページへの前記第１のタイプ及び前記第２のタイプのメモリアクセスが、前記メモリのページを移行する前に完了するのを確実にするように構成されている、
請求項７の電子デバイス。

【請求項9】

前記ページ移行エンジンは、前記メモリのページを移行するための動作を実行するように構成されており、
前記動作は、
前記メモリのページを前記メモリ内の第１の位置から第２の位置に移動させることと、
前記移動が完了した後に、
前記メモリのページが前記メモリ内の前記第２の位置に記憶されているものとして識別されるように、前記ページテーブルエントリ内の情報を更新することと、
前記移行状態情報及び前記ＲＭＴエントリ内の情報を所定の値に設定することであって、前記所定の値は、前記ＩＯＭＭＵによって読み取られた場合に、前記ページテーブルエントリの情報を通常どおり使用して、前記メモリのページのメモリアクセスを通常どおりに実行することを前記ＩＯＭＭＵに再開させる、ことと、を含む、
請求項１の電子デバイス。

【請求項10】

前記ＲＭＴエントリは、前記メモリのページが配置される前記メモリ内のソース位置に関するＲＭＴエントリと、前記メモリのページが移行される前記メモリ内の宛先位置に関するＲＭＴエントリと、を含み、
前記ページ移行エンジンは、前記ＲＭＴエントリに前記情報を設定する場合に、
前記宛先位置に関するＲＭＴエントリ内の指定された情報を、前記ソース位置に関するＲＭＴエントリから取得された前記指定された情報のコピーで上書きし、
前記ソース位置に関するＲＭＴエントリから前記指定された情報を除去するように構成されている、
請求項９の電子デバイス。

【請求項11】

電子デバイス内のメモリ内のメモリのページを移行するための方法であって、
少なくとも１つのＩＯデバイスによってアクセス可能なメモリのページを前記メモリ内で移行する準備を行うための動作を実行する場合に、実行されている前記動作に基づいて、前記メモリのページに関するページテーブルエントリ内の移行状態情報と、前記メモリのページを移行することに関与するリバースマップテーブル（ＲＭＴ）エントリ内の情報と、を設定することと、
前記ページテーブルエントリ内の前記移行状態情報及び前記ＲＭＴエントリ内の情報に基づいて、前記ページテーブルエントリの情報の使用及び前記メモリのページのメモリアクセスの実行を制御することと、を含む、
方法。

【請求項12】

前記メモリのページを移行することに関与する前記ＲＭＴエントリは、
前記メモリのページが配置される前記メモリ内の第１の位置と、
前記メモリのページが移行される前記メモリ内の第２の位置に関するＲＭＴエントリと、を含む、
請求項１１の方法。

【請求項13】

前記ＲＭＴエントリ内の情報を設定する場合に、
実行されている前記動作に基づいて、前記ＲＭＴエントリの各々のＲＭＴ移行状態情報及び／又はロックインジケータを設定することを含む、
請求項１１の方法。

【請求項14】

前記ページテーブルエントリ内の移行状態情報及び前記ＲＭＴエントリ内の情報を設定することは、
前記移行状態情報及び／又は前記ＲＭＴエントリ内の情報を所定の値に設定することを含み、
前記所定の値は、前記ＩＯＭＭＵによって読み取られた場合に、
前記ページテーブルエントリの情報のコピーを前記ＩＯＭＭＵ内のキャッシュに記憶しないことによって、及び、前記ページテーブルエントリの情報のコピーを、少なくとも１つのＩＯデバイス内のキャッシュに記憶されるように前記少なくとも１つのＩＯデバイスに提供しないことによって、
前記ページテーブルエントリの情報の使用を前記ＩＯＭＭＵに制御させる、
請求項１１の方法。

【請求項15】

前記メモリのページを移行する準備を行うことは、
前記少なくとも１つのＩＯデバイス内のキャッシュ内の前記ページテーブルエントリの情報の既存のコピーを無効化することと、
前記ＩＯＭＭＵ内のキャッシュ内の前記ページテーブルエントリの情報の既存のコピーを無効化することと、を含む、
請求項１４の方法。

【請求項16】

前記ページテーブルエントリ内の移行状態情報及び前記ＲＭＴエントリ内の情報を設定することは、
前記移行状態情報及び前記ＲＭＴエントリ内の情報を第１の値に設定することを含み、
前記第１の値は、前記ＩＯＭＭＵによって読み取られた場合に、
前記メモリのページへの第１のタイプの新たに遭遇したメモリアクセスをストールさせるが、前記メモリのページへの前記第１のタイプ及び第２のタイプの既存のメモリアクセスと、前記第２のタイプの新たに遭遇したメモリアクセスと、が進行するのを許可することによって、
前記メモリのページのメモリアクセスの実行を前記ＩＯＭＭＵに制御させる、
請求項１１の方法。

【請求項17】

前記ページテーブルエントリ内の移行状態情報及び前記ＲＭＴエントリ内の情報を設定することは、
前記移行状態情報及び前記ＲＭＴエントリ内の情報を第２の値に設定することを含み、
前記第２の値は、前記ＩＯＭＭＵによって読み取られた場合に、
前記メモリのページへの前記第１のタイプ及び前記第２のタイプの両方の新たに遭遇したメモリアクセスをストールさせるが、前記メモリのページへの前記第１のタイプ及び前記第２のタイプの既存のメモリアクセスが完了するのを許可することによって、
前記メモリのページのメモリアクセスの実行を前記ＩＯＭＭＵに制御させる、
請求項１６の方法。

【請求項18】

前記メモリのページを移行する準備を行うことは、
ストールされていない前記メモリのページへの前記第１のタイプ及び前記第２のタイプのメモリアクセスが、前記メモリのページを移行する前に完了するのを確実にすることを含む、
請求項１７の方法。

【請求項19】

前記メモリのページを移行するための動作を実行することを含み、
前記動作は、
前記メモリのページを前記メモリ内の第１の位置から第２の位置に移動させることと、
前記移動が完了した後に、
前記メモリのページが前記メモリ内の前記第２の位置に記憶されているものとして識別されるように、前記ページテーブルエントリ内の情報を更新することと、
前記移行状態情報及び前記ＲＭＴエントリ内の情報を所定の値に設定することであって、前記所定の値は、前記ＩＯＭＭＵによって読み取られた場合に、前記ページテーブルエントリの情報を通常どおり使用して、前記メモリのページのメモリアクセスを通常どおりに実行することを前記ＩＯＭＭＵに再開させる、ことと、を含む、
請求項１１の方法。

【請求項20】

前記ＲＭＴエントリは、前記メモリのページが配置される前記メモリ内のソース位置に関するＲＭＴエントリと、前記メモリのページが移行される前記メモリ内の宛先位置に関するＲＭＴエントリと、を含み、
前記方法は、
前記ＲＭＴエントリに前記情報を設定する場合に、
前記宛先位置に関するＲＭＴエントリ内の指定された情報を、前記ソース位置に関するＲＭＴエントリから取得された前記指定された情報のコピーで上書きすることと、
前記ソース位置に関するＲＭＴエントリから前記指定された情報を除去することと、を含む、
請求項１９の方法。

【請求項21】

電子デバイスであって、
メモリと、
プロセッサと、
ページ移行エンジンと、を備え、
前記ページ移行エンジンは、前記メモリ内のメモリのページを移行する準備を行い、移行するための動作を実行するように構成されており、
前記ページ移行エンジンは、実行されている前記動作に基づいて、前記メモリのページを移行することに関与するリバースマップテーブル（ＲＭＴ）エントリ内のロックインジケータを設定するように構成されており、
前記プロセッサは、前記ＲＭＴエントリ内の前記ロックインジケータに基づいて、前記メモリのページのメモリアクセスの実行を制御するように構成されている、
電子デバイス。

【請求項22】

前記プロセッサは、ソフトウェアエンティティを実行し、
前記ソフトウェアエンティティ又は前記ページ移行エンジンは、前記ページ移行エンジンが前記メモリ内の前記メモリのページを移行する準備及び移行のための動作を実行する間に、前記メモリのページが前記メモリ内に存在しないものとして識別されるように、前記メモリのページに関するページテーブルエントリを設定し、
前記プロセッサは、前記メモリのページが存在しないものとして識別されることに基づいて、前記メモリのページのメモリアクセスの実行及び／又は前記ページテーブルエントリ内の情報の使用を制御するように構成されている、
請求項２１の電子デバイス。

【発明の詳細な説明】

【背景技術】

【0001】

（関連技術）
いくつかの電子デバイスは、データが記憶されるメモリとともに、計算、制御、メモリアクセス及び他の動作を実行するプロセッサ（例えば、中央演算処理装置等）を含む（ここで、「データ」は、プログラムコード命令、計算動作のための及び計算動作からの入力又は結果データ、定数値等の情報の総称として使用される）。そのような電子デバイスの多くは、ネットワークインターフェースデバイス、ディスクコントローラ等の入出力（input-output、ＩＯ）デバイスも含む。ＩＯデバイスは、様々な動作を実行するためにプロセッサ及びメモリと相互作用し得る。例えば、ネットワークインターフェースデバイスは、ネットワークを介して受信されたデータをメモリに記憶し、次いで、メモリに記憶されたデータが処理を待っていることをプロセッサにシグナリングし得る。

【0002】

場合によっては、電子デバイス内のメモリに記憶されたデータは、データへのアクセスが非効率的であるような方法でメモリに記憶され得る。例えば、メモリは、２つの異なるタイプのメモリの組み合わせを使用して実装される場合があり、メモリのタイプのうち一方は、より高速アクセスであるが、より高価なメモリのタイプであり、他方は、より低速アクセスであるが、より安価なメモリのタイプである。頻繁にアクセスされ、優先度が高く及び／又はタイムクリティカルなデータがより低速なタイプのメモリに記憶されるか又はその逆の場合、そのようなメモリにおいて非効率性が生じることがある。別の例として、不均一メモリアクセス（non-uniform memory access、ＮＵＭＡ）電子デバイスのリモートソケット内のメモリの一部等のメモリのリモート部分にデータが記憶されている場合に、非効率性が生じる可能性がある。

【0003】

メモリ内のデータにアクセスする際の非効率性は、電子デバイスの全体的な性能に影響を与え得るため、いくつかの電子デバイスは、データがメモリ内のより適切な位置に記憶されるように、メモリ内のデータを動的に再配置又は「移行」するための移行機構を含む。例えば、メモリ内のデータは、メモリ管理及び移行の目的で、指定されたサイズ（例えば、４ＫｉＢ、２ＭｉＢ等）のデータの連続ブロック又は「メモリのページ」に編成され得る。移行機構は、メモリのページのアクセスを監視し、メモリのページのアクセスの指定されたパターン又は特性に基づいて、メモリのページを選択的に移行することができる。例えば、上述した２つの異なるタイプのメモリを有する電子デバイスにおいて、より低速なタイプのメモリに記憶されたメモリのページが十分に頻繁にアクセスされている場合、移行機構は、メモリのページをより低速なタイプのメモリからより高速なタイプのメモリに移行することができる。いくつかの電子デバイスでは、移行機構は、メモリのページを自動的且つ自発的に移行させ、したがって、メモリのページは、メモリのページへのアクセス権を有するアクセスエンティティ（例えば、プロセッサ、ＩＯデバイス等）のそれぞれに移行に関する情報を通信することなく移行され得る。言い換えれば、移行機構は、アクセスエンティティのそれぞれが必ずしも移行の直接の知識を有することなく、移行の承認を与えることなく、及び／又は、移行に関係することなく、メモリのページを「ひそかに」移行する。

【0004】

いくつかの電子デバイスでは、いくつか又は全てのＩＯデバイスは、メモリのページを移行するためのサポートを提供しない。例えば、ＩＯデバイスは、メモリのページが移行される場合にメモリのページが一時的に利用不可能になることが分かった場合に発生し得るフォールト（例えば、ページフォールト等）を処理するためのソフトウェア及び／又はハードウェアサポートを含まない、より古い又はより単純なＩＯデバイスである可能性がある。そのようなＩＯデバイスにとってアクセス可能なメモリのページが移行されることになり、ＩＯデバイスが移行中にメモリのページ又はメモリのページに関連付けられた情報（例えば、アドレス変換情報等）へのアクセスを試みると、ＩＯデバイス及び／又は電子デバイス（例えば、プロセッサ等）内の他の機能ブロック及びデバイスは、クラッシュするか、エラーを経験するか、又は、予期せぬ若しくは望ましくない方法で動作する可能性がある。

【図面の簡単な説明】

【0005】

【図1】いくつかの実施形態による電子デバイスを示すブロック図である。

【図2】いくつかの実施形態によるオペレーティングシステム及び電子デバイス内の機能ブロック及びデバイスを示すブロック図である。

【図3】いくつかの実施形態によるハイパーバイザ及び電子デバイス内の機能ブロック及びデバイスを示すブロック図である。

【図4】いくつかの実施形態によるページテーブルを示すブロック図である。

【図5】いくつかの実施形態によるページテーブルエントリ内のメタデータを示すブロック図である。

【図6】いくつかの実施形態によるリバースマップテーブルを示すブロック図である。

【図7】いくつかの実施形態による移行状態を示す状態図である。

【図8】いくつかの実施形態によるメモリのページを移行するためのプロセスを示すフロー図である。

【発明を実施するための形態】

【0006】

以下の記載は、任意の当業者が記載された実施形態を生成及び使用することを可能にするために提示され、特定の用途及びその要件のコンテキストにおいて提供される。記載された実施形態に対する様々な変更は、当業者には容易に明らかであり、本明細書に記載された一般原理は、他の実施形態及び用途に適用され得る。これにより、記載された実施形態は、示された実施形態に限定されず、本明細書に記載の原理及び特徴と一致する最も広い範囲が与えられるべきである。

【0007】

（用語）
以下の記載では、実施形態を説明するために様々な用語が使用される。以下は、用語のうち何れかの簡略化された一般的な説明である。この用語が明確さ及び簡潔さのために本明細書に記載されない重要な更なる態様を有する場合があり、したがって、説明がこの用語を限定しようとするものではないことに留意されたい。

【0008】

機能ブロック：機能ブロックは、集積回路構成、ディスクリート回路構成等の一組の相互に関連する回路構成を指す。回路構成は、回路構成内の回路要素が少なくとも１つの特性を共有することに「相互に関連している」。例えば、回路は、特定の集積回路チップ、基板、回路基板、又は、その一部に含まれ、その上に製造され、あるいはさもなければ、結合されてもよく、特定の動作（例えば、計算動作、制御動作、記憶動作等）の実行に関与してもよく、共通制御要素及び／又は共通クロックによって制御される等してもよい。機能ブロックの回路は、単一の回路要素（例えば、単一の集積回路論理ゲート又はディスクリート回路要素）から数百万又は数十億個の回路要素（例えば、集積回路メモリ）まで、任意の数の回路要素を有することができる。いくつかの実施形態では、機能ブロックは、プログラムコードを実行することなく動作を実行する回路を使用して「ハードウェアでの」動作を実行する。

【0009】

データ：データは、メモリに記憶され、並びに／又は、計算、制御及び／若しくは他の動作で使用され得る情報を示す総称である。データは、実際のデータ（例えば、計算又は制御動作の結果、処理回路の出力、計算又は制御動作のための入力、変数値、センサ値等）、ファイル、プログラムコード命令、制御値、及び／又は、他の情報等の情報を含む。データは、メモリへのデータのロード、メモリ内のデータの移行等の動作のための上述したタイプの情報のうち１つ以上を含む論理ブロック（例えば、メモリの４ＫｉＢ又は２ＭｉＢページ等）に編成することができる。

【0010】

アクセス：メモリ（例えば、メインメモリ、キャッシュメモリ等）に記憶されたデータとの相互作用に適用されるようなアクセス、すなわち「メモリアクセス」は、データ並びに対応するメタデータ及び／若しくは制御値のために、それらに対して、それらを使用して、及び／又は、それらとともに実行され得る、全ての形態の相互作用を示す。例えば、アクセスとしては、メモリからのデータの読み出し若しくはロード、メモリへのデータの書き込み若しくは記憶、メモリ内のデータの無効化若しくは削除、メモリ内のデータに対するメタデータの読み出し若しくは書き込み、ステータスの変更、コヒーレンシ状態、又は、メモリ内のデータに対する許可等が挙げられ得る。特定のタイプのメモリアクセスが、所定の機能ブロック又はデバイスに対して許容／許可されている場合、データはその所定の機能ブロック又はデバイスにとって「アクセス可能」である。

【0011】

（仮想メモリ）
説明される実施形態では、電子デバイスは、電子デバイス内で実行されるソフトウェアエンティティ（例えば、アプリケーションプログラム、オペレーティングシステム、デバイスドライバ、仮想マシン等）によって、又は、入出力（ＩＯ）デバイス（例えば、ネットワークインターフェースデバイス、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｆａｃｅ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）バスデバイス、ディスクコントローラ等）によってデータアクセスを処理するための仮想メモリ技術を使用する。概して、データがソフトウェアエンティティ又はＩＯデバイスによって最初にアクセスされる場合、データを含む所定のサイズ（例えば、４ＫｉＢ、２ＭｉＢ等）のメモリのブロック又はページが、大容量記憶装置（例えば、ディスクドライブ又は不揮発性半導体メモリ）から電子デバイス内のメモリ（例えば、メインメモリ）内の利用可能な物理位置にコピーされるか、又は、メモリのページがメモリ内に新たに（例えば、計算又は他の動作の結果等を記憶するために）生成される。ソフトウェアエンティティ及びＩＯデバイスがメモリ内のページの物理位置を追跡する必要がないように、電子デバイスが、ソフトウェアエンティティ又はＩＯデバイスのページの物理位置を追跡する。ソフトウェアエンティティ及びＩＯデバイスは、メモリ内のデータの物理位置（又は物理アドレス）に基づくアドレスを使用してメモリにアクセスする代わりに、対応するソフトウェアエンティティ又はＩＯデバイスに固有のローカルアドレス空間である仮想アドレス空間内の「仮想」アドレスを使用してメモリにアクセスする。ソフトウェアエンティティ又はＩＯデバイスの観点から、仮想アドレスは、データがメモリ内に記憶されている実際の物理位置を示し、メモリアクセスは、それに応じて仮想アドレスを使用してソフトウェアエンティティ及びＩＯデバイスによって行われる。しかしながら、仮想アドレスは、データがメモリ内のページに記憶される物理位置の物理アドレスに直接マッピングされない場合がある。ページの物理位置を追跡することの一部として、電子デバイスは、メモリアクセス要求においてソフトウェアエンティティ及びＩＯデバイスによって使用される仮想アドレスを、データが実際に位置する物理アドレスに変換する。次いで、電子デバイスは、物理アドレスを使用して、ソフトウェアエンティティ及びＩＯデバイスのためのメモリアクセスを実行する。

【0012】

上述した仮想アドレスから物理アドレスへの変換を可能にするために、電子デバイスはページテーブルを含む。ページテーブルは、エントリ又は「ページテーブルエントリ」を含む電子デバイスのメモリに記憶されたレコードであり、仮想アドレスから物理アドレスへの変換情報及びメモリに記憶されたデータのページに関する他の情報を有する。言い換えれば、ページテーブルは、メモリ内に存在するデータのページごとに、仮想アドレスと対応する物理アドレスとのマッピングを含む。所定の仮想アドレスでメモリにアクセスする要求をソフトウェアエンティティ又はＩＯデバイスから受信すると、電子デバイスは、ページテーブルウォークを実行することによって、ページテーブルから対応する物理アドレス情報を取得し、ページテーブルウォーク中に、仮想アドレスに関連付けられた物理アドレスを提供するページテーブルエントリについてページテーブルが検索される。例えば、所定の仮想アドレスにおいてメモリにアクセスする要求をオペレーティングシステムから受信すると、電子デバイス内の中央演算処理装置（central processing unit、ＣＰＵ）コア内のメモリ管理ユニット（memory management unit、ＭＭＵ）は、ページテーブルウォークを実行して、ページテーブルから対応する物理アドレス情報を取得し、物理アドレス情報を使用してメモリアクセスを処理し得る。別の例として、所定の仮想アドレスでメモリにアクセスする要求をＩＯデバイスから受信すると、電子デバイス内の入出力メモリ管理ユニット（input-output memory management unit、ＩＯＭＭＵ）は、ページテーブルウォークを実行して、ページテーブルから対応する物理アドレス情報を取得し、物理アドレス情報を使用してメモリアクセスを処理し得る。

【0013】

上述したページテーブルウォークは比較的低速であるため、ページテーブルウォークの実行を回避することが望ましい。したがって、電子デバイスは、ページテーブルウォーク中に取得されたアドレス変換情報（すなわち、ページテーブルエントリに基づく情報）の限られた数のコピーを記憶するために使用されるローカルキャッシュであるトランスレーションルックアサイドバッファ（translation lookaside buffer、ＴＬＢ）を含む。例えば、ＣＰＵは、ソフトウェアエンティティのためのメモリアクセスに使用されるページテーブルエントリに基づく情報のコピー（又はページテーブルエントリ自体のコピー）をローカルに記憶するために使用されるＴＬＢを含み得る。別の例として、ＩＯＭＭＵは、ＩＯデバイスのためのメモリアクセスに使用されるページテーブルエントリに基づく情報のコピー（又はページテーブルエントリ自体のコピー）をローカルに記憶するために使用されるＴＬＢを含み得る。動作中、ＣＰＵコア又はＩＯＭＭＵは、先ず、仮想アドレスから物理アドレスへの変換を実行するために、対応するＴＬＢからキャッシュされたページテーブルエントリを取得しようと試みる。対応するページテーブルエントリのコピーがＴＬＢに存在しない場合（すなわち、「ミス」が発生した場合）、ＣＰＵコア又はＩＯＭＭＵは、所望のページテーブルエントリを取得するためにページテーブルウォークを実行する。次いで、ＣＰＵコア又はＩＯＭＭＵは、取得されたページテーブルエントリのコピーを、後で使用するためにそれぞれのＴＬＢにキャッシュし得る。

【0014】

いくつかの実施形態では、ＩＯＭＭＵ及びＩＯデバイスは、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）アドレス変換サービス（Address Translation Services、ＡＴＳ）等のアドレス変換のための通信プロトコルをサポートする。ＡＴＳの場合、入出力（ＩＯ）デバイスは、それぞれのＩＯデバイスがページテーブルエントリに基づいたコピー情報（又はページテーブルエントリ自体）を記憶するために使用する対応のローカルキャッシュ又は「アドレス変換キャッシュ」（address translation cache、ＡＴＣ）を含み得る。ＩＯデバイスがページテーブルエントリに基づく情報のローカルコピー（又は、より単純には、ページテーブルエントリ全体のコピー）を所望する場合、ＩＯデバイスは、ＩＯＭＭＵからページテーブルエントリに基づく情報を要求する。ＩＯＭＭＵは、ＩＯデバイスが情報を有することを許可されていることを確認し、次いで、ページテーブルエントリに基づく情報をＩＯデバイスに提供する。ＩＯデバイスは、次に、ページテーブルエントリに基づく情報を、後で使用するためにＡＴＣに記憶する。したがって、ＡＴＣを使用すると、ＩＯデバイスは、ＩＯＭＭＵからのページテーブルエントリに基づいて情報を繰り返し要求する必要を回避することができる。いくつかの実施形態では、例えば、「セキュア」ＡＴＳの場合、ＩＯＭＭＵは、ページテーブルエントリからのシステム物理アドレスを要求元ＩＯデバイスに提供せず、代わりにゲスト物理アドレスを提供する。これらの実施形態では、ＩＯＭＭＵは、ゲスト物理アドレスを提供し、ゲスト物理アドレスは、メモリアクセスのためにＩＯＭＭＵによってシステム物理アドレスに変換されなければならず、これは、ＩＯデバイスがメモリに直接（ＩＯＭＭＵによる特定のセキュリティチェックなしに）アクセスするためにＩＯデバイスによって使用され得るシステム物理アドレスをＩＯデバイスに提供することを回避するためである。

【0015】

（仮想マシン及びハイパーバイザ）
いくつかの実施形態では、電子デバイス内のプロセッサは、１つ以上の仮想マシンを実行する。仮想マシンは、ソフトウェアプログラムを実行するためのサポートを提供するために、電子デバイス内のプロセッサ並びに他の機能ブロック及びデバイス（例えば、メモリ、ＩＯデバイス等）をエミュレートするか、又は、別様にそれらとインターフェースするソフトウェアエンティティである。例えば、仮想マシンは、ゲストオペレーティングシステムと呼ばれるオペレーティングシステムの１つ以上のインスタンスを実行するためのサポートを提供し得る。ゲストオペレーティングシステムは、次に、アプリケーション、データベース等の他のソフトウェアプログラムを実行するためのサポートを提供する。

【0016】

いくつかの実施形態では、プロセッサは、ハイパーバイザも実行する。ハイパーバイザは、仮想マシンの実行を制御及び管理するための動作を実行するソフトウェアエンティティである。例えば、ハイパーバイザは、仮想マシンを開始及び初期化し、仮想マシンによる電子デバイス内の機能ブロック及びデバイスのアクセスを制御することを支援し（例えば、メモリ及び／又はＩＯデバイスの何れの領域に仮想マシンがアクセスすることを許容されるかを指示する等）、仮想マシンを終了又は閉鎖する等してもよい。いくつかの実施形態にみられるような仮想マシン及びハイパーバイザの構成を図３に示す。

【0017】

（ページテーブル）
いくつかの実施形態では、電子デバイス内のゲストオペレーティングシステム、ＩＯデバイス、ＩＯＭＭＵ及びハイパーバイザは、メモリアクセスのために仮想メモリ技術を使用する。ゲストオペレーティングシステムの下で実行されるプログラム、ゲストオペレーティングシステム自体及びＩＯデバイスは、メモリアクセスのためにローカルアドレスを使用することができる。例えば、ゲストオペレーティングシステムの下で実行されるプログラムは、ゲスト仮想アドレスを使用してメモリにアクセスすることができ、ＩＯデバイスは、ゲスト物理アドレスを使用してメモリにアクセスすることができる。上述したように、プログラム、ゲストオペレーティングシステム及びＩＯデバイスからのメモリアクセスにおけるローカルアドレスは、データがメモリにおいてアクセスされ得る前に変換されるべきである。例えば、プログラムからのメモリアクセスにおけるゲスト仮想アドレスは、ゲスト物理アドレスに変換することができる。しかしながら、ゲスト物理アドレスは、それ自体が仮想であり、すなわち、メモリ内のデータの編成のゲストオペレーティングシステムのビューであり、したがって、ゲスト物理アドレスは、データがメモリ内に位置するシステム物理アドレスに変換される。別の例として、ＩＯデバイスからのメモリアクセスにおけるゲスト物理アドレスは、データがメモリ内に位置するシステム物理アドレスに変換することができる。

【0018】

プログラム、いくつかの実施形態では、ゲストオペレーティングシステム、及び、ローカルアドレスを使用するＩＯデバイスをサポートするために、電子デバイスは、アドレス変換のための一組のページテーブルを使用する。ページテーブルは、メモリアクセスにおけるゲスト仮想アドレスをプログラムからゲスト物理アドレスに変換するために使用される、各ゲストオペレーティングシステムのためのゲストページテーブルを含む。また、ページテーブルは、ゲストオペレーティングシステムからのメモリアクセスにおけるゲスト物理アドレスをシステム物理アドレスに変換するために使用される、ネストされた（すなわち、ホスト、システム等の）ページテーブルを含む。ページテーブルは、更に、ＩＯデバイスからのメモリアクセスにおけるゲスト物理アドレスをシステム物理アドレスに変換するために使用されるＩＯページテーブルを含む。しかしながら、いくつかの実施形態では、ＩＯページテーブル内の情報は、ネストされたページテーブル内の情報に含まれ／ネストされたページテーブル内の情報と組み合わされ、ネストされたページテーブルは、ゲスト物理アドレスのシステム物理アドレスへの全ての変換のために使用されることに留意されたい。

【0019】

アドレスを変換するための上述したページテーブルの使用の例として、いくつかの実施形態では、ゲストオペレーティングシステムを介してゲスト仮想アドレスを含むプログラムからメモリアクセス要求を受信すると、プロセッサは、変換を実行するためにゲストページテーブル及びネストされたページテーブルを順番に使用する。言い換えれば、プロセッサ（例えば、ゲストオペレーティングシステム）は、先ず、ゲストページテーブルを使用して、ゲスト仮想アドレスをゲスト物理アドレスに変換する。次いで、プロセッサ（例えば、ハイパーバイザ）は、ネストされたページテーブルを使用して、ゲスト物理アドレスをシステム物理アドレスに変換する。システム物理アドレスを取得すると、プロセッサは、そのシステム物理アドレスを用いてメモリアクセスを実行する。また、プロセッサは、システム物理アドレスをプロセッサ内のＴＬＢにキャッシュし得る。

【0020】

アドレスを変換するための上述したページテーブルの使用の別の例として、いくつかの実施形態では、ゲスト物理アドレスを含むメモリアクセス要求をＩＯデバイスから受信すると、ＩＯＭＭＵは、変換を実行するためにＩＯページテーブルを使用する。言い換えれば、ＩＯＭＭＵは、ＩＯページテーブルを使用して、ゲスト物理アドレスをシステム物理アドレスに変換する。システム物理アドレスを取得すると、ＩＯＭＭＵは、そのシステム物理アドレスを用いてメモリアクセスを実行する。また、ＩＯＭＭＵは、システム物理アドレスをＩＯＭＭＵ内のＴＬＢにキャッシュし得る。

【0021】

（リバースマップテーブル）
記載された実施形態では、ハイパーバイザ（並びに／又は、他のソフトウェアエンティティ、機能ブロック及び／若しくはデバイス）は、ネストされたページテーブル内の情報を変更することができる。例えば、ハイパーバイザは、ネストされたページテーブル内のゲスト物理アドレスからシステム物理アドレスへのマッピングを変更することができる。そのような変更は、メモリのページがメモリ内で移動される場合、メモリのページのオーナシップが変更される場合等のように、メモリのページのプロパティが変更される場合に通常であり、必要である。ハイパーバイザは、ネストされたページテーブル内の情報を変更することができるので、ハイパーバイザが、ページテーブルエントリ内の情報を、悪意を持って又は誤って変更した場合、電子デバイスは、意図しない又は予期しない動作を経験することがある。例えば、ハイパーバイザが、ゲストオペレーティングシステムのメモリのページをメモリの悪意のあるページに再マッピングした場合、ハイパーバイザは、ゲストオペレーティングシステムに、望ましくない、場合によっては悪意のあるプログラムコードを実行させることがある。したがって、記載された実施形態は、ネストされたページテーブル内の情報がハイパーバイザによって予期せず又は許容できないほど変更されていないことを保証するための動作を実行する。これらの動作の場合、記載された実施形態は、とりわけ、ハイパーバイザ（及び／又は別のエンティティ）が、ネストされたページテーブル内のゲスト物理アドレスからシステム物理アドレスへの変換を再マッピングしていないことを保証するために、リバースマップテーブル（reverse map table、ＲＭＴ）を使用する。リバースマップテーブルは、とりわけ、何れのエンティティがメモリのページを所有するか（例えば、メモリのページが割り当てられるゲストオペレーティングシステム又はハイパーバイザ）、及び、ゲスト物理アドレスのためのネストされたページテーブルのテーブルウォーク中に取得されたシステム物理アドレスがそのゲスト物理アドレスに割り当てられるかどうかを判定するために使用され得る情報を含むメモリ内のレコードである。言い換えれば、リバースマップテーブルを使用して、メモリ内の所定のページのシステム物理アドレスが、一度に１つのゲスト物理アドレスのみに一致することを保証することができ、これにより、そのようなアドレスの誤った又は悪意のある再マッピングが防止される。リバースマップテーブルの例を図６に示す。

【0022】

（メモリのページの移行）
説明される実施形態では、メモリのページはメモリ内で移行され得る。移行のために、メモリのページはメモリ内で物理的に移動され、その結果、ページは、メモリ内の第１の位置からメモリ内の第２の位置に再配置される。例えば、メモリのページがメモリの８ＫｉＢページであり、最初にアドレスＡ～Ａ＋８ＫｉＢ－１に位置している場合、そのページはアドレスＢ～Ｂ＋８ＫｉＢ－１に移行され得る。いくつかの実施形態では、メモリのページは、メモリのページ及び／又はメモリ自体により適したメモリ内の位置に再配置するために移行することができる。例えば、頻繁にアクセスされる又はより優先度の高いメモリのページは、より遅いアクセス速度を有する第１のタイプのメモリから、より速いアクセス速度を有する第２のタイプのメモリに移行され得るか、又は、その逆であり得る。別の例として、メモリのページは、メモリ内のメモリ回路の消耗を回避するためにメモリ内で移行され得る。更に別の例として、メモリのページは、アクセスされているメモリの他のページのより近くにメモリのページを配置するために、メモリ内で移行され得る。更に別の例として、いくつかの実施形態では、メモリは、不均一メモリアクセス（ＮＵＭＡ）用に構成されており、メモリの複数の部分のそれぞれがそれぞれの処理ノードの近くに配置されており、メモリのページは、ノード内のメモリの部分間で移行され得る。

【0023】

いくつかの実施形態では、メモリのページを移行する決定は、メモリのページが移行される条件を識別する１つ以上の移行規則（すなわち、ガイドライン、規格、閾値等）に基づいて、電子デバイス内のソフトウェアエンティティ及び／又は機能ブロック若しくはデバイスによって行われる。例えば、電子デバイス内のプロセッサによって実行されるオペレーティングシステム又はハイパーバイザは、メモリのページに対して行われるアクセスの頻度又はタイプに基づいて、メモリのページが移行されるべきであることを決定し得る。別の例として、プロセッサ内のメモリ管理ユニット機能ブロックは、メモリのページを求めるメモリアクセス要求において識別された優先度に基づいて、メモリのページがより遅いアクセスメモリからより速いアクセスメモリに移行されるべきであることを決定し得る。

【0024】

プロセッサは、メモリ内のメモリのページを移行させること、すなわち、メモリ内のメモリのページの個々のバイトを物理的に移動させることが可能であるが、プロセッサを使用して移行を実行することは、他の動作（例えば、計算動作、他のタイプのメモリアクセス等）のためによりよく使用されるプロセッサリソースを消費する可能性がある。したがって、いくつかの実施形態では、メモリのページの移行は、プロセッサからページ移行エンジン機能ブロック又はデバイスにオフロードされる。ページ移行エンジンは、メモリのページの識別及びメモリ内の宛先位置が与えられると、メモリのページの移行を実行することができ、実行するように最適化され得る。いくつかの実施形態では、ページ移行エンジンは、メモリ内のメモリのページを物理的に移動させるための動作を実行するダイレクトメモリアクセス（direct memory access、ＤＭＡ）機能ブロックを含む。

【0025】

（概要）
記載された実施形態では、電子デバイスと、プロセッサ及び１つ以上の入出力（ＩＯ）デバイス（ＩＯデバイスとしては、ネットワークインターフェース、ディスクコントローラ、グラフィックス処理ユニット等の電子デバイス内の及び／又はそれに接続される機能ブロック若しくは実際のデバイスが挙げられ得る）と、を含む。また、電子デバイスは、プロセッサ及び／又はＩＯデバイスによる使用のためのデータの記憶に使用されるメモリを含む。電子デバイスは、メモリに記憶されたデータをコピー、移動及び他の方法で処理するための動作を実行する少なくとも１つのページ移行エンジン機能ブロックを更に含む。これらの動作の一部として、ページ移行エンジンは、メモリのページ（例えば、メモリの４ＫｉＢページ）の移行に関連付けられた動作を実行し、これは、移行規則に従ってメモリ内でメモリのページを再配置することを伴う。また、電子デバイスは、ＩＯデバイスによるメモリアクセスを管理する入出力メモリ管理ユニット（ＩＯＭＭＵ）を含む。記載された実施形態では、ＩＯＭＭＵは、移行されるべき又は移行されているメモリのページのＩＯデバイスアクセスを制御し、そのようなメモリのページのＩＯページテーブルエントリからの情報の使用を制御するための動作を実行する。ＩＯＭＭＵによって実行される動作は、ＩＯデバイスが、移行されていたメモリのページにアクセスした（又はメモリの欠落ページに遭遇した）場合、及び／又は、そのようなメモリのページのページテーブルエントリからの不正確な情報を使用した場合に発生し得るエラー又はフォールトを、ＩＯデバイス、より一般的には電子デバイスが経験しないことを保証することを対象とする。

【0026】

記載された実施形態では、移行のために準備されているか又は移行されているメモリのページへのＩＯデバイスによるアクセスを制御するために、２つの異なるレコードがＩＯＭＭＵによって使用される。レコードは、ＩＯページテーブル及びリバースマップテーブル（ＲＭＴ）を含み、その各々は、メモリのページが移行されているかどうか、したがって、メモリのページ及び／又はそれぞれのＩＯページテーブルエントリがアクセスされ得るかどうかを判定するために使用されるそれぞれの情報を含む。ＩＯページテーブル内の情報は、ＩＯページテーブルエントリ内の移行情報を含む。言い換えれば、ＩＯページテーブルエントリは、上述した変換情報及びメタデータとともに、移行状態情報を含む。移行状態情報は、ページテーブルエントリに関連付けられたメモリのページを移行するための準備が行われているか、又は、メモリのページが移行されているか（いないか）の指標を含む。例えば、いくつかの実施形態では、移行状態情報は２ビットを含み、２ビットのそれぞれの可能な組み合わせは、移行状態のセットの中から対応する移行状態を識別する。００によって識別される第１の移行状態、すなわち「非移行」移行状態では、メモリのページは移行されていない。０１及び１０によってそれぞれ識別される第２の移行状態及び第３の移行状態では、メモリのページを移行するためのそれぞれの準備が行われている。１１によって識別される第４の移行状態では、メモリのページを移行するための最終準備が行われているか、又は、メモリのページが移行中である（すなわち、実際にメモリ内で再配置されている）。ＲＭＴ内の情報は、ＲＭＴエントリ内の移行情報及びロックインジケータを含む。言い換えれば、ＲＭＴエントリは、ネストされたページテーブルエントリが再マッピングされたかどうかを判定するための情報とともに、ＲＭＴ移行状態情報及びロックインジケータを含む。ＩＯページテーブル内のページテーブルエントリ内の移行状態情報と同様に、ＲＭＴ移行状態情報は、ページテーブルエントリに関連付けられたメモリのページを移行するための準備が行われているか、又は、メモリのページが移行されているか（いないか）の指標を含む。ロックインジケータは、それぞれのＲＭＴエントリがロックされているかどうかの指標を含む。

【0027】

いくつかの実施形態では、プロセッサは、ページ移行エンジンと組み合わせて、移行のためにメモリのページを準備し、メモリのページの移行を処理するための動作のうち少なくともいくつかを実行するソフトウェアエンティティを実行する。例えば、ソフトウェアエンティティは、ハイパーバイザ、オペレーティングシステム、アプリケーションプログラム等であるか又はそれらを含むことができる。メモリのページを移行するための準備を行うためにソフトウェアエンティティ及び／又はページ移行エンジンによって実行される動作の中には、ＩＯページテーブル内のメモリのページの移行状態情報及び／又はメモリのページの移行に関与するＲＭＴエントリ内の情報を設定するものがある。例えば、電子デバイス内の機能ブロック及びデバイスが上述した移行状態の各々を経て進行すると、ソフトウェアエンティティ又はページ移行エンジンは、それに応じて移行状態情報及び／又はＲＭＴエントリ内の情報を設定することができる。ソフトウェアエンティティ及び／又はページ移行エンジンによって実行される別の動作は、ＩＯＭＭＵ又はＩＯデバイス内のキャッシュに記憶されたページを移行するために、ＩＯページテーブルエントリからの情報の既存のコピーを無効化することである。ページ移行エンジンによって実行される更なる動作は、メモリのページを移行した後に、メモリのページのメモリ内の新しい位置を識別するためにメモリのページのＩＯページテーブルエントリを更新することと、非移行状態を示すためにＩＯページテーブルエントリ内の移行状態情報及びＲＭＴエントリ内の情報を設定することと、である。

【0028】

いくつかの実施形態では、ＩＯＭＭＵは、ＩＯページテーブルエントリ内の移行状態情報及び／又はＲＭＴエントリ内の情報に基づいて、メモリのページ及びＩＯページテーブルエントリに対するアクセス制限を実施する。例えば、メモリのソースページのＩＯページテーブルエントリ内の移行状態情報及び／又はＲＭＴエントリ内の情報が、メモリのページを移行するための準備が実行されているか、又は、メモリのページが移行されていることを示す場合、ＩＯＭＭＵは、ＩＯＭＭＵ自体及びＩＯデバイスがローカルキャッシュ内のＩＯページテーブルエントリからの情報のコピーを記憶又は使用することを防止することができる。別の例として、メモリのソースページのＩＯページテーブルエントリ内の移行情報及び／又はＲＭＴエントリ内の情報が、メモリのページが移行のために準備されているか又は移行されていることを示す場合、ＩＯＭＭＵは、メモリのページのＩＯデバイスアクセスがそれに応じて処理されることを保証することができる。すなわち、ＩＯＭＭＵは、メモリのページが移行される前にメモリのページの既存のメモリアクセスが完了され、メモリのページが移行された後まで、メモリのページの新たに遭遇したメモリアクセスがストールされる（すなわち、保持される、バッファリングされる等）ことを保証し得る。対照的に、メモリのソースページのＩＯページテーブルエントリ内の移行情報及び／又はＲＭＴエントリ内の情報が、メモリのページが非移行状態にある（したがって、移行されていない）ことを示す場合、ＩＯＭＭＵは、メモリのページ及びＩＯページテーブルエントリの通常のアクセスを許容することができる。

【0029】

いくつかの実施形態では、ＩＯデバイスうちいくつか又は全ては、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）アドレス変換サービス等のアドレス変換サービス（ＡＴＳ）をサポートし、アドレス変換サービスは、ＩＯデバイスが、ＩＯＭＭＵから、ＩＯデバイス内のローカルキャッシュ又は「アドレス変換キャッシュ（ＡＴＣ）」内のエントリにローカルにキャッシュされるＩＯページテーブルエントリからの情報を要求することができる規格である。ＩＯページテーブルエントリからの情報のコピーがＩＯデバイス内のキャッシュに記憶されることを防止するための上述した動作の一部として、ＩＯＭＭＵは、移行されるべき又は移行されているメモリのページに関連付けられたＩＯページテーブルエントリからの情報に対するＡＴＳ要求を拒絶／拒否することができる。

【0030】

上述した動作のために、ＩＯＭＭＵは、ＩＯページテーブル及びＲＭＴ内の情報を使用して、メモリのページを移行するためのＩＯデバイスによるメモリアクセス及びＩＯページテーブルアクセスを処理する。しかしながら、メモリのページを移動するための電子デバイス内の他の機能ブロック及びデバイスによるメモリアクセスは、異なる方法で処理することができる。例えば、移行のためにメモリのＩＯデバイスアクセス可能ページを準備する場合、メモリのページは、単に、ネストされたページテーブルにおいて欠落しているものとしてマークすることができる（そして、対応する情報は、プロセッサ内のＴＬＢにおいて無効化される）。プロセッサは（特定のＩＯデバイスとは異なり）、欠落ページを処理するための機構を含むので、プロセッサは、欠落ページを処理することを通常通り進めることになり、次いで、メモリのページが移行され、それに応じてネストされたページテーブルが更新された後、メモリアクセスを継続することになる。加えて、移行の準備をしていない又は移行していないメモリのページ、及び、それらの対応のページテーブルエントリは、ＩＯデバイスにとってアクセス可能である場合であっても、メモリアクセス順序付け規則等が考慮されるが、通常どおりアクセスされ得る。

【0031】

いくつかの実施形態では、ＩＯデバイスアクセス可能ではないが、代わりにプロセッサアクセス可能なだけであるメモリのページを移行する場合、上述した機構のうちのいくつか又は全ては、プロセッサアクセス可能なページを伴う動作のために調整されるが、使用することができる。例えば、いくつかの実施形態では、ソフトウェアエンティティ又はページ移行エンジンは、メモリのページをネストされたページテーブル内に「存在しない」としてマークする（及びプロセッサ内のＴＬＢ内の対応するものを無効にする）ことができる。上述した場合と同様に、プロセッサは、ページフォールト機構を使用してメモリの欠落ページを処理することになる。追加的に又は代替的に、ソフトウェアエンティティ及び／又はページ移行エンジンは、メモリの移行プロセッサ専用ページのＲＭＴエントリをロックすることができ、アクセスするプロセッサは、メモリの移行ページへのアクセスを回避するために、ＲＭＴチェック／検証機構を使用することができる。

【0032】

ＩＯデバイスにとってアクセス可能なメモリのページの移行を処理することによって、説明される実施形態は、それ自体がメモリのページの移行を適切に処理しない可能性があるＩＯデバイスが存在するにもかかわらず、メモリのそのようなページがメモリ内でより自由に移行されることを可能にする。これらのメモリのページを移行することは、メモリのページがメモリ内の望ましい位置にあることを保証するのに役立ち得る。これは、メモリの動作を改善することができ、ひいては、メモリ内のメモリのページを使用するプロセッサ及びＩＯデバイスの動作を改善する。

【0033】

（電子デバイス）
図１は、いくつかの実施形態による電子デバイス１００を示すブロック図を示している。図１に見られるように、電子デバイス１００は、プロセッサ１０２、メモリ１０４、大容量記憶装置１０６、入出力（ＩＯ）デバイス１０８～１１０、入出力（ＩＯ）ハブ１１２、及び、ページ移行エンジン１１４を含む。プロセッサ１０２、メモリ１０４、大容量記憶装置１０６、ＩＯデバイス１０８～１１０、ＩＯハブ１１２、及び、ページ移行エンジン１１４の全ては、「ハードウェア」に、すなわち、対応する集積回路、ディスクリート回路及び／又はデバイスを使用して実装される。例えば、いくつかの実施形態では、プロセッサ１０２、メモリ１０４、大容量記憶装置１０６、ＩＯデバイス１０８～１１０、ＩＯハブ１１２及びページ移行エンジン１１４は、１つ以上の半導体チップ上の集積回路に実装されるか、ディスクリート回路及び／又はデバイスと組み合わせた１つ以上の半導体チップ上の集積回路の組み合わせで実装されるか、又は、ディスクリート回路及び／又はデバイスに実装される。図１において、電子デバイス１００は、様々な図要素がより容易に区別されることを可能にするために部分的に陰影が付けられている。

【0034】

プロセッサ１０２は、電子デバイス１００における計算、メモリアクセス、制御、及び／又は、他の動作を実行する機能ブロックである。プロセッサ１０２はコア１１６～１１８を含み、そのそれぞれは、１つ以上の中央演算処理装置（ＣＰＵ）コア、グラフィックス処理ユニット（graphics processing unit、ＧＰＵ）コア、埋め込みプロセッサ、特定用途向け集積回路（application specific integrated circuit、ＡＳＩＣ）、及び／又は、他の計算機能ブロックを含む。

【0035】

プロセッサ１０２は、様々な動作を実行するためにコア１１６～１１８によって使用され得るデータのコピーを記憶するために使用される機能ブロックである、キャッシュメモリ、すなわち「キャッシュ」を含む。図１に見られるように、プロセッサ１０２内のキャッシュは、コア１１６～１１８内にそれぞれ一次（Ｌ１）キャッシュ１２０～１２２（Ｌ１ １２０及びＬ１ １２２）を含む。Ｌ１キャッシュ１２０～１２２の各々は、データを記憶するためのメモリ回路と、メモリ回路に記憶されたデータのアクセスを処理するための制御回路と、を含む。また、プロセッサ１０２は、共有二次（Ｌ２）キャッシュ１２４及び三次（Ｌ３）キャッシュ１２６を含み、これらはそれぞれ、データを記憶するためのメモリ回路及びメモリ回路に記憶されたデータのアクセスを処理するための制御回路を含む。

【0036】

プロセッサ１０２は、電子デバイス１００においてセキュリティ関連動作を実行するために使用される機能ブロックであるプラットフォームセキュリティプロセッサ（platform security processor、ＰＳＰ）１２８を含む。例えば、いくつかの実施形態では、ＰＳＰ１２８は、ＣＰＵコア、ＡＳＩＣ及び／又はマイクロコントローラを含む。ＰＳＰ１２８は、プロセッサ１０２及び／又はプロセッサ１０２によって実行されるソフトウェアエンティティ内の他の機能ブロック及びデバイスの指定された悪意のある又は誤った挙動に対して安全であるように設計された回路を含む。したがって、ＰＳＰ１２８は、そのような挙動の影響を受けやすい他の機能ブロック、デバイス、及び／又はソフトウェアエンティティの動作を安全にするために使用され得る。言い換えれば、ＰＳＰ１２８は、電子デバイス１００において信頼できる実行環境を有効にすることに関連付けられた動作を実行し得る。この目的のために、ＰＳＰ１２８は、暗号化／復号（例えば、鍵生成、データの暗号化／復号等）、ハードウェア及び／又はソフトウェアエンティティの登録及び／又は認証、アクセス許可検証等のための動作を実行し得る。いくつかの実施形態では、ＰＳＰ１２８は、ＩＯデバイス１０８～１１０にアクセス可能なページの移行を処理するために、本明細書に記載される動作のうち少なくともいくつかを実行する。例えば、ソフトウェアエンティティは、メモリのページを移行するための要求をＰＳＰ１２８に通信してもよく、次いで、後続の処理のためにメモリのページを移行する要求をページ移行エンジン１１４に転送する前に、メモリのページの移行が許可されていること（すなわち、ソフトウェアエンティティがメモリの特定のページをメモリ内の宛先位置に移動することが許容されていること等）を検証する。

【0037】

メモリ１０４は、電子デバイス１００内の他の機能ブロックのためのデータを記憶するために使用される機能ブロックである。例えば、いくつかの実施形態では、メモリ１０４は、電子デバイス１００内の「メイン」メモリである。メモリ１０４は、データを記憶するためのメモリ回路、及び、メモリ回路に記憶されたデータのアクセスを処理するための回路を含む。

【0038】

いくつかの実施形態では、メモリ１０４は、メモリ１０４内のアドレス指定可能な位置のセットの異なる部分がそれぞれのタイプのメモリにあるように配置された２つ以上の異なるタイプのメモリを含む。例えば、いくつかの実施形態では、アドレス指定可能な位置の半分は、第１のタイプのメモリ内にあり、したがって、第１のタイプのメモリ回路を使用して実装され、アドレス指定可能な位置の半分は、第２のタイプのメモリ内にあり、したがって、第２のタイプのメモリ回路を使用して実装される。２つのタイプのメモリの使用は、メモリのタイプ１３０及びメモリのタイプ１３２によって図１に示されている。例えば、メモリのタイプ１３０は、第５世代ダブルデータレート同期ダイナミックランダムアクセスメモリ（fifth generation double data rate synchronous dynamic random access memory、ＤＤＲ５ ＤＲＡＭ）又は別のタイプのメモリであってもよく、メモリのタイプ１３２は、３Ｄクロスポイント（３Ｄ ＸＰｏｉｎｔ）メモリ又は別のタイプのメモリであってもよい。メモリの各タイプは、それぞれのメモリ特性を有する。例えば、メモリ特性としては、アクセス速度／待ち時間、アクセス帯域幅、データ保護／検証／誤り訂正、信頼性／平均故障間隔、電力消費、発熱、データアドレス指定可能性（例えば、バイト又はブロックアドレス指定可能性）、データ互換性／仕様、金銭的コスト、設計複雑性等のうちいくつか又は全てが挙げられ得る。

【0039】

大容量記憶装置１０６は、電子デバイス１００内の他の機能ブロック及びデバイスによって使用されるデータを記憶する機能ブロック及び／又はデバイスである。例えば、大容量記憶装置１０６は、半導体メモリ、ディスクドライブ、光学ドライブ等であるか、又は、それらを含み得る。大容量記憶装置１０６は、大容量記憶装置１０６のための電力が遮断されている（又は別様に低減されている）にもかかわらず、記憶されたデータを保持する回路及び／又はデバイスを含み、したがって、データのための不揮発性「長期」記憶装置として機能する。実行時に（すなわち、電子デバイス１００が動作する場合に）、データのコピーが大容量記憶装置１０６から取得され、電子デバイス１００内の機能ブロックによる後続のアクセスのために揮発性メモリ１０４（及び場合によっては１つ以上のキャッシュ）に記憶される。例えば、データは、所定のサイズ（例えば、４ＫｉＢ、２ＭｉＢ、１ＧｉＢ等）のブロック又はページ単位で、及び、メモリ１０４内に記憶されたページ、すなわち「メモリのページ」単位で、大容量記憶装置１０６から取得／読み取られてもよい。加えて、電子デバイス１００内の他の機能ブロック及びデバイスによって生成されるメモリのページは、（例えば、計算結果、ファイル、構成値等を記憶するために）メモリ１０４内に記憶され、最終的に大容量記憶装置１０６に書き出され得る。メモリのページは、メモリ１０４に記憶されている間、メモリのページ及び／又はその中のデータに対するアクセス規則及び許可に従って、他の機能ブロック及びデバイスに対してアクセス可能であり得る。

【0040】

プロセッサ１０２に戻ると、メモリ管理ユニット（ＭＭＵ）１３４は、メモリアクセス要求及びページテーブルからの情報の要求を処理する機能ブロックである。データがプロセッサ１０２内の機能ブロックによってアクセスされる場合、機能ブロックは、メモリアクセス要求をＭＭＵ１３４に送信する。例えば、コア１１６によって実行されているソフトウェアエンティティ（例えば、プログラム、オペレーティングシステム等）は、コア１１６内の処理回路内のロード／ストアユニットが、（例えば、データのロード又はストア等のための）メモリアクセス要求をＭＭＵ１３４に送信するようにし得る。次いで、ＭＭＵ１３４は、メモリアクセス要求を満たす又は解決するために、対応するメモリアクセス要求をＬ２キャッシュ１２４、Ｌ３キャッシュ１２６及びメモリ１０４のうち１つ以上に送信する。例えば、データがロードされる場合、ＭＭＵ１３４は、Ｌ２キャッシュ１２４、Ｌ３キャッシュ１２６又はメモリ１０４からデータを取得し、要求側の機能ブロックにデータを転送し得る。これは、データがメモリ１０４内にまだ存在しない場合に、大容量記憶装置１０６からメモリ１０４へのデータを含む１つ以上のメモリのページをロードすることを意味し得る。

【0041】

ＭＭＵ１３４は、ページテーブルウォークを介してページテーブルからアドレス変換情報及び他の情報を取得することに関する動作を実行する機能ブロックであるテーブルウォーカ（table walker、ＴＷ）１３６を含む。例えば、上記により詳細に記載されるように、いくつかの実施形態では、電子デバイス１００は、仮想メモリを使用して、ソフトウェアエンティティ（例えば、コア１１６～１１８によって実行される）が、物理アドレスに変換される仮想アドレスを使用してメモリにアクセスすることを可能にする。仮想アドレスを有するソフトウェアエンティティからメモリアクセス要求を受信すると、テーブルウォーカ１３６は、仮想アドレスを、データがメモリ１０４内に位置するページの物理アドレスに変換するためのページテーブルウォーク動作を実行する。ページテーブルウォーク動作中に、テーブルウォーカ１３６は、ページテーブルエントリ及び／又は他のレコードをチェックして、それぞれのメモリアクセスを要求している機能ブロック及び／又はソフトウェアエンティティがそのようなアクセスを実行することを許可されていること、すなわち、物理アドレスにおいてメモリにアクセスすることを許容されていること等、並びに、変換に使用されるページテーブル及び他のレコードが改ざんされていないか又は許されないほど変更されていないことを保証し得る。いくつかの実施形態では、テーブルウォーカ１３６は、ページの移行を処理するために、本明細書に記載される動作の一部として、ページテーブルエントリ内の移行状態情報をチェックする。

【0042】

いくつかの実施形態では、テーブルウォーカ１３６は、アドレス変換を実行するために２つの個別のページテーブルを使用する。これらの実施形態のうちいくつかでは、２つのページテーブルは、ゲストページテーブル１４８及びネストされたページテーブル１５０を含む。ゲストページテーブル１４８及びネストされたページテーブル１５０の各々は、メモリ１０４内のメモリのそれぞれのページのアドレス変換情報及び他の情報を記憶するためのエントリ、すなわち「ページテーブルエントリ」を含むレコードである。例えば、ゲストページテーブル１４８は、対応するゲストオペレーティングシステムによってアクセスされた、現在メモリ１０４内にあるメモリのページの情報を有するページテーブルエントリを含むことができる。いくつかの実施形態では、ゲストページテーブル１４８は、メモリのページのゲスト仮想アドレスからゲスト物理アドレスへの変換情報、及び、それぞれの他の情報（すなわち、メタデータ等）を含む。別の例として、ネストされたページテーブル１５０は、ゲストオペレーティングシステム及び／又は別のソフトウェアエンティティ若しくは機能ブロックによってアクセスされた、現在メモリ１０４内にあるメモリのページの情報を有するページテーブルエントリを含むことができる。ネストされたページテーブル１５０（互換的にシステムページテーブル、ホストページテーブル等と呼ばれる）は、メモリのページのゲスト物理アドレスからシステム物理アドレスへの変換情報、及び、それぞれの他の情報（すなわち、メタデータ等）を含む。いくつかの実施形態では、ネストされたページテーブル１５０内のページテーブルエントリに記憶される他の情報の中には、本明細書に記載されるように、メモリのページの移行を処理するために使用される移行状態情報がある。

【0043】

１つのゲストページテーブル１４８のみが例として図１に示されているが、いくつかの実施形態では、電子デバイス１００は、ゲストオペレーティングシステム（複数のゲストオペレーティングシステムが存在し得る）ごとに個別のゲストページテーブルを含み、アドレス変換は、そのゲストオペレーティングシステムによって／のために使用される。加えて、ゲストページテーブル１４８及びネストされたページテーブル１５０は、異なるタイプのメモリ内に示されているが、ゲストページテーブル１４８及びネストされたページテーブル１５０が特定のタイプのメモリに記憶されるという要件はなく、ゲストページテーブル１４８及びネストされたページテーブル１５０は、メモリ１０４内の何処にでも記憶することができる。また、図１では単一のエンティティとして示されているが、いくつかの実施形態では、ゲストページテーブル１４８及び／又はネストされたページテーブル１５０は、仮想アドレスから物理アドレスへの変換を実行するために組み合わせて使用される複数の個別のページサブテーブルであるか又はそれらを含む。例えば、いくつかの実施形態では、ゲストページテーブル１４８及びネストされたページテーブル１５０の一方又は両方は、２つ以上の層又はレベルのサブテーブルを含む（及び各層において複数のサブテーブルを含み得る）階層ページテーブルであり、最終サブテーブルを除く各サブテーブルは、アドレス変換情報について検索されるべき階層内の次のサブテーブルを示し、最終テーブルはアドレス変換情報を含む。これらの実施形態では、テーブルウォークを実行することは、アドレス変換情報が記憶される最終サブテーブルに到達するために、各サブテーブルをトラバースすることを含む。

【0044】

ＭＭＵ１３４は、ページテーブルエントリから（例えば、ゲストページテーブル１４８及び／又はネスト化ページテーブル１５０から）取得された情報のコピーを記憶するために使用される機能ブロックである、トランスレーションルックアサイドバッファ（ＴＬＢ）１３８を含む。ＴＬＢ１３８は、テーブルウォーカ１３６によって（又は他のソースから）ページテーブルウォーク中に取得されたページテーブルエントリ又はその一部のコピーを記憶するキャッシュのためのメモリ回路を含む。ページテーブルウォークの実行を回避するために、可能な場合、ＭＭＵ１３４は、ＴＬＢ１３８からアドレス変換情報及び／又は他のページテーブルエントリ情報を取得する。しかしながら、アドレス変換情報及び／又は他のページテーブルエントリ情報がＴＬＢ１３８に存在しない場合、テーブルウォーカ１３６は、情報を取得するために、ゲストページテーブル１４８及び／又はネストされたページテーブル１５０においてテーブルウォークを実行する。いくつかの実施形態では、ＴＬＢ１３８内の指定された情報は、本明細書に記載するように、対応するページが移行される前に無効化される。

【0045】

入出力（ＩＯ）デバイス１０８～１１０は、プロセッサ１０２並びに電子デバイス１００内の他の機能ブロック及びデバイスと相互作用する機能ブロック又はデバイスである。したがって、プロセッサ１０２及び他の機能ブロックは、ＩＯデバイス１０８～１１０から「入力」データを受信するか又はＩＯデバイス１０８～１１０に「出力」データを送信し得る。また、ＩＯデバイス１０８～１１０は、電子デバイス１００の外部の機能ブロック又はデバイスと相互作用してもよい。例えば、入出力デバイス１０８～１１０としては、ネットワークインターフェースデバイス、ディスクコントローラ、対応する有線又は無線のバス又はインターフェース（例えば、Peripheral Controller Interface Express（ＰＣＩｅ）バス、ユニバーサルシリアルバス（Universal Serial Bus、ＵＳＢ）、ＷｉＦｉ（登録商標）ネットワーク等）に結合されたデバイス、グラフィックス処理ユニット等が挙げられ得る。ＩＯデバイス１０８～１１０のそれぞれによって実行される特定の動作は、それぞれのＩＯデバイスの性質に依存する。例えば、ＩＯデバイス１０８がディスクコントローラである場合、ＩＯデバイス１０８は、ディスク（例えば、大容量記憶装置１０６）からデータを取り出し、メモリ１０４にデータを書き込むことができ、又は、その逆も可能である。別の例として、ＩＯデバイス１１０がネットワークインターフェースデバイスである場合、ＩＯデバイス１１０は、ネットワーク（図示せず）を介して受信されたデータをメモリ１０４に記憶すること、ネットワークを介して受信デバイスに送信されるデータをメモリ１０４から取得すること、プロセッサ１０２にデータを提供するか又はプロセッサ１０２からデータを取得すること等を行い得る。

【0046】

ＩＯハブ１１２は、ＩＯデバイス１０８～１１０と電子デバイス１００内の他の機能ブロックとの間をインターフェースするための動作を実行する機能ブロック又はデバイスである。言い換えれば、ＩＯハブ１１２は、ＩＯデバイス１０８～１１０と、プロセッサ１０２、メモリ１０４等の機能ブロックと、の間で通信及び他のデータをルーティングするための動作を実行する。ＩＯハブ１１２によってルーティングされる特定の通信及び通信をルーティングするために実行される動作は、ＩＯデバイス１０８～１１０の性質に依存するが、メモリアクセス、データ通信、制御及び構成通信等を含み得る。

【0047】

ＩＯハブ１１２は、ＩＯデバイス１０８～１１０によるメモリアクセスを処理するための動作を実行する機能ブロックである入出力メモリ管理ユニット（ＩＯＭＭＵ）１４０を含む。メモリ１０４内のデータがＩＯデバイスによってアクセスされる場合、ＩＯデバイスは、対応するメモリアクセス要求を送信する。ＩＯＭＭＵ１４０は、ＩＯデバイスからのメモリアクセス要求を傍受し、その要求を内部で処理して、メモリアクセス要求が進行し得るかどうかを決定し、次いで（メモリアクセス要求が進行し得ると仮定して）データにアクセスするために対応する要求をメモリ１０４に送信する。

【0048】

ＩＯデバイス１０８～１１０からのメモリアクセス要求を処理するためにＩＯＭＭＵ１４０によって実行される動作の中には、ＩＯデバイス１０８～１１０に対するメモリアクセスのための（すなわち、メモリアクセス要求においてＩＯデバイス１０８～１１０によって使用される仮想アドレスに関連付けられたメモリ内の物理アドレスを取得するための）アドレス変換を実行することがある。ＩＯＭＭＵ１４０は、ページテーブル（例えば、ページテーブルウォーク等）からアドレス変換を取得することに関する動作を実行する機能ブロックである、入出力テーブルウォーカ（input-output table walker、ＩＯＴＷ）１４２を含む。入出力（ＩＯ）テーブルウォーカ１４２によって実行される動作は、（プロセッサ１０２ではなく）ＩＯデバイス１０８～１１０からのメモリアクセスの場合であっても、テーブルウォーカ１３６によって実行される動作と同様である。いくつかの実施形態では、アドレス変換を実行するとともに、ＩＯテーブルウォーカ１４２は、メタデータ及び移行状態情報等のページ情報をチェックして、ＩＯデバイス１０８～１１０からのメモリアクセスがメモリのページにおいて許可されているかどうか、及び／又は、メモリのページが本明細書に記載されるように移行されているかどうかを判定する。これらの実施形態では、ＩＯテーブルウォーカ１４２は、不適切なメモリアクセス又は移行されているページへのメモリアクセスを回避するために、メモリアクセスをブロックするか又は他の方法で処理することができる。

【0049】

いくつかの実施形態では、ＩＯＭＭＵ１４０は、アドレス変換を実行するために、ＩＯＭＭＵ固有のページテーブルであるＩＯページテーブル１５２を使用する。ＩＯページテーブル１５２は、メモリ１０４内のメモリのそれぞれのページのアドレス変換情報及び他の情報を記憶するためのエントリ、すなわち「ページテーブルエントリ」を含むレコードである。例えば、ＩＯページテーブル１５２は、ＩＯデバイス又はＩＯＭＭＵ１４０自体によってアクセスされた、現在メモリ１０４内にあるメモリのページの情報を有するページテーブルエントリを含むことができる。ＩＯページテーブル１５２は、メモリのページのゲスト物理アドレスからシステム物理アドレスへの変換情報、及び、それぞれの他の情報（すなわち、メタデータ等）を含む。（いくつかの実施形態では、ＩＯＭＭＵ１４０は、メモリのページを所有するゲストオペレーティングシステムからアドレス情報を取得し、これにより、ＩＯページテーブル１５２のコンテンツはゲスト物理アドレスを含む。）いくつかの実施形態では、ＩＯページテーブル１５２内のページテーブルエントリに記憶される他の情報の中には、本明細書に記載されるように、メモリのページの移行を処理するために使用される移行状態情報がある。ゲストページテーブル１４８及びネストされたページテーブル１５０と同様に、図１では単一のエンティティとして示されているが、ＩＯページテーブル１５２は、個別のサブテーブルの階層を含み得る。

【0050】

また、ＩＯＭＭＵ １４０は、ＩＯページテーブル１５２（又は他の場所）のページテーブルエントリから取得された情報のコピーを記憶するために使用される機能ブロックであるトランスレーションルックアサイドバッファ（ＴＬＢ）１４４を含む。ＴＬＢ１４４は、テーブルウォーカＩＯテーブルウォーカ１４２によって（又は他のソースから）ページテーブルウォーク中に取得されたページテーブルエントリ又はその一部のコピーを記憶するキャッシュのためのメモリ回路を含む。ページテーブルウォークを実行することを回避するために、可能な場合、ＩＯＭＭＵ１４０は、ＴＬＢ１４４からアドレス変換情報及び／又は他のページテーブルエントリ情報を取得する。しかしながら、アドレス変換情報及び／又は他のページテーブルエントリ情報がＴＬＢ１４４に存在しない場合、ＩＯテーブルウォーカ１４２は、情報を取得するためにテーブルウォークを実行する。いくつかの実施形態では、ＴＬＢ１４４内の指定された情報は、本明細書に記載されるように、対応するページが移行される前に無効化される。

【0051】

いくつかの実施形態では、ＩＯデバイス１０８～１１０のうちいくつか又は全ては、ページテーブルエントリから取得された情報のコピーを記憶するためのローカルキャッシュを含む。例えば、いくつかの実施形態では、ＩＯデバイス１０８～１１０のうちいくつか又は全て、及び、ＩＯＭＭＵ １４０は、周辺構成要素エクスプレス（ＰＣＩｅ）アドレス変換サービス（ＡＴＳ）のためのサポートを提供し、その下で、ＩＯＭＭＵ１４０は、ＩＯページテーブル１５２内のページテーブルエントリから取得された情報のコピーを、ＩＯデバイス１０８～１１０内にキャッシュするために、それらに提供することができる。そのようなキャッシュの例が、ＩＯデバイス１０８内のアドレス変換キャッシュ（ＡＴＣ）１４６として示されている。ＡＴＣ１４６は、ＩＯテーブルウォーカ１４２によって（又は他のソースから）ページテーブルウォーク中に取得されたページテーブルエントリ又はその一部のコピーを記憶するキャッシュのためのメモリ回路を含む。ページテーブルウォークの実行を回避するために、可能な場合、ＩＯデバイス１０８は、ＡＴＣ１４６からアドレス変換情報及び／又は他のページテーブルエントリ情報を取得する。しかしながら、アドレス変換情報及び／又は他のページテーブルエントリ情報がＡＴＣ１４６に存在しない場合、ＩＯテーブルウォーカ１４２は、情報を取得するためにテーブルウォークを実行する（又は、ＴＬＢ１４４からキャッシュされた情報を使用する）。いくつかの実施形態では、ＡＴＣ１４６内の指定された情報は、本明細書に記載されるように、対応するページが移行される前に無効化される。

【0052】

いくつかの実施形態では、図１では単一のエンティティとして示されているが、ＩＯＭＭＵ１４０は、複数の個別のＩＯＭＭＵ（例えば、ＩＯＭＭＵ機能ブロックの複数のインスタンス）を含む。例えば、いくつかの実施形態では、電子デバイス１００は、少なくとも２つのＩＯＭＭＵ機能ブロックを含み、それぞれのＩＯＭＭＵ機能ブロックは、電子デバイス１００内のＩＯデバイスのセットのサブセットによるメモリアクセスを制御する。これらの実施形態では、これらのＩＯＭＭＵは、一緒に又は「マスタ」ＩＯＭＭＵ若しくは他の機能ブロックを介して動作して、本明細書に記載されるように移行中のメモリのページが存在している場合を含め、ＩＯＭＭＵがページテーブル内の情報を使用し、ＩＯデバイスのメモリに適切にアクセスしていることを保証する。例えば、ＩＯＭＭＵは、全てのＩＯＭＭＵが接続されている通信リンク上で、ＴＬＢの無効化、メモリアクセスの完了又はストール等の要求及び肯定応答をブロードキャストして、所定のＩＯＭＭＵがページテーブルエントリ内の情報にアクセスすること、ＩＯデバイスからのメモリアクセスが進行することを許容すること等の動作を実行する前に、ＩＯＭＭＵの全てが同期されることを保証することができる。これらの実施形態のうちいくつかでは、全てのＩＯＭＭＵが単一の共有ページテーブル（例えば、ＩＯページテーブル１５２）を使用する一方で、他の実施形態では、各ＩＯＭＭＵが個別のページテーブルを使用する。

【0053】

いくつかの実施形態では、電子デバイス１００は、メモリ１０４内にリバースマップテーブル（ＲＭＴ）１５４を含む。リバースマップテーブル１５４は、ネストされたページテーブル１５０に変更が行われたときを検出し、そうでなければ、ゲストオペレーティングシステム、ハイパーバイザ及び／又はＩＯデバイスによる許可されないアクセスからメモリのページを保護するために（例えば、テーブルウォーカ１３６及びＩＯテーブルウォーカ１４２によって）使用されるレコードである。リバースマップテーブル１５４は、いくつかのエントリを含み、１つ以上の仮想マシンの使用のために割り振られ得るメモリ１０４内のメモリのページごとに１つのエントリがある。例えば、メモリ１０４が、仮想マシンに４ＫｉＢページで割り振られ得る３２ＧｉＢのメモリを含む場合、リバースマップテーブルは８，３８８，６０８個のエントリを含む。リバースマップテーブル１５４内のエントリは、システム物理アドレスに関連付けられたゲスト物理アドレスの識別子、仮想マシンにアクセスするための許可レベルの識別子、メモリのページの所有者の識別子、及び／又は、対応するページに関連付けられた他の情報等の情報を記憶することができる。リバースマップテーブルの例が図６に示され、以下でより詳細に記載される。いくつかの実施形態では、テーブルウォークを実行する場合、テーブルウォーカ１３６及び／又はＩＯテーブルウォーカ１４２は、ネストされたページテーブル１５０内の情報が安全に使用される（すなわち、ハイパーバイザによって予期せず変更されていない）こと、及び、所定のメモリアクセスがメモリのそれぞれのページ上で実行され得ることを保証するために、リバースマップテーブル１５４内の対応するエントリをチェックする。

【0054】

ページ移行エンジン１１４は、メモリ１０４内のデータにアクセスすることに関連付けられた動作を実行する機能ブロックである。ページ移行エンジン１１４は、電子デバイス１００内の他の機能ブロックからメモリアクセス動作をオフロードするために使用され得る。例えば、いくつかの実施形態では、ページ移行エンジン１１４は、コア１１６～１１８の代わりにメモリアクセスをオフロードし、したがって受信及び実行し、これにより、コア１１６～１１８がメモリアクセス動作を実行することを回避することが可能になる。いくつかの実施形態では、ページ移行エンジン１１４は、他の機能ブロックの中でも、メモリ１０４内のメモリのページを移動させるための動作を実行する１つ以上のダイレクトメモリアクセス（ＤＭＡ）機能ブロックを含む。ページ移行エンジン１１４によって実行されるメモリアクセス動作の中には、メモリ１０４内のメモリのページを移行することがある。メモリのページを移行する場合、コア１１６～１１８のうち何れかから（例えば、コア１１６によって実行されているオペレーティングシステム等から）、又は、ＰＳＰ１２８等の別のソースから、メモリのページ及びメモリのページが記憶されるメモリ内の新しい位置を識別する要求を受信すると、ページ移行エンジン１１４は、メモリのページを新しい位置に移動させる（すなわち、１つ以上のデータ移動動作において、メモリのページ内の個々のビット／バイトを新しい位置に物理的に移動させる）。メモリのページを移行するとともに、ページ移行エンジン１１４は、本明細書に記載されるように、ＩＯデバイスにアクセス可能であるメモリのページの移行を処理する、例えば、ＩＯページテーブル１５２及びリバースマップテーブル１５４を更新するための動作等を実行する。

【0055】

いくつかの実施形態では、図１では単一のエンティティとして示されているが、ページ移行エンジン１１４は、複数の個別のページ移行エンジン（例えば、ページ移行エンジン機能ブロックの複数のインスタンス）を含む。例えば、いくつかの実施形態では、ページ移行エンジン１１４は、少なくとも２つのページ移行エンジンを含み、それぞれのページ移行エンジンは、電子デバイス１００内の他の機能ブロックの代わりに、本明細書に記載されるようにメモリのページを移行することを含む、メモリアクセスを実行するように配置される。これらの実施形態では、ページ移行タスク／要求は、分散方式（例えば、ラウンドロビン、メモリアドレス又はメモリ内の位置による等）に従って２つ以上のページ移行エンジン間で分散され、ページ移行エンジンは、指定されたメモリアクセスを回避するようにアクセスを調整すること等が可能である。

【0056】

いくつかの実施形態では、通信経路は、機能ブロック間の矢印線によって示されるように、電子デバイス１００内の機能ブロック間で結合される。通信経路は、１つ以上のバス、ワイヤ、ガイド、及び／又は、場合によってはコントローラ、ファブリック要素（例えば、スイッチ、ルータ等）等を伴う他の接続を含む。通信経路は、コマンド、データ、制御信号及び／又は他の情報を機能ブロック間でルーティングするために使用される。例えば、いくつかの実施形態では、相互接続ファブリックは、ＩＯハブ１１２、プロセッサ１０２（例えば、ＭＭＵ １３４）、ＩＯＭＭＵ １４０、及び、メモリ１０４の間に結合されている。いくつかの通信経路は、明確にするために図１に示されていないことに留意されたい。

【0057】

電子デバイス１００は、特定の数及び配置の機能ブロック及びデバイスとともに図１に示されているが、いくつかの実施形態では、電子デバイス１００は、異なる数及び／又は配置の機能ブロック及びデバイスを含む。例えば、いくつかの実施形態では、プロセッサ１０２は異なる数のコアを含む。別の例として、いくつかの実施形態では、異なる数及び／又は配置のキャッシュがプロセッサ１０２内に存在する。更に別の例として、いくつかの実施形態では、ＩＯデバイス１０８はアドレス変換キャッシュを含まないか、又は、両方のＩＯデバイス１０８～１１０が変換キャッシュを含む。更に別の例として、電子デバイス１００に含まれるように示されているが、いくつかの実施形態では、ＩＯデバイス１０８～１１０のうち一方又は両方は、ネットワーク、有線接続又は無線接続等を介して電子デバイス１００に結合されたＩＯデバイス等の外部ＩＯデバイスである。概して、記載された実施形態では、電子デバイス１００は、本明細書で記載される動作を実行するのに十分な数及び／又は配置の機能ブロックを含む。

【0058】

図１に示される電子デバイス１００及びプロセッサ１０２は、説明のために簡略化されている。しかしながら、いくつかの実施形態では、電子デバイス１００及び／又はプロセッサ１０２は、本明細書に記載される動作及び他の動作を実行するための追加の又は異なる要素及び機構を含む。例えば、電子デバイス１００及び／又はプロセッサ１０２は、電力機能ブロック又はデバイス、ヒューマンインターフェース機能ブロック又はデバイス等を含み得る。

【0059】

いくつかの実施形態では、図１に別々に示される機能ブロックは、一緒に実装される。例えば、いくつかの実施形態では、ＩＯハブ１１２及びＩＯデバイス１０８～１１０のうちいくつか又は全ては、同じ集積回路チップ上に製作される等のように、プロセッサ１０２内に／とともに組み込まれる。言い換えれば、そのような実施形態では、ＩＯハブ１１２及びＩＯデバイス１０８～１１０は、プロセッサ１０２と統合され得る（例えば、「システムオンチップ」として又は別の形態で）。代替として、いくつかの実施形態では、他の機能ブロックの一部として示される機能ブロックは個別であってもよい。例えば、いくつかの実施形態では、ＰＳＰ１２８は、プロセッサ１０２とは別に実装されている。

【0060】

電子デバイス１００は、計算動作を実行する任意の電子デバイスであり得るか又はそれに含まれ得る。例えば、電子デバイス１００は、デスクトップコンピュータ、ラップトップコンピュータ、ウェアラブル電子デバイス、タブレットコンピュータ、スマートフォン、サーバ、人工知能装置、仮想若しくは拡張現実機器、ネットワーク装置、玩具、視聴覚機器、家電、コントローラ、車両等、及び／又は、それらの組み合わせであり得るか若しくはそれに含まれ得る。

【0061】

（オペレーティングシステム）
いくつかの実施形態では、電子デバイス内のプロセッサは、プロセッサに様々な動作を実行させるいくつかのソフトウェアエンティティを実行する。例えば、いくつかの実施形態では、ソフトウェアエンティティは、オペレーティングシステムを含む。図２は、いくつかの実施形態によるオペレーティングシステム並びに電子デバイス内の機能ブロック及びデバイスを示すブロック図を示す。図２は簡略化されており、オペレーティングシステムと電子デバイスハードウェアとの関係を一般的に示していることに留意されたい。いくつかの実施形態では、図２に示される要素のうちいくつか又は全ては、存在しない及び／又は異なって配置される。

【0062】

図２に見られるように、オペレーティングシステム２００は、電子デバイスハードウェア２０２（すなわち、プロセッサ１０２等の電子デバイス１００の機能ブロック及びデバイス間）とプログラム２０４～２０８のセットとの間をインターフェースする。例えば、オペレーティングシステム２００は、Ｍｉｃｒｏｓｏｆｔ（Ｒｅｄｍｏｎｄ，ＷＡ）のＷｉｎｄｏｗｓ（登録商標）、Ａｐｐｌｅ，Ｉｎｃ．（Ｃｕｐｅｒｔｉｎｏ，ＣＡ）のｍａｃＯＳ（登録商標）等のオペレーティングシステムであってもよく、プログラム２０４～２０８はそれぞれ、生産性アプリケーション、科学計算アプリケーション、ウェブブラウザ等であってもよい。ＩＯＭＭＵ２１０は、ＩＯデバイス２１２と電子デバイスハードウェア２０２（例えば、メモリ１０４等）との間をインターフェースする。いくつかの実施形態では、図２の機能ブロック及びデバイス、すなわち、電子デバイスハードウェア２０２、ＩＯＭＭＵ２１０及びＩＯデバイス２１２は、図１に示すように、それぞれ電子デバイス１００内のハードウェア（例えば、プロセッサ１０２、メモリ１０４、ページ移行エンジン１１４等）、ＩＯＭＭＵ１４０、及び、ＩＯデバイス１０８～１１０と同様である。

【0063】

（仮想マシン及びハイパーバイザ）
図３は、いくつかの実施形態によるハイパーバイザ並びに電子デバイス内の機能ブロック及びデバイスを示すブロック図を示す。図３に見られるように、３つの仮想マシン（virtual machine、ＶＭ）３００～３０４があり、そのそれぞれで対応のゲストオペレーティングシステム（guest operating system、ＧＵＥＳＴ ＯＳ）３０６～３１０及び１つ以上のプログラム（ＰＲＧＲＭＳ）３１２～３１６が実行される。ハイパーバイザ３１８は、ホストオペレーティングシステム３２０と仮想マシン３００～３０４との間をインターフェースする。ホストオペレーティングシステム３２０は、電子デバイスハードウェア３２２とハイパーバイザ３１８との間をインターフェースする。ＩＯＭＭＵ３２４は、ＩＯデバイス３２６と電子デバイスハードウェア３２２との間をインターフェースする。いくつかの実施形態では、図３の機能ブロック及びデバイス、すなわち、電子デバイスハードウェア３２２、ＩＯＭＭＵ３２４及びＩＯデバイス３２６は、図１に示すように、それぞれ電子デバイス１００内のハードウェア（例えば、プロセッサ１０２、メモリ１０４、ページ移行エンジン１１４等）、ＩＯＭＭＵ１４０及びＩＯデバイス１０８～１１０と同様である。

【0064】

図３は、簡略化されており、ハイパーバイザと電子デバイスハードウェアとの関係を概略的に示す。しかしながら、いくつかの実施形態では、図３に示される要素のうちいくつか又は全ては、存在しない及び／又は異なって配置されている。例えば、いくつかの実施形態では、ハイパーバイザ３１８は、ホストオペレーティングシステム３２０を介して電子デバイスハードウェア３２２と通信するのではなく、電子デバイスハードウェア３２２とより直接的に通信する。

【0065】

（ページテーブルエントリ）
上述したように、いくつかの実施形態では、電子デバイス（例えば、プロセッサ１０２、ＩＯＭＭＵ１４０等）内の機能ブロック及びデバイスは、アドレス変換を実行するため及び他の動作のために、１つ以上のページテーブル（例えば、ゲストページテーブル１４８、ネスト化されたページテーブル１５０、及び／又は、ＩＯページテーブル１５２）を使用する。図４は、いくつかの実施形態によるページテーブル４００を示すブロック図を示す。図４に示されるページテーブル４００は、ページテーブルの一般的な例として提示されている。いくつかの実施形態では、ネストされたページテーブル１５０及びＩＯページテーブル１５２のいくつか又は全ては、ページテーブル４００の内部に配置される（すなわち、ページテーブル４００と同様の情報を含む）。いくつかの実施形態では、ゲストページテーブル１４８も同様に配置されるが、場合によっては、ページテーブルエントリ内のメタデータには移行状態情報がない。

【0066】

図４に見られるように、ページテーブル４００は、いくつかのページテーブルエントリ４０２（そのうち１つが破線を使用して強調表示されている）を含み、その各々は、対応するメタデータ４０６とともにアドレス変換４０４を記憶することができる。メモリのページ（すなわち、４ＫｉＢ、２ＭｉＢ等の指定されたサイズのデータのブロック）が大容量記憶装置（例えば、大容量記憶装置１０６）から取り出され、メモリ（例えば、メモリ１０４）に記憶されるか又はメモリに新たに生成されると、対応するページテーブルエントリ４０２が、アドレス変換４０４及びメタデータ４０６とともにページテーブル４００に追加される。そのため、メモリのページがメモリ１０４において利用可能であり、ページテーブル４００に関連付けられたソフトウェアエンティティ、機能ブロック又はデバイスによってアクセスされている場合、ページテーブル４００は、対応するページテーブルエントリ４０２を含むべきである。エンティティ（例えば、ソフトウェアエンティティ、機能ブロック及びデバイス）にアクセスすることによって使用されるアドレスと、データがメモリ内に位置するアドレスとの間のマッピングを追跡することを可能にするために、ページテーブルエントリ４０２がページテーブル４００に追加されることを想起されたい。

【0067】

いくつかの実施形態では、各ページテーブルエントリ４０２内のアドレス変換４０４は、メモリのそれぞれのページに関連付けられた物理アドレスを判定するために使用され得る情報を含む。言い換えれば、各アドレス変換４０４は、アクセスするソフトウェアエンティティ、機能ブロック又はデバイスのためのメモリのページのメモリ１０４内の位置を識別するために使用され得る情報を含む。例えば、いくつかの実施形態では、アドレス変換４０４は、ゲスト仮想アドレスからゲスト物理アドレスへの変換情報等のような、仮想アドレスから物理アドレスへの変換情報を含む。別の例として、いくつかの実施形態では、アドレス変換４０４は、ゲスト物理アドレスからシステム物理アドレスへの変換情報等のような、物理アドレスから物理アドレスへの変換情報を含む。いくつかの実施形態では、各アドレスへ変換４０４は、１つ以上の仮想アドレス又は物理アドレスのうちいくつか又は全て（例えば、各仮想アドレスのＭビットのうちＮビット、ここでＮ≦Ｍ）を有する第１のフィールドと、１つ以上の仮想アドレス又は物理アドレスがマッピング／一致する物理アドレスのうちいくつか又は全てを有する第２のフィールドと、を含む。

【0068】

メタデータ４０６は、対応するアドレス変換４０４に関連付けられた、当該変換を特徴付ける、当該変換を制御する、及び／又は、別様に当該変換に関係する情報を含む。メモリのページの変換情報がページテーブル４００内のページテーブルエントリ４０２に追加されると、メタデータが取得、生成等され、そのページテーブルエントリ４０２に追加される。図５は、いくつかの実施形態によるページテーブルエントリのメタデータ４０６を示すブロック図を示す。図５に見られるように、メタデータ４０６は、有効性５００、許可５０２、制御５０４、及び、移行状態情報（ＭＩＧ ＳＴＡＴＥ ＩＮＦ）５０６を含む。有効性５００は、ページテーブルエントリ４０２、そのページテーブル４０２内のアドレス変換４０４、及び／又は、メモリ１０４内の対応するメモリのページの有効性に関連する１つ以上の値を含む。例えば、有効性５００は、ページテーブルエントリ４０２自体が有効／アクセス可能であるかどうか、及び／又は、メモリ１０４内の対応するページが有効／アクセス可能であるかどうかを示す１つ以上のビットを含み得る。

【0069】

許可５０２は、メモリ１０４内の対応するページに対するアクセス許可に関連する１つ以上の値を含む。例えば、許可５０２は、メモリ１０４内の対応するページが読み取り専用許可セット又は読み書き許可セットを有するかどうか、ページが特定の特権（管理者、ユーザ、カーネル等）によってのみアクセス可能であるかどうか、及び／又は、他の許可情報を示す１つ以上のビットを含んでもよい。

【0070】

コントロール５０４は、ページテーブルエントリ４０２及び／又はメモリ１０４内の対応するページの使用に関連する１つ以上の値を含む。例えば、コントロール５０４は、ページサイズインジケータ、ダーティインジケータ（メモリ１０４内の対応するページが変更されており、したがって大容量記憶装置１０６内のメモリの関連ブロックと一致しない場合）、アクセスインジケータ（メモリ１０４内のページが１回以上アクセスされた場合）、ライトスルーインジケータ（メモリ１０４内のページへの修正が大容量記憶装置１０６上のメモリの関連ブロックに直ちに反映される場合）、及び／又は、他の値を含み得る。

【0071】

移行状態情報５０６は、関連ページを移行するための準備が行われているか又は関連ページが移行されているか（否か）を示す１つ以上の値を含む。例えば、いくつかの実施形態では、移行状態情報は、メモリの対応するページに対するそれぞれの可能な移行状態を一意に識別するのに十分な数のビットを含む。例えば、６つの移行状態があり、第１の移行状態が、移行されていないページの非移行状態のためのものであり、第６の移行状態が、移行されているページのためのものであり、４つの中間移行状態が、メモリのページを移行する準備を行うための様々な準備動作のためのものである場合に、移行状態情報は３ビットで記憶され得る。ページテーブルエントリにアクセスする機能ブロック又はデバイスは、移行状態情報５０６を使用して、メモリのページ及び／又は対応するページテーブルのページテーブルエントリ４０２内の情報に対して何れの動作が許可されるか（又は許可されないか）を決定し得る。例えば、いくつかの実施形態では、移行状態が、メモリのページを移行するための準備が行われていること、又は、メモリのページが移行されていることを示す場合に、アクセスする機能ブロック又はデバイスは、ページテーブルエントリからの情報のコピーがローカルキャッシュにキャッシュされることを許可されないこと、及び／又は、メモリのページに対するいくつか又は全てのメモリアクセスが制限される（例えば、ページが移行される後までストールされるべきである等）ことを判定することができる。

【0072】

いくつかの実施形態では、アドレス変換４０４及びメタデータ４０６のうち一方又は両方は、ページテーブル４００に追加された後に、修正／変更、更新等され得る。例えば、ページがメモリ１０４内の第１の位置から第２の位置に移動される場合に、対応するページテーブルエントリ４０２内のアドレス変換４０４が更新され得る。別の例として、メタデータ４０６が許可５０２（例えば、読み出し／書き込み許可）を含む実施形態では、許可５０２は、メモリ１０４内の対応するページに対する読み出し専用、読み書き等の許可を示すように更新され得る。更に別の例として、移行状態情報５０６は、機能ブロック及びデバイスがメモリのページを移行するために移行状態を経て進行するにつれて更新され得る。

【0073】

上述したように、アドレス情報又はメタデータを取得しようと試みる場合、ＭＭＵ１３４（例えば、テーブルウォーカ１３６）、ＩＯＭＭＵ１４０（例えば、ＩＯテーブルウォーカ１４２）、又は、電子デバイス１００内の別のエンティティは、ページテーブルウォークを実行することができる。ページテーブルウォーク中に、ＭＭＵ１３４、ＩＯＭＭＵ１４０等は、対応するアドレス変換４０４が保持されているページテーブルエントリ４０２が存在する場合、このようなページテーブルエントリ４０２を見つけるためにページテーブル４００を検索する。このようなページテーブルエントリ４０２に遭遇すると、ＭＭＵ１３４、ＩＯＭＭＵ１４０等は、ページテーブルエントリ４０２からアドレスを取得する。例えば、ＭＭＵ１３４は、ゲスト物理アドレスに関連付けられたシステム物理アドレスを取得することができ、ＩＯＭＭＵ１４０は、ゲスト物理アドレスに関連付けられたシステム物理アドレスを取得することができる等である。ＭＭＵ１３４、ＩＯＭＭＵ１４０等が、対応するページテーブルエントリ４０２を見つけることができない場合、エラー処理動作が実行される（例えば、ページフォールトが発せられ、その後処理される等）。

【0074】

記載された実施形態では、電子デバイス内の機能ブロック及びデバイス（例えば、ＩＯＭＭＵ、ページ移行エンジン等）は、ページテーブル４００内の情報を使用して、ＩＯデバイスが、対応するメモリのページの移行に起因して、欠落している又は利用不可能なページテーブルエントリ又は対応するメモリのページに関する問題に遭遇することを防止するための動作を実行する。例えば、いくつかの実施形態では、メモリアクセス要求のためのアドレス変換を判定する場合、ＩＯテーブルウォーカ１４２は、それぞれのページテーブルエントリ４０２内の移行状態情報５０６をチェックして、アドレス変換４０４がＩＯＭＭＵ１４０及び／若しくはＩＯデバイス１０８～１１０によってキャッシュされることが許容されているかどうか、並びに／又は、メモリアクセスが現在の移行状態に起因してストールされるべきかどうかを判定する。

【0075】

ページテーブル４００は、特定の数のページテーブルエントリ４０２とともに示されているが、いくつかの実施形態は、（図４の省略記号によって示されるように）異なる数のページテーブルエントリ４０２を含む。更に、ページテーブルエントリ４０２及びメタデータ４０６は、特定の配置及びタイプの情報とともに示されているが、いくつかの実施形態では、ページテーブルエントリ４０２及びメタデータ４０６の一方又は両方は異なる情報を含む。例えば、いくつかの実施形態では、上述したメタデータのうち少なくともいくつかは、ページテーブルエントリ４０２以外の位置に記憶される。例えば、いくつかの実施形態では、移行状態情報を記憶するために個別のメモリ内データ構造が使用される。概して、ページテーブル４００は、本明細書に記載されるように、電子デバイス内の機能ブロック及びデバイスが、アドレス変換情報及びメタデータを記憶し、取り出すことを可能にするのに十分な情報を含む。

【0076】

ページテーブル４００は単一のテーブルとして示されているが、いくつかの実施形態では、ページテーブル４００は異なるように編成される。例えば、いくつかの実施形態では、ページテーブル４００は、階層に配置された２つ以上のサブテーブルを使用して実装される。これらの実施形態では、各サブテーブルの検索は、アドレス変換４０４及びメタデータ４０６が対応するページテーブルエントリ４０２内に記憶される最終サブテーブルに到達するまで、検索機能ブロック又はデバイスを階層内の次のサブテーブルに方向付ける。

【0077】

（リバースマップテーブルエントリ）
上述したように、いくつかの実施形態では、電子デバイス（例えば、ＭＭＵ１３４、ＩＯＭＭＵ１４０等）内の機能ブロック及びデバイスは、ページテーブル内のエントリの正しさを検証するために及び他の動作のために、リバースマップテーブルを使用する。図６は、いくつかの実施形態によるリバースマップテーブル６００を示すブロック図を示す。リバースマップテーブル６００が特定の情報を含むものとして図６に示されているが、いくつかの実施形態では、異なる配置又はタイプの情報が存在し得る。概して、リバースマップテーブル６００は、本明細書で記載される動作を実行するのに十分な情報を含む。いくつかの実施形態では、リバースマップテーブル１５４は、リバースマップテーブル６００の内部に配置される（すなわち、リバースマップテーブル６００と同様の情報を含む）ことに留意されたい。

【0078】

以下の段落では、リバースマップテーブル６００は、この記載においてリバースマップテーブルを使用する動作を理解するのに十分詳細に記載される。しかしながら、リバースマップテーブルと、リバースマップテーブルを維持及び使用するための動作のある特定の詳細は、明確さ及び簡潔さのために省略される。リバースマップテーブルのより詳細な記載、並びに、リバースマップテーブルに対する動作及びリバースマップテーブルを使用する動作のいくつかの例は、２０１９年１２月１７日に発行された米国特許第１０，５０９，７３６号に見出すことができ、当該特許の内容は、参照により本明細書に組み込まれる。

【0079】

図６に見られるように、リバースマップテーブル６００は、いくつかのエントリ６０２を含む（エントリ６０２は、図６において破線を使用して強調されている）。各エントリ６０２は、メモリ内の対応するページについての情報を含み、いくつかの実施形態では、メモリ内の各割り当て可能ページは、それぞれのリバースマップテーブルエントリを有する。いくつかの実施形態では、リバースマップテーブル６００内のエントリは、各エントリ６０２が個別のシステム物理アドレスに関連付けられるように、メモリの各ページに関連付けられたシステム物理アドレスを使用してインデックス付けされる。例えば、リバースマップテーブル６００内の第１のエントリは、最も低いシステム物理アドレス（例えば、メモリのアドレス空間内のアドレスＡ）におけるメモリのページに関連付けられてもよく、リバースマップテーブル６００内の第２のエントリは、２番目に低いシステム物理アドレス（例えば、メモリの４ＫｉＢページに対して、アドレスＡ＋４ＫｉＢ－１）におけるメモリのページに関連付けられてもよく、以下同様である。

【0080】

リバースマップテーブル６００において、各エントリ６０２は、それぞれのメモリのページに対して、ゲスト識別子（identifier、ＩＤ）６０４、ゲスト物理アドレス（ＰＨＹ ＡＤＤＲ）６０６、ページ情報（ＩＮＦＯ）６０８、割り当てられたインジケータ（ＡＳＳＩＧＮＥＤ）６１０、ロックインジケータ（ＬＯＣＫ）６１２、移行状態情報（ＭＩＧ ＳＴＡＴＥ ＩＮＦ）６１４、及び、他の情報（ＯＴＨＥＲ）６１６を格納するために使用することができる。ゲスト識別子６０４は、メモリの対応するページが割り当てられるゲストオペレーティングシステムに関連付けられた識別子である。したがって、対応するメモリのページが特定のゲストオペレーティングシステムの使用のために割り振られる場合、特定のゲストオペレーティングシステムの識別子がゲスト識別子６０４に記録される。例えば、ゲスト識別子６０４は、アドレス空間識別子（address space identifier、ＡＳＩＤ）、ＩＤ文字列、名前、及び／又は、ゲストオペレーティングシステムを識別する別の値を保持してもよい。特定のゲストオペレーティングシステムに割り当てられていないメモリのページの場合、ゲスト識別子６０４は、そのページを、ハイパーバイザに割り振られているか、複数のゲストオペレーティングシステム間で共有されているか、又は、他の方法で割り振られているものとして識別し得る。

【0081】

ゲスト物理アドレス６０６は、エントリ６０２のシステム物理アドレスに関連付けられたゲスト物理アドレスを表す値である。例えば、所定のシステム物理アドレスにおけるページが、ゲストオペレーティングシステムの使用のために割り振られる、ゲストオペレーティングシステムに割り当てられる等の場合、ページをアドレス指定するためにゲストオペレーティングシステムによって使用されるゲスト物理アドレスは、リバースマップテーブル６００内の対応するエントリ６０２に記録される。このようにして、各ページが割り振られるゲストオペレーティングシステムによって使用される特定のゲスト物理アドレスのレコードが生成される。この情報は、テーブルウォーカ（例えば、テーブルウォーカ１３６又はＩＯテーブルウォーカ１４２）が、ネストされたページテーブル又はＩＯページテーブルのウォーク中に取得されたシステム物理アドレスをチェックするために、システム物理アドレスが予想されるゲスト物理アドレスにマッピングするかどうかを判定することを可能にする。これは、マッピングがハイパーバイザ又は別のエンティティによって悪意を持って又は誤って変更されたかどうかを検出することを可能にすることができる。

【0082】

ページ情報６０８は、メモリのページについてのサブページカウント（例えば、２ＭｉＢページ内の４ＫｉＢページの数等）及び／又はメモリのページのサイズ（例えば、バイト単位）等のような、メモリのページについての情報を含む。ページ情報６０８は、メモリのページへのメモリアクセスが適切なサイズのメモリのページに向けられているかどうか（すなわち、２ＭｉＢページのメモリアクセスが４ＫｉＢページをアドレス指定していないこと等）を判定するために使用することができる。

【0083】

割り当てられたインジケータ６１０は、エントリ６０２が１つ以上のゲストオペレーティングシステムに現在割り当てられているかどうかのインジケータである。割り当てられたインジケータ６１０は、現在割り当てられていないが情報を含み得る、初期化されているが実際の情報を含まない等のような、リバースマップテーブル６００内のエントリ６０２からの情報の使用を防止するために使用される。いくつかの実施形態では、割り当てられたインジケータ６１０は、ページが１つ以上のゲストオペレーティングシステムに現在割り当てられている場合に設定され、ページが全てのゲストオペレーティングシステムから割り当て解除された場合に設定解除／クリアされる。

【0084】

ロックインジケータ６１２は、エントリ６０２がロックされているかどうかのインジケータである。ロックインジケータ６１２が設定されている場合、エントリ６０２はロックされているとみなされ、ロックインジケータ６１２が設定解除／クリアされている場合、エントリ６０２はフリー又は利用可能であるとみなされる。エントリ６０２が、電子デバイス１００内の所定のソフトウェアエンティティ、機能ブロック又はデバイスによってロックされると、他のソフトウェアエンティティ、機能ブロック及びデバイスは、エントリ６０２にアクセスする（例えば、エントリ６０２を読み取り、書き込み／更新する等）ことを防止される。対照的に、ソフトウェアエンティティ、機能ブロック又はデバイスは、利用可能な（すなわち、ロックされていない）エントリ６０２にアクセスすることを許可され得る（場合によっては、それら自体がロックインジケータ６１２を設定した後）。例えば、ロックインジケータ６１２が単一ビットであり、最初はクリアである（例えば、ゼロに設定されている）実施形態では、エンティティは、ロックインジケータ６１２を（例えば、１に）設定し、エントリ６０２に１回以上アクセスし、次いで、エントリ６０２へのアクセスを終了した場合にロックインジケータ６１２をクリアしてもよい。ロックインジケータ６１２を使用して、記載された実施形態は、エントリ６０２に対して同時読み取り及び／又は書き込みが発生し得るレース条件及び他の条件を回避することができる。更に、ロックインジケータ６１２を他の情報、ソフトウェアエンティティ、機能ブロック及び／又はデバイスと組み合わせて使用することにより、指定されたアクセスがメモリのページ及び／又はそれぞれのページテーブルエントリを移行させるのを防止することができる。

【0085】

移行状態情報６１４は、関連付けられたメモリのページを移行するための準備が行われているか（否か）、又は、関連付けられたメモリのページが移行されているか（否か）を示す１つ以上の値を含む。例えば、いくつかの実施形態では、移行状態情報６１４は、対応するメモリのページの一組の移行状態の各移行状態を識別するのに十分な数のビットを含む。例えば、上記の６つの移行状態の例を続けると、移行状態情報は、３ビットで記憶することができる。エントリ６０２にアクセスする機能ブロック又はデバイスは、メモリのページ及び／又は対応するページテーブルエントリ内の情報に対して何れの動作が許可されるか（又は許可されないか）を決定するために、移行状態情報６１４を使用することができる。例えば、いくつかの実施形態では、移行状態情報６１４が、メモリのページを移行するための準備が行われていること、又は、メモリのページが移行されていることを示す場合に、アクセスする機能ブロック又はデバイスは、ページテーブルエントリからの情報のコピーがローカルキャッシュにキャッシュされることを許可されないこと、及び／又は、メモリのページへのメモリアクセスのうちのいくつか又は全てが制限されることを判定することができる。いくつかの実施形態では、移行状態情報６１４内に保持される情報は、移行状態情報５０６内の移行情報とは異なるように編成され、及び／又は、異なる値を含むことができる。移行状態情報６１４及び移行状態情報５０６に保持される異なる情報のいくつかの例が、図７について以下に提示される。

【0086】

他の情報６１６は、メモリのページ、ページが割り当てられるゲストオペレーティングシステム、エントリ６０２自体、及び／若しくは、エントリ６０２及び／若しくはメモリのページへのアクセスを制御するのに有用な他の情報のための、及び／又は、それらに関する情報を含む。例えば、いくつかの実施形態では、他の情報６１６は、エントリ６０２がゲストオペレーティングシステム（すなわち、メモリの対応するページが割り振られるゲストオペレーティングシステム）によって検証されたかどうかのインジケータである検証済みインジケータを含む。別の例として、いくつかの実施形態では、他の情報６１６は、対応するメモリのページの許可のセットを有する許可レベルブロックを含む。更に別の例として、いくつかの実施形態では、他の情報６１６は、対応するページが２つ以上のゲストオペレーティングシステムによって共有されるかどうかのインジケータである共有ページインジケータを含む。他の情報６１６に含まれ得る検証済みインジケータ、許可レベルブロック、共有ページインジケータ、及び／又は、他のメタデータ（例えば、不変インジケータ等）は、米国特許第１０，５０９，７３６号においてより詳細に記載されており、当該特許の内容は、上述したように、参照により本明細書に組み込まれる。

【0087】

（移行状態）
いくつかの実施形態では、メモリのページを移行するための準備が行われ、次いでメモリのページが移行されるにつれ、電子デバイス（例えば、ＩＯＭＭＵ１４０、ページ移行エンジン１１４、プロセッサ１０２、オペレーティングシステム２００、及び／又は、ハイパーバイザ３１８）内のソフトウェアエンティティ、機能ブロック及び／又はデバイスは、一組の移行状態の中から移行状態を経て進行する。初期の非移行状態とは別に、移行状態のそれぞれにおいて、メモリのページを移行する準備をするため、及び／又は、メモリのページを移行するためのそれぞれの動作が実行される。移行される若しくは移行されているメモリのページ及び／又はそれぞれのページテーブルエントリ内の情報のメモリアクセスの要求は、メモリのページの現在の移行状態に基づいて、電子デバイス内の機能ブロック及びデバイス（例えば、ＩＯＭＭＵ１４０、ページ移行エンジン１１４等）によって処理される。概して、アクセス要求は、各移行状態の動作が実行されている間、ソフトウェアエンティティ、機能ブロック及び／又はデバイスが正しく動作し続けるように処理される。例えば、ＩＯデバイス（例えば、ＩＯデバイス１０８～１１０）及び／又はプロセッサ（例えば、プロセッサ１０２）は、移行中のメモリのページ及び／又はそれぞれのページテーブルエントリのアクセスから生じ得るエラー及びフォールトから保護される。

【0088】

図７は、いくつかの実施形態による、移行状態を示す状態図を示す。図７に示される移行状態は、メモリのページを移行するための準備が行われ、次いで、メモリのページが移行されるにつれて、電子デバイス内のソフトウェアエンティティ、機能ブロック及び／又はデバイスが進行する移行状態の例である。特定の数及び配置の移行状態、並びに、移行状態間の遷移が図７に示されているが、いくつかの実施形態では、異なる数及び／若しくは配置の移行状態が使用され、並びに／又は、移行状態間の異なる遷移が使用され得る。例えば、図７のいくつかの移行状態は、そうでなければ個別の移行状態に関連付けられ得る２つ以上の動作（例えば、ロックインジケータ及び移行状態情報の両方がリバースマップテーブルエントリに設定される移行状態７０８）を含む。

【0089】

図７では、移行状態間の遷移が、移行状態間の矢印線を使用して示されている。移行状態間の遷移の第１のセットは、太い線を使用して示され、移行状態間の他の遷移は、細い線を使用して示されている。以下の説明では、移行状態間の遷移の第１のセットが説明され、次いで移行状態間の他の遷移が説明される。しかしながら、異なる線の太さの使用は、移行状態及び移行状態間の遷移を説明する際に単に明確にするためであることに留意されたい。

【0090】

図７に見られるように、移行状態は移行状態（migration state、ＭＳ）７００～７１２を含む。「非移行」移行状態である移行状態７００では、メモリのページは移行されておらず、したがってメモリ内の現在の位置に留まることになる。したがって、移行状態７００は、メモリのページが移行されるまでメモリのページが維持される（より一般的には、メモリのページが移行されるまでメモリのページが保持される）移行状態である。移行状態７００では、メモリのページのＩＯページテーブルエントリ内のページテーブルエントリ内の移行状態情報（例えば、移行状態情報５０６）は、メモリのページが移行状態７００にあることを表すか又は識別するそれぞれのビットシーケンス、値等に設定される。例えば、ＩＯページテーブル内の移行状態情報が２ビットを含むと仮定すると、メモリのページのＩＯページテーブルエントリ内の移行状態情報は、移行状態００を表すか又は識別するために７００に設定され得る。図７において、ＩＯページテーブルエントリの移行状態情報は、移行状態７００のコールアウトにおいてＰＴＥ ＭＳ：０として示される（移行状態７００～７１２の各々のそれぞれのコールアウトは破線を使用して示される）。

【0091】

いくつかの実施形態では、ネストされたページテーブル（例えば、ネストされたページテーブル１５０）は、ページテーブルエントリ内に移行状態情報を含む。これらの実施形態では、移行状態情報がＩＯページテーブルに設定される方法と同様に、移行状態情報は、メモリのそれぞれのページの現在の移行状態を識別するために、ネストされたページテーブルエントリに設定される。しかしながら、明確さ及び簡潔さのために、ネストされたページテーブルエントリ内の移行状態情報の設定は、図７に関して記載されない。したがって、図７の以下の記載における「ページテーブルエントリ」への全ての言及は、別段の指定がない限り、ＩＯページテーブルエントリを指す。いくつかの実施形態では、ＩＯページテーブル及びネストされたページテーブルが組み合わされ、その結果、ＩＯページテーブル内に見出されるものとして本明細書で記載される情報の全ては、代わりにネストされたページテーブル内に見出され、電子デバイスは、個別のＩＯページテーブルを含まなくてもよいことに留意されたい。これらの実施形態では、ＩＯページテーブルを伴う本明細書で記載される動作は、代わりに、ネストされたページテーブルを伴う。

【0092】

移行状態７００では、メモリのソースページ及びメモリの宛先ページの各々のリバースマップテーブル（ＲＭＴ）エントリ内のＲＭＴ移行状態情報（例えば、移行状態情報６１４）は、メモリのページが移行状態７００にあるものとして表すか又は識別するビットシーケンス、値等に設定される。例えば、移行状態情報が２ビットを含むと仮定すると、ＲＭＴエントリの各々のＲＭＴ移行状態情報は、移行状態７００を表すか又は識別するために００に設定され得る。本明細書で使用される場合、「メモリのソースページ」及び「メモリの宛先ページ」は、それぞれ、移行されるべきメモリのページが現在位置しているメモリ内の位置、及び、移行中にメモリのページが再配置されるべきメモリ内の位置である。リバースマップテーブルが各メモリのページのＲＭＴエントリ（すなわち、メモリのページが記憶され得る各位置／物理アドレスに関連付けられた）を含み、したがって、ＲＭＴ移行状態情報は、移行されるべきメモリのページが現在位置しているメモリの位置（メモリのソースページ）及びメモリのページが再配置されるべきメモリの位置（メモリの宛先ページ）に関連付けられたリバースマップテーブルエントリにおいて見出されることを想起されたい。図７では、メモリのソースページＲＭＴ［Ｓ］及びメモリの宛先ページＲＭＴ［Ｄ］のＲＭＴエントリ内のＲＭＴ移行状態情報がそれぞれＲＭＴ［Ｓ］ＭＳ：０及びＲＭＴ［Ｄ］ＭＳ：０として、移行状態７００のコールアウト内に示されている。

【0093】

ＲＭＴ移行状態情報とともに、移行状態７００において、メモリのソースページ及びメモリの宛先ページの各々のＲＭＴエントリ内のロックインジケータ（例えば、ロックインジケータ６１２）がクリアされる（すなわち、設定解除される、デアサートされる等）。これは、メモリのソースページ及びメモリの宛先ページの各々のＲＭＴエントリが現在ロック解除されており、したがって、通常通りに（すなわち、メモリのページの移行による制限なしに）アクセスされ得ることを示す。図７では、メモリのソースページ及びメモリの宛先ページのＲＭＴエントリ内のロックインジケータは、それぞれ、ＲＭＴ［Ｓ］ＬＫ：ＭＴ［Ｓ］ＬＫ：０及びＲＭＴ［Ｄ］ＬＫ：０として、移行状態７００のコールアウト内に示されている。

【0094】

移行状態７００では、ページテーブルエントリ内の移行状態情報及びＲＭＴエントリ内のＲＭＴ移行状態情報が、メモリのページを移行状態７００にあるものとして識別するので、ＩＯＭＭＵは、ＩＯデバイスからのメモリのページ及びページテーブルエントリ内のそれぞれの情報のアクセスが通常どおり進行することを許容する。すなわち、メモリのページを移行するための準備が行われておらず、メモリのページが移行されていないため、メモリのページ及びページテーブルエントリ内の情報のアクセスは、ＩＯＭＭＵによって防止されず、ストールされず又は別様に制限されない。したがって、移行状態７００では、ＩＯＭＭＵは、ページテーブルエントリからの情報を通常どおり使用し、メモリのページのメモリアクセスを通常どおり実行する。

【0095】

いくつかの実施形態では、メモリのページ及びそれぞれのページテーブルエントリのアクセスは、移行状態７００ではメモリのページの移行に起因して制限されないが、メモリのページ及びページテーブルエントリ内の情報のアクセスに関する他の制限は、依然としてＩＯＭＭＵによって実施され得る。例えば、メモリのページが、ＩＯデバイスにとって通常アクセス可能でないメモリのプライベートページであることに起因して、メモリのページがＩＯデバイスにとってアクセス可能でない場合、移行状態７００にあってもそのようなアクセス制限は変更されない。

【0096】

移行状態７００から、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態７００と７０２との間の太い矢印線によって示されるように）移行状態７０２に進行する。例えば、（例えば、プラットフォームセキュリティプロセッサ（例えば、ＰＳＰ１２８）から転送された）メモリのページを移行する要求に遭遇すると、又は、そうでなければ、メモリのページが移行されるべきであると判定すると、ソフトウェアエンティティ（例えば、ハイパーバイザ、オペレーティングシステム等）は、メモリのページを移行するための動作を開始するように、すなわち、移行状態７０２に進行するように、ページ移行エンジンに通知する。移行状態７０２に入る場合に、ページ移行エンジンは、メモリのページのページテーブルエントリ内の移行状態情報を、移行状態７０２を表すか又は識別するビットシーケンス、値等に設定する。例えば、移行状態情報が２ビットを含むと仮定すると、移行状態エンジンは、移行状態７０２を表すか又は識別するために、移行状態情報を１０に設定することができる。図７において、ページテーブルエントリの移行状態情報は、移行状態７０２のコールアウト内にＰＴＥ ＭＳ：２として示されている。

【0097】

図７に示される実施形態では、移行状態情報１は、移行状態ページテーブルエントリで使用されず、したがって、ＰＴＥ ＭＳ：１は、図７の移行状態に示されていないことに留意されたい。この実施形態では、移行状態情報値１は、図７に関して記載されていない用途のために予約されている。より具体的には、図７に示される実施形態では、ＩＯＭＭＵ及びＩＯデバイスは、ＩＯＭＭＵがＡＴＳ要求に応じてＩＯデバイスにゲスト物理アドレスを提供し、したがって、ＩＯデバイスにシステム物理アドレスを提供しないセキュアＡＴＳモードで動作する。セキュアＡＴＳモードでは、メモリアクセス要求内のゲスト物理アドレスがＩＯＭＭＵによってシステム物理アドレスに変換されるので、ＩＯＭＭＵはゲスト物理アドレスのみを提供し、ＩＯＭＭＵは、メモリアクセス要求についてのページテーブルエントリ及び／又はＲＭＴ内の情報をチェックする機会をＩＯＭＭＵに提供する。すなわち、ＩＯＭＭＵは、メモリのページごとに移行状態をチェックすることができ、メモリアクセスは、図７について記載されるように処理され得る。対照的に、いくつかの実施形態では、（非セキュア）ＡＴＳモードでは、ＩＯデバイスがシステム物理アドレスを提供され、したがって、ＩＯＭＭＵが上述したチェックを実行することなくメモリにアクセスし得る場合、ソフトウェアエンティティは、ソフトウェアエンティティがメモリのページの移行のための動作を開始することをＩＯＭＭＵ（及び他のエンティティ）に通知するために、メモリのページの移行状態情報を１に設定することができる。これらの実施形態では、ソフトウェアエンティティは、移行のために準備されている及び／又は移行されているメモリのページのアクセスを回避するために、ＡＴＣ内のＩＯデバイスによって保持されるシステム物理アドレスを無効にし得る。

【0098】

移行状態７００と移行状態７０２との間で、メモリのソースページ又はメモリの宛先ページのＲＭＴエントリ内のＲＭＴ移行状態情報又はロックインジケータに変化はない。これは、ＲＭＴ移行状態情報及びロックインジケータが移行状態７０２において未だ変更されておらず、メモリのページを移行するための準備が引き続き行われるので、後続の移行状態において変更されるからである。図７では、メモリのソースページ及びメモリの宛先ページのＲＭＴエントリ内のＲＭＴ移行状態情報は、それぞれＲＭＴ［Ｓ］ＭＳ：０及びＲＭＴ［Ｄ］ＭＳ：０として、移行状態７０２のコールアウト内に示されている。加えて、図７では、メモリのソースページ及びメモリの宛先ページのＲＭＴエントリ内のロックインジケータは、それぞれＲＭＴ［Ｓ］ＬＫ：０及びＲＭＴ［Ｄ］ＬＫ：０として、移行状態７０２のコールアウト内に示されている。メモリのソースページ及びメモリの宛先ページの各々のＲＭＴエントリ内のロックインジケータがクリアされたままであるので、ソースページ及び宛先ページの各々のＲＭＴエントリがロック解除されたままであり、したがって、依然として通常どおりアクセスされ得ることに留意されたい。

【0099】

移行状態７０２では、メモリ内のメモリのページを移行するための初期準備が行われる。準備は、ＩＯＭＭＵが、ＩＯＭＭＵ及び／又はＩＯデバイス（例えば、ＴＬＢ１４４、ＡＴＣ１４６等）内のローカルキャッシュ内のメモリのページに関するページテーブルエントリからの情報の新しいコピーのキャッシュ（すなわち、記憶）を防止することを含む。メモリのページの後続の移行は、メモリのページがメモリ内の新しい物理アドレスに位置することに起因して、ページテーブルエントリからの情報のコピーを不正確にするため、ページテーブルエントリからの情報のコピーは、メモリのページが移行され、ページテーブルエントリが更新されるまで、ＩＯＭＭＵ又はＩＯデバイス内のローカルキャッシュに記憶されることが防止される。したがって、移行状態７０２では、メモリのソースページのページテーブルエントリ内の移行状態情報と、ＲＭＴ移行状態情報と、ＲＭＴエントリ内のロックインジケータとは、メモリのページが移行状態７０２にあるものとして識別するので、ＩＯＭＭＵは、ＩＯＭＭＵ自体内のローカルキャッシュ内にそのようなコピーをキャッシュするために、及び／又は、ＩＯデバイスのローカルキャッシュ内に記憶するためにＩＯデバイスにそのようなコピーを提供するために、ページテーブルエントリから情報のコピーを取得しないことになる。言い換えれば、ＩＯＭＭＵは、メモリのページに対するメモリアクセス要求のページテーブルウォーク及びリバースマップテーブルチェック中に、ＰＴＥ ＭＳ：２、ＲＭＴ［Ｓ］ＬＫ：０及びＲＭＴ［Ｓ］ＭＳ：０の組み合わせに遭遇すると、ＩＯＭＭＵは、メモリのページが移行状態７０２にあると判定し、記載されるように、ページテーブルエントリからの情報のコピーの使用を制限する。

【0100】

いくつかの実施形態では、上述したように、ページテーブルエントリからの情報のコピーをＩＯデバイスに「提供しない」場合、ＩＯＭＭＵは、ページテーブルエントリからの情報のコピーに対するＩＯデバイスからのＡＴＳ要求を拒否する。例えば、いくつかの実施形態では、ＩＯＭＭＵは、メモリのページが存在しないことを要求側ＩＯデバイスに通知することによってＡＴＳ要求に応答することができ、ＩＯデバイスを、ページを存在させるための動作に進行させる。

【0101】

移行状態７０２では、ある特定の後続の移行状態とは対照的に、ＩＯＭＭＵは、ＲＭＴチェックが実行されない新たに遭遇したメモリアクセス以外のメモリアクセスが進行することを許容する。例えば、ＩＯＭＭＵは、ＲＭＴチェックが実行される既存のメモリアクセス及び新たに遭遇したメモリアクセスの両方が進行することを許容することができる。メモリのソースページのＲＭＴエントリは、移行状態７０２においてロックされているものとして未だマークされていないので、ＲＭＴチェックが実行されるメモリアクセスは、通常どおり進行する。言い換えれば、メモリのページに対するメモリアクセス要求のページテーブルウォーク及びリバースマップテーブルチェック中にＰＴＥ ＭＳ：２、ＲＭＴ［Ｓ］ＬＫ：０及びＲＭＴ［Ｓ］ＭＳ：０の組み合わせに遭遇すると、ＩＯＭＭＵは、メモリのページが移行状態７０２にあると判定し、新たに遭遇したメモリアクセスが進行することを許容する。メモリアクセスが進行することを許容することは、ＩＯデバイスの動作を不必要に遅延させることなく、メモリのページを移行する準備中のメモリのページのメモリアクセスをクリア／完了する（メモリのページは、メモリアクセスが未処理の状態で移行されるべきではないため）。

【0102】

移行状態７０２では、上述した他のタイプのメモリアクセスとは対照的に、ＩＯＭＭＵは、ＩＯデバイスからＲＭＴチェックが実行されないメモリのページへの新たに遭遇したメモリアクセスをストールする。したがって、移行状態７０２では、ページテーブルエントリ及びソースページのＲＭＴエントリ内の移行状態情報は、メモリのページを移行状態７０２にあるものとして識別するので、ＩＯＭＭＵは、メモリのページの移行が完了するまで（例えば、移行状態７００に戻るまで）、ＲＭＴチェックが実行されない新たに遭遇したメモリアクセスをストールする。例えば、ＩＯＭＭＵは、ＲＭＴチェックが実行されない新たに遭遇したメモリアクセスをバッファ、メモリ要素等に保持し（例えば、ＩＯデバイスからのメモリアクセス要求に関する情報を記憶することによって）、その後、メモリのページの移行が完了した後に、保持されたメモリアクセスをバッファ、メモリ要素等から解放してもよい。

【0103】

いくつかの実施形態では、移行状態７０２に入る準備において及び／又は移行状態７０２に入る場合に、ソフトウェアエンティティ及び／又はページ移行エンジンは、ネストされたページテーブル（すなわち、コア１１６～１１８によって使用されるが、ＩＯデバイスによって使用されないページテーブル）を更新して、メモリのページが存在しないと識別する。例えば、いくつかの実施形態では、ソフトウェアエンティティは、それぞれのネストされたページテーブルエントリ内の有効性情報（例えば、有効性５００）及び／又はネストされたページテーブルエントリ内の他の情報を変更して、メモリのページを欠落しているものとして識別することができる。ネストされたページテーブルがこのように設定されるので、コア１１６～１１８（及び／又はネストされたページテーブルを使用する他のソフトウェアエンティティ、機能ブロック等）は、ページを「欠落している」、すなわち、大容量記憶装置１０６から未だロードされていないか、又は、そうでなければメモリ内に存在しないと見なし、メモリのページのメモリアクセスを行わない。代わりに、コア１１６～１１８は、周知のページフォールト機構を使用して、メモリの欠落ページを処理する。これらの実施形態では、ページフォールト機構のメモリのページの最終的な「ロード」は、実際には、移行中のメモリのページの再配置である。したがって、いくつかの実施形態では、そのようなページフォールトの解決は、メモリのページが移行されるまでストールされる。

【0104】

移行状態７０２から、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態７０２と７０４との間の太い矢印線によって示されるように）移行状態７０４に進行する。言い換えれば、移行状態７０２の動作を実行した後、ページ移行エンジンは移行状態７０４に遷移することができる。移行状態７０４は移行状態７０２と同じ移行状態情報を使用するので、移行状態７０４に入る場合に、ページ移行エンジンは、メモリのページのページテーブルエントリ内の移行状態情報を、同じビットシーケンス、値等に設定されたままにする。図７では、ページテーブルエントリの移行状態情報は、移行状態７０４のコールアウト内のＰＴＥ ＭＳ：２として示されている。加えて、移行状態７０４では、メモリのソースページ及びメモリの宛先ページの各々のＲＭＴエントリ内のＲＭＴ移行状態情報は、移行状態７０２から変更されていない。図７では、メモリのソースページ及びメモリの宛先ページのＲＭＴエントリ内のＲＭＴ移行状態情報は、それぞれＲＭＴ［Ｓ］ＭＳ：０及びＲＭＴ［Ｄ］ＭＳ：０として、移行状態７０４のコールアウト内に示されている。加えて、メモリの宛先ページのＲＭＴエントリ内のロックインジケータは、移行状態７０２から移行状態７０４に変更されていない。図７では、メモリの宛先ページのＲＭＴエントリ内のロックインジケータは、ＲＭＴ［Ｄ］ＬＫ：０として、移行状態７０４のコールアウト内に示されている。これは、宛先ページのＲＭＴエントリがロック解除されたままであり、したがって依然として通常どおりにアクセスされ得ることを示す。

【0105】

移行状態７０４では、メモリのページの移行の準備において、ページ移行エンジンは、メモリのソースページのＲＭＴエントリをロックする。メモリのソースページのＲＭＴエントリをロックすることは、（ＲＭＴチェックを実行するアクセスの）ＲＭＴエントリ自体及び／又はメモリのソースページのアクセスを防止する。いくつかの実施形態では、メモリのソースページのＲＭＴエントリをロックする場合、ページ移行エンジンは、コンペアアンドスワップ（compare and swap、ＣＡＳ）を実行し、ロックインジケータを０（クリア／ロック解除）から１（設定／ロック）に更新する。図７では、メモリのソースページのＲＭＴエントリ内のロックインジケータは、ＲＭＴ［Ｓ］ＬＫ：１として、移行状態７０４のコールアウト内に示されている。

【0106】

いくつかの実施形態では、移行状態７０４において、すなわち、ＲＭＴ［Ｓ］ＬＫ：１且つＲＭＴ［Ｓ］ＭＳ：０の場合、ＲＭＴエントリがロックされているように示され、メモリのページが移行されているという指標がＲＭＴエントリ内に未だ存在しないので、ＩＯＭＭＵは、メモリのソースページへの全てのメモリアクセス要求をストールする。言い換えれば、移行状態７０４におけるメモリのソースページに対するメモリアクセス要求のページテーブルウォーク及びリバースマップテーブルチェック中に、ＰＴＥ ＭＳ：２、ＲＭＴ［Ｓ］ＬＫ：１、及びＲＭＴ［Ｓ］ＭＳ：０の組み合わせに遭遇すると、ＩＯＭＭＵは、メモリのソースページの新たに遭遇した全てのメモリアクセスをストールする。加えて、ある特定のアクセスエンティティ（例えば、コア１１６～１１８）は、メモリのソースページにアクセスする前のＲＭＴチェック中にロックされたメモリのソースページのＲＭＴエントリを見出すと、ロックされたＲＭＴエントリをフォールト（例えば、ページフォールト等）するか又は他の方法で処理し、メモリのソースページにアクセスしない。

【0107】

移行状態７０４では、ページテーブルエントリ及びソースページのＲＭＴエントリ内の移行状態情報が、メモリのページを移行状態７０４にあるものとして識別するので、ＩＯＭＭＵは、ＩＯＭＭＵ及び／又はＩＯデバイス内のローカルキャッシュ内のメモリのページのページテーブルエントリからの情報の新たなコピーのキャッシング（すなわち、記憶）を防止し続ける。すなわち、移行状態７０２と同様に、ＩＯＭＭＵは、ページテーブルエントリからの情報のコピーが上述したようにキャッシュされることを許可しない。

【0108】

移行状態７０４から、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態７０４と７０６との間の太い矢印線によって示されるように）移行状態７０６に進行する。移行状態７０４と移行状態７０６との間でページテーブルエントリ内の移行状態情報に変更がないので、ページテーブルエントリ内の移行状態情報は変更されない。図７では、ページテーブルエントリの移行状態情報は、ＰＴＥ ＭＳ：２として、移行状態７０６のコールアウト内に示されている。移行状態７０６では、ソースページのＲＭＴエントリ内のロックインジケータも移行状態７０４から変更されず、これは、ＲＭＴ［Ｓ］ＬＫ：１として、図７の移行状態７０６のコールアウト内に示されている。加えて、宛先ページのＲＭＴエントリ内のロックインジケータ及びＲＭＴ移行状態情報は変更されず、図７にＲＭＴ［Ｄ］ＭＳ：０及びＲＭＴ［Ｄ］ＬＫ：０として、移行状態７０６のコールアウト内に示されている。

【0109】

移行状態７０６では、ページ移行エンジンは、ソースページが移行状態７０６にあることを識別するために、ソースページのＲＭＴエントリ内のＲＭＴ移行状態情報を設定する。例えば、いくつかの実施形態では、ページ移行エンジンは、コンペアアンドスワップ（ＣＡＳ）を実行して、メモリのソースページのＲＭＴエントリ内のＲＭＴ移行状態情報を０から１に更新することができる。図７では、メモリのソースページのＲＭＴエントリ内のＲＭＴ移行状態情報は、ＲＭＴ［Ｓ］ＭＳ：１として、移行状態７０６のコールアウト内に示されている。

【0110】

ページテーブルエントリ及びソースページのＲＭＴエントリ内の移行状態情報は、メモリのページが移行状態７０６にあるものとして識別するので、ＩＯＭＭＵは、メモリのページの移行が完了するまで（例えば、移行状態７００に戻るまで）、第１のタイプの全ての新たに遭遇したメモリアクセスをストールする。例えば、いくつかの実施形態では、第１のタイプのメモリアクセスは、応答を引き起こさない書き込み、無効化等の第２のタイプのメモリアクセスとは対照的に、メモリから要求側ＩＯデバイスへの応答（例えば、返されたデータ等）を引き起こす読み出し、比較及びスワップ等のメモリアクセスを含む。ＩＯＭＭＵは、全ての新たに遭遇した第１のタイプのメモリアクセスをバッファ、メモリ要素等に保持し、その後、メモリのページの移行が完了した後に、保持されたメモリアクセスを解放し得る。言い換えれば、メモリのページに対するメモリアクセス要求のページテーブルウォーク及びリバースマップテーブルチェック中に、ＰＴＥ ＭＳ：２、ＲＭＴ［Ｓ］ＬＫ：１及びＲＭＴ［Ｓ］ＭＳ：１の組み合わせに遭遇すると、ＩＯＭＭＵは、メモリのページが移行状態７０６にあると判定し、メモリのページへの第１のタイプの全てのメモリアクセスをストールする。しかしながら、移行状態７０６では、ＩＯＭＭＵは、新たに遭遇した第１のタイプのメモリアクセス以外のメモリアクセスが進行することを許容する。例えば、ＩＯＭＭＵは、第１のタイプの既存のメモリアクセスが進行することを許容することができる。加えて、ＩＯＭＭＵは、第２のタイプの既存のメモリアクセス及び新たに遭遇したメモリアクセスの両方が進行することを許容することができる。これは、上述したように、移行状態７０４でストールされたメモリアクセスを解放することを含むことができる。いくつかの実施形態では、新たに遭遇した第１のタイプのメモリアクセスは、新たに遭遇した第２のタイプのメモリアクセス（後述するように、移行状態７１０～７１２においてストールされる）とは個別にストールされ、メモリのページを移行する準備としてメモリアクセスが完了する場合に、第１のタイプのメモリアクセスと第２のタイプのメモリアクセスとの間で発生し得る競合、デッドロック条件及び／又は他の問題を回避する。

【0111】

移行状態７０６では、ページテーブルエントリ及びソースページのＲＭＴエントリ内の移行状態情報が、メモリのページを移行状態７０６にあるものとして識別するので、ＩＯＭＭＵは、ＩＯＭＭＵ及び／又はＩＯデバイス内のローカルキャッシュ内のメモリのページのページテーブルエントリからの情報の新たなコピーのキャッシング（すなわち、記憶）を防止し続ける。すなわち、移行状態７０２～７０４と同様に、ＩＯＭＭＵは、ページテーブルエントリからの情報のコピーが上述したようにキャッシュされることを許容しない。

【0112】

移行状態７０６から、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態７０６と７０８との間の太い矢印線によって示されるように）移行状態７０８に進行する。移行状態７０６と移行状態７０８との間でページテーブルエントリ内の移行状態情報に変更がないので、ページテーブルエントリ内の移行状態情報は変更されない。図７では、ページテーブルエントリの移行状態情報は、ＰＴＥ ＭＳ：２として、移行状態７０８のコールアウト内に示されている。

【0113】

移行状態７０８では、ページ移行エンジンは、メモリのページの移行のために、メモリの宛先ページのＲＭＴエントリを準備する。この動作のために、ページ移行エンジンは、先ず、ＲＭＴエントリ自体及び／又はメモリの宛先ページのアクセスを防止するために、メモリの宛先ページのＲＭＴエントリをロックする。例えば、いくつかの実施形態では、ページ移行エンジンは、コンペアアンドスワップ（ＣＡＳ）を実行し、メモリの宛先ページのＲＭＴエントリ内のロックインジケータを０（クリア／ロック解除）から１（設定／ロック）に更新することができる。図７では、メモリの宛先ページのＲＭＴエントリ内のロックインジケータは、ＲＭＴ［Ｄ］ＬＫ：１として、移行状態７０８のコールアウト内に示されている。

【0114】

メモリの宛先ページのＲＭＴエントリをロックした後、ページ移行エンジンは、メモリの宛先ページのＲＭＴエントリを、メモリのソースページのＲＭＴエントリからの情報のコピーで部分的に上書きする。例えば、いくつかの実施形態では、ページ移行エンジンは、上述したＣＡＳ動作に応じて（すなわち、ロックされたインジケータ及びＲＭＴ移行状態情報を移行状態７０６に設定するために）返される、メモリのソースページのＲＭＴエントリからの情報のコピーを保存する。次いで、ページ移行エンジンは、メモリの宛先ページのＲＭＴエントリを、メモリのソースページのＲＭＴエントリからの情報の保存されたコピーで上書きする。例えば、いくつかの実施形態では、ページ移行エンジンは、ゲストＩＤ（例えば、ゲストＩＤ ６０４）、ゲスト物理アドレス（例えば、ゲスト物理アドレス６０６）、ページ情報（例えば、ページ情報６０８）等の情報を、メモリのソースページのＲＭＴエントリからメモリの宛先ページのＲＭＴエントリにコピーする。次いで、ページ移行エンジンは、ソースページのＲＭＴエントリから情報を除去する（例えば、削除する、上書きする、デフォルト値に設定する等）。宛先ページのＲＭＴエントリからの情報でＲＭＴエントリを上書きし、ソースページのＲＭＴエントリから情報を削除することによって、ページ移行エンジンは、ソースページのＲＭＴエントリからの情報を宛先ページのＲＭＴエントリに転送する。転送は、メモリのソースページからメモリの宛先ページに所有権、アクセス制御及び他のレコードを切り替え、メモリのソースページから所有権、アクセス制御及び他のレコードを除去する（その結果、メモリの２つのページがソースＲＭＴエントリ及び宛先ＲＭＴエントリによって許容不可能に参照されない）。

【0115】

宛先ページのＲＭＴエントリに対する上述した上書き動作の間、ページ移行エンジンは、メモリのソースページのＲＭＴエントリからメモリの宛先ページのＲＭＴエントリにＲＭＴ移行状態情報をコピーしない。代わりに、ページ移行エンジンは、メモリの宛先ページを移行状態７０８にあるものとして識別するために、メモリの宛先ページに関するＲＭＴエントリ内のＲＭＴ移行状態情報を設定する。例えば、いくつかの実施形態では、ページ移行エンジンは、メモリの宛先ページのＲＭＴエントリ内のＲＭＴ移行状態情報を２に設定することができる。図７では、メモリの宛先ページのＲＭＴエントリ内のＲＭＴ移行状態情報は、ＲＭＴ［Ｄ］ＭＳ：２として、移行状態７０８のコールアウト内に示されている。２に設定されると、ＲＭＴ移行状態情報は、設定されているロックインジケータとともに、ＩＯＭＭＵに、上述したようなＩＯデバイスからのメモリアクセスを処理させる。

【0116】

移行状態７０８では、ページ移行エンジンは、ＩＯＭＭＵ内のローカルキャッシュ及びコア１１６～１１８内のＴＬＢ内のページテーブルエントリからの情報の任意の既存のコピーを無効化する（ＩＯデバイス内のローカルキャッシュ内のページテーブルエントリからの情報の既存のコピーが、移行状態７０２において以前に無効化されたことを想起されたい）。例えば、ページ移行エンジンは、ＩＯＭＭＵにローカルキャッシュ内のページテーブルエントリからの情報の任意の既存のコピーを無効化させる無効化要求をＩＯＭＭＵに発行し得る。加えて、ページ移行エンジンは、同様に、ＩＯＭＭＵ内のローカルキャッシュ及びコア１１６～１１８内のＴＬＢ内のメモリのソースページ及びメモリの宛先ページからのＲＭＴエントリからの情報の任意の既存のコピーを無効化する。移行状態７０８では、ＩＯＭＭＵは、移行状態７０２～７０６について上述したように、ＩＯＭＭＵ及び／又はＩＯデバイスがメモリのページのページテーブルエントリからの情報のコピーをローカルキャッシュに記憶することを防止し続ける。

【0117】

移行状態７０８から、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態７０８と７１０との間の太い矢印線によって示されるように）移行状態７１０に進行する。移行状態７０８と移行状態７１０との間でページテーブルエントリ内の移行状態情報に変更がないので、ページテーブルエントリ内の移行状態情報は変更されない。図７では、ページテーブルエントリの移行状態情報は、ＰＴＥ ＭＳ：２として、移行状態７１０のコールアウト内に示されている。

【0118】

移行状態７１０では、ページ移行エンジンは、メモリのページの移行のためにメモリのソースページのＲＭＴエントリを準備することを終了する。この動作の場合、ページ移行エンジンは、ソースページが移行状態７１０にあることを識別するために、ソースページのＲＭＴエントリ内のＲＭＴ移行状態情報を設定する。例えば、いくつかの実施形態では、ページ移行エンジンは、メモリのソースページのＲＭＴエントリ内のＲＭＴ移行状態情報を２に設定することができる。図７では、メモリのソースページのＲＭＴエントリ内のＲＭＴ移行状態情報は、ＲＭＴ［Ｓ］ＭＳ：２として、移行状態７１０のコールアウト内に示されている。２に設定されると、ＲＭＴ移行状態情報は、ソフトウェアエンティティ及びコア１１６～１１８等の機能ブロックに、メモリのソースページへのアクセスを防止させる。

【0119】

ページテーブルエントリ及びソースページのＲＭＴエントリ内の移行状態情報は、メモリのページを移行状態７１０にあるものとして識別するので、ＩＯＭＭＵは、メモリのページの移行が完了するまで（例えば、移行状態７００に戻るまで）、第１のタイプ及び第２のタイプの両方の新たに遭遇したメモリアクセスをストールする。例えば、ＩＯＭＭＵは、第１のタイプ及び第２のタイプの全ての新たに遭遇したメモリアクセスをバッファ、メモリ要素等に保持し、その後、メモリのページの移行が完了した後に、保持されたメモリアクセスを解放し得る。言い換えれば、メモリのページに対するメモリアクセス要求のページテーブルウォーク及びリバースマップテーブルチェック中にＰＴＥ ＭＳ：２、ＲＭＴ［Ｓ］ＬＫ：１及びＲＭＴ［Ｓ］ＭＳ：２の組み合わせに遭遇すると、ＩＯＭＭＵは、メモリのページが移行状態７１０にあると判定し、メモリのページへの第１のタイプ及び第２のタイプの両方のメモリアクセスをストールする。しかしながら、移行状態７１０では、ＩＯＭＭＵは、新たに遭遇したメモリアクセス以外のメモリアクセスが進行することを許容する。例えば、ＩＯＭＭＵは、第１のタイプ及び第２のタイプの既存のメモリアクセスが進行することを許容することができる。移行状態７１０では、ＩＯＭＭＵは、移行状態７０２～７０８について上述したように、ＩＯＭＭＵ及び／又はＩＯデバイスがメモリのページのページテーブルエントリからの情報のコピーをローカルキャッシュに記憶することを防止し続ける。

【0120】

移行状態７１０から、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態７１０と７１２との間の太い矢印線によって示されるように）移行状態７１２に進行する。移行状態７１２に入る場合に、ページ移行エンジンは、メモリのページのページテーブルエントリ内の移行状態情報を、移行状態７１２を表すか又は識別するビットシーケンス、値等に設定する。例えば、移行状態情報が２ビットを含むと仮定すると、移行状態情報は、移行状態７１２を表すか又は識別するために１１に設定され得る。移行状態７１２では、ページ移行エンジンは、メモリのソースページ及びメモリの宛先ページのＲＭＴエントリ内のＲＭＴ移行状態情報及びロックインジケータを、これらの値が移行状態７１０と７１２との間で同じであるので、変更されないままにする。したがって、図７では、ページテーブルエントリの移行状態情報は、ＰＴＥ ＭＳ：３として示され、メモリのソースページ及びメモリの宛先ページのＲＭＴエントリ内のＲＭＴ移行状態情報及びロックインジケータは、ＲＭＴ［Ｓ］ＬＫ：１、ＲＭＴ［Ｓ］ＭＳ：２、ＲＭＴ［Ｄ］ＬＫ：１及びＲＭＴ［Ｄ］ＭＳ：２として、移行状態７１２のコールアウト内に示されている。

【0121】

移行状態７１２では、メモリ内のメモリのページを移行するための準備が完了し、次いで、メモリのページが移行される。これらの動作の場合、メモリのソースページ及びメモリの宛先ページのＲＭＴエントリ内のページテーブルエントリ及びＲＭＴ移行状態情報は、メモリのページが移行状態７１２にあることを示すので、ＩＯＭＭＵは、メモリのページへの第１のタイプ及び第２のタイプの両方のメモリアクセスをストールし続ける。また、ＩＯＭＭＵは、移行状態７０２～７１０について上述したように、ＩＯＭＭＵ及び／又はＩＯデバイスがメモリのページのページテーブルエントリからの情報のコピーをローカルキャッシュに記憶することを防止し続ける。更に、ＩＯＭＭＵは、メモリのページへの全ての既存の／未処理のメモリアクセスを完了する。言い換えれば、移行状態７１２に入る前に進行中であった全ての残りのメモリアクセスが完了される。全ての既存の／未処理のメモリアクセスが完了され、その結果、メモリのページのメモリアクセスは、移行中にメモリのページにアクセスしない（すなわち、古い／不正確なデータがアクセスされることがあるため等）。

【0122】

既存の／未処理のメモリアクセスが完了し、したがって、メモリのページへの全ての残りのアクセスが、メモリのページを移行するための準備においてストールされた後、メモリのページを移行するための準備が終了する。したがって、ページ移行エンジンは、メモリ内のメモリのページを移行する。例えば、ページ移行エンジンは、メモリのページを、メモリ内の第１の／ソース位置／物理アドレスからメモリ内の第２の／宛先位置／物理アドレス（例えば、メモリのページを移行する要求において指定された位置）に移動させることができる。いくつかの実施形態では、メモリ内の移動は、第１のタイプのメモリ（例えば、より低速のアクセスタイプのメモリ）から第２のタイプのメモリ（例えば、より高速のアクセスタイプのメモリ）であるか、又は、その逆である。移行状態７１２は単一の移行状態として示されているが、別の例では、移行状態は、既存の／未処理のメモリアクセスが完了される移行状態７１２Ａと、メモリのページがメモリ内で移行／移動され、メモリのページを移行状態７００に戻す準備としてクリーンアップ動作（後述するような）が実行される移行状態７１２Ｂと、に分割され得る。

【0123】

メモリのページを移行した後、ページ移行エンジンは、メモリのページが記憶されている物理アドレス（すなわち、メモリ内の第２の位置の物理アドレス）を識別するために、ページテーブルエントリを更新する（又は別の機能ブロック若しくはソフトウェアエンティティに更新させる）。言い換えれば、ページ移行エンジンは、電子デバイス内のＩＯデバイスによって使用されるゲスト物理アドレスが、メモリのページが記憶されている物理アドレスに正しくマッピングされ得るように、メモリのページのアドレス変換情報を更新する。また、ページ移行エンジンは、メモリ内の第２の位置に基づいて、ページテーブルエントリ内の任意の関連メタデータを（必要に応じて）設定する。

【0124】

メモリのページが正常に移行されたので、機能ブロック、デバイス及びソフトウェアエンティティは、（移行状態７１２と７００との間の太い矢印線によって示されるように）移行状態７００に戻る。移行状態７００に戻ることの一部として、ページ移行エンジンは、メモリのページのページテーブルエントリ内の移行状態情報を、移行状態７００を表すか又は識別するビットシーケンス、値等に設定する。例えば、移行状態情報が２ビットを含むと仮定すると、移行状態情報は、移行状態７００を表すか又は識別するために００に設定され得る。図７では、ページテーブルエントリ内の移行情報は、ＰＴＥとして、移行状態７００のコールアウト内に示されている。また、ページ移行エンジンは、移行状態７００を表すか又は識別するために、メモリのソースページ及びメモリの宛先ページのＲＭＴエントリ内のＲＭＴ移行状態情報及びロックインジケータを設定する。図７では、メモリのソースページ及びメモリの宛先ページのＲＭＴエントリ内のＲＭＴ移行状態情報及びロックインジケータが、ＲＭＴ［Ｓ］ＭＳ：０、ＲＭＴ［Ｓ］：０、ＲＭＴ［Ｄ］ＭＳ：０及びＲＭＴ［Ｄ］ＬＫ：０として、移行状態７００のコールアウト内に示されている。ソースページのＲＭＴエントリ内の他の情報が宛先ページのＲＭＴエントリに転送されたので、宛先ページのＲＭＴエントリは、メモリの移行されたページの適切なアクセス及びセキュリティ情報を有することを想起されたい。加えて、ソースページのＲＭＴエントリは、メモリの移動されたページの情報がクリアされる。

【0125】

上述したように、移行状態７００は、「非移行」移行状態である。ページテーブルエントリ及びメモリの宛先ページのＲＭＴエントリ内の移行状態情報は、メモリのページを移行状態７００にあるものとして識別するので、ＩＯＭＭＵは、ＩＯデバイスからのメモリのページ及びページテーブルエントリ内のそれぞれの情報のアクセスが通常どおり進行することを許容する。すなわち、メモリのページを移行するための準備が行われておらず、メモリのページが移行されていないため、メモリのページ及びページテーブルエントリ内の情報のアクセスは、ＩＯＭＭＵによって防止されず、ストールされず、又は、別様に制限されない。

【0126】

いくつかの実施形態では、移行状態７００に戻る場合（すなわち、ページテーブルエントリ及びＲＭＴエントリを更新した後）、ページ移行エンジンは、移行が完了したことをソフトウェアエンティティにシグナリングする。次いで、ソフトウェアエンティティは、メモリのページの通常の動作を再開する。例えば、ソフトウェアエンティティは、メモリのページが存在するものとして識別するために、ネストされたページテーブルを更新することができる。例えば、いくつかの実施形態では、ソフトウェアエンティティは、ネストされたページテーブルエントリ内の有効性情報（例えば、メモリのページが存在すると識別するために、有効性５００）及び／又はネストされたページテーブルエントリ内の他の情報を変更することができる。また、ソフトウェアエンティティは、メモリのページが記憶されているシステム物理アドレスを識別するために、ネストされたページテーブル内のページテーブルエントリを更新する。次いで、ソフトウェアエンティティは、ネストされたページテーブル内で欠落としてマークされたメモリのページに基づいて発生した任意のページフォールトの処理を可能にするために、ページフォールト機構を解放することができる。

【0127】

移行状態７００に戻ると、ＩＯＭＭＵは、前の移行状態中に以前にストールされたメモリのページへのストールされたメモリアクセスを解放する。例えば、いくつかの実施形態では、ＩＯＭＭＵがページテーブルエントリをポーリングする／周期的に読み出す一方、ストールされたメモリアクセスはＩＯＭＭＵによって保持される。ページテーブルエントリがメモリのページを移行状態７００にあるものとして識別することをＩＯＭＭＵが発見すると、ＩＯＭＭＵは、ストールされたメモリアクセスが記憶されたバッファ又はメモリ要素からストールされたメモリアクセスを先入れ先出し順序で取得し始め、メモリアクセスの各々を実行する。いくつかの実施形態では、ＩＯＭＭＵは、メモリのページの他の新たに遭遇したメモリアクセスの前に、ストールされたメモリアクセスのそれぞれを実行する（新たに遭遇したメモリアクセスはそれ自体が保持され、その後、それらが受信された順序又は別の順序で解放され得る）。加えて、ＩＯＭＭＵは、ローカルキャッシュ内のページテーブルエントリからの情報のキャッシュを再開する。言い換えれば、ＩＯＭＭＵは、それ自体がページテーブルエントリからの情報のコピーをキャッシュし、ページテーブルエントリからの情報のコピーを要求側ＩＯデバイスに提供し得る。また、ページ移行エンジンは、メモリのページが首尾よく移行されたことを示す応答を要求側ソフトウェアエンティティに返す。これにより、メモリのページの移行が完了する。

【0128】

図７の例では、移行の試みが成功し、したがって、ページを移行する準備を行い、次いでページを移行するための全ての動作が成功することを想定している。しかしながら、動作のうち何れかが失敗した場合、又は、望ましくない若しくは予期しない状態若しくはエラーに遭遇した場合、ページの移行は終了され得る。移行が終了すると、機能ブロック、デバイス及びソフトウェアエンティティは、現在の移行状態（移行状態７０２～７１２のいずれかであり得る）から移行状態７００に戻る。これは、移行状態７０２～７１０と移行状態７００との間の対応する細い矢印線、及び、移行状態７１２と移行状態７００との間の太い矢印線によって示されている。メモリのページの移行を終了すると、ソフトウェアエンティティ、ページ移行エンジン、又は、別の機能ブロック若しくはデバイスは、メモリのページのページテーブルエントリ、並びに、メモリのソースページ及びメモリの宛先ページのＲＭＴエントリ内の移行状態情報を、移行状態７００を表すか又は識別するビットシーケンス、値等に復元する。例えば、移行状態情報が２ビットを含むと仮定すると、移行状態情報は、移行状態７００等を表すか又は識別するために００に設定することができる。メモリのページを移行することの失敗に起因して移行状態７００に戻る場合に、ＩＯＭＭＵは、メモリのページの任意のストールされたメモリアクセスを解放し、ＩＯＭＭＵ及びＩＯデバイス内のローカルキャッシュ内のページテーブルエントリからの情報のコピーをキャッシュすることを再開し、より一般的には、メモリのページを移行するための準備の影響を除去する。加えて、ページ移行エンジン（及び／又は別の機能ブロック若しくはデバイス）は、移行の失敗をソフトウェアエンティティに通信する。次いで、ソフトウェアエンティティは、エラー処理ルーチンを実行することができる（又は移行が自発的であった場合、障害を無視することができる）。

【0129】

いくつかの実施形態では、移行中のメモリのページのメモリアクセス及びローカルキャッシュ内のそれぞれのページテーブルエントリからの情報のキャッシュに対する制限にもかかわらず、非移行中のメモリのページ及びそれらのそれぞれのページテーブルエントリへのアクセスは通常どおり継続される。すなわち、非移行中のメモリのページを移行するための準備は行われておらず、非移行中のメモリのページは移行されないため、非移行中のメモリのページ及びそれぞれのページテーブルエントリ内の情報のアクセスは、ＩＯＭＭＵによって防止されず、ストールされず、又は、別様に制限されない。言い換えれば、ＩＯＭＭＵは、そのようなページテーブルエントリからの情報を通常どおり使用し、そのようなメモリのページのメモリアクセスを通常どおり実行する。いくつかの実施形態では、非移行ページの移行状態情報及びＲＭＴエントリは、非移行ページが移行状態７００にあることを示すように設定されている。しかしながら、非移行中のメモリのページの特定のメモリアクセスは、順序付けの理由及び／又はメモリのページの移行に基づく他の理由のために保留され得るが、概して、メモリ内の非移行中のメモリのページ及びそれぞれのページテーブルエントリが正しいままである限りは進行し得る。

【0130】

いくつかの実施形態では、機能ブロック、デバイス及びソフトウェアエンティティは、異なる順序で移行状態間を遷移し得る。例えば、いくつかの実施形態では、移行状態をスキップすることができる。移行状態のスキップの例は、移行状態７００からの「移行状態スキップ」ラベルによって図７に示されている（移行状態間の可能なスキップの各々は、明確にするためにラベル付けされていない）。そのようなスキップは、移行状態情報、並びに、メモリのソースページ及び／又は宛先ページのＲＭＴエントリが正しく更新される限り、任意の適切な移行状態から任意の他の許容できる移行状態へのスキップを含むことができることに留意されたい。例えば、いくつかの実施形態では、プロセッサにのみアクセス可能である（したがって、ＩＯデバイスにアクセス可能でない）メモリのページは、移行状態７００から移行状態７１２に直接遷移され得る。これらの実施形態では、プロセッサは、メモリのページの欠落を処理するためのページフォールト機構を含み、ソフトウェアエンティティ及び／又はページ移行エンジンは、単に、メモリのページをそれぞれのページテーブルエントリにおいて欠落しているものとしてマークし、メモリのページの移行を進行させ得る。いくつかの実施形態では、プロセッサは、ＩＯＭＭＵとは異なるページテーブルを使用し、したがって、メモリのページは、プロセッサのページテーブルにおいて移行中に「欠落」としてマークされ、これにより、メモリのページは、プロセッサのページフォールト機構を使用してプロセッサによって処理される。しかしながら、いくつかの実施形態では、プロセッサ及びＩＯＭＭＵで利用可能なインジケータが異なるものの、プロセッサは、ＩＯＭＭＵと同じページテーブルを使用する。これらの実施形態では、プロセッサの利用可能なインジケータは、プロセッサのページフォールト機構を使用してプロセッサによってメモリのページが処理されるように設定され得るが、メモリのページは、本明細書に記載されるように、ＩＯＭＭＵが（メモリアクセスのストール等を介して）処理するために「利用可能」のままである。

【0131】

図７に示される例では、単一のメモリのページのみが移行されるが、いくつかの実施形態では、複数のメモリのページを移行するための準備及び／又は複数のメモリのページを移行することが並行して行われ得る。言い換えれば、上述した移行状態情報及びメモリの各ページのＲＭＴ内の情報を使用して、２つ以上のメモリのページを移行するための準備及び／又は２つ以上のメモリのページの移行は、同時に又は同様の時間に、同時期に等で実行され得る。この場合の個々のメモリのページは異なる移行状態にあり、したがって、メモリのページの移行は、動的に開始され（例えば、ソフトウェアエンティティが、それぞれのメモリのページが移行されるものと判定した場合等）、複数のメモリのページを移行するための準備及び／又は他のメモリのページの移行と並行して完了され得ることに留意されたい。したがって、各メモリのページは、そのページテーブルエントリ及びそれぞれのＲＭＴエントリを介して、移行状態のうち何れか又は非移行状態にあるものとして個々に識別可能であり、メモリのページ及び／又はそれぞれのページテーブルエントリのアクセスを処理するための動作が、本明細書に記載されるように実行される。

【0132】

（メモリのページの移行を処理するプロセス）
記載された実施形態では、ソフトウェアエンティティ（例えば、ハイパーバイザ３１８、オペレーティングシステム２００等）及びページ移行エンジン（例えば、ページ移行エンジン１１４）及びＩＯＭＭＵ（例えば、ＩＯＭＭＵ １４０）は、メモリのページを移行するための準備が実行されており、メモリのページがメモリ（例えば、メモリ１０４）内で移行される間に、メモリのページ及び関連付けられたページテーブルエントリのメモリアクセスを制御するための動作を実行する。図８は、いくつかの実施形態によるメモリのページを移行するためのプロセスを示すフロー図を示す。図８は、いくつかの実施形態においてリクエスタによって実行される動作の一般的な例として提示される。しかしながら、いくつかの実施形態では、リクエスタは、異なる動作を実行し、及び／又は、異なる順序で動作を実行する。

【0133】

図８から分かるように、プロセスは、メモリ内のメモリのＩＯデバイスアクセス可能ページを移行する準備をするための動作を実行している間に、ソフトウェアエンティティ及びページ移行エンジンが、実行されている動作に基づいて、メモリのページのページテーブルエントリ内の移行状態情報、及び、メモリのページの移行に関連するリバースマップテーブル（ＲＭＴ）エントリ内の情報を設定した場合に開始する（ステップ８００）。概して、この動作の場合、ソフトウェアエンティティ及びページ移行エンジンが、メモリのページを移行する準備を行うためのそれぞれの動作を実行する場合に、ソフトウェアエンティティ及びページ移行エンジンは、最新の／現在の移行状態を示すために、メモリのページのページテーブルエントリ内の移行情報、及び、メモリのページの移行に関与するＲＭＴエントリ内の情報を更新する。メモリのページを移行することに関与するＲＭＴエントリは、第１の位置にあるメモリのソースページ（すなわち、メモリのページ自体）のＲＭＴエントリと、メモリのページが移行されるべき第２の位置にあるメモリの宛先ページとのＲＭＴエントリとを含むことを想起されたい。いくつかの実施形態では、メモリのページの移行に関与するＲＭＴエントリ内の情報を設定することは、実行されている動作に基づいてロックインジケータ及び／又はＲＭＴ移行状態情報を設定することを含む（これらのうちのいくつか又は全ては、図７に関して上記に示されるように、移行状態間で変更されなくてもよいことに留意されたい）。

【0134】

上述したように、移行状態７０２～７１２では、ソフトウェアエンティティ及び／又はページ移行エンジンは、メモリのページを移行する準備を行うための動作を実行し、その後、移行状態７１２（上述したように、第２のタイプの既存の／未処理のメモリアクセスが完了する移行状態７１２Ａと、メモリのページがメモリ内で移行／移動され、クリーンアップ動作が実行される移行状態７１２Ｂと、に分割され得る）では、ページ移行エンジンは、メモリのページを移行するための動作を実行する。したがって、実行されている動作に基づいて、メモリのページのページテーブルエントリ内の移行状態情報、及び、メモリのページの移動に関与するＲＭＴエントリ内の情報を設定することは、メモリのページの移行状態を識別するために、移行状態情報と、メモリのページの移行に関与するＲＭＴエントリ内の情報と、を設定することを伴う。例えば、メモリのページを移行する要求を受信した後、メモリのページを移行する準備を行うための初期動作を実行している間（又はその前）に、ソフトウェアエンティティは、移行状態７０２を示すビットシーケンス又は値を設定すること等によって、移行状態情報を移行状態７０２に設定し得る。しかしながら、移行状態７０２では、メモリのページの移行に関与するＲＭＴエントリ内の情報は、移行状態７００から変更されないままである（例えば、図７の移行状態７０２のコールアウトを参照）。

【0135】

いくつかの実施形態では、ソフトウェアエンティティ及びＩＯデバイスによって実行される特定の動作は、メモリのページの現在の移行状態に依存する。例えば、いくつかの実施形態では、ソフトウェアエンティティによって実行される動作の中には、少なくとも１つのＩＯデバイス内のキャッシュ内のページテーブルエントリからの情報の任意の既存のコピーを（ＩＯＭＭＵへの対応するコマンドを介して）無効化するための動作がある。いくつかの実施形態では、ソフトウェアエンティティは、移行状態７０２においてこの動作を実行する。別の例として、いくつかの実施形態では、ページ移行エンジンによって実行される動作の中には、ＩＯＭＭＵ内のキャッシュ内のページテーブルエントリからの情報の任意の既存のコピーを無効化するための動作がある。いくつかの実施形態では、ページ移行エンジンは、移行状態７０８においてこの動作を実行する。更に別の例として、いくつかの実施形態では、ページ移行エンジンによって実行される動作の中には、メモリのページを移行する前に、ＩＯＭＭＵによってストールされない、メモリのページへの任意のメモリアクセスを完了するための動作がある。いくつかの実施形態では、ページ移行エンジンは、移行状態７０２～７１２において、これらの動作を実行する。これらの動作がソフトウェアエンティティ及びページ移行エンジンによって実行され得るシーケンス／順序は、図７に関して上述されている。

【0136】

ＩＯＭＭＵは、ページテーブルエントリ内の移行状態情報と、メモリのページの移行に関与するＲＭＴエントリ内の情報と、に基づいて、ページテーブルエントリからの情報の使用を制御する（ステップ８０２）。この動作の場合、ＩＯＭＭＵ（又はむしろＩＯＭＭＵテーブルウォーカ）は、テーブルウォークを実行すると、移行状態情報及びメモリのソースページのＲＭＴエントリからの情報を取得し、移行状態情報の現在の値及びメモリのソースページのＲＭＴエントリからの情報（例えば、ロックインジケータ及びＲＭＴ移行状態情報）をチェックする。メモリのソースページに関する移行状態情報及びＲＭＴエントリ内の情報が、メモリのページを移行するための準備が行われていること、及び／又は、メモリのページが移行されていることを示す場合に、ＩＯＭＭＵは、ページテーブルからの情報の使用を制限する。例えば、移行状態７０２～７１２では、ＩＯＭＭＵは、ページテーブルエントリからの情報のコピーをＩＯＭＭＵ自体又はＩＯデバイス内のキャッシュ内にキャッシュすることを防止することができる。対照的に、移行状態７００等のメモリのソースページの移行状態情報及びＲＭＴエントリ内の情報が、ページが移行されていないことを示す場合、ＩＯＭＭＵは、ページテーブルからの情報を通常どおり使用することができる。したがって、非移行状態では、ＩＯＭＭＵ自体がページテーブルエントリからの情報のコピーをキャッシュすることができ、ＩＯデバイスにページテーブルエントリからの情報のコピーを（任意の他の既存のアクセス制限に従って）提供することができる。

【0137】

また、ＩＯＭＭＵは、ページテーブルエントリ内の移行状態情報と、メモリのページの移行に関与するＲＭＴエントリ内の情報と、に基づいて、メモリのページのメモリアクセスの実行を制御する（ステップ８０４）。この動作の場合、ＩＯＭＭＵは、上述したように、メモリのソースページについての移行状態情報及びＲＭＴエントリ内の情報を取得し、移行状態情報の現在値と、メモリのソースページのＲＭＴエントリ内の情報と、をチェックする。移行状態情報及びメモリのソースページのＲＭＴエントリ内の情報が、メモリのページを移行するための準備が行われていること、及び／又は、メモリのページが移行されていることを示す場合に、ＩＯＭＭＵは、メモリのページへのメモリアクセスを制限することができる。例えば、移行状態７０２～７１２では、ＩＯＭＭＵは、メモリのページへの指定された新たに遭遇したメモリアクセスをストールすることができるが、既存のメモリアクセスは、メモリのページが移行される前に完了まで進行することが許容される。対照的に、メモリのソースページに関する移行状態情報及びメモリのソースページのＲＭＴエントリ内の情報が、ページが移行状態７００等の他の移行状態にあることを示す場合に、ＩＯＭＭＵは、メモリのページへのメモリアクセスが通常どおり進行することを許可することができる。したがって、これらの移行状態では、ＩＯＭＭＵは、任意の他の既存のアクセス制限に従って、典型的な方法でメモリのページへのメモリアクセスを実行する。

【0138】

図８は、ページテーブルエントリ内の移行状態情報及びＲＭＴエントリ内の情報を、メモリのページを移行するための「準備が行われる」ものとして設定及び使用する例を提示するが、いくつかの実施形態では、ページテーブルエントリ内の移行状態情報及びＲＭＴエントリ内の情報は、概して、それぞれページテーブルエントリ及びＲＭＴ内に存在し、他の場合（すなわち、他の移行状態）には、メモリのページ及び対応するページテーブルエントリ内の情報のアクセスを「制御する」ために使用される。例えば、図８に記載される「準備」が完了し、メモリのページが実際に移行されている（すなわち、メモリ内の１つの位置から別の位置に移動される過程にある）メモリのページについて、ページテーブルエントリ内のマイグレーション状態情報及びＲＭＴエントリ内の情報は、メモリのページ及びそれぞれのページテーブルエントリ内の情報のアクセスを制御するためにＩＯＭＭＵによって使用される。いくつかの実施形態では、メモリのページの移行は、移行状態７１２において実行され、メモリのページ及びそれぞれのページテーブルエントリ内の情報のアクセスに対する上述した制御を伴う。別の例として、移行されておらず、したがってメモリのページを移行するための準備が行われていないメモリのページについて、ページテーブルエントリ内の移行状態情報及びＲＭＴエントリ内の情報は、メモリのページ及びそれぞれのページテーブルエントリ内の情報のアクセスを制御するためにＩＯＭＭＵによって使用される。いくつかの実施形態では、非移行メモリのページに対する動作は、移行状態７００において実行され、メモリのページ及びそれぞれのページテーブルエントリ内の情報のアクセスに対する上述した制御（又はその欠如）を伴う。

【0139】

（メモリのプロセッサ専用ページの移行）
いくつかの実施形態では、メモリのページは、メモリの「プロセッサのみ」のページであり、したがって、プロセッサ（例えば、コア１１６～１１８）によってのみアクセス可能であり、ＩＯデバイスにアクセス可能でないメモリのページであり得る。メモリのそのようなページは、ＩＯデバイスにアクセス可能ではないので、メモリのこれらのページを移行するための上述した動作の少なくともいくつかは、異なって実行される。いくつかの実施形態では、メモリのプロセッサ専用ページを移行するために、ソフトウェアエンティティ（例えば、オペレーティングシステム、ハイパーバイザ等）は、先ず、メモリのページのページテーブルエントリ（例えば、ネストされたページテーブル内の）を更新して、ページが存在しないと識別する。例えば、ソフトウェアエンティティは、ページテーブルエントリ内のそれぞれの有効性情報等を設定又はクリアすることができる。次いで、ソフトウェアエンティティは、ページ移行エンジンに対し、メモリのページを移行するための動作を開始するように命令する。

【0140】

ソフトウェアエンティティから命令を受信すると、ページ移行エンジンは、メモリのソースページ（すなわち、メモリのページが移行前に記憶されるメモリ内の位置）及びメモリの宛先ページ（すなわち、メモリのページが移行後に記憶されるメモリ内の位置）のＲＭＴエントリにロックインジケータを設定して、各ＲＭＴエントリをロックされているものと識別する。他のソフトウェアエンティティ及び機能ブロックは、ロックインジケータセットを見出すと、所定のＲＭＴエントリ及び／又は関連付けられたメモリのページに更にアクセスすべきではないことを想起されたい。また、ページ移行エンジンは、プロセッサがこれらのＲＭＴエントリの古いコピーを誤って使用しないことを保証するために、プロセッサ内のキャッシュ（例えば、ＴＬＢ）内のメモリのソースページのＲＭＴエントリ及び／又はメモリの宛先ページのＲＭＴエントリの任意のキャッシュされたコピーを無効にする。メモリのソースページのＲＭＴエントリ及び／又はメモリの宛先ページのＲＭＴエントリのコピーがプロセッサ内のキャッシュに存在しないので、プロセッサは、移行中の任意のメモリアクセス動作中にそれぞれのＲＭＴエントリ自体をチェックする必要があり、したがって、ロックインジケータが設定されたそれぞれのＲＭＴエントリの現在のバージョンを見出すことになる。

【0141】

メモリのソースページ及びメモリの宛先ページのＲＭＴエントリをロックし、キャッシュからＲＭＴエントリのコピーをクリアした後に、ページ移行エンジンは、メモリのページを移行する。言い換えれば、ページ移行エンジンは、メモリのソースページからメモリの宛先ページにデータを移動させる。メモリのページを移動した後、ページ移動エンジンは、メモリのソースページのＲＭＴエントリからメモリの宛先ページのＲＭＴエントリに情報を転送し、メモリのソースページのＲＭＴエントリをクリアする。記載されたように、情報を転送することによって、ページ移行エンジンは、メモリのページの制御、アクセス及びセキュリティ情報をメモリの宛先ページのＲＭＴエントリに「移行」し、メモリのソースページのＲＭＴエントリからメモリのページの情報を除去する（情報の許容できない複製を回避するために）。また、ページ移行エンジンは、メモリの宛先ページのＲＭＴエントリ内のロックインジケータをクリアすることによって、メモリの宛先ページのＲＭＴエントリをロック解除する。

【0142】

上述した動作が完了した後、メモリのページは成功裏に移行されている。したがって、ページ移行エンジンは、ソフトウェアエンティティに対し、メモリのページが移行されたこと、すなわち、移行が完了したことを知らせる。ソフトウェアエンティティは、移行を反映するようにメモリのページのページテーブルエントリを更新し、例えば、メモリの宛先ページに関連付けられたメモリのページの新しい物理アドレスを設定する等である。また、ページ移行エンジンは、メモリのページが存在すると識別するようにページテーブルエントリを設定する。

【0143】

メモリのプロセッサ専用ページを移行するためのある特定の動作が上記で記載されているが、いくつかの実施形態では、異なる動作が実行され、及び／又は、動作が異なる順序で実行される。例えば、いくつかの実施形態では、ページ移行エンジン（ソフトウェアエンティティではない）が、ページテーブルエントリに対して更新を行う。これらの実施形態では、ソフトウェアエンティティ（又は別のソフトウェアエンティティ若しくは機能ブロック）は、単に、メモリのページを移行するようにページ移行エンジンに要求し、ページ移行エンジンは、メモリのページを移行するための動作を実行し得る。別の例として、いくつかの実施形態では、ページテーブルエントリ自体は、存在しないものとしてマークされない（また、ページテーブルエントリは、移行中に変更されないままであり得る）。これらの実施形態では、ＲＭＴエントリをロックされたものとして設定することは、移行中のメモリのページの望ましくないプロセッサアクセスを防止するのに十分である。

【0144】

いくつかの実施形態では、少なくとも１つの電子デバイス（例えば、電子デバイス１００等）は、非一時的なコンピュータ可読記憶媒体に記憶されたコード及び／又はデータを使用して、本明細書に記載された動作のうちいくつか又は全てを実行する。より詳細には、少なくとも１つの電子デバイスは、コンピュータ可読記憶媒体からコード及び／又はデータを読み取り、記載された動作を実行する場合にコードを実行し、及び／又は、データを使用する。コンピュータ可読記憶媒体は、電子デバイスによって使用されるコード及び／又はデータを記憶する任意のデバイス、媒体、又は、それらの組み合わせであり得る。例えば、コンピュータ可読記憶媒体は、フラッシュメモリ、ランダムアクセスメモリ（例えば、ｅＤＲＡＭ、ＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＤＤＲ４ ＳＤＲＡＭ等）、不揮発性ＲＡＭ（例えば、位相変化メモリ、強誘電性ランダムアクセスメモリ、スピントランスファーランダムアクセスメモリ、磁気抵抗ランダムアクセスメモリ等）、読み取り専用メモリ（read-only memory、ＲＯＭ）、及び／又は、磁気若しくは光学記憶媒体（例えば、ディスクドライブ、磁気テープ、ＣＤ、ＤＶＤ等）を含む、揮発性及び／又は不揮発性メモリを含むことができるが、これらに限定されない。

【0145】

いくつかの実施形態では、１つ以上のハードウェアモジュールが、本明細書に記載された動作を実行する。例えば、ハードウェアモジュールとしては、１つ以上の中央演算処理装置（ＣＰＵ）／ＣＰＵコア、グラフィック処理ユニット（ＧＰＵ）／ＧＰＵコア、特定用途向け集積回路（ＡＳＩＣ）チップ、フィールドプログラマブルゲートアレイ（field-programmable gate array、ＦＰＧＡ）、コンプレッサ又はエンコーダ、計算ユニット、埋め込みプロセッサ、加速処理ユニット（accelerated processing unit、ＡＰＵ）、コントローラ、リクエスタ、コンプリータ、ネットワーク通信リンク、及び／又は、他の機能ブロックが挙げられ得るが、これらに限定されない。そのようなハードウェアモジュール内の回路構成（例えば、集積回路素子、ディスクリート回路素子等）がアクティブ化されると、回路構成は、動作の一部又は全てを実行する。幾つかの実施形態において、ハードウェアモジュールは、命令（例えば、プログラムコード、ファームウェア等）の実行時に動作を実行する実行パイプライン、計算又は処理ユニット等の汎用回路を含む。いくつかの実施形態では、ハードウェアモジュールは、動作を実行する特定用途向け又は専用の回路構成を含み、場合によっては、命令を実行することなく「ハードウェア内の」動作の一部又は全部を実行する回路構成を含む。

【0146】

いくつかの実施形態では、本明細書に記載された機能ブロック及び回路要素（例えば、電子デバイス１００又はそのいくつかの部分）の一部又は全部を表すデータ構造は、電子デバイスによって読み取られ、機能ブロック及び回路要素を含むハードウェアを加工するための直接的又は間接的に使用され得るデータベース又は他のデータ構造を含む非一時的なコンピュータ可読記憶媒体に記憶される。例えば、データ構造は、Ｖｅｒｉｌｏｇ又はＶＨＤＬ等の高レベル設計言語（high-level design language、ＨＤＬ）におけるハードウェア機能の行動レベルの記述又はレジスタ転送レベル（register-transfer level、ＲＴＬ）の記述であり得る。記述は、記述を合成して、上記の機能ブロック及び回路要素を含むハードウェアの機能を表す合成ライブラリからのトランジスタ／回路素子のリストを含むネットリストを生成することができる合成ツールによって読み取られ得る。ネットリストは、次いで、マスクに適用される幾何学的形状を記述するデータセットを生成するために配置され、ルーティングされ得る。マスクは、次いで、上記の機能ブロック及び回路要素に対応する半導体回路又は回路（例えば、集積回路）を製造するために、様々な半導体加工ステップで使用され得る。代替的に、コンピュータアクセス可能記憶媒体上のデータベースは、所望に応じて、ネットリスト（合成ライブラリの有無にかかわらず）若しくはデータセット、又は、グラフィックデータシステム（Graphic Data System、ＧＤＳ）ＩＩデータであり得る。

【0147】

この記載では、変数又は不特定の値（すなわち、値の特定の例を含まない値の一般的な説明）は、Ｎ、Ｍ、Ｘ等の文字によって表される。本明細書で使用されるように、この記載において異なる場所で類似の文字を使用する可能性があるにもかかわらず、各場合における変数及び不特定の値は、必ずしも同じではなく、すなわち、一般的な変数及び不特定値のいくつか又は全てに対して意図される変数及び値が存在し得る。言い換えれば、Ｎの特定の値の例、並びに、この記載における変数及び指定されていない値を表すために使用される任意の他の文字は、必ずしも互いに関連しない。

【0148】

本明細書で使用される場合、「その他」又は「等」という表現は、１つの及び／又は事例、すなわち、その他が関連付けられるリスト内の要素「のうち少なくとも１つ」の等価物を示すことが意図される。例えば、「電子デバイスが第１の動作、第２の動作等を実行する」という記述では、電子デバイスは、第１の動作、第２の動作及び他の動作のうちの少なくとも１つを実行する。加えて、１つ等に関連付けられたリスト内の要素は、一組の例の中からの例に過ぎず、例の少なくともいくつかは、いくつかの実施形態では現れない場合がある。

【0149】

実施形態の上記の説明は、例示及び説明の目的でのみ提示されている。それらは、網羅的であること又は実施形態を開示された形態に限定することを意図するものではない。したがって、多くの修正及び変形が当業者には明らかであろう。更に、上記の開示は、実施形態を限定することを意図するものではない。実施形態の範囲は、添付の特許請求の範囲によって定義される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】