特表2024-513910 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ エコー　イメージング，インク．の特許一覧

特表2024-513910マトリックスアレイトランスデューサを一体化したフルアレイデジタル３Ｄ超音波撮像システム

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2a
2b
3a
3b
4
5

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-03-27

(54)【発明の名称】マトリックスアレイトランスデューサを一体化したフルアレイデジタル３Ｄ超音波撮像システム

(51)【国際特許分類】

A61B 8/14 20060101AFI20240319BHJP

【ＦＩ】

A61B8/14

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023561659

(86)(22)【出願日】2022-01-06

(85)【翻訳文提出日】2023-10-06

(86)【国際出願番号】 US2022011417

(87)【国際公開番号】W WO2023132829

(87)【国際公開日】2023-07-13

(81)【指定国・地域】

(71)【出願人】

【識別番号】520342725

【氏名又は名称】エコーイメージング，インク．

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前徹

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾淳一

(72)【発明者】

【氏名】ウスチュナー，クタイ

(72)【発明者】

【氏名】スチュワード，チャド

(72)【発明者】

【氏名】ディー，デヴィッド

(72)【発明者】

【氏名】ストロード，ジョナサン

(72)【発明者】

【氏名】ハク，ユスフ

(72)【発明者】

【氏名】ウー，ビチェン・ウィリアム

(72)【発明者】

【氏名】ブラッドリー，チャールズ

(72)【発明者】

【氏名】カイ，アンミン

【テーマコード（参考）】

4C601

【Ｆターム（参考）】

4C601BB03

4C601EE13

4C601EE14

4C601EE15

4C601GB06

4C601GB22

4C601GB41

4C601HH21

4C601HH22

4C601HH25

4C601HH28

4C601JB13

4C601JB19

(57)【要約】

トランスデューサ素子のマトリックスアレイを用いた超音波撮像およびビーム形成のための方法およびシステムが提供される。各トランスデューサアレイ素子の受信信号が増幅される。各トランスデューサアレイ素子の増幅された受信信号がデジタル化される。増幅およびデジタル化された受信信号に遅延および重みが加えられる。マトリックスアレイのすべてのトランスデューサ素子にわたって増幅、デジタル化、遅延、および加重された受信信号が合計されて、動的に集束された受信ビームを形成する。トランスデューサ素子のマトリックスアレイと一体化された特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎｓｐｅｃｉｆｉｃｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）が、そのようなステップを実行する。

【特許請求の範囲】

【請求項1】

トランスデューサ素子のマトリックスアレイを用いた超音波撮像およびビーム形成のための方法であって、
ａ）各トランスデューサアレイ素子の受信信号を増幅するステップと、
ｂ）各トランスデューサアレイ素子の前記増幅された受信信号をデジタル化するステップと、
ｃ）前記増幅およびデジタル化された受信信号に遅延および重みを加えるステップと、
ｄ）前記マトリックスアレイのすべてのトランスデューサ素子にわたって前記増幅、デジタル化、遅延、および加重された受信信号を合計して、動的に集束された受信ビームを形成するステップと、
を含む方法。

【請求項2】

特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎｓｐｅｃｉｆｉｃｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）が、前記トランスデューサ素子のマトリックスアレイと一体化される、請求項１に記載の方法。

【請求項3】

前記ＡＳＩＣが、ステップ（ａ）～（ｄ）のうちの１つまたは複数を実行する、請求項２に記載の方法。

【請求項4】

前記ＡＳＩＣが、ステップ（ａ）～（ｄ）のすべてを実行する、請求項３に記載の方法。

【請求項5】

前記ＡＳＩＣが、ステップ（ａ）～（ｄ）の一部を実行し、他の回路構成が、ステップ（ａ）～（ｄ）のうちの残りを実行する、請求項３に記載の方法。

【請求項6】

前記ＡＳＩＣがまた、送信ビームを形成する、請求項２～５のいずれか一項に記載の方法。

【請求項7】

送信事象ごとに、単一の受信ビームが、形成される、請求項１～６のいずれか一項に記載の方法。

【請求項8】

送信事象ごとに、２つ以上の受信ビームが、形成される、請求項１～６のいずれか一項に記載の方法。

【請求項9】

前記マトリックスアレイが、１つまたは複数のｃＭＵＴトランスデューサ素子から構成される、請求項１～８のいずれか一項に記載の方法。

【請求項10】

前記マトリックスアレイが、１つまたは複数のｐＭＵＴトランスデューサ素子から構成される、請求項１～９のいずれか一項に記載の方法。

【請求項11】

前記マトリックスアレイの前記トランスデューサ素子が、正方形、回転された正方形、長方形、平行四辺形、六角形、円形、または螺旋形の格子内に配置される、請求項１～１０のいずれか一項に記載の方法。

【請求項12】

前記受信信号を増幅することが、前記受信信号に深度変動増幅利得を加える、請求項１～１１のいずれか一項に記載の方法。

【請求項13】

ＮビットＡＤＣが、前記増幅された受信信号をサンプリングレートＦｓでデジタル化する、請求項１～１２のいずれか一項に記載の方法。

【請求項14】

前記ＮビットＡＤＣが、逐次比較型（ＳＡＲ：ｓｕｃｃｅｓｓｉｖｅ－ａｐｐｒｏｘｉｍａｔｉｏｎ）ＡＤＣである、請求項１３に記載の方法。

【請求項15】

前記ＮビットＡＤＣが、シグマデルタＡＤＣである、請求項１３に記載の方法。

【請求項16】

前記ＮビットＡＤＣが、パイプラインＡＤＣである、請求項１３に記載の方法。

【請求項17】

前記ＮビットＡＤＣが、フラッシュＡＤＣである、請求項１３に記載の方法。

【請求項18】

前記ＡＤＣのビット数Ｎが、１である、請求項１３に記載の方法。

【請求項19】

前記ＡＤＣの入力が、ディザリングされる、請求項１３に記載の方法。

【請求項20】

前記ＡＤＣのサンプリングレートが、プログラム可能である、請求項１３に記載の方法。

【請求項21】

前記サンプリングレートが、撮像中心周波数の関数ある、請求項２０に記載の方法。

【請求項22】

前記増幅およびデジタル化された受信信号に加えられる前記遅延および重みが、素子依存または深度依存のうちの１つまたは複数である、請求項１～２１のいずれか一項に記載の方法。

【請求項23】

各素子および各深度に対する前記遅延および重みが、少なくとも１つのＡＳＩＣ上遅延および重み計算器によって計算される、請求項２２に記載の方法。

【請求項24】

前記少なくとも１つのＡＳＩＣ上遅延計算器が、ＣＯＲＤＩＣアルゴリズムによって深度の一部に対して各素子に対する遅延を計算し、中間深度格子点に対してＣＯＲＤＩＣに基づく遅延の間を補間する、請求項２３に記載の方法。

【請求項25】

前記中間深度格子点に対する遅延補間が、線形である、請求項２４に記載の方法。

【請求項26】

前記少なくとも１つのＡＳＩＣ上遅延計算器が、ＣＯＲＤＩＣアルゴリズムを使用して素子の一部に対する遅延を計算し、中間素子に対してＣＯＲＤＩＣに基づく遅延の間を補間する、請求項２３～２５のいずれか一項に記載の方法。

【請求項27】

前記中間素子に対する遅延補間が、線形である、請求項２６に記載の方法。

【請求項28】

前記少なくとも１つのＡＳＩＣ上遅延計算器が、ＣＯＲＤＩＣアルゴリズムを使用してビームの一部に対する遅延を計算し、中間ビームに対してＣＯＲＤＩＣに基づく遅延の間を補間する、請求項２３～２７のいずれか一項に記載の方法。

【請求項29】

前記中間ビームに対する遅延補間が、線形である、請求項２８に記載の方法。

【請求項30】

少なくとも１つのＡＳＩＣ上重み計算器が、ステップ（ｃ）の実行を支援する、請求項２３～２９のいずれか一項に記載の方法。

【請求項31】

少なくとも１つのＡＳＩＣ上重み計算器が、深度、ｆ値、および素子とビーム原点との間の距離に基づいて、各素子および各範囲サンプルに対する前記重みを計算する、請求項１～３０のいずれかに記載の方法。

【請求項32】

前記素子重みが、２値である、請求項３１に記載の方法。

【請求項33】

前記少なくとも１つのＡＳＩＣ上重み計算器が、サイドローブを低減させるために、深度を有する有効開口を実質的に円形または楕円形として拡大させる、請求項３１に記載の方法。

【請求項34】

超音波撮像のためのシステムであって、
ｉ．トランスデューサ素子のマトリックスアレイと、
ｉｉ．前記マトリックスアレイを有する回路構成であり、
ａ）各トランスデューサアレイ素子の受信信号を増幅し、
ｂ）各トランスデューサアレイ素子の前記増幅された受信信号をデジタル化し、
ｃ）前記増幅およびデジタル化された受信信号に遅延および重みを加え、
ｄ）前記マトリックスアレイのすべてのトランスデューサ素子にわたって前記増幅、デジタル化、遅延、および加重された受信信号を合計して、動的に集束された受信ビームを形成する、
ように構成された、回路構成と、
を備えるシステム。

【請求項35】

前記回路構成が、前記トランスデューサ素子のマトリックスアレイと一体化された特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎｓｐｅｃｉｆｉｃｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）を備える、請求項３４に記載のシステム。

【請求項36】

前記ＡＳＩＣが、ステップ（ａ）～（ｄ）のうちの１つまたは複数を実行する、請求項３５に記載のシステム。

【請求項37】

前記ＡＳＩＣが、ステップ（ａ）～（ｄ）のすべてを実行する、請求項３６に記載のシステム。

【請求項38】

前記回路構成が、他の回路構成をさらに備え、
前記ＡＳＩＣが、ステップ（ａ）～（ｄ）の一部を実行し、前記他の回路構成が、ステップ（ａ）～（ｄ）のうちの残りを実行する、
請求項３６に記載のシステム。

【請求項39】

前記回路構成がまた、送信ビームを形成するように構成される、請求項３４～３８のいずれか一項に記載のシステム。

【請求項40】

送信事象ごとに、単一の受信ビームが、形成される、請求項３４～３９のいずれか一項に記載のシステム。

【請求項41】

送信事象ごとに、２つ以上の受信ビームが、形成される、請求項３４～３９のいずれか一項に記載のシステム。

【請求項42】

前記マトリックスアレイが、１つまたは複数のｃＭＵＴトランスデューサ素子から構成される、請求項３４～４１のいずれか一項に記載のシステム。

【請求項43】

前記マトリックスアレイが、１つまたは複数のｐＭＵＴトランスデューサ素子から構成される、請求項３４～４２のいずれか一項に記載のシステム。

【請求項44】

前記マトリックスアレイの前記トランスデューサ素子が、正方形、回転された正方形、長方形、平行四辺形、六角形、円形、または螺旋形の格子内に配置される、請求項３４～４３のいずれか一項に記載のシステム。

【請求項45】

前記回路構成が、前記受信信号に深度変動増幅利得を加えることによって、前記受信信号を増幅するように構成される、請求項３４～４４のいずれか一項に記載のシステム。

【請求項46】

前記回路構成が、前記増幅された受信信号をサンプリングレートでデジタル化するために、ＮビットＡＤＣを備える、請求項３４～４５のいずれか一項に記載のシステム。

【請求項47】

前記ＮビットＡＤＣが、逐次比較型（ＳＡＲ：ｓｕｃｃｅｓｓｉｖｅ－ａｐｐｒｏｘｉｍａｔｉｏｎ）ＡＤＣである、請求項４６に記載のシステム。

【請求項48】

前記ＮビットＡＤＣが、シグマデルタＡＤＣである、請求項４６に記載のシステム。

【請求項49】

前記ＮビットＡＤＣが、パイプラインＡＤＣである、請求項４６に記載のシステム。

【請求項50】

前記ＮビットＡＤＣが、フラッシュＡＤＣである、請求項４６に記載のシステム。

【請求項51】

前記ＡＤＣのビット数Ｎが、１である、請求項４６に記載のシステム。

【請求項52】

前記ＡＤＣの入力が、ディザリングされる、請求項４６に記載のシステム。

【請求項53】

前記ＡＤＣのサンプリングレートが、プログラム可能である、請求項４６に記載のシステム。

【請求項54】

前記サンプリングレートが、撮像中心周波数の関数である、請求項５３に記載のシステム。

【請求項55】

前記増幅およびデジタル化された受信信号に加えられる前記遅延および重みが、素子依存または深度依存のうちの１つまたは複数である、請求項３４～５４のいずれか一項に記載のシステム。

【請求項56】

前記回路構成が、各素子および各深度に対する前記遅延および重みを計算するために、少なくとも１つのＡＳＩＣ上遅延および重み計算器を備える、請求項５５に記載のシステム。

【請求項57】

前記ＡＳＩＣ上遅延計算器が、ＣＯＲＤＩＣアルゴリズムによって深度の一部に対して各素子に対する遅延を計算し、中間深度格子点に対してＣＯＲＤＩＣに基づく遅延の間を補間する、請求項５６に記載のシステム。

【請求項58】

前記中間深度格子点に対する遅延補間が、線形である、請求項５７に記載のシステム。

【請求項59】

前記少なくとも１つのＡＳＩＣ上遅延計算器が、ＣＯＲＤＩＣアルゴリズムを使用して素子の一部に対する遅延を計算し、中間素子に対してＣＯＲＤＩＣに基づく遅延の間を補間する、請求項５６～５８のいずれか一項に記載のシステム。

【請求項60】

前記中間素子に対する遅延補間が、線形である、請求項５９に記載のシステム。

【請求項61】

前記少なくとも１つのＡＳＩＣ上遅延計算器が、ＣＯＲＤＩＣアルゴリズムを使用してビームの一部に対する遅延を計算し、中間ビームに対してＣＯＲＤＩＣに基づく遅延の間を補間する、請求項５６～６０のいずれか一項に記載のシステム。

【請求項62】

前記中間ビームに対する遅延補間が、線形である、請求項６１に記載のシステム。

【請求項63】

前記回路構成が、素子とビーム原点との間の距離およびｆ値に基づいて、各素子および各範囲サンプルに対する前記重みを計算するために、少なくとも１つのＡＳＩＣ上重み計算器を備える、請求項３４～６２のいずれか一項に記載のシステム。

【請求項64】

前記素子重みが、２値である、請求項６３に記載のシステム。

【請求項65】

前記少なくとも１つのＡＳＩＣ上重み計算器が、サイドローブを低減させるために、深度を有する有効開口を実質的に円形または楕円形として拡大させる、請求項６３に記載のシステム。

【請求項66】

トランスデューサ素子のマトリックスアレイを用いた超音波ビーム形成のための方法であって、
少なくとも１つのＣＯＲＤＩＣ（ＣＯｏｒｄｉｎａｔｅＲｏｔａｔｉｏｎＤＩｇｉｔａｌＣｏｍｐｕｔｅｒ：座標回転デジタルコンピュータ）演算を実行することによって、前記マトリックスアレイからの受信信号に遅延を加えるステップ、
を含む方法。

【請求項67】

前記少なくとも１つのＣＯＲＤＩＣ演算が、２つのカスケード式ＣＯＲＤＩＣ演算を含む、請求項６６に記載の方法。

【請求項68】

前記２つのカスケード式ＣＯＲＤＩＣ演算が、第１のＣＯＲＤＩＣ演算および第２のＣＯＲＤＩＣ演算を含み、
前記第１のＣＯＲＤＩＣ演算の出力が、前記第２のＣＯＲＤＩＣ演算への入力になる、
請求項６７に記載の方法。

【請求項69】

前記少なくとも１つのＣＯＲＤＩＣ演算が、前記マトリックスアレイに動作可能に結合された特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎｓｐｅｃｉｆｉｃｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）によって実行される、請求項６６～６８のいずれか一項に記載の方法。

【請求項70】

前記マトリックスアレイの各トランスデューサ素子に対する遅延が、前記少なくとも１つのＣＯＲＤＩＣ演算によって深度の一部に対して決定される、請求項６６～６９のいずれか一項に記載の方法。

【請求項71】

中間深度格子点に対して遅延の間を補間するステップをさらに含む、請求項７０に記載の方法。

【請求項72】

中間素子に対して遅延の間を補間するステップをさらに含む、請求項７０に記載の方法。

【請求項73】

中間ビームに対して遅延の間を補間するステップをさらに含む、請求項７０に記載の方法。

【請求項74】

超音波撮像のためのシステムであって、
トランスデューサ素子のマトリックスアレイと、
前記マトリックスアレイと結合され、請求項６６～７３のいずれか一項に記載の方法を実行するように構成された回路構成と、
を備えるシステム。

【発明の詳細な説明】

【技術分野】

【0001】

[001]本開示は、超音波撮像のための、特に３次元（３Ｄ）撮像のためのシステム、デバイス、および方法に関する。

【背景技術】

【0002】

[002]大きいステアリング角を有する広視野の３Ｄ撮像は概して、方位角および仰角の両方に高い素子密度を有する２次元（２Ｄ）（マトリックス）アレイトランスデューサを必要とする。他方では、高い分解能および高い感度は概して、広い開口を必要とする。したがって、良好な３Ｄトランスデューサは概して、数千から数万程度の（トランスデューサ）素子など、非常に大きなトランスデューサ素子数を必要とする。素子数が大きい場合、撮像システムにとって、特に受信ビーム形成にとって、大きな実装上の課題が生じ、素子数を小さく抑えることを強いられたり、および／または受信ビーム形成がマルチステップビーム形成に制限することを強いられたりし、マルチステップビーム形成では、第１のステップ、すなわちマイクロビームフォーマのみがアレイに近接し、またはアレイに一体化され、第２のステップ、すなわちマクロビームフォーマは、遠隔プロセッサに位置する。マイクロビームフォーマは概して、サブアレイ内ビーム形成を実行し、典型的には単一ビームアナログビームフォーマであり、多くの場合は動的集束能力をもたない。マクロビームフォーマは、サブアレイ間ビーム形成を実行し、典型的にはデジタルビームフォーマであり、動的集束能力およびマルチビーム（並列ビーム）能力を有する。分割処理は、フレックス／ケーブルを介した接続性の問題を生じる可能性があり、信号および制御データ帯域幅を制限する。

【0003】

[003]米国特許出願公開第２０２１／１８３８３２号明細書、米国特許出願公開第２０２１／０２８７９２号明細書、米国特許出願公開第２０２０／４０５２７１号明細書、米国特許出願公開第２０２０／４０５２６７号明細書、米国特許出願公開第２０２０／４０５２６６号明細書、米国特許出願公開第２０２０／３１５５８６号明細書、米国特許出願公開第２０１９／３６１１０２号明細書、米国特許出願公開第２０１９／２９９２５１号明細書、米国特許出願公開第２０１９／２６１９５４号明細書、米国特許出願公開第２０１９／２６１９５５号明細書、米国特許第１０７５５６９２号明細書、米国特許出願公開第２０１８／３６６１０２号明細書、米国特許第１０８５７５６７号明細書、米国特許出願公開第２０１８／３６１４３１号明細書、米国特許出願公開第２０１９／１９６０１２号明細書、米国特許出願公開第２０１９／２１２４２４号明細書、米国特許第１１１５４２７６号明細書、米国特許出願公開第２０１９／１３３５５６号明細書、米国特許第１０６４１８７９号明細書、米国特許第１０４０５８２９号明細書、米国特許出願公開第２０１６／１５１０４５号明細書、米国特許出願公開第２０１９／３８８０５９号明細書、米国特許出願公開第２０１５／２９７１９３号明細書、米国特許出願公開第２０１７／１３５６７６号明細書、米国特許第９５９２０３２号明細書、米国特許出願公開第２０１６／２０２３４９号明細書、米国特許出願公開第２０１６／２４２７３９号明細書、米国特許出願公開第２０１７／２９６１４４号明細書、米国特許出願公開第２０１７／２９６１４５号明細書、米国特許第９５２１９９１号明細書、米国特許出願公開第２０１４／２４３６７６号明細書、米国特許第９４３９６２５号明細書、米国特許出願公開第２０１２／１４３０５９号明細書、米国特許第８５４５４０６号明細書、米国特許出願公開第２０１０／２４９５９６号明細書、米国特許第８４１６６４３号明細書、米国特許第８９２６５１４号明細書、米国特許出願公開第２００９／３２６３７５号明細書、米国特許第８８３４３６９号明細書、米国特許出願公開第２００９／２４０１５２号明細書、米国特許第８１３７２８０号明細書、米国特許出願公開第２００７／０１６０２３号明細書、米国特許出願公開第２００９／００７４１４号明細書、米国特許出願公開第２００５００６８２２１号明細書、米国特許第６９３７１７６号明細書、米国特許第５９２８１５２号明細書、米国特許第５６７５５５４号明細書、米国特許第５６８５３０８号明細書、米国特許第５５５５５３４号明細書、米国特許出願公開第２００１／０２０１３０号明細書、および米国特許第５９７００２５号明細書の特許文献が関連し得る。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許出願公開第２０２１／１８３８３２号明細書

【特許文献2】米国特許出願公開第２０２１／０２８７９２号明細書

【特許文献3】米国特許出願公開第２０２０／４０５２７１号明細書

【特許文献4】米国特許出願公開第２０２０／４０５２６７号明細書

【特許文献5】米国特許出願公開第２０２０／４０５２６６号明細書

【特許文献6】米国特許出願公開第２０２０／３１５５８６号明細書

【特許文献7】米国特許出願公開第２０１９／３６１１０２号明細書

【特許文献8】米国特許出願公開第２０１９／２９９２５１号明細書

【特許文献9】米国特許出願公開第２０１９／２６１９５４号明細書

【特許文献10】米国特許出願公開第２０１９／２６１９５５号明細書

【特許文献11】米国特許第１０７５５６９２号明細書

【特許文献12】米国特許出願公開第２０１８／３６６１０２号明細書

【特許文献13】米国特許第１０８５７５６７号明細書

【特許文献14】米国特許出願公開第２０１８／３６１４３１号明細書

【特許文献15】米国特許出願公開第２０１９／１９６０１２号明細書

【特許文献16】米国特許出願公開第２０１９／２１２４２４号明細書

【特許文献17】米国特許第１１１５４２７６号明細書

【特許文献18】米国特許出願公開第２０１９／１３３５５６号明細書

【特許文献19】米国特許第１０６４１８７９号明細書

【特許文献20】米国特許第１０４０５８２９号明細書

【特許文献21】米国特許出願公開第２０１６／１５１０４５号明細書

【特許文献22】米国特許出願公開第２０１９／３８８０５９号明細書

【特許文献23】米国特許出願公開第２０１５／２９７１９３号明細書

【特許文献24】米国特許出願公開第２０１７／１３５６７６号明細書

【特許文献25】米国特許第９５９２０３２号明細書

【特許文献26】米国特許出願公開第２０１６／２０２３４９号明細書

【特許文献27】米国特許出願公開第２０１６／２４２７３９号明細書

【特許文献28】米国特許出願公開第２０１７／２９６１４４号明細書

【特許文献29】米国特許出願公開第２０１７／２９６１４５号明細書

【特許文献30】米国特許第９５２１９９１号明細書

【特許文献31】米国特許出願公開第２０１４／２４３６７６号明細書

【特許文献32】米国特許第９４３９６２５号明細書

【特許文献33】米国特許出願公開第２０１２／１４３０５９号明細書

【特許文献34】米国特許第８５４５４０６号明細書

【特許文献35】米国特許出願公開第２０１０／２４９５９６号明細書

【特許文献36】米国特許第８４１６６４３号明細書

【特許文献37】米国特許第８９２６５１４号明細書

【特許文献38】米国特許出願公開第２００９／３２６３７５号明細書

【特許文献39】米国特許第８８３４３６９号明細書

【特許文献40】米国特許出願公開第２００９／２４０１５２号明細書

【特許文献41】米国特許第８１３７２８０号明細書

【特許文献42】米国特許出願公開第２００７／０１６０２３号明細書

【特許文献43】米国特許出願公開第２００９／００７４１４号明細書

【特許文献44】米国特許出願公開第２００５００６８２２１号明細書

【特許文献45】米国特許第６９３７１７６号明細書

【特許文献46】米国特許第５９２８１５２号明細書

【特許文献47】米国特許第５６７５５５４号明細書

【特許文献48】米国特許第５６８５３０８号明細書

【特許文献49】米国特許第５５５５５３４号明細書

【特許文献50】米国特許出願公開第２００１／０２０１３０号明細書

【特許文献51】米国特許第５９７００２５号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

[004]本開示は、超音波撮像のためのシステム、デバイス、および方法に関し、特に多数のトランスデューサ素子を用いた３Ｄ撮像に関する。

【課題を解決するための手段】

【0006】

[005]本開示は、高素子数２Ｄアレイトランスデューサ上に一体化され得る特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎｓｐｅｃｉｆｉｃｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）上に一体化され得るフルアレイデジタル３Ｄ送信および受信ビームフォーマのための方法を提供する。これにより、超音波撮像システムのコスト、サイズ、重量、および電力を低減させることができる。

【0007】

[006]本開示の一態様は、２Ｄアレイのすべての素子のアナログ信号が前置増幅後にＮビットＡＤＣによってサンプリングレートＦｓでデジタル化されることを提供する。いくつかの実施形態では、撮像中心周波数の１６倍のサンプリングレート（Ｆ_ｓ＝１６Ｆ_０）を有する単一ビットＡＤＣ、たとえば単純な比較器が使用される。単一ビットＡＤＣを使用することで、ビーム形成アーキテクチャを大幅に簡略化し、コストおよび電力を低減させることができる。１６Ｆ_０でのサンプリングは、アップサンプリングを必要とすることなく、Ｔ_０／１６遅延量子化ステップによって、高品質の動的受信ビーム形成を可能にすることができる。一例として、撮像周波数の１６倍で動作する素子ごとにディザリングされた１ビットＡＤＣを有する４，０９６素子アレイは、撮像周波数に等しい撮像ＢＷに対して、５６ｄＢデジタルダイナミックレンジを有することになる。

【0008】

[007]本開示の別の態様は、ＡＳＩＣ上動的受信ビームフォーマが、高ボリュームレート撮像にとって不可欠であり得る各送信事象に応答して、複数のビームを生成することができることである。

【0009】

[008]本開示の別の態様は、動的受信ビーム形成のために各素子および各深度に対して遅延および重みを生成することができるＡＳＩＣ上遅延および重みエンジンを提供する。これにより、ＡＳＩＣは少数の入力パラメータ、すなわちビーム原点、ビーム角、およびｆ値のみによって、任意のビームを生成することができるため、ＡＳＩＣによって必要とされる制御データの量を大幅に低減することができる。これにより、ＡＳＩＣ外回路構成を大幅に簡略化することができ、相互接続バス幅および帯域幅を低減することができる。好ましい実施形態では、同じ遅延および重みエンジンが、送信ビーム形成のための遅延および重みプロファイルを作成するためにも使用される。

【0010】

[009]本開示の別の態様は、トランスデューサ素子のマトリックスアレイを用いた超音波撮像およびビーム形成のための方法を提供する。ステップ（ａ）で、各トランスデューサアレイ素子の受信信号を増幅することができる。ステップ（ｂ）で、各トランスデューサアレイ素子の増幅された受信信号をデジタル化することができる。ステップ（ｃ）で、増幅およびデジタル化された受信信号に遅延および重みを加えることができる。ステップ（ｄ）で、マトリックスアレイのすべてのトランスデューサ素子にわたって増幅、デジタル化、遅延、および加重された受信信号を合計して、動的に集束された受信ビームを形成することができる。

【0011】

[010]いくつかの実施形態では、特定用途向け集積回路（ＡＳＩＣ）が、トランスデューサ素子のマトリックスアレイと一体化される。ＡＳＩＣは、ステップ（ａ）～（ｄ）のうちの１つまたは複数を実行することができる。ＡＳＩＣは、ステップ（ａ）～（ｄ）のすべてを実行することができる。ＡＳＩＣは、ステップ（ａ）～（ｄ）の一部を実行することができ、他の回路構成がステップ（ａ）～（ｄ）のうちの残りを実行することができる。ＡＳＩＣはまた、送信ビームを形成することができる。

【0012】

[011]いくつかの実施形態では、送信事象ごとに、単一の受信ビームが、形成される。
[012]いくつかの実施形態では、送信事象ごとに、２つ以上の受信ビームが、形成される。

【0013】

[013]いくつかの実施形態では、マトリックスアレイは、１つまたは複数のｃＭＵＴトランスデューサ素子から構成される。
[014]いくつかの実施形態では、マトリックスアレイは、１つまたは複数のｐＭＵＴトランスデューサ素子から構成される。

【0014】

[015]いくつかの実施形態では、マトリックスアレイのトランスデューサ素子は、正方形、回転された正方形、長方形、平行四辺形、六角形、円形、または螺旋形の格子内に配置される。

【0015】

[016]いくつかの実施形態では、受信信号を増幅することは、受信信号に深度変動増幅利得を加える。
[017]いくつかの実施形態では、ＮビットＡＤＣが、増幅された受信信号をサンプリングレートＦｓでデジタル化する。ＮビットＡＤＣは、逐次比較型（ＳＡＲ：ｓｕｃｃｅｓｓｉｖｅ－ａｐｐｒｏｘｉｍａｔｉｏｎ）ＡＤＣとすることができる。ＮビットＡＤＣは、シグマデルタＡＤＣとすることができる。ＮビットＡＤＣは、パイプラインＡＤＣとすることができる。ＮビットＡＤＣは、フラッシュＡＤＣとすることができる。ＡＤＣのビット数Ｎは、１とすることができる。ＡＤＣの入力は、され得る。ＡＤＣのサンプリングレートは、プログラム可能とすることができる。サンプリングレートは、撮像中心周波数の関数とすることができる。

【0016】

[018]いくつかの実施形態では、増幅およびデジタル化された受信信号に加えられる遅延および重みは、素子依存または深度依存のうちの１つまたは複数である。各素子および各深度に対する遅延および重みは、少なくとも１つのＡＳＩＣ上遅延および重み計算器によって計算され得る。少なくとも１つのＡＳＩＣ上遅延計算器は、ＣＯＲＤＩＣアルゴリズムによって深度の一部に対して各素子に対する遅延を計算することができ、中間深度格子点に対してＣＯＲＤＩＣに基づく遅延の間を補間することができる。中間深度格子点に対する遅延補間は、線形とすることができる。少なくとも１つのＡＳＩＣ上遅延計算器は、ＣＯＲＤＩＣアルゴリズムを使用して素子の一部に対する遅延を計算することができ、中間素子に対してＣＯＲＤＩＣに基づく遅延の間を補間することができる。中間素子に対する遅延補間は、線形とすることができる。少なくとも１つのＡＳＩＣ上遅延計算器は、ＣＯＲＤＩＣアルゴリズムを使用してビームの一部に対する遅延を計算することができ、中間ビームに対してＣＯＲＤＩＣに基づく遅延の間を補間することができる。中間ビームに対する遅延補間は、線形とすることができる。

【0017】

[019]いくつかの実施形態では、少なくとも１つのＡＳＩＣ上重み計算器は、ステップ（ｃ）の実行を支援することができる。
[020]いくつかの実施形態では、少なくとも１つのＡＳＩＣ上重み計算器は、深度、ｆ値、および素子とビーム原点との間の距離に基づいて、各素子および各範囲サンプルに対する重みを計算する。素子重みは、２値とすることができる。少なくとも１つのＡＳＩＣ上重み計算器は、サイドローブを低減させるために、深度を有する有効開口を実質的に円形または楕円形として拡大させることができる。

【0018】

[021]本開示の別の態様は、超音波撮像のためのシステムを提供する。例示的なシステムは、トランスデューサ素子のマトリックスアレイと、マトリックスアレイを有する回路構成とを備えることができる。回路構成は、（ａ）各トランスデューサアレイ素子の受信信号を増幅し、（ｂ）各トランスデューサアレイ素子の増幅された受信信号をデジタル化し、（ｃ）増幅およびデジタル化された受信信号に遅延および重みを加え、（ｄ）マトリックスアレイのすべてのトランスデューサ素子にわたって増幅、デジタル化、遅延、および加重された受信信号を合計して、動的に集束された受信ビームを形成するように構成され得る。

【0019】

[022]いくつかの実施形態では、回路構成は、トランスデューサ素子のマトリックスアレイと一体化された特定用途向け集積回路（ＡＳＩＣ）を備える。ＡＳＩＣは、ステップ（ａ）～（ｄ）のうちの１つまたは複数を実行することができる。ＡＳＩＣは、ステップ（ａ）～（ｄ）のすべてを実行することができる。回路構成は、他の回路構成をさらに備えることができ、ＡＳＩＣは、ステップ（ａ）～（ｄ）の一部を実行することができ、他の回路構成は、ステップ（ａ）～（ｄ）のうちの残りを実行することができる。

【0020】

[023]いくつかの実施形態では、回路構成はまた、送信ビームを形成するように構成される。送信事象ごとに、単一の受信ビームが、形成され得る。送信事象ごとに、２つ以上の受信ビームが、形成され得る。

【0021】

[024]いくつかの実施形態では、マトリックスアレイは、１つまたは複数のｃＭＵＴトランスデューサ素子から構成される。
[025]いくつかの実施形態では、マトリックスアレイは、１つまたは複数のｐＭＵＴトランスデューサ素子から構成される。

【0022】

[026]いくつかの実施形態では、マトリックスアレイのトランスデューサ素子は、正方形、回転された正方形、長方形、平行四辺形、六角形、円形、または螺旋形の格子内に配置される。

【0023】

[027]いくつかの実施形態では、回路構成は、受信信号に深度変動増幅利得を加えることによって、受信信号を増幅するように構成される。
[028]いくつかの実施形態では、回路構成は、増幅された受信信号をサンプリングレートでデジタル化するために、ＮビットＡＤＣを備える。ＮビットＡＤＣは、逐次比較型（ＳＡＲ）ＡＤＣとすることができる。ＮビットＡＤＣは、シグマデルタＡＤＣとすることができる。ＮビットＡＤＣは、パイプラインＡＤＣとすることができる。ＮビットＡＤＣは、フラッシュＡＤＣとすることができる。ＡＤＣのビット数Ｎは、１とすることができる。ＡＤＣの入力は、ディザリングされ得る。ＡＤＣのサンプリングレートは、プログラム可能とすることができる。サンプリングレートは、撮像中心周波数の関数とすることができる。

【0024】

[029]いくつかの実施形態では、増幅およびデジタル化された受信信号に加えられる遅延および重みは、素子依存または深度依存のうちの１つまたは複数である。回路構成は、各素子および深度に対する遅延および重みを計算するために、少なくとも１つのＡＳＩＣ上遅延および重み計算器を備えることができる。少なくとも１つのＡＳＩＣ上遅延計算器は、ＣＯＲＤＩＣアルゴリズムによって深度の一部に対して各素子に対する遅延を計算することができ、中間深度格子点に対してＣＯＲＤＩＣに基づく遅延の間を補間することができる。中間深度格子点に対する遅延補間は、線形とすることができる。少なくとも１つのＡＳＩＣ上遅延計算器は、ＣＯＲＤＩＣアルゴリズムを使用して素子の一部に対する遅延を計算することができ、中間素子に対してＣＯＲＤＩＣに基づく遅延の間を補間することができる。中間素子に対する遅延補間は、線形とすることができる。少なくとも１つのＡＳＩＣ上遅延計算器は、ＣＯＲＤＩＣアルゴリズムを使用してビームの一部に対する遅延を計算することができ、中間ビームに対してＣＯＲＤＩＣに基づく遅延の間を補間することができる。中間ビームに対する遅延補間は、線形とすることができる。

【0025】

[030]いくつかの実施形態では、回路構成は、素子とビーム原点との間の距離およびｆ値に基づいて、各素子および各範囲サンプルに対する重みを計算するために、少なくとも１つのＡＳＩＣ上重み計算器を備える。素子重みは、２値とすることができる。少なくとも１つのＡＳＩＣ上重み計算器は、サイドローブを低減させるために、深度を有する有効開口を実質的に円形または楕円形として拡大させることができる。

【0026】

[031]本開示の別の態様は、トランスデューサ素子のマトリックスアレイを用いた超音波ビーム形成のための方法およびシステムを提供する。
[032]例示的な方法では、少なくとも１つのＣＯＲＤＩＣ（ＣＯｏｒｄｉｎａｔｅＲｏｔａｔｉｏｎＤＩｇｉｔａｌＣｏｍｐｕｔｅｒ：座標回転デジタルコンピュータ）演算を実行することによって、マトリックスアレイからの受信信号に遅延を加えることができる。少なくとも１つのＣＯＲＤＩＣ演算は、２つのカスケード式ＣＯＲＤＩＣ演算を含むことができる。２つのカスケード式ＣＯＲＤＩＣ演算は、第１のＣＯＲＤＩＣ演算および第２のＣＯＲＤＩＣ演算を含むことができ、第１のＣＯＲＤＩＣ演算の出力は、第２のＣＯＲＤＩＣ演算への入力となることができる。少なくとも１つのＣＯＲＤＩＣ演算は、マトリックスアレイに動作可能に結合された特定用途向け集積回路（ＡＳＩＣ）によって実行され得る。マトリックスアレイの各トランスデューサ素子に対する遅延は、少なくとも１つのＣＯＲＤＩＣ演算によって深度の一部に対して決定され得る。中間深度格子点に対する遅延が、補間され得る。中間素子に対する遅延が、補間され得る。中間ビームに対する遅延が、補間され得る。

【0027】

[033]例示的なシステムでは、システムは、トランスデューサ素子のマトリックスアレイと、マトリックスアレイと結合され、前述の例示的な方法を実行するように構成された回路構成とを備えることができる。
参照による組み込み
[034]本明細書に記載するすべての特許公開、特許、および特許出願は、個々の各特許公開、特許、または特許出願が参照により組み込まれることが具体的かつ個別に示されている場合と同様に、参照によって本明細書に組み込まれている。

【0028】

[035]本開示の特徴および利点のさらなる理解は、例示的な実施形態および添付の図面について述べる以下の詳細な説明を参照することによって得られる。

【図面の簡単な説明】

【0029】

【図1】[036]追加の回路構成を有するＰＣＢに取り付けられたトランスデューサの２ＤアレイおよびＡＳＩＣから構成されたトランスデューサアセンブリと、ユーザインターフェースおよびディスプレイを有する遠隔プロセッサとを使用する超音波システムの例示的な概略図である。

【図2a】[037]ＡＳＩＣを有するデジタル３Ｄ単段フルアレイビームフォーマの概略図である。

【図2b】同上。

【図3a】[038]ＡＳＩＣを有するデジタル３Ｄ２段フルアレイビームフォーマの概略図である。

【図3b】同上。

【図4】[039]超音波トランスデューサアレイによって生成される超音波ビームの幾何形状のグラフである。

【図5】[040]３Ｄ動的遅延および重み計算器の流れ図である。

【発明を実施するための形態】

【0030】

[041]別途定義しない限り、本明細書で使用するすべての技術用語は、本主題が属する分野の当業者によって一般に理解されるものと同じ意味を有する。
超音波撮像システム
[042]図１は、本明細書に開示する超音波撮像システムの例示的な実施形態を示す。撮像システムは、ＡＳＩＣ（１００）を含むことができ、ＡＳＩＣ（１００）は、好ましくはトランスデューサ２００と一体化される。トランスデューサは、ｐＭＵＴ（圧電微細加工超音波トランスデューサ）、ｃＭＵＴ（容量性微細加工超音波トランスデューサ）、またはバルクＰＺＴ素子の１次元または２次元のアレイとすることができる。ＡＳＩＣおよびトランスデューサアレイが、典型的には、ＰＣＢ（または複数のＰＣＢ）（３００）に取り付けられる。ＰＣＢは、マイクロプロセッサ、電源（電池、レギュレータ）、クロック、メモリ、および入出力デバイスなどの追加の回路構成を有することができる。

【0031】

[043]ＡＳＩＣ、トランスデューサアレイ、およびＰＣＢが、トランスデューサアセンブリ（４００）を形成する。フットプリントを小さく抑えるため、トランスデューサアセンブリの面積はトランスデューサアレイの面積に一致させることができる。トランスデューサアセンブリは、パッチ内に、または装着可能もしくは保持可能なハウジング内にパッケージ化することができる。

【0032】

[044]トランスデューサアセンブリは、入出力デバイスを介して遠隔プロセッサ（５００）と通信することができ、遠隔プロセッサ（５００）は、ユーザインターフェース、ディスプレイ、およびメモリを含むことができる。プロセッサは、スマートフォン、スマートウォッチ、パッド、もしくはラップトップなどのモバイルデバイスとすることができ、またはデスクトップコンピュータとすることができる。プロセッサは、画像処理を実行することができ、平面および体積レンダリングを実行することができ、電子健康記録などのネットワークおよびデータベースに接続することができる。トランスデューサアセンブリと遠隔プロセッサとの間の通信は、有線であっても無線であってもよく、標準的な通信プロトコルを使用することができる。

【0033】

[045]トランスデューサアセンブリ上のマイクロプロセッサは、撮像周波数ならびに送信および受信ｆ値などの少数のパラメータのセットによってＡＳＩＣを初期化することができ、次いで走査シーケンスにおける各パルスエコー（送信－受信）事象に対して、送信および受信ビームパラメータ（ビーム原点、角度、焦点深度）を提供することができる。ＡＳＩＣ上遅延および重み計算器は、送信および受信ビームパラメータによって定義された各ビームに対して、送信および受信ビーム形成パラメータ（遅延および重み）を計算することができる。ＡＳＩＣは、操縦され集束された送信パルスを送出することができ、各トランスデューサ素子で組織からエコーを受信することができ、ＡＳＩＣによって計算された遅延および重みを使用して受信ビームを形成することができる。ＡＳＩＣの出力は、典型的には、開放開口を使用して完全に形成されたビームである。

【0034】

[046]以下の章では、トランスデューサアセンブリ、送信器および受信器、３Ｄ遅延方程式の導出に使用される幾何形状、ならびに３Ｄ遅延方程式を使用した遅延および重み計算のための方法およびデバイスについて説明する。
トランスデューサアセンブリ
[047]図２は、トランスデューサアセンブリ（４００）、およびトランスデューサアセンブリ内のＡＳＩＣ（１００）の詳細を示す。ＡＳＩＣは、ＰＣＢ（３００）上のマイクロプロセッサから入力（１０１）を受信する。これらの入力は、送信中心周波数および帯域幅、送信および受信ｆ値、ならびに受信中心周波数および帯域幅などの初期化パラメータを含むことができる。ＡＳＩＣはまた、各パルスエコー事象に対する送信および受信ビームパラメータならびにトリガを受信することができる。送信器は、送信パルス（１１０）を作りだすことができ、素子座標依存の遅延（１１１ａ）および重み（１１１ｂ）をパルスに加えることができ、送信パルスおよび送信ビームパラメータに基づいて、遅延および加重されたパルスによって各音響素子のパルサ（１１２）を駆動することができる。

【0035】

[048]各音響素子に対する受信経路は、送信／受信スイッチ（１２１）、低ノイズ前置増幅、時間利得補償、およびアンチエイリアシングのためのアナログフロントエンド（１２２）、ＡＤＣ（１２３）、素子メモリ（１２４）、ならびに記憶された素子データに時間変動する（動的な）遅延および重みを加えることができるビームフォーマ（１２５）を収容することができる。送信ビームフォーマ（遅延および重み）、パルサ、受信スイッチ、アナログフロントエンド、ＡＤＣ、メモリ、および受信ビームフォーマ（遅延および重み）回路構成は、電子素子（１２０）を形成することができる。音響素子ごとに電子素子が存在することができる。

【0036】

[049]全アレイ（１４０）にわたって電子素子の出力が合計され、フルアレイビーム形成を完了することができる。そのように形成されたビームは次いで、データ圧縮のための受信フィルタ（１５０）によってフィルタリングされることができ、受信フィルタ（１５０）は、複素時間変動乗算器によるベースバンドへの復調、それに続いてローパスベースバンドフィルタ（ＢＢＦ）を含むことができる。メモリ内に記憶された同じ素子データを使用して、遅延、重み、アレイ合計、および受信フィルタ回路構成を複製し、別個の遅延および／または重みパラメータを並列に有する複数のビーム（１６０）を形成することができる。ＡＳＩＣ上３Ｄ動的遅延および重み計算器（１７０）によって、（すべての並列ビームに対する）送信および受信ビーム形成のための遅延および重みを作りだすことができる。ＡＳＩＣ（１０２）の出力は、並列ビームの複素（同相および直交位相）サンプルとすることができる。トランスデューサアセンブリは、出力ビームを記憶し、それらをさらなる処理、レンダリング、および表示のために遠隔プロセッサ（５００）へ送る。

【0037】

[050]図２の受信ビーム形成はまた、複数の段で実装することができる。図３は、２段のバージョンを示す。多段の実装により、素子メモリおよび並列ビーム回路構成の両方のサイズを低減するための柔軟性が可能になる。すべての電子素子の出力を合計するのではなく、電子素子の一部（サブアレイ）（１３０）の出力を合計（１３１）し、第２の組のサブアレイメモリ（１３２）内に記憶することができる。なお、各サブアレイ内の１段目のビーム形成は、マイクロビーム形成と呼ぶこともできる。２段目は、サブアレイビームフォーマ出力に遅延および重み（１３３）を加え、アレイ合計（１４０）によってフルアレイビーム形成を完了させることができる。２段目の回路構成（マクロビームフォーマ）のみを、並列ビーム動作のために複製することができる。サブアレイサイズは、Ｓ_ｘ×Ｓ_ｙ素子とすることができ、ここでＳ_ｘおよびＳ_ｙは、２、３、４、５などの電子素子とすることができる。
送信器
[051]プログラム可能なクロックを有する単一の深度Ｋビット、長さＬビットのシフトレジスタが、任意にプログラム可能なパルス発生器（１１０）として働くことができる。

【0038】

[052]シフトレジスタの深度Ｋは、パルサ状態の数によって決定することができる。概して、深度Ｋビットのシフトレジスタは、最大２^Ｋ状態までのパルサに対応することができる。したがってＫは、２状態（単極）パルサの場合は１、３状態（双極）および４状態パルサの場合は２、以下同様となる。

【0039】

[053]シフトレジスタの長さＬは、最大パルス長仕様および送信器クロック周波数によって決定することができる。好ましい実施形態では、シフトレジスタ長Ｌは、２５６ビットに設定される。これは、送信中心周波数の１６倍の送信クロックサイクルで、長さ最大１６サイクルのパルスに対応することになる。送信器クロック周波数を下げることによって、１６サイクルより長いパルスにも対応することができる（遅延量子化ステップのトレードオフ）。

【0040】

[054]最も単純なタイプのパルスは、単極パルスであり得、トランスデューサ素子のアクティブノードが、２つの相補的なスイッチによってグランドと正（または負）の電圧レールとの間で変更される。これらのスイッチは、＋Ｖセグメントに対する１組の１、それに続くＧＮＤに対する１組の０の単一の１ビットストリームによって制御することができ、この１および０のパターンが、必要とされるサイクル数だけ繰り返される。各ビットは、送信器クロックサイクルの継続時間を表すことができる。したがって、送信器クロックサイクルが１６Ｆ_０である場合、Ｆ_０における２サイクルパルスのビットストリームは１１１１１１１１００００００００１１１１１１１１００００００００となる。個々の＋ＶおよびＧＮＤセグメントの継続時間は、固定されてもよく、またはたとえば線形（または非線形）周波数変調のために、もしくは何らかの他のコード化された励起のために、独立してプログラム可能であってもよい。そのようなビットパターンは、事前に生成され、初期化中にＡＳＩＣ内のパルス発生器シフトレジスタにロードされ、送信の開始を示すインパルスを受信したときに流されてもよい。いくつかの実施形態では、他の送信および／または受信回路構成をオンまたはオフにトリガするために、パルスの開始および／または終了を０１０などの非常に短いコードによって示すことができ、たとえば

【0041】

【数1】

【0042】

のようになる。そのような埋込みコードを利用するには、同じ長さのデコーダ（整合フィルタ）を必要とし得る。いくつかの実施形態では、すべての素子がパルス送信を終了することを待たずに、その素子自体のパルス送信が完了するとすぐに、各素子の送信／受信スイッチをオンにして、受信モードをオンにすることができる。これにより、漏洩送信および受信有効化／無効化信号を時間的に分散させることによって近距離アーチファクトのいくつかを一掃し、逃した受信サンプルによる不感帯域をなくすことを助けることができる。

【0043】

[055]次に複雑なものは３状態双極パルスであり、トランスデューサ素子のアクティブノードが、３つの相補的なスイッチによって正、グランド、および負の電圧レール間で変更される。このタイプのパルスは、深度２ビットのパルスストリームを使用して実装することができ、たとえば００はグランドを示し、１０は＋Ｖを示し、０１は－Ｖを示す。１１の状態は、パルスの開始および／または終了を示すために利用することができる。

【0044】

[056]特別な場合の３状態双極パルスでは、パルスが開始する前、およびパルスが終了した後にのみ、トランスデューサがグランドされ、パルス中は＋Ｖ状態と－Ｖ状態との間で切り換えられる。このタイプのパルスは、すべての２状態パルスおよびパルス内にグランドセグメントを有する３状態パルスと比べて、最良の第２高調波抑制を提供することができる。このタイプのパルスはまた、電源の点でも最も単純な（最も低コストの）アーキテクチャとなり得る。この特別な場合の双極パルスは、上記の単一のビットストリームを使用して実装することができ、たとえば１が＋Ｖにマッピングされ、０が－Ｖにマッピングされる。上述した埋込みコードの断片を使用して、パルスの終わりにグランド状態の開始を示すことができる。このコードを受信すると、１のストリームによって示される次のパルスの開始まで、トランスデューサ素子はグランドされる。パルサにおける－Ｖおよび＋Ｖに対する１および０の値のマッピングを反転させた、すべての素子に共通する追加のプログラム可能なビットによって、パルス反転能力を加えることができる。

【0045】

[057]典型的には規則的なパルス反復間隔（ＰＲＩ：ＰｕｌｓｅＲｅｐｅｔｉｔｉｏｎＩｎｔｅｒｖａｌ）で繰り返されるパルスエコー事象の始まりがインパルスによって示されたとき、すべての素子に共通のパルスが生成され得る。次いで、アレイのすべての素子に対する素子固有遅延によって、パルスを遅延させることができる（１１１ａ）。次いで、アポダイゼーションのために、素子固有重みによって遅延パルスに加重することができる。ここでは、単純な２値オン／オフ重みが示されている。好ましい実施形態では、送信事象が開始する前に、送信ビームフォーマの遅延および重みの両方が、ＡＳＩＣ上遅延および重み計算器（１７０）によって生成される。

【0046】

[058]アポダイゼーションの出力は、デジタルアナログ変換後に、送信パルサ（１１２）を駆動することができる。
[059]いくつかの実施形態では、パルス発生器および遅延演算は、アーキテクチャ上単純にするために、同じ送信器クロックを共有する。さらに、効率の目的で、送信器クロック周波数Ｆ_ｓは、送信中心周波数Ｆ_０の関数として変動されてもよく、所望の遅延量子化ステップＴ_０／１６を実現するために１６Ｆ_０に等しく設定されてもよく、ここでＴ_０＝１／Ｆ_０である。

【0047】

[060]いくつかの実施形態では、パルス発生器、遅延、および２値重みの順序を変更することができる。たとえば、様々なアーキテクチャ的なトレードオフのため、２値重みを遅延演算の前に動かすことができ、または遅延演算をパルス発生器の前に動かすことなどができる。
受信器
[061]典型的な受信器は、個々の素子ｓ_ｉｊ（ｔ）からのエコーに対して、動的に変動する利得、遅延、および重み（アポダイゼーション）を加え、ここで（ｉ，ｊ）は、マトリックスアレイの素子の列および行の番号である。次いで、ビームフォーマは、増幅、遅延、および加重された素子信号を合計して、ビーム

【0048】

【数2】

【0049】

を生成することができ、ここで

【0050】

【数3】

【0051】

はビーム原点の座標（ｘ_Ｏ，ｙ_Ｏ，ｚ_Ｏ）であり（平面アレイの場合、ｚ_Ｏはゼロである）、ｒは深度であり、

【0052】

【数4】

【0053】

はｚｘおよびｚｙ平面におけるビーム角である。デジタルビームフォーマの場合、ＬＰＦ後の遅延段前のＡＤＣによって、アナログ信号をデジタルに変換することができる。

【0054】

【数5】

【0055】

[062]利得Ｇ（ｔ）は、静的低ノイズ増幅器利得Ｇ_ＬＮＡ、および組織減衰を補償するための動的時間変動利得Ｇ_ＴＧＣ（ｔ）（時間利得補償とも呼ばれる）を含む、複数のプログラム可能な成分を有することができる。最後の利得段は、任意選択のプログラム可能な利得増幅器とすることができる。

【0056】

[063]好ましくはプログラム可能なカットオフ周波数を有するローパスフィルタ（ＬＰＦ）が、アンチエイリアシングを提供し、ＳＮＲを改善する。様々な利得段の間で、ＬＰＦの複数の極を分散させることができる。

【0057】

[064]送信ビームが組織内へより深く伝播するにつれて、エコーが発生する深度を追跡するために、動的遅延

【0058】

【数6】

【0059】

は時間とともに変動することができる。遅延段の入力は時間の関数であり、その出力は深度（範囲）の関数である。時間変動遅延のため、深度は歪んだ時間である。
[065]動的アポダイゼーションまたは重み

【0060】

【数7】

【0061】

は、分解能を維持するために、深度を有する有効開口サイズを拡大させることができ、ビームサイドローブを低減させるように、エッジ素子の寄与を徐々に減らし、すなわちアポダイズする。マトリックスアレイの場合、有効開口形状もまた、アポダイゼーション効果を有することができる。いくつかの実施形態では、アポダイゼーション重みは深度に依存するが２値であり、オフの場合は０、オンの場合は１であり、それにより素子ごとおよび深度ごとの乗算が不要になる。絶えず拡大する円形または楕円形内のビーム原点の周りの素子をオンにすることによって、半円形状のアポダイゼーションが実現される。円形および長円形の拡大率は、プログラム可能なｆ値によって制御することができる。遅延演算前にＧ_ＴＧＣが加えられるため、利得が、素子依存遅延の関数として時間に関して分散され得る。これにより、利得が急速に変化する深度に対して、追加のアポダイゼーション効果をもたらすことができる。

【0062】

[066]動的遅延および重み計算は、ビームパラメータ

【0063】

【数8】

【0064】

および

【0065】

【数9】

【0066】

素子座標

【0067】

【数10】

【0068】

ＡＤＣのサンプリングレートＦ_ｓ、音速ｃ_０、ならびにｆ値を与えて、計算器によって実行することができる。多くの従来技術のシステムでは、これらの計算は完全にまたは部分的に遠隔プロセッサ上で行われる。

【0069】

[067]素子合計段は、時間整合された（したがってコヒーレントな）加重された素子信号を合計することができる。
[068]遅延、重み、および素子合計段の複製された組を使用して、独立した原点および角度を有する複数のビームを並列に生成することができる。別法として、全関心深度に対して素子データが記憶される場合、フレームレートをトレードオフにして、送信事象間の時間を使用した単一のビームフォーマ回路構成を使用して、複数のビームを順次形成することができる。
アレイおよびビームの幾何形状
[069]図４は、デカルト座標の（０，０，０）を中心とするｘｙ平面（または図４には示されていない非平面の湾曲したｘｙｚ表面）上のＮ_ｘ×Ｎ_ｙ素子の２Ｄアレイ（２０１）を示す。

【0070】

【数11】

【0071】

は、その第（ｉ，ｊ）の素子のｘ、ｙ、およびｚ座標（ｘ_ｉ，ｙ_ｊ，ｚ_ｉｊ）である。２Ｄアレイの素子は、正方形または長方形の格子、回転された正方形、菱形（平行四辺形）、六角形、円環形、または任意の格子とすることができる。物理的開口は、正方形、長方形、円形もしくは長円形、または任意の形状とすることができる。

【0072】

[070]ビームは、静的送信焦点の場合は焦点深度ｒ、または動的受信焦点の場合は１組の焦点深度、ｘ、ｙ、およびｚ座標のベクトルである（名目）ビーム原点

【0073】

【数12】

【0074】

ならびにこれもまたｚｘ平面およびｚｙ平面の角度のベクトルである角度

【0075】

【数13】

【0076】

という３つのパラメータによって、３Ｄにおいて定義することができる。なお、本発明者らはここで、

【0077】

【数14】

【0078】

および

【0079】

【数15】

【0080】

などのベクトルを表すために太字を使用する。深度（または範囲）ｒにおける受信ビーム

【0081】

【数16】

【0082】

に沿ったサンプルの座標は、

【0083】

【数17】

【0084】

である。

【0085】

【数18】

【0086】

の規則は、θ_ｚｘおよびθ_ｚｙがそれぞれ＋ｚ軸から＋ｘおよび＋ｙ軸まで正になるというものである。ビーム原点

【0087】

【数19】

【0088】

もまた、深度ゼロ（ｒ＝０）である。ビーム原点

【0089】

【数20】

【0090】

は、物理的開口による切り捨てを除いて、ビーム

【0091】

【数21】

【0092】

に対する有効開口の名目中心でもある。受信ビームのすべてのサンプルは、その投影がそれぞれｚｘおよびｚｙ平面上の角度θ_ｚｘおよびθ_ｚｙにある線上に位置する。
[071]方位角（すなわち、ｘｚ）平面内の２Ｄ撮像は、すべてのビームに対してθ_ｚｙおよびｙ_Ｏがゼロである特別な場合である。直交仰角（ｙｚ）平面内の２Ｄ撮像は、θ_ｚｘおよびｘ_Ｏがゼロである場合に対応する。２Ｄ撮像の特別な場合は、アレイが１Ｄアレイであり、たとえばＮ_ｙ＝１の場合である。

【0093】

[072]ここで定義される幾何形状は、方位角および仰角に対する走査幾何形状の独立した組合せに対応することができる。たとえば、方位角および仰角の両方において扇形の幾何形状を定義するには、ｘ_Ｏおよびｙ_Ｏの両方がすべてのビームに対して０に設定される。線形走査、たとえば仰角の場合、θ_ｚｙはすべてのビームに対してゼロに設定され、ｙ_Ｏが最初の行から最後の行まで変動することになる。仰角などのベクトル形式の場合、θ_ｚｙは負の角度から正の角度へ変動し、ｙ_Ｏが最初の行から最後の行まで変動することになる。

【0094】

[073]ここでの幾何形状は、多段ビーム形成にも同様に適用することができ、１段目のサブアレイビームフォーマ（マイクロビームフォーマ）は、Ｓ_ｘ×Ｓ_ｙ素子のグループ上でビーム形成を実行し、２段目のＭ_ｘ×Ｍ_ｙのビームフォーマ（マクロビームフォーマ）は、サブアレイビームフォーマの出力上でビーム形成を完了させ、ここでＮ_ｘ＝Ｓ_ｘＭ_ｘおよびＮ_ｙ＝Ｓ_ｙＭ_ｙである。

【0095】

[074]球座標などの３Ｄでビームを定義するための代替の座標系も存在することに留意されたい。ビーム原点

【0096】

【数22】

【0097】

を中心とする球座標の角度（θ，φ）と、ここで適合されるフレームワークのビーム角（θ_ｚｘ，θ_ｚｙ）との関係は、次のとおりである。

【0098】

【数23】

【0099】

[075]ここでの分析および導出は、任意の代替のビーム定義にもわずかな修正で適用することができる。
３Ｄ遅延方程式
[076]次に、特定の素子（ｉ，ｊ）に対して、ビーム

【0100】

【数24】

【0101】

に沿った深度ｒに対する距離

【0102】

【数25】

【0103】

を導出することができる。
[077]ビームサンプル、

【0104】

【数26】

【0105】

のデカルト座標（ｂ_ｘ，ｂ_ｙ，ｂ_ｚ）は、
（ｂ_ｘ，ｂ_ｙ，ｂ_ｚ）＝ｒ（ｖ_ｘ，ｖ_ｙ，ｖ_ｚ）＋（ｘ_Ｏ，ｙ_Ｏ，ｚ_Ｏ）である。
[078]上式で、ビームに沿った単位ベクトル

【0106】

【数27】

【0107】

は、

【0108】

【数28】

【0109】

であり、
[079]ビームのｘ、ｙ、ｚ座標は、

【0110】

【数29】

【0111】

である。

【0112】

[080]次いで、

【0113】

【数30】

【0114】

と

【0115】

【数31】

【0116】

との間の距離は、

【0117】

【数32】

【0118】

によって与えられる。
[081]３つの項の２乗和の平方根は、次のように、２つの項の２乗和の平方根として書くことができる。

【0119】

【数33】

【0120】

[082]μ秒単位の遅延

【0121】

【数34】

【0122】

は、ｍｍ単位の距離

【0123】

【数35】

【0124】

を、ｍｍ／μ秒単位の音の往復（２方向）速度ｃ_０で割った値、

【0125】

【数36】

【0126】

であり、またはＭＨｚ単位のＡＤＣのサンプリングレートＦ_ｓにおけるサンプル数単位で

【0127】

【数37】

【0128】

である。
３Ｄ動的遅延および重み計算器
[083]上記の遅延公式は、２つの数の２乗の平方根を計算するための効率的な方法であるＣＯＲＤＩＣ（座標回転デジタルコンピュータ）を使用した効率的な実装に役立つ。図５は、２つのカスケード接続されたＣＯＲＤＩＣ演算（１７６）を使用した動的３Ｄ遅延および重み計算器（１７０）のブロック図およびステップを示す。

【0129】

[084]遅延および重み計算器への入力は、ビームの原点、単位ベクトルおよび焦点深度、素子の座標、ＡＤＣのサンプリングレート、音速、ならびにｆ値を含むことができる。
[085]ビーム単位ベクトルデカルト座標（１７１）に深度を乗じ（１７２）、ビーム原点座標に加えて（１７３）、特定の深度ｒに対するビームサンプルデカルト座標を作りだすことができる（１７４）。ビームサンプルのそれぞれのｘ、ｙ、およびｚ座標から素子のｘ、ｙ、およびｚ座標を引いて（１７５）、ＣＯＲＤＩＣ演算への入力を作りだすことができる。第１のＣＯＲＤＩＣの出力およびビームサンプルのｘ成分が、第２のＣＯＲＤＩＣの入力をなすことができる。第２のＣＯＲＤＩＣの出力は、素子（ｉ，ｊ）とビームサンプル、

【0130】

【数38】

【0131】

との間の距離を提供することができ、この距離は、２つのＣＯＲＤＩＣ段の利得によってスケーリングされている（ＣＯＲＤＩＣは単位利得演算ではない）。好ましい実装例では、ＣＯＲＤＩＣ利得補償は、遅延計算器の出力に位置する距離遅延変換乗算器によって実行することができる（１７８）。

【0132】

[086]いくつかの実施形態では、カスケード接続されたＣＯＲＤＩＣは、各々８回の角度回転を行う。この回転数は、Ｔ_０／１６内の最大距離誤差を得るのに十分であり、ここでＴ_０は、撮像中心周波数Ｆ_０にある期間である。各角度回転は、２回のビットシフトおよび２回の加算を行うことができる。８回の角度回転の場合、各ＣＯＲＤＩＣ段は約１．６５に等しい利得を有し、２つのＣＯＲＤＩＣ段を合わせて約２．７１の合計利得を有する。

【0133】

[087]ＣＯＲＤＩＣに基づく高精度距離（遅延）計算は、深度、素子、およびビームの疎集合に対してのみ必要とされ得ることに留意されたい。ＣＯＲＤＩＣで計算された距離値間の線形補間（１７７）は、遅延誤差を仕様の範囲内に抑えるのに十分であり得る。いくつかの実施形態では、粗い範囲格子は

【0134】

【数39】

【0135】

隔置され、ここでλ_０は、撮像中心周波数Ｆ_０における波長である。線形距離補間器は、粗い範囲格子点間の距離値の中間点を提供することができる。いくつかの実施形態では、ＣＯＲＤＩＣに基づく遅延計算は、ビームの一部、たとえばマルチビーム群のエッジビームに対して実行され、線形距離補間器は、中間ビームに対する距離値を提供することができる。いくつかの実施形態では、粗い素子格子は、方位角および仰角の両方に４素子離して隔置される。この場合も、線形距離補間器は、中間素子に対する距離値を補間することができる。２のべき乗のアップサンプリングのための線形補間は加算およびビットシフトのみを必要とするため、これらは非常に効率的となり得る。

【0136】

[088]遅延エンジンの最終段（１７８）は、ＣＯＲＤＩＣ段の非単位利得を補償することができ、ＡＤＣのサンプリングレートおよび音速を入力として使用して、ｍｍ単位での距離

【0137】

【数40】

【0138】

を、ＡＤＣのサンプルレート単位での遅延

【0139】

【数41】

【0140】

に変換する。最後の出力で距離遅延変換を有することで、臨床用途に応じてバルク音速を最適化し、撮像中心周波数の関数としてＡＤＣのサンプルレートを最適化する容易な方法を可能にすることができる。

【0141】

[089]線形演算の順序は交換可能である。たとえば、距離遅延変換は、遅延計算器信号経路の任意の点で行うことができ、または補間は、実装固有の問題に応じて並べ替えることができる。

【0142】

[090]いくつかの実施形態では、重みは２値であり、すなわち素子は、任意の特定の時間／深度においてオンまたはオフである。遅延計算器は、重み計算器への入力を提供することができる。なお、任意の素子とビーム原点との間の距離は、遅延計算器によって、ｒをゼロに設定とすることで、

【0143】

【数42】

【0144】

として計算することができる。受信事象中、この距離をｆ値（開口拡大率）の関数であるスカラによってスケーリングした値を遅延計算器の距離出力と比較して、正しい時間（深度）で各素子をオンにすることができる（１７９）。この方法によって、ビーム原点の周りの円形として開口を拡大することができる。別法として、拡大率および開口制限の両方をｘおよびｙに対して独立して、たとえば長方形または楕円形の開口拡大のためにプログラムすることができる。

【0145】

[091]好ましい実施形態について本明細書に図示および説明したが、そのような実施形態は例示のみを目的として提供されることが当業者には明らかであろう。本開示の範囲から逸脱することなく、多数の変形、変更、および置換が当業者には想到されよう。本明細書に記載する実施形態に対する様々な代替を実施において用いることができることを理解されたい。本明細書に記載する実施形態の多数の異なる組合せが可能であり、そのような組合せは本開示の一部であると見なされる。加えて、本明細書のいずれか１つの実施形態に関連して論じたすべての特徴は、本明細書の他の実施形態で使用するために容易に適合させることができる。添付の特許請求の範囲は本開示の範囲を定義し、それによってこれらの特許請求の範囲およびその均等物の範囲内の方法および構造が包含されることが意図される。

【図1】