知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-04-02
(54)【発明の名称】ＲＦインピーダンス整合ネットワーク
(51)【国際特許分類】
H05H 1/46 20060101AFI20240326BHJP
H03H 7/38 20060101ALI20240326BHJP
【ＦＩ】
H05H1/46 R
H03H7/38 B
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023561031
(86)(22)【出願日】2022-04-05
(85)【翻訳文提出日】2023-10-24
(86)【国際出願番号】 US2022023395
(87)【国際公開番号】W WO2022216649
(87)【国際公開日】2022-10-13
(31)【優先権主張番号】63/170,768
(32)【優先日】2021-04-05
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＢＬＵＥＴＯＯＴＨ
２．Ｂｌｕ－ｒａｙ
(71)【出願人】
【識別番号】523374781
【氏名又は名称】リノ・テクノロジーズ・インコーポレイテッド
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】イムラン・アハマド・ブッタ
【テーマコード（参考）】
2G084
【Ｆターム（参考）】
2G084DD57
2G084HH08
2G084HH23
2G084HH24
(57)【要約】
一実施形態では、ＲＦインピーダンス整合回路が開示されている。整合回路は、第一の固定コンデンサを有する直列電子可変コンデンサ（ＥＶＣ）を含む。第一の固定コンデンサの各々は、固定コンデンサの入／切を切り替えて直列可変静電容量を変化させるための対応するスイッチを有する。各スイッチは、一つ以上のダイオードを含む。第一のインダクタは、共通接地に電気的に結合された第一の端子と、ＲＦ入力とＲＦ出力との間に電気的に結合された第二の端子とを有する。制御回路は、ＲＦ源がＲＦ信号をＲＦ入力に提供している間、プラズマチャンバに関連する第一のパラメータを決定する。ＲＦ信号がＲＦ入力に提供され続ける間、制御回路は、決定された第一のパラメータに基づいて直列可変静電容量を変化させる。変化により、ＲＦ源に反射されたＲＦ電力が減少する。
【特許請求の範囲】
【請求項1】
無線周波数（ＲＦ）インピーダンス整合回路であって、ＲＦ信号を提供するＲＦ源に動作可能に結合するように構成されたＲＦ入力と、
プラズマチャンバに動作可能に結合するように構成されたＲＦ出力と、
前記ＲＦ入力と前記ＲＦ出力との間に直列に電気的に結合された直列電子可変コンデンサ（ＥＶＣ）であって、
前記直列ＥＶＣが直列可変静電容量を有し、
前記直列ＥＶＣが、第一の固定コンデンサを備え、前記第一の固定コンデンサの各々が、前記固定コンデンサの入／切を切り替えて前記直列可変静電容量を変化させるための対応するスイッチを有し、各スイッチが、一つ以上のダイオードを備える、直列ＥＶＣと、
前記共通接地に電気的に結合された第一の端子と、前記ＲＦ入力と前記ＲＦ出力との間に電気的に結合された第二の端子とを有する第一のインダクタと、
前記直列ＥＶＣに動作可能に結合された制御回路であって、前記制御回路が、
前記ＲＦ源が前記ＲＦ信号を前記ＲＦ入力に提供している間に、前記プラズマチャンバに関連する第一のパラメータを決定するように、また、
前記ＲＦ信号が前記ＲＦ入力に提供され続ける間、前記決定された第一のパラメータに基づいて前記直列可変静電容量を変化させるように構成され、前記直列可変静電容量の前記変化が、前記ＲＦ源に反映されるＲＦ電力を減少させる、制御回路と、を含む、整合回路。
【請求項2】
前記ＲＦ入力と前記ＲＦ出力との間に直列に電気的に結合された阻止コンデンサをさらに備える、請求項１に記載の整合回路。
【請求項3】
前記阻止コンデンサまたは前記第一のインダクタのうちの少なくとも一つが、直列または並列に結合された複数のリアクタンス素子を備える、請求項２に記載の整合回路。
【請求項4】
前記第一のコンデンサの各々に対する前記対応するスイッチが、一つ以上のＰＩＮダイオードまたはＮＩＰダイオードを含む、請求項１～３のいずれかに記載の整合回路。
【請求項5】
コンデンサが、前記第一のインダクタと並列であり、ＬＣ回路を形成する、請求項１～４のいずれかに記載の整合回路。
【請求項6】
前記直列ＥＶＣとは異なる可変リアクタンス素子をさらに備える、請求項１～５のいずれかに記載の整合回路。
【請求項7】
前記可変リアクタンス素子が、コンデンサまたはインダクタである一つ以上のリアクタンス素子を備える、請求項６に記載の整合回路。
【請求項8】
前記可変リアクタンス素子が、共通接地と前記ＲＦ入力および前記ＲＦ出力のうちの一つとの間に電気的に結合される、請求項７に記載の整合回路。
【請求項9】
請求項８に記載の整合回路であって、前記可変リアクタンス素子が分路ＥＶＣであり、
前記分路ＥＶＣが、分路可変静電容量を有し、
前記分路ＥＶＣが、第二の固定コンデンサを備え、前記第二の固定コンデンサの各々が、前記固定コンデンサの入／切を切り替えて前記分路可変静電容量を変化させるための対応するスイッチを有し、
前記制御回路が、前記分路ＥＶＣに動作可能に結合されて、前記直列ＥＶＣの前記変化と共に前記分路可変静電容量を変化させ、前記直列可変静電容量および前記分路可変静電容量の前記変化が、前記ＲＦ源に反射された前記ＲＦ電力を減少させる、請求項８に記載の整合回路。
【請求項10】
前記ＲＦ入力と前記ＲＦ出力との間に直列に電気的に結合された直列インダクタをさらに備える、請求項１～９のいずれかに記載の整合回路。
【請求項11】
インピーダンスを整合する方法であって、前記方法が、ＲＦ源とプラズマチャンバとの間にインピーダンス整合回路を結合することであって、前記インピーダンス整合回路が、
ＲＦ源に動作可能に結合するように構成されたＲＦ入力であって、ＲＦ源がＲＦ信号を提供するＲＦ入力と、
プラズマチャンバに動作可能に結合するように構成されたＲＦ出力と、
前記ＲＦ入力と前記ＲＦ出力との間に直列に電気的に結合された直列電子可変コンデンサ（ＥＶＣ）であって、
前記直列ＥＶＣが直列可変静電容量を有し、
前記直列ＥＶＣが、第一の固定コンデンサを備え、前記第一の固定コンデンサの各々が、前記固定コンデンサの入／切を切り替えて前記直列可変静電容量を変化させるための対応するスイッチを有し、各スイッチが、一つ以上のダイオードを備える、直列ＥＶＣと、
前記共通接地に電気的に結合された第一の端子と、前記ＲＦ入力と前記ＲＦ出力との間に電気的に結合された第二の端子とを有する第一のインダクタと、を備える、結合することと、
ＲＦ源がＲＦ信号をＲＦ入力に提供している間、プラズマチャンバに関連する第一のパラメータを決定することと、
前記ＲＦ信号が前記ＲＦ入力に提供され続ける間、前記決定された第一のパラメータに基づいて前記直列可変静電容量を変化させることであって、前記直列可変静電容量の前記変化が、前記ＲＦ源に反映されるＲＦ電力を減少させる、変化させることと、を含む、方法。
【請求項12】
前記整合回路が、前記ＲＦ入力と前記ＲＦ出力との間に直列に電気的に結合された阻止コンデンサをさらに備える、請求項１１に記載の方法。
【請求項13】
前記阻止コンデンサまたは前記第一のインダクタのうちの少なくとも一つが、直列または並列に結合された複数のリアクタンス素子を備える、請求項１２に記載の方法。
【請求項14】
前記第一のコンデンサの各々に対する前記対応するスイッチが、一つ以上のＰＩＮダイオードまたはＮＩＰダイオードを含む、請求項１１～１３のいずれかに記載の方法。
【請求項15】
コンデンサが、前記第一のインダクタと並列であり、ＬＣ回路を形成する、請求項１１～１４のいずれかに記載の方法。
【請求項16】
前記整合回路が、前記直列ＥＶＣとは異なる可変リアクタンス素子をさらに備える、請求項１１～１５のいずれかに記載の方法。
【請求項17】
前記可変リアクタンス素子が、コンデンサまたはインダクタである一つ以上のリアクタンス素子を備える、請求項１６に記載の方法。
【請求項18】
前記可変リアクタンス素子が、共通接地と前記ＲＦ入力および前記ＲＦ出力のうちの一つとの間に電気的に結合される、請求項１７に記載の方法。
【請求項19】
請求項１８に記載の方法であって、前記可変リアクタンス素子が分路ＥＶＣであり、
前記分路ＥＶＣが、分路可変静電容量を有し、
前記分路ＥＶＣが、第二の固定コンデンサを備え、前記第二の固定コンデンサの各々が、前記固定コンデンサの入／切を切り替えて前記分路可変静電容量を変化させるための対応するスイッチを有し、
前記制御回路が、前記分路ＥＶＣに動作可能に結合されて、前記直列ＥＶＣの前記変化と共に前記分路可変静電容量を変化させ、前記直列可変静電容量および前記分路可変静電容量の前記変化が、前記ＲＦ源に反射された前記ＲＦ電力を減少させる、請求項１８に記載の方法。
【請求項20】
前記整合回路が、前記ＲＦ入力と前記ＲＦ出力との間に直列に電気的に結合された直列インダクタをさらに備える、請求項１１～１９のいずれかに記載の方法。
【請求項21】
半導体を製造する方法であって、基材上に材料層を堆積させるか、または前記基材から材料層をエッチングするように構成される、前記基材をプラズマチャンバ内に配置することと、
ＲＦ源からのＲＦ電力をプラズマチャンバの中へと結合して、堆積またはエッチングを実施することで、プラズマチャンバ内でプラズマを通電することと、
プラズマを通電する間、ＲＦ源とプラズマチャンバとの間のインピーダンス整合回路を結合することであって、インピーダンス整合回路が、
ＲＦ源に動作可能に結合するように構成されたＲＦ入力であって、ＲＦ源がＲＦ信号を提供するＲＦ入力と、
プラズマチャンバに動作可能に結合するように構成されたＲＦ出力と、
前記ＲＦ入力と前記ＲＦ出力との間に直列に電気的に結合された直列電子可変コンデンサ（ＥＶＣ）であって、
前記直列ＥＶＣが直列可変静電容量を有し、
前記直列ＥＶＣが、第一の固定コンデンサを備え、前記第一の固定コンデンサの各々が、前記固定コンデンサの入／切を切り替えて前記直列可変静電容量を変化させるための対応するスイッチを有し、各スイッチが、一つ以上のダイオードを備える、直列ＥＶＣと、
前記共通接地に電気的に結合された第一の端子と、前記ＲＦ入力と前記ＲＦ出力との間に電気的に結合された第二の端子とを有する第一のインダクタと、を備える、結合することと、
ＲＦ源がＲＦ信号をＲＦ入力に提供している間、プラズマチャンバに関連する第一のパラメータを決定することと、
前記ＲＦ信号が前記ＲＦ入力に提供され続ける間、前記決定された第一のパラメータに基づいて前記直列可変静電容量を変化させることであって、前記直列可変静電容量の前記変化が、前記ＲＦ源に反映されるＲＦ電力を減少させる、変化させることと、を含む、方法。
【請求項22】
半導体処理ツールであって、基材上に材料を堆積させるか、または前記基材から材料をエッチングするように構成される、プラズマチャンバと、
プラズマチャンバに動作可能に結合されたインピーダンス整合回路であって、前記整合回路が、
ＲＦ信号を提供するＲＦ源に動作可能に結合するように構成されたＲＦ入力と、
プラズマチャンバに動作可能に結合するように構成されたＲＦ出力と、
前記ＲＦ入力と前記ＲＦ出力との間に直列に電気的に結合された直列電子可変コンデンサ（ＥＶＣ）であって、
前記直列ＥＶＣが直列可変静電容量を有し、
前記直列ＥＶＣが、第一の固定コンデンサを備え、前記第一の固定コンデンサの各々が、前記固定コンデンサの入／切を切り替えて前記直列可変静電容量を変化させるための対応するスイッチを有し、各スイッチが、一つ以上のダイオードを備える、直列ＥＶＣと、
前記共通接地に電気的に結合された第一の端子と、前記ＲＦ入力と前記ＲＦ出力との間に電気的に結合された第二の端子とを有する第一のインダクタと、
前記直列ＥＶＣに動作可能に結合された制御回路であって、前記制御回路が、
前記ＲＦ源が前記ＲＦ信号を前記ＲＦ入力に提供している間に、前記プラズマチャンバに関連する第一のパラメータを決定するように、また、
前記ＲＦ信号が前記ＲＦ入力に提供され続ける間、前記決定された第一のパラメータに基づいて前記直列可変静電容量を変化させるように構成され、前記直列可変静電容量の前記変化が、前記ＲＦ源に反映されるＲＦ電力を減少させる、制御回路と、を含む、半導体処理ツール。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、２０２１年４月５日に出願された米国仮出願第６３／１７０，７６８号に基づく優先権の利益を主張するものであり、その全内容は参照により本明細書に組み込まれる。
本出願は、２０２１年４月５日に出願された米国仮出願第６３／１７０，７６８号に基づく優先権の利益を主張するものであり、その全内容は参照により本明細書に組み込まれる。
【背景技術】
【0002】
マイクロプロセッサ、メモリチップ、および別の集積回路などの半導体デバイスの製造において、半導体デバイス製造プロセスは、製造の異なる段階でプラズマ処理を使用する。プラズマ処理は、ＲＦ（無線周波数）エネルギーをガス混合物に導入することによって、エネルギーをガス分子に付与することによってガス混合物を通電することを伴う。このガス混合物は典型的に、プラズマチャンバとも呼ばれる真空チャンバ内に含まれ、ＲＦエネルギーは、電極または他の手段を通してチャンバ内に導入される。典型的なプラズマプロセスでは、高周波電源は、所望のＲＦ周波数およびＲＦ電力で電力を生成し、この電力は、ＲＦケーブルおよびネットワークを通してプラズマチャンバに伝送される。
【0003】
高周波電源からプラズマチャンバへの電力の効率的な伝達を提供するために、ＲＦ整合ネットワークが、高周波電源とプラズマチャンバとの間に位置付けられる。ＲＦ整合ネットワークの目的は、プラズマインピーダンスを高周波電源に適した値に変換することである。多くの場合、特に半導体製造プロセスでは、ＲＦ電力は５０オームの同軸ケーブルを通して伝送され、高周波電源のシステムインピーダンス（出力インピーダンス）も５０オームである。一方で、ＲＦ電力によって駆動されるプラズマのインピーダンスは、プラズマ化学およびプラズマチャンバ内部の他の条件に基づいて変化する。このインピーダンスは、最大送電のために、非反応性５０オーム（すなわち、５０＋ｊ０）に変換されなければならない。ＲＦ整合ネットワークは、高周波電源に対してプラズマインピーダンスを５０オームに連続的に変換するというこのタスクを実施する。ほとんどの場合、この変換は、ＲＦ整合ネットワークの入力側のインピーダンスが５０＋ｊ０オーム、すなわち純粋に抵抗性の５０オームとなるように行われる。
【0004】
ＲＦ整合ネットワークは、可変コンデンサおよびコンデンサを制御するためのマイクロプロセッサベースの制御回路を備えてもよい。可変コンデンサの値およびサイズは、プラズマチャンバの電力操作能力、動作周波数、およびインピーダンス範囲によって影響を受ける。ＲＦ整合ネットワークで使用される主要な可変コンデンサは、真空可変コンデンサ（ＶＶＣ）である。ＶＶＣは、静電容量を変化するために互いに対して移動する二つの同心金属リングからなる電気機械装置である。インピーダンスの変化が非常に速い複雑な半導体プロセスでは、迅速かつ頻繁な動きがＶＶＣにストレスを与え、その故障につながる。ＶＶＣベースのＲＦ整合ネットワークは、半導体製造プロセスにおける最後の電気機械構成要素のうちの一つである。
【0005】
しかしながら、半導体デバイスのサイズが縮小し、より複雑になるにつれて、特徴の幾何学形状は非常に小さくなる。結果として、これらの特徴を製造する処理時間も非常に小さくなり、典型的には５～６秒の範囲である。現在のＲＦ整合ネットワークは、プロセスを調整するのに１～２秒かかり、これは、プロセス時間のかなりの部分にとって、不安定なプロセスパラメータが生まれることになる。電子可変コンデンサ（ＥＶＣ）技術（例えば、参照によりその全体が本明細書に組み込まれる、米国特許第７，２５１，１２１号を参照）は、この半導体処理の調整時間を１～２秒から５００マイクロ秒未満に短縮することを可能にする。ＥＶＣベースの整合ネットワークは、ソリッドステート整合ネットワークの一種である。調整時間が短縮されると、利用可能な安定した処理時間が大幅に増加し、それによって収率および性能が改善される。
【0006】
ＥＶＣ技術は公知であるが、業界で認められているＶＶＣの代替品としては未だに開発されていない。しかしながら、ＥＶＣは純粋に電子デバイスであるため、ＥＶＣは、ＲＦ整合ネットワーク内のＶＶＣを一対一で置換するものではない。したがって、ＥＶＣをＲＦ整合ネットワークの一部として使用することをより完全に利用するために、さらなる進歩が必要である。
【発明の概要】
【課題を解決するための手段】
【0007】
本開示は、無線周波数（ＲＦ）インピーダンス整合回路を対象としてもよく、整合回路は、ＲＦ信号を提供するＲＦ源に動作可能に結合するように構成されたＲＦ入力と、プラズマチャンバに動作可能に結合するように構成されたＲＦ出力と、ＲＦ入力とＲＦ出力との間に直列に電気的に結合された直列電子可変コンデンサ（ＥＶＣ）であって、直列ＥＶＣが直列可変静電容量を有し、直列ＥＶＣが、第一の固定コンデンサを備え、第一の固定コンデンサの各々が、固定コンデンサの入／切を切り替えて直列可変静電容量を変化させるための対応するスイッチを有し、各スイッチが、一つ以上のダイオードを備える、直列ＥＶＣと、共通接地に電気的に結合された第一の端子と、ＲＦ入力とＲＦ出力との間に電気的に結合された第二の端子とを有する第一のインダクタと、直列ＥＶＣに動作可能に結合された制御回路であって、制御回路が、ＲＦ源がＲＦ信号をＲＦ入力に提供している間に、プラズマチャンバに関連する第一のパラメータを決定するように、また、ＲＦ信号がＲＦ入力に提供され続ける間、決定された第一のパラメータに基づいて直列可変静電容量を変化させるように構成され、直列可変静電容量の変化が、ＲＦ源に反映されるＲＦ電力を減少させる、制御回路と、を含む。
【0008】
別の態様では、インピーダンスを整合する方法は、ＲＦ源とプラズマチャンバとの間にインピーダンス整合回路を結合することであって、インピーダンス整合回路は、ＲＦ源に動作可能に結合するように構成されたＲＦ入力であって、ＲＦ源がＲＦ信号を提供するＲＦ入力と、プラズマチャンバに動作可能に結合するように構成されたＲＦ出力と、ＲＦ入力とＲＦ出力との間に直列に電気的に結合された直列電子可変コンデンサ（ＥＶＣ）であって、直列ＥＶＣが直列可変静電容量を有し、直列ＥＶＣが、第一の固定コンデンサを備え、第一の固定コンデンサの各々が、固定コンデンサの入／切を切り替えて直列可変静電容量を変化させるための対応するスイッチを有し、各スイッチが、一つ以上のダイオードを備える、直列ＥＶＣと、共通接地に電気的に結合された第一の端子と、ＲＦ入力とＲＦ出力との間に電気的に結合された第二の端子とを有する第一のインダクタと、を備える、結合することと、ＲＦ源がＲＦ信号をＲＦ入力に提供している間、プラズマチャンバに関連する第一のパラメータを決定することと、ＲＦ信号がＲＦ入力に提供され続ける間、決定された第一のパラメータに基づいて直列可変静電容量を変化させることであって、直列可変静電容量の変化が、ＲＦ源に反映されるＲＦ電力を減少させる、変化させることと、を含む。
【0009】
別の態様では、半導体を製造する方法は、基材上に材料層を堆積させるか、または基材から材料層をエッチングするように構成された基材をプラズマチャンバ内に配置することと、ＲＦ源からのＲＦ電力をプラズマチャンバの中へと結合して、堆積またはエッチングを実施することで、プラズマチャンバ内でプラズマを通電することと、プラズマを通電する間、ＲＦ源とプラズマチャンバとの間のインピーダンス整合回路を結合することであって、インピーダンス整合回路が、ＲＦ源に動作可能に結合するように構成されたＲＦ入力であって、ＲＦ源がＲＦ信号を提供する、ＲＦ入力と、プラズマチャンバに動作可能に結合するように構成されたＲＦ出力と、ＲＦ入力とＲＦ出力との間に直列に電気的に接続された直列電子可変コンデンサ（ＥＶＣ）とを含み、直列ＥＶＣが直列可変静電容量を有し、直列ＥＶＣが、第一の固定コンデンサを備え、第一の固定コンデンサの各々が、固定コンデンサの入／切を切り替えて直列可変静電容量を変化させるための対応するスイッチを有し、各スイッチが、一つ以上のダイオードを備える、直列ＥＶＣと、共通接地に電気的に結合された第一の端子と、ＲＦ入力とＲＦ出力との間に電気的に結合された第二の端子とを有する第一のインダクタと、を備える、結合することと、ＲＦ源がＲＦ信号をＲＦ入力に提供している間、プラズマチャンバに関連する第一のパラメータを決定することと、ＲＦ信号がＲＦ入力に提供され続ける間、決定された第一のパラメータに基づいて直列可変静電容量を変化させることであって、直列可変静電容量の変化が、ＲＦ源に反映されるＲＦ電力を減少させる、変化させることと、を含む。
【0010】
別の態様では、半導体処理ツールは、基材上に材料を堆積させるか、または基材から材料をエッチングするように構成されたプラズマチャンバと、プラズマチャンバに動作可能に結合されたインピーダンス整合回路であって、整合回路が、ＲＦ信号を提供するＲＦ源に動作可能に結合するように構成されたＲＦ入力と、プラズマチャンバに動作可能に結合するように構成されたＲＦ出力と、ＲＦ入力とＲＦ出力との間に直列に電気的に結合された直列電子可変コンデンサ（ＥＶＣ）であって、直列ＥＶＣが直列可変静電容量を有し、直列ＥＶＣが、第一の固定コンデンサを備え、第一の固定コンデンサの各々が、固定コンデンサの入／切を切り替えて直列可変静電容量を変化させるための対応するスイッチを有し、各スイッチが、一つ以上のダイオードを備える、直列ＥＶＣと、共通接地に電気的に結合された第一の端子と、ＲＦ入力とＲＦ出力との間に電気的に結合された第二の端子とを有する第一のインダクタと、直列ＥＶＣに動作可能に結合された制御回路であって、制御回路が、ＲＦ源がＲＦ信号をＲＦ入力に提供している間、プラズマチャンバに関連する第一のパラメータを決定し、ＲＦ信号がＲＦ入力に提供され続ける間、決定された第一のパラメータに基づいて直列可変静電容量を変化させるように構成され、直列可変静電容量の変化が、ＲＦ源に反映されるＲＦ電力を減少させる、制御回路と、を含む。
【0011】
本開示は、詳細な説明および添付図面からより完全に理解される。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
好ましい実施形態の以下の説明は、本質的に単に例示的なものであり、本発明を限定することを決して意図していない。例示的実施形態の説明は、添付図面に関連して読み取られることが意図されており、これは、書面による説明全体の一部とみなされる。本明細書に開示される例示的実施形態の説明では、方向または配向への任意の言及は、単に説明の便宜を意図するものであり、本発明の範囲を限定することを決して意図するものではない。本明細書の考察は、単独で、または他の特徴との組み合わせで存在し得る特徴のいくつかの可能なかつ非限定的な組み合わせを説明し、例示する。さらに、本明細書で使用される場合、「または」という用語は、そのオペランドのうちの一つ以上が真である場合に、真をもたらす論理演算子として解釈されるべきである。さらに、本明細書で使用される場合、「基づく」という語句は、「少なくとも部分的に基づく」という意味として解釈されるべきであり、したがって、「完全に基づく」という解釈に限定されない。
【0014】
本発明の特徴は、ソフトウェア、ハードウェア、ファームウェア、またはそれらの組み合わせで実装されてもよい。本明細書に記載のコンピュータプログラムは、任意の特定の実施形態に限定されず、オペレーティングシステム、アプリケーションプログラム、フォアグラウンドまたはバックグラウンドプロセス、ドライバ、またはそれらの任意の組み合わせで実装され得る。コンピュータプログラムは、単一のコンピュータもしくはサーバプロセッサ、または複数のコンピュータもしくはサーバプロセッサ上で実行されてもよい。
【0015】
本明細書に記載のプロセッサは、コンピュータプログラム命令（例えば、コード）を実行するように構成された任意の中央処理装置（ＣＰＵ）、マイクロプロセッサ、マイクロコントローラ、計算装置、またはプログラム可能な装置もしくは回路であってもよい。様々なプロセッサは、任意の適切なタイプ（例えば、デスクトップ、ラップトップ、ノートブック、タブレット、携帯電話など）のコンピュータおよび／またはサーバハードウェアで具現化されてもよく、また、バス、ソフトウェアおよび揮発性メモリおよび不揮発性メモリなどのデータストレージ、入力／出力装置、グラフィカルユーザーインターフェース（ＧＵＩ）、リムーバブルデータ記憶装置、およびＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、ＬＡＮを含む有線および／または無線通信インターフェース装置などを含むがこれに限定されない、機能データ処理装置を形成するために必要な全ての通常の補助的な構成要素を含んでもよい。
【0016】
本明細書に記載のコンピュータ実行可能な命令またはプログラム（例えば、ソフトウェアまたはコード）およびデータは、媒体にコード化された命令を実行することによって所望の機能およびプロセスを実行するようにプロセッサを構成および指示する、本明細書に記載のそれぞれのプロセッサにアクセス可能であり、かつそれによって取得可能な非一時的コンピュータ可読媒体にプログラムされ、かつ有形に具現化され得る。こうした非一時的コンピュータ実行可能な命令またはプログラムに構成されたプログラム可能プロセッサを具現化する装置は、「プログラム可能な装置」、または「装置」と称されてもよく、相互通信する複数のプログラム可能な装置は、「プログラム可能システム」と称されてもよい。本明細書に記載の非一時的「コンピュータ可読媒体」は、ランダムアクセスメモリ（ＲＡＭ）およびその様々なタイプを含む、任意の適切な揮発性または不揮発性メモリ、読み出し専用メモリ（ＲＯＭ）およびその様々なタイプ、ＵＳＢフラッシュメモリ、および媒体に動作可能に接続されたプロセッサに書き込まれ得る、および／またはプロセッサによって読み取られ得る、磁気または光学データ記憶装置（例えば、内部／外部ハードディスク、フロッピーディスク、磁気テープＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、光ディスク、ＺＩＰ（登録商標）ドライブ、Ｂｌｕ－ｒａｙディスク、およびその他）を含むが、それらに限定されない。
【0017】
特定の実施形態では、本発明は、プロセッサベースのデータ処理および通信システム、またはそれらのプロセスを実施するためのコンピュータシステムなどの、コンピュータ実装プロセスおよび装置の形態で具現化され得る。本発明はまた、非一時的コンピュータ可読記憶媒体で具現化されたソフトウェアまたはコンピュータプログラムコードの形態で具現化されてもよく、これは、データ処理および通信システムまたはコンピュータシステム内にロードされ、かつそれらによって実行される時、コンピュータプログラムコードセグメントは、プロセスを実施するように構成された特定の論理回路を作成するようにプロセッサを構成する。
【0018】
回路が示されかつ記述される以下の説明では、当業者であれば、明確にするために、全ての周辺回路または構成要素が図に示されているわけではない、または説明で記述されているわけではないことを認識するであろう。さらに、「結合」および「動作可能に結合」という用語は、回路の二つの構成要素の直接的または間接的な結合を指し得る。
【0019】
好ましい実施形態の以下の説明は、本質的に単に例示的なものであり、本発明を限定することを決して意図していない。例示的実施形態の説明は、添付図面に関連して読み取られることが意図されており、これは、書面による説明全体の一部とみなされる。本明細書に開示される例示的実施形態の説明では、方向または配向への任意の言及は、単に説明の便宜を意図するものであり、本発明の範囲を限定することを決して意図するものではない。「下側（ｌｏｗｅｒ）」、「上側（ｕｐｐｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「垂直（ｖｅｒｔｉｃａｌ）」、「上に（ａｂｏｖｅ）」、「下に（ｂｅｌｏｗ）」、「上（ｕｐ）」、「下（ｄｏｗｎ）」、「左（ｌｅｆｔ）」、「右（ｒｉｇｈｔ）」、「上部（ｔｏｐ）」、「底部（ｂｏｔｔｏｍ）」、「正面（ｆｒｏｎｔ）」および「後面（ｒｅａｒ）」といった相対語、ならびにそれらの派生語（例えば、水平に（ｈｏｒｉｚｏｎｔａｌｌｙ）」、「下方向に（ｄｏｗｎｗａｒｄｌｙ）」、「上方向に（ｕｐｗａｒｄｌｙ）」など）は、説明されている配向、または考察中の図面に示される配向を指すと解釈されるべきである。これらの相対語は、説明の便宜上のみであり、明示的に示されない限り、装置が特定の配向で構築または操作されることを必要とするものではない。「添付（ａｔｔａｃｈｅｄ）」、「ａｆｆｉｘｅｄ（添付）」、「接続（ｃｏｎｎｅｃｔｅｄ）」、「結合（ｃｏｕｐｌｅｄ）」、「相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ）」、「固定（ｓｅｃｕｒｅｄ）」および他の類似の用語などの用語は、別段の明示的な記載がない限り、構造が介在する構造を介して直接的または間接的のいずれかで互いに固定または取り付けられる関係、ならびに移動可能または剛直な両方の取付けまたは関係を指す。本明細書の考察は、単独で、または他の特徴との組み合わせで存在し得る特徴のいくつかの可能なかつ非限定的な組み合わせを説明し、例示する。さらに、本明細書で使用される場合、「または」という用語は、そのオペランドのうちの一つ以上が真である場合に、真をもたらす論理演算子として解釈されるべきである。さらに、本明細書で使用される場合、「基づく」という語句は、「少なくとも部分的に基づく」という意味として解釈されるべきであり、したがって、「完全に基づく」という解釈に限定されない。
【0020】
全体を通して使用される場合、範囲は、範囲内のすべての値を記述するための簡潔な表現として使用される。範囲内の任意の値を、範囲の終端として選択することができる。さらに、本明細書に引用されるすべての参考文献は、参照によりその全体が本明細書に組み込まれる。本開示における定義と引用される参照文献の定義との間に矛盾がある場合は、本開示が優先される。
【0021】
半導体処理システム
図１を参照すると、高周波電源１５を利用する半導体デバイス処理システム５が示されている。システム８５は、高周波電源１５および半導体処理ツール８６を含む。半導体処理ツール８６は、整合ネットワーク１１およびプラズマチャンバ１９を含む。他の実施形態では、発電機１５または他の電源は、半導体処理ツールの一部を形成することができる。
図１を参照すると、高周波電源１５を利用する半導体デバイス処理システム５が示されている。システム８５は、高周波電源１５および半導体処理ツール８６を含む。半導体処理ツール８６は、整合ネットワーク１１およびプラズマチャンバ１９を含む。他の実施形態では、発電機１５または他の電源は、半導体処理ツールの一部を形成することができる。
【0022】
半導体デバイスは、マイクロプロセッサ、メモリチップ、または他のタイプの集積回路または装置とすることができる。基材２７は、プラズマチャンバ１９内に配置することができ、プラズマチャンバ１９は、基材２７上に材料層を堆積させるか、または基材２７から材料層をエッチングするように構成される。プラズマ処理は、ＲＦエネルギーをガス混合物に導入することによって、エネルギーをガス分子に付与することによってガス混合物を通電することを伴う。このガス混合物は典型的に、真空チャンバ（プラズマチャンバ１９）内に含まれ、ＲＦエネルギーは典型的に、電極を通してプラズマチャンバ１９内に導入される。したがって、プラズマは、ＲＦ源１５からのＲＦ電力をプラズマチャンバ１９に結合して、堆積またはエッチングを実施することによって通電され得る。
【0023】
典型的なプラズマプロセスでは、高周波電源１５は、典型的には３ｋＨｚ～３００ＧＨｚの範囲内である無線周波数で電力を生成し、この電力は、ＲＦケーブルおよびネットワークを通してプラズマチャンバ１９に伝送される。高周波電源１５からプラズマチャンバ１９への電力の効率的な伝達を提供するために、中間回路を使用して、高周波電源１５の固定インピーダンスをプラズマチャンバ１９の可変インピーダンスと整合させる。こうした中間回路は、一般に、ＲＦインピーダンス整合ネットワーク、またはより単純にＲＦ整合ネットワークと呼ばれる。ＲＦ整合ネットワーク１１の目的は、可変プラズマインピーダンスを、高周波電源１５の固定インピーダンスにより厳密に一致する値に変換することである。共同所有され、その開示の全体が参照により本明細書に組み込まれる米国公開第
1697781340134_0
号および第
1697781340134_1
号は、こうした整合ネットワークの実施例を提供する。
1697781340134_0
号および第
1697781340134_1
号は、こうした整合ネットワークの実施例を提供する。
【0024】
整合ネットワーク
ＲＦ整合ネットワークは、「ｐｉ」、「Ｌ」、または「Ｔ」などの異なる形態を使用して構築され得る。一部の事例では、整合ネットワークは、これらの形態の組み合わせである。使用する形態は、多くの場合、プラズマプロセスのインピーダンスに依存する。これらの形態の中でも、微妙な違いがある。例えば、Ｌ型ＲＦ整合ネットワークは、整合ネットワークの入力からその出力へ進む中で、どのリアクタンス素子が最初に来るかによるが、「ＬＣ」または「ＣＬ」構成であってもよい。
ＲＦ整合ネットワークは、「ｐｉ」、「Ｌ」、または「Ｔ」などの異なる形態を使用して構築され得る。一部の事例では、整合ネットワークは、これらの形態の組み合わせである。使用する形態は、多くの場合、プラズマプロセスのインピーダンスに依存する。これらの形態の中でも、微妙な違いがある。例えば、Ｌ型ＲＦ整合ネットワークは、整合ネットワークの入力からその出力へ進む中で、どのリアクタンス素子が最初に来るかによるが、「ＬＣ」または「ＣＬ」構成であってもよい。
【0025】
図２Ａは、Ｌ整合ネットワーク１１ＡのＬＣ型の実施形態の概略図である。ＲＦ入力１３からＲＦ出力１７に進むと、分路可変コンデンサ３３が最初に来るため、ＲＦ入力に最も近い。分路可変コンデンサ３３の第一の端子は、ＲＦ入力１３とＲＦ出力１７との間に電気的に結合される。分路可変コンデンサ３３の第二の端子は、共通接地４０に電気的に結合される。直列可変コンデンサ３１は、ＲＦ入力１３からＲＦ出力１７に進む中で二番目に来る。直列可変コンデンサ３１は、直列インダクタ３５と同様に、ＲＦ入力１３とＲＦ出力１７との間に直列に結合される。
【0026】
図２Ｂは、Ｌ整合ネットワーク１１ＢのＣＬ型の実施形態の概略図である。ＲＦ入力１３からＲＦ出力１７に進むと、直列可変コンデンサ３１Ｂが最初に来るため、ＲＦ入力に最も近い。図２Ａと同様に、直列可変コンデンサ３１Ｂは、直列インダクタ３５と同様に、ＲＦ入力１３とＲＦ出力１７との間に直列に結合される。分路可変コンデンサ３３Ｂは、ＲＦ入力１３からＲＦ出力１７に進む中で二番目に来る。図２Ａと同様に、分路可変コンデンサ３３Ｂの第一の端子は、ＲＦ入力１３とＲＦ出力１７との間に電気的に結合され、分路可変コンデンサ３３Ｂの第二の端子は、共通接地４０に電気的に結合される。
【0027】
図３は、ＬＣ型のＬ構成ＲＦインピーダンス整合ネットワーク１１を含む処理ツール８６を有する半導体処理システム８５の一実施形態のブロック図である。以下でさらに詳細に論じるように、例示的な整合ネットワーク１１は、分路可変コンデンサ３３および直列可変コンデンサ３１の両方に対して電子可変コンデンサ（ＥＶＣ）を利用する。本発明はそのように限定されないことに留意されたい。例えば、ＥＶＣのうちの一つ（例えば、分路ＥＶＣ ３３）は、機械的可変ＶＶＣであってもよく、または可変インダクタと置き換えられてもよい。
【0028】
例示的な整合ネットワーク１１は、ＲＦ源１５に接続されたＲＦ入力１３と、プラズマチャンバ１９に接続されたＲＦ出力１７とを有する。ＲＦ入力センサ２１は、ＲＦインピーダンス整合ネットワーク１１とＲＦ源１５との間に接続され得る。ＲＦ出力センサ４９は、インピーダンス整合ネットワークからのＲＦ出力とプラズマチャンバ１９によって提示されるプラズマインピーダンスが監視され得るように、ＲＦインピーダンス整合ネットワーク１１とプラズマチャンバ１９との間に接続され得る。特定の実施形態は、入力センサ２１および出力センサ４９のうちの一つのみを含み得る。これらのセンサ２１、４９の機能は、以下でより詳細に説明される。
【0029】
上述のように、ＲＦインピーダンス整合ネットワーク１１は、ＲＦ入力１３でのインピーダンスをＲＦ源１５の固定インピーダンスに整合させることによって、ＲＦ源１５からプラズマチャンバ１９に伝達されるＲＦ電力の量を最大化するのに役立つ。整合ネットワーク１１は、ＲＦ源１５およびプラズマチャンバ１９への電気的接続のために設計された単一のハウジング内の単一のモジュールから構成され得る。他の実施形態では、整合ネットワーク１１の構成要素は、異なるハウジング内に位置することができ、一部の構成要素は、ハウジングの外側にあることができ、および／または一部の構成要素は、整合ネットワークの外側の構成要素とハウジングを共有することができる。
【0030】
当技術分野で公知のように、プラズマチャンバ１９内のプラズマは、典型的には、プラズマチャンバ１９によって提示されるインピーダンスが可変インピーダンスであるように、動作制御の外側で特定の変動を受ける。プラズマチャンバ１９の可変インピーダンスは完全には制御できないため、インピーダンス整合ネットワークを使用して、プラズマチャンバ１９とＲＦ源１５との間にインピーダンス整合を生成してもよい。さらに、ＲＦ源１５のインピーダンスは、特定のＲＦ源１５の設計によって設定値に固定されてもよい。ＲＦ源１５の固定インピーダンスは、例えば、温度または他の環境の変動に起因して、使用中にわずかな変動を受け得るが、変動が元々設定されたインピーダンス値から固定インピーダンスを著しく変化させないため、ＲＦ源１５のインピーダンスは、インピーダンス整合の目的上、なおも固定インピーダンスとみなされる。他のタイプのＲＦ源１５は、ＲＦ源１５のインピーダンスが、使用時点または使用中に設定され得るように設計され得る。こうしたタイプのＲＦ源１５のインピーダンスは、ユーザーによって制御されてもよく（または少なくともプログラム可能なコントローラによって制御され得る）、インピーダンスの設定値は、動作中の任意の時点で既知であってもよく、それ故に設定値は事実上固定インピーダンスになるため、なおも固定されたとみなされる。
【0031】
ＲＦ源１５は、当技術分野で周知のタイプである高周波電源であってもよく、プラズマチャンバ１９内で実施されるプロセスに対して適切な周波数および電力でＲＦ信号を生成する。ＲＦ源１５は、同軸ケーブルを使用してＲＦインピーダンス整合ネットワーク１１のＲＦ入力１３に電気的に接続されてもよく、これはインピーダンス整合の目的上、ＲＦ源１５と同じ固定インピーダンスを有することになる。
【0032】
プラズマチャンバ１９は、第一の電極２３および第二の電極２５を含み、当技術分野で周知のプロセスでは、第一および第二の電極２３、２５は、適切な制御システム（図示せず）およびプラズマチャンバ内のプラズマと併せて、基材２７上への材料の堆積および基材２７からの材料のエッチングのうちの一方または両方を可能にする。
【0033】
例示的実施形態では、ＲＦインピーダンス整合ネットワーク１１は、直列可変コンデンサ３１、分路可変コンデンサ３３、および直列インダクタ３５を含み、Ｌ型整合ネットワークを形成する。分路可変コンデンサ３３は、直列可変コンデンサ３１と直列インダクタ３５との間の基準電位、この場合は、共通接地４０に分路したものとして示され、当業者であれば、ＲＦインピーダンス整合ネットワーク１１が、ＲＦ入力１３またはＲＦ出力１７で基準電位に分路する分路可変コンデンサ３３を伴い構成され得ることを認識するであろう。
【0034】
上述のように、ＲＦインピーダンス整合ネットワークは、例えば、参照によりその全体が本明細書に組み込まれる米国特許公開第２０２１／０３２７６８４号の図３に示されるように、代替的に、Ｔ型構成またはｐｉ型構成などの他の構成で構成されてもよい。特定の実施形態では、以下に説明される可変コンデンサおよびスイッチング回路は、ＲＦインピーダンス整合ネットワークに適する任意の構成に含まれてもよい。
【0035】
例示的実施形態では、直列可変コンデンサ３１および分路可変コンデンサ３３の各々は、米国特許第７，２５１，１２１号（その全体が参照により組み込まれる）に記載されるように、電子可変コンデンサ（ＥＶＣ）であってもよく、ＥＶＣは、複数の個別の固定コンデンサによって形成されるコンデンサアレイとして事実上形成されてもよい。直列可変コンデンサ３１は、ＲＦ入力１３とＲＦ出力１７（ＲＦ源１５とプラズマチャンバ１９との間では並列でもある）との間に直列に結合される。分路可変コンデンサ３３は、ＲＦ入力１３と接地４０との間に並列に結合される。他の構成では、分路可変コンデンサ３３は、ＲＦ出力１９と接地４０との間に並列に結合されてもよい。他の構成はまた、ＲＦ整合ネットワークの機能性から逸脱することなく実装されてもよい。さらに他の構成では、分路可変コンデンサ３３は、基準電位とＲＦ入力１３およびＲＦ出力１９のうちの一つとの間に並列に結合され得る。
【0036】
直列可変コンデンサ３１は、直列ＲＦチョークおよびフィルタ回路３７および直列ドライバ回路３９に接続される。同様に、分路可変コンデンサ３３は、分路ＲＦチョークおよびフィルタ回路４１および分路ドライバ回路４３に接続される。直列ドライバ回路３９および分路ドライバ回路４３の各々は、制御回路４５に接続され、制御回路４５は、直列ドライバ回路３９および分路ドライバ回路４３を制御するための入力信号を提供するために、適切なプロセッサおよび／または信号生成回路で構成される。電源４７は、ＲＦ入力センサ２１、直列ドライバ回路３９、分路ドライバ回路４３、および制御回路４５のそれぞれに接続され、設計された電流および電圧で、これらの構成要素の各々に動作電力を提供する。電源４７によって提供される電圧レベル、したがって、それぞれの指定されたタスクを実施するために使用されるＲＦ入力センサ２１、直列ドライバ回路３９、分路ドライバ回路４３、および制御回路４５の各々の電圧レベルは、設計選択の問題である。他の実施形態では、様々な電子部品を使用して、制御回路４５が可変コンデンサに命令を送信できるようにすることができる。さらに、ドライバ回路ならびにＲＦチョークおよびフィルタは、制御回路４５とは別個に示されているが、これらの構成要素は、制御回路４５の一部を形成するものとみなすこともできる。
【0037】
例示的実施形態では、制御回路４５はプロセッサを含む。プロセッサは、コンピュータプログラム命令（例えば、コード）を実行するように構成された、コンピュータまたはマイクロプロセッサなどの任意のタイプの適切にプログラムされた処理装置（または一緒に機能する二つ以上の処理装置の集合）であってもよい。プロセッサは、任意の適切なタイプ（例えば、デスクトップ、ラップトップ、ノートブック、タブレット、携帯電話など）のコンピュータおよび／またはサーバハードウェアで具現化されてもよく、また、バス、ソフトウェアおよび揮発性メモリおよび不揮発性メモリなどのデータストレージ、入力／出力装置、グラフィカルユーザーインターフェース（ＧＵＩ）、リムーバブルデータ記憶装置、およびＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、ＬＡＮを含む有線および／または無線通信インターフェース装置などを含むがこれに限定されない、機能データ処理装置を形成するために必要な全ての通常の補助的な構成要素を含んでもよい。例示的実施形態のプロセッサは、整合ネットワークが本明細書に記載する機能を実行することを可能にする特定のアルゴリズムで構成される。
【0038】
直列可変コンデンサ３１と分路可変コンデンサ３３との組み合わせにより、ＲＦインピーダンス整合ネットワーク１１とプラズマチャンバ１９との組み合わせインピーダンスは、制御回路４５、直列ドライバ回路３９、分路ドライバ回路４３を使用して、ＲＦ源１５の固定インピーダンスに整合するか、または少なくとも実質的に整合するように制御され得る。
【0039】
制御回路４５は、ＲＦインピーダンス整合ネットワーク１１の脳的存在である。なぜなら、ＲＦ入力センサ２１ならびに直列可変コンデンサ３１および分路可変コンデンサ３３などのソースから複数の入力を受信し、直列可変コンデンサ３１および分路可変コンデンサ３３への変化を決定し、インピーダンス整合を生成するために直列可変コンデンサ３１および分路可変コンデンサ３３にコマンドを送達するために必要な計算を行うためである。制御回路４５は、半導体製造プロセスで一般的に使用される制御回路のタイプであり、したがって当業者には公知である。先行技術の制御回路と比較した場合の制御回路４５の違いは、ＲＦインピーダンス整合ネットワーク１１が可変コンデンサ３１、３３の切り替えおよびインピーダンス整合を実施することができる速度を説明するために、プログラミング上の違いにおいて生じる。
【0040】
直列ＲＦチョークおよびフィルタ回路３７および分路ＲＦチョークおよびフィルタ回路４１の各々は、ＤＣ信号が直列ドライバ回路３９および分路ドライバ回路４３とそれぞれの直列可変コンデンサ３１および分路可変コンデンサ３３との間を通過し得るように構成され、同時に、ＲＦ源１５からのＲＦ信号が遮断されて、ＲＦ信号が直列ドライバ回路３９および分路ドライバ回路４３の出力および制御回路４５の出力へと漏れるのを防止する。直列ＲＦチョークおよびフィルタ回路３７および分路ＲＦチョークおよびフィルタ回路４１は、当業者には公知のタイプである。
【0041】
ＥＶＣコンデンサアレイ
図４は、電子可変コンデンサ１５１を使用して可変静電容量を提供するための電子回路１５０の一実施形態のブロック図である。回路１５０は、二つのコンデンサアレイ１５１ａ、１５１ｂを含むＥＶＣ １５１を利用する。例示的な第一のコンデンサアレイ１５１ａは、それぞれが第一の静電容量値を有する、第一の複数の個別の固定コンデンサを有する。第二のコンデンサアレイ１５１ｂは、それぞれが第二の静電容量値を有する、第二の複数の個別の固定コンデンサを有する。第一の静電容量値は、ＥＶＣ １５１によって生成される静電容量の粗雑な制御と微細な制御をＥＶＣ １５１が提供できるように、第二の静電容量値とは異なる。第一のコンデンサアレイおよび第二のコンデンサアレイは、信号入力１１３と信号出力１３０との間に並列に結合される。
図４は、電子可変コンデンサ１５１を使用して可変静電容量を提供するための電子回路１５０の一実施形態のブロック図である。回路１５０は、二つのコンデンサアレイ１５１ａ、１５１ｂを含むＥＶＣ １５１を利用する。例示的な第一のコンデンサアレイ１５１ａは、それぞれが第一の静電容量値を有する、第一の複数の個別の固定コンデンサを有する。第二のコンデンサアレイ１５１ｂは、それぞれが第二の静電容量値を有する、第二の複数の個別の固定コンデンサを有する。第一の静電容量値は、ＥＶＣ １５１によって生成される静電容量の粗雑な制御と微細な制御をＥＶＣ １５１が提供できるように、第二の静電容量値とは異なる。第一のコンデンサアレイおよび第二のコンデンサアレイは、信号入力１１３と信号出力１３０との間に並列に結合される。
【0042】
第一および第二の静電容量値は、ＥＶＣ １５１に対して所望の全体的な静電容量値を提供するのに十分な任意の値であり得る。一実施形態では、第二の静電容量値は、第一の静電容量値の半分（１／２）以下である。別の実施形態では、第二の静電容量値は、第一の静電容量値の３分の１（１／３）以下である。さらに別の実施形態では、第二の静電容量値は、第一の静電容量値の４分の１（１／４）以下である。
【0043】
電子回路１５０はさらに制御回路１４５を含み、これは上述の制御回路４５と類似した特徴を有し得る。制御回路１４５は、コマンド入力１２９によって第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂに動作可能に結合され、コマンド入力１２９は、第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂに動作可能に結合される。例示的実施形態では、コマンド入力１２９は、コンデンサアレイ１５１ａ、１５１ｂへの直接的な電気的接続を有するが、他の実施形態では、この接続は間接的であり得る。制御回路１４５のコンデンサアレイ１５１ａ、１５１ｂへの結合について、以下でさらに詳細に説明する。
【0044】
制御回路１４５は、（ａ）第一の複数の個別の固定コンデンサの各個別の固定コンデンサ、および（ｂ）第二の複数の個別の固定コンデンサの各個別の固定コンデンサのオンおよびオフ状態を制御することによって、ＥＶＣ １５１の可変静電容量を変化させるように構成される。上述のように、制御回路１４５は、前述の図の制御回路４５に関して記載したものと同様の特徴を有し得る。例えば、制御回路１４５は、コンデンサアレイ１５１ａ、１５１ｂから入力を受信し、コンデンサアレイ１５１ａ、１５１ｂへの変化を決定するために計算を行い、ＥＶＣ １５１の静電容量を変化させるためにコンデンサアレイ１５１ａ、１５１ｂにコマンドを送達することができる。図４のＥＶＣ １５１は、複数の電子スイッチを含み得る。各電子スイッチは、一つ以上の個別のコンデンサをアクティブ化および非アクティブ化するように構成され得る。
【0045】
前述の図の制御回路４５と同様に、制御回路１４５はまた、ドライバ回路１３９ならびにＲＦチョークおよびフィルタ回路１３７に接続され得る。制御回路１４５、ドライバ回路１３９、ならびにＲＦチョークおよびフィルタ回路１３７は、前述の図に関して論じたものと類似した能力を有し得る。例示的実施形態では、ドライバ回路１３９は、制御回路１４５と第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂとの間に動作可能に結合される。ドライバ回路１３９は、制御回路１４５から受信した制御信号に基づいて可変静電容量を変化させるように構成される。ＲＦフィルタ１３７は、ドライバ回路１３９と第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂとの間に動作可能に結合される。制御ユニット１４５によって送信される制御信号に応答して、ドライバ回路１３９およびＲＦフィルタ１３７は、コマンド信号をコマンド入力１２９に送信するように構成される。コマンド信号は、（ａ）第一の複数の個別のコンデンサのうちの少なくとも一つの個別のコンデンサ、または（ｂ）第二の複数の個別のコンデンサのうちの個別のコンデンサの少なくとも一つの起動または停止を電子スイッチのうちの少なくとも一つに指示することによって、可変静電容量を変化するように構成される。
【0046】
例示的実施形態では、ドライバ回路１３９は、１５μ秒未満で高電圧源のオンまたはオフ状態を切り替えるように構成され、高電圧源は、可変静電容量を変化させる目的で、第一および第二のコンデンサアレイのそれぞれの電子スイッチを制御する。しかしながら、ＥＶＣ １５１は、本出願で考察される任意の手段または速度のいずれかによっても切り替えられ得る。
【0047】
制御回路１４５は、それぞれのコンデンサアレイ１５１ａ、１５１ｂによって提供される粗静電容量値および微静電容量値を計算するように構成され得る。例示的実施形態では、制御回路１４５は、第一のコンデンサアレイ１５１ａのオンおよびオフ状態を制御することによって提供される粗雑な静電容量値を計算するように構成される。さらに、制御回路は、第二のコンデンサアレイ１５１ｂのオンおよびオフ状態を制御することによって提供される微細な静電容量値を計算するように構成される。他の実施形態では、コンデンサアレイ１５１ａ、１５１ｂは、代替的なレベルの静電容量を提供することができる。他の実施形態では、ＥＶＣは、追加のコンデンサアレイを利用することができる。
【0048】
図４のＥＶＣ １５１は、変化する静電容量を必要とする様々なシステムで使用することができる。例えば、ＥＶＣ １５１は、Ｌ整合ネットワーク内の直列ＥＶＣおよび／もしくは分路ＥＶＣとして、またはｐｉ整合ネットワーク内の分路ＥＶＣの一方もしくは両方として使用することができる。静電容量値間の差については、回路の全体的静電容量の十分に微細な解像度と、ＲＦ整合ネットワークの入力においてより良好なインピーダンス整合を可能にする幅広い範囲の静電容量値の両方を可能にすることがしばしば望ましく、ＥＶＣ １５１はこれを可能にする。
【0049】
ＥＶＣ静電容量を変化させるための個別のコンデンサの入／切の切り替え
上述のように、ＥＶＣは、各々が開回路または短絡を生成するために使用される複数のスイッチを、可変コンデンサの静電容量を変化するための個々の直列コンデンサとともに使用することができる可変コンデンサのタイプである。スイッチは、機械的（リレーなど）またはソリッドステート（ＰＩＮダイオード、トランジスタ、または他のスイッチ装置など）とすることができる。以下は、ＥＶＣまたは他の可変コンデンサを設定して、変化する静電容量を提供するための方法の考察である。
上述のように、ＥＶＣは、各々が開回路または短絡を生成するために使用される複数のスイッチを、可変コンデンサの静電容量を変化するための個々の直列コンデンサとともに使用することができる可変コンデンサのタイプである。スイッチは、機械的（リレーなど）またはソリッドステート（ＰＩＮダイオード、トランジスタ、または他のスイッチ装置など）とすることができる。以下は、ＥＶＣまたは他の可変コンデンサを設定して、変化する静電容量を提供するための方法の考察である。
【0050】
ＥＶＣまたは他の可変コンデンサの「累積セットアップ」と呼ばれる内容では、コンデンサ値を最小開始点（すべてのスイッチが開いている）から線形に増加させるアプローチは、切り替えて回路に入れる微調整コンデンサの数を漸進的に増加させることである。最大数の微調整コンデンサが切り替わって回路に入ると、粗調整コンデンサは入に切り替わり、微調整コンデンサは切に切り替わる。プロセスは、すべての微調整コンデンサおよび粗調整コンデンサが入に切り替わるまで、切り替わって回路に入る微調整コンデンサの数を増加させて再開し、その時点で別の粗調整コンデンサが入に切り替わり、微調整コンデンサが切に切り替わる。このプロセスは、すべての粗調整コンデンサおよび微調整コンデンサが入に切り替わるまで継続することができる。
【0051】
この実施形態では、すべての微調整コンデンサは、同一または実質的に類似した値を有し、すべての粗調整コンデンサは、同一または実質的に類似した値を有する。さらに、一つの粗調整コンデンサの静電容量値は、回路内のすべての微調整コンデンサと追加的な微調整コンデンサの組み合わせられた静電容量値とほぼ等しく、それ故に静電容量の線形増加を可能にする。しかしながら、実施形態は、そのように限定されるものではない。微調整コンデンサ（および粗調整コンデンサ）は、同一または実質的に類似した値を有する必要はない。さらに、一つの粗調整コンデンサの静電容量値は、すべての微調整コンデンサと追加的な微調整コンデンサの組み合わせられた静電容量値と等しくなくてもよい。一実施形態では、粗雑な静電容量値および微細な静電容量値は、１０：１と実質的に類似した比を有する。別の実施形態では、第二の静電容量値は、第一の静電容量値の半分（１／２）以下である。別の実施形態では、第二の静電容量値は、第一の静電容量値の３分の１（１／３）以下である。さらに別の実施形態では、第二の静電容量値は、第一の静電容量値の４分の１（１／４）以下である。
【0052】
理想的な設定における前述の実施形態の一例は、微調整コンデンサが１ｐＦに等しく、粗調整コンデンサが１０ｐＦに等しい場合である。この理想的な設定では、すべてのスイッチが開いている場合、静電容量は０ｐＦに等しい。第一のスイッチが閉じている時、回路内には１ｐＦがある。第二のスイッチが閉じている時、回路内には２ｐＦがあり、９個の微調整スイッチが閉じられると９ｐＦが得られるまで、などである。次に、第一の１０ｐＦコンデンサが切り替わって回路に入り、９個の微調整スイッチを開き、全静電容量が１０ｐＦになる。次に、微調整コンデンサは、１１ｐＦ～１９ｐＦで切り替わって回路に入る。次に、別の粗調整コンデンサを切り替えて回路に入れることができ、すべての微調整コンデンサを切り替えて回路から外して、２０ｐＦが得られ得る。このプロセスは、所望の静電容量に達するまで繰り返され得る。
【0053】
これは、さらに一つのステップで実施されてもよい。９個の１ｐＦコンデンサおよび９個の１０ｐＦコンデンサを有する前の実施例を使用すると、可変コンデンサ回路は、回路の入／切を切り替えるために、さらに大きな値、１００ｐＦを有することができる。これにより、以前のコンデンサアレイは９９ｐＦまで上昇し、次に、１００ｐＦコンデンサを次の増分のために使用することができる。これは、より大きな増分を使用してさらに繰り返すことができ、また任意の計数システムと併用することができる。累積セットアップによると、可変コンデンサの全静電容量を増加させることは、既に入に切り替えられている粗調整コンデンサを切に切り替えることなく、既に入に切り替わっているよりも多くの微調整コンデンサまたは微調整コンデンサを入に切り替えることによって達成される。さらに、可変全静電容量が増大し、既に入に切り替わっているよりも多くの粗調整コンデンサを、制御回路が入に切り替えていない場合には、制御回路は、既に入に切り替わっている微調整コンデンサを切に切り替えることなく、既に入に切り替わっているよりも多くの微調整コンデンサを入に切り替える。累積セットアップに関する米国特許第１０，４３１，４２８号および第１１，１９５，６９８号は、その全体が参照により本明細書に組み込まれる。特許請求される発明は、累積セットアップの使用に限定されないことに留意されたい。例えば、その全体が参照により本明細書に組み込まれる米国特許第１０，６７９，８２４号および第１０，６９２，６９９号は、「部分バイナリ」などの代替的な設定について考察している。
【0054】
図５は、電子可変コンデンサの個別の固定コンデンサの入／切を切り替えるための可変静電容量システム１５５の概略図である。この図が図４の内容と類似した参照番号を使用する場合、関連する構成要素は、図４で考察した内容と類似する特徴を有し得ることが理解される。可変静電容量システム１５５は、変化する静電容量を提供するための可変コンデンサ１５１を備える。可変コンデンサ１５１は、入力１１３および出力１３０を有する。可変コンデンサ１５１は、並列に動作可能に結合された複数の個別の固定コンデンサ１５３を含む。複数のコンデンサ１５３は、第一の（微調整）コンデンサ１５１ａおよび第二の（粗調整）コンデンサ１５１Ｂを含む。さらに、可変コンデンサ１５１は、複数のスイッチ１６１を含む。スイッチ１６１のうち、一つのスイッチは、複数のコンデンサのそれぞれに直列に動作可能に結合されて、各コンデンサの入／切を切り替えて、それによって可変コンデンサ１５１が変化する全静電容量を提供することを可能にする。可変コンデンサ１５１は、個別のコンデンサ１５３が入に切り替わる時に増大し、個別のコンデンサ１５３が切に切り替わる時に減少するといった可変全静電容量を有する。
【0055】
スイッチ１６１は、スイッチをオンおよびオフに駆動するために、スイッチドライバ回路１３９に結合され得る。可変静電容量システム１５５は、可変コンデンサ１５１に動作可能に結合された制御ユニット１４５をさらに含み得る。具体的には、制御ユニット１４５は、ドライバ回路１３９に、スイッチ１６１のうちの一つ以上を切り替えるように命令し、それによって、コンデンサ１５３のうちの一つ以上をオンまたはオフにするように、ドライバ回路１３９に動作可能に結合され得る。一実施形態では、制御ユニット１４５は、インピーダンス整合を達成するために静電容量を変化するように整合ネットワークの可変コンデンサに命令する制御ユニットなどの可変コンデンサを制御する制御ユニットの一部を形成することができる。ドライバ回路１３９および制御ユニット１４５は、図４を参照して上述したものと類似した特徴を有することができ、したがって、上述で考察したようなＲＦチョークおよびフィルタも利用することができる。
【0056】
電子可変コンデンサのスイッチング回路
図６は、一実施形態による、整合ネットワークのＥＶＣ １５１のためのスイッチング回路１４０Ａの実施形態を示す。例示的実施形態では、ＥＶＣ １５１は、図５のＥＶＣ １５１であるが、本発明のＥＶＣは、異なる数の個別の固定コンデンサ１５３、および図５に関して論じた値とは異なる値の個別の固定コンデンサを含む、本明細書で論じる別の特徴のいずれかを有することができるため、そのように限定されない。さらに、ＥＶＣは、本明細書で論じる様々なタイプの整合ネットワークを含め、任意のタイプの整合ネットワークの一部を成すことができる。例示的な整合ネットワークは、例えば、先行の図に示されるように、ＲＦ源とプラズマチャンバとの間に結合される。
図６は、一実施形態による、整合ネットワークのＥＶＣ １５１のためのスイッチング回路１４０Ａの実施形態を示す。例示的実施形態では、ＥＶＣ １５１は、図５のＥＶＣ １５１であるが、本発明のＥＶＣは、異なる数の個別の固定コンデンサ１５３、および図５に関して論じた値とは異なる値の個別の固定コンデンサを含む、本明細書で論じる別の特徴のいずれかを有することができるため、そのように限定されない。さらに、ＥＶＣは、本明細書で論じる様々なタイプの整合ネットワークを含め、任意のタイプの整合ネットワークの一部を成すことができる。例示的な整合ネットワークは、例えば、先行の図に示されるように、ＲＦ源とプラズマチャンバとの間に結合される。
【0057】
例示的なＥＶＣは、第一の端子１１３に結合された、複数の個別の固定コンデンサ１５３Ａ、１５３Ｂを含む。各個別のコンデンサ１５３Ａ、１５３Ｂは、個別のコンデンサを入（または「オン」）に切り替え、個別のコンデンサを切（または「オフ」）に切り替えて、ＥＶＣ １５１の全静電容量を変化させるように構成された、対応するスイッチ１６１Ａ、１６１Ｂを有する。例示的実施形態では、スイッチ１６１Ａは、個別のコンデンサ１５３Ａと直列であるが、本発明はそのように限定されない。さらに、例示的実施形態では、スイッチ１６１ＡはＰＩＮダイオードであるが、本発明はそのように限定されず、ＮＩＰダイオードなどの別のタイプのスイッチであってもよい。さらに他の実施形態では、スイッチは、ＭＯＳＦＥＴ、ＪＦＥＴ、または別のタイプのスイッチであってもよい。さらに、例示的実施形態では、ＰＩＮダイオードは、各ＰＩＮダイオード１６１Ａ、１６１Ｂの陽極が、任意の共通ノードであり得る接地４０に結合されるように、共通の陽極構成を有する。しかしながら、本発明は、他の実施形態では、ＥＶＣは、各ＰＩＮダイオードの陰極が接地４０に結合される（およびそれに応じてドライバ回路の構成要素が変化される）ように、共通の陰極構成を使用し得るため、そのように限定されるものではない。さらに、二つ以上のスイッチを直列に使用して定格電圧を増加させてもよく、および／または二つ以上のスイッチを並列に使用してチャネルの定格電流を増加させてもよいことに留意されたい。
【0058】
各ＰＩＮダイオードスイッチ１６１Ａ、１６１Ｂは、それ自体のスイッチング回路１４０Ａ、１４０Ｂを有し、これらは制御回路１４５に接続されている。スイッチング回路１４０Ｂは、スイッチ１６１Ｂ、フィルタ１４１Ｂ（上で論じたフィルタ回路３７、４１と類似していてもよい）、およびドライバ回路１３９Ｂを含むものとして示されている。フィルタ１４１Ｂは、例えば、米国特許第１０，３４０，８７９号のフィルタ回路９に類似したＬＣ回路、または米国特許第９，８４４，１２７号の図６Ａの出力２０７以外のフィルタ回路であり得る。これらの特許の各々は、その全体が参照により本明細書に組み込まれる。
【0059】
例示的なスイッチング回路１４０Ａは、スイッチング回路１４０Ｂと同じ構成要素を有するが、ドライバ回路１３９Ａをより詳細に示す。ドライバ回路１３９Ａは、ＰＩＮダイオード１６１Ａ（または他のタイプのスイッチ）と統合されてもよく、または整合ネットワークのＥＶＣの個別の固定コンデンサと統合されてもよい。当業者であれば、ドライバ回路１３９Ａの特定の構成要素が、同じ本質的な機能を実施する他の構成要素と置き換えられ得る一方で、より大きい機能により他の回路パラメータ（例えば、電圧範囲、電流範囲など）の変動性を可能にすることを認識するであろう。
【0060】
例示的なドライバ回路１３９Ａは、 ＰＩＮダイオード１６１Ａに接続された共通出力１０７Ａ上への電圧を制御するために制御回路から制御信号を受信するための二つの入力１０５Ａ－１、１０５Ａ－２を有する。共通出力１０７Ａ上への電圧は、ＰＩＮダイオード１６１Ａをオン状態とオフ状態との間で切り替え、それゆえ、ＰＩＮダイオード１６１Ａが接続されている個別のコンデンサ１５３Ａを入／オンおよび切／オフに切り替える。この例示的実施形態では、個別のコンデンサの状態は、対応するＰＩＮダイオードの状態に従い、その結果、ＰＩＮダイオードがオンの時には個別のコンデンサも入／オンになり、同様に、ＰＩＮダイオード１６１Ａがオフの時には個別のコンデンサも切／オフになる。したがって、ＰＩＮダイオード１６１Ａの状態に関する本明細書の記述は、ＥＶＣ １５１の対応する個別のコンデンサ１５３Ａの同時の状態を本質的に記述する。
【0061】
好ましい実施形態では、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａの各々は、本体ダイオードを有するＭＯＳＦＥＴであるが、他の実施形態では、電源スイッチのいずれもが、任意の他のタイプの半導体スイッチを含む別のタイプのスイッチであってもよい。本発明は、様々なスイッチング回路構成を利用し得る。例えば、本発明は、米国特許出願第９，８４４，１２７号で開示された図３、６Ａ、６Ｂに示すスイッチング回路、および米国特許出願第１０，３４０，８７９号で開示された図１８に示すスイッチング回路のいずれかを使用してもよい。上述の通り、これらの特許の各々は、参照によりその全体が本明細書に組み込まれる。
【0062】
例示的実施形態では、高電圧電源１１５Ａは、第一の電源スイッチ１１１Ａに接続され、共通出力１０７Ａに切り替え可能に接続される高電圧入力を提供する。低電圧電源１１７Ａは、第二の電源スイッチ１１３Ａに接続され、同様に共通出力１０７Ａに切り替え可能に接続される低電圧入力を提供する。示されるドライバ回路１３９Ａの構成では、低電圧電源１１７Ａは、約－３．３Ｖの低電圧入力を供給し得る。負の極性を有するこうした低電圧は、ＰＩＮダイオード１６１Ａを切り替えるための順方向バイアスを提供するのに十分である。ドライバ回路１３９Ａの他の構成については、より高いまたはより低い電圧入力が使用されてもよく、また低電圧入力は、制御される電子スイッチの構成およびタイプに応じて、正の極性を有してもよい。
【0063】
例示的なスイッチング回路１４０Ａでは、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａは、ＰＩＮダイオード１６１Ａをオン状態とオフ状態との間で切り替え、それによって対応する個別の固定コンデンサ１５３Ａをインまたはアウトに切り替える目的で、高電圧電源１１５Ａおよび低電圧電源１１７Ａを共通出力１０７Ａに非同期的に接続するように構成される。高電圧電源１１５Ａは、ＰＩＮダイオードスイッチ１６１Ａの逆方向バイアスＤＣ電圧を提供する。これは、ＰＩＮダイオード１６１Ａを逆バイアスし、それゆえに電流が流れるのを防止し、それゆえ、その対応する個別のコンデンサ１５３Ａを切に切り替えるため、「阻止電圧」とも呼ばれ得る。本明細書で使用される場合、「阻止電圧」という用語は、スイッチがその対応する個別のコンデンサを切または入に切り替えるために使用される任意の電圧を指す。スイッチング回路は、図６に示すものに限定されないが、その全体が参照により本明細書に組み込まれる米国特許第９，８４４，１２７号に示すものを含め、個別のコンデンサを入および切に切り替えるための任意の回路であってもよいことに、さらに留意されたい。
【0064】
例示的実施形態では、制御回路は、ドライバ回路１３９Ａの別個の入力１０５Ａ－１、１０５Ａ－２に別個の制御信号を提供する。この実施形態では、別個の入力１０５Ａ－１、１０５Ａ－２は、それぞれ第一および第二の電源スイッチ１１１Ａ、１１３Ａに結合される。別個の入力に対する制御信号は、極性が反対であってもよい。好ましい実施形態では、第一の電源スイッチ１６１Ａおよび第二の電源スイッチ１１３ＡはＭＯＳＦＥＴであり、別個の制御信号はＭＯＳＦＥＴに給電するために別個のドライバに進む。代替的な実施形態では、制御回路１４５は、共通の入力信号を提供する。共通の入力信号は、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａのオンおよびオフ状態を非同期的に制御してもよく、その結果、第一の電源スイッチ１１１Ａがオン状態にある時、第二の電源スイッチ１１３Ａはオフ状態にあり、同様に、第一の電源スイッチがオフ状態にある時、第二の電源スイッチ１１３Ａはオン状態にある。このようにして、共通の入力信号は、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａを制御して、ＰＩＮダイオード１６１Ａをオン状態とオフ状態との間で切り替える目的で、高電圧入力および低電圧入力を共通出力に非同期的に接続する。しかしながら、本発明は、そのような非同期的な制御に限定されない。
【0065】
入力１０５Ａ－１、１０５Ａ－２は、例えば、＋１５Ｖ制御信号であり得る、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａについて選択されたスイッチのタイプに対する任意のタイプの適切な制御信号を受信するように構成されてもよい。好ましい実施形態では、ドライバ回路は、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１２Ａのそれぞれを駆動するための別個のドライバを有する。別の実施形態では、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａは、共通の入力信号を受信できるように選択される。
【0066】
例示的実施形態では、電源１１８は、低電圧電源１１７Ａの入力に結合される。好ましい実施形態では、電源１１８は２４ＶＤＣを提供する。しかしながら本発明は、他の電源が利用され得るため、そのように制限されない。
【0067】
例示的実施形態では、第二の電源スイッチ１１３Ａがオンの時、電流１６３ＡはＰＩＮダイオード１６１Ａと低電圧電源１１７Ａとの間を流れる。同時に、電流は、電源１１８から低電圧電源１１７Ａの入力、および接地４０に流れる。センサは、スイッチング回路１４０Ａのノードに位置付けられて、低電圧電源１１７ＡとＰＩＮダイオードスイッチ１６１Ａとの間に流れる電流１６３Ａに関連付けられたパラメータを測定し得る。例示的実施形態では、センサ１６４Ａは、低電圧電源１１７Ａの入力に位置付けられ、電源１１８からの入力へと流れる電流１６７Ａを測定するが、これは電流１６３Ａに関連する。他の実施形態では、センサは、ノード１６５Ａ（低電圧電源の出力）またはノード１６６Ａ（ＰＩＮダイオード１６１Ａの陽極）、またはドライバ回路とスイッチとの間のフィルタ１４１Ａの経路（例えば、ドライバ出力１０７Ａまたはフィルタ１４１Ａの出力）など、スイッチング回路１４０Ａの他の位置にあってもよい。例示的実施形態では、パラメータは、ノードを流れる電流の値であるが、他の実施形態では、測定されたパラメータは、スイッチ（複数可）を流れる電流に関連付けられた任意のパラメータ（電圧を含む）であってもよい。さらに他の実施形態では、パラメータは、ドライバ回路に関連付けられた任意のパラメータである。
【0068】
整合ネットワークのためのバイアス回路
図７は、ＰＩＮダイオードスイッチ１６１－１、１６１－２およびバイアス回路１２４を有し、ＥＶＣ １５１－１、１５１－２を利用するＬＣ型のＬ整合ネットワーク３０の実施形態の概略図である。ＥＶＣおよびそれらの構成要素は、図６に示されるＥＶＣ １５１と同等である。したがって、バイアス出力１０７－１、１０７－２は、ドライバ回路１３９Ａのバイアス出力１０７Ａと同等である。バイアス出力１０７－１、１０７－２の各々は、ＰＩＮダイオードが逆方向にバイアスされているか、または順方向にバイアスされているか、およびそれゆえ、ＰＩＮダイオードが入または切に切り替わっているかどうかを決定する。本発明は、他の方法が使用することができるため、図６に記載のダイオードの入／切を切り替える方法に限定されないことに留意されたい。
図７は、ＰＩＮダイオードスイッチ１６１－１、１６１－２およびバイアス回路１２４を有し、ＥＶＣ １５１－１、１５１－２を利用するＬＣ型のＬ整合ネットワーク３０の実施形態の概略図である。ＥＶＣおよびそれらの構成要素は、図６に示されるＥＶＣ １５１と同等である。したがって、バイアス出力１０７－１、１０７－２は、ドライバ回路１３９Ａのバイアス出力１０７Ａと同等である。バイアス出力１０７－１、１０７－２の各々は、ＰＩＮダイオードが逆方向にバイアスされているか、または順方向にバイアスされているか、およびそれゆえ、ＰＩＮダイオードが入または切に切り替わっているかどうかを決定する。本発明は、他の方法が使用することができるため、図６に記載のダイオードの入／切を切り替える方法に限定されないことに留意されたい。
【0069】
図３に示すものなどの整合ネットワークの特定の特徴（センサ、チョーク、フィルタ、ドライバ、制御回路、および電源）は、示される特徴が見やすいように省略されている。これらの特徴は、とりわけ、整合ネットワーク３０に含まれ得ることが理解される。例示的実施形態では、ダイオードはＰＩＮダイオードであるが、他の実施形態では、ダイオードはＮＩＰダイオードまたは別のタイプのダイオードであってもよい。
【0070】
この実施形態では、整合ネットワークは、分路可変コンデンサ１５１－１および直列可変コンデンサ１５１－２の両方に対してＥＶＣを使用する。これは必須ではない。例えば、分路可変コンデンサ１５１－１は、機械的に可変なＶＶＣであってもよく、または可変インダクタ（機械的または電子的に可変）であってもよい。さらに他の実施形態では、第二の可変コンデンサは省略されてもよい。こうした実例では、例えば、周波数調整（ＲＦ源からのＲＦ信号の周波数の調節）を、静電容量調整と共に使用して、インピーダンス整合を生じさせてもよい。
【0071】
ＰＩＮダイオードを使用して、直列ＥＶＣ １５１－２など、直列位置にＥＶＣの固定個別のコンデンサを切り替える時には、特定の課題が生じる。Ｌ整合ネットワーク３０内の分路可変コンデンサ１５１－１は接地されているが（共通接地４０によって接地されている図６のＰＩＮダイオード１５３Ａを参照）、これは直列ＥＶＣ １５１－２の場合には当てはまらない。この問題に対処するために、例示的な整合ネットワーク３０は、バイアス回路１２４の一部を形成するバイアスインダクタ１２６を利用する。バイアスインダクタ１２６は、ＰＩＮダイオード１６１－２を順方向バイアスおよび逆方向バイアスするためのＤＣバイアス経路を提供する。
【0072】
図６に関して上述したように、ＰＩＮダイオードは、バイアス電流をＰＩＮダイオードに流すことによってオンにすることができる、またはＰＩＮダイオードを逆バイアスして任意のＲＦ電圧がＰＩＮダイオードをオンにすることを阻止する、十分に高い阻止電圧を印加することによってオフにすることができる、二端子装置である。バイアスが適切に動作するためには、図６に示すように、分路接続されたＰＩＮダイオードに対して、ＰＩＮダイオードを通してバイアス回路にＤＣ経路が存在しなければならない。バイアス回路１２４は、直列接続されたＰＩＮダイオードは、分路接続されたＰＩＮダイオード１６１Ａにはある図６の接地４０への接続がないため、直列接続されたＰＩＮダイオード１６１－２がＤＣ源（例えば、図６の電源１１５Ａまたは１１７Ａ）を使用してバイアスされることを可能にする。
【0073】
例示的なバイアス回路１２４は、ＤＣバイアス電流がバイアスインダクタ１２６を通って流れ、バイアス回路経路を完了することを可能にする。さらに、阻止コンデンサ１２８は、ＤＣ阻止電圧が出力１７に現れるのを阻止する。
【0074】
各ＰＩＮダイオードスイッチ１６１－１、１６１－２へのバイアス信号は、バイアス出力１０７－１、１０７－２を通して適用される。図６に示すように、その接続点は、適切なＲＦ阻止フィルタ１４１Ａを通して、ＰＩＮダイオードドライバ１３９Ａに接続される。
【0075】
以下は、スイッチオンされている直列ＥＶＣ １５１－２のコンデンサＣ２１の例を説明する。この場合、図６で論じるように、負（順方向）バイアス（例えば、低電圧電源１１７Ａからの）が、バイアス出力Ｂ２１を通してＰＩＮダイオードＤ２１に適用される。負（順方向）バイアスは、バイアスインダクタ１２６からＰＩＮダイオードＤ２１を通ってバイアス接続Ｂ２１内へと流れるバイアス電流をもたらす。同様に、（逆方向バイアス）阻止電圧が印加されると（例えば、図６の高電圧電源１１５Ａから）、正の阻止電圧がＰＩＮダイオードＤ２１の陰極端に印加され、阻止電圧のＤＣ回路が再び、バイアスインダクタ１２６を通して完了する。阻止コンデンサ１２８は、ＤＣ阻止電圧が整合ネットワークの出力１７に現れるのを防止する。
【0076】
提示される「Ｌ」型整合ネットワークは一例であり、この形状および構成要素構成にはいくつかの修正があり得ることに留意されたい。例えば、陰極ではなく、ＰＩＮダイオード１６１－１、１６１－２の陽極を、個別の固定コンデンサ１５３－１、１５３－２に接続することができる。さらに、直列ＥＶＣ １５１－２および阻止コンデンサ１２８の相対位置は、阻止コンデンサ１２８がＲＦ入力１３側にあるように逆にされてもよい。さらに、Ｌ整合ネットワークの形状は、ＬＣ構成ではなく、直列脚がＲＦ入力１３にあり、分路脚がＲＦ出力１７にあるＣＬ構成（図２Ｂに示すものなど）であってもよい。この場合、バイアスコンダクタ１２６および阻止コンデンサ１２８の位置もそれに応じて変化する。
【0077】
図８～９は、さらなる修正を示す。図８は、代替的なバイアス回路１２４Ｂの概略図である。このバイアス回路１２４Ｂは、一つ以上のリアクタンス素子の直列または並列の組み合わせで、バイアスインダクタおよび／または阻止コンデンサを作製する方法の例を示す。例えば、バイアスインダクタは、直列（および／または並列）に電気的に結合された複数のインダクタ１２６Ａ～Ｃを備えてもよい。さらに、阻止コンデンサは、並列（および／または直列）に電気的に結合された複数のコンデンサ１２８Ａ～Ｃを備え得る。図９は、代替的なバイアス回路１２４Ｃの概略図であり、バイアスインダクタは、並列に結合されたインダクタ１２６－１およびコンデンサ１２６－２を備えるＬＣ共振回路と置き換えられる。最後に、連続したダイオード（二つの陽極または二つの陰極が一緒に接続される）の直列の組み合わせも、バイアスインダクタに対して並列であり得ることに留意されたい。
【0078】
整合を達成するための静電容量値の決定
図１０は、一実施形態による、インピーダンスを整合させるためのプロセス５００Ａを示すフローチャートである。整合ネットワークは、上で論じたものと類似した構成要素を含み得る。一実施形態では、図３の整合ネットワークが利用される。図１０の例示されたプロセス５００Ａの第一のステップでは、ＲＦ入力１３での入力インピーダンスが決定される（ステップ５０１Ａ）。入力インピーダンスは、ＲＦ入力１３でＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づく。ＲＦ入力センサ２１は、ＲＦ入力１３でＲＦ入力パラメータを検出するように構成された任意のセンサとすることができる。入力パラメータは、ＲＦ入力１３での電圧、電流、または位相を含む、ＲＦ入力１３で測定可能な任意のパラメータとすることができる。例示的実施形態では、ＲＦ入力センサ２１は、整合ネットワーク１１のＲＦ入力１３における電圧、電流、および位相を検出する。ＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づき、制御回路４５は入力インピーダンスを決定する。
図１０は、一実施形態による、インピーダンスを整合させるためのプロセス５００Ａを示すフローチャートである。整合ネットワークは、上で論じたものと類似した構成要素を含み得る。一実施形態では、図３の整合ネットワークが利用される。図１０の例示されたプロセス５００Ａの第一のステップでは、ＲＦ入力１３での入力インピーダンスが決定される（ステップ５０１Ａ）。入力インピーダンスは、ＲＦ入力１３でＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づく。ＲＦ入力センサ２１は、ＲＦ入力１３でＲＦ入力パラメータを検出するように構成された任意のセンサとすることができる。入力パラメータは、ＲＦ入力１３での電圧、電流、または位相を含む、ＲＦ入力１３で測定可能な任意のパラメータとすることができる。例示的実施形態では、ＲＦ入力センサ２１は、整合ネットワーク１１のＲＦ入力１３における電圧、電流、および位相を検出する。ＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づき、制御回路４５は入力インピーダンスを決定する。
【0079】
次に、制御回路４５は、プラズマチャンバ１９によって提示されるプラズマインピーダンスを判定する（ステップ５０２Ａ）。一実施形態では、プラズマインピーダンスの決定は、入力インピーダンス（ステップ５０１Ａで決定される）、直列ＥＶＣ ３１の静電容量、および分路ＥＶＣ ３３の静電容量に基づく。他の実施形態では、プラズマインピーダンスの決定は、ＲＦ出力に動作可能に結合された出力センサ４９を使用して行うことができ、ＲＦ出力センサ４９は、ＲＦ出力パラメータを検出するように構成される。ＲＦ出力パラメータは、ＲＦ出力１７での電圧、電流、または位相を含む、ＲＦ出力１７で測定可能な任意のパラメータとすることができる。ＲＦ出力センサ４９は、整合ネットワーク１１のＲＦ出力１７で出力パラメータを検出してもよい。ＲＦ出力センサ２１によって検出されたＲＦ出力パラメータに基づき、制御回路４５はプラズマインピーダンスを決定してもよい。さらに他の実施形態では、プラズマインピーダンスの決定は、ＲＦ出力パラメータおよびＲＦ入力パラメータの両方に基づいてもよい。
【0080】
プラズマチャンバ１９の可変インピーダンスが知られるようになると、制御回路４５は、インピーダンス整合を達成する目的で、直列ＥＶＣおよび分路ＥＶＣ ３１、３３の一方または両方の可変静電容量に加える変化を決定することができる。具体的には、制御回路４５は、直列可変静電容量についての第一の静電容量値および分路可変静電容量についての第二の静電容量値を決定する（ステップ５０３Ａ）。これらの値は、インピーダンス整合、または少なくとも実質的なインピーダンス整合を可能にするために、直列ＥＶＣ ３１および分路ＥＶＣ ３３に対する新しい静電容量値を表す。例示的実施形態では、第一および第二の静電容量値の決定は、可変プラズマインピーダンス（ステップ５０２Ａで決定される）および固定ＲＦ源インピーダンスに基づく。
【0081】
第一および第二の静電容量値が決定されると、制御回路４５は、直列可変静電容量および分路可変静電容量のうちの少なくとも一つを、それぞれ第一の静電容量値および第二の静電容量値に変化させるための制御信号を生成する（ステップ５０４Ａ）。これは、およそｔ＝－５μ秒で行われる。制御信号は、スイッチング回路に、直列ＥＶＣ ３１および分路ＥＶＣ ３３の一方または両方の可変静電容量を変化させるように命令する。
【0082】
例示的実施形態では、ＲＦ源がＲＦ信号を整合ネットワークへのＲＦ入力に提供し続ける間に、ＥＶＣが変化される。ＥＶＣを変化する前に、ＲＦ信号の提供を停止する必要はない。新しい静電容量値の決定およびＥＶＣの変化は、ＲＦ信号が整合ネットワークに提供され続ける間、連続的に（および繰り返し）行うことができる。
【0083】
ＥＶＣ ３１、３３の変化は、ＶＶＣを使用するＲＦ整合ネットワークでの約１～２秒の時間と比較して、合計で約９～１１μ秒かかる。異なる可変静電容量への切り替えが完了すると、ＥＶＣを構成する追加の個別のコンデンサが回路を結合して充電する中で、待ち時間がある。整合同調プロセスのこの部分は、約５５μ秒かかる。最後に、ＲＦ電力プロファイル４０３は、ｔ＝５６μ秒の直前に、約３８０ｍＶのピークピーク値から約１００ｍＶのピークピーク値への減少を示す。ＲＦ電力プロファイル４０３のこの減少は、反射電力４０７の減少を表し、約１０μ秒の期間にわたって発生し、この時点で、整合同調プロセスが完了したとみなされる。
【0084】
直列可変静電容量および分路可変静電容量の変化は、制御信号を直列ドライバ回路３９および分路ドライバ回路４３に送信して、直列可変静電容量および分路可変静電容量をそれぞれ制御することを含むことができ、直列ドライバ回路３９は直列ＥＶＣ ３１に動作可能に結合され、分路ドライバ回路４３は分路ＥＶＣ ４３に動作可能に結合される。ＥＶＣ ３１、３３が、その所望の静電容量値に切り替えられると、入力インピーダンスは、固定ＲＦ源インピーダンス（例えば、５０オーム）と整合してもよく、したがって、インピーダンス整合をもたらし得る。プラズマインピーダンスの変動に起因して、十分なインピーダンス整合が生じない場合、５００Ａのプロセスは、インピーダンス整合、または少なくとも実質的なインピーダンス整合を達成するために一回以上繰り返されてもよい。
【0085】
【0086】
式中、Ｚｉｎは入力インピーダンスであり、ＺＰはプラズマインピーダンスであり、ＺＬは直列インダクタインピーダンスであり、Ｚｓｅｒｉｅｓは直列ＥＶＣインピーダンスであり、Ｚｓｈｕｎｔは分路ＥＶＣインピーダンスである。例示的実施形態では、入力インピーダンス（Ｚｉｎ）は、ＲＦ入力センサ２１を使用して決定される。ＥＶＣインピーダンス（ＺｓｅｒｉｅｓおよびＺｓｈｕｎｔ）は、制御回路を使用して、直列および分路ＥＶＣの各々の様々な個別の固定コンデンサに命令して、オンまたはオフにするため、制御回路によって任意の所与の時間で既知である。さらに、直列インダクタインピーダンス（ＺＬ）は固定値である。したがって、システムは、これらの値を使用して、プラズマインピーダンス（ＺＰ）を解決することができる。
【0087】
この決定されたプラズマインピーダンス（ＺＰ）および既知の所望の入力インピーダンス（Z’in）（典型的には５０オーム）、および既知の直列インダクタインピーダンス（ＺＬ）に基づいて、システムは、新しい直列ＥＶＣインピーダンス（Z’series）および分路ＥＶＣインピーダンス（Z’shunt）を決定し得る。
【数2】
【0088】
新たに計算された直列ＥＶＣ可変インピーダンス（Z’series）および分路ＥＶＣ可変インピーダンス（Z’shunt）に基づいて、システムは、直列可変静電容量に対する新しい静電容量値（第一の静電容量値）および分路可変静電容量に対する新しい静電容量値（第二の静電容量値）を決定することができる。これらの新しい静電容量値がそれぞれ直列ＥＶＣ ３１および分路ＥＶＣ ３３で使用される場合、インピーダンス整合が達成され得る。
【0089】
所望の第一および第二の静電容量値を計算し、一つのステップでそれらの値に到達する例示的な方法は、２つのＥＶＣを段階的に移動させて、誤差信号をゼロにするか、または反射電力／反射係数を最小にするかのうちのいずれかを行うよりも著しく速い。より速い同調スキームが望ましい半導体プラズマ処理では、このアプローチは、整合ネットワークの同調速度の大幅な改善を提供する。本明細書で論じる新しいＥＶＣ静電容量値を決定するための方法は、例にすぎないことに留意されたい。他の実施形態では、他のパラメータおよび／または方法を使用して、新しいＥＶＣ静電容量値を決定してもよい。例えば、新しい静電容量値が基づくパラメータは、プラズマチャンバに関連する任意のパラメータであってもよい。
【0090】
パラメータ行列を使用した静電容量値の決定
図１１は、パラメータ行列を使用するインピーダンスを整合させるための代替的なプロセス５００を提供する。例示的プロセスでは、制御回路４５（整合ネットワーク構成要素については図３を参照）は、ステップの各々を実行するように構成および／またはプログラムされる。二つの初期ステップのうちの一つとして、ＲＦパラメータは、ＲＦ入力センサ２１によってＲＦ入力１３で測定され、ＲＦ入力１３での入力インピーダンスは、測定されたＲＦパラメータを使用して計算される（ステップ５０１）。この例示的なプロセス５００について、順方向電圧および順方向電流は、ＲＦ入力１３で測定される。特定の他の実施形態では、ＲＦパラメータは、ＲＦ出力センサ４９によってＲＦ出力１７で測定されてもよいが、こうした実施形態では、以下に記載されるものとは異なる計算が必要とされてもよい。さらに他の実施形態では、ＲＦパラメータは、ＲＦ入力１３およびＲＦ出力１７の両方で測定されてもよい。
図１１は、パラメータ行列を使用するインピーダンスを整合させるための代替的なプロセス５００を提供する。例示的プロセスでは、制御回路４５（整合ネットワーク構成要素については図３を参照）は、ステップの各々を実行するように構成および／またはプログラムされる。二つの初期ステップのうちの一つとして、ＲＦパラメータは、ＲＦ入力センサ２１によってＲＦ入力１３で測定され、ＲＦ入力１３での入力インピーダンスは、測定されたＲＦパラメータを使用して計算される（ステップ５０１）。この例示的なプロセス５００について、順方向電圧および順方向電流は、ＲＦ入力１３で測定される。特定の他の実施形態では、ＲＦパラメータは、ＲＦ出力センサ４９によってＲＦ出力１７で測定されてもよいが、こうした実施形態では、以下に記載されるものとは異なる計算が必要とされてもよい。さらに他の実施形態では、ＲＦパラメータは、ＲＦ入力１３およびＲＦ出力１７の両方で測定されてもよい。
【0091】
ＲＦ源１５とプラズマチャンバ１９との間に結合されたインピーダンス整合回路は、２ポートパラメータ行列を含む、当業者に既知のいくつかのタイプのパラメータ行列のうちの一つによって特徴付けられてもよい。Ｓパラメータ行列およびＺパラメータ行列は、こうしたパラメータ行列の二つの例である。他の例には、Ｙパラメータ行列、Ｇパラメータ行列、Ｈパラメータ行列、Ｔパラメータ行列、およびＡＢＣＤパラメータ行列が含まれるが、これらに限定されない。当業者であれば、これらの様々なパラメータ行列が、整合ネットワークなどの電気回路について、互いに数学的に変換され得ることも認識するであろう。例示的プロセス５００の第二の初期ステップは、パラメータルックアップテーブル内のインピーダンス整合回路の既存の構成について、パラメータ行列を検索する（ステップ５０２）ことである。インピーダンス整合回路の既存の構成は、インピーダンス整合回路の既存の動作パラメータ、特に、直列ＥＶＣ ３１および分路ＥＶＣ ３３の両方に対する既存のアレイ構成によって画定される。インピーダンス整合を達成するために、インピーダンス整合回路の既存の構成は、例示的プロセス５００の一部として、インピーダンス整合回路の新しい構成に変化される。
【0092】
パラメータルックアップテーブルは、複数のパラメータ行列を含み、各パラメータ行列は、直列ＥＶＣ ３１および分路ＥＶＣ ３３の特定の構成に関連付けられている。パラメータルックアップテーブルは、前述のタイプのパラメータ行列のうちの一つ以上を含み得る。例示的プロセス５００では、パラメータルックアップテーブルは、少なくとも複数のＳパラメータ行列を含む。特定の実施形態では、パラメータルックアップテーブルは、少なくとも複数のＺパラメータ行列を含んでもよい。パラメータルックアップテーブルが複数のタイプのパラメータ行列を含む実施形態では、異なるタイプのパラメータ行列は、異なるタイプのパラメータ行列間の数学的変換の必要性を排除するような方法で、パラメータルックアップテーブル内で関連付けられる。例えば、Ｔパラメータ行列は、パラメータルックアップテーブルの一部として含まれてもよく、各Ｔパラメータ行列は、二つの行列間の変換から生じることになる、関連するＳパラメータ行列に関連付けられる。
【0093】
入力インピーダンス計算（ステップ５０１）およびパラメータ行列ルックアップ（ステップ５０２）は、任意の順序で実施されてもよい。入力インピーダンスが計算され（ステップ５０１）、パラメータルックアップテーブル内でインピーダンス整合回路の既存の構成に対するパラメータ行列が識別された（ステップ５０２）後、プラズマまたは負荷インピーダンスは、計算された入力インピーダンスおよび既存の構成に対するパラメータ行列を使用して計算されてもよい（ステップ５０３）。次に、計算されたプラズマインピーダンスから、ＲＦ源１５とプラズマチャンバ１９との間のインピーダンス整合、または少なくとも実質的なインピーダンス整合を達成する、直列ＥＶＣ ３１および分路ＥＶＣ ３３の整合構成が、アレイ構成ルックアップテーブルで検索される（ステップ５０４）。アレイ構成ルックアップテーブルからのこれらの整合構成は、直列ＥＶＣ ３１および分路ＥＶＣ ３３に新しい静電容量値をもたらすアレイ構成であり、インピーダンス整合は、新しいアレイ構成および関連する新しい静電容量値で達成される。アレイ構成ルックアップテーブルは、直列ＥＶＣ ３１および分路ＥＶＣ ３３のアレイ構成の表であり、組み合わせで使用される場合、直列ＥＶＣ ３１および分路ＥＶＣ ３３の各可能なアレイ構成を含む。アレイ構成ルックアップテーブルを使用する代替として、ＥＶＣ ３１、３３の実際の静電容量値が、プロセス中に計算されてもよいが、静電容量値のこうしたリアルタイム計算は、アレイ構成ルックアップテーブル内で整合構成を検索するよりも本質的に時間がよりかかる。直列ＥＶＣ ３１および分路ＥＶＣ ３３の整合構成がアレイ構成ルックアップテーブルで識別された後、直列アレイ構成および分路アレイ構成の一方または両方は、直列ＥＶＣ ３１および分路ＥＶＣ ３３のそれぞれの識別された整合構成に変化される（ステップ５０５）。
【0094】
直列アレイ構成および分路アレイ構成の変化（ステップ５０５）は、制御回路４５が、制御信号を直列ドライバ回路３９および分路ドライバ回路４３に送信して、直列アレイ構成および分路アレイ構成をそれぞれ制御することを含んでもよく、直列ドライバ回路３９は、直列ＥＶＣ ３１に動作可能に結合され、分路ドライバ回路４３は、分路ＥＶＣ ４３に動作可能に結合される。ＥＶＣ ３１、３３が整合構成に切り替えられると、入力インピーダンスは、固定ＲＦ源インピーダンス（例えば、５０オーム）と整合してもよく、したがって、インピーダンス整合をもたらし得る。プラズマインピーダンスの変動に起因して、十分なインピーダンス整合が生じない場合、５００のプロセスは、インピーダンス整合、または少なくとも実質的なインピーダンス整合を達成するために一回以上繰り返されてもよい。
【0095】
上述のプロセスで使用されるルックアップテーブルは、プラズマチャンバ１９と併せて使用されるＲＦ整合ネットワークの前にコンパイルされる。ルックアップテーブルの作成において、ＲＦ整合ネットワーク１１は、プラズマチャンバで使用する前に、各タイプの少なくとも一つのパラメータ行列、ならびに直列ＥＶＣ ３１および分路ＥＶＣ ３３の各アレイ構成に関連付けられた負荷インピーダンスを決定するように試験される。試験から生じるパラメータ行列は、各タイプの少なくとも一つのパラメータ行列がＥＶＣ ３１、３３のそれぞれのアレイ構成と関連付けられるように、パラメータルックアップテーブルにコンパイルされる。同様に、負荷インピーダンスは、各パラメータ行列がＥＶＣ ３１、３３のそれぞれのアレイ構成と関連付けられるように、アレイ構成ルックアップテーブルにコンパイルされる。コンパイル済みのルックアップテーブルは、ＲＦ整合ネットワークの動作に関連する他の要因の中でも、固定ＲＦ源インピーダンス（例えば、５０オーム）、ＲＦ源の電力出力、およびＲＦ源の動作周波数を考慮に入れてもよい。したがって、各ルックアップテーブルは、ＥＶＣ ３１、３３の全ての可能な構成を考慮するために、数十万以上のエントリーを有してもよい。可能な構成の数は、主に、ＥＶＣ ３１、３３の各々を構成する個別の固定コンデンサの数によって決定される。ルックアップテーブルをコンパイルする際に、整合ネットワーク内の重要な位置における最大許容電圧および電流などの、可能な安全制限を考慮することができ、これは、ＥＶＣ ３１、３３の特定の構成に対するルックアップテーブルのうちの一つ以上のエントリーを除外するように機能してもよい。
【0096】
当技術分野で公知のように、Ｓパラメータ行列は、散乱パラメータ、略してＳパラメータと呼ばれる構成要素から構成される。インピーダンス整合回路のＳパラメータ行列は、４つのＳパラメータ、すなわち、Ｓ１１、Ｓ１２、Ｓ２１、およびＳ２２を有し、その各々は、ＲＦ入力１３およびＲＦ出力１７における電圧の比を表す。全Ｓパラメータ行列が既知となるように、インピーダンス整合回路のＳパラメータの四つすべてが、事前に決定および／または計算される。他のタイプのパラメータ行列のパラメータが、同様に事前に決定および／または計算され、パラメータ行列に組み込まれてもよい。例えば、インピーダンス整合回路のＺパラメータ行列は、四つのＺパラメータ、すなわち、Ｚ１１、Ｚ１２、Ｚ２１、およびＺ２２を有する。
【0097】
パラメータルックアップテーブルをこのようにコンパイルすることによって、特定の計算の全時間コストは、ＲＦ整合ネットワークの試験段階中に発生し、ＲＦ整合ネットワーク１１のプラズマチャンバ１９との実際の使用中には発生しない。さらに、ルックアップテーブルから値を検索することは、その同じ値をリアルタイムで計算するよりもかかる時間がより少ないため、ルックアップテーブルを使用することは、インピーダンス整合の達成に必要な全体的時間を低減するのに役立つ可能性がある。プロセス全体を通して潜在的に数百または数千のインピーダンス整合調節を含むプラズマ堆積またはエッチングプロセスでは、この時間の節約は、全体的な製造プロセスのコスト節約に直接役立つ可能性がある。
【0098】
制御回路がプラズマチャンバの可変インピーダンスを決定し、直列および分路の整合構成を決定することから始まる整合同調プロセスの開始から、ＲＦ源に向かって反射されたＲＦ電力が減少するまでの整合同調プロセスの終了まで、ＥＶＣを使用したＲＦインピーダンス整合ネットワークの整合同調プロセス全体は、約１１０μ秒、または約１５０μ秒以下の経過時間を有する。整合同調プロセスの単回反復のためのこの短い経過期間は、ＶＶＣ整合ネットワークよりも著しい増加を表す。さらに、整合同調プロセスの単回反復のためのこの短い経過期間を理由として、ＥＶＣを使用するＲＦインピーダンス整合ネットワークは、整合同調プロセスを反復的に実行し、二つの決定ステップおよび電子可変コンデンサの一方または両方のアレイ構成に対するさらなる変化のための別の制御信号を生成してもよい。整合同調プロセスを反復的に繰り返すことによって、整合同調プロセスの約２～４回の反復内に、より良好なインピーダンス整合が生成され得ることが予想される。さらに、整合同調プロセスの各繰り返しの所要時間に応じて、５００μ秒以下で３～４回の反復が実施され得ることが予想される。ＶＶＣを使用したＲＦインピーダンス整合ネットワークに対する整合同調プロセスの単回反復に対する１～２秒の整合時間を考慮すると、わずかな時間で複数回の反復を実施できるこの能力は、ＥＶＣを使用したＲＦインピーダンス整合ネットワークの著しい利点を表す。
【0099】
当業者であれば、いくつかの要因が、ＥＶＣを使用したＲＦインピーダンス整合ネットワークのインピーダンス整合プロセスのミリ秒未満の経過時間に寄与し得ることを認識するであろう。こうした要因は、ＲＦ信号の電力、ＥＶＣの構成および設計、使用されている整合ネットワークのタイプ、ならびに使用されているドライバ回路のタイプおよび構成を含んでもよい。列挙されていない他の要因はまた、インピーダンス整合プロセスの全体的な経過時間に寄与し得る。したがって、ＥＶＣを有するＲＦインピーダンス整合ネットワークに対する整合同調プロセス全体の所要時間は、プロセスの開始（すなわち、制御回路によって測定し、インピーダンス整合を生成するために必要な調整を計算する）からプロセスの終了（インピーダンス整合および反射電力の低減に起因してプラズマチャンバに結合されたＲＦ電力の効率が増加する時点）まで完了するのに約５００μ秒以下であることが予想される。５００μ秒程度の整合同調プロセスであっても、このプロセス時間は、ＶＶＣを使用したＲＦインピーダンス整合ネットワークよりも大幅な改善を依然として表す。
【0100】
表１は、ＥＶＣの一例の動作パラメータとＶＶＣの一例の動作パラメータとの比較を示すデータを示す。見て分かるように、ＥＶＣは、ＲＦインピーダンス整合ネットワークに対する高速切り替えを可能にすることに加えて、いくつかの利点を提示する。
【表1】
【0101】
見て分かるように、ＥＶＣによって可能にされた高速切替え能力に加えて、ＥＶＣはまた、信頼面での利点、電流操作面での利点、およびサイズ面での利点をもたらす。ＥＶＣおよび／またはＥＶＣのためにスイッチング回路自体を使用するＲＦインピーダンス整合ネットワークのさらなる利点としては、
・開示されたＲＦインピーダンス整合ネットワークは、いかなる可動部品も含まないため、機械的故障の可能性は、半導体製造プロセスの一部として使用され得る他の完全な電気回路の可能性へと低減される。例えば、典型的なＥＶＣは、銅メタライゼーションを施した高耐久性セラミック基材から形成されて、個別のコンデンサを形成してもよい。可動部品の除去はまた、使用中の熱変動による破壊に対する抵抗性を増加させる。
・ＥＶＣは、ＶＶＣと比較してサイズがコンパクトであり、その結果、重量および体積の低減は、製造施設内の貴重な空間を節約し得る。
・ＥＶＣの設計は、特定の用途の特定の設計ニーズに対してＲＦ整合ネットワークをカスタマイズできる能力の向上をもたらす。ＥＶＣは、カスタム静電容量範囲で構成されてもよく、その一例は、非線形静電容量範囲である。こうしたカスタム静電容量範囲は、より広範なプロセスに対して、より良好なインピーダンス整合を提供することができる。別の例として、カスタム静電容量範囲は、インピーダンス整合の特定の領域において、より解像度を提供し得る。カスタム静電容量範囲はまた、プラズマ衝突をより容易にするために、より高い点火電圧の発生を可能にし得る。
・短い整合同調プロセス（約５００μ秒以下）により、ＲＦインピーダンス整合ネットワークは、製造プロセス内でのプラズマ変化により良好に耐え、それによってプラズマ安定性を増加させ、製造プロセスに対してより制御された電力をもたらすことができる。
・ＲＦインピーダンス整合ネットワークにおいて、機械的装置ではなくデジタル制御されたＥＶＣを使用することは、プログラミングを通して制御アルゴリズムを微調整できるより大きな機会を提供する。
・ＥＶＣは、ＶＣＣと比較して優れた低周波（ｋＨｚ）性能を示す。
・開示されたＲＦインピーダンス整合ネットワークは、いかなる可動部品も含まないため、機械的故障の可能性は、半導体製造プロセスの一部として使用され得る他の完全な電気回路の可能性へと低減される。例えば、典型的なＥＶＣは、銅メタライゼーションを施した高耐久性セラミック基材から形成されて、個別のコンデンサを形成してもよい。可動部品の除去はまた、使用中の熱変動による破壊に対する抵抗性を増加させる。
・ＥＶＣは、ＶＶＣと比較してサイズがコンパクトであり、その結果、重量および体積の低減は、製造施設内の貴重な空間を節約し得る。
・ＥＶＣの設計は、特定の用途の特定の設計ニーズに対してＲＦ整合ネットワークをカスタマイズできる能力の向上をもたらす。ＥＶＣは、カスタム静電容量範囲で構成されてもよく、その一例は、非線形静電容量範囲である。こうしたカスタム静電容量範囲は、より広範なプロセスに対して、より良好なインピーダンス整合を提供することができる。別の例として、カスタム静電容量範囲は、インピーダンス整合の特定の領域において、より解像度を提供し得る。カスタム静電容量範囲はまた、プラズマ衝突をより容易にするために、より高い点火電圧の発生を可能にし得る。
・短い整合同調プロセス（約５００μ秒以下）により、ＲＦインピーダンス整合ネットワークは、製造プロセス内でのプラズマ変化により良好に耐え、それによってプラズマ安定性を増加させ、製造プロセスに対してより制御された電力をもたらすことができる。
・ＲＦインピーダンス整合ネットワークにおいて、機械的装置ではなくデジタル制御されたＥＶＣを使用することは、プログラミングを通して制御アルゴリズムを微調整できるより大きな機会を提供する。
・ＥＶＣは、ＶＣＣと比較して優れた低周波（ｋＨｚ）性能を示す。
【0102】
本明細書で論じる整合ネットワークの実施形態は、Ｌまたはｐｉ構成を使用していたが、特許請求の対象である整合ネットワークは、「Ｔ」型構成などの他の整合ネットワーク構成で構成され得ることに留意されたい。別段の記載がない限り、本明細書で論じる可変コンデンサ、スイッチング回路、および方法は、ＲＦインピーダンス整合ネットワークに適した任意の構成で使用され得る。
【0103】
本明細書で論じる実施形態は、インピーダンス整合を達成するために、整合ネットワーク内の一つ以上の可変コンデンサを使用するが、任意の可変リアクタンス素子を使用することができることに留意されたい。可変リアクタンス素子は、一つ以上の個別のリアクタンス素子を含むことができ、リアクタンス素子は、コンデンサまたはインダクタまたは類似の反応性装置である。
【0104】
本発明は、本発明の現在の好適な実施方法を含む特定の実施例に関して説明されてきたが、当業者であれば、上述のシステムおよび技術の多数の変形および変更があることを理解するであろう。当然のことながら、本発明の範囲から逸脱することなく、他の実施形態が利用されてもよく、構造的および機能的修正がなされてもよい。したがって、本発明の趣旨および範囲は、添付の特許請求の範囲に記載されるように広く解釈されるべきである。
【符号の説明】
【0105】
１１ 整合ネットワーク
１５ ＲＦ源
１９ プラズマチャンバ
２７ 基材
８５ システム
８６ 処理ツール
１５ ＲＦ源
１９ プラズマチャンバ
２７ 基材
８５ システム
８６ 処理ツール
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【国際調査報告】