特表 2024-514718 画素回路、バックライトモジュール及び表示パネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-04-03

(54)【発明の名称】画素回路、バックライトモジュール及び表示パネル

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20240327BHJP

   G09G 3/20 20060101ALI20240327BHJP

   G09F 9/30 20060101ALI20240327BHJP

   G09F 9/33 20060101ALI20240327BHJP

   H10K 59/131 20230101ALI20240327BHJP

   H10K 59/123 20230101ALI20240327BHJP

   H05B 33/14 20060101ALI20240327BHJP

【ＦＩ】

G09G3/3233

G09G3/20 641A

G09G3/20 624B

G09G3/20 641E

G09F9/30 338

G09F9/30 365

G09F9/33

H10K59/131

H10K59/123

H05B33/14 Z

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022527143

(86)(22)【出願日】2022-04-19

(85)【翻訳文提出日】2022-07-05

(86)【国際出願番号】 CN2022087664

(87)【国際公開番号】W WO2023178778

(87)【国際公開日】2023-09-28

(31)【優先権主張番号】202210294590.8

(32)【優先日】2022-03-23

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】515203228

【氏名又は名称】ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド

【氏名又は名称原語表記】ＴＣＬ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．９－２，Ｔａｎｇｍｉｎｇ Ｒｄ，Ｇｕａｎｇｍｉｎｇ Ｎｅｗ Ｄｉｓｔｒｉｃｔ，Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ，Ｃｈｉｎａ ５１８１３２

(74)【代理人】

【識別番号】110002468

【氏名又は名称】弁理士法人後藤特許事務所

(72)【発明者】

【氏名】劉 斌

【テーマコード（参考）】

3K107

5C080

5C094

5C380

【Ｆターム（参考）】

3K107AA01

3K107AA06

3K107BB01

3K107CC31

3K107DD39

3K107EE03

3K107HH05

5C080AA06

5C080AA07

5C080BB05

5C080FF11

5C080HH09

5C080HH13

5C080JJ03

5C080JJ04

5C094AA02

5C094BA03

5C094BA23

5C094BA27

5C094CA19

5C094DB01

5C094GA10

5C380AA01

5C380AA03

5C380AB06

5C380BA39

5C380CB16

5C380CB18

5C380CC26

5C380CC33

5C380CC37

5C380CC65

5C380CD025

5C380CD026

5C380DA06

5C380DA07

5C380DA09

5C380DA16

5C380DA47

(57)【要約】

本願は、画素回路、バックライトモジュール及び表示パネルを開示し、当該画素回路は、駆動ユニット、電圧安定化ユニット、カップリングユニット、書込ユニット及び黒挿入ユニットを含み、黒挿入ユニットの一端を駆動ユニットの制御端に、黒挿入ユニットの他端を第１電源線に、黒挿入ユニットの制御端を第２制御線に接続することにより、複数の異なる時間帯に駆動ユニットをオフにすることができ、複数の非等分サブフィールドを構成し、グレースケール数を増やすことができる。
【選択図】図２

【特許請求の範囲】

【請求項1】

駆動ユニットと、
一端が前記駆動ユニットの制御端に接続され、他端が前記駆動ユニットの一端、第１電源線に接続される電圧安定化ユニットと、
一端が前記駆動ユニットの制御端に接続されるカップリングユニットと、
一端が前記カップリングユニットの他端に接続され、他端がデータ線に接続され、制御端が第１制御線に接続される書込ユニットと、
一端が前記駆動ユニットの制御端に接続され、他端が前記第１電源線に接続され、制御端が第２制御線に接続される黒挿入ユニットと、を含む、画素回路であって、
前記黒挿入ユニットは、前記画素回路が発光する段階における複数の異なる時間に前記駆動ユニットをオフにするためのものである、
画素回路。

【請求項2】

一端が前記駆動ユニットの制御端に接続され、他端が第２電源線に接続され、制御端が第３制御線に接続されるリセットユニットをさらに含む、
請求項１に記載の画素回路。

【請求項3】

前記リセットユニットは、ソース／ドレインのうちの一方が前記駆動ユニットの制御端に接続され、ソース／ドレインのうちの他方が前記第２電源線に接続され、ゲートが前記第３制御線に接続されるリセットトランジスタを含む、
請求項２に記載の画素回路。

【請求項4】

前記第１電源線は、第１電源信号を伝送するためのものであり、
前記第２電源線は、第２電源信号を伝送するためのものであり、
前記第１電源信号の電位は、前記第２電源信号の電位よりも低い、
請求項２に記載の画素回路。

【請求項5】

一端が前記第２電源線に接続される発光ユニットと、
一端が前記発光ユニットの他端に接続され、他端が前記駆動ユニットの他端に接続され、制御端が発光制御線に接続される発光制御ユニットと、
一端が前記駆動ユニットの他端に接続され、他端が前記駆動ユニットの制御端に接続され、制御端が第４制御線に接続される補償ユニットと、をさらに含む、
請求項２に記載の画素回路。

【請求項6】

前記発光ユニットは、陽極が前記第２電源線に接続される少なくとも一つの発光素子を含み、
前記発光制御ユニットは、ソース／ドレインのうちの一方が前記少なくとも一つの発光素子の陰極に接続され、ソース／ドレインのうちの他方が前記駆動ユニットの他端に接続される発光制御トランジスタを含み、
前記補償ユニットは、ソース／ドレインのうちの一方が前記リセットユニットの一端に接続され、ソース／ドレインのうちの他方が前記発光制御トランジスタのソース／ドレインのうちの他方に接続され、ゲートが前記第４制御線に接続される補償トランジスタを含む、
請求項５に記載の画素回路。

【請求項7】

前記黒挿入ユニットは、ソース／ドレインのうちの一方が前記駆動ユニットの制御端に接続され、ソース／ドレインのうちの他方が前記第１電源線に接続され、ゲートが前記第２制御線に接続される黒挿入トランジスタを含む、
請求項１に記載の画素回路。

【請求項8】

前記駆動ユニットは、ゲートが前記黒挿入トランジスタのソース／ドレインのうちの一方、前記電圧安定化ユニットの一端及び前記カップリングユニットの一端に接続され、ソース／ドレインのうちの一方が前記第１電源線に接続される駆動トランジスタを含み、
前記第１電源線は、第１電源信号を伝送するためのものであり、
前記駆動トランジスタがＮチャネル型薄膜トランジスタである場合、前記第１電源信号の電位は、定電圧低電位であり、又は、
前記駆動トランジスタがＰチャネル型薄膜トランジスタである場合、前記第１電源信号の電位は、定電圧高電位である、
請求項７に記載の画素回路。

【請求項9】

前記電圧安定化ユニットは、一端が前記駆動トランジスタのソース／ドレインのうちの一方に接続され、他端が前記駆動トランジスタのゲートに接続される電圧安定化コンデンサを含み、
前記カップリングユニットは、一端が前記駆動トランジスタのゲートに接続されるカップリングコンデンサを含み、
前記書込ユニットは、ソース／ドレインのうちの一方が前記カップリングコンデンサの他端に接続され、ソース／ドレインのうちの他方が前記データ線に接続され、ゲートが前記第１制御線に接続される書込トランジスタを含む、
請求項８に記載の画素回路。

【請求項10】

前記第１電源線は、ゼロ電位信号を伝送するためのものである、
請求項１に記載の画素回路。

【請求項11】

請求項１に記載の複数の画素回路を含む表示パネルであって、
複数の画素回路は、マトリックス状に表示パネルに配列される、
表示パネル。

【請求項12】

前記画素回路は、一端が前記駆動ユニットの制御端に接続され、他端が第２電源線に接続され、制御端が第３制御線に接続されるリセットユニットをさらに含む、
請求項１１に記載の表示パネル。

【請求項13】

前記リセットユニットは、ソース／ドレインのうちの一方が前記駆動ユニットの制御端に接続され、ソース／ドレインのうちの他方が前記第２電源線に接続され、ゲートが前記第３制御線に接続されるリセットトランジスタを含む、
請求項１２に記載の表示パネル。

【請求項14】

前記第１電源線は、第１電源信号を伝送するためのものであり、
前記第２電源線は、第２電源信号を伝送するためのものであり、
前記第１電源信号の電位は、前記第２電源信号の電位よりも低い、
請求項１２に記載の表示パネル。

【請求項15】

前記画素回路は、
一端が前記第２電源線に接続される発光ユニットと、
一端が前記発光ユニットの他端に接続され、他端が前記駆動ユニットの他端に接続され、制御端が発光制御線に接続される発光制御ユニットと、
一端が前記駆動ユニットの他端に接続され、他端が前記駆動ユニットの制御端に接続され、制御端が第４制御線に接続される補償ユニットと、をさらに含む、
請求項１２に記載の表示パネル。

【請求項16】

前記発光ユニットは、陽極が前記第２電源線に接続される少なくとも一つの発光素子を含み、
前記発光制御ユニットは、ソース／ドレインのうちの一方が前記少なくとも一つの発光素子の陰極に接続され、ソース／ドレインのうちの他方が前記駆動ユニットの他端に接続される発光制御トランジスタを含み、
前記補償ユニットは、ソース／ドレインのうちの一方が前記リセットユニットの一端に接続され、ソース／ドレインのうちの他方が前記発光制御トランジスタのソース／ドレインのうちの他方に接続され、ゲートが前記第４制御線に接続される補償トランジスタを含む、
請求項１５に記載の表示パネル。

【請求項17】

前記黒挿入ユニットは、ソース／ドレインのうちの一方が前記駆動ユニットの制御端に接続され、ソース／ドレインのうちの他方が前記第１電源線に接続され、ゲートが前記第２制御線に接続される黒挿入トランジスタを含む、
請求項１１に記載の表示パネル。

【請求項18】

前記駆動ユニットは、ゲートが前記黒挿入トランジスタのソース／ドレインのうちの一方、前記電圧安定化ユニットの一端及び前記カップリングユニットの一端に接続され、ソース／ドレインのうちの一方が前記第１電源線に接続される駆動トランジスタを含み、
前記第１電源線は、第１電源信号を伝送するためのものであり、
前記駆動トランジスタがＮチャネル型薄膜トランジスタである場合、前記第１電源信号の電位は、定電圧低電位であり、又は、
前記駆動トランジスタがＰチャネル型薄膜トランジスタである場合、前記第１電源信号の電位は、定電圧高電位である、
請求項１７に記載の表示パネル。

【請求項19】

前記電圧安定化ユニットは、一端が前記駆動トランジスタのソース／ドレインのうちの一方に接続され、他端が前記駆動トランジスタのゲートに接続される電圧安定化コンデンサを含み、
前記カップリングユニットは、一端が前記駆動トランジスタのゲートに接続されるカップリングコンデンサを含み、
前記書込ユニットは、ソース／ドレインのうちの一方が前記カップリングコンデンサの他端に接続され、ソース／ドレインのうちの他方が前記データ線に接続され、ゲートが前記第１制御線に接続される書込トランジスタを含む、
請求項１８に記載の表示パネル。

【請求項20】

請求項１に記載の画素回路を含む、
バックライトモジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、表示の技術分野に関し、具体的には画素回路、バックライトモジュール及び表示パネルに関する。

【背景技術】

【0002】

表示業界の急速な発展に伴い、人々の表示媒体に対する要件がますます高くなり、高コントラスト、高彩度、高応答速度などにより、自発光型表示は、業界の主な発展方向の１つとなる。

【0003】

自発光型表示は、一般的に、その対応する画素回路により実現され、画素回路は、内部補償型画素回路と外部補償型画素回路に分けられ、当該内部補償型画素回路をパルス幅変調という方式で駆動すれば、実現可能なグレースケール数が依然として少なく、高品質表示の需要を満たすことは困難である。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本願は、実現可能なグレースケール数が少ないという技術的課題を改善するために、画素回路、バックライトモジュール及び表示パネルを提供する。

【課題を解決するための手段】

【0005】

第１態様によれば、駆動ユニットと、一端が駆動ユニットの制御端に接続され、他端が駆動ユニットの一端、第１電源線に接続される電圧安定化ユニットと、一端が駆動ユニットの制御端に接続されるカップリングユニットと、一端がカップリングユニットの他端に接続され、他端がデータ線に接続され、制御端が第１制御線に接続される書込ユニットと、一端が駆動ユニットの制御端に接続され、他端が第１電源線に接続され、制御端が第２制御線に接続される黒挿入ユニットと、を含む、画素回路であって、黒挿入ユニットが、画素回路が発光する段階における複数の異なる時間に駆動ユニットをオフにするためのものである画素回路が提供される。

【0006】

他の実施態様において、画素回路は、一端が駆動ユニットの制御端に接続され、他端が第２電源線に接続され、制御端が第３制御線に接続されるリセットユニットをさらに含む。

【0007】

他の実施態様において、リセットユニットは、ソース／ドレインのうちの一方が駆動ユニットの制御端に接続され、ソース／ドレインのうちの他方が第２電源線に接続され、ゲートが第３制御線に接続されるリセットトランジスタを含む。

【0008】

他の実施態様において、第１電源線は、第１電源信号を伝送するためのものであり、第２電源線は、第２電源信号を伝送するためのものであり、第１電源信号の電位は、第２電源信号の電位よりも低い。

【0009】

他の実施態様において、画素回路は、一端が第２電源線に接続される発光ユニットと、一端が発光ユニットの他端に接続され、他端が駆動ユニットの他端に接続され、制御端が発光制御線に接続される発光制御ユニットと、一端が駆動ユニットの他端に接続され、他端が駆動ユニットの制御端に接続され、制御端が第４制御線に接続される補償ユニットと、をさらに含む。

【0010】

他の実施態様において、発光ユニットは、陽極が第２電源線に接続される少なくとも一つの発光素子を含み、発光制御ユニットは、ソース／ドレインのうちの一方が少なくとも一つの発光素子の陰極に接続され、ソース／ドレインのうちの他方が駆動ユニットの他端に接続される発光制御トランジスタを含み、補償ユニットは、ソース／ドレインのうちの一方がリセットユニットの一端に接続され、ソース／ドレインのうちの他方が発光制御トランジスタのソース／ドレインのうちの他方に接続され、ゲートが第４制御線に接続される補償トランジスタを含む。

【0011】

他の実施態様において、黒挿入ユニットは、ソース／ドレインのうちの一方が駆動ユニットの制御端に接続され、ソース／ドレインのうちの他方が第１電源線に接続され、ゲートが第２制御線に接続される黒挿入トランジスタを含む。

【0012】

他の実施態様において、駆動ユニットは、ゲートが黒挿入トランジスタのソース／ドレインのうちの一方、電圧安定化ユニットの一端及びカップリングユニットの一端に接続され、ソース／ドレインのうちの一方が第１電源線に接続される駆動トランジスタを含み、第１電源線は、第１電源信号を伝送するためのものであり、駆動トランジスタがＮチャネル型薄膜トランジスタである場合、第１電源信号の電位は、定電圧低電位であり、又は、駆動トランジスタがＰチャネル型薄膜トランジスタである場合、第１電源信号の電位は、定電圧高電位である。

【0013】

他の実施態様において、電圧安定化ユニットは、一端が駆動トランジスタのソース／ドレインのうちの一方に接続され、他端が駆動トランジスタのゲートに接続される電圧安定化コンデンサを含み、カップリングユニットは、一端が駆動トランジスタのゲートに接続されるカップリングコンデンサを含み、書込ユニットは、ソース／ドレインのうちの一方がカップリングコンデンサの他端に接続され、ソース／ドレインのうちの他方がデータ線に接続され、ゲートが第１制御線に接続される書込トランジスタを含む。

【0014】

他の実施態様において、第１電源線は、ゼロ電位信号を伝送するためのものである。

【0015】

第２態様によれば、本願は、少なくとも一つの上記実施形態における複数の画素回路を含む表示パネルであって、複数の画素回路がマトリックス状に表示パネルに配列される、表示パネルを提供する。

【0016】

第３態様によれば、本願は、少なくとも一つの上記実施形態における画素回路を含む、バックライトモジュールを提供する。

【発明の効果】

【0017】

本願に係る画素回路、バックライトモジュール及び表示パネルによれば、黒挿入ユニットの一端を駆動ユニットの制御端に、黒挿入ユニットの他端を第１電源線に、黒挿入ユニットの制御端を第２制御線に接続することにより、画素回路が発光する段階における複数の異なる時間帯に駆動ユニットをオフにすることができ、複数の非等分サブフィールドを構成し、表示可能なグレースケール数を指数関数的に増やすことができる。

【0018】

また、駆動ユニット、黒挿入ユニットは、同一の第１電源線を共有することができるため、画素回路に必要な信号線の数を減少させ、さらに表示領域への占用空間を低下させ、開口率を向上させることに役立つ。

【0019】

また、駆動ユニットの制御端にリセットユニットの一端、カップリングユニット及び電圧安定化ユニットが接続されるため、カップリングユニット、電圧安定化ユニットには、リークパスが形成されにくく、かつ当該リセットユニットの他端が定電圧高電位に維持されるため、駆動ユニットの制御端の電位を保持しやすく、さらに表示可能なグレースケール精度を向上させることができる。

【図面の簡単な説明】

【0020】

【図1】関連技術における画素回路の概略構成図である。

【図2】本願の実施例に係る画素回路の概略構成図である。

【図3】図１又は図２に示す画素回路のタイミング概略図である。

【図4】図１と図２に示す画素回路のサブフィールド分布の比較概略図である。

【発明を実施するための形態】

【0021】

本願の目的、技術手段及び効果をより明瞭かつ明確にするために、以下、図面を参照して実施例を挙げて本願をさらに詳細に説明する。本明細書に記載された具体的な実施例は、本願を解釈するためのものに過ぎず、本願を限定するものではないことを理解されたい。

【0022】

図１に示すように、関連技術には、駆動トランジスタＴ１、電圧安定化コンデンサＣ１、カップリングコンデンサＣ２、書込トランジスタＴ２、リセットトランジスタＴ４、補償トランジスタＴ３、発光制御トランジスタＴ５及び発光素子Ｄ１を含む内部補償型画素回路が提供されている。

【0023】

駆動トランジスタＴ１のゲートは、電圧安定化コンデンサＣ１の一端、カップリングコンデンサＣ２の一端、リセットトランジスタＴ４のソース／ドレインのうちの一方及び補償トランジスタＴ３のソース／ドレインのうちの一方に接続される。駆動トランジスタＴ１のソース／ドレインのうちの一方は、電圧安定化コンデンサＣ１の他端、第１電源線に接続される。駆動トランジスタＴ１のソース／ドレインのうちの他方は、補償トランジスタＴ３のソース／ドレインのうちの他方、発光制御トランジスタＴ５のソース／ドレインのうちの一方に接続される。発光制御トランジスタＴ５のソース／ドレインのうちの他方は、発光素子Ｄ１の陰極に接続され、発光素子Ｄ１の陽極は、リセットトランジスタＴ４のソース／ドレインのうちの他方、第２電源線に接続される。カップリングコンデンサＣ２の他端は、書込トランジスタＴ２のソース／ドレインのうちの一方に接続される。書込トランジスタＴ２のソース／ドレインのうちの他方は、データ線に接続され、書込トランジスタＴ２のゲートは、第１制御線に接続される。リセットトランジスタＴ４のゲートは、第３制御線に接続される。補償トランジスタＴ３のゲートは、第４制御線に接続され、発光制御トランジスタＴ５のゲートは、発光制御線に接続される。

【0024】

図１に示す画素回路の表示パネルによれば、当該表示パネルをリフレッシュレート２４０Ｈｚ、１０行を例として、駆動トランジスタＴ１の閾値電圧（Ｖｔｈ）の検出及び補償に５０ｕｓの時間がかかり、図１に示す画素回路がパルス幅変調（ＰＷＭ、Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）に基づく等分サブフィールド駆動方式しか実現することができないと仮定すると、このような状況で、８つのグレースケール（３ｂｉｔ）を実現することができる。

【0025】

しかしながら、表示需要の向上に伴い、図１に示す画素回路の提供可能なグレースケール数が非常に少ない。これに鑑みて、本実施例は、画素回路を提供する。図２に示すように、当該画素回路は、駆動ユニット１０と、一端が駆動ユニット１０の制御端に接続され、他端が駆動ユニット１０の一端、第１電源線に接続される電圧安定化ユニット２０と、一端が駆動ユニット１０の制御端に接続されるカップリングユニット３０と、一端がカップリングユニット３０の他端に接続され、他端がデータ線に接続され、制御端が第１制御線に接続される書込ユニット４０と、一端が駆動ユニット１０の制御端に接続され、他端が第１電源線に接続され、制御端が第２制御線に接続され黒挿入ユニット５０と、を含み、黒挿入ユニット５０は、画素回路が発光する段階における複数の異なる時間帯に駆動ユニット１０をオフにするためのものである。

【0026】

理解できるように、本実施例に係る画素回路は、黒挿入ユニット５０の一端を駆動ユニット１０の制御端に、黒挿入ユニット５０の他端を第１電源線に、黒挿入ユニット５０の制御端を第２制御線に接続することにより、画素回路が発光する段階における複数の異なる時間帯に駆動ユニット１０をオフにすることができ、複数の非等分サブフィールドを構成し、表示可能なグレースケール数を指数関数的に増やすことができる。

【0027】

また、駆動ユニット１０、黒挿入ユニット５０は、同一の第１電源線を共有することができるため、画素回路に必要な信号線の数を減少させ、さらに表示領域への占用空間を低下させ、開口率を向上させることができる。

【0028】

１つの実施例において、画素回路は、一端が駆動ユニット１０の制御端に接続され、他端が第２電源線に接続され、制御端が第３制御線に接続されるリセットユニット６０をさらに含む。

【0029】

理解できるように、駆動ユニット１０の制御端にリセットユニット６０の一端、カップリングユニット３０及び電圧安定化ユニット２０が接続されるため、カップリングユニット３０、電圧安定化ユニット２０には、リークパスが形成されにくく、かつ当該リセットユニット６０の他端が定電圧高電位に維持されるため、駆動ユニット１０の制御端の電位を保持しやすく、さらに表示可能なグレースケール精度を向上させることができる。

【0030】

１つの実施例において、リセットユニット６０は、ソース／ドレインのうちの一方が駆動ユニット１０の制御端に接続され、ソース／ドレインのうちの他方が第２電源線に接続され、ゲートが第３制御線に接続されるリセットトランジスタＴ４を含む。

【0031】

なお、第３制御線の制御下で、リセットトランジスタＴ４は、駆動ユニット１０の制御端の電位をリセットすることができる。

【0032】

１つの実施例において、第１電源線は、第１電源信号ＶＳＳを伝送するためのものであり、第２電源線は、第２電源信号ＶＤＤを伝送するためのものであり、第１電源信号ＶＳＳの電位は、第２電源信号ＶＤＤの電位よりも低い。

【0033】

理解できるように、第１電源信号ＶＳＳの電位により駆動ユニット１０をオフにすることができ、発光電流が後述する発光ユニット９０を流れることを防止し、表示中の黒挿入を実現することができる。

【0034】

１つの実施例において、画素回路は、一端が第２電源線に接続される発光ユニット９０と、一端が発光ユニット９０の他端に接続され、他端が駆動ユニット１０の他端に接続され、制御端が発光制御線に接続される発光制御ユニット８０と、一端が駆動ユニット１０の他端に接続され、他端が駆動ユニット１０の制御端に接続され、制御端が第４制御線に接続される補償ユニット７０と、をさらに含む。

【0035】

１つの実施例において、発光ユニット９０は、陽極が第２電源線に接続される少なくとも一つの発光素子Ｄ１を含む。

【0036】

なお、少なくとも一つの発光素子Ｄ１は、互いに直列接続及び／又は並列接続することができ、各発光素子Ｄ１は、Ｍｉｎｉ－ＬＥＤ、Ｍｉｃｒｏ－ＬＥＤ、ＯＬＥＤ及びＱＬＥＤのうちの１つであってもよい。

【0037】

１つの実施例において、発光制御ユニット８０は、ソース／ドレインのうちの一方が少なくとも一つの発光素子Ｄ１の陰極に接続され、ソース／ドレインのうちの他方が駆動ユニット１０の他端に接続される発光制御トランジスタＴ５を含む。

【0038】

１つの実施例において、補償ユニット７０は、ソース／ドレインのうちの一方がリセットユニット６０の一端に接続され、ソース／ドレインのうちの他方が発光制御トランジスタＴ５のソース／ドレインのうちの他方に接続され、ゲートが第４制御線に接続される補償トランジスタＴ３を含む。

【0039】

１つの実施例において、黒挿入ユニット５０は、ソース／ドレインのうちの一方が駆動ユニット１０の制御端に接続され、ソース／ドレインのうちの他方が第１電源線に接続され、ゲートが第２制御線に接続される黒挿入トランジスタＴ６を含む。

【0040】

１つの実施例において、駆動ユニット１０は、ゲートが黒挿入トランジスタＴ６のソース／ドレインのうちの一方、電圧安定化ユニット２０の一端及びカップリングユニット３０の一端に接続され、ソース／ドレインのうちの一方が第１電源線に接続される駆動トランジスタＴ１を含む。ここでは、第１電源線は、第１電源信号ＶＳＳを伝送するためのものであり、駆動トランジスタＴ１がＮチャネル型薄膜トランジスタである場合、第１電源信号ＶＳＳの電位は、定電圧低電位であり、又は、駆動トランジスタＴ１がＰチャネル型薄膜トランジスタである場合、第１電源信号ＶＳＳの電位は、定電圧高電位である。

【0041】

１つの実施例において、電圧安定化ユニット２０は、一端が駆動トランジスタＴ１のソース／ドレインのうちの一方に接続され、他端が駆動トランジスタＴ１のゲートに接続される電圧安定化コンデンサＣ１を含む。

【0042】

１つの実施例において、カップリングユニット３０は、一端が駆動トランジスタＴ１のゲートに接続されるカップリングコンデンサＣ２を含む。

【0043】

１つの実施例において、書込ユニット４０は、ソース／ドレインのうちの一方がカップリングコンデンサＣ２の他端に接続され、ソース／ドレインのうちの他方がデータ線に接続され、ゲートが第１制御線に接続される書込トランジスタＴ２を含む。

【0044】

１つの実施例において、第１電源線は、ゼロ電位信号を伝送するためのものである。

【0045】

なお、駆動トランジスタＴ１、書込トランジスタＴ２、リセットトランジスタＴ４、補償トランジスタＴ３及び発光制御トランジスタＴ５のうちの少なくとも一つは、Ｎチャネル型薄膜トランジスタであってもよいが、それに限定されず、Ｐチャネル型薄膜トランジスタであってもよい。

【0046】

電圧安定化コンデンサＣ１、カップリングコンデンサＣ２のうちの少なくとも一つは、上記画素回路において電荷を蓄積する機能を発揮することもできる。

【0047】

Ｍｉｎｉ－ＬＥＤ、Ｍｉｃｒｏ－ＬＥＤのような発光素子について、電圧によるグレースケール分割方式を用いる場合、電圧が低いとき、発光電流を精度よく制御しにくく、低グレースケールの表示輝度が均一ではないという問題が存在する。低電流による輝度表示の不均一及びストレス（Ｓｔｒｅｓｓ）による閾値電圧のオフセットという課題を回避するために、図２に示す内部補償型画素回路は、時間によるグレースケール分割ＰＷＭという駆動方式と組み合わせて、発光素子Ｄ１を常に大電流により安定して発光する段階において動作させることにより、表示の不均一という問題を改善するか又は回避するとともに、駆動トランジスタＴ１の閾値電圧の補償を実現することができる。

【0048】

なお、第１制御線は、第１走査信号ＳＣＡＮ１を伝送するためのものであり、第２制御線は、第２走査信号ＳＣＡＮ４を伝送するためのものであり、第３制御線は、第３走査信号ＳＣＡＮ２を伝送するためのものであり、第４制御線は、第４走査信号ＳＣＡＮ３を伝送するためのものであり、発光制御線は、発光制御信号ＥＭを伝送するためのものであり、データ線は、データ信号ＤＡＴＡを伝送するためのものである。

【0049】

上記画素回路の動作過程は、図３に示すように、具体的には、以下の段階Ｓ１～Ｓ５を含む。

【0050】

初期化段階Ｓ１：第３走査信号ＳＣＡＮ２がハイレベルにあり、リセットトランジスタＴ４をオンにし、第２電源信号ＶＤＤは、駆動トランジスタＴ１のゲート、すなわちＧ点を充電し、駆動トランジスタＴ１のソース、すなわちＳ点は、第１電源信号ＶＳＳに接続される。

【0051】

閾値電圧検出段階Ｓ２：第３走査信号ＳＣＡＮ２がローレベルにあり、リセットトランジスタＴ４をオフにし、第１走査信号ＳＣＡＮ１、第４走査信号ＳＣＡＮ３のみがハイレベルにあり、書込トランジスタＴ２、補償トランジスタＴ３をオンにする。この時、データ信号ＤＡＴＡの電圧が低電位、すなわちＤＡＴＡ＿Ｌにあり、ダイオード（Ｄｉｏｄｅ）構造が形成され、かつＳ点での電位が第１電源信号ＶＳＳの電位であるため、駆動トランジスタＴ１のＧ点での電位は、第２電源信号ＶＤＤの電位からＶＳＳ＋Ｖｔｈに低下し、駆動トランジスタＴ１をオフにする。この時、Ｓ点での電位は、依然として第１電源信号ＶＳＳの電位のままである。

【0052】

書込段階Ｓ３：この時、第４走査信号ＳＣＡＮ３、第３走査信号ＳＣＡＮ２がローレベルにあり、補償トランジスタＴ３、リセットトランジスタＴ４をオフにし、第１走査信号ＳＣＡＮ１がハイレベルにあり、書込トランジスタＴ２をオンにし、データ信号ＤＡＴＡの電圧は、ＤＡＴＡ＿Ｌから高電位、すなわちＤＡＴＡ＿Ｈになり、カップリングコンデンサＣ２は、Ｇ点での電位を（ＤＡＴＡ＿Ｈ－ＤＡＴＡ＿Ｌ）×Ｃ２／（Ｃ１＋Ｃ２）＋ＶＳＳ＋Ｖｔｈにカップリングすることができる。この時、Ｓ点での電位は、依然として第１電源信号ＶＳＳの電位である。

【0053】

発光段階Ｓ４：発光制御信号ＥＭのみがハイレベルにあり、発光制御トランジスタＴ５をオンにし、発光素子Ｄ１が発光し、Ｖｇｓ－Ｖｔｈ＝（ＤＡＴＡ＿Ｈ－ＤＡＴＡ＿Ｌ）×Ｃ２／（Ｃ１＋Ｃ２）であるため、第１電源信号ＶＳＳ及び閾値電圧によらず、第１電源線の電圧降下（ＩＲ－ｄｒｏｐ）及び駆動トランジスタＴ１の閾値電圧補償を実現することができる。ここでは、Ｖｇｓは、駆動トランジスタＴ１のゲートとソースとの間の電位差である。

【0054】

黒挿入段階Ｓ５：第２走査信号ＳＣＡＮ４がハイレベルにあり、黒挿入トランジスタＴ６をオンにし、Ｇ点での電位が瞬間的にプルダウンされ、駆動トランジスタＴ１をオフにし、発光素子Ｄ１が消灯する。ここでは、黒挿入トランジスタＴ６をオンにする時点を制御することにより、等分された表示サブグレースケールを非等分サブグレースケールに分割し、グレースケール数の向上を実現することができる。

【0055】

なお、図１、図２に示す画素回路の閾値電圧検出段階Ｓ２、書込段階Ｓ３が完全に一致するため、図２に示す画素回路は、補償範囲を損失することなく、グレースケール数又はビット数（Ｂｉｔｓ）を大幅に増やすことができる。

【0056】

図４は、図１及び図２に示す画素回路のサブフィールド分布の比較概略図であり、図４に示すように、縦座標は、発光素子Ｄ１を流れる電流Ｉ_Ｄ１を示し、横座標は、時間Ｔｉｍｅを示す。図４における上半分Ｐ１は、図１に示す画素回路の等分サブフィールドの分布を示すためのものであり、図４における下半分Ｐ２は、図２に示す画素回路の非等分サブフィールドの分布を示すためのものである。

【0057】

なお、図２に示す画素回路は、黒挿入ユニット５０を制御し、すなわち黒挿入トランジスタＴ６のオンのタイミングを制御することにより、発光素子Ｄ１を消灯させ、上半分Ｐ１に示す８つの等分サブフィールドと比較して、下半分Ｐ２は８つの非等分サブフィールドを実現することができ、すなわち、当該８つの非等分サブフィールドは、２５６種類のグレースケール変化を実現することができ、グレースケール数を指数関数的に増やすことができる。

【0058】

１つの実施例によれば、少なくとも一つの上記実施例における複数の画素回路を含む表示パネルであって、複数の画素回路がマトリックス状に表示パネルに配列される表示パネルが提供される。

【0059】

理解できるように、本実施例に係る表示パネルは、黒挿入ユニット５０の一端を駆動ユニット１０の制御端に、黒挿入ユニット５０の他端を第１電源線に、黒挿入ユニット５０の制御端を第２制御線に接続することにより、画素回路が発光する段階における複数の異なる時間帯に駆動ユニット１０をオフにすることができ、複数の非等分サブフィールドを構成し、表示可能なグレースケール数を指数関数的に増やすことができる。

【0060】

１つの実施例によれば、少なくとも一つの上記実施例における画素回路を含むバックライトモジュールが提供される。

【0061】

理解できるように、本実施例に係るバックライトモジュールは、黒挿入ユニット５０の一端を駆動ユニット１０の制御端に、黒挿入ユニット５０の他端を第１電源線に、黒挿入ユニット５０の制御端を第２制御線に接続することにより、画素回路が発光する段階における複数の異なる時間帯に駆動ユニット１０をオフにすることができ、複数の非等分サブフィールドを構成し、表示可能なグレースケール数を指数関数的に増やすことができる。

【0062】

理解できるように、当業者にとって、本願の技術手段及びその発明構想に基づいて同等置換又は変更を行うことができ、これら全ての変更又は置換は、いずれも本願に添付された請求項の保護範囲に属するべきである。

【図1】

【図2】

【図3】

【図4】

【国際調査報告】