特表 2024-514759 デジタル－アナログ電圧変換器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-04-03

(54)【発明の名称】デジタル－アナログ電圧変換器

(51)【国際特許分類】

   H03M 1/68 20060101AFI20240327BHJP

   G01T 1/17 20060101ALI20240327BHJP

【ＦＩ】

H03M1/68

G01T1/17 A

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023556561

(86)(22)【出願日】2022-04-08

(85)【翻訳文提出日】2023-11-10

(86)【国際出願番号】 EP2022059447

(87)【国際公開番号】W WO2022214663

(87)【国際公開日】2022-10-13

(31)【優先権主張番号】2105111.5

(32)【優先日】2021-04-09

(33)【優先権主張国・地域又は機関】GB

(81)【指定国・地域】

(71)【出願人】

【識別番号】521548733

【氏名又は名称】アーエムエス インターナショナル アーゲー

【氏名又は名称原語表記】ＡＭＳ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＡＧ

【住所又は居所原語表記】Ｅｉｃｈｗｉｅｓｓｔｒａｓｓｅ １８ｂ， Ｊｏｎａ， Ｓｗｉｔｚｅｒｌａｎｄ

(74)【代理人】

【識別番号】110002952

【氏名又は名称】弁理士法人鷲田国際特許事務所

(72)【発明者】

【氏名】リゴ マッシモ

(72)【発明者】

【氏名】マイケル フリドリン

【テーマコード（参考）】

2G188

5J022

【Ｆターム（参考）】

2G188AA02

2G188AA03

2G188BB02

2G188BB15

2G188CC28

2G188EE01

2G188EE03

2G188EE06

2G188EE12

5J022AB05

5J022AB09

5J022BA03

5J022BA06

5J022CF02

5J022CF07

5J022CF10

(57)【要約】

複数の抵抗器を有する第１抵抗器ストリングと、それぞれが第１抵抗器ストリングに結合された複数のＤＡＣ段とを備えたデジタル－アナログ電圧変換器（ＤＡＣ）であって、複数のＤＡＣ段は、それぞれ、電圧バッファと、第１抵抗器ストリングに結合され、デジタル入力の第１サブワードの受信に応じて電圧バッファへの入力を供給するように構成された第１スイッチング段と、１つ以上の抵抗器を有し、第１端部が電流源に結合され第２端部が電圧バッファの出力に結合された第２抵抗器ストリングと、第２抵抗器ストリングに結合され、デジタル入力の第２サブワードの受信に応じてＤＡＣ段の出力を供給するように構成された第２スイッチング段と、を備える。
【選択図】 図３ａ

【特許請求の範囲】

【請求項1】

デジタル－アナログ電圧変換器（３００）であって、
その第１端部と第２端部との間に複数の抵抗器を有する第１抵抗器ストリング（３０６）と、
それぞれが前記第１抵抗器ストリングに連結された複数のデジタル－アナログ電圧変換器段（３０５）と、を備え、
複数のデジタル－アナログ電圧変換器段（３０５）は、それぞれ、
電圧バッファ（３１２）と、
前記第１抵抗器ストリングに結合され、前記デジタル－アナログ電圧変換器のデジタル入力の第１サブワードの受信に応じて、前記電圧バッファへの入力を供給するように構成された第１スイッチング段（３０８）と、
１つ以上の抵抗器を有し、第１端部が電流源（３１１ｂ、３１３ｂ、４０２ｂ）に結合され、第２端部が電圧バッファ（３１２）の出力に結合された第２抵抗器ストリング（３１４）と、
前記第２抵抗器ストリングに結合され、前記デジタル－アナログ電圧変換器のデジタル入力の第２サブワードの受信に応じて、前記デジタル－アナログ電圧変換器段の出力としてのアナログ電圧を供給するように構成された第２スイッチング段（３１６）と、を有する、
前記デジタル－アナログ電圧変換器。

【請求項2】

前記第１抵抗器ストリングに結合され、入力電圧によって制御される第１トランスコンダクタ（３１１ａ、３１３ａ、４０２ａ）を備え、
前記電流源は第２トランスコンダクタであり、前記第２トランスコンダクタは、前記第１トランスコンダクタが、前記第２トランスコンダクタによって前記第２抵抗器ストリングに送出される電流に比例する電流を前記第１抵抗器ストリングに送出するように、前記入力電圧によって制御される、
請求項１に記載のデジタル－アナログ電圧変換器。

【請求項3】

前記第１トランスコンダクタによって送出される電流と前記第２トランスコンダクタによって送出される電流とは同じである、
請求項２に記載のデジタル－アナログ電圧変換器。

【請求項4】

前記第１トランスコンダクタは、ｐ型トランジスタ（３１１ａ）を備え、
前記第２トランスコンダクタは、ｐ型トランジスタ（３１１ｂ）を備える、
請求項２または３に記載のデジタル－アナログ電圧変換器。

【請求項5】

前記第１トランスコンダクタのゲート端子は、前記入力電圧を受信するように配置され、前記第１トランスコンダクタのドレイン端子は、前記第１抵抗器ストリングの第１端部に結合され、
前記第２トランスコンダクタのゲート端子は、前記入力電圧を受信するように配置され、前記第２トランスコンダクタのドレイン端子は、前記第２抵抗器ストリングの第１端部に結合される、
請求項４に記載のデジタル－アナログ電圧変換器。

【請求項6】

電圧増幅器（３０２）および前記第１トランスコンダクタを有する第１基準電圧バッファ（３０１）を備え、前記電圧増幅器は、入力として第１基準電圧を受信するように配置され、前記電圧増幅器の出力端子は、前記第１トランスコンダクタのゲート端子に結合されて前記入力電圧を前記第１トランスコンダクタに供給する、
請求項５に記載のデジタル－アナログ電圧変換器。

【請求項7】

第２基準電圧を入力として受信するように構成された第２基準電圧バッファ（３０３）を備え、前記第２基準電圧バッファの出力端子は、前記第１抵抗器ストリングの第２端部に結合される、
請求項５または６に記載のデジタル－アナログ電圧変換器。

【請求項8】

前記第１トランスコンダクタがｎ型トランジスタ（３１３ａ）を備え、前記第２トランスコンダクタがｎ型トランジスタ（３１３ｂ）を備える、
請求項２または３に記載のデジタル－アナログ電圧変換器。

【請求項9】

前記第１トランスコンダクタのゲート端子は、前記入力電圧を受信するように配置され、前記第１トランスコンダクタのドレイン端子は、前記第１抵抗器ストリングの第２端部に結合され、
前記第２トランスコンダクタのゲート端子は、前記入力電圧を受信するように配置され、前記第２トランスコンダクタのドレイン端子は、前記第２抵抗器ストリングの第１端部に結合される、
請求項８に記載のデジタル－アナログ電圧変換器。

【請求項10】

前記入力電圧を入力として受信するように配置された第１基準電圧バッファ（３０１）を備え、前記第１基準電圧バッファの出力端子は、前記第１抵抗器ストリングの第１端部に結合される、
請求項９に記載のデジタル－アナログ電圧変換器。

【請求項11】

電圧増幅器（３０４）および前記第１トランスコンダクタを有する第２基準電圧バッファ（３０３）を備え、前記電圧増幅器は、第２基準電圧を入力として受信するように配置され、前記電圧増幅器の出力端子は、前記第１トランスコンダクタのゲート端子に結合される、
請求項９または１０に記載のデジタル－アナログ電圧変換器。

【請求項12】

前記電流源は、入力電圧によって制御されず、固定電流を前記第２抵抗器ストリングに送出する、
請求項１に記載のデジタル－アナログ電圧変換器。

【請求項13】

前記第１抵抗器ストリングの第１端部は、第１基準電圧または電圧増幅器（３０２）を備える第１基準電圧バッファ（３０１）の出力に結合され、前記電圧増幅器は、前記第１基準電圧を入力として受信するように配置され、
前記第１抵抗器ストリングの第２端部は、第２基準電圧または電圧増幅器（３０４）を備える第２基準電圧バッファ（３０３）の出力に結合され、前記電圧増幅器は、前記第２基準電圧を入力として受信するように配置され、前記第２基準電圧は、前記第１基準電圧よりも低い、
請求項１２に記載のデジタル－アナログ電圧変換器。

【請求項14】

前記第１抵抗器ストリングは複数の第１電圧タップを備え、前記第１スイッチング段は複数のスイッチを備え、前記第１スイッチング段の前記複数のスイッチはそれぞれ、前記電圧バッファへの入力として前記複数の第１電圧タップのうちの１つの電圧を供給するように制御可能であり、
前記第２抵抗器ストリングは複数の第２電圧タップを備え、前記第２スイッチング段は複数のスイッチを備え、前記第２スイッチング段の前記複数のスイッチはそれぞれ、前記デジタル－アナログ電圧変換器段の出力として前記複数の第２電圧タップのうちの１つの電圧を供給するように制御可能である、
請求項１～１３のいずれかに記載のデジタル－アナログ電圧変換器。

【請求項15】

前記電圧バッファは、前記デジタル－アナログ電圧変換器段それぞれにおいて、唯一の電圧バッファである、
請求項１～１４のいずれかに記載のデジタル－アナログ電圧変換器。

【請求項16】

光子感応領域を有し、前記光子感応領域への光子の入射に応じて電流信号を生成するように構成された光子検出器（１０２）と、
前記電流信号を受信し、前記電流信号に応じた電圧信号を供給するフロントエンド電子回路（１０４）と、
前記フロントエンド電子回路（１０４）に接続され、前記電圧信号の大きさと複数の閾値との比較に応じてデジタル信号を生成するように構成されたエネルギー弁別器（１１２）と、
前記エネルギー弁別器に結合された請求項１～１５のいずれかに記載の前記デジタル－アナログ電圧変換器（３００）であって、各デジタル－アナログ電圧変換器段の出力は、前記複数の閾値のうちそれぞれの閾値を一つ供給する前記デジタル－アナログ電圧変換器（３００）と、を備える、
光子計数回路（１００）。

【請求項17】

医療診断用装置（７００）であって、請求項１６に記載の光子計数回路（１００）を備え、前記医療診断用装置は、Ｘ線装置またはコンピュータ断層撮影スキャナとして構成される、
前記医療診断用装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、デジタル－アナログ電圧変換器に関する。また、本開示は、デジタル－アナログ電圧変換器を備える光子計数回路および医療診断装置に関する。

【背景技術】

【0002】

デジタル－アナログ変換器（ＤＡＣ）は、デジタル値をアナログ領域で表現するために使用される。抵抗型ＤＡＣはＤＡＣのカテゴリのうちの１つであり、２つの基準電圧の間に接続された整合抵抗器ストリングによって、ＤＡＣ出力を供給するアナログマルチプレクサに選択される多数の等間隔の中間電圧を生成する。アナログマルチプレクサは、ＤＡＣレベル数に伴って複雑さが増すため、この種のソリューションは、８ビットよりも高い分解能となる場合、面積集約的になる傾向がある。

【0003】

そのような場合、２ステップアーキテクチャまたはサブレンジングアーキテクチャとしても知られる粗－微細アーキテクチャは、抵抗器ストリングＤＡＣを効率的に実現する方法となる。そのようなアーキテクチャは、粗抵抗器ストリングを用いて低分解能アナログ表現を生成し、当該表現はその後、理想的には粗ステップに等しい範囲をカバーする微細抵抗器ストリングの出力を加算または減算することによって詳細化され、２ステップ近似プロセスにおいて最終アナログ値が生成される。このようなアーキテクチャの実施態様は、パッシブとアクティブ、あるいはバッファなしアーキテクチャとバッファ付きアーキテクチャの２つに分類することができる。

【0004】

第１（パッシブ／バッファなしアーキテクチャ）の場合、微細抵抗器ストリングは粗ストリングのサブセットと並列に接続され、タップ間電圧差のパッシブな補間を行う。このため、スイッチ抵抗を考慮する必要があるほか、負荷の効果も考慮する必要があり、それぞれ微分非直線性（ＤＮＬ）と積分非直線性（ＩＮＬ）という非直線性が生じる。

【0005】

第２（アクティブ／バッファ付きアーキテクチャ）の場合、粗ストリングは、バッファ増幅器によって第２ストリングから隔離され、ネットワークはスイッチ抵抗の影響を受けなくなる。また、ひとつの粗文字列からより多くの出力を得ることができるため、よりスケーラブルである。しかし、このアーキテクチャでは、オフセット、ノイズ、および複雑さが増す。図２は、第２のカテゴリの最新技術の一例を示す。

【発明の概要】

【0006】

本発明者らは、図２に示す既知のＤＡＣ２００に関して、多くの問題を特定した。図２のＤＡＣでは、粗い選択のための２つの粗スイッチツリー２０８ａ、ｂおよび２つの電圧バッファ２１０、２１２が必要となる。このため、スイッチおよびバッファがシリコン領域を占めるという問題がある。特に、スイッチツリーは、適度な分解能ストリングに対して非常に面積集約的である。

【0007】

さらに、２つのバッファ増幅器のオフセットは非単調性を引き起こす。図２のＤＡＣでは、任意の粗コードにおいて、最低および最高の微細コードにおける出力電圧を見ると、ＤＡＣ出力においてオフセット、すなわち、ボトムエンドバッファ２１２のオフセットまたはトップエンドバッファ２１０のオフセットが観察される。これにより、出力において微細コードに依存したオフセット（基本的には、コードに応じた、２つのバッファのオフセットの加重和）が発生する。すなわち、微細範囲は、両方のバッファオフセットの影響を受ける。次のコードステップにおいて粗コードの変更が必要となるようにコードが１だけ増加されるとき、微細コードは、例えば、トップバッファ２１０が正のオフセットを有し、ボトムバッファ２１２が負のオフセットを有する場合（または、一般に、オフセット差がＤＡＣステップよりも大きい場合）、非単調性を引き起こす可能性がある最も低いものにリセットされる。図２のＤＡＣでは、これは、トップバッファ２１０を常にトップ粗タップ用に使用し、ボトムバッファ２１２を常にトップ粗タップ用に使用することによって回避される（いわゆる「リープフロギング（ｌｅａｐ－ｆｒｏｇｇｉｎｇ）」タップ選択をもたらす）。

【0008】

多数のＤＡＣを必要とする適用例があるが、そのような構造は、ＤＡＣのクラスターと称することができる。

【0009】

最新の粗－微細抵抗アーキテクチャにより実施されたＤＡＣのクラスターは、共有の粗ステップの恩恵を受けることができ、面積および消費電力の大幅な節減につながる。一方、各微細段は、ローディング効果を除去するための２つの独立した電圧バッファまたは回路と、粗い電圧選択のための２つの独立したスイッチツリーとを必要とする。

【0010】

一例として、１０個のＤＡＣのクラスターは、２０個の電圧バッファ、２０個の粗スイッチツリー、および１０個の微細スイッチツリーを必要とする。高分解能ストリング（＞８ビット）に対する実装面積がスイッチ領域に漸近的に占められると想定すると、この回路はスイッチ領域によって制限され、電圧バッファの大きなアレイを含むこととなり、面積および電力消費に大きく寄与する。

【0011】

本開示の一態様によれば、その第１端部と第２端部との間に複数の抵抗器を有する第１抵抗器ストリングと、それぞれが第１抵抗器ストリングに連結された複数のデジタル－アナログ電圧変換器段とを備えるデジタル－アナログ電圧変換器が提供される。複数のデジタル－アナログ電圧変換器段は、それぞれ、電圧バッファと、第１抵抗器ストリングに結合され、デジタル－アナログ電圧変換器のデジタル入力の第１サブワードの受信に応じて、電圧バッファへの入力を供給するように構成された第１スイッチング段と、１つ以上の抵抗器を有し、第１端部が電流源に結合され、第２端部が電圧バッファの出力に結合された第２抵抗器ストリングと、第２抵抗器ストリングに結合され、デジタル－アナログ電圧変換器のデジタル入力の第２サブワードの受信に応じて、デジタル－アナログ電圧変換器段の出力としてのアナログ電圧を供給するように構成された第２スイッチング段とを有する。

【0012】

単一の粗スイッチツリー（第１スイッチング段）および単一の電圧バッファを有することにより、本開示の実施形態では、アクティブ領域がより少なくなり、サイズの面でより有利となる（特に、ＤＡＣのクラスターを考慮した場合）。さらに、本開示の実施形態では、ＤＡＣの複雑さおよび電力消費は、有利に低減される。

【0013】

さらに、粗ストリング出力を選択するために必要となるのは１つのバッファおよび１つのスイッチツリー（第１スイッチング段）であるため、技術水準と比較して漸近的に１ビットの分解能の優位性が得られる。領域がスイッチによって制限される場合、同じ面積に２倍のスイッチを収めることができ、同じ漸近条件ではさらに１ビットの解像度になる。

【0014】

単一電圧バッファを有することにより、回路ノイズの低減が達成される。

【0015】

さらに、本開示の実施形態では、電圧バッファに関連するバッファオフセットは、非単調性をＤＡＣにもたらさない。図２のＤＡＣとは対照的に、本開示の実施形態では、上側のオフセットが除去され、微細範囲が、正確に設計可能な電流源によって規定される。したがって、これがコードに依存しない限り、単一電圧バッファに対応した一定のオフセットが観測される。

【0016】

いくつかの実装態様において、デジタル－アナログ電圧変換器は、第１抵抗器ストリングに結合され、入力電圧によって制御される第１トランスコンダクタを備え、電流源は第２トランスコンダクタであり、第２トランスコンダクタは、第１トランスコンダクタが、第２トランスコンダクタによって第２抵抗器ストリングに送出される電流に比例する電流を第１抵抗器ストリングに送出するように、入力電圧によって制御される。より一般的には、第１電流源装置によって送出される電流と第２電流源装置によって送出される電流との間の比は、一定であってもよい。

【0017】

電流源（第１トランスコンダクタおよび第２トランスコンダクタ）を整合させる際、第２抵抗器ストリングの微細範囲を第１抵抗器ストリングの粗タップに整合させることが望ましい。これにより、デジタル－アナログ電圧変換器のステップは、厳密に制御され、予測可能となる。そうでない場合、ＤＡＣ特性に非単調性が生じる可能性がある。

【0018】

いくつかの実装態様において、第１トランスコンダクタによって送出される電流と第２トランスコンダクタによって送出される電流とは同じである。

【0019】

いくつかの実装態様において、第１トランスコンダクタは、ｐ型トランジスタを備え、第２トランスコンダクタは、ｐ型トランジスタを備える。これらの実装形態において、第１トランスコンダクタのゲート端子は、入力電圧を受信するように配置され、第１トランスコンダクタのドレイン端子は、第１抵抗器ストリングの第１端部に結合され、第２トランスコンダクタのゲート端子は、入力電圧を受信するように配置され、第２トランスコンダクタのドレイン端子は、第２抵抗器ストリングの第１端部に結合されてもよい。デジタル－アナログ電圧変換器は、電圧増幅器および第１トランスコンダクタ有する第１基準電圧バッファを備えてもよく、電圧増幅器は、入力として第１基準電圧を受信するように配置されてもよく、電圧増幅器の出力端子は、第１トランスコンダクタのゲート端子に結合されて入力電圧を第１トランスコンダクタに供給してもよい。デジタル－アナログ電圧変換器は、第２基準電圧を入力として受信するように構成された第２基準電圧バッファを備えてもよく、第２基準電圧バッファの出力端子は、第１抵抗器ストリングの第２端部に結合されてもよい。

【0020】

他の実装形態において、第１トランスコンダクタがｎ型トランジスタ（３１３ａ）を備え、第２トランスコンダクタがｎ型トランジスタ（３１３ｂ）を備えてもよい。これらの実装形態において、第１トランスコンダクタのゲート端子は、入力電圧を受信するように配置され、第１トランスコンダクタのドレイン端子は、第１抵抗器ストリングの第２端部に結合され、第２トランスコンダクタのゲート端子は、入力電圧を受信するように配置され、第２トランスコンダクタのドレイン端子は、第２抵抗器ストリングの第１端部に結合されてもよい。デジタル－アナログ電圧変換器は、入力電圧を入力として受信するように配置された第１基準電圧バッファを備えてもよく、第１基準電圧バッファの出力端子は、第１抵抗器ストリングの第１端部に結合されていてもよい。デジタル－アナログ電圧変換器は、電圧増幅器および第１トランスコンダクタ有する第２基準電圧バッファを備えていてもよく、電圧増幅器は、第２基準電圧を入力として受信するように配置され、電圧増幅器の出力端子は、第１トランスコンダクタのゲート端子に結合されていてもよい。

【0021】

いくつかの実装態様において、電流源は、入力電圧によって制御されず、固定電流を第２抵抗器ストリングに送出する。すなわち、電流源のマッチングおよびランダムなミスマッチの影響を最小限に抑えるための大型デバイスを利用しないため、デジタル－アナログ電圧変換器のサイズを最小限に抑えることができる。

【0022】

第１抵抗器ストリングは複数の第１電圧タップを備えていてもよく、第１スイッチング段は複数のスイッチを備え、第１スイッチング段の複数のスイッチはそれぞれ、電圧バッファへの入力として複数の電圧タップのうちの１つの電圧を供給するように制御可能である。

【0023】

第２抵抗器ストリングは、複数の第２電圧タップを備えてもよく、第２スイッチング段は複数のスイッチを備え、第２スイッチング段の複数のスイッチはそれぞれ、デジタル－アナログ電圧変換器段の出力として、複数の電圧タップの１つに電圧を供給するように制御可能である。

【0024】

第１スイッチング段および第２スイッチング段は、任意のベースまたは混合ベース（のツリーである態様）であってもよい。例えば、第１スイッチング段および第２スイッチング段はそれぞれ、２進数、４進数、８進数、４－２進数などでよい。本開示の実施形態は、第１スイッチング段および第２スイッチング段における特定のタイプのコーディングに限定されない。

【0025】

実装態様において、電圧バッファは、デジタル－アナログ電圧変換器段それぞれにおいて、唯一の電圧バッファである。

【0026】

本開示の別の態様によれば、光子感応領域を有し、光子感応領域への光子の入射に応じて電流信号を生成するように構成された光子検出器と、電流信号を受信し、電流信号に応じた電圧信号を供給するフロントエンド電子回路と、フロントエンド電子回路に接続され、電圧信号の大きさと複数の閾値との比較に応じてデジタル信号を生成するように構成されたエネルギー弁別器と、エネルギー弁別器に結合された上記デジタル－アナログ電圧変換器であって、各デジタル－アナログ電圧変換器段の出力は、複数の閾値のうちそれぞれの閾値を一つ供給するデジタル－アナログ電圧変換器と、を備える光子計数回路が提供される。

【0027】

本開示の別の態様によれば、医療診断用装置であって、上記光子計数回路を備え、医療診断用装置は、Ｘ線装置またはコンピュータ断層撮影スキャナとして構成される、医療診断用装置が提供される。

【0028】

これらの態様および他の態様は、以下に記載される実施形態から明らかになるであろう。本開示の範囲は、この概要によって限定されることも、記載された欠点のいずれかまたはすべてを必ずしも解決する実装形態に限定されることも意図されない。

【図面の簡単な説明】

【0029】

ここで、本開示のいくつかの実施形態を、あくまでも一例として、添付の図面を参照して説明する：

【図1】デジタル－アナログ電圧変換器を備える光子計数回路を示す。

【図2】既知のデジタル－アナログ電圧変換器回路を示す。

【図3a】本開示の一実施形態に係るデジタル－アナログ電圧変換器回路を示す。

【図3b】本開示の一実施形態に係るデジタル－アナログ電圧変換器回路を示す。

【図4】本開示の実施形態に係る、デジタル－アナログ電圧変換器において使用される第１および第２トランスコンダクタを示す。

【図5a】本開示の実施形態に係るデジタル－アナログ電圧変換器の第１スイッチング段および第２スイッチング段において採用され得るスイッチツリーアーキテクチャの一例を示す。

【図5b】本開示の実施形態に係るデジタル－アナログ電圧変換器の第１スイッチング段および第２スイッチング段において採用され得るスイッチツリーアーキテクチャの一例を示す。

【図5c】本開示の実施形態に係るデジタル－アナログ電圧変換器の第１スイッチング段および第２スイッチング段において採用され得るスイッチツリーアーキテクチャの一例を示す。

【図6a】複数のデジタル－アナログ電圧変換器段を備えるデジタル－アナログ電圧変換器回路を示す。

【図6b】特定の態様に係る構成の複数のデジタル－アナログ電圧変換器段を備えるデジタル－アナログ電圧変換器回路を示す。

【図7】医療診断用装置の概略を示すブロック図である。

【発明を実施するための形態】

【0030】

以下、図面を参照して実施形態の詳細について説明する。

【0031】

図１は、デジタル－アナログ電圧変換器を有する光計数回路１００を示す。

【0032】

図１を参照すると、光子計数回路１００は、光子感応領域を有する光子検出器１０２を備える。光子検出器１０２は、光子感応領域への光子の入射に応じて電流信号Ｉ_{ｐｕｌｓｅ}を生成するように構成される。光子計数回路１００は、光子検出器１０２から電流信号Ｉ_{ｐｕｌｓｅ}を受信し、電流信号に応じて電圧信号Ｖ_{ｐｕｌｓｅ}を供給するフロントエンド回路段１０４を備える。フロントエンド回路段１０４は電荷感応増幅器を備えてもよい。電荷感応増幅器の反転入力は、電流信号Ｉ_ｄｅｔを受信してもよい。帰還コンデンサを、電荷感応増幅器の反転入力と電荷感応増幅器の出力との間に接続してもよい。帰還抵抗を、電荷感応増幅器の反転入力と電荷感応増幅器の出力との間に接続してもよい。フロントエンド回路段１０４は、電荷感応増幅器の出力を受信し、フロントエンド回路段１０４によって出力される電圧信号Ｖ_{ｐｕｌｓｅ}がベル型パルスを生成するように電圧信号Ｖ_{ｐｕｌｓｅ}を出力する整形増幅器段（図示せず）を備えてもよい。

【0033】

光子計数回路１００は、フロントエンド回路段１０４に接続されたエネルギー弁別器１１２を備える。具体的には、フロントエンド回路段１０４は、エネルギー弁別器１１２に電圧信号Ｖ_{ｐｕｌｓｅ}を供給する。

【0034】

エネルギー弁別器１１２は、少なくとも１つの閾値Ｖｔｈ１、．．．、Ｖｔｈｎにより、電圧信号Ｖ_{ｐｕｌｓｅ}の大きさに応じて、デジタル信号を生成するように構成される。特に、エネルギー弁別器１１２は、異なる閾値Ｖｔｈ１、．．．、ＶｔｈＮ－１、ＶｔｈＮを有する数個の比較器１１４を備えてもよい。次に、比較器１１４の出力信号は、カウンタ１１６によって個別にカウントされる。ただし、エネルギー弁別器１１２は任意の数の比較器（それぞれ対応するカウンタを備える）を備えてもよい。

【0035】

図１に示されるように、光子計数回路１００は、エネルギー弁別器１１２の比較器１１４の異なる閾値電圧Ｖｔｈ１、．．．、ＶｔｈＮ－１、ＶｔｈＮを供給するために用いられるデジタル－アナログ電圧変換器１１８を備える。

【0036】

光子計数回路１００は、様々な光子計数用途、特に低ノイズ強度測定や場合によってはスペクトル情報も必要とする用途に使用することができる。これには、医療用の画像、分光法、セキュリティスキャナ、コンピュータ断層撮影などが含まれる。

【0037】

本明細書に記載されているデジタル－アナログ電圧変換器は、図１に示される光子計数回路１００のデジタル－アナログ電圧変換器段１１８において使用することができるが、これに限定されるものではない。

【0038】

ここで、本開示の一実施形態に係るデジタル－アナログ電圧変換器回路３００を示す図３ａを参照する。

【0039】

図３ａに示されるデジタル－アナログ電圧変換器回路３００は、第１電圧増幅器３０２および第１トランスコンダクタ３１１ａを備える第１基準電圧バッファ３０１を備える。図３ａの例では、第１トランスコンダクタ３１１ａはｐ型トランジスタであるが、以下に詳述するように、これはあくまでも一例である。

【0040】

第１電圧増幅器３０２は、入力として第１基準電圧（Ｖｒｅｆｐ）を受信するように配置される。第１電圧増幅器３０２の出力端子は、ｐ型トランジスタ３１１ａのゲート端子に結合され、ｐ型トランジスタ３１１ａに入力電圧を供給する。第１基準電圧（Ｖｒｅｆｐ）は正電圧であってもよい。

【0041】

第１電圧増幅器３０２は、反転入力がｐ型トランジスタ３１１ａのドレイン端子に結合され、非反転入力で第１基準電圧（Ｖｒｅｆｐ）を受信するように配置されたオペアンプでもよい。

【0042】

ｐ型トランジスタ３１１ａのドレイン端子は、第１抵抗器ストリング３０６の第１端部に結合され、ｐ型トランジスタ３１１ａのソース端子は供給電圧に結合される。「抵抗器ストリング」という用語は、本明細書では、直列に接続された１つまたは複数の抵抗器を意味する。第１抵抗器ストリング３０６は、複数の抵抗器を備え、粗抵抗器ストリングとして動作する。ｐ型トランジスタ３１１ａは、第１抵抗器ストリング３０６に電流Ｉ_{ｃｏａｒｓｅ}を供給する。本明細書において抵抗器ストリングに関して用いられる「粗」および「微細」という用語は、抵抗器ストリングの各抵抗器にわたる電圧ステップまたは分解能を意味し、それらの抵抗値を指すものではない。

【0043】

上述のように、ｐ型トランジスタ３１１ａのゲート端子は、抵抗器ストリング３０６の第１端部の電圧と、抵抗器ストリング３０６に送出されるストリング電流Ｉ_{ｃｏａｒｓｅ}とを設定する調整ループを形成する第１電圧増幅器３０２の出力端子に接続される。抵抗器ストリング３０６の第１端部における電圧は、第１基準電圧（Ｖｒｅｆｐ）でなくてもよく、その近似値、または一般に、第１基準電圧（Ｖｒｅｆｐ）に依存する電圧であってもよい。

【0044】

図３ａに示されるデジタル－アナログ電圧変換器回路３００は、第２基準電圧バッファ３０３を備える。図３ａに示す第２基準電圧バッファ３０３は、第２電圧増幅器３０４を備える。第２電圧増幅器３０４は、入力として第２基準電圧（Ｖｒｅｆｎ）を受信するように配置される。第２基準電圧（Ｖｒｅｆｎ）は負電圧でもよい。第２電圧増幅器３０４の出力端子は、第１抵抗器ストリング３０６の第２端部（第１端とは反対側の端部）に結合される。抵抗器ストリング３０６の第２端部における電圧は、第２基準電圧（Ｖｒｅｆｎ）でなくてもよく、その近似値、または一般に、第２基準電圧（Ｖｒｅｆｎ）に依存する電圧であってもよい。第２電圧増幅器３０４は、反転入力が第１抵抗器ストリング３０６の第２端部でその出力に結合され、非反転入力で第２基準電圧（Ｖｒｅｆｎ）を受信するように配置されたオペアンプでもよい。すなわち、第２基準電圧バッファ３０３は帰還ループを備えてもよい。ただし、図３ａに示す第２基準電圧バッファ３０３はあくまでも一例であり、図３ａに示すものとは異なるように構成されてもよい。

【0045】

第２基準電圧（Ｖｒｅｆｎ）は、第１抵抗器ストリング３０６に電位差が生じるように、第１基準電圧（Ｖｒｅｆｐ）よりも低い。第１抵抗器ストリング３０６内の複数の抵抗器は、その電位差が等しいステップで第１抵抗器ストリング３０６において分割されるように、等しい抵抗値とすることができる。しかし、これは必須ではなく、第１抵抗器ストリング３０６内の複数の抵抗器は、その電位差が非直線ステップで第１抵抗器ストリング３０６において分割されるように、同じ抵抗値を有していなくてもよい。

【0046】

図３ａに示すデジタル－アナログ電圧変換器回路３００の変形例では、いくつかの実装態様において、第１電圧増幅器３０２は設けられず、ｐ型トランジスタ３１１ａのゲート端子は第１基準電圧（Ｖｒｅｆｐ）を直接受信する。同様に、第２電圧増幅器３０４は設けられなくてもよく、第１抵抗器ストリング３０６の第２端部は第２基準電圧（Ｖｒｅｆｎ）を直接受信してもよい。

【0047】

図３ａに示されるように、デジタル－アナログ電圧変換器回路３００は、１つ以上のデジタル－アナログ電圧変換器段３０５を備える。

【0048】

各デジタル－アナログ電圧変換器段３０５は、第１抵抗器ストリング３０６に結合される第１スイッチング段（粗スイッチツリー）３０８を備える。特に、第１抵抗器ストリング３０６は、複数の電圧タップ（第１スイッチング段３０８によって到達可能な接点）を備え、第１スイッチング段３０８は、複数のスイッチを備える。第１スイッチング段３０８の複数のスイッチはそれぞれ、第１抵抗器ストリング３０６の電圧タップのうちの１つに接続するように制御可能である。

【0049】

第１抵抗器ストリング３０６は、第１抵抗器ストリング３０６の第１端に電圧タップを備え、この電圧タップは、ｐ型トランジスタ３１１ａのドレイン端子に結合される。また、第１抵抗器ストリング３０６は、第１抵抗器ストリング３０６内の抵抗器間に電圧タップを備える。また、第１抵抗器ストリング３０６は、第１抵抗器ストリング３０６の第２端部に電圧タップを備え、この電圧タップは、第２電圧増幅器３０４の出力に結合される。

【0050】

第１スイッチング段３０８は、デジタル－アナログ電圧変換器のデジタル入力の第１サブワードの受信に応じて、電圧バッファ３１２に入力を供給するように構成される。特に、第１スイッチング段３０８は、デジタル入力の第１サブワードの受信に応じて、そのスイッチのうちの１つまたは複数を閉じ、第１抵抗器ストリング３０６の対応する電圧タップで電圧を電圧バッファ３１２の入力に供給するように構成される。

【0051】

第１サブワードは、アナログ電圧に変換されるデジタル入力の最上位ビットに対応する。たとえば、８ビットデジタル入力および３２レベルを有する第１スイッチング段３０８の場合、第１サブワードは、長さが５ビットである（ｂ７～ｂ３。ｂ７は、８ビットデジタル入力の最上位ビット）。

【0052】

電圧バッファ３１２は、反転入力がその出力に結合され、非反転入力で第１スイッチング段３０８からの入力電圧を受信するように配置されたオペアンプであってもよい。

【0053】

各デジタル－アナログ電圧変換器段３０５は、第２抵抗器ストリング３１４に電流Ｉ_ｆｉｎｅを供給する電流源３１１ｂを備える。電流源３１１ｂは、第２トランスコンダクタまたは固定電流源（制御されない）であってもよい。

【0054】

電流源３１１ｂが固定電流源である実施形態では、第１トランスコンダクタ３１１ａは不要である（第１抵抗器ストリング３０６は、バッファされ得る第１基準電圧および第２基準電圧に直接接続される）。すなわち、第１抵抗器ストリング３０６の第１端部は、第１基準電圧（Ｖｒｅｆｐ）または電圧増幅器３０２を備える第１基準電圧バッファ３０１の出力に直接結合され、第１抵抗器ストリング３０６の第２端部は、第２基準電圧（Ｖｒｅｆｎ）または電圧増幅器３０４を備える第２基準電圧バッファ３０３の出力に結合される。電流源３１１ｂが固定電流源である実施形態では、電流源３１１ｂは、第１電圧増幅器３０２の出力端子によって供給される入力電圧によって制御されず、固定電流を第２抵抗器ストリング３１４に送出する。

【0055】

図３ａは、第１電圧増幅器３０２の出力端子によって供給される入力電圧によって制御される、第２トランスコンダクタとしての電流源３１１ｂを示す。つまり、図３ａに示すデジタル－アナログ電圧変換器回路３００は、整合電流源のペア３１０を備える。特に、第２トランスコンダクタ３１１ｂによって第２抵抗器ストリング３１４に送出される電流Ｉ_ｆｉｎｅは、第１トランスコンダクタ３１１ａによって第１抵抗器ストリング３０６に送出される電流Ｉ_{ｃｏａｒｓｅ}に比例してもよい。いくつかの実装態様において、電流Ｉ_ｆｉｎｅは電流Ｉ_{ｃｏａｒｓｅ}と同じである。

【0056】

図３ａの例では、第２トランスコンダクタ３１１ｂはｐ型トランジスタであるが、以下に詳述するように、これはあくまでも一例である。第１電圧増幅器３０２の出力端子は、ｐ型トランジスタ３１１ｂのゲート端子に結合され、ｐ型トランジスタ３１１ｂに入力電圧を供給する。

【0057】

ｐ型トランジスタ３１１ｂのドレイン端子は第２抵抗器ストリング３１４の第１端に結合され、ｐ型トランジスタ３１１ｂのソース端子は電源電圧に結合される。第２抵抗器ストリング３１４は、１つまたは複数の抵抗器を備え、微細な抵抗器ストリングとして動作する。電圧バッファ３１２の出力端子は、第２抵抗器ストリング３１４の第２端部（第１端部とは反対側の端部）に結合される。

【0058】

第２抵抗器ストリング３１４が複数の抵抗器を備える実装態様では、第２抵抗器ストリング３１４内の複数の抵抗器は、その電位差が等しいステップで第２抵抗器ストリング３１４において分割されるように、等しい抵抗値とすることができる。しかし、これは必須ではなく、第２抵抗器ストリング３１４内の複数の抵抗器は、その電位差が非直線ステップで第２抵抗器ストリング３１４において分割されるように、同じ抵抗値を有していなくてもよい。

【0059】

各デジタル－アナログ電圧変換器段３０５は、第２抵抗器ストリング３１４に結合された第２スイッチング段（微細スイッチツリー）３１６を備える。特に、第２抵抗器ストリング３１４は、複数の電圧タップ（第２スイッチング段３１６によって到達可能な接点）を備え、第２スイッチング段３１６は、複数のスイッチを備える。第１スイッチング段３０８の複数のスイッチはそれぞれ、第２抵抗器ストリング３１４の電圧タップのうちの１つに接続するように制御可能である。

【0060】

第２抵抗器ストリング３１４は、第２抵抗器ストリング３１４の第１端部に電圧タップを備え、この電圧タップは、ｐ型トランジスタ３１１ａのドレイン端子に結合される。また、第２抵抗器ストリング３１４は第２抵抗器ストリング３１４の第２端部に電圧タップを備え、この電圧タップは、電圧バッファ３１２の出力に結合される。

【0061】

第２抵抗器ストリング３１４が複数の抵抗器を備える場合、第２抵抗器ストリング３１４も、第２抵抗器ストリング３１４内の抵抗器間に電圧タップを備える。

【0062】

第２スイッチング段３１６は、デジタル－アナログ電圧変換器のデジタル入力の第２サブワードの受信に応じて、デジタル－アナログ電圧変換器段３０５のアナログ出力電圧Ｖ_ｏｕｔを供給するように構成される。特に、デジタル入力の第２サブワードの受信に応じて、第２スイッチング段３１６は、そのスイッチのうちの１つまたは複数を閉じ、デジタル－アナログ電圧変換器段３０５のアナログ出力電圧Ｖ_ｏｕｔとして、第２抵抗器ストリング３１４の対応する電圧タップにおける電圧を供給するように構成される。

【0063】

第２サブワードは、アナログ電圧に変換されるデジタル入力の最下位ビットに対応する。例えば、８ビットデジタル入力および８レベルを有する第２スイッチング段３１６の場合、第２サブワードは、長さが３ビットである（ｂ２～ｂ０。ｂ０は、８ビットデジタル入力の最下位ビット）。

【0064】

図２に示された既知のＤＡＣ２００とは対照的に、デジタル－アナログ電圧変換器回路３００では、各デジタル－アナログ電圧変換器段３０５は、単一の第１スイッチング段（粗スイッチツリー）３０８および単一の電圧バッファ３１２のみを必要とする。

【0065】

上述の実施形態に関して、Ｎ個の抵抗器を備える粗抵抗器ストリング３０６と、Ｋ個の抵抗器（Ｋ＋１個の電圧タップ）を備える微細抵抗器ストリング３１４とを想定した場合、デジタル－アナログ電圧変換器段３０５の出力、すなわちＶ_ｏｕｔは、Ｖ_{ｃｏａｒｓｅ}＋Ｖ_ｆｉｎｅで与えられる。すべての電圧タップが等間隔に配置されている場合、このシステムの制約は次のように定義され得る：

【数1】

微細範囲が粗ステップに収まるためには、

【数2】

たとえば、Ｋ＝７でＲｆｉｎｅ＝Ｒｃｏａｒｓｅ／８の場合、微細範囲は粗ステップに収まる。

【0066】

ＲｃｏａｒｓｅとＲｆｉｎｅは、マッチングのために、同じ単位要素を用いて実現することができる。Ｉ_{ｃｏａｒｓｅ}とＩ_ｆｉｎｅはマッチングされるが、等価性が保たれる限り、両者間のスケーリング係数は予測できる。

【0067】

デジタル－アナログ電圧変換器回路３００は、「グローバルＤＡＣ」と考えることができるが、これは、デジタル－アナログ電圧変換器回路３００は、別のＤＡＣ（各デジタル－アナログ電圧変換器段３０５）を備えるためである。ミスマッチ（装置がランダムな分布のパラメータを有することにより、生産時に発生し得るミスマッチ）が存在する場合、粗ストリングユニット３０６は、それぞれの積分非直線性（ＩＮＬ）仕様を満たすために、グローバルＤＡＣまたはｌｏｇ２（ＮＫ）ビットの同じマッチングを必要とする。ここでは、デジタル－アナログ電圧変換器回路３００をＮとＫの２つサブステップで分解するので、グローバルＤＡＣは、Ｎ＊Ｋステップを有する。

【0068】

微細ストリングマッチングは、グローバルＤＡＣ微分非直線性（ＤＮＬ）および微細レンジゲイン誤差を満たすために必要であり、その結果、微細フルスケールから後続の粗ステップへの遷移でＤＮＬ誤差が生じる。（後続のコードが選択されたときにグローバルＤＡＣによって生成される）各段差のステップは、規準値から、例えば０．５以上逸脱すべきではない（上記０．５は、特定のＤＮＬが必要とされる場合にしばしば使用されるが、この特定の値はあくまでも一例である）。これが当てはまらない場合、符号の欠落または非単調性さえも引き起こし得る。粗い遷移と細かい遷移があるので、各段差の一部のステップは、粗い遷移に起因する特別なものである。この場合、その遷移で再び欠落コードや非単調性を生じさせないよう、微細ＤＡＣ範囲は正確でなければならない。

【0069】

この最悪の場合、ＤＮＬ遷移がＬＳＢの半分以内であるためには、以下の適用が必要となる：

【数3】

【数4】

で、微細ストリングと電流が不一致の場合：

【数5】

【数6】

【数7】

【数8】

の場合：

【数9】

【0070】

一例として、微細ユニットが１６個の並列の粗ユニットからなる場合、微細ストリングのミスマッチは、実際上非優勢であり、ストリング間の許容相対電流のミスマッチは、

【数10】

となる。

【0071】

上記では、第１トランスコンダクタ３１１ａおよび第２トランスコンダクタ３１１ｂをｐ型トランジスタとしたが、これはあくまでも一例である。図３ｂに示すデジタル－アナログ電圧変換器回路３００の例では、第１トランスコンダクタ３１１ａおよび第２トランスコンダクタ３１１ｂはｎ型トランジスタである。

【0072】

図３ｂに示されるように、第１基準電圧バッファ３０１は、（トランスコンダクタを有さない）第１電圧増幅器３０２を備える。第１電圧増幅器３０２は、入力として第１基準電圧（Ｖｒｅｆｐ）を受信するように配置される。第１電圧増幅器３０２の出力端子は、第１抵抗器ストリング３０６の第１端に結合される。第１電圧増幅器３０２は、反転入力が第１抵抗器ストリング３０６の第１端部でその出力に結合され、非反転入力で第２基準電圧（Ｖｒｅｆｎ）を受信するように配置されたオペアンプであってもよい。すなわち、第１基準電圧バッファ３０１は帰還ループを備えてもよい。ただし、図３ｂに示された第１基準電圧バッファ３０１はあくまでも一例であり、図３ｂに示されたものとは異なるように構成されてもよい。

【0073】

図３ｂに示されるように、第２基準電圧バッファ３０３は、第２電圧増幅器３０４と、ｎ型トランジスタの態様の第１トランスコンダクタ３１３ａとを備える。第２電圧増幅器３０４は、入力として第２基準電圧（Ｖｒｅｆｎ）を受信するように配置される。第２電圧増幅器３０４の出力端子は、ｎ型トランジスタ３１３ａのゲート端子に結合され、ｎ型トランジスタ３１３ａに入力電圧を供給する。ｎ型トランジスタ３１３ａのソース端子は接地に結合され、ｎ型トランジスタ３１３ａのドレイン端子は第１抵抗器ストリング３０６の第２端部（第１端部とは反対側の端部）に結合される。

【0074】

図３ｂは、第２電圧増幅器３０４の出力端子によって供給される入力電圧によって制御される、ｎ型トランジスタの態様の第２トランスコンダクタとしての電流源３１３ｂを示す。特に、第２電圧増幅器３０４の出力端子は、ｎ型トランジスタ３１３ｂのゲート端子に結合され、ｎ型トランジスタ３１３ｂに入力電圧を供給する。ｎ型トランジスタ３１３ｂのソース端子は接地に結合され、ｎ型トランジスタ３１３ｂのドレイン端子は第２抵抗器ストリング３１４の第１端部に結合される。図３ａと同様に、図３ｂの例では、電圧バッファ３１２の出力端子は、（第１端とは反対側の端である）第２抵抗器ストリング３１４の第２端部に結合される。

【0075】

図３ｂに示すデジタル－アナログ電圧変換器回路３００の変形例では、いくつかの実装態様において、第２電圧増幅器３０４は設けられず、ｎ型トランジスタ３１３ａのゲート端子は第２基準電圧（Ｖｒｅｆｎ）を直接受信する。同様に、第１電圧増幅器３０２は設けられなくてもよく、第１抵抗器ストリング３０６の第１端部は直接第１基準電圧（Ｖｒｅｆｐ）を受ける。

【0076】

また、電流源３１３ｂは、固定電流源（非制御）であってもよい。電流源３１１ｂが固定電流源である実施形態では、第１トランスコンダクタ３１３ａは不要である（第１抵抗器ストリング３０６は、バッファされ得る、第１基準電圧および第２基準電圧に直接接続される）。電流源３１３ｂが固定電流源である実施形態では、電流源３１３ｂは、第２電圧増幅器３０４の出力端子によって供給される入力電圧によって制御されず、固定電流を第２抵抗器ストリング３１４に送出する。

【0077】

図３ａと図３ｂとから分かるように、本開示の実施形態では、単一の電圧タップからの外挿は、１つの電圧バッファ（電圧バッファ３１２）と１つのスイッチツリー（第１スイッチング段３０８）のみを必要とし、図２に示される既知のＤＡＣと比較して回路面積を大幅に節約する。

【0078】

図４は、図３ａまたは図３ｂに示すデジタル－アナログ電圧変換器回路３００で使用できる整合トランスコンダクタ４０２ａ、４０２ｂのペア４１０の概略図である。上記では、整合トランスコンダクタ４０２ａ、４０２ｂをｐ型またはｎ型トランジスタのいずれかであると説明したが、本実施形態は、トランスコンダクタ４０２ａ、４０２ｂの他の態様、すなわち、電流源として動作し、ここで説明する関係を有する粗（Ｉ_{ｃｏａｒｓｅ}）ストリング電流および微細（Ｉ_ｆｉｎｅ）ストリング電流を送出するように構成されたトランスコンダクタ４０２ａ、４０２ｂも包含する。図４に示されるように、第１トランスコンダクタ４０２ａと第２トランスコンダクタ４０２ａは、同じ入力電圧によって制御される。

【0079】

すべての実施形態において、スイッチツリー（すなわち、第１スイッチング段３０８および第２スイッチング段３１６）を制御するために、デジタルコードが使用される。任意の符号化においてデジタルワードが与えられると、最下位サブセットは、微細スイッチツリーを復号するために使用され（第２スイッチング段３１６）、最上位サブセットは、粗スイッチツリーを復号するために使用される（第１スイッチング段３０８）。

【0080】

第１スイッチング段３０８および第２スイッチング段３１６は、任意のベースまたは混合ベースの（ツリーとして実装される）ことができる。図５は、第２スイッチング段３１６が８レベルを有し、３ビットのデジタル－アナログ電圧変換器回路３００のデジタル入力の最下位サブワードを受信する単純化した場合の例を示す。ただし、図５ａ－ｃに示すレベルの数は、あくまでも一例である。さらに、これらの例は、第１スイッチング段３０８にも適用可能である。

【0081】

図５ａは、バイナリスイッチツリーである第２スイッチング段３１６の一例を示す。図５ｂは、４進－２進スイッチツリーである第２スイッチング段３１６の一例を示す。図５ｃは、８進スイッチツリーである第２スイッチング段３１６の一例を示す。

【0082】

図６ａは、複数のデジタル－アナログ電圧変換器段３０５ａ－ｅを備え、各デジタル－アナログ電圧変換器段３０５ａ－ｅが、特定のデジタル－アナログ電圧変換器段３０５ａの第１スイッチング段３０８および第２スイッチング段３１６に供給されるデジタル入力に応じて、アナログ出力電圧Ｖｔｈを供給する、デジタル－アナログ電圧変換器回路３００を示している。

【0083】

明らかなように、デジタル－アナログ電圧変換器段３０５ａ～ｅはそれぞれ、同じ第１トランスコンダクタ４０２ａおよび同じ第１抵抗器ストリング３０６に結合される。換言すれば、第一のトランスコンダクタ４０２ａおよび第一の抵抗器ストリング３０６は、デジタル－アナログ電圧変換器段３０５ａ－ｅの各々に共通である。

【0084】

図６ａは、整合トランスコンダクタ４０２ａ、４０２ｂのペア４１０の実装形態の一例（これにより、第２トランスコンダクタ４０２ｂによって送出される電流Ｉ_ｆｉｎｅが、第１トランスコンダクタ４０２ａによって送出される電流Ｉ_{ｃｏａｒｓｅ}に比例する）を示す。

【0085】

図６ｂは、整合トランスコンダクタ４０２ａ、４０２ｂがｐ型トランジスタである図６ａに対応する、デジタル－アナログ電圧変換器回路３００を示す。

【0086】

また、本開示の実施形態は、整合トランスコンダクタ４０２ａ、４０２ｂとしてｎ型トランジスタを利用する複数のデジタル－アナログ電圧変換器段を備えるデジタル－アナログ電圧変換器回路３００も包含する。

【0087】

ただし、図６ａおよび図６ｂに示すデジタル－アナログ電圧変換器回路３００は、エネルギー弁別器１１２の比較器１１４の異なる閾値電圧Ｖｔｈ１、．．．、ＶｔｈＮ－１、ＶｔｈＮを供給するように、図１に示す光子計数回路１００のデジタル－アナログ電圧変換器段１１８に採用され得る。

【0088】

図６ａおよび図６ｂの例では、上述のように一対の整合トランスコンダクタが使用されているが、第２トランスコンダクタは固定電流源であってもよい。

【0089】

ただし、図６ａおよび図６ｂに示すデジタル－アナログ電圧変換器段３０５ａ－ｅの数は、あくまでも一例である。

【0090】

図６ａおよび図６ｂから明らかなように、本開示の実施形態は、図２に示される既知のＤＡＣと比較して、回路面積および電力消費に関して良好なスケールとなる。図７は、本明細書に記載される実施形態に係るデジタル－アナログ電圧変換器回路３００を備える光子計数回路１００が、医療診断用装置７００内に設けられる応用例を示す。装置７００は、例えば、Ｘ線装置またはコンピュータ断層撮影スキャナとして構成されてもよい。

【0091】

以上、本開示を、上述の好ましい実施形態に関して説明したが、これらの実施形態はあくまでも一例であり、特許請求の範囲はこれらの実施形態に限定されないことを理解されたい。当業者は、添付の特許請求の範囲内にあると考えられる開示を考慮して、修正および代替を行うことができるであろう。本明細書に開示または例示される各特徴は、単独で、または本明細書に開示または例示される任意の他の特徴との任意の適切な組み合わせで、任意の実施形態に組み込まれ得る。

【符号の説明】

【0092】

１００ 光子計数回路
１０２ 光子検出器
１０４ フロントエンド回路段
１１２ エネルギー弁別器
１１４ 比較器
１１６ カウンタ
１１８ デジタル－アナログ電圧変換器
２００ 既知のデジタル－アナログ電圧変換器
２０８ａ，ｂ 粗スイッチツリー
２１０ 電圧バッファ
２１２ 電圧バッファ
３００ デジタル－アナログ電圧変換器回路
３０１ 第１基準電圧バッファ
３０２ 第１電圧増幅器
３０３ 第２基準電圧バッファ
３０４ 第２電圧増幅器
３０５ デジタル－アナログ電圧変換器段
３０６ 第１抵抗器ストリング
３０８ 第１スイッチング段
３１０ 整合電流源のペア
３１１ａ ｐ型トランジスタ
３１１ｂ ｐ型トランジスタ
３１２ 電圧バッファ
３１３ａ ｎ型トランジスタ
３１３ｂ ｎ型トランジスタ
３１４ 第２抵抗器ストリング
３１６ 第２スイッチング段
４０２ａ 第１トランスコンダクタ
４０２ｂ 第２トランスコンダクタ
４１０ 整合トランスコンダクタのペア
７００ 装置

【図1】

【図2】

【図3a】

【図3b】

【図4】

【図5a】

【図5b】

【図5c】

【図6a】

【図6b】

【図7】

【手続補正書】

【提出日】2023-11-10

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

デジタル－アナログ電圧変換器（３００）であって、
その第１端部と第２端部との間に複数の抵抗器を有する第１抵抗器ストリング（３０６）と、
それぞれが前記第１抵抗器ストリングに連結された複数のデジタル－アナログ電圧変換器段（３０５）と、を備え、
複数のデジタル－アナログ電圧変換器段（３０５）は、それぞれ、
電圧バッファ（３１２）と、
前記第１抵抗器ストリングに結合され、前記デジタル－アナログ電圧変換器のデジタル入力の第１サブワードの受信に応じて、前記電圧バッファへの入力を供給するように構成された第１スイッチング段（３０８）と、
１つ以上の抵抗器を有し、第１端部が電流源（３１１ｂ、３１３ｂ、４０２ｂ）に結合され、第２端部が電圧バッファ（３１２）の出力に結合された第２抵抗器ストリング（３１４）と、
前記第２抵抗器ストリングに結合され、前記デジタル－アナログ電圧変換器のデジタル入力の第２サブワードの受信に応じて、前記デジタル－アナログ電圧変換器段の出力としてのアナログ電圧を供給するように構成された第２スイッチング段（３１６）と、を有する、
前記デジタル－アナログ電圧変換器。

【請求項2】

前記第１抵抗器ストリングに結合され、入力電圧によって制御される第１トランスコンダクタ（３１１ａ、３１３ａ、４０２ａ）を備え、
前記電流源は第２トランスコンダクタであり、前記第２トランスコンダクタは、前記第１トランスコンダクタが、前記第２トランスコンダクタによって前記第２抵抗器ストリングに送出される電流に比例する電流を前記第１抵抗器ストリングに送出するように、前記入力電圧によって制御される、
請求項１に記載のデジタル－アナログ電圧変換器。

【請求項3】

前記第１トランスコンダクタによって送出される電流と前記第２トランスコンダクタによって送出される電流とは同じである、
請求項２に記載のデジタル－アナログ電圧変換器。

【請求項4】

前記第１トランスコンダクタは、ｐ型トランジスタ（３１１ａ）を備え、
前記第２トランスコンダクタは、ｐ型トランジスタ（３１１ｂ）を備える、
請求項２に記載のデジタル－アナログ電圧変換器。

【請求項5】

前記第１トランスコンダクタのゲート端子は、前記入力電圧を受信するように配置され、前記第１トランスコンダクタのドレイン端子は、前記第１抵抗器ストリングの第１端部に結合され、
前記第２トランスコンダクタのゲート端子は、前記入力電圧を受信するように配置され、前記第２トランスコンダクタのドレイン端子は、前記第２抵抗器ストリングの第１端部に結合される、
請求項４に記載のデジタル－アナログ電圧変換器。

【請求項6】

電圧増幅器（３０２）および前記第１トランスコンダクタを有する第１基準電圧バッファ（３０１）を備え、前記電圧増幅器は、入力として第１基準電圧を受信するように配置され、前記電圧増幅器の出力端子は、前記第１トランスコンダクタのゲート端子に結合されて前記入力電圧を前記第１トランスコンダクタに供給する、
請求項５に記載のデジタル－アナログ電圧変換器。

【請求項7】

第２基準電圧を入力として受信するように構成された第２基準電圧バッファ（３０３）を備え、前記第２基準電圧バッファの出力端子は、前記第１抵抗器ストリングの第２端部に結合される、
請求項５に記載のデジタル－アナログ電圧変換器。

【請求項8】

前記第１トランスコンダクタがｎ型トランジスタ（３１３ａ）を備え、前記第２トランスコンダクタがｎ型トランジスタ（３１３ｂ）を備える、
請求項２に記載のデジタル－アナログ電圧変換器。

【請求項9】

前記第１トランスコンダクタのゲート端子は、前記入力電圧を受信するように配置され、前記第１トランスコンダクタのドレイン端子は、前記第１抵抗器ストリングの第２端部に結合され、
前記第２トランスコンダクタのゲート端子は、前記入力電圧を受信するように配置され、前記第２トランスコンダクタのドレイン端子は、前記第２抵抗器ストリングの第１端部に結合される、
請求項８に記載のデジタル－アナログ電圧変換器。

【請求項10】

前記入力電圧を入力として受信するように配置された第１基準電圧バッファ（３０１）を備え、前記第１基準電圧バッファの出力端子は、前記第１抵抗器ストリングの第１端部に結合される、
請求項９に記載のデジタル－アナログ電圧変換器。

【請求項11】

電圧増幅器（３０４）および前記第１トランスコンダクタを有する第２基準電圧バッファ（３０３）を備え、前記電圧増幅器は、第２基準電圧を入力として受信するように配置され、前記電圧増幅器の出力端子は、前記第１トランスコンダクタのゲート端子に結合される、
請求項９に記載のデジタル－アナログ電圧変換器。

【請求項12】

前記電流源は、入力電圧によって制御されず、固定電流を前記第２抵抗器ストリングに送出する、
請求項１に記載のデジタル－アナログ電圧変換器。

【請求項13】

前記第１抵抗器ストリングの第１端部は、第１基準電圧または電圧増幅器（３０２）を備える第１基準電圧バッファ（３０１）の出力に結合され、前記電圧増幅器は、前記第１基準電圧を入力として受信するように配置され、
前記第１抵抗器ストリングの第２端部は、第２基準電圧または電圧増幅器（３０４）を備える第２基準電圧バッファ（３０３）の出力に結合され、前記電圧増幅器は、前記第２基準電圧を入力として受信するように配置され、前記第２基準電圧は、前記第１基準電圧よりも低い、
請求項１２に記載のデジタル－アナログ電圧変換器。

【請求項14】

前記第１抵抗器ストリングは複数の第１電圧タップを備え、前記第１スイッチング段は複数のスイッチを備え、前記第１スイッチング段の前記複数のスイッチはそれぞれ、前記電圧バッファへの入力として前記複数の第１電圧タップのうちの１つの電圧を供給するように制御可能であり、
前記第２抵抗器ストリングは複数の第２電圧タップを備え、前記第２スイッチング段は複数のスイッチを備え、前記第２スイッチング段の前記複数のスイッチはそれぞれ、前記デジタル－アナログ電圧変換器段の出力として前記複数の第２電圧タップのうちの１つの電圧を供給するように制御可能である、
請求項１に記載のデジタル－アナログ電圧変換器。

【請求項15】

前記電圧バッファは、前記デジタル－アナログ電圧変換器段それぞれにおいて、唯一の電圧バッファである、
請求項１に記載のデジタル－アナログ電圧変換器。

【請求項16】

光子感応領域を有し、前記光子感応領域への光子の入射に応じて電流信号を生成するように構成された光子検出器（１０２）と、
前記電流信号を受信し、前記電流信号に応じた電圧信号を供給するフロントエンド電子回路（１０４）と、
前記フロントエンド電子回路（１０４）に接続され、前記電圧信号の大きさと複数の閾値との比較に応じてデジタル信号を生成するように構成されたエネルギー弁別器（１１２）と、
前記エネルギー弁別器に結合された請求項１に記載の前記デジタル－アナログ電圧変換器（３００）であって、各デジタル－アナログ電圧変換器段の出力は、前記複数の閾値のうちそれぞれの閾値を一つ供給する前記デジタル－アナログ電圧変換器（３００）と、を備える、
光子計数回路（１００）。

【請求項17】

医療診断用装置（７００）であって、請求項１６に記載の光子計数回路（１００）を備え、前記医療診断用装置は、Ｘ線装置またはコンピュータ断層撮影スキャナとして構成される、
前記医療診断用装置。

【国際調査報告】