IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ メイコム テクノロジー ソリューションズ ホールディングス,インコーポレイテッドの特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-04-04
(54)【発明の名称】高電圧デバイスのためのエッジ封入
(51)【国際特許分類】
   H01L 21/822 20060101AFI20240328BHJP
【FI】
H01L27/04 C
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023565226
(86)(22)【出願日】2022-04-21
(85)【翻訳文提出日】2023-12-20
(86)【国際出願番号】 US2022025673
(87)【国際公開番号】W WO2022226138
(87)【国際公開日】2022-10-27
(31)【優先権主張番号】63/178,060
(32)【優先日】2021-04-22
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】316013404
【氏名又は名称】メイコム テクノロジー ソリューションズ ホールディングス,インコーポレイテッド
【氏名又は名称原語表記】MACOM TECHNOLOGY SOLUTIONS HOLDINGS,INC.
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100132263
【弁理士】
【氏名又は名称】江間 晴彦
(74)【代理人】
【識別番号】100221501
【弁理士】
【氏名又は名称】式見 真行
(74)【代理人】
【識別番号】100197583
【弁理士】
【氏名又は名称】高岡 健
(72)【発明者】
【氏名】ボールズ,ティモシー
(72)【発明者】
【氏名】ホーグ,デイビッド
(72)【発明者】
【氏名】バエス,ルイス
(72)【発明者】
【氏名】バーター,マーガレット
(72)【発明者】
【氏名】ブローグル,ジェイムズ
【テーマコード(参考)】
5F038
【Fターム(参考)】
5F038AC05
5F038EZ14
5F038EZ15
5F038EZ20
(57)【要約】
半導体デバイス構造は、高い電界強度を有する誘電体材料で側壁を封入することによって不動態化された側壁を有するシリコン基板を含む。高電界強度の誘電体材料を使用してすべての側壁を封入すると、空気または真空中の電気経路が排除され、これらの高電界強度材料内に電界が閉じ込められ、封入されていないデバイスに比べて降伏電圧が増加し、デバイスがより大きなスタンドオフ電圧に耐えることが可能となる。ある場合には、この方法で側壁を封入すると、デバイスが500V以上の電圧に耐えることが可能となる。
【選択図】図1
【特許請求の範囲】
【請求項1】
シリコン基板、および
シリコン基板の側壁を封入し、半導体デバイス上のコンポーネント間における500ボルト以上のスタンドオフ電圧に耐えることを可能にする、高い電界強度を有する1つまたは複数の封入材
を備える、半導体デバイス。
【請求項2】
1つまたは複数の封入材が、熱酸化物、窒化ケイ素、ホウケイ酸ガラス、酸化アルミニウム(Al)、窒化アルミニウム(AlN)、酸化ハフニウム(HfO)、窒化ハフニウム(HfN)、酸化ランタン(La)、二酸化ケイ素(SiO)、二酸化チタン(TiO)、酸化亜鉛(ZnO)、酸化ジルコニウム(ZrO)、酸化スカンジウム(Sc)、三酸化ガリウム(Ga)、または高温ポリマーのうちの少なくとも1つを含む、請求項1に記載の半導体デバイス。
【請求項3】
半導体デバイスは、半導体デバイス上のコンポーネント間における1000ボルト以上のスタンドオフ電圧に耐えることができる、請求項1に記載の半導体デバイス。
【請求項4】
前記1つまたは複数の封入材が、前記側壁に堆積された窒化ケイ素の層と、前記窒化ケイ素の層に堆積されたホウケイ酸ガラスの層とを含む、請求項1に記載の半導体デバイス。
【請求項5】
前記1つまたは複数の封入材が、前記側壁に堆積された熱酸化物の層と、前記熱酸化物の層に堆積された窒化ケイ素の層と、前記窒化ケイ素の層に堆積されたホウケイ酸ガラスの層とを含む、請求項1に記載の半導体デバイス。
【請求項6】
前記1つまたは複数の封入材が、前記側壁に堆積された熱酸化物の層と、前記熱酸化物の層に堆積された窒化ケイ素の層と、前記窒化ケイ素の層に堆積された高温ポリマーの層とを含む、請求項1に記載の半導体デバイス。
【請求項7】
半導体デバイスは、ダイオード、トランジスタ、サイリスタ、キャパシタ、抵抗器、インダクタ、フィルタ、または高電子移動度トランジスタ(HEMT)デバイスのうちの少なくとも1つである、請求項1に記載の半導体デバイス。
【請求項8】
高い電界強度を有する1つまたは複数の材料で封入される側壁を含むシリコン基板を備え、
前記1つまたは複数の材料での前記側壁の封入は、シリコンデバイスが半導体デバイス上のコンポーネント間における少なくとも500ボルトの降伏電圧に耐えることを可能とする、半導体デバイス。
【請求項9】
前記1つまたは複数の材料が、熱酸化物、窒化ケイ素、ホウケイ酸ガラス、酸化アルミニウム(Al)、窒化アルミニウム(AlN)、酸化ハフニウム(HfO)、窒化ハフニウム(HfN)、酸化ランタン(La)、二酸化ケイ素(SiO)、二酸化チタン(TiO)、酸化亜鉛(ZnO)、酸化ジルコニウム(ZrO)、酸化スカンジウム(Sc)、三酸化ガリウム(Ga)、または高温ポリマーのうちの少なくとも1つを含み、および、
前記1つまたは複数の材料での前記側壁の封入が、半導体デバイスが半導体デバイス上のコンポーネント間における少なくとも1000ボルトの降伏電圧に耐えることを可能とする、請求項8に記載の半導体デバイス。
【請求項10】
前記1つまた複数の材料が、前記側壁に堆積された窒化ケイ素の層と、前記窒化ケイ素の層に堆積されたホウケイ酸ガラスの層とを含む、請求項8に記載の半導体デバイス。
【請求項11】
前記1つまたは複数の材料が、前記側壁に堆積された熱酸化物の層と、前記熱酸化物の層に堆積された窒化ケイ素の層と、前記窒化ケイ素の層に堆積されたホウケイ酸ガラスまたは高温ポリマーの層とを含む、請求項8に記載の半導体。
【請求項12】
半導体デバイスが形成されるウエハのシリコン基板内に、半導体デバイスの境界に高い電界強度を有する1つまたは複数の材料の垂直層の堆積工程と、
半導体デバイスを分離して、1つまたは複数の材料によって封入される側壁を有する個片化半導体デバイスを得る工程と
を含み、
前記1つまたは複数の材料による前記側壁の封入は、個片化半導体デバイスが個片化半導体デバイス上のコンポーネント間における500ボルト以上のスタンドオフ電圧に耐えることを可能とする、半導体デバイスを製造するための方法。
【請求項13】
前記堆積工程が、熱酸化物、窒化ケイ素、ホウケイ酸ガラス、酸化アルミニウム(Al)、窒化アルミニウム(AlN)、酸化ハフニウム(HfO)、窒化ハフニウム(HfN)、酸化ランタン(La)、二酸化ケイ素(SiO)、二酸化チタン(TiO)、酸化亜鉛(ZnO)、酸化ジルコニウム(ZrO)、酸化スカンジウム(Sc)、三酸化ガリウム(Ga)、または高温ポリマーのうちの少なくとも1つの垂直層を堆積することを含む、請求項12に記載の方法。
【請求項14】
前記個片化半導体デバイスが個片化半導体デバイス上のコンポーネント間における1000ボルト以上のスタンドオフ電圧に耐えることができる、請求項12に記載の方法。
【請求項15】
前記堆積工程が、
1)前記側壁に窒化ケイ素の層を堆積し、前記窒化ケイ素の層にホウケイ酸ガラスの層を堆積すること、
2)前記側壁に熱酸化物の層を堆積し、前記熱酸化物の層に窒化ケイ素の層を堆積し、前記窒化ケイ素の層にホウケイ酸ガラスの層を堆積すること、または
3)前記側壁上に熱酸化物の層を堆積し、前記熱酸化物の層に窒化ケイ素の層を堆積し、前記窒化ケイ素の層に高温ポリマーの層を堆積すること
の少なくとも1つを含む、請求項12に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、2021年4月22日に出願され、「高電圧デバイスのためのエッジ封入」と題された、米国仮特許出願第63/178060号に対して優先権を主張し、その全体が参照することにより本明細書に組み込まれる。
【0002】
本開示は、概して半導体デバイスに関する。
【背景技術】
【0003】
多くの半導体デバイスは、電気的絶縁を供するために使用される誘電体の電界強度と、対向する端子間の電気経路長の両方により、端子間の高スタンドオフ電圧バイアスに耐える能力が制限されている。電気経路長は、半導体デバイスが高いスタンドオフ電圧に耐えることを妨げる制限要因である。
【0004】
上述の説明は、単に現在の半導体設計の文脈上の概要を供することを意図としたものであり、網羅的であることを意図したものではない。
【発明の概要】
【0005】
以下に、本明細書で説明するいくつかの態様の基本的な理解を提供するために、簡略化した概要を提示する。この概要は、開示された主題の広範な概要ではない。これは、本開示のキー、重要な要素を特定したり、その範囲を説明したりすることを意図したものではない。その唯一の目的は、後で提示するより詳細な説明への前置きとして、いくつかの概念を簡略化した形式で示すことである。
【0006】
1つまたは複数の実施形態では、
シリコン基板、および
シリコン基板の側壁を封入し、半導体デバイス上のコンポーネント間における500ボルト以上のスタンドオフ電圧に耐えることを可能にする、高い電界強度を有する1つまたは複数の封入材
を備える、半導体デバイスが提供される。
【0007】
1つまたは複数の実施形態は、
高い電界強度を有する1つまたは複数の材料で封入される側壁を含むシリコン基板を備え、
前記1つまたは複数の材料での前記側壁の封入は、シリコンデバイス(silicon device)が半導体デバイス上のコンポーネント間における少なくとも500ボルトの降伏電圧に耐えることを可能とする、半導体デバイスを供する。
【0008】
1つまたは複数の実施形態では、半導体デバイスが形成されるウエハのシリコン基板内に、半導体デバイスの境界に高い電界強度を有する1つまたは複数の材料の垂直層の堆積工程と、
半導体デバイスを分離して、1つまたは複数の材料によって封入される側壁を有する個片化半導体デバイスを得る工程と
を含み、
前記1つまたは複数の材料による前記側壁の封入は、個片化半導体デバイスが個片化半導体デバイス上のコンポーネント間における500ボルト以上のスタンドオフ電圧に耐えることを可能とする、半導体デバイスを製造するための方法が提供される。
【図面の簡単な説明】
【0009】
図1図1は、アーク放電/放電のための考えられる電界束/経路を示す例示的な半導体デバイスの断面図である。
図2a図2aは、ダイエッジの酸化による封入を示すウエハの断面図である。
図2b図2bは、ダイエッジの酸化によって封入された側壁を有する個片化されたダイの断面図である。
図3a図3aは、ガラス接合による側壁の封入を示すウエハの断面図である。
図3b図3bは、ガラス接合によって封入される側壁を有する個片化されたダイの断面図である。
図4a図4aは、ガラス接合と酸化の組合せによる側壁の封入を示すウエハの断面図である。
図4b図4bは、ガラス接合および酸化によって封入される側壁を有する個片化されたダイの断面図である。
図5a図5aは、高温ポリマー接合と酸化との組合せによる側壁の封入を示すウエハの断面図である。
図5b図5bは、高温ポリマー接合および酸化によって封入される側壁を有する個別化されたダイの断面図である。
【発明を実施するための形態】
【0010】
本明細書の開示は、図面を参照して説明され、図面全体を通して、同様の要素を指すために同様の参照番号が使用される。以下の説明では、説明の目的で、主題の発明の完全な理解を提供するために、多くの具体的な詳細が記載される。しかしながら、開示された様々な態様は、これらの特定の詳細がなくても実施できることは明らかであろう。他の例では、主題の発明の説明を容易にするために、よく知られた構造およびデバイスがブロック図の形式で示される。
【0011】
図1は、低降伏電圧に寄与するアーク放電または放電のための考えられる電界経路を示す例示的な半導体デバイス100の断面図である。半導体デバイス100は、図1ではマルチキロボルトのキャパシタとして示されているが、本明細書で説明される封入アプローチは、限定されるものではないが、ダイオード、トランジスタ(例えば、バイポーラ接合トランジスタ、電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタなど)、サイリスタ、抵抗器、インダクタ、フィルタ、または他の同様のデバイスを含む、実質的に任意のタイプのパッシブまたはアクティブ半導体デバイスに適用できると理解されよう。この例では、半導体デバイス100は、デバイスの底部端子として機能するシリコン基板108の層を備え、その上に裏面側メタライゼーション(または裏面側金属化;backside metalization)の層が形成される。1つまたは複数の誘電体層116(例えば、二酸化ケイ素(または二酸化シリコンまたはシリコン二酸化物;silicon dioxide)、窒化ケイ素など)がシリコン基板108の上面に堆積される。低温酸化物120およびドープされたポリシリコン114の層が誘電体層116上に堆積される。上部デバイス端子として機能する上部金属層102が、ドープされたポリシリコン114に形成される。窒化ケイ素(または窒化シリコンまたはシリコン窒化物;silicon nitride)層118およびベンゾシクロブテン(BCB)層112が上部金属層102の周囲に堆積される。上述したように、この半導体デバイスの設計およびタイプは例示のみを目的としており、本明細書で説明する封入(またはカプセル化;encapsulation)技術は、図1に示す特定の半導体デバイスの設計またはタイプに限定されるものとして解釈されるべきではない 例えば、窒化ケイ素およびBCBは絶縁体または高電界強度材料の例であるが、他の無機絶縁体または高電界強度ポリマーを使用することもできる。
【0012】
多くの半導体デバイスで電気的絶縁を提供するために使用される誘電体材料の電界強度と、それらのデバイスの対向する端子間の電気経路長により、これらのデバイスが高いスタンドオフ電圧バイアスに耐える能力が制限される。例えば、ウエハ(またはウエハーまたはウェーハ;wafer)からダイを分離するプロセス(例えば、ソーイング、レーザー切断、ディープ反応性イオンエッチング(DRIE)、またはスクライビングを通じて)によって露出されるダイの側壁104は、典型的には導電性が高く、図1の矢印により示される潜在的な破壊経路を生む(正方形または矩形のフットプリントを有するダイは4つの側壁104を有するが、図1の断面図では2つの対向する側壁104Aおよび104Bのみが見える)。この電気経路の長さによって、半導体デバイス100が高スタンドオフ電圧に耐える能力が制限され得る。電界は高誘電率および高電界強度を有する材料により閉じ込められず、特に電界強度が極めて低い場合(約3ボルト/マイクロメートル)、端子間の電気経路にエアギャップまたは断線が生じるためである。
【0013】
デバイス100の端子間に印加されるバイアス電位が数百ボルトを超える場合、これらの制限を克服することは困難であり、デバイスがより高い降伏電圧を達成することが妨げられる。より高い降伏電圧をサポートする半導体デバイスの能力は、キロボルトまたは数キロボルトの範囲のバイアス電圧を必要とするデバイス用途で重要である。高誘電率のセラミック材料は、キロボルトの範囲のバイアス電圧を必要とする用途のデバイスに使用できるが、セラミック材料の使用は、適用を受動デバイス構造のみに制限する。
【0014】
これらおよび他の問題に対処するために、本明細書に記載される1つまたは複数の実施形態は、高い電界強度を有する誘電体材料でシリコン基板の側壁104を封入する(またはカプセル化する;encapsulate)ことによってシリコン基板の側壁が不動態化される半導体デバイス構造(またはアーキテクチャ;architecture)を提供する。高電界強度を有する誘電体材料を使用してすべての側壁104を封入すると、空気中または真空中の電気経路が排除され、これらの高電界強度材料内に電界が閉じ込められ、封入されていないデバイスに比べて降伏電圧が増加し、デバイスがより大きなスタンドオフ電圧に耐えることが可能になる。場合によっては、この方法で側壁104を封入することにより、デバイスが3000V以上の電圧に耐えることが可能になる。
【0015】
高い電界強度を有する実質的に任意の誘電体材料、または誘電体材料の組合せが、デバイスのより高い降伏電圧を達成する方法で側壁104を封入するために使用され得る。図2a~図5bは、例示的な半導体デバイスについてこの側壁封入を達成するための4つの例示的なアプローチを示す。しかしながら、この側壁封入を達成するための他の材料および設計も、本開示の1つまたは複数の実施形態の範囲内である。
【0016】
図2aは、複数の半導体デバイスが形成されたウエハ200の断面図であり、ダイエッジの酸化による封入を示す。図2aは、個別のダイにダイシングされる前のウエハ200を示す。ウエハ200上の各デバイスは、ダイ内に形成される1つまたは複数のパッシブデバイスまたはアクティブデバイス206の上部端子として機能する上部金属層102と、上部金属層102の周囲に堆積される窒化ケイ素層118およびBCB層112とを備える。シリコン基板108Aは、1つまたは複数のパッシブまたはアクティブデバイス206の底部端子として機能し、裏面側メタライゼーション(または裏面側金属化;backside metalization)の層106に形成される。
【0017】
ソー(またはのこぎり;saw)またはダイシングストリート204は、ウエハ200上の隣接するデバイスの窒化ケイ素層118とBCB層112との間のギャップとして形成される(図2aの断面図には2つのストリート204Aおよび204Bのみが示されている)。ダイシング工程中、これらストリート204Aおよび204Bの下のシリコン基板108Cおよび108Dのセクション(または部分;sections)(ならびにこれらのセクションに形成された底部メタライゼーション106のセクション)は、のこ引き、レーザ切断、ブレーキング、または他の同様のダイシング手段によって除去され、ウエハ200が最終的な個片化されたダイに分割される。
【0018】
この例では、厚い熱酸化物の垂直層202が、切断パスのエッジに隣接するシリコン基板108の層内に形成される。ウエハ200をダイシングしてダイを分離する際、すなわち、ダイシングストリート204の下のシリコン基板108Cおよび108Dの中間(または介在;intermediate)部分が除去される際、熱酸化物の各層202は、対応する個片化されたダイとともに残る。図2bは、ウエハ200がダイシングされた後に得られる個片化されたダイ200A~200Cの断面図である(明確にするために、図2bでは個片化されたダイ200Aのみが完全な断面で示されており、隣接するダイ200Bおよび200Cの一部のみが示されている)。ダイ200Aの一部として残るシリコン基板108Aの一部の側壁を露出させるのではなく、ウエハ200をダイシングすることにより、熱酸化物の層202Bおよび202C(ならびに、図2aまたは2bでは見えないダイ200Aの他の2つの壁に形成された熱酸化物の層)が露出される。これらの熱酸化物の層202Bおよび202Cは上記側壁の表面に形成され、これによりダイシング後にダイ200Aのすべての側壁が封入される。ダイ200Bおよび200Cのシリコン基板108Bおよび108Cの側壁も同様に封入される(例えば、熱酸化物の層202Aおよび202Dを参照)。
【0019】
ダイ200Aの側壁が熱酸化物202(高い電界強度を有する材料)で封入されると、空気または真空を通る電気経路が排除され、デバイスの端子に電圧が印加されると、電界が高電界強度を有する材料に閉じ込められ、封入されていない側壁を有するダイに比べて、デバイスの降伏電圧を増加させる。
【0020】
図3aは、ガラス接合(または結合; bonding)による側壁の封入を示す別のウェハ300の断面図である。図3bは、ウエハ300をダイシングすることによって製造される個片化されたダイ300A~300Cの断面図である。この例では、図2aおよび図2bに示すように、熱酸化物の層202を使用して側壁を封入するのではなく、各側壁は、窒化ケイ素の層302およびホウケイ酸ガラスの層306を使用して封入される。ダイ300A上でこの封入を達成するための例示的なアプローチによれば、窒化ケイ素の層302をダイのシリコン基板108Aの側壁に堆積させることができる(窒化ケイ素の層302Bおよび302Cを参照。これらの層は、ダイ300Aの窒化ケイ素層の断面を表す)。ダイシングストリート204の下の領域を含む、隣接するダイ間の空間は、図3aに示すようにホウケイ酸ガラス306で充填される。図示する例では、層306Aは基板108Bと基板108Aとの間の空間を充填し、層306Bは基板108Aと基板108Cとの間の空間を充填する。図3bに示すように、ウエハ300をダイシングすると、ホウケイ酸ガラス306の中間部分が除去されてダイ300A~300Cが分離され、窒化ケイ素302およびホウケイ酸ガラス306の層で封入された各ダイのシリコン基板108Aの側壁が残る(例えば、ガラス層306Aが層306AAと層306ABに分割され、ガラス層306Bは層306BAと層306BBに分割される。このアプローチでは、ホウケイ酸ガラス306の一部がダイシング後に各ダイに残るように、それぞれのダイ300A~300Cのシリコン基板108A~108Cは、ダイ300A~300C間のホウケイ酸ガラス306の幅がダイの分離のために使用される切断機構の幅よりも大きくなることが可能な距離で分離され得る。
【0021】
図4aは、ガラス接合(図3aおよび図3b参照)と酸化(図2aおよび図2bを参照)との組合せによる側壁の封入を示す別のウエハ400の断面図である。図4bは、ウエハ400をダイシングすることによって製造される個片化されたダイ400A~400Cの断面図である。このアプローチによれば、図2aおよび図2bに関連して上述したように、各ダイのシリコン基板108Aの側壁は、熱酸化物の層202を使用して封入される。さらに、この側壁は、図3aおよび図3bに関連して上述した技術を使用して、窒化ケイ素の層302およびホウケイ酸ガラスの層306でさらに封入される。
【0022】
図5aは、高温ポリマー接合と酸化との組合せによる側壁の封入を示す別のウエハ500の断面図である。図5bは、ウエハ500をダイシングすることによって製造される個片化されたダイ500A~500Cの断面図である。この例示的な設計は、図4aおよび図4bに示されるものと同様であるが、ホウケイ酸ガラスの層306を高温ポリマーの層506で置き換えて、基板の側壁が厚い熱酸化物202、窒化ケイ素302、および高温ポリマー506で封入されたダイ500A~500Cが得られる。
【0023】
図6は、マスキング、エッチング、ドーピング、メタライゼーション、およびダイシングプロセスを含む、半導体デバイスを製造するための様々なプロセス604を実施する例示的な半導体デバイス製造システム602の一般化された図である。このプロセスには、高い電界強度を有する1つまたは複数の誘電体材料による各個片化されたダイの側壁の封入も含まれ、これにより、得られる半導体デバイスが、半導体デバイスのコンポーネント間における500ボルト以上のスタンドオフ電圧に耐えることができる。封入プロセスは、図2a~図5bに関連して上述した例示的な封入プロセスのいずれか、または、1つまたは複数の高電界強度材料で封入された側壁を有する半導体デバイスを生成する別の適切なプロセスを含むことができる。
【0024】
本明細書で説明される側壁の封入技術は、限定されないが、ガラス、低圧化学蒸着(LPCVD)コンフォーマル窒化シリコン、シリコンダイオード堆積、および様々な原子層堆積(ALD)の酸化物および窒化物を含む、標準的なシリコン半導体バッチ製造プロセスおよび材料を使用して実現することができる。使用できる誘電体膜には、限定されないが、酸化アルミニウム(Al)、窒化アルミニウム(AlN)、酸化ハフニウム(HfO)、窒化ハフニウム(HfN)、酸化ランタン(La)、二酸化ケイ素(SiO)、二酸化チタン(TiO)、酸化亜鉛(ZnO)、酸化ジルコニウム(ZrO)、酸化スカンジウム(Sc)、および三酸化ガリウム(Ga)等のさまざまな酸化物および窒化物が含む。このような誘電体フィルムは、高誘電率セラミック構造と比較して最終半導体デバイスのコストとサイズを削減できる。
【0025】
また、封入する材料のベースとしてシリコンを使用することにより、アクティブデバイス (例えば、ダイオード、トランジスタ、サイリスタなど)、パッシブデバイス(例えば、キャパシタ、抵抗器、インダクタ、フィルタなど)、ならびに異種のII-V材料(例えば、GaN-オン-Si、GaAs-オン-Si、InP-オン-Si)および高電子移動度トランジスタ(HEMT)デバイスが、側壁の封入を介して降伏電圧が増加するモノリシックキロボルト集積回路内で実現され得る。この側壁の封入技術はシリコンベースの技術であるため、セラミックベースのソリューションと比較していくつかの電気特性(例えば、温度に対する静電容量の変化、低い寄生損失、小さな設置面積と薄型、低い等価直列抵抗(ESR)、低い等価直列インダクタンス(ESL)、高い体積効率、温度と体積の直線性、低い端子漏電など)を改善できる。
【0026】
図7は、本願の1つまたは複数の実施形態による方法を示す。説明を簡単にする目的で、本明細書に示される方法は一連の行為として示され説明されるが、いくつかの行為は本明細書に示し説明したものとは異なる順序で、および/または他の動作と同時に行われるため、主題の発明は、行為の順序により制限されないことを理解され、認識されるべきである。例えば、当業者であれば、方法が、状態図などの一連の相互に関連する状態または事象として代替的に表すことができることを理解し、認識するであろう。さらに、発明による方法を実施するために、図示されたすべての動作が必要なわけではない。さらに、相互作用図は、異なるエンティティが方法論の異なる部分を実行する場合、主題の開示に従って方法論または方法を表すことができる。さらに、開示された方法例のうちの2つ以上を互いに組み合わせて実施して、本明細書に記載される1つまたは複数の特徴または利点を達成することができる。
【0027】
図7は、シリコン基板の側壁が高電界強度を有する誘電体材料内に封入され、高い降伏電圧をサポートするデバイスが得られるように、アクティブ型またはパッシブ型半導体デバイスを製造するための非限定的な方法論600の一例のフロー図である。最初に、702において、高い電界強度を有する誘電体材料の垂直層が、複数のアクティブ型またはパッシブ型の半導体デバイスが形成されるウエハのシリコン基板内に形成される。誘電体材料の垂直層は、ウエハ上の各半導体デバイスの境界に形成される。垂直層のために使用できる材料には、限定されないが、熱酸化物、窒化ケイ素、ホウケイ酸ガラス、酸化アルミニウム(Al)、窒化アルミニウム(AlN)、酸化ハフニウム(HfO)、窒化ハフニウム(HfN)、酸化ランタン(La)、二酸化ケイ素(SiO)、二酸化チタン(TiO)、酸化亜鉛(ZnO)、酸化ジルコニウム(ZrO)、酸化スカンジウム(Sc)、三酸化ガリウム(Ga)、または高温ポリマーが含まれ得る。垂直層は、これらの材料の任意の2つ以上の組合せを含むこともできる。
【0028】
704では、得られる個片化された各デバイスがデバイスの境界に形成された誘電体材料の垂直層によって封止される側壁を含むように、ウエハ上の隣接するデバイス間のシリコン基板の部分を、例えば鋸引き、レーザー切断、ディープ反応性イオンエッチング(DRIE)またはスクライビングによって除去して、デバイスを個片化する。この方法で高電界強度の誘電体材料を使用してすべての側壁を封入すると、空気または真空中の電気経路が排除され、高電界強度の封入材料内に電界が閉じ込められ、デバイスは封入されていないデバイスと比較してより大きなスタンドオフ電圧に耐えることが可能となる。
【0029】
本明細書全体を通じて、「1つの実施形態」、「一実施形態」、「一例」、「開示された一態様」、または「一態様」への言及は、その実施形態または態様に関連して説明される特定の特徴、構造、または特性が、本開示の少なくとも1つの実施形態または態様に含まれることを意味する。したがって、本明細書全体の様々な箇所に現れる「一つの実施形態において」、「一態様において」、または「一実施形態において」という語句は、必ずしもすべてが同じ実施形態を指すわけではない。さらに、特定の特徴、構造、または特徴は、開示された様々な実施形態において任意の適切な方法で組み合わせることができる。
【0030】
本明細書で使用される「コンポーネント」、「システム」、「エンジン」、「アーキテクチャ」などの用語は、コンピュータまたは電子関連エンティティ、ハードウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア(例えば、実行中)、またはファームウェアを指すことを意図している。例えば、コンポーネントは、1つまたは複数のトランジスタ、メモリセル、トランジスタまたはメモリセルの装置、ゲートアレイ、プログラム制御可能なゲートアレイ、特定用途向け集積回路、コントローラ、プロセッサ、プロセッサ上で実行されるプロセス、オブジェクト、半導体メモリ、コンピュータなどにアクセスするかインターフェースする実行可能なプログラムまたはアプリケーション、またはそれらの適切な組合せであり得る。コンポーネントは、消去可能なプログラミング(例えば、消去可能なメモリに少なくとも部分的に記憶される処理命令)またはハードプログラミング(例えば、製造時に消去不可能なメモリに焼き付けられる処理命令)を含むことができる。
【0031】
例として、メモリから実行されるプロセスとプロセッサの両方がコンポーネントであり得る。別の例として、アーキテクチャは、電子ハードウェアの配置(または機構または設備またはアレンジメント;arrangement)に適した方法で処理命令を実施する、電子ハードウェア(例えば、並列または直列トランジスタ)、処理命令、およびプロセッサの配置を含むことができる。さらに、アーキテクチャには、単一のコンポーネント (例えば、トランジスタ、ゲートアレイなど)または (例えば、トランジスタの直列または並列配置、プログラム回路に接続されたゲートアレイ、電源リード、電気的接地、入力信号線および出力信号線など)のコンポーネントの配置を含み得る。システムは、1つまたは複数のコンポーネントと1つまたは複数のアーキテクチャを含み得る。システムの一例には、電源、信号発生器、通信バス、コントローラ、I/Oインターフェイス、アドレスレジスタ等だけでなく、交差入出力ラインとパスゲートトランジスタを含むスイッチング ブロック アーキテクチャが含まれ得る。定義のいくつかの重複が予想され、アーキテクチャまたはシステムは、独立型(またはスタンドアロン;stand-alone)のコンポーネントであることも、別のアーキテクチャ、システムなどのコンポーネントであり得ることも認識されたい。
【0032】
上で説明したことには、主題のイノベーションの例が含まれている。もちろん、主題のイノベーションを説明する目的で、コンポーネントまたは方法論の考えられるすべての組合せを説明することは不可能であるが、当業者であれば、主題のイノベーションのさらに多くの組合せおよび置換が可能であることを認識することができる。したがって、開示された主題は、本開示の精神および範囲内に入るすべてのそのような変更、修正、および変形を包含することを意図している。さらに、「含む(includes)」、「含む(including)」、「有する(has)」、または「有する(having)」という用語、およびそれらの変形が詳細な説明または特許請求の範囲のいずれかで使用される限り、特許請求の範囲において移行用語として使用される場合における「含む(comprising)」が解釈される際の用語「含む(comprising)」と同様の方法で、上記のそのような用語は包括的であることが意図されている。
【0033】
さらに、「例示的な」という言葉は、本明細書では、例、実例、または例示として機能することを意味するために使用される。本明細書で「例示的」として説明されるいかなる態様または設計も、必ずしも他の態様または設計よりも好ましいまたは有利であると解釈されるべきではない。むしろ、「例示的」という言葉の使用は、具体的な方法で概念を示すことを意図している。本出願で使用される「または」という用語は、排他的な「または」ではなく、包括的な「または」を意味することを意図している。つまり、別段の指定がない限り、または文脈から明らかでない限り、「XはA 又はBを採用する」という用語は、自然な包括的置換のいずれかを意味することを意図している。つまり、XがAを用いる、XがBを用いる、または、XがAとBの両方を用いる場合、「XはAまたはBを用いる」は前述の例のいずれかの場合に満たされる。さらに、本出願および添付の特許請求の範囲で使用される冠詞「a」および「an」は、別段の指定がない限り、または文脈から単数形を指すことが明らかでない限り、一般に「1つまたは複数」を意味すると解釈されるべきである。
【0034】
さらに、詳細な説明のいくつかの部分は、電子メモリ内のデータビットに対するアルゴリズムまたはプロセス操作の観点から示されている。これらのプロセスの説明または表現は、当業者が自分の仕事の内容を同等の熟練者に効果的に伝えるために使用するメカニズムである。ここでのプロセスとは、一般に、望ましい結果につながる自己一貫した一連の行為であると考えられている。その行為は、物理量の物理的操作を必要とする行為である。必ずしもではないが、通常、これらの量は、保存、転送、結合、比較、および/または操作が可能な電気信号および/または磁気信号の形式をとる。
【0035】
主に一般的な使用上の理由から、これらの信号をビット、値、要素、記号、文字、用語、数字などと呼ぶのが便利であることがわかっている。ただし、これらの用語および同様の用語はすべて、適切な物理量に関連付けられており、これらの量に適用される便宜的なラベルにすぎないことに留意する必要がある。特に別段の記載がない限り、または前述の議論から明らかでない限り、開示される主題全体を通じて、処理、コンピューティング、計算、決定、または表示などの用語を使用する議論は、処理システムの動作およびプロセス、および/または、電子デバイスのレジスタまたはメモリ内の物理的(電気的および/または電子)量として表されるデータを、マシンおよび/またはコンピュータシステムのメモリ、レジスタ、またはその他の同様の情報記憶装置、送信装置、および/または表示装置内で同様に物理量として表される他のデータに操作または変換する、類似の消費者向けまたは産業用電子デバイスまたはマシンを指すことが理解される。
【0036】
実施例と本明細書および特許請求の範囲の他の箇所で別段の指示がない限り、すべての部およびパーセンテージは重量によるものであり、すべての温度は摂氏度であり、圧力は大気圧または大気圧に近いものである。
【0037】
所与の特性の任意の数値または数値範囲に関して、ある範囲の数値またはパラメータを、同じ特性の別の数値または異なる範囲のパラメータと組み合わせて、数値範囲を生成することができる。
【0038】
実施例以外で、または別段の指示がある場合を除き、明細書および特許請求の範囲で使用される、含有物の量、反応条件などに言及するすべての数字、値および/または表現は、すべての場合において用語によって変更されるものとして理解されるべきである。
【0039】
上述のコンポーネント、アーキテクチャ、回路、プロセスなどによって実行されるさまざまな機能に関して、そのようなコンポーネントを説明するために使用される用語(「手段」への参照を含む)は、本実施形態の例示的な態様において機能を実行する、開示された構造と構造的に等価ではないが、別段の指示がない限り、記載されたコンポーネントの指定された機能を実行する任意のコンポーネント(例えば、機能的等価物)に対応することを意図している。さらに、特定の特徴は、いくつかの実施のうちの1つだけに関して開示されているかもしれないが、そのような特徴は、任意の所与のまたは特定の用途にとって望ましく有利である可能性があるように、他の実施の1つまたは複数の他の特徴と組み合わせることができる。また、実施形態には、様々なプロセスの動作および/または事象を実施するためのコンピュータ実行可能命令を有するシステムおよびコンピュータ可読媒体が含まれることも認識されよう。
図1
図2a
図2b
図3a
図3b
図4a
図4b
図5a
図5b
【国際調査報告】