特表 2024-515179 表示パネル及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-04-05

(54)【発明の名称】表示パネル及び表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20240329BHJP

   G09F 9/40 20060101ALI20240329BHJP

   H10K 59/128 20230101ALI20240329BHJP

   H10K 59/84 20230101ALI20240329BHJP

   H10K 59/82 20230101ALI20240329BHJP

   H10K 59/131 20230101ALI20240329BHJP

   H10K 59/35 20230101ALI20240329BHJP

【ＦＩ】

G09F9/30 338

G09F9/30 365

G09F9/40 301

H10K59/128

H10K59/84

H10K59/82

H10K59/131

H10K59/35 553

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023563894

(86)(22)【出願日】2022-07-27

(85)【翻訳文提出日】2023-10-17

(86)【国際出願番号】 CN2022108236

(87)【国際公開番号】W WO2023109136

(87)【国際公開日】2023-06-22

(31)【優先権主張番号】202123155370.7

(32)【優先日】2021-12-15

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】515179325

【氏名又は名称】昆山国顕光電有限公司

【氏名又は名称原語表記】ＫＵＮＳＨＡＮ ＧＯ－ＶＩＳＩＯＮＯＸ ＯＰＴＯ－ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】Ｂｕｉｌｄｉｎｇ ４， Ｎｏ． １， Ｌｏｎｇｔｅｎｇ Ｒｏａｄ， Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ Ｋｕｎｓｈａｎ， Ｊｉａｎｇｓｕ， Ｐｅｏｐｌｅ’ｓ Ｒｅｐｕｂｌｉｃ ｏｆ Ｃｈｉｎａ

(74)【代理人】

【識別番号】100112656

【弁理士】

【氏名又は名称】宮田 英毅

(74)【代理人】

【識別番号】100089118

【弁理士】

【氏名又は名称】酒井 宏明

(72)【発明者】

【氏名】楼均輝

(72)【発明者】

【氏名】葛林

(72)【発明者】

【氏名】呉勇

【テーマコード（参考）】

3K107

5C094

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC02

3K107CC41

3K107DD39

3K107EE07

3K107EE57

3K107FF06

3K107FF15

3K107HH05

5C094AA01

5C094BA03

5C094BA27

5C094CA19

5C094DA09

5C094DB01

5C094EA05

5C094FA01

5C094JA07

(57)【要約】

本出願は、表示パネル（１００）及び表示装置（１０）を提供し、表示パネル（１００）は、第１の表示領域（ＡＡ１）及び第２の表示領域（ＡＡ２）を有し、第１の表示領域（ＡＡ１）の光透過率は、第２の表示領域（ＡＡ２）の光透過率よりも大きい。表示パネル（１００）は、第１の表示領域（ＡＡ１）に位置するサブ画素ユニット（１１０）と、第２の表示領域（ＡＡ２）に位置する画素駆動ユニット（１２０）とを含む。サブ画素ユニット（１１０）は第１のサブ画素（１１１）を含み、画素駆動ユニット（１２０）は第１のサブ画素（１１１）に電気的に接続され、画素駆動ユニット（１２０）は複数の並列接続された第１の画素駆動回路（１２１）を含む。画素駆動ユニット（１２０）は、複数の並列接続された第１の画素駆動路（１２１）を含むことで、画素駆動ユニット（１２０）の、第１の表示領域（ＡＡ１）の第１のサブ画素（１１１）に対する駆動能力を向上し、さらに第１の表示領域（ＡＡ１）の輝度を向上させ、このようにして、第１の表示領域（ＡＡ１）と第２の表示領域（ＡＡ２）との輝度差を低減し、表示パネル（１００）の表示一致性を向上させることができる。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の表示領域と第２の表示領域とを有し、前記第１の表示領域の光透過率は前記第２の表示領域の光透過率より大きい表示パネルであって、
前記第１の表示領域に位置し、且つ第１のサブ画素を含むサブ画素ユニットと、
前記第２の表示領域に位置し、且つ前記第１のサブ画素に電気的に接続される画素駆動ユニットであって、複数の並列接続された第１の画素駆動回路を含む前記画素駆動ユニットと、
を備える、表示パネル。

【請求項2】

１つの前記サブ画素ユニットは、複数の同色の前記第１のサブ画素を含み、前記複数の第１のサブ画素は、電気的に接続される、
請求項１に記載の表示パネル。

【請求項3】

前記サブ画素ユニットの数量は複数であり、各前記サブ画素ユニットのうちの１つの前記第１のサブ画素は、１つの前記画素駆動ユニットに電気的に接続される、
請求項１に記載の表示パネル。

【請求項4】

前記画素駆動ユニットの前記第１の画素駆動回路の数量は、対応する前記サブ画素ユニットにおける前記第１のサブ画素の数量以下である、
請求項１に記載の表示パネル。

【請求項5】

前記表示パネルは、前記第２の表示領域に位置する第２の画素駆動回路及び第２のサブ画素をさらに含み、
前記第２の画素駆動回路は、前記第２の表示領域に位置する第２のサブ画素を駆動するように設けられ、
前記第２の画素駆動回路は、前記第１の画素駆動回路のアーキテクチャと同じであり、且つ、前記第１の画素駆動回路における容量及び薄膜トランジスタの構造は、前記第２の画素駆動回路における対応する容量及び薄膜トランジスタの構造と同じである、
請求項４に記載の表示パネル。

【請求項6】

前記表示パネルは、前記第２の表示領域に設けられた走査信号線をさらに含み、
１つの前記画素駆動ユニットにおける複数の前記第１の画素駆動回路は、同一の前記走査信号線に電気的に接続され、
前記走査信号線は、前記第１の画素駆動回路に走査信号を伝送するように設けられる、
請求項１に記載の表示パネル。

【請求項7】

前記表示パネルは、前記第２の表示領域に設けられたデータ信号線をさらに含み、１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、同一の前記データ信号線に電気的に接続され、前記データ信号線は、前記第１の画素駆動回路にデータ信号を伝送するように設けられ、又は、
前記表示パネルは、前記第２の表示領域に設けられた発光制御信号線を含み、１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、同一の前記発光制御信号線に電気的に接続され、前記発光制御信号線は、前記第１の画素駆動回路に発光制御信号を伝送するように設けられる、
請求項１に記載の表示パネル。

【請求項8】

１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、同一の行に位置し、又は、
１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、同一の列に位置し、又は、
１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、複数行複数列に分布する、
請求項１に記載の表示パネル。

【請求項9】

少なくとも一部の前記第１の画素駆動回路と、前記第１の画素駆動回路に電気的に接続された前記第１のサブ画素とは、同一の行に分布されている、
請求項８に記載の表示パネル。

【請求項10】

１つの前記サブ画素ユニットの複数の同色の前記第１のサブ画素は、透明な導電線によって電気的に接続され、又は、
１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路はそれぞれ透明な導電線を介して、対応する１つの前記サブ画素ユニットのうちの１つの前記第１のサブ画素に電気的に接続され、又は、
１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、並列接続された後、透明な導電線を介して、対応する１つの前記サブ画素ユニットのうちの１つの前記第１のサブ画素に電気的に接続される、
請求項１乃至９のいずれか一項に記載の表示パネル。

【請求項11】

前記第１のサブ画素は、第１の電極と、前記第１の電極上に位置する第１の発光構造と、前記第１の発光構造上に位置する第２の電極とを含む、
請求項１に記載の表示パネル。

【請求項12】

１つの前記サブ画素ユニットにおける隣接する同色の前記第１のサブ画素の前記第１の電極は、透明な導電線によって電気的に接続され、又は、
１つの前記サブ画素ユニットにおける複数の同色の前記第１のサブ画素の前記第１の電極は、透明な導電線によって順に電気的に接続され、又は、
１つの前記サブ画素ユニットにおける複数の同色の前記第１のサブ画素の前記第１の電極は、透明な導電線によって順に電気的に接続され、且つ少なくとも１つの異色の前記第１のサブ画素の外側に引き回されている、
請求項１１に記載の表示パネル。

【請求項13】

１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、透明な導電線又は非透明な導電線によって並列接続され、集約された後、１つの透明な導電線又は１つの非透明な導電線によって、対応する１つの前記サブ画素ユニットにおける１つの前記第１のサブ画素に電気的に接続される、
請求項１に記載の表示パネル。

【請求項14】

１つの前記画素駆動ユニットの隣接する２つの前記第１の画素駆動回路の間にｎ個の第２の画素駆動回路が設けられ、ｎは２～８の自然数である、
請求項１乃至９のいずれか一項に記載の表示パネル。

【請求項15】

１つの前記画素駆動ユニットの並列接続された複数の前記第１の画素駆動回路は、前記第２の表示領域内に均一に分布されている、
請求項１乃至９のいずれか一項に記載の表示パネル。

【請求項16】

１つの前記画素駆動ユニットの並列接続された複数の前記第１の画素駆動回路が前記第２の表示領域内に行列状に配置されており、
隣接する前記第１の画素駆動回路の間に、第１の方向における第２の画素駆動回路の数量と第２の方向における第２の画素駆動回路の数量は相当する、
請求項１に記載の表示パネル。

【請求項17】

１つの前記画素駆動ユニットの並列接続された複数の前記第１の画素駆動回路は、前記第２の表示領域内に行列状に配置されており、
隣接する前記第１の画素駆動回路の間に、第１の方向又は第２の方向における第２の画素駆動回路の数量はｍであり、ｍは２～８の自然数である、
請求項１に記載の表示パネル。

【請求項18】

前記第１の表示領域内における前記透明な導電線の配線軌跡は、曲線又は直線であり、
前記透明な導電線の幅は、等幅又は非等幅である、
請求項１２に記載の表示パネル。

【請求項19】

前記表示パネルにおける前記第１の電極の正投影の外郭形状は、水滴形、円形、矩形、楕円形、菱形、半円形又は半楕円形のいずれかの形状であり、又は、
前記第１の表示領域における前記第１の電極の総面積は、前記第１の表示領域の面積の８％～２３％を占める、
請求項１１に記載の表示パネル。

【請求項20】

請求項１乃至１９のいずれか１項に記載の表示パネルを備える、表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、２０２１年１２月１５日に提出された発明の名称が「表示パネル及び表示装置」である中国特許出願第２０２１２３１５５３７０．７号の優先権を主張し、該出願の全ての内容は引用により本明細書に組み込まれる。

【0002】

本出願は、表示技術分野に関し、特に、表示パネル及び表示装置に関する。

【背景技術】

【0003】

電子機器の急速な発展に伴い、画面占有率に対するユーザの要求がますます高くなり、電子機器の全画面表示が業界でますます注目されている。
携帯電話、タブレットなどの電子機器は、フロントカメラ、受話器および赤外線感知素子などを集積する必要がある。関連技術において、表示パネルに溝（Ｎｏｔｃｈ）又は穴を開けることができ、外部光はスクリーンの溝又は穴を通過してスクリーンの下方に位置する感光素子に入ることができる。しかしながら、これらの電子機器は本当の意味での全画面ではなく、スクリーン全体の各領域に表示することができず、例えば、これらの電子機器のフロントカメラに対応する領域は画面を表示できない。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本出願は、表示パネルの少なくとも一部の領域が光を透過可能で且つ表示可能であり、感光アセンブリのスクリーン下方での集積を容易にする表示パネル及び表示装置を提供する。

【課題を解決するための手段】

【0005】

第１の態様によれば、本出願の実施例は、第１の表示領域と第２の表示領域とを有し、第１の表示領域の光透過率は、第２の表示領域の光透過率よりも大きい表示パネルであって、第１の表示領域に位置し且つ第１のサブ画素を含むサブ画素組合せユニットと、第２の表示領域に位置し且つ第１のサブ画素に電気的に接続される画素駆動ユニットであって、複数の並列接続された第１の画素駆動回路を含む画素駆動ユニットと、を備える表示パネルを提供する。

【0006】

一方、本出願の実施例は、上記実施例に係る表示パネルを含む表示装置を提供する。

【0007】

本出願の実施例に係る表示パネル及び表示装置は、第１の表示領域の第１のサブ画素の画素駆動ユニットを第２の表示領域に設けることにより、第１の表示領域の光透過率を効果的に向上させることができる。そして、画素駆動ユニットを複数の並列接続された第１の画素駆動回路を含むように設置することで、画素駆動ユニットの、第１の表示領域の第１のサブ画素に対する駆動能力を向上させ、第１の表示領域の輝度を向上させる。このようにして、第１の表示領域と第２の表示領域の輝度差を低減し、表示パネルの表示一致性を向上させることができる。

【図面の簡単な説明】

【0008】

以下、図面を参照して本出願の例示的な実施例の特徴、利点及び技術的な効果を説明する。図面において、同一の部材には同一の符号が用いられる。図面は実際の縮尺で描かれていない。

【図1】本出願の実施例に係る表示パネルの正面図である。

【図2】図１のＱ箇所の１つの部分拡大図である。

【図3】図１のＱ箇所の他の部分拡大図である。

【図4】図１のＱ箇所の別の部分拡大図である。

【図5】図１のＱ箇所の更なる部分拡大図である。

【図6】本出願の実施例に係る表示装置の説明図である。

【図7】図６のＤ－Ｄ方向に沿う断面模式図である。

【発明を実施するための形態】

【0009】

以下、本出願の各態様の特徴及び例示的な実施例を詳細に説明する。以下の詳細な説明において、多くの具体的な細部を提供することで、本出願の全面的な理解を提供する。しかしながら、当業者にとって自明であることとして、本出願はこれらの具体的な細部の中のいくつかの細部を必要とせずに実施されることができる。以下の実施例の説明は、本出願の例示を示すことにより本出願をよりよく理解するためである。図面及び以下の説明において、少なくとも部分的な公知の構成及び技術は示されず、それにより本出願が不必要に曖昧になることを回避する。そして、明確にするために、一部の構成のサイズを誇張している可能性がある。また、以下に説明された特徴、構成又は特性は任意の適切な方式で一つ以上の実施例に組み合わせることができる。

【0010】

携帯電話やタブレットなどの電子機器において、表示パネルを設置する側にフロントカメラ、赤外光センサ、近接光センサなどの感光アセンブリを集積する必要がある。いくつかの実施例において、上記電子機器に透過表示領域を設け、感光アセンブリを透過表示領域の背面に設置することができ、感光アセンブリが正常に作動することを確保した場合、電子機器の全画面表示を実現する。

【0011】

透過表示領域の光透過率を向上させるために、一般的に透過表示領域内のサブ画素に対応する画素駆動回路は、透過表示領域の周辺に設けられる。しかし、いくつかの場合、画素駆動回路の、透過表示領域内のサブ画素に対する駆動能力が不足し、表示パネルの透過表示領域とその周辺領域の表示輝度が一致しないことを発生しやすく、表示パネルの表示の差異を引き起こし、表示効果に影響を与える。

【0012】

上記に鑑み、本発明の実施例は、表示パネル及び表示装置を提供する。以下、図面を参照して表示パネル及び表示装置の各実施例を説明する。

【0013】

本出願の実施例は、表示パネルを提供する。当該表示パネルは、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示パネルであってもよい。

【0014】

図１は、本発明の１つの実施例に係る表示パネルの概略平面図である。

【0015】

図１に示すように、表示パネル１００は、第１の表示領域ＡＡ１と、第２の表示領域ＡＡ２と、第２の表示領域ＡＡ２を囲むように設けられた非表示領域ＮＡとを有し、第１の表示領域ＡＡ１の光透過率は、第２の表示領域ＡＡ２の光透過率よりも大きい。

【0016】

いくつかの実施例において、第１の表示領域ＡＡ１の光透過率は１５％以上であり、第１の表示領域ＡＡ１の光透過率が１５％より大きく、又は４０％より大きく、又はより高い光透過率を有することを確保するために、本実施例における表示パネル１００の各機能膜層の光透過率はいずれも８０％より大きく、又は少なくとも一部の機能膜層の光透過率は９０％より大きい。

【0017】

本出願の実施例に係る表示パネル１００によれば、第１の表示領域ＡＡ１の光透過率は、第２の表示領域ＡＡ２の光透過率よりも大きく、表示パネル１００において第１の表示領域ＡＡ１の背面に感光アセンブリを集積して、例えば、カメラなどの感光アセンブリのスクリーンでの集積を実現することができる。同時に、第１の表示領域ＡＡ１は、画面を表示することができ、表示パネル１００の表示面積を向上させ、表示装置の全画面の設計を実現する。

【0018】

第１の表示領域ＡＡ１及び第２の表示領域ＡＡ２の個数の設置方式は複数ある。例えば、第１の表示領域ＡＡ１及び第２の表示領域ＡＡ２の個数はいずれも１個であり、感光アセンブリがスクリーンの下方に集積されることを実現する、又は指紋識別を実現するために用いられる。あるいは、いくつかの他の実施例において、第１の表示領域ＡＡ１の数は２つであり、そのうちの１つの第１の表示領域ＡＡ１は感光アセンブリがスクリーンの下方に集積されることを実現するために用いられ、もう１つの第１の表示領域ＡＡ１は指紋認識を実現するために用いられる。

【0019】

いくつかの実施例において、第１の表示領域ＡＡ１の光透過率を高めるために、第１の表示領域ＡＡ１を駆動するための駆動回路は第２の表示領域ＡＡ２に設置される。発明者らの発見として、第１の表示領域ＡＡ１を駆動するための駆動回路を第２の表示領域ＡＡ２に設置すると、駆動回路の、第１の表示領域ＡＡ１内の第１のサブ画素１１１に対する駆動能力が不足することを発生し、第１の表示領域ＡＡ１の表示輝度が第２の表示領域ＡＡ２の表示輝度よりも低くなり、さらに第１の表示領域ＡＡ１と第２の表示領域ＡＡ２の表示の差異を引き起こす。

【0020】

図２を参照すると、図２は、本出願の一実施例に係る表示パネル１００におけるＱ箇所の部分拡大図である。

【0021】

図１及び図２に示すように、本出願の実施例に係る表示パネル１００は、サブ画素ユニット１１０及び第１の画素駆動回路１２１を含む。サブ画素ユニット１１０は第１の表示領域ＡＡ１に位置し、サブ画素ユニット１１０は第１のサブ画素１１１を含む。画素駆動ユニット１２０は、第２の表示領域ＡＡ２に位置し、第１のサブ画素１１１に電気的に接続され、且つ複数の並列接続された第１の画素駆動回路１２１を含む。

【0022】

具体的には、サブ画素ユニット１１０は、１つの第１のサブ画素１１１を含んでもよく、複数の同色の第１のサブ画素１１１を含んでもよく、ここでは限定されない。

【0023】

第１のサブ画素１１１は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に設けられた発光構造とを含む。第１の電極と第２の電極は電位差を形成し、電位差によって発光機構を発光させることができる。異なるサブ画素ユニット１１０について、第１のサブ画素１１１の発光構造の発光色は同じであってもよく、異なってもよい。

【0024】

第１のサブ画素１１１と第１の画素駆動回路１２１は、異なる層に設けられ、第１の電極は第１のサブ画素１１１の第１の画素駆動回路１２１に近い側に設けられ、第１の画素駆動回路１２１は第１の電極に電気的に接続される。サブ画素ユニット１１０が複数の同色の第１のサブ画素１１１を含む実施例において、複数の同色の第１のサブ画素１１１が互いに電気的に接続され、第１の画素駆動回路１２１がサブ画素ユニット１１０の複数の同色の第１のサブ画素１１１のうちの１つの第１の電極に電気的に接続されるように設けられてもよく、このようにして、第１の表示領域ＡＡ１の回路接続構造を簡素化させ、さらに、第１の表示パネル１００の光透過率を向上させることができる。

【0025】

第１の画素駆動回路１２１は薄膜トランジスタを含んでもよい。薄膜トランジスタはドレインを介して第１のサブ画素１１１の第１の電極に電気的に接続される。

【0026】

画素駆動ユニット１２０は、２つの並列接続された第１の画素駆動回路１２１を含んでもよく、互いに並列接続されたより多い第１の画素駆動回路１２１を含んでもよく、ここでは限定されない。１つの画素駆動ユニット１２０が１つのサブ画素ユニット１１０の第１のサブ画素１１１に接続されるように設けられてもよく、１つの画素駆動ユニット１２０が複数の同色のサブ画素ユニット１１０の第１のサブ画素１１１に接続されるように設けられてもよい。即ち、１つの画素駆動ユニット１２０が１つのサブ画素ユニット１１０を駆動してもよく、１つの画素駆動ユニット１２０が複数のサブ画素ユニット１１０を同時に駆動してもよい。

【0027】

いくつかの実施例において、画素駆動ユニット１２０における２つの並列接続された第１の画素駆動回路１２１は、当該２つの第１の画素駆動回路１２１の少なくとも１つの信号入力端に同一の信号が入力され、且つ当該２つの第１の画素駆動回路１２１の少なくとも１つの信号出力端に同一の信号が出力されることを指す。

【0028】

画素駆動ユニット１２０は、複数の並列接続された第１の画素駆動回路１２１を含むように設けられ、画素駆動ユニット１２０の駆動能力を効果的に向上させ、さらに第１の表示領域ＡＡ１の輝度を向上させることができる。

【0029】

本出願の実施例に提供される表示パネル１００によれば、第１の表示領域ＡＡ１の第１のサブ画素１１１の画素駆動ユニット１２０を第２の表示領域ＡＡ２に設置することにより、第１の表示領域ＡＡ１の光透過率を効果的に向上させることができる。そして、画素駆動ユニット１２０は、複数の並列接続された第１の画素駆動回路１２１を含むように設けられることで、画素駆動ユニット１２０の、第１の表示領域ＡＡ１の第１のサブ画素１１１に対する駆動能力を向上させ、さらに第１の表示領域ＡＡ１の輝度を向上させ、このようにして、第１の表示領域ＡＡ１と第２の表示領域ＡＡ２との輝度差を低減させ、表示パネル１００の表示一致性を向上させることができる。

【0030】

いくつかの実施例において、１つのサブ画素ユニット１１０は、複数の同色の第１のサブ画素１１１を含み、複数の第１のサブ画素１１１は電気的に接続される。

【0031】

複数の第１のサブ画素１１１は、直列接続されてもよく、並列接続されてもよく、ここでは限定されない。例示的に、複数の第１のサブ画素１１１の第２の電極は一体的に形成され、複数の第１のサブ画素１１１の第１の電極は導電接続とされると、複数の第１のサブ画素１１１の並列接続を実現することができる。

【0032】

複数の同色の第１のサブ画素１１１が電気的に接続されるように設置されると、１つの画素駆動ユニット１２０により複数の同色の第１のサブ画素１１１を同時に駆動して発光させることができる。また、画素駆動ユニット１２０の画素回路が複数の同色の第１のサブ画素１１１のうちの１つに電気的に接続されるだけで、１つの画素駆動ユニット１２０の複数の同色の第１のサブ画素１１１の発光を実現することができる。このようにして、第１の表示領域ＡＡ１内の回路構成をより簡素化させ、さらに第１の表示領域ＡＡ１の光透過率を向上させることができる。

【0033】

表示パネル１００は、１つのサブ画素ユニット１１０を含んでもよく、複数のサブ画素ユニット１１０を含んでもよい。異なるサブ画素ユニット１１０における第１のサブ画素１１１は、同色光を発光してもよく、異色光を発光してもよく、表示パネル１００の具体的な要求に応じて選択してもよく、ここでは限定されない。

【0034】

いくつかの実施例において、表示パネル１００は、複数のサブ画素ユニット１１０を含む。１つのサブ画素ユニット１１０の１つの第１のサブ画素１１１は、１つの画素駆動ユニット１２０に電気的に接続される。

【0035】

表示パネル１００は、複数のサブ画素ユニット１１０を含み、即ち、第１の表示領域ＡＡ１に複数のサブ画素ユニット１１０が設けられ、複数のサブ画素ユニット１１０の第１のサブ画素１１１は、異色光を発光してもよく、同色光を発光してもよく、実際の要求に応じて設置されてもよい。このようにして、第１の表示領域ＡＡ１の画素密度を向上させ、さらに第１の表示領域ＡＡ１の表示効果を向上させることができる。例示的に、第１の表示領域ＡＡ１は、赤色光を発光する第１のサブ画素１１１と、青色光を発光する第１のサブ画素１１１と、緑色光を発光する第１のサブ画素１１１とを含み、これにより、第１の表示領域ＡＡ１の発光色がより豊かになる。１つのサブ画素ユニット１１０の１つの第１のサブ画素１１１が１つの画素駆動ユニット１２０に電気的に接続されるように設けられ、即ち、１つの画素駆動ユニット１２０が１つのサブ画素ユニット１１０を駆動するように設けられることで、画素駆動ユニット１２０の、第１のサブ画素１１１に対する駆動能力を向上させることに有利であり、且つ表示パネル１００内部の回路構成を簡素化することに有利である。

【0036】

いくつかの実施例において、第１の画素駆動回路１２１は、２Ｔ１Ｃ回路、３Ｔ１Ｃ回路、３Ｔ２Ｃ回路、４Ｔ１Ｃ回路、５Ｔ１Ｃ回路、６Ｔ１Ｃ回路、７Ｔ１Ｃ回路、７Ｔ２Ｃ回路及び９Ｔ１Ｃ回路のいずれかである。ここで、「２Ｔ１Ｃ回路」とは、第１の画素駆動回路１２１において２つの薄膜トランジスタ（Ｔ）と１つの容量（Ｃ）とが含まれる回路を指し、他の「３Ｔ１Ｃ回路」、「３Ｔ２Ｃ回路」、「４Ｔ１Ｃ回路」、「５Ｔ１Ｃ回路」、「６Ｔ１Ｃ回路」、「７Ｔ１Ｃ回路」、「７Ｔ２Ｃ回路」、「９Ｔ１Ｃ回路」などは、この順に類推する。

【0037】

サブ画素ユニット１１０の第１のサブ画素１１１の数量は、対応する画素駆動ユニット１２０の第１の画素駆動回路１２１の数量よりも小さい、又は対応する画素駆動ユニット１２０の第１の画素駆動回路１２１の数量よりも大きい、又は対応する画素駆動ユニット１２０の第１の画素駆動回路１２１の数量に等しくてもよく、ここでは限定されない。

【0038】

いくつかの実施例において、画素駆動ユニット１２０の第１の画素駆動回路１２１の数量は、対応するサブ画素ユニット１１０の第１のサブ画素１１１の数量より小さい。

【0039】

このようにして、画素駆動ユニット１２０の駆動能力を確保し、第１の表示領域ＡＡ１の輝度を向上させ、さらに第１の表示領域ＡＡ１と第２の表示領域ＡＡ２の表示の差異を低減し、表示パネル１００の表示均一性を向上させるとともに、画素駆動ユニット１２０の配線構造を簡素化することができる。

【0040】

いくつかの実施例において、表示パネル１００は、第２の表示領域ＡＡ２に位置する第２の画素駆動回路（図示せず）をさらに含む。第２の画素駆動回路は、第２の表示領域ＡＡ２に位置する第２のサブ画素（図示せず）を駆動するために用いられる。

【0041】

いくつかの他の実施例において、画素駆動ユニット１２０の第１の画素駆動回路１２１の数量は、対応するサブ画素ユニット１１０の第１のサブ画素１１１の数量に等しい。

【0042】

このようにして、１つの第１の画素駆動回路１２１が１つの第１の表示領域ＡＡ１の第１のサブ画素１１１を対応的に駆動することを実現し、第１の画素駆動回路１２１の、第１のサブ画素１１１に対する駆動能力は、第２の表示領域ＡＡ２における第２の画素駆動回路の、第２のサブ画素に対する駆動能力に相当することができる。このようにして、第１の表示領域ＡＡ１の輝度を向上させるとともに、第１の表示領域ＡＡ１の輝度が第２の表示領域ＡＡ２の輝度よりも過度に高くなる可能性を低減し、第１の表示領域ＡＡ１と第２の表示領域ＡＡ２との輝度差をさらに低減し、表示パネル１００の表示均一性を向上させる。

【0043】

第２の画素駆動回路のアーキテクチャと第１の画素駆動回路１２１のアーキテクチャは同じであっても異なっていてもよく、具体的な要求に応じて選択することができる。ここで説明される回路のアーキテクチャは同じであることは、回路の原理図における各構造の接続関係が同じであることを指す。２つの回路のアーキテクチャが同じであることは、２つの回路の構造が同じであることを示すものではなく、例えば、２つの回路のレイアウト設計構造が同じであることを示すものではない。

【0044】

いくつかの実施例において、第２の画素駆動回路と第１の画素駆動回路１２１は、アーキテクチャが同じであり、且つ第１の画素駆動回路１２１における容量及び薄膜トランジスタの構造は、第２の画素駆動回路における対応する容量及び薄膜トランジスタの構造と同じである。

【0045】

具体的には、第１の画素駆動回路１２１及び第２の画素駆動回路は、複数の薄膜トランジスタを含んでもよい。両者は、アーキテクチャが同じであるため、それぞれの回路アーキテクチャにおいて同じ位置にある薄膜トランジスタの構造が同じであり、且つそれぞれの回路アーキテクチャにおいて同じ位置にある容量も同じである。このようにして、第１の画素駆動回路１２１と第２の画素駆動回路は、駆動能力が等しい。第１の画素駆動回路１２１が１つの第１のサブ画素１１１を駆動する発光輝度と第２の画素駆動回路が１つの第２のサブ画素を駆動する発光輝度とが等しくなるように設けられることにより、第１の表示領域ＡＡ１と第２の表示領域ＡＡ２の発光輝度の一致性をさらに確保し、表示パネル１００の表示均一性を向上させることができる。

【0046】

図３は、本出願の他の実施例に係る表示パネル１００におけるＱ箇所の部分拡大図を示す。

【0047】

いくつかの実施例において、図３に示すように、表示パネル１００は、第２の表示領域ＡＡ２に設けられた走査信号線１３０をさらに含む。１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、同一の走査信号線１３０に電気的に接続され、走査信号線１３０は、第１の画素駆動回路１２１に走査信号を入力するために用いられる。

【0048】

いくつかの実施例において、第１の画素駆動回路１２１は薄膜トランジスタを含む。走査信号線１３０は、薄膜トランジスタのゲートに接続されて、薄膜トランジスタがオンするか否かを制御し、さらに対応するサブ画素ユニット１１０の第１のサブ画素１１１が発光するか否かを制御する。

【0049】

画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は同一の走査信号線１３０に接続されるように設けられることで、画素駆動ユニット１２０における複数の第１の画素駆動回路１２１が同時にオンになる、または同時にオフになり、サブ画素ユニット１１０が発光するか否かをより制御しやすくなることを実現することができる。

【0050】

いくつかの実施例において、表示パネル１００は、第２の表示領域ＡＡ２に設けられたデータ信号線１４０をさらに含む。１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、同一のデータ信号線１４０に電気的に接続され、データ信号線は、第１の画素駆動回路１２１にデータ信号を入力するために用いられる。

【0051】

いくつかの実施例において、第１の画素駆動回路１２１は薄膜トランジスタを含む。データ信号線１４０は薄膜トランジスタのソース又はドレインに接続され、第１の画素駆動回路１２１にデータ信号を入力して第１のサブ画素１１１の発光輝度を制御するために用いられる。このようにして、表示パネル１００内部の回路構成をより簡素化することができる。

【0052】

いくつかの他の実施例において、表示パネル１００は、第２の表示領域ＡＡ２に位置する発光制御信号線をさらに含む。１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、同一の発光制御信号線に電気的に接続され、発光制御信号線は、第１の画素駆動回路１２１に発光制御信号を入力するために用いられる。

【0053】

具体的には、いくつかの実施例において、第１の画素駆動回路１２１は薄膜トランジスタを含み、発光制御信号線は薄膜トランジスタのゲートに接続され、対応する発光構造の発光を制御するために用いられる。

【0054】

１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、複数の分布形式で構成されてもよく、例えば、同一の行又は同一の列に位置してもよく、複数行複数列に分布してもよく、他の不規則な形式で分布してもよく、互いに並列接続を実現すれば、ここで制限されない。

【0055】

いくつかの実施例において、図３に示すように、１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、同一の行に位置する。

【0056】

このように、走査信号線１３０を同一の行の複数の第１の画素駆動回路１２１に同時に接続することができる。走査信号線１３０は第１の画素駆動回路１２１の行方向に沿って延びることができる。同一の行の複数の第１の画素駆動回路１２１を接続するために、データ信号線１４０は複数の分岐がある。いくつかの他の実施例において、データ信号線１４０を複数の第１の画素駆動回路１２１の行方向に沿って延びることができる。この場合、データ信号線１４０には分岐がなく、走査信号線１３０には複数の分岐がある。

【0057】

１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、同一の行に位置するように設けられることで、複数の第１の画素駆動回路１２１の間の並列接続が易くなり、外部制御信号線と第１の画素駆動回路１２１との電気的接続が易くなり、さらに第１の画素駆動回路１２１に駆動信号を伝送する。このようにして、表示パネル１００の内部の配線構造をさらに簡素化する。

【0058】

いくつかの他の実施例において、１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は同一の列に位置する。

【0059】

このようにして、走査信号線１３０は同一の列の複数の第１の画素駆動回路１２１を同時に接続する。データ信号線１４０は第１の画素駆動回路１２１の列方向に沿って延びることができる。同一の列の複数の第１の画素駆動回路１２１を接続するために、走査信号線１３０には複数の分岐がある。

【0060】

１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は同一の列に位置するように設けられることで、複数の第１の画素駆動回路１２１の間の並列接続が易くなり、外部制御信号線と第１の画素駆動回路１２１との電気的接続が易くなり、さらに第１の画素駆動回路１２１に駆動信号を伝送する。このようにして、表示パネル１００内部の配線構造を簡素化することができる。

【0061】

いくつかの実施例において、図４に示すように、１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、複数行複数列に分布している。

【0062】

このように、走査信号線１３０は、複数の第１の画素駆動回路１２１の行方向に沿って分布してもよく、データ信号線１４０は、複数の第１の画素駆動回路１２１の列方向に沿って分布してもよい。走査信号線１３０の分岐数は、複数の第１の画素駆動回路１２１の行数と同じであり、データ信号線１４０の分岐数は、複数の第１の画素駆動回路１２１の列数と同じである。このようにして、データ信号線１４０の分岐数を効果的に低減することができる。このようにして、表示パネル１００の内部の回路配置スペースに応じて、１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１の行数及び列数を合理的に分布させることができる。

【0063】

同一の表示パネル１００内の異なる画素駆動ユニット１２０の第１の画素駆動回路１２１の配置方式は同じであってもよく、異なってもよく、表示パネル１００の内部の回路配置に応じて具体的に設置されてもよく、ここでは限定されない。

【0064】

表示パネル１００の内部回路の構造設計を行う場合、具体的なスペースに応じて、駆動回路とそれに電気的に接続される第１のサブ画素１１１とを同一の行に配置してもよく、駆動回路とそれに電気的に接続された第１のサブ画素１１１とを異なる行に配置してもよく、具体的な状況に応じて選択する必要があり、ここでは限定されない。

【0065】

いくつかの実施例において、少なくとも一部の第１の画素駆動回路１２１とそれに電気的に接続される第１のサブ画素１１１とは、同一の行に分布する。

【0066】

理解できるように、第１駆動回路１２１とそれに電気的に接続される第１のサブ画素１１１とが同一の行に分布していると、両者の接続配線は、両者の間で行方向に延びることができ、分岐又は屈曲は必要がない。このようにして、駆動回路と第１のサブ画素１１１との間の接続配線をより簡素化することができる。また、両者の接続配線が簡単であり、表示パネル１００の製造過程において、製造プロセスをさらに簡略化することができる。

【0067】

サブ画素ユニット１１０が複数の同色の第１のサブ画素１１１を含む実施例において、複数の第１のサブ画素１１１は、透明な導電線によって電気的に接続されてもよく、非透明な導線によって電気的に接続されてもよく、ここでは限定されない。

【0068】

いくつかの実施例において、１つのサブ画素ユニット１１０の複数の同色の第１のサブ画素１１１は、透明な導電線によって電気的に接続される。

【0069】

具体的には、透明な導電線は、酸化インジウムスズおよび酸化インジウム亜鉛の一方または両方により製成されることができる。複数の第１のサブ画素１１１は、透明な導電線によって電気的に接続され、第１の表示領域ＡＡ１の光透過率をさらに向上させることができる。

【0070】

いくつかの他の実施例において、１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、それぞれ透明な導電線によって対応する１つのサブ画素ユニット１１０における１つの第１のサブ画素１１１に電気的に接続される。このようにして、第１のサブ画素１１１に対する駆動能力を向上させるとともに、第１の表示領域ＡＡ１の光透過率を高めることができる。

【0071】

いくつかの実施例において、１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、並列接続された後、透明な導電線を介して、対応する１つの画素ユニット１１０における１つの第１のサブ画素１１１に電気的に接続される。このようにして、表示パネル１００の内部の配線構造を簡素化するとともに、第１の表示領域ＡＡ１の光透過率を向上させることができる。

【0072】

いくつかの実施例において、第１のサブ画素１１１は、第１の電極と、第１の電極上に位置する第１の発光構造と、第１の発光構造上に位置する第２の電極とを含む。具体的には、第１の電極は陽極であってもよく、第２の電極は陰極であってもよく、発光構造は第１の電極と第２の電極との電位差によって発光する。対応する表示パネル１００はＯＬＥＤ表示パネルであり、表示効果を向上させる。

【0073】

いくつかの実施例において、同色の第１のサブ画素１１１の並列接続を実現するために、１つの画素ユニット１１０における隣接する同色の第１のサブ画素１１１の第１の電極は、透明な導電線によって電気的に接続される。第１のサブ画素１１１は、１つの第２の電極を共有してもよく、即ち、１つの画素ユニット１１０における隣接する同色の第１のサブ画素１１１の第２の電極が電気的に接続され、透明な導電線を介して第１の電極を電気的に接続するため、１つの画素ユニット１１０における隣接する同色の第１のサブ画素１１１の並列接続を実現するとともに、第１の表示領域ＡＡ１の光透過率を向上させることに有利である。

【0074】

１つのサブ画素ユニット１１０内の複数の同色の第１のサブ画素１１１は必ずしも隣接する必要がないので、いくつかの実施例において、１つのサブ画素ユニット１１０における複数の同色の第１のサブ画素１１１の第１の電極は、透明な導電線によって順に電気的に接続される。このようにして、１つのサブ画素ユニット１１０における複数の第１のサブ画素１１１の並列接続を実現するとともに、第１の表示領域ＡＡ１の光透過率を向上させることができる。

【0075】

いくつかの実施例において、図５に示すように、１つのサブ画素ユニット１１０における複数の同色光を発光する第１のサブ画素１１１の第１の電極は、透明な導電線によって順に電気的に接続され、且つ少なくとも１つの異色光を発光する第１のサブ画素１１１の外側に引き回される。このようにして、異色光を発光するサブ画素１１１が間隔を置いて設置されることにより、第１の表示領域ＡＡ１の画素密度を向上させ、且つ第１の表示領域ＡＡ１に良好な表示効果を持たせることに有利である。

【0076】

いくつかの実施例において、１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、透明な導電線又は非透明な導電線によって並列接続され、集約された後、１つの透明な導電線又は１つの非透明な導電線によって、対応する１つのサブ画素ユニット１１０における１つの第１のサブ画素１１１に電気的に接続される。このようにして、画素駆動ユニット１２０の、対応するサブ画素ユニット１１０に対する駆動能力を向上させることができる。

【0077】

１つの画素駆動ユニット１２０に設けられた隣接する２つの第１の画素駆動回路１２１の間に第２の画素駆動回路が設けられてもよく、第２の画素駆動回路が設けられなくてもよく、ここでは限定されない。

【0078】

いくつかの実施例において、１つの画素駆動ユニット１２０の隣接する２つの第１の画素駆動回路１２１の間には、ｎ個の第２の画素駆動回路が設けられ、ｎは１より大きい自然数である。このようにして、必要に応じて第１の画素駆動回路１２１及び第２の画素駆動回路の位置を合理的に設置して表示パネル１００の内部回路構造を簡素化することができる。

【0079】

ｎの具体的な数値は、必要に応じて選択することができる。いくつかの実施例において、ｎは２～８の自然数である。このようにして、表示パネル１００の内部の回路配置が易くなる。

【0080】

いくつかの実施例において、１つの画素駆動ユニット１２０は、並列接続された複数の第１の画素駆動回路１２１が第２の表示領域ＡＡ２内に均一に分布される。このようにして、第２の表示領域ＡＡ２内の配線配置に、より有利になり、画素駆動ユニット１２０の製造も易くなる。

【0081】

いくつかの実施例において、１つの画素駆動ユニット１２０において並列接続された複数の第１の画素駆動回路１２１は、第２の表示領域ＡＡ２内に行列状に配置される。隣接する第１の画素駆動回路１２１の間は、第１の方向又は第２の方向における第２の画素駆動回路の数量が相当する。このようにして、同一の画素駆動ユニット１２０内の第１の画素駆動回路１２１の配線配置が易くなり、第１の画素駆動回路１２１同士の並列接続に有利であり、さらに、表示パネル１００の作製に有利である。

【0082】

いくつかの実施例において、１つの画素駆動ユニット１２０において並列接続された複数の第１の画素駆動回路１２１は、第２の表示領域ＡＡ２内に行列状に配置される。隣接する第１の画素駆動回路１２１の間に第１方向又は第２方向における第２の画素駆動回路の数量はｍ個であり、ｍは１より大きい自然数である。このようにして、隣接する第１の画素駆動回路１２１の間の間隙を利用して第２の画素駆動回路を設けることにより、画素駆動ユニット１２０の、サブ画素ユニット１１０に対する駆動能力を向上させることができる。

【0083】

ｍの具体的な数値は、必要に応じて選択することができる。いくつかの実施例において、ｍは２～８の自然数である。このようにして、表示パネル１００の内部の回路配置が易くなる。

【0084】

第１の方向及び第２の方向は、交差する２つの方向であってもよく、例示的に、第１の方向は行方向であり、第２の方向は列方向であり、即ち、第１の方向及び第２の方向は互いに垂直である。このようにして、画素駆動ユニット１２０内の第１の画素駆動回路１２１の回路配置が易くなる。

【0085】

透明な導電線は、同色の第１のサブ画素１１１を電気的に接続する導電媒体として、第１の表示領域ＡＡ１内に直線に配置されてもよく、曲線に配置されてもよい。その幅は、具体的な設置位置に応じて選択されてもよい。

【0086】

いくつかの実施例において、第１の表示領域ＡＡ１内における透明な導電線の配線軌跡は曲線又は直線である。透明な導電線の幅は、等幅又は非等幅である。つまり、同色の第１のサブ画素１１１間の電気的接続を実現できれば、透明な導電線の軌跡及び幅の均一性は限定されない。

【0087】

第１の電極は、第２の電極とともに発光構造を発光させることができれば、形状が限定されない。

【0088】

いくつかの実施例において、表示パネル１００における第１の電極の正投影の外輪郭形状は、水滴形、円形、矩形、楕円形、菱形、半円形又は半楕円形のいずれかの形状である。このようにして、表示パネル１００の発光を実現することができる。

【0089】

第１の表示領域ＡＡ１における第１の電極の占有面積の割合は限定されない。いくつかの実施例において、第１の表示領域ＡＡ１における第１の電極の総面積は、第１の表示領域ＡＡ１の面積の８％～２３％を占める。このようにして、第１の表示領域ＡＡ１の表示作用を実現するとともに、第１の表示領域ＡＡ１の光透過率を向上させることにも有利である。

【0090】

図６は、本発明の実施例に係る表示装置１０の概略構成図を示し、図７は、図６のＤ－Ｄ線に沿う断面模式図を示す。

【0091】

本出願の実施例は、表示装置１０をさらに提供する。図６及び図７に示すように、表示装置１０は、上記のいずれかの実施例に係る表示パネル１００を含む。

【0092】

表示パネル１００は、第１の表示領域ＡＡ１と第２の表示領域ＡＡ２を含み、第１の表示領域ＡＡ１の光透過率は第２の表示領域ＡＡ２よりも大きい。

【0093】

表示パネル１００は、対向する第１の表面Ｓ１及び第２の表面Ｓ２を含み、第１の表面Ｓ１は表示面である。表示装置１０は感光アセンブリ２００をさらに含む。感光アセンブリ２００は、表示パネル１００の第２の表面Ｓ２側に位置し、且つ第１の表示領域ＡＡ１の位置に対応する。

【0094】

感光アセンブリ２００は、外部画像情報を収集するための画像収集装置であってもよい。いくつかの実施例において、感光アセンブリ２００は、相補型金属酸化物半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＣＭＯＳ）画像収集装置である。いくつかの他の実施例において、感光アセンブリ２００は、電荷結合素子（Ｃｈａｒｇｅ－ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ、ＣＣＤ）画像収集装置などの他の形式の画像収集装置であってもよい。感光アセンブリ２００は、画像収集装置であることに限定されなくてもよい。例えば、いくつかの実施例において、感光アセンブリ２００は、赤外線センサ、近接センサ、赤外線レンズ、投光イルミネーター、環境光センサ及びドットマトリックス投影器などの光センサであってもよい。また、表示装置１０は、表示パネル１００の第２の表面Ｓ２側に、レシーバ、スピーカ等の他の部品を集積してもよい。

【0095】

本出願の実施例に係る表示装置１０によれば、画素駆動ユニット１２０は、複数の並列接続された第１の画素駆動回路１２１を含むように設けられて、第１の表示領域ＡＡ１の第１のサブ画素１１１を一緒に駆動する。このようにして、駆動回路の、第１の表示領域ＡＡ１内の第１のサブ画素１１１に対する駆動能力を向上させ、第１の表示領域ＡＡ１の発光輝度を確保し、第１の表示領域ＡＡ１と第２の表示領域ＡＡ２の輝度差を低減することができる。

【0096】

当業者であれば理解されるように、上記実施例はいずれも例示的なものだけであり、限定的なものではない。異なる実施例に現れた異なる技術的特徴を組み合わせることにより、有益な効果を得ることができる。当業者であれば、図面、明細書及び特許請求の範囲を検討した上で、開示された実施例の他の変化の実施例を理解しかつ実現することができる。本開示において、「含む」という用語は、他の装置またはステップを排除するものではなく、品物が量的な語で修飾されていない場合、それは、１つ／１種類又は複数／複数の種類の品物を含むことを意図しており、「１つ／１種類又は複数／複数の種類」と入れ替えることができる。「第１」と「第２」という用語は、名前を示すために使用され、いずれの特定の順序を示すものではない。特許請求の範囲内のいかなる図面符号も、保護範囲を限定するものとして解釈されるべきでない。特許請求の範囲に現れる複数の部分の機能は、単一のハードウェアまたはソフトウェアモジュールによって実現されることができる。ある技術的特徴が、異なる従属請求項に現れることは、これらの技術的特徴を組み合わせて有益な効果を得ることができないことを意味するものではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【手続補正書】

【提出日】2023-10-17

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正の内容】

【0005】

第１の態様によれば、本出願の実施例は、第１の表示領域と第２の表示領域とを有し、第１の表示領域の光透過率は、第２の表示領域の光透過率よりも大きい表示パネルであって、第１の表示領域に位置し且つ第１のサブ画素を含むサブ画素ユニットと、第２の表示領域に位置し且つ第１のサブ画素に電気的に接続される画素駆動ユニットであって、複数の並列接続された第１の画素駆動回路を含む画素駆動ユニットと、を備える表示パネルを提供する。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正の内容】

【0024】

第１のサブ画素１１１と第１の画素駆動回路１２１は、異なる層に設けられ、第１の電極は第１のサブ画素１１１の第１の画素駆動回路１２１に近い側に設けられ、第１の画素駆動回路１２１は第１の電極に電気的に接続される。サブ画素ユニット１１０が複数の同色の第１のサブ画素１１１を含む実施例において、複数の同色の第１のサブ画素１１１が互いに電気的に接続され、第１の画素駆動回路１２１がサブ画素ユニット１１０の複数の同色の第１のサブ画素１１１のうちの１つの第１の電極に電気的に接続されるように設けられてもよく、このようにして、第１の表示領域ＡＡ１の回路接続構造を簡素化させ、さらに、表示パネル１００の光透過率を向上させることができる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００６６

【補正方法】変更

【補正の内容】

【0066】

理解できるように、第１の画素駆動回路１２１とそれに電気的に接続される第１のサブ画素１１１とが同一の行に分布していると、両者の接続配線は、両者の間で行方向に延びることができ、分岐又は屈曲は必要がない。このようにして、駆動回路と第１のサブ画素１１１との間の接続配線をより簡素化することができる。また、両者の接続配線が簡単であり、表示パネル１００の製造過程において、製造プロセスをさらに簡略化することができる。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】００７１

【補正方法】変更

【補正の内容】

【0071】

いくつかの実施例において、１つの画素駆動ユニット１２０の複数の第１の画素駆動回路１２１は、並列接続された後、透明な導電線を介して、対応する１つのサブ画素ユニット１１０における１つの第１のサブ画素１１１に電気的に接続される。このようにして、表示パネル１００の内部の配線構造を簡素化するとともに、第１の表示領域ＡＡ１の光透過率を向上させることができる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】００７３

【補正方法】変更

【補正の内容】

【0073】

いくつかの実施例において、同色の第１のサブ画素１１１の並列接続を実現するために、１つのサブ画素ユニット１１０における隣接する同色の第１のサブ画素１１１の第１の電極は、透明な導電線によって電気的に接続される。第１のサブ画素１１１は、１つの第２の電極を共有してもよく、即ち、１つのサブ画素ユニット１１０における隣接する同色の第１のサブ画素１１１の第２の電極が電気的に接続され、透明な導電線を介して第１の電極を電気的に接続するため、１つのサブ画素ユニット１１０における隣接する同色の第１のサブ画素１１１の並列接続を実現するとともに、第１の表示領域ＡＡ１の光透過率を向上させることに有利である。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】００７５

【補正方法】変更

【補正の内容】

【0075】

いくつかの実施例において、図５に示すように、１つのサブ画素ユニット１１０における複数の同色光を発光する第１のサブ画素１１１の第１の電極は、透明な導電線によって順に電気的に接続され、且つ少なくとも１つの異色光を発光する第１のサブ画素１１１の外側に引き回される。このようにして、異色光を発光する第１のサブ画素１１１が間隔を置いて設置されることにより、第１の表示領域ＡＡ１の画素密度を向上させ、且つ第１の表示領域ＡＡ１に良好な表示効果を持たせることに有利である。

【手続補正7】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第１の表示領域と第２の表示領域とを有し、前記第１の表示領域の光透過率は前記第２の表示領域の光透過率より大きい表示パネルであって、
前記第１の表示領域に位置し、且つ第１のサブ画素を含むサブ画素ユニットと、
前記第２の表示領域に位置し、且つ前記第１のサブ画素に電気的に接続される画素駆動ユニットであって、複数の並列接続された第１の画素駆動回路を含む前記画素駆動ユニットと、
を備える、表示パネル。

【請求項2】

１つの前記サブ画素ユニットは、複数の同色の前記第１のサブ画素を含み、前記複数の第１のサブ画素は、電気的に接続され、又は、
前記サブ画素ユニットの数量は複数であり、各前記サブ画素ユニットのうちの１つの前記第１のサブ画素は、１つの前記画素駆動ユニットに電気的に接続される、
請求項１に記載の表示パネル。

【請求項3】

前記画素駆動ユニットの前記第１の画素駆動回路の数量は、対応する前記サブ画素ユニットにおける前記第１のサブ画素の数量以下である、
請求項１に記載の表示パネル。

【請求項4】

前記表示パネルは、前記第２の表示領域に位置する第２の画素駆動回路及び第２のサブ画素をさらに含み、
前記第２の画素駆動回路は、前記第２の表示領域に位置する第２のサブ画素を駆動するように設けられ、
前記第２の画素駆動回路は、前記第１の画素駆動回路のアーキテクチャと同じであり、且つ、前記第１の画素駆動回路における容量及び薄膜トランジスタの構造は、前記第２の画素駆動回路における対応する容量及び薄膜トランジスタの構造と同じである、
請求項３に記載の表示パネル。

【請求項5】

前記表示パネルは、前記第２の表示領域に設けられた走査信号線をさらに含み、１つの前記画素駆動ユニットにおける複数の前記第１の画素駆動回路は、同一の前記走査信号線に電気的に接続され、前記走査信号線は、前記第１の画素駆動回路に走査信号を伝送するように設けられ、又は、
前記表示パネルは、前記第２の表示領域に設けられたデータ信号線をさらに含み、１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、同一の前記データ信号線に電気的に接続され、前記データ信号線は、前記第１の画素駆動回路にデータ信号を伝送するように設けられ、又は、
前記表示パネルは、前記第２の表示領域に設けられた発光制御信号線を含み、１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、同一の前記発光制御信号線に電気的に接続され、前記発光制御信号線は、前記第１の画素駆動回路に発光制御信号を伝送するように設けられる、
請求項１に記載の表示パネル。

【請求項6】

１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、同一の行に位置し、又は、
１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、同一の列に位置し、又は、
１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、複数行複数列に分布し、
少なくとも一部の前記第１の画素駆動回路と、前記第１の画素駆動回路に電気的に接続された前記第１のサブ画素とは、同一の行に分布されている、
請求項１に記載の表示パネル。

【請求項7】

１つの前記サブ画素ユニットの複数の同色の前記第１のサブ画素は、透明な導電線によって電気的に接続され、又は、
１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路はそれぞれ透明な導電線を介して、対応する１つの前記サブ画素ユニットのうちの１つの前記第１のサブ画素に電気的に接続され、又は、
１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、並列接続された後、透明な導電線を介して、対応する１つの前記サブ画素ユニットのうちの１つの前記第１のサブ画素に電気的に接続され、又は、
１つの前記画素駆動ユニットの隣接する２つの前記第１の画素駆動回路の間にｎ個の第２の画素駆動回路が設けられ、ｎは２～８の自然数であり、又は、
１つの前記画素駆動ユニットの並列接続された複数の前記第１の画素駆動回路は、前記第２の表示領域内に均一に分布されている、
請求項１乃至６のいずれか一項に記載の表示パネル。

【請求項8】

前記第１のサブ画素は、第１の電極と、前記第１の電極上に位置する第１の発光構造と、前記第１の発光構造上に位置する第２の電極とを含み、
１つの前記サブ画素ユニットにおける隣接する同色の前記第１のサブ画素の前記第１の電極は、透明な導電線によって電気的に接続され、又は、
１つの前記サブ画素ユニットにおける複数の同色の前記第１のサブ画素の前記第１の電極は、透明な導電線によって順に電気的に接続され、又は、
１つの前記サブ画素ユニットにおける複数の同色の前記第１のサブ画素の前記第１の電極は、透明な導電線によって順に電気的に接続され、且つ少なくとも１つの異色の前記第１のサブ画素の外側に引き回されており、
前記第１の表示領域内における前記透明な導電線の配線軌跡は、曲線又は直線であり、前記透明な導電線の幅は、等幅又は非等幅であり、又は、
１つの前記画素駆動ユニットの複数の前記第１の画素駆動回路は、透明な導電線又は非透明な導電線によって並列接続され、集約された後、１つの透明な導電線又は１つの非透明な導電線によって、対応する１つの前記サブ画素ユニットにおける１つの前記第１のサブ画素に電気的に接続され、又は、
１つの前記画素駆動ユニットの並列接続された複数の前記第１の画素駆動回路が前記第２の表示領域内に行列状に配置されており、隣接する前記第１の画素駆動回路の間に、第１の方向における第２の画素駆動回路の数量と第２の方向における第２の画素駆動回路の数量は相当し、又は、
１つの前記画素駆動ユニットの並列接続された複数の前記第１の画素駆動回路は、前記第２の表示領域内に行列状に配置されており、隣接する前記第１の画素駆動回路の間に、第１の方向又は第２の方向における第２の画素駆動回路の数量はｍであり、ｍは２～８の自然数である、
請求項１に記載の表示パネル。

【請求項9】

前記表示パネルにおける前記第１の電極の正投影の外郭形状は、水滴形、円形、矩形、楕円形、菱形、半円形又は半楕円形のいずれかの形状であり、又は、
前記第１の表示領域における前記第１の電極の総面積は、前記第１の表示領域の面積の８％～２３％を占める、
請求項８に記載の表示パネル。

【請求項10】

請求項１乃至６、８及び９のいずれか１項に記載の表示パネルを備える、表示装置。

【国際調査報告】