特表 2024-515251 電子用途のための両面構造化導電層を有するシートを製造するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-04-08

(54)【発明の名称】電子用途のための両面構造化導電層を有するシートを製造するための方法

(51)【国際特許分類】

   H05K 3/40 20060101AFI20240401BHJP

   H05K 3/06 20060101ALN20240401BHJP

【ＦＩ】

H05K3/40 E

H05K3/40 K

H05K3/06 E

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023561802

(86)(22)【出願日】2022-04-07

(85)【翻訳文提出日】2023-12-05

(86)【国際出願番号】 EP2022059293

(87)【国際公開番号】W WO2022214605

(87)【国際公開日】2022-10-13

(31)【優先権主張番号】21167517.8

(32)【優先日】2021-04-08

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】500341779

【氏名又は名称】フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン

(74)【代理人】

【識別番号】100134119

【弁理士】

【氏名又は名称】奥町 哲行

(72)【発明者】

【氏名】アルタナ・アントニオ

(72)【発明者】

【氏名】ヤクシェンコ・アレクセイ

(72)【発明者】

【氏名】ヤコブレフ・アレクサンダー

【テーマコード（参考）】

5E317

5E339

【Ｆターム（参考）】

5E317AA24

5E317BB01

5E317BB04

5E317BB11

5E317CC22

5E317CC60

5E317GG11

5E339AB02

5E339AB06

5E339AC01

5E339AD03

5E339AE01

5E339BD02

5E339BD03

5E339BD05

5E339BD11

5E339BE11

5E339CC01

5E339CD01

5E339CE11

5E339CF16

5E339CF17

5E339CG01

(57)【要約】

電気絶縁性基板（２１０）を提供すること（１１０）と、基板（２１０）の第１の主面領域（２１２）と第２の主面領域（２１４）との間において基板（２１０）に貫通孔（２２０；２２０_１～２２０_８）を形成すること（１２０）と、を含む、方法（１００）。さらに、方法（１００）は、貫通孔（２２０；２２０_１～２２０_８）の壁（２２２）が導電性材料によって覆われ、第１の導電性トレース（２３０）が基板（２１０）の第１の主面領域（２１２）上に形成されるように、基板（２１０）の第１の主面領域（２１２）上に導電性材料を構造化堆積させること（１３０）と、基板（２１０）の第２の主面領域（２１４）上に第２の導電性トレース（２４０）が形成されるように、基板（２１０）の第２の主面領域（２１４）上にさらなる導電性材料を構造化堆積させること（１４０）と、を含む。

【特許請求の範囲】

【請求項1】

方法（１００）であって、
電気絶縁性基板（２１０）を提供すること（１１０）と、
前記基板（２１０）の第１の主面領域（２１２）と第２の主面領域（２１４）との間において前記基板（２１０）に貫通孔（２２０；２２０_１～２２０_８）を形成すること（１２０）と、
前記貫通孔（２２０；２２０_１～２２０_８）の壁（２２２）が前記導電性材料によって覆われ、前記基板（２１０）の前記第１の主面領域（２１２）上に第１の導電性トレース（２３０）が形成されるように、前記基板（２１０）の前記第１の主面領域（２１２）上に導電性材料を構造化堆積させること（１３０）と、
前記基板（２１０）の前記第２の主面領域（２１４）上に第２の導電性トレース（２４０）が形成されるように、前記基板（２１０）の前記第２の主面領域（２１４）上にさらなる導電性材料を構造化堆積させること（１４０）と、を含む、方法。

【請求項2】

前記基板（２１０）が、前記基板（２１０）が少なくともいくつかの領域において０．５ｍｍから５ｍｍの間の目標曲げ半径を有するように可撓性絶縁性材料を含む、請求項１に記載の方法（１００）。

【請求項3】

前記基板（２１０）の前記第１の主面領域（２１２）上に前記導電性材料を前記構造化堆積させること（１３０）が、前記第１の導電性トレース（２３０）が２０ｎｍから１μｍの間の厚さを有するように実行され、
前記基板（２１０）の前記第２の主面領域（２１４）上に前記さらなる導電性材料を前記構造化堆積させること（１４０）が、前記第２の導電性トレース（２４０）が２０ｎｍから１μｍの厚さを有するように実行される、
請求項１または２のいずれか一項に記載の方法（１００）。

【請求項4】

前記貫通孔（２２０；２２０_１～２２０_８）が、低温レーザアブレーションによって形成される、請求項１から３のいずれか一項に記載の方法（１００）。

【請求項5】

前記基板（２１０）が、前記基板（２１０）の前記第２の主面領域（２１４）に接着された第１の保護箔（２１８）を含み、
前記方法（１００）が、前記基板（２１０）に前記貫通孔（２２０；２２０_１～２２０_８）を形成すること（１２０）の後に、前記基板（２１０）の前記第２の主面領域（２１４）から前記第１の保護箔（２１８）を除去することをさらに含む、請求項１から４のいずれか一項に記載の方法（１００）。

【請求項6】

前記基板（２１０）が、前記基板（２１０）の前記第１の主面領域（２１２）に接着された第２の保護箔（２１９）を含み、
前記方法（１００）が、前記基板（２１０）に前記貫通孔（２２０；２２０_１～２２０_８）を形成すること（１２０）の後に、前記基板（２１０）の前記第１の主面領域（２１２）から前記第２の保護箔（２１９）を除去することをさらに含む、請求項５に記載の方法（１００）。

【請求項7】

前記方法（１００）が、前記基板（２１０）の前記第１の主面領域（２１２）上への前記導電性材料の前記構造化堆積（１３０）および前記基板（２１０）の前記第２の主面領域（２１４）上への前記さらなる導電性材料の前記構造化堆積（１４０）の前に、前記貫通孔（２２０；２２０_１～２２０_８）を有する前記基板（２１０）を洗浄することを含む、請求項１から６のいずれか一項に記載の方法（１００）。

【請求項8】

前記貫通孔（２２０；２２０_１～２２０_８）を有する前記基板（２１０）を洗浄することが、超音波浴を使用して、および／またはプラズマ表面洗浄を使用して実行される、請求項７に記載の方法（１００）。

【請求項9】

前記基板（２１０）の前記第１の主面領域（２１２）上への前記導電性材料の前記構造化堆積（１３０）が、前記基板（２１０）の前記貫通孔（２２０；２２０_１～２２０_８）を前記第１の導電性トレース（２３０）の位置合わせの基準として使用して印刷することによって実行され、および／または
前記基板（２１０）の前記第２の主面領域（２１４）上への前記さらなる導電性材料の前記構造化堆積（１４０）が、前記第２の導電性トレース（２４０）の位置合わせの基準として前記基板（２１０）内の前記貫通孔（２２０；２２０_１～２２０_８）を使用して印刷することによって実行される、
請求項１から８のいずれか一項に記載の方法（１００）。

【請求項10】

前記基板（２１０）の前記第１の主面領域（２１２）上への前記導電性材料の前記構造化堆積（１３０）が、
前記導電性材料の層（１３３）によって前記基板（２１０）の前記第１の主面領域（２１２）全体を覆うように前記基板（２１０）の前記第１の主面領域（２１２）上に前記導電性材料を堆積させること（１３２）と、
前記第１の導電性トレース（２３０）を位置合わせするための基準として前記基板（２１０）内の前記貫通孔（２２０；２２０_１～２２０_８）を使用して前記第１の導電性トレース（２３０）を形成するように前記導電性材料の前記層（１３３）を構造化すること（１３４、１３４_１～１３４_５）と、によって実行され、
および／または
前記基板（２１０）の前記第２の主面領域（２１４）上への前記さらなる導電性材料の前記構造化堆積（１４０）が、
前記さらなる導電性材料の層（１４３）によって前記基板（２１０）の前記第２の主面領域（２１４）全体を覆うように前記基板（２１０）の前記第２の主面領域（２１４）上に前記さらなる導電性材料を堆積させること（１４２）と、
前記第２の導電性トレース（２４０）を位置合わせするための基準として前記基板（２１０）内の前記貫通孔（２２０；２２０_１～２２０_８）を使用して前記第２の導電性トレース（２４０）を形成するように前記さらなる導電性材料の前記層（１４３）を構造化すること（１４４、１４４_１～１４４_５）と、によって実行される、
請求項１から９のいずれか一項に記載の方法（１００）。

【請求項11】

前記導電性材料の層（１３３）を形成するために前記基板（２１０）の前記第１の主面領域（２１２）上に前記導電性材料を堆積させること（１３２）が、スパッタリングまたは蒸着によって実行され、
および／または
前記さらなる導電性材料の層（１４３）を形成するために前記基板（２１０）の前記第２の主面領域（２１４）上に前記さらなる導電性材料を堆積させること（１４２）が、スパッタリングまたは蒸着によって実行される、
請求項１０に記載の方法（１００）。

【請求項12】

前記導電性材料の層（１３３）の前記構造化（１３４、１３４_１～１３４_５）が、リソグラフィによって実行され、
および／または
前記さらなる導電性材料の前記層（１４３）の前記構造化（１４４、１４４_１～１４４_５）が、リソグラフィによって実行される、
請求項１０または１１に記載の方法（１００）。

【請求項13】

前記方法（１００）が、シートツーシートプロセス、ロールツーシートプロセス、またはロールツーロールプロセスの一部である、請求項１から１２のいずれか一項に記載の方法（１００）。

【請求項14】

前記貫通孔（２２０；２２０_１～２２０_８）の形成（１２０）において、前記基板（２１０）の前記第１の主面領域（２１２）と前記第２の主面領域（２１４）との間において前記基板（２１０）に２つ以上の貫通孔（２２０；２２０_１～２２０_８）が形成され、
前記基板（２１０）の前記第１の主面領域（２１２）への導電性材料の前記構造化堆積（１３０）が、前記２つ以上の貫通孔（２２０；２２０_１～２２０_８）の壁（２２２）が前記導電性材料によって覆われるように実行される、
請求項１から１３のいずれか一項に記載の方法（１００）。

【請求項15】

請求項１から１４のいずれか一項に記載の方法（１００）によって製造された両面電子機器用シート（２００）であって、
前記基板（２１０）の第１の主面領域（２１２）上の第１の導電性トレース（２３０）を前記基板（２１０）の第２の主面領域（２１４）上の第２の導電性トレース（２４０）と電気的に接続する貫通孔（２２０；２２０_１～２２０_８）を有する非導電性基板（２１０）を備える、両面電子機器用シート。

【請求項16】

方法（１００）であって、
電気絶縁性基板（２１０）を提供すること（１１０）と、
前記基板（２１０）の第１の主面領域（２１２）と第２の主面領域（２１４）との間において前記基板（２１０）に貫通孔（２２０；２２０_１～２２０_８）を形成すること（１２０）と、
前記貫通孔（２２０；２２０_１～２２０_８）の壁（２２２）が前記導電性材料によって覆われるように、前記基板（２１０）の前記第１の主面領域（２１２）上に導電性材料を堆積させること（１３０）と、
前記基板（２１０）の前記第２の主面領域（２１４）上にさらなる導電性材料を堆積させること（１４０）と、を含む、方法。

【請求項17】

前記基板（２１０）が、前記基板（２１０）が少なくともいくつかの領域において０．５ｍｍから５ｍｍの間の目標曲げ半径を有するように可撓性絶縁性材料を含む、請求項１６に記載の方法（１００）。

【請求項18】

前記基板（２１０）の前記第１の主面領域（２１２）上に前記導電性材料を堆積させること（１３０）が、前記導電性材料の層（１３３）が２０ｎｍから１μｍの間の厚さを有するように実行され、
前記基板（２１０）の前記第２の主面領域（２１４）上に前記さらなる導電性材料を堆積させること（１４０）が、前記さらなる導電性材料の層（１４３）が２０ｎｍから１μｍの間の厚さを有するように実行される、
請求項１６または１７に記載の方法（１００）。

【請求項19】

前記貫通孔（２２０；２２０_１～２２０_８）が、低温レーザアブレーションによって形成される、請求項１６から１８のいずれか一項に記載の方法（１００）。

【請求項20】

前記基板（２１０）が、前記基板（２１０）の前記第２の主面領域（２１４）に接着された第１の保護箔（２１８）を含み、
前記方法（１００）が、前記基板（２１０）に前記貫通孔（２２０；２２０_１～２２０_８）を形成すること（１２０）の後に、前記基板（２１０）の前記第２の主面領域（２１４）から前記第１の保護箔（２１８）を除去することをさらに含む、請求項１６から１９のいずれか一項に記載の方法（１００）。

【請求項21】

前記基板（２１０）が、前記基板（２１０）の前記第１の主面領域（２１２）に接着された第２の保護箔（２１９）をさらに含み、
前記方法（１００）が、前記基板（２１０）に前記貫通孔（２２０；２２０_１～２２０_８）を形成すること（１２０）の後に、前記基板（２１０）の前記第１の主面領域（２１２）から前記第２の保護箔（２１９）を除去することをさらに含む、請求項２０に記載の方法（１００）。

【請求項22】

前記方法（１００）が、前記基板（２１０）の前記第１の主面領域（２１２）上に前記導電性材料を堆積させること（１３０）および前記基板（２１０）の前記第２の主面領域（２１４）上に前記さらなる導電性材料を堆積させること（１４０）の前に、前記貫通孔（２２０；２２０_１～２２０_８）を有する前記基板（２１０）を洗浄することを含む、請求項１６から２１のいずれか一項に記載の方法（１００）。

【請求項23】

前記貫通孔（２２０；２２０_１～２２０_８）を有する前記基板（２１０）を洗浄することが、超音波浴を使用して、および／またはプラズマ表面洗浄を使用して実行される、請求項２２に記載の方法（１００）。

【請求項24】

前記基板の前記第１の主面領域（２１２）上に前記導電性材料を堆積させること（１３０）が、第１の導電性トレース（２３０）が前記基板（２１０）の前記第１の主面領域（２１２）上に形成されるように構造化堆積を表し、
前記基板の前記第２の主面領域（２１４）上に前記さらなる導電性材料を堆積させること（１４０）が構造化堆積を表し、それにより、前記基板（２１０）の前記第２の主面領域（２１４）上に第２の導電性トレース（２４０）が形成される、
請求項１６から２３のいずれか一項に記載の方法（１００）。

【請求項25】

前記基板（２１０）の前記第１の主面領域（２１２）上への前記導電性材料の前記構造化堆積（１３０）が、前記基板（２１０）の前記貫通孔（２２０；２２０_１～２２０_８）を前記第１の導電性トレース（２３０）の位置合わせの基準として使用して印刷することによって実行され、および／または
前記基板（２１０）の前記第２の主面領域（２１４）上への前記さらなる導電性材料の前記構造化堆積（１４０）が、前記第２の導電性トレース（２４０）の位置合わせの基準として前記基板（２１０）内の前記貫通孔（２２０；２２０_１～２２０_８）を使用して印刷することによって実行される、
請求項２４に記載の方法（１００）。

【請求項26】

前記基板（２１０）の前記第１の主面領域（２１２）上への前記導電性材料の前記構造化堆積（１３０）が、
前記導電性材料の層（１３３）によって前記基板（２１０）の前記第１の主面領域（２１２）全体を覆うように前記基板（２１０）の前記第１の主面領域（２１２）上に前記導電性材料を堆積させること（１３２）と、
前記第１の導電性トレース（２３０）を位置合わせするための基準として前記基板（２１０）内の前記貫通孔（２２０；２２０_１～２２０_８）を使用して前記第１の導電性トレース（２３０）を形成するように前記導電性材料の前記層（１３３）を構造化すること（１３４、１３４_１～１３４_５）と、によって実行され、
および／または
前記基板（２１０）の前記第２の主面領域（２１４）上への前記さらなる導電性材料の前記構造化堆積（１４０）が、
前記さらなる導電性材料の層（１４３）によって前記基板（２１０）の前記第２の主面領域（２１４）全体を覆うように前記基板（２１０）の前記第２の主面領域（２１４）上に前記さらなる導電性材料を堆積させること（１４２）と、
前記第２の導電性トレース（２４０）を位置合わせするための基準として前記基板（２１０）内の前記貫通孔（２２０；２２０_１～２２０_８）を使用して前記第２の導電性トレース（２４０）を形成するように前記さらなる導電性材料の前記層（１４３）を構造化すること（１４４、１４４_１～１４４_５）と、によって実行される、
請求項２４または２５に記載の方法（１００）。

【請求項27】

前記導電性材料の層（１３３）を形成するために前記基板（２１０）の前記第１の主面領域（２１２）上に前記導電性材料を堆積させること（１３２）が、スパッタリングまたは蒸着によって実行され、
および／または
前記さらなる導電性材料の層（１４３）を形成するために前記基板（２１０）の前記第２の主面領域（２１４）上に前記さらなる導電性材料を堆積させること（１４２）が、スパッタリングまたは蒸着によって実行される、
請求項２６に記載の方法（１００）。

【請求項28】

前記導電性材料の層（１３３）の前記構造化（１３４、１３４_１～１３４_５）が、リソグラフィによって実行され、
および／または
前記さらなる導電性材料の前記層（１４３）の前記構造化（１４４、１４４_１～１４４_５）が、リソグラフィによって実行される、
請求項２６または２７に記載の方法（１００）。

【請求項29】

前記貫通孔（２２０；２２０_１～２２０_８）の形成（１２０）において、前記基板（２１０）の前記第１の主面領域（２１２）と前記第２の主面領域（２１４）との間において前記基板（２１０）に２つ以上の貫通孔（２２０；２２０_１～２２０_８）が形成され、
前記基板（２１０）の前記第１の主面領域（２１２）への導電性材料の前記構造化堆積（１３０）が、前記２つ以上の貫通孔（２２０；２２０_１～２２０_８）の壁（２２２）が前記導電性材料によって覆われるように実行される、
請求項２４から２９のいずれか一項に記載の方法（１００）。

【請求項30】

前記方法（１００）が、シートツーシートプロセス、ロールツーシートプロセス、またはロールツーロールプロセスの一部である、請求項１６から２９のいずれか一項に記載の方法（１００）。

【発明の詳細な説明】

【技術分野】

【0001】

本発明にかかる実施形態は、電子用途のための両面構造化導電層を有するシートを製造するための方法に関する。

【背景技術】

【0002】

可撓性基板上に構造化導電層を製造するためのこれまでの標準的な解決策は、基板の片面に材料の厚層を堆積させることであり、これは、通常、薄い（５０～５００ｎｍ）シード金属層を最初に堆積し、それを５～１０μｍのより厚層に亜鉛めっきするプロセスを含む。あるいは、厚い金属層は、箔または剛性基板上に積層されることができ、あるいは、厚い導電層（例えば、炭素または銅または銀）は、基板上に印刷（例えば、スクリーン印刷）されることができる。次に、基板の孔が、ドリルストップとして厚い金属層を利用して、レーザまたは標準的な穿孔によって他方の側から穿孔される。次いで、得られたビアは、プラズマ処理によって洗浄されて、孔の周りのすすおよび／またはアブレーションされた基板の溶融ポリマーによる汚染を低減し、基板の他方の面に接続するためにスパッタリング／蒸着プロセスまたは印刷プロセスのいずれかによって導電性材料によって充填される。

【0003】

課題：
－それは、基板の裏面に厚い停止層を有する必要がある。ビア穿孔プロセス中に薄層が容易に破壊されることができる。
－ビア穿孔プロセスが溶融した材料に起因して孔の周りにプロファイルを形成する場合、それは、均一な薄層堆積を得ることを可能にせず、導電ラインの断線をもたらす。
－その後の表面洗浄がなければ、良好な電気的接触は不可能である。裏面の金属層は、レーザ穿孔によって損傷を受ける。したがって、それは厚くなければならない。
－層が厚いほど、解像度および可撓性が悪くなる。
－無駄な材料が多い。

【0004】

したがって、両面導電性構造化可撓性箔／硬質プレートを可能にするために、薄い導電層上に高分解能構造を得ることと、基板の両面間に電気的接続を提供することとの間のより良好な妥協を形成する概念を作り出すことが望ましい。さらに、厚いおよび薄い導電層のための両面導電性構造を有するシート、例えば可撓性箔または硬質プレートを製造するための効率的な方法を得ることが望ましい場合がある。

【0005】

これは、本出願の独立請求項の主題によって達成される。
本発明にかかるさらなる実施形態は、本出願の従属請求項の主題によって定義される。

【発明の概要】

【0006】

本発明の態様によれば、本出願の発明者らは、両面に導電性構造を有するシートを製造しようとするときに遭遇する１つの問題が、基板上の薄い導電層が、基板内の貫通孔、例えばビアの形成中に破壊されるという事実に起因することを認識した。貫通孔の形成時に導電層が破壊されるのを防止するために、基板の片面には、対向する面から始めて貫通孔を形成するための停止層として厚い導電層を有する必要がある。本出願のこの態様によれば、この困難は、基板上に導電性材料を堆積させる前に基板に貫通孔を形成することによって克服される。本発明者らは、例えば導電性トレースに形成される導電性材料が孔の形成時に存在しないことが有利であることを見出した。これは、基板上の導電層を破壊したり、または損傷したりしないように注意する必要なく貫通孔が形成されることができれば、シートが効率的に製造されることができるという考えに基づく。貫通孔の表面プロファイルが達成されることができ、この表面プロファイルが薄い導電層の均一な堆積を可能にすることを見出した。さらに、形成された貫通孔は、容易に、効率的に、且つ徹底的に洗浄されることができ、そのため、貫通孔の壁上の薄い導電層であっても、基板の２つの対向する面間の良好な電気的接続性を達成することが可能である。したがって、薄層がシートの適用に十分である場合、導電性材料を廃棄し、余分な導電性材料を除去するために過剰なエッチング化学物質を使用する必要はない。これは、現在、基板上に導電性材料の厚層を堆積させることが常に必要であるという事実に起因する。提案された方法では、必要な厚さの導電性トレースを有するシートを製造することが可能である。

【0007】

したがって、本出願のこの態様によれば、方法は、電気絶縁性基板を提供することを含む。以下、電気絶縁性基板を基板と略記する。基板は、例えば、ポリマー材料、セラミック材料またはガラス材料を含む。本方法は、基板の第１の主面領域と第２の主面領域との間において基板に貫通孔、例えばビアを形成することを含む。任意に、本方法は、基板の第１の主面領域と第２の主面領域との間において基板に２つ以上の貫通孔または複数の貫通孔を形成することを含む。基板の第１の主面領域は、例えば、基板の第２の主面領域の反対側に位置している。貫通孔は、基板の第１の主面領域から始まり、基板の第２の主面領域で終わる基板の材料を除去するように形成されてもよい。さらに、本方法は、貫通孔の壁が導電性材料によって覆われ、第１の導電性トレースが基板の第１の主面領域上に形成されるように、基板の第１の主面領域上に導電性材料の構造化堆積（堆積）を含む。さらに、本方法は、基板の第２の主面領域上に第２の導電性トレースが形成されるように、基板の第２の主面領域上にさらなる導電性材料の構造化堆積（堆積）を含む。

【0008】

さらなる導電性材料は、基板の第１の主面領域上に堆積された導電性材料と同じ材料であってもよい。あるいは、２つの異なる導電性材料が、基板の第１の主面領域および基板の第２の主面領域上に堆積されてもよい。この場合、第１の主面領域上の導電性材料が第１の導電性材料として称され、第２の主面領域上の別の導電性材料が第２の導電性材料として称されることがある。

【0009】

構造化堆積（堆積）は、材料、例えば導電性材料またはさらなる導電性材料の堆積と、材料の構造化との組み合わせとして理解され得る。構造化堆積では、堆積および構造化は、１つのステップまたは別々のステップにおいて実行され得る。換言すれば、構造化堆積は、堆積およびその後の構造化、例えばスパッタリングまたは蒸着を使用した堆積およびその後のリソグラフィを使用した構造化として、または例えば印刷による任意の追加の構造化ステップなしの構造化された方法での材料の堆積として理解され得る。

【0010】

実施形態によれば、基板は、基板が少なくともいくつかの領域において０．５ｍｍから５ｍｍの目標曲げ半径を有するように可撓性の絶縁性材料を含む。このような可撓性の絶縁性材料は、例えば、高分子材料である。基板の可撓性は、基板の材料のヤング率および基板の厚さに依存し得る。０．５ｍｍから５ｍｍの目標曲げ半径を達成するために、基板は、例えば、好ましくは６μｍから５００μｍ、例えば２０μｍ、３０μｍ、５０μｍ、１００μｍ、２５０μｍまたは３００μｍの厚さを有する。可撓性材料を使用することにより、基板は、第１の導電性トレースおよび第２の導電性トレースを電気的に損傷または機械的に損傷することなく、目標曲げ半径まで曲げられることができる。可撓性材料は、０．５ｍｍから５ｍｍの目標曲げ半径まで、第１の導電性トレースおよび／または第２の導電性トレースの破損、接点の緩み、または貫通孔の壁上の導電性材料の破損を防止または低減する。

【0011】

実施形態によれば、基板の第１の主面領域上への導電性材料の構造化堆積（堆積）は、第１の導電性トレースが２０ｎｍから１μｍの厚さを有するように実行される。追加的または代替的に、基板の第２の主面領域上のさらなる導電性材料の構造化堆積（堆積）は、第２の導電性トレースが２０ｎｍから１μｍの厚さを有するように実行される。２０ｎｍから１μｍの厚さ、例えば３０ｎｍ、５０ｎｍ、１００ｎｍ、１５０ｎｍ、２００ｎｍ、２５０ｎｍ、３００ｎｍまたは５００ｎｍを有する導電性トレースは、本明細書では薄い導電性トレースとして理解される。換言すれば、導電性材料は、薄層として基板上に構造的に堆積される。特殊な製造方法により、材料を無駄にすることなく、薄い導電性トレースを直接製造することが可能である。提案された方法は、２０ｎｍから１μｍの目標厚さを達成するために構造化堆積後に材料を除去する必要がないという事実に起因して、構造化堆積によって２０ｎｍから１μｍの厚さを有する導電性トレースを製造するのに非常に効率的である。提案された方法により、無駄な材料が削減されることができ、製造ステップが削減されることができ、製造コストが削減されることができる。これは、この方法が１００ｎｍから１μｍの厚さを有する導電性トレースを製造することを可能にし、そのため、薄い導電性トレースを得るために厚層を形成する材料を除去する必要がないという事実に起因する。

【0012】

実施形態によれば、貫通孔は、超短レーザ（ナノ秒、ピコ秒、フェムト秒ソース）を使用する低温レーザアブレーションによって形成される。あるいは、貫通孔は、標準的な穿孔によって形成されることができる。

【0013】

実施形態によれば、基板は、基板の第２の主面領域に接着された第１の保護箔を含み、例えば、第１の保護箔は、基板の第２の主面領域を覆う。さらに、本方法は、基板に貫通孔を形成した後に、基板の第２の主面領域から第１の保護箔を除去することを含む。基板に貫通孔を形成するステップ中に保護箔が存在することは、形成が貫通孔の清浄で滑らかなプロファイルをもたらすという利点を有する。これは、貫通孔の壁上に導電性材料を円滑且つ均一に堆積させることを可能にし、このため、基板上に導電性材料の薄層のみを堆積させることが可能となり、それにもかかわらず、第１の導電性トレースと第２の導電性トレースとの間の貫通孔によって良好な電気的接続性を達成することができる。したがって、提案された方法において第１の保護箔を使用することにより、薄い導電性トレースならびに厚い導電性トレースを製造することが可能である。

【0014】

さらに、基板は、例えば、基板の第１の主面領域に接着された第２の保護箔を含む。これにより、両方の主面領域、すなわち第１および第２の主面領域には、保護箔が接着される。換言すれば、基板の第１および第２の主面領域は、保護箔、すなわち第１および第２の保護箔によって覆われる。本方法は、基板に貫通孔を形成した後に、基板の第１の主面領域から第２の保護箔を除去することを含む。第１の保護箔および第２の保護箔は、連続的にまたは同時に除去され得る。第１および第２の保護箔は、基板に貫通孔を形成した後、貫通孔を有する基板を任意に洗浄する前に、基板のそれぞれの主面領域から除去されてもよい。第１の保護箔および第２の保護箔を使用することによって、形成された貫通孔のプロファイルがさらに改善されることができ、そのため、第２の主面領域に接着された１つの保護箔のみを使用する場合と比較して、貫通孔の壁上により薄層を均一に堆積させることが可能であり得る。両面、すなわち基板の第１の主面領域および第２の主面領域に導電性トレースを有する高解像度シートを製造することが可能であり得る。

【0015】

第１の保護箔および／または第２の保護箔の使用は、貫通孔のための高品質のレーザプロファイルをもたらす。さらに、第１の保護箔および／または第２の保護箔は、表面、すなわち第１の主面領域および／または第２の主面領域の汚れおよび傷からの基板の良好な保護を提供する。

【0016】

実施形態によれば、本方法は、基板の第１の主面領域上への導電性材料の構造化堆積（堆積）および基板の第２の主面領域上へのさらなる導電性材料の構造化堆積（堆積）の前に、貫通孔を有する基板を洗浄することを含む。基板は、基板上に導電層が堆積される前に洗浄され、そのため、貫通孔は、そのような導電層によって片面において閉じられない。孔、特に貫通孔の壁は、両面、すなわち基板の第１および第２の主面領域上の開口部に起因して、完全に洗浄されることができる。この洗浄により、貫通孔の壁の表面品質が向上され、導電性材料の構造化堆積を改善し、そうすることで、第１の導電性トレースと第２の導電性トレースとの間の電気的接続性を改善し得る。洗浄は、孔の周りのアブレーションされた基板のすすおよび／または溶融ポリマーによる汚染を低減する。

【0017】

実施形態によれば、貫通孔を有する基板の洗浄は、超音波浴を使用して、および／またはプラズマ表面洗浄を使用して実行される。

【0018】

実施形態によれば、基板の第１の主面領域上への導電性材料の構造化堆積は、第１の導電性トレースの位置合わせのための基準として基板の貫通孔を使用して印刷、例えばスクリーン印刷によって実行される。追加的または代替的に、基板の第２の主面領域上へのさらなる導電性材料の構造化堆積は、第２の導電性トレースの位置合わせのための基準として基板の貫通孔を使用して、印刷、例えばスクリーン印刷によって実行される。この場合、構造化堆積は、１つのステップ、すなわち印刷において実行され、導電性材料は、導電性材料の堆積時に第１の導電性トレースを直接形成するように構造化された方法で基板のそれぞれの主面領域に堆積される。貫通孔は、それぞれの導電性トレース、すなわち第１または第２の導電性トレースを基板のそれぞれの主面領域、すなわち基板の第１または第２の主面領域に正確に印刷するために使用されることができる。したがって、導電性トレースが基板上に高精度で直接印刷されることができる高効率の方法が提供される。

【0019】

実施形態によれば、基板の第１の主面領域上への導電性材料の構造化堆積（堆積）は、基板の第１の主面領域上に導電性材料を堆積させて基板の第１の主面領域全体を導電性材料の第１の層によって覆い、導電性材料の第１の層を構造化して、第１の導電性トレースの位置合わせの基準として基板の貫通孔を使用して第１の導電性トレースを形成することによって実行される。追加的または代替的に、基板の第２の主面領域上へのさらなる導電性材料の構造化堆積（堆積）は、例えば、基板の第２の主面領域上にさらなる導電性材料を堆積させて基板の第２の主面領域全体をさらなる導電性材料の第２の層によって覆い、さらなる導電性材料の第２の層を構造化して、第２の導電性トレースの位置合わせのための基準のために基板の貫通孔を使用して第２の導電性トレースを形成することによって実行される。第１の導電性トレースおよび第２の導電性トレースを生成するためのこの構造化堆積は、別々の連続ステップ、すなわち堆積および構造化に実行される。そのような構造化堆積では、堆積の後に常に、基板のそれぞれの主面領域上に堆積された層の構造化が続く。

【0020】

このような２ステップ構造化堆積の場合、基板の第１の主面領域に導電性材料を堆積させて導電性材料の第１層を形成することは、スパッタリングまたは蒸着によって実行される。追加的または代替的に、さらなる導電性材料の第２の層を形成するための基板の第２の主面領域上へのさらなる導電性材料の堆積は、スパッタリングまたは蒸着によって実行される。導電性材料の堆積にスパッタリングまたは蒸着を使用することによって、本方法は、基板のそれぞれの主面領域全体、特に貫通孔の壁および縁部を効率的且つ共形的に覆うことができる。

【0021】

実施形態によれば、２ステップ構造化堆積において、導電性材料の第１の層の構造化および／またはさらなる導電性材料の第２の層の構造化は、リソグラフィによって実行される。

【0022】

実施形態によれば、導電性トレースのうちの１つ、例えば第１の導電性トレースまたは第２の導電性トレースは、印刷である構造化堆積によって製造されることができ、他の導電性トレースは、最初に導電性材料を堆積させ、その後堆積した導電層を基板上に構造化することによって構造化堆積によって製造されることができる。

【0023】

実施形態によれば、本方法は、シートツーシートプロセス、ロールツーシートプロセス、またはロールツーロールプロセスの一部である。提案された方法との関連において、特にロールツーロールプロセスは、基板の対向する面に導電性トレースを有するシートの効率的な製造が達成されることができるため有利である。ロールツーロールプロセスは、本方法が可撓性材料を有する基板の使用および基板の主面領域上への薄い導電性トレースの構造化堆積を可能にするという事実に起因して、提案された方法によって可能にされる。ロールツーロールプロセスの好ましい実施形態によれば、基板は、最大２５０μｍの厚さを有し、シートツーシートプロセスでは、例えば最大５ｍｍの厚さを有するより厚い基板を使用することが可能である。

【0024】

別の実施形態は、電気絶縁性基板を提供することと、基板の第１および第２の主面領域の間に基板に貫通孔を形成することとを含む方法に関する。さらに、本方法は、貫通孔の壁が導電性材料によって覆われるように、基板の第１の主面領域上に導電性材料を堆積させることと、基板の第２の主面領域上にさらなる導電性材料を堆積させることとを含む。

【0025】

別の実施形態は、本明細書に記載された方法によって製造された両面電子機器用シートに関する。シートは、基板の第１の主面領域上の第１の導電性トレースを基板の第２の主面領域上の第２の導電性トレースと電気的に接続する貫通孔を有する非導電性基板を備える。

【0026】

シートは、上述したように、上述した製造方法と同様の考慮に基づく。なお、シートは、本方法に関しても記載されている全ての特徴および／または機能を用いて完成されることができる。

【0027】

図面は必ずしも縮尺通りではなく、代わりに、一般に本発明の原理を説明することに重点が置かれている。以下の説明では、本発明の様々な実施形態が、以下の図面を参照して記載される。

【図面の簡単な説明】

【0028】

【図1a】実施形態にかかる方法のブロック図を示している。

【図1b】図１ａの方法を使用して製造された、基板の２つの対向する面に導電性材料を有するシートの実施形態を概略的に示している。

【図2a】実施形態にかかる、基板の対向する面に導電性トレースを形成する方法のブロック図を示している。

【図2b】図２ａの方法を使用して製造された基板の対向する面に導電性トレースを有するシートの実施形態を概略的に示している。

【図3】実施形態にかかる、スパッタリングおよび／または蒸着を使用する方法のブロック図を示している。

【図4a】実施形態にかかる印刷を使用する方法のブロック図を示している。

【図4b】図４ａの方法を使用して製造された基板の対向する面に導電性トレースを有するシートの実施形態を概略的に示している。

【図5】ロールツーロールプロセスとして基板の対向面に導電性トレースを有するシートを製造する方法の一実施形態を概略的に示す図である。

【発明を実施するための形態】

【0029】

等しいまたは同等の要素または同等または均等の機能を有する要素は、異なる図で発生する場合であっても、同等または均等の参照符号によって以下の説明で示されている。

【0030】

以下の説明では、本発明の実施形態のより完全な説明を提供するために、複数の詳細が示されている。しかしながら、本発明の実施形態がこれらの特定の詳細なしで実施され得ることは当業者にとって明らかであろう。他の例では、本発明の実施形態を曖昧にすることを回避するために、周知の構造および装置が詳細ではなくブロック図の形態で示されている。さらに、以下に記載される異なる実施形態の特徴は、特に明記しない限り、互いに組み合わせられ得る。

【0031】

図１ａは、電気絶縁性基板２１０を提供すること１１０と、基板２１０の第１の主面領域２１２と第２の主面領域２１４との間において基板２１０に貫通孔２２０、例えばビアを形成すること１２０と、を含む方法１００を示している。さらに、方法１００は、貫通孔２２０の壁２２２が導電性材料２３２によって覆われるように、基板２１０の第１の主面領域２１２上に導電性材料２３２を堆積させること１３０を含む。同時にまたは後続のステップにおいて、方法１００は、基板２１０の第２の主面領域２１４上にさらなる導電性材料２４２を堆積させること１４０を含む。

【0032】

堆積１３０において、貫通孔２２０全体が導電性材料によって充填されることが可能である。しかしながら、貫通孔２２０の壁２２２を、例えば２０ｎｍから１μｍの厚さを有する導電性材料の薄層によって覆うだけで十分である。導電性材料の薄層のみによって壁２２２を覆うことは、貫通孔２２０が製造されたシート２００の可撓性に僅かに影響を及ぼすだけであり、貫通孔２２０が同時に基板２１０の第１の主面領域２１２および第２の主面領域２１４上の導電性材料間の良好な電気的接続を提供するという利点を有する。

【0033】

図１ｂは、基板２１０の第１の主面領域２１２上に導電性材料を有し、基板の第２の主面領域２１４上にさらなる導電性材料を有するシート２００の例を示している。図１ｂに示すシート２００は、図１ａの方法１００によって製造されることができる。

【0034】

電気絶縁性基板２１０は、例えば、いかなる導電性要素または層も含まない。貫通孔２２０の形成１２０の前に、例えば、電気絶縁性基板２１０上に導電層は堆積されない。

【0035】

実施形態によれば、導電性材料２３２の堆積１３０およびさらなる導電性材料２４２の堆積１４０が実行され、その結果、貫通孔２２０は、基板２１０の第１の主面領域２１２上の導電性材料２３２と基板２１０の第２の主面領域２１４上のさらなる導電性材料２４２との間の導電性接続を提供する。導電性接続は、貫通孔２２０の壁２２２上の導電性材料２３２の層によって提供される。

【0036】

実施形態によれば、堆積１３０は、図３に関して記載された堆積１３２に対応し得る。追加的または代替的に、堆積１４０は、図３に関して記載された堆積１４２に対応し得る。この場合、本方法は、例えば図３に記載されるように、リソグラフィによるそれぞれの堆積された導電層の構造化をさらに含み得る。

【0037】

実施形態によれば、導電性材料２３２は、例えば、図４ａに関して記載されたように、印刷によって第１の主面領域２１２上に堆積１３０される。追加的または代替的に、さらなる導電性材料２４２は、例えば、図４ａに関して記載されたように、印刷によって第２の主面領域２１２上に堆積１４０される。換言すれば、堆積１３０および／または１４０は、構造化された方法での堆積として理解され得る。

【0038】

方法１００は、図２ａから図５の方法１００に関して記載された特徴および／または機能を含むことができることに留意されたい。

【0039】

図２ａは、例えば両面電子機器用のシート２００を製造するための方法１００を示している。そのように製造されたシート２００の例が図２ｂに示されている。

【0040】

方法１００は、電気絶縁性基板２１０を提供すること１１０を含み、すなわち、基板２１０は、非導電性である。さらに、方法１００は、基板２１０の第１の主面領域２１２と第２の主面領域２１４との間で基板２１０に貫通孔２２０、例えばビアを形成すること１２０を含む。第１の主面領域２１２は、例えば、基板２１０の第２の主面領域２１４とは反対側の基板２１０の表面を表す。

【0041】

電気絶縁性基板２１０は、例えば、いかなる導電性要素または層も含まない。貫通孔２２０の形成１２０の前に、例えば、電気絶縁性基板２１０上に導電層は堆積されない。

【0042】

さらに、方法１００は、貫通孔２２０の壁２２２が導電性材料によって覆われ、第１の導電性トレース２３０が基板２１０の第１の主面領域２１２上に形成されるように、基板２１０の第１の主面領域２１２の上に導電性材料を構造化堆積させること１３０を含む。構造化堆積１３０において、貫通孔２２０全体が導電性材料によって充填されることが可能である。しかしながら、貫通孔２２０の壁２２２を、例えば２０ｎｍから１μｍの厚さを有する導電性材料の薄層によって覆うだけで十分である。導電性材料の薄層のみによって壁２２２を覆うことは、貫通孔２２０が製造されたシート２００の可撓性に僅かに影響を及ぼすだけであり、貫通孔２２０が同時に基板２１０の第１の主面領域２１２および第２の主面領域２１４上の導電性材料間の良好な電気的接続を提供するという利点を有する。さらにまた、方法１００は、基板２１０の第２の主面領域１４上に第２の導電性トレース２４０が形成されるように、基板２１０の第２の主面領域２１４上にさらなる導電性材料の構造化堆積（堆積）１４０を含む。基板２１０の第１の主面領域２１２上に第１の導電性トレース２３０を提供するための構造化堆積１３０は、基板２１０の第２の主面領域２１４上に第２の導電性トレース２４０を提供するための構造化堆積１４０の前に方法１００によって実行され得る。あるいは、構造化堆積１３０および構造化堆積１４０は、方法１００によって同時に実行されてもよい。

【0043】

本発明者らは、既に堆積された第１の材料を停止して基板２１０を通してビアを穿孔する代わりに、第１の材料、すなわち導電性材料の堆積、すなわち構造化堆積１３０の前に、貫通孔、例えばビアを穿孔することが、効率の観点、ならびに製造されたシート２００の電気的性能および解像度を高める観点から有利であることを見出した。したがって、側壁、すなわち貫通孔２２０の壁２２２におけるすすおよび／または溶融ポリマーの任意の洗浄は容易であり、例えばレーザを使用した貫通孔２２０の形成１２０による第１の材料の損傷は起こらない。基板２１０における開口部、すなわち貫通孔２２０の後、両面、すなわち第１の主面領域２１２および第２の主面領域２１４上の以下の材料堆積、すなわち構造化堆積１３０および１４０は、ビア壁２２２も覆い、両面間の良好な電気的接続を形成する。貫通孔２２０は、第１の導電性トレース２３０と第２の導電性トレース２４０とを電気的に接続する。換言すれば、導電性材料の構造化堆積１３０およびさらなる導電性材料の構造化堆積１４０が実行され、その結果、貫通孔２２０は、基板２１０の第１の主面領域２１２上の第１の導電性トレース２３０と基板２１０の第２の主面領域２１４上の第２の導電性トレース２４０との間の導電性接続を提供する。導電性接続は、例えば、貫通孔２２０の壁２２２上の導電性材料の層によって提供される。

【0044】

実施形態によれば、貫通孔２２０の形成１２０において、基板２１０の第１の主面領域２１２と第２の主面領域２１４との間において基板２１０には、２つ以上の貫通孔２２０が形成される。方法は、ただ１つの貫通孔ではなく、２つ以上の貫通孔を形成する１２０。基板２１０の第１の主面領域２１２への導電性材料の構造化堆積（堆積）１３０が行われ、その結果、２つ以上の貫通孔２２０の壁２２２が導電性材料によって覆われる。２つ以上の貫通孔２２０のうちの少なくとも２つは、少なくとも２つの貫通孔２２０の壁２２２上の導電層によって、複数の第１の導電性トレースのうちの導電性トレースと複数の第２の導電性トレースのうちの導電性トレースとを接続している。第１の導電性トレース２３０と第２の導電性トレース２４０との間の電気的接続のために少なくとも２つの貫通孔２２０を使用することにより、シート２００を曲げ、第１の導電性トレース２３０と第２の導電性トレース２４０との間の良好な電気的接続を維持することができる。これは、２つの貫通孔２２０のうちの一方の貫通孔内の導電層が屈曲時に破断しても、少なくとも２つの貫通孔２２０のうちの第２の貫通孔２２０を介した電気的接続が依然として存在することに起因する。したがって、両面導電性トレース２３０／２４０の非常に信頼性の高いシート２００が達成される。

【0045】

第１の導電性トレース２３０の導電性材料は、第２の導電性トレース２４０のさらなる導電性材料と同じ材料であってもよい。しかしながら、異なる導電性材料が第１の導電性トレース２３０および第２の導電性トレース２４０に使用されることも可能である。換言すれば、基板２１０の第１の主面領域２１２上の導電性材料は、基板２１０の第２の主面領域２１４上の別の導電性材料とは異なり得る。

【0046】

構造化堆積（堆積）１３０および／または構造化堆積（堆積）１４０は、例えば図３に示すように、堆積およびその後の構造化によって、または例えば図４ａに示すように、構造化された方法で堆積させることによって実行され得る。実施形態によれば、構造化堆積１３０および構造化堆積１４０の両方は、図３に関して記載されたように実行され得る。別の実施形態によれば、第１の導電性トレース２３０および第２の導電性トレース２４０は、両方とも印刷によって得られてもよく、図４ａに関して記載されたように、印刷は、構造化堆積１３０／１４０を表してもよい。代替的な実施形態によれば、導電性材料の構造化堆積１３０は、図３に関して記載された方法によって実行されてもよく、さらなる導電性材料の構造化堆積１４０は、例えば、図４ａに関して記載されたように印刷によって実行されてもよい。逆も可能である。

【0047】

実施形態によれば、基板２１０は、ポリマー材料、セラミック材料またはガラス材料を含む。好ましい実施形態では、基板２１０は、ポリマー材料のような可撓性絶縁性材料を含み、その結果、シート２００および／または基板２１０は、少なくともいくつかの領域において、０．５ｍｍから５ｍｍ、１ｍｍから５ｍｍ、２ｍｍから５ｍｍまたは０．５ｍｍから３ｍｍの目標曲げ半径を有する。目標曲げ半径は、基板材料のヤング率および基板２１０の厚さ２１６に依存し得る。任意に、目標曲げ半径は、基板２１０の第１の主面領域２１２上の導電性材料の厚さおよび／または基板２１０の第２の主面領域２１４上のさらなる導電性材料の厚さにさらに依存し得る。しかしながら、目標曲げ半径は、導電性材料および／またはさらなる導電性材料の厚層、例えば少なくとも５μｍの厚さの層がそれぞれの主面領域２１２／２１４に堆積される場合、導電性材料および／またはさらなる導電性材料の厚さにのみ依存し得る。

【0048】

実施形態によれば、基板２１０は、２０μｍ、３０μｍ、５０μｍ、１００μｍ、２５０μｍまたは３００μｍなど、６μｍから５ｍｍ、６μｍから１ｍｍ、６μｍから５００μｍの厚さ２１６を有する。

【0049】

実施形態によれば、基板２１０の第１の主面領域２１２上への導電性材料の構造化堆積（堆積）１３０は、第１の導電性トレース２３０が２０ｎｍから１μｍの間の厚さを有するように実行され、基板２１０の第２の主面領域２１４上へのさらなる導電性材料の構造化堆積（堆積）１４０は、第２の導電性トレース２４０が２０ｎｍから１μｍの間の厚さを有するように実行される。あるいは、構造化堆積１３０／１４０は、第１の導電性トレース２３０および／または第２の導電性トレース２４０の厚さが１００ｎｍから７００ｎｍ、１００ｎｍから５００ｎｍまたは１００ｎｍから３００ｎｍになり得るように実行されてもよい。

【0050】

実施形態によれば、貫通孔２２０は、低温レーザアブレーションによって形成される。
提案された方法は、以下の利点を有する：
－厚層を必要とせず、無駄な材料を削減し、製造ステップおよび製造コストを削減する。
－薄層での作業を可能にし、より高い電気的性能および解像度を達成する
－基板上の導電性材料から独立している
－より厚い層は必須ではなく、必要に応じて任意である
－全プロセスは、ロールツーロール（Ｒ２Ｒ）で実行されることができ、例えば、図５を参照されたい。

【0051】

任意に、方法１００は、１つまたは複数の保護箔２１８／２１９または基板の洗浄のように、以下の図３から図５に関して記載されるような特徴および／または機能を含むことができる。例えば、ビアプロセス、すなわち貫通孔形成１２０中に基板の裏側に保護箔を使用することによって、貫通孔２２０の清浄で滑らかなプロファイルを得ることが可能である。

【0052】

実施形態によれば、図１ｂに示すシート２００は、回路基板を表す。任意に、回路基板は、貫通孔によって導電的に接続された第１の導電性トレース２３０および第２の導電性トレース２４０に加えて、回路基板にはんだ付けされた１つまたは複数の電気部品をさらに備えてもよい。

【0053】

図３は、構造化堆積１３０および１４０の詳細を有する方法１００の実施形態を示している。

【0054】

方法１００は、電気絶縁性基板２１０を提供すること１１０を含む。基板２１０は、基板２１０の第２の主面領域２１４、例えば第２の側面に接着された第１の保護箔２１８を含み得る。任意に、基板２１０は、基板２１０の第１の主面領域２１２、例えば第１の面に接着された第２の保護箔２１９をさらに備えてもよい。両方の保護箔２１８／２１９は、基板２１０に形成１２０された貫通孔２２０、例えば貫通孔２２０_１、２２０_２、２２０_３のレーザプロファイルを改善するために任意である。

【0055】

貫通孔２２０は、例えば、レーザを使用して形成される１２０。貫通孔２２０は、基板２１０の第１の主面領域２１２から始まり、基板２１０の第２の主面領域２１４において終わるように形成され得る。この貫通孔２２０の形成１２０において、第１の保護箔２１８および／または第２の保護箔２１９は、それぞれの貫通孔２２０の位置において破壊または損傷され得る。貫通孔２２０は、円錐形であってもよい。

【0056】

基板２１０に貫通孔２２０を形成すること１２０の後、第１の保護箔２１８および第２の保護箔２１９は、基板２１０のそれぞれの主面領域から除去され、構造化堆積１３０／１４０のための基板２１０の第１の主面領域２１２および第２の主面領域２１４の準備を可能にする。

【0057】

基板２１０の第１の主面領域２１２および第２の主面領域２１４の準備は、貫通孔を有する基板を洗浄することによって行われてもよい。この洗浄は、基板２１０の第１の主面領域２１２上、例えば第１の面上への導電性材料の構造化堆積（堆積）１３０、および基板２１０の第２の主面領域２１４上へのさらなる導電性材料の構造化堆積（堆積）１４０の前に行われる。基板の洗浄は、超音波浴を使用して、および／またはプラズマ表面洗浄を使用して実行され得る。洗浄は、例えば、貫通孔の周りの研磨された基板のすすおよび／または溶融ポリマーによる汚染を低減する。

【0058】

図３に示すように、基板２１０の第１の主面領域２１２上への導電性材料の構造化堆積（堆積）１３０は、基板２１０の第１の主面領域２１２上に導電性材料を堆積させて、基板２１０の第１の主面領域２１２全体および貫通孔２２０の壁２２２を導電性材料の層１３３によって覆うこと１３２と、導電性材料の層１３３を構造化して、基板２１０内の貫通孔２２０、すなわち貫通孔２２０_１、２２０_２、２２０_３を第１の導電性トレース２３０の位置合わせの基準として使用して第１の導電性トレース２３０を形成すること１３４とによって実行されることができる。

【0059】

基板２１０の第２の主面領域２１４上へのさらなる導電性材料の構造化堆積（堆積）１４０は、基板２１０の第２の主面領域２１４上にさらなる導電性材料を堆積させて、基板２１０の第２の主面領域２１４全体をさらなる導電性材料の層１４３によって覆うこと１４２と、さらなる導電性材料の層１４３を構造化して、第２の導電性トレース２４０の位置合わせの基準として基板２１０内の貫通孔２２０、すなわち貫通孔２２０_１、２２０_２、２２０_３を使用して第２の導電性トレース２４０を形成すること１４４とによって実行される。

【0060】

堆積１３２および／または１４２は、スパッタリングまたは蒸着によって行われてもよい。層１３３および層１４３は、スパッタリングによって堆積１３２／１４２されてもよく、または層１３３および層１４３は、蒸着によって堆積１３２／１４２されてもよい。あるいは、両方の方法、すなわちスパッタリングおよび蒸着が使用され、一方の層はスパッタリングによって堆積され、他方の層は蒸着によって堆積される。

【0061】

層１３３および１４３の両方は、例えば、リソグラフィによって構造化１３４／１４４される。層１３３および層１４３を構造化１３４／１４４するために、方法１００は、
－貫通孔２２０の壁２２２上の導電性材料がドライフィルムフォトレジストによって保護されるように、フォトレジストの第１の層１５２を形成するために、導電性材料の層１３３上にドライフィルムフォトレジストを積層すること１３４_１と、同時に、または積層すること１４４_１の後に、フォトレジストの第２の層１５４を形成するために、例えばフォトレジストの第１の層１５２と同じさらなるドライフィルムフォトレジストをさらなる導電性材料の層１４３上に積層すること１５０_２であって、
例えば、流体フォトレジストを使用する場合、貫通孔２２０の壁２２２上の導電性材料が流体フォトレジストによって覆われるように、流体フォトレジストを導電性材料の層１３３に塗布してフォトレジストの第１の層１５２を形成し、例えばフォトレジストの第１の層１５２と同じさらなる流体フォトレジストをさらなる導電性材料の層１４３上に塗布してフォトレジストの第２の層１５４を形成することと、
－位置合わせのための基準として貫通孔２２０を使用してフォトレジストの第２の層１５４の領域１５４ａを光に露光させること１４４_２であって、貫通孔２２０の導電性壁を保護するフォトレジストは光に露光されない、露光させることと、
－位置合わせのための基準として貫通孔２２０を使用してフォトレジストの第１の層１５２の領域１５２ａを光に露光させること１３４_２と、
－フォトレジストの第１の層１５２およびフォトレジストの第２の層１５４を同時に現像すること１３４_３／１４４_３と、
－例えば、基板２１０をエッチング停止部として利用して、露光領域１５２ａおよび１５４ａにおいて導電性材料の層１３３およびさらなる導電性材料の層１４３を同時にエッチングすること１３４_４／１４４_４と、
－導電性材料の層１３３からフォトレジストの第１の層１５２を、さらなる導電性材料の層１４３からフォトレジストの第２の層１５４を同時に剥離すること１３４_５／１４４_５と、を含む。

【0062】

例えば、基板２１０の第１の主面領域２１２上の導電性材料の構造化堆積１３０は、上述したステップ１３２および１３４_１から１３４_５を含む。構造化堆積１３０は、貫通孔２２０の壁２２２が導電性材料によって覆われ、第１の導電性トレース２３０が基板２１０の第１の主面領域２１２上に形成されるように実行される。

【0063】

例えば、基板２１０の第２の主面領域２１４上のさらなる導電性材料の構造化堆積１４０は、上述したステップ１４２および１４４_１から１４４_５を含む。構造化堆積１４０は、基板２１０の第２の主面領域２１４上に第２の導電性トレース２４０が形成されるように実行される。

【0064】

換言すれば、方法１００は、以下のステップを含み得る：
１．低温レーザアブレーションによって基板２１０上への貫通孔形成１２０、例えば穿孔であって、それは、デジタルプロセスであり、連続した基準層（準無端構造用）を得るために、または独立したサンプル用に使用されることができる。それは、シートツーシート、ロールツーシートおよびロールツーロール製造ステップに使用されることができる。第１の保護箔２１８は、例えば、レーザアブレーション側、すなわち第１の主面領域２１２の反対側、すなわち第２の主面領域２１４にある。貫通孔２２０は、基板２１０の両面間の電気的接続のためのビアとして、および後続の層または構造化のための位置合わせマークとして使用されることができる。

【0065】

２．１つまたは複数の保護箔２１８／２１９が基板２１０に接着されている場合、１つまたは複数の保護箔２１８／２１９の除去。

【0066】

３．任意に、例えば、ビア、すなわち貫通孔２２０の周りのデブリを除去するための超音波浴および／またはプラズマ表面洗浄による基板洗浄。

【0067】

４．基板の両面上の導電性材料堆積、すなわち構造化堆積１３０／１４０：
ａ．それは、スパッタリングまたは蒸着によって実行されることができ、図３に示すように、基板２１０の全体が導電性材料によって覆われる。
ｂ．それは、例えば、図４ａに示すように、基板２１０の貫通孔２２０を位置合わせのための基準層として使用して印刷することによって実行されることができる。
ｃ．それは、基板２１０の各面に１つずつ、２つの異なる技術の組み合わせとすることができる。

【0068】

５．印刷の場合、図４ａに示すように、例えば第１の導電性トレース２３０および第２の導電性トレース２４０の構造は、レイアウトによって画定され、さらなる構造化ステップは不要である。

【0069】

６．基板全体を覆う他の堆積方法、例えばスパッタリングまたは蒸着の場合、構造化は、両面、すなわち第１の主面領域２１２および第２の主面領域２１４上で実行されることができ、いくつかのステップが組み合わせられることができる。例えば、スパッタリングまたは蒸着およびその後のリソグラフィによる構造化の場合、プロセスフローは、以下の通りであり得る：
ａ．スパッタリングまたは蒸着面１、例えば第１の主面領域２１２上への堆積１３２の実行
ｂ．面２のスパッタリングまたは蒸着、例えば第２の主面領域２１４上への堆積１４２の実行
ｃ．ドライフィルムフォトレジスト積層面１、例えば積層１３４_１
ｄ．ドライフィルムフォトレジスト積層面２、例えば積層１４４_１
ｅ．面１の露光１３４_２（基準層として孔を使用）
ｆ．面２の露光１４４_２（基準層として孔を使用）
ｇ．面１＋面２の現像１３４_３／１４４_３
ｈ．面１＋面２のエッチング１３４_４／１４４_４
ｉ．面１＋面２の剥離１３４_５／１４４_５

【0070】

図４ａは、構造化堆積１３０および１４０が印刷によって実行される方法１００を示し、図４ｂは、図４ａに示す方法によって製造されたシート２００を概略的に示している。製造されたシート２００は、両面電子機器に使用されることができる。

【0071】

方法１００は、電気絶縁性基板２１０を提供すること１１０を含む。基板２１０は、基板２１０の第１の主面領域２１２および第２の主面領域２１４上に保護箔２１８／２１９を備え得る。第１の保護箔２１８は、基板の第２の主面領域２１４に接着され、第２の保護箔２１９は、基板２１０の第１の主面領域２１２に接着される。あるいは、例えば図２ａに示すように、２つの保護箔のうちの一方のみが基板２１０の主面領域２１２／２１４のうちの一方に接着されるか、または保護箔が基板２１０に接着されないことも可能である。

【0072】

さらに、方法１００は、基板２１０の第１の主面領域２１２と第２の主面領域２１４との間において基板２１０に貫通孔２２０、例えば貫通孔２２０_１から２２０_８を形成すること１２０を含む。

【0073】

基板２１０に貫通孔２２０を形成すること１２０の後、第１の保護箔２１８および第２の保護箔２１９は、基板２１０のそれぞれの主面領域から除去され、構造化堆積１３０／１４０のための基板２１０の第１の主面領域２１２および第２の主面領域２１４の準備を可能にする。基板２１０の第１の主面領域２１２および第２の主面領域２１４の準備は、貫通孔２２０を有する基板２１０を洗浄することによって行われてもよい。この洗浄は、図３に関して記載されたように実行され得る。

【0074】

さらに、方法１００は、印刷、例えばスクリーン印刷による基板２１０の第１の主面領域２１２上への導電性材料の構造化堆積（堆積）１３０を含む。印刷、すなわち構造化堆積１３０において、基板２１０の貫通孔２２０は、基板２１０の第１の主面領域２１２上の第１の導電性トレース２３０の位置合わせの基準として使用される。

【0075】

本方法は、印刷、例えばスクリーン印刷によって、基板２１０の第２の主面領域２１４上へのさらなる導電性材料の構造化堆積（堆積）１４０をさらに含む。印刷、すなわち構造化堆積１４０において、基板２１０の貫通孔２２０は、基板２１０の第２の主面領域２１４上の第２の導電性トレース２４０の位置合わせの基準として使用される。

【0076】

貫通孔２２０は、第１の導電性トレース２３０と第２の導電性トレース２４０とを電気的に接続している。

【0077】

実施形態によれば、図４ｂに示すシート２００は、回路基板を表す。任意に、回路基板は、貫通孔によって導電的に接続された第１の導電性トレース２３０および第２の導電性トレース２４０に加えて、回路基板にはんだ付けされた１つまたは複数の電気部品をさらに備えてもよい。

【0078】

実施形態によれば、前述の方法１００は、シートツーシートプロセス、ロールツーシートプロセス、またはロールツーロールプロセスの一部とすることができる。

【0079】

図５は、ロールツーロールプロセスにおける図２ａの方法１００を例示的に示している。
最初に、電気絶縁性基板２１０が提供され１１０、第１のロール３００_１に搬送され、そこで例えばレーザ３１０を使用して１つまたは複数の貫通孔が形成される。１つまたは複数の貫通孔を有する基板２１０は、さらなるロール３００_２に搬送される。このさらなるロール３００_２において、方法は、基板の第１の主面領域上に導電性材料の構造化堆積を行い、それにより、貫通孔の壁が導電性材料によって覆われ、それにより、基板の第１の主面領域上に第１の導電性トレースが形成される。基板は、さらに別のロール３００_３に搬送される。このさらに別のロール３００_３において、本方法は、基板の第２の主面領域上に第２の導電性トレースが形成されるように、基板の第２の主面領域上にさらなる導電性材料の構造化堆積を実行する。

【0080】

本明細書に記載された方法をロールツーロールプロセスで実行することができることにより、非常に効率的に多くのシート２００を製造することが可能である。可撓性基板上に貫通孔などの基板貫通ビアを有する開発された完全なロールツーロール準無端製造プロセスは、薄層上の高解像度両面電子機器を可能にする。

【0081】

図５は、図２ａに関して記載されたステップのみを示しているが、図１ａおよび／または図３および／または図４ａに関して記載されたステップは、１つまたは複数の保護箔の除去および基板の洗浄のようなロールツーロールプロセスに適用可能であり得ることは明らかである。さらにまた、図５が構造化堆積１３０および１４０を概略的にのみ示していることは明らかであり、構造化堆積１３０／１４０が図３に関して記載されたように実行される場合、そのような堆積のために示されている全てのステップがロールツーロールプロセスで実装されることができることは明らかである。図３および図４ａに記載されたさらなるステップのために、追加のロールが設けられてもよい。図５に示す構造化堆積１３０および１４０は、図１ａに関して記載されたように、堆積１３０および１４０によって置き換えられ得ることも明らかである。

【0082】

さらに、本明細書に記載されたシート２００は、箔または硬質プレートを表すことができることに留意されたい。シート２００が箔であるか硬質プレートであるかは、シート２００の基板の材料に依存する。

【0083】

いくつかの態様が製品の文脈で記載されてきたが、これらの態様が対応する方法の説明も表すことは明らかであり、方法ステップまたは方法ステップの特徴は製品の特徴をもたらす。同様に、方法ステップの文脈で記載された態様は、対応する製品の対応する特徴の説明も表す。

【0084】

一般に、本発明の実施形態は、プログラムコードを備えたコンピュータプログラム製品として実装されることができ、プログラムコードは、コンピュータプログラム製品がコンピュータ上で実行されるときに方法の１つを実行するために動作する。プログラムコードは、例えば、機械可読キャリアに記憶されてもよい。

【0085】

上述した実施形態は、本発明の原理を単に例示するものである。本明細書に記載された構成および詳細の変更および変形は、当業者にとって明らかであろうことが理解される。したがって、本明細書の実施形態の説明および説明として提示された特定の詳細によってではなく、差し迫った特許請求の範囲によってのみ限定されることが意図されている。

【図1a】

【図1b】

【図2a】

【図2b】

【図3】

【図4a】

【図4b】

【図5】

【国際調査報告】