ホーム > 特許ランキング > ＥＰＩＮＯＶＡＴＥＣＨ ＡＢ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-04-09
(54)【発明の名称】異なる色のＬＥＤ素子の製造
(51)【国際特許分類】
H01L 33/32 20100101AFI20240402BHJP
H01L 33/08 20100101ALI20240402BHJP
H01L 33/24 20100101ALI20240402BHJP
H01L 33/48 20100101ALI20240402BHJP
【ＦＩ】
H01L33/32
H01L33/08
H01L33/24
H01L33/48
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023564618
(86)(22)【出願日】2022-04-20
(85)【翻訳文提出日】2023-11-29
(86)【国際出願番号】 EP2022060361
(87)【国際公開番号】W WO2022223580
(87)【国際公開日】2022-10-27
(31)【優先権主張番号】21169799.0
(32)【優先日】2021-04-22
(33)【優先権主張国・地域又は機関】EP
(81)【指定国・地域】
(71)【出願人】
【識別番号】520404964
【氏名又は名称】エピノバテック、アクチボラグ
【氏名又は名称原語表記】ＥＰＩＮＯＶＡＴＥＣＨ ＡＢ
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(72)【発明者】
【氏名】マルティン、アンドレアス、オルソン
【テーマコード（参考）】
5F142
5F241
【Ｆターム（参考）】
5F142CB14
5F142CB23
5F142FA32
5F241AA03
5F241CA05
5F241CA40
5F241CA65
5F241CA74
5F241CA75
5F241CB11
5F241FF01
(57)【要約】
ＬＥＤ素子（１１、２１、３１）を形成するための方法が提供される。本方法は、第１のＬＥＤ素子（１１）の第１のアレイを形成するために、第１のｎドープＧａＮ層（１１１）、第１のｐドープＧａＮ層（１１３）および第１のＩｎｘＧａ（１－ｘ）Ｎ層（１１２）をエピタキシャルに成長させることと、複数の第１のトレンチ（１６１）を備える第１のエッチングマスク（１５１）を形成することとを備える。本方法は、複数の第１のトレンチ内に第２のＬＥＤ素子（２１）の第２のアレイをエピタキシャルに成長させることと、第２のアレイを保護し、複数の第２のトレンチ（１６２）を備える、第２のエッチングマスクを形成することと、複数の第２のトレンチ内に第３のＬＥＤ素子（３１）の第３のアレイをエピタキシャルに成長させることとをさらに備える。
【特許請求の範囲】
【請求項1】
異なる色の発光ダイオード（ＬＥＤ）素子（１１、２１、３１）のマトリックス（１００）を形成するための方法であって、ＧａＮ犠牲層（１４０）上に第１の層（１１０）をエピタキシャルに成長させることであって、前記第１の層が、第１のｎドープＧａＮ層（１１１）、第１のｐドープＧａＮ層（１１３）、およびそれらの間に配置された第１のＩｎｘＧａ（１－ｘ）Ｎ層（１１２）の積層構造を備え、ｘが０．１０～０．７５の範囲内にある、エピタキシャルに成長させることと、
第１の色の光を放射するように配置された第１のＬＥＤ素子（１１）の第１のアレイを形成するために前記第１の層をパターニングすることと、
前記第１のアレイを保護し、前記犠牲層を露出させる複数の第１のトレンチ（１６１）を備える、第１のエッチングマスク（１５１）を形成することと、
前記複数の第１のトレンチ内に第２のＬＥＤ素子（２１）の第２のアレイをエピタキシャルに成長させることであって、前記第２のＬＥＤ素子が、第２の色の光を放射するように配置され、第２のｎドープＧａＮ層（１２１）、第２のｐドープＧａＮ層（１２３）、およびそれらの間に配置された第２のＩｎｙＧａ（１－ｙ）Ｎ層（１２２）の積層構造を備え、ｙが０．２０～０．２８の範囲内にある、エピタキシャルに成長させることと、
前記第２のアレイを保護し、前記犠牲層を露出させる複数の第２のトレンチ（１６２）を備える、第２のエッチングマスクを形成することと、
前記複数の第２のトレンチ内に第３のＬＥＤ素子（３１）の第３のアレイをエピタキシャルに成長させることであって、前記第３のＬＥＤ素子が、第３の色の光を放射するように配置され、第３のｎドープＧａＮ層（１３１）、第３のｐドープＧａＮ層（１３３）、およびそれらの間に配置された第３のＩｎｚＧａ（１－ｚ）Ｎ層（１３２）の積層構造を備え、ｚが０．２８～０．３３の範囲内にある、エピタキシャルに成長させることと
を備え、前記第１のアレイ、前記第２のアレイおよび前記第３のアレイが前記マトリックスを形成する、方法。
【請求項2】
前記第１のＩｎｘＧａ（１－ｘ）Ｎ層が０．５～３ｎｍの厚さを有し、前記第２のＩｎｙＧａ（１－ｙ）Ｎ層が２～３ｎｍの厚さを有し、前記第３のＩｎｚＧａ（１－ｚ）Ｎ層が２．８～３．５ｎｍの厚さを有する、請求項１に記載の方法。
【請求項3】
前記第１のＬＥＤ素子の各々の最大横幅が、２～５μｍまたは５～２５μｍなど、０．１～２５μｍの範囲内にあり、前記第２のＬＥＤ素子の各々の最大横幅が２～３ｎｍの範囲内にあり、および／あるいは前記第３のＬＥＤ素子の各々の最大横幅が２．８～３．５ｎｍの範囲内にある、請求項１または２に記載の方法。
【請求項4】
前記ＧａＮ犠牲層がｎドープまたはｐドープされている、請求項１から３のいずれか一項に記載の方法。
【請求項5】
前記マトリックスが、ディスプレイデバイスの複数のピクセルを形成するように構成され、各ピクセルが、前記第１のＬＥＤ素子のうちの少なくとも１つならびに複数の前記第２のＬＥＤ素子および前記第３のＬＥＤ素子から形成される、請求項１から４のいずれか一項に記載の方法。
【請求項6】
前記第１の色が青であり、前記第２の色が緑であり、前記第３の色が赤である、請求項１から５のいずれか一項に記載の方法。
【請求項7】
前記第１のＩｎｘＧａ（１－ｘ）Ｎ層、前記第２のＩｎｙＧａ（１－ｙ）Ｎ層および前記第３のＩｎｚＧａ（１－ｚ）Ｎ層のうちの少なくとも１つの両側に当接するＡｌＧａＮバリア層（１１４、１２４、１３４）を形成することをさらに備える、請求項１から６のいずれか一項に記載の方法。
【請求項8】
前記ＡｌＧａＮバリア層のうちの少なくとも１つに当接する非ドープＧａＮ層（１１５、１２５、１３５）を形成することをさらに備える、請求項７に記載の方法。
【請求項9】
前記第１のエッチングマスクおよび前記第２のエッチングマスクがハードマスクである、請求項１から８のいずれか一項に記載の方法。
【請求項10】
前記第２のエッチングマスクが、第２のＬＥＤ素子の前記第２のアレイをマスク材料で覆うことと、前記第１のエッチングマスクを形成する層内に前記複数の第２のトレンチを形成することとによって形成される、請求項１から９のいずれか一項に記載の方法。
【請求項11】
前記ＧａＮ犠牲層が、複数のＡｌＮピラー（１４１）を備える層を備える基板（１７０）上に配置され、前記複数のピラーが、前記ＧａＮ犠牲層の材料によって埋め込まれる、請求項１から１０のいずれか一項に記載の方法。
【請求項12】
前記第１のＬＥＤ素子、前記第２のＬＥＤ素子および前記第３のＬＥＤ素子のうちの少なくともいくつかの間に複数の第３のトレンチ（１６３）を形成することであって、前記複数の第３のトレンチが、前記複数のピラーを備える前記層まで延在する、形成することと、前記複数のピラー間の前記ＧａＮ犠牲層の前記材料の少なくとも一部を選択的に除去することと
をさらに備える、請求項１１に記載の方法。
【請求項13】
前記第１のＬＥＤ素子、前記第２のＬＥＤ素子および前記第３のＬＥＤ素子をキャリア基板（１８０）に接合することと、それに続く、前記複数のピラーを除去することによって、前記第１のＬＥＤ素子、前記第２のＬＥＤ素子および前記第３のＬＥＤ素子を前記基板から解放することと
をさらに備える、請求項１２に記載の方法。
【請求項14】
前記第１のＬＥＤ素子、前記第２のＬＥＤ素子および前記第３のＬＥＤ素子のうちの少なくとも１つの下方に第４のＬＥＤ素子（４１）を形成することであって、前記第４のＬＥＤ素子が、前記第１のＩｎｘＧａ（１－ｘ）Ｎ層、前記第２のＩｎｙＧａ（１－ｙ）Ｎ層または第３のＩｎｚＧａ（１－ｚ）Ｎ層を光学的にポンピング（optically pumping）するための第４のＩｎｄＧａ（１－ｄ）Ｎ層（２１２）を備える、形成することをさらに備える、請求項１から１３のいずれか一項に記載の方法。
【請求項15】
前記インジウム組成ｄが０．０５未満であり、前記第４のＩｎｄＧａ（１－ｄ）Ｎ層が１～６ｎｍの厚さを有する、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の概念は、一般に、窒化ガリウム（ＧａＮ）ベース発光ダイオード（ＬＥＤ）に関し、特に、異なる色のそのようなＬＥＤのマトリックスを形成するための方法に関する。
【背景技術】
【0002】
ＧａＮベースＬＥＤは近年注目されており、少なくとも、ディスプレイデバイスにおけるＲＧＢピクセルを形成する従来のＬＥＤの潜在的な代替品としてではない。ＧａＮベースＬＥＤは、量子閉じ込め領域を提供する窒化インジウムガリウム（ＩｎＧａＮ）の活性層を有するＧａＮから形成された量子ヘテロ構造を含み得る。ＩｎＧａＮ層は、ＧａＮと窒化インジウム（ＩｎＮ）との混合物から形成され得、ＩｎＧａＮ層によって放射される光の波長は、ＧａＮ／ＩｎＮ比を変化させることによって、また、ＩｎＧａＮ層の厚さを制御することによって、調節されることが可能である。
【0003】
従来、ＧａＮベースＬＥＤは、エピタキシャル成長、それに続くチップ製造、ウエハダイシングおよびピックアンドプレースロボット操作によって、バルクワイヤボンディングによって相互接続されることが可能である個々にパッケージングされた構成要素に製作され得る。しかしながら、従来のバックエンド処理は、半導体デバイスの小型化およびスケーリングを求める全体的な努力とともに、より困難になる。したがって、ＬＥＤが基板上に形成され、エッチングによって互いに分離され、リフトオフ処理においてキャリアウエハに転写される異なる手法が提案された。ＬＥＤは、レーザーリフトオフまたはケミカルリフトオフによって基板から分離され、対象の基板上に転写プリントされ得る。
【0004】
しかしながら、この製造方法は、比較的費用のかかる複雑な一連の処理ステップを必要とすることが知られており、したがって、代替のより効率的な製作方法を提供することが望ましい。
【0005】
ＬＥＤのサイズを縮小することに関連するいくつかの技術的課題もある。顕微鏡用ＬＥＤは、例えば、フルカラー動作、外部量子効率（ＥＱＥ）の低下、低効率および低収率の物質移動に関係する問題点を抱えている場合がある。さらに、顕微鏡用ＬＥＤエピタキシーは、波長および厚さの均一性の改善を必要とし得る。１００マイクロメートル未満のチップには、均一な波長および厚さが望ましい。さらに、ＬＥＤチップの周りの切断損傷によって引き起こされる不均一性により、電力漏れが発生し得、これは、全体的な発光特性に影響を及ぼし得る。駆動電流は、好ましくは、比較的低くあるべきであり、品質保証の検査および試験は、一般に、チップサイズが小さいほど困難である。特に、ＬＥＤチップが非エピタキシャル基板に転写される物質移動製作処理は、主要な技術的課題である。フルカラーＲＧＢチップでは、色変換は、特に２０マイクロメートル未満のサイズのチップの場合、不十分な輝度収率の問題に関連し得る。他の問題点は、マイクロＬＥＤの低い外部量子効率（ＥＱＥ）であり得る。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の概念の目的は、従来技術の欠点のうちの１つまたは複数を全体的または部分的に克服し、上記の技法の改善された代替案を提供することである。この、およびさらなる目的は、以下から理解され得る。
【課題を解決するための手段】
【0007】
本発明の概念の一態様によれば、第１のＬＥＤ素子の第１のアレイ、第２のＬＥＤ素子の第２のアレイ、および第３のＬＥＤ素子の第３のアレイを形成するための方法が提供され、第１、第２および第３のアレイは、異なる色の光を放射することが可能なＬＥＤ素子のマトリックスを形成する。ＬＥＤ素子の第１、第２および第３のアレイは、ＧａＮを備える犠牲層上にエピタキシャル成長によって形成される。
【0008】
したがって、本方法は、ＧａＮ犠牲層上に第１の層をエピタキシャルに成長させることであって、第１の層が、第１のｎドープＧａＮ層、第１のｐドープＧａＮ層、およびそれらの間に配置された第１のＩｎｘＧａ（１－ｘ）Ｎ層の積層構造を備え、ｘが０．１０～０．７５の範囲内にある、エピタキシャルに成長させることを備える。次いで、第１の層は、第１の色の光を放射するように配置された第１のＬＥＤ素子の第１のアレイを形成するためにパターニングされ、その後に、第１のアレイを保護し、犠牲層を露出させる複数の第１のトレンチを有する、第１のエッチングマスクを形成することが続く。第１のエッチングマスクは、第１のアレイおよび犠牲層を覆うマスク材料の層を堆積することと、犠牲層を露出させるトレンチを形成するためにその層をパターニングすることとによって形成され得る。その後、第２のＬＥＤ素子の第２のアレイは、複数の第１のトレンチ内にエピタキシャルに成長され得る。第２のＬＥＤ素子は、第２の色の光を放射するように配置され、第２のｎドープＧａＮ層、第２のｐドープＧａＮ層、およびそれらの間に配置された第２のＩｎｙＧａ（１－ｙ）Ｎ層の積層構造を備え、ｙは０．２０～０．２８の範囲内にある。さらに、本方法は、第２のアレイを保護し、犠牲層を露出させる複数の第２のトレンチを備える、第２のエッチングマスクを形成することを備える。第２のエッチングマスクは、第２のＬＥＤ素子の第２のアレイをマスク材料で覆うことと、複数の第２のトレンチを形成するために第１のマスク層をパターニングすることとによって形成され得る。その後、第３のＬＥＤ素子の第３のアレイは、複数の第２のトレンチ内にエピタキシャルに成長され得る。第３のＬＥＤ素子は、第３の色の光を放射するように配置され、第３のｎドープＧａＮ層、第３のｐドープＧａＮ層、およびそれらの間に配置された第３のＩｎｚＧａ（１－ｚ）Ｎ層の積層構造を備え、ｚは０．２８～０．３３の範囲内にある。
【0009】
本発明の概念は、異なる色のＬＥＤ素子の統合処理を可能にする。上記の態様に関連して概説されたように、同じＧａＮ犠牲層上に第１、第２および第３のＬＥＤ素子を備えるマトリックスを形成するための技法が提供される。これは、エピタキシャル成長、パターニングおよびマスキングを伴う順次処理によって達成され得る。より具体的には、第１のＬＥＤ素子は、第２および第３のＬＥＤ素子の処理中に第１のエッチングマスクによって保護され得、第２のＬＥＤ素子は、第３のＬＥＤ素子の処理中に追加のマスク材料によって保護され得る。さらに、様々なＬＥＤ素子の寸法およびレイアウトは、第１の層のパターニングならびに第１および第２のトレンチの画定によって決定され得る。ＬＥＤ素子は、個々の素子の比較的小さいサイズを指す、マイクロＬＥＤと呼ばれることもある。したがって、得られたマトリックスは、異なる色のＬＥＤ素子が同じ基板上に生成され得るモノリシックＬＥＤデバイスであり得る。ＬＥＤ素子は、例えば、ＲＧＢカラーモデルにおいて指定された赤色、緑色および青色の光を放射するように構成され得、それにより、マトリックスがディスプレイデバイスのＲＧＢピクセルを形成することを可能にする。同じ基板上で異なる色を合成することは、異なる色のＬＥＤ素子が別々の処理において別々の基板上に形成され、次いで、バックエンド処理においてピクセルに合成され得る従来技術の技法よりも有利である。
【0010】
第１、第２および第３のＬＥＤ素子の順次エピタキシャル成長は、活性層の組成、すなわち、ＩｎＧａＮ層によって形成された量子閉じ込め領域のＩｎ含有量を、放射光の波長を制御するために第１のＬＥＤ素子と第２のＬＥＤ素子と第３のＬＥＤ素子との間で変化させることを可能にする。放射光の波長にさらに影響を及ぼすように、活性層の厚さも変化され得る。したがって、上述の第１、第２および第３の厚さは、所望の波長範囲、または得られたＬＥＤ素子から放射される光の色に応じて変化され得る。同じことが、それぞれ、変数ｘ、ｙおよびｚについての第１、第２および第３の範囲に当てはまり、これらも、所望の光出力に従って変化され得る。
【0011】
エピタキシー処理は、放射光の波長に影響を及ぼすように変化および制御され得るが、第１の層のパターニングと第１および第２のトレンチの画定とは、それぞれ、第１、第２および第３のＬＥＤ素子の横方向寸法を変化させるように制御され得る。ＬＥＤ素子の最大幅、および好ましくは面積など、横方向寸法は、異なるＬＥＤ素子の輝度を制御し、そのバランスをとるように変化され得る。一例では、第１のＬＥＤ素子は、量子井戸（quantum wells）を形成する（例えば、青色波長範囲内の光を放射する）マイクロメートルサイズの量子閉じ込め領域を備え得るが、第２および第３のＬＥＤ素子は、量子ドット（quantum dots）、すなわち、１０ナノメートル未満など、数ナノメートルの幅を有する（例えば、それぞれ、赤色および緑色波長範囲内の光を放射する）量子閉じ込め領域から形成され得る。第２および第３のＬＥＤ素子の量子閉じ込め領域の横方向寸法は、例えばナノインプリントリソグラフィによって第１のマスク層内に形成され得る、第１および第２のトレンチの幅によって決定され得る。
【0012】
一次元または二次元であり得るアレイは、マトリックスの第１、第２および第３のＬＥＤ素子がディスプレイデバイスのピクセルの個別に制御可能なサブピクセルを形成することを可能にする、様々なレイアウトおよび構成において提供され得る。したがって、赤色、青色または緑色など、単一の色の制御可能なエンティティ（entity）として理解されることがある、サブピクセルは、言い換えれば、第１、第２または第３の色の１つまたはいくつかのＬＥＤ素子から形成され得る。アレイレイアウトおよびＬＥＤ素子寸法の例は、図面の詳細な説明に関連してより詳細に説明される。
【0013】
本明細書で使用される「横、横方向（lateral）」という用語は、上述の層の主延在面に平行である方向または平面を示す。マトリックスおよび犠牲層は、処理中に基板によって支持され得、「横」方向または「横」平面という用語は、等価的に、基板の主延在面に平行な方向として理解され得る。
【0014】
本明細書で使用される「垂直」方向または「垂直」面という用語は、水平方向または水平面に直角である方向または平面を示す。すなわち、「垂直」方向または「垂直面」という用語は、マトリックスおよび犠牲層を支持する基板の主延在面に直角である方向または平面を示す。
【0015】
したがって、「上方（above）」および「下方（below）」という用語は、それぞれ、垂直方向に沿った方向および垂直方向とは反対の方向を指す。
【0016】
別の構造または層上に直接隣接して配置された層または構造は、垂直方向において他の構造または層の上方に配置され、下方の構造または層と物理的インターフェース(interface)を共有するものとして理解され得る。そのような物理的インターフェースは、導電性コンタクトを提供するかまたは妨害する、すなわち、インターフェースを横切る電荷キャリアトランスポートを可能にするように構成され得る。導電性コンタクトは、例えば、オーミックコンタクト、ショットキーコンタクト、および／あるいはｐｎ接合またはトンネル接合を横切るコンタクトを指し得る。
【0017】
一実施形態によれば、第１のＩｎｘＧａ（１－ｘ）Ｎ層は、平均０．５～３ｎｍである第１の厚さを有し得る。第２のＩｎｙＧａ（１－ｙ）Ｎは、平均２～３ｎｍである第２の厚さを有し得、第３のＩｎｚＧａ（１－ｚ）Ｎ層は、平均２．８～３．５ｎｍである第３の厚さを有し得る。これらの寸法でマトリックスが取得され得、第１のＬＥＤ素子は青色光を放射することが可能であり得、第２のＬＥＤ素子は緑色光を放射することが可能であり得、第３のＬＥＤ素子は赤色光を放射することが可能であり得る。
【0018】
発光効率、または輝度は、第１のＬＥＤ素子と第２のＬＥＤ素子と第３のＬＥＤ素子との間で変化し得る。前述のように、輝度の差は、ＬＥＤ素子の横方向の延在を変化させることによって調整されるか、または少なくとも部分的にバランスをとられ得る。したがって、一実施形態によれば、例えば第１のＬＥＤ素子の面積または横幅によって特徴付けられる、第１のＬＥＤ素子の横方向サイズは、第２および第３のＬＥＤ素子と比較して比較的大きい場合がある。第１のＬＥＤ素子の各々の最大横幅は、例えば、０．１～１μｍ、２～５μｍまたは５～２５μｍの範囲内にあり得、第２および第３のＬＥＤ素子の各々の最大横幅は、１０ｎｍ以下であり得る。いくつかの例では、最大横幅は、第２のＬＥＤ素子については２～３ｎｍ、および第３のＬＥＤ素子については２．８～３．５ｎｍの範囲内にあり得る。ＬＥＤ素子のこれらの横方向寸法は、ＩｎＧａＮ層が、基板上で変化するインジウム組成についても実質的に単色の光を放射する改善された能力を有する井戸（a well）またはドット(a dot)など、量子閉じ込め領域を形成することを可能にすることが示されている。
【0019】
一実施形態によれば、ＧａＮ犠牲層は、ｎドープまたはｐドープされ得る。有利には、ＧａＮ犠牲層は、ＬＥＤ素子を形成する積層構造のｎドープまたはｐドープ層を形成し得る。したがって、ＬＥＤ素子の第１、第２または第３のＩｎＧａＮ層、あるいは、例えばバリア層など、積層構造に含まれる他の層は、ｎドープまたはｐドープＧａＮ層上に直接エピタキシャルに成長され得る。
【0020】
一実施形態によれば、マトリックスは、ディスプレイデバイスのための複数のピクセルを形成するように構成され得る。各ピクセルは、第１のＬＥＤ素子のうちの少なくとも１つならびに複数の第２および第３のＬＥＤ素子から形成され得る。言い換えれば、ピクセルは、第１のＬＥＤ素子のうちの少なくとも１つから形成された第１のサブピクセルと、第２のＬＥＤ素子のグループから形成された第２のサブピクセルと、第３のＬＥＤ素子のグループから形成された第３のサブピクセルとを備え得る。一例では、第２および第３のＬＥＤ素子のグループの各々は、第１のサブピクセルのフットプリントと実質的に同じであるフットプリントを有し得る。第１の色と第２および第３の色との間の輝度の差のバランスをとるように、第２および第３のサブピクセルについては複数のＬＥＤ素子を使用し、第１のサブピクセルについては１つまたは少数のＬＥＤ素子のみを使用することが有利であり得る。
【0021】
一実施形態によれば、画像生成技術において一般的に使用されるＲＧＢカラーモデルに従ってピクセルが形成されることを可能にするように、第１の色は青色、第２の色は緑色、第３の色は赤色であり得る。
【0022】
一例によれば、ＡｌＧａＮバリア層が、第１のＩｎｘＧａ（１－ｘ）Ｎ層、第２のＩｎｙＧａ（１－ｙ）Ｎ層および第３のＩｎｚＧａ（１－ｚ）Ｎ層のうちの少なくとも１つの両側に形成され得る。ＡｌＧａＮバリアは、ＩｎＧａＮ層に直接隣接して配置され、すなわち、ＩｎＧａＮ層との接合またはインターフェースを形成し、それにより、活性層内に正（孔）電荷キャリアを閉じ込めるためのバリア構造として働き得る。ＡｌＧａＮは、ＩｎＧａＮ合金よりも広いバンドギャップを有することが知られており、したがって、トンネリング電子が、ＩｎＧａＮ層によって形成された量子閉じ込め領域の外側にトンネリングするのを妨害するためのポテンシャル障壁（a potential barrier）として機能し得る。ＡｌＧａＮバリア層は、第１、第２および第３のＬＥＤ素子のうちの少なくとも１つのエピタキシャル成長において、例えば、ＩｎＧａＮ層を成長させる直前に第１のバリア層をエピタキシャルに成長させ、ＩｎＧａＮ層を成長させた直後に第２のバリア層をエピタキシャルに成長させることによって形成され得る。
【0023】
一例によれば、ＡｌＧａＮバリア層がＩｎＧａＮ層と非ドープＧａＮ層との間に配置されるように、非ドープＧａＮ層がＡｌＧａＮバリア層のうちの少なくとも１つに直接隣接して形成され得る。非ドープＧａＮ層は、ＩｎＧａＮ層の変調ドーピングの品質が劣化されるのを妨害するために設けられ得る。
【0024】
一実施形態によれば、第１のエッチングマスクおよび第２のエッチングマスクのうちの少なくとも１つは、ハードマスクであり得る。ハードマスクは、例えば、堆積された酸化物または窒化物材料から、あるいはスピンオン（spin-on）材料によって、形成され得る。好ましくは、ハードマスクは、第１および第２のトレンチの形成と、それに関連するエピタキシャル成長とを伴う複数のパターニング処理に耐えることが可能であり得る。したがって、第２のエッチングマスクは、ＬＥＤ素子の第２のアレイを、上記の酸化物または窒化物材料など、マスク材料で覆うことによって、および第１のエッチングマスクを形成する層内に複数の第２のトレンチをエッチングすることによって、形成され得る。したがって、第１のエッチングマスクおよび第２のエッチングマスクは、エッチングマスク材料の同じ層内に形成され得る。
【0025】
ｐドープＧａＮ層とｎドープＧａＮ層との間に配置されたＩｎＧａＮ層によって形成される量子閉じ込め領域は、必ずしも平面構造に限定されるとは限らない。ＩｎＧａＮ層は、例えば、例えば下にあるｐドープまたはｎドープＧａＮ層上に、またはそれらによって形成され得る、ピラミッド構造の側面など、斜面上に配置され得る。さらに、ＩｎＧａＮ層によって形成される量子閉じ込め領域は、平面層以外の形状および構造において提供され得る。量子閉じ込め領域は、例えば、一次元においてキャリアを閉じ込める量子井戸、二次元においてキャリアを閉じ込める量子細線（a quantum wire）、または三次元すべてにおいてキャリアを閉じ込める量子ドットとして形成され得る。構造的には、ＩｎＧａＮ層は、いくつかによれば、詳細な説明においてさらに説明されるように、ピラーまたはピラミッドとして提供され得る。
【0026】
さらに、ＬＥＤ素子を形成する積層構造が２つ以上のＩｎＧａＮ層を備え得ることが理解されよう。したがって、ＬＥＤ素子は、複数のＩｎＧａＮ層によって形成された多重量子井戸を備え得る。
【0027】
一実施形態によれば、紫外線（ＵＶ）ＬＥＤ素子など、第４のＬＥＤ素子が、第１、第２または第３のＬＥＤ素子のうちの少なくとも１つの下に形成され得る。上記のＬＥＤ素子の光ポンピング（optical pumping）のために使用される第４のＬＥＤ素子が提供され得る。第４のＬＥＤ素子は、ｄに対応するインジウム組成が０．０５未満である第４のＩｎｄＧａ（１－ｄ）Ｎ層を備え得る。さらに、層厚さは１～６ｎｍの範囲内にあり得る。第４のＬＥＤ素子は、いくつかの例では、多重量子井戸（ＭＱＷ）を備え得る。第４のＬＥＤ素子は、上記で説明された実施形態のいずれかと合成され得、第１、第２および第３のＬＥＤ素子と同様の処理によって形成され得る。したがって、第４のＬＥＤ素子は、ｎドープＧａＮ層およびｐドープＧａＮ層と、それらの間の活性な第４のＩｎｄＧａ（１－ｄ）Ｎ層とを備える積層構造のエピタキシーによって形成され得る。上記で概説されたように、例えばＡｌＧａＮおよび／または非ドープＧａＮを備える追加のバリア層も、積層構造に設けられ得る。
【0028】
本出願で使用される「ＬＥＤ素子」という用語は、上記で概説されたような、第１（あるいは第２または第３）のＬＥＤ素子と下にある第４のＬＥＤ素子との合成構造を指し得ることが理解されよう。したがって、ＬＥＤ素子という用語は、いくつかの実施形態では、第１、第２および第３のＬＥＤ素子のいずれかの光学的にポンピングされたバージョンを指し得る。
【0029】
一実施形態によれば、ＧａＮ犠牲層は、ＧａＮ犠牲層の材料によって埋め込まれた複数のピラーを備える層を有する基板上に配置され得る。ピラーは、垂直方向で見られるように、ＬＥＤ素子の下に配置され得る。ピラーは、ＧａＮ犠牲層のエッチング後にＬＥＤ素子を機械的に支持するように適合され得、言い換えれば、ＧａＮ犠牲層が少なくとも部分的に除去された後に、ＬＥＤ素子を下にある基板にテザリングまたは固定するように構成され得る。好ましくは、ピラーは、ＬＥＤ素子がＧａＮ犠牲層から解放されることを可能にするように、ＧａＮに対して十分にエッチング選択的である材料から形成され得る。一例では、ピラーはＡｌＮから形成され得、これは、ＧａＮに対する十分に高い選択性でエッチングすることが可能であることを示した。
【0030】
一実施形態によれば、第１、第２および第３のＬＥＤ素子のうちの少なくともいくつかの間に複数の第３のトレンチが形成され得る。第３のトレンチは、例えば、同じ色の１つまたはいくつかのＬＥＤ素子を備えるサブピクセルを画定するかまたは区切るように配置され得る。第３のトレンチは、ＧａＮ犠牲層の少なくとも一部がピラーに対して選択的に除去されることを可能にするように、複数のピラーを備える層までエッチングされ得る。ＧａＮ犠牲層のエッチングの後に、基板は、次に、同じ色の１つまたはいくつかのＬＥＤ素子を備えるサブピクセルにグループ化され得る複数のＬＥＤ素子を支持する複数のピラーを備え得る。
【0031】
一実施形態によれば、ピラーによって支持される第１、第２および第３のＬＥＤ素子は、上方からキャリア基板に取り付けられるか、または接合され得る。後続のステップにおいて、第１、第２および第３のＬＥＤ素子は、ピラーを除去または破壊することによって基板から解放され得る。ピラーは、例えば、エッチングによって除去され得る。
【0032】
したがって、ピラーは、転写前に、ＬＥＤ素子の第１、第２および第３のアレイによって形成されたマトリックスを基板または原基板にテザリングするために使用され得る。ピラーは、キャリアウエハへの取付け中に、基板に対して格子不整合（lattice-unmatched）であり得るＬＥＤ素子を支持し、基板とＬＥＤ素子との間の格子および熱膨張係数不整合によって引き起こされるウエハボウ（wafer bow）のリスクを低減し得る。
【0033】
代替的な実施形態では、ピラーは、ＬＥＤ素子からの光抽出を増加させるために、ＬＥＤ素子の下に保持され得る。その場合、ピラーは、ＬＥＤ素子によって放射された光の散乱を容易にするために使用され得る。
【0034】
さらに、本実施形態は、シリコンＣＭＯＳ製造によって提供される最先端のＣＭＯＳバックプレーン処理のために、ＬＥＤ素子がシリコン上にモノリシックに生成されることを可能にする。好ましくは、キャリアは、６インチのシリコンウエハ、またはそれよりも大きいシリコンウエハであり得る。代替的に、ＬＥＤ素子は、ガラス基板に転写され得る。そのようなガラスディスプレイは、電気自動車のフロントガラスまたはドアガラスとして使用され得る。
【0035】
本発明の一例では、マトリックスは、ガラスＬＥＤディスプレイを形成するためにガラス基板に転写され得る。そのようなガラスＬＥＤディスプレイは、電気自動車など、車両のフロントガラスとして提供され得る。ＬＥＤ素子は、フロントガラスがＧＰＳ命令を拡張現実情報として運転者に表示すること、例えば、運転中に道路を２００ｍ走行して右折または左折することを視覚的に表示することを可能にし得る。さらに、ガラスＬＥＤディスプレイは、運転中に運転者に様々なインフォテインメントを示し得る。好ましくは、エレクトロルミネセンスは、日光の下で拡張現実情報を提供するために比較的高い場合がある。ガラスＬＥＤディスプレイはまた、歩行者が道路を歩いていること、または自転車が車両と衝突しそうであることを、さらなるアクションがとられない場合なしに示す警告など、運転者への注意喚起として近くの物体を強調表示する際の支援を提供し得る。
【0036】
本発明の別の例では、ＬＥＤマトリックスは、ＧａＮバッファ層を有するシリコンウエハから処理された超高解像度（ＵＨＤ）８Ｋディスプレイであり得る。ディスプレイは、３３１７７６００個のピクセルを有する７６８０×４３２０の解像度を有し得る。同様に、ＵＨＤ ４Ｋの解像度を有するＬＥＤマトリックスは、８２９４４００のピクセルカウントを有する３８４０×２１６０の解像度で処理され得る。
【0037】
本発明の概念の、上記のならびに追加の目的、特徴および利点は、添付の図面を参照して、以下の例示的および非限定的な詳細な説明によってより良く理解される。図面において、別段に記載されていない限り、同様の要素について同様の参照番号が使用される。
【図面の簡単な説明】
【0038】
【図1】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図2】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図3】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図4】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図5】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図6】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図7】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図8】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図9】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図10】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図11】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図12】異なる色のＬＥＤ素子のマトリックスを形成するための方法を概略的に示す断面図である。
【図13】ＬＥＤ素子のアレイの配置を示す、そのようなマトリックスの上面図である。
【図14】いくつかの実施形態による、ＬＥＤ素子の断面図である。
【図15】いくつかの実施形態による、ＬＥＤ素子の断面図である。
【図16】いくつかの実施形態による、ＬＥＤ素子の断面図である。
【発明を実施するための形態】
【0039】
図示された構造および層は、図示された部分を超えて横方向に延在し得ることに留意されたい。さらに、図面の概略的な性質のために、様々な構造および層の相対的寸法が縮尺通りに描かれていないことに留意されたい。むしろ、寸法は、説明の明確さのために、および以下の説明の理解を容易にするために適合されている。
【0040】
次に、図１３に示されているＬＥＤ素子１１、２１、３１のマトリックス１００を形成するための方法が、図１～図１２を参照して説明される。理解され得るように、図１３に示されているようなマトリックスを形成するために以下の方法ステップのサブセット（a sub-set）が実行され得る。
【0041】
図１では、ＧａＮの犠牲層１４０が基板１７０上に形成されている。基板１７０は、例えば、シリコン（１１１）基板であり得る。さらに、複数の垂直ピラー１４１を備えるピラー層１４２が、ピラー１４１がＧａＮ犠牲層１４０に埋め込まれるように基板１７０上に設けられ得る。ピラー１４１は、例えば、基板１７０上にＡｌＮ層１４２をエピタキシャルに成長させることと、それに続く、ＡｌＮ層１４２のリソグラフィパターニング（lithographic patterning）およびＡｌＮ層１４２の表面から突出する複数のマイクロピラー１４１へのエッチングとによって、形成され得る。ピラーは、例えば、１００ｎｍ以下の厚さを有し得、隣接するピラー間の４００ｎｍのピッチまたは分離距離を有する六角形パターンで配置され得る。図１は、複数のピラー１４１がＧａＮ犠牲層１４０に埋め込まれた、得られた構造の一例を示す。ＧａＮ犠牲層１４０は、エピタキシャル成長によって形成され得る。
【0042】
本発明の概念によれば、図１に示されているものなど、第１の層１１０が犠牲層１４０の上方に形成され得る。第１の層１１０は、犠牲層１４０上にエピタキシャルに成長され得、以下の図に示されるように、そこからマトリックスの第１のＬＥＤ素子が画定されることになる積層構造を備え得る。積層構造は、それらの間にＩｎＧａＮの活性層が配置された第１および第２のドープＧａＮ層から形成された量子ヘテロ構造を形成し得る。ＩｎＧａＮは、ＧａＮ／ＩｎＮ比を変化させることによって、また、ＩｎＧａＮ層が特定の波長範囲内の光を放射することを可能にするようにＩｎＧａＮ層の厚さを制御することによって調節されることが可能であるバンドギャップを有する、ＧａＮとＩｎＮとの混合物であり得る。
【0043】
そのような積層構造の一例が、図１の第１の層１１０の一部を示す図２に示されている。積層構造は、ＧａＮ犠牲層１４０上に配置された第１のｎドープＧａＮ層１１１と、第１のｎドープＧａＮ層１１１の上方に配置された第１のｐドープＧａＮ層１１３と、第１のｎドープＧａＮ層１１１と第１のｐドープＧａＮ層１１３との間に配置された第１のＩｎｘＧａ（１－ｘ）Ｎ層１１２とを備え得る。ＧａＮは、本質的にドープされるか、またはシランでドープされ得る。ｐドーピングでは、好ましくは１００～２５０ｓｃｃｍのＭｇ３Ｎ２の供給が、エピタキシー処理中に使用され得る。
【0044】
ｎドープＧａＮ層およびｐドープＧａＮ層の順序は、いくつかの例では、第１のｐドープＧａＮ層１１３が第１のＩｎｘＧａ（１－ｘ）Ｎ層１１２の下方に配置され、第１のｎドープＧａＮ層１１１がＩｎｘＧａ（１－ｘ）Ｎ層１１２の上方に配置されるように切り替えられ得る。また、ＡｌＧａＮバリア１１４および非ドープＧａＮ層１１５など、追加の層が積層構造に追加され得、これは後でさらに詳細に説明される。
【0045】
好ましくは、積層構造の層は、エピタキシーによって形成され得、したがって、エピタキシャル層またはエピ層と呼ばれ得る。エピタキシー処理は、ＧａＮ犠牲層１４０上で開始され得、したがって、エピタキシャル層は、ＧａＮ犠牲層１４０の方位に関連して決定される結晶方位を有し得る。積層構造は、積層構造の異なる層を提供するように反応物の組成が変化され得る気相ベース（vapour-phase based）エピタキシー処理を使用して成長され得る。
【0046】
一例では、緊密結合シャワーヘッド有機金属化学気相堆積（a close coupled showerhead metalorganic chemical vapour deposition：ＣＣＳ ＭＯＣＶＤ）反応器が使用され得、これは、積層構造の組成および寸法が、６インチウエハまたはより大きいウエハなど、比較的大きい表面にわたって制御されることを可能にし得る。ＣＣＳ ＭＯＣＶＤ反応器は、ｐドープＧａＮ層およびｎドープＧａＮ層のｉｎ－ｓｉｔｕドーピングレベルを制御するためにさらに使用され得る。このタイプの反応器は、反応物の全流量に対して実質的に直線的であるエピタキシャル成長速度を提供することが可能であることが示されている。ガスが基板に拡散し得る境界層δの厚さは、中央よどみ点からの半径方向距離とは無関係であり得る。これは、６インチまたは１２インチウエハなど、比較的大きい基板の処理に特に有利であることが示されている。反応物が基板に拡散し始める境界層δは、
として定量化され得、ここで、Ｒｅｖｅｒｔは、基板への垂直流のレイノルズ数である。さらに、レイノルズ数は
と書かれることが可能であり、ここで、ｕは流量であり、Ｄはチャンバ直径であり、Ｈはチャンバ高さであり、ρはガス密度であり、μはガスの動的粘度である。
【数1】
【数2】
【0047】
ＣＣＳ ＭＯＣＶＤ反応器を使用することのさらなる利点は、反応器の容積が拡大されると、高温反応器壁付近の高温蒸気循環の影響が減少し得ることであり、これは、ウエハ表面全体にわたって同じエピタキシャル成長条件を達成するのに好都合であることが示されている。したがって、比較的大きいウエハ表面上の所定のロケーションにおいて高い再現性が達成され得る。Ｉｎ、ＧａおよびＮの反応三成分系の濃度勾配は、反応のための１つの反応物質の限定から生じ得る。反応器内の境界層の厚さを低減することによって、得られたＬＥＤ素子の色品質を微調節するために、ＩｎＧａＮの組成が制御されることが可能である。ＩｎＧａＮ層のバンドギャップは、ＩｎＧａＮ層によって形成された量子閉じ込め領域の厚さを変化させることによってさらに修正され得る。量子閉じ込め領域の厚さは、第ＩＩＩ族前駆体と反応する第Ｖ族前駆体の供給によって制御され得る。
【0048】
ＩｎＧａＮ層の厚さを変化させることは、赤色ＬＥＤ素子を生成するとき、さらに有利であり得る。ＩｎＧａＮ層を形成するＩｎＧａＮ合金中のインジウム比は、ＩｎＧａＮ層の成長中に反応器チャンバ内のウエハにわたってわずかに変化し得る。これは、相分離する傾向もある、非常にインジウムに富む組成物の潜在的な問題点であり得る。したがって、非常にインジウムに富む組成物から生じるバンドギャップに関連する赤色ＬＥＤ素子の生成は、実際に制御するのが困難であり得る。ＩｎＧａＮ層の厚さを制限することは、色品質を制御するためのさらなる手段を提供し得る。インジウム組成に関する制約を緩和することによって、赤色ＬＥＤ素子のためのＩｎＧａＮエピ層の好ましい厚さは約３ｎｍであり得、緑色ＬＥＤ素子の場合は約２．５ｎｍであり得、青色ＬＥＤ素子の場合は約２ｎｍであり得る。これらの例では、組成は１～２％まで変化し得、ＬＥＤ素子の色への影響は依然として無視できる。
【0049】
図２に示されている本例では、最初に犠牲層１４０の表面上にｎドープＧａＮ層１１１を成長させ、次いで第１のｎドープＧａＮ層１１１上に第１のＩｎｘＧａ（１－ｘ）Ｎ層１１２を成長させ、その後に第１のＩｎｘＧａ（１－ｘ）Ｎ層１１２上に第１のｐドープＧａＮ層１１３を成長させることによって、第１の層１１０が形成され得る。第１のＩｎｘＧａ（１－ｘ）Ｎ層１１２の厚さは０．５～３ｎｍであり得、Ｉｎ比は、ｘが０．１０～０．７５の範囲内にあることによって決定され得る。
【0050】
得られたＬＥＤ素子の性能をさらに改善するように、積層構造に追加の層が設けられ得る。追加の層は、好ましくは、上記で説明されたＣＣＳ ＭＯＣＶＤ反応器においてなど、積層構造の残りと同じエピタキシー処理によって形成され得る。
【0051】
一例では、ＩｎＧａＮ層の両側にＡｌＧａＮの層１１４が設けられ得る。ＡｌＧａＮは、ＩｎＧａＮよりも広いバンドギャップを有することが知られており、したがって、トンネリング電子が、ＩｎＧａＮの活性層によって形成された量子閉じ込め領域の外側にトンネリングするのを妨害するポテンシャル障壁として機能し得る。したがって、ＡｌＧａＮ層１１４は、ＩｎＧａＮ層１１２とＡｌＧａＮバリア層１１４との間に接合またはインターフェースが形成されるように、ＩｎＧａＮ層１１２の真下および真上に形成され得る。ＡｌＧａＮは、２つのバリア層１１４において設けられ得、そのうちの第１のバリア層は、ＩｎＧａＮ層１１２の形成前にエピタキシーによって形成され得、したがって、ＡｌＧａＮ層１１４上に成長され得、第２のバリア層は、ＩｎＧａＮ層１１２上に直接エピタキシャルに成長され得る。
【0052】
別の例では、厚さ２～１０ｎｍの非ドープＧａＮの層１１５が、ＩｎＧａＮ層１１２と非ドープＧａＮ層１１５との間にＡｌＧａＮ層１１４が配置されるように、ＡｌＧａＮ層１１４の一方または両方に隣接して形成され得る。非ドープＧａＮ層１１５は、ＡｌＧａＮ層１１４に当接するように配置され得、ＩｎＧａＮ層１１２の変調ドーピングを改善するように設けられ得、ここにおいて、電荷キャリアが量子閉じ込め領域の底部に移動する。
【0053】
さらに、２つ以上のＩｎＧａＮ層１１２が設けられる場合もあり、それにより、多重量子井戸を形成することが理解されよう。
【0054】
次いで、第１の層１１０は、例えば図３および図４に示されている処理ステップによって、第１のＬＥＤ素子１１の第１のアレイにパターニングされ得る。図３では、第１の層１１０は、ポジマスク１５３でリソグラフィ的にパターニングされており、これは、第１のＬＥＤ素子１１に形成されることになる第１の層１１０のエリアを画定する。ポジマスク１５３は、例えば、ａ－Ｃ、ａ－Ｓｉ、スピンオンカーボン（ＳＯＣ）、ＳｉＣＮまたはフォトレジストの層から形成され得、リソグラフィパターニングは、例えば、ナノインプリントリソグラフィを含み得る。
【0055】
図４では、ポジマスク１５３のパターンは、第１のＬＥＤ素子１１を形成する第１の層１１０のエリアを保護するエッチングマスクとしてポジマスク１５３を使用しながらエッチングすることによって、第１の層１１０に転写されている。パターン転写は、例えばプラズマベースエッチング処理であり得る異方性エッチング処理によって実行され得る。ポジマスク１５３の除去後に得られた構造が図４に示されており、第１のＬＥＤ素子１１は、犠牲層１４０上に第１のアレイを形成する。そのような第１のアレイの一例の上面図も図１３に示されており、第１のＬＥＤ素子１１は２Ｄアレイを形成する。
【0056】
図５では、ハードマスク１５１など、第１のエッチングマスク１５１が、犠牲層１４０および第１のＬＥＤ素子１１上に形成されている。第１のエッチングマスク１５１は、例えば、物理気相堆積（ＰＶＤ）または化学気相堆積（ＣＶＤ）など、任意の好適な堆積方法によって堆積されたハードマスク材料の層であり得る。ハードマスク材料の例は、窒化ケイ素および窒化チタンなどの窒化物と、酸化ケイ素および酸化チタンなどの酸化物とを含み得る。図５では、ハードマスク１５１は、犠牲層１４０を露出させる複数の第１のトレンチ１６１を含むようにパターニングされている。トレンチは、例えばネガマスクおよびシングルまたはマルチパターニングを使用するリソグラフィパターニングと、それに続くハードマスク１５１へのパターン転写とによって形成され得る。パターン転写は、例えば、異方性エッチング処理によって達成され得る。エッチング処理は、例えば反応性イオンエッチング（ＲＩＥ）を含むプラズマベースエッチングであり得る。
【0057】
第１のトレンチ１６１は、第１のＬＥＤ素子１１のうちの少なくともいくつかの間に配置され得、したがって、第２のＬＥＤ素子２１および第３のＬＥＤ素子３１の後続の処理中にハードマスク１５１によって覆われ、保護され得る。第１のトレンチ１６１の配置および寸法は、第２のＬＥＤ素子２１の第２のアレイ、および得られたマトリックスにおけるそれらの位置を画定し得る。
【0058】
図６では、第２のＬＥＤ素子２１の第２のアレイが複数の第１のトレンチ１６１内に形成されている。第２のＬＥＤ素子２１は、図１および図２を参照して上記で説明されたものと同様に構成され得、したがって、第１のＬＥＤ素子１１を形成するために使用されるものと同様のエピタキシー処理によって形成され得る、積層構造を備え得る。したがって、第１のトレンチ１６１内に配置された、第２のＬＥＤ素子２１の第２のアレイは、第２のｎドープＧａＮ層１２１、第２のｐドープＧａＮ層１２３、およびそれらの間に配置された第２のＩｎｙＧａ（１－ｙ）Ｎ層１２２の積層構造を備え得る。一例では、第２のＩｎｙＧａ（１－ｙ）Ｎ層１２２の厚さは２～３ｎｍであり得る。さらに、第２のＩｎｙＧａ（１－ｙ）Ｎ層１２２は、ｙが０．２０～０．２８の範囲内にあることによって決定されるインジウム比を備え得る。第２のＬＥＤ素子２１が、ＡｌＧａＮバリア層１１４および／または非ドープＧａＮ層１１５など、図２に開示された追加の層のうちの１つまたはいくつかをさらに備え得ることが理解されよう。
【0059】
図７では、第２のＬＥＤ素子２１を備える第１のトレンチ１６１は、例えば第１のマスク１５１を形成する材料と同じ材料であり得るマスク材料で充填されている。第１のトレンチ１６１は、例えば、ＰＶＤまたはＣＶＤ処理において充填され得る。ハードマスク１５１は、例えば図７に示されているリソグラフィマスク１５４によって、複数の第２のトレンチ１６２を画定するようにさらにパターニングされ得る。第２のトレンチ１６２の画定は、上記で説明された第１のトレンチ１６１の画定と同様であり得、得られたエッチングマスクは、第２のエッチングマスクと呼ばれ得る。
【0060】
図８では、リソグラフィマスク１５４内のパターンは、第１のトレンチ１６１の場合と同様の処理によってハードマスク１５１に転写されている。第２のトレンチ１６２は、第１のＬＥＤ素子１１および第２のＬＥＤ素子２１のうちの少なくともいくつかの間に配置され得、したがって、第３のＬＥＤ素子３１の後続の処理中にハードマスク１５１によって覆われ、保護され得る。第１のトレンチ１６１と同様に、第２のトレンチ１６２の配置および寸法は、第３のＬＥＤ素子３１の第３のアレイ、および得られたマトリックスにおけるそれらの位置を画定し得る。
【0061】
図９では、第３のＬＥＤ素子３１の第３のアレイが、複数の第２のトレンチ１６２および剥離されたリソグラフィマスク１５４内に形成されている。第３のＬＥＤ素子３１は、図１、図２および図６を参照して上記で説明されたものと同様に構成され得、したがって、第１のＬＥＤ素子１１および第２のＬＥＤ素子２１を形成するために使用されるものと同様のエピタキシー処理によって形成され得る、積層構造を備え得る。したがって、第３のＬＥＤ素子３１は、第３のｎドープＧａＮ層１３１、第３のｐドープＧａＮ層１３３、およびそれらの間に配置された第３のＩｎｚＧａ（１－ｚ）Ｎ層１３２の積層構造を備え得る。一例では、第３のＩｎｚＧａ（１－ｚ）Ｎ層１３３の厚さは２．８～３．５ｎｍであり得る。さらに、第３のＩｎｚＧａ（１－ｚ）Ｎ層１３３は、ｚが０．２８～０．３３の範囲内にあることによって決定されるインジウム比を備え得る。第３のＬＥＤ素子３１が、ＡｌＧａＮバリア層１１４および／または非ドープＧａＮ層１１５など、図２に開示された追加の層のうちの１つまたはいくつかをさらに備え得ることが理解されよう。
【0062】
図１０では、第１のＬＥＤ素子１１、第２のＬＥＤ素子２１および第３のＬＥＤ素子３１のうちの少なくともいくつかの間に複数の第３のトレンチ１６３が形成されている。第３のトレンチ１６３は、第１のマスク１５１における第１のトレンチ１６１および第２のトレンチ１６２の形成と同様の処理において形成され得る。したがって、第３のトレンチ１６３は、リソグラフィと第１のマスク１５１へのパターン転写とを含む処理において形成され得る。いくつかの例では、第１のマスク１５１は、第３のトレンチ１６３のためのパターンを、ＬＥＤ素子１１、２１、３１のうちの少なくともいくつかの間のＧａＮ犠牲層１４０に転写するとき、エッチングマスクとして使用され得る。図１０では、ＡｌＮピラー１４１の下にある層を露出させるために第３のトレンチ１６３がエッチングされている。犠牲層１４０のＧａＮは、ＡｌＮピラー１４１が露出されることを可能にするように、ピラー１４１に対する選択性でさらにエッチングされ得る。したがって、ピラー１４１を埋め込むＧａＮは、ＬＥＤ素子１１、２１、３１が最終的に基板１７０から解放されることを可能にするように、少なくとも部分的に除去され得る。ＧａＮは、例えば、ＡｌＮに対して選択的であることが示されている、Ｏ２／Ｃｌ２／Ａｒを合成した、プラズマベースエッチング処理においてエッチングされ得る。
【0063】
ここでＧａＮ犠牲層１４０から切り出されたＧａＮの部分または島によって支持されているＬＥＤ素子１１、２１、３１のアレイは、図１１に示されているように、キャリア基板１８０に取り付けられるかまたは接合され得る。キャリア基板１８０は、例えば、ガラスウエハ１８０であり得、対象の基板（図示せず）へのＬＥＤ素子１１、２１、３１の転写を容易にするスタンプとも呼ばれ得る。ピラー１４１は、キャリア基板１８０の取付け中にＬＥＤ素子１１、２１、３１の機械的支持を提供し得、したがって、下にある基板１７０に対して格子不整合であり得るＬＥＤ素子１１、２１、３１を支持する垂直テザーと見なされ得る。垂直テザー１４１を使用することは、有利には、基板１７０からのＬＥＤ素子１１、２１、３１の犠牲解放処理の複雑さを低減し得る。機械的張力を低減することは、物質移動のための基板１７０のウエハボウのリスクを低減し得る。ウエハボウは、すべてのＬＥＤ素子をキャリア基板１８０に効率的に取り付けることを困難にし得、したがって、ＬＥＤ素子１１、２１、３１をキャリア基板１８０に転写する処理の収率を高めるようにウエハボウを低減することが望ましい。
【0064】
ＧａＮバッファ中間層１４０（およびナノピラー間）は、ＬＥＤ素子１１、２１、３１を基板１７０から解放するように（図１０に示されているように）除去することが、比較的容易であり得る。そのような処理の結果は図１２に示されており、ＧａＮ中間層１４０は、エッチング処理においてエッチングによって除去されている。エッチング処理は、例えば、ＡｌＮピラーに対する高い選択性でＧａＮをエッチングするように構成されたプラズマベース処理であり得る。上記のことは、参照として本明細書に組み込まれる、Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ Ａ１８，８７９（２０００）に記載されているように、例えば、４８：１の選択性で、１０ｍＴｏｒｒの圧力、－１５０Ｖの直流バイアス、および５００Ｗの出力において、誘導結合プラズマ反応器を用いて、Ｃｌ２－Ａｒプラズマに酸素を少量添加することによって、達成され得る。
【0065】
図１２に示されているように、異なる色のＬＥＤ素子１１、２１、３１のマトリックス１００全体が、ここでキャリア基板１８０に転写されており、ディスプレイデバイスの製造において採用される後続の処理ステップを受ける場合があり、ＬＥＤ素子１１、２１、３１は、ディスプレイデバイスに表示されるべき画像を再現するピクセルの一部を形成し得る。代替的に、ピラー１４１は、ＬＥＤ素子１１、２１、３１の下に保持され得る。好ましくは、ピラー１４１は、ＬＥＤ素子１１、２１、３１からの光の散乱を増加させるように寸法決定され得る。
【0066】
図１３を参照すると、図１～図１２に関連して上記で概説されたものと同様の方法において取得され得るマトリックス１００の概略上面図が示されている。本例では、マトリックス１００は、同じ基板１７０上に生成された赤色ＬＥＤ素子３１、緑色ＬＥＤ素子２１および青色ＬＥＤ素子１１など、異なる色の複数のＬＥＤ素子のモノリシック構造を備え得る。色の各々は、上記で説明された第１、第２および第３のアレイなど、それぞれのアレイにおいて配置され、ディスプレイデバイスにおいて使用されるべきいくつかのＲＧＢピクセルを形成し得る。したがって、各ピクセルは、１つまたはいくつかの赤色、緑色および青色ＬＥＤ素子１１、２１、３１を備え得、同じ色のＬＥＤ素子はサブピクセル１０、２０、３０を形成し得る。サブピクセル１０、２０、３０は、単一の色の制御可能なエンティティとして理解され得、言い換えれば、第１、第２または第３の色の１つまたはいくつかのＬＥＤ素子から形成され得る。図１３では、例示的および非限定的な例として、５×５個の赤色ＬＥＤ素子３１が赤色サブピクセル３０にグループ化され得、５×５個の緑色ＬＥＤ素子２１が緑色サブピクセル２０にグループ化され得、単一の青色ＬＥＤ素子１１が青色サブピクセルを形成する。マトリックス１００内のサブピクセル１０、２０、３０の合成は、色間の輝度の差およびピクセルから放射された合成光の所望の色に応じて選択または変化され得る。本例では、マトリックス１００の各行中のサブピクセルの半分は赤色であり得、緑色および青色サブピクセルは各行中のサブピクセルの１／４を占め得る。
【0067】
典型的には、青色ＬＥＤ素子１１のエレクトロルミネセンスまたは輝度は、緑色ＬＥＤ素子２１および赤色ＬＥＤ素子３１のエレクトロルミネセンスまたは輝度よりも高い場合がある。したがって、緑色ＬＥＤ素子２１および赤色ＬＥＤ素子３１は、エピタキシー中のＳｔｒａｎｓｋｉ－Ｋｒａｓｔａｎｏｖ成長モードによって、あるいは、直径または最大幅が４ｎｍ未満の個々の開口部またはトレンチ内の選択的エリア成長によって、量子ドットとして構成され得る。ＩｎＧａＮ層を横方向に閉じ込めることは、エレクトロルミネセンスについての状態密度を改善し得、したがって、そのような閉じ込めは、図１～図１２に関連して前に概説されたように、例えばナノインプリントリソグラフィまたはプラズマ強化化学気相堆積と組み合わせられたＵＶリソグラフィなど、いくつかの組み合わせられた堆積およびリソグラフィ技法を使用して量子ドットを形成することによって達成され得る。
【0068】
したがって、緑色サブピクセル２０および赤色サブピクセル３０は、４ｎｍ未満など、１０ｎｍ未満の最大横幅を有する、複数の比較的小さい第２のＬＥＤ素子２１および第３のＬＥＤ素子３１によって形成され得る。一例では、第２のＬＥＤ素子２１、すなわち本図の緑色ＬＥＤ素子２１は、２～３ｎｍの最大横幅と、約０．２４であるｙに対応するインジウム組成と、約２．５ｎｍの厚さとを有し得る。第３のＬＥＤ素子３１、すなわち図の赤色ＬＥＤ素子３１は、２．８～３．５ｎｍの最大横幅と、約０．３０であるｚに対応するインジウム組成と、約３．１ｎｍの厚さとを有し得る。
【0069】
ＬＥＤ素子間の輝度の差のバランスをとるために、青色サブピクセル１０は、本例に示されているように、単一の第１のＬＥＤ素子１１など、少数の第１のＬＥＤ素子１１のみによって形成され得る。単一の第１のＬＥＤ素子１１は、赤色または緑色サブピクセルの幅に対応する最大横幅を有し得、いくつかの例では、５～２５μｍ内にあり得る。特定の例では、第１のＬＥＤ素子１１、すなわち、青色ＬＥＤ素子１１は、１５μｍの最大横幅と、約０．４２であるｘに対応するインジウム組成と、約１．７５ｎｍの厚さとを有し得る。
【0070】
第１、第２および第３のアレイの各々は、それぞれの第１のＬＥＤ素子１１、第２のＬＥＤ素子２１および第３のＬＥＤ素子３１が規則的なまたは不規則な間隔で配置され得る２Ｄアレイであり得る。当業者に容易に理解されるように、また、図１３の例に示されているように、各アレイは、順序付けられるが必ずしも等距離でない場合がある、一連のＬＥＤ素子、またはＬＥＤ素子の配置を画定し得る。好ましくは、アレイは、図１３に示されている例に従って非重複サブピクセルを備えるマトリックスを生じ得るように、互いに嵌合するか、またはインターリーブ（interleave）するように構成され得る。
【0071】
図１４～図１６は、前の図１～図１３のいずれかに示されている実施形態と同様に構成され得る、いくつかの実施形態によるマトリックスを示す。しかしながら、図１４～図１６に示されているように、第１のＬＥＤ素子１１、第２のＬＥＤ素子２１および第３のＬＥＤ素子３１のうちの少なくとも１つは、複数の斜面を備える多面体などの非平面構造上に形成され得る。図１４～図１６では、底辺と頂点との間に延在する３つまたは４つの三角形側面を有するピラミッド構造の例が示されている。ピラミッド構造は、ＧａＮ犠牲層１４０から突出するｎドープＧａＮ１２１によって形成され得る。図２に関連して概説されたように、ＬＥＤ素子を形成する積層構造は、ピラミッド構造の表面上に配置され得る。好ましくは、積層構造のｎドープＧａＮ１２１層は、ピラミッド構造の底辺を形成し得る。
【0072】
図１４では、ＩｎＧａＮ層１２２は、ｎドープＧａＮ層１２１のピラミッド構造の表面上に設けられ、ｐドープＧａＮ層１２３によって覆われている。したがって、量子井戸は、ピラミッド構造の表面上に配置され得る。図１５では、ＩｎＧａＮ層１３２は、ピラミッド構造の頂点において形成され、ｐドープＧａＮ層１３３によって覆われている。したがって、図１３に示されているサブピクセルは、ｎドープＧａＮ層１２１、１３１、ＩｎＧａＮ層１２２、１３２およびｐドープＧａＮ層１２３、１３３のピラミッドから形成され得、ピラミッドの各々は、その側壁またはその頂点のいずれかにおいて量子壁を設け得る。
【0073】
図１６は、前の図を参照して概説されたＬＥＤ素子と同様に構成され得るＬＥＤ素子１１、２１、３１の３つの例を示す。しかしながら、いくつかの差異および変形が以下で説明される。
【0074】
第１に、ピラミッド構造の頂点は、均一性を高めるために、例えばｉｎ ｓｉｔｕエッチングによって頂部を切り取られ得る。結果は、図１６の第１のＬＥＤ素子１１および第３のＬＥＤ素子３１に示されており、それぞれのＩｎＧａＮ層１１１、１３１は、ピラミッド構造の外側に沿って延在するが、頂点において交わらない。
【0075】
第２に、本図に示されているように、上述の実施形態および例のいずれかによる、ＬＥＤ素子１１、２１、３１に接触するための電気コンタクト構造１９１、１９２が設けられ得る。電気コンタクトは、ＬＥＤ素子１１、２１、３１に上方から接触するための上部コンタクト１９１と、ＬＥＤ素子１１、２１、３１に下方から接触するための下部コンタクト１９２とを備え、それにより、ＩｎＧａＮ層によって形成された量子閉じ込め領域上に電位を提供し得る。上部コンタクト１９１は、例えば、ＬＥＤ素子１１、２１、３１の積層構造の上方に配置された、酸化インジウムスズなど、透明導電酸化物（ＴＣＯ）１２６の中または上に形成され得、下部コンタクト１９２は、積層構造に下方から接触するように配置された埋込み相互接続構造として設けられ得る。第１のコンタクト１９１および第２のコンタクト１９２は、例えば、Ｔｉ、Ａｌ、Ｃｕ、Ｎｉ、およびＡｕのうちの１つまたはいくつかを含む金属材料から形成され得る。
【0076】
第３に、第１のＬＥＤ素子１１、第２のＬＥＤ素子２１および第３のＬＥＤ素子３１のうちの少なくとも１つの下方に第４のＬＥＤ素子４１が配置され得る。図１６に示されている例では、第４のＬＥＤ素子は、第１のＬＥＤ素子１１、第２のＬＥＤ素子２１および第３のＬＥＤ素子３１の各々の下方に配置され、上記のＬＥＤ素子のための光ポンプとして構成され得る。第４のＬＥＤ素子４１は、先行する実施形態のいずれかを参照して説明されたＬＥＤ素子１１、２１、３１と同様に構成および処理され得、光ポンピングのための第１のＬＥＤ素子１１、第２のＬＥＤ素子２１および第３のＬＥＤ素子３１と、それぞれの下にある第４のＬＥＤ素子４１との合成構造は、図１０を参照して説明されたように、第３のトレンチ１６３のセットによって互いに分離され得る。
【0077】
したがって、第４のＬＥＤ素子４１は、ｎドープＧａＮ層２１１およびｐドープＧａＮ層２１４、ならびにそれらの間の活性な第４のＩｎＧａＮ層２１２の積層構造を備え得る。ｎドープＧａＮ層２１１は、例えば、約２０ｎｍの厚さであり得る。積層構造は、第４のＩｎＧａＮ層２１２に直接隣接して配置された非ドープＧａＮ層２１５などのバリア層をさらに備え得る。非ドープＧａＮ層２１５は、例えば、約３ｎｍの厚さであり得る。本例では、第４のＬＥＤ素子４１の積層構造は、ｐドープＡｌＧａＮ層２１４などのＡｌＧａＮバリアを備え得、その上に、それぞれの第１のＬＥＤ素子１１、第２のＬＥＤ素子２１および第３のＬＥＤ素子３１の積層構造のｎドープＧａＮ層１１１、１２１、１３１は、上記で概説されたように形成され得る。ＡｌＧａＮバリア層２１４は、例えば、約２０ｎｍの厚さであり得る。第１のＬＥＤ素子１１、第２のＬＥＤ素子２１および第３のＬＥＤ素子３１のｎドープＧａＮ層１１１、１２１、１３１のエピタキシャル成長のために、ＡｌＧａＮバリア層２１４がＧａＮ犠牲層１４０を置き換え得ることが理解されよう。
【0078】
第１のＬＥＤ素子１１、第２のＬＥＤ素子２１および第３のＬＥＤ素子３１のＩｎＧａＮ層と同様に、第４のＩｎｄＧａ（１－ｄ）Ｎ層２１２のインジウム組成および層厚さは、放射光の特定の波長を達成するように変化され得る。好ましくは、第４のＬＥＤ素子４１は、ＵＶ範囲内の光を放射するように構成され得、いくつかの例では、０．０５未満であるｄに対応するインジウム組成を備え得る。さらに、いくつかの例では、層厚さは１～６ｎｍの範囲内であり得る。
【0079】
上記では、本発明の概念は、限られた数の例を参照して主に説明された。しかしながら、当業者によって容易に理解されるように、添付の特許請求の範囲によって定義されるように、上記で開示されたもの以外の他の例が、本発明の概念の範囲内で等しく可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【国際調査報告】