知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-04-10
(54)【発明の名称】不揮発性チューナブル容量性処理ユニット
(51)【国際特許分類】
H10B 63/10 20230101AFI20240403BHJP
H10N 70/00 20230101ALI20240403BHJP
H01L 29/06 20060101ALI20240403BHJP
G06G 7/60 20060101ALI20240403BHJP
G06G 7/16 20060101ALI20240403BHJP
G06G 7/14 20060101ALI20240403BHJP
G06G 7/184 20060101ALI20240403BHJP
H10N 70/20 20230101ALI20240403BHJP
【ＦＩ】
H10B63/10
H10N70/00 A
H01L29/06 601N
G06G7/60
G06G7/16
G06G7/14
G06G7/184
H10N70/20
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023555693
(86)(22)【出願日】2022-03-15
(85)【翻訳文提出日】2023-09-11
(86)【国際出願番号】 EP2022056663
(87)【国際公開番号】W WO2022207304
(87)【国際公開日】2022-10-06
(31)【優先権主張番号】17/216,937
(32)【優先日】2021-03-30
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】100091568
【弁理士】
【氏名又は名称】市位 嘉宏
(72)【発明者】
【氏名】コーエン、ガイ
(72)【発明者】
【氏名】安藤 崇志
(72)【発明者】
【氏名】ゴン、ナンボ
(72)【発明者】
【氏名】リ、ユーロン
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083FZ10
5F083GA05
5F083JA02
5F083JA12
5F083JA38
5F083JA39
5F083JA40
5F083JA60
5F083LA21
5F083PR21
(57)【要約】
不揮発性チューナブル・キャパシタ・デバイスを形成するための手法において、第１の電極層が、第２の電極層から遠位に対向して形成され、第１の電極層が第１の電気接続を行うように構成され、第２の電極層が第２の電気接続を行うように構成される。誘電体層は、第１の電極層と隣接する第２の電極層との間に位置付けられる。相変化材料（ＰＣＭ）層は、第１の電極層と誘電体層に隣接する第２の電極層との間に位置付けられる。活性化コンポーネントは、ＰＣＭ層を加熱してＰＣＭ層の相を変化させるために提供される。活性化コンポーネントは、ＰＣＭ層に直接接触する加熱素子または電気プローブを含んでもよく、活性化されるとＰＣＭ層に熱を加えるように構成される。ＰＣＭ層の相は、アモルファス相と結晶相との間で変更可能である。
【特許請求の範囲】
【請求項1】
不揮発性チューナブル・キャパシタ・デバイスを形成する方法であって、第２の電極層から遠位に対向する第１の電極層を形成することであって、前記第１の電極層が、第１の電気接続を行うように構成され、前記第２の電極層が、第２の電気接続を行うように構成される、前記形成することと、
前記第１の電極層と前記第２の電極層との間に誘電体層を位置付けることと、
前記第１の電極層と前記誘電体層に隣接する前記第２の電極層との間に相変化材料（ＰＣＭ）層を位置付けることと、
前記ＰＣＭ層を加熱して前記ＰＣＭ層の相を変化させる活性化コンポーネントを提供することと、
を含む、方法。
【請求項2】
前記活性化コンポーネントが、前記第１の電極層および前記第２の電極層のいずれか１つと同一平面にある加熱素子であり、活性化されると、前記加熱素子が前記ＰＣＭ層に熱を加えるように構成される、請求項１に記載の方法。
【請求項3】
前記活性化コンポーネントが、前記ＰＣＭ層に直接接触する抵抗素子であり、活性化されると、前記抵抗素子が前記ＰＣＭ層に熱を加えるように構成される、請求項１に記載の方法。
【請求項4】
前記ＰＣＭ層の前記相が、少なくとも抵抗性ＰＣＭ層に対応するアモルファス相と導電性ＰＣＭ層に対応する結晶相との間で選択的に変更可能である、請求項１ないし３のいずれかに記載の方法。
【請求項5】
前記ＰＣＭ層が、Ｇｅ２Ｓｂ２Ｔｅ５、ＧｅＴｅ、およびＳｂ２Ｔｅ３のうちの１つの組成物を含む、請求項１ないし４のいずれかに記載の方法。
【請求項6】
前記誘電体層が、ＨｆＯ２の組成物を含む、請求項１ないし５のいずれかに記載の方法。
【請求項7】
不揮発性チューナブル・キャパシタ・デバイスであって、第１の直径を有する外部円筒電極層と、
前記外部円筒電極層に対して軸方向に近位の内部円筒電極層であって、前記内部円筒電極層が、前記第１の直径未満である第２の直径を有する、前記内部円筒電極層と、
前記外部円筒電極と前記内部円筒電極との間で、かつ前記外部円筒電極の前記内部円筒電極に対向する面全体にわたって配置される誘電体層と、
前記内部円筒電極と前記誘電体層との間で、かつ前記内部円筒電極の前記誘電体層に対向する面全体にわたって配置される相変化材料（ＰＣＭ）層と、
前記外部円筒電極と前記内部円筒電極との間に配置される加熱素子層と、
を備える、不揮発性チューナブル・キャパシタ・デバイス。
【請求項8】
前記加熱素子層が、活性化されて、前記ＰＣＭ層に熱を加えるように構成される、請求項７に記載の不揮発性チューナブル・キャパシタ・デバイス。
【請求項9】
前記ＰＣＭ層に直接接触する抵抗素子であって、活性化されると、前記抵抗素子が前記ＰＣＭ層に熱を加えるように構成される、前記抵抗素子をさらに備える、請求項８に記載の不揮発性チューナブル・キャパシタ・デバイス。
【請求項10】
前記ＰＣＭ層が、前記ＰＣＭ層に加えられた所定の量の熱に基づいて、抵抗性のＰＣＭ層に対応するアモルファス相から導電性のＰＣＭ層に対応する結晶相に変化させるように構成される相を有する、請求項７ないし９のいずれかに記載の不揮発性チューナブル・キャパシタ・デバイス。
【請求項11】
前記ＰＣＭ層が、Ｇｅ２Ｓｂ２Ｔｅ５、ＧｅＴｅ、およびＳｂ２Ｔｅ３のうちの１つの組成物を含む、請求項７ないし１０のいずれかに記載の不揮発性チューナブル・キャパシタ・デバイス。
【請求項12】
前記誘電体層が、ＨｆＯ２の組成物を含む、請求項７ないし１１のいずれかに記載の不揮発性チューナブル・キャパシタ・デバイス。
【請求項13】
ニューラル・ネットワーク（ＮＮ）用の積和（ＭＡＣ）演算を実行する方法であって、１つまたは複数の回路構成を提供することであって、前記１つまたは複数の回路構成が、
請求項７ないし１２のいずれかに記載のチューナブル・キャパシタ・デバイスと、
電圧ラインに接続された第１の充電トランジスタ端子および前記チューナブル・キャパシタの第１のキャパシタ端子に接続された第２の充電トランジスタ端子を含み、前記チューナブル・キャパシタがグランド端子に接続された第２のキャパシタ端子を含む、充電トランジスタと、
前記第２の充電トランジスタ端子および前記第１のキャパシタ端子に接続された第１の放電端子ならびに電流ラインに接続された第２の放電端子を含む、放電トランジスタと、
を備える、前記提供することと、
所定の時間量の間前記チューナブル・キャパシタに所定の量の熱を与えることであって、前記チューナブル・キャパシタが、第１のキャパシタンス値を有し、前記所定の量の熱が、前記第１のキャパシタンス値を第２のキャパシタンス値に変化させるのに十分である、前記熱を与えることと、
を含む、方法。
【請求項14】
閉状態の前記充電トランジスタおよび開状態の前記放電トランジスタを介して入力電圧を前記チューナブル・キャパシタに印加することによって、第１の所定の時間量の間前記チューナブル・キャパシタを充電することと、前記開状態の前記充電トランジスタおよび前記閉状態の前記放電トランジスタを介して前記チューナブル・キャパシタへの前記入力電圧を停止することによって、第２の所定の時間量の間前記チューナブル・キャパシタを放電することであって、電荷が前記チューナブル・キャパシタから前記放電トランジスタを通って積分回路へ流れる、前記放電することと、
をさらに含む、請求項１３に記載の方法。
【請求項15】
前記所定の量の熱を与えることが、前記第２のキャパシタンス値として表される前記ＮＮの重みに前記チューナブル・キャパシタを設定するように構成される、請求項１４に記載の方法。
【請求項16】
前記積分回路を用いて前記放電トランジスタを通る前記１つまたは複数の回路構成の前記電荷を積分することによって、前記チューナブル・キャパシタを含む前記１つまたは複数の回路構成の総電荷を決定することをさらに含む、請求項１４または１５に記載の方法。
【請求項17】
前記第２のキャパシタンス値に対応する所望の重みを実現するのに十分な温度変化として前記所定の量の熱を決定することをさらに含む、請求項１３ないし１６のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、容量性処理デバイスおよび容量性処理デバイスを形成する方法に関する。より詳細には、本出願は、不揮発性チューナブル容量性処理ユニット（ＣＰＵ）デバイスおよびその人工知能（ＡＩ）ハードウェアへの適用に関する。
【背景技術】
【0002】
抵抗性処理ユニット（ＲＰＵ）は、機械学習モデルの訓練および推論を加速するために深層ニューラル・ネットワーク（ＤＮＮ）処理において使用される。ＲＰＵ要素は、相変化材料を抵抗の形態で使用して実装され得る。これらの材料の抵抗は、チューニングすることができ、さらに電源に接続されていなくても（不揮発性メモリ機能）チューニングされた抵抗を維持する（メモリ機能）からである。
【0003】
デジタル信号処理回路の共通演算は、積和演算（ＭＡＣ）であり、これは、２つの数の積を計算し、その積を累算器に加算するＭＡＣユニットによって実行される。ＭＡＣユニットは、組合せ論理で実装される乗算器、後に続く加算器、および結果を記憶する累算器レジスタを含む。例として、有限インパルス応答（ＦＩＲ）フィルタの実装は、フィルタへの入力サンプルがフィルタ係数と乗算され、積が合計されるＭＡＣ演算で主に構成される。ＤＮＮの実装もまた、ＭＡＣ演算を多数使用することを必要とする。より具体的には、ＤＮＮの各層の実装は、（例えば前の層からの）各入力と重みとの乗算、および次いで全ての積を合計することを必要とする。ＤＮＮは、デジタル・プロセッサを用いて実装され得るが、アナログ回路を用いて実現することも可能である。ＤＮＮのアナログ実装は、チューナブル抵抗（例えばＲＰＵ）およびオームの法則を使用して積を計算し、その後に続いてキルヒホッフの法則を用いて積の合計を実行する。チューナブル抵抗は、典型的には、相変化材料（ＰＣＭ）が結晶相であるときに高コンダクタンスを有し、ＰＣＭがアモルファス相であるときに低コンダクタンスを有し得るＰＣＭを用いて実装される。ＰＣＭ素子をコンダクタンス範囲の両端の間の中間コンダクタンス・レベルにチューニングすることが可能である。電圧がＰＣＭ素子に印加されると、ＰＣＭ素子を通る電流は、コンダクタンス（Ｇ）×電圧（Ｖ）、即ちＩ＝Ｖ×Ｇになる。ＤＮＮの場合、電圧Ｖｋは、入力を表し、コンダクタンスＧｊは、シナプス重みを表す。入力Ｖｋは、全ての重みＧｊに適用され、ここでｊ＝（１～Ｎ）であり、全ての電流がキルヒホッフの法則を用いて合計される。ゆえに、ＭＡＣ演算は、アナログ形式で実装された。
【0004】
上述したＭＡＣ演算のアナログ実施の欠点の１つが、それぞれの積計算がＩ２／Ｇ（即ち、電流の２乗×抵抗）に等しいエネルギーを消費するということである。ＤＮＮが大規模である場合、電力消費は相当の量である場合があり、さらにＤＮＮがバッテリ駆動デバイスの一部であるとき、電力消費を減少させることは重要なことである。したがって、より電力効率の高いメモリベース処理ユニットが必要である。
【0005】
したがって、当技術分野において前述した問題に対処する必要がある。
【発明の概要】
【0006】
第１の態様から見ると、本発明は、不揮発性チューナブル・キャパシタ・デバイス（nonvolatiletunable capacitor device）を形成する方法であって、第２の電極層から遠位に対向する第１の電極層を形成することであって、第１の電極層が、第１の電気接続を行うように構成され、第２の電極層が、第２の電気接続を行うように構成される、形成することと、第１の電極層と第２の電極層との間に誘電体層を位置付けることと、第１の電極層と誘電体層に隣接する第２の電極層との間に相変化材料（ＰＣＭ）層を位置付けることと、ＰＣＭ層を加熱してＰＣＭ層の相を変化させる活性化コンポーネント（energizing component）を提供することと、を含む、方法を提供する。
【0007】
さらなる態様から見ると、本発明は、不揮発性チューナブル・キャパシタ・デバイスであって、第１の直径を有する外部円筒電極層と、外部円筒電極層に対して軸方向に近位の内部円筒電極層であって、内部円筒電極層が、第１の直径未満である第２の直径を有する、内部円筒電極層と、外部円筒電極と内部円筒電極との間に、かつ外部円筒電極の内部円筒電極に対向する面全体にわたって配置される誘電体層と、内部円筒電極と誘電体層との間に、かつ内部円筒電極の誘電体層に対向する面全体にわたって配置される相変化材料（ＰＣＭ）層と、外部円筒電極と内部円筒電極との間に配置される加熱素子層と、を含む、不揮発性チューナブル・キャパシタ・デバイスを提供する。
【0008】
さらなる態様から見ると、本発明は、ニューラル・ネットワーク（ＮＮ）用の積和（ＭＡＣ）演算を実行する方法であって、１つまたは複数の回路構成を提供することであって、１つまたは複数の回路構成が、本発明のチューナブル・キャパシタ・デバイスと、電圧ラインに接続された第１の充電トランジスタ端子およびチューナブル・キャパシタの第１のキャパシタ端子に接続された第２の充電トランジスタ端子を含み、チューナブル・キャパシタがグランド端子に接続された第２のキャパシタ端子を含む、充電トランジスタと、第２の充電トランジスタ端子および第１のキャパシタ端子に接続された第１の放電端子ならびに電流ラインに接続された第２の放電端子を含む、放電トランジスタと、を含む、提供することと、所定の時間量の間チューナブル・キャパシタに所定の量の熱を与えることであって、チューナブル・キャパシタが、第１のキャパシタンス値を有し、所定の量の熱が、第１のキャパシタンス値を第２のキャパシタンス値に変化させるのに十分である、熱を与えることと、を含む、方法を提供する。
【0009】
さらなる態様から見ると、本発明は、ニューラル・ネットワーク（ＮＮ）用の積和（ＭＡＣ）演算を実行する方法であって、１つまたは複数の回路構成を提供することであって、１つまたは複数の回路構成が、電圧ラインに接続された第１の充電トランジスタ端子およびチューナブル・キャパシタの第１のキャパシタ端子に接続された第２の充電トランジスタ端子を含む、充電トランジスタであって、チューナブル・キャパシタがグランド端子に接続された第２のキャパシタ端子を含む、充電トランジスタと、第２の充電トランジスタ端子および第１のキャパシタ端子に接続された第１の放電端子ならびに電流ラインに接続された第２の放電端子を含む、放電トランジスタと、を含む、提供することと、所定の時間量の間チューナブル・キャパシタに所定の量の熱を与えることであって、チューナブル・キャパシタが、第１のキャパシタンス値を有し、所定の量の熱が、第１のキャパシタンス値を第２のキャパシタンス値に変化させるのに十分である、熱を与えることと、を含む、方法を提供する。
【0010】
不揮発性チューナブル容量性処理ユニット（ＣＰＵ）および不揮発性チューナブル容量性処理ユニットを形成する方法について説明する。
【0011】
不揮発性チューナブル・キャパシタ・デバイスを形成する方法は、第２の電極層から遠位に対向する第１の電極層を形成することであって、第１の電極層が、第１の電気接続を行うように構成され、第２の電極層が、第２の電気接続を行うように構成される、形成することを含み得る。方法は、第１の内側平面に隣接し、第２の電極層の第２の内側平面に隣接する第１の電極層の間に誘電体層を位置付けることをさらに含み得る。方法は、第１の電極層と誘電体層に隣接する第２の電極層との間に相変化材料（ＰＣＭ）層を位置付けることをさらに含み得る。方法は、ＰＣＭ層を加熱してＰＣＭ層の相を変化させる活性化コンポーネントを提供することをさらに含み得る。
【0012】
第１の電極層は、第２の電極層の第２の内側平面から遠位に対向する第１の内側平面を含み得る。第１の電極層は、第１の電気接続を行うように構成された第１の外側平面を含んでもよく、第２の電極層は、第２の電気接続を行うように構成された第２の外側平面を含んでもよい。
【0013】
活性化コンポーネントは、第１の電極層および第２の電極層のいずれか１つと同一平面である加熱素子を含んでもよく、加熱素子は、活性化されるとＰＣＭ層に熱を加えるように構成される。
【0014】
活性化コンポーネントは、ＰＣＭ層に直接接触する抵抗素子を含んでもよく、活性化されるとＰＣＭ層に熱を加えるように構成される。
【0015】
ＰＣＭ層の相は、抵抗性ＰＣＭ層に対応するアモルファス相と導電性ＰＣＭ層に対応する結晶相との間で選択的に変更可能であり得る。ＰＣＭ層は、Ｇｅ２Ｓｂ２Ｔｅ５、ＧｅＴｅ、またはＳｂ２Ｔｅ３の組成物を含み得る。誘電体層は、ＨｆＯ２の組成物を含み得る。
【0016】
別の実施形態において、不揮発性チューナブル・キャパシタ・デバイスについて説明する。デバイスは、第１の直径を有する外部円筒電極層と、外部円筒電極層に対して軸方向に近位の内部円筒電極層であって、内部円筒電極層が、第１の直径未満である第２の直径を有する、内部円筒電極層と、外部円筒電極と内部円筒電極との間に、かつ外部円筒電極および内部円筒電極の対向する面全体にわたって配置される誘電体層と、内部円筒電極と誘電体層との間に、かつ内部円筒電極および誘電体層の対向する面全体にわたって配置される相変化材料（ＰＣＭ）層と、外部円筒電極と内部円筒電極との間に配置される加熱素子層と、を含み得る。加熱素子層は、ＰＣＭ層に熱を加えるために活性化されるように構成され得る。
【0017】
不揮発性チューナブル・キャパシタ・デバイスは、ＰＣＭ層に直接接触する抵抗素子をさらに含んでもよく、抵抗素子は、活性化されるとＰＣＭ層に熱を加えるように構成され得る。
【0018】
不揮発性チューナブル・キャパシタ・デバイスは、ＰＣＭ層に加えられた所定の量の熱に基づいて、抵抗性ＰＣＭ層に対応するアモルファス相から導電性ＰＣＭ層に対応する結晶相に変化させるように構成される相を有するＰＣＭ層をさらに含み得る。
【0019】
別の実施形態において、ニューラル・ネットワーク（ＮＮ）用の積和（ＭＡＣ）演算を実行する方法であって、１つまたは複数の回路構成を提供することであって、１つまたは複数の回路構成が、充電トランジスタ、放電トランジスタ、およびチューナブル・キャパシタを含み得る、提供することを含む。実施形態において、充電トランジスタは、電圧ラインに接続された第１の充電トランジスタ端子を含む。さらに、充電トランジスタは、チューナブル・キャパシタの第１のキャパシタ端子に接続された第２の充電トランジスタ端子も含み、チューナブル・キャパシタは、グランド端子に接続された第２のキャパシタ端子を含む。さらに、１つまたは複数の回路構成は、第２の充電トランジスタ端子および第１のキャパシタ端子に接続された第１の放電トランジスタ端子を含む放電トランジスタをさらに含み得る。さらに、放電トランジスタは、電流ラインに接続された第２の放電端子も含む。
【0020】
さらに、ＮＮ用のＭＡＣ演算を実行する方法は、所定の時間量の間チューナブル・キャパシタに所定の量の熱を与えることであって、チューナブル・キャパシタが、第１のキャパシタンス値を有し、所定の量の熱が、第１のキャパシタンス値を第２のキャパシタンス値に変化させるのに十分であり得る、熱を与えることを含み得る。
【0021】
ＮＮ用のＭＡＣ演算を実行する方法は、閉状態の充電トランジスタおよび開状態の放電トランジスタを介して入力電圧をチューナブル・キャパシタに印加することによって、第１の所定の時間量の間チューナブル・キャパシタを充電することと、開状態の充電トランジスタおよび閉状態の放電トランジスタを介してチューナブル・キャパシタへの入力電圧を停止することによって、第２の所定の時間量の間チューナブル・キャパシタを放電することであって、電荷がチューナブル・キャパシタから放電トランジスタを通って積分回路へ流れる、放電することと、を含み得る。
【0022】
実施形態では、ＮＮ用のＭＡＣ演算を実行する方法であって、所定の量の熱を与えることが、第２のキャパシタンス値として表されるＮＮの重みにチューナブル・キャパシタを設定するように構成される。
【0023】
実施形態では、ＮＮ用のＭＡＣ演算を実行する方法は、積分回路を用いて放電トランジスタを通る１つまたは複数の回路構成の電荷を積分することによって、チューナブル・キャパシタを含む１つまたは複数の回路構成の総電荷を決定することをさらに含み得る。
【0024】
実施形態では、ＮＮ用のＭＡＣ演算を実行する方法であって、所定の量の熱を与えることが、第２のキャパシタンス値として表されるＮＮの重みにチューナブル・キャパシタを設定するように構成される。
【0025】
実施形態では、ＰＣＭ層の相は、抵抗性ＰＣＭ層に対応するアモルファス相から導電性ＰＣＭ層に対応する結晶相に選択的に変更可能であってもよい。
【0026】
本発明は、以下の図面に示されるように、単なる例として好適な実施形態を参照してここで説明される。
【図面の簡単な説明】
【0027】
【図1】本発明の例としての実施形態による、製造のアモルファス段階および結晶段階の間の、本出願のチューナブル・キャパシタ・デバイスの断面図である。
【図2】本発明の例としての実施形態による、製造のアモルファス段階および結晶段階の間の、本出願の別のチューナブル・キャパシタ・デバイスの断面図である。
【図3】本発明の例としての実施形態による、チューニング段階の間の、本出願の別のチューナブル・キャパシタ・デバイスの様々な図を示す。
【図4】本発明の例としての実施形態による、製造のアモルファス段階および結晶段階の間の、本出願の円筒型チューナブル・キャパシタ・デバイスの断面図である。
【図5】本発明の例としての実施形態による、本出願の円筒型チューナブル・キャパシタ・デバイスの断面図を示す。
【図6】本発明の例としての実施形態による、円筒型キャパシタ・デバイスおよびデバイスの等価回路とも呼ばれる集中定数回路の断面図である。
【図7】本発明の例としての実施形態による、中間キャパシタンス状態の円筒型キャパシタ・デバイスおよびデバイスの等価回路の断面図である。
【図8】本発明の例としての実施形態による、チューナブル・キャパシタ・デバイスを充電する（相Ｉ）ためのニューラル・ネットワークの回路アレイ図である。
【図10】本発明の例としての実施形態による、チューナブル・キャパシタ・デバイスを形成する方法のフローチャートである。
【図11】本発明の例としての実施形態による、チューナブル・キャパシタ・デバイスを形成する方法を実行するサーバ・コンピュータのコンポーネントのブロック図である。
【発明を実施するための形態】
【0028】
本出願は、ここで、以下の説明および本出願に添付する図面を参照することによって、より詳細に説明される。本出願の図面が例示の目的のためだけに提供され、したがって図面は縮尺通りに描かれないことに留意されたい。類似のおよび対応する要素が類似の参照番号によって参照されることにも留意されたい。
【0029】
以下の説明には、本出願の様々な実施形態の理解を与えるために、特定の構造、コンポーネント、材料、寸法、処理ステップおよび技術などの多数の特定の詳細について記載されている。しかしながら、本出願の様々な実施形態がこれらの具体的詳細なしに実施され得ることが、当業者には理解されるであろう。他の事例では、本出願を不明確にすることを避けるために、周知の構造または処理ステップを詳細に説明していない。
【0030】
層、領域、または基板としての要素が、別の要素の「上」もしくは「上方」にあると言われるとき、それは、他の要素の直接上にあってもよく、または介在要素も存在してもよいことを理解されたい。これに対して、要素が、別の要素の「直接上」または「直接上方」にあると言われるとき、介在要素は存在しない。要素が、別の要素の「下」または「下方」にあると言われるとき、それは、他の要素の直接下もしくは直接下方にあってもよく、または中間要素も存在してもよいことも理解されたい。これに対して、要素が、別の要素の「直接下」または「直接下方」にあると言われるとき、介在要素は存在しない。
【0031】
本明細書で説明された実施形態は、人工知能（ＡＩ）演算においてアナログ計算を実行するために、多くの用途で実施および使用され得る。例えば、積和（ＭＡＣ）演算を実行する際に、２つの数の積が、乗算することによって決定され、次いで積が加算されて合計を出力する。ＭＡＣ演算はニューラル・ネットワーク（ＮＮ）において使用され得る。ＮＮの計算を迅速化するために、ＭＡＣ演算は並列で実行される必要がある。さらに、計算のエネルギー効率を高くする必要があり、それによって数百万の重み乗算を含む大規模なＮＮを実現し得る。したがって、ＭＡＣ演算を加速し、それらをより効率的な方法で実行する解決策が必要である。
【0032】
ニューラル・ネットワークでは、回路アレイ・アーキテクチャは、各ノードへの電気入力またはベクトル入力を受信するように構成された入力ノード（例えば、Ｖ１、Ｖ２、Ｖｎ）を含んでもよく、電気入力は、それによって訓練されるように構成され、ニューラル・ネットワークに記憶された重み（例えば、Ｗ１、Ｗ２、Ｗｎ）に適用され得る。例えば、ニューラル・ネットワークにおいてＭＡＣ演算を実行する際に、チューナブル・キャパシタ・デバイスが、ニューラル・ネットワークの第１の部分で使用されて、チューナブル・キャパシタ・デバイス毎のキャパシタンス値に対応する重みを記憶し得る。入力電圧（例えばＶ１）が、第１のチューナブル・キャパシタ・デバイス（例えば、Ｃ１）に印加されると、チューナブル・キャパシタ・デバイス上の電子電荷が、入力電圧と第１のチューナブル・キャパシタ・デバイスのキャパシタンス（例えば、Ｑ１）との積になる。チューナブル・キャパシタ・デバイスＣｋのそれぞれが、電圧Ｖｋ×Ｃｋの積である電荷を保持する。
【0033】
任意の回路素子についての電力消費は、Ｉ２Ｒであり、Ｉは、素子を通って流れる電流を表し、Ｒは、素子の抵抗である。したがって、理想的なキャパシタは、充電または放電されるときに電力を消費させない。しかしながら、回路内の相互接続のリード抵抗などの小さな寄生抵抗が存在するため、何らかの電力消費が起こることとなる。
【0034】
図１は、本発明の例としての実施形態による、アモルファス状態（１１０）および結晶状態（１２０）の、本出願のチューナブル・キャパシタ・デバイス１００の断面図である。
【0035】
図１に示されるチューナブル・キャパシタ・デバイス１００は、第２の電極層１１８から遠位に対向する第１の電極層１１２を含む平板キャパシタの例であり、第１の電極層１１２は、（例えば第１の端子１１１ａを介して）第１の電気接続を行うように構成され、第２の電極層１１８は、（例えば、第２の端子１１１ｂを介して）外部電圧源への第２の電気接続を行うように構成される。第１の電極層１１２は、チューナブル・キャパシタ・デバイス１００の隣接コンポーネントに加えられる熱を生成するように構成された加熱素子（例えば、近接ヒータ）を含み得る。加熱素子が、その中の所期のコンポーネントを加熱するのに十分な近接範囲内にあるように、加熱素子は、チューナブル・キャパシタ・デバイス１００内の任意の他の層内に、または任意の他の層に隣接して位置付けられ得る。
【0036】
チューナブル・キャパシタ・デバイス１００を形成する方法は、第１の電極層１１２と第２の電極層１１８との間に誘電体層１１６を位置付けることを含んでもよく、各層は、平坦面（例えば、最上面、最底面）を有する。誘電体層１１６は、第１の電極層１１２と第２の電極層１１８との間に直接的に、または第１の電極層１１２と第２の電極層１１８との間に間接的に位置付けられてもよく、介在する隣接層が、誘電体層１１６と第１の電極層１１２および第２の電極層１１８のうちの１つとの間に位置付けられてもよい。誘電体層１１６は、酸化ハフニウムＨｆＯ２の組成物を含み得る。実施形態において、複合誘電体層は、２つの部分、誘電体層１１６を含む第１の部分および相変化材料（ＰＣＭ）層１１４を含む第２の部分（例えば、約３ｎｍ～１０ｎｍ厚の層）に区画されてもよく、誘電体層１１６は、以下でさらに説明されるように、酸化ハフニウムＨｆＯ２層（例えば、約２ｎｍ～５ｎｍ厚の層）で構成されてもよい。
【0037】
チューナブル・キャパシタ・デバイス１００を形成する方法は、第１の電極層１１２と誘電体層１１６に隣接する第２の電極層１１８との間にＰＣＭ層１１４を位置付けることをさらに含み得る。実施形態において、加熱素子から生成された熱がＰＣＭ層１１４の温度を変化させるように、ＰＣＭ層１１４は、加熱素子を含む第１の電極層１１２に直接隣接して位置し得る。
【0038】
チューナブル・キャパシタ・デバイス１００を形成する方法は、（例えば、ＰＣＭ層１１４を加熱してＰＣＭ層１１４の相を変更するための）活性化コンポーネントを提供することをさらに含み得る。活性化コンポーネントは、第１の電極層１１２または第２の電極層１１８のいずれか１つと同一平面である加熱素子であってもよく、加熱素子は、活性化されるとＰＣＭ層１１４に熱を加えるように構成される。活性化コンポーネントは、ＰＣＭ層１１４に直接接触する抵抗素子であってもよく、抵抗素子は、活性化されるとＰＣＭ層１１４に熱を加えるように構成される。ＰＣＭ層１１４の相を所期の相に変更するのに十分、ＰＣＭ層を加熱するように構成される限り、他の活性化コンポーネントが使用されてもよい。
【0039】
実施形態において、活性化コンポーネントは、ＰＣＭ層１１４に直接接触する近接ヒータ（図示せず）であり、近接ヒータは、活性化されるとＰＣＭ層１１４に熱を加えるように構成される。
【0040】
実施形態において、チューナブル・キャパシタ・デバイス１００は、アモルファス相に対応する第１の相１１０であるＰＣＭ層１１４を含んでもよく、ＰＣＭ層１１４は、誘電材料に類似した高抵抗性材料である。ＰＣＭ層１１４に熱が加えられて、第１の相１１０（例えば、完全なアモルファス相）からアモルファスと結晶との混合物に、かつ最終的には第２の相１２０（例えば、結晶相）へと相を変化させてもよく、ＰＣＭ層１２４は、半金属である高導電性材料である。
【0041】
実施形態において、チューナブル・キャパシタ・デバイス１００は、様々な方法によってチューニングされ得る（即ち、ＰＣＭ層１１４のプロパティを変更するために加熱され得る）。一実施形態では、メルトクエンチ法が提供されてもよく、この方法では、急峻な終端がある高電流パルスがＰＣＭ層１１４に印加され、印加されると、ＰＣＭ層１１４の一部が溶解するように、ＰＣＭ層１１４において十分な熱を生成するように構成される。終端がなくなると、ＰＣＭ層１１４は、急速に冷却されるか、または周囲温度に戻り、それによって、ＰＣＭ層１１４が結晶化される機会はほとんどなくなり、アモルファス相のままとなる。別の実施形態では、アニーリング法が提供されてもよく、この方法では、ＰＣＭ層１１４を溶解させるのに十分ではない、ＰＣＭ層１１４を加熱するパルスが提供されるが、温度は、まだアモルファス段階の間に結晶化温度を超えて、結晶の核形成を開始する。
【0042】
実施形態において、ＰＣＭ層１１４は、ゲルマニウム・アンチモン・テルル（Ｇｅ２Ｓｂ２Ｔｅ５）から構成されてもよく、その結晶化温度は、約摂氏１６０～１７０度（Ｃ）であり、その溶解温度は、約６００～７００度（Ｃ）であり得る。この組成物のＰＣＭ層１１４は、ＰＣＭ層１１４が結晶化温度に到達することを可能にする近接ヒータに電流パルスが印加されて結晶化され得る。例えば、ＰＣＭ結晶化のために、ＰＣＭは溶解される必要はなく、むしろ、ＰＣＭ温度が結晶化を達成するのに十分であり得るように過不足なく熱が加えられてもよい。
【0043】
実施形態において、ＰＣＭ層１１４の相とチューナブル・キャパシタ・デバイス１００のキャパシタンス（例えば、Ｃ１２）との関係を示すために、チューナブル・キャパシタ・デバイス１００についてのキャパシタンスに対する相変化のグラフ１３０が与えられ得る。例えば、ＰＣＭ層１１４の相が結晶化度０％（例えば、アモルファスＰＣＭまたはα－ＰＣＭ）から結晶化度１００％（例えば、結晶質ＰＣＭまたはｃ－ＰＣＭ）へと遷移するにつれて、チューナブル・キャパシタ・デバイス１００のキャパシタンスは、容量性最小から容量性最大へと遷移する。したがって、チューナブル・キャパシタ・デバイス１００は、キャパシタンスに対する相変化のグラフ１３０に示されるように、ＰＣＭ層１１４の結晶化度を変化させることによって特定の容量性の値にチューニングされ得る。
【0044】
単一の第１の電極層１１２および単一の第２の電極層１１８が説明され示されているが、本出願は、複数の第１の電極層１１２および複数の第２の電極層１１８が形成されるときにも使用され得ることに留意されたい。
【0045】
実施形態において、第１の電極層１１２は、第１の電極層１１２の第１の外側平面に電気的に接続された第１の端子１１１ａを介して第１の電気接続を行うように構成された、第１の外側平面（例えば、最上平面）を含み得る。第２の電極層１１８は、第２の電極層１１８の第２の外側平面に電気的に接続された第２の端子１１１ｂを介して第２の電気接続を行うように構成された、第２の外側平面（例えば、最底平面）を含み得る。
【0046】
第１の電極層１１２および第２の電極層１１８は、導電性金属または金属合金から構成され得る。本出願において使用され得る導電性材料の例は、窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）、窒化タンタル（ＴａＮ）、またはタングステン（Ｗ）を含む。ＰＣＭ材料との潜在的相互作用を減少させるために、他の不活性材料が使用されてもよい。
【0047】
第１の電極層１１２は、例えば、タンタル（Ｔａ）、ＴａＮ、チタン（Ｔｉ）、ＴｉＮ、ルテニウム（Ｒｕ）、窒化ルテニウム（ＲｕＮ）、ルテニウム・タンタル（ＲｕＴａ）、窒化ルテニウム・タンタル（ＲｕＴａＮ）、コバルト（Ｃｏ）、コバルト・タングステン・リン（ＣｏＷＰ）、窒化コバルト（ＣｏＮ）、Ｗ、窒化タングステン（ＷＮ）、またはそれらの任意の組合せなどの、導電性金属から構成され得る。第１の電極層１１２は、２ｎｍ～１００ｎｍの厚さを有し得る。他の厚さも可能であり、第１の電極層１１２の厚さとして本出願において使用され得る。第１の電極層１１２は、例えば、蒸着、原子層堆積（ＡＬＤ）、化学気相蒸着（ＣＶＤ）、プラズマ増強化学蒸着（ＰＥＣＶＤ）、または物理気相蒸着（ＰＶＤ）などの堆積プロセスによって形成され得る。第１の電極層１１２を提供する導電性材料の堆積の後に続いて、エッチ・バック・プロセス、平坦化プロセス（例えば化学機械研磨など）、またはパターニング・プロセス（例えばリソグラフィおよびエッチングなど）が行われ得る。
【0048】
第２の電極層１１８は、第１の電極層１１２について上述した導電性材料の１つから構成され得る。一実施形態では、第２の電極層１１８を提供する導電性材料は、第１の電極層１１２とは組成的に異なる。別の実施形態では、第２の電極層１１８を提供する導電性材料は、第１の電極層１１２と組成的に同一である。第２の電極層１１８は、第１の電極層１１２について上述した厚さ範囲内の厚さを有し得る。第２の電極層１１８は、第１の電極層１１２を提供することにおいて上述した堆積プロセスのうちの１つを利用して形成されてもよく、その後に続いてフォトリソグラフィおよびエッチングなどのパターニング・プロセスが実行される。
【0049】
実施形態において、誘電体層１１６は、典型的には大きな誘電率（比誘電率）を有する誘電材料である。大きな誘電率を有する誘電材料の例は、ケイ酸ハフニウム、ケイ酸ジルコニウム、二酸化ハフニウムおよび二酸化ジルコニウム、ならびに酸化アルミニウムを含む。Ｇｅ２Ｓｂ２Ｔｅ５の誘電率は、約３３である。キャパシタンス変化（チューナビリティ）に対する大きな動的範囲を得るためには、層１１６に対して大きな誘電率が望ましい。
【0050】
ＰＣＭ層１１４は、例えばＰＥＣＶＤ、ＰＶＤ、ＣＶＤ、またはＡＬＤなどの堆積プロセスを利用して形成され得る。ＰＣＭ層１１４は、３ｎｍ～２０ｎｍの厚さを有し得る。その他の厚さも可能であり、ＰＣＭ層１１４の厚さとして採用され得る。いくつかの実施形態では、ＰＣＭ層１１４は、共形的な厚さを有する。「共形的」という用語は、材料層が、垂直面に沿った横方向の厚さとほぼ同一（即ち、±５％以内）の、水平面に沿った垂直方向の厚さを有することを示す。
【0051】
誘電体層１１６は、第２の電極層１１８を形成する前、または形成した後で、形成されてもよい。第２の電極層１１８の前に誘電体層１１６が形成される実施形態では、誘電体キャッピング材料のブランケット層が形成され、その後で誘電体キャッピング材料に開口部が（フォトリソグラフィおよびエッチングによって）形成される。以下で定義される第２の電極層１１８が、次いで開口部に形成される。このような実施形態では、第２の電極層１１８は、堆積によって形成され、その後に平坦化プロセスが続く。第２の電極層１１８が誘電体層１１６の前に形成される実施形態では、第２の電極層１１８は、堆積およびパターニングによって形成され、その後、誘電体キャッピング材料が堆積され、後続の平坦化プロセスが実行され得る。
【0052】
図２は、本発明の例としての実施形態による、アモルファス状態（例えば、第１の相）および結晶状態（例えば、第２の相）の、本出願の別のチューナブル・キャパシタ・デバイスの断面図である。
【0053】
図２に示されるチューナブル・キャパシタ・デバイス２００は、第２の電極層２１８ｂから遠位に対向する第１の電極層２１８ａを含む平板キャパシタの別の例であり、第１の電極層２１８ａは、第１の電気接続２１１ａ、２２１ａを行うように構成され、第２の電極層２１８ｂは、外部電圧源への第２の電気接続２１１ｂ、２２１ｂを行うように構成される。この実施形態では、チューナブル・キャパシタ・デバイス２００は、チューナブル・キャパシタ・デバイス２００の隣接コンポーネントに加えられる熱を生成するように構成された加熱素子２１２（例えば、近接ヒータ）を含み得る。加熱素子が、その中の所期のコンポーネントを加熱するのに十分な近接範囲内にあるように、加熱素子２１２は、チューナブル・キャパシタ・デバイス２００内の任意の他の層内に、または任意の他の層に隣接して位置付けられ得る。したがって電極層に隣接する、もしくは電極層に埋め込まれている加熱素子の代わりに、または図１で説明されたように電極層自体を加熱器として用いる代わりに、ここでは加熱素子２１２は、ＰＣＭ層２１４と誘電体層２１６との間に位置付けられ、その両方が第１の電極層２１８ａと第２の電極層２１８ｂとの間にある。
【0054】
実施形態において、チューナブル・キャパシタ・デバイス２００は、アモルファス相に対応する第１の相２１０であるＰＣＭ層２１４を含んでもよく、ＰＣＭ層２１４は、誘電材料に類似した高抵抗性材料である。ＰＣＭ層２１４に熱が加えられて、第１の相２１０（例えば、完全なアモルファス相）からアモルファスと結晶との混合物に、かつ最終的には第２の相２２０（例えば、完全な結晶相）へと相を変化させてもよく、ＰＣＭ層２２４は、半金属である高導電性材料である。
【0055】
この実施形態では、ＰＣＭ層２１４の相とチューナブル・キャパシタ・デバイス２００のキャパシタンス（例えば、Ｃ１２）との関係を示すために、チューナブル・キャパシタ・デバイス２００についての相変化グラフ２３０も与えられる。例えば、ＰＣＭ層２１４の相が結晶化度０％（例えば、α－ＰＣＭ）から結晶化度１００％（例えば、ｃ－ＰＣＭ）へと遷移するにつれて、チューナブル・キャパシタ・デバイス２００のキャパシタンスは、容量性最小から容量性最大へと遷移する。したがって、チューナブル・キャパシタ・デバイス２００は、キャパシタンスに対する相変化のグラフ２３０に示されるように、ＰＣＭ層２１４の結晶化度を変化させることによって、特定の容量性の値にチューニングされ得る。
【0056】
図３は、本発明の例としての実施形態による、チューニング段階の間の、本出願の別のチューナブル・キャパシタ・デバイスの様々な図を示す。
【0057】
実施形態において、ヒータ３１２は、誘電体層３１６の下かつ下部電極層３１８ｂの最上平面内に位置してもよく、活性化されると誘電体層３１６およびＰＣＭ層３１４に熱を加えるように構成される。上部電極層３１８ａは、上部電極層３１８ａの第１の外側平面に電気的に接続された第１の端子３１１ａを介して第１の電気接続を行うように構成される。下部電極層３１８ｂは、下部電極層３１８ｂの第２の外側平面に電気的に接続された第２の端子３１１ｂを介して第２の電気接続を行うように構成された、第２の外側平面（例えば、最底平面）を含み得る。
【0058】
実施形態において、チューナブル・キャパシタ・デバイス３００は、様々な方法によってチューニングされ得る（即ち、ＰＣＭ層３１４のプロパティを変更するために加熱され得る）。一実施形態では、メルトクエンチ法が使用されてもよく、この方法では、急峻な終端がある高電流パルス（例えば、Ｖｐｒｏｇｒａｍ３０１によって印加される）がＰＣＭ層３１４に印加され、印加されると、ＰＣＭ層３１４の一部が溶解するように、ＰＣＭ層３１４において十分な熱を生成するように構成される。終端がなくなると、ＰＣＭ層３１４は、急速に冷却されるか、または周囲温度に戻り、それによって、ＰＣＭ層３１４が結晶化される機会はほとんどなくなり、アモルファス相のままとなる。形成するアモルファス材料の領域は、ＰＣＭ層３２４の部分として示されるアモルファス・ドームである。別の実施形態では、アニーリング法が提供されてもよく、この方法では、ＰＣＭ層３１４を溶解させるのに十分ではない熱である、ＰＣＭ層３１４を加熱するパルスでヒータ３１２が活性化されるが、温度は、まだアモルファス段階の間に結晶化温度をわずかに超えて、結晶の核形成を開始する。
【0059】
実施形態において、チューナブル・キャパシタ・デバイス３００のチューニングの間、ＰＣＭ層３１４は、結晶相内で開始してもよい。製造中、ＰＣＭ層３１４の材料は、典型的にはアニーリングされ、完全に結晶化されるためである。ＰＣＭ層３１４が結晶相であるとき、ＰＣＭ材料をアモルファス相に変化させるために、ＰＣＭ材料を溶解するのに十分な熱を加えなければならない。
【0060】
図４は、本発明の例としての実施形態による、アモルファス状態（４１０および４３０）および結晶状態（４２０および４４０）の、本出願の円筒型チューナブル・キャパシタ・デバイスの断面図である。
【0061】
実施形態において、円筒型チューナブル・キャパシタ・デバイス４００は、外部電極層４１８ａによって囲まれた内部電極コア４１８ｂ（例えば、金属コア電極）を含み得る。加熱素子４１２は、外部電極層４１８ａの内側面に隣接し、かつ内部電極コア４１８ｂに隣接する内側面を有するＰＣＭ層４１４に隣接する誘電体層４１６の外側面に隣接し、それによって、内部電極コア４１８ｂの周囲に形成され、外側に延びる、説明した全ての層の円筒型複合物が形成される。
【0062】
上述の通り、円筒型チューナブル・キャパシタ・デバイス４００は、加熱素子４１２を活性化してＰＣＭ層４１４を加熱し、ＰＣＭ層４１４の相を変更して所望のキャパシタンスを得ることによって、本明細書に説明した方法によりチューニングされ得る。例えば、円筒型チューナブル・キャパシタ・デバイス４００は、第１の相４１０であってもよく、ＰＣＭ層４１４はアモルファス相である。ＰＣＭ層４１４に熱が加えられて、アモルファス相から半アモルファス半結晶相に、かつ最終的には第２の相４２０にＰＣＭ層４１４の相を変化させてもよく、ＰＣＭ層４２４は、本明細書で上述したように、結晶相である。
【0063】
別の実施形態において、円筒型チューナブル・キャパシタ・デバイス４００は、アモルファス相のＰＣＭ層４３４に対応する第１の相４３０であってもよく、円筒型チューナブル・キャパシタ・デバイス４００は、内部電極コア４３８ｂと外部電極層４３８ａとの間に位置するＰＣＭ層４３４、加熱素子４３２、および誘電体層４３６と共に外部電極層４３８ａによって囲まれた内部電極コア４３８ｂ（例えば、金属コア電極）を含む。この例としての実施形態では、加熱素子４３２は、外部電極層４３８ａの内側面に隣接する誘電体層４３６の内側面に隣接する。さらに、加熱素子４３２は、ＰＣＭ層４３４に接触し得る。
【0064】
上述の通り、第１の相４３０の円筒型チューナブル・キャパシタ・デバイス４００は、加熱素子４３２を活性化してＰＣＭ層４３４を加熱し、ＰＣＭ層４３４の相を変更して所望のキャパシタンスを取得することによって、本明細書に説明した方法によりチューニングされ得る。例えば、円筒型チューナブル・キャパシタ・デバイス４００は、第１の相４３０であってもよく、ＰＣＭ層４３４はアモルファス相である。ＰＣＭ層４３４に熱が加えられて、アモルファス相から半アモルファス半結晶相に、かつ最終的には第２の相４４０にＰＣＭ層４３４の相を変化させてもよく、ＰＣＭ層４４４は、本明細書で上述したように、結晶相である。
【0065】
図５は、本発明の例としての実施形態による、本出願の円筒型チューナブル・キャパシタ・デバイスの断面図を示す。
【0066】
実施形態において、円筒型キャパシタ・デバイス５００は、結晶相のＰＣＭ層５１４に対応する第１の相５１０の加熱コア電極構成であってもよく、加熱電極５１２、５２２、５３８は、円筒型キャパシタ・デバイス５００の中心である。この実施形態では、誘電体層５１６の外側面は、外部電極層５１８の内側面に直接隣接し、ＰＣＭ層５１４の外側面は、誘電体層５１６の内側面に隣接する。さらにこの実施形態では、ＰＣＭ層５１４の内側面は、加熱電極５１２、５２２、５３８の外側面に隣接する。
【0067】
実施形態では、円筒型チューナブル・キャパシタ・デバイス５００は、第１の相５１０であるが、加熱電極５１２、５２２、５３８は、第１の相５１０から周囲の結晶部分５２４ａおよびアモルファス部分５２４ｂを含む半アモルファス半結晶相に対応する第２の相５２０へとＰＣＭ層５１４の相を変化させるために活性化され得る。結晶部分５２４ａの外側面は、誘電体層５１６の内側面に隣接する。
【0068】
別の実施形態では、円筒型キャパシタ・デバイス５００は、結晶相のＰＣＭ層５３４に対応する外部加熱電極構成５３０であってもよく、加熱電極５３２は、円筒型キャパシタ・デバイス５００の最も外側の電極である。この実施形態では、誘電体層５３６の外側面は、加熱電極５３２の内側面に直接隣接し、ＰＣＭ層５３４の外側面は、誘電体層５３６の内側面に隣接する。
【0069】
【0070】
実施形態において、円筒型キャパシタ・デバイス６１０は、外部電極層６１８ａから遠位に対向する内部電極コア６１８ｂを有し、外部電極層６１８ａとの間に位置するＰＣＭ層６１４、加熱素子６１２、および誘電体層６１６を伴う、内部電極コア６１８ｂ（例えば、金属コア電極）が示される。この例としての実施形態では、加熱素子６１２は、導電性が十分あり（例えば、ＴｉＮ上に構成され）、よって等価な回路６２０は、キャパシタＣ１とＣ２との間に追加の抵抗素子を必要としない。図示するように、ＰＣＭ層６１４の全体量が、アモルファス相である。この構成のキャパシタ毎のキャパシタンスは、以下の式で表される。
【0071】
【数1】
【0072】
【数2】
【0073】
ａは、内部電極コア６１８ｂの半径であり、ｂは、内部電極コア６１８ｂの中心からＰＣＭ層６１４の外縁までの半径であり、ｃは、内部電極コア６１８ｂの中心から誘電体層６１６の内側面までの半径であり、ｄは、内部電極コア６１８ｂの中心から外部電極層６１８ａの内側面までの半径である。定数εα－ＰＣＭおよびεＨｆＯ２は、アモルファスＰＣＭ（α－ＰＣＭ）および誘電体層６１６（例えば、酸化ハフニウム（ＨｆＯ２））のそれぞれの誘電率（即ち、比誘電率）であり、ε０は、真空誘電率である。この例では、誘電体層６１６は、ＨｆＯ２から構成されると仮定される。
【0074】
Ｃ１とＣ２との間の総キャパシタンスは、第１の端子６１１ａと第２の端子６１１ｂとの間で測定され、以下の式で表される。
【0075】
１／Ｃ１２＝１／Ｃ１＋１／Ｃ２
【0076】
上記式は、大きな動的範囲を得るためには、チューナブル・キャパシタ誘電体層６１６が可能な限り（即ち、漏れ易くなることなく）薄く保たれるべきであり、材料の誘電率は、可能な限り高くあるべきであることを示している。
【0077】
【0078】
実施形態では、円筒型キャパシタ・デバイス７１０は、ＰＣＭ層７１４の周囲の結晶部分７１４ａおよびＰＣＭ層７１４のアモルファス部分７１４ｂを含む半アモルファス半結晶相に対応する第２の相５２０として、図５において説明されるように中間状態で示されており、結晶部分７１４ａの外側面は、外部電極層７１８に隣接し、かつ外部電極層７１８によって囲まれる誘電体層７１６の内側面に隣接する。この例としての実施形態では、加熱電極コア７１２は、導電性が十分あり（例えば、ＴｉＮ上に構成され）、よって中間状態の等価回路７２０は、キャパシタＣ１およびＣ２に直列で追加される追加抵抗素子を必要としない。この構成のキャパシタ毎のキャパシタンスは、以下の式で表される。
【0079】
【数3】
【0080】
【数4】
【0081】
ａは、加熱電極コア７１２の半径であり、ｂは、加熱電極コア７１２の中心からＰＣＭ層７１４のアモルファス部分７１４ｂの外縁までの半径であり、ｃは、加熱電極コア７１２の中心からＰＣＭ層７１４の結晶部分７１４ａの外縁までの半径であり、ｄは、加熱電極コア７１２の中心から誘電体層７１６の外縁までの半径である。
【0082】
Ｃ１とＣ２との間の総キャパシタンスは、第１の端子７１１ａと第２の端子７１１ｂとの間で測定され、以下の式で表される。
【0083】
１／Ｃ１２＝１／Ｃ１＋１／Ｃ２
【0084】
実施形態において、アモルファスＰＣＭ領域が増加する（即ち、半径ｂが大きくなる）につれて、キャパシタンスは減少する。したがって、ヒータに送出されるエネルギーを変化させることによって、ＰＣＭ層７１４のアモルファス部分７１４ｂのサイズが増大（または減少）し、総キャパシタンスＣ１２は、指定された値にチューニングされ得る。ＰＣＭ層７１４（ａおよびｂ）の相は、ＲＥＳＥＴパルスまたはＳＥＴパルスあるいはその両方を用いてプログラミングされ得る。ＲＥＳＥＴパルスが電極コア７１２（例えば、ヒータ）に印加されると、ヒータに近接するＰＣＭ領域は溶解し、次いで非常に短時間で冷却される（メルトクエンチと呼ばれるプロセス）。アモルファス領域のサイズは、ＲＥＳＥＴパルス振幅に依存しており、パルスが大きいほど半径ｂがより大きくなることにつながる。ＳＥＴパルスがアモルファス部分７１４ｂのいくつかまたは全てに印加されると、ＰＣＭ層７１４は結晶化する。ＳＥＴパルスの長さが長いほど、ＰＣＭ層７１４内のより多くの材料が結晶化される。先に説明したように、ＳＥＴパルスは、ＰＣＭ材料を溶解する必要はない。それは通常、ＰＣＭ温度が結晶化温度に到達、または超えるのに十分な熱を放出する。
【0085】
図８は、本発明の例としての実施形態による、チューナブル・キャパシタ・デバイスを充電する（フェーズＩ）ためのニューラル・ネットワーク（ＮＮ）の回路アレイ図を示す。図示されるように、充電回路アレイ図８００（または「クロス・ポイント・アレイ８００」）は、２つのトランジスタ（例えば、充電トランジスタおよび放電トランジスタ）ならびにチューナブル・キャパシタをそれぞれが含む回路構成（例えば、８１１、８２１、８１２、８２２）を含む。例えば、回路構成８１１は、第１の端部において電圧ラインＶ１に接続され、第２の端部においてＣａｐ８１１ｃに接続されたトランジスタの第１のセットの充電トランジスタ８１１ａと、トランジスタの第２のセットの放電トランジスタ８１１ｂと、を含む。残りの回路構成８２１、８１２、および８２２は、同一構成を有する。
【0086】
実施形態において、チューナブル・キャパシタ・デバイス１００を有するＮＮ用のＭＡＣ演算を実行する方法は、回路アレイ図８００を表す回路アレイを形成することと、充電トランジスタ（例えば、８１１ａ、８２１ａ、８１２ａ、８２２ａ）に接続されたチューナブル・キャパシタ（例えば、８１１ｃ、８２１ｃ、８１２ｃ、８２２ｃ）を含む１つまたは複数の回路構成を提供することであって、回路アレイ図８００が、入力電圧をチューナブル・キャパシタに印加するように構成される、提供することと、チューナブル・キャパシタを放電するように構成された放電トランジスタ（例えば、８１１ｂ、８２１ｂ、８１２ｂ、８２２ｂ）を提供することであって、回路アレイ図８００が、積和演算の一部を実行するように構成される、提供することと、を含み得る。
【0087】
これらの構成では、ＭＡＣ演算の計算は、時間の２つのフェーズにおいて完成される。第１のフェーズでは、充電トランジスタは、充電キャパシタを通りチューナブル・キャパシタに入る電流の流れが、キャパシタを充電することを可能にするために活性化され、放電トランジスタは、チューナブル・キャパシタからの電流の流れを妨げるために活性化されない。実施形態において、１つまたは複数のプロセッサが、キャパシタを充電するために充電トランジスタを活性化するように構成され得る。実施形態において、１つまたは複数のプロセッサが、本明細書で説明した実施形態に従って、チューナブル・キャパシタを所望のまたは所定のキャパシタンス・レベルにチューニングするように構成され得る。
【0088】
実施形態では、方法は、充電トランジスタを用いて２つ以上のチューナブル・キャパシタを充電して、１つまたは複数の回路構成にわたる総電荷を累算する（Ｑ１１＋Ｑ２１＋Ｑ１２＋Ｑ２２）ことと、放電トランジスタを用いて２つ以上のチューナブル・キャパシタを放電して総電荷を積分することと、をさらに含み得る。総電荷は、図９に示され、かつ以下で説明されるように、放電トランジスタから流れる総電流を積分することによって決定され得る。
【0089】
図９は、本発明の例としての実施形態による、チューナブル・キャパシタ・デバイスの放電（フェーズＩＩ）中の、図８の回路アレイ図の第２の時間フェーズを示す。図示されるように、放電回路アレイ図９００（または「クロス・ポイント・アレイ」）は、充電トランジスタ（例えば、９１１ａ、９２１ａ、９１２ａ、９２２ａ）が、チューナブル・キャパシタ（例えば、９１１ｃ、９２１ｃ、９１２ｃ、９２２ｃ）内への電流の流れを妨げるために活性化されないこと、および放電トランジスタ（例えば、９１１ｂ、９２１ｂ、９１２ｂ、９２２ｂ）がチューナブル・キャパシタからの電流の流れがチューナブル・キャパシタを放電することを可能にするために活性化され、放電回路アレイ図９００が、ＭＡＣ演算の一部を実行するように構成されることを除いて、充電回路アレイ図８００と同一の構成を有する。
【0090】
これらの構成では、放電トランジスタは、放電トランジスタを通り、積分器に出ていく電流の流れを可能にするために活性化され、充電トランジスタは、充電トランジスタを通る電流の流れを妨げるために活性化されない。第１のフェーズでは、チューナブル・キャパシタのそれぞれが、電荷Ｑｉ＝Ｃｉ×Ｖｉを保持するように充電されて、ＭＡＣ演算の「乗算」部分を実行する。第２のフェーズでは、チューナブル・キャパシタは放電され、総電荷が積分されて、ＱＴ＝ΣＱｉ、ＭＡＣ演算の「累算」部分を実行する。
【0091】
図１０は、本発明の例としての実施形態による、チューナブル・キャパシタ・デバイスを形成する方法１０００のフローチャートである。
【0092】
実施形態において、不揮発性チューナブル・キャパシタ・デバイスを形成する方法１０００は、第２の電極層から遠位に対向する第１の電極層を形成すること１００２を含み、第１の電極層が、第１の電気接続を行うように構成され、第２の電極層が、第２の電気接続を行うように構成される。
【0093】
方法１０００は、第１の内側平面に隣接し、第２の電極層の第２の内側平面に隣接する第１の電極層の間に誘電体層を位置付けること１００４をさらに含み得る。第１の電極層は、第２の電極層の第２の内側平面から遠位に対向する第１の内側平面を含み得る。第１の電極層は、第１の電気接続を行うように構成された第１の外側平面を含んでもよく、第２の電極層は、第２の電気接続を行うように構成された第２の外側平面を含んでもよい。
【0094】
方法１０００は、第１の電極層と誘電体層に隣接する第２の電極層との間に相変化材料（ＰＣＭ）層を位置付けること１００６をさらに含み得る。
【0095】
方法１０００は、ＰＣＭ層を加熱してＰＣＭ層の相を変化させる活性化コンポーネントを提供すること１００８をさらに含み得る。活性化コンポーネントは、第１の電極層および第２の電極層のいずれか１つと同一平面にある加熱素子を含んでもよく、加熱素子は、活性化されるとＰＣＭ層に熱を加えるように構成される。活性化コンポーネントは、ＰＣＭ層に直接接触する抵抗素子を含んでもよく、抵抗素子は、活性化されるとＰＣＭ層に熱を加えるように構成される。例えば、抵抗素子は、電気プローブであってもよい。
【0096】
ＰＣＭ層の相は、少なくとも抵抗性ＰＣＭ層に対応するアモルファス相と導電性ＰＣＭ層に対応する結晶相との間で選択的に変更可能であり得る。ＰＣＭ層は、Ｇｅ２Ｓｂ２Ｔｅ５、ＧｅＴｅ、またはＳｂ２Ｔｅ３の組成物を含み得る。誘電体層は、ＨｆＯ２の組成物を含み得る。
【0097】
別の実施形態では、ニューラル・ネットワーク（ＮＮ）用の積和（ＭＡＣ）演算を実行する方法であって、１つまたは複数の回路構成（例えば、８１１、８１２、８２１、８２２）を含むＮＮは、充電トランジスタ（例えば、８１１ａ、８１２ａ、８２１ａ、８２２ａ）、放電トランジスタ（例えば、８１１ｂ、８１２ｂ、８２１ｂ、８２２ｂ）、およびチューナブル・キャパシタ（例えば、８１１ｃ、８１２ｃ、８２１ｃ、８２２ｃ）を含み得る。実施形態において、充電トランジスタは、電圧ラインＶ１に接続された第１の充電トランジスタ端子を含む。さらに、充電トランジスタは、チューナブル・キャパシタの第１のキャパシタ端子に接続された第２の充電トランジスタ端子も含み、チューナブル・キャパシタは、グランド端子に接続された第２のキャパシタ端子を含む。さらに、１つまたは複数の回路構成は、第２の充電トランジスタ端子および第１のキャパシタ端子に接続された第１の放電トランジスタ端子を含む放電トランジスタをさらに含み得る。さらに、放電トランジスタは、電流ラインに接続された第２の放電端子も含む。
【0098】
さらに、ＮＮ用のＭＡＣ演算を実行する方法は、所定の時間量の間チューナブル・キャパシタ（例えば、８１１ｃ、８１２ｃ、８２１ｃ、８２２ｃ）に所定の量の熱を与えることであって、チューナブル・キャパシタが、第１のキャパシタンス値を有し、所定の量の熱が、第１のキャパシタンス値を第２のキャパシタンス値に変化させるのに十分であり得る、熱を与えることを含み得る。
【0099】
ＮＮ用のＭＡＣ演算を実行する方法は、閉状態の充電トランジスタ（例えば、８１１ａ、８１２ａ、８２１ａ、８２２ａ）および開状態の放電トランジスタ（例えば、８１１ｂ、８１２ｂ、８２１ｂ、８２２ｂ）を介してチューナブル・キャパシタに入力電圧Ｖ１を印加することによって、第１の所定の時間量の間、チューナブル・キャパシタ（例えば、８１１ｃ、８１２ｃ、８２１ｃ、８２２ｃ）を充電することと、開状態の充電トランジスタおよび閉状態の放電トランジスタを介してチューナブル・キャパシタへの入力電圧を停止することによって、第２の所定の時間量の間、チューナブル・キャパシタを放電することであって、電荷が、チューナブル・キャパシタから放電トランジスタを通って積分回路へ流れる、放電することと、を含み得る。
【0100】
実施形態では、ＮＮ用のＭＡＣ演算を実行する方法であって、所定の量の熱を与えることが、第２のキャパシタンス値として表されるＮＮの重みにチューナブル・キャパシタを設定するように構成される。
【0101】
実施形態では、ＮＮ用のＭＡＣ演算を実行する方法は、積分回路を用いて放電トランジスタを通る１つまたは複数の回路構成の電荷を積分することによって、チューナブル・キャパシタを含む１つまたは複数の回路構成の総電荷を決定することをさらに含み得る。
【0102】
実施形態では、ＮＮ用のＭＡＣ演算を実行する方法であって、所定の量の熱を与えることが、第２のキャパシタンス値として表されるＮＮの重みにチューナブル・キャパシタを設定するように構成される。
【0103】
実施形態では、チューナブル・キャパシタのＰＣＭ層の相は、抵抗性ＰＣＭ層に対応するアモルファス相から導電性ＰＣＭ層に対応する結晶相に選択的に変更可能であってもよい。
【0104】
図１１は、本発明の例としての実施形態による、チューナブル・キャパシタ・デバイスを形成する方法１０００を実行するサーバ・コンピュータのコンポーネントのブロック図を示す。図１１は、単に１つの実施態様の例示を提供するだけであり、異なる実施形態が実施され得る環境に関していかなる限定も示唆しないと理解されたい。説明される環境に対して多くの修正を行うことができる。
【0105】
方法１０００は、通信ファブリック１１０２を含むサーバ・コンピュータまたはコンピューティング・デバイス１１００上で実行されてもよく、通信ファブリック１１０２は、キャッシュ１１１６、メモリ１１０６、永続記憶装置１１０８、通信ユニット１１１０、および入力／出力（Ｉ／Ｏ）インターフェース１１１２の間に通信を提供する。通信ファブリック１１０２は、プロセッサ（マイクロプロセッサ、通信およびネットワーク・プロセッサなど）、システム・メモリ、周辺デバイス、ならびにシステム内の任意の他のハードウェア・コンポーネント間でデータを渡し、または情報を制御し、あるいはその両方を行うように設計された任意のアーキテクチャで実施され得る。例えば、通信ファブリック１１０２は、１つまたは複数のバスまたはクロスバー・スイッチで実施され得る。
【0106】
メモリ１１０６および永続記憶装置１１０８は、コンピュータ可読記憶媒体である。本実施形態では、メモリ１１０６は、ランダム・アクセス・メモリ（ＲＡＭ）を含む。概して、メモリ１１０６は、任意の適当な揮発性または不揮発性コンピュータ可読記憶媒体を含み得る。キャッシュ１１１６は、メモリ１１０６から、最近アクセスされたデータ、およびアクセスされたデータ付近のデータを保持することによってコンピュータ・プロセッサ１１０４の性能を強化する高速メモリである。
【0107】
プログラムは、キャッシュ１１１６を介して、それぞれのコンピュータ・プロセッサ１１０４のうちの１つまたは複数による実行またはアクセスあるいはその両方のために永続記憶装置１１０８およびメモリ１１０６に記憶され得る。実施形態では、永続記憶装置１１０８は、磁気ハード・ディスク・ドライブを含む。磁気ハード・ディスク・ドライブの代替として、またはそれに加えて、永続記憶装置１１０８は、ソリッド・ステート・ハード・ドライブ、半導体記憶デバイス、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、フラッシュ・メモリ、またはプログラム命令もしくはデジタル情報を記憶することが可能な任意の他のコンピュータ可読記憶媒体を含み得る。
【0108】
永続記憶装置１１０８によって使用される媒体は、また、リムーバブルであってもよい。例えば、リムーバブル・ハード・ドライブは、永続記憶装置１１０８のために用いられてもよい。他の例は、永続記憶装置１１０８の一部でもある別のコンピュータ可読記憶媒体上への転送のためにドライブ内に挿入される、光学および磁気ディスク、サム・ドライブ、ならびにスマート・カードを含む。
【0109】
これらの例では、通信ユニット１１１０は、他のデータ処理システムまたはデバイスとの通信を提供する。これらの例では、通信ユニット１１１０は、１つまたは複数のネットワーク・インターフェース・カードを含む。通信ユニット１１１０は、物理的リンクおよび無線通信リンクのいずれかまたは両方の使用を通して通信を提供し得る。本明細書で説明されるプログラムは、通信ユニット１１１０を通して永続記憶装置１１０８にダウンロードされ得る。
【0110】
Ｉ／Ｏインターフェース１１１２は、サーバ・コンピュータまたはコンピューティング・デバイス１１００あるいはその両方に接続され得る他のデバイスとのデータの入力および出力を可能にする。例えば、Ｉ／Ｏインターフェース１１１２は、画像センサ、キーボード、キーパッド、タッチ・スクリーン、または何らかの他の適当な入力デバイス、あるいはそれらの組合せなどの外部デバイス１１１８への接続を提供し得る。外部デバイス１１１８は、また、例えば、サム・ドライブ、ポータブル光学または磁気ディスク、およびメモリ・カードなどの、ポータブル・コンピュータ可読記憶媒体を含み得る。本発明の実施形態を実施するために使用されるソフトウェアおよびデータ１１１４は、そのようなポータブル・コンピュータ可読記憶媒体上に記憶されてもよく、Ｉ／Ｏインターフェース１１１２を介して永続記憶装置１１０８上にロードされてもよい。Ｉ／Ｏインターフェース１１１２は、また、ディスプレイ１１２０に接続される。
【0111】
ディスプレイ１１２０は、ユーザにデータを表示するための機構を提供し、例えば、コンピュータ・モニタであってもよい。
【0112】
本明細書で説明されたソフトウェアおよびデータ１１１４は、それが本発明の特定の実施形態において実施されるアプリケーションに基づいて識別される。しかしながら、本明細書における任意の特定プログラムの専門語は、単に便宜上使用され、したがって、本発明は、そのような専門語によって識別され、または示唆され、あるいはその両方である任意の特定のアプリケーションにおいてのみ使用するように限定されるべきでないと理解されたい。
【0113】
本発明は、統合の任意の可能な技術的詳細レベルにおけるシステム、方法、またはコンピュータ・プログラム製品、あるいはそれらの組合せであってもよい。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令をその上に有するコンピュータ可読記憶媒体（または複数の媒体）を含み得る。
【0114】
コンピュータ可読記憶媒体は、命令実行デバイスによる使用のための命令を保持および記憶し得る有形デバイスであってもよい。コンピュータ可読記憶媒体は、例えば、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁気記憶デバイス、半導体記憶デバイス、または前述したものの任意の適当な組合せであってもよいが、それらに限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的リストは、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭまたはＦｌａｓｈメモリ）、静的ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読み取り専用メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、パンチカードまたは命令をその上に記録させる溝内の隆起構造などの機械的に符号化されたデバイス、および前述したものの任意の適当な組合せを含む。本明細書で用いられるコンピュータ可読記憶媒体は、電波もしくは他の自由伝播する電磁波、導波管もしくは他の送信媒体を通って伝播する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、または電線を通って送信される電気信号などの、一過性信号自体であると解釈されるべきではない。
【0115】
本明細書で説明されたコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、あるいはネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、もしくは無線ネットワーク、またはそれらの組合せを介して外部コンピュータまたは外部記憶デバイスに、ダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはそれらの組合せを含み得る。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、コンピュータ可読プログラム命令をネットワークから受信し、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体の記憶用にコンピュータ可読プログラム命令を転送する。
【0116】
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路用の構成データ、またはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語もしくは類似のプログラミング言語などの手続き型プログラミング言語を含む、１つもしくは複数のプログラミング言語の任意の組合せで書かれたソース・コードもしくはオブジェクト・コードのいずれかであってもよい。コンピュータ可読プログラム命令は、ユーザのコンピュータ上で完全に、ユーザのコンピュータ上で部分的に、スタンドアロン・ソフトウェア・パッケージとして、ユーザのコンピュータ上で部分的にかつリモート・コンピュータ上で部分的に、またはリモート・コンピュータもしくはサーバ上で完全に、実行してもよい。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）、もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意の種類のネットワークを通してユーザのコンピュータに接続されてもよく、または、接続は、（例えば、インターネット・サービス・プロバイダを使用してインターネットを通して）外部コンピュータに対して行われてもよい。いくつかの実施形態では、例えば、プログラマブル・ロジック回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を用いて電子回路を個別化することによって、コンピュータ可読プログラム命令を実行し得る。
【0117】
本発明の態様は、本発明の実施形態による、方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して、本明細書に記載される。フローチャート図またはブロック図あるいはその両方の各ブロック、およびフローチャート図またはブロック図あるいはその両方のブロックの組合せが、コンピュータ可読プログラム命令によって実施され得ると理解されたい。
【0118】
コンピュータまたは他のプログラマブル・データ処理装置のプロセッサによって実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作を実施する手段を生成するように、これらのコンピュータ可読プログラム命令は、コンピュータ、または機械を作り出すための他のプログラマブル・データ処理装置のプロセッサに提供されてもよい。命令がその中に記憶されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作の態様を実施する命令を含む製品を含むように、これらのコンピュータ可読プログラム命令は、また、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはそれらの組合せに特定の方式で機能するように指示し得る、コンピュータ可読記憶媒体に記憶されてもよい。
【0119】
コンピュータ、他のプログラマブル装置、または他のデバイス上で実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定される機能／動作を実施するように、コンピュータ可読プログラム命令は、また、コンピュータ、他のプログラマブル装置、または他のデバイス上で一連の動作ステップを実行させてコンピュータ実施プロセスを作り出すために、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイス上にロードされてもよい。
【0120】
図面中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の考えられる実施態様のアーキテクチャ、機能性、および動作を例示している。この点に関して、フローチャートまたはブロック図内の各ブロックは、指定された論理機能を実施するための１つまたは複数の実行可能命令を含む、モジュール、セグメント、または命令の一部を表し得る。いくつかの代替実施態様において、ブロック内に記載された機能は、図面中に記載された順序以外で発生してもよい。例えば、連続して示される２つのブロックが、実際には、同時に、実質的に同時に、部分的もしくは全体的に時間的に重複して実行されて、１つのステップとして実現されてもよく、または、ブロックが、関係する機能性次第で逆の順序で実行されることがあってもよい。ブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方におけるブロックの組合せが、指定された機能もしくは動作を実行し、または専用ハードウェアおよびコンピュータ命令の組合せを実行する専用ハードウェア・ベース・システムによって実施され得ることにも留意されたい。
【0121】
本出願は、その好適な実施形態に関して特に図示および説明されているが、形態および詳細における前述のおよび他の変更が、本出願の範囲から逸脱することなく行われ得ると、当業者によって理解されるであろう。したがって、本出願は、説明および例示された正確な形態および詳細に限定されないが、添付した特許請求の範囲内に入ることが意図される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【国際調査報告】