特表 2024-516551 ミラーピクセル構造を有する集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-04-16

(54)【発明の名称】ミラーピクセル構造を有する集積回路

(51)【国際特許分類】

   H01L 27/146 20060101AFI20240409BHJP

   H01L 21/3205 20060101ALI20240409BHJP

   H01L 21/8234 20060101ALI20240409BHJP

   H01L 27/00 20060101ALI20240409BHJP

   H01L 31/10 20060101ALI20240409BHJP

   G01N 21/64 20060101ALI20240409BHJP

   G01N 21/03 20060101ALI20240409BHJP

【ＦＩ】

H01L27/146 A

H01L27/146 D

H01L21/88 T

H01L27/088 E

H01L27/00 301B

H01L31/10 A

G01N21/64 F

G01N21/03 Z

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023561782

(86)(22)【出願日】2022-04-08

(85)【翻訳文提出日】2023-12-05

(86)【国際出願番号】 US2022023951

(87)【国際公開番号】W WO2022217014

(87)【国際公開日】2022-10-13

(31)【優先権主張番号】63/172,490

(32)【優先日】2021-04-08

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】516144164

【氏名又は名称】クアンタム－エスアイ インコーポレイテッド

【氏名又は名称原語表記】ＱＵＡＮＴＵＭ－ＳＩ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(74)【代理人】

【識別番号】100142907

【弁理士】

【氏名又は名称】本田 淳

(72)【発明者】

【氏名】リアリック、トッド

(72)【発明者】

【氏名】ワン、シン

(72)【発明者】

【氏名】ウェブスター、エリック エイ．ジー．

【テーマコード（参考）】

2G043

2G057

4M118

5F033

5F048

5F149

【Ｆターム（参考）】

2G043AA04

2G043BA16

2G043CA04

2G043DA06

2G043EA01

2G043FA03

2G043FA06

2G043HA05

2G043KA08

2G043LA02

2G057AA04

2G057AC01

2G057BA03

2G057DB03

4M118AB10

4M118BA08

4M118BA14

4M118CA02

4M118CA04

4M118CA19

4M118CA20

4M118CA24

4M118DD04

4M118EA18

4M118FA06

4M118FA26

4M118FA34

4M118FA38

4M118GA02

4M118GA10

4M118GB03

4M118GB07

4M118GB11

4M118HA21

4M118HA22

5F033MM30

5F033UU04

5F033VV03

5F033VV04

5F033VV05

5F033VV07

5F033XX32

5F048AB10

5F048AC01

5F048AC10

5F048BF12

5F048CB01

5F048CB03

5F048CB04

5F149AA01

5F149BB03

5F149DA39

5F149DA44

5F149EA04

5F149EA13

5F149EA14

5F149HA07

5F149XB01

5F149XB24

5F149XB33

(57)【要約】

本開示の技術の態様は、半導体ベースのイメージセンサ設計の向上に関する。いくつかの態様において、本開示の集積回路は、第１のピクセルと第２のピクセルとを含み得る。第１のピクセルは、ミラー構造で第２のピクセルに近接している。いくつかの態様において、本開示の集積回路は、第１のピクセルと、行方向に沿って第１のピクセルに近接する第２のピクセルと、行方向と交差する列方向に沿って延在する導電線とを含み得る。導電線は、第１のピクセルの第１の構成要素および第２のピクセルの第２の構成要素と導通している。

【特許請求の範囲】

【請求項1】

集積回路であって、
第１のピクセルと、
第２のピクセルと、を備え、
前記第１のピクセルがミラー構造で前記第２のピクセルに近接している、集積回路。

【請求項2】

前記ミラー構造は、
前記第２のピクセルに近接する前記第１のピクセルの側に配置された前記第１のピクセルの少なくとも１つの第１の構成要素と、
前記第１のピクセルに近接する前記第２のピクセルの側に配置された前記第２のピクセルの少なくとも１つの第２の構成要素であって、前記少なくとも１つの第１の構成要素と同じ種類の前記少なくとも１つの第２の構成要素と、
を含む、請求項１に記載の集積回路。

【請求項3】

前記第１の構成要素が第１の電荷蓄積領域を含み、前記第２の構成要素が第２の電荷蓄積領域を含む、請求項２に記載の集積回路。

【請求項4】

前記第１のピクセルは、前記第１の電荷蓄積領域に電気的に結合された第１の光検出領域と、前記第１の光検出領域の少なくとも一部の上方または下方に配置され、前記第１の光検出領域から前記第１の電荷蓄積領域への第１の電位勾配を生じさせるように構成された開口部を有する第１のマスクと、を含み、
前記第２のピクセルは、前記第２の電荷蓄積領域に電気的に結合された第２の光検出領域と、前記第２の光検出領域の少なくとも一部の上方または下方に配置され、前記第２の光検出領域から前記第２の電荷蓄積領域への第２の電位勾配を生じさせるように構成された開口部を有する第２のマスクと、を含む、請求項３に記載の集積回路。

【請求項5】

前記第１の構成要素が第１のドレイン領域を含み、前記第２の構成要素が第２のドレイン領域を含む、請求項２に記載の集積回路。

【請求項6】

前記第１のピクセルは、前記第１のドレイン領域に電気的に結合された第１の光検出領域と、前記第１の光検出領域の少なくとも一部の上方または下方に配置され、前記第１の光検出領域から前記第１のドレイン領域への第１の電位勾配を生じさせるように構成された開口部を有する第１のマスクと、を含み、
前記第２のピクセルは、前記第２のドレイン領域に電気的に結合された第２の光検出領域と、前記第２の光検出領域の少なくとも一部の上方または下方に配置され、前記第２の光検出領域から前記第２のドレイン領域への第２の電位勾配を生じさせるように構成された開口部を有する第２のマスクと、を含む、請求項５に記載の集積回路。

【請求項7】

前記少なくとも１つの第１の構成要素が、第１の電荷蓄積領域への電荷キャリア伝送を制御するように構成された第１の伝送ゲートを含み、
前記少なくとも１つの第２の構成要素が、第２の電荷蓄積領域への電荷キャリア伝送を制御するように構成された第２の伝送ゲートを含む、請求項２に記載の集積回路。

【請求項8】

前記第１の伝送ゲートおよび前記第２の伝送ゲートと導通している共通導電構造をさらに備える請求項７に記載の集積回路。

【請求項9】

前記少なくとも１つの第１の構成要素が、第１のドレイン領域への電荷キャリア伝送を制御するように構成された第１のゲートを含み、
前記少なくとも１つの第２の構成要素が、第２のドレイン領域への電荷キャリア伝送を制御するように構成された第２のゲートを含む、請求項２に記載の集積回路。

【請求項10】

前記第１のゲートおよび前記第２のゲートと導通する共通導電構造をさらに備える請求項９に記載の集積回路。

【請求項11】

方法であって、
集積回路を使用してサンプルを分析することを備え、
前記集積回路が、
第１のピクセルと、
第２のピクセルと、を備え、前記第１のピクセルがミラー構造で前記第２のピクセルに近接している、方法。

【請求項12】

前記ミラー構造が、
前記第２のピクセルに近接する前記第１のピクセルの側に配置された前記第１のピクセルの少なくとも１つの第１の構成要素と、
前記第１のピクセルに近接する前記第２のピクセルの側に配置された前記第２のピクセルの少なくとも１つの第２の構成要素であって、前記少なくとも１つの第１の構成要素と同じ種類の前記少なくとも１つの第２の構成要素と、
を含む、請求項１１に記載の方法。

【請求項13】

前記第１の構成要素が第１の電荷蓄積領域を含み、前記第２の構成要素が第２の電荷蓄積領域を含む、請求項１２に記載の方法。

【請求項14】

前記第１の電荷蓄積領域に電気的に結合された前記第１のピクセルの第１の光検出領域において前記第１の光検出領域から前記第１の電荷蓄積領域への第１の電位勾配を生じさせることであって、前記第１のピクセルが前記第１の光検出領域の少なくとも一部の上方または下方に配置された第１のマスクを有し、前記第１のマスクが前記第１の電位勾配を生じさせる開口部を有する、前記第１の電位勾配を生じさせること、および
前記第２の電荷蓄積領域に電気的に結合された第２の光検出領域において前記第２の光検出領域から前記第２の電荷蓄積領域への第２の電位勾配を生じさせることであって、前記第２のピクセルが前記第２の光検出領域の少なくとも一部の上方または下方に配置された第２のマスクを有し、前記第２のマスクが前記第２の電位勾配を生じさせる開口部を有する、前記第２の電位勾配を生じさせること、
をさらに備える請求項１３に記載の方法。

【請求項15】

前記第１の構成要素が第１のドレイン領域を含み、前記第２の構成要素が第２のドレイン領域を含む、請求項１２に記載の方法。

【請求項16】

前記第１のドレイン領域に電気的に結合された前記第１のピクセルの第１の光検出領域において前記第１の光検出領域から前記第１のドレイン領域への第１の電位勾配を生じさせることであって、前記第１のピクセルが前記第１の光検出領域の少なくとも一部の上方または下方に配置された第１のマスクを有し、前記第１のマスクが前記第１の電位勾配を生じさせる開口部を有する、前記第１の電位勾配を生じさせること、および
前記第２のドレイン領域に電気的に結合された前記第２のピクセルの第２の光検出領域において前記第２の光検出領域から前記第２のドレイン領域への第２の電位勾配を生じさせることであって、前記第２のピクセルが前記第２の光検出領域の少なくとも一部の上方または下方に配置された第２のマスクを有し、前記第２のマスクが前記第２の電位勾配を生じさせる開口部を有する、前記第２の電位勾配を生じさせること、
をさらに備える請求項１５に記載の方法。

【請求項17】

第１のゲートを使用して第１の電荷蓄積領域への電荷キャリア伝送を制御することであって、前記少なくとも１つの第１の構成要素が前記第１のゲートを含む、前記第１の電荷蓄積領域への電荷キャリア伝送を制御すること、および
第２のゲートを使用して第２の電荷蓄積領域への電荷キャリア伝送を制御することであって、前記少なくとも１つの第２の構成要素が前記第２のゲートを含む、前記第２の電荷蓄積領域への電荷キャリア伝送を制御することをさらに備える請求項１２に記載の方法。

【請求項18】

共通導電構造を介して前記第１のゲートと前記第２のゲートとを導通させることをさらに備える請求項１７に記載の方法。

【請求項19】

第１のゲートを使用して第１のドレイン領域への電荷キャリア伝送を制御することであって、前記少なくとも１つの第１の構成要素が前記第１のゲートを含む、前記第１のドレイン領域への電荷キャリア伝送を制御すること、および
第２のゲートを使用して第２のドレイン領域への電荷キャリア伝送を制御することであって、前記少なくとも１つの第２の構成要素が前記第２のゲートを含む、前記第２のドレイン領域への電荷キャリア伝送を制御すること、
をさらに備える請求項１２に記載の方法。

【請求項20】

共通導電構造を介して前記第１のゲートと前記第２のゲートとを導通させることをさらに備える請求項１９に記載の方法。

【請求項21】

集積回路を製造する方法であって、
第１のピクセルと、前記第１のピクセルに近接する第２のピクセルとをミラー構造で形成することを備える方法。

【請求項22】

前記第１および第２のピクセルを前記ミラー構造で形成することが、
前記第２のピクセルに近接する前記第１のピクセルの側に、前記第１のピクセルの少なくとも１つの第１の構成要素を配置すること、および
前記第１のピクセルに近接する前記第２のピクセルの側に、前記第２のピクセルの少なくとも１つの第２の構成要素を配置すること、を含み、
前記少なくとも１つの第２の構成要素が前記少なくとも１つの第１の構成要素と同じ種類である、請求項２１に記載の方法。

【請求項23】

前記少なくとも１つの第１の構成要素を配置することが、前記第１のピクセルの第１の電荷蓄積領域を形成することを含み、
前記少なくとも１つの第２の構成要素を配置することが、前記第２のピクセルの第２の電荷蓄積領域を形成することを含む、請求項２２に記載の方法。

【請求項24】

前記第１の電荷蓄積領域に電気的に結合された前記第１のピクセルの第１の光検出領域を形成すること、
前記第１の光検出領域の少なくとも一部の上方または下方に、前記第１の光検出領域から前記第１の電荷蓄積領域への第１の電位勾配を生じさせる開口部を有する第１のマスクを配置すること、
前記第２の電荷蓄積領域に電気的に結合された前記第２のピクセルの第２の光検出領域を形成すること、および
前記第２の電荷蓄積領域の少なくとも一部の上方または下方に、前記第１の光検出領域から前記第２の電荷蓄積領域への第２の電位勾配を生じさせる開口部を有する第２のマスクを配置すること、
をさらに備える請求項２３に記載の方法。

【請求項25】

前記少なくとも１つの第１の構成要素を配置することが、前記第１のピクセルの第１のドレイン領域を形成することを含み、
前記少なくとも１つの第２の構成要素を配置することが、前記第２のピクセルの第２のドレイン領域を形成することを含む、請求項２２に記載の方法。

【請求項26】

前記第１のドレイン領域に電気的に結合された前記第１のピクセルの第１の光検出領域を形成すること、
前記第１の光検出領域の少なくとも一部の上方または下方に、前記第１の光検出領域から前記第１のドレイン領域への第１の電位勾配を生じさせる開口部を有する第１のマスクを配置すること、
前記第２のドレイン領域に電気的に結合された前記第２のピクセルの第２の光検出領域を形成すること、および
前記第２の光検出領域の少なくとも一部の上方または下方に、前記第１の光検出領域から前記第２のドレイン領域への第２の電位勾配を生じさせる開口部を有する第２のマスクを配置すること、
をさらに備える請求項２５に記載の方法。

【請求項27】

前記少なくとも１つの第１の構成要素を配置することが、前記第１のピクセルの第１の電荷蓄積領域への電荷キャリア伝送を制御するための前記第１のピクセルの第１のゲートを配置することを含み、
前記少なくとも１つの第２の構成要素を配置することが、前記第２のピクセルの第２の電荷蓄積領域への電荷キャリア伝送を制御するための前記第２のピクセルの第２のゲートを配置することを含む、請求項２２に記載の方法。

【請求項28】

前記第１および第２のゲートと導通する共通導電構造を形成することをさらに備える請求項２７に記載の方法。

【請求項29】

前記少なくとも１つの第１の構成要素を配置することが、第１のドレイン領域への電荷キャリア伝送を制御するための前記第１のピクセルの第１のゲートを配置することを含み、
前記少なくとも１つの第２の構成要素を配置することが、第２のドレイン領域への電荷キャリア伝送を制御するための前記第２のピクセルの第２のゲートを配置することを含む、請求項２２に記載の方法。

【請求項30】

前記第１および第２のゲートと導通する共通導電構造を形成することをさらに備える請求項２９に記載の方法。

【請求項31】

集積回路であって、
第１のピクセルと、
第２のピクセルであって、前記第１のピクセルが行方向に沿って前記第２のピクセルに近接している前記第２のピクセルと、
前記行方向と交差する列方向に沿って延在し、前記第１のピクセルの第１の構成要素および前記第２のピクセルの第２の構成要素と導通している導電線と、
を備える集積回路。

【請求項32】

前記第１のピクセルと前記第２のピクセルとを含む複数のピクセルと、
前記導電線を含む複数の第１の導電線であって、前記列方向に延在するとともに前記複数のピクセルのうちの対応する第１の隣接ピクセル対の構成要素と各々導通する前記複数の第１の導電線と、
前記複数の第１の導電線から電気的に分離された複数の第２の導電線であって、前記列方向に延在するとともに、前記複数のピクセルのうちの対応する第２の隣接ピクセル対の構成要素と各々導通する前記複数の第２の導電線と、
をさらに備える請求項３１に記載の集積回路。

【請求項33】

前記複数の第１の導電線はそれぞれ、前記行方向において、前記複数の第２の導電線のうちの隣接するもの同士の間に配置されている、請求項３２に記載の集積回路。

【請求項34】

前記複数のピクセルが前記列方向に沿って第１の行および第２の行に配置されるとともに、前記第１の隣接ピクセル対および前記第２の隣接ピクセル対が前記第１の行に配置されており、
前記各第１の導電線がさらに、前記第２の行に配置された前記複数のピクセルのうちの対応する第３の隣接ピクセル対の構成要素と導通しており、
前記各第２の導電線がさらに、前記第２の行に配置された前記複数のピクセルのうちの対応する第４の隣接ピクセル対の構成要素と導通している、請求項３２または３３に記載の集積回路。

【請求項35】

前記複数の第１の導電線の上方または下方に配置されるとともに前記複数の第１の導電線と導通する複数の第３の導電線であって、前記複数の第１の導電線が前記複数の第３の導電線と前記複数のピクセルとの間に配置されている、前記複数の第３の導電線と、
前記複数の第２の導電線の上方または下方に配置されるとともに前記複数の第２の導電線と導通する複数の第４の導電線であって、前記複数の第２の導電線が前記複数の第４の導電線と前記複数のピクセルとの間に配置されている、前記複数の第４の導電線と、
をさらに備え、
前記複数の第３の導電線が前記第１の行内の少なくとも１つのピクセルの上方または下方に位置し、前記複数の第４の導電線が前記第２の行内の少なくとも１つのピクセルの上方または下方に位置するように、前記複数の第３の導電線が前記複数の第４の導電線から前記列方向に離間している、請求項３４に記載の集積回路。

【請求項36】

前記複数の第３の導電線および前記複数の第４の導電線は前記列方向に延在しており、
前記複数の第３の導電線は前記複数の第４の導電線から前記行方向に離間している、請求項３５に記載の集積回路。

【請求項37】

前記複数の第３の導電線はそれぞれ、前記複数の第４の導電線のうちの隣接するものから前記行方向に少なくとも１ピクセル幅で離間している、請求項３６に記載の集積回路。

【請求項38】

前記複数の第３の導電線はそれぞれ、前記複数の第４の導電線のうちの隣接するものから前記行方向に少なくとも３ピクセル幅で離間している、請求項３７に記載の集積回路。

【請求項39】

前記複数の第３の導電線は、前記行方向に互いに略平行に延在して前記第１の行の上方または下方に位置しており、
前記複数の第４の導電線は、前記行方向に互いに略平行に延在するとともに前記行方向に前記複数の第３の導電線と略平行に延在して前記第２の行の上方または下方に位置している、請求項３５に記載の集積回路。

【請求項40】

接合パッドのアレイをさらに備えており、前記接合パッドのアレイは、
前記複数の第３の導電線と導通している複数の第１の信号接合パッドと、
複数の第１の補助接合パッドであって、前記行方向において、隣接する第１の信号接合パッドの間に各々配置された前記複数の第１の補助接合パッドと、
前記複数の第１の信号接合パッドから前記列方向に離間するとともに、前記複数の第４の導電線と導通している複数の第２の信号接合パッドと、
複数の第２の補助接合パッドであって、前記行方向において、隣接する第２の信号接合パッドの間に各々配置された前記複数の第２の補助接合パッドと、
を含む、請求項３５に記載の集積回路。

【請求項41】

前記複数の第３の導電線の上方または下方に配置されるとともに前記複数の第３の導電線と導通する複数の第５の導電線であって、前記複数の第３の導電線が前記複数の第５の導電線と前記複数のピクセルとの間に配置されている、前記複数の第５の導電線と、
前記複数の第４の導電線の上方または下方に配置されるとともに前記複数の第４の導電線と導通する複数の第６の導電線であって、前記複数の第４の導電線が前記複数の第６の導電線と前記複数のピクセルとの間に配置されている、前記複数の第６の導電線と、
をさらに備え、
前記複数の第３の導電線および前記複数の第４の導電線は前記列方向に延在しており、
前記複数の第３の導電線が前記第１の行の一部の上方または下方に位置し、前記複数の第４の導電線が前記第１の行の第１の部分から前記行方向にオフセットされた前記第２の行の第２の部分の上方または下方に位置するように、前記複数の第３の導電線が前記複数の第４の導電線から前記行方向および前記列方向に離間しており、
前記複数の第５の導電線は、前記行方向に互いに略平行に延在して前記第１の行の上方または下方に位置しており、
前記複数の第６の導電線は、前記列方向に互いに略平行に延在するとともに前記列方向に前記複数の第５の導電線と離間しつつ略平行に延在して前記第２の行の上方または下方に位置している、請求項３５に記載の集積回路。

【請求項42】

第１のウェハであって、
前記複数のピクセルと、
前記複数の第１の導電線、前記複数の第２の導電線、前記複数の第３の導電線、および前記複数の第４の導電線と、
前記複数の第３の導電線と導通している複数の第１の信号接合パッドと、
複数の第１の補助接合パッドであって、前記行方向において、隣接する第１の信号接合パッドの間に各々配置された前記複数の第１の補助接合パッドと、
前記複数の第１の信号接合パッドから前記列方向に離間するとともに、前記複数の第４の導電線と導通している複数の第２の信号接合パッドと、
複数の第２の補助接合パッドであって、前記行方向において、隣接する第２の信号接合パッドの間に各々配置された前記複数の第２の補助接合パッドと、
を含む前記第１のウェハと、
前記第１のウェハに接合された第２のウェハであって、
前記複数の第５の導電線および前記複数の第６の導電線と、
前記複数の第５の導電線と導通するとともに、前記複数の第１の信号接合パッドにそれぞれ接合された複数の第３の信号接合パッドと、
複数の第３の補助接合パッドであって、前記行方向において、隣接する第３の信号接合パッドの間に各々配置されるとともに、前記複数の第１の補助接合パッドの１つに各々接合された前記複数の第３の補助接合パッドと、
前記複数の第３の信号接合パッドから前記列方向に離間し、前記複数の第６の導電線と導通するとともに、前記複数の第２の信号接合パッドにそれぞれ接合された複数の第４の信号接合パッドと、
複数の第４の補助接合パッドであって、前記行方向において、隣接する第４の信号接合パッドの間に各々配置されるとともに、前記複数の第２の補助接合パッドの１つに各々接合された前記複数の第４の補助接合パッドと、
を含む前記第２のウェハと、
をさらに備える請求項４１に記載の集積回路。

【請求項43】

方法であって、
集積回路の導電線に電気信号を印加することであって、行方向と交差する列方向に沿って延在する前記導電線に前記電気信号を印加すること、および
前記導電線を介して前記電気信号の少なくとも一部を印加することであって、
前記集積回路の第１のピクセルの第１の構成要素と、
前記集積回路の第２のピクセルの第２の構成要素であって、前記第１のピクセルが前記行方向に沿って前記第２のピクセルに近接している前記第２の構成要素と、
に前記電気信号の少なくとも一部を印加すること、
を備える方法。

【請求項44】

前記導電線を含み前記列方向に各々延在する複数の第１の導電線を介して、第１の電気信号である前記電気信号の少なくとも前記一部を前記集積回路の第１の隣接ピクセル対の構成要素に導通させること、および
前記複数の第１の導電線から電気的に分離され前記列方向に各々延在する複数の第２の導電線を介して、第２の電気信号の少なくとも一部を前記集積回路の第２の隣接ピクセル対の構成要素に導通させること、
をさらに備える請求項４３に記載の方法。

【請求項45】

前記複数の第１の導電線はそれぞれ、前記行方向において、前記複数の第２の導電線のうちの隣接するもの同士の間に配置されている、請求項４４に記載の方法。

【請求項46】

前記複数の第１の導電線を介して、前記第１の電気信号の少なくとも前記一部を前記集積回路の第３の隣接ピクセル対の構成要素に導通させること、および
前記複数の第２の導電線を介して、前記第２の電気信号の少なくとも前記一部を前記集積回路の第４の隣接ピクセル対の構成要素に導通させること、
をさらに備え、
前記第１の隣接ピクセル対および前記第２の隣接ピクセル対は前記集積回路の第１の行のピクセル内に配置されており、前記第３の隣接ピクセル対および前記第４の隣接ピクセル対は前記集積回路の第２の行のピクセル内に配置されている、請求項４４または４５に記載の方法。

【請求項47】

前記複数の第１の導電線の上方または下方に配置された複数の第３の導電線を介して、前記第１の電気信号の少なくとも前記一部を、前記複数の第３の導電線と前記複数のピクセルとの間に配置された前記複数の第１の導電線に導通させること、および
前記複数の第２の導電線の上方または下方に配置された複数の第４の導電線を介して、前記第２の電気信号の少なくとも前記一部を、前記複数の第４の導電線と前記複数のピクセルとの間に配置された前記複数の第２の導電線に導通させること、
をさらに備え、
前記複数の第３の導電線が前記第１の行内の少なくとも１つのピクセルの上方または下方に位置し、前記複数の第４の導電線が前記第２の行内の少なくとも１つのピクセルの上方または下方に位置するように、前記複数の第３の導電線が前記複数の第４の導電線から前記列方向に離間している、請求項４６に記載の方法。

【請求項48】

前記複数の第３の導電線および前記複数の第４の導電線は前記列方向に延在しており、
前記複数の第３の導電線は前記複数の第４の導電線から前記行方向に離間している、請求項４７に記載の方法。

【請求項49】

前記複数の第３の導電線はそれぞれ、前記複数の第４の導電線のうちの隣接するものから前記行方向に少なくとも１ピクセル幅で離間している、請求項４８に記載の方法。

【請求項50】

前記複数の第３の導電線はそれぞれ、前記複数の第４の導電線のうちの隣接するものから前記行方向に少なくとも３ピクセル幅で離間している、請求項４９に記載の方法。

【請求項51】

前記複数の第３の導電線は、前記行方向に互いに略平行に延在して前記第１の行の上方または下方に位置しており、
前記複数の第４の導電線は、前記行方向に互いに略平行に延在するとともに前記行方向に前記複数の第３の導電線と略平行に延在して前記第２の行の上方または下方に位置している、請求項４７に記載の方法。

【請求項52】

接合パッドのアレイの複数の第１の信号接合パッドから前記複数の第３の導電線に前記第１の電気信号の少なくとも前記一部を導通させること、および
前記接合パッドのアレイの複数の第２の信号接合パッドから前記複数の第４の導電線に前記第２の電気信号の少なくとも前記一部を導通させること、
をさらに備え、
前記接合パッドのアレイはさらに、
複数の第１の補助接合パッドであって、前記行方向において、隣接する第１の信号接合パッドの間に各々配置された前記複数の第１の補助接合パッドと
複数の第２の補助接合パッドであって、前記行方向において、隣接する第２の信号接合パッドの間に各々配置された前記複数の第２の補助接合パッドと、
を含む、請求項４７に記載の方法。

【請求項53】

前記複数の第３の導電線の上方または下方に配置された複数の第５の導電線を介して、前記第１の電気信号の少なくとも前記一部を、前記複数の第５の導電線と前記複数のピクセルとの間に配置された前記複数の第３の導電線に導通させること、および
前記複数の第４の導電線の上方または下方に配置された複数の第６の導電線を介して、前記第２の電気信号の少なくとも前記一部を、前記複数の第６の導電線と前記複数のピクセルとの間に配置された前記複数の第４の導電線に導通させること、
をさらに備え、
前記複数の第３の導電線および前記複数の第４の導電線は前記列方向に延在しており、
前記複数の第３の導電線が前記第１の行の一部の上方または下方に位置し、前記複数の第４の導電線が前記第１の行の第１の部分から前記行方向にオフセットされた前記第２の行の第２の部分の上方または下方に位置するように、前記複数の第３の導電線が前記複数の第４の導電線から前記行方向および前記列方向に離間しており、
前記複数の第５の導電線は、前記行方向に互いに略平行に延在して前記第１の行の上方または下方に位置しており、
前記複数の第６の導電線は、前記列方向に互いに略平行に延在するとともに前記列方向に前記複数の第５の導電線と離間しつつ略平行に延在して前記第２の行の上方または下方に位置している、請求項４７に記載の方法。

【請求項54】

集積回路を製造する方法であって、
第１のピクセルおよび第２のピクセルを形成することであって、前記第１のピクセルが行方向に沿って前記第２のピクセルに近接している、前記第１のピクセルおよび前記第２のピクセルを形成すること、および
前記行方向と交差する列方向に沿って延在し、前記第１のピクセルの第１の構成要素および前記第２のピクセルの第２の構成要素と導通する導電線を形成すること、
を備える方法。

【請求項55】

前記第１のピクセルおよび前記第２のピクセルを含む複数のピクセルを形成すること、
前記導電線を含む複数の第１の導電線を形成することであって、前記列方向に延在するとともに、前記複数のピクセルのうちの対応する第１の隣接ピクセル対の構成要素と各々導通する前記複数の第１の導電線を形成すること、および
前記複数の第１の導電線から電気的に分離された複数の第２の導電線を形成することであって、前記列方向に延在するとともに、前記複数のピクセルのうちの対応する第２の隣接ピクセル対の構成要素と各々導通する前記複数の第２の導電線を形成すること、
をさらに備える請求項５４に記載の方法。

【請求項56】

前記複数の第１の導電線および前記複数の第２の導電線を形成することが、前記行方向において、前記複数の第２の導電線のうちの隣接するもの同士の間に前記複数の第１の導電線をそれぞれ配置することを含む、請求項５５に記載の方法。

【請求項57】

前記複数のピクセルを形成することは、前記複数のピクセルを前記列方向に沿って第１の行および第２の行に配置することを含み、前記第１の隣接ピクセル対および前記第２の隣接ピクセル対は前記第１の行に配置されており、
前記各第１の導電線が、前記第２の行に配置された前記複数のピクセルのうちの対応する第３の隣接ピクセル対の構成要素と導通するように形成されており、
前記各第２の導電線が、前記第２の行に配置された前記複数のピクセルのうちの対応する第４の隣接ピクセル対の構成要素と導通するように形成されている、請求項５５または５６に記載の方法。

【請求項58】

前記複数の第１の導電線の上方または下方に配置されるとともに前記複数の第１の導電線と導通する複数の第３の導電線を形成することであって、前記複数の第１の導電線を形成することが、前記複数の第３の導電線と前記複数のピクセルとの間に前記複数の第１の導電線を配置することを含む、前記複数の第３の導電線を形成すること、および
前記複数の第２の導電線の上方または下方に配置されるとともに前記複数の第２の導電線と導通する複数の第４の導電線を形成することであって、前記複数の第２の導電線を形成することが、前記複数の第４の導電線と前記複数のピクセルとの間に前記複数の第２の導電線を配置することを含む、前記複数の第４の導電線を形成すること、
をさらに備え、
前記複数の第３の導電線が前記第１の行内の少なくとも１つのピクセルの上方または下方に位置し、前記複数の第４の導電線が前記第２の行内の少なくとも１つのピクセルの上方または下方に位置するように、前記複数の第３の導電線が前記複数の第４の導電線から前記列方向に離間して形成されている、請求項５７に記載の方法。

【請求項59】

前記複数の第３の導電線および前記複数の第４の導電線は前記列方向に延在するように形成されており、
前記複数の第３の導電線は、前記複数の第４の導電線から前記行方向に離間して形成されている、請求項５８に記載の方法。

【請求項60】

前記複数の第３の導電線はそれぞれ、前記複数の第４の導電線のうちの隣接するものから前記行方向に少なくとも１ピクセル幅で離間して形成される、請求項５９に記載の方法。

【請求項61】

前記複数の第３の導電線はそれぞれ、前記複数の第４の導電線のうちの隣接するものから前記行方向に少なくとも３ピクセル幅で離間して形成される、請求項６０に記載の方法。

【請求項62】

前記複数の第３の導電線は、前記行方向に互いに略平行に延在して前記第１の行の上方または下方に位置しており、
前記複数の第４の導電線は、前記行方向に互いに略平行に延在するとともに前記行方向に前記複数の第３の導電線と略平行に延在して前記第２の行の上方または下方に位置している、請求項５８に記載の方法。

【請求項63】

接合パッドのアレイを形成することであって、少なくとも部分的に、
前記複数の第３の導電線と導通する前記接合パッドのアレイの複数の第１の信号接合パッドを形成すること、
前記接合パッドのアレイの複数の第１の補助接合パッドを形成することであって、前記行方向において、隣接する第１の信号接合パッドの間に各々配置される前記複数の第１の補助接合パッドを形成すること、
前記複数の第１の信号接合パッドから前記列方向に離間し、前記複数の第４の導電線と導通する前記接合パッドのアレイの複数の第２の信号接合パッドを形成すること、および
前記接合パッドのアレイの複数の第２の補助接合パッドを形成することであって、前記行方向において、隣接する第２の信号接合パッドの間に各々配置される前記複数の第２の補助接合パッドを形成すること、
により前記接合パッドのアレイを形成することをさらに備える請求項５８に記載の方法。

【請求項64】

前記複数の第３の導電線の上方または下方に配置されるとともに前記複数の第３の導電線と導通する複数の第５の導電線を形成することであって、前記複数の第３の導電線を形成することが、前記複数の第５の導電線と前記複数のピクセルとの間に前記複数の第３の導電線を配置することを含む、前記複数の第５の導電線を形成すること、および
前記複数の第４の導電線の上方または下方に配置されるとともに前記複数の第４の導電線と導通する複数の第６の導電線を形成することであって、前記複数の第４の導電線を形成することが、前記複数の第６の導電線と前記複数のピクセルとの間に前記複数の第４の導電線を配置することを含む、前記複数の第６の導電線を形成すること、
をさらに備え、
前記複数の第３の導電線および前記複数の第４の導電線は前記列方向に延在するように形成されており、
前記複数の第３の導電線が前記第１の行の一部の上方または下方に位置し、前記複数の第４の導電線が前記第１の行の第１の部分から前記行方向にオフセットされた前記第２の行の第２の部分の上方または下方に位置するように、前記複数の第３の導電線が前記複数の第４の導電線から前記行方向および列方向に離間して形成されており、
前記複数の第５の導電線は、前記行方向に互いに略平行に延在して前記第１の行の上方または下方に位置するように形成されており、
前記複数の第６の導電線は、前記列方向に互いに略平行に延在するとともに前記列方向に前記複数の第５の導電線と離間しつつ略平行に延在して前記第２の行の上方または下方に位置するように形成されている、請求項５８に記載の方法。

【請求項65】

集積回路であって、
第１の方向に互いに近接する複数のピクセルと、
複数のウェハ接合パッドと、
を備え、前記複数のウェハ接合パッドのうちの少なくともいくつかが前記複数のピクセルと導通しており、前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記第１の方向における中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記第１の方向における中心間間隔と異なる、集積回路。

【請求項66】

前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記中心間間隔よりも大きい、請求項６５に記載の集積回路。

【請求項67】

前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記中心間間隔の少なくとも２倍である、請求項６６に記載の集積回路。

【請求項68】

前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記中心間間隔の少なくとも３倍である、請求項６７に記載の集積回路。

【請求項69】

前記複数のピクセルを含む第１の層と、
前記複数のウェハ接合パッドを含む第２の層と、
前記第１の層と前記第２の層との間に配置された第３の層であって、前記複数のウェハ接合パッドを前記複数のピクセルに電気的に結合する複数の導電線を含む前記第３の層と、を備え、
前記複数の導電線のうちの隣接するもの同士の間の前記第１の方向における中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記中心間間隔と異なる、請求項６５～６８のうちのいずれか一項に記載の集積回路。

【請求項70】

前記複数の導電線のうちの隣接するもの同士の間の前記中心間間隔が、前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記中心間間隔に略等しい、請求項６９に記載の集積回路。

【請求項71】

前記複数のウェハ接合パッドは、前記複数のピクセルと導通する複数の信号接合パッドと、前記複数のピクセルに対して実質的にフローティングである複数の補助接合パッドとを含み、
前記複数の補助接合パッドはそれぞれ、前記複数の信号接合パッドのうちの隣接するもの同士の間に配置されている、請求項６５～７０のうちのいずれか一項に記載の集積回路。

【請求項72】

前記複数のウェハ接合パッドは、第１の行および第２の行を有する接合パッドアレイに配置されており、
前記複数の信号接合パッドは、前記第１の行に配置された複数の第１の信号接合パッドと、前記複数の第１の信号接合パッドから電気的に分離され、前記第２の行に配置されるとともに、前記複数の第１の信号接合パッドのそれぞれから前記第１の方向にオフセットされた複数の第２の信号接合パッドとを含み、
前記複数の補助接合パッドは、前記複数の第１の信号接合パッドのうちの隣接するもの同士の間で前記第１の行内に配置された複数の第１の補助接合パッドと、前記複数の第２の信号接合パッドのうちの隣接するもの同士の間で前記第２の行内に配置された複数の第２の補助接合パッドとを含む、請求項７１に記載の集積回路。

【請求項73】

前記複数の第１の補助接合パッドは、前記第１の方向に略垂直な第２の方向において前記複数の第２の信号接合パッドとそれぞれ位置合わせされており、
前記複数の第２の補助接合パッドは、前記第２の方向において前記複数の第１の信号接合パッドとそれぞれ位置合わせされている、請求項７２に記載の集積回路。

【請求項74】

前記複数のピクセルと前記複数のウェハ接合パッドとを含む第１のウェハであって、前記複数のウェハ接合パッドが複数の第１のウェハ接合パッドである前記第１のウェハと、
前記第１のウェハに接合された第２のウェハであって、前記複数の第１のウェハ接合パッドと略位置合わせされて接合された複数の第２のウェハ接合パッドを含む前記第２のウェハと、
をさらに備える請求項６５～７３のうちのいずれか一項に記載の集積回路。

【請求項75】

前記複数のウェハ接合パッドがハイブリッド接合パッドを含む、請求項６５～７４のうちのいずれか一項に記載の集積回路。

【請求項76】

方法であって、
集積回路の複数のウェハ接合パッドのうちの少なくともいくつかを介して、第１の方向に互いに近接する前記集積回路の複数のピクセルに信号の少なくとも一部を導通させることを備え、
前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記第１の方向における中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記第１の方向における中心間間隔と異なる、方法。

【請求項77】

前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記中心間間隔よりも大きい、請求項７６に記載の方法。

【請求項78】

前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記中心間間隔の少なくとも２倍である、請求項７７に記載の方法。

【請求項79】

前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記中心間間隔の少なくとも３倍である、請求項７８に記載の方法。

【請求項80】

前記集積回路の複数の導電線を介して、前記複数のウェハ接合パッドから前記複数のピクセルに前記信号の少なくとも前記一部を導通させることをさらに備え、
前記複数のピクセルが前記集積回路の第１の層に配置されており、
前記複数のウェハ接合パッドが前記集積回路の第２の層に配置されており、
前記複数の導電線が前記第１の層と前記第２の層との間の前記集積回路の第３の層に配置されており、
前記複数の導電線のうちの隣接するもの同士の間の前記第１の方向における中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記中心間間隔と異なる、請求項７６～７９のうちのいずれか一項に記載の方法。

【請求項81】

前記複数の導電線のうちの隣接するもの同士の間の前記中心間間隔が、前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記中心間間隔と略等しい、請求項８０に記載の方法。

【請求項82】

前記複数のウェハ接合パッドを介して導通させることは、複数の信号接合パッドを介して導通させることを含み、
前記複数のウェハ接合パッドは、前記複数のピクセルに対して実質的にフローティングである複数の補助接合パッドを含み、
前記複数の補助接合パッドはそれぞれ、前記複数の信号接合パッドのうちの隣接するもの同士の間に配置されている、請求項７６～８１のうちのいずれか一項に記載の方法。

【請求項83】

前記複数のウェハ接合パッドは、第１の行および第２の行を有する接合パッドアレイに配置されており、
前記複数の信号接合パッドは、前記第１の行に配置された複数の第１の信号接合パッドと、前記複数の第１の信号接合パッドから電気的に分離され、前記第２の行に配置されるとともに、前記複数の第１の信号接合パッドのそれぞれから前記第１の方向にオフセットされた複数の第２の信号接合パッドとを含み、
前記複数の補助接合パッドは、前記複数の第１の信号接合パッドのうちの隣接するもの同士の間で前記第１の行内に配置された複数の第１の補助接合パッドと、前記複数の第２の信号接合パッドのうちの隣接するもの同士の間で前記第２の行内に配置された複数の第２の補助接合パッドとを含む、請求項８２に記載の方法。

【請求項84】

前記複数の第１の補助接合パッドは、前記第１の方向に略垂直な第２の方向において前記複数の第２の信号接合パッドとそれぞれ位置合わせされており、
前記複数の第２の補助接合パッドは、前記第２の方向において前記複数の第１の信号接合パッドとそれぞれ位置合わせされている、請求項８３に記載の方法。

【請求項85】

前記集積回路がさらに、
前記複数のピクセルと前記複数のウェハ接合パッドとを含む第１のウェハであって、前記複数のウェハ接合パッドが複数の第１のウェハ接合パッドである前記第１のウェハと、
前記第１のウェハに接合された第２のウェハであって、前記複数の第１のウェハ接合パッドと略位置合わせされて接合された複数の第２のウェハ接合パッドを含む前記第２のウェハと、を含む、請求項７６～８４のうちのいずれか一項に記載の方法。

【請求項86】

前記複数のウェハ接合パッドがハイブリッド接合パッドを含む、請求項７６～８５のうちのいずれか一項に記載の方法。

【請求項87】

集積回路を製造する方法であって、
第１の方向に互いに近接する複数のピクセルを形成すること、および
複数のウェハ接合パッドを形成することであって、前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記第１の方向における中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記第１の方向における中心間間隔と異なるように、前記複数のウェハ接合パッドのうちの少なくともいくつかが前記複数のピクセルと導通して形成される、前記複数のウェハ接合パッドを形成すること、
を備える方法。

【請求項88】

前記複数のウェハ接合パッドは、前記複数のウェハ接合パッドのうちの隣接するもの同士の間の中心間間隔が前記複数のピクセルのうちの隣接するもの同士の間の中心間間隔よりも大きくなるように形成される、請求項８７に記載の方法。

【請求項89】

前記複数のウェハ接合パッドは、前記複数のウェハ接合パッドのうちの隣接するもの同士の間の中心間間隔が前記複数のピクセルのうちの隣接するもの同士の間の中心間間隔の少なくとも２倍となるように形成される、請求項８８に記載の方法。

【請求項90】

前記複数のウェハ接合パッドは、前記複数のウェハ接合パッドのうちの隣接するもの同士の間の中心間間隔が前記複数のピクセルのうちの隣接するもの同士の間の中心間間隔の少なくとも３倍となるように形成される、請求項８９に記載の方法。

【請求項91】

前記複数のピクセルを含む第１の層を形成すること、
前記複数のウェハ接合パッドを含む第２の層を形成すること、および
前記第１の層と前記第２の層との間に配置される第３の層を形成すること、
を備え、前記第３の層を形成することは、前記複数のウェハ接合パッドを前記複数のピクセルに電気的に結合する複数の導電線を形成することであって、前記複数の導電線のうちの隣接するもの同士の間の前記第１の方向における中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記中心間間隔と異なるように前記複数の導電線を形成すること、を含む、請求項８７～９０のうちのいずれか一項に記載の方法。

【請求項92】

前記複数の導電線は、前記複数の導電線のうちの隣接するもの同士の間の中心間間隔が前記複数のウェハ接合パッドのうちの隣接するもの同士の間の中心間間隔に略等しくなるように形成される、請求項９１に記載の方法。

【請求項93】

前記複数のウェハ接合パッドを形成することが、
前記複数のピクセルと導通する複数の信号接合パッドを形成すること、
前記複数のピクセルに対して実質的にフローティングである複数の補助接合パッドを形成すること、および
前記複数の補助接合パッドをそれぞれ、前記複数の信号接合パッドのうちの隣接するもの同士の間に配置すること、
を含む、請求項８７～９２のうちのいずれか一項に記載の方法。

【請求項94】

前記複数のウェハ接合パッドを形成することが、第１の行および第２の行を有する接合パッドアレイ内に前記複数のウェハ接合パッドを配置することを含み、
前記複数の信号接合パッドを形成することが、前記第１の行に配置された複数の第１の信号接合パッドと、前記複数の第１の信号接合パッドから電気的に分離され、前記第２の行に配置されるとともに、前記複数の第１の信号接合パッドのそれぞれから前記第１の方向にオフセットされた複数の第２の信号接合パッドとを形成することを含み、
前記複数の補助接合パッドを形成することが、前記複数の第１の信号接合パッドのうちの隣接するもの同士の間で前記第１の行に配置された複数の第１の補助接合パッドと、前記複数の第２の信号接合パッドのうちの隣接するもの同士の間で前記第２の行に配置された複数の第２の補助接合パッドとを形成することを含む、請求項９３に記載の方法。

【請求項95】

前記複数の第１の補助接合パッドは、前記第１の方向に略垂直な第２の方向において前記複数の第２の信号接合パッドとそれぞれ位置合わせされるように形成され、
前記複数の第２の補助接合パッドは、前記第２の方向において前記複数の第１の信号接合パッドとそれぞれ位置合わせされるように形成される、請求項９４に記載の方法。

【請求項96】

前記複数のピクセルと前記複数のウェハ接合パッドとを含む第１のウェハを形成することであって、前記複数のウェハ接合パッドが複数の第１のウェハ接合パッドである前記第１のウェハを形成すること、
複数の第２のウェハ接合パッドを含む第２のウェハを形成すること、および
前記複数の第２のウェハ接合パッドを前記複数の第１のウェハ接合パッドに略位置合わせして接合すること、
をさらに備える請求項８７～９５のうちのいずれか一項に記載の方法。

【請求項97】

前記複数のウェハ接合パッドを形成することがハイブリッド接合パッドを形成することを含む、請求項８７～９６のうちのいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、サンプル分析のために何万ものサンプルウェルに対してより同時に短光パルスを提供するとともにサンプルウェルからの蛍光信号を受け取ることによって、サンプルの超並列分析を行うことを可能にした集積装置および関連する機器に関する。機器はポイント・オブ・ケア遺伝子シークエンシングおよび個人化医療に有用とすることができる。

【背景技術】

【0002】

光検出器は、様々な用途において光を検出するために使用される。集積化光検出器は、入射光の強度を示す電気信号を生成するものとして開発されている。画像形成用途のための集積化光検出器は、ある領域を横切って受け取られる光の強度を検出するための画素のアレイを含む。集積化光検出器の例としては、電荷結合素子（ＣＣＤ）および相補型金属酸化膜半導体（ＣＭＯＳ）イメージセンサが挙げられる。

【0003】

生体サンプルまたは化学的サンプルの超並列分析が可能である機器は、通常、研究室の環境に限定されている。これは、それらが大型で持ち運びができないこと、機器を操作するために熟練した技術者を必要とすること、動力の必要性、管理された動作環境の必要性、およびコストを含み得るいくつかの要因のためである。サンプルがそのような設備を使用して分析される場合、一般的なパラダイムは、臨床または現場においてサンプルを抽出し、サンプルを研究室に送り、分析結果を待つことである。結果の待ち時間は、数時間から数日に及ぶ可能性がある。

【発明の概要】

【0004】

本開示のいくつかの態様は、第１のピクセルおよび第２のピクセルを備える集積回路に関し、前記第１のピクセルは、ミラー構造で第２のピクセルに近接している。
本開示のいくつかの態様は、集積回路に関し、集積回路は、第１のサンプルを受容するための第１の反応チャンバと、レーザ光源による励起後に前記第１のサンプルからの第１の発光を受け取るための第１の光検出器とを含む第１のピクセルと、第２のサンプルを受容するための第２の反応チャンバと、前記レーザ光源による励起後に前記第２のサンプルからの第２の発光を受け取るための第２の光検出器とを含む第２のピクセルとを備え、前記第１のピクセルは、ミラー構造で第２のピクセルに近接している。

【0005】

本開示のいくつかの態様は、集積回路を製造する方法に関し、方法は、第１のピクセルを形成することと、第２のピクセルを形成することとを含み、前記第１のピクセルは、ミラー構造で第２のピクセルに近接している。

【0006】

本開示のいくつかの態様は、集積回路に関し、集積回路は、第１のドレインゲートを含む第１のピクセルと、第２のドレインゲートを含む第２のピクセルとを備え、前記第１のドレインゲートが前記第２のドレインゲートに近接するように前記第１のピクセルが第２のピクセルに近接している。

【0007】

本開示のいくつかの態様は、集積回路に関し、集積回路は、第１の電荷蓄積領域を含む第１のピクセルと、第２の電荷蓄積領域を含む第２のピクセルと、前記第１および第２の電荷蓄積領域と導通する導電性構造とを備え、前記第１の電荷蓄積領域が前記第２の電荷蓄積領域に近接するように前記第１のピクセルが前記第２のピクセルに近接している。

【0008】

本開示のいくつかの態様は、集積回路に関し、集積回路は、第１の伝送ゲートを含む第１のピクセルと、第２の伝送ゲートを含む第２のピクセルと、前記第１および第２の伝送ゲートと導通する導電性構造とを備え、前記第１の伝送ゲートが前記第２の伝送ゲートに近接するように前記第１のピクセルが前記第２のピクセルに近接している。

【0009】

本開示のいくつかの態様は、方法に関し、方法は、第１のピクセルと第２のピクセルとを含む集積回路を使用してサンプルを分析することを備える。前記第１のピクセルは、ミラー構造で第２のピクセルに近接している。

【0010】

本開示のいくつかの態様は、方法に関し、方法は、第１のサンプルを第１のピクセルの第１の反応チャンバに適用することと、第２のサンプルを第２のピクセルの第２の反応チャンバに適用することと、を備える。前記第１のピクセルは、レーザ光源による励起後に前記第１のサンプルからの第１の発光を受け取るための第１の光検出器をさらに含み、前記第２のピクセルは、前記レーザ光源による励起後に前記第２のサンプルからの第２の発光を受け取るための第２の光検出器をさらに含む。前記第１のピクセルは、ミラー構造で前記第２のピクセルに近接している。

【0011】

本開示のいくつかの態様は、集積回路に関し、集積回路は、第１のピクセルと、第２のピクセルであって、前記第１のピクセルが行方向に沿って前記第２のピクセルに近接する前記第２のピクセルと、前記行方向と交差する列方向に沿って延在する導電線とを備える。前記導電線は、前記第１のピクセルの第１の構成要素および前記第２のピクセルの第２の構成要素と導通している。

【0012】

本開示のいくつかの態様は、集積回路を製造する方法に関し、方法は、第１のピクセルおよび第２のピクセルを形成することであって、前記第１のピクセルが行方向に沿って前記第２のピクセルに近接していることと、前記行方向と交差する列方向に沿って延在する導電線を形成することであって、前記導電線が前記第１のピクセルの第１の構成要素および前記第２のピクセルの第２の構成要素と導通していることとを含む。

【0013】

本開示のいくつかの態様は、集積回路に関し、集積回路は、行方向に沿った第１の行内の第１のピクセルおよび第２のピクセルと、前記行方向に沿った第２の行内の第３のピクセルおよび第４のピクセルと、前記行方向と交差する列方向に沿って延在する導電線とを備え、前記導電線は、前記第１のピクセルの第１の構成要素、前記第２のピクセルの第２の構成要素、前記第３のピクセルの第３の構成要素、および前記第４のピクセルの第４の構成要素と導通している。

【0014】

本開示のいくつかの態様は、集積回路に関し、集積回路は、行方向に沿った第１の行内の第１のピクセルおよび第２のピクセルと、前記行方向に沿った第２の行内の第３のピクセルおよび第４のピクセルと、前記行方向と交差する列方向に沿って延在する導電線とを備え、前記導電線は、前記第１のピクセルの第１の構成要素、前記第２のピクセルの第２の構成要素、前記第３のピクセルの第３の構成要素、および前記第４のピクセルの第４の構成要素と導通している。

【0015】

本開示のいくつかの態様は、集積回路を製造する方法に関し、方法は、第１のピクセル、第２のピクセル、第３のピクセル、および第４のピクセルを形成することを備える。前記第１のピクセルおよび前記第２のピクセルは行方向に沿って第１の行に形成され、前記第３のピクセルおよび前記第４のピクセルは前記行方向に沿って第２の行に形成される。方法は、前記行方向と交差する列方向に沿って延在する導電線を形成することを備える。前記導電線は、前記第１のピクセルの第１の構成要素、前記第２のピクセルの第２の構成要素、前記第３のピクセルの第３の構成要素、および前記第４のピクセルの第４の構成要素と導通するように形成される。

【0016】

本開示のいくつかの態様は、方法に関し、方法は、行方向と交差する列方向に沿って延びる導電線に電気信号を印加することと、前記導電線を介して第１のピクセルの第１の構成要素と第２のピクセルの第２の構成要素とに前記電気信号の少なくとも一部を印加することとを備える。前記第１のピクセルは前記行方向に沿って前記第２のピクセルに近接している。

【0017】

本開示のいくつかの態様は、方法に関し、方法は、導電線に電気信号を印加することと、前記導電線を介して第１のピクセルの第１の構成要素と第２のピクセルの第２の構成要素と第３のピクセルの第３の構成要素と第４のピクセルの第４の構成要素とに前記電気信号の少なくとも一部を印加することとを備える。前記第１のピクセルおよび前記第２のピクセルは行方向に沿って第１の行内に位置し、前記第３のピクセルおよび前記第４のピクセルは前記行方向に沿って第２の行内に位置している。

【0018】

本開示のいくつかの態様は、集積回路に関し、集積回路は、第１の方向に互いに近接する複数のピクセルと、複数のウェハ接合パッドとを備え、前記複数のウェハ接合パッドのうちの少なくともいくつかは前記複数のピクセルと導通している。前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記第１の方向における中心間間隔は、前記複数のピクセルのうちの隣接するもの同士の間の前記第１の方向における中心間間隔と異なる。

【0019】

本開示のいくつかの態様は、方法に関し、方法は、集積回路の複数のウェハ接合パッドのうちの少なくともいくつかを介して、第１の方向に互いに近接する前記集積回路の複数のピクセルに信号の少なくとも一部を導通させることを備える。前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記第１の方向における中心間間隔は、前記複数のピクセルのうちの隣接するもの同士の間の前記第１の方向における中心間間隔と異なる。

【0020】

本開示のいくつかの態様は、集積回路を製造する方法に関し、方法は、第１の方向に互いに近接する複数のピクセルを形成することと、複数のウェハ接合パッドを形成することとを備え、前記複数のウェハ接合パッドのうちの隣接するもの同士の間の前記第１の方向における中心間間隔が、前記複数のピクセルのうちの隣接するもの同士の間の前記第１の方向における中心間間隔と異なるように、前記複数のウェハ接合パッドのうちの少なくともいくつかが前記複数のピクセルと導通して形成される。

【0021】

上記概要は限定を意図しない。また、種々の実施形態は、本開示の任意の態様を単独でまたは組み合わせて含み得る。

【図面の簡単な説明】

【0022】

【図1-1】図１－１は、いくつかの実施形態による集積装置の概略図である。

【図1-2】図１－２は、いくつかの実施形態による集積装置のピクセルの概略図である。

【図1-3】図１－３は、いくつかの実施形態による図１－１の集積装置に含まれ得る例示的なピクセルの回路図である。

【図1-4】図１－４は、いくつかの実施形態による図１－３のピクセルにおける電荷移動を示す図である。

【図1-5A】図１－５Ａは、いくつかの実施形態による図１－１の集積装置に含まれ得る複数の電荷蓄積領域を有する例示的なピクセルの平面図である。

【図1-5B】図１－５Ｂは、いくつかの実施形態による図１－５Ａのピクセルの回路図である。

【図1-6】図１－６は、いくつかの実施形態による図１－５Ａおよび図１－５Ｂのピクセルにおける電荷移動を示す図である。

【図2-1】図２－１は、いくつかの実施形態による電位勾配誘導マスクを備える例示的なピクセルの上面図である。

【図2-2】図２－２は、いくつかの実施形態による交互の行において反対の配向を有する例示的なピクセルのアレイの一部の上面図である。

【図3-1】図３－１は、いくつかの実施形態による１つまたは複数のドレイン層を有する収集領域を備える例示的なピクセルの側面図である。

【図4-1】図４－１は、いくつかの実施形態によるミラー構造における例示的なピクセルの行の一部の上面図である。

【図4-2】図４－２は、いくつかの実施形態による電位勾配誘導マスクを各々備えるミラー構造における例示的なピクセルの行の一部のＣＡＤ図である。

【図4-3】図４－３は、いくつかの実施形態によるミラー構造における図１－５Ａおよび図１－５Ｂの例示的なピクセルの行の一部の平面図である。

【図4-4】図４－４は、いくつかの実施形態による図４－３の第１のピクセル対の回路図である。

【図4-5】図４－５は、いくつかの実施形態による図４－３の第２のピクセル対の回路図である。

【図4-6】図４－６は、いくつかの実施形態によるミラー構造における複数の蓄積領域を有する例示的なピクセルの行の一部の上面図である。

【図4-7】図４－７は、いくつかの実施形態によるミラー構造における例示的なピクセルの行の一部の概略上面図である。

【図5-1】図５－１は、いくつかの実施形態によるピクセルの行を示す代替的な例示的集積装置の概略断面図である。

【図5-2】図５－２は、いくつかの実施形態による図５－１の集積装置の例示的なピクセルの断面図である。

【図5-3】図５－３は、いくつかの実施形態による図５－１の集積装置に含まれ得る代替的な例示的ピクセルの断面図である。

【図5-4】図５－４は、いくつかの実施形態による図５－１の集積装置に含まれ得る不連続な帯電および／またはバイアス（Ｃ／Ｂ）領域を含む例示的なピクセルのレイアウトスケッチである。

【図5-5】図５－５は、いくつかの実施形態によるミラー構造における図５－４の複数のピクセルのレイアウトスケッチである。

【図5-6】図５－６は、いくつかの実施形態による図５－１の集積装置に含まれ得る複数の電荷蓄積領域を有する例示的なピクセルのレイアウトスケッチである。

【図5-7A】図５－７Ａは、いくつかの実施形態による図５－１の集積装置に含まれ得るミラー構造における複数の電荷蓄積領域を有する複数のピクセルのレイアウトスケッチである。

【図5-7B】図５－７Ｂは、いくつかの実施形態による図５－７Ａの複数のピクセルの部分の上方における金属シールドの配置を示すレイアウトスケッチである。

【図5-8】図５－８は、いくつかの実施形態による集積装置のピクセルの部分の上方に配置された金属シールドを有する例示的な集積装置の一部分の上面図である。

【図6-1】６－１は、いくつかの実施形態による導電線が重ね合わされた例示的なピクセルアレイ（仮想線で示される）の上面図である。

【図6-2】６－２は、いくつかの実施形態による行方向に沿って近接ピクセルと導通する導電線が重ね合わされた例示的なピクセルアレイ（仮想線で示す）の上面図である。

【図6-3】６－３は、いくつかの実施形態による例示的なピクセルアレイの上方または下方に位置する図６－２の導電線と他の導電線とを示す三次元（３Ｄ）図である。

【図6-4】６－４は、いくつかの実施形態による図６－３に示された導電線の第１の層の上面図である。

【図6-5】６－５は、いくつかの実施形態による図６－３に示された導電線の第２の層の上面図である。

【図6-6】６－６は、いくつかの実施形態による図６－５の導電線の平面図である。

【図6-7】６－７は、いくつかの実施形態による例示的なピクセルアレイの一部の上方または下方に配置された図６－２の導電線の概略上面図である。

【図6-8】図６－８は、いくつかの実施形態によるミラー構造かつ導電線と導通している例示的なピクセルアレイの一部の概略上面図である。

【図7-1】図７－１は、いくつかの実施形態による行方向に沿って近接ピクセルと導通する導電線を有する例示的な集積装置の断面の側面図である。

【図7-2】図７－２は、いくつかの実施形態による図７－１の集積装置の第１のルーティング層の上面図である。

【図7-3】図７－３は、いくつかの実施形態による図７－１の集積装置の第１のルーティング層および接合層の３Ｄ図である。

【図7-4】図７－４は、いくつかの実施形態による図７－１の集積装置の第２のルーティング層の上面図である。

【図7-5】図７－５は、いくつかの実施形態による第２のルーティング層をさらに示す図７－１の集積装置の３Ｄ図である。

【図7-6】図７－６は、いくつかの実施形態による行方向に沿って近接ピクセルと導通する導電線を有する代替的な例示的集積装置のルーティング層およびピクセル層の上面図である。

【図7-7】図７－７は、いくつかの実施形態による図７－６の集積装置の光検出ウェハの上面図である。

【図7-8】図７－８は、いくつかの実施形態による図７－６の集積装置の論理ウェハの上面図である。

【図7-9】図７－９は、いくつかの実施形態による行方向に沿って近接ピクセルと導通する導電線を有するさらなる代替集積装置のルーティング層および接合層の上面図である。

【図7-10】図７－１０は、いくつかの実施形態による図７－９の集積装置の論理ウェハの上面図である。

【図7-11】図７－１１は、いくつかの実施形態による図７－１０に示された論理ウェハの部分底面図である。

【図7-12】図７－１２は、いくつかの実施形態による図７－１１に示された論理ウェハの一部の拡大図である。

【図8-1】図８－１は、いくつかの実施形態による集積装置および機器のブロック図である。

【図8-2】図８－２は、いくつかの実施形態によるエドマン分解によるラベリングされたポリペプチドをシークエンシングする方法を示すフロー図である。

【図8-3】図８－３は、いくつかの実施形態による、離散結合事象により信号出力の信号パルスを生じさせるシークエンシングの方法を示すフローと信号出力を示すグラフとを含む図である。

【発明を実施するための形態】

【0023】

図面を参照して実施形態を説明する場合に、方向（「上方」、「下方」、「上部」、「下部」、「左」、「右」、「水平」、「垂直」など）の言及がなされ得る。そのような参照は、単に通常の向きで図面を視る読者の助けとすることが意図されている。これらの方向の参照は、具現化された装置の特徴の好ましいまたは唯一の向きを説明することを意図するものではない。装置は、他の向きを使用して具現化され得る。

【0024】

［Ｉ．序論］
本開示の態様は、単一分子の同定、核酸シークエンシング、およびタンパク質シークエンシングを含む、サンプルを並行して分析可能な集積装置、機器、および関連システムに関する。そのような機器は小型であり、持ち運びが容易であり、操作が容易なものとすることができ、医師または他の提供者が機器を容易に使用すること、およびケアが必要とされ得る所望の場所まで機器を輸送することを可能にする。サンプルの分析は、サンプルを１つまたは複数の蛍光マーカでラベリングすることを含み得る。これは、サンプルを検出するため、および／またはサンプルの単一分子を同定する（例えば、核酸シークエンシングの一部としての個々のヌクレオチド同定する）ために使用され得る。蛍光マーカは、励起光（例えば、蛍光マーカを励起状態に励起し得る特性波長を有する光）で蛍光マーカを照射することに応答して励起され得る。蛍光マーカが励起されると、蛍光マーカは、放出光（例えば、励起状態から基底状態に戻ることによって蛍光マーカによって放出される特性波長を有する光）を放出する。放出光の検出は、発光、蛍光マーカ、したがって、蛍光マーカによって標識されたサンプルまたはサンプルの分子の同定を可能にし得る。いくつかの実施形態によれば、機器は、大規模並列サンプル分析が可能であってもよく、数万個以上のサンプルを同時に取り扱うように構成され得る。

【0025】

いくつかの実施形態において、集積装置は、サンプルを受容するように構成されたサンプルウェルと、集積装置上に形成された集積光学系とを有し、この集積装置と、集積装置とインターフェース接続するように構成された機器とを使用して、この数のサンプルの分析が達成され得る。機器は、１つまたは複数の励起光源を含み得る。集積装置は、集積装置上に形成された集積光学構成要素（例えば、導波管、光カプラ、光スプリッタ）を使用してサンプルウェルに励起光が送達されるように機器と連動し得る。

【0026】

集積装置は、サンプルウェルからの蛍光発光を検出するための光検出領域（例えば、フォトダイオード）を有するピクセルを含み得る。いくつかの実施形態において、集積装置は、蛍光放出光子を受け取り、電荷キャリアをピクセルの１つまたは複数の電荷蓄積領域に伝送し得る。例えば、ピクセルの光検出領域は、光軸に沿って蛍光発光を受け取るように集積装置上に配置され得る。また、光検出領域は、電荷蓄積領域が蛍光発光に基づいて光検出領域で生成された電荷キャリアを収集し得るように、電気軸に沿って１つまたは複数の電荷蓄積領域（例えば、蓄積ダイオード）に結合され得る。いくつかの実施形態において、収集期間中に、電荷蓄積領域は光検出領域から電荷キャリアを受け取り得るとともに、別個の読み出し期間中に、電荷蓄積領域は蓄積された電荷キャリアを処理のために読み出し回路に提供し得る。いくつかの実施形態において、ドレイン期間中に、集積装置のドレイン領域は、廃棄のために光検出領域からノイズ電荷キャリア（例えば、入射励起光子に応答して生成された励起電荷キャリア）を受け取り得る。

【0027】

いくつかの実施形態において、集積回路は、ピクセルの行および／またはピクセルの２次元アレイを含み得る。複数のピクセルを使用するとき、ピクセルは、典型的には、ピクセルアレイの行および／または列にわたって類似または同一のピクセル（および関連するピクセル構成要素）の配列を有する。結果として、ピクセル構成要素は、概して、隣接ピクセルのピクセル構成要素から同じ距離（例えば、隣接ピクセルの構成要素に対して行および／または列方向に沿って同じ距離）に配置される。このような構成では、行に沿った各ピクセルの構成要素を制御するために、別個の導電性制御線が使用される場合が多い。本発明者らは、別個の導電性制御線を使用する場合には、制御線を個別のピクセルに接続するための十分な空間を提供するために細い制御線をしばしば使用する必要があることを発見し、これを認識した。本発明者らは、そのような細い制御線を使用すると、制御線の抵抗が増加し得ることを認識した。本発明者らはさらに、各ピクセルに対して別個の制御線を使用する場合には、各制御線間に小さい空間のみを可能にし、これは、隣接する制御線間に大きな静電容量を形成し得る（例えば、制御線は、個々のピクセルレベルよりも遠くに離間され得ないため）ことを認識した。

【0028】

上記の問題を解決するために、本発明者らは、ピクセル行内および／またはピクセルアレイ内のピクセルをミラーリングする技術を開発した。特に、本発明者らは、ピクセルアレイの行または列に沿って並んで形成されるピクセルの類似または同一のコピーを有するのではなく、隣接ピクセルの構造の一部または全部がミラー構造であることが望ましい場合があることを認識した。例えば、隣接ピクセルは、その隣接ピクセル同士の間の境界に対して（例えば、行方向に沿ったピクセルの隣接する辺に基づいて）１８０度で反転され得る。結果として、一対のミラーピクセルについて、第１のピクセルの少なくとも１つの構成要素は、第２のピクセルの少なくとも１つの構成要素に近接する。近接する構成要素は、電荷蓄積領域、阻止領域、伝送ゲート、伝送領域、ドレインゲート、ドレイン領域、光指向性構造またはバリア、および／または同様のものなど、本明細書に記載される任意のピクセル構成要素であり得る。ミラーピクセル構造を使用することにより、集積回路の物理的特性、電気的特性、および／または他の態様が改善され得る。例えば、隣接ピクセル間で同じ信号を共有するように構成された隣接ミラーピクセルの構成要素は非ミラー構造よりも近くに配置され得るので、それぞれの導電線が各ピクセル専用であることを必要とすることなく、その隣接ミラーピクセル間で導電線が共有され得る。したがって、このような構成は、導電線の抵抗を改善し、および／または隣接する線間の静電容量を低減し得る。制御線のこのような電気的側面を改善することは、概して、非ミラーピクセル配列と比較して、ピクセル動作の速度および精度（例えば、シャッター効率）を改善するなど、集積回路の動作を改善し得る。

【0029】

また、本発明者らは、導電線構造（例えば、電圧信号および／または電流信号などの電気信号を搬送するために使用される）に対する改良を開発した。これは、ミラーピクセル構造および／または非ミラーピクセル構造とともに使用され得る。いくつかの実施形態において、第１のピクセルは、行方向に沿って第２のピクセルに近接して配置され得る。行方向と交差する列方向に沿って延在する導電線は、第１のピクセルの第１の構成要素および第２のピクセルの第２の構成要素と導通し得る。本発明者らは、近接する（例えば、隣接する）ピクセルの構成要素と導通している導電線は、異なる信号を搬送する隣接する導電線間の間隔を大きくすることを可能とし、その結果、隣接する導電線間の静電容量を低くするとともに、抵抗を低くするために導電線を幅広にできることを認識した。

【0030】

いくつかの実施形態において、列方向に延在する第１の導電線は、第１の隣接ピクセル対の構成要素と導通し得る。列方向に延在する第２の導電線は、第１の導電線から電気的に分離され、第２の隣接ピクセル対の構成要素と導通し得る。例えば、第１および第２の導電線は、異なる信号をピクセルに搬送し得る。いくつかの実施形態において、複数の第１の導電線は、第１のピクセル対と導通し得る。複数の第２の導電線は、複数の第１の導電線から電気的に分離され、第２のピクセル対と導通し得る。複数の第１の導電線はそれぞれ、複数の第２の導電線のうちの隣接するもの同士の間に配置される。例えば、第１の導電線および第２の導電線は、ピクセル対と導通し得るので、第１の導電線および第２の導電線は、互いに大きく離間させることができ、それにより、線を幅広にして、隣接する線間の静電容量を低くすることができる。

【0031】

いくつかの実施形態において、１つまたは複数の第３の導電線は、１つまたは複数の第１の導電線と導通し得る。１つまたは複数の第１の導電線は、１つまたは複数の第３の導電線とピクセルとの間に配置される。同様に、いくつかの実施形態において、１つまたは複数の第４の導電線は、１つまたは複数の第３の導電線から電気的に分離され、１つまたは複数の第２の導電線と導通し得る。１つまたは複数の第２の導電線は、１つまたは複数の第４の導電線とピクセルとの間に配置される。例えば、第３および第４の導電線（１つまたは複数）は、第１および／または第２の導電線（１つまたは複数）とは異なる１つまたは複数の層上に形成され得る。いくつかの実施形態において、第３および第４の導電線（１つまたは複数）は、列方向および／または行方向に互いに離間することで、第３および第４の導電線の間に低静電容量をもたらし得る。

【0032】

いくつかの実施形態において、第３および第４の導電線（１つまたは複数）は、ピクセルの異なる行の下方または上方に位置し得る。例えば、１つまたは複数の第３の導電線は第１の行の下方または上方に位置し、１つまたは複数の第４の導電線は第２の行の下方または上方に位置し得る。この例では、１つまたは複数の第１の導電線は、１つまたは複数の第３の導電線からの信号を第２の行に分配するように構成され、１つまたは複数の第２の導電線は、１つまたは複数の第４の導電線からの信号を第１の行に分配するように構成され得る。これにより、第３および第４の導電線が列方向に互いに離間することで、第３および第４の導電線の間に低静電容量をもたらし得る。いくつかの実施形態において、１つまたは複数の第３の導電線は、行方向に延在してピクセルの第１の行の上方または下方に位置し、１つまたは複数の第４の導電線は、行方向に延在してピクセルの第２の行の上方または下方に位置し得る。

【0033】

いくつかの実施形態において、第３および第４の導電線（１つまたは複数）は、行方向に互いに離間することで、第３および第４の導電線の間に低静電容量をもたらし得る。例えば、１つまたは複数の第３の導電線は、列方向に延在するとともに１つまたは複数の第１の導電線の上方または下方に少なくとも部分的に位置し、１つまたは複数の第４の導電線は、列方向に延在するとともに１つまたは複数の第２の導電線の上方または下方に少なくとも部分的に位置し得る。いくつかの実施形態において、１つまたは複数の第５の導電線は、１つまたは複数の第３の導電線の上方または下方に配置され得る。１つまたは複数の第３の導電線は、１つまたは複数の第５の導電線とピクセルとの間に配置される。１つまたは複数の第５の導電線は、行方向に延在するとともにピクセルの第１の行の上方または下方に位置し得る。同様に、いくつかの実施形態において、１つまたは複数の第６の導電線は、１つまたは複数の第４の導電線の上方または下方に配置され得る。１つまたは複数の第４の導電線は、１つまたは複数の第６の導電線とピクセルとの間に配置される。１つまたは複数の第６の導電線は、１つまたは複数の第５の導電線から列方向に離間し得るとともに、行方向に延在してピクセルの第２の行の上方または下方に位置し得る。

【0034】

なお、本明細書に記載される集積装置は、本明細書に記載される任意のまたはすべての技術を単独でまたは組み合わせて組み込むことができる。
［ＩＩ．集積装置の概要］
いくつかの実施形態によるピクセル１－１１２の行を示す集積装置１－１０２の概略断面図が図１－１に示されている。集積装置１－１０２は、結合領域１－２０１、ルーティング領域１－２０２、およびピクセル領域１－２０３を含み得る。結合領域１－２０１は、励起光源から入射励起光を受光するように構成され得る。ルーティング領域１－２０２は、結合領域１－２０１からピクセル領域１－２０３に励起光を送達するように構成され得る。ピクセル領域１－２０３は、結合領域１－２０１から離れた位置で表面上に配置された複数のサンプルウェル１－１０８を含み得る。例えば、結合領域１－２０１は、１つまたは複数の格子カプラ１－２１６を含み得る。ルーティング領域１－２０２は、１つまたは複数のサンプルウェル１－１０８の下で１つまたは複数の格子カプラ１－２１６からの光を伝搬するように構成された１つまたは複数の導波路１－２２０を含み得る。例えば、１つまたは複数の導波路１－２２０からの励起光のエバネッセント結合により１つまたは複数のサンプルウェル１－１０８内のサンプルを励起して蛍光を放射し得る。

【0035】

図１－１に示されるように、導波路１－２２０から結合された入射励起光を反射するために、１つまたは複数の少なくとも部分的に不透明な（例えば、金属）層１－１０６が表面上に配置され得る。サンプルウェル１－１０８は、サンプルウェル１－１０８内にサンプルを配置可能とするために層１－１０６を含まなくてもよい。いくつかの実施形態において、１つまたは複数の金属層１－１０６が放射光を反射するように作用し得るため、サンプルウェル１－１０８からの放射光の指向性は、１つまたは複数の金属層１－１０６に対するサンプルウェル１－１０８内のサンプルの位置決めに依存し得る。このようにして、１つまたは複数の金属層１－１０６とサンプルウェル１－１０８内に配置されたサンプル上の蛍光マーカとの間の距離は、蛍光マーカによって放出された光を検出するための、サンプルウェルと同じピクセル内にある１つまたは複数の光検出器１－１１０の効率に影響を及ぼし得る。１つまたは複数の金属層１－１０６と、サンプルが動作中に位置付けられ得る場所に近接するサンプルウェル１－１０８の底面との間の距離は、１００ｎｍ～５００ｎｍの範囲、またはその範囲内の任意の値もしくは値の範囲内であってよい。いくつかの実施形態において、金属層１－１０６とサンプルウェル１－１０８の底面との間の距離は、約３００ｎｍである。

【0036】

図１－１に示されるように、ピクセル領域１－２０３は、ピクセル１－１１２の１つまたは複数の行を含み得る。点線の長方形によって示される１つのピクセル１－１１２は、サンプルウェル１－１０８と、サンプルウェル１－１０８に関連付けられた１つまたは複数の光検出器１－１１０（例えば、光検出領域を含む）とを含む集積装置１－１０２の領域である。いくつかの実施形態において、各光検出器１－１１０は、光検出領域と、サンプルウェル１－１０８からの入射光に応答して光検出領域内で生成された電荷キャリアを受け取るように構成された１つまたは複数の電荷蓄積領域とを含み得る。導波管１－２２０から結合された励起光がサンプルウェル１－１０８内に位置するサンプルを照射すると、サンプルは励起状態に達し、放出光を放出し得る。この放出光は、サンプルウェル１－１０８に関連付けられた１つまたは複数の光検出器１－１１０によって検出され得る。図１－１は、サンプルウェル１－１０８からピクセル１－１１２の１つまたは複数の光検出器１－１１０への放射光の光軸（実線で示される）を概略的に示している。ピクセル１－１１２の１つまたは複数の光検出器１－１１０は、サンプルウェル１－１０８からの放出光を検出するように構成および配置され得る。個々のピクセル１－１１２について、サンプルウェル１－１０８およびそのそれぞれの光検出器１－１１０は、共通の光軸に沿って整列され得る。このように、１つまたは複数の光検出器１－１１０は、ピクセル１－１１２内でサンプルウェル１－１０８と重なり合い得る。

【0037】

また、図１－１に示されるように、集積装置１－１０２は、サンプルウェル１－１０８と光検出器１－１１０との間に配置された１つまたは複数のフォトニック構造１－２３０および／または金属層１－２４０を含み得る。例えば、フォトニック構造１－２３０は、サンプルウェル１－１０８から光検出器１－１１０に到達する放出光の量を増加させるように構成され得る。代替的にまたは追加的に、フォトニック構造１－２３０は、放射光を検出する際の信号ノイズに寄与し得る励起光が光検出器１－１１０に到達することを低減または防止するように構成され得る。図１－１に示されるように、フォトニック構造１－２３０は、導波路１－２２０と光検出器１－１１０との間に配置され得る。種々の実施形態によれば、フォトニック構造１－２３０は、スペクトルフィルタ、偏光フィルタ、および空間フィルタを含む１つまたは複数の光除去フォトニック構造を含み得る。いくつかの実施形態において、フォトニック構造１－２３０は、共通軸に沿って個々のサンプルウェル１－１０８およびそれらのそれぞれの光検出器１－１１０と整列するように配置され得る。

【0038】

いくつかの実施形態において、金属層１－２４０は、集積装置１－１０２の部分へおよび／または部分から制御信号をルーティングするように構成され得る。例えば、制御信号は、集積装置１－１０２の１つまたは複数の導電性パッド（図示せず）内のおよび／またはそれに結合された制御回路から受信され、金属層１－２４０を介してピクセル１－１１２にルーティングされ得る。いくつかの実施形態において、金属層１－２４０は、空間フィルタおよび／または偏光フィルタとしても機能し得る。そのような実施形態では、１つまたは複数の金属層１－２４０は、励起光の一部または全部が１つまたは複数の光検出器１－１１０に到達することを阻止するように配置され得る。

【0039】

いくつかの実施形態において、サンプルと１つまたは複数の光検出器との間の距離も、放出光を検出する際の効率に影響を及ぼし得る。光がサンプルと１つまたは複数の光検出器１－１１０との間を移動しなければならない距離を減少させることによって、放出光の検出効率が改善され得る。加えて、サンプルと１つまたは複数の光検出器１－１１０との間のより小さい距離は、集積装置のより小さい面積フットプリントを占有するピクセルを可能にし得る。これにより、より多くのピクセルが集積装置に含まれることを可能にし得る。サンプルウェル１－１０８の底面と１つまたは複数の光検出器１－１１０との間の距離ｄは、いくつかの実施形態において、５μｍ～１５μｍの範囲、またはその範囲内の任意の値もしくは値の範囲であり得るが、本発明はそのような範囲に限定されない。なお、いくつかの実施形態において、放射光は、励起光源およびサンプルウェル以外の他の手段を通して提供されてもよい。したがって、いくつかの実施形態は、サンプルウェル１－１０８を含まなくてもよい。

【0040】

分析されるサンプルは、ピクセル１－１１２のサンプルウェル１－１０８に導入され得る。サンプルは、生物学的サンプルまたは任意の他の適切なサンプル（例えば、化学的サンプル）であってよい。サンプルは複数の分子を含んでもよく、サンプルウェルは単一の分子を単離するように構成され得る。いくつかの場合において、サンプルウェル１－１０８の寸法は、サンプルウェル１－１０８内に単一分子を閉じ込めるように作用することで測定が単一分子に対して実行されることを可能にする。励起光は、サンプルウェル１－１０８内の照明領域内にある間に、サンプルまたはサンプルに付着されるか、もしくは別の態様でサンプルと関連付けられる少なくとも１つの蛍光マーカを励起するように、サンプルウェル１－１０８の中に送達され得る。

【0041】

動作中、サンプルウェル１－１０８内のサンプルの並行分析は、励起光を使用してウェル内のサンプルの一部または全部を励起し、サンプル放出からの信号を光検出器１－１１０で検出することによって実行される。サンプルからの放出光は、対応する光検出器１－１１０によって検出され、少なくとも１つの電気信号に変換され得る。電気信号は、集積装置１－１０２の導電線（例えば、金属層１－２４０）に沿って送信され得る。導電線は、集積装置１－１０２とインターフェース接続された機器および／または制御回路に接続され得る。電気信号は、その後、機器および／または制御回路によって処理および／または分析され得る。

【0042】

図１－２は、集積装置１－１０２のピクセル１－１１２の断面図を示す。ピクセル１－１１２は、ピン止めフォトダイオード（pinned photodiode）（ＰＰＤ）であり得る光検出領域と、蓄積ダイオード（ＳＤ０）であり得る電荷蓄積領域と、フローティングディフュージョン（ＦＤ）領域であり得る読み出し領域と、ドレイン領域Ｄと、伝送ゲートＲＥＪ，ＳＴ０，ＴＸ０とを含む。いくつかの実施形態において、光検出領域ＰＰＤ、電荷蓄積領域ＳＤ０、読み出し領域ＦＤ、および／またはドレイン領域Ｄは、集積装置１－１０２の１つまたは複数の基板層の一部をドーピングすることによって、集積装置１－１０２内に形成され得る。例えば、集積装置１－１０２は、低濃度ｐドープ基板を有してもよく、光検出領域ＰＰＤ、電荷蓄積領域ＳＤ０、読み出し領域ＦＤ、および／またはドレイン領域Ｄは、基板のｎドープ領域であってよい。この例では、ｐドープ領域はホウ素を用いてドープされ、ｎドープ領域はリンを用いてドープされ得るが、他のドーパントおよび構成も可能である。いくつかの実施形態において、ピクセル１－１１２は、７．５ミクロン×５ミクロン以下などのような１０ミクロン×１０ミクロン以下の面積を有し得る。なお、本明細書で説明する実施形態はこれらに限定されず、いくつかの実施形態において、基板は、低濃度ｎドープされ、光検出領域ＰＰＤ、電荷蓄積領域ＳＤ０、読み出し領域ＦＤ、および／またはドレイン領域Ｄは、ｐドープされ得る。

【0043】

いくつかの実施形態において、光検出領域ＰＰＤは、入射光に応答して電荷キャリアを生成するように構成され得る。例えば、ピクセル１－１１２の動作中に、励起光は、サンプルからの蛍光放出を含む入射光子を光軸ＯＰＴに沿って光検出領域ＰＰＤに流れさせるようにサンプルウェル１－１０８を照射され得る。光検出領域ＰＰＤは、サンプルウェル１－１０８からの入射光子に応答して蛍光放出電荷キャリアを生成するように構成され得る。いくつかの実施形態において、集積装置１－１０２は、電荷キャリアをドレイン領域Ｄまたは電荷蓄積領域ＳＤ０に伝送するように構成され得る。例えば、励起光のパルスに続くドレイン期間中、光検出領域ＰＰＤに到達する入射光子は、主に、ドレイン領域Ｄに伝送されて排出される励起光子であり得る。この例では、ドレイン期間に続く収集期間中に、蛍光放出光子が光検出領域ＰＰＤに到達し、収集のために電荷蓄積領域ＳＤ０に伝送される。いくつかの実施形態において、ドレイン期間および収集期間は、各励起パルスに続いてもよい。

【0044】

いくつかの実施形態において、電荷蓄積領域ＳＤ０は、入射光に応答して光検出領域ＰＰＤにおいて生成された電荷キャリアを受け取るように構成され得る。例えば、電荷蓄積領域ＳＤ０は、サンプルウェル１－１０８からの蛍光放出光子に応答して光検出領域ＰＰＤにおいて生成された電荷キャリアを受け取り、蓄積するように構成され得る。いくつかの実施形態において、電荷蓄積領域ＳＤ０は、各々励起パルスによって先行される複数の収集期間に亘って、光検出領域ＰＰＤから受け取った電荷キャリアを蓄積するように構成され得る。いくつかの実施形態において、電荷蓄積領域ＳＤ０は、電荷伝送チャネルによって光検出領域ＰＰＤに電気的に結合され得る。いくつかの実施形態において、電荷伝送チャネルは、光検出領域ＰＰＤと電荷蓄積領域ＳＤ０との間のピクセル１－１１２の領域を、光検出領域ＰＰＤおよび電荷蓄積領域ＳＤ０と同じ導電型でドーピングすることによって、少なくとも閾値電圧が電荷伝送チャネルに印加されたときには電荷伝送チャネルが導電性を有し、閾値電圧未満の（またはいくつかの実施形態では閾値電圧よりも大きい）電圧が電荷伝送チャネルに印加されたときには電荷伝送チャネルが非導電性を有するように形成され得る。いくつかの実施形態において、閾値電圧は、電荷伝送チャネルが電荷キャリアを枯渇させる上（または下）の電圧であってよく、その結果、光検出領域ＰＰＤからの電荷キャリアは、電荷伝送チャネルを介して電荷蓄積領域ＳＤ０まで進むことができる。例えば、閾値電圧は、電荷伝送チャネルの材料、寸法、および／またはドーピング構成に基づいて決定され得る。

【0045】

いくつかの実施形態において、伝送ゲートＳＴ０は、光検出領域ＰＰＤから電荷蓄積領域ＳＤ０への電荷キャリアの伝送を制御するように構成され得る。例えば、伝送ゲートＳＴ０は、制御信号を受信し、それに応答して、光検出領域ＰＰＤを電荷蓄積領域ＳＤ０に電気的に結合する電荷伝送チャネルの導電率を決定するように構成され得る。例えば、制御信号の第１部分が伝送ゲートＳＴ０で受信される場合、伝送ゲートＳＴ０は、電荷伝送チャネルをバイアスして電荷伝送チャネルを非導電性にすることで、電荷キャリアが電荷蓄積領域ＳＤ０に到達するのを阻止するように構成され得る。あるいは、制御信号の第２部分が伝送ゲートＳＴ０で受信される場合、伝送ゲートＳＴ０は、電荷伝送チャネルをバイアスして電荷伝送チャネルを導電性にすることで、電荷キャリアが光検出領域ＰＰＤから電荷伝送チャネルを介して電荷蓄積領域ＳＤ０に流れるように構成され得る。いくつかの実施形態において、伝送ゲートＳＴ０は、ポリシリコンなどの導電性かつ少なくとも部分的に不透明な材料で形成され得る。

【0046】

いくつかの実施形態において、伝送ゲートＴＸ０は、光検出領域ＰＰＤおよび電荷蓄積領域ＳＤ０に関連して伝送ゲートＳＴ０について説明した方法で、電荷蓄積領域ＳＤ０から読み出し領域ＦＤへの電荷キャリアの伝送を制御するように構成され得る。例えば、光検出領域ＰＰＤから電荷蓄積領域ＳＤ０に電荷キャリアが伝送される複数の収集期間の後、電荷蓄積領域ＳＤ０に蓄積された電荷キャリアが読み出し領域ＦＤに伝送され、集積装置１－１０２の他の部分に読み出して処理され得る。

【0047】

いくつかの実施形態において、伝送ゲートＲＥＪは、光検出領域ＰＰＤおよび電荷蓄積領域ＳＤ０に関連して伝送ゲートＳＴ０について説明した方法で、光検出領域ＰＰＤからドレイン領域Ｄへの電荷キャリアの伝送を制御するように構成された排出ゲートであり得る。例えば、励起光源からの励起光子は、サンプルウェル１－１０８からの蛍光放出光子が光検出領域ＰＰＤに到達する前に光検出領域ＰＰＤに到達し得る。いくつかの実施形態において、集積回路１－１０２は、伝送ゲートＲＥＪを制御して、励起光子に応答して光検出領域ＰＰＤにおいて生成された電荷キャリアを励起光パルスに続くとともに蛍光放出電荷キャリアの受信に先行するドレイン期間中にドレイン領域Ｄに伝送するように構成され得る。

【0048】

いくつかの実施形態において、ピクセル１－１１２は、集積回路１－１０２の制御回路、および／または集積回路１－１０２を含むシステムの制御回路に電気的に結合され、伝送ゲートＲＥＪ，ＳＴ０，ＴＸ０において制御回路からの制御信号を受信するように構成され得る。例えば、金属層１－２４０の金属線は、集積回路１－１０２のピクセル１－１１２に制御信号を搬送するように構成され得る。いくつかの実施形態において、制御信号を搬送する単一の金属線は、ピクセル１－１１２のアレイ、サブアレイ、行、および／または列などの複数のピクセル１－１１２に電気的に結合され得る。例えば、アレイ内の各ピクセル１－１１２は、同じ金属線および／またはネットから制御信号を受信して、ピクセル１－１１２の行が同時に光検出領域ＰＰＤから電荷キャリアを排出および／または収集するように構成され得る。代替的にまたは追加的に、アレイ内のピクセル１－１１２の各行は、複数の行が一度に一行ずつ電荷キャリアを読み出すように、読み出し期間中に異なる制御信号（例えば、行選択信号）を受信するように構成され得る。

【0049】

図１－３は、いくつかの実施形態による集積回路１－１０２に含まれ得る例示的なピクセル１－３１２の回路図である。いくつかの実施形態において、ピクセル１－３１２は、ピクセル１－１１２について説明した方法で構成され得る。例えば、図１－３に示されるように、ピクセル１－３１２は、光検出領域ＰＰＤ、電荷蓄積領域ＳＤ０、読み出し領域ＦＤ、ドレイン領域Ｄ、および伝送ゲートＲＥＪ，ＳＴ０，ＴＸ０を含む。図１－３において、伝送ゲートＲＥＪは、光検出領域ＰＰＤをドレイン領域Ｄに結合するトランジスタのゲートであり、伝送ゲートＳＴ０は、光検出領域ＰＰＤを電荷蓄積領域ＳＤ０に結合するトランジスタのゲートであり、伝送ゲートＴＸ０は、電荷蓄積領域ＳＤ０を読み出し領域ＦＤに結合するトランジスタのゲートである。また、ピクセル１－３１２は、リセット（ＲＳＴ）伝送ゲートおよび行選択（ＲＳ）伝送ゲートを含む。いくつかの実施形態において、伝送ゲートＲＳＴは、リセット制御信号に応答して、読み出し領域ＦＤおよび／または電荷蓄積領域ＳＤ０内の電荷キャリアをクリアするように構成され得る。例えば、伝送ゲートＲＳＴは、電荷キャリアを読み出し領域ＦＤおよび／または電荷蓄積領域ＳＤ０から伝送ゲートＴＸ０および読み出し領域ＦＤを介して直流（ＤＣ）供給電圧ＶＤＤＰに流すように構成され得る。いくつかの実施形態において、伝送ゲートＲＳは、行選択制御信号に応答して、処理のために読み出し領域ＦＤからビット線ＣＯＬに電荷キャリアを伝送するように構成され得る。

【0050】

なお、図１－３に示すトランジスタは電界効果トランジスタ（ＦＥＴ）であるが、バイポーラ接合トランジスタ（ＢＪＴ）のような他のタイプのトランジスタも使用され得る。
図１－４は、いくつかの実施形態によるピクセル１－３１２における例示的な電荷伝送を示す図である。いくつかの実施形態において、ピクセル１－３１２の動作は、１つまたは複数の収集シーケンスを含み得る。第１の収集期間１－１、第１の読み出し期間１－２、第２の収集期間１－３、および第２の読み出し期間１－４を含む例示的な収集シーケンスが図１－３に示されている。いくつかの実施形態において、収集シーケンスの各収集期間の前には、本明細書でさらに説明するようにドレイン期間を置くことができる。いくつかの実施形態において、ピクセル１－３１２の動作は、図１－３に示された収集シーケンスの１つまたは複数の反復を含み得る。いくつかの実施形態において、収集シーケンスは、サンプルウェル１－１０８内のサンプルの励起と協調され得る。例えば、励起光源およびピクセル１－３１２の動作を制御するように単一の制御回路が構成され得る。

【0051】

いくつかの実施形態において、第１の収集期間１－１は、光検出領域ＰＰＤで複数の第１の蛍光放出光子を受け取ることを含み得る。例えば、第１の収集期間１－１は、蛍光放出光子を光検出領域ＰＰＤに向けて放出するように構成されたサンプルウェル１－１０８を照射する励起光のパルスに応答して生じ得る。図１－４に示すように、光検出領域ＰＰＤは、入射した蛍光放出光子に応答して電荷キャリアＱ１を生成し、第１の収集期間１－１の間に電荷キャリアＱ１を電荷蓄積領域ＳＤ０に伝送するように構成され得る。いくつかの実施形態において、励起光子は、励起パルスの直後であって第１の収集期間１－１の前のドレイン期間中に光検出領域ＰＰＤに到達し、その間、励起光子に応答して光検出領域ＰＰＤ内に生成された電荷キャリアがドレイン領域Ｄに伝送され得る。いくつかの実施形態において、収集期間１－１は、複数のそれぞれの励起パルスに応答して複数回繰り返されてもよく、電荷キャリアＱ１は、収集期間１－１の経過にわたって電荷蓄積領域ＳＤ０に蓄積され得る。いくつかのそのような実施形態では、各収集期間１－１の前にドレイン期間を設けてもよい。いくつかの実施形態において、収集期間１－１および／または各収集期間１－１に先行するドレイン期間は、集積装置１－１０２のアレイ、サブアレイ、行、および／または列の各ピクセルに対して同時に生じ得る。

【0052】

いくつかの実施形態において、第１の読み出し期間１－２は、電荷キャリアＱ１が電荷蓄積領域ＳＤ０に蓄積される１つまたは複数の収集期間１－１の後に発生し得る。図１－４に示すように、第１の読み出し期間１－２において、電荷蓄積領域ＳＤ０に蓄積された電荷キャリアＱ１は読み出し領域ＦＤに伝送され、処理のために読み出され得る。いくつかの実施形態において、読み出し期間１－２は、相関二重サンプリング（ＣＤＳ）技術を用いて実行され得る。例えば、最初に読み出し領域ＦＤの第１の電圧が読み出され、その後、読み出し領域ＦＤのリセットによって（例えば、リセット信号を伝送ゲートＲＳＴに印加することによって）電荷蓄積領域ＳＤ０から読み出し領域ＦＤへ電荷キャリアＱ１が伝送され、電荷キャリアＱ１の伝送後に、次いで読み出し領域ＦＤの第２の電圧が読み出され得る。この例では、第１の電圧と第２の電圧との差は、電荷蓄積領域ＳＤ０から読み出し領域ＦＤに伝送される電荷キャリアＱ１の量を示し得る。いくつかの実施形態において、第１の読み出し期間１－２は、アレイの各行、列、および／またはピクセルに対して異なる時間に生じ得る。例えば、一度に１つの行または列のピクセルを読み出すことによって、単一の処理ラインが、同時に読み出すために各ピクセルに処理ラインを割り当てるのではなく、連続して各行または列の読み出しを処理するように構成され得る。他の実施形態では、処理ラインがアレイの各ピクセルに対して設けられ得るので、アレイの各ピクセルは同時に読出するように構成され得る。様々な実施形態によれば、ピクセルから読み出された電荷キャリアは、サンプルウェル１－１０８内のサンプルの蛍光強度、寿命、スペクトル、および／または他のそのような蛍光情報を示し得る。

【0053】

いくつかの実施形態において、第２の収集期間１－３は、収集期間１－１について説明した方法で生じ得る。例えば、第１の読み出し期間１－２の後、１つまたは複数の第２の収集期間１－２が、各収集期間１－３に先行するドレイン期間などの、１つまたは複数のそれぞれの励起パルスに続いて生じ得る。図１－４に示すように、１つまたは複数の第２の収集期間１－３中には、光検出領域ＰＰＤに発生した電荷キャリアＱ２が電荷蓄積領域ＳＤ０に伝送され得る。いくつかの実施形態において、各励起パルスと対応する収集期間１－３との間の遅延は、各励起パルスと対応する収集期間１－１との間の遅延とは異なり得る。例えば、異なる収集期間中の励起パルスに続く異なる期間中に電荷キャリアを収集することによって、収集期間１－１，１－３から読み出された電荷キャリアはサンプルウェル１－１０８内のサンプルの蛍光寿命情報を示し得る。いくつかの実施形態では、１つまたは複数の第２の収集期間の後に、１つまたは複数の第２の読み出し期間が続き、第２の読み出し期間中に、１つまたは複数の第２の収集期間の過程で電荷蓄積領域ＳＤ０に蓄積された電荷キャリアが、１つまたは複数の第１の読み出し期間１－２について本明細書に記載される方法で読み出され得る。

【0054】

図１－５Ａは、いくつかの実施形態による、集積装置１－１０２に含まれ得るピクセル１－５１２の平面図である。いくつかの実施形態において、ピクセル１－５１２は、ピクセル１－１１２，１－３１２について本明細書で説明される方法で構成され得る。例えば、図１－５Ａにおいて、ピクセル１－５１２は、光検出領域ＰＰＤ、電荷蓄積領域ＳＤ０、読み出し領域ＦＤ、伝送ゲートＳＴ０，ＴＸ０，ＲＳＴ，ＲＳを含む。さらに、図１－５Ａにおいて、ピクセル１－５１２は、第２の電荷蓄積領域ＳＤ１と、伝送ゲートＳＴ１，ＴＸ１とを含み、これらはそれぞれ、電荷蓄積領域ＳＤ０および伝送ゲートＳＴ０，ＴＸ０について本明細書で説明される方法で構成され得る。例えば、電荷蓄積領域ＳＤ０，ＳＤ１は、光検出領域ＰＰＤで生成された電荷キャリアを受光し、読み出し領域ＦＤに伝送されるように構成され得る。いくつかの実施形態において、電荷蓄積領域ＳＤ０，ＳＤ１は、励起パルスに対して異なる時間に光検出領域ＰＰＤからの電荷キャリアを受け取るように構成され得る。いくつかの実施形態においては、別個の読み出し領域ＦＤが各電荷蓄積領域に結合され得る。図１－５Ｂは、いくつかの実施形態によるピクセル１－５１２の回路図である。

【0055】

図１－６は、いくつかの実施形態によるピクセル１－５１２における例示的な電荷伝送を示す図である。いくつかの実施形態において、ピクセル１－５１２の動作は、第１の収集期間１－１´、第２の収集期間１－２´、第１の読み出し期間１－３´、および第２の読み出し期間１－４´を含む図１－６に示された収集シーケンスの１つまたは複数の反復を含み得る。

【0056】

いくつかの実施形態において、１つまたは複数の第１の収集期間１－１´は、１つまたは複数のそれぞれの励起パルスに応答しておよび／または各収集期間１－１´に先行するドレイン期間を有するように、第１の収集期間１－１との関連を含めて本明細書で説明される方法で実施され得る。図１－６に示すように、電荷キャリアＱ１´は、光検出領域ＰＰＤで生成され、電荷蓄積領域ＳＤ０に伝送され得る。いくつかの実施形態において、第１の収集期間１－１´の後に１つまたは複数の第２の収集期間１－２´が発生し、その第２の収集期間１－２´中に電荷キャリアＱ２´が光検出領域ＰＰＤで生成され、電荷蓄積領域ＳＤ１に伝送され得る。例えば、電荷キャリアＱ２´は、第１の収集期間１－１´において、電荷キャリアＱ１´とは異なる時間に、それぞれの励起パルスに対して電荷蓄積領域ＳＤ１に伝送され得る。いくつかの実施形態において、第１の収集期間１－１´および第２の収集期間１－２´は、同一の１つまたは複数の励起パルスに応答して生じ得る。例えば、共通の励起パルスによって、蛍光放出光子が励起パルスの後の期間にわたって光検出領域ＰＰＤに到達し、この期間は、電荷キャリアＱ１´が電荷蓄積領域ＳＤ０に伝送される第１の収集期間１－１´と、電荷キャリアＱ２´が電荷蓄積領域ＳＤ１に伝送される第２の収集期間１－２´とに分割され得る。なお、種々の実施形態によれば、電荷キャリアＱ１´と電荷キャリアＱ２´は、電荷蓄積領域ＳＤ０，ＳＤ１のいずれかに、任意の順序で伝送され得る。

【0057】

いくつかの実施形態において、第１の読み出し期間１－３´は、図１－４との関連を含めて第１の読み出し期間１－２について本明細書で説明される方法で実行され得る。例えば、図１－６に示すように、第１読み出し期間１－３´中に、電荷キャリアＱ１´は、領域ＦＤを読み出すために電荷蓄積領域ＳＤ０から伝送され得る。いくつかの実施形態では、第１の読み出し期間１－３´の後に第２の読み出し期間１－４´が生じ、電荷蓄積領域ＳＤ１から読み出し領域ＦＤに電荷キャリアＱ２´が伝送され得る。なお、種々の実施形態によれば、電荷キャリアＱ１´と電荷キャリアＱ２´は任意の順序で読み出され得る。

【0058】

なお、ピクセル１－５１２は、１つの電荷蓄積領域に電荷キャリアを蓄積し、その電荷蓄積領域から電荷キャリアを読み出し、次いで他の電荷蓄積領域でこの処理を繰り返すことを含むといったような、図１－４との関連を含めて本明細書で説明される方法で動作するように代替的に構成され得る。また、種々の実施形態によれば、本明細書で説明するピクセルは任意の数の電荷蓄積領域を含み得る。

【0059】

いくつかの実施形態において、本明細書で説明されるピクセルのいくつかの構成要素は、集積回路の１つまたは複数の基板層上に配置および／または形成され得る。いくつかの実施形態において、１つまたは複数の基板層は、代替的にまたは追加的に、他の１つまたは複数の基板層の上方および／または下方に配置された１つまたは複数の補助層（例えば、エピタキシャル層）を含み得る。いくつかの実施形態において、本明細書で説明されるピクセルのいくつかの構成要素は、基板および／または１つまたは複数の補助層の少なくとも一部をエッチング除去することによって形成され得る。いくつかの実施形態において、本明細書で説明される伝送ゲートおよび／またはドレインゲートは、少なくとも部分的に不透明であり得るポリシリコンなどの半導体材料を使用して形成され得る。

【0060】

［Ａ．電位勾配誘導マスクを組み込んだ技術］
図２－１は、いくつかの実施形態による電位勾配誘導マスクを備えた例示的なピクセル２－１１２の概略図である。ピクセル２－１１２は、図１－１～図１－５Ａに関連してピクセル１－１１２について説明した方法で構成され得る。図２－１に示されるように、ピクセル２－１１２は、光検出領域ＰＤと、少なくとも１つの電荷蓄積領域ＳＤ０とを含む。光検出領域ＰＤの少なくとも一部の上方または下方に配置されたマスクが示されており、このマスクは、光検出領域ＰＤから、光検出領域ＰＤを電荷蓄積領域ＳＤ０に電気的に結合する電荷伝送領域（例えば、伝送ゲートＳＴ０の上方または下方）への電位勾配を生成するように構成された開口部を有する。また、ピクセル２－１１２は、ドレイン領域Ｄとともに示されており、ドレイン領域Ｄおよび電荷蓄積領域ＳＤ０は光検出領域ＰＤから同じ方向に離間している。なお、ピクセル２－１１２の実施形態は、２つの電荷蓄積領域などのように２つ以上の電荷蓄積領域を含んでもよく、いくつかの実施形態はドレイン領域Ｄを含んでいなくてもよい。

【0061】

いくつかの実施形態において、ピクセル２－１１２は、集積回路の一部として含まれ得る。例えば、種々の実施形態によれば、集積回路は、ピクセル２－１１２、ピクセル２－１１２の行、および／またはピクセル２－１１２の２次元アレイのうちの１つを含み得る。いくつかの実施形態において、ピクセル２－１１２は、７．５ミクロン×５ミクロン以下などのように１０ミクロン×１０ミクロン以下の面積を有し得る。いくつかの実施形態において、電荷蓄積領域ＳＤ０は、ピクセル２－１１２の１つまたは複数の基板層および／または補助層上に配置および／または形成され得る。例えば、１つまたは複数の基板層は低濃度ｐ型ドープされ得る。電荷蓄積領域ＳＤ０は、１つまたは複数の基板層をｎ型ドープすることによって形成され得る。一例として、電荷蓄積領域ＳＤ０はリンを用いて形成され得る。

【0062】

いくつかの実施形態において、ピクセル２－１１２は、光源から入射光子を受け取るように配置され得る。いくつかの実施形態において、ピクセル２－１１２の光検出領域ＰＤは、光軸に沿って入射光子を受光するように構成され得る。例えば、図２－１に示されるように、第１の光軸は、マスクが配置された光検出領域ＰＤの表面に対して垂直に延在し得る。光検出領域ＰＤは、入射光子に応答して電荷キャリア（例えば、光電子）を生成するように構成され得る。光検出領域ＰＤはさらに、電荷キャリアを電気軸に沿って電荷蓄積領域ＳＤ０に伝送するように構成され得る。例えば、電気軸は、電荷蓄積領域ＳＤ０が光検出領域ＰＤから離間する方向に延びるなど、光軸に対して垂直であってもよい。光検出領域ＰＤはさらに、電荷キャリアをドレイン領域Ｄに伝送するように構成され得る。一例では、光検出領域ＰＤは、電荷伝送チャネルおよびドレインチャネルの導電状態を決定するドレインゲートＲＥＪおよび伝送ゲートＳＴ０における制御バイアス電圧に従って、電荷キャリアをドレイン領域Ｄまたは電荷蓄積領域ＳＤ０に伝送し得る（例えば、光検出領域ＰＤをドレインゲートＲＥＪの上方または下方に位置するドレイン領域Ｄに電気的に結合する）。例えば、ドレインゲートＲＥＪにおける電圧がドレインチャネルをバイアスして、ドレインチャネルの静電障壁を低減させるとき、電荷キャリアがドレインチャネルを介してドレイン領域Ｄに伝搬し得る。同時に、伝送ゲートＳＴ０における電圧が電荷伝送チャネルをバイアスして、電荷伝送チャネルの静電障壁を増大させることで、電荷キャリアが光検出領域ＰＤから電荷蓄積領域ＳＤ０に伝搬することが阻止され得る。例えば、光検出領域ＰＤからドレイン領域Ｄへの電荷キャリアの排出は、励起光子から生成された電荷キャリアを廃棄するように構成（例えば、時間調整）され得る。これにより、蛍光発光電荷キャリアに対する励起電荷キャリアからの干渉が低減される。

【0063】

同様に、上記した例では、伝送ゲートＳＴ０における電圧が電荷伝送チャネルをバイアスして、電荷伝送チャネルの静電障壁を低減させるとき、電荷キャリアが光検出領域ＰＤから電荷蓄積領域ＳＤ０に伝搬し得る。同時に、ドレインゲートにおける電圧がドレインチャネルをバイアスして、ドレインチャネルの静電障壁を増大させることで、電荷キャリアが光検出領域ＰＤからドレイン領域Ｄに伝搬することが阻止され得る。例えば、電荷蓄積領域ＳＤ０への電荷キャリアの伝送は、電荷蓄積領域ＳＤ０における蛍光発光電荷キャリアの蓄積を容易にするように構成され得る（例えば、タイミング制御され得る）。いくつかの実施形態において、ピクセル２－１１２内の電荷キャリアを排出および／または収集する構成（例えば、タイミング）は、図１－１～図１－５Ａに関連して説明したように行われ得る。

【0064】

いくつかの実施形態において、ピクセルは、高い制御電圧がピクセルの電荷伝送チャネルおよび／またはドレインチャネルの導電率を増加させるように構成され得る。例えば、１つまたは複数のチャネルは、低濃度ｐドープされた基板内および／または基板上においてｎ型ドープされ得る。いくつかの実施形態では、ピクセルは、低い制御電圧が電荷伝送チャネルおよび／またはドレインチャネルの導電率を増加させるように構成され得る。例えば、１つまたは複数のチャネルは、低ｎドープされた基板内および／または基板上においてｐ型ドープされ得る。いくつかの実施形態は、ｐ型チャネルとｎ型チャネルの両方を含み得る。

【0065】

マスクは、薄く、少なくとも部分的に不透明で、少なくとも部分的に絶縁性の材料を含み得る。例えば、いくつかの実施形態において、マスクは、光軸に沿って１ミクロン未満、例えば０．６ミクロンの厚さを有する。マスク開口部は、光検出領域ＰＤ内に電位勾配を誘起するように構成され得る。この電位勾配は、電気軸に沿った光検出領域ＰＤからドレイン領域Ｄおよび／または電荷蓄積領域ＳＤ０への電荷キャリア輸送の速度を増加させ得る。例えば、マスク開口部は、入射光子に応答して光検出領域ＰＤにおいて生成された電荷キャリアが電界によって電荷蓄積領域ＳＤ０および／またはドレイン領域Ｄに向かってバイアスされるように、光検出領域ＰＤにおいて電界を生成するように成形および／または構成され得る。いくつかの実施形態において、マスク開口部は、第１の端部および第２の端部を有し得る。第１の端部は、第２の端部よりも広い。例えば、第１の端部は、電気軸に平行な（例えば、光検出領域ＰＤから電荷蓄積領域ＳＤ０への）方向において第２の端部から離間して示されている。開口部は、電気軸および光軸の両方に垂直な方向において、第２の端部よりも第１の端部において広く示されている。一例では、開口部は、第２の端部よりも第１の端部において少なくとも７５％広くてもよい。別の例では、開口部は、第２の端部よりも第１の端部において少なくとも９０％広くてもよい。例えば、図２－１の例示的な例では、マスク開口部は、実質的に三角形の形状を有し、底辺が第１の端部に配置され、底辺に対応する頂点が第２の端部に配置されている。いくつかの実施形態において、ピクセル２－１１２の少なくとも一部は、光検出領域の一部の上方および／または下方にマスクを堆積し、マスクの少なくとも一部を除去してマスク開口部を形成することによって製造され得る。その結果、開口部は、光検出領域の第１の端部において第２の端部よりも広くなる。

【0066】

図２－２は、いくつかの実施形態による集積回路のピクセルのアレイ内に配置され得る例示的なピクセル２－２１２ａ，２－２１２ｂの上面図である。いくつかの実施形態において、ピクセル２－２１２ａ，２－２１２ｂは、ピクセル１－１１２について説明した方法で構成され得る。図２－２に示されるように、ピクセル２－２１２ａの電荷蓄積領域および／またはドレイン領域は、ピクセル２－２１２ａの光検出領域ＰＤから一方向に離間し、ピクセル２－２１２ｂの電荷蓄積領域および／またはドレイン領域は、ピクセル２－２１２ｂの光検出領域ＰＤから反対方向に離間している。また、各ピクセルのマスク開口部の第１の（例えば、より広い）端部は、それぞれのピクセルの電荷蓄積領域および／またはドレイン領域に面し、その結果、各マスク開口部の第１の端部は反対方向を向く。結果として、それらピクセルにおいて生成される電位勾配は、反対方向に配向され得る。

【0067】

いくつかの実施形態において、ピクセル２－２１２ａはアレイの第１の行内に配置され、ピクセル２－２１２ｂは第１の行に隣接する第２の行内に配置され得る。一例では、第１の行のピクセルはすべて、ピクセル２－２１２ａの電荷蓄積領域および／またはドレイン領域の配向を有し得るとともに、第２の行のピクセルはすべて、ピクセル２－２１２ｂの電荷蓄積領域および／またはドレイン領域の配向を有し得る。同様に、上記した例では、第１の行のピクセルはすべて、ピクセル２－２１２ａのマスク開口部の配向を有し得るとともに、第２の行のピクセルはすべて、ピクセル２－２１２ｂのマスク開口部の配向を有し得る。本発明者らは、ピクセルの交互の行において反対のピクセル配向を有することにより、寄生伝送／ドレインゲート容量の影響を低減し、これにより、ピクセルの動作中のより速い動作（例えば、低減された伝搬遅延）を促進し得ることを認識した。

【0068】

図３－１は、いくつかの実施形態による１つまたは複数のドレイン層を備えた収集領域を有する例示的なピクセル３－１１２の側面図である。いくつかの実施形態において、ピクセル３－１１２は、図１－１～図１－５Ａに関連してピクセル１－１１２について説明した方法で構成され得る。図３－１に示されるように、ピクセル３－１１２は、光検出領域ＰＤと、光検出領域ＰＤにおいて生成された電荷キャリアを収集するように構成されたドレイン層とを含む。例えば、図２－１Ａに示されるドレイン層は、収集層および保護層を含む。一実施形態において、収集層は、光検出領域ＰＤと同じ半導体ドーピングタイプを有し得る。例えば、光検出領域ＰＤおよび収集層は、ピクセル３－１１２の１つまたは複数の低濃度ｐドープされた基板層上に形成および／または配置されたｎ型ドープ領域を含み得る。収集層と光検出領域ＰＤとの間に配置されて示されている保護層は、逆の半導体ドーピングタイプを有し得る。例えば、保護層はｎ型ドープされ得る。一例として、光検出領域ＰＤおよび収集層は、リンを用いて１つまたは複数の基板層の領域をドーピングすることによって形成され、保護層は、ホウ素を用いて１つまたは複数の基板層の１つまたは複数の領域をドーピングすることによって形成され得る。

【0069】

［Ｂ．１つまたは複数のドレイン層を組み込んだ技術］
図３－１は、いくつかの実施形態による１つまたは複数のドレイン層を有する例示的なピクセル３－１１２の側面図である。いくつかの実施形態において、ピクセル３－１１２は、ピクセル１－１１２および／または本明細書で説明される任意の他のピクセルについて本明細書で説明される方法で構成され得る。図３－１に示されるように、ピクセル３－１１２は、光検出領域ＰＰＤと、光検出領域ＰＰＤを介して入射光子および／または電荷キャリアを受け取るように構成されたドレイン層３－１２０とを含む。図３－１に示されるように、ドレイン層３－１２０は、方向ＯＰＴにおいて、入射光子を受光するように構成された光検出領域ＰＰＤの後に配置されている。例えば、入射光子および／または入射光子から生成された電荷キャリアは、光検出領域ＰＰＤを介して（および／または光検出領域ＰＰＤを通る以外の経路に沿って）ドレイン層３－１２０に流れ得る。

【0070】

いくつかの実施形態において、ドレイン層３－１２０は、受け取った電荷キャリアおよび／または受け取った入射光子に応答してドレイン層３－１２０内で生成された電荷キャリアを廃棄するように構成され得る。例えば、ドレイン層３－１２０は、図３－１に示されており、保護層３－１２２および収集層３－１２４を含む。いくつかの実施形態において、収集層３－１２４は、受け取った電荷キャリアおよび／または入射光子に応答して生成された電荷キャリアを廃棄するように構成され得る。例えば、収集層３－１２４は、ＤＣ電源電圧（例えば、電子を廃棄するための高電圧または正孔を廃棄するための低電圧）に結合するように構成され得る。いくつかの実施形態において、収集層３－１２４は、光検出領域ＰＰＤと同じ半導体ドーピングタイプを有するドープ半導体領域であってよい。例えば、光検出領域ＰＰＤおよび収集層３－１２４は、ピクセル３－１１２の１つまたは複数の低濃度ｐドープされた基板層から形成されたおよび／またはその基板層上に配置されたｎ型ドープ領域を含み得る。

【0071】

いくつかの実施形態において、ドレイン層３－１２０は、少なくともいくつかの電荷キャリアが光検出領域ＰＰＤから離れるのを阻止するように構成され得る。例えば、保護層３－１２２は、少なくともいくつかの電荷キャリアが光検出領域ＰＰＤを介して収集層３－１２４に到達するのを阻止するように構成され得る。図３－１に示されるように、保護層３－１２２は、方向ＯＰＴにおいて光検出領域ＰＰＤと収集層３－１２４との間に配置され得る。いくつかの実施形態において、保護層３－１２２は、光検出領域ＰＰＤと収集層３－１２４との間に電位障壁を形成するように構成され得る。例えば、保護層３－１２２は、光検出領域ＰＰＤおよび／または収集層３－１２４とは逆の半導体ドーピングタイプを有し得る。例えば、上記した例では、保護層はｐ型ドープされ得る。電荷キャリアが光検出領域ＰＰＤから離れるのを阻止することによって、電荷キャリアがドレイン領域Ｄまたは電荷蓄積領域にルーティングされ得る。

【0072】

いくつかの実施形態において、ドレイン層３－１２０は、蛍光放出光子が光検出領域ＰＰＤから出るのを阻止し、励起光子が光検出領域ＰＰＤから出て収集層３－１２４に到達するのを可能にするように構成され得る。例えば、蛍光放出光子は、典型的には、励起光子よりも低いエネルギーを有し、保護層３－１２２を通過して収集層３－１２４に到達するよりもむしろ光検出領域ＰＰＤに留まる可能性が高い。この例では、励起光子は蛍光放出光子よりも保護層３－１２２を通過して収集層３－１２４に到達する可能性が高い。さらに、収集層３－１２４に到達する蛍光電荷キャリアは、除去されない場合、望ましくない経路を介して電荷蓄積領域に到達し、収集された電荷にノイズを加え得る。例えば、蛍光電荷キャリアは、そうでなければ電荷蓄積領域に到達するには遅すぎて正確に測定することができないほど十分に高いエネルギーを有し得る。したがって、ドレイン層３－１２４は、電荷蓄積領域に到達するノイズ電荷キャリアの数を減少させ、それによってピクセルの除去率を増加させるように構成され得る。

【0073】

なお、いくつかの実施形態において、保護層３－１２２は、ピクセル３－１１２のｐチャネル実施形態におけるように、光検出領域ＰＰＤおよび／または収集層３－１２４よりも高い静電電位を有し得る。

【0074】

また、図３－１には、ピクセル３－１１２が保護層３－１２２と電荷蓄積領域ＳＤ０との間に配置されたバリアＢＰＷを有することが示されている。例えば、いくつかの実施形態において、バリアＢＰＷは、電荷蓄積領域ＳＤ０に到達する（例えば、１つまたは複数のバルク基板層内を移動する）少なくともいくつかのノイズ電荷キャリアを遮断するように構成され得る。例えば、励起パルスの後に、電荷蓄積領域ＳＤ０と保護層３－１２２との間のピクセル３－１１２のバルク半導体領域は、バリアＢＰＷがない場合に電荷蓄積領域ＳＤ０に到達することでその電荷蓄積領域ＳＤ０内における収集された電荷キャリアにノイズを加え得る多数のノイズ電荷キャリアを受け取り得る。いくつかの実施形態において、バリアＢＰＷは、ホウ素注入などによるｐ型ドーピングを使用して形成され得る。また、図３－１に示されるように、ピクセル３－１１２は、ピクセル３－２１２の各水平端上に示される深いＰ注入分離（ＤＰＩ）障壁などの１つまたは複数の追加バリアを含むことで、電荷キャリアが隣接ピクセル間を移動することを阻止するように構成され得る。結果として、斜めの角度でピクセル３－１１２に入射する光子が同様に排出されるとともに、電荷蓄積領域ＳＤ０に到達することが防止され得る。

【0075】

［ＩＩＩ．ピクセルレイアウトをミラーリングするための技術］
いくつかの実施形態において、ピクセルアレイは、ピクセルアレイの行および／または列にわたって類似のまたは同一のピクセルの配列を含み得る。例えば、各ピクセルは、隣接ピクセルと同じ配向を有し、隣接ピクセルと同様の位置に配置された個々のピクセル構成要素を有し得る。本発明者らは、いくつかの実施形態において、そのような配置が集積回路において非効率性を引き起こす可能性があることを発見し認識した。例えば、そのような配置では、ピクセル間の共通構成要素は、一般に、隣接ピクセルの構成要素から同じ距離（例えば、隣接ピクセルの構成要素に対して行方向および／または列方向に沿って同じ距離）に配置される。その結果、各ピクセルの構成要素を制御するために別個の導電性制御線が必要になり得る。これは、例えば、制御線を個々のピクセルに接続するために細い制御線を必要とし得ることで、制御線の抵抗に影響を与える。これにより、追加的にまたは代替的に、制御線を個々のピクセルレベルよりも遠くに離間させることができないので、隣接する制御線間に静電容量を形成し得るものとなる。

【0076】

本発明者らは、ピクセルアレイ配置に対する技術的進歩を図った。いくつかの実施形態において、集積回路は、ミラー構造で配置されたピクセルを含み得る。ミラー構造は、行および／または列の方向であり得る。例えば、ピクセルアレイのピクセル行に沿って並んで形成されるピクセルの類似または同一のコピーを有する代わりに、本発明者らは、隣接ピクセルの構造の一部または全部がミラー構造であることが望ましいことを認識した。例えば、隣接ピクセルは、その隣接ピクセル同士の間の境界に対して（例えば、行方向に沿ったピクセルの隣接する辺に基づいて）１８０度で反転され得る。別の例として、ピクセルアレイの列に沿って互いに上下に形成されるピクセルの類似または同一のコピーを有する代わりに、本発明者らは、ピクセルアレイの列内の隣接ピクセルの構造の一部または全部がミラー構造であることが望ましいことを認識した。さらなる例として、ピクセルは、（例えば、クワッドシェアピクセルを形成するために）行方向と列方向の両方において隣接ピクセルにミラーリングされ得る。

【0077】

いくつかの実施形態において、第１のピクセルは、（ａ）第１のピクセルの少なくとも１つの構成要素が、第２のピクセルの少なくとも１つの構成要素に近接する、（ｂ）第１のピクセルの少なくとも１つの構成要素が、第２のピクセルの少なくとも１つの構成要素に対向する、またはその両方であるように、ミラー構造で（例えば、行および／または列方向に沿って）第２のピクセルに近接する。いくつかの実施形態において、第１および第２のピクセルの近接および／または対向する構成要素は、同じ種類の構成要素である。例えば、構成要素は、電荷蓄積領域、阻止領域、伝送ゲート、伝送領域、ドレインゲート、ドレイン領域、光指向性構造、および／またはバリアなど、本明細書に記載の任意のピクセル構成要素であってよい。

【0078】

本発明者らは、ミラーピクセル構造を使用することによって、いくつかの実施形態において、集積回路の物理的特性、電気的特性、および／または他の態様が、ミラーリングされていない構造と比較して改善され得ることを発見および認識した。例えば、隣接するミラーピクセルの構成要素は、非ミラー構造よりも近くに配置され得るので、導電線は、各ピクセルに専用である必要はなく、複数のピクセルにわたって（例えば、ピクセル行内の複数のピクセルにわたって）共有し得る。このような構成は、隣接する線の間に低抵抗および／または低静電容量を有する導電線を提供し得る。別の例として、ミラーピクセル配置は、導電線の異なる物理的構成（例えば、本明細書で説明される複数の層を備えた導電線構造など）を可能にすることができ、これにより、導電線における低抵抗および／または隣接する線間の低静電容量をもたらし得る。低抵抗および／または低静電容量は、ピクセルの動作中にほとんどまたは全くスキューをもたらさず、それによって、高いシャッター効率を提供する。

【0079】

例示的な実施例では、第２のピクセルに隣接する第１のピクセル（例えば、ピクセル行または列内の隣接ピクセル）は、ミラー構造であり得る。第１のピクセルおよび第２のピクセルは各々、第１の側および第２の側を有する。例えば、第１のピクセルおよび第２のピクセルは各々、左側および右側を有し得る（例えば、左および右はピクセルの行方向に基づいて特定される）。したがって、各ピクセルは、他のピクセルに近接する側と、他のピクセルとは反対側とを有する。例えば、第１のピクセルは、第１のピクセルの右側が第２のピクセルの左側に近接するように、第２のピクセルの左に配置され得る。いくつかの実施形態において、第１および第２のピクセルの近接側は、それぞれ第１および第２の構成要素を含み得る。例えば、第１のピクセルの第１の構成要素は第１のピクセルの右側に配置され、第２のピクセルの第２の構成要素は第２のピクセルの左側に配置され得る。いくつかの実施形態において、第１および第２の構成要素は、第１および第２のピクセルの対向側に配置され得る。この例を続けると、第１のピクセルの第１の構成要素は第１のピクセルの左側に配置され、第２のピクセルの第２の構成要素は第２のピクセルの右側に配置され得る。

【0080】

別の例として、第１のピクセルおよび第２のピクセルは各々、上側および下側を有し得る（例えば、上および下はピクセルの列方向に基づいて特定される）。したがって、各ピクセルは、他のピクセルに近接する側と、他のピクセルとは反対側とを有する。例えば、第１のピクセルは、第１のピクセルの下側が第２のピクセルの上側に近接するように、第２のピクセルの上に配置され得る。いくつかの実施形態において、第１および第２のピクセルの近接側は、それぞれ第１および第２の構成要素を含み得る。例えば、第１のピクセルの第１の構成要素は第１のピクセルの下側に配置され、第２のピクセルの第２の構成要素は第２のピクセルの上側に配置され得る。いくつかの実施形態において、第１および第２の構成要素は、第１および第２のピクセルの対向側に配置され得る。この例を続けると、第１のピクセルの第１の構成要素は第１のピクセルの上側に配置され、第２のピクセルの第２の構成要素は第２のピクセルの下側に配置され得る。

【0081】

図４－１は、いくつかの実施形態による、ミラー構造４－１０２，４－１０４におけるピクセル４－１１２，４－１１４，４－１１６の例示的な行の一部の上面図である。図４－１の例では、ピクセル４－１１２～４－１１６は各々、光検出領域ＰＤ、マスク、少なくとも１つの電荷蓄積領域ＳＤ０、および読み出し領域ＦＤを含む図２－１のピクセル２－１１２に関連して説明したものと同様の構成要素を含む。マスクは、光検出領域ＰＤから、光検出領域ＰＤと電荷蓄積領域ＳＤ０とを電気的に結合する（例えば、伝送ゲートＳＴ０の上方または下方の）電荷伝送領域への電位勾配を生じさせる開口部を有する。また、ピクセル４－１１２～４－１１２は（例えば、ドレインゲートＲＥＪの上方または下方の）ドレインチャネル領域によってＰＤに電気的に結合されるドレイン領域Ｄとともに示されている。ピクセル４－１１２～４－１１６はさらに、読み出し領域ＦＤを伝送ゲートＲＳによって制御される伝送チャネルに結合するソースフォロワ（ＳＦ）伝送ゲートを含む。

【0082】

図４－１に示されるように、隣接するピクセル同士は、ミラー構造で互いに近接している。例えば、隣接ピクセル４－１１２，４－１１４はミラー構造４－１０２で互いに近接し、隣接ピクセル４－１１４，４－１１６はミラー構造４－１０４で互いに近接している。各ピクセル４－１１２～４－１１６は、第１の側および第２の側を有する。すなわち、ピクセル４－１１２は第１の側４－１１２Ａおよび第２の側４－１１２Ｂを有し、ピクセル４－１１４は第１の側４－１１４Ａおよび第２の側４－１１４Ｂを有し、ピクセル４－１１６は第１の側４－１１６Ａおよび第２の側４－１１６Ｂを有する。ミラーピクセル構造４－１０２において、ピクセル４－１１２の第２の側４－１１２Ｂは、ピクセル４－１１４の第１の側４－１１４Ａに近接している。ミラーピクセル構造４－１０４において、ピクセル４－１１４の第２の側４－１１４Ｂは、ピクセル４－１１６の第１の側４－１１６Ａに近接している。

【0083】

各ミラーピクセル構造４－１０２，４－１０４において、いくつかのピクセル構成要素は近接側に位置し、いくつかのピクセル構成要素は反対側に位置している。ミラーピクセル構造４－１０２において、側４－１１２Ｂの構成要素は側４－１１４Ａの構成要素に近接しており、側４－１１２Ａの構成要素は側４－１１４Ｂの構成要素の対向側にある。ミラーピクセル構造４－１０４において、側４－１１４Ｂの構成要素は側４－１１６Ａの構成要素に近接しており、側４－１１４Ａの構成要素は側４－１１６Ｂの構成要素の対向側にある。特に、ミラーピクセル構造４－１０２において、ピクセル４－１１２，４－１１４のドレインゲートＲＥＪ（およびドレインゲートの上方または下方のドレインチャネル領域）、ドレイン領域Ｄ、ＲＳ伝送ゲート、およびＳＦ伝送ゲートは互いに近接する一方、伝送ゲートＳＴ０（および伝送ゲートの上方または下方の電荷伝送領域）、電荷蓄積領域ＳＤ０、および読み出し領域ＦＤは互いに対向側にある。ミラーピクセル構造４－１０４において、ピクセル４－１１４，４－１１６のドレインゲートＲＥＪ、ドレインチャネル領域、ドレイン領域Ｄ、ＲＳ伝送ゲート、およびＳＦ伝送ゲートは互いに対向側にあり、伝送ゲート（収集）、電荷伝送領域、電荷蓄積領域ＳＤ０、および読み出し領域ＦＤは互いに近接している。

【0084】

いくつかの実施形態においては、単一のゲートが複数のピクセルにわたって広がり得る。例えば、隣接するピクセル同士のドレインゲートは、単一のドレインゲートが２つの隣接するピクセルに跨がるように、共有される物理材料片（例えば、ポリシリコン材料）に接続され得る。別の例として、隣接するピクセル同士の排出ゲートは、単一の排出ゲートが２つの隣接するピクセルに跨がるように、共有される物理材料片に接続され得る。さらなる例として、隣接するピクセル同士の電荷蓄積伝送ゲート（例えば、ＳＴ０）は、単一の電荷蓄積伝送ゲートが２つの隣接するピクセルに跨がるように、共有される物理材料片に接続され得る。いくつかの実施形態において、２つの隣接するピクセルの電荷蓄積領域は（例えば、ドーピングプロファイルおよび／またはＳＴＩ設計によって）電気的に絶縁され得るが、同じゲートポリシリコン領域を共有する。いくつかの実施形態において、隣接するピクセル同士の複数のゲートは、同じ隣接ピクセル対にわたって跨がり得る（例えば、排出ゲートおよび電荷蓄積伝送ゲートの両方が、２つの隣接ピクセルにわたって跨がり得る）。有利には、隣接するピクセルに跨がる１つまたは複数のゲートを使用することにより、単一の電気接点を使用して２つのピクセルのゲートを接続することができ、これにより、別々のゲートを使用して同じ信号を各ピクセルに提供する場合と比較して、静電容量を低減することができる。

【0085】

ピクセル４－１１２～４－１１６の一部の構成要素は、ピクセルの両側に跨がる部分を有している。例えば、ピクセル４－１１２の光検出領域ＰＤ、マスクおよびマスク開口部は、側４－１１２Ａおよび側４－１１２Ｂの両方に配置された部分を有している。このような構成要素は、両側の間のピクセルの中心に対するピクセル対においてミラーリングされる。例えば、側４－１１２Ｂ上の光検出領域ＰＤ、マスク、およびマスク開口部の部分は、側４－１１４Ａ上の光検出領域ＰＤ、マスク、およびマスク開口部の部分に近接している。同様に、側４－１１２Ａにおける光検出領域ＰＤ、マスク、およびマスク開口部の部分は、側４－１１４Ｂにおける光検出領域ＰＤ、マスク、およびマスク開口部の部分と対向側に位置している。

【0086】

いくつかの実施形態において、ピクセル４－１１２～４－１１６は、集積回路の一部として含まれ得る。例えば、種々の実施形態によれば、集積回路は、ピクセルの行（他のピクセルのうちのピクセル４－１１２～４－１１６を含む）、および／または多数の行および列にわたって延在するピクセルの２次元アレイを含み得る。

【0087】

図４－２は、いくつかの実施形態による電位勾配誘導マスクを各々備えるミラー構造４－２０２，４－２０４，４－２０６におけるピクセル４－２１２，４－２１４，４－２１６，４－２１８の例示的な行の一部のＣＡＤ図である。いくつかの実施形態において、ピクセル４－２１２～４－２１８は、図２－２に関連してピクセル２－２１２ａおよび／またはピクセル２－２１２ｂについて説明した方法で構成され得る。図４－２に示されるように、ピクセル４－２１２～４－２１８は、各ピクセルの上部にマスクが位置するように、垂直に同じ方向に配向されている。また、バリアＤＰＩも示されており、このバリアＤＰＩは、電荷キャリアが同じ行の隣接するピクセル間を流れるのを阻止するように構成され得る。

【0088】

図４－２に示されるように、隣接するピクセルは、ミラー構造で互いに近接している。例えば、隣接ピクセル４－２１２，４－２１４はミラー構造４－２０２で互いに近接しており、隣接ピクセル４－２１４，４－２１６はミラー構造４－２０４で互いに近接しており、隣接ピクセル４－２１６，４－２１８はミラー構造４－２０６で互いに近接している。図４－２に示されていない行内の他のピクセルについても同様である。いくつかの実施形態において、ピクセル４－２１２～２１８の構成要素は、図４－１に関連して説明したようにミラー構造で互いに対向／隣接され得る。

【0089】

図４－３は、いくつかの実施形態による、ミラー構造４－３０２，４－３０４，４－３０６における図１－５Ａおよび図１－５Ｂのピクセル２－５１２の例示的な行の一部の平面図である。図４－３は、各ピクセル４－３１２，４－３１４，４－３１６，４－３１８の光検出領域ＰＰＤに対する蓄積領域ＳＤ０，ＳＤ１の配置を示す。隣接ピクセル４－３１２，４－３１４はミラー構造４－３０２で互いに近接しており、隣接ピクセル４－３１４，４－３１６はミラー構造４－３０４で互いに近接しており、隣接ピクセル４－３１６，４－３１８はミラー構造４－３０６で互いに近接している。図４－３に示されていない行内の他のピクセルについても同様である。

【0090】

各ピクセル４－３１２～４－３１８は、第１の側および第２の側を有する。すなわち、ピクセル４－３１２は第１の側４－３１２Ａおよび第２の側４－３１２Ｂを有し、ピクセル４－３１４は第１の側４－３１４Ａおよび第２の側４－３１４Ｂを有し、ピクセル４－３１６は第１の側４－３１６Ａおよび第２の側４－３１６Ｃを有し、ピクセル４－３１８は第１の側４－３１８Ａおよび第２の側４－３１８Ｂを有する。ミラーピクセル構造４－３０２において、ピクセル４－３１２の第２の側４－３１２Ｂは、ピクセル４－３１４の第１の側４－３１４Ａに近接している。ミラーピクセル構造４－３０４において、ピクセル４－３１４の第２の側４－３１４Ｂは、ピクセル４－３１６の第１の側４－３１６Ａに近接している。ミラーピクセル構造４－３０６において、ピクセル４－３１６の第２の側４－３１６Ｂは、ピクセル４－３１８の第１の側４－３１８Ａに近接している。

【0091】

各ミラーピクセル構造４－３０２，４－３０４，４－３０６において、いくつかのピクセル構成要素は近接側に位置し、いくつかのピクセル構成要素は反対側に位置している。特に、図４－３によって示されるように、ミラーピクセル構造４－３０２において、側４－３１２Ｂの蓄積領域ＳＤ１は側４－３１４Ａの蓄積領域ＳＤ１に近接する一方、側４－３１２Ａの蓄積領域ＳＤ０は側４－３１４Ｂの蓄積領域ＳＤ０との対向側にある。ミラーピクセル構造４－３０４において、側４－３１４Ｂの蓄積領域ＳＤ０は側４－３１６Ａの蓄積領域ＳＤ０に近接する一方、側４－３１４Ａの蓄積領域ＳＤ１は側４－３１６Ｂの蓄積領域ＳＤ１との対向側にある。ミラーピクセル構造４－３０６において、側４－３１６Ｂの蓄積領域ＳＤ１は側４－３１８Ａの蓄積領域ＳＤ１に近接する一方、側４－３１６Ａの蓄積領域ＳＤ０は側４－３１８Ｂの蓄積領域ＳＤ０との対向側にある。

【0092】

図４－４は、いくつかの実施形態による図４－３のミラーピクセル４－３１２，４－３１４の第１の対の回路図である。図４－５は、いくつかの実施形態による図４－３のミラーピクセル４－３１６，４－３１８の第２の対の回路図である。

【0093】

図４－４に示されるように、ミラーピクセル４－３１２，４－３１４において、側４－３１２Ｂの構成要素は側４－３１４Ａの構成要素に近接し、側４－３１２Ａの構成要素は側４－３１４Ｂの構成要素との対向側にある。特に、側４－３１２ＢのドレインゲートＲＥＪ、蓄積領域ＳＤ０、伝送ゲートＳＴ１、伝送ゲートＴＸ１、および他の構成要素（例えば、ＲＴ、ＲＳ、ＶＤＤＰ）は、側４－３１４ＡのドレインゲートＲＥＪ、蓄積領域ＳＤ０、伝送ゲートＳＴ１、伝送ゲートＴＸ１、および他の構成要素（例えば、ＲＴ、ＲＳ、ＶＤＤＰ）に近接している。同様に、側４－３１２Ａの光検出領域ＰＰＤ、蓄積領域ＳＤ１、伝送ゲートＳＴ０、伝送ゲートＴＸ０、および他の構成要素（例えば、ＣＯＬ）は、側４－１３２Ｄの光検出領域ＰＰＤ、蓄積領域ＳＤ１、伝送ゲートＳＴ０、伝送ゲートＴＸ０、および他の構成要素（例えば、ＣＯＬ）との対向側にある。ドレインＤや読み出し領域ＦＤなどのいくつかの構成要素は、ピクセル４－３１２，４－３１４の両側に部分を有している。そのような態様は、ピクセル４－３１４，４－３１４間において、ピクセル４－３１２の側４－３１２Ａ，４－３１２Ｂの間の接合部およびピクセル４－３１４の側４－３１２Ａ，４－３１４Ｂの間の接合部でミラーリングされる。

【0094】

同様に、図４－５によって示されるように、ミラーピクセル４－３１６，４－３１８において、側４－３１６Ｂの構成要素は側４－３１８Ａの構成要素に近接し、側４－３１６Ａの構成要素は側４－３１８Ｂの構成要素との対向側にある。特に、側４－３１６Ｂの光検出領域ＰＰＤ、蓄積領域ＳＤ１、伝送ゲートＳＴ０、伝送ゲートＴＸ０、および他の構成要素（例えば、ＣＯＬ）は、側４－３１８Ａの光検出領域ＰＰＤ、蓄積領域ＳＤ１、伝送ゲートＳＴ０、伝送ゲートＴＸ０、および他の構成要素（例えば、ＣＯＬ）に近接している。同様に、側４－３１６ＡのドレインゲートＲＥＪ、蓄積領域ＳＤ０、伝送ゲートＳＴ１、伝送ゲートＴＸ１、および他の構成要素（例えば、ＲＴ、ＲＳ、ＶＤＤＰ、ＶＤＤＰ）は、側４－３１８ＢのドレインゲートＲＥＪ、蓄積領域ＳＤ０、伝送ゲートＳＴ１、伝送ゲートＴＸ１、および他の構成要素（例えば、ＲＴ、ＲＳ、ＶＤＤＰ）との対向側にある。図４－４に関連して説明したように、ドレインＤおよび読み出し領域ＦＤは、ピクセル４－３１６，４－３１８の両側に部分を有しており、ピクセル４－３１６，４－３１８間において、ピクセル４－３１６の側４－３１６Ａ，４－３１６Ｂの間の接合部およびピクセル４－３１８の側４－３１８Ａ，４－３１８Ｂの間の接合部でミラーリングされる。

【0095】

いくつかの実施形態において、本明細書で説明されるミラーピクセルは、２つ以上の電荷蓄積領域を含み得る。図４－６は、いくつかの実施形態による、複数の蓄積領域を有するとともにミラー構造を有するピクセル４－６１２，４－６１４，４－６１６の例示的な行の一部の上面図である。図４－１のピクセル４－１１２～４－１１６と同様に、ピクセル４－１４０は、光検出領域ＰＤ、マスク、蓄積領域ＳＤ０を含む。また、ピクセル４－６１２～４－６１８は、第２の蓄積領域ＳＤ１を含む。蓄積領域ＳＤ０，ＳＤ１および読み出し領域ＦＤは、伝送ゲートＳＴ０，ＴＸ０，ＴＸ１によって制御される伝送チャネルに沿って電荷キャリアを受け取る。ピクセル４－６１２～４－６１６はさらに、伝送ゲートＲＥＪにより電荷キャリアをドレイン領域Ｄに流すことができるようにドレイン領域Ｄを含むとともに、伝送ゲートＲＳ，ＳＦも含む。

【0096】

図４－６に示されるように、複数の電荷蓄積領域を有する隣接ピクセルは、ミラー構造で互いに近接している。隣接ピクセル４－６１２，４－６１４はミラー構造４－６０２で互いに近接しており、隣接ピクセル４－６１４，４－６１６はミラー構造４－６０４で互いに近接している。図４－６に示されていない行内の他のピクセルについても同様である。各ピクセル４－６１２～４－６１６は、第１の側および第２の側を有する。すなわち、ピクセル４－６１２は第１の側４－６１２Ａおよび第２の側４－６１２Ｂを有し、ピクセル４－６１４は第１の側４－６１４Ａおよび第２の側４－６１４Ｂを有し、ピクセル４－６１６は第１の側４－６１６Ａおよび第２の側４－６１６Ｂを有する。ミラーピクセル構造４－６０２において、ピクセル４－６１２の第２の側４－６１２Ｂは、ピクセル４－６１４の第１の側４－６１４Ａに近接している。ミラーピクセル構造４－６０４において、ピクセル４－１４０Ｂの第２の側４－６１４Ｂは、ピクセル４－６１６の第１の側４－６１６Ａに近接している。

【0097】

各ミラーピクセル構造４－６０２，４－６０４において、いくつかのピクセル構成要素は近接側に位置し、いくつかのピクセル構成要素は反対側に位置している。ミラーピクセル構造４－６０２において、側４－６１２Ｂの構成要素は側４－６１４Ａの構成要素に近接する一方、側４－６１２Ａの構成要素は側４－６１４Ｂの構成要素との対向側にある。ミラーピクセル構造４－６０４において、側４－６１４Ｂの構成要素は側４－６１６Ａの構成要素に近接する一方、側４－６１４Ａの構成要素は側４－６１６Ｂの構成要素との対向側にある。ミラーピクセル構成４－６０２において、例えば、ピクセル４－６１２，４－６１４のドレインゲートＲＥＪ（およびドレインゲートの上方または下方のドレインチャネル領域）、ドレイン領域Ｄ、ＲＳ伝送ゲート、およびＳＦ伝送ゲートは互いに近接する一方、伝送ゲートＳＴ０，ＴＸ０，ＴＸ１（および伝送ゲートの上方または下方の電荷伝送領域）、電荷蓄積領域ＳＤ０，ＤＳ１、および読み出し領域ＦＤは互いに対向側にある。ミラーピクセル４－６０４において、ピクセル４－６１４，４－６１６のドレインゲートＲＥＪ、ドレインチャネル領域、ドレイン領域Ｄ、ＲＳ伝送ゲート、およびＳＦ伝送ゲートは互いに対向側にある一方、伝送ゲートＳＴ０，ＴＸ０，ＴＸ１（および伝送ゲートの上方または下方の電荷伝送領域）、電荷蓄積領域ＳＤ０，ＤＳ１、および読み出し領域ＦＤは互いに近接している。

【0098】

図４－１のピクセル４－１１２～４－１１６と同様に、ピクセル４－６１２～４－６１６のいくつかの構成要素は、ピクセルの両側に配置される部分を有する。例えば、ピクセル４－６１２の光検出領域ＰＤ、マスク、およびマスク開口部は、側４－６１２Ａ，４－６１２Ｂの両方に部分を有している。このような構成要素は、両側の間のピクセルの中心に対するピクセル対においてミラーリングされる。例えば、側４－６１２Ｂ上の光検出領域ＰＤ、マスク、およびマスク開口部の部分は、側４－６１４Ａ上の光検出領域ＰＤ、マスク、およびマスク開口部の部分に近接している。同様に、側４－６１２Ａ上の光検出領域ＰＤ、マスク、およびマスク開口部の部分は、側４－６１４Ｂ上の光検出領域ＰＤ、マスク、およびマスク開口部の部分との対向側にある。

【0099】

図４－７は、いくつかの実施形態によるミラー構造４－７０２，４－７０４，４－７０６におけるピクセル４－７１２，４－７１４，４－７１６，４－７１８の例示的な行の一部の概略上面図である。ピクセル４－７１２～４－７１８の行は、図４－６に関連して説明したものと同じように構成され得る。例えば、ピクセル４－７１２，４－７１４はミラー構造４－７０２で互いに近接しており、ピクセル４－７１４，４－７１６はミラー構造４－７０４で互いに近接しており、ピクセル４－７１６，４－７１８はミラー構造４－７０６で互いに近接している。図４－７に示されるように、コンタクトは、ピクセル４－７１２～４－７１８の一部の上に配置され得る。いくつかの実施形態において、コンタクトは、入射光子が光検出領域ＰＰＤ以外のピクセル４－７１２～４－７１８の部分に到達すること、および／または斜めの入射角で隣接ピクセルの光検出領域に到達することを阻止するように構成され得る。例えば、コンタクトは、光検出領域ＰＰＤが入射光子を受光するように構成される光軸に平行な方向に長尺状とされ得る。いくつかの実施形態において、コンタクトは、タングステンなどの不透明材料を使用して形成され得る。このようなコンタクトは、多くのまたは全ての入射光子が光軸以外の光路に沿って電荷蓄積領域ＳＤ０，ＳＤ１に到達することを防止することができ、それによって、入射光子が電荷蓄積領域ＳＤ０，ＳＤ１においてノイズ電荷キャリアを生成することを防止する。

【0100】

図４－７では、一対のコンタクトが光検出領域ＰＰＤの両側に配置され、その一対のうちの第１のコンタクトはマスクの三角形開口の頂点の近くに配置され、その一対のうちの第２のコンタクトはマスクの三角形開口の底辺の近くに配置される。第２のコンタクトは、入射光子が電荷蓄積領域ＳＤ０，ＳＤ１に到達するのを阻止するように構成され得る。光検出領域ＰＰＤが配置されたピクセル４－７１２～４－７１８の端部とは反対側の端部には、第３のコンタクトが配置されている。第１および第３のコンタクトはピクセル４－１４０とそれぞれ隣接するピクセルとの間に配置され、第２のコンタクトは光検出領域ＰＰＤと伝送ゲートＳＴ０，ＲＥＪとの間に位置する。なお、いくつかの実施形態において、光検出領域ＰＰＤの両側のコンタクトの対は、単一の円筒形コンタクト壁など、光検出領域ＰＰＤを少なくとも部分的に取り囲む少なくとも１つのコンタクト壁で置き換えられてもよい。代替的にまたは追加的に、いくつかの実施形態では、単一のコンタクトが、同じ行に配置された複数のピクセルに跨がって複数のピクセルに対する光除去を提供し得る。

【0101】

なお、本明細書で説明されるピクセルの種々の実施形態は、電荷蓄積領域、ドレイン領域、制御信号構造、光指向性構造、バリア、および／または他の構成要素の種々の組み合わせを含み得る。したがって、本明細書で説明されるピクセルミラーリング技術は、例示の目的のみのために本明細書で提供される任意の特定のピクセル構造に限定されない。さらに、ピクセルアレイ内のすべてのピクセルがミラー構造である必要はなく、したがって、ピクセルアレイ内のピクセルのサブセットのみがミラー構造であってもよい。ピクセルは、ピクセルアレイに対して、垂直、水平、斜め、および／または同等物を含む、任意の方向に沿ってミラーリングされ得る。

【0102】

［ＩＶ．追加の例示的なミラーピクセル構造］
上記した例では、集積装置１－１０２は、光検出領域ＰＰＤ、１つまたは複数の電荷蓄積領域、および読み出し領域ＦＤが伝送ゲートＲＥＪ，ＳＴ０，ＴＸ０から離間する方向において入射光子を受け取る構成で示されている。いくつかの実施形態では、集積装置１－１０２は、前面照射型（ＦＳＩ）構造を有し得る。

【0103】

本開示のいくつかの態様は、集積装置１－１０２について本明細書で説明したように、他の方向の入射光子を受け取るように構成された構造、および／または複数の順次結合された電荷蓄積領域を含む構造に関する。例えば、本発明者らは、光検出領域、電荷蓄積領域、および／または読み出し領域から離間した伝送ゲートおよび／または導電線を有する集積装置が、改善された光学的および電気的特性を有し得ることを認識した。一例として、導電線が入射光子の経路内またはその近傍に配置されていない場合、導電線の光学特性は入射光子にほとんど影響を与えない場合がある。この例では、導電線は、集積装置の光学特性に望ましくない影響を与えることなく、望ましい電気特性（例えば、低抵抗および／または低静電容量）に適合され得る。

【0104】

図５－１は、いくつかの実施形態によるピクセル５－１１２の行を示す代替的な例示的集積装置５－１０２の概略断面図である。
いくつかの実施形態において、集積装置５－１０２は、集積装置１－１０２について本明細書で説明した方法で構成され得る。例えば、図５－１に示されるように、集積装置５－１０２は、１つまたは複数の格子カプラ５－２１６を含む結合領域５－２０１と、１つまたは複数の導波路５－２２０を含むルーティング領域５－２０２と、１つまたは複数のピクセル５－１１２を含むピクセル領域５－２０３とを含み得る。例示的なピクセル５－１１２は、サンプルウェル５－１０８および光検出器５－１１０を含む図５－１の点線のボックスによって示される。また、図５－１に示されるように、集積装置５－１０２は、サンプルウェル５－１０８と光検出器５－１１０との間に配置された１つまたは複数のフォトニック構造５－２３０を含み得る。

【0105】

図５－１に示されるように、集積装置５－１０２は、第１の側で入射光子を受け取るように構成されるものとして示されており、金属層５－２４０は、集積装置５－１０２が入射光子を受け取るように構成されている方向において第１の側とは反対側の集積装置５－１０２の第２の側に配置されている。いくつかの実施形態において、集積装置５－１０２は、裏面照射型（ＢＳＩ）構造を有し得る。いくつかの実施形態において、集積装置５－１０２は、図７－１に関連するものを含む集積装置７－１００について本明細書でさらに説明する方法で構成された１つまたは複数のウェハ（例えば、ウェハスタック）にわたる複数の層を有し得る。例えば、図５－１は、論理ウェハに接合（例えば、ハイブリッド接合）され得る光検出ウェハの一部を示し得る。

【0106】

図５－２は、いくつかの実施形態による集積装置５－１０２の例示的なピクセル５－１１２の断面図である。いくつかの実施形態において、ピクセル５－１１２は、ピクセル１－１１２および／または本明細書で説明される任意の他のピクセルについて本明細書で説明されるように構成され得る。例えば、図５－２に示されるように、ピクセル５－１１２は、光検出領域ＰＰＤ、電荷蓄積領域ＳＤ、読み出し領域ＦＤ、ドレイン領域Ｄ、および伝送ゲートＳＴ０，ＴＸ０，ＲＥＪを含み得る。なお、ピクセル５－１１２は、任意の数の電荷蓄積領域を含み得る。

【0107】

図５－２に示されるように、伝送ゲートＳＴ０，ＴＸ０，ＲＥＪは、光検出領域ＰＰＤが入射光子を受け取るように構成されている方向Ｄｉｒ１において、光検出領域ＰＰＤ、電荷蓄積領域ＳＤ０、読み出し領域ＦＤ、およびドレイン領域Ｄから離間し得る。また、図５－２に示されるように、金属層５－２４０は、方向Ｄｉｒ１において、光検出領域ＰＰＤ、電荷蓄積領域ＳＤ０、読み出し領域ＦＤ、およびドレイン領域Ｄ、および伝送ゲートＳＴ０，ＴＸ０，ＲＥＪから離間し得る。

【0108】

図５－２において、電荷蓄積領域ＳＤ０は、方向Ｄｉｒ１に垂直な第２の方向において光検出領域ＰＰＤから離間している。また、図５－２に示されるように、伝送ゲートＳＴ０は、第２の方向において光検出領域ＰＰＤから離間しており、伝送ゲートＴＸ０は、第２の方向において伝送ゲートＳＴ０から離間している。いくつかの実施形態において、読み出し領域ＦＤは、第２の方向において電荷蓄積領域ＳＤ０から離間し得る。代替的にまたは追加的に、いくつかの実施形態において、読み出し領域ＦＤは、第２の方向とは異なる第３の方向に電荷蓄積領域ＳＤ０から離間してもよく、および／または伝送ゲートＴＸ０は、第３の方向に伝送ゲートＳＴ０から離間してもよい。

【0109】

いくつかの実施形態において、ピクセル５－１１２は、光検出領域ＰＰＤに沿って配置された１つまたは複数の帯電および／またはバイアス（Ｃ／Ｂ）領域を含み得る。例えば、Ｃ／Ｂ領域は、電荷キャリアの光検出領域ＰＰＤを本質的に空乏化する酸化物層（例えば、二酸化ケイ素）内に１つまたは複数の電荷層（例えば、酸化アルミニウムなどの金属酸化物化合物）を含み得る。代替的にまたは追加的に、Ｃ／Ｂ領域は、バイアス電圧（例えば、電源によって供給される）に結合して、バイアス電圧がＣ／Ｂ領域に印加されたときに電荷キャリアの光検出領域ＰＰＤを空乏化するように構成された導電性材料（例えば、金属）を含み得る。本発明者らは、光検出領域ＰＰＤで生成された電荷キャリアがドレイン領域Ｄおよび／または電荷蓄積領域ＳＤ０，ＳＤ１に流れる速度をＣ／Ｂ領域により増加させることができることを認識した。いくつかの実施形態において、Ｃ／Ｂ領域は、光検出領域ＰＰＤが入射光子を受け取るように構成されている側を除いて、光検出領域ＰＰＤの各側に配置され得る。

【0110】

図５－３は、いくつかの実施形態による、集積装置５－１０２に含まれ得る代替的な例示的なピクセル５－３１２の断面図である。いくつかの実施形態において、ピクセル５－３１２は、ピクセル５－１１２および／または本明細書で説明される任意の他のピクセルについて本明細書で説明されるように構成され得る。例えば、図５－３に示されるように、ピクセル５－３１２は、電荷キャリアが電荷蓄積領域ＳＤ０および読み出し領域ＦＤに到達することを阻止するように配置されたバリアＢＰＷ，ＬＰＷを含み得る。

【0111】

図５－３に示されるように、光検出領域ＰＰＤは、光検出領域ＰＰＤが入射光子を受け取るように構成された方向Ｄｉｒ１において分離した第１および第２のサブ領域ＰＰＤ－０，ＰＰＤ－１を含み得る。いくつかの実施形態において、ピクセル５－３１２のＣ／Ｂ領域は、電荷キャリアの第１のサブ領域ＰＰＤ－０を空乏化するように構成され得る。いくつかの実施形態において、伝送ゲートＲＥＪがバイアスされて電荷キャリアがドレイン領域Ｄに流れるとき、および／または伝送ゲートＳＴ０がバイアスされて電荷キャリアが電荷蓄積領域ＳＤ０に流れるとき、第２のサブ領域ＰＰＤ－１内の電荷キャリアが空乏化され得る。いくつかの実施形態において、第１のサブ領域ＰＰＤ－０は、電荷キャリアが方向Ｄｉｒ１に流れる速度をさらに増加させるために、第２のサブ領域ＰＰＤ－１よりも高いドーパント濃度を有し得る。

【0112】

また、図５－３に示されるように、ピクセル５－３１２は、Ｃ／Ｂ領域の周りに、および／またはＣ／Ｂ領域と光検出領域ＰＰＤとの間に配置されたバリアＤＰＩを含み得る。例えば、バリアＤＰＩは、電荷キャリアが隣接するピクセル５－３１２間を流れることを阻止するように、および／またはＣ／Ｂ領域の周りに電荷分離を提供するように構成され得る。また、図５－３に示されるように、金属シールドは、少なくとも一部の光子がピクセル５－３１２の電荷蓄積領域ＳＤ０および読み出し領域ＦＤに到達することを阻止するように、ピクセル５－３１２の少なくとも一部の上に配置され得る。また、図５－３に示されるように、金属シールドは、入射光子が光検出領域ＰＰＤに到達するための開口部を含み得る。図５－３に示されるように、金属シールドは、ピクセル５－５１２（例えば、光検出領域ＰＰＤ）の表面から１００ナノメートル（ｎｍ）以下などのギャップで方向Ｄｉｒ１にオフセットされ得る。

【0113】

図５－４は、いくつかの実施形態による集積装置５－１０２に含まれ得る不連続Ｃ／Ｂ領域を有する例示的なピクセル５－４１２のレイアウトスケッチである。ピクセル５－４１２は、ピクセル５－３１２および／または本明細書で説明される任意の他のピクセルについて本明細書で説明されるように構成され得る。図５－４に示されるように、ピクセル５－４１２は、ドレイン領域Ｄに結合された補助ゲートＲＥＪ'をさらに含む。いくつかの実施形態において、補助ゲートＲＥＪ'は、ドレイン領域Ｄと、ドレイン領域Ｄを電源電圧に電気的に結合するように構成された金属線との間に接続されたダイオード接続トランジスタの一部であり得る。なお、本明細書で説明する他のピクセルは、補助ゲートＲＥＪ'をさらに含んでもよい。

【0114】

図５－４に示されるように、ピクセル５－４１２のいくつかのＣ／Ｂ領域は不連続である。例えば、図５－４に示されるように、光検出領域ＰＰＤから電荷蓄積領域ＳＤ０への方向に平行に延びるピクセル５－４１２の領域Ｃ／Ｂ_１，Ｃ／Ｂ_２は不連続であり、領域Ｃ／Ｂ_１，Ｃ／Ｂ_１の方向に対して垂直に延びる領域Ｃ／Ｂ_４，Ｃ／Ｂ_５は、領域Ｃ／Ｂ_１，Ｃ／Ｂ_２を領域Ｃ／Ｂ_４，Ｃ／Ｂ_５から分離するギャップを有して連続している。なお、本明細書で説明される他のピクセルは、ピクセル５－４１２について本明細書で説明されるような不連続Ｃ／Ｂ領域を有し得る。

【0115】

また、図５－４に示されるように、ピクセル５－４１２の領域Ｃ／Ｂ_３は、光検出領域と電荷蓄積領域ＳＤ０との間に配置され、ドレイン領域Ｄの手前で終端している。いくつかの実施形態において、本明細書に記載の他のピクセルの領域Ｃ／Ｂ_３は、ピクセル５－４について図５－４に示されるように構成され得る。いくつかの実施形態においては、図５－６に示されるように、領域Ｃ／Ｂ_３は省略され得る。

【0116】

図５－５は、いくつかの実施形態によるミラー構造における複数のピクセル５－４１２，５－４１４，５－４１６，５－４１８のレイアウトスケッチである。いくつかの実施形態において、ピクセル５－４１４，５－４１６，５－４１８は、ピクセル５－４１２について本明細書で説明されるように構成され得る。

【0117】

図５－５に示されるように、隣接するピクセル同士は、２つの方向においてミラー構造で互いに近接している。例えば、隣接するピクセル５－４１２，５－４１４は、第１の方向においてミラー構造５－４０２で互いに近接しており、隣接するピクセル５－４１２，５－４１６は、第２の方向においてミラー構造５－４０４で互いに近接している。同様に、隣接するピクセル５－４１６，５－４１８は、第１の方向においてミラー構造５－４０６で互いに近接しており、隣接するピクセル５－４１４，５－４１８は、第２の方向においてミラー構造５－４０８で互いに近接している。図５－５の例では、ピクセル５－４１２～５－４１８の各々は、第１の側と第２の側との間で第１の方向に分割されるとともに、第３の側と第４の側（それぞれ第１の側および第２の側と部分的に重なる）との間で第２の方向に同様に分割され得る。例えば、ピクセル５－４１２の第２の側は、第１の方向においてピクセル５－４１４の第１の側に近接しており、ピクセル５－４１２の第４の側は、第２の方向においてピクセル５－４１６の第３の側に近接している。同様に、ピクセル５－４１６の第２の側は、第１の方向においてピクセル５－４１８の第１の側に近接しており、ピクセル５－４１４の第４の側は、第２の方向においてピクセル５－４１８の第３の側に近接している。

【0118】

各ミラーピクセル構造５－４０２～５－４０８について、いくつかのピクセル構成要素は近接側に位置しており、いくつかのピクセル構成要素は対向側に位置している。ミラーピクセル構造５－４０２において、ピクセル５－４１２の第２の側の構成要素（例えば、ゲートＳＴ０，ＲＳＴ）は、ピクセル５－４１４の第１の側の同様の構成要素に近接する一方、ピクセル５－４１２の第１の側の構成要素（例えば、ゲートＲＥＪ，ＲＳ）は、ピクセル５－４１４の第２の側の同様の構成要素との対向側にある。ミラーピクセル構造５－４０４において、ピクセル５－４１２の第４の側の構成要素（例えば、ゲートＲＳ，ＳＦ）は、ピクセル５－４１６の第３の側の同様の構成要素に近接する一方、ピクセル５－４１２の第３の側の構成要素（例えば、領域ＰＰＤ，Ｃ／Ｂ_４）は、ピクセル５－４１６の第４の側の同様の構成要素との対向側にある。なお、図５－５には示されていないが、ピクセル５－４１２～５－４１８の構成は、アレイの列および／または行において繰り返され得る。例えば、領域Ｃ／Ｂ_２は第１の方向における行内の複数のピクセル間で共有され得る、および／または領域Ｃ／Ｂ_４は第２の方向における列内の複数のピクセル間で共有され得る。

【0119】

図５－６は、いくつかの実施形態による集積装置５－１０２に含まれ得る複数の電荷蓄積領域ＳＤ０，ＳＤ１を有する例示的なピクセル５－６１２のレイアウトスケッチである。いくつかの実施形態において、ピクセル５－６１２は、ピクセル５－４１２および／または本明細書で説明される任意の他のピクセルについて本明細書で説明されるように構成され得る。図５－６に示されるように、電荷蓄積領域ＳＤ１は、複数のサブ領域ＳＤ１－０，ＳＤ１－１を有し得る。例えば、いくつかの実施形態において、サブ領域ＳＤ１－０，ＳＤ１－１は、サブ領域ＳＤ１－１がサブ領域ＳＤ１－０よりも高いドーパント濃度を有するなどにより、異なる固有電位レベルを有し得る。本発明者らは、このような構成により電荷蓄積領域ＳＤ１と領域ＳＤ１と読み出し領域ＦＤとの間の電荷伝送速度を増加させることができることを認識した。

【0120】

図５－７Ａは、いくつかの実施形態による集積装置５－１０２に含まれ得るミラー構造の複数の電荷蓄積領域を有する複数のピクセル５－７１２，５－７１４，５－７１６，５－７１８のレイアウトスケッチである。図５－７Ｂは、いくつかの実施形態によるピクセル５－７１２，５－７１４，５－７１６，５－７１８の部分上における金属シールドの配置を示すレイアウトスケッチである。いくつかの実施形態において、ピクセル５－７１２～５－７１８は、例えば、複数の順次結合された電荷蓄積領域を含むピクセル５－６１２について本明細書で説明されるように構成され得る。

【0121】

図５－７Ａおよび図５－７Ｂに示されるように、ピクセル５－７１２～５－７１８は、ピクセル５－４１２～５－４１８について本明細書で説明されるように、２つの方向においてミラー構造を有している。例えば、ピクセル５－７１２，５－７１４は、第１の方向においてミラー構造５－７０２を有しており、ピクセル５－７１６，５－７１８は、第２の方向においてミラー構造５－７０４を有している。同様に、ピクセル５－７１６，５－７１８は、第１の方向においてミラー構造５－７０６を有しており、ピクセル５－７１４，５－７１８は、第２の方向においてミラー構造５－７０８を有している。

【0122】

図５－７Ｂに示されるように、単一の領域Ｃ／Ｂ_３は、複数のピクセル５－７１２，５－７１４および／または複数のピクセル５－７１６，５－７１８にわたって延在し得る。例えば、領域Ｃ／Ｂ_２は不連続であってよく、領域Ｃ／Ｂ_２１，Ｃ／Ｂ_２２の間で分割され得る。同様に、領域Ｃ／Ｂ_１は不連続であってよく、領域Ｃ／Ｂ_１１，Ｃ／Ｂ_１２の間で分割され得る。

【0123】

また、図５－７Ｂに示されるように、金属シールドは、光がピクセル５－７１２～５－７１８の少なくともいくつかの構成要素に到達することを阻止するように配置され得る。例えば、金属シールドは、光が電荷蓄積領域ＳＤ０，ＳＤ１に到達することを阻止するように配置され得る。光検出領域ＰＰＤを互いに対向して配置するミラー構造５－７０４，５－７０８により、金属シールドは、ピクセル５－７１２～５－７１８の領域を連続的に覆い得る。いくつかの実施形態において、金属シールドによるピクセル５－７１２～５－７１８の連続的な被覆は、より多数の不連続シールド部分を有する場合と比較して、配置の遮光効率を改善し得る。また、図５－７Ｂに示されるように、金属シールドが光検出領域ＰＰＤの周りに配置されることで、光が周囲のＣ／Ｂ領域に到達することが阻止され得る。金属シールドは、光が光検出領域ＰＰＤに到達することを可能にするようなサイズを有して配置される開口部を有するものとして示されている。

【0124】

図５－８は、いくつかの実施形態によるピクセル５－８１２の一部上に配置された金属シールドを有する例示的な集積装置５－８０２の一部の上面図である。いくつかの実施形態において、ピクセル５－８１２は、ピクセル５－７１２，５－７１４，５－７１６，５－７１８、および／または本明細書に説明される任意の他のピクセルについて本明細書に説明されるように構成され得る。図５－８に示されるように、金属シールドは、光がピクセル５－８１２の少なくともいくつかの構成要素（例えば、電荷蓄積領域）に到達することを阻止するとともに光が光検出領域ＰＰＤに到達することを可能にするようなサイズを有して配置される開口部を有する。図８の例では、ピクセル５－８１２は、金属シールドが複数の隣接するピクセルの構成要素を連続的に覆うことを可能にするミラー構造を有し得る。

【0125】

［Ｖ．ラインルーティングのための技術］
本明細書で説明されるように、回路は、ピクセル構成要素に電気信号を提供する導電線を含み得る。導電線は、例えば、金属線および／または他の導電性材料で作られた線であってよい。導電線は、例えば、ピクセルの種々の制御ゲートに電気信号を分配するために使用され得る。いくつかの実施形態では、制御ゲートに関連付けられたチャネル領域の導電状態を設定するために制御ゲートのバイアス電圧が使用され得る。図６－１は、いくつかの実施形態による、導電線６－１０２Ａ，６－１０２Ｂ（まとめて、導電線６－１０２）が重ね合わされたピクセルアレイ６－１００（破線で示す）の例示的な部分の上面図である。この例に示されるように、ピクセルアレイ６－１００は、２つのセットの８行のピクセル（図６－１において行は水平方向に延在する）を含むとともに、１列当たりＮ個のピクセル（図６－１において列は垂直方向に延在する）を含む。導電線６－１０２は、ピクセルの関連する構成要素に対して接続するべく導電線６－１０２Ａ，６－１０２Ｂのうちの１つがピクセルアレイ６－１００内の各ピクセルに近接して配置されるように、ピクセルアレイに沿って配置されている。各導電線６－１０２Ａ，６－１０２Ｂは、ピクセルアレイ６－１００のピクセルの異なる構成要素に対して異なる導電信号を搬送し得る。例えば、導電線６－１０２Ａのうちの１つ以上は、ピクセルのドレイン領域が電荷キャリアを受け取るときを制御する伝送ゲートＲＥＪのためのＲＥＪ信号を搬送し得る。別の例として、導電線６－１０２Ｂのうちの１つ以上は、電荷蓄積領域ＳＤ０が電荷キャリアを受け取るときを制御するピクセルのＳＴ０ゲートのためのＳＴ０信号を搬送し得る。

【0126】

図６－１に示されるように、ピクセル行上の各ピクセルは、導電線６－１０２Ａ，６－１０２Ｂの各セットからの専用導電線を有する。例えば、ピクセル６－１００Ａは、導電線６－１０４の対から電気信号を受信する一方、ピクセル６－１００Ｂは、導電線６－１０６の異なる対から同じ構成要素に対する電気信号を受信する、などである。特定のピクセルに対する各ラインは、ナノ秒レベルなどの高周波数でピクセルの構成要素を切り替える電気信号を搬送し得る。本発明者らは、ピクセル行の各ピクセルに対して（例えば、図６－１に示されるような）専用の導電線対を有する構成を使用することは、各導電線に対して薄い導電性ストリップのみを可能にする（したがって、電気信号を搬送するための導電性材料の量が制限される）ことを認識している。また、本発明者らは、そのような構成を使用することが、追加的にまたは代替的に、隣接する導電線の対の間の電気的結合を引き起こし得る（例えば、電気信号のスキューを引き起こし得る）ことを認識している。これらの欠陥は、図６－１に示される導電線をいくつかの用途に適さないものにし得る。しかしながら、図６－１に示される構造は、他の用途には好適である場合があり、したがって、いくつかの実施形態においては使用され得る。

【0127】

本発明者らは、これらおよび他の潜在的な欠陥に対処する、そのような導電性構造に対する技術的改善を開発した。いくつかの実施形態において、列方向に延在する導電線は、第１のピクセルおよびその第１のピクセルに行方向に近接する（例えば、隣接する）第２のピクセルの構成要素と導通し得る。これにより、導電線とそれに隣接する導電線との間に大きなスペースを提供して、低抵抗および低静電容量のために導電線を大きくすることが可能となる。いくつかの実施形態において、第１の導電線はそれぞれ第２の導電線のうちの隣接するもの同士の間に配置され、列方向に延在する第１および第２の導電線は、異なる隣接ピクセル対と導通し得る。

【0128】

いくつかの実施形態において、第３および第４の導電線は、ピクセルの上方または下方に配置され、それぞれ第１および第２の導電線と導通して例えば制御信号を第１および第２の導電線に分配し得る。いくつかの実施形態において、第３および第４の導電線は、異なるピクセルの行の上方または下方に配置され、低静電容量のために第３および第４の導電線間に大きなスペース提供する。例えば、第３および第４の導電線は、列方向、行方向、および／またはその両方に延在し得る。代替的にまたは追加的に、いくつかの実施形態において、第５および第６の導電線は、ピクセルの上方または下方に配置され、それぞれ第１および第２の導電線と導通して例えば制御信号を分配し得る。いくつかの実施形態において、第５および第６の導電線は、異なるピクセルの行の上方または下方に配置され得る。例えば、第３および第４の導電線は、列方向に延在してそれぞれ第１および第２の導電線の上方または下方に部分的に位置する一方で、列方向に互いにオフセットされる。この例では、第５および第６の導電線は、異なるピクセルの行の上方または下方にある行方向に延在し得る。

【0129】

図６－２は、いくつかの実施形態による複数の導電線６－２０２，６－２０４が重ね合わされた例示的なピクセルアレイ６－２００の上面図である。図６－２に示されるように、ピクセルアレイ６－２００は、８行のピクセルの第１のグループ４－２０６と、８行のピクセルの第２のグループ４－２０８とを含む。いくつかの実施形態において、第３の層の導電線６－２０２，６－２０４は列方向に沿って延在している。例えば、図６－２において、導電線６－２０２，６－２０４は、列方向に沿って延在して第１のグループ６－２０６，６－２０８のピクセルの上方に位置している（または下方に位置している）。いくつかの実施形態において、導電線６－２０２，６－２０４は、ピクセルの隣接する列の間に配置され得る。例えば、図６－２において、導電線６－２０２，６－２０４は、第１のグループ６－２０６および第２のグループ６－２０８の両方の行を含む複数の行のピクセルと導通している。いくつかの実施形態において、導電線は、（例えば、各構成要素のための専用線を必要とすることを回避するために）隣接するピクセル対の構成要素に電気的に結合され得る。例えば、導電線は、電気信号が１つの導電線によってこれらの構成要素に供給されるように、行方向に沿って隣接ピクセルの同じ構成要素のうちの１つ以上に（例えば、オーミックＤＣ接触を形成する物理的接続などの物理的接続を介して）接続され得る。また、図６－２に示されるように、導電線６－２０２はそれぞれ、行方向において、導電線６－２０４のうちの隣接するもの同士の間に配置される（逆もまた同様である）。いくつかの実施形態において、導電線６－２０２，６－２０４は、異なる電気信号を搬送するように互いに電気的に分離され得る。

【0130】

いくつかの実施形態において、本明細書で説明される金属構造は、ミラーピクセル配列を有するピクセルアレイとともに使用され得る。例えば、本明細書で説明されるように、（例えば、行方向および／または列方向に沿って）隣接するピクセルはミラーリングされ得る。これにより、第１のピクセルの１つまたは複数の構成要素が第２のピクセルの１つまたは複数の構成要素に近接するものとなり得る。本明細書で説明されるように、いくつかの実施形態において、第１のピクセルおよび第２のピクセルは各々、第１の側（例えば、左側または上側）および第２の側（例えば、右側または下側）を有する。第１のピクセルは、第１のピクセルの第２の側が第２のピクセルの第１の側に隣接するように、第２のピクセルに隣接し得る。いくつかの実施形態において、ミラー構造は、第１のピクセルの少なくとも１つの構成要素が第１のピクセルの第２の側に配置され、第２のピクセルの少なくとも１つの構成要素が第２のピクセルの第１の側に配置されるように、近接する構成要素群を含み得る。いくつかの実施形態において、ミラー構造は、第１のピクセルの少なくとも１つの構成要素が第１のピクセルの第１の側に配置され、第２のピクセルの少なくとも１つの構成要素が第２のピクセルの第２の側に配置されるように、対向する構成要素群を含み得る。

【0131】

いくつかの実施形態において、ミラーピクセルの近接する構成要素群は、非ミラー構造と比較して導電線のより近くに配置され得る。例えば、近接する構成要素群は、電荷蓄積領域または阻止領域などの同じ種類の構成要素とされ得る。近接する構成要素群は、ミラーピクセル間に配置される導電線などの導電線を共有し得る。導電線は、隣接するピクセルの構成要素に電気信号を提供するために使用され得る。

【0132】

図６－３は、いくつかの実施形態による例示的なピクセルアレイ６－２００を示す３Ｄ図である。図６－４は、いくつかの実施形態による導電線６－４０２，６－４０４を示す例示的なピクセルアレイ６－２００の上面図である。図６－５は、いくつかの実施形態による導電線６－５０２，６－５０４を示す例示的なピクセルアレイ６－２００の上面図である。

【0133】

いくつかの実施形態において、導電線６－４０２は、制御信号を導電線６－２０２に分配するように構成され得る。また、導電線６－２０２は、制御信号をピクセルアレイ６－２００に分配するように構成され得る。図６－３および図６－４に示されるように、導電線６－４０２は導電線６－２０２の上方（または下方）に配置されるとともに導電線６－２０２と導通している。導電線６－２０２は、導電線６－４０２とピクセルアレイ６－２００との間に位置している。例えば、導電線６－４０２は、導電線６－２０２を含む層の上方または下方の層に配置され得る。図６－３および図６－４に示されるように、導電線６－４０２は、列方向に延在して導電線６－２０２の上方または下方に位置するとともにピクセルアレイ６－２００のピクセルの上方または下方に位置し得る。例えば、図６－３および図６－４において、導電線６－４０２は、ピクセルアレイ６－２００のピクセル行のグループ６－２０６の行の上方または下方に位置するように示されている。

【0134】

いくつかの実施形態において、導電線６－５０２は、制御信号を導電線６－４０２に分配するように構成され得る。図６－３および図６－５に示されるように、導電線６－５０２は、導電線６－２０２の上方（または下方）に位置するとともに導電線６－２０２と導通している。導電線６－２０２は、導電線６－５０２とピクセルアレイ２００との間に位置している。例えば、導電線６－５０２は、代替的にまたは追加的に、導電線６－２０２を含む層の上方（または下方）の層に配置され得る。図６－３に示されるように、導電線６－４０２は、導電線６－５０２と導電線６－２０２との間に配置されている。図６－３および図６－５に示されるように、導電線６－５０２は、列方向に延在して導電線６－２０２の上方または下方に位置するとともにピクセルアレイ６－２００のピクセルの上方または下方に位置し得る。例えば、図６－３および図６－５において、導電線６－５０２は、導電線６－４０２と同様に、ピクセルアレイ６－２００のピクセルのグループ６－２０６の行の上方または下方に位置するように示されている。また、図６－３および図６－５に示されるように、導電線６－５０２は、行方向に延在してグループ６－２０６内のピクセルの行の上方または下方に位置している。

【0135】

いくつかの実施形態において、導電線６－４０４は、制御信号を導電線６－２０４に分配するように構成され得る。また、導電線６－２０４は、制御信号をピクセルアレイ６－２００に分配するように構成され得る。例えば、導電線６－４０２は、ピクセルアレイ６－２００のピクセルに排出制御信号を供給するように構成され得る、および／または導電線６－４０４は、ピクセルアレイ６－２００のピクセルに収集信号を供給するように構成され得る、および／またはその逆の構成であり得る。図６－３および図６－４に示されるように、導電線６－４０４は、導電線６－２０４の上方（または下方）に配置されるとともに導電線６－２０４と導通しており、導電線６－２０４は、導電線６－４０４とピクセルアレイ６－２００との間に配置されている。例えば、導電線６－４０４は、導電線６－４０２を含む層の上方または下方の導電線６－４０２と同じ層（および／または隣接する層）に配置され得る。図６－３および図６－４に示されるように、導電線６－４０４は、列方向に延在して導電線６－２０４の上方または下方に位置するとともにピクセルアレイ６－２００のピクセルの上方または下方に位置し得る。例えば、図６－３および図６－４では、導電線６－４０４は、ピクセルアレイ６－２００のピクセルの行のグループ６－２０８の行の上方または下方に位置するように示されている。図６－３に示されるように、導電線６－５０２は導電線６－４０２よりも幅広であってよく、例えば、導電線６－４０２はそれぞれ行内の隣接するピクセル間に配置され、導電線６－５０２はピクセルの行全体などのように行方向における複数のピクセルにわたって配置されている。

【0136】

いくつかの実施形態において、導電線６－５０４は、制御信号を導電線６－４０４に分配するように構成され得る。図６－３および図６－５に示されるように、導電線６－５０４は、導電線６－２０４の上方（または下方）に配置されるとともに導電線６－２０４と導通しており、導電線６－２０４は、導電線６－５０４とピクセルアレイ６－２００との間に配置されている。例えば、導電線６－５０４は、代替的にまたは追加的に、導電線６－２０４を含む層の上方または下方における導電線６－５０２を含む層と同じ層（および／またはそれに隣接する層）上に配置され得る。図６－３および図６－５の例において、導電線６－４０４は、導電線６－５０４と導電線６－２０４との間に配置されている。図６－３および図６－５に示されるように、導電線６－５０４は、列方向に延在して導電線６－２０４の上方または下方に位置するとともにピクセルアレイ６－２００のピクセルの上方または下方に位置し得る。例えば、図６－３および図６－５において、導電線６－５０４は、導電線６－４０４と同様に、ピクセルアレイ６－２００のピクセルのグループ６－２０８の行の上方または下方に位置するように示されている。また、図６－３および図６－５に示されるように、導電線６－５０４は、行方向に延在してグループ６－２０８内のピクセルの行の上方または下方に位置している。図６－３に示されるように、導電線６－５０４は導電線６－４０４よりも幅広であってよく、例えば、導電線６－４０４はそれぞれ行内の隣接するピクセル間に配置され、導電線６－５０４はピクセルの行全体などのように行方向における複数のピクセルにわたって配置されている。

【0137】

いくつかの実施形態において、導電線６－５０２は、互いに異なる電気信号を供給するように導電線６－５０４から電気的に分離され得る。いくつかの実施形態において、導電線６－５０２，６－５０４は、導電線６－５０２，６－５０４がピクセルアレイ６－２００の異なる行の上方または下方に位置するように、互いに離間され得る。例えば、図６－３および図６－５において、導電線６－５０２，６－５０４は、導電線６－５０２がグループ６－２０６内のピクセルの上方または下方に位置する一方、導電線６－５０４がグループ６－２０８内のピクセルの上方または下方に位置するように、列方向に互いに離間して示されている。

【0138】

同様に、いくつかの実施形態において、導電線６－４０２，６－４０４は、異なる電気信号を供給するように互いに電気的に分離され得る。いくつかの実施形態において、導電線６－４０２，６－４０４は、導電線６－４０２，６－４０４がピクセルアレイ６－２００の異なる行のピクセルの上方または下方に位置するように、互いに離間され得る。例えば、図６－３および図６－４において、導電線６－４０２，６－４０４は、導電線６－４０２がグループ６－２０６内のピクセルの上方または下方に位置する一方、導電線６－４０４がグループ６－２０８内のピクセルの上方または下方に位置するように、列方向に互いに離間して示されている。

【0139】

代替的にまたは追加的に、いくつかの実施形態において、導電線６－４０２，６－４０４は、行方向に互いに離間され得る。例えば、図６－３および図６－４に示されるように、導電線６－４０２，６－４０４は、導電線６－４０２，６－４０４がそれぞれピクセルアレイ６－２００の異なるピクセル対の間に配置されるようにオフセットされ得る。例えば、導電線６－４０２はそれぞれ、導電線６－４０４のうちの隣接するもの同士の間に配置され得るおよび／またはその逆であり得る。いくつかの実施形態において、導電線６－４０２，６－４０４は、少なくとも１ピクセル幅で行方向に互いに離間され得る。例えば、図６－４において、導電線６－４０２，６－４０４は、行方向に１ピクセル幅の中心間間隔を有して示されている。

【0140】

なお、図６－３および図６－５では、導電線６－５０２，６－５０４は行方向および列方向に連続的に延在するものとして示されているが、いくつかの実施形態では、導電線６－５０２および／または導電線６－５０４は、列方向および行方向のうちの少なくとも１つにおいて不連続であってもよい。例えば、導電線６－５０２および／または導電線６－５０４は、行方向に互いに略平行に延在するとともに列方向に互いに離間していてもよく、および／またはその逆であってもよい。

【0141】

また、図６－３および図６－４では、導電線６－４０２，６－４０４は、複数行のピクセルの上方または下方に位置するように列方向に連続的に延在するものとして示されているが、いくつかの実施形態では、導電線６－４０２および／または導電線６－４０４は、列方向に沿って連続的に配置される複数のビア（それらビア間にギャップを有しつつ配置される）を含むことによって列方向に延在するものであってもよい。

【0142】

図６－６は、いくつかの実施形態による導電線６－５０２，６－５０４の例示的な構成の平面図である。図６－６に示されるように、導電線６－５０２は、導電線６－５０４からスペース６－２１０Ａによって電気的に分離されており、導電線６－５０２および導電線６－５０２は、列方向に隣接する導電線からそれぞれスペース６－６１０Ｂ，６－６１０Ｃによって電気的に分離されている。図６－６に示されるように、導電線６－５０２，６－５０４は、一連の孔を有してパターニングされている。例えば、導電線６－５０２は孔６－６１２を有してパターニングされており、導電線６－５０４は孔６－６１４を有してパターニングされている。いくつかの実施形態において、孔は、光が導電線６－５０２，６－５０４内の隣接部分間を移動して、導電線６－５０２，６－５０４の上方または下方に配置されたピクセルの光検出領域に到達することを可能にするように構成（例えば、サイズ決定および／または配置）され得る。例えば、図６－３を参照すると、光が導電線６－５０２，６－５０４からピクセルアレイ６－２００に向かう方向に進行している場合、導電線６－５０２内の孔は、光が幅広の導電線６－５０２を通過してピクセルアレイ６－２００内のピクセルの光検出領域上に達することを可能にし得る。図６－６に示された例では、スペース６－６１０Ａは、導電線６－５０２，６－５０４を含む導電層内の隣接する孔を接続することによって導電線６－５０２，６－５０４を互いに分離するように形成されている。

【0143】

図６－７は、いくつかの実施形態による例示的なピクセルアレイの一部の上方または下方に配置された導電線６－７０２，６－７０４の概略上面図である。図６－７は、導電線６－７０２，６－７０４の２つのグループを示している。導電線６－７０２，６－７０４は、例えば、図６－２および図６－３に関連して導電線６－２０２，６－２０４で説明した方法で実装され得る。図６－７に示されるように、各導電線６－７０２，６－７０４は、行方向において導電線６－７０２，６－７０４から横方向に延在する補助導電線に接続され得る。例えば、図６－７に示された導電線６－７０２´は、行方向に延在する補助導電線６－７０４に接続される。補助導電線は、個々の導電線を行方向に沿った２つの（またはそれ以上の）隣接するピクセルの構成要素に接続し得る。また、図６－７に示されるように、導電線６－７０２，６－７０４は、それぞれビア６－７１２，６－７１４によって異なる層上の導電線に接続され得る。例えば、図６－７に示されるように、ビア６－７１２は、例えば導電線６－５０２，６－５０４にそれぞれ接続するためおよび／または導電線６－２０２，６－２０４にそれぞれ接続するために、列方向および行方向においてビア６－７１４から離間している。

【0144】

図６－８は、いくつかの実施形態によるミラー構造におけるピクセル６－８１２，６－８１４，６－８１６，６－８１８の例示的アレイの一部の概略上面図である。本明細書で説明されるように、ピクセル６－８１２はピクセル６－８１４とミラー構造にあり、ピクセル６－８１４はピクセル６－８１６とミラー構造にあり、ピクセル６－８１６はピクセル６－８１８とミラー構造にある。

【0145】

図６－８に示されるように、複数の導電線６－８０２（導電線６－８０２Ａ，６－８０２Ｂを含む）は、導電線６－７０２について本明細書で説明されたように互いに導通し得る。導電線６－８０２，６－８０４は、導電線６－７０２，６－７０４について本明細書で説明されたように電気的に分離され得る。例えば、導電線６－８０２は、ピクセル６－８１２～６－８１８の上方または下方に延在する導電線（例えば、６－５０２）と導通し得る。導電線６－８０４は、ピクセル６－８１２～６－８１８から列方向に離間して配置されるなど、ピクセル６－８１２～６－８１８とは異なるピクセル行のセットにわたって延在する導電線（例えば、６－５０４）と導通され得る。

【0146】

図６－８に示されるように、導電線６－８０２，６－８０４は、ミラー構造のピクセル対の間で列方向に沿って延在している。導電線６－８０２Ａは、ピクセル６－８１２Ａとピクセル６－８１４との間に配置されており、導電線６－８０４は、ピクセル６－８１４とピクセル６－８１６との間に配置されており、導電線６－８０２Ｂは、ピクセル６－８１６とピクセル６－８１８との間に配置されている。導電線は、伝送ゲート、ドレインゲートなどのピクセルの隣接する構成要素に電気的に結合され得る。例えば、導電線６－８０２は、関連する隣接ピクセルのＲＥＪ伝送ゲートに（導電線６－８０２Ａがピクセル６－８１２，６－８１４のＲＥＪ伝送ゲートに接続され、導電線６－８０４Ｂがピクセル６－８１６，６－８１８のＲＥＪ伝送ゲートに接続されるように）電気的に結合され得る。別の例として、導電線６－８０４は、隣接するピクセル６－８１４，６－８１６のＳＴ０伝送ゲートに電気的に結合され得る。バイアス電圧が導電性構造体に印加されることで、伝送ゲートに関連する伝送チャネル領域の導電状態が決定され得る。

【0147】

いくつかの実施形態において、本技術は、１つまたは複数の導電線を備える集積回路を製造する方法を含む。いくつかの実施形態において、方法は、第１のピクセルと、行方向に沿って第１のピクセルに近接する第２のピクセルとを形成することと、行方向と交差する列方向に沿って延在する導電線を形成することとを含む。導電線は、第１のピクセルの第１の構成要素および第２のピクセルの第２の構成要素と導通するように形成される。いくつかの実施形態において、方法は、第１のピクセルと、列方向に沿って第１のピクセルに近接する第２のピクセルとを形成することと、列方向と交差する行方向に沿って延在する導電線を形成することとを含む。導電線は、第１のピクセルの第１の構成要素および第２のピクセルの第２の構成要素と導通するように形成される。

【0148】

いくつかの実施形態において、方法は、行方向に沿った第１の行内に第１のピクセルおよび第２のピクセルを形成するとともに、行方向に沿った第２の行内に第３のピクセルおよび第４のピクセルを形成することと、行方向と交差する列方向に沿って延在する導電線を形成することとを含む。導電線は、（ａ）第１のピクセルの第１の構成要素および第２のピクセルの第２の構成要素、ならびに（ｂ）第３のピクセルの第３の構成要素および第４のピクセルの第４の構成要素と導通するように形成される。いくつかの実施形態において、方法は、列方向に沿った第１の列内に第１のピクセルおよび第２のピクセルを形成するとともに、列方向に沿った第２の列内に第３のピクセルおよび第４のピクセルを形成することと、列方向と交差する行方向に沿って延在する導電線を形成することとを含む。導電線は、（ａ）第１のピクセルの第１の構成要素および第２のピクセルの第２の構成要素、ならびに（ｂ）第３のピクセルの第３の構成要素および第４のピクセルの第４の構成要素と導通するように形成される。

【0149】

いくつかの実施形態において、本技術は、ピクセルアレイを使用する方法を含む。いくつかの実施形態において、方法は、行方向と交差する列方向に沿って延在する導電線に電気信号を印加することと、第１のピクセルの第１の構成要素および第１のピクセルに近接する第２のピクセルの第２の構成要素に、導電線を介して電気信号の少なくとも一部を印加することとを含み得る。いくつかの実施形態において、方法は、導電線に電気信号を印加することと、導電線を介して電気信号の少なくとも一部を、（ａ）行方向に沿った第１の行内にある第１のピクセルの第１の構成要素および行方向に沿った第１の行内にある第２のピクセルの第２の構成要素と、（ｂ）行方向に沿った第２の行内にある第３のピクセルの第３の構成要素および行方向に沿った第２の行内にある第４のピクセルの第４の構成要素と、に印加することとを含む。

【0150】

いくつかの実施形態において、ピクセルアレイは、Ｎ個のピクセル行（ここで、Ｎは偶数である（例えば、２行、４行、６行、８行、１０行、１２行、１４行、１６行など））と導通する導電線を備えて形成され得る。いくつかの実施形態において、ピクセルアレイは、Ｎ個のピクセル列（ここで、Ｎは偶数である（例えば、２行、４行、６行、８行、１０行、１２行、１４行、１６行など））と導通する導電線を備えて形成され得る。いくつかの実施形態において、組み合わせられる列および／または行の数は、静電容量および抵抗に基づいて決定され得る。例えば、行の数は、より多くの行をともにグループ化することによる全体の静電容量および抵抗利得が、ローカル相互接続線（例えば、垂直な相互接続線）の増加した抵抗および静電容量によって失われるタイミングに基づいて決定され得る。いくつかの実施形態において、行または列のグルーピングの選択数は、プロセス技術に基づいて（例えば、異なる金属材料（例えば、Ａｌ対Ｃｕ）幅、誘電体厚さ、設計ルールなどに基づいて）決定され得る。

【0151】

いくつかの実施形態において、方法は、列方向と交差する行方向に沿って延在する導電線に電気信号を印加することと、第１のピクセルの第１の構成要素および第１のピクセルに近接する第２のピクセルの第２の構成要素に導電線を介して電気信号の少なくとも一部を印加することとを含み得る。いくつかの実施形態において、方法は、導電線に電気信号を印加することと、導電線を介して電気信号の少なくとも一部を印加することであって、（ａ）列方向に沿った第１の列に位置する第１のピクセルおよび第２のピクセルにおいて、第１のピクセルの第１の構成要素および第２のピクセルの第２の構成要素と、（ｂ）列方向に沿った第２の列に位置する第３のピクセルおよび第４のピクセルにおいて、第３のピクセルの第３の構成要素および第４のピクセルの第４の構成要素と、に前記電気信号の少なくとも一部を印加することとを含む。

【0152】

なお、導電性構造の一例を図６－１～図６－８に関連して説明したが、導電性構造は、４層、６層などの所望の任意の数の層を（例えば、集積回路構成、製造プロセス、ピクセルアレイサイズ、所望の電気特性などに応じて）含み得る。また、本明細書で説明される技術の趣旨から逸脱することなく導電性構造の各層の異なる構成が使用され得る。本明細書で提供される例は、ピクセルアレイの小部分に基づく導電性構造の部分を示すが、ピクセルアレイは非常に大きく、数千以上のピクセルを含み得る。したがって、導電性構造の導電線は、同様に、はるかに大きく、行方向および／または列方向に（非常に）より多くのピクセルにわたって延在し得る。

【0153】

いくつかの実施形態において、本明細書で説明する導電性構造は、本明細書でさらに説明するように、入射光子を受け取るように構成された面とは異なる集積装置の面上に配置された光検出器回路（例えば、ゲートおよび／または蓄積領域）を有する集積装置内に実装され得る。いくつかの場合において、そのような導電性構造は、ＢＳＩ集積装置に実装され得る。例えば、ＢＳＩ集積装置は、１つまたは複数のウェハおよび／または接合された（例えば、ハイブリッド接合された）ウェハスタックにわたる複数の層を有し得る。

【0154】

本発明者らは、２つ以上のウェハが接合されて電気的に結合されるウェハスタックを含むおよび／またはそのウェハスタック内で動作可能な集積光検出器内で制御信号を分配する際に課題が生じることを認識した。例えば、論理ウェハを光検出ウェハに接続して、光検出ウェハを制御するための制御信号を論理ウェハから光検出ウェハに提供することが望ましい場合がある。ピクセルと光検出ウェハのウェハ接合パッドとが同じ中心間間隔を有する場合、制御信号はウェハ接合パッドを介して論理ウェハと光検出ウェハとの間で送信され、ウェハ接合パッドとピクセルとの間に延びる光検出ウェハ内の垂直導体は、制御信号をウェハ接合パッドからピクセルに垂直方向に送信し得る。しかしながら、そうするためにはピクセル間の中心間間隔をウェハ接合パッドの中心間間隔に一致させる必要があり、これは、本発明者らが認識したいくつかの用途にとって不利であり得る。例えば、集積光検出器において可能な限り多くのピクセルに適合するように、隣接するピクセル間の中心間間隔を最小化することが望ましい場合があり、同時に、隣接するウェハ接合パッド間の容量結合を低減するように（例えば、異なる信号を搬送する）ウェハ接合パッド間の中心間間隔を最大化することが望ましい場合もある。代替的にまたは追加的に、隣接するウェハ接合パッド間の中心間間隔を、ウェハを製造するための製造限界に適合させることが必要な場合があり、その間隔は、ピクセルにとって望ましい間隔よりも大きい場合がある。

【0155】

これらの欠点を克服するために、本発明者らは、隣接するウェハ接合パッド間の中心間間隔が、接合パッドの少なくともいくつかと導通している隣接するピクセル間の中心間間隔と異なる集積回路を開発した。例えば、本明細書に記載の集積回路は、隣接するウェハ接合パッド間の中心間間隔が、ウェハ接合パッドと導通するピクセルの中心間間隔よりも大きくてもよい。いくつかの場合において、ウェハ接合パッドは、ピクセルと導通する信号接合パッドと、ピクセルに対して実質的にフローティングである補助接合パッドとを含み得る。いくつかの実施形態において、ウェハ接合パッド（例えば、信号接合パッド）およびピクセルは、接合パッドとピクセルとの間に配置された複数の導電線を介して導通し得る。例えば、導電線は、ウェハ接合パッドから、ウェハ接合パッドの上方または下方に位置するピクセルに、および／または隣接するウェハ接合パッド間に位置するピクセルに（例えば、中心間間隔の方向において）電気信号を送るように構成され得る。いくつかの実施形態において、導電線は、結合抵抗または静電容量などの望ましくない電気的および／または物理的特性を低減するように新規のパターンまたはグルーピングで配置され得る。

【0156】

図７－１は、いくつかの実施形態による集積装置７－１００の断面の側面図である。図７－１に示されるように、集積装置７－１００は、光検出ウェハ７－１０２と論理ウェハ７－１０４とを含み、これらは互いに接合されて集積装置７－１００の少なくとも一部を形成し得る。

【0157】

いくつかの実施形態において、層７－１２０は、入射光子を受け取り、電荷キャリアを生成するように構成され得る。いくつかの実施形態において、光検出ウェハ７－１０２は、第１の方向Ｄｉｒ１における入射光子を受光し、論理ウェハ７－１０４からの信号を用いて制御されつつ、その入射光子の受光に応答して電荷キャリアを生成するように構成され得る。図７－１に示されるように、光検出ウェハ７－１０２は、ピクセル層７－１２０と、ルーティング層７－１３０と、接合層７－１４０とを含む。図７－１において、ピクセル層７－１２０は、ピクセル７－１２２を含むように示されており、ピクセル７－１２２は、入射光子の受光に応答して電荷キャリアを生成するための光検出領域、励起源からの光に応答して生成された電荷キャリアを廃棄するためのドレイン領域、および／または蛍光に応答して生成された電荷キャリアを収集するための電荷蓄積領域を含み得る。いくつかの実施形態において、ピクセル７－１２２は、行方向および列方向を有するアレイに配置され得る。例えば、図７－１に示された断面は、ピクセル７－１２２の行の第１のグループ７－１０６とピクセル７－１２２の行の第２のグループ７－１０８とにわたるピクセル７－１２２の列を示している。また、図７－１に示されるように、ピクセル層１－１２０は、ピクセル７－１２２の動作を制御するように構成され得るゲート７－１２４（例えば、ＳＴ０および／またはＲＥＪゲート）と、ピクセル７－１２２の動作を制御するためにゲート７－１２４に制御信号を供給するように構成され得るビア７－１２６とをさらに含む。図７－１に示されるように、ゲート７－１２４は、ピクセル７－１２２が入射光を受光するように構成される方向においてピクセル７－１２２の後に配置されている。例えば、集積装置７－１００はＢＳＩ構成を有し得る。

【0158】

いくつかの実施形態において、ルーティング層７－１４０は、論理ウェハ７－１０４から受信した制御信号をピクセル層７－１２０に接続するように構成され得る。図７－１に示されるように、ルーティング層７－１４０は、導電線７－１３２およびビア７－１３６を含む。いくつかの実施形態において、導電線７－１３２は、隣接するピクセル７－１２２の間に配置された（例えば、隣接するピクセル７－１２２と導通する）導電線７－１３２を有するなど、ピクセル７－１２２のアレイの列方向に延在し得る。図７－１に示されるように、導電線７－１３２は、ピクセル７－１２２の図示された行７－１０６，７－１０８の両方にわたって延在し得る。いくつかの実施形態において、ビア７－１３６は、導電線７－１３２を接合層７－１４０に接続するように構成され得る。図７－１に示されるように、ビア７－１３６は、ピクセル７－１２２の行の第１のグループ７－１０６の上方または下方において行方向に延在する導電線を形成するように列方向に連続して配置される。

【0159】

いくつかの実施形態において、接合層７－１４０は、ピクセル層７－１２０を動作させるための制御信号を受信するために論理ウェハ７－１０４とインターフェースするように構成され得る。図７－１に示されるように、接合層７－１４０は、信号接合パッド７－１４２と補助接合パッド７－１４４とを含むウェハ接合パッドを含む。いくつかの実施形態において、信号接合パッド７－１４２は、論理ウェハ７－１０４に電気的に結合するように構成され得る。例えば、図７－１に示されている信号接合パッド７－１４２は、ルーティング層７－１３０のビア７－１３６に接続されて、論理ウェハ７－１０４からの制御信号をビア７－１３６に供給する。いくつかの実施形態において、信号接合パッド７－１４２は、論理ウェハ７－１０４に機械的に接続するようにさらに構成され得る。いくつかの実施形態において、補助接合パッド７－１４４は、論理ウェハ７－１０４に機械的にのみ接続するように構成され得る。例えば、図７－１に示されている補助接合パッド７－１４４は、補助接合パッド７－１４４に接続されるビアを有しておらず、実質的にフローティングとされている。補助接合パッド７－１４４は、補助接合パッド７－１４４と集積装置７－１００内の１つまたは複数の電位点との間の可能性のある寄生接続のために、完全なフローティングとは対照的に、実質的にフローティングとされ得る。いくつかの実施形態において、第１の信号接合パッド７－１４２および補助接合パッド７－１４４は、ハイブリッド銅－酸化物接合パッドなどのハイブリッド金属－誘電体接合パッドとして構成され得る。いくつかの場合において、補助接合パッド７－１４４は、「ダミー」接合パッドとして構成され得る。

【0160】

いくつかの実施形態において、論理ウェハ７－１０４は、光検出ウェハ７－１０２のピクセルの動作を制御するために光検出ウェハ７－１０２に制御信号を供給するように構成され得る。図７－１に示されるように、論理ウェハ７－１０４は、接合層７－１６０、ルーティング層７－１７０、および基板層７－１８０を含む。いくつかの実施形態において、論理ウェハ７－１０４は、本明細書に記載の接合層７－１６０、ルーティング層７－１７０、および／または基板層７－１８０を含むようにプログラム可能および／またはプログラムされたフィールドプログラマブルゲートアレイ（ＦＰＧＡ）および／または特定用途向け集積回路（ＡＳＩＣ）であってもよい。種々の例によれば、論理ウェハ７－１０４は、固定配置で相互接続された１つまたは複数のゲートおよび／または導電線を有するＡＳＩＣであってもよいし、または、配置がプログラム可能とされた１つまたは複数のゲートおよび／または導電線を有するＦＰＧＡであってもよいし、または、固定配置で相互接続されたゲートおよび／または導電線と、配置がプログラム可能とされたゲートおよび／または導電線との組み合わせを含むものであってもよい。ただし、本明細書に記載の実施形態はそのようなものに限定されない。

【0161】

いくつかの実施形態において、接合層７－１６０は、制御信号を供給するために光検出ウェハ７－１０２とインターフェースするように構成され得る。図７－１に示されるように、接合層７－１６０は、信号接合パッド７－１６２および補助接合パッド７－１６４を含む。いくつかの実施形態において、信号接合パッド７－１６２は、信号接合パッド７－１４２について本明細書で説明したように、光検出ウェハ７－１０２に電気的に結合するように構成され得る。いくつかの実施形態において、補助接合パッドは、補助接合パッド７－１４４について本明細書で説明したように、光検出ウェハ７－１０２に機械的にのみ接続するように構成され得る。

【0162】

いくつかの実施形態において、ルーティング層７－１７０は、接合層７－１６０に制御信号を供給するように構成され得る。図７－１に示されるように、ルーティング層７－１７０は、ビア７－１７６と、第１の導電線７－１７４ａと、第２の導電線７－１７４ｂとを含む。いくつかの実施形態において、ビア７－１７６は、第１の導電線７－１７４ａを信号接合パッド７－１６２に接続するように構成され得る。図７－１に示されるように、ビア７－１７６は、光検出ウェハ７－１０２のビア７－１３６と（例えば、信号接合パッド７－１４２が信号接合パッド７－１６２と実質的に位置合わせされるときに）位置合わせされて列方向に連続して配置される。いくつかの実施形態において、第１の導電線７－１７４ａおよび第２の導電線７－１７４ｂは、異なる制御信号を搬送するために電気的に分離され得る。例えば、図示された断面において、第１の導電線７－１７４ａは、ビア７－１７６により信号接合パッド７－１６２に接続されて、第１の制御信号を光検出ウェハ７－１０２に供給するように示されている。別の断面（例えば、図示された断面から行方向にずれているもの）において、第２の導電線７－１７４ｂは、ビア７－１７６の第２のセットにより接合パッド７－１６２のセットに接続されて、第２の制御信号を光検出ウェハ７－１０２に供給し得る。この例では、光検出ウェハ７－１０２は、第２の導電線７－１７４ｂに接続するための、および第２の導電線７－１７４ｂから第２の制御信号を受信するための、接合パッド７－１４２、ビア７－１３６、および導電線７－１３２のセット（例えば、ピクセル７－１２２の行の第２のグループ７－１０８の上方または下方に配置される）を含む。

【0163】

いくつかの実施形態において、基板層７－１８０は、収集された電荷キャリアの量を示す光検出ウェハ７－１０２から受信した信号を処理するように構成されるものなど、追加のゲート７－１８２を備えて構成され得る。

【0164】

なお、光検出ウェハ１０２および論理ウェハ１０４の接合パッドが互いに接合されるとき、完全な位置合わせが常に可能であるとは限らないので、実質的に位置合わせされるのみでもよい。

【0165】

図７－２は、いくつかの実施形態による集積装置７－１００のルーティング層７－１３０の上面図である。図７－３は、いくつかの実施形態による集積装置７－１００のルーティング層７－１３０および接合層７－１４０，７－１６０の３Ｄ図である。

【0166】

図７－２および図７－３に示されるように、導電線７－１３２は、列方向に延在する第１の導電線７－１３２ａおよび第２の導電線７－１３２ｂを含む。いくつかの実施形態において、第１の導電線７－１３２ａおよび第２の導電線７－１３２ｂは、ピクセル７－１２２に異なる制御信号を搬送するように、互いに電気的に分離され得る。図７－２および図７－３に示されるように、第２の導電線７－１３２ｂはそれぞれ、第１の導電線７－１３２ａのうちの隣接するもの同士の間に配置され、逆もまた同様である。

【0167】

いくつかの実施形態において、第１の導電線７－１３２ａおよび第２の導電線７－１３２ｂは、行方向においてそれぞれの導電線の両側にある近接ピクセルと導通し得る。また、図７－２および図７－３に示されるように、第１の導電線７－１３２ａは、第１の導電線７－１３２ａに隣接しないピクセル７－１２２に、第１の導電線７－１３２ａによって搬送される制御信号を供給するために、第１の導電線７－１３２ａに対して横方向に延在する補助導電線７－１３４ａに接続される。同様に、図７－２および図７－３において、第２の導電線７－１３２ｂは、第２の導電線７－１３２ｂに隣接しないピクセル７－１２２に、第２の導電線７－１３２ｂによって搬送される制御信号を供給するために、第２の導電線７－１３２ｂに対して横方向に延在する補助導電線７－１３４ｂに接続される。例えば、図７－２に示されるように、各第１の導電線７－１３２ａは最も近い第２の導電線７－１３２ｂから３ピクセル幅で離間しており、補助導電線７－１３４ａ，７－１３４ｂは、行方向に２ピクセル幅で延在して、第１の導電線７－１３２ａに隣接しない第１の導電線７－１３２ａと第２の導電線７－１３２ｂとの間の２つのピクセルに第１の導電線１３２ａからの制御信号を供給する。

【0168】

また、図７－２および図７－３に示されるように、ビア７－１３６は、第１のビア７－１３６ａおよび第２のビア７－１３６ｂを含み、光検出ウェハ７－１０２の信号接合パッド７－１４２は、第１のビア７－１３６ａにより第１の導電線７－１３２ａに接続された第１の信号接合パッド７－１４２ａと、第２のビア７－１３６ｂにより第２の導電線７－１３２ｂに接続された第２の信号接合パッド７－１４２ｂとを含む。図７－３に示されるように、第１のビア７－１３６ａおよび第２のビア７－１３６ｂは、列方向に延在するとともに行方向に互いに離間された複数の導電線を形成するように、列方向に沿って配置されている。いくつかの実施形態において、第１のビア７－１３６ａおよび第２のビア７－１３６ｂによって形成される導電線は、ピクセル７－１２２の異なる行の上方または下方に位置し得る。例えば、図７－２および図７－３に示されるように、第１のビア７－１３６ａは、ピクセル７－１２２の行の第１のグループ７－２０２の上方または下方に位置する一方、第２のビア７－１３６ｂは、ピクセル７－１２２の行の第２のグループ７－２０４の上方または下方に位置している。

【0169】

いくつかの実施形態において、集積装置７－１００の接合パッド７－１４２ａ、接合パッド７－１４２ｂ、および／または接合パッド７－１４４は、集積装置７－１００のピクセル７－１２２とは異なる中心間間隔を（例えば、行方向において）有し得る。例えば、集積装置７－１００の接合パッドは、ピクセル７－１２２よりも大きい中心間間隔を有し得る。例えば、図７－２において、隣接する接合パッド７－１４２ａ，７－１４４の間、および隣接する接合パッド７－１４２ｂ，７－１４４の間の中心間間隔は、行方向において、３ピクセル幅である。他の実施形態において、隣接する接合パッド間の中心間間隔は、２ピクセル幅などの３ピクセル幅未満、および／または４ピクセル幅などの４ピクセル幅以上であってもよく、また、本明細書に記載の実施形態はそのようなものに限定されない。

【0170】

いくつかの実施形態において、導電線７－１３２ａおよび／または導電線７－１３２ｂは、ピクセル７－１２２とは異なる中心間間隔を有し得る。例えば、導電線７－１３２ａ，７－１３２ｂは、ピクセル７－１２２よりも大きな中心間間隔を有し得る。例えば、図７－２において、導電線７－１３２ａ，７－１３２ｂは、接合パッド７－１４２ａ，７－１４２ｂ，７－１４４のために示される中心間間隔に等しい３ピクセル幅の中心間間隔を有する。なお、本明細書で説明される実施形態は、接合パッド７－１４２，７－１４２ｂ，７－１４４について本明細書で説明されるものに限定されない。また、導電線間の中心間間隔は、接合パッドが導電線と完全に位置合わせされていない場合などのように、接合パッドの中心間間隔に実質的に等しいのみであってもよい。

【0171】

いくつかの実施形態において、信号接合パッド７－１４２ａおよび補助接合パッド７－１４４は、行方向に沿って互いに間隔を置いて設けられ得る。例えば、図７－２および図７－３において、グループ７－２０２の行は、隣接する信号接合パッド７－１４２ａの間に補助接合パッド７－１４４を有する。同様に、いくつかの実施形態において、信号接合パッド７－１４２ｂおよび補助接合パッド７－１４４は、行方向に沿って互いに間隔を置いて設けられ得る。例えば、図７－２および図７－３において、グループ７－２０４の行は、隣接する信号接合パッド７－１４２ｂの間に配置された補助接合パッド７－１４４を有する。図７－２に示されるようないくつかの実施形態において、補助接合パッド７－１４４は、信号接合パッド７－１４２ａと同じ行に配置されてもよく、他の行のそれぞれの接合パッド７－１４２ｂと列方向に位置合わせされてもよく、および／またはその逆であってもよい。

【0172】

図７－４は、いくつかの実施形態による集積装置７－１００のルーティング層７－１７０の上面図である。図７－５は、いくつかの実施形態によるルーティング層７－１７０をさらに示す集積装置７－１００の３Ｄ図である。

【0173】

いくつかの実施形態において、第１の導電線７－１７４ａおよび第２の導電線７－１７４ｂは、ピクセル７－１２２の異なる行の上方または下方に配置されるように、列方向に互いに離間され得る。例えば、図７－４に示されるように、第１の導電線７－１７４ａは、ピクセル７－１２２の行の第１のグループ７－２０２の上方または下方に配置される一方、第２の導電線７－１７４は、ピクセル７－１２２の行の第２のグループ７－２０４の上方または下方に配置される。また、図７－４および図７－５に示されるように、論理ウェハ７－１０４の信号接合パッド７－１６２は、第１のビア７－１７６ａによって第１の導電線７－１７４ａに接続された第１の信号接合パッド７－１６２ａと、第２のビア７－１７６ｂによって第２の導電線７－１７４ｂに接続された第２の信号接合パッド７－１６２ｂとを含む。

【0174】

いくつかの実施形態において、信号接合パッド７－１６２ａおよび補助接合パッド７－１６４は、行方向に沿って互いに間隔を置いて設けられ得る。例えば、図７－４および図７－５において、グループ７－２０２の行は、隣接する信号接合パッド７－１６２ａの間に補助接合パッド７－１６４を有する。同様に、いくつかの実施形態において、信号接合パッド７－１６２ｂおよび補助接合パッド７－１６４は、行方向に沿って互いに間隔を置いて設けられ得る。例えば、図７－４および図７－５において、グループ７－２０４の行は、隣接する信号接合パッド７－１６２ｂの間に配置された補助接合パッド７－１６４を有する。

【0175】

図７－６は、いくつかの実施形態による別の例示的な集積装置７－６００のルーティング層およびピクセル層の上面図である。いくつかの実施形態において、集積装置７－６００は、集積装置７－１００について本明細書で説明した方法で構成され得る。例えば、図７－６において、集積装置７－６００は、列方向および行方向を有するアレイに配置されたピクセル７－６２２を含むものとして示されている。また、図７－６に示されるように、第１の導電線７－６３２ａは、図示されたピクセル６－６２２の第１の側で列方向に延在するものとして示されており、第２の導電線７－６３２ｂは、図示されたピクセル７－６２２の第２の側で列方向に延在するものとして示されている。例えば、第１の導電線７－６３２ａは、制御信号を供給するためにビア７－６２６ａによって各隣接ピクセル７－６２２の伝送ゲートＳＴ０に接続されるものとして示されており、補助導電線７－６３４ａは、第１の導電線７－６３２ａから行方向に延在するとともに、第１の導電線７－６３２ａに隣接しないピクセル７－６２２の伝送ゲートＳＴ０に接続するべく列方向に分岐している。同様に、図７－６において、第２の導電線７－６３２ｂは、制御信号を供給するためにビア６－６２６ｂによって各隣接ピクセル７－６２２の伝送ゲートＲＥＪに接続されるものとして示されており、補助導電線７－６３４ｂは、行方向に延在するとともに、第２の導電線７－６３２ｂに隣接しないピクセル７－６２２の伝送ゲートＳＴ０に到達するように列方向に分岐している。

【0176】

また、図７－６に示されるように、集積装置７－６００は、ピクセル７－６２２の反対側の角にある第１の導電線７－１３２ａに接続された第１の信号接合パッド７－６４２ａと、第２の導電線７－１３２ｂに接続された第２の信号接合パッド７－６４２ｂと、ピクセル７－６２２の他の反対側の角にある補助接合パッド７－６４４とを含む。

【0177】

また、図７－６は、ピクセル７－６２２の他のゲートに信号を搬送するように構成された複数の導電線を示す。例えば、図７－６には、ピクセル７－６２２の光検出領域ＰＰＤに接続するための接地電位Ｖ_ＢＧＮＤ、ピクセル７－６２２のドレイン領域Ｄに接続するためのドレイン電位Ｖ_ＲＥＪ、ピクセル７－６２２のＲＳゲートに接続するための行選択信号、ピクセル７－６２２のＳＦゲートおよびＲＳＴゲートに近接して接続するための電源電位Ｖ_ＤＤＰ、ピクセル７－６２２のＲＳＴゲートに接続するためのリセット制御信号Ｖ_ＲＳＴ、およびピクセル７－６２２の伝送ゲートＴＸ０，ＴＸ１にそれぞれ接続するための伝送制御信号Ｖ_ＴＸ０，Ｖ_ＴＸ１を搬送する導電線が示されている。

【0178】

図７－７は、いくつかの実施形態による導電線７－６３２ａ，７－６３２ｂの追加分を示す集積装置７－６００の光検出ウェハの上面図である。図７－７に示されるように、第２の導電線７－６３２ｂはそれぞれ、第１の導電線７－６３２ａのうちの隣接するもの同士の間に配置されており、その逆も同様である。また、図７－６に示されるように、第１の信号接合パッド７－１４２ａは、第１のビア７－６３６ａにより第１の導電線７－６３２ａに接続されており、第２の信号接合パッド７－１４２ｂは、第２のビア７－６３６ｂにより第２の導電線７－６３２ｂに接続されている。図７－６において、第１のビア７－６３６ａは、ピクセル７－６２２の異なる行の上方または下方に位置するように、列方向において第２のビア７－６３６ｂから離間している。また、第１のビア７－６３６ａおよび第２のビア７－６３６ｂは列方向に連続して配置されることで、列方向に延在する導電線を形成している。第１のビア７－６３６ａは、ピクセル７－６２２の行の第１のグループ７－７０２の上方または下方に位置しており、第２のビアは、ピクセル７－６２２の行の第２のグループ７－７０４の上方または下方に位置している。

【0179】

図７－８は、いくつかの実施形態による集積装置７－６００の論理ウェハの上面図である。図７－８に示されるように、集積装置７－６００は、第１の信号接合パッド７－６４２ａ，７－６４２ｂに接続するための第１の信号接合パッド７－６６２ａおよび第２の信号接合パッド７－６６２ｂにそれぞれ接続された第１の導電線７－６７４ａ，７－６７４ｂをさらに含む。集積装置７－６００はさらに補助接合パッド７－６６４を含み、補助接合パッド７－６６４は、光検出ウェハおよび論理ウェハが互いに接合されるときに補助接合パッド７－６４４と位置合わせされ得る。

【0180】

いくつかの実施形態において、第１の導電線７－６７４ａおよび第２の導電線７－６７４ｂは、ピクセル７－６２２の異なる行の上方または下方に位置するように、列方向に互いに離間され得る。例えば、図７－７および図７－８に示されるように、第１の導電線７－６７４ａは、ピクセル７－６２２の行の第１のグループ７－７０２の上方または下方に位置しており、第２の導電線７－６７４ｂは、ピクセル７－６２２の行の第２のグループ７－７０４の上方または下方に位置している。

【0181】

図７－９は、いくつかの実施形態によるさらなる代替集積装置７－９００の光検出ウェハのルーティング層および接合層の上面図である。いくつかの実施形態において、集積装置７－９００は、列方向および行方向を有するピクセルアレイを含むなど、集積装置７－１００，７－６００について本明細書で説明した方法で構成され得る。例えば、図７－９に示されるように、集積装置７－９００は、列方向に延在する第１の導電線７－９３２ａおよび第２の導電線７－６３２ｂを含み、第２の導電線７－６３２ｂはそれぞれ、第１の導電線７－９３２ａの隣接するもの同士の間に配置され、その逆も同様である。

【0182】

また、図７－９に示されるように、第１の導電線７－９３２ａは、補助導電線７－９３４ａに接続されて、第１の導電線７－９３２ａに隣接しないピクセルに制御信号を供給し、第２の導電線７－９３２ｂは、補助導電線７－９３４ｂに接続されて、第２の導電線７－９３２ｂに隣接しないピクセルに制御信号を供給する。

【0183】

また、図７－９に示されるように、第１の導電線７－９３２ａは第１の信号接合パッド７－９４２ａに接続されており、第２の導電線７－９３２ｂは第２の信号接合パッド７－９４２ｂに接続されている。第１の信号接合パッド７－９４２ａ（および／またはそれに接続されたビア）は、ピクセルの異なる行の上方または下方に位置するように、第２の信号接合パッド７－９４２ｂから列方向に離間され得る。例えば、図７－９において、集積装置７－９００は、ピクセルの行のグループ７－９０２，７－９０４，７－９０６，７－９０８の間で分割され得る。ここで、第１の信号接合パッド７－９４２ａ（および／またはそれに接続されたビア）は、ピクセルの行のグループ７－９０４，７－９０８の上方または下方に位置しており、第２の信号接合パッド７－９４２ｂ（および／またはそれに接続されたビア）は、ピクセルの行のグループ７－９０２，７－９０６の上方または下方に位置している。

【0184】

図７－１０は、いくつかの実施形態による集積装置７－９００の論理ウェハの上面図である。図７－１０に示されるように、集積装置７－９００は、第１の信号接合パッド７－９４２ａおよび第２の信号接合パッド７－９４２ｂにそれぞれ接続するための第１の信号接合パッド７－９６２ａおよび第２の信号接合パッド７－９６２ｂにそれぞれ接続された第１の導電線７－９７４ａおよび第２の導電線７－９７４ｂを含む。いくつかの実施形態において、第１の導電線７－９７４ａおよび第２の導電線７－９７４ｂは、ピクセルの異なる行の上方または下方に位置するように、互いに離間され得る。例えば、図７－９および図７－１０に示されるように、第１の導電線７－９７４ａは、ピクセルの行のグループ７－９０４，７－９０８の上方または下方に位置しており、第２の導電線７－９７４ｂは、ピクセルの行のグループ７－９０２，７－９０６の上方または下方に位置している。また、図７－１０に示されるように、第１の導電線７－９７４ａおよび第２の導電線７－９７４ｂは、列方向において導電線のグループ間で分割され得る。ここで、第１の導電線７－９７４ａのグループは、第２の導電線７－９７４ｂの隣接するグループ間に配置されており、その逆も同様である。

【0185】

図７－１１は、いくつかの実施形態による集積装置７－９００の論理ウェハの部分底面図である。図７－１１に示されるように、第１の導電線７－９７４ａは、互いに略平行に延在する線７－９７２ａと、互いに略平行に延在するとともに線７－９７２ａに対して横方向に延在する線７－９７８ａとを含み得る。各グループ内で第１の導電線７－９７４ａの各々は、互いに導通するように相互接続されている。同様に、図７－１１に示されるように、第２の導電線７－９７４ｂは、互いに略平行に延在する線７－９７２ｂと、互いに略平行に延在するとともに線７－９７２ｂに対して横方向に延在する線７－９７８ｂとを含み、第２の導電線７－９７４ｂの各々は、互いに導通するように各グループ内で相互接続されている。例えば、線７－９７２ａ，７－９７２ｂは行方向に沿って延在し得る、および／または線７－９７８ａ，７－９７８ｂは列方向に沿って延在し得る。いくつかの実施形態において、線７－９７２ａ（および／または線７－９７２ｂ）は、所与の製造プロセスに対応するべく、必要に応じて、互いに離間され得るおよび／または線７－９７８ａ（および／または線７－９７８ｂ）から離間され得る。例えば、いくつかの製造プロセスでは、深さの変動の影響を（例えば、連続的な金属領域の表面に形成されるメニスカスに起因して）受けやすい連続的な導電性領域の形成を防止するように、線がサイズ決定されるおよび／または少なくとも所定の距離だけ（例えば、間に非導電性材料を伴って）分離される必要があり得る。図７－１１に示されるように、第１の導電線７－９７４ａの線７－９７２ａ，７－９７８ａは、第１の導電線７－９７４ａを第２の導電線７－９７４ｂから電気的に分離するように、第２の導電線７－９７４ｂの線７－９７２ｂ，７－９７８ｂから離間され得る。

【0186】

図７－１２は、いくつかの実施形態による集積装置７－９００の論理ウェハの部分７－１１００の拡大底面図である。図７－１２に示されるように、第１の信号接合パッド７－９６２ａは、光検出ウェハに接続するために第１のビア７－９７６ａによって線７－９７２ａ，７－９７８ａに接続される。同様に、第２の信号接合パッド７－９６２ｂは、光検出ウェハに接続するために線７－９７２ｂ，７－９７８ｂに接続される。また、図７－１２は、集積装置７－９００の論理ウェハおよび光検出ウェハが互いに接合されるときに補助接合パッド７－９４４と位置合わせされ得る補助接合パッド７－９６４を示す。

【0187】

［Ａ．例示的な制御信号構成］
本明細書で説明されるミラーピクセル構造および／または導電性構造は、１つまたは複数の制御信号を１つまたは複数のピクセル構成要素に供給するために使用され得る。１つまたは複数の制御信号は、１つまたは複数のピクセル（例えば、１つのピクセル、隣接するピクセル、同じ行に沿ったピクセル、同じ列に沿ったピクセルなど）の構成要素に供給され得る。種々の実施形態によれば、制御信号（例えば、方形波制御信号、正弦波制御信号など）は、１つまたは複数の伝送ゲート、伝送ゲートとドレインゲート、１つまたは複数のドレインゲート、および／または他のピクセル構成要素を駆動するように構成され得る。一例では、第１の制御信号は、１つの電荷伝送チャネルをバイアスして、電荷伝送チャネルに結合された光検出領域からの電荷キャリアの伝搬を可能にするように構成され得る。一方、第２の制御信号は、別の電荷伝送チャネルをバイアスして静電ポテンシャル障壁を生成し、電荷キャリアが光検出領域から電荷伝送チャネルに伝搬することを防止するように構成され得る。代替例では、第２の制御信号は、ドレインゲートをバイアスして、光検出領域からドレインチャネルへの電荷キャリアの伝搬を可能にするように構成され得る。いくつかの実施形態において、１つの制御信号（例えば、より短いデューティサイクルを有する）は、励起パルスの開始時に光検出領域から励起電荷キャリアを排出させるように構成（例えば、時間シフト、位相シフトなど）され得る。第２の制御信号（例えば、より長いデューティサイクルを有する）は、ドレイン期間に続く収集期間中に光検出領域から蛍光発光電荷キャリアを移動させるように構成（例えば、時間シフト、位相シフトなど）され得る。

【0188】

いくつかの実施形態において、光検出領域と電荷蓄積領域との間の第１の伝送ゲートは、制御信号のうちの１つを受信するように構成され得る。光検出領域と別の電荷蓄積領域との間の第２の伝送ゲートは、別の制御信号を受信するように構成され得る。いくつかの実施形態において、光検出領域とドレイン領域との間のドレインゲートは、代替的または追加的に、制御信号を受信するように構成され得る。したがって、入射光子に応答する電荷キャリアの排出および蓄積は、制御信号を使用して制御され得る。例えば、電荷蓄積領域またはドレイン領域は、その電荷蓄積領域またはドレインゲートに対応する制御信号が高電圧を有するとき、電荷キャリアを蓄積または排出することで、伝送ゲートまたはドレインゲートの上方または下方における電荷伝送チャネルまたはドレインチャネルの導電率を増加させ得る。なお、いくつかの実施形態においては、低電圧で伝送ゲートまたはドレインゲートをバイアスすることにより、電荷伝送チャネルまたはドレインチャネルの導電率を増加させることができる。

【0189】

いくつかの実施形態において、ＤＣオフセットおよび／または制御信号振幅の差は、電荷蓄積領域（および／またはドレイン領域）における電荷キャリア収集の持続時間が異なり得るように構成され得る。例えば、一方の電荷蓄積領域は、他方の電荷蓄積領域よりも長い期間にわたって収集され得る。代替的または追加的に、電荷キャリアは、電荷蓄積領域の収集期間よりも短い期間にわたってドレイン領域に排出され得る。一例では、制御信号を受信する伝送ゲートおよび／またはドレインゲートに対応する電荷伝送チャネルおよび／またはドレインチャネルは、電荷伝送および／または排出を開始するために同じ閾値電圧レベルを有し得る。したがって、この例では、他の制御信号よりも大きな振幅を有する制御信号は、他の制御信号と比べると、閾値電圧レベルよりも高い電圧となる時間が長くなることで、大きな振幅の制御信号により設定される伝送期間および／またはドレイン期間が、他の制御信号により設定される他の伝送期間および／またはドレイン期間よりも長くなり得る。いくつかの実施形態において、制御信号のＤＣオフセットレベルは、閾値電圧レベルに基づいて構成され得る。いくつかの実施形態において、電荷伝送および／またはドレインチャネルは、異なる閾値電圧レベルを有してもよく、および／または閾値電圧レベルは、より低い振幅制御信号がより長い伝送期間および／またはドレイン期間に対応するように構成されてもよい。いくつかの実施形態において、２つの電荷蓄積領域は、異なる蛍光寿命情報を示す蛍光発光電荷キャリアを蓄積するように構成され得る。例えば、電荷蓄積の異なるタイミングおよび／または持続時間は、異なる寿命情報を示す電荷キャリア間の区別を容易にし得る。

【0190】

いくつかの実施形態において、光検出領域と電荷蓄積領域との間の第１の伝送ゲートは、１つの制御信号を受信するように構成され得る。光検出領域と別の電荷蓄積領域との間の第２の伝送ゲートは、第２の制御信号を受信するように構成され得る。第３の伝送ゲートまたはドレインゲートは、第３の制御信号を受信するように構成され得る。他も同様である。いくつかの実施形態において、第２のドレインゲートは、代替的にまたは追加的に、制御信号のうちの１つを受信するように構成され得る。したがって、入射光子に応答する電荷キャリアの排出および蓄積は、制御信号を使用して制御され得る。

【0191】

［ＶＩ．応用例］
［Ａ．ＤＮＡおよび／またはＲＮＡシークエンシング用途］
本明細書で説明される分析システムは、集積装置およびその集積装置とインターフェース接続するように構成される機器を含み得る。集積装置はピクセルのアレイを含み得る。ピクセルは、反応チャンバ（例えば、サンプルウェル）および少なくとも１つの光検出器を含む。集積装置の表面は複数の反応チャンバを有し得る。反応チャンバは、集積装置の表面上に配置された懸濁液からサンプルを受容するように構成される。懸濁液は、同じ種類の複数のサンプルを含有し得る。いくつかの実施形態において、懸濁液は、異なるタイプのサンプルを含有し得る。これに関して、本明細書で使用される「対象のサンプル」という語句は、例えば、懸濁液中に分散された同じ種類の複数のサンプルを指し得る。同様に、本明細書で使用される「対象の分子」という語句は、懸濁液中に分散された同じ種類の複数の分子を指し得る。複数の反応チャンバは、反応チャンバの少なくとも一部が懸濁液から１つのサンプルを受容するように、好適なサイズおよび形状を有し得る。いくつかの実施形態において、反応チャンバ内のサンプルの数は、いくつかの反応チャンバが１つのサンプルを含有し、他のものが０、２つ、またはそれ以上のサンプルを含有するように、反応チャンバ間で分配され得る。

【0192】

いくつかの実施形態においては、懸濁液は、複数の一本鎖ＤＮＡテンプレートを含み得る。集積装置の表面上の個々の反応チャンバは、シークエンシングテンプレートを受け取るようにサイズ決めおよび形状決めされ得る。シークエンシングテンプレートは、集積装置の反応チャンバの少なくとも一部分がシークエンシングテンプレートを含有するように、集積装置の反応チャンバ間で分配され得る。懸濁液は、ラベリングされたヌクレオチドも含有し得る。これは、次いで反応チャンバに入り、反応チャンバ内の一本鎖ＤＮＡテンプレートに対して相補的なＤＮＡの鎖に組み込まれると、ヌクレオチドの同定を可能にし得る。いくつかの実施形態においては、懸濁液はシークエンシングテンプレートを含有し得る。ラベリングされたヌクレオチドは、ヌクレオチドが反応チャンバ内の相補的な鎖に組み込まれると、続いて反応チャンバに導入され得る。このように、ヌクレオチドの組み込みのタイミングは、ラベリングされたヌクレオチドが集積装置の反応チャンバに導入される時によって制御され得る。

【0193】

励起光は、集積装置のピクセルアレイから離れて位置付けられる励起源から提供される。励起光は、少なくとも一部が集積装置の要素によって、１つまたは複数のピクセルに向かって方向付けられ、反応チャンバ内の照射領域を照らす。次に、マーカが、照射領域内に位置付けられると、励起光によって照らされることに反応して、発光を放出し得る。いくつかの実施形態においては、１つまたは複数の励起源はシステムの機器の一部であり、この場合、機器および集積装置の構成要素は、励起光を１つまたは複数のピクセルに向かって方向付けるように構成されている。

【0194】

反応チャンバから（例えば、蛍光ラベルによって）放出される発光は、次に、集積装置のピクセル内の１つまたは複数の光検出器によって検出され得る。検出された発光の特徴は、発光に関連付けられるマーカを同定するための指示を提供し得る。そのような特徴は、光検出器によって検出される光子の到着時間、光検出器によって経時にわたって蓄積される光子の量、および／または２つ以上の光検出器にまたがる光子の分布を含む、任意の好適なタイプの特徴を含み得る。いくつかの実施形態においては、光検出器は、発光に関連付けられる１つまたは複数のタイミング特徴（例えば、蛍光寿命）を検出可能にする構造を有し得る。光検出器は、励起光のパルスが集積装置を通じて伝播した後の光子到着時間の分布を検出し得る。到着時間の分布は、発光のタイミング特徴（例えば、蛍光寿命のプロキシ）の指示を提供し得る。いくつかの実施形態においては、１つまたは複数の光検出器は、マーカによって放出される発光の確率（例えば、蛍光強度）の指示を提供する。いくつかの実施形態においては、複数の光検出器は、発光の空間的な分布を捕捉するようにサイズ決めおよび配置され得る。次いで、１つまたは複数の光検出器からの出力信号を使用して、あるマーカが複数のマーカの中から区別され得る。この場合、複数のマーカを使用してサンプルまたはその構造を同定することができる。いくつかの実施形態においては、サンプルは、複数の励起エネルギーによって励起され、複数の励起エネルギーに反応した反応チャンバからの発光および／または発光のタイミング特徴によって、マーカを複数のマーカから区別することができる。

【0195】

システム８－１００の概略的な概説が図８－１において示されている。システムは、機器５－１０４とインターフェースする集積装置８－１０２の双方を備える。いくつかの実施形態においては、機器８－１０４は、機器８－１０４の一部として集積される１つまたは複数の励起源８－１０６を含み得る。いくつかの実施形態においては、励起源は、機器８－１０４および集積装置８－１０２の双方の外部にあってよく、機器８－１０４は、励起光を励起源から受け取るとともに、励起光を集積装置に方向付けるように構成され得る。集積装置は、集積装置を受けるとともに集積装置を励起源と光学的に正確に位置合わせして保持するために、任意の好適なソケットを使用して機器とインターフェースし得る。励起源８－１０６は、集積装置８－１０２に励起光を提供するように構成され得る。図８－１に概略的に示されているように、集積装置８－１０２は、複数のピクセル８－１１２を有し、ピクセルの少なくとも一部分は、対象のサンプルの独立した分析を実施し得る。ピクセルがそのピクセルとは別個の源８－１０６から励起光を受け取るため、そのようなピクセル８－１１２は「受動源ピクセル」と称すことができる。この場合、この源からの励起光が、ピクセル８－１１２のうちのいくつかまたはすべてを励起する。励起源８－１０６は、任意の好適な光源とすることができる。好適な励起源の例は、２０１５年８月７日に出願され、「INTEGRATED DEVICE FOR PROBING, DETECTING AND ANALYZING MOLECULES」と題する米国特許出願第１４／８２１，６８８号に記載されており、参照によりその全体が援用される。いくつかの実施形態においては、励起源８－１０６は、励起光を集積装置８－１０２に送達するように組み合わせられる複数の励起源を含む。複数の励起源は、複数の励起エネルギーまたは波長を生成するように構成され得る。

【0196】

ピクセル８－１１２は、単一の対象のサンプルを受け取るように構成された反応チャンバ８－１０８、および励起源８－１０６によって提供される励起光によってサンプルおよび反応チャンバ８－１０８の少なくとも一部分を照らすことに反応して反応チャンバから放出された発光を検出する光検出器８－１１０を有する。いくつかの実施形態においては、反応チャンバ８－１０８は、集積装置８－１０２の表面に近接してサンプルを保持することができ、これは、サンプルへの励起光の送達、および、サンプルまたは反応成分（例えば、ラベリングされたヌクレオチド）からの発光の検出を容易にすることができる。

【0197】

励起光源８－１０６からの励起光を集積装置８－１０２に結合するとともに、励起光を反応チャンバ８－１０８にガイドする光学素子が、集積装置８－１０２および機器８－１０４の双方に位置付けられる。源からチャンバへの光学素子は、集積装置８－１０２に位置付けられる１つまたは複数の格子カプラを備えることができ、励起光を集積装置および導波路に結合して、励起光を機器８－１０４からピクセル８－１１２内の反応チャンバに送達する。１つまたは複数の光学スプリッタ素子は、格子カプラと導波路との間に位置することができる。光学スプリッタは、格子カプラからの励起光を結合するとともに、励起光を導波路のうちの少なくとも１つに送達することができる。いくつかの実施形態においては、光学スプリッタは、励起光を、すべての導波路にわたって実質的に均一に送達することを可能にする構造を有することができ、それによって、導波路のそれぞれは、実質的に同様の量の励起光を受け取る。そのような実施形態は、集積装置８－１０２の反応チャンバ８－１０８によって受け取られる励起光の均一性を改善することによって、集積装置８－１０２の性能を改善することができる。

【0198】

反応チャンバ８－１０８、励起源からチャンバへの光学系の一部分、および、反応チャンバから光検出器への光学系は、集積装置８－１０２に位置付けられる。励起源８－１０６および源からチャンバへの構成要素の一部分は、機器８－１０４内に位置付けられる。いくつかの実施形態においては、単一の構成要素が、励起光を反応チャンバ８－１０８に結合すること、および、反応チャンバ８－１０８からの発光を光検出器８－１１０に送達することの双方においての役割を果たすことができる。励起光を反応チャンバに結合するおよび／または発光を光検出器に方向付けるための、集積装置に含まれる好適な構成要素の例は、２０１５年８月７日に出願された「INTEGRATED DEVICE FOR PROBING, DETECTING AND ANALYZING MOLECULES」と題する米国特許出願第１４／８２１，６８８号、および、２０１４年１１月１７日に出願された「INTEGRATED DEVICE WITH EXTERNAL LIGHT SOURCE FOR PROBING, DETECTING, AND ANALZING MOLECULES」と題する米国特許出願第１４／５４３，８６５号に記載されており、これらの双方は参照によりその全体が援用される。

【0199】

ピクセル８－１１２は、それ自体の個々の反応チャンバ８－１０８および少なくとも１つの光検出器８－１１０に関連付けられる。集積装置８－１０２の複数のピクセルは、任意の好適な形状、サイズ、および／または寸法を有するように構成することができる。集積装置８－１０２は、任意の好適な数のピクセルを有することができる。集積装置８－１０２内のピクセルの数は、およそ１０，０００ピクセル～１，０００，０００ピクセルの範囲内、またはその範囲内における任意の範囲内の値とすることができる。いくつかの実施形態においては、ピクセルは、５１２個のピクセル×５１２個のピクセルのアレイに配置することができる。集積装置８－１０２は、任意の好適な方法で機器８－１０４とインターフェースすることができる。いくつかの実施形態においては、機器８－１０４は、集積装置８－１０２に着脱可能に結合するインターフェースを有することができ、それによってユーザは、集積装置８－１０２の使用のために集積装置８－１０２を機器８－１０４に取り付けて懸濁液中の少なくとも１つの対象のサンプルを分析するとともに、別の集積装置を取り付け可能にするために集積装置８－１０２を機器８－１０４から取り外すことができる。機器８－１０４のインターフェースは、機器８－１０４の回路部と結合するように集積装置８－１０２を位置決めし、１つまたは複数の光検出器からの読み出し信号を機器８－１０４に送信することを可能にすることができる。集積装置８－１０２および機器８－１０４は、大きなピクセルアレイ（例えば、１０，０００超のピクセル）に関連付けられるデータを取り扱うためにマルチチャネル高速通信リンクを含むことができる。

【0200】

動作時、反応チャンバ内のサンプルの並列分析を、励起光を使用して反応チャンバ内のサンプルのいくつかまたはすべてを励起し、反応チャンバからの発光を表す信号を光検出器で検出することによって行う。サンプルまたは反応成分（例えば、蛍光ラベル）からの発光は、対応する光検出器によって検出されて、少なくとも１つの電気信号に変換され得る。電気信号は集積装置の回路部の導電線（例えば、本明細書で説明される導電線）に沿って伝送され得る。この導電線は、集積装置とインターフェースする機器に接続され得る。電気信号は、続いて処理および／または分析され得る。電気信号の処理または分析は、機器上にまたは機器から離れて位置付けられる好適なコンピューティングデバイスにおいて実行され得る。

【0201】

［Ｂ．タンパク質シークエンシング用途］
本開示のいくつかの態様は、タンパク質シークエンシングに有用であり得る。例えば、本開示のいくつかの態様は、ポリペプチドからアミノ酸配列情報を決定するのに（例えば、１つまたは複数のポリペプチドをシークエンシングするのに）有用である。いくつかの実施形態において、単一のポリペプチドの分子について、アミノ酸配列情報を決定することができる。いくつかの実施形態において、ポリペプチドの１つまたは複数のアミノ酸をラベリングして（例えば、直接的または間接的に）、ポリペプチド内のラベリングされたアミノ酸の相対位置を求める。いくつかの実施形態において、タンパク質内のアミノ酸の相対位置は、一連のアミノ酸ラベリングおよび開裂ステップを使用して求める。

【0202】

いくつかの実施形態において、末端アミノ酸（例えば、Ｎ末端またはＣ末端アミノ酸）のアイデンティティを評価し、その後に末端アミノ酸を除去して、末端の次のアミノ酸のアイデンティティを評価し、このプロセスをポリペプチド内の複数の連続するアミノ酸が評価されるまで繰り返す。いくつかの実施形態において、アミノ酸のアイデンティティを評価することは、存在するアミノ酸の種類を判断することを含む。いくつかの実施形態において、アミノ酸の種類を判断することは、例えば、天然由来の２０のアミノ酸のうちのどれが末端アミノ酸であるかを判断することによって（例えば、個々の末端アミノ酸に固有の認識分子を使用して）実際のアミノ酸のアイデンティティを判断することを含む。しかし、いくつかの実施形態において、末端アミノ酸の種類のアイデンティティを評価することは、ポリペプチドの末端に存在する可能性のある候補アミノ酸の部分集合を判断することを含むことができる。いくつかの実施形態において、これはアミノ酸が１つまたは複数の固有アミノ酸ではない（そのため、他のアミノ酸のいずれかであり得る）と判断することによって実現することができる。いくつかの実施形態において、これは指定されるアミノ酸の部分集合（例えば、サイズ、電荷、疎水性、結合特性に基づいて）のうちのどれがポリペプチドの末端にあり得るかを（例えば、２つ以上の末端アミノ酸の指定部分集合に結合する認識分子を使用して）判断することによって実現することができる。

【0203】

本明細書で使用されるとき、ポリペプチドのシークエンシングとは、ポリペプチドの配列情報を決定することをいう。いくつかの実施形態において、これはポリペプチドの一部分（またはすべて）について各アミノ酸配列のアイデンティティを決定することを伴い得る。しかし、いくつかの実施形態において、これは、ポリペプチド内のアミノ酸の部分集合のアイデンティティを評価すること（例えば、また、ポリペプチド内の各アミノ酸のアイデンティティを決定せずに、１つまたは複数のアミノ酸の種類の相対位置を決定すること）を伴い得る。しかし、いくつかの実施形態において、アミノ酸含有量情報は、ポリペプチド内のアミノ酸の異なる種類の相対位置を直接決定せずに、ポリペプチドから取得することができる。アミノ酸含有量のみを使用して、存在するポリペプチドのアイデンティティを（例えば、アミノ酸含有量をポリペプチド情報のデータベースと比較し、どのポリペプチドが同じアミノ酸含有量を有するかを決定することにより）推測することもできる。

【0204】

いくつかの実施形態によるシークエンシングは、チップまたは集積装置などの基板または固体支持体の表面上にポリペプチドを固定化することを伴い得る。いくつかの実施形態において、ポリペプチドは基板のサンプルウェルの表面上（例えば、サンプルウェルの底面上）に固定化され得る。いくつかの実施形態において、ポリペプチドの第１の末端が表面に対して固定化され、他の末端が本明細書に記載されるようにシークエンシング反応を受ける。例えば、いくつかの実施形態において、ポリペプチドはＣ末端側から表面に対して固定化され、末端アミノ酸の認識および分解は、ポリペプチドのＮ末端側からＣ末端側に向かって進める。いくつかの実施形態において、ポリペプチドのＮ末端アミノ酸が固定化される（例えば、表面に付着させられる）。いくつかの実施形態において、ポリペプチドのＣ末端アミノ酸が固定化される（例えば、表面に付着させられる）。いくつかの実施形態において、１つまたは複数の非末端アミノ酸が固定化される（例えば、表面に付着させられる）。

【0205】

本開示のいくつかの態様は、末端アミノ酸の修飾および開裂の繰り返しサイクルを受けるラベリングされたポリペプチドのルミネセンスを検出することによって、ポリペプチドをシークエンシングする方法を提供する。例えば、図８－２は、いくつかの実施形態による、エドマン分解によりラベリングされたポリペプチドをシークエンシングする方法を示す。いくつかの実施形態において、方法は、一般に、エドマン分解によるシークエンシングの他の方法について、本明細書に記載されるように進める。例えば、いくつかの実施形態において、図８－２に示されたステップ（１）および（２）は、エドマン分解反応において、末端アミノ酸修飾および末端アミノ酸開裂についてそれぞれ本明細書の他の箇所で説明したように行うことができる。

【0206】

図８－２の例に示されるように、いくつかの実施形態において、方法は、（１）ラベリングされたポリペプチドの末端アミノ酸を修飾するステップを含む。本明細書の他の箇所で説明するように、いくつかの実施形態において、修飾することは、末端アミノ酸をイソチオシアネート（例えば、ＰＩＴＣ）に接触させて、イソチオシアネート修飾末端アミノ酸を作成することを含む。いくつかの実施形態において、イソチオシアネート修飾８－２１０は、末端アミノ酸を、開裂試薬（例えば、本明細書に記載されるように、化学的または酵素による開裂試薬）による除去をより受けやすい形態に変換する。したがって、いくつかの実施形態において、方法は、（２）エドマン分解について本明細書の他の箇所で詳述される化学的または酵素による手段を使用して、修飾された末端アミノ酸を除去するステップを含む。

【0207】

いくつかの実施形態において、方法は、複数のサイクルにわたりステップ（１）から（２）を繰り返すことを含み、その間ラベリングされたポリペプチドのルミネセンスが検出され、末端からのラベリングされたアミノ酸の除去に対応する開裂事象は検出信号の減少として検出することができる。いくつかの実施形態において、図８－２に示されたステップ（２）の後の信号の無変化は、未知の種類のアミノ酸を特定する。したがって、いくつかの実施形態において、部分的な配列情報は、各逐次ラウンド中にステップ（２）の後に検出される信号を、検出信号の変化に基づいて決定されるアイデンティティごとにアミノ酸の種類を割り当てるか、または検出信号の無変化に基づいてアミノ酸の種類を未知のものとして特定することにより評価して決定することができる。

【0208】

本開示のいくつかの態様は、ラベリングされたアミノ酸認識分子およびラベリングされた開裂試薬（例えば、ラベリングされたエキソペプチダーゼ）との末端アミノ酸の結合相互作用を評価することによって、リアルタイムでポリペプチドシークエンシングをする方法を提供する。図８－３は、個別的な結合事象が信号出力８－３００のパルスを生じさせるシークエンシングの方法の例を示す。図８－３の挿入図は、このアプローチによるリアルタイムシークエンシングの一般的スキームを示す。図示されるように、ラベリングされたアミノ酸認識分子８－３１０は、末端アミノ酸（ここではリジンとして示される）と選択的に結合および分離し、それが信号出力８－３００に一連のパルスを生じさせ、それを使用して末端アミノ酸を同定することができる。いくつかの実施形態において、一連のパルスは対応する末端アミノ酸のアイデンティティの診断に役立ち得るパルシングパターンを提供する。

【0209】

理論に束縛されるものではないが、ラベリングされたアミノ酸認識分子８－３１０は、結合の結合速度（ｋ_ｏｎ）および結合の解離速度（ｋ_ｏｆｆ）によって定義される結合親和性（Ｋ_Ｄ）に従って選択的に結合する。速度定数ｋ_ｏｆｆおよびｋ_ｏｎは、それぞれパルス持続時間（例えば、検出可能な結合事象に対応する時間）およびパルス間持続時間（例えば、検出可能な結合事象間の時間）の重要な決定因子である。いくつかの実施形態において、これらの速度は、最善のシークエンシング精度を与えるパルス持続時間およびパルスレートを達成するように工作することができる。

【0210】

挿入図に示されるように、シークエンシング反応混合物は、ラベリングされたアミノ酸認識分子８－３１０のものとは異なる検出可能なラベルを含むラベリングされた開裂試薬８－３２０をさらに含む。いくつかの実施形態において、ラベリングされた開裂試薬８－３２０は、ラベリングされたアミノ酸認識分子８－３１０のものより低い濃度で混合物中に存在する。いくつかの実施形態において、ラベリングされた開裂試薬８－１３２０は、末端アミノ酸のほとんどまたはすべての種類を開裂するように広い特異性を呈する。

【0211】

信号出力８－３００の進行によって示されるように、いくつかの実施形態において、ラベリングされた開裂試薬８－３２０による末端アミノ酸開裂は、一意に識別可能な信号パルスを生じさせ、これらの事象はラベリングされたアミノ酸認識分子８－３１０の結合パルスよりも低い周波数で発生する。このように、ポリペプチドのアミノ酸をリアルタイムのシークエンシングプロセスでカウントおよび／または同定することができる。信号出力８－３００にさらに示されるように、いくつかの実施形態において、ラベリングされたアミノ酸認識分子８－３１０は、各種類に対応する異なる結合特性を有する２つ以上の種類のアミノ酸を結合するように工作され、これが一意に識別可能なパルシングパターンを生む。いくつかの実施形態において、複数のラベリングされたアミノ酸認識分子を使用することができ、それぞれが対応する末端アミノ酸を同定するために使用することのできる診断に役立つパルシングパターンを有するものである。

【0212】

［ＶＩＩ．結論］
本開示の技術のいくつかの態様および実施形態をこのように記載したが、様々な改変、変更および改良が当業者に容易に想起されることを理解されたい。そのような改変、変更および改良は、本明細書に記載される技術の精神および範囲内にあることが意図される。したがって、上記の実施形態は例として提示されているものにすぎないこと、ならびに、添付の特許請求の範囲およびその均等物の範囲内で、本発明の実施形態は詳細に記載されているものとは別様に実践され得ることを理解されたい。加えて、本明細書に記載される２つ以上の特徴部、システム、物品、材料、キットおよび／または方法の任意の組み合わせは、そのような特徴部、システム、物品、材料、キットおよび／または方法が相互に矛盾するものでなければ、本開示の範囲内に含まれる。

【0213】

また、記載したように、いくつかの態様は、１つまたは複数の方法として具現化してもよい。方法の一部として実施される行為は、任意の好適な形で順序付けることができる。それに応じて、例示的な実施形態では連続的な行為として示されている場合であっても、いくつかの行為を同時に実施することを含み得る、示されているものとは異なる順序で行為が実施される実施形態を構築することができる。

【0214】

本明細書において定義および使用されるすべての定義は、辞書の定義、参照により援用される文献中の定義および定義される用語の通常の意味の両方、またはそのいずれかを超えて統括するものと理解されたい。

【0215】

本明細書および特許請求の範囲において本願明細書で「１つ」と使用されるとき、明らかにそれとは反対のことが示されない限り、「少なくとも１つ」を意味するものと理解されたい。

【0216】

「および／または」などの句は、本明細書および特許請求の範囲において本願明細書で使用されるとき、そのように連結された要素の「一方または両方」を、すなわち、ある場合には連言的に存在し、他の場合には選言的に存在する要素を意味するものと理解されたい。

【0217】

本明細書および特許請求の範囲において本願明細書で使用されるとき、１つまたは複数の要素の列挙に関して、「少なくとも１つ」という句は、要素の列挙中の要素のうちのいずれか１つまたは複数から選択される少なくとも１つの要素を意味するものと理解されたいが、必ずしも、要素の列挙内に具体的に列挙されるあらゆる要素のうちの少なくとも１つを含むとは限らず、また要素の列挙中の要素の任意の組み合わせを排除するわけではない。この定義はまた、「少なくとも１つ」という句が言及する要素の列挙内で具体的に特定される要素以外の要素が、具体的に特定されるそれらの要素に関するか関しないかにかかわらず、任意選択的に存在し得ることを可能にする。

【0218】

特許請求の範囲および上記の明細書において、「備える」、「含む」、「担持する」、「有する」、「含有する」、「伴う」、「保持する」、「から構成される」などのようなすべての移行句はオープンエンド、すなわち限定はされないが含むことを意味するものであると理解されたい。「からなる」および「本質的に～からなる」という移行句はそれぞれクローズドまたはセミクローズドの移行句とする。

【0219】

図面および上記した明細書において、方向の言及（例えば、「上部」または「下部」）は、図示された実施形態を特定の照明構成に限定するものとして解釈されるべきではなく、そのような方向の言及は、単に、図面を視ている読者、および／または、一実施形態の１つの図が同じまたは類似の実施形態の別の図とどのように関連するかおよび／またはそれと異なるかを理解する読者の助けとすることが意図されている。例えば、「上部」は必ずしも「前部」（例えば、前面照明などの場合）を意味するものとして解釈されるべきではなく、「下部」は必ずしも「背部」または「後部」（例えば、背面照明などの場合）を意味するものとして解釈されるべきではない。

【図1-1】

【図1-2】

【図1-3】

【図1-4】

【図1-5A】

【図1-5B】

【図1-6】

【図2-1】

【図2-2】

【図3-1】

【図4-1】

【図4-2】

【図4-3】

【図4-4】

【図4-5】

【図4-6】

【図4-7】

【図5-1】

【図5-2】

【図5-3】

【図5-4】

【図5-5】

【図5-6】

【図5-7A】

【図5-7B】

【図5-8】

【図6-1】

【図6-2】

【図6-3】

【図6-4】

【図6-5】

【図6-6】

【図6-7】

【図6-8】

【図7-1】

【図7-2】

【図7-3】

【図7-4】

【図7-5】

【図7-6】

【図7-7】

【図7-8】

【図7-9】

【図7-10】

【図7-11】

【図7-12】

【図8-1】

【図8-2】

【図8-3】

【国際調査報告】