特表 2024-517103 金属酸化物半導体コンデンサおよび埋め込まれた金属酸化物半導体コンデンサを含む回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-04-19

(54)【発明の名称】金属酸化物半導体コンデンサおよび埋め込まれた金属酸化物半導体コンデンサを含む回路基板

(51)【国際特許分類】

   H01G 4/33 20060101AFI20240412BHJP

   H01P 1/00 20060101ALI20240412BHJP

   H01G 2/06 20060101ALI20240412BHJP

   H01G 4/30 20060101ALI20240412BHJP

   H05K 3/46 20060101ALI20240412BHJP

【ＦＩ】

H01G4/33 102

H01P1/00 Z

H01G2/06 501

H01G4/30 541

H01G4/30 544

H01G4/30 547

H05K3/46 Q

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023564006

(86)(22)【出願日】2022-04-18

(85)【翻訳文提出日】2023-10-18

(86)【国際出願番号】 US2022025180

(87)【国際公開番号】W WO2022235419

(87)【国際公開日】2022-11-10

(31)【優先権主張番号】63/183,114

(32)【優先日】2021-05-03

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/224,030

(32)【優先日】2021-07-21

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】523271583

【氏名又は名称】キョーセラ・エーブイエックス・コンポーネンツ・コーポレーション

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】コリー・ネルソン

【テーマコード（参考）】

5E001

5E082

5E316

5J011

【Ｆターム（参考）】

5E001AA01

5E001AB06

5E001AC09

5E001AG01

5E082AA01

5E082AB01

5E082EE05

5E082EE23

5E082EE37

5E082FF05

5E082FG25

5E082GG10

5E082GG11

5E082HH43

5E082HH44

5E082HH48

5E316AA32

5E316AA43

5E316HH06

5E316JJ03

5E316JJ13

5J011CA14

(57)【要約】

金属酸化物半導体（ＭＯＳ）コンデンサが、半導体材料を含む基板と、基板の表面上に形成されている酸化物層と、酸化物層の少なくとも一部分を覆って形成されている導電層と、基板の表面と接続されている第１の端子と、導電層と接続されている第２の端子とを含み得る。酸化物層は基板と導電層との間に直列に接続されて、第１の端子と第２の端子との間にコンデンサを形成し得る。第１の端子および第２の端子の各々は、コンデンサを表面実装するための基板の表面に沿って露出させられ得る。ＭＯＳコンデンサは優れた高周波性能を示し得る。例えば、ＭＯＳコンデンサの挿入損失は、約５ＧＨｚから約４０ＧＨｚまでに及ぶ周波数では、約－０．７５ｄＢよりも大きい可能性がある。

【特許請求の範囲】

【請求項1】

半導体材料を含む基板と、
前記基板の表面上に形成されている酸化物層と
前記酸化物層の少なくとも一部分を覆って形成されている導電層と、
前記基板の前記表面と接続されている第１の端子と、
前記導電層と接続されている第２の端子であって、前記酸化物層は前記基板と前記導電層との間に直列に接続されて、前記第１の端子と前記第２の端子との間にコンデンサを形成する、第２の端子と
を含む、コンデンサであって、
前記第１の端子および前記第２の端子の各々は、前記コンデンサを表面実装するための前記基板の前記表面に沿って露出させられる、
コンデンサ。

【請求項2】

前記第１の端子は、前記基板の前記表面に沿って前記酸化物層から離間されている位置で、前記基板の前記表面と接続されている、請求項１に記載のコンデンサ。

【請求項3】

前記第１の端子は、Ｙ方向に、前記第２の端子から離間されており、
前記酸化物層は、前記Ｙ方向に対して垂直なＸ方向と一直線になっている縁部を有し、前記酸化物層の前記縁部は、前記Ｙ方向に、前記基板の端部から離間されており、
前記第１の端子は、前記Ｙ方向に、前記酸化物層の前記縁部と前記基板の前記端部との間に配置されている、
請求項１に記載のコンデンサ。

【請求項4】

前記酸化物層は、前記酸化物層のない前記基板の前記表面の第２の部分とは異なる、前記基板の前記表面の第１の部分を覆い、
前記第１の端子は、前記基板の前記表面の前記第２の部分内で、前記基板の前記表面と接続されている、
請求項１に記載のコンデンサ。

【請求項5】

前記第１の端子は、前記基板の前記表面に直接接触する導電性材料を含む、請求項１に記載のコンデンサ。

【請求項6】

前記基板の前記半導体材料はシリコンを含む、請求項１に記載のコンデンサ。

【請求項7】

前記酸化物層は酸化ケイ素を含む、請求項１に記載のコンデンサ。

【請求項8】

前記コンデンサは、前記第２の端子における、前記第１の端子に与えられる入力信号に対する挿入損失を示し、前記挿入損失は、約５ＧＨｚから約４０ＧＨｚまでに及ぶ周波数では、約－０．７５ｄＢよりも大きい、請求項１に記載のコンデンサ。

【請求項9】

前記コンデンサは、前記第２の端子における、前記第１の端子に与えられる入力信号に対する挿入損失を示し、前記挿入損失は、約５ＧＨｚから約６０ＧＨｚまでに及ぶ周波数では、約－２ｄＢよりも大きい、請求項１に記載のコンデンサ。

【請求項10】

半導体材料を含む基板と、
前記基板の表面上に形成されている酸化物層と
前記酸化物層の少なくとも一部分を覆って形成されている導電層と、
前記基板の前記表面と接続されている第１の端子と、
前記酸化物層と接続されている第２の端子であって、前記酸化物層は、前記基板と前記導電層との間に直列に接続されて、前記第１の端子と前記第２の端子との間にコンデンサを形成する、第２の端子と
を含む、コンデンサであって、
前記コンデンサは、前記第２の端子における、前記第１の端子に与えられる入力信号に対する挿入損失を示し、前記挿入損失は、約５ＧＨｚから約４０ＧＨｚまでに及ぶ周波数では、約－０．７５ｄＢよりも大きい、
コンデンサ。

【請求項11】

前記第１の端子は、前記基板の前記表面に沿って前記酸化物層から離間されている位置で、前記基板の前記表面と接続されている、請求項１０に記載のコンデンサ。

【請求項12】

前記第１の端子は、Ｙ方向に、前記第２の端子から離間されており、
前記酸化物層は、前記Ｙ方向に対して垂直なＸ方向と一直線になっている縁部を有し、前記酸化物層の前記縁部は、前記Ｙ方向に、前記基板の端部から離間されており、
前記第１の端子は、前記Ｙ方向に、前記酸化物層の前記縁部と前記基板の前記端部との間に配置されている、
請求項１０に記載のコンデンサ。

【請求項13】

前記酸化物層は、前記酸化物層のない前記基板の前記表面の第２の部分とは異なる、前記基板の前記表面の第１の部分を覆い、
前記第１の端子は、前記基板の前記表面の前記第２の部分内で、前記基板の前記表面と接続されている、
請求項１０に記載のコンデンサ。

【請求項14】

前記第１の端子は、前記基板の前記表面に直接接触する導電性材料を含む、請求項１０に記載のコンデンサ。

【請求項15】

前記基板の前記半導体材料はシリコンを含む、請求項１０に記載のコンデンサ。

【請求項16】

前記酸化物層は酸化ケイ素を含む、請求項１０に記載のコンデンサ。

【請求項17】

前記コンデンサは、前記第２の端子における、前記第１の端子に与えられる入力信号に対する挿入損失を示し、前記挿入損失は、約５ＧＨｚから約６０ＧＨｚまでに及ぶ周波数では、約－２ｄＢよりも大きい、請求項１０に記載のコンデンサ。

【請求項18】

コンデンサを形成する方法であって、
半導体材料を含む基板の表面上に酸化物層を形成するステップと、
前記酸化物層の少なくとも一部分を覆って導電層を堆積させるステップと、
第１の端子が、前記コンデンサを表面実装するための前記基板の前記表面に沿って露出させられるように、前記基板の前記表面上に前記第１の端子を堆積させるステップと、
第２の端子が、前記コンデンサを表面実装するための前記基板の前記表面に沿って露出させられるように、前記導電層上に前記第２の端子を堆積させるステップと
を含む、方法。

【請求項19】

前記基板の前記表面上に前記酸化物層を形成するステップは、前記酸化物層のない前記基板の前記表面の第２の部分とは異なる、前記基板の前記表面の第１の部分内に前記酸化物層を形成するステップを含み、
前記第１の端子を堆積させるステップは、前記基板の前記表面の前記第２の部分内に前記第１の端子を堆積させるステップを含む、
請求項１８に記載の方法。

【請求項20】

実装面を有する回路基板基材と、
前記回路基板基材内に少なくとも部分的に埋め込まれているコンデンサであって、
半導体材料を含む基板、
前記基板の表面上に形成されている酸化物層、
前記酸化物層の少なくとも一部分を覆って形成されている導電層、
前記基板の前記表面と接続されている第１の端子、および
前記導電層と接続されている第２の端子であって、前記酸化物層は前記基板と前記導電層との間に直列に接続されて、前記第１の端子と前記第２の端子との間にコンデンサを形成する、第２の端子
を含み、
少なくとも１つのビアが前記第１の端子または前記第２の端子の一方と接続されており、前記少なくとも１つのビアは前記回路基板基材の前記実装面に向かって延在している、
コンデンサと
を含む、回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本願は、いずれもその全体が参照により本明細書に組み込まれている、２０２１年５月３日が出願日である米国仮特許出願第６３／１８３，１１４号、および２０２１年７月２１日が出願日である米国仮特許出願第６３／２２４，０３０号の出願利益を主張するものである。

【背景技術】

【0002】

金属酸化物半導体（ＭＯＳ：Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）コンデンサが、温度安定性、一般的に高い絶縁破壊電圧、および低い漏れ電流などの様々な利益をもたらす。しかし、ＭＯＳコンデンサは、一般に、高周波性能が悪い。例えば、ＭＯＳコンデンサは、一般に、ワイヤボンド接続を必要とする終端を使用する。

【発明の概要】

【課題を解決するための手段】

【0003】

本開示の一実施形態によれば、コンデンサが、半導体材料を含む基板と、基板の表面上に形成されている酸化物層と、酸化物層の少なくとも一部分を覆って形成されている導電層と、基板の表面と接続されている第１の端子と、導電層と接続されている第２の端子とを含み得る。酸化物層は、基板と導電層との間に直列に接続されて、第１の端子と第２の端子との間にコンデンサを形成し得る。第１の端子および第２の端子の各々は、コンデンサを表面実装するための基板の表面に沿って露出させられ得る。

【0004】

本開示の別の実施形態によれば、コンデンサが、半導体材料を含む基板と、基板の表面上に形成されている酸化物層と、酸化物層の少なくとも一部分を覆って形成されている導電層と、基板の表面と接続されている第１の端子と、導電層と接続されている第２の端子とを含み得る。酸化物層は、基板と導電層との間に直列に接続されて、第１の端子と第２の端子との間にコンデンサを形成し得る。コンデンサは、第２の端子における、第１の端子に与えられる入力信号に対する挿入損失を示す可能性がある。挿入損失は、約５ＧＨｚから約４０ＧＨｚまでに及ぶ周波数では、約－０．７５ｄＢよりも大きい。

【0005】

本開示の別の実施形態によれば、コンデンサを形成する方法が、半導体材料を含む基板の表面上に酸化物層を形成するステップと、酸化物層の少なくとも一部分を覆って導電層を堆積させるステップと、第１の端子が、コンデンサを表面実装するための基板の表面に沿って露出させられるように、基板の表面上に第１の端子を堆積させるステップと、第２の端子が、コンデンサを表面実装するための基板の表面に沿って露出させられように、導電層上に第２の端子を堆積させるステップとを含み得る。

【0006】

本開示の別の実施形態によれば、回路基板が、実装面を有する回路基板基材（ｃｉｒｃｕｉｔ ｂｏａｒｄ ｓｕｂｓｔｒａｔｅ）と、回路基板基材内に少なくとも部分的に埋め込まれているコンデンサとを含み得る。コンデンサは、半導体材料を含む基板と、基板の表面上に形成されている酸化物層と、酸化物層の少なくとも一部分を覆って形成されている導電層と、基板の表面と接続されている第１の端子と、導電層と接続されている第２の端子とを含み得る。酸化物層は基板と導電層との間に直列に接続されて、第１の端子と第２の端子との間にコンデンサを形成し得る。少なくとも１つのビアが第１の端子または第２の端子の一方と接続され得る。ビアは回路基板基材の実装面に向かって延在し得る。

【0007】

当業者に向けられた、その最良の形態を含む、本発明の完全な可能化する開示が、添付の図を参照して、本明細書の残部により詳細に記載されている。

【図面の簡単な説明】

【0008】

【図1A】本開示の態様によるコンデンサの斜視図である。

【図1B】基板の表面の第１の部分内の酸化物層および基板の表面の第２の部分内の第１の端子の図である。

【図1C】図１Ａのコンデンサの上から見下ろす図である。

【図2】図１Ａ～図１Ｃのコンデンサを含むコンデンサ組立体、およびプリント回路基板などの実装面の斜視図である。

【図3】本開示の態様による埋め込まれているコンデンサを含む回路基板の図である。

【図4】本開示の態様によるコンデンサを形成するための方法の流れ図である。

【図5】先行技術ＭＯＳの第２の挿入損失曲線と比較した、図１Ａ～図１Ｃのコンデンサの第１の挿入損失曲線の図である。

【発明を実施するための形態】

【0009】

本明細書および図面における参照文字の繰返しの使用が、本発明の同一のもしくは類似の特徴または要素を示すことが意図されている。

【0010】

当業者には当然のことながら、本検討は単なる例示的実施形態の説明であり、本発明のより広い態様を制限することは意図されておらず、より広い態様は例示的構造に具現化される。

【0011】

一般的に言えば、本発明は、表面実装のために構成されている金属酸化物半導体（ＭＯＳ）コンデンサに向けられる。ＭＯＳコンデンサは、高周波擾乱（ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ ｐｅｒｔｕｒｂａｔｉｏｎ）を引き起しかつ高周波性能に悪影響を及ぼす電気的接続がない可能性がある。そのような電気的接続の例には、ワイヤボンド接続が含まれる。

【0012】

例として、ＭＯＳコンデンサは、一般に、優れた高周波性能を有し得る。例えば、ＭＯＳコンデンサは、約５ＧＨｚから約４０ＧＨｚまでに及ぶ周波数では、約－０．７５ｄＢよりも大きい、いくつかの実施形態では約－０．６ｄＢよりも大きい、いくつかの実施形態では約－０．５０ｄＢよりも大きい、いくつかの実施形態では約－０．４０ｄＢよりも大きい挿入損失を示す可能性がある。

【0013】

さらなる例として、ＭＯＳコンデンサは、約５ＧＨｚから約５０ＧＨｚまでに及ぶ周波数では、－１．１５ｄＢよりも大きい、いくつかの実施形態では約－１．０ｄＢよりも大きい、いくつかの実施形態では約－０．７５ｄＢよりも大きい、いくつかの実施形態では約－０．５ｄＢよりも大きい挿入損失を示す可能性がある。

【0014】

さらなる例として、ＭＯＳコンデンサは、約５ＧＨｚから約６０ＧＨｚまでに及ぶ周波数では、－２．０ｄＢよりも大きい、いくつかの実施形態では約－１．５ｄＢよりも大きい、いくつかの実施形態では約－１．０ｄＢよりも大きい、いくつかの実施形態では約－０．７５ｄＢよりも大きい挿入損失を示す可能性がある。

【0015】

ＭＯＳコンデンサは、シリコン、ガリウムヒ素、ゲルマニウム、炭化ケイ素、チタン酸ストロンチウム、および／またはそれらの混合物などの半導体材料を含む基板を含み得る。基板は、ホウ素、ヒ素、リン、ガリウム、アルミニウム、インジウム、およびアンチモンなどの１つまたは複数の適切なドーパントを添加され得る。

【0016】

コンデンサは、基板の表面上に形成されている酸化物層を含み得る。酸化物層は、本明細書において説明されている他の例示的半導体材料の酸化ケイ素および／もしくはシリコン酸化物であり得るか、またはそれらを含み得る。酸化物層は基板上にその場で成長し得る。リソグラフィ（例えば、フォトリソグラフィ）技法が使用されて、酸化物層の形状を画定し得る。例えば、酸化物層が所望の通りに成形されるように、酸化物層の部分がエッチング加工により除去され得る。

【0017】

基板の表面は、一般に、滑らかであり得る。例えば、基板の表面は孔、溝などがない可能性がある。酸化物層は、酸化物層の表面上に略均一の厚さを有し得る。例えば、酸化物層の厚さは、酸化物層に亘って、２０％未満、いくつかの実施形態では１０％未満、いくつかの実施形態では５％未満変化する可能性がある。

【0018】

コンデンサは、酸化物層の少なくとも一部分を覆って形成されている導電層を含み得る。導電層は、酸化物層の外周の内側に含まれ得る。導電層は、基板との直接接触および／または直接電気的接続がない可能性がある。導電層は、アルミニウム、銅、金、銀、ニッケル、またはそれらの混合物などの金属であり得るか、またはそれを含み得る。

【0019】

１つまたは複数の保護層が基板の表面を覆って形成され得る。端子は、コンデンサを表面実装する時、電気的接続のために、保護層を貫通して露出させられ得る。保護層の例示的材料には、ベンゾシクロブテン（ＢＣＢ）、ポリイミド、シリコンオキシナイトライド、Ａｌ_２Ｏ_３、ＳｉＯ_２、Ｓｉ_３Ｎ_４、エポキシ樹脂、ガラス、または別の適切な材料が含まれる。

【0020】

様々な薄膜技法が使用されて、導電層、端子などの薄膜層を形成し得る。使用される可能性があるそのような技法の例には、化学析出（例えば、化学蒸着）、物理的気相成長法（例えば、スパッタリング）、または薄膜要素を形成するための任意の他の適切な析出技法が含まれる。追加の例には、任意の適切なパターニング技法（例えば、フォトリソグラフィ）、エッチング加工、および薄膜要素を形成するための任意の他の適切な減算的技法が含まれる。

【0021】

薄膜層はある範囲の厚さを有し得る。例えば、薄膜層は、約０．０３７５ミクロン（ｍｉｃｒｏｍｅｔｅｒｓ（ｍｉｃｒｏｎｓ））から約４０ミクロンまで、いくつかの実施形態では約０．１ミクロンから約３０ミクロンまで、いくつかの実施形態では約０．２ミクロンから約２０ミクロンまで、いくつかの実施形態では約０．４ミクロンから約１０ミクロンまでに及ぶ可能性がある厚さを有し得る。

【0022】

コンデンサは、基板の表面と接続されている第１の端子を含み得る。第２の端子は導電層と接続され得る。本明細書において用いられている「と接続されている」という用語が、直接物理的に接触している状態にある構成要素を指す可能性がある。「と接続されている」という用語は、物品が直接電気的接続状態にある（例えば、間に抵抗層または誘電体層を介さず）ように、１つまたは複数の中間導電層により物理的に接続されている物品を指す可能性もある。第１の端子は基板の表面を覆って形成され得る。第２の端子は導電層を覆って形成され得る。

【0023】

第１の端子および第２の端子の各々は、コンデンサを表面実装するための基板の表面に沿って露出させられ得る。例えば、コンデンサは、ランドグリッドアレイ、ボールグリッドアレイなどのグリッドアレイタイプの実装のために構成され得る。

【0024】

端子は、酸化物層が基板の表面の全てより少なく覆うように接続および配置され得る。例えば、第１の端子は、Ｙ方向に、第２の端子から離間され得る。酸化物層の縁部が、Ｙ方向に対して垂直なＸ方向と一直線になっていることが可能である。酸化物層の縁部が、Ｙ方向に、基板の端部から離間され得る。

【0025】

第１の端子は、基板の表面に沿って酸化物層から離間されている位置で、基板の表面と接続され得る。例えば、第１の端子は酸化物層１０４の縁部と基板の端部との間に配置され得る。酸化物層の縁部は、約２ミクロンよりも長い、いくつかの実施形態では約５ミクロンよりも長い、いくつかの実施形態では約１０ミクロンよりも長い、いくつかの実施形態では約１５ミクロンよりも長い距離だけ、第１の端子から離間され得る。

【0026】

酸化物層は、酸化物層のない基板の表面の第２の部分とは異なる、基板の表面の第１の部分を覆うことができる。第１の端子は、基板の表面の第２の部分内で、基板の表面と接続され得る。第１の端子は、基板の表面に直接接触する導電性材料を含み得る。

【0027】

コンデンサは、ボールグリッドアレイタイプの実装またはランドグリッドアレイタイプの実装などのグリッドアレイタイプの実装のために構成され得る。端子は表面に沿って露出させられ、モノリシック基板の表面の外周の内側に含まれることが可能である。別の例として、基板は、モノリシック基板の表面に対して垂直な一対の端面を有し得る。一対の端面は終端がなく、端子を含む可能性がある。さらなる例として、第１の端子、第２の端子層、または両方が、それぞれの距離で、モノリシック基板の表面の一対の両末端縁部から離間され得る。距離は、１０ミクロン以上、いくつかの実施形態では１５ミクロン以上、いくつかの実施形態では２０ミクロン以上、いくつかの実施形態では４０ミクロン以上、いくつかの実施形態では５０ミクロン以上であり得る。

【0028】

図１Ａは、本開示の態様によるコンデンサ１００の斜視図である。コンデンサ１００は、シリコンなどの半導体材料を含む基板１０２を含み得る。コンデンサ１００は、基板１０２の表面１０６上に形成されている酸化物層１０４を含み得る。コンデンサ１００は、酸化物層１０４の少なくとも一部分を覆って形成されている導電層１０８を含み得る。導電層１０８は酸化物層１０４の外周１０９の内側に含まれ得る。導電層１０８は、基板１０２との直接接触および／または直接電気的接続がない可能性がある。

【0029】

第１の端子１１０は基板１０２の表面１０６と接続され得る。第２の端子１１４は導電層１０８と接続され得る。第１の端子１１０および第２の端子１１４の各々は、コンデンサ１００を表面実装するための基板１０２の表面１０６に沿って露出させられ得る。第１の端子１１０は酸化物層１０４と同一平面上にあり得る。例えば、第１の端子１１０および酸化物層１０４の各々は基板１０２の表面１０６上に独占的に形成され得る。

【0030】

第１の端子１１０は、Ｙ方向１１６に、第２の端子１１４から離間され得る。酸化物層１０４の縁部１１８が、Ｙ方向１１６に対して垂直なＸ方向１２０と一直線になっている可能性がある。酸化物層１０４の縁部１１８が、Ｙ方向１１６に、基板１０２の端部１２１から離間され得る。

【0031】

第１の端子１１０は、基板１０２の表面１０６に沿って酸化物層１０４から離間されている位置で、基板１０２の表面１０６と接続され得る。例えば、第１の端子１１０は、酸化物層１０４の縁部１１８と基板１０２の端部１２１との間に配置され得る。酸化物層１０４の縁部１１８は、距離１２２だけ、第１の端子１１０から離間され得る。いくつかの実施形態では、距離１２２は約２ミクロンよりも長い可能性がある。

【0032】

図１Ｂを参照すると、酸化物層１０４は基板１０２の表面１０６の第１の部分１２４内に形成され得る。基板１０２の表面１０６の第１の部分１２４は、基板１０２の表面１０６の第２の部分１２６とは異なる可能性がある。表面１０６の第２の部分１２６は酸化物層１０４がない可能性がある。第１の端子１１０は基板１０２の表面１０６の第２の部分１２６内で、基板１０２の表面１０６と接続され得る。いくつかの実施形態では、第１の端子１１０は基板１０２の表面１０６に直接接触し得る。しかし、他の実施形態では、第１の端子１１０は、第１の端子１１０と表面１０６との間にある１つまたは複数の適切な導電層を介して、基板の表面１０６と電気的に接続され得る。

【0033】

第１の端子１１０は、金、銅、別の適切な金属などの導電性材料、または他の導体材料を含み得る。基板１０２はシリコンなどの半導体材料を含み得る。酸化物層１０４は酸化ケイ素を含み得る。

【0034】

コンデンサ１００は、ボールグリッドアレイタイプの実装またはランドグリッドアレイタイプの実装などのグリッドアレイタイプの実装のために構成され得る。端子１１０、１１２は、表面１０６に沿って露出させられ、かつＸ方向１２０およびＹ方向１１６の各々に広がるＸ－Ｙ平面内で、モノリシック基板２０２の表面１０６の外周１２８の内側に含まれ得る。

【0035】

別の例として、基板１０２は、モノリシック基板２０２の表面１０６に対して垂直な一対の端面１３０、１３２を有し得る。一対の端面１３０、１３２は終端がなく、端子１１０、１１４を含む可能性がある。さらなる例として、第１の端子１１０、第２の端子層１１４、または両方は、それぞれの距離１３３、１３５だけ、モノリシック基板２０２の表面１０６の一対の両末端縁部１３０、１３２から離間され得る。距離１３３、１３５は１０ミクロン以上であり得る。

【0036】

図２は、図１Ａ～図１Ｃのコンデンサ１００と、プリント回路基板などの実装面２０２とを含むコンデンサ組立体２００の斜視図である。コンデンサ１００の第１の端子１１０は実装面２０２の第１の導電性トレース２０４と接続され得る。コンデンサ１００の第２の端子１１４は、実装面２０２の第２の導電性トレース２０６と接続され得る。図２に示されているように、表面１０６（図１Ａ～図１Ｃ）が実装面２０２の反対側にあるように、コンデンサ１００はフリップチップとして構成され得る。

【0037】

図３は、本開示の態様による埋め込まれているコンデンサ１００を含む回路基板３００を示す。回路基板３００は、実装面３０４を含む回路基板基材３０７を含み得る。コンデンサ１００は、回路基板３００の回路基板基材３０７内に少なくとも部分的に埋め込まれ得る。コンデンサ１００は、一般に、図１Ａ～図２の伝送線コンデンサ１００に類似して構成され得る。

【0038】

第１のビア３１２が第１の端子１１０から実装面３０４に向かって延在し、第１の導電層３１４に接続することができる。第１の導電層３１４は実装面３０４を覆って形成され、第１の端子１１０を、実装面３０４上で第１の導電層３１４と電気的に接続することができる。第２のビア３１６が第２の端子１１４から実装面３０４に向かって延在し、第２の導電層３１８に接続することができる。第２の導電層３１８は実装面３０４を覆って形成され、第２の端子１１４を、第２の導電層３１８と電気的に接続することができる。あるいは、ビア３１２、３１６は実装面３０４に向かって延在し、１つまたは複数の中間層（例えば、回路基板基材３０７内に埋め込まれている）と接続することができ、１つまたは複数の中間層は、第１の導電層３１４および／または第２の導電層３１８と電気的に接続され得る。第１のビア３１２は、第１の端子１１０と第１の導電層３１４との間の電気的接続の少なくとも部分を形成し得る。同様に、第２のビア３１６は、第２の端子１１４と第２の導電層３１８との間の電気的接続の少なくとも部分を形成し得る。したがって、導電層３１４、３１８は、コンデンサ１００との電気的接続を容易にするのに使用され得る。しかし、当然のことながら、他の実施形態では、端子１１０、１１４の１つまたは複数が実装面３０４に沿って露出させられ得る。そのような実施形態では、回路基板３００はビア３１２、３１６の１つまたは複数がない可能性がある。

【0039】

図４を参照すると、本開示の態様が、本開示の態様によるコンデンサを形成するための方法４００に関する。一般に、方法４００は、図１Ａ～図１Ｃのコンデンサ１００を参照して、本明細書において説明されるであろう。しかし、当然のことながら、開示されている方法４００は、任意の適切なコンデンサで実施され得る。さらに、図４は、例示および検討の目的のために、特定の順序で実施されるステップを示すが、本明細書において検討されている方法は任意の特定の順序または配列に限定されない。本明細書に開示されている方法の様々なステップが、本開示の範囲から逸脱することなく、様々な方法で省略され、再配列され、組み合わされ、かつ／または適合され得ることを、本明細書に与えられている開示を使用する当業者が理解するであろう。

【0040】

方法４００は、（４０２）において、半導体材料を含む基板１０２の表面１０６上に酸化物層１０４を形成するステップを含み得る。例えば、酸化物層１０４は基板１０２上にその場で成長し得る。リソグラフィ（例えば、フォトリソグラフィ）技法が使用されて、酸化物層１０４の形状を画定し得る。例えば、酸化物層１０４が基板１０２の表面１０６の第１の部分１２４内に配置されるように、酸化物層１０４の部分がエッチング加工により除去され得る。

【0041】

方法４００は、（４０４）において、酸化物層１０４の少なくとも一部分を覆って導電層１０８を堆積させるステップを含み得る。導電層１０８は、酸化物層１０４の外周１０９の内側に含まれ得る。導電層１０８は基板１０２との直接接触および／または直接電気的接続がない可能性がある。

【0042】

方法４００は、（４０６）において、第１の端子１１０が、コンデンサ１００を表面実装するための基板１０２の表面１０６に沿って露出させられるように、基板１０２の表面１０６上に第１の端子１１０を堆積させるステップを含み得る。

【0043】

方法４００は、（４０８）において、第２の端子１１４が、コンデンサ１００を表面実装するための基板１０２の表面１０６に沿って露出させられるように、導電層１０８上に第２の端子１１４を堆積させるステップを含み得る。

【0044】

図５は、先行技術ＭＯＳコンデンサに関する第２の挿入損失曲線５０４と比較した、図１Ａ～図１Ｃのコンデンサ１００に関する第１の挿入損失曲線５０２を示す。先行技術コンデンサは基板の表面上に形成されている酸化物層を含み得る。先行技術コンデンサは、酸化物層が先行技術コンデンサの上面に沿って露出させられるように、実装面上に配置され得る。１つまたは複数のワイヤボンド接続が、酸化物層を実装面の第１の導電性トレースと接続し得る。基板が、実装面の第２の導電性トレースに接触し、それに電気的に接続し得る。

【0045】

挿入損失曲線５０２、５０４は、第２の端子１１４における、第１の端子１１０に与えられた入力信号に対する挿入損失について、コンデンサ１００および先行技術コンデンサのコンピュータモデリングを使用して生成された。先行技術コンデンサについて、第２の挿入損失曲線５０４は、第２の導電性トレースにおける、実装面の第１の導電性トレースへ与えられた入力信号に対する挿入損失を示す。第１の挿入損失曲線５０２は、第２の導電性トレース２０６における、第１の導電性トレース２０４へ与えられた入力信号に対する、図２のコンデンサ組立体２００のコンデンサ１００の挿入損失を示す。

【0046】

挿入損失曲線５０２は、約５ＧＨｚから約７０ＧＨｚまでに及ぶ周波数では、－１ｄＢよりも大きく、約５ＧＨｚから約６０ＧＨｚまでに及ぶ周波数では、約－０．５ｄＢよりも大きく、約５ＧＨｚから４０ＧＨｚまでに及ぶ周波数では、－０．３５ｄＢよりも大きく、約５ＧＨｚから３０ＧＨｚまでに及ぶ周波数では、－０．３０ｄＢよりも大きい。

【0047】

試験方法
次のセクションは、本開示の態様によるコンデンサの挿入損失応答曲線を試験するための例示的方法を提供する。コンデンサの挿入損失応答曲線は、ケースレー（Ｋｅｉｔｈｌｅｙ）２４００シリーズ電源測定ユニット（ＳＭＵ：Ｓｏｕｒｃｅ Ｍｅａｓｕｒｅ Ｕｎｉｔ）、例えばケースレー２４１０－Ｃ ＳＭＵ、を使用して測定され得る。

【0048】

本発明のこれらのかつ他の修正形態および変形形態は、本発明の精神および範囲から逸脱することなく、当業者により実践され得る。さらに、当然のことながら、様々な実施形態の態様は全部または一部のいずれにおいても交換され得る。さらに、前述の説明は単なる例であり、添付の特許請求の範囲においてさらに記載されている本発明を制限することを意図していないことを、当業者は理解するであろう。

【0049】

用途
本明細書において説明されているコンデンサは様々な用途において有用である。コンデンサは、２０ＧＨｚ以上の周波数などの高周波で優れた性能を示すので、コンデンサは広帯域高周波信号を処理するデバイスにおいて、特に有用である可能性がある。例示的デバイスには、モバイルデバイス（例えば、携帯電話、タブレットなど）、携帯電話の中継塔、Ｒｅｃｅｉｖｅｒ Ｏｐｔｉｃａｌ Ｓｕｂ Ａｓｓｅｍｂｌｉｅｓ（ＲＯＳＡ）、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｏｐｔｉｃａｌ Ｓｕｂ Ａｓｓｅｍｂｌｙ（ＴＯＳＡ）、および他のＲＦ通信デバイスが含まれる。そのようなデバイスは、軍事用途および宇宙応用において特に有用である可能性がある。

【0050】

本発明のこれらのかつ他の修正形態および変形形態は、本発明の精神および範囲から逸脱することなく、当業者により実践され得る。さらに、当然のことながら、様々な実施形態の態様は全部または一部のいずれにおいても交換され得る。さらに、前述の説明は単なる例であり、添付の特許請求の範囲においてさらに記載されている本発明を制限することを意図していないことを、当業者は理解するであろう。

【符号の説明】

【0051】

１００ コンデンサ
１０２ 基板
１０４ 酸化物層
１０６ （基板の）表面
１０８ 導電層
１０９ （酸化物層の）外周
１１０ 第１の端子
１１４ 第２の端子、第２の端子層
１１６ Ｙ方向
１１８ （酸化物層の）縁部
１２０ Ｘ方向
１２１ （基板の）端部
１２２、１３３、１３５ 距離
１２４ （基板の表面の）第１の部分
１２６ （基板の表面の）第２の部分
１２８ （モノリシック基板の表面の）外周
１３０、１３２ 端面、末端縁部
２００ コンデンサ組立体
２０２ モノリシック基板、実装面
２０４ 第１の導電性トレース
２０６ 第２の導電性トレース
３００ 回路基板
３０４ 実装面
３０７ 回路基板基材
３１２ 第１のビア
３１４ 第１の導電層
３１６ 第２のビア
３１８ 第２の導電層
４００ 方法
４０２、４０４、４０６、４０８ （方法の）ステップ
５０２ 第１の挿入損失曲線
５０４ 第２の挿入損失曲線

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4】

【図5】

【国際調査報告】