特表 2024-517615 パラメータ最適化および量子チップ制御のための方法および装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-04-23

(54)【発明の名称】パラメータ最適化および量子チップ制御のための方法および装置

(51)【国際特許分類】

   G06N 10/20 20220101AFI20240416BHJP

【ＦＩ】

G06N10/20

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023563074

(86)(22)【出願日】2022-05-11

(85)【翻訳文提出日】2023-11-30

(86)【国際出願番号】 SG2022050310

(87)【国際公開番号】W WO2022271090

(87)【国際公開日】2022-12-29

(31)【優先権主張番号】202110512605.9

(32)【優先日】2021-05-11

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】17/661,126

(32)【優先日】2022-04-28

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】523322689

【氏名又は名称】アリババ イノベーション プライベート リミテッド

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(72)【発明者】

【氏名】ニ，シャオトン

(57)【要約】

方法、装置およびシステムは、量子チップに対応する量子ゲート精度を得ることと、量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、チップパラメータの勾配に基づいてチップパラメータを更新することと、制御パラメータの勾配に基づいて制御パラメータを更新することと、を含む。

【特許請求の範囲】

【請求項1】

装置に方法を実行させるように前記装置の少なくとも１つのプロセッサによって実行可能な命令のセットを記憶する非一時的コンピュータ可読媒体であって、前記方法は、
量子チップに対応する量子ゲート精度を得ることと、
前記量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、前記チップパラメータおよび前記制御パラメータは、演算を実行するように前記量子チップを制御するように構成されることと、
前記チップパラメータの前記勾配に基づいて前記チップパラメータを更新することと、
前記制御パラメータの前記勾配に基づいて前記制御パラメータを更新することと、
を含む、非一時的コンピュータ可読媒体。

【請求項2】

前記量子チップに対応する前記量子ゲート精度を得ることは、
前記量子チップによって生成された実際の量子ゲート、および前記実際の量子ゲートに対応する理論量子ゲートを得ることと、
前記実際の量子ゲートと前記理論量子ゲートとの間の一致度を決定することと、
前記一致度に基づいて前記量子ゲート精度を決定することと、
を含む、請求項１に記載の非一時的コンピュータ可読媒体。

【請求項3】

前記量子チップによって生成された前記実際の量子ゲートを得ることは、
前記チップパラメータおよび前記制御パラメータを得ることと、
前記チップパラメータおよび前記制御パラメータに基づいて、前記実際の量子ゲートを得るための演算を実行するように前記量子チップを制御することと、
を含む、請求項２に記載の非一時的コンピュータ可読媒体。

【請求項4】

前記チップパラメータおよび前記制御パラメータに基づいて、前記実際の量子ゲートを得るための前記演算を実行するように前記量子チップを制御することは、
前記チップパラメータおよび前記制御パラメータに基づいてハミルトニアンを生成することと、
前記ハミルトニアンおよび前記制御パラメータに基づいて、前記実際の量子ゲートを得るための前記演算を実行するように前記量子チップを制御することと、
を含む、請求項３に記載の非一時的コンピュータ可読媒体。

【請求項5】

前記チップパラメータは、前記量子チップに対応するキャパシタンス、前記量子チップに対応するインダクタンス、または前記量子チップに対応しかつジョセフソン接合において蓄積されたエネルギーを特徴付けるために用いられるパラメータのうちの少なくとも１つを含む、請求項４に記載の非一時的コンピュータ可読媒体。

【請求項6】

前記制御パラメータは、前記演算を行うように前記量子チップを制御するように構成された波形を含む、請求項４に記載の非一時的コンピュータ可読媒体。

【請求項7】

前記制御パラメータの前記勾配は、前記ハミルトニアンに相関付けられる、請求項４に記載の非一時的コンピュータ可読媒体。

【請求項8】

前記量子ゲート精度は、前記量子チップの性能を特定するように構成され、前記方法は、
前記量子チップに対応する前記量子ゲート精度を得ることに応答して、前記量子ゲート精度に対し複数の逆微分演算を実行して、前記チップパラメータの高次の導関数および前記制御パラメータの高次の導関数を得ることと、
前記チップパラメータの前記高次の導関数および前記制御パラメータの前記高次の導関数に基づいて、前記量子ゲート精度に対応する量子ゲートの性能ロバスト性を評価することと、
をさらに含む、請求項１に記載の非一時的コンピュータ可読媒体。

【請求項9】

装置であって、
命令のセットを記憶するように構成されたメモリと、
１つまたは複数のプロセッサとを備え、前記１つまたは複数のプロセッサは、前記メモリに通信可能に結合され、前記命令のセットを実行して、前記装置に、
量子チップに対応する量子ゲート精度を得ることと、
前記量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、前記チップパラメータおよび前記制御パラメータは、演算を実行するように前記量子チップを制御するように構成されることと、
前記チップパラメータの前記勾配に基づいて前記チップパラメータを更新することと、
前記制御パラメータの前記勾配に基づいて前記制御パラメータを更新することと、
を行わせるように構成される、装置。

【請求項10】

前記１つまたは複数のプロセッサは、前記命令のセットを実行して、前記装置に、
前記量子チップによって生成された実際の量子ゲート、および前記実際の量子ゲートに対応する理論量子ゲートを得ることと、
前記実際の量子ゲートと前記理論量子ゲートとの間の一致度を決定することと、
前記一致度に基づいて前記量子ゲート精度を決定することと、
を行わせるようにさらに構成される、請求項９に記載の装置。

【請求項11】

前記１つまたは複数のプロセッサは、前記命令のセットを実行して、前記装置に、
前記チップパラメータおよび前記制御パラメータを得ることと、
前記チップパラメータおよび前記制御パラメータに基づいて、前記実際の量子ゲートを得るための演算を実行するように前記量子チップを制御することと、
を行わせるようにさらに構成される、請求項１０に記載の装置。

【請求項12】

前記１つまたは複数のプロセッサは、前記命令のセットを実行して、前記装置に、
前記チップパラメータおよび前記制御パラメータに基づいてハミルトニアンを生成することと、
前記ハミルトニアンおよび前記制御パラメータに基づいて、前記実際の量子ゲートを得るための前記演算を実行するように前記量子チップを制御することと、
を行わせるようにさらに構成される、請求項１１に記載の装置。

【請求項13】

前記チップパラメータは、前記量子チップに対応するキャパシタンス、前記量子チップに対応するインダクタンス、または前記量子チップに対応しかつジョセフソン接合において蓄積されたエネルギーを特徴付けるために用いられるパラメータのうちの少なくとも１つを含む、請求項１２に記載の装置。

【請求項14】

前記制御パラメータは、前記演算を行うように前記量子チップを制御するように構成された波形を含む、請求項１２に記載の装置。

【請求項15】

前記制御パラメータの前記勾配は、前記ハミルトニアンに相関付けられる、請求項１２に記載の装置。

【請求項16】

前記量子ゲート精度は、前記量子チップの性能を特定するように構成され、前記方法は、
前記量子チップに対応する前記量子ゲート精度を得ることに応答して、前記量子ゲート精度に対し複数の逆微分演算を実行して、前記チップパラメータの高次の導関数および前記制御パラメータの高次の導関数を得ることと、
前記チップパラメータの前記高次の導関数および前記制御パラメータの前記高次の導関数に基づいて、前記量子ゲート精度に対応する量子ゲートの性能ロバスト性を評価することと、
をさらに含む、請求項９に記載の装置。

【請求項17】

パラメータ最適化のためのコンピュータ実施方法であって、
量子チップに対応する量子ゲート精度を得ることと、
前記量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、前記チップパラメータおよび前記制御パラメータは、演算を実行するように前記量子チップを制御するように構成されることと、
前記チップパラメータの前記勾配に基づいて前記チップパラメータを更新することと、
前記制御パラメータの前記勾配に基づいて前記制御パラメータを更新することと、
を含む、コンピュータ実施方法。

【請求項18】

前記量子チップに対応する前記量子ゲート精度を得ることは、
前記量子チップによって生成された実際の量子ゲート、および前記実際の量子ゲートに対応する理論量子ゲートを得ることと、
前記実際の量子ゲートと前記理論量子ゲートとの間の一致度を決定することと、
前記一致度に基づいて前記量子ゲート精度を決定することと、
を含む、請求項１７に記載のコンピュータ実施方法。

【請求項19】

前記量子チップによって生成された前記実際の量子ゲートを得ることは、
前記チップパラメータおよび前記制御パラメータを得ることと、
前記チップパラメータおよび前記制御パラメータに基づいて、前記実際の量子ゲートを得るための演算を実行するように前記量子チップを制御することと、
を含む、請求項１８に記載のコンピュータ実施方法。

【請求項20】

前記チップパラメータおよび前記制御パラメータに基づいて、前記実際の量子ゲートを得るための前記演算を実行するように前記量子チップを制御することは、
前記チップパラメータおよび前記制御パラメータに基づいてハミルトニアンを生成することと、
前記ハミルトニアンおよび前記制御パラメータに基づいて、前記実際の量子ゲートを得るための前記演算を実行するように前記量子チップを制御することと、
を含む、請求項１９に記載のコンピュータ実施方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[1] 本開示は、２０２１年５月１１日に出願された中国特許出願第２０２１１０５１２６０５．９号、および２０２２年４月２８日に出願された米国特許出願第１７６６１１２６号に対する優先権を主張し、その内容は、参照によりその全体が本明細書に援用される。

【0002】

[2] 本開示は、量子技術の分野に関し、特に、パラメータ最適化および量子チップ制御のための方法および装置に関する。

【背景技術】

【0003】

[3] 量子チップとは、基板上の量子回路を統合し、量子情報を処理するチップである。量子コンピューティングの分野において、量子チップは、量子ゲート演算を実施し、量子アルゴリズムを実行するように制御される。量子チップを制御するプロセスにおいて、量子ゲート性能を特定するために用いられるパラメータ（チップパラメータおよび制御パラメータを含む）は、量子ゲートの精度および量子アルゴリズムの正確性に直接的な影響を有する。したがって、チップパラメータおよび制御パラメータを最適化することが必要である。

【発明の概要】

【0004】

[4] 本開示は、パラメータ最適化および量子チップ制御のための方法、システムおよび非一時的コンピュータ可読媒体に関する。１つの例示的な実施形態において、装置に方法を実行させるように装置の少なくとも１つのプロセッサによって実行可能な命令のセットを記憶する非一時的コンピュータ可読媒体が提供される。方法は、量子チップに対応する量子ゲート精度を得ることと、量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、チップパラメータの勾配に基づいてチップパラメータを更新することと、制御パラメータの勾配に基づいて制御パラメータを更新することと、を含む。

【0005】

[5] 別の例示的な実施形態において、装置に方法を実行させるように装置の少なくとも１つのプロセッサによって実行可能な命令のセットを記憶する非一時的コンピュータ可読媒体が提供される。方法は、チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することと、ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御することと、を含む。

【0006】

[6] 別の例示的な実施形態において、装置に方法を実行させるように装置の少なくとも１つのプロセッサによって実行可能な命令のセットを記憶する非一時的コンピュータ可読媒体が提供される。方法は、パラメータ最適化を呼び出すための要求に応答して、パラメータ最適化サービスに対応する処理リソースを決定することと；処理リソースに基づいて、量子チップに対応する量子ゲート精度を得ること、量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、チップパラメータの勾配に基づいてチップパラメータを更新すること、および制御パラメータの勾配に基づいて制御パラメータを更新することと；を含む。

【0007】

[7] 別の例示的な実施形態において、装置に方法を実行させるように装置の少なくとも１つのプロセッサによって実行可能な命令のセットを記憶する非一時的コンピュータ可読媒体が提供される。方法は、量子チップ制御を呼び出すための要求に応答して、量子チップ制御サービスに対応する処理リソースを決定することと；処理リソースに基づいて、チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成すること、およびハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御すること、を実行することと；を含む。

【0008】

[8] 別の例示的な実施形態において、装置が提供される。装置は、命令のセットを記憶するように構成されたメモリと、１つまたは複数のプロセッサと、を備え、１つまたは複数のプロセッサは、メモリに通信可能に結合され、命令のセットを実行して、装置に、量子チップに対応する量子ゲート精度を得ることと、量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、チップパラメータの勾配に基づいてチップパラメータを更新することと、制御パラメータの勾配に基づいて制御パラメータを更新することと、を行わせるように構成される。

【0009】

[9] 別の例示的な実施形態において、装置が提供される。装置は、命令のセットを記憶するように構成されたメモリと、１つまたは複数のプロセッサと、を備え、１つまたは複数のプロセッサは、メモリに通信可能に結合され、命令のセットを実行して、装置に、チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することと、ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御することと、を行わせるように構成される。

【0010】

[10] 別の例示的な実施形態において、装置が提供される。装置は、命令のセットを記憶するように構成されたメモリと、１つまたは複数のプロセッサと、を備え、１つまたは複数のプロセッサは、メモリに通信可能に結合され、命令のセットを実行して、装置に、パラメータ最適化を呼び出すための要求に応答して、パラメータ最適化サービスに対応する処理リソースを決定することと；処理リソースに基づいて、量子チップに対応する量子ゲート精度を得ること、量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、チップパラメータの勾配に基づいてチップパラメータを更新すること、および制御パラメータの勾配に基づいて制御パラメータを更新することを実行することと；を行わせるように構成される。

【0011】

[11] 別の例示的な実施形態において、装置が提供される。装置は、命令のセットを記憶するように構成されたメモリと、１つまたは複数のプロセッサと、を備え、１つまたは複数のプロセッサは、メモリに通信可能に結合され、命令のセットを実行して、装置に、量子チップ制御を呼び出すための要求に応答して、量子チップ制御サービスに対応する処理リソースを決定することと；処理リソースに基づいて、チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成すること、および、ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御することを実行することと；を行わせるように構成される。

【0012】

[12] 別の例示的な実施形態において、パラメータ最適化のためのコンピュータ実施方法が提供される。コンピュータ実施方法は、量子チップに対応する量子ゲート精度を得ることと、量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、チップパラメータの勾配に基づいてチップパラメータを更新することと、制御パラメータの勾配に基づいて制御パラメータを更新することと、を含む。

【0013】

[13] 別の例示的な実施形態において、パラメータ最適化のためのコンピュータ実施方法が提供される。コンピュータ実施方法は、チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することと、ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御することと、を含む。

【0014】

[14] 別の例示的な実施形態において、パラメータ最適化のためのコンピュータ実施方法が提供される。コンピュータ実施方法は、パラメータ最適化を呼び出すための要求に応答して、パラメータ最適化サービスに対応する処理リソースを決定することと；処理リソースに基づいて、量子チップに対応する量子ゲート精度を得ること、量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、チップパラメータの勾配に基づいてチップパラメータを更新すること、および制御パラメータの勾配に基づいて制御パラメータを更新することを実行することと；を含む。

【0015】

[15] 別の例示的な実施形態において、パラメータ最適化のためのコンピュータ実施方法が提供される。コンピュータ実施方法は、量子チップ制御を呼び出すための要求に応答して、量子チップ制御サービスに対応する処理リソースを決定することと；処理リソースに基づいて、チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成すること、および、ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御することを実行することと；を含む。

【0016】

[16] 本開示の実施形態および様々な態様が以下の詳細な説明および添付の図面において例示される。図に示される様々な特徴は、原寸に比例して描かれていない。

【図面の簡単な説明】

【0017】

【図1】[17]本開示のいくつかの実施形態による、パラメータ最適化の例示的な方法のフローチャートである

【図2】[18]本開示のいくつかの実施形態による、パラメータ最適化の主要なプロセスを示す概略図である。

【図3】[19]本開示のいくつかの実施形態による、量子チップに対応する量子ゲート精度を得る例示的な方法のフローチャートである。

【図4】[20]本開示のいくつかの実施形態による、量子チップに対応する量子ゲート精度を得る別の例示的な方法のフローチャートである。

【図5】[21]本開示のいくつかの実施形態による、量子チップ制御の例示的な方法のフローチャートである。

【図6A】[22]本開示のいくつかの実施形態による、量子チップ制御の別の例示的な方法のフローチャートである。

【図6B】[23]本開示のいくつかの実施形態による、量子チップ制御の主要なプロセスを示す概略図である。

【図7】[24]本開示のいくつかの実施形態による、パラメータ最適化の例示的な装置の概略構造図である。

【図8】[25]図７の例示的な装置に対応する例示的な電子デバイスの概略構造図である。

【図9】[26]本開示のいくつかの実施形態による、量子チップ制御の例示的な装置の概略構造図である。

【図10】[27]図９の例示的な装置に対応する例示的な電子デバイスの概略構造図である。

【図11】[28]本開示のいくつかの実施形態による、パラメータ最適化の別の例示的な方法のフローチャートである。

【図12】[29]本開示のいくつかの実施形態による、パラメータ最適化の別の例示的な装置の概略構造図である。

【図13】[30]図１２の例示的な装置に対応する例示的な電子デバイスの概略構造図である。

【図14】[31]本開示のいくつかの実施形態による、量子チップ制御のさらに別の例示的な方法のフローチャートである。

【図15】[32]本開示のいくつかの実施形態による、量子チップ制御のさらに別の例示的な装置の概略構造図である。

【図16】[33]図１５の例示的な装置に対応する例示的な電子デバイスの概略構造図である。

【発明を実施するための形態】

【0018】

[34] 本開示の実施形態の目的、技術的解決策、および利点をより明確にするために、本開示の実施形態における技術的解決策を、添付の図面を参照して説明する。説明される実施形態は、本開示の全ての実施形態であるというよりは、そのうちのいくつかの実施形態にすぎない。本開示の実施形態に基づき、通常の技能を有する当業者により特段の努力をせずとも得られる他の全ての実施形態は、本開示の範囲内となるものである。

【0019】

[35] 本開示の実施形態で使用される用語は、特定の例示的な実施形態を説明することのみを目的としており、本出願を限定するものではない。本開示の実施形態および添付の特許請求の範囲で使用される単数形「１つの」、「前記」、および「その」は、文脈がそうでないことを明確に示さない限り、複数形を含むことも意図される。「複数の」は、一般的に少なくとも２つが含まれるが、少なくとも１つが含まれる状況を排除するものではない。同様に、複数形の使用は、与えられた文脈で明確でないならば、必ずしも複数を意味するわけではない。

【0020】

[36] 本明細書において用いられるとき、別段の定めがない限り、「または」という語は、実行不可能な場合を除いて、あり得る全ての組み合わせを包含する。例えば、或る構成要素がＡまたはＢを含み得ると述べた場合、別段の定めがない限りまたは実行不可能でない限り、その構成要素は、Ａ、Ｂ、ＡおよびＢを含むことができる。第２の例として、或る構成要素がＡ、ＢまたはＣを含み得ると述べた場合、別段の定めがない限りまたは実行不可能でない限り、その構成要素は、Ａ、Ｂ、Ｃ、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、ＡおよびＢおよびＣを含むことができる。

【0021】

[37] 本明細書で用いられる用語「および／または」は、関連付けられた対象物の関連関係を説明するにすぎず、３つの関係が存在し得るものを表す。例えば、Ａおよび／またはＢは、Ａが単独で存在する場合、ＡとＢとの両方が存在する場合、およびＢが単独で存在する場合の３つの場合を示し得る。加えて、本明細書における文字「／」は一般的に、関連付けられた対象物間の「または」関係を示す。

【0022】

[38] 文脈に応じて、本明細書において用いられる用語「～の場合」および「あたかも（ａｓ ｉｆ）」は、「～の間」または「～のとき」または「決定に応じて」もしくは「検出に応じて」と解釈され得る。同様に、文脈に応じて、「決定される場合」または「（記述される状態またはイベント）が検出される場合」というフレーズは、「決定されるとき」または「決定に応じて」または「（記述される状態またはイベント）が検出されるとき」または「（記述される状態またはイベント）の検出に応じて」と解釈され得る。

【0023】

[39] さらに、「備える」、「有する」、「含有する」および「含む」ならびに他の同様の形式の用語は、意味の点で均等であることを意図し、これらの用語のうちの任意のものの後に続くアイテムがそのようなアイテムの網羅的列挙であることを意図していないか、または列挙するアイテムのみに限定されることを意図していない点で非限定的であることを意図する。したがって、一連の要素を含む商品またはシステムは、その要素を含むだけでなく、明白に列挙されない他の要素も含むか、または商品もしくはシステムに固有の要素も含む。別段の指示がない限り、「～を含む」という記述によって規定される要素は、その要素を含む商品またはシステム内に他の同一の要素が存在することを除外しない。

【0024】

[40] 本明細書の「第１の」および「第２の」等の関係語は、或るエンティティまたは動作を別のエンティティまたは動作と区別するために用いられるにすぎず、これらのエンティティまたは動作間のいかなる実際の関係または順序も必要としないかまたは含意しないことに留意すべきである。加えて、以下の方法実施形態の各々におけるステップ順序は例にすぎず、厳密な限定ではない。

【0025】

[41] 本明細書において用いられるとき、「コンピュータ」とは、タスクの解決を目的とした一連の順序付けされたプロシージャまたは動作を実行するための命令、計算、演算またはアルゴリズムを実行することが可能なマシンを指す。コンピュータは現代社会において、直接的関与（例えば、スマートフォンおよびラップトップ）および間接的関与（例えば、自動車におけるマイクロコントローラまたは浄水場における制御システム）を含めてユビキタスである。コンピュータは、物理学によって課される様々な制限を受ける或るタイプのハードウェア（例えば、物の物理的構造）上で実施されなくてはならず、これにより、コンピュータの性能特性（例えば、利用可能なメモリ量または可能な毎秒演算数）に対し上限が生じる。また、タスクを解決するために、コンピュータは、命令のセットを提供されなくてはならず、これに従うと、コンピュータにタスクを達成させることができる。

【0026】

[42] 本明細書において用いられるとき、量子コンピュータは、量子計算を実行することができるコンピュータを指す。本開示における量子計算は、量子コンピュータのハードウェアの量子現象（例えば、重ね合わせまたはもつれ）を用いる計算を指す。対照的に、本開示における従来のコンピュータは、電子コンピュータ等の、量子計算を実行することができないコンピュータを指す。量子コンピュータは、従来のコンピュータによって解決するのが困難とみなされる或る特定のタスクを実行し、独自の利点をもたらす能力を提供することができる。例えば、量子コンピュータを用いて、（本質的に量子物理学によって統制される）分子の動力学をシミュレートするか、（多くの暗号理論の基礎をなす）整数の因数分解を行うか、構造化されていないデータを検索するか、量子アニーリングおよび断熱プロセスを最適化するか、機械学習アルゴリズムを加速するか、または従来のコンピュータには困難とみなされる多くの計算タスクを実行することができる。そのような技術的利点は、新たな材料の作成、新たな薬品の合成、またはエネルギー密度の高いバッテリーの開発等の多くの産業および研究に利点をもたらすことができる。

【0027】

[43] 従来のコンピュータは、デジタル論理で動作する。本明細書において用いられるとき、デジタル論理とは、情報の単位（「ビット」と呼ばれる）で動作する論理システムを指す。ビットは、通常「０」および「１」によって示される最小情報単位として、２つの値のうちの一方を有することができる。デジタル論理は、デジタル論理ゲートを用いて、ビットを作成、除去または変更することができる。デジタル論理ゲートは、トランジスタを用いて構築することができ、ここで、ビットは、トランジスタを接続する配線の電圧レベルとして表すことができる。デジタル論理ゲートは、入力として１つまたは複数のビットを取り、出力として１つまたは複数のビットを与えることができる。例えば、論理ＡＮＤゲートは、入力として２ビットを取り、出力として１ビットを与える。双方の入力の値が「１」である場合、ＡＮＤゲートの出力は「１」とすることができ、そうでない場合、「０」とすることができる。様々なデジタル論理ゲートの入力および出力を特殊な方式で接続することによって、従来のコンピュータは、任意の複合アルゴリズムを実施して、様々な計算タスクを達成することができる。

【0028】

[44] 表面レベルにおいて、量子コンピュータは、従来のコンピュータと類似した方式で動作する。量子コンピュータは量子論理で動作する。本明細書において用いられるとき、量子論理とは、「キュービット」または単に「キュービット」と呼ばれる情報の単位で動作する論理システムを指す。キュービットは、量子コンピュータにおける最小情報単位であり、通例｜０＞および｜１＞で表される２つの値の任意の線形結合を有することができる。キュービットの値は、｜ψ＞で表すことができる。「０」または「１」のいずれかの値を有することができるデジタルビットと異なり、｜ψ＞は、α｜０＞＋β｜１＞の値を有することができ、ここで、αおよびβは、｜α｜^２＋｜β｜^２＝１以外のいかなる制約によっても制限されない複素数（「振幅」と呼ばれる）である。キュービットは、様々な形態で構築することができ、量子コンピュータの構成要素の量子状態として表すことができる。例えば、キュービットは、量子状態として偏向を有する（例えば、レーザにおける）光子、量子状態としてスピンを有する（例えば、電磁場内にトラップされた）電子もしくはイオン、量子状態として電荷、電流束もしくは位相を有する（例えば、超伝導量子システムにおける）ジョセフソン接合、量子状態としてドットスピンを有する（例えば、半導体構造における）量子ドット、トポロジカル量子システム、または２つ以上の量子状態を提供することができる任意の他のシステムを用いて物理的に実施することができる。量子論理は、量子論理ゲート（または、単に「量子ゲート」）を用いて、キュービットを作成、除去または変更することができる。

【0029】

[45] 数学的に、量子ゲートは、量子状態に作用するプロパゲータである。物理的に、量子ゲートは、レーザパルス、電磁波（例えば、マイクロ波パルス）、電磁場を生成することが可能なハードウェアデバイス、またはキュービットの量子状態を変更、維持もしくは制御するための任意の手段として実施することができる。本明細書において用いられるとき、量子ゲートは、基本動作を提供する量子コンピュータの論理ユニットまたはハードウェアユニットを指す。量子ゲートは、入力として１つまたは複数のキュービットを取り、出力として１つまたは複数のキュービットを与えることができ、このため、行列として表すことができる。従来の論理ゲート（例えば、ＡＮＤゲート）と異なり、量子ゲートは、その出力および適用する変換の情報に基づいてその入力を決定することができる特性を有し、これは「可逆」と呼ばれる。そのような可逆特性は、量子ゲートの出力数が、その入力の数以上であることを必要とし、既知の量子ゲートに対する入力を常にその出力を所与として構築することができることを確実にする。

【0030】

[46] 量子コンピュータの利点は、従来のコンピュータについて困難である（例えば、数学的に可能であるが物理的に実現不可能である）とみなされるいくつかのタスクについて計算複雑度を低下させる能力から生じる。通常、計算タスクは、計算タスクを表すいくつかの数学的オブジェクトのインスタンス（例えば、グラフ、数または文字列）の特定の特性を決定することとして概念化することができ、数学的オブジェクトのインスタンスは、通常、ビット（例えば、１および０）のシーケンスとして概念化することができる。通常、より大きなインスタンスは、解決するのにより多くの時間または空間を要する。計算タスクを解決するのに要する時間または空間は、インスタンスのサイズに依拠し、これは通例、ビット単位のインスタンスの入力のサイズになるように取得される。例えば、インスタンスに対する入力はｎの長さを有することができる。そのようなコンテキストにおいて、計算タスクの計算複雑度は、数学的オブジェクトのインスタンスの特殊な特性を決定するために最良のアルゴリズムによって要求されるリソースとして定義することができる。

【0031】

[47] 本明細書において用いられるとき、量子チップとは、基板上の量子回路を統合し、量子情報を処理することが可能なチップを指す。本明細書において用いられるとき、「ハミルトニアン」は、量子システムが経時的にどのように展開するかを決定する量（例えば、演算子）を指す。量子物理学の文脈におけるハミルトニアン演算子は、従来の物理学におけるハミルトニアンに対応することができる。通常、従来の物理学における物理的量は、量子物理学における演算子に対応する。

【0032】

[48] 本開示における量子ゲートの精度（「量子ゲート精度」）は、実験における理論量子ゲート（例えば、設計された量子ゲート）とその対応する実際の実現（例えば、対応する実際の量子ゲート）との間の一致度を表す値を指す。量子ゲートの制御とは、本明細書において用いられるとき、経時的な量子ゲートのハミルトニアンの変動の制御によって所望の量子ゲートを生成するための動作を指す。例えば、経時的な超伝導キュービットのハミルトニアンは、波形発生器によって生成される電気信号を用いて生成することができる。量子ゲートのロバスト性は、本明細書において用いられるとき、量子ゲートの制御パラメータまたはチップパラメータが予め設定された値から逸脱するときに量子ゲートの精度が減少する率を指す。

【0033】

[49] 本開示において、勾配最適化とは、最適化パラメータを用いて目的関数の勾配を計算することによる最適化プロセスの加速化によって特徴付けられた最適化アルゴリズムのクラスを指す。本明細書において用いられるとき、自動勾配最適化フレームワークは、勾配を自動的に計算し、計算された勾配を最適化に用いることができるソフトウェアフレームワークを指す。通常、そのような自動勾配最適化フレームワークは、ベクトル計算を高速化することができる。

【0034】

[50] いくつかの既存の技法は、（量子ゲート精度および量子アルゴリズムの正確性に影響を及ぼし得る）チップパラメータ、およびチップパラメータから生成されたハミルトニアンを固定することによって、チップパラメータおよび制御パラメータを最適化し、制御パラメータに対し勾配最適化演算を行う動作を実行することができる。しかしながら、上記で説明した技法において、チップパラメータは固定パラメータとして手動で構成されるため、チップパラメータの勾配は計算が困難である可能性があり、したがって、チップパラメータは、チップパラメータの勾配に基づく最適化に課題を有する。これらの課題は、チップパラメータの最適化を非効率にする可能性があり、量子ゲートの精度および量子アルゴリズム結果の正確性を下げる可能性がある。

【0035】

[51] 上記で説明した技術的問題を解決するために、本開示の実施形態は、パラメータ最適化および量子チップ制御のための方法および装置を提供する。いくつかの実施形態では、量子チップに対応する量子ゲート精度を得ることができ、量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることができ、ここで、チップパラメータおよび制御パラメータを用いて、演算を実行するように量子チップを制御することができる。このようにして、量子ゲート性能を特定するために用いられるチップパラメータの勾配と、制御パラメータの勾配とを、単一のプロセスにおいて同時に得ることができる。次に、チップパラメータおよび制御パラメータを、チップパラメータの勾配および制御パラメータの勾配に基づいて最適化し、最適化されたチップパラメータおよび最適化された制御パラメータを得ることができ、量子チップを、最適化されたチップパラメータおよび最適化された制御パラメータに基づいて制御することができ、これにより、量子チップの制御の精度を効果的に確保することができる。

【0036】

[52] 以下は、添付の図面を参照して本開示のいくつかの実施形態を説明する。実施形態間に矛盾がないとの条件のもと、以下の実施形態または実施形態における特徴を互いに組み合わせることができる。

【0037】

[53] 図１は、本開示のいくつかの実施形態による、パラメータ最適化の例示的な方法１００のフローチャートである。図２は、本開示のいくつかの実施形態による、パラメータ最適化の主要なプロセス２００を示す概略図である。方法１００はパラメータ最適化装置によって実行することができる。パラメータ最適化装置は、ソフトウェアとして、またはソフトウェアおよびハードウェアの組み合わせとして実施することができることを理解することができる。図１に示すように、方法１００はステップ１０２～１０６を含む。

【0038】

[54] ステップ１０２において、量子チップに対応する量子ゲート精度が得られる。いくつかの実施形態では、量子チップを制御するために用いられるチップパラメータおよび制御パラメータは予め設定することができる。チップパラメータは、量子チップの動作中に変更することができないパラメータであり得る。通常、チップパラメータは、量子チップの構造に相関付けることができる。例えば、チップパラメータは、量子チップに対応するキャパシタンス、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合において蓄積されたエネルギーを特徴付けるために用いられるパラメータのうちの少なくとも１つを含むことができる。いくつかの実施形態では、制御パラメータは、量子チップの動作中に変更することができるパラメータであり得る。例えば、制御パラメータは、波形または波形の１つもしくは複数のパラメータ（例えば、波形振幅、波形タイプ等）を含むことができ、ここで、波形は動作を実行するように量子チップを制御するために用いられる。

【0039】

[55] 量子ゲート精度を得るために、いくつかの実施形態では、予め設定されたチップパラメータおよび予め設定された制御パラメータに基づいて、シミュレート制御演算を量子チップに対し実行することができる。そのようなシミュレート制御演算において、量子チップが動作するように制御された後、量子チップに対応する量子ゲート精度を得ることができる。量子ゲート精度は、量子チップの演算結果の正確性に相関付けることができる。通常、より高い量子ゲート精度は、量子チップのより正確な演算結果を示し、より低い量子ゲート精度は、量子チップのより正確度の低い演算結果を示す。

【0040】

[56] チップパラメータおよび制御パラメータは、上記で説明した例示的なパラメータに限定されるものではなく、当業者は、チップパラメータおよび制御パラメータを、特定のアプリケーションシナリオまたはアプリケーション要件に従って他のパラメータを含むように設定することもできることに留意すべきである。例えば、チップパラメータは、任意の２つのキュービット間の結合強度を特徴付けるのに用いられるパラメータ、任意の２つのキャパシタ間の結合強度を特徴付けるのに用いられるパラメータ等を含むこともできる。

【0041】

[57] ステップ１０４において、量子ゲート精度に対し逆微分演算が実行され、チップパラメータの勾配および制御パラメータの勾配が得られる。チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するために用いることができる。

【0042】

[58] 量子ゲート精度は量子チップの演算結果の品質および正確性に相関付けられるため、いくつかの実施形態では、量子ゲート精度が得られた後、量子ゲート精度に対し逆微分演算を実行することができ、これにより、量子チップの演算の品質および効率を改善することができる。例えば、自動勾配最適化フレームワークを用いて、量子ゲート精度に対し逆微分演算を実行することができる。自動勾配最適化フレームワークは、勾配を自動的に計算し、計算された勾配を最適化に用いることができる、予め生成されたまたは予めトレーニングされたソフトウェアフレームワークとすることができる。自動勾配最適化フレームワークを用いて量子ゲート精度に対し逆微分演算を行うことによって、逆微分演算の品質および効率を効果的に確保することができ、それによって、チップパラメータの勾配（例えば、チップパラメータの一次導関数）および制御パラメータの勾配（例えば、制御パラメータの一次導関数）を安定して得ることができる。

【0043】

[59] ステップ１０６において、チップパラメータは、チップパラメータの勾配に基づいて（例えば、最適化されたチップパラメータを得るように）更新され、制御パラメータは、制御パラメータの勾配に基づいて（例えば、最適化された制御パラメータを得るように）更新される。いくつかの実施形態では、量子チップは、更新された（例えば、最適化された）チップパラメータおよび更新された（例えば、最適化された）制御パラメータに基づいて制御することができ、これによって量子チップの演算の品質および効率を改善することができる。この実施形態におけるパラメータ最適化演算（例えば、方法１００）は、１回または複数回実行することができ、パラメータ最適化演算が実行される回数は、量子チップの演算効果が設計要件を満たすことができる限り、特定のアプリケーションシナリオまたは設計要件に従って設定することができる。

【0044】

[60] 本明細書に提供されるパラメータ最適化のための方法（例えば、方法１００）において、チップパラメータの勾配および制御パラメータの勾配は、量子チップに対応する量子ゲート精度を得て、量子ゲート精度に対し逆微分演算を行うことによって同時に得ることができる。また、最適化されたチップパラメータおよび最適化された制御パラメータは、それぞれ、チップパラメータの勾配および制御パラメータの勾配に基づいてチップパラメータおよび制御パラメータを（例えば、更新を通じて）最適化し、それによって効率的なパラメータ最適化を効果的に達成することによって得ることができる。加えて、量子チップは、最適化されたチップパラメータおよび最適化された制御パラメータに基づいて制御することができ、これにより、量子チップの制御の精度を効果的に確保し、それによってパラメータ最適化のための開示された方法の実行可能性をさらに改善することができる。

【0045】

[61] 図３は、本開示のいくつかの実施形態による、量子チップに対応する量子ゲート精度を得る例示的な方法３００のフローチャートである。例えば、方法３００を実行して、図１における方法１００のステップ１０２を実施することができる。方法３００はステップ３０２～３０６を含む。

【0046】

[62] ステップ３０２において、量子チップによって生成された実際の量子ゲート、および実際の量子ゲートに対応する理論量子ゲートが得られる。いくつかの実施形態では、量子チップは、例えば、１つまたは２つのキュービットに対し作用するキャパシタ、インダクタ、キュービットまたは量子ゲート等の様々な構造を含むことができる。量子チップの構造が決定された後、量子チップの動作は、構成されたチップパラメータおよび制御パラメータに基づいて、実際の量子ゲートを得るように制御することができる。

【0047】

[63] いくつかの実施形態では、量子チップによって生成された実際の量子ゲートを得るために、チップパラメータおよび制御パラメータを得ることができる。チップパラメータおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御することができる。

【0048】

[64] 例えば、実際の量子ゲートを得るために、チップパラメータおよび制御パラメータを得ることができ、ここで、双方を量子チップの制御のために用いることができる。チップパラメータおよび制御パラメータを得る方式は本開示において限定されない。例として、チップパラメータおよび制御パラメータは、予め設定されたエリアに記憶することができ、予め設定されたエリアにアクセスすることによって得ることができる。別の例において、チップパラメータおよび制御パラメータは第３のデバイスに記憶することができる。パラメータ最適化方法を実施するように構成される装置には、予め設定されたインタフェースを設けることができ、このインタフェースを通じて、装置は第３のデバイスと（例えば、有線または無線方式で）通信して、第３のデバイスからチップパラメータおよび制御パラメータを得ることができる。さらに別の例において、パラメータ最適化方法を実施するように構成された装置には、インタラクションインタフェースを設けることができ、ユーザは、インタラクションインタフェースを通じて、実行されることになる演算を入力することができ、それによって、装置は、実行されることになる演算に基づいてチップパラメータおよび制御パラメータを生成することができる。このようにして、装置は、チップパラメータおよび制御パラメータを安定して得ることができる。チップパラメータおよび制御パラメータは、チップパラメータおよび制御パラメータを得る安定性および信頼性を確保することができる限り、他の方式で得ることもできる。

【0049】

[65] チップパラメータおよび制御パラメータが得られた後、いくつかの実施形態では、チップパラメータおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御することができる。例えば、チップパラメータおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御するために、チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することができる。次に、ハミルトニアンおよび制御パラメータに基づいて実際の量子ゲートを得るための演算を実行するように量子チップを制御することができる。

【0050】

[66] いくつかの実施形態では、チップパラメータは、量子チップに対応するキャパシタンス、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合において蓄積されたエネルギーを特徴付けるために用いられるパラメータのうちの少なくとも１つを含むことができる。そのような場合、式（１）によって、チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することができる。

【0051】

【数1】

【0052】

[67] 式（１）において、Ｈはハミルトニアンを表す。Ｅ_Ｃは量子チップに対応するキャパシタンスを表す。

【0053】

【数2】

はキャパシタにおける電子電荷数を特徴付けるために用いられる量子力学演算子である。Ｅ_Ｌは、量子チップに対応するインダクタンスを表す。

【0054】

【数3】

は、インダクタにおける磁束を特徴付けるために用いられる量子力学演算子を表す。Ｅ_Ｊは、量子チップに対応し、ジョセフソン接合において格納されるエネルギーを特徴付けるために用いられるパラメータを表す。Φ_ｅｘｔは制御パラメータを表す。Φ_０は予め設定された定数である。式（１）に従って生成されたハミルトニアンＨは、行列の形態をとることができ、それによって、生成されるハミルトニアンの正確性および信頼性を効果的に確保することができる。

【0055】

[68] ハミルトニアンおよび制御パラメータが得られた後、ハミルトニアン（例えば、式（１）におけるＨ）および制御パラメータ（例えば、式（１）におけるΦ_ｅｘｔ）に基づいて実際の量子ゲートを得るための演算を実行するように量子チップを制御することができる。チップパラメータおよび制御パラメータを用いて、演算するように量子チップを制御するとき、チップパラメータと、制御パラメータと、理論量子ゲートとの間にマッピング関係が存在することができることを理解することができる。したがって、実際の量子ゲートに対応する理論量子ゲートは、チップパラメータおよび制御パラメータに基づいて決定することができる。

【0056】

[69] いくつかの実施形態では、ハミルトニアンがチップパラメータおよび制御パラメータに基づいて生成される場合、ハミルトニアンおよび制御パラメータに基づいて、量子ゲート精度を得るように量子チップを制御することができ、チップパラメータの勾配および制御パラメータの勾配を得るための逆微分演算を量子ゲート精度に対し実行することができる。チップパラメータの得られた勾配および得られた制御パラメータの得られた勾配の双方がハミルトニアンに相関付けられる。

【0057】

[70] 図３をさらに参照すると、ステップ３０４において、実際の量子ゲートと理論量子ゲートとの間で一致度が決定される。ステップ３０２において実際の量子ゲートおよび理論量子ゲートが得られた後、いくつかの実施形態では、実際の量子ゲートおよび理論量子ゲートを互いに分析および照合して、実際の量子ゲートと理論量子ゲートとの間の一致度を得ることができる。実際の量子ゲートと理論量子ゲートとの間の一致度は、量子ゲート精度に相関付けることができる。

【0058】

[71] ステップ３０６において、一致度に基づいて量子ゲート精度が決定される。いくつかの例において、量子ゲート精度は、一致度に正の相関を有することができる。例えば、実際の量子ゲートと理論量子ゲートとの間のより高い一致度は、より高い量子ゲート精度を表すことができ、実際の量子ゲートと理論量子ゲートとの間のより低い一致度は、より低い量子ゲート精度を表すことができる。方法３００を実行することによって、決定される量子ゲート精度の正確性および信頼性を効果的に確保することができる。

【0059】

[72] 図４は、本開示のいくつかの実施形態による、量子チップに対応する量子ゲート精度を得る別の例示的な方法４００のフローチャートである。方法４００は、方法１００～３００のうちの任意のものの実現可能性をさらに改善させるために、方法１００～３００のうちの任意のものに加えて実行することができる。方法４００において、量子ゲート精度を用いて量子チップの性能を特定することができる。いくつかの実施形態では、方法４００は、図１のステップ１０２の完了後に実行することができる。方法４００はステップ４０２～４０４を含む。

【0060】

[73] ステップ４０２において、量子チップに対応する量子ゲート精度を得ることに応答して、量子ゲート精度に対し複数の逆微分演算が実行され、チップパラメータの高次の導関数および制御パラメータの高次の導関数が得られる。チップパラメータのより高次の導関数および制御パラメータのより高次の導関数を量子ゲートの性能ロバスト性（performance robustness）に相関付けることができる。

【0061】

[74] ステップ４０４において、チップパラメータの高次の導関数および制御パラメータの高次の導関数に基づいて、量子ゲート精度に対応する量子ゲートの性能ロバスト性が評価される。チップパラメータのより高次の導関数および制御パラメータのより高次の導関数を分析して、量子ゲートの性能ロバスト性を評価することができる。例えば、量子ゲートの性能ロバスト性を評価するための規則を予め構成することができる。規則、チップパラメータの高次の導関数、および制御パラメータの高次の導関数に基づいて、量子ゲートの性能ロバスト性を決定することができる。次に、量子ゲートの決定された性能ロバスト性に基づいて量子チップを最適化および調整することができる。方法４００を実行することによって、量子チップの動作性能を改善することができる。

【0062】

[75] 図５は、本開示のいくつかの実施形態による、量子チップ制御の例示的な方法５００のフローチャートである。いくつかの実施形態では、方法５００は、量子チップ制御のための装置によって実行することができる。量子チップ制御のための装置は、ソフトウェアとして、またはソフトウェアおよびハードウェアの組み合わせとして実施することができることを理解することができる。

【0063】

[76] ステップ５０２において、チップパラメータおよび制御パラメータが得られる。チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成される。いくつかの実施形態では、チップパラメータは、量子チップの演算中に変更することができない（例えば不変の）パラメータであり得る。チップパラメータは量子チップの構造に相関付けることができる。例えば、チップパラメータは、量子チップに対応するキャパシタンス、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合において蓄積されたエネルギーを特徴付けるために用いられるパラメータのうちの少なくとも１つを含むことができる。いくつかの実施形態では、制御パラメータは、量子チップの演算中に変更することができるパラメータであり得る。例えば、制御パラメータは、演算を実行するように量子チップを制御するために用いられる波形を含むことができる。

【0064】

[77] チップパラメータおよび制御パラメータが得られる方式は本開示において限定されないことに留意されたい。例えば、チップパラメータおよび制御パラメータは、予め設定されたエリアに記憶することができ、予め設定されたエリアにアクセスすることによって得ることができる。別の例において、チップパラメータおよび制御パラメータは第３のデバイスに記憶することができる。量子チップ制御方法を実施するように構成される装置には、予め設定されたインタフェースを設けることができ、このインタフェースを通じて、装置は第３のデバイスと通信して、第３のデバイスからチップパラメータおよび制御パラメータを得ることができる。さらに別の例において、量子チップ制御方法を実施するように構成された装置には、インタラクションインタフェースを設けることができ、ユーザは、インタラクションインタフェースを通じて、実行されることになる演算を入力することができ、それによって、装置は、実行されることになる演算に基づいてチップパラメータおよび制御パラメータを生成することができる。このようにして、制御装置は、チップパラメータおよび制御パラメータを安定して得ることができる。チップパラメータおよび制御パラメータは、チップパラメータおよび制御パラメータを得る安定性および信頼性を確保することができる限り、他の方式で得ることもできる。

【0065】

[78] ステップ５０４において、チップパラメータおよび制御パラメータに基づいてハミルトニアンが生成される。例として、ハミルトニアンは、式（１）および関連付けられた説明に従って生成することができる。

【0066】

[79] ステップ５０６において、量子チップは、ハミルトニアンおよび制御パラメータに基づいて演算を実行するように制御される。例として、量子チップは、図３のステップ３０２に関連して説明された実際の量子ゲートを得るための演算を実行するように制御される。ハミルトニアンはチップパラメータおよび制御パラメータに相関付けられているため、方法５００に関連して説明されたハミルトニアンおよび制御パラメータに基づく量子チップの制御は、量子チップの制御の精度を効果的に確保し、それによって方法５００の実現可能性をさらに改善することができる。

【0067】

[80] 図６Ａは、本開示のいくつかの実施形態による、量子チップ制御の別の例示的な方法６００Ａのフローチャートである。方法６００Ａは、ハミルトニアンを生成するプロセスと、量子ゲート精度を計算するプロセスとを含む。いくつかの実施形態では、ハミルトニアンを生成するプロセスおよび量子ゲート精度を計算するプロセスは、共に自動微分フレームワークによって実施することができる。例えば、方法６００Ａを実施するための実行可能命令は、自動微分フレームワークにおいて指定された言語ツールを用いて、自動微分フレームワークにおいて書くことができ、それによって、量子チップの関連パラメータを最適化し、量子チップを制御する動作を実現することができる。

【0068】

[81] ステップ６０２において、チップパラメータおよび制御パラメータが得られる。いくつかの実施形態では、ステップ６０２は、図５のステップ５０２に関連付けて説明されたのと同じようにして実施することができる。

【0069】

[82] ステップ６０４において、チップパラメータおよび制御パラメータに基づいてハミルトニアンが生成される。いくつかの実施形態では、ステップ６０４は、ステップ５０４に関連付けて説明されたのと同じようにして実施することができる。いくつかの実施形態では、ステップ６０４は、自動微分フレームワークによって実施することができる。

【0070】

[83] ステップ６０６において、量子チップは、制御パラメータおよびハミルトニアンに基づいて量子ゲートを生成するように制御される。ステップ６０８において、生成された量子ゲートに対応する理論量子ゲートが決定される。

【0071】

[84] ステップ６１０において、生成された量子ゲートおよび理論量子ゲートに基づいて量子ゲート精度が生成される。いくつかの実施形態では、ステップ６１０は、ステップ６０４に記載の自動微分フレームワークによって実施することができる。

【0072】

[85] ステップ６１２において、量子ゲート精度に対し自動微分の逆導出演算が実行され、チップパラメータの勾配および制御パラメータの勾配が得られる。

【0073】

[86] ステップ６１４において、チップパラメータの勾配に基づいてチップパラメータが最適化され、最適化されたチップパラメータが得られ、制御パラメータの勾配に基づいて制御パラメータが最適化され、最適化された制御パラメータが得られる。いくつかの実施形態では、ステップ６１４は、図１のステップ１０６に関連付けて説明されたのと同じようにして実施することができる。

【0074】

[87] ステップ６１６において、最適化されたチップパラメータおよび最適化された制御パラメータに基づいて演算を行うように量子チップが制御される。

【0075】

[88] 方法６００Ａにおいて、自動微分フレームワークを用いて、１つのみの逆微分演算を実行し、量子ゲート精度についてチップパラメータの勾配および制御パラメータの勾配を同時に得ることができる。そうすることによって、チップパラメータの勾配および制御パラメータの勾配に基づいて、チップパラメータおよび制御パラメータをより迅速に最適化し、それによって量子チップの制御の安定性および信頼性をさらに改善することができる。

【0076】

[89] いくつかの実施形態では、ステップ６１０の後、方法６００Ａは追加のステップをさらに含むことができる。例えば．ステップ６１０の後、量子ゲート精度に対し自動微分の複数の逆導出演算を実行し、チップパラメータの高次の導関数および制御パラメータの高次の導関数を得ることができる。次に、チップパラメータの高次の導関数および制御パラメータの高次の導関数に基づいて、量子ゲートのロバスト性を評価または最適化することができる。評価の結果に基づいて、演算の安定性および量子チップの性能を改善することができる。

【0077】

[90] 図６Ｂは、本開示のいくつかの実施形態による、量子チップ制御の主要なプロセス６００Ｂを示す概略図である。プロセス６００Ｂは、図６Ａの方法６００Ａに対応することができる。プロセスは、ステージ６１８～６３４を含み、各ステージは、入力データ、出力データまたは演算を表す。

【0078】

[91] ステージ６２２において、チップパラメータ６１８および制御パラメータ６２０に基づいてハミルトニアンを生成することができる（例えば、図６Ａのステップ６０６と同様）。ステージ６２４において、制御パラメータ６２０およびステージ６２２において生成されたハミルトニアンに基づいて量子ゲートが生成される。ステージ６２６において、ステージ６２４において生成された量子ゲートに対応する理論量子ゲートが決定される。ステージ６２８において、ステージ６２４において生成された量子ゲートおよびステージ６２６において決定された理論量子ゲートに基づいて量子ゲート精度が生成される。ステージ６３０において、ステージ６２８において生成された量子ゲート精度に対し自動微分の逆導出演算が実行され、チップパラメータの勾配（「勾配６３２」と呼ばれる）および制御パラメータの勾配（「勾配６３４」と呼ばれる）が得られる。次に、勾配６３２に基づいてチップパラメータ６１８を最適化し、最適化されたチップパラメータ（図６Ｂには示されていない）を得ることができ、勾配６３４に基づいて制御パラメータ６２０を最適化し、最適化された制御パラメータ（図６Ｂに示されていない）を得ることができる。その後、最適化されたチップパラメータおよび最適化された制御パラメータに基づいて演算を行うように量子チップを制御することができる。

【0079】

[92] 図７は、本開示のいくつかの実施形態による、パラメータ最適化の例示的な装置７００の概略構造図である。例えば、装置７００を用いて、図１に関連して説明された方法１００を実行することができる。図７に示すように、装置７００は、第１の取得モジュール７０２と、第１の演算モジュール７０４と、第１の最適化モジュール７０６とを含むことができ、その各々をソフトウェアモジュールまたはハイブリッドモジュール（例えば、ソフトウェアおよびハードウェアの組み合わせ）として実施することができる。

【0080】

[93] 第１の取得モジュール７０２を用いて、量子チップに対応する量子ゲート精度を得ることができる。例えば、第１の取得モジュール７０２を用いて、図１に関連して説明したステップ１０２を実行することができる。

【0081】

[94] いくつかの実施形態では、量子チップによって生成された実際の量子ゲートを得るために、第１の取得モジュール７０２は、チップパラメータおよび制御パラメータを得て、このチップパラメータおよび制御パラメータに基づいて実際の量子ゲートを得るための演算を行うように量子チップを制御することができる。

【0082】

[95] いくつかの実施形態では、チップパラメータおよび制御パラメータに基づいて実際の量子ゲートを得るための演算を実行するように量子チップを制御するために、第１の取得モジュール７０２は、チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成し、ハミルトニアンおよび制御パラメータに基づいて実際の量子ゲートを得るための演算を行うように量子チップを制御することができる。

【0083】

[96] いくつかの実施形態では、チップパラメータは、量子チップに対応するキャパシタンス、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合において蓄積されたエネルギーを特徴付けるために用いられるパラメータのうちの少なくとも１つを含むことができる。いくつかの実施形態では、制御パラメータは、演算を実行するように量子チップを制御するために用いられる波形を含むことができる。いくつかの実施形態では、制御パラメータの勾配はハミルトニアンに相関付けることができる。

【0084】

[97] さらに図７を参照すると、第１の演算モジュール７０４を用いて、量子ゲート精度に対し逆微分演算を実行し、チップパラメータの勾配および制御パラメータの勾配を得ることができる。チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するために用いることができる。例えば、第１の演算モジュール７０４を用いて、図１に関連して説明したステップ１０４を実行することができる。いくつかの実施形態では、量子チップに対応する量子ゲート精度を得るために、第１の取得モジュール７０２を実行して、量子チップによって生成された実際の量子ゲート、および実際の量子ゲートに対応する理論量子ゲートを得ることと、実際の量子ゲートと理論量子ゲートとの間の一致度を決定することと、一致度に基づいて量子ゲート精度を決定することと、を行うことができる。

【0085】

[98] いくつかの例において、（量子チップの性能を特定するために用いることができる）量子ゲート精度を得た後、第１の演算モジュール７０４はさらに、量子ゲート精度に対し複数の逆微分演算を実行して、チップパラメータの高次の導関数および制御パラメータの高次の導関数を得ることができる。次に、第１の演算モジュール７０４は、チップパラメータの高次の導関数および制御パラメータの高次の導関数に基づいて、量子ゲートの性能ロバスト性を評価することができる。

【0086】

[99] 第１の最適化モジュール７０６を用いて、チップパラメータの勾配に基づいてチップパラメータを更新することができ、制御パラメータの勾配に基づいて制御パラメータを更新することができる。例えば、第１の最適化モジュール７０６を用いて、図１に関連して説明したステップ１０６を実行することができる。

【0087】

[100] いくつかの実施形態では、装置７００は、図１～図４および図６Ａ～図６Ｂに関連して説明された方法１００～４００および６００Ａ～６００Ｂにおけるステップの全てまたは一部を実行することができる。図７に関連して詳細に説明されていない部分または技術的効果については、図１～図４および図６Ａ～図６Ｂに関連した関係する説明を参照することができる。

【0088】

[101] 本開示のいくつかの実施形態によれば、図７における装置７００の構造は電子デバイスとして実施することができる。例えば、電子デバイスは、モバイルフォン、タブレットコンピュータ、サーバまたは任意のタイプの他の電子デバイスとすることができる。

【0089】

[102] 例として、図８は、図７の装置７００に対応する例示的な電子デバイス８００の概略構造図である。図８に示すように、電子デバイス８００は、第１のプロセッサ８０２と、第１のメモリ８０４と、第１の通信インタフェース８０６とを備える。第１の通信インタフェース８０６は、電子デバイス８００が別のデバイスまたは通信ネットワークと通信することを可能にすることができる。いくつかの実施形態では、第１のメモリ８０４は、電子デバイス８００に、図１～図４および図６Ａ～図６Ｂに関連して説明された方法１００～４００および６００Ａ～６００Ｂにおけるステップの全てまたは一部を実行させるためのプログラムを記憶することができる。

【0090】

[103] 第１のプロセッサ８０２は、第１のメモリ８０４に記憶されたプログラムを実行することができる。プログラムは、１つまたは複数のコンピュータ命令を含むことができる。例として、１つまたは複数のコンピュータ命令は、第１のプロセッサ８０２によって実行されると、図１に関連して説明したステップ１０２～１０６を実行することができる。

【0091】

[104] 本開示のいくつかの実施形態によれば、非一時的コンピュータ可読ストレージ媒体は、電子デバイス（例えば、電子デバイス８００）によって用いるためのコンピュータソフトウェア命令を記憶することができる。コンピュータソフトウェア命令は、図１～図４および図６Ａ～図６Ｂに関連して説明された方法１００～４００および６００Ａ～６００Ｂにおけるステップの全てまたは一部を実行するためのプログラムを含むことができる。

【0092】

[105] 図９は、本開示のいくつかの実施形態による、量子チップ制御の例示的な装置９００の概略構造図である。いくつかの実施形態では、装置９００は、図５に関連して説明された方法５００を実行することができる。装置９００は、第２の取得モジュール９０２と、第２の処理モジュール９０４と、第２の制御モジュール９０６とを備える。

【0093】

[106] 第２の取得モジュール９０２は、チップパラメータおよび制御パラメータを得ることができる。チップパラメータおよび制御パラメータを用いて、演算を実行するように量子チップを制御することができる。例えば、第２の取得モジュール９０２を用いて、図５に関連して説明したステップ５０２を実行することができる。

【0094】

[107] 第２の処理モジュール９０４は、チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成するように構成される。例えば、第２の処理モジュール９０４を用いて、図５に関連して説明したステップ５０４を実行することができる。

【0095】

[108] 第２の制御モジュール９０６は、ハミルトニアンおよび制御パラメータに基づいて演算を実行するように量子チップを制御するように構成される。例えば、第２の制御モジュール９０６を用いて、図５に関連して説明したステップ５０６を実行することができる。

【0096】

[109] いくつかの実施形態では、装置９００は、図５および図６Ａ～図６Ｂに関連して説明された方法５００、６００Ａおよび６００Ｂにおけるステップの全てまたは一部を実行することができる。図９に関連して詳細に説明されていない部分または技術的効果については、図５および図６Ａ～図６Ｂに関連した関係する説明を参照することができる。

【0097】

[110] 本開示のいくつかの実施形態によれば、図９における装置９００の構造は電子デバイスとして実施することができる。例えば、電子デバイスは、モバイルフォン、タブレットコンピュータ、サーバまたは任意のタイプの他の電子デバイスとすることができる。

【0098】

[111] 例として、図１０は、図９の装置９００に対応する例示的な電子デバイス１０００の概略構造図である。図１０に示すように、電子デバイス１０００は、第２のプロセッサ１００２と、第２のメモリ１００４と、第２の通信インタフェース１００６とを備える。第２の通信インタフェース１００６は、電子デバイス１０００が別のデバイスまたは通信ネットワークと通信することを可能にすることができる。いくつかの実施形態では、第２のメモリ１００４は、電子デバイス１０００に、図５および図６Ａ～図６Ｂに関連して説明された方法５００、６００Ａおよび６００Ｂにおけるステップの全てまたは一部を実行させるためのプログラムを記憶することができる。

【0099】

[112] 第２のプロセッサ１００２は、第２のメモリ１００４に記憶されたプログラムを実行することができる。プログラムは、１つまたは複数のコンピュータ命令を含むことができる。例として、１つまたは複数のコンピュータ命令は、第１のプロセッサ８０２によって実行されると、図５に関連して説明したステップ５０２～５０６を実行することができる。

【0100】

[113] 本開示のいくつかの実施形態によれば、非一時的コンピュータ可読ストレージ媒体は、電子デバイス（例えば、電子デバイス１０００）によって用いるためのコンピュータソフトウェア命令を記憶することができる。コンピュータソフトウェア命令は、図５および図６Ａ～図６Ｂに関連して説明された方法５００、６００Ａおよび６００Ｂにおけるステップの全てまたは一部を実行させるためのプログラムを含むことができる。

【0101】

[114] 図１１は、本開示のいくつかの実施形態による、パラメータ最適化の別の例示的な方法１１００のフローチャートである。いくつかの実施形態では、方法１１００は、パラメータ最適化のための装置（例えば、図７に関連して説明された装置７００）によって実行することができる。装置は、ソフトウェアとして、またはソフトウェアおよびハードウェアの組み合わせとして実施することができることを理解することができる。

【0102】

[115] 図１１を参照すると、ステップ１１０２において、パラメータ最適化サービスに対応する処理リソースを、パラメータ最適化を呼び出すための要求に応答して決定することができる。

【0103】

[116] ステップ１１０４において、処理リソースに基づいて以下のステップが実行される。量子チップに対応する量子ゲート精度を得ることができる。次に、量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることができ、ここで、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するために用いることができる。その後、チップパラメータの勾配に基づいてチップパラメータを更新することができ（例えば、最適化されたチップパラメータが得られる）、制御パラメータの勾配に基づいて制御パラメータを更新することができる（例えば、最適化された制御パラメータが得られる）。

【0104】

[117] いくつかの実施形態では、本開示に記載のパラメータ最適化のための方法（例えば、方法１００～４００、６００Ａ～６００Ｂ、および１１００）の全てまたは一部をクラウドにおいて実行することができる。例えば、複数のコンピューティングノードをクラウドにおいて展開することができ、各コンピューティングノードは、処理リソース（例えば、コンピューティングリソースまたはストレージリソース）を有することができる。クラウドにおいて、複数のコンピューティングノードを、或る特定のサービスを提供するように編成することができる。各コンピューティングノードは１つまたは複数のサービスを提供することができる。

【0105】

[118] いくつかの実施形態では、クラウドは、パラメータ最適化の方法を実施するためのサービスを提供することができ、これはパラメータ最適化サービスと呼ぶことができる。ユーザがパラメータ最適化サービスを用いることを必要とするとき、パラメータ最適化サービスを呼び出して、クラウドに対し、パラメータ最適化サービスを呼び出すための要求をトリガすることができる。

【0106】

[119] 例として、クラウドは、要求に応答するためのコンピューティングノードを決定し、コンピューティングノードにおける処理リソースに基づいて、図１１のステップ１１０４に関連して説明されたステップをさらに実行することができる。いくつかの実施形態では、方法１１００の実施プロセス、実施原理、および実施効果は、図１～図４および図６Ａ～図６Ｂに関して説明した方法１００～４００および６００Ａ～６００Ｂに類似することができる。図１１に関連して詳細に説明されていない部分または技術的効果については、図１～図４および図６Ａ～図６Ｂに関連した関係する説明を参照することができる。

【0107】

[120] 図１２は、本開示のいくつかの実施形態による、パラメータ最適化の別の例示的な装置１２００の概略構造図である。いくつかの実施形態では、装置１２００は、図１１に関連して説明された方法１１００を実行することができる。図１２に関連して詳細に説明されていない部分または技術的効果については、図１１に関連した関係する説明を参照することができる。

【0108】

[121] 装置１２００は、第３の決定モジュール１２０２と、第３の処理モジュール１２０４とを含むことができる。第３の決定モジュール１２０２は、パラメータ最適化を呼び出すための要求に応答して、パラメータ最適化サービスに対応する処理リソースを決定するように構成される。第３の処理モジュール１２０４は、処理リソースに基づいて以下のステップを実行するように構成される。量子チップに対応する量子ゲート精度を得ることができる。次に、量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることができ、ここで、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するために用いることができる。その後、チップパラメータの勾配に基づいてチップパラメータを更新することができ（例えば、最適化されたチップパラメータが得られる）、制御パラメータの勾配に基づいて制御パラメータを更新することができる（例えば、最適化された制御パラメータが得られる）。

【0109】

[122] 本開示のいくつかの実施形態によれば、図１２における装置１２００の構造は電子デバイスとして実施することができる。例えば、電子デバイスは、モバイルフォン、タブレットコンピュータ、サーバまたは任意のタイプの他の電子デバイスとすることができる。

【0110】

[123] 例として、図１３は、図１２の装置１２００に対応する例示的な電子デバイス１３００の概略構造図である。図１３に示すように、電子デバイス１３００は、第３のプロセッサ１３０２と、第３のメモリ１３０４と、第３の通信インタフェース１３０６とを備える。第３の通信インタフェース１３０６は、電子デバイス１３００が別のデバイスまたは通信ネットワークと通信することを可能にすることができる。いくつかの実施形態では、第３のメモリ１３０４は、電子デバイス１３００に、図１１に関連して説明された方法１１００におけるステップの全てまたは一部を実行させるためのプログラムを記憶することができる。

【0111】

[124] 第３のプロセッサ１３０２は、第３のメモリ１３０４に記憶されたプログラムを実行することができる。プログラムは、１つまたは複数のコンピュータ命令を含むことができる。例として、１つまたは複数のコンピュータ命令は、第３のプロセッサ１３０２によって実行されると、図１１に関連して説明したステップ１１０２～１１０４を実行することができる。

【0112】

[125] 本開示のいくつかの実施形態によれば、非一時的コンピュータ可読ストレージ媒体は、電子デバイス（例えば、電子デバイス１３００）によって用いるためのコンピュータソフトウェア命令を記憶することができる。コンピュータソフトウェア命令は、図１１に関連して説明された方法１１００におけるステップの全てまたは一部を実行させるためのプログラムを含むことができる。

【0113】

[126] 図１４は、本開示のいくつかの実施形態による、量子チップ制御のさらに別の例示的な方法１４００のフローチャートである。いくつかの実施形態では、方法１４００は、量子チップ制御のための装置によって実行することができる。量子チップ制御のための装置は、ソフトウェアとして、またはソフトウェアおよびハードウェアの組み合わせとして実施することができることを理解することができる。

【0114】

[127] ステップ１４０２において、量子チップ制御サービスに対応する処理リソースを、量子チップ制御を呼び出すための要求に応答して決定することができる。

【0115】

[128] ステップ１４０４において、処理リソースに基づいて、以下のステップを実行することができる。チップパラメータおよび制御パラメータを得ることができ、その双方を、演算を実行するように量子チップを制御するために用いることができる。チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することができる。ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御することができる。

【0116】

[129] いくつかの実施形態では、本開示において提供される量子チップ制御のための方法（例えば、方法１４００）は、クラウドにおいて実行することができる。複数のコンピューティングノードをクラウドにおいて展開することができ、各コンピューティングノードは、処理リソース（例えば、コンピューティングリソースおよびストレージリソース）を有することができる。クラウドにおいて、複数のコンピューティングノードを、或る特定のサービスを提供するように編成することができる。各コンピューティングノードは１つまたは複数のサービスを提供することができる。

【0117】

[130] いくつかの実施形態では、クラウドは、量子チップ制御の方法を実施するためのサービスを提供することができ、これは量子チップ制御サービスと呼ぶことができる。ユーザが量子チップ制御サービスを用いることを必要とするとき、量子チップ制御サービスを呼び出して、クラウドに対し、量子チップ制御サービスを呼び出すための要求をトリガすることができる。

【0118】

[131] 例として、クラウドは、要求に応答するためのコンピューティングノードを決定し、コンピューティングノードにおける処理リソースに基づいて、図１４のステップ１４０４に関連して説明されたステップをさらに実行することができる。いくつかの実施形態では、方法１４００の実施プロセス、実施原理および実施効果は、図５および図６Ａ～図６Ｂに関して説明した方法５００および６００Ａ～６００Ｂに類似することができる。図１４に関連して詳細に説明されていない部分または技術的効果については、図５および図６Ａ～図６Ｂに関連した関係する説明を参照することができる。

【0119】

[132] 図１５は、本開示のいくつかの実施形態による、量子チップ制御のさらに別の例示的な装置１５００の概略構造図である。いくつかの実施形態では、装置１５００は、図１４に関連して説明された方法１４００を実行することができる。図１５に関連して詳細に説明されていない部分または技術的効果については、図１４に関連した関係する説明を参照することができる。

【0120】

[133] 装置１５００は、第４の決定モジュール１５０２と、第４の処理モジュール１５０４とを含むことができる。第４の決定モジュール１５０２は、量子チップ制御を呼び出すための要求に応答して量子チップ制御サービスに対応する処理リソースを決定するように構成される。第４の処理モジュール１５０４は、処理リソースに基づいて以下のステップを実行するように構成される。チップパラメータおよび制御パラメータを得ることができ、その双方を、演算を実行するように量子チップを制御するために用いることができる。チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することができる。ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御することができる。

【0121】

[134] 本開示のいくつかの実施形態によれば、図１５における装置１５００の構造は電子デバイスとして実施することができる。例えば、電子デバイスは、モバイルフォン、タブレットコンピュータ、サーバまたは任意のタイプの他の電子デバイスとすることができる。

【0122】

[135] 例として、図１６は、図１５の装置１５００に対応する例示的な電子デバイス１６００の概略構造図である。図１６に示すように、電子デバイス１６００は、第４のプロセッサ１６０２と、第４のメモリ１６０４と、第４の通信インタフェース１６０６とを備える。第４の通信インタフェース１６０６は、電子デバイス１６００が別のデバイスまたは通信ネットワークと通信することを可能にすることができる。いくつかの実施形態では、第４のメモリ１６０４は、電子デバイス１６００に、図１４に関連して説明された方法１４００におけるステップの全てまたは一部を実行させるためのプログラムを記憶することができる。

【0123】

[136] 第４のプロセッサ１６０２は、第４のメモリ１６０４に記憶されたプログラムを実行することができる。プログラムは、１つまたは複数のコンピュータ命令を含むことができる。例として、１つまたは複数のコンピュータ命令は、第４のプロセッサ１６０２によって実行されると、図１４に関連して説明したステップ１４２４～１４０４を実行することができる。

【0124】

[137] 本開示のいくつかの実施形態によれば、非一時的コンピュータ可読ストレージ媒体は、電子デバイス（例えば、電子デバイス１６００）によって用いるためのコンピュータソフトウェア命令を記憶することができる。コンピュータソフトウェア命令は、図１１に関連して説明された方法１４００におけるステップの全てまたは一部を実行させるためのプログラムを含むことができる。

【0125】

[138] いくつかの実施形態では、命令を含む非一時的コンピュータ可読ストレージ媒体も提供され、命令は、上記で説明した方法を実行するために、デバイス（開示したエンコーダおよびデコーダ等）によって実行することができる。非一時的媒体の一般的な形態は、例えば、フロッピー（登録商標）ディスク、フレキシブルディスク、ハードディスク、ソリッドステートドライブ、磁気テープ、または任意の他の磁気データストレージ媒体、ＣＤ－ＲＯＭ、任意の他の光データストレージ媒体、孔パターンを有する任意の物理媒体、ＲＡＭ、ＰＲＯＭおよびＥＰＲＯＭ、ＦＬＡＳＨ（登録商標）－ＥＰＲＯＭまたは任意の他のフラッシュメモリ、ＮＶＲＡＭ、キャッシュ、レジスタ、任意の他のメモリチップまたはカートリッジ、およびこれらのネットワーク化されたバージョンを含む。デバイスは、１つまたは複数のプロセッサ（ＣＰＵ）、入力／出力インタフェース、ネットワークインタフェースおよび／またはメモリを含むことができる。

【0126】

[139] 実施形態は、以下の節を用いてさらに説明することができる。
１．装置に方法を実行させるように装置の少なくとも１つのプロセッサによって実行可能な命令のセットを記憶する非一時的コンピュータ可読媒体であって、方法は、
量子チップに対応する量子ゲート精度を得ることと、
量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、
チップパラメータの勾配に基づいてチップパラメータを更新することと、
制御パラメータの勾配に基づいて制御パラメータを更新することと、
を含む、非一時的コンピュータ可読媒体。
２．量子チップに対応する量子ゲート精度を得ることは、
量子チップによって生成された実際の量子ゲート、および実際の量子ゲートに対応する理論量子ゲートを得ることと、
実際の量子ゲートと理論量子ゲートとの間の一致度を決定することと、
一致度に基づいて量子ゲート精度を決定することと、
を含む、節１の非一時的コンピュータ可読媒体。
３．量子チップによって生成された実際の量子ゲートを得ることは、
チップパラメータおよび制御パラメータを得ることと、
チップパラメータおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御することと、
を含む、節２の非一時的コンピュータ可読媒体。
４．チップパラメータおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御することは、
チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することと、
ハミルトニアンおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御することと、
を含む、節３の非一時的コンピュータ可読媒体。
５．チップパラメータは、量子チップに対応するキャパシタンス、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合において蓄積されたエネルギーを特徴付けるために用いられるパラメータのうちの少なくとも１つを含む、節４の非一時的コンピュータ可読媒体。
６．制御パラメータは、演算を行うように量子チップを制御するように構成された波形を含む、節４の非一時的コンピュータ可読媒体。
７．制御パラメータの勾配は、ハミルトニアンに相関付けられる、節４の非一時的コンピュータ可読媒体。
８．量子ゲート精度は、量子チップの性能を特定するように構成され、方法は、
量子チップに対応する量子ゲート精度を得ることに応答して、量子ゲート精度に対し複数の逆微分演算を実行して、チップパラメータの高次の導関数および制御パラメータの高次の導関数を得ることと、
チップパラメータの高次の導関数および制御パラメータの高次の導関数に基づいて、量子ゲート精度に対応する量子ゲートの性能ロバスト性を評価することと、
を含む、節１の非一時的コンピュータ可読媒体。
９．装置に方法を実行させるように装置の少なくとも１つのプロセッサによって実行可能な命令のセットを記憶する非一時的コンピュータ可読媒体であって、方法は、
チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、
チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することと、
ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御することと、
を含む、非一時的コンピュータ可読媒体。
１０．装置に方法を実行させるように装置の少なくとも１つのプロセッサによって実行可能な命令のセットを記憶する非一時的コンピュータ可読媒体であって、方法は、
パラメータ最適化を呼び出すための要求に応答して、パラメータ最適化サービスに対応する処理リソースを決定することと、
処理リソースに基づいて、
量子チップに対応する量子ゲート精度を得ること、
量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、
チップパラメータの勾配に基づいてチップパラメータを更新すること、および
制御パラメータの勾配に基づいて制御パラメータを更新すること、
を実行することと、
を含む、非一時的コンピュータ可読媒体。
１１．装置に方法を実行させるように装置の少なくとも１つのプロセッサによって実行可能な命令のセットを記憶する非一時的コンピュータ可読媒体であって、方法は、
量子チップ制御を呼び出すための要求に応答して、量子チップ制御サービスに対応する処理リソースを決定することと、
処理リソースに基づいて、
チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、
チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成すること、および
ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御すること、
を実行することと、
を含む、非一時的コンピュータ可読媒体。
１２．装置であって、
命令のセットを記憶するように構成されたメモリと、
１つまたは複数のプロセッサととを備え、１つまたは複数のプロセッサは、メモリに通信可能に結合され、命令のセットを実行して、装置に、
量子チップに対応する量子ゲート精度を得ることと、
量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、
チップパラメータの勾配に基づいてチップパラメータを更新することと、
制御パラメータの勾配に基づいて制御パラメータを更新することと、
を行わせるように構成される、装置。
１３．１つまたは複数のプロセッサは、命令のセットを実行して、装置に、
量子チップによって生成された実際の量子ゲート、および実際の量子ゲートに対応する理論量子ゲートを得ることと、
実際の量子ゲートと理論量子ゲートとの間の一致度を決定することと、
一致度に基づいて量子ゲート精度を決定することと、
を行わせるようにさらに構成される、節１２の装置。
１４．１つまたは複数のプロセッサは、命令のセットを実行して、装置に、
チップパラメータおよび制御パラメータを得ることと、
チップパラメータおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御することと、
を行わせるようにさらに構成される、節１３の装置。
１５．１つまたは複数のプロセッサは、命令のセットを実行して、装置に、
チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することと、
ハミルトニアンおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御することと、
を行わせるようにさらに構成される、節１４の装置。
１６．チップパラメータは、量子チップに対応するキャパシタンス、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合において蓄積されたエネルギーを特徴付けるために用いられるパラメータのうちの少なくとも１つを含む、節１５の装置。
１７．制御パラメータは、演算を行うように量子チップを制御するように構成された波形を含む、節１５の装置。
１８．制御パラメータの勾配は、ハミルトニアンに相関付けられる、節１５の装置。
１９．量子ゲート精度は、量子チップの性能を特定するように構成され、方法は、
量子チップに対応する量子ゲート精度を得ることに応答して、量子ゲート精度に対し複数の逆微分演算を実行して、チップパラメータの高次の導関数および制御パラメータの高次の導関数を得ることと、
チップパラメータの高次の導関数および制御パラメータの高次の導関数に基づいて、量子ゲート精度に対応する量子ゲートの性能ロバスト性を評価することと、
を含む、節１２の装置。
２０．装置であって、
命令のセットを記憶するように構成されたメモリと、
１つまたは複数のプロセッサと、を備え、１つまたは複数のプロセッサは、メモリに通信可能に結合され、命令のセットを実行して、装置に、
チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、
チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することと、
ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御することと、
を行わせるように構成される、装置。
２１．装置であって、
命令のセットを記憶するように構成されたメモリと、
１つまたは複数のプロセッサと、を備え、１つまたは複数のプロセッサは、メモリに通信可能に結合され、命令のセットを実行して、装置に、
パラメータ最適化を呼び出すための要求に応答して、パラメータ最適化サービスに対応する処理リソースを決定することと、
処理リソースに基づいて、
量子チップに対応する量子ゲート精度を得ること、
量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、
チップパラメータの勾配に基づいてチップパラメータを更新すること、および
制御パラメータの勾配に基づいて制御パラメータを更新すること、
を実行することと、
を行わせるように構成されたる、装置。
２２．装置であって、
命令のセットを記憶するように構成されたメモリと、
１つまたは複数のプロセッサと、を備え、１つまたは複数のプロセッサは、メモリに通信可能に結合され、命令のセットを実行して、装置に、
量子チップ制御を呼び出すための要求に応答して、量子チップ制御サービスに対応する処理リソースを決定することと、
処理リソースに基づいて、
チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、
チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成すること、および
ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御すること、
を実行することと、を行わせるように構成される、装置。
２３．パラメータ最適化のためのコンピュータ実施方法であって、
量子チップに対応する量子ゲート精度を得ることと、
量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、
チップパラメータの勾配に基づいてチップパラメータを更新することと、
制御パラメータの勾配に基づいて制御パラメータを更新することと、
を含む、コンピュータ実施方法。
２４．量子チップに対応する量子ゲート精度を得ることは、
量子チップによって生成された実際の量子ゲート、および実際の量子ゲートに対応する理論量子ゲートを得ることと、
実際の量子ゲートと理論量子ゲートとの間の一致度を決定することと、
一致度に基づいて量子ゲート精度を決定することと、
を含む、節２３のコンピュータ実施方法。
２５．量子チップによって生成された実際の量子ゲートを得ることは、
チップパラメータおよび制御パラメータを得ることと、
チップパラメータおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御することと、
を含む、節２４のコンピュータ実施方法。
２６．チップパラメータおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御することは、
チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することと、
ハミルトニアンおよび制御パラメータに基づいて、実際の量子ゲートを得るための演算を実行するように量子チップを制御することと、
を含む、節２５のコンピュータ実施方法。
２７．チップパラメータは、量子チップに対応するキャパシタンス、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合において蓄積されたエネルギーを特徴付けるために用いられるパラメータのうちの少なくとも１つを含む、節２６のコンピュータ実施方法。
２８．制御パラメータは、演算を行うように量子チップを制御するように構成された波形を含む、節２６のコンピュータ実施方法。
２９．制御パラメータの勾配は、ハミルトニアンに相関付けられる、節２６のコンピュータ実施方法。
３０．量子ゲート精度は、量子チップの性能を特定するように構成され、コンピュータ実施方法は、
量子チップに対応する量子ゲート精度を得ることに応答して、量子ゲート精度に対し複数の逆微分演算を実行して、チップパラメータの高次の導関数および制御パラメータの高次の導関数を得ることと、
チップパラメータの高次の導関数および制御パラメータの高次の導関数に基づいて、量子ゲート精度に対応する量子ゲートの性能ロバスト性を評価することと、
を含む、節２３のコンピュータ実施方法。
３１．量子チップを制御するためのコンピュータ実施方法であって、
チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されることと、
チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成することと、
ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御することと、
を含む、コンピュータ実施方法。
３２．パラメータ最適化のためのコンピュータ実施方法であって、
パラメータ最適化を呼び出すための要求に応答して、パラメータ最適化サービスに対応する処理リソースを決定することと、
処理リソースに基づいて、
量子チップに対応する量子ゲート精度を得ること、
量子ゲート精度に対し逆微分演算を実行して、チップパラメータの勾配および制御パラメータの勾配を得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、
チップパラメータの勾配に基づいてチップパラメータを更新すること、および
制御パラメータの勾配に基づいて制御パラメータを更新することと、
を含む、コンピュータ実施方法。
３３．量子チップを制御するためのコンピュータ実施方法であって、
量子チップ制御を呼び出すための要求に応答して、量子チップ制御サービスに対応する処理リソースを決定することと、
処理リソースに基づいて、
チップパラメータおよび制御パラメータを得ることであって、チップパラメータおよび制御パラメータは、演算を実行するように量子チップを制御するように構成されること、
チップパラメータおよび制御パラメータに基づいてハミルトニアンを生成すること、および
ハミルトニアンおよび制御パラメータに基づいて、演算を実行するように量子チップを制御すること、
を実行することと、を含む、コンピュータ実施方法。

【0127】

[140] 上述されたデバイスの実施形態は単なる例示である。別個の部分として記述されたユニットは、物理的に別個であっても別個でなくてもよく、ユニットとして表示される部分は、物理的なユニットでもそうでなくてもよく、１つの場所にあってもよく、複数のネットワークユニットに分散されてもよい。モジュールの一部または全ては、本開示の実施形態の解決策の目的を達成するために実際の要件に従って選択されてもよい。当業者は、創造的努力なしで、本実施形態の解決策を理解および実施することができる。

【0128】

[141] 上記の実装態様の記述から、当業者は、様々な実装態様が、必要な一般的なハードウェアプラットフォームに加えてソフトウェアによって、またはハードウェアとソフトウェアの組み合わせによって実施されてもよいことを明確に理解することができる。このような理解に基づき、上記の技術的解決策は本質的に、または従来技術に寄与する部分は、ソフトウェア製品の形態で実施されてもよい。本開示は、コンピュータ使用可能プログラムコードを含む１つまたは複数のコンピュータ使用可能ストレージ媒体（限定ではないが、ディスクメモリ、コンパクトディスクリードオンリーメモリ（ＣＤ－ＲＯＭ）、光メモリ、および同様のものを含む）に実装されたコンピュータプログラム製品の形態を用いることができる。

【0129】

[142] 本開示は、方法、デバイス（システム）、およびコンピュータプログラム製品のフローチャートおよび／またはブロック図を参照しながら説明される。コンピュータプログラム命令は、フローチャートおよび／またはブロック図における各プロシージャおよび／またはブロック、ならびにフローチャートおよび／またはブロック図におけるプロシージャおよび／またはブロックの組み合わせを実施してもよいことを理解されたい。これらのコンピュータプログラム命令は、コンピュータまたは任意の他のプログラマブルデバイスのプロセッサによって実行された命令が、フローチャートの１つもしくは複数のプロセスおよび／またはブロック図の１つもしくは複数のブロックにおいて機能を実施するためのデバイスを生み出すように、機械を生み出すために、汎用コンピュータ、専用コンピュータ、組込みプロセッサ、または任意の他のプログラマブルデバイスのプロセッサに提供することができる。

【0130】

[143] これらのコンピュータプログラム命令は、また、コンピュータ可読メモリに格納されてもよく、コンピュータプログラム命令は、このコンピュータ可読メモリに格納された命令が、フローチャートの１つもしくは複数のプロシージャおよび／またはブロック図の１つもしくは複数のブロックにおいて指定される機能を実施する命令装置を含む製品を生み出すように、特定の様式で作動するようにコンピュータまたは別のプログラマブルデバイスを誘導することができる。

【0131】

[144] これらのコンピュータプログラム命令はまた、一連の動作ステップがコンピュータまたは別のプログラム可能なデータ処理デバイス上で実行されて、コンピュータ実施処理を生成するように、コンピュータまたは別のプログラマブルデバイスにロードすることができ、コンピュータまたは別のプログラム可能なデータ処理デバイスで実行される命令は、フローチャートにおける１つ以上のプロセスおよび／またはブロック図における１つ以上のブロックにおいて指定される機能を実装するためのステップを提供する。

【0132】

[145] 典型的な構成では、コンピュータデバイスは、１つ以上のプロセッサ（ＣＰＵ）と、入力／出力インタフェースと、ネットワークインタフェースと、メモリと、を含む。

【0133】

[146] 内部メモリは、コンピュータ可読媒体における揮発性メモリ、ランダムアクセスメモリ（ＲＡＭ）および／または不揮発性メモリ、例えばリードオンリーメモリ（ＲＯＭ）またはフラッシュＲＡＭ等の形態を含むことができる。内部メモリは、コンピュータ可読媒体の一例である。

【0134】

[147] コンピュータ可読媒体は、永久的媒体および非永久的媒体、取外し可能媒体および非取外し可能媒体を含み、これらは、任意の方法または技術を使用することによって情報の記憶を実施することができる。情報は、コンピュータ可読命令、データ構造、プログラムのモジュール、または他のデータでもよい。コンピュータストレージ媒体の例は、位相変化メモリ（ＰＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、他のタイプのランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、電気的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）、フラッシュメモリもしくは他のメモリ技術、コンパクトディスクリードオンリーメモリ（ＣＤ－ＲＯＭ）、デジタルバーサタイルディスク（ＤＶＤ）もしくは他の光学ストレージ、カセット磁気テープ、テープおよびディスクストレージもしくは他の磁気ストレージデバイス、または、コンピューティングデバイスがアクセス可能な情報を記憶するように構成することができる任意の他の非伝送媒体を含むがこれらに限定されない。本開示における定義に基づいて、コンピュータ可読媒体は、変調されたデータ信号およびキャリア等のコンピュータ可読媒体（一時媒体）を含まない。

【0135】

[148] 最後に、上記の実施形態は、本発明の技術的解決策を説明することのみを意図し、本発明を限定することを意図するものではないことに留意されたい。本発明は、前述の実施形態を参照しながら詳細に説明されてきたが、当業者は、本開示の実施形態の技術的解決策の趣旨および範囲から逸脱することなく、前述の実施形態において説明された技術的解決策に対し依然として修正を行うことができること、またはその技術的特徴のうちのいくつかが同等に置き換えられてもよいことを理解すべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【国際調査報告】