特表 2024-518679 記録されたアートワークをサブモジュールに分割することによるアートワークのリアルタイム解析および訂正を含むデジタル直接記録デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-02

(54)【発明の名称】記録されたアートワークをサブモジュールに分割することによるアートワークのリアルタイム解析および訂正を含むデジタル直接記録デバイス

(51)【国際特許分類】

   H01L 21/60 20060101AFI20240424BHJP

   H01L 23/12 20060101ALI20240424BHJP

   H05K 3/10 20060101ALI20240424BHJP

   H01L 21/52 20060101ALI20240424BHJP

【ＦＩ】

H01L21/60 311Q

H01L23/12 501Z

H05K3/10 C

H01L21/52 Z

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023557081

(86)(22)【出願日】2022-03-11

(85)【翻訳文提出日】2023-10-31

(86)【国際出願番号】 EP2022056292

(87)【国際公開番号】W WO2022194687

(87)【国際公開日】2022-09-22

(31)【優先権主張番号】21163296.3

(32)【優先日】2021-03-17

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】523351634

【氏名又は名称】ヴィジテック リソグラフィー アーエス

(74)【代理人】

【識別番号】100078282

【弁理士】

【氏名又は名称】山本 秀策

(74)【代理人】

【識別番号】100113413

【弁理士】

【氏名又は名称】森下 夏樹

(74)【代理人】

【識別番号】100181674

【弁理士】

【氏名又は名称】飯田 貴敏

(74)【代理人】

【識別番号】100181641

【弁理士】

【氏名又は名称】石川 大輔

(74)【代理人】

【識別番号】230113332

【弁護士】

【氏名又は名称】山本 健策

(72)【発明者】

【氏名】カークホーン， エンドレ

(72)【発明者】

【氏名】ソルベルグ， ホーコン

(72)【発明者】

【氏名】ダーエ， ヨン

【テーマコード（参考）】

5E343

5F044

5F047

【Ｆターム（参考）】

5E343DD80

5E343ER55

5E343GG11

5F044MM03

5F044MM06

5F044MM48

5F044MM49

5F044NN01

5F044QQ00

5F044RR18

5F047AA17

5F047CA00

5F047FA73

(57)【要約】

基板上の部品の電気的接続を表すアートワークのデジタル直接記録のための方法は、アートワークを表すデータを受信し、アートワークの表現を解析し、類似するセクションおよび固有のセクションを識別し、アートワーク内の部品の位置を識別し、アートワークを識別されたセクションに対応するモジュールに分割し、固有のモジュールの組と冗長モジュールの組とを提供し、各固有のモジュールをラスタライズしてラスタライズされたモジュールを提供し、ラスタライズされたモジュールをサブモジュールに分割し、基板上の部品の位置を表す測定値を受信し、基板の位置を表す測定値を受信し、測定された部品の位置と部品のアートワークの位置との差を計算し、差を補償するためにサブモジュールの各々に関する修正を計算し、修正されたサブモジュールを基板上に記録し、基板上に修正されたアートワークを形成することを含む。

【特許請求の範囲】

【請求項1】

基板上の部品の電気的接続を表すアートワークのデジタル直接記録のための方法であって、前記方法は、
ａ）前記アートワークを表すデータを受信するステップと、
ｂ）前記アートワークの表現を解析することによって、類似するセクションおよび固有のセクションを識別し、前記アートワーク内の前記部品の位置を識別するステップと、
ｃ）前記アートワークを前記識別されたセクションに対応するモジュールに分割し、固有のモジュールの組および冗長モジュールの組を提供するステップと、
ｄ）各固有のモジュールをラスタライズしてラスタライズされたモジュールを提供するステップと、
ｅ）前記ラスタライズされたモジュールをサブモジュールに分割するステップと、
ｆ）前記基板上の前記部品の位置を表す測定値を受信するステップと、
ｇ）前記基板の位置を表す測定値を受信するステップと、
ｈ）前記測定された部品の位置と前記部品の前記アートワークの位置との差を計算するステップと、
ｉ）前記差を補償するために前記サブモジュールの各々に関する修正を計算するステップと、
ｊ）前記修正されたサブモジュールを前記基板上に記録し、前記基板上に修正されたアートワークを形成するステップと
を含む、方法。

【請求項2】

前記サブモジュールがさらなるレベルのサブモジュールに分割されるステップを含み、下位レベルのサブモジュールは、より小さい領域を表す、請求項１に記載の方法。

【請求項3】

前記サブモジュールは、特定の特性を有するサブセクションを識別するために解析される、請求項２に記載の方法。

【請求項4】

前記特性は、
－前記アートワーク内の要素の相対距離が維持されなければならない領域、
－前記アートワーク内の要素の相対距離がスケーリングされることまたは歪められることができる領域、
－１回の操作で記録されることができる領域より大きな領域を表す領域
のうちの１つまたは組み合わせある、請求項３に記載の方法。

【請求項5】

各冗長モジュールは、固有のモジュールと位置とによって表され、各モジュールに関する修正のための命令を含むリストが、生成される、請求項１－４のいずれか１項に記載の方法。

【請求項6】

前記アートワークを表す前記データの前記修正は、所定の設計規則に関して実行される、請求項１－５のいずれか１項に記載の方法。

【請求項7】

ステップｆ）の前記測定は、遠隔測定ステーションから受信される、請求項１－６のいずれか１項に記載の方法。

【請求項8】

ステップｇ）の前記測定は、内部測定システムから受信される、請求項１－７のいずれか１項に記載の方法。

【請求項9】

基板上の部品の電気的接続を表すアートワークをデジタル直接記録するためのシステムであって、前記システムは、
記録デバイスユニットを備えている基板記録機と、
前記基板上の前記部品の位置および／または前記基板の位置を測定するための測定手段と
を備え、
前記基板記録機は、
－前記アートワークを表すデータを受信および記憶するように適合されたメモリ手段と、
－処理デバイスと
を備え、
前記処理デバイスは、
－前記アートワークの表現を解析することによって、類似するセクションおよび固有のセクションを識別し、前記アートワーク内の前記部品の位置を識別することと、
－前記アートワークを前記識別されたセクションに対応するモジュールに分割し、固有のモジュールの組および冗長モジュールの組を提供することと、
－各固有のモジュールをラスタライズしてラスタライズされたモジュールを提供することと、
－前記ラスタライズされたモジュールをサブモジュールに分割することと、
－前記基板上の前記部品の位置を表す測定値を受信することと、
－前記基板の位置を表す測定値を受信することと、
－前記測定された部品の位置と前記部品の前記アートワークの位置との間の差を計算することと、
－前記差を補償するために前記サブモジュールの各々に関する修正を計算することと、
－前記基板上に記録し、修正されたアートワークを前記基板上に形成するために、前記修正されたサブモジュールを前記記録デバイスユニットに送信することと
を行うように適合されている、システム。

【請求項10】

前記処理デバイスは、サブモジュールをさらなるレベルのサブモジュールに分割するようにさらに適合され、下位レベルのサブモジュールは、より小さい領域を表す、請求項９に記載のシステム。

【請求項11】

前記処理デバイスは、前記サブモジュールを解析することによって、特定の特性を有するサブセクションを識別するように適合されている、請求項９または１０に記載のシステム。

【請求項12】

各冗長モジュールは、固有のモジュールと位置とによって表され、各モジュールに関する修正のための命令を含むリストが、生成される、請求項９－１１のいずれか１項に記載のシステム。

【請求項13】

前記基板上の前記部品の位置を表す測定のための遠隔測定ステーションを備えている、請求項９－１２のいずれか１項に記載のシステム。

【請求項14】

前記基板記録機は、前記基板の位置を表す測定を行うための内部測定システムを備えている、請求項９－１２のいずれか１項に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば、ファンアウトパネルレベルパッケージ（ＦＯＰＬＰ）またはファンアウトウェハレベルパッケージ（ＦＯＷＰＬ）プロセスにおいて使用される基板上に電子部品（例えば、ダイ）を位置決めするときに導入される位置決め公差を補償するプロセスに関する。電子部品が、例えば、公称位置と比較してオフセットまたは回転を有するピックアンドプレース機によって位置決めされる場合、電子部品への電気的接続を記述するアートワークは、それに応じてエラー訂正を経て適切な電気的接続を提供しなければならない。このプロセスは、１つまたは複数の電子部品を含む電子モジュールの生産ラインにおけるスループットを制限しないために、リアルタイムで行われることが好ましい。本発明は、新たなラスタライズされたアートワークを生成しなければならないという欠点を伴うことなく、不良な位置決め、したがって電気的接続の欠如に起因して拒絶されなければならない電子部品が少ないため、製造プロセス中の歩留まりの向上に寄与する。

【背景技術】

【0002】

電子部品産業は、電子部品または電子部品のモジュール間の電気的接続を達成するために異なる技術を使用する。一実施形態では、基板は、接着テープを使用して部品が所定の位置に配置される一時的なキャリアとして使用される。各電子部品は、例えば、「ピックアンドプレース」機によって位置決めされることができ、このプロセスは、高速およびスループットが必要とされるそのようなピックアンドプレース装置の精度限界に起因して、いくらかの位置および回転誤差を与える。ここで、電子部品は、複合物によってオーバーモールドされ、そのような成形プロセスでは、電子部品は、僅かに移動または回転する可能性がある。次いで、基板および接着テープは、特別なプロセスにおいて除去される。その結果、電子部品およびそれらの電気的接続部／パッドが片側から視認可能な複合層が得られる。

【0003】

次いで、部品間の電気的接続は、例えば、キャリア基板上の電子部品の上の感光性材料への露光によって所定のアートワークを課すことによって達成される。電子部品の位置決めが、部品配置プロセスにおける公差のために電子相互接続の所定のアートワークと一致しない場合、部品の実際の位置が測定される必要があり、アートワークは、適切な電気的接続を提供するために基板上の部品にアートワークを課す前、電子部品の周りのいくつかの位置でエラー訂正される必要がある。

【0004】

アートワークの再配置を行うためのいくつかの技術が特定されている。米国特許第８７９９８４５号明細書（特許文献１）および米国特許第４８３５７０４号明細書（特許文献２）は、実際の電子部品の位置の測定に基づいて、電子部品が組み立てられた各基板に対して完全に新たなパターンが作成されるプロセスを記載している。米国特許第８７９９８４５号明細書は、全く新たな順序で電気的接続のトラックのルーティングを可能にするプロセスを記載しており、米国特許第４８３５７０４号明細書は、トラックの一部が再ルーティングされるプロセスを記載している。両方の技術は、時間がかかるであろう。何故なら、それが、データが記録デバイス（例えば、プロセスの後の段階で部品が取り付けられる基板にパターンを課す直接撮像機）に転送される前、アートワークの再ルーティングおよび続いて起こるアートワークのラスタライゼーションプロセスを必要とするからである。再ルーティングおよびラスタライゼーションプロセスは時間がかかり、全体的な製造プロセスのスループットを制限する。電子部品の配置が合理的であり、特定の制限内である場合、再ルーティングは必要とされず、ラスタライズされたアートワークのエラー訂正のみで十分である。

【0005】

アートワークのエラー訂正に起因する制作時間の消費の制限を回避することが望まれるため、予め定義されたアートワークは、制作される各基板のための新たなアートワークを作成するのではなく、アートワークを課すときに元のアートワークをリアルタイムでエラー訂正することができるように、オフラインプロセス中に前処理される必要がある。

【0006】

以下の説明において、「アートワーク」という用語は、電子部品間に相互接続を提供するための相互接続構造およびビアホール構造を記述するデータベースの形態の設計を指す。「ラスタライゼーション」という用語は、ベクトルグラフィックフォーマット（形状）で記述された画像を取得し、それをラスタ画像、すなわち一連のピクセル、ドット、またはラインに変換するタスクを指し、これらは一緒に表示されると、形状を介して表された画像を作成する。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】米国特許第８，７９９，８４５号明細書

【特許文献2】米国特許第４，８３５，７０４号明細書

【発明の概要】

【課題を解決するための手段】

【0008】

本発明の目的は、基板上に基板記録機によって基板上に所定のアートワークを記録するプロセス中、所定のアートワークがリアルタイムでエラー訂正されることができるシステムおよび方法を提供することである。基板記録機は、光学素子、例えば、基板上にアートワークを投影するフォトヘッドまたはプロジェクタを備えている記録デバイスユニットを備えている。以下の説明では、「フォトヘッド」という用語は、露光システムの光学素子を含む総称として使用されることがあり、記録デバイスユニットまたは記録ユニットという用語と互換的に使用され得る。

【0009】

リアルタイム要件を達成するために、図１および図２に示すように、所定のアートワークは、特定のオフライン前処理ステップおよびオンラインリアルタイム処理ステップを受ける必要がある。これらのステップは、後にさらに詳述される。オフラインプロセスは、一般に、基板上へのデータの記録中に実行されず、したがって、いくつかの基板を記録するときの全体的なスループットに影響を及ぼさない。オフラインプロセスは、オンラインプロセスの前に実行され、基板記録のバッチまたはグループごとに１回実行されることができ、基板記録の数は、最小とすることができるが、ほとんどの場合、同じ所定のアートワークを使用して複数の基板を記録することを含む。オフライン前処理ステップは、所定のアートワークをいくつかのモジュールに分割することを含む。モジュールは、内部に１つ以上のレベルのサブモジュールを備え得る。ＦＯＰＬＰ／ＦＯＷＬＰアプリケーションにおいて使用される所定のアートワークは、通常、基板上に分布させられた複数の等しいモジュールを備えている。したがって、予め定義されたアートワーク内の全てのモジュールは、アートワークを１つの大きなファイルとして表す代わりに、モジュールと、予め定義されたアートワーク上のこれらのモジュールの各々の位置のリストとによって表されることができる。一度だけ表されるフレームまたはオブジェクトなど、予め定義されたアートワーク上で複数回表されない予め定義されたアートワークの任意の追加部分は、予め定義されたアートワークモジュール上のそのそれぞれの位置のリストを有するモジュールによって表されることもできる。したがって、完全な所定のアートワークは、いくつかの固有のモジュールと、これらの固有のモジュールの各々の位置のリストとによって表される。予め定義された完全なアートワークをラスタライズする代わりに、全ての等しいモジュールは、一度だけラスタライズされることができるので、予め定義されたアートワークに１００～１００００の等しいモジュールが存在する可能性があるので、ラスタライゼーションプロセスは、１００～１００００倍に短縮される。ラスタライゼーションプロセスは、かなりのＣＰＵリソースを必要とし、利用可能なＣＰＵリソースに応じて一定量の処理時間を必要とする。したがって、それは、バッチまたはグループあたりの基板の数が少ないプロトタイプバッチまたは基板記録グループを可能な限り短い時間内に記録することを可能にするので、オフラインプロセスであっても処理時間を節約するためにラスタライズされるデータの量を最小限に抑えることが一般的な関心事である。

【0010】

ラスタライゼーション後、前処理は、モジュールを１つまたは複数のレベルの１つ以上のサブモジュールにさらに分割することを含む（図４ａ）。サブモジュールのサイズおよび形状は、サブモジュール内でカバーされる所定のアートワークの領域の特性に応じて変化する。そのような特性は、各サブモジュールに関して、スケーリング（ワーピング）および位置決め（回転およびオフセット）がどの程度まで許容されるかの記述を含むことができる。各サブモジュールは、サブモジュールの最下位レベルに到達するまで、より小さいサブモジュールに分割されることができる。サブモジュールの最下位レベルは、以下の説明ではタイルと呼ばれる。各タイルは、そのタイルより上のレベルのサブモジュールのパラメータを反映するパラメータの組が与えられる。タイルは、オフラインプロセスにおける所定のアートワークのさらなる処理の基礎として使用される。例えば、所定のアートワークの部分は、電気部品が取り付けられる領域を記述することができる。そのような領域は、１つのサブモジュールに含まれることができる。電気部品は、形状は変化しないが、載置機の位置決め公差に応じて、基板ごとに異なって位置決めされ（オフセットされ、および回転させられ）得る。したがって、これらの部品への電気的接続点を記述するアートワークは、それに応じてのみ位置決めされることができる。これは、所定のアートワークのそのような領域のスケーリングが適用される場合、電気的接続が接続される部品に適合しないことを意味する。したがって、サブモジュールによってカバーされるそのような領域は、正しい電気的接続を保証するためにどれだけの位置決めを適用しなければならないかを記述するパラメータを有するタイルによって表される。他のサブモジュールは、電気部品を互いに接続する電気トラックが存在する所定のアートワークの領域を記述する。これらのサブモジュールでは、基板上の電子部品の位置決め公差を補償するために、オンラインプロセス中にトラックがエラー訂正されることができる。したがって、これらのサブモジュール内のタイルは、部品間の正しい電気的接続を提供するためにトラック位置を僅かに調整するためにスケーリングおよび位置決めの両方を可能にする特性を有する（図７）。

【0011】

基板記録機へのタイルの転送中の最小遅延に備えるために、中間保管前にタイルの可逆圧縮（例えば、ランレングス符号化）が実行されることができる。この段階で、モーションドライブの初期化およびパラメータの記録などの基板記録機パラメータの構成が実行される。

【0012】

オンラインプロセスは、タイルに分割されたラスタライズされた所定のアートワークのリアルタイムのエラー訂正および記録を提供する。エラー訂正は、例えば外部測定機によって提供される基板上の各モジュールのローカル基準点などの複数の基準オブジェクトの測定された位置座標の入力に基づいて実行される。これらの位置座標は、電気的に相互接続される電子部品が実際に基板上で互いに対してどのように位置決めされるかに関する情報を提供する。しばしばグローバル基準とも呼ばれる、基板記録機内の基板の位置に関する情報を提供する測定位置座標は、エラー訂正に使用される。これは、所定のアートワークの正しいエラー訂正を提供するために各タイルの必要なスケーリングおよび位置決めを計算するアルゴリズムによって行われることができる。

【0013】

利用可能な機械構成（例えば、実際の基板記録機における記録ヘッドの数およびそれらの内部距離）、および実際の基板およびアートワークのサイズに基づいて、基板へのエラー訂正されたアートワークの記録を実行するために必要な情報が、タイルサーバから記録デバイス（例えば、１つまたは複数の記録ヘッド）によって要求される。タイルサーバは、オフラインプロセス中にタイルが中間的に記憶される場所である。計算された各タイルのスケーリングおよび位置決めに関する情報を含むデータも、所定のアートワークのエラー訂正を提供するために、オンラインワーピング計算から提供される。全てのタイルが各タイルの位置および各タイルのスケーリングおよび位置決めと一緒に記録デバイスによって受信されると、完全なエラー修正されたアートワークの記録が有効になる。グローバルおよびローカルの両方のエラー訂正が同時に実行されることができる。結果として生じるエラー訂正されたアートワークの例が図７に記載されており、これについては以下により詳細に説明する。

【図面の簡単な説明】

【0014】

次に、本発明は、実施例を用いて、添付の図面を参照して、より詳細に説明する。

【0015】

【図1】図１は、本発明の実施形態にかかるオフライン前処理ステップを示している。

【図2】図２は、本発明の実施形態にかかるオンラインリアルタイム処理ステップを示している。

【図3】図３は、ＦＯＰＬＰ／ＦＯＷＬＰアプリケーションにおいて使用される所定のアートワークの例を示している。

【図4a】図４は、モジュールを１つまたは複数のレベルにおける１つ以上のサブモジュールに分割する前処理ステップを示している。

【図4b】図４は、モジュールを１つまたは複数のレベルにおける１つ以上のサブモジュールに分割する前処理ステップを示している。

【図5】図５は、サブモジュールの位置のリストの例を示している。

【図6】図６は、サブモジュールの計算されたワーピングを記述するリストの例を示している。

【図7】図７は、エラー訂正されたアートワークを示している。

【図8】図８は、電気部品が電気的接続部の別の再配線層（ＲＤＬ）に相互接続またはルーティングされる実施形態を示している。

【図9】図９は、サブモジュールのサイズ変動を示している。

【図10】図１０は、アートワークの設計規則の例を示している。

【発明を実施するための形態】

【0016】

本発明による方法の実施形態は、図１および図２に示されており、他の図にさらなる例示が示されている。プロセスは、図１に示されているオフラインプロセスと、図２に示されているオフラインプロセスとに分割される。

【0017】

オフラインプロセス全体が図１に記載されている。このプロセスは、バッチまたはジョブのグループごとに１回実行され得る。各ジョブのバッチまたはグループに関して、全ての基板に使用されている所定のアートワークがあり、その所定のアートワークは、特定のアートワークの記録に関して使用されるべきである。アートワーク３１の例が図３に示されている。プロセスをオフラインおよびオンラインセクションに分割する目的は、バッチまたはジョブのグループごとに１回だけ行われる必要があるプロセスステップを１回だけ行うことである。これらのプロセスステップは、通常、処理能力が限られているために時間がかかり、したがって、全体的な記録スループットを制限しないために、記録プロセス外でこれらのプロセスステップを実行することが望ましい。オフラインプロセスは、通常、図２に示すオンラインプロセスステップの前に前処理ステップとして実行される。

【0018】

オフライン前処理ステップは、ステップ（１）において、例えばＣＡＤファイルとしてアートワークを表すデータを受信することと、ステップ（２）において、アートワークがステップ（３）においてラスタライズされる前、所定のアートワークをいくつかのモジュールに分割することとを含む。所定のアートワーク３１のモジュール３２、３３への分割は、アートワークを解析して、類似するセクションと固有のセクションとを識別することと、アートワーク内の部品の位置を識別することとに基づく。類似または等しいモジュール３３の識別は、１つの固有のモジュールと所定のアートワーク３１における等しい冗長モジュールの各々の位置を含むリストとによって表されることができるモジュールを提供する。所定のアートワークの非冗長部分３３、すなわち、唯一の固有のモジュールは、所定のアートワーク３１におけるそれらの位置のリストを有するモジュールによっても表される。固有のモジュールは、完全な予め定義されたアートワーク内の全ての冗長モジュールをラスタライズする代わりに一度だけラスタライズされるので、予め定義されたアートワーク内に１００～１００００の等しいモジュールが存在する可能性があるので、ラスタライゼーションプロセスは、１００～１００００倍に時間的に削減される。所定のアートワークをモジュールに分割する場合の別の利点は、モジュール間の開放領域がラスタライズされる必要がなく、アートワークを含む領域のみがラスタライズされる必要があることである。したがって、予め定義されたアートワークからモジュールを作成するプロセスは、ラスタライゼーション中の処理時間を節約する。これは、特に小さなプロトタイプバッチまたは記録基板のグループにアートワークを記録する場合、それがオフラインプロセスであっても望ましい。

【0019】

非冗長モジュール３２、３３のラスタライゼーション後、モジュールは、１つまたは複数のレベルのサブモジュールに分割される。異なるレベルは、１つのサブモジュールが別のサブモジュールおよび別のサブモジュールの一部の内部とすることができることを意味する。サブモジュールのサイズは様々であり得、場合によっては、基板記録機の記録デバイスユニット／フォトヘッドの作業領域の幅より広くすることができる。

【0020】

これは、サブモジュール９１の幅が、記録デバイスユニットによる投影によってカバーされることができる幅９２より大きい図９に示されている。したがって、サブモジュールの全幅を記録するために、いくつかの記録デバイスユニット／フォトヘッドが使用され得る。これを達成するために、基板記録機は、いくつかのフォトヘッドを備え得る。

【0021】

基板記録機内部の各記録ユニットへのデータ転送を制限するために、サブモジュールは、記録デバイスユニットにおける効率的な転送および最小限の処理を可能にする柔軟なフォーマットで表され得る。これは、各サブモジュールを下位レベルのサブモジュールの組に分割することによって解決され、下位レベルのサブモジュールは、上位レベルのサブモジュールより小さい。

【0022】

サブモジュールが図４ａおよび図４ｂに示されている。実際のラスタライズされたビットマップデータを含む最下位レベル４４、４１１のサブモジュールは、タイルと呼ばれ、２×２ピクセルの最小サイズを有する。このサブモジュール（タイル）は、オフラインおよびオンラインプロセスにおけるさらなる処理のためのビルディングブロックとして使用される。タイルの各々は、電子部品（例えば、電子ダイ）への電気的接続（例えば、パッドまたはビア）を有する全体的な所定のアートワークの１つ以上の画定された限定領域４３を表し、電気的接続の内部相対距離および位置決めは、通常、オフセットまたは回転されるだけであり、そうである場合、部品と周囲のレイアウトとの間の相対変位に適合するように僅かにスケーリングまたは歪められるだけである。

【0023】

図８は、タイルがＦＯＰＬＰ／ＦＯＷＬＰアプリケーションにおける再配線層（ＲＤＬ）８１の一部である例を示している。

【0024】

この場合、タイルは、電気部品の全部または一部が電気ビア８５を介して電気的接続部の別の再配線層（ＲＤＬ）に相互接続またはルーティングされるモジュールの全体的な所定のアートワークの限定された領域として定義されることができる。次いで、電気部品、例えばダイ８３は、上部ＲＤＬに向かって、はんだボール８４を使用して、基板８２に電気的に接続されることができる。ＲＤＬのこのスタックは、ダイからの全ての電気信号が基板に接続されることを可能にするが、パッケージ全体のサイズは、依然として小さいままである。そのような構造では、各ＲＤＬ上の電気的接続部の内部相対距離および位置決めは、通常、オフセットおよび／または回転されるだけであり、そうである場合、他のＲＤＬに適合するように僅かにスケーリングまたは歪められるだけである。

【0025】

タイル４４、４１１のサイズは、上位レベルでサブモジュールの領域をカバーするために最適なものに応じて正方形または長方形である。カバーされる領域への適合を最適化するために、タイルのための他の適切な形状もあり得る。サイズおよび形状は、記録デバイスへの画像データ転送のために定義されたデータプロトコルにおいて許容されるものにも依存する。さらに、タイルは、記録デバイスへの出力において（すなわち、記録中）、どのように再形成されることが可能にされるかについて、上位レベルにおいてサブモジュールから情報を継承する。

【0026】

タイルが定義されている場合、図１のオフライン前処理ステップ（５）は、各タイルのデータ圧縮を含む。タイルのデータ圧縮は、図２の後続のオンラインプロセス中の最小転送時間を得るために可逆圧縮アルゴリズムを使用して実行されることができる。各タイルのための位置のリストも生成される。そのようなリストの例が図５に示されている。

【0027】

図１に示すオフラインプロセスの最後のステップ（６）は、例えば、モーションドライブのセットアップおよびエネルギーパラメータの記録などの一般的な記録パラメータを準備するように基板記録機を構成することを含む。これは、オフラインプロセス中、および各バッチ／グループが記録されるべきいくつかの基板を含む各バッチまたはジョブのグループの前に行われることができる。

【0028】

図２に示されるオンラインプロセスは、例えば外部測定機によって提供されるローカル基準点などの複数の基準オブジェクトの測定位置座標の入力を含むステップ（１）によって開始される。これらの位置座標は、電気的に相互接続される電子部品が基板上で互いに対してどのように位置決めされるかに関する情報を提供する。さらに、ステップ（２）において、実際の基板が基板記録機の内部にどのように位置決めされているかに関する情報を提供する測定位置座標は、しばしばグローバル基準点と呼ばれ、ステップ（３）への入力として通信される。ステップ（３）は、各サブモジュールのエラー訂正パラメータの計算またはデータ組のワーピングを含む。

【0029】

これらの位置計測データを使用することにより、ローカルにもグローバルにも同時にアートワークが訂正されることができる。これは、記録機からのグローバル測定位置座標が、基板記録機座標系に対するローカル訂正を再計算するために使用されるであろうとき、実行される。そのような訂正計算は、典型的に、バイリニア、スプライン、または同様の適切な補間方法によって実行される。次いで、再計算されたローカル訂正は、それらのそれぞれのサブモジュール内の各タイルのオフセットおよび歪みを計算するために使用される。タイルおよび各タイルのワーピングを記述する対応するリスト５２が基板記録機の各記録デバイスユニットに転送されると、それぞれの記録ユニットの内部相対位置も、基板記録機内部の各記録ユニットの記録結果の間に重複またはギャップのない全体的なアートワークを作成するために補償される。

【0030】

オンラインプロセスのステップ（４）では、記録されるべきタイルの順序が生成され、記録ユニットに配信される。実際の基板記録機における記録ヘッドの数およびそれらの内部距離、および実際の基板の大きさおよびアートワークなど、利用可能な機械構成に基づいて順序が生成される。順序は、以下を含む：
ａ）エラーが訂正された所定のアートワークの基板への記録を実行するために必要なタイル、
ｂ）各タイルの各コーナに関するｘおよびｙのオフセットによって表されたタイルの計算されたワーピングを記述するリスト。そのようなリストの例が図６に示されている。

【0031】

タイルの完全な順序が準備されると、タイルおよびタイルワーピング情報のリストが基板記録機に転送される。オンラインプロセスにおいて記録する前に最小限の遅延を有するリアルタイム要件を得るために、タイルは、それらが記録されたのと同じ順序でステップ（５）において転送される。これは、しばしばストリーミングプロセスと呼ばれる。各タイルは、タイルのストリーミング中の転送時間を節約するためにオフラインプロセス（図１、ステップ（５））中に圧縮されているので、それらは、基板記録機による受信後にステップ（６）において解凍される。ステップ（７）において、基板記録機は、タイルを正しい位置に置き、タイルワーピング情報のリストに記述されているようにワーピングを実行し、その結果を基板上に記録する。

【0032】

図７は、サブモジュール７２、７３およびワーピングされたタイル７４、７５を有するモジュール７１を備えている結果として生じるエラー訂正された記録アートワークを示している。サブモジュール内の各タイル４４、４１１は、７４に記述されている形状を達成するために各タイルについて計算されたワーピングを記述するリスト６２にしたがってワーピングされているので、所定のアートワーク内の電子トラックは、図４ａに記載されているトラック４５と比較してエラー訂正されている。各タイル６１のコーナの座標は、ラスタライズされた所定のアートワークのビットマップドメイン内のピクセルまたはピクセルの小数位で与えられる。図２に記載されているプロセスステップ（３）、（４）、（５）および（６）は、ステップ（７）の記録プロセスが記録基板特性に応じて数秒を使用するので、リアルタイムプロセスを表すミリ秒以内に実行される。したがって、本発明による記録中のリアルタイムエラー訂正は、例えば、米国特許第８７９９８４５号明細書および米国特許第４８３５７０４号明細書と比較して大きな改善を表す。

【0033】

ステップ（３）において設定されたワーピングの計算中、ユーザによって設定された所定の設計規則の組に関して、ステップ（８）において制御が実行されることができる（設計規則チェック）。そのような設計規則の項目の例は、図１０に示されており、そのような設計規則は、例えば、アートワークの許容される線幅公差１０１および線間隔公差１０２に関する情報を含み得る。タイルの各々に関して、図６のリスト６２に記述されている適用されたワーピング（スケーリングおよび位置決め）が所定の設計規則にしたがっているかどうかのチェックが実行されることができる。これが該当しない場合、どのタイルが設計規則を満たさないかを記述する情報がステップ（９）においてユーザに伝達され、それによってユーザは、適切なアクションをとることができる。そのようなアクションは、記録プロセスを中止すること、または記録プロセスが許容されている場合、設計規則内にない記録の領域のみを破棄することを含み得る。

【0034】

記録プロセスステップ（７）の後、記録された基板は、例えば外部の自動光学検査（ＡＯＩ）機において目視検査を受けることができる。そのような検査は、記録機からの基準データを利用し得、したがって、記録機は、ステップ（１１）においてＡＯＩ機によって利用されることができるように、ステップ（１０）において記録に使用されるデータを準備しなければならない。

【図1】

【図2】

【図3】

【図4a】

【図4b】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【国際調査報告】