特表 2024-519233 表示パネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-10

(54)【発明の名称】表示パネル

(51)【国際特許分類】

   G09F 9/30 20060101AFI20240501BHJP

   G09F 9/00 20060101ALI20240501BHJP

   H10K 77/10 20230101ALI20240501BHJP

   H10K 59/12 20230101ALI20240501BHJP

   H10K 59/80 20230101ALI20240501BHJP

   H01L 21/336 20060101ALI20240501BHJP

【ＦＩ】

G09F9/30 349Z

G09F9/00 309Z

G09F9/30 338

H10K77/10

H10K59/12

H10K59/80

H01L29/78 626C

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022565852

(86)(22)【出願日】2022-04-22

(85)【翻訳文提出日】2022-10-27

(86)【国際出願番号】 CN2022088551

(87)【国際公開番号】W WO2023193311

(87)【国際公開日】2023-10-12

(31)【優先権主張番号】202210365074.X

(32)【優先日】2022-04-07

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】517333336

【氏名又は名称】武漢華星光電半導体顕示技術有限公司

【氏名又は名称原語表記】ＷＵＨＡＮ ＣＨＩＮＡ ＳＴＡＲ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＩＳＯＬＡＹ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ

【住所又は居所原語表記】３０５ Ｒｏｏｍ，Ｂｕｉｌｄｉｎｇ Ｃ５ Ｂｉｏｌａｋｅ ｏｆ Ｏｐｔｉｃｓ Ｖａｌｌｅｙ，Ｎｏ．６６６ Ｇａｏｘｉｎ Ａｖｅｎｕｅ，．Ｗｕｈａｎ Ｅａｓｔ Ｌａｋｅ Ｈｉｇｈ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ Ｗｕｈａｎ，Ｈｕｂｅｉ ４３００７９ Ｃｈｉｎａ

(74)【代理人】

【識別番号】110002468

【氏名又は名称】弁理士法人後藤特許事務所

(72)【発明者】

【氏名】張 向向

【テーマコード（参考）】

3K107

5C094

5F110

5G435

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC41

3K107DD14

3K107DD15

3K107DD17

3K107DD19

3K107EE03

3K107FF04

3K107FF06

3K107FF15

5C094AA36

5C094AA54

5C094BA03

5C094BA27

5C094DA06

5C094DA13

5C094EA10

5C094FA01

5C094FA02

5C094FB02

5C094FB12

5C094FB14

5C094FB16

5C094JA08

5F110AA06

5F110CC01

5F110DD01

5F110DD12

5F110DD13

5F110DD14

5F110DD15

5F110DD17

5F110DD21

5F110EE01

5F110EE02

5F110EE03

5F110EE04

5F110EE42

5F110EE43

5F110FF01

5F110FF02

5F110FF03

5F110FF04

5F110GG01

5F110GG02

5F110GG13

5F110GG15

5F110HJ01

5F110HJ13

5F110HK32

5F110HL01

5F110HL02

5F110HL03

5F110HL04

5F110HL14

5F110HM17

5F110NN03

5F110NN22

5F110NN23

5F110NN24

5F110NN27

5F110NN72

5F110NN75

5F110PP03

5G435AA14

5G435AA16

5G435BB05

5G435EE12

5G435GG31

5G435HH12

5G435HH16

5G435HH20

(57)【要約】

本願は、基板と、基板に位置する薄膜トランジスタ層と、基板と薄膜トランジスタ層の間に位置する補助層と、を含み、補助層は、第一補助層と、少なくとも第一補助層の基板に近い側に位置する第二補助層と、を含み、第一補助層の構成材料の誘電率は、基板の構成材料の誘電率より小さく、第二補助層の構成材料の誘電率より大きく、第二補助層は、間隔をおいて配列される複数の補助部を含む表示パネルを提供する。
【選択図】図１

【特許請求の範囲】

【請求項1】

基板と、
前記基板に位置し、複数のトランジスタを含む薄膜トランジスタ層と、
前記基板と前記薄膜トランジスタ層の間に位置する補助層と、を含み、
前記補助層は、第一補助層と、少なくとも前記第一補助層の前記基板に近い側に位置する第二補助層と、を含み、
前記第二補助層は、複数の補助部を含み、隣り合う二つの前記補助部の間に間隙を有し、
前記第一補助層の構成材料の誘電率は、前記基板の構成材料の誘電率より小さく、前記第二補助層の構成材料の誘電率より大きく、
前記第一補助層は、分極材料を含み、前記第二補助層は、導電材料を含み、
複数の前記補助部は、前記基板に均一に配列され、前記基板表面に直接接触する表示パネル。

【請求項2】

前記第一補助層の透過率は、前記補助部の透過率より大きい請求項１に記載の表示パネル。

【請求項3】

前記第一補助層は、アモルファスシリコンを含み、前記第二補助層は、金属導体を含む請求項１に記載の表示パネル。

【請求項4】

前記第一補助層は、複数の前記補助部を覆い、隣り合う二つの前記補助部の間の間隙を充填し、更に前記基板表面に直接接触する請求項１に記載の表示パネル。

【請求項5】

前記第一補助層の厚さは、１０Å以下である請求項４に記載の表示パネル。

【請求項6】

前記補助部の前記第一補助層に近い側は、凸部、凹部のうちの少なくとも一つを含む請求項４に記載の表示パネル。

【請求項7】

前記第一補助層の前記補助部に対応する前記薄膜トランジスタ層に近い表面から前記基板表面までの第一距離は、前記第一補助層の前記間隙に対応する前記薄膜トランジスタ層に近い表面から前記基板表面までの第二距離より大きい請求項４に記載の表示パネル。

【請求項8】

前記第二補助層は、更に前記第一補助層の前記基板から離れた側に位置し、前記第一補助層の前記基板から離れた側に位置する前記第二補助層における複数の前記補助部と、前記第一補助層の前記基板に近い側に位置する他方の前記第二補助層における複数の前記補助部は、一対一で対応しており、一対一で対応する二つの前記補助部は、対向して設けられる請求項１に記載の表示パネル。

【請求項9】

基板と、
前記基板に位置し、複数のトランジスタを含む薄膜トランジスタ層と、
前記基板と前記薄膜トランジスタ層の間に位置する補助層と、を含み、
前記補助層は、第一補助層と、少なくとも前記第一補助層の前記基板に近い側に位置する第二補助層と、を含み、
前記第二補助層は、複数の補助部を含み、隣り合う二つの前記補助部の間に間隙を有し、
前記第一補助層の構成材料の誘電率は、前記基板の構成材料の誘電率より小さく、前記第二補助層の構成材料の誘電率より大きく、
前記第一補助層は、分極材料を含み、前記第二補助層は、導電材料を含み、
前記第二補助層は、更に前記第一補助層の前記基板から離れた側に位置し、前記第一補助層の前記基板から離れた側に位置する前記第二補助層における複数の前記補助部と、前記第一補助層の前記基板に近い側に位置する他方の前記第二補助層における複数の前記補助部は、一対一で対応しており、一対一で対応する二つの前記補助部は、対向して設けられる表示パネル。

【請求項10】

前記第一補助層の透過率は、前記補助部の透過率より大きい請求項９に記載の表示パネル。

【請求項11】

基板と、
前記基板に位置し、複数のトランジスタを含む薄膜トランジスタ層と、
前記基板と前記薄膜トランジスタ層の間に位置する補助層と、を含み、
前記補助層は、第一補助層と、少なくとも前記第一補助層の前記基板に近い側に位置する第二補助層と、を含み、
前記第二補助層は、複数の補助部を含み、隣り合う二つの前記補助部の間に間隙を有し、
前記第一補助層の構成材料の誘電率は、前記基板の構成材料の誘電率より小さく、前記第二補助層の構成材料の誘電率より大きい、表示パネル。

【請求項12】

前記第一補助層は、分極材料を含み、前記第二補助層は、導電材料を含む請求項１１に記載の表示パネル。

【請求項13】

前記第一補助層の透過率は、前記補助部の透過率より大きい請求項１２に記載の表示パネル。

【請求項14】

前記第一補助層は、アモルファスシリコンを含み、前記第二補助層は、金属導体を含む請求項１２に記載の表示パネル。

【請求項15】

複数の前記補助部は、前記基板に均一に配列され、前記基板表面に直接接触する請求項１１に記載の表示パネル。

【請求項16】

前記第一補助層は、複数の前記補助部を覆い、隣り合う二つの前記補助部の間の間隙を充填し、更に前記基板表面に直接接触する請求項１５に記載の表示パネル。

【請求項17】

前記第一補助層の厚さは、１０Å以下である請求項１６に記載の表示パネル。

【請求項18】

前記補助部の前記第一補助層に近い側は、凸部、凹部のうちの少なくとも一つを含む請求項１６に記載の表示パネル。

【請求項19】

前記第一補助層の前記補助部に対応する前記薄膜トランジスタ層に近い表面から前記基板表面までの第一距離は、前記第一補助層の前記間隙に対応する前記薄膜トランジスタ層に近い表面から前記基板表面までの第二距離より大きい請求項１６に記載の表示パネル。

【請求項20】

前記第二補助層は、更に前記第一補助層の前記基板から離れた側に位置し、前記第一補助層の前記基板から離れた側に位置する前記第二補助層における複数の前記補助部と、前記第一補助層の前記基板に近い側に位置する他方の前記第二補助層における複数の前記補助部は、一対一で対応しており、一対一で対応する二つの前記補助部は、対向して設けられる請求項１１に記載の表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、表示技術分野に関し、特に表示デバイスの製造に関し、具体的には、表示パネルに関する。

【背景技術】

【0002】

ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）パネルのアセンブリ構造は簡単で、生産コストは低く、省エネルギーであって、折り曲げ可能な特性を有しており、適用範囲は極めて広い。

【0003】

現在、ＯＬＥＤパネルは、フレキシブル基板によって折り曲げ可能な特性を実現しており、フレキシブル基板に存在する多数の分極性電荷は、極めて容易に分極されて多数の分極電荷を形成し、画素回路におけるトランジスタの活性層に対して分極作用を生じ、トランジスタ動作の信頼性を低くし、ＯＬＥＤパネルの表示画面品質を低下させる。

【0004】

従って、従来のＯＬＥＤパネルの画素回路におけるトランジスタの信頼性は低く、早急に改善する必要がある。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本願の目的は、従来のＯＬＥＤパネルにおいて、フレキシブル基板の画素回路におけるトランジスタの活性層に対する分極作用によってトランジスタの信頼性が低くなる問題を解決する表示パネルを提供することにある。

【課題を解決するための手段】

【0006】

本願の実施例は、
基板と、
前記基板に位置し、複数のトランジスタを含む薄膜トランジスタ層と、
前記基板と前記薄膜トランジスタ層の間に位置する補助層と、を含み、
前記補助層は、第一補助層と、少なくとも前記第一補助層の前記基板に近い側に位置する第二補助層と、を含み、
前記第二補助層は、複数の補助部を含み、隣り合う二つの前記補助部の間に間隙を有し、
前記第一補助層の構成材料の誘電率は、前記基板の誘電率より小さく、前記第二補助層の構成材料の誘電率より大きい表示パネルを提供する。

【発明の効果】

【0007】

本願は、基板と、前記基板に位置し、複数のトランジスタを含む薄膜トランジスタ層と、前記基板と前記薄膜トランジスタ層の間に位置する補助層と、を含み、前記補助層は、第一補助層と、少なくとも前記第一補助層の前記基板に近い側に位置する第二補助層と、を含み、前記第二補助層は、複数の補助部を含み、隣り合う二つの前記補助部の間に間隙を有し、前記第一補助層の構成材料の誘電率は、前記基板の誘電率より小さく、前記第二補助層の構成材料の誘電率より大きい表示パネルを提供する。本願は、誘電率が前記基板の誘電率より小さい第一補助層を設けることで、活性層における電荷の移動に対する影響を低減し、誘電率が更に小さな第二補助層を設けるが、第二補助層は、間隔をおいて配列される複数の補助部を含むことで、活性層における電荷の移動に対する影響を更に低減することができる。

【図面の簡単な説明】

【0008】

以下に図面によって本願を更に説明する。説明が必要なこととして、以下で説明する図面は、本願を説明するいくつかの実施例を解説するためのものでしかなく、当業者であれば、創造的努力なしに、これらの図面に基づいて、他の図面を得ることもできる。

【0009】

【図1】本願の実施例が提供する表示パネルの断面概略図である。

【図2】本願の実施例が提供する別の表示パネルの断面概略図である。

【図3】本願の実施例が提供する表示パネルの製造方法のフロー図である。

【図4】本願の実施例が提供する表示パネルの製造方法のシーン概略図である。

【発明を実施するための形態】

【0010】

以下に本願の実施例の図面と併せて、本願の実施例における技術案を明確且つ徹底的に説明する。説明された実施例は、本願の一部の実施例にすぎず、全ての実施例ではないことは明らかである。本願の実施例に基づき、当業者が創造的努力なしに得られる全ての他の実施例は、いずれも本願の保護範囲に属する。

【0011】

本願の説明において、理解する必要があることとして、技術用語「上」、「下」、「に近い」、「から離れた」、「両端」等が指示する方位又は位置関係は、図面で示す方位又は位置関係に基づくものであり、例えば、「上」は、単に表面が物体の上にあることであり、具体的に、真上、斜め上、上面のいずれを指してもよく、物体が水平より上にあればよい。「両端」は、図において体現できる物体の対向する二つの位置を差し、前記二つの位置は、物体と直接又は間接的に接触してもよく、上記方位又は位置関係は、本願の説明のため及び説明を簡略化するためのものでしかなく、言及された装置又は部材が特定の方位を有することを必須として、特定の方位で構成及び操作されることを示す又は暗示するものではなく、本願を限定するものとして理解することはできない。

【0012】

また、更に説明が必要なこととして、図面が提供するのは、本願と密接に関連する構造及びステップにすぎず、いくつかの本願にあまり関係しない詳細は省略しており、その目的は、図面を簡略化し、本願を一目瞭然とすることにあり、実際の装置及び方法が、図面と全く同じであることを示すものではなく、実際の装置及び方法を限定するものではない。

【0013】

本願は、表示パネルを提供し、前記表示パネルは、以下の実施例及び以下の実施例間の組み合わせを含むがこれに限定されない。

【0014】

一実施例において、図１及び図２に示すように、前記表示パネル１００は、基板１０と、前記基板１０に位置し、複数のトランジスタ２０を含む薄膜トランジスタ層と、前記基板１０と前記薄膜トランジスタ層の間に位置する補助層と、を含み、前記補助層は、第一補助層３０と、少なくとも前記第一補助層３０の前記基板１０に近い側に位置する第二補助層４０と、を含み、前記第二補助層４０は、複数の補助部４０１を含み、隣り合う二つの前記補助部４０１の間に間隙を有し、前記第一補助層３０の構成材料の誘電率は、前記基板１０の構成材料の誘電率より小さく、前記第二補助層４０の構成材料の誘電率より大きい。

【0015】

基板１０の構成材料は、ポリイミドを含んでもよい。更に、図１及び図２に示すように、基板１０は、第一基板１０１と、第一基板１０１の薄膜トランジスタ層の近くに位置する第二基板１０２と、第一基板１０１と第二基板１０２の間に位置する第一バッファ層１０３と、を含んでもよく、第一基板１０１の構成材料及び第二基板１０２の構成材料は、ポリイミドを含んでもよく、第一バッファ層１０３の構成材料は、酸化シリコン、窒化シリコンのうちの少なくとも一つを含んでもよく、例えば、酸化シリコンによって製造される第一バッファ層１０３は、吸水、保温作用を有し、表示パネル１００の寿命を延ばすことができる。

【0016】

具体的に、図１及び図２に示すように、トランジスタ２０は、活性層２０１と、活性層２０１の基板１０から離れた側に位置するゲート層２０２と、ゲート層２０２の基板１０から離れた側に位置するソース・ドレイン層と、を含んでもよく、ソース・ドレイン層は、活性層２０１の一端部と対向して設けられ、電気的に接続されるソース部２０３と、活性層２０１の一端部と対向して設けられ、電気的に接続されるドレイン部２０４と、を含む。更に、表示パネル１００は、活性層２０１とゲート層２０２の間に位置し、活性層２０１を覆う第一絶縁層２０５と、ゲート層２０２の基板１０から離れた側を覆う第二絶縁層２０６と、第二絶縁層２０６の基板１０から離れた側に位置する金属層２０７と、金属層２０７とソース・ドレイン層の間に位置し、金属層２０７を覆う層間誘電体層２０８と、を更に含む。

【0017】

活性層２０１の構成材料は、アモルファスシリコン、ポリシリコンのうちの少なくとも一つを含んでもよく、ポリシリコンは、低温ポリシリコンを含んでもよく、更に、活性層２０１の構成材料は、酸化物を更に含んでもよい。理解できることとして、例えば、低温ポリシリコン技術によって活性層２０１を製造すると高い電子移動度を備えることができ、このように、トランジスタ２０が対応する画素を充電する時、大きな駆動電流が生じ、充電速度を向上させることができる。例えば、アモルファスシリコン又は酸化物によって製造される活性層２０１は、リーク電流が低く、露光下におけるトランジスタ２０のリーク電流が信号に干渉することを防ぐことができる。具体的に、例えば、活性層２０１の構成材料は、アモルファスシリコンを含む時、活性層２０１のソース・ドレイン層に電気的に接続される両端は、ドーピング粒子により二つのドーピング領域を形成してもよく、ドーピング粒子は、リンイオンを含んでもよく、ドーピング領域内のドーピング粒子の濃度は、実際の状況に応じて設定してもよい。例えば、活性層２０１の構成材料は、酸化物を含む時、ドーピング粒子を設定してドーピング領域を形成することを回避することができる。

【0018】

更に、上記説明と組み合わせて、図１及び図２に示すように、ソース・ドレイン層は、層間誘電体層２０８と、第二絶縁層２０６と、第一絶縁層２０５の一部と、を貫通するビアホールによって活性層２０１に延伸して電気的に接続することができ、具体的に、第一ビアホールは、活性層２０１の一端部の基板１０から離れた側及び層間誘電体層２０８の基板１０から離れた側に連通し、第二ビアホールは、活性層２０１の他端部の基板１０から離れた側及び層間誘電体層２０８の基板１０から離れた側に連通し、ソース部２０３は、第一ビアホールに充填され、層間誘電体層２０８の基板１０から離れた側に延伸し、ドレイン部２０４は、第二ビアホールに充填され、層間誘電体層２０８の基板１０から離れた側に延伸する。金属層２０７は、ゲート層２０２と対向して設けられ、対応する画素回路における容量を形成することができる。

【0019】

具体的に、第一絶縁層２０５の構成材料、第二絶縁層２０６の構成材料及び層間誘電体層２０８の構成材料は、無機誘電体材料、有機誘電体材料のうちの少なくとも一つを含んでもよく、無機誘電体材料は、酸化シリコン、窒化シリコン又は酸窒化シリコンであってもよく、有機誘電体材料は、ポリイミド系樹脂、エポキシ系樹脂又はアクリル系樹脂材料であってもよい。具体的に、ゲート層２０２の構成材料、金属層２０７の構成材料及びソース・ドレイン層の構成材料は、金属、金属酸化物、金属窒化物、金属酸窒化物等の導電材料のうちの少なくとも一つを含んでもよく、金属は、銅、アルミニウム、モリブデン又はチタンであってもよい。

【0020】

注意する必要があるのは、図１及び図２を組み合わせると、基板１０に存在する多数の分極性電荷は、極めて容易に外部の影響又は表示パネル１００の内部電界の影響を受けて、分極されて多数の分極電荷を形成することであり、補助層が設けられていない場合、基板１０における基板１０の薄膜トランジスタ層に近い側に位置する多数の分極電荷は、活性層２０１に対して分極作用を生じて、活性層２０１における電荷の移動は、影響を受けて、トランジスタ２０の動作の信頼性を低下させる。

【0021】

理解できることとして、本実施例における第一補助層３０の構成材料の誘電率は、基板１０の誘電率より小さく、「誘電率が大きくなるほど、分極が生じやすくなる」という法則からわかるように、第一補助層３０は、基板１０に対して分極される難易度が高いことから、基板１０に多数の分極電荷が形成され、表示パネル１００の内部に電界の影響が存在したとしても、基板１０とトランジスタ２０の間に位置する第一補助層３０が分極されて形成される分極電荷の数は、依然として第一補助層３０を設けない時に基板１０が分極されて形成される分極電荷の数よりはるかに少なくできるので、活性層２０１における電荷の移動の影響を低減して、トランジスタ２０の動作の信頼性を向上させることができる。

【0022】

更に、本実施例における第二補助層４０の構成材料の誘電率は、第一補助層３０の構成材料の誘電率より小さく、同様の理由により、上記分析によれば、第一補助層３０の基板１０に近い側に位置する第二補助層４０が分極されて形成される分極電荷の数は、依然として第二補助層４０を設けない時に第一補助層３０が分極されて形成される分極電荷の数よりはるかに少なくできるので、活性層２０１における電荷の移動の影響を更に低減して、トランジスタ２０の動作の信頼性を更に向上させることができる。

【0023】

本実施例において、第二補助層４０を間隔をおいて配列される複数の補助部４０１から構成されるように設けることで、第二補助層４０が基板１０を完全に覆うことを回避することができ、表示パネル１００が補助層下方又は基板１０下方に位置する感光素子を含むこと、表示パネル１００がボトムエミッションディスプレイデバイスであることのうちの少なくとも一つの状況が存在する時、第二補助層４０の設置方法は、表示パネル１００の透過率を保証して、多くの光を遮断することを回避して、表示パネル１００の輝度、感光素子の動作の信頼性のうちの少なくとも一つを向上させる。本実施例は、補助部４０１の形状とサイズについて限定しない。

【0024】

注意する必要があるのは、第二補助層４０の構成材料の誘電率は、小さいが、透過率は、第一補助層３０に対して一般的に小さい、即ち、第二補助層４０は、活性層２０１における分極現象を更に弱くすることができるが、透過率が小さい欠点が存在することである。しかしながら、上記説明と組み合わせると、本実施例において、第二補助層４０を間隔をおいて配列される複数の補助部４０１から構成されるように設けて、「第二補助層４０の構成材料の誘電率が小さい」ことに基づき、隣り合う二つの補助部４０１の間に構成材料の透過率が大きな第一補助層３０を充填することを組み合わせて、第二補助層４０のある平面における透過率が小さすぎることを回避することができる。

【0025】

一実施例において、前記第一補助層３０は、前記間隙を充填する。上記説明を組み合わせるとわかるように、本実施例は、間隙を設け、透過率が大きな第一補助層３０によって間隙を充填することで、表示パネル１００の透過率を効果的に向上させることができる。一方で、複数の間隙に基づいて、複数の補助部４０１は、基板１０と重なるように設けることができず、そのため基板１０全体に作用することができず、本実施例は、誘電率が基板の誘電率より小さい第一補助層３０によって間隙を充填することで基板１０に作用し、上記説明、即ち、第一補助層３０が分極されて形成される分極電荷の数は、依然として第一補助層３０を設けない時に基板１０が分極されて形成される分極電荷の数よりはるかに少なくできることと組み合わせると、第二補助層４０が基板１０に作用することに基づき、第一補助層３０によって活性層２０１における電荷の移動に対する影響を更に低減することができる。

【0026】

一実施例において、前記第二補助層４０は、導体である。理解できることとして、導体の誘電率は０に近く、上記説明を組み合わせると、活性層２０１における電荷の移動の影響を大幅に低減することができる。一方で、導体の抵抗率は小さく、電流が伝導しやすく、導体に多数の自由に移動可能な帯電粒子が存在し、誘電率が相対的に大きな第一補助層３０が分極されて形成される分極電荷を引き付けて、正に帯電した分極電荷、負に帯電した分極電荷の分布を均一化することができ、更に、正に帯電した分極電荷、負に帯電した分極電荷を再結合させて、分極電荷の数を減少させて、分極の方向性を弱めることもでき、同様に、活性層２０１における電荷の移動の影響を大幅に低減する。

【0027】

第二補助層４０の構成材料は、金属導体を含んでもよく、金属導体の導電率は、通常、その他の導体材料の導電率より大きく、金属導体の抵抗率は、一般的に温度低下と共に小さくなり、極低温下において、特定の金属導体と合金の抵抗率は、消失して「超伝導体」になり、活性層２０１における電荷の移動の影響を更に低減することができる。具体的に、本実施例における金属導体は、酸化インジウム錫、銀単体、モリブデン単体、アルミニウム単体、グラフェン、超伝導金属、超伝導合金を含んでもよいがこれに限定されず、理解できることとして、以上で挙げられた金属導体は、その他の金属導体に対して、表示パネル１００の透過率を大きく低減するのを回避するよう高い透過率を有し、表示パネル１００が必要とする応力、歪み要件を満たすよう小さな弾性率を有する。

【0028】

一実施例において、図１及び図２に示すように、複数の前記補助部４０１は、均一に配列され、前記基板表面に直接接触する。理解できることとして、上記説明を組み合わせると、第二補助層４０が分極されて形成される分極電荷の数は、極めて少なく、第二補助層４０は、活性層２０１近くに設けられる、即ち、各補助部４０１は、基板１０における対応する位置及び第一補助層３０における対応する位置の活性層２０１に対する分極作用を弱めることができるので、均一に配列される複数の補助部４０１は、活性層２０１における電荷の移動の影響が弱められる領域を均一化することができ、活性層２０１における電荷の移動の影響が弱められる方法を更に最適化する。一方で、均一に配列される複数の補助部４０１は、対応する複数の間隙の配列を均一化して、表示パネル１００における各領域の透過率を均一化することができ、表示パネル１００の透過率向上の方法を最適化する。

【0029】

更に、第二補助層４０は、導体である時、本実施例において、均一に配列される複数の補助部４０１は、第二補助層４０における第一補助層３０の分極電荷を引き付けるための領域を均一化して、第一補助層３０の電荷分布を更に均一化することもでき、同時に、第二補助層４０における第一補助層３０の分極電荷を再結合するための領域を更に均一化して、第一補助層３０の分極の方向性を更に弱めることもでき、従って、本実施例は、活性層２０１における電荷の移動の影響を更に大幅に低減することができる。

【0030】

一実施例において、前記第一補助層３０は、複数の前記補助部４０１の前記薄膜トランジスタ層に近い側を覆う。具体的に、本実施例における複数の補助部４０１の第一補助層３０に近い側は、第一補助層３０内に包み込まれ、複数の補助部４０１が基板１０に形成されることに基づき、補助部４０１の表面積を一定にすることができる状況下で、補助部４０１の基板１０に接触しないその他の表面をいずれも第一補助層３０に接触させて、第一補助層３０における分極性電荷に十分に作用させて、分極電荷の数を減少させて、活性層２０１における電荷の移動に対する影響を低減することができる。更に、上記説明を組み合わせると、第一補助層３０は、複数の前記補助部４０１を覆い、隣り合う二つの補助部４０１の間の間隙を充填することができ、更に基板１０表面に直接接触する。

【0031】

一実施例において、図１及び図２に示すように、前記補助部４０１の前記第一補助層３０に近い側は、凸部、凹部のうちの少なくとも一つを含む。具体的に、前記補助部４０１の前記第一補助層３０に近い側は、平坦ではない状態を示し、上記説明を組み合わせると、第一補助層３０の第二補助層４０に近い側の形状と複数の前記補助部４０１の第一補助層３０に近い側の形状は、適合している、即ち、第一補助層３０の第二補助層４０に近い側も凸部、凹部のうちの少なくとも一つを含む。理解できることとして、本実施例における補助部４０１の第一補助層３０に近い側は、凸状を呈し、両者の互いに近い側の形状は適合している、即ち、極少数の分極電荷を含む第二補助層４０が第一補助層３０に接触する面積は大きく、第一補助層３０における電荷に作用することができる割合は多く、対応して、第一補助層３０における基板１０によって分極され得る電荷の数は少なく、活性層２０１に対する分極作用を低減することができる。

【0032】

更に、第二補助層４０は、導体である時、本実施例において、対向して設けられる面積が大きな第二補助層４０と第一補助層３０を有し、第二補助層４０における第一補助層３０の分極電荷を引き付けるための領域の面積を大きくし、第一補助層３０の電荷分布に対する均一化作用を更に大きくし、同時に、第二補助層４０における第一補助層３０の分極電荷を再結合するための領域の面積を大きくし、第一補助層３０の分極の方向性を更に弱め、従って、本実施例は、活性層２０１における電荷の移動の影響を更に大幅に低減することができる。

【0033】

前記第一補助層３０の前記補助部４０１に対応する前記薄膜トランジスタ層に近い表面から前記基板１０表面までの第一距離は、前記第一補助層３０の前記間隙に対応する前記薄膜トランジスタ層に近い表面から前記基板１０表面までの第二距離より大きい。理解できることとして、上記説明を組み合わせると、第一補助層３０に複数のトランジスタが更に設けられ、本実施例において、第一距離は、第二距離より大きいと限定して、第一補助層３０の薄膜トランジスタ層に近い側に対して平坦化処理が行われ、安定した複数のトランジスタを後で形成することができ、製造工程の歩留まりを向上させ、更に、第一補助層３０の薄膜トランジスタ層に近い側は、基板１０に平行であってもよい。

【0034】

一実施例において、前記第一補助層３０の厚さは、１０Åより小さい。理解できることとして、第一補助層３０の作用は、基板１０における分極電荷の活性層２０１における電荷の移動に対する影響を低減することであり、第一補助層３０の厚さが大きいことを望まないことから、本実施例において、第一補助層３０の厚さは、１０Åより小さいと限定しており、第一補助層３０の作用を維持すると同時に、第一補助層３０の厚さが大きすぎることで表示パネル１００の厚さが増加する、又は表示パネル１００の応力に影響することを回避することができる。当然ながら、補助部４０１の厚さは、第一補助層３０の厚さより大きくてもよい。

【0035】

一実施例において、図２に示すように、前記第二補助層４０は、更に前記第一補助層３０の前記基板１０から離れた側に位置し、前記第一補助層３０の前記基板１０から離れた側に位置する前記第二補助層４０における複数の前記補助部４０１と、前記第一補助層３０の前記基板１０に近い側に位置する他方の前記第二補助層４０における複数の前記補助部４０１は、一対一で対応しており、一対一で対応する二つの前記補助部４０１は、対向して設けられる。

【0036】

具体的に、第一補助層３０を形成した後、限定されないが、フォトリソグラフィプロセスによって複数の凹溝を形成してもよく、複数の凹溝は、第一補助層３０の基板１０に近い側に位置する第二補助層４０における複数の補助部４０１と一対一で対応し、更に、限定されないが、物理気相堆積法によって複数の凹溝内に複数の補助部４０１を形成して、第一補助層３０の基板１０に近い側に位置する他方の第二補助層４０を構成してもよい。理解できることとして、第一補助層３０の厚さが基板１０に近い側の第二補助層４０の厚さより大きい時、基板１０から離れた側の複数の補助部４０１を形成して、第一補助層３０における分極電荷に更に作用して、活性層２０１における電荷の移動に対する影響を更に低減することができると同時に、一対一で対応する二つの前記補助部４０１は、対向して設けられるので、表示パネル１００の透過率が更に低くなることも回避する。

【0037】

一実施例において、前記第一補助層３０の構成材料は、分極材料を含む。分極は、電流の移動により最終的に電位が電極開放電位に偏る現象であることを理解でき、ここにおける「分極材料」は、分極特性を有する材料であることを理解でき、例えば、基板１０に分極作用を生じてもよいし、第一補助層３０自身が分極されてもよい。具体的に、第一補助層３０の構成材料は、アモルファスシリコンを含んでもよい。アモルファスシリコンと基板１０の間の吸着力は大きく、第一補助層３０の形成に有利であり、補助層と基板１０の間の安定性を向上させる。具体的に、アモルファスシリコンは、天然のシリコンの酸化物から調製してもよく、コストは低く、アモルファスシリコンは半導体であり、基板１０における分極電荷の活性層２０１の電荷の移動に対する影響を低減する作用を実現することができる。

【0038】

一実施例において、図１及び図２に示すように、前記表示パネル１００は、前記補助層の前記薄膜トランジスタ層に近い側に位置するバッファ層５０を更に含み、前記バッファ層５０の構成材料は、窒化シリコン、酸化シリコンのうちの少なくとも一つを含む。注意する必要があるのは、化学気相堆積プロセス、物理気相堆積プロセスによって形成される補助層の薄膜トランジスタ層に近い側は粗いことであり、本実施例において、限定されないが、化学気相堆積プロセスによって一定の厚さを有するバッファ層５０を形成してもよい、即ち、バッファ層５０の薄膜トランジスタ層に近い側は、平坦であり、薄膜トランジスタ層の形成に有利であることを理解できる。

【0039】

窒化シリコン、酸化シリコンのうちの少なくとも一つによって形成されるバッファ層５０は、外部の水蒸気が浸入して発光素子を損傷するのを防ぐための吸水作用を有してもよく、製造工程のプロセスにおいて強力な温度変化によって活性層２０１の信頼性が低下するのを防ぐための保温作用を有してもよい。具体的に、バッファ層５０は、第二バッファ層５０１と、第二バッファ層５０１に位置する第三バッファ層５０２と、を含んでもよく、第二バッファ層５０１、第三バッファ層５０２のうちの一方の構成材料は、酸窒化シリコンを含んでもよく、第二バッファ層５０１、第三バッファ層５０２のうちの他方の構成材料は、酸化シリコンを含んでもよい。更に、バッファ層５０は、酸窒化シリコンによって製造される第三バッファ層を更に含んでもよい。更に、バッファ層５０と薄膜トランジスタ層の間に、誘電体層を更に設けてもよく、誘電体層は、活性層２０１とその他の膜層を絶縁するためであり、誘電体層の構成材料は、上記バッファ層５０の構成材料についての関連説明を参照できる。

【0040】

本願は、表示パネルの製造方法を更に提供し、前記方法は、限定されないが、以下の実施例及び以下の実施例間の組み合わせを含む。

【0041】

一実施例において、図３と図４を組み合わせると、前記表示パネルの製造方法は、限定されないが、以下のステップを含む。

【0042】

Ｓ１０：基板を提供する。

【0043】

具体的に、図１から図４を組み合わせると、基板１０は、第一基板１０１と、第一基板１０１の薄膜トランジスタ層の近くに位置する第二基板１０２と、第一基板１０１と第二基板１０２の間に位置する第一バッファ層１０３と、を含んでもよく、第一基板１０１の構成材料及び第二基板１０２の構成材料は、ポリイミドを含んでもよく、第一バッファ層１０３の構成材料は、酸化シリコン、窒化シリコンのうちの少なくとも一つを含んでもよく、例えば、酸化シリコンによって製造される第一バッファ層１０３は、吸水、保温作用を有し、表示パネル１００の寿命を延ばすことができる。

【0044】

Ｓ２０：前記基板に補助層を形成し、前記補助層は、第一補助層と、少なくとも前記第一補助層の前記基板に近い側に位置する第二補助層と、を含み、前記第二補助層は、複数の補助部を含み、隣り合う二つの前記補助部の間に間隙を有し、前記第一補助層の構成材料の誘電率は、前記基板の誘電率より小さく、前記第二補助層の構成材料の誘電率より大きく、前記第一補助層の透過率は、前記第二補助層の透過率より大きい。

【0045】

注意する必要があるのは、上記説明を組み合わせると、補助層が設けられていない場合、基板１０における多数の分極性電荷は、分極されて多数の分極電荷を形成した後、活性層２０１に対して分極作用を生じて、活性層２０１における電荷の移動は、影響を受けることである。

【0046】

図１から図４を組み合わせると、第二補助層４０は、少なくとも第一補助層３０の基板１０に近い側に位置する、即ち、第一補助層３０を形成する前に第二補助層４０を形成してもよい。具体的に、少なくとも第二基板１０２に、物理気相堆積法によって第二補助層４０を形成してもよく、例えば、第二補助層４０の構成材料の材料源の表面を気体原子又は気体分子に気化する、又は部分的にイオンに電離して、プラズマプロセスによって、第二基板１０２表面に堆積して第二補助層４０を形成する。注意する必要があるのは、第二補助層４０を堆積するためのエネルギーは小さくてもよく、第二補助層４０の構成材料の基板１０内への飛散、ひいては基板１０の反りを回避することができることである。

【0047】

これに基づき、更に、複数の開口を有するマスクを、物理気相堆積法と組み合わせることで、第二基板１０２表面に複数の開口と一対一で対応する複数の補助部４０１を堆積して形成し、第二補助層４０を構成してもよい。具体的に、ここにおける複数の補助部４０１の数、配列方式は限定されず、上記補助部４０１についての関連説明を参照できる。

【0048】

図１から図４を組み合わせると、第二補助層４０を形成した後、化学堆積法によって第二補助層４０に第一補助層３０を形成してもよく、第一補助層３０は、第二補助層４０の一部又は全てを覆うことができる。具体的に、図１、図２及び図４に示すように、ここでは、第二補助層４０は、間隔をおいて設けられる複数の補助部４０１を含むことを例にして説明しており、基板１０と複数の補助部４０１に第一補助層３０の構成材料を堆積して、第一補助層３０を形成してもよい。第一補助層３０の厚さは、１０Åより小さくてもよい。

【0049】

理解できることとして、本実施例における第一補助層３０の構成材料の誘電率は、基板１０の誘電率より小さく、「誘電率が大きくなるほど、分極が生じやすくなる」という法則からわかるように、第一補助層３０は、基板１０に対して分極される難易度が高いことから、基板１０に多数の分極電荷が形成され、表示パネル１００の内部に電界の影響が存在したとしても、基板１０とトランジスタ２０の間に位置する第一補助層３０が分極されて形成される分極電荷の数は、依然として第一補助層３０を設けない時に基板１０が分極されて形成される分極電荷の数よりはるかに少なくできるので、活性層２０１における電荷の移動の影響を低減して、トランジスタ２０の動作の信頼性を向上させることができる。

【0050】

更に、本実施例における第二補助層４０の構成材料の誘電率は、第一補助層３０の構成材料の誘電率より小さく、同様の理由により、上記分析によれば、第一補助層３０の基板１０に近い側に位置する第二補助層４０が分極されて形成される分極電荷の数は、依然として第二補助層４０を設けない時に第一補助層３０が分極されて形成される分極電荷の数よりはるかに少なくできるので、活性層２０１における電荷の移動の影響を更に低減して、トランジスタ２０の動作の信頼性を更に向上させることができる。

【0051】

注意する必要があるのは、第二補助層４０の誘電率は、小さいが、透過率は、第一補助層３０に対して小さい、即ち、第二補助層４０は、活性層２０１内の分極現象を更に弱くすることができるが、透過率が小さい欠点が存在することである。理解できることとして、本実施例において、第二補助層４０を間隔をおいて配列される複数の補助部４０１から構成されるように設けることで、第二補助層４０が基板１０を完全に覆うことを回避することができ、表示パネル１００が補助層下方又は基板１０下方に位置する感光素子を含むこと、表示パネル１００がボトムエミッションディスプレイデバイスであることのうちの少なくとも一つの状況が存在する時、第二補助層４０の設置方法は、表示パネル１００の透過率を保証して、多くの光を遮断することを回避して、表示パネル１００の輝度、感光素子の動作の信頼性のうちの少なくとも一つを向上させる。本実施例は、補助部４０１の形状とサイズについて限定しない。

【0052】

Ｓ３０：前記補助層の前記基板から離れた側に薄膜トランジスタ層を形成し、前記薄膜トランジスタ層は、複数のトランジスタを含む。

【0053】

図１、図２と図４を組み合わせると、トランジスタ２０は、活性層２０１と、活性層２０１の基板１０から離れた側に位置するゲート層２０２と、ゲート層２０２の基板１０から離れた側に位置するソース・ドレイン層と、を含んでもよく、ソース・ドレイン層は、活性層２０１の一端部と対向して設けられ、電気的に接続されるソース部２０３と、活性層２０１の一端部と対向して設けられ、電気的に接続されるドレイン部２０４と、を含む。更に、表示パネル１００は、活性層２０１とゲート層２０２の間に位置し、活性層２０１を覆う第一絶縁層２０５と、ゲート層２０２の基板１０から離れた側を覆う第二絶縁層２０６と、第二絶縁層２０６の基板１０から離れた側に位置する金属層２０７と、金属層２０７とソース・ドレイン層の間に位置し、金属層２０７を覆う層間誘電体層２０８と、を更に含む。具体的に、トランジスタ２０の具体的な構造についての関連説明は、上記トランジスタ２０の具体的な構造についての関連説明を参照できる。

【0054】

更に、図１、図２と図４及び上記説明を組み合わせると、薄膜トランジスタ層を形成する前に、補助層の基板１０から離れた側にバッファ層５０を形成してもよく、例えば、補助層の基板１０から離れた側に第二バッファ層５０１を形成してから、第二バッファ層５０１の基板１０の基板１０から離れた側に第三バッファ層５０２を形成してもよく、第二バッファ層５０１の構成材料及び第三バッファ層５０２の構成材料は、上記関連説明を参照できる。

【0055】

具体的に、例えば、活性層２０１の構成材料は、アモルファスシリコンを含む時、バッファ層５０の基板１０から離れた側にアモルファスシリコン材料によって活性層２０１を直接形成してもよく、当然ながら、エキシマレーザアニーリングプロセスによってアモルファスシリコン薄膜を処理して、ポリシリコン薄膜を形成してから、パターニングによって活性層２０１を形成してもよい。具体的に、アモルファスシリコンによって製造される活性層２０１であれば、活性層２０１の両端にドーピング粒子を注入して二つのドーピング領域を形成してから、活性層２０１を覆う第一絶縁層２０５を形成してもよい。活性層２０１を覆う第一絶縁層２０５を形成してから、第一絶縁層２０５にドーピング粒子を注入して、活性層２０１の両端に間接的に流入させて、二つのドーピング領域を形成してもよい。具体的に、第一絶縁層２０５の基板１０から離れた側は、限定されないが、蒸着プロセス又は物理気相堆積プロセスをパターニングと組み合わせることでゲート層２０２を形成してもよく、更に、ゲート層２０２の活性層２０１が位置する平面における正投影は、活性層２０１の境界内に位置して、ゲート層２０２を障壁部とし、活性層２０１のゲート層２０２からはみ出た部分にドーピング粒子を注入して、二つのドーピング領域の形成を促進することができ、今回のドーピング濃度は、前回のドーピング濃度より高くてもよい。具体的に、ゲート層２０２を覆う第二絶縁層２０６を形成してから、限定されないが、蒸着プロセス又は物理気相堆積プロセスをパターニングと組み合わせることで金属層２０７を第二絶縁層２０６に形成し、金属層２０７とゲート層２０２は、対向して設けられて容量を形成してもよい。具体的に、金属層２０７を覆う層間誘電体層２０８を形成してから、層間誘電体層２０８と、第二絶縁層２０６と、第一絶縁層２０５の一部と、を貫通する二つのビアホールを形成してもよく、二つのビアホールは、活性層２０１の両端及び層間誘電体層２０８の基板１０から離れた側に連通してから、ビアホール内にソース・ドレイン層の構成材料を充填して、層間誘電体層２０８の基板１０から離れた側に延伸し、パターニングを組み合わせてソース部２０３とドレイン部２０４を形成する。更に、層間誘電体層２０８の基板１０から離れた側、ソース・ドレイン層の基板１０から離れた側に発光層、画素定義層、封止層等の膜層を形成してもよい。

【0056】

本願は、基板と、前記基板に位置し、複数のトランジスタを含む薄膜トランジスタ層と、前記基板と前記薄膜トランジスタ層の間に位置する補助層と、を含み、前記補助層は、第一補助層と、少なくとも前記第一補助層の前記基板に近い側に位置する第二補助層と、を含み、前記第二補助層は、複数の補助部を含み、隣り合う二つの前記補助部の間に間隙を有し、前記第一補助層の構成材料の誘電率は、前記基板の誘電率より小さく、前記第二補助層の構成材料の誘電率より大きい表示パネルを提供する。本願は、誘電率が前記基板の誘電率より小さい第一補助層を設けることで、活性層における電荷の移動に対する影響を低減し、誘電率が更に小さな第二補助層を設けるが、第二補助層は、間隔をおいて配列される複数の補助部を含むことで、活性層における電荷の移動に対する影響を更に低減することができる。

【0057】

以上、本願の実施例が提供する表示パネルの構造について詳細に紹介し、本文において、具体的な例を用いて本願の原理及び実施形態について説明し、以上の実施例の説明は、本願の技術案及びその核心的思想を理解するのに役立てるためのものでしかない。当業者は
、依然として上記各実施例に記載される技術案に基づき修正したり、部分的な技術特徴を置換することができるが、これらの修正又は置換は、対応する技術案の本質を本願の各実施例の技術案の範囲から逸脱させるものではないことを理解しなければならない。

【符号の説明】

【0058】

１０：基板
２０：トランジスタ
３０：第一補助層
４０：第二補助層
５０：バッファ層
１００：表示パネル
１０１：第一基板
１０２：第二基板
１０３：第一バッファ層
２０１：活性層
２０２：ゲート層
２０３：ソース部
２０４：ドレイン部
２０５：第一絶縁層
２０６：第二絶縁層
２０７：金属層
２０８：層間誘電体層
４０１：補助部
５０１：第二バッファ層
５０２：第三バッファ層

【図1】

【図2】

【図3】

【図4】

【国際調査報告】