特表 2024-519573 自由ランダムプログラミングによるＭＲＡＭベースのチップ識別

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-17

(54)【発明の名称】自由ランダムプログラミングによるＭＲＡＭベースのチップ識別

(51)【国際特許分類】

   H10B 61/00 20230101AFI20240510BHJP

   H10N 50/80 20230101ALI20240510BHJP

【ＦＩ】

H10B61/00

H10N50/80 Z

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023562237

(86)(22)【出願日】2022-04-18

(85)【翻訳文提出日】2023-10-10

(86)【国際出願番号】 CN2022087375

(87)【国際公開番号】W WO2022247522

(87)【国際公開日】2022-12-01

(31)【優先権主張番号】17/329,824

(32)【優先日】2021-05-25

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(74)【復代理人】

【識別番号】100118599

【弁理士】

【氏名又は名称】村上 博司

(74)【復代理人】

【識別番号】100160738

【弁理士】

【氏名又は名称】加藤 由加里

(74)【復代理人】

【識別番号】100114591

【弁理士】

【氏名又は名称】河村 英文

(72)【発明者】

【氏名】チェン，カングオ

(72)【発明者】

【氏名】フサメディン，ディミトリ

(72)【発明者】

【氏名】フルジェ，ジュリアン

(72)【発明者】

【氏名】シィエ，ルイロン

【テーマコード（参考）】

4M119

5F092

【Ｆターム（参考）】

4M119AA11

4M119AA20

4M119BB01

4M119CC05

4M119DD17

4M119DD24

4M119DD32

4M119DD45

4M119EE22

4M119EE27

4M119GG01

4M119JJ12

4M119JJ14

4M119JJ15

5F092AA12

5F092AA20

5F092AB07

5F092AB08

5F092AC12

5F092AD25

5F092BB22

5F092BB34

5F092BB35

5F092BB36

5F092BB38

5F092BB42

5F092BC04

5F092EA06

(57)【要約】

通常の動作電圧でチップ識別を有する磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスを提供する。専用のプログラミングは必要ない。その代わりに、ＭＲＡＭデバイスのプログラミングは、自由でランダムであり、磁気接合トンネル（ＭＴＪ）構造の磁気自由層に十分に近い磁気ビア構造を提供する結果であるため、磁気ビア構造が、磁気自由層と相互作用する磁場であって、磁気自由層の磁化を磁気ビア構造の磁化と揃える磁場を投影する。したがって、磁気ビア構造及び磁性自由層の両方の磁化の向きは同じ方向に揃う。このように、磁気ビア構造の磁化は、物理的複製防止機能として使用でき、ＭＴＪ構造は、この情報を読み出すために使用できる。
【選択図】図１Ａ

【特許請求の範囲】

【請求項1】

基板の上方に配置された磁気ビア構造及び第１電極のスタックと、
前記磁気ビア構造及び前記第１電極の両方を埋め込む第1相互接続誘電体材料層と、
前記スタック上に配置される磁気トンネル接合（ＭＴＪ）構造であって、磁気自由層を磁気参照層から分離するトンネル障壁層を含むＭＴＪ構造と、
前記ＭＴＪ構造上に配置された第２電極とを含み、
前記磁気ビア構造が、前記ＭＴＪ構造の前記磁性自由層と相互作用する磁場であって、前記磁気自由層の磁化を前記磁気ビア構造の磁化と揃える磁場を有する、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイス。

【請求項2】

前記第２電極上に配置され、前記第２電極の表面に接触するコンタクト構造をさらに含む請求項１に記載のＭＲＡＭデバイス。

【請求項3】

前記コンタクト構造及び前記ＭＴＪ構造が、両方とも第２相互接続誘電体材料層に埋め込まれる請求項２に記載のＭＲＡＭデバイス。

【請求項4】

前記ＭＴＪ構造が、ボトムピンＭＴＪ構造である請求項１に記載のＭＲＡＭデバイス。

【請求項5】

前記ＭＴＪ構造が、トップピンＭＴＪ構造である請求項１に記載のＭＲＡＭデバイス。

【請求項6】

前記磁気ビア構造が、前記第１電極の直下に配置される請求項１に記載のＭＲＡＭデバイス。

【請求項7】

前記磁気ビア構造及び前記第１電極が、両方とも磁性材料で構成される請求項６に記載のＭＲＡＭデバイス。

【請求項8】

前記磁気ビア構造の前記磁性材料が、前記第１電極の前記磁性材料と組成的に同じである請求項７に記載のＭＲＡＭデバイス。

【請求項9】

前記磁気ビア構造の前記磁性材料が、前記第１電極の前記磁性材料と組成的に異なる請求項７に記載のＭＲＡＭデバイス。

【請求項10】

前記磁気ビア構造が、磁性材料で構成され、前記第１電極が、非磁性であるが導電性の材料で構成される請求項１に記載のＭＲＡＭデバイス。

【請求項11】

前記磁気ビア構造が、前記第１電極の上方に配置される請求項１に記載のＭＲＡＭデバイス。

【請求項12】

前記磁気ビア構造が、磁性材料で構成され、前記第１電極が、非磁性であるが導電性の材料で構成される請求項１１に記載のＭＲＡＭデバイス。

【請求項13】

前記磁気ビア構造及び前記第１電極が、両方とも磁性材料で構成される請求項１１に記載のＭＲＡＭデバイス。

【請求項14】

前記磁気ビア構造が、２：１より大きいアスペクト比を有する請求項１に記載のＭＲＡＭデバイス。

【請求項15】

前記磁気参照層が、前記磁気ビア構造及び前記磁気自由層の両方の磁化と同じである磁化を有する請求項１に記載のＭＲＡＭデバイス。

【請求項16】

前記磁気参照層が、前記磁気ビア構造及び前記磁気自由層の両方の磁化とは異なる磁化を有する請求項１に記載のＭＲＡＭデバイス。

【請求項17】

基板上に配置され、間隔を空けて配置された複数の磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスを含む不揮発性メモリ（ＮＶＭ）アレイであって、
前記複数のＭＲＡＭデバイスの各ＭＲＡＭデバイスが、磁気ビア構造及び第１電極のスタックと、前記磁気ビア構造及び前記第１電極の両方を埋め込む第１相互接続誘電体材料層と、前記スタック上に配置される磁気トンネル接合（ＭＴＪ）構造であって、磁気自由層を磁気参照層から分離するトンネル障壁層を含むＭＴＪ構造と、前記ＭＴＪ構造上に配置された第２電極とを含み、
前記磁気ビア構造が、前記ＭＴＪ構造の前記磁気自由層と相互作用する磁場であって、前記磁気自由層の磁化を前記磁気ビア構造の磁化と揃える磁場を有する、不揮発性メモリ（ＮＶＭ）アレイ。

【請求項18】

第１セットのＭＲＡＭデバイスの前記磁気参照層が、前記第1セットのＭＲＡＭデバイスにおける前記磁気ビア構造及び前記磁気自由層の両方の磁化と同じ磁化を有し、第２セットのＭＲＡＭデバイスの前記磁気参照層が、前記第２セットのＭＲＡＭデバイスにおける前記磁気ビア構造及び前記磁気自由層の両方の磁化と異なる磁化を有する請求項１７に記載のＮＶＭアレイ。

【請求項19】

前記磁気ビア構造が、前記第１電極の直下に配置される請求項１７に記載のＮＶＭアレイ。

【請求項20】

前記磁気ビア構造が、前記第１電極の直上に配置される請求項１７に記載のＮＶＭアレイ。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、不揮発性メモリに関し、より詳細には、専用のプログラミングを必要とせずに得られるチップ識別を有する磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスに関する。

【0002】

チップ識別は偽造を防ぐために不可欠であり、チップ識別がデバイス認証に使用されることもある。チップ識別の従来のアプローチは、ヒューズ、アンチヒューズ、又は不揮発性メモリ（ＮＶＭ）の使用を含む。チップ製造後、各チップに固有の識別情報を組み込むために、専用のプログラミング操作が必要である。チップ製造後のプログラミングは、いくつかの欠点を有する。第一に、このようなチップ識別方法はチップの製造コストを増加させ、プログラミングに問題が生じる可能性がある。第二に、チップ識別アプローチの中には、高電圧動作を必要とするものがある。例えば、電気ヒューズ及びアンチヒューズのプログラミングには高電圧が必要である。高電圧の供給は、チップサイズと製造コストが増大する複雑な回路（例えば、電荷ポンピング）が必要である。そのため、チップ識別を改善する必要がある。

【発明の概要】

【0003】

チップ識別を有する磁気抵抗ランダムアクセスメモリ（magnetoresistiverandom access memory：ＭＲＡＭ）デバイスを提供する。チップ識別のための専用プログラミングは不要である。その代わりに、ＭＲＡＭデバイスのプログラミングは、自由でランダムであり、磁気トンネル接合（magnetic tunnel junction：ＭＴＪ）構造の磁気自由層(magneticfree layer)に近接して磁気ビア構造を提供した結果である。「に近接する(close proximityto)」は、磁気ビア構造が、ＭＴＪ構造の磁気自由層に十分近く配置される（すなわち、磁気ビア構造を磁気自由層から分離する距離が３０ｎｍ以下である）ことを意味するため、磁気ビア構造は、磁気自由層と相互作用する磁場であって、磁気自由層の磁化を磁気ビア構造の磁化と揃える磁場を投影する。したがって、開示されるＭＲＡＭデバイスにおける磁気ビア構造及び磁気自由層の磁化ベクトルは、同じ方向に揃えられる。このように、磁気ビア構造の磁化は、物理的複製防止機能（physical unclonable function：ＰＵＦ）として使用でき、ＭＴＪ構造は、この情報を読み出す(read out)ために使用できる。

【0004】

本願の一つのアスペクトでは、ＭＲＡＭデバイスを提供する。一つの実施形態では、ＭＲＡＭデバイスは、基板の上方に配置された磁気ビア構造及び第１電極のスタックを含む。いくつかの実施形態では、前記磁気ビア構造は、前記第１電極の下に配置され、他の実施形態では、前記磁気ビア構造は、第１電極の上方に配置される。ＭＲＡＭデバイスは、前記磁気ビア構造及び前記第１電極の両方を埋め込む第１相互接続誘電体材料層(interconnect dielectric material layer)をさらに含み、ＭＴＪ構造は、前記スタック上に配置される。前記ＭＴＪ構造は、磁気自由層を磁気参照層(magnetic reference layer)から分離するトンネル障壁層(tunnelbarrier layer)を含む。ＭＲＡＭデバイスは、前記ＭＴＪ構造上に配置された第２電極をさらに含む。本願に従って、前記磁気ビア構造は、前記ＭＴＪ構造の前記磁気自由層と相互作用する磁場であって、前記磁気自由層の磁化を前記磁気ビア構造の磁化と揃える磁場を有する。すなわち、前記磁気ビア構造と前記磁気自由層の磁化ベクトルは、両方とも同じ方向に配向する。

【0005】

本願の別のアスペクトでは、不揮発性メモリ（non-volatile memory：ＮＶＭ）アレイを提供する。一つの実施形態では、ＮＶＭアレイは、基板上に配置され、間隔を空けて配置された複数のＭＲＡＭデバイスを含み、前記複数のＭＲＡＭデバイスの各ＭＲＡＭデバイスは、磁気ビア構造及び第１電極のスタックと、前記磁気ビア構造及び前記第１電極の両方を埋め込む第１相互接続誘電体材料層と、前記スタック上に配置されるＭＴＪ構造であって、磁気自由層を磁気参照層から分離するトンネル障壁層を含むＭＴＪ構造と、前記ＭＴＪ構造上に配置された第２電極とを含み、前記磁気ビア構造が、前記ＭＴＪ構造の前記磁気自由層と相互作用する磁場であって、前記磁気自由層の磁化を前記磁気ビア構造の磁化と揃える磁場を有する。

【図面の簡単な説明】

【0006】

【図1A】本願の実施形態に従って、ＭＴＪ構造の磁気自由層に近接した磁気ビア構造を含むＭＲＡＭデバイスの断面図であり、この図面では、磁気ビア構造によって発生される磁場は示されていない。

【図1B】本願の実施形態に従って、磁気ビア構造によって発生される磁界を示す、図１Ａと同じＭＲＡＭデバイスの断面図である。

【図2】本願の別の実施形態に従って、ＭＴＪ構造の磁気自由層に近接した磁気ビア構造を含むＭＲＡＭデバイスの断面図であり、この図面では、磁気ビア構造によって発生される磁場が示されている。

【図3】本願のさらなる実施形態に従って、ＭＴＪ構造の磁気自由層に近接した磁気ビア構造を含むＭＲＡＭデバイスの断面図であり、この図面では、磁気ビア構造によって発生される磁場が示されている。

【図4A】図１Ａ及び図１Ｂに示すＭＲＡＭデバイスの一部の立体図であり、ＭＲＡＭデバイスは出力としてゼロ（０）を有する。

【図4B】図１Ａ及び図１Ｂに示すＭＲＡＭデバイスの一部の立体図であり、ＭＲＡＭデバイスは出力としてイチ（１）を有する。

【図5A】図２に示すＭＲＡＭデバイスの一部の立体図であり、ＭＲＡＭデバイスは出力としてゼロ（０）を有する。

【図5B】図２に示すＭＲＡＭデバイスの一部の立体図であり、ＭＲＡＭデバイスは出力としてイチ（１）を有する。

【図6A】図３に示すＭＲＡＭデバイスの一部の立体図であり、ＭＲＡＭデバイスは出力としてゼロ（０）を有する。

【図6B】図３に示すＭＲＡＭデバイスの一部の立体図であり、ＭＲＡＭデバイスは出力としてイチ（１）を有する。

【図7A】磁気ビア構造に磁気的に結合された、ＭＴＪ含有ＭＲＡＭデバイスのアレイを示し、ＭＴＪ構造に存在する各磁気自由層の磁化は、磁気ビア構造の磁化の方向に従う。

【図7B】図７Ａに示す点線の円内に含まれる、ＭＴJ含有ＭＲＡＭデバイスの１つの回路図である。

【発明を実施するための形態】

【0007】

以下、本願に添付された以下の考察及び図面を参照して、本願をより詳細に説明する。本願の図面は、例示のみを目的として提供され、そのようなものとして、図面は縮尺通りに描かれていないことに留意されたい。また、同様の要素及び対応する要素は、同様の参照数字によって参照されることに留意されたい。

【0008】

以下の説明では、本願の様々な実施形態の理解を提供するために、特定の構造、構成要素、材料、寸法、処理ステップ、及び技術等の多数の具体的な詳細を示す。しかしながら、当業者であれば、本願の様々な実施形態は、これらの具体的な詳細なしに実施され得ることを理解するであろう。他の例では、本願の理解を困難にすることを避けるために、周知の構造又は処理工程は詳細に記載されていない。

【0009】

層、領域、又は基板としての要素が、他の要素の「上に(on)」」又は「上に(over)」あると称される場合、それは他の要素の上に直接存在することもあれば、介在要素が存在することもあることが理解されよう。対照的に、ある要素が他の要素の「直上に(directly on)」又は「直上に(directly over)」あると称される場合、介在要素は存在しない。また、ある要素が他の要素の「下に(beneath)」又は「下に(under)」あると称される場合、他の要素の直下にあるか、又は介在要素が存在する可能性があることも理解されよう。対照的に、要素が他の要素の「直下に(directly beneath)」又は「直下に(directly under)」あると言及される場合、介在要素は存在しない。

【0010】

本明細書で使用される用語は、特定の実施形態を説明するためだけのものであり、本願を限定することを意図するものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈上明らかにそうでないことが示されない限り、複数形も含むことが意図される。本願で使用される場合、用語「含む(comprises)」、「含む(comprising)」又はそれらの組合せは、記載された特徴、整数、ステップ、操作、要素、構成要素、又はそれらの組合せの存在を特定するが、１つ以上の他の特徴、整数、ステップ、操作、要素、構成要素、それらの群、又はそれらの組合せの存在又は追加を排除するものではないことがさらに理解されるであろう。

【0011】

以上のように、チップ識別を有するＭＲＡＭデバイスを提供する。チップ識別のための専用プログラミングは必要ない。その代わりに、ＭＲＡＭデバイスのプログラミングは、自由でランダムであり、ＭＴＪ構造の磁気自由層に十分に近い（すなわち、近接した）磁気ビア構造の提供結果であるため、磁気自由層と相互作用し、磁気自由層の磁化を磁気ビア構造の磁化と揃える磁場を、磁気ビア構造が投影する。本願では、（磁気ビア構造の最上面から磁気自由層の最下面までで測定される）距離が３０ｎｍ以下であり、３０ｎｍ以下の距離が、磁気ビア構造を磁気自由層から分離する。磁気自由層に近接する磁性ビア構造の存在により、磁性ビア構造と磁気自由層の両方の磁化の向きは、同じ方向に揃う。したがって、磁気ビア構造の磁化は物理的複製防止機能として使用でき、ＭＴＪ構造はこの情報を読み出すために使用できる。次に、本願のこれら及び他のアスペクトについて、より詳細に説明する。

【0012】

最初に図１Ａを参照すると、本願の実施形態に従って、ＭＴＪ構造（１８／２０／２２）の磁気自由層２２に近接した磁気ビア構造１２を含むＭＲＡＭデバイスが図示される。先に定義したように、用語「に近接して」は、磁気ビア構造１２がＭＴＪ構造（１８／２０／２２）の磁気自由層２２に十分に近づいては配置される（すなわち、磁性ビア構造１２を磁性自由層２２から３０ｎｍ以下の距離で分離する）ことを示すため、磁性自由層２２と相互作用し、磁性自由層２２の磁化を磁性ビア構造１２の磁化と揃える磁場（図１Ｂだけでなく図２及び図３も参照）を磁性ビア構造１２が投影する。したがって、本願のＭＲＡＭデバイスにおける磁気ビア構造１２及び磁気自由層２２の磁化ベクトルは、同じ方向に配向される。

【0013】

図１Ａでは、磁気ビア構造１２によって発生される磁場は示されていないが、図１Ｂは、図１ＡのＭＲＡＭデバイスにおいて磁気ビア構造１２によって発生される磁場ＭＦを示し、図２～３も、本願の代替ＭＲＡＭデバイスについての磁場ＭＦを示す。図１Ａ～１Ｂ（及び図２～３）は、本願のＭＲＡＭデバイスが存在するバックエンドオブザライン（ＢＥＯＬ）構造のメモリデバイスエリアを示すことに留意されたい。ＢＥＯＬ構造の非メモリデバイスエリアは、図１Ａ、図１Ｂ、図２及び図３に示すメモリデバイスエリアに近隣(adjacent)して、当該メモリデバイスエリアの周囲(periphery)に配置され得る。非メモリデバイスエリアは、例えば、ＢＥＯＬ抵抗器とＢＥＯＬ相互接続構造のいずれか一方又は両方を含む、他のＢＥＯＬデバイス／構造を含むことができる。

【0014】

特に、図１Ａ～１ＢのＭＲＡＭデバイスは、基板１０上に配置された磁気ビア構造１２を含み、第１電極１４が磁気ビア構造１２上に配置され、第１相互接続誘電体材料層１６が磁気ビア構造１２及び第１電極１４の両方を埋め込み、ＭＴＪ構造（１８／２０／２２）が第１電極１４上に配置される。ＭＴＪ構造（１８／２０／２２）は、磁気自由層２２を磁気参照層１８から分離するトンネル障壁層２０を含む。図１Ａ～１ＢのＭＲＡＭデバイスは、ＭＴＪ構造（１８／２０／２２）上に配置される第２電極２４をさらに含む。本願では、第１電極１２は下部電極と呼ぶことができ、第２電極２４は上部電極２４と呼ぶことができる。

【0015】

図１Ａ～１ＢのＭＲＡＭデバイスは、第２電極２４上に配置されて第２電極２４の表面に接触するコンタクト構造３０をさらに含むことができる。図１Ａ～１Ｂに示すように、コンタクト構造３０及びＭＴＪ構造（１８／２０／２２）は、両方とも第２相互接続誘電体材料層２８に埋め込まれる。いくつかの実施形態では、図１Ａ～１Ｂに示すように、誘電体材料ライナー２６は、第２電極２４及びＭＴＪ構造（１８／２０／２２）の両方の側壁に沿って全体が存在でき、第１相互接続誘電体材料層１６の表面上に存在する。いくつかの実施形態では、誘電体材料ライナー２６は、ＭＴＪ構造（１８／２０／２２）の側壁に沿って全体が存在し、第２電極２４の側壁の下部に沿って部分的に存在する。このような実施形態では、コンタクト構造３０の一部は、第２電極２４の側壁の上部に接触できる。いくつかの実施形態では、誘電体材料ライナー２６を省略できる。

【0016】

図１Ａ１Ｂ（及び図２～３）に示すＭＲＡＭデバイスは、様々な堆積プロセス、リソグラフィパターニング、エッチング、及び平坦化を含む、当技術分野で周知の技術を用いて作製できる。本願の要旨の理解を困難にしないため、ＭＲＡＭデバイスの作製に使用される処理技術に関する詳細は、本明細書では提供しない。次に、図１Ａ及び図１Ｂに示すＭＲＡＭデバイスの各構成要素について、より詳細に説明する。

【0017】

第１相互接続誘電体材料層１６と、磁気ビア構造１２及び第１電極１４のスタックとの下に配置される基板１０は、フロントエンドオブザライン（ＦＥＯＬ）が基板１０の最低レベルを表すという条件下、ＦＥＯＬレベル、金属レベル、又はそれらの任意の組み合わせとすることができる。ＦＥＯＬレベルは、半導体基板上又は半導体基板内に配置された１つ以上の相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを含むことができる。例えば、電界効果トランジスタ（ＦＥＴ）を半導体基板上に配置できる。金属レベルは、ミドルオブライン（middle of the line: ＭＯＬ）レベルと１つ以上の下位相互接続レベルのいずれか一方又は両方とすることができる。金属レベルは、１つ以上の誘電体材料層内に埋め込まれた１つ以上の導電性構造（例えば、銅（Ｃｕ）構造、アルミニウム（Ａｌ）構造、タングステン（Ｗ）構造、又はそれらの組合せ等）を含み得る。金属レベルの１つ以上の誘電体材料層は、例えば、低誘電率（ｌｏｗ－ｋ）誘電体（すなわち、二酸化ケイ素よりも小さい誘電率、すなわち約３．９未満の誘電率を有する誘電体材料）、超低誘電率（ｕｌｔｒａ ｌｏｗ－ｋ）誘電体材料（すなわち、３．０未満の誘電率を有する誘電体材料）、又はそれらの組合せ等の任意の適切な誘電体材料で構成できる。本明細書で言及される誘電率は、特に断らない限り、真空中で測定される。いくつかの実施形態において、金属レベルの１つ以上の誘電体材料層は、二酸化ケイ素を含み得る。本願発明の一つの実施形態では、基板１０は、下から上へ、ＦＥＯＬレベル、ＭＯＬレベル、及び１つ以上の相互接続レベルを含む。

【0018】

基板１０の上方に配置され、第１相互接続誘電体材料層１６に埋め込まれる磁気ビア構造１２は、磁性材料で構成される。磁気ビア構造１２を提供できる磁性材料の例としては、コバルト（Ｃｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）又はそれらの合金が挙げられるが、これらに限定されない。磁気ビア構造１２の磁性材料として使用できる磁性合金の一つの例は、Ｃｏ－Ｎｉの合金である。

【0019】

本願の磁気ビア構造１２は、２：１を超える高いアスペクト比（すなわち、直径に対する高さの比）を有する。本願のいくつかの実施形態において、磁気ビア構造１２は、５：１から１００：１のアスペクト比を有する。本願の磁気ビア構造１２は、典型的には円筒形であるが、他の非対称形状も可能であり、磁気ビア構造１２の形状として本願で使用できる。

【0020】

本願に従って、磁気ビア構造１２は、例えば図１Ｂに示すように、磁場ＭＦを発生させ、この磁場ＭＦは、磁性自由層２２と相互作用し、磁性自由層２２の磁化を磁気ビア構造１２の磁化と揃えるのに十分強い（数百エルステッドより大きい）。したがって、本願のＭＲＡＭデバイスにおける磁気ビア構造１２及び磁気自由層２２の磁化ベクトルは、同じ方向に配向される。

【0021】

出願人は、本願のＭＲＡＭデバイスの処理後、磁気ビア構造１２が、単一方向を指す磁化（すなわち、磁気ベクトル）を有することを観察する。本願のいくつかの実施形態では、磁気ビア構造１２の磁化は上向きである。本願発明の他の実施形態では、磁気ビア構造１２の磁化は下向きである。出願人は、磁気ビア構造１２の形成直後は、磁気ビア構造１２の磁化が上向き又は下向きでない可能性があることに留意する。しかし、本願のＭＲＡＭデバイスの処理中、磁気ビア構造１２の磁化は、典型的には、その最小エネルギー状態に向かって上又は下のいずれかに緩和し、磁性自由層２２の磁化は、追従して、磁気ビア構造１２の磁化と同じ方向を向く。出願人はさらに、磁気ビア構造１２の磁化はランダムであり、磁気ビア構造１２のアスペクト比に依存することに留意する。したがって、本願の磁気ビア構造１２はＰＵＦとして使用でき、ＭＴＪ構造（１８／２０／２２）はこの情報を読み出すことができる。

【0022】

図１Ａ～１Ｂに示す実施形態において、磁気ビア構造１２は、基板１０の表面と第１界面を形成する第１表面と、第１電極１４の表面と第２界面を形成する、第１表面とは反対側の第２表面とを有する。図１Ａ～１Ｂに示す実施形態において、磁気ビア構造体１２は、第１電極１４の下に配置されている。

【0023】

図１Ａ～１Ｂに示す実施形態において、第１電極１４は、磁気ビア構造１２の磁場強度にさらに追加できる磁性材料で構成されている。第１電極１４を提供できる磁性材料の例には、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、鉄（Ｆｅ）、磁性希土類金属が含まれ、磁性希土類金属には、ガドリニウム（Ｇｄ）、ネオジム（Ｎｄ）、又はそれらの合金が含まれるがこれらに限定されない。第１電極１４を提供する磁性材料は、磁性ビア構造１２を提供する磁性材料と組成的に同じであるか、又は組成的に異なることができる。一つの実施形態では、第１電極１４及び磁気ビア構造１２は、両方ともＣｏで構成される。別の実施形態では、第１電極１４はＷで構成され、磁気ビア構造１２はＣｏで構成される。図１Ａ～１Ｂでは、第１電極１４と磁気ビア構造１２との間に存在できる材料界面の可能な配置として点線が示されている。

【0024】

第１電極１４は、典型的には円筒形であるが、他の非対称形状も可能であり、第１電極１４の形状として本願で使用できる。典型的には、必ずしも常にではないが、第１電極１４の形状は、磁気ビア構造１２の形状と一致する。第１電極１４は、限界寸法（critical dimension：ＣＤ）（すなわち直径）を有することができ、限界寸法（ＣＤ）は、磁気ビア構造１２のＣＤ、すなわち直径より小さいか、又はそれ以下である。図１Ａ～１Ｂは、第１電極１４のＣＤが磁気ビア構造１２のＣＤよりも小さい実施形態を示す。第１電極１４は、１：１から１：５であるアスペクト比を有することができる。

【0025】

図１Ａ～１Ｂの実施形態において、第１電極１４は、磁気ビア構造１２の表面との第１界面を形成する第１表面と、ＭＴＪ構造（１８／２０／２２）の表面との第２界面を形成する、第１表面とは反対側にある第２表面とを有する。図１Ａ～１Ｂに示す実施形態では、ＭＴＪ構造（１８／２０／２２）との第２界面を形成する第１電極１４の第２表面は、第１相互接続誘電体材料層１６の非リセス(non-recessed)表面ＮＳと同一平面上にある。

【0026】

磁気ビア構造１２及び第１電極１４を含むスタックを横方向に取り囲む第１相互接続誘電体材料層１６は、１つ以上の相互接続誘電体材料を含むことができる。２つ以上の相互接続誘電体材料が第１相互接続誘電体材料層１６の提供に使用される場合、第１相互接続誘電体材料層１６を提供する各誘電体材料は、重ねて積層される。第１相互接続誘電体材料層１６の提供に２つ以上の相互接続誘電体材料が使用されるいくつかの実施形態では、第１相互接続誘電体材料層１６を提供する各誘電体材料は、組成的に同じ相互接続誘電体材料で構成できる。第１の相互接続誘電体材料層１６の提供に２つ以上の相互接続誘電体材料が使用される他の実施形態では、第１相互接続誘電体材料の提供に組成的に異なる相互接続誘電体材料を使用できる。このような実施形態では、磁気ビア構造１２は、第１相互接続誘電体材料で構成される第１相互接続誘電体材料層１６の下部に埋め込むことができる一方、第１電極１４は、第１相互接続誘電体材料とは組成が異なる第２相互接続誘電体材料で構成される第１相互接続誘電体材料層１６の上部に埋め込むことができる。このような実施形態では、材料界面（図示せず）が、第１相互接続誘電体材料層１６の提供に使用される第１誘電体材料と第２誘電体材料との間に存在する。

【0027】

第１相互接続誘電体材料層１６として使用できる相互接続誘電体材料の例として、二酸化ケイ素、上記で定義した低誘電率（ｌｏｗ－ｋ）誘電体材料、上記で定義した超低誘電率（ｕｌｔｒａ ｌｏｗ－ｋ）誘電体材料、又はそれらの組合せが挙げられるが、これらに限定されない。第１相互接続誘電体材料層１６は、多孔質又は非多孔質であることができ、又は少なくとも１つの多孔質領域及び少なくとも１つの非多孔質領域を含むことができる。

【0028】

本願のいくつかの実施形態において、及び図１Ａ及び図１Ｂに示すように、第１相互接続誘電体材料層１６は、非リセス表面ＮＳに近隣(adjacent)して配置されたリセス(recessed)表面ＲＳを有する。このような実施形態では、第１相互接続誘電体材料層１６の非リセス表面ＮＳ（すなわち、最上部表面）は、第１電極１４の最上部表面と同一平面上となり得る。リセス表面ＲＳは、ＭＴＪ構造（１８／２０／２２）及び第２電極２４の形成に使用されるパターニングプロセス中に形成できる。いくつかの実施形態では、リセス表面ＲＳは、第１相互接続誘電体材料層１６に存在しない。このような実施形態では、第１相互接続誘電体材料層１６は、全体的に非リセスである最上面を有する。

【0029】

本願で使用できるＭＴＪ構造（１８／２０／２２）は、磁気参照層１８を磁気自由層２２から分離するトンネル障壁層２０を少なくとも含む。本願のＭＴＪ構造（１８／２０／２２）は低い保磁場(coercive field)を有するように設計されているため、磁気自由層２２の磁化が、磁気ビア構造１２の磁化と自然に揃う。一つの例では、「低い保磁場」は５００ Ｏｅ以下である。

【0030】

本願において、ＭＴＪ構造（１８／２０／２２）の磁気自由層２２の配置は、同じＭＴＪ構造（１８／２０／２２）の磁気参照層１８に相対的に変化してよい。例えば、本願の様々な図面に例示されているいくつかの実施形態では、ＭＴＪ構造（１８／２０／２２）は、下から上に、磁気参照層１８、トンネル障壁層２０、及び磁気自由層２２を含むボトムピン(bottom pinned)ＭＴＪ構造である。このような実施形態及び図１Ａ～１Ｂに示す実施形態では、磁気参照層１８は、下にある第１電極１４との界面を形成できる。

【0031】

本願の他の実施形態（ＭＴＪ構造（１８／２０／２２）を１８０度反転させることによって本願の様々な図面から容易に把握できる実施形態）では、ＭＴＪ構造（１８／２０／２２）は、下から上に、磁気自由層２２、トンネル障壁層２０、及び磁気参照層１８を含むトップピン(top pinned)ＭＴＪ構造である。このような実施形態（そして、第１電極１４が磁気ビア構造１２の上方に配置される場合）では、磁気自由層２２は、下にある第１電極１４との界面を形成できる。

【0032】

ＭＴＪ構造（１８／２０／２２）の要素として本願で使用できる磁気参照層１８は、固定された磁化を有する。すなわち、磁気参照層１８の磁化は、他の近隣の(neighboring)磁性層の磁化に関係なく、例えば上又は下といった一方向を指す。磁気参照層１８は、磁性ピン(magnetic pinned)層と呼ぶことができる。磁気参照層１８は、高いスピン分極を示す１つ以上の金属を含む金属又は金属合金で構成できる。磁気参照層１８のための金属の例は、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、ホウ素（Ｂ）、及びマンガン（Ｍｎ）を含む。磁気参照層１８のための金属合金の例は、上記の例示された金属のうちの２つ以上を含むことができる。別の実施形態では、磁気参照層１８は、（１）上記の金属を用いた金属と金属合金のいずれか一方又は両方から形成された高スピン分極領域と、（２）強い垂直磁気異方性（強いＰＭＡ(perpendicular magnetic anisotropy)）を示す一種以上の材料から構成される領域とを有する多層配置であってもよい。使用できる強いＰＭＡを有する材料の例としては、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、又はルテニウム（Ｒｕ）等の金属が挙げられ、交互の層として配置されてもよい。強いＰＭＡ領域はまた、強いＰＭＡを示す合金を含んでもよく、合金の例としては、コバルト－鉄－テルビウム、コバルト－鉄－ガドリニウム、コバルト－クロム－白金、コバルト－白金、コバルト－パラジウム、鉄－白金、鉄－パラジウム、又はそれらの組合せが挙げられる。合金は、交互の層として配置されてもよい。一つの実施形態では、これらの材料と領域の組み合わせも採用できる。

【0033】

ＭＴＪ構造（１８／２０／２２）の要素として本願で使用できるトンネル障壁層２０は、絶縁体材料で構成され、適切なトンネル抵抗を提供するような厚さで形成される。トンネル障壁層２０の材料の例として、酸化マグネシウム、酸化アルミニウム、及び酸化チタン、又は半導体もしくは低バンドギャップ絶縁体等のより高い電気トンネルコンダクタンスの材料が挙げられる。

【0034】

ＭＴＪ構造（１８／２０／２２）の要素として本願で使用できる磁気自由層２２は、向きを変えることができる磁化を有する少なくとも１つの磁性材料で構成される。ＭＴＪ構造（１８／２０／２２）の磁気自由層２２の材料の例として、コバルトの合金と多層のいずれか一方又は両方、鉄、コバルト－鉄の合金、ニッケル、ニッケル－鉄の合金、及びコバルト－鉄－ホウ素の合金が挙げられる。本願に従って、磁気自由層２２の磁化の配向は、磁性ビア構造１２によって発生される磁場の影響を受けるため、磁気自由層２２の磁化を磁性ビア構造１２の磁化と揃える。

【0035】

いくつかの実施形態では、非磁性金属スペーサ層が磁気自由層２２中に存在でき、そのような実施形態では、非磁性金属スペーサ層は、磁気自由層２２を第１磁気自由層部分と第２磁気自由層部分に分割する。非磁性金属スペーサ層は、存在する場合、非磁性金属又は非磁性金属合金で構成され、非磁性金属又は非磁性金属合金は、磁気情報がそれを介して伝達されることを可能にし、かつ、２つの磁気自由層部分が磁気的に結合することを可能にするため、平衡において第１及び第２磁気自由層部分が常に平行になる。非磁性金属スペーサ層は、特定の磁気自由層２２の第１及び第２磁気自由層部分の間のスピントルクスイッチングを可能にする。

【0036】

磁性自由層２２がＭＴＪ構造の底部に配置されるいくつかの実施形態（図示せず）では、金属シード層を第１電極１４と磁性自由層２２との間に配置することができる。このオプションの金属シード層は、白金（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）、レニウム（Ｒｅ）、又はそれらの合金及び多層で構成できる。

【0037】

いくつかの実施形態（図示せず）では、ＭＴＪキャップ層がＭＴＪ構造（１８／２０／２２）の最上層として存在し、ＭＴＪキャップ層は、第２電極２４との界面を形成する。ＭＴＪキャップ層は、存在する場合、ニオブ（Ｎｂ）、窒化ニオブ（ＮｂＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＷ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、パラジウム（Ｐｄ）、ロジウム（Ｒｕ）、スカンジウム（Ｓｃ）、アルミニウム（Ａｌ）、又はその他の高融点導電性金属又は導電性金属窒化物で構成できる。

【0038】

ＭＴＪ構造（１８／２０／２２）は典型的には円筒形であるが、他の非対称形状も可能であり、ＭＴＪ構造（１８／２０／２２）の形状として本願で使用できる。ＭＴＪ構造（１８／２０／２２）のＣＤは、下にある第１電極１４のＣＤと等しいか、該ＣＤより小さく又は大きくできる。下にある第１電極１４のＣＤよりも大きいＭＴＪ構造（１８／２０／２２）の限界寸法が好ましい。なぜならば、ＭＴＪ構造（１８／２０／２２）の様々な層の堆積と、イオンビームエッチングプロセスを使用した堆積層のパターニングとを通常含むＭＴＪ構造（１８／２０／２２）の形成中に、下にある第１電極１４の金属残渣が、ＭＴＪ構造（１８／２０／２２）の側壁に堆積できないからである。ＭＴＪ構造（１８／２０／２２）の側壁に金属残渣が存在すると、ＭＲＡＭデバイスの短絡を引き起こす可能性がある。

【0039】

ＭＴＪ構造（１８／２０／２２）のトップに配置された第２電極２４は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）、窒化ルテニウム（ＲｕＮ）、ルテニウム－タンタル（ＲｕＴａ）、窒化ルテニウム－タンタル（ruthenium-tantalum nitride：ＲｕＴａＮ）、コバルト（Ｃｏ）、コバルト－タングステン－リン（ＣｏＷＰ）合金、窒化コバルト（ＣｏＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、又はそれらの任意の多層組合せ等の導電性材料で構成できる。多層組合せの一つの例では、第２電極２４はＴｉ／ＴｉＮで構成される。

【0040】

第２電極２４は典型的には円筒形であるが、他の非対称形状も可能であり、第２電極２４の形状として本願で使用できる。第２電極２４の形状は、典型的には、ＭＴＪ構造（１８／２０／２２）の形状と同じである。一つの例では、ＭＴＪ構造体（１８／２０／２２）と第２電極２４の両方が円筒形状である。第２電極２４のＣＤは、典型的には、下にあるＭＴＪ構造（１８／２０／２２）のＣＤと同じである。

【0041】

カプセル化(encapsulation)ライナーとも呼ぶことができる誘電体材料ライナー２６は、ＭＴＪ構造（１８／２０／２２）及び第２電極２４にパッシベーションを提供できる誘電体材料で構成される。一つの実施形態では、誘電体材料ライナー２６は窒化ケイ素で構成される。別の実施形態では、誘電体材料ライナー２６は、ケイ素、炭素、及び水素の原子を含む誘電体材料で構成できる。いくつかの実施形態では、炭素及び水素の原子に加えて、誘電体材料ライナー２６を提供する誘電体材料は、窒素及び酸素の少なくとも一方の原子を含むことができる。他の実施形態では、ケイ素、窒素、炭素及び水素の原子に加えて、誘電体材料ライナー２６を提供する誘電体材料は、ホウ素の原子を含むことができる。一つの例では、誘電体材料ライナー２６は、ケイ素、炭素、水素、窒素、及び酸素の原子を含むｎＢＬＯＫ誘電体材料で構成できる。代替例では、誘電体材料ライナー２６は、ケイ素、ホウ素、炭素、水素、及び窒素の原子を含むＳｉＢＣＮ誘電体材料で構成できる。誘電体材料ライナー２６は、典型的には、上部電極２４の最上部表面と同一平面上にある最上部表面を有する。

【0042】

第２相互接続誘電体材料層２８は、第１相互接続誘電体材料層１６について上述した相互接続誘電体材料のうちの１つを含むことができる。第２相互接続誘電体材料層２８を提供する相互接続誘電体材料は、第１相互接続誘電体材料層１６を提供する相互接続誘電体材料と組成的に同じ、又は組成的に異なることができる。

【0043】

第２相互接続誘電体材料層２８に埋め込まれるコンタクト構造３０は、導電性金属又は導電性金属合金を含む。コンタクト構造３０の提供に使用できる導電性材料の例としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、又はＣｕ－Ａｌ合金が挙げられるが、これらに限定されない。コンタクト構造３０は、導電性材料の側壁及び底壁に沿って配置された拡散バリアライナーを含んでもよい。拡散バリアは、存在する場合、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）、窒化ルテニウム（ＲｕＮ）、ＲｕＴａ合金、ＲｕＴａＮ合金、タングステン（Ｗ）、窒化タングステン（ＷＮ）、又はそれらの多層組合せ等の拡散バリア材料で構成される。図示されているように、コンタクト構造３０は、第２相互接続誘電体材料層２８の最上部表面と同一平面上にある最上部表面を有する。

【0044】

次に、図２を参照すると、本願の別の実施形態に従って、ＭＴＪ構造（１８／２０／２２）の磁気自由層２２に近接した磁気ビア構造１２を含むＭＲＡＭデバイスが図示されており、この図面では、磁気ビア構造１２によって発生された磁場ＭＦが示される。図２に示すＭＲＡＭデバイスは、本願のこの実施形態の第１電極１４が、図１Ａ～１Ｂに示す場合のように磁性材料ではなく、非磁性導電性材料で構成されることを除いて、図１Ａ～１Ｂに示すＭＲＡＭデバイスに類似する。図２のＭＲＡＭデバイスの他のすべての構成要素／要素は、図１Ａ～１Ｂに示すＭＲＡＭデバイスについて上述したものと同じである。図２及び図３は、ボトムピンＭＴＪ構造を示すが、図２及び図３に示す実施形態は、トップピンＭＴＪ構造でも同様に機能する。

【0045】

この実施形態において、第１電極１４を提供する非磁性導電性材料は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）、窒化ルテニウム（ＲｕＮ）、ルテニウム－タンタル（ＲｕＴａ）、窒化ルテニウム－タンタル（ＲｕＴａＮ）、又はそれらの任意の多層組合せを含むことができるが、これらに限定されない。多層組合せの一つ例では、第１電極１４はＴｉ／ＴｉＮで構成できる。

【0046】

図３を参照すると、本願のさらなる実施形態に従って、ＭＴＪ構造（１８／２０／２２）の磁気自由層２２に近接した磁気ビア構造１２を含むＭＲＡＭデバイスが示されており、この図面では、磁気ビア構造によって発生された磁場ＭＦが示される。図３に示すＭＲＡＭデバイスは、本願のこの実施形態の第１電極１４が、磁気ビア構造１２の下に配置されることを除いて、図１Ａ～１Ｂに示すＭＲＡＭデバイスに類似する。図３のＭＲＡＭデバイスの他のすべての構成要素／要素は、図１Ａ～１Ｂに示すＭＲＡＭデバイスについて上述したものと同じである。

【0047】

図３に示す実施形態では、第１電極１４は、基板１０の表面との界面を形成する第１表面と、磁気ビア構造１２の第１表面との界面を形成する、前記第１表面とは反対側の第２表面とを有する。この実施形態では、磁気ビア構造１２の第１表面の反対側にある、磁気ビア構造１２の第２表面は、ＭＴＪ構造（１８／２０／２２）との界面を形成する。この実施形態では、ＭＴＪ構造（１８／２０／２２）との界面を形成する磁気ビア構造１２の第２表面は、第１相互接続誘電体材料層２６の非リセス表面ＮＳと同一平面上にある。

【0048】

本願のこの実施形態では、磁気ビア構造１２は、下にある第１電極１４のＣＤと同じか、それよりも小さいＣＤを有することができる。この実施形態では、磁気ビア構造１２は、依然として高いアスペクト比を有する。

【0049】

この実施形態では、第１電極１４は、典型的には、図２の実施形態に示す第１電極１４について上述したような非磁性導電性材料で構成される。いくつかの例では、第１電極１４は、図１Ａ～１Ｂに示す第１電極１４について上述したように、磁性材料で構成できる。

【0050】

本願のＭＲＡＭデバイス（図１Ａ、図１Ｂ、図２及び図３に示すような）は、通常の動作電圧を使用して、専用のプログラミングを使用する必要なく、チップ識別を有する。磁気ビア構造１２によって発生されるフリンジング磁場ＭＦの空間分布は、ＭＴＪ構造（１８／２０／２２）の磁気自由層２２にまで延びる。磁気ビア構造１２によって発生されたフリンジング磁場は、磁気自由層２２の磁化と相互作用し、その配向に影響を与える。特に、磁気ビア構造１２と磁気自由層２２の両方の磁化ベクトルは、同じ方向にランダムに上向き又は下向きに整列される。磁気参照層１８の磁化は、固定されており、常に同じ方向を向く。図１Ｂ、図２、図３、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ及び図６Ｂにおいて、単頭の矢印は、ＭＲＡＭデバイスの様々な層／構成要素の磁化の方向を示す。本願のＭＲＡＭデバイスのプログラミングは、ランダムであり、磁気ビア構造１２の副産物として発生するため自由である。磁気ビア構造１２の磁化は、物理的複製防止機能として使用でき、ＭＴＪ構造（１８／２０／２２）は、この情報を読み出すために使用できる。

【0051】

本願では、磁気ビア構造１２、磁気参照層１８、及び磁気自由層２２のそれぞれが、同じ方向に配向した磁化を有するとき、ＭＴＪ構造（１８／２０／２２）はゼロ（０）を読み出すことができる。磁気ビア構造１２及び磁気自由層２２が、同じ第１方向に配向された磁化を有し、磁気参照層１８が、第１方向とは反対の第２方向に配向された磁化を有するとき、ＭＴＪ構造（１８／２０／２２）は、イチ（１）を読み出すことができる。本願のこのアスペクトは、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ及び図６Ｃに示される。「０」と「１」は、チップ識別の手段として使用できる論理読み出しである。

【0052】

注目すべきことに、図４Ａにおいて、磁気ビア構造１２、磁気参照層１８、及び磁気自由層２２は、すべて上向きの磁化を有する。このようなＭＲＡＭデバイスは、出力としてゼロ（０）を有する。図４Ｂでは、磁気ビア構造１２及び磁気自由層２２の両方は、下向きの磁化を有し、磁気参照層１８の磁化は上向きである。このようなＭＲＡＭデバイスは、出力としてゼロ（０）を有する。

【0053】

図５Ａにおいて、磁気ビア構造１２、磁気参照層１８、及び磁気自由層２２は、すべて上向きの磁化を有する。このようなＭＲＡＭデバイスは、出力としてゼロ（０）を有する。図５Ｂでは、磁気ビア構造１２及び磁気自由層２２の両方は、下向きの磁化を有し、磁気参照層１８の磁化は上向きである。このようなＭＲＡＭデバイスは、出力としてゼロ（０）を有する。

【0054】

図６Ａでは、磁気ビア構造１２、磁気参照層１８、及び磁気自由層２２は、すべて上向きの磁化を有する。このようなＭＲＡＭデバイスは、出力としてゼロ（０）を有する。図６Ｂでは、磁気ビア構造１２及び磁気自由層２２の両方は、下向きの磁化を有し、磁気参照層１８の磁化は上向きである。このようなＭＲＡＭデバイスは、出力としてゼロ（０）を有する。

【0055】

次に、本願の実施形態に従って、ＭＴＪ含有ＭＲＡＭデバイス５６のアレイを示す図７Ａを参照する。図７Ｂは、図７Ａに示す点線の円内に含まれるＭＴＪ含有ＭＲＡＭデバイス５６のうちの１つの回路図を示す。図７Ａに示すアレイは、複数のソース線ＳＬ１、ＳＬ２．．．ＳＬｍと、複数のビット線ＢＬ１、ＢＬ２．．．ＢＬｍとを含み、これらは互いに間隔を空けて配置され、いずれも列状に配置される。「ｍ」は、図７Ａに示す例では２より大きい整数である。

【0056】

ソース線ＳＬ１、ＳＬ２．．．ＳＬｍの各々、及びビット線ＢＬ１、ＢＬ２．．．ＢＬｍの各々の第１端は、列デコーダ(column decoder)５２に電気的に接続され、ソース線ＳＬ１、ＳＬ２．．．ＳＬｍの各々、及びビット線ＢＬ１、ＢＬ２．．．ＢＬｍの各々の第２端は、センスアンプ／アナログデジタル変換器(sense amplifier/analog-to-digital converter)５０に電気的に接続される。出力「０」又は「１」は、アレイから読むことができる。アレイは、さらに、行状に配列された複数のワード線ＷＬ１、ＷＬ２．．．ＷＬｍを含む。各ワード線ＷＬ１、ＷＬ２．．．ＷＬｍの一端は、行デコーダ(row decoder)５０に電気的に接続される。ワード線、ビット線及びソース線は、本願のＭＲＡＭデバイスと組み合わせて集積回路を提供するために使用される導電性構造である。アレイは、複数のＭＴＪ含有ＭＲＡＭデバイス５６をさらに含む。各ＭＴＪ含有ＭＲＡＭデバイス５６は、ＦＥＴのようなスイッチングコントローラと、本願に従ったＭＲＡＭデバイス、すなわち、ＭＴＪ構造の磁気自由層に近接して、本明細書で定義されるような磁気ビア構造を含むＭＲＡＭデバイスとを含む。図７Ａに示す例示的な実施形態では、ＦＥＴのゲートは、ワード線ＷＬに接続され、ＦＥＴのソース／ドレイン領域の一方は、ソース線ＳＬに接続され、ＦＥＴのソース／ドレイン領域の他方は、ＭＴＪ構造に接続され、ＭＴＪ構造は、ビット線ＢＬに接続される。図７Ａの例示的な実施形態では、（左から右に読んで）第１列の各ＭＴＪ含有ＭＲＡＭデバイス５６は、出力として「１」を有し、第２列の各ＭＴＪ含有ＭＲＡＭデバイス５６は、出力として「０」を有し、第３列の各ＭＴＪ含有ＭＲＡＭデバイス５６は、「１」を有する。

【0057】

本願は、その好ましい実施形態に関して、特に示され説明されてきたが、本願の範囲から逸脱することなく、形態及び詳細における前述及び他の変化がなされ得ることは、当業者には理解されるであろう。したがって、本願は、記載及び図示された正確な形態及び詳細に限定されるものではなく、添付の特許請求の範囲に属することが意図される。

【図1A】

【図1B】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】

【図7A】

【図7B】

【国際調査報告】