特表 2024-519761 パラメータ校正方法およびシステム、量子チップ制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-21

(54)【発明の名称】パラメータ校正方法およびシステム、量子チップ制御方法

(51)【国際特許分類】

   G06N 10/80 20220101AFI20240514BHJP

【ＦＩ】

G06N10/80

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023569795

(86)(22)【出願日】2022-05-18

(85)【翻訳文提出日】2024-01-09

(86)【国際出願番号】 SG2022050328

(87)【国際公開番号】W WO2022245293

(87)【国際公開日】2022-11-24

(31)【優先権主張番号】202110553788.9

(32)【優先日】2021-05-20

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】17/661,442

(32)【優先日】2022-04-29

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】523322689

【氏名又は名称】アリババ イノベーション プライベート リミテッド

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(72)【発明者】

【氏名】ニ，シャオトン

(57)【要約】

パラメータ校正方法が提供される。パラメータ校正方法は、校正すべき制御パラメータを取得することと、量子チップに対応するシミュレーション実行誤差を決定することと、シミュレーション実行誤差に基づいて、校正すべき制御パラメータに対応する校正データを決定することと、校正データに基づいて、校正すべき制御パラメータを校正することにより、校正された制御パラメータを取得することとを含み、校正された制御パラメータは、量子チップの動作を制御するのに使用される。

【特許請求の範囲】

【請求項1】

パラメータ校正方法であって、前記方法が、
校正すべき制御パラメータを取得することと、
量子チップに対応するシミュレーション実行誤差を決定することと、
前記シミュレーション実行誤差に基づいて、前記校正すべき制御パラメータに対応する校正データを決定することと、
前記校正データを使用して、前記校正すべき制御パラメータを校正することにより、校正された制御パラメータを取得することと
を含み、前記校正された制御パラメータは、前記量子チップの動作を制御するのに使用される、方法。

【請求項2】

前記校正すべき制御パラメータが、前記量子チップのチップパラメータに応じて変化する、請求項１に記載の方法。

【請求項3】

前記量子チップに対応する前記シミュレーション実行誤差を決定することが、
前記量子チップに含まれる少なくとも１つの量子ビットを取得することと、
前記少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定することと、
前記少なくとも１つの量子ビットに対応する前記シミュレーション実行誤差に基づいて、前記量子チップに対応する前記シミュレーション実行誤差を決定することと
を含む、請求項１に記載の方法。

【請求項4】

前記少なくとも１つの量子ビットに対応する前記シミュレーション実行誤差を決定することが、
前記少なくとも１つの量子ビットのそれぞれに対応する、シミュレーションされた性能パラメータおよび理論的な性能パラメータを決定することと、
前記シミュレーションされた性能パラメータおよび前記理論的な性能パラメータに基づいて、前記少なくとも１つの量子ビットに対応する前記シミュレーション実行誤差を決定することと
を含む、請求項３に記載の方法。

【請求項5】

前記少なくとも１つの量子ビットのそれぞれに対応する前記シミュレーションされた性能パラメータを決定することが、
前記量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つのシミュレーション実行パラメータを取得することと、
前記少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する量子ゲート精度を決定することと、
前記少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する前記量子ゲート精度に基づいて、前記少なくとも１つの量子ビットのそれぞれに対応する前記シミュレーションされた性能パラメータを決定することと
を含む、請求項４に記載の方法。

【請求項6】

相異なるシミュレーション実行パラメータが、同じシミュレーション実行誤差または相異なるシミュレーション実行誤差に対応する、請求項５に記載の方法。

【請求項7】

前記シミュレーション実行誤差が、チップパラメータに対応するシミュレーション実行誤差、または制御パラメータに対応するシミュレーション実行誤差のうちの、少なくとも一方を含む、請求項３に記載の方法。

【請求項8】

前記チップパラメータが、前記量子チップに対応する静電容量、前記量子チップに対応するインダクタンス、または前記量子チップに対応しかつジョセフソン接合に蓄積されるエネルギーの特性を示すのに使用されるパラメータのうちの、少なくとも１つを含む、請求項２に記載の方法。

【請求項9】

前記校正された制御パラメータを取得した後、前記方法が、
前記量子チップを制御するのに使用される、設定された制御パラメータを取得することであって、前記設定された制御パラメータが、前記量子チップのチップパラメータによって変化しないことと、
前記設定された制御パラメータおよび前記校正された制御パラメータに基づいて、前記量子チップの動作を制御することと
をさらに含む、請求項１に記載の方法。

【請求項10】

前記設定された制御パラメータおよび前記校正された制御パラメータに基づいて、前記量子チップの前記動作を制御した後、前記方法が、
前記量子チップの量子ゲート平均精度を決定することと、
勾配最適化アルゴリズムおよび前記量子ゲート平均精度を使用することにより、前記設定された制御パラメータおよび前記校正された制御パラメータを最適化することと
をさらに含む、請求項９に記載の方法。

【請求項11】

前記量子チップの前記量子ゲート平均精度を決定することが、
前記量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つの設定された誤差パラメータを取得することと、
前記少なくとも１つの設定された誤差パラメータのそれぞれに対応する量子ゲート精度を決定することと、
前記少なくとも１つの設定された誤差パラメータに対応するすべての前記量子ゲート精度を平均して、前記量子ゲート平均精度を取得することと
をさらに含む、請求項１０に記載の方法。

【請求項12】

前記勾配最適化アルゴリズムおよび前記量子ゲート平均精度を使用することにより、前記設定された制御パラメータおよび前記校正された制御パラメータを最適化することが、
前記勾配最適化アルゴリズムを使用することにより、前記量子ゲート平均精度に対する逆微分演算を実行し、前記設定された制御パラメータの勾配および前記校正された制御パラメータの勾配を取得することと、
前記設定された制御パラメータの前記勾配および前記校正された制御パラメータの前記勾配にそれぞれ基づいて、前記設定された制御パラメータおよび前記校正された制御パラメータを最適化し、第１の最適化されたパラメータおよび第２の最適化されたパラメータを取得することと、
をさらに含み、前記第１の最適化されたパラメータおよび前記第２の最適化されたパラメータは、前記量子チップを制御するのに使用される、請求項１０に記載の方法。

【請求項13】

量子チップと、
前記量子チップに接続されたパラメータ校正装置と、を備えるパラメータ校正システムであって、前記パラメータ校正装置は、
命令を格納するよう構成されたメモリと、
１つまたは複数のプロセッサと、を備え、前記１つまたは複数のプロセッサは、前記装置に、
校正すべき制御パラメータを取得することと、
前記量子チップに対応するシミュレーション実行誤差を決定することと、
前記シミュレーション実行誤差に基づいて、前記校正すべき制御パラメータに対応する校正データを決定することと、
前記校正データに基づいて、前記制御パラメータを校正することにより、校正された制御パラメータを取得することと
を行わせるための前記命令を実行するよう構成され、前記校正された制御パラメータは、前記量子チップの動作を制御するのに使用される、パラメータ校正システム。

【請求項14】

量子チップ制御方法であって、前記方法が、
量子チップを制御して動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得することであって、前記第１のパラメータが、前記量子チップのチップパラメータに応じて変化し、前記第２のパラメータが、前記量子チップの前記チップパラメータによって変化しないことと、
前記第１のパラメータに対応する校正データを決定することであって、前記校正データが、前記量子チップに対応するシミュレーション実行誤差に基づいて決定されることと、
前記校正データに基づいて、前記第１のパラメータを校正し、校正された第１のパラメータを取得することと、
前記校正された第１のパラメータ、および前記第２のパラメータに基づいて、前記量子チップを制御して動作を実行することと
を含む、方法。

【請求項15】

前記第１のパラメータが、前記量子チップに対応する静電容量、前記量子チップに対応するインダクタンス、または前記量子チップに対応しかつジョセフソン接合に蓄積されるエネルギーの特性を示すのに使用されるパラメータのうちの、少なくとも１つを含み、前記第２のパラメータが、前記量子チップを制御して動作を実行するのに使用される波形を含む、請求項１４に記載の方法。

【請求項16】

前記第１のパラメータに対応する前記校正データを決定することが、
前記量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つの設定された誤差パラメータを取得することと、
少なくとも１つの設定された誤差パラメータ、前記第１のパラメータ、および前記第２のパラメータに基づいて、前記量子チップを制御することにより、前記量子チップに対応する誤差を決定することと、
前記量子チップに対応する前記誤差に基づいて、前記第１のパラメータおよび前記第２のパラメータに対応する前記校正データを決定することと
をさらに含む、請求項１４に記載の方法。

【請求項17】

前記校正された第１のパラメータ、および前記第２のパラメータに基づいて、前記量子チップを制御して動作を実行することが、
最適化された校正された第１のパラメータ、および最適化された第２のパラメータに基づいて、前記量子チップを制御して動作を実行すること
である、請求項１６に記載の方法。

【請求項18】

前記最適化された校正された第１のパラメータ、および前記最適化された第２のパラメータに基づいて、前記量子チップを制御して動作を実行する前に、前記方法が、
前記校正された第１のパラメータの勾配に基づいて、前記校正された第１のパラメータを最適化することにより、前記最適化された校正された第１のパラメータを取得することと、
前記第２のパラメータの勾配に基づいて、前記第２のパラメータを最適化することにより、前記最適化された校正された第２のパラメータを取得することと
をさらに含む、請求項１７に記載の方法。

【請求項19】

前記最適化された校正された第１のパラメータ、および前記最適化された第２のパラメータに基づいて、前記量子チップを制御して動作を実行することが、
少なくとも１つの校正された第１のパラメータに対応する少なくとも１つの量子ゲートを生成することと、
前記生成された少なくとも１つの量子ゲートに対応する理想的な量子ゲートを決定することと、
前記生成された量子ゲートおよび前記理想的な量子ゲートに基づいて、前記少なくとも１つの設定された誤差パラメータに対応する前記少なくとも１つの量子ゲートの精度を生成することと、
すべての前記設定された誤差パラメータに対応するすべての前記量子ゲート精度を平均することにより、量子ゲート平均精度を取得することと、
勾配最適化アルゴリズムを使用して、前記量子ゲート平均精度に対して逆微分演算を実行し、前記校正された第１のパラメータの前記勾配および前記第２のパラメータの前記勾配を取得することと
をさらに含む、請求項１８に記載の方法。

【請求項20】

前記校正データの数量が１つまたは複数であり、前記取得された校正された第１のパラメータの数量が、前記校正データの前記数量と同じである、請求項１４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[0001] 本開示は、２０２１年５月２０日に出願された中国特許出願第２０２１１０５５３７８８．９号、および２０２２年４月２９日に出願された米国特許出願第１７／６６１，４４２号の優先権の利益を主張し、その全体が参照により本明細書に組み込まれる。

【0002】

[0002] 本開示は量子技術の分野に関し、詳細には、パラメータ校正方法およびシステム、ならびに量子チップ制御方法に関する。

【背景技術】

【0003】

[0003] 量子チップは、基板上に量子回路を集積し、量子情報処理を実行するチップである。量子コンピューティングの分野において、量子ゲート動作を実施し、量子アルゴリズムを実行するには、チップパラメータおよび制御パラメータに基づいて、量子チップを制御する必要がある。しかし、量子チップを制御するための一部のパラメータは、時間の経過と共に変化し、たとえば、量子チップを制御するためのチップパラメータは、時間と共に変化する。測定によって取得されたチップパラメータにも、誤差が含まれる可能性がある。

【発明の概要】

【0004】

[0004] 本開示の実施形態は、パラメータ校正方法を提供する。この方法は、校正すべき制御パラメータを取得することと、量子チップに対応するシミュレーション実行誤差を決定することと、シミュレーション実行誤差に基づいて、校正すべき制御パラメータに対応する校正データを決定することと、校正データに基づいて、校正すべき制御パラメータを校正することにより、校正された制御パラメータを取得することとを含み、校正された制御パラメータは、量子チップの動作を制御するのに使用される。

【0005】

[0005] 本開示の実施形態は、パラメータ校正システムを提供する。このシステムは、量子チップと、量子チップに接続されたパラメータ校正装置とを備え、パラメータ校正装置は、校正すべき制御パラメータを取得し、量子チップに対応するシミュレーション実行誤差を決定し、シミュレーション実行誤差に基づいて、校正すべき制御パラメータに対応する校正データを決定し、校正データに基づいて、制御パラメータを校正することにより、校正された制御パラメータを取得するよう構成され、校正された制御パラメータは、量子チップの動作を制御するのに使用される。

【0006】

[0006] 本開示の実施形態は、量子チップ制御方法を提供する。この方法は、量子チップを制御して動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得することであって、第１のパラメータが、量子チップのチップパラメータに応じて変化し、第２のパラメータが、量子チップのチップパラメータによって変化しないことと、第１のパラメータに対応する校正データを決定することであって、校正データが、量子チップに対応するシミュレーション実行誤差に基づいて決定されることと、校正データに基づいて第１のパラメータを校正し、校正された第１のパラメータを取得することと、校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御して動作を実行することとを含む。

【0007】

[0007] 本開示の実施形態および様々な態様が、以下の詳細な説明および添付の図に示されている。図示されている様々な機能は、原寸に比例して描かれてはいない。

【図面の簡単な説明】

【0008】

【図1】[0008]本開示のいくつかの実施形態による、例示的なパラメータ校正方法の概略的な流れ図である。

【図2】[0009]本開示のいくつかの実施形態による、パラメータ校正方法の原理を示す概略図である。

【図3】[0010]本開示のいくつかの実施形態による、量子チップに対応するシミュレーション実行誤差を決定する、概略的な流れ図である。

【図4】[0011]本開示のいくつかの実施形態による、別の例示的なパラメータ校正方法の概略的な流れ図である。

【図5】[0012]本開示のいくつかの実施形態による、別の例示的なパラメータ校正方法の概略的な流れ図である。

【図6】[0013]本開示のいくつかの実施形態による、例示的な量子チップ制御方法の概略的な流れ図である。

【図7】[0014]本開示のいくつかの実施形態による、量子チップ制御方法の原理を示す概略図である。

【図8A】[0015]本開示のいくつかの実施形態による、量子チップ制御方法の原理を示す別の概略図である。

【図8B】[0016]本開示のいくつかの実施形態による、図８Ａに示した原理の、例示的な量子チップ制御方法の概略的な流れ図である。

【図9】[0017]本開示のいくつかの実施形態による、別の例示的なパラメータ校正方法の概略的な流れ図である。

【図10】[0018]本開示のいくつかの実施形態による、別の例示的な量子チップ制御方法の概略的な流れ図である。

【図11】[0019]本開示のいくつかの実施形態による、例示的なパラメータ校正装置の概略構成図である。

【図12】[0020]図１１に示したパラメータ校正装置に対応する例示的な電子デバイスの概略構成図である。

【図13】[0021]本開示のいくつかの実施形態による、例示的な量子チップ制御装置の概略構成図である。

【図14】[0022]図１３に示した量子チップ制御装置に対応する電子デバイスの概略構成図である。

【図15】[0023]本開示のいくつかの実施形態による、別の例示的なパラメータ校正装置の概略構成図である。

【図16】[0024]図１５に示したパラメータ校正装置に対応する電子デバイスの概略構成図である。

【図17】[0025]本開示のいくつかの実施形態による、別の例示的な量子チップ制御装置の概略構成図である。

【図18】[0026]図１７に示した量子チップ制御装置に対応する電子デバイスの概略構成図である。

【図19】[0027]本開示のいくつかの実施形態による、例示的なパラメータ校正システムの概略構成図である。

【発明を実施するための形態】

【0009】

[0028] ここで、例示的な実施形態を詳細に参照することができ、その例が、添付図面に示されている。以下の説明は添付図面を参照しており、図面では、相異なる図面の同じ番号は、特に示されていない限り、同じまたは類似の要素を表す。例示的な実施形態の以下の説明に記載されている実施態様は、本開示と一貫する、すべての実施形態を表すものではない。実施態様は、そうではなくて、添付の特許請求の範囲に列挙されている、本開示に関係する態様と一貫する、装置および方法の例にすぎない。本開示の特定の態様が、下記でより詳細に説明される。本明細書で提示されている用語および定義は、参照により組み込まれている用語および／または定義と矛盾する場合、優先される。

【0010】

[0029] 一連の校正動作によって、量子チップを制御するパラメータを校正し、量子チップの制御の精度を保証するために、本開示の実施形態は、パラメータ校正方法および装置、ならびに量子チップの制御方法を提供する。

【0011】

[0030] パラメータ校正方法では、校正すべき制御パラメータを取得することにより、量子チップに対応するシミュレーション実行誤差が決定される。シミュレーション実行誤差に基づいて、制御パラメータに対応する校正データが決定され、校正データに基づいて制御パラメータが校正される。校正された制御パラメータを使用して、量子チップを制御し、動作を実行する。このようにして、量子チップに存在するシミュレーション実行誤差に基づいて、制御パラメータを校正することができ、校正された制御パラメータに基づいて、量子チップを制御することができる。これにより、量子チップの制御の品質および効率が保証される。さらに、パラメータ校正方法の実用性が高まる。

【0012】

[0031] 図１は、本開示のいくつかの実施形態による、例示的なパラメータ校正方法１００を示す、概略的な流れ図である。図２は、本開示のいくつかの実施形態による、パラメータ校正方法１００の原理を示す概略図である。図１および図２に示すように、パラメータ校正方法１００が提供される。パラメータ校正方法１００は、パラメータ校正装置によって実行することができる。パラメータ校正装置は、ソフトウェアとして、またはソフトウェアとハードウェアとの組合せで、実現できることが理解されよう。パラメータ校正方法１００は、具体的には、図１および図２を参照すると、以下の工程Ｓ１０１～Ｓ１０４を含むことができる。

【0013】

[0032] 工程Ｓ１０１では、校正すべき制御パラメータ２０１が取得される。

【0014】

[0033] 校正すべき制御パラメータ２０１は、量子チップ２００のチップパラメータに応じて変化する可能性のある、パラメータである。量子チップ２００のチップパラメータは、具体的には、量子チップに対応する静電容量、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合に蓄積されるエネルギーの特性を示すのに使用されるパラメータのうちの、少なくとも１つを含むことができる。言い換えれば、量子チップ２００の構造が変化した後、量子チップ２００に対応する静電容量、量子チップ２００に対応するインダクタンス、またはジョセフソン接合に蓄積されるエネルギーの特性を示すのに使用されるパラメータのうちの、どの１つでも変化する。したがって、校正すべき制御パラメータ２０１は、量子チップ２００の構造に応じて変化する可能性がある。

【0015】

[0034] もちろん、校正すべき制御パラメータ２０１はまた、量子チップ２００の動作中に存在するノイズ（量子チップが配置される環境に関係する）によって変化するパラメータでもあり得る。すなわち、量子チップ２００の動作中に存在するノイズが変化すると、それに応じて校正すべき制御パラメータ２０１も変化する。校正すべき制御パラメータ２０１は、一例では、量子チップ２００を制御して動作を実行するために使用される、波形（たとえば、波形の振幅、波形の種類など）を含むことができる。校正すべき制御パラメータ２０１は、上記で説明したパラメータの種類に限定されるものではなく、当業者であれば、特定の適用例のシナリオまたは適用例での要件に従って、他のパラメータを含む校正すべき制御パラメータ２０１も設定できることが理解されよう。したがってここでは詳細には繰り返さないことにする。

【0016】

[0035] 校正すべき制御パラメータ２０１は、加えて、予め入力されたパラメータ、または最適化されたパラメータであり得る。校正すべき制御パラメータ２０１を取得するやり方は、この例では限定されない。たとえば、校正すべき制御パラメータ２０１を事前設定された領域に格納でき、事前設定された領域にアクセスすることで、校正すべき制御パラメータを取得することができる。別法として、校正すべき制御パラメータを、第３のデバイスに格納することもできる。この例において、パラメータ校正方法を実施するよう構成されたパラメータ校正装置には、事前設定されたインタフェースが設けられ、パラメータ校正装置は、事前設定されたインタフェースを介して、第３のデバイスと（たとえば、有線または無線で）通信することができる。パラメータ校正装置は、これにより、第３のデバイスから校正すべき制御パラメータ２０１を取得することができる。別法として、パラメータ校正方法を実施するよう構成されたパラメータ校正装置には、対話式インタフェースが設けられ、実行すべき動作を、対話式インタフェースを介して入力でき、これにより、実行すべき動作に基づいて、校正すべき制御パラメータを生成するか、または決定することができる。したがって、パラメータ校正装置により、校正すべき制御パラメータを安定して取得することができる。

【0017】

[0036] もちろん、校正すべき制御パラメータ２０１の取得の安定性および信頼性が保証できる限り、他のやり方でも校正すべき制御パラメータ２０１を取得できることが理解されよう。したがってここでは、詳細には説明しないことにする。

【0018】

[0037] 工程Ｓ１０２では、量子チップ２００に対応するシミュレーション実行誤差２０２が決定される。

【0019】

[0038] パラメータを使用して量子チップ２００を制御し、量子演算を実行する場合、量子チップ２００の演算結果には一定の誤差が生じる可能性がある。量子チップ２００の演算の品質および効率を保証するために、シミュレーション実行誤差２０２に基づいて、パラメータを校正することができる。具体的には、量子チップに対応するシミュレーション実行誤差２０２を決定するやり方は、この例では限定されない。たとえば、量子チップ２００に対応するシミュレーション制御パラメータを事前設定しておき、シミュレーション制御パラメータに基づいて、量子チップの制御をシミュレーションすることにより、量子チップに対応するシミュレーション実行誤差２０２を取得することができる。様々なシミュレーション実行誤差が、様々なシミュレーション実行パラメータに対応する可能性があることについて、理解されよう。量子チップ２００が、シミュレーション実行パラメータに基づいて制御されると、シミュレーション実行パラメータに対応するシミュレーション実行誤差を、取得することができる。別法として、量子チップのシミュレーション実行誤差２０２を分析するための機械学習モデルが、事前に訓練される。具体的には、量子チップ２００の構造を決定し、次いで量子チップ２００の構造を、機械学習モデルを使用して解析することにより、量子チップに対応するシミュレーション実行誤差２０２を、決定することができる。

【0020】

[0039] もちろん、量子チップに対応するシミュレーション実行誤差を決定する精度および信頼性が保証できる限り、量子チップに対応するシミュレーション実行誤差２０２は、他のやり方でも決定できることが理解されよう。したがってここでは、詳細には説明しないことにする。

【0021】

[0040] 工程Ｓ１０３では、シミュレーション実行誤差２０２に基づいて、制御パラメータに対応する校正データ２０３が決定される。

【0022】

[0041] 量子チップ２００に対応するシミュレーション実行誤差２０２と、校正データ２０３との間には、マッピング関係がある。したがって、制御パラメータに対応する校正データ２０３は、量子チップ２００に対応するシミュレーション実行誤差２０２が取得された後、シミュレーション実行誤差２０２に基づいて決定することができる。校正データ２０３は、制御パラメータに基づいて量子チップを制御する精度を高めるために、校正すべき制御パラメータ２０１を校正するのに使用される。

【0023】

[0042] 工程Ｓ１０４では、校正データ２０３に基づいて校正すべき制御パラメータ２０１を校正することにより、校正された制御パラメータ２０４を取得することができる。校正された制御パラメータ２０４は、量子チップ２００の動作を制御するのに使用される。

【0024】

[0043] 校正すべき制御パラメータ２０１は、校正データ２０３が取得された後、校正データ２０３に基づいて校正され、校正された制御パラメータ２０４を取得することができる。取得された校正された制御パラメータ２０４は、量子チップ２００の動作を制御するのに使用される。このようにして、量子チップの制御精度を効果的に高めることができる。校正データ２０３と校正すべき制御パラメータ２０１との乖離がより大きいほど、校正データ２０３に基づいて校正すべき制御パラメータ２０１を校正する程度が、一層大きくなり、校正データ２０３と校正すべき制御パラメータ２０１との乖離がより小さいほど、校正データ２０３に基づいて校正すべき制御パラメータ２０１を校正する程度が、一層小さくなることが理解されよう。校正データ２０３が校正すべき制御パラメータ２０１と同じである場合には、校正すべき制御パラメータ２０１を校正する必要はない。

【0025】

[0044] この例で提供されるパラメータ校正方法では、校正すべき制御パラメータを取得し、量子チップに対応するシミュレーション実行誤差を決定することによって、制御パラメータに対応する校正データがシミュレーション実行誤差に基づいて決定され、校正データに基づいて校正すべき制御パラメータが校正される。したがって、量子チップに存在するシミュレーション実行誤差に基づいて、校正すべき制御パラメータを校正でき、校正された制御パラメータに基づいて、量子チップを制御でき、これにより、量子チップの制御精度を保証し、さらにパラメータ校正方法の実用性が高まる。

【0026】

[0045] 図３は、本開示のいくつかの実施形態による、量子チップに対応するシミュレーション実行誤差を決定する、Ｓ１０２の部分的工程（ｓｕｂ－ｓｔｅｐ）を示す概略的な流れ図である。前述の実施形態に基づいて、図３を参照すると、量子チップに対応するシミュレーション実行誤差を決定する、実施態様が提示されている。具体的には、量子チップに対応するシミュレーション実行誤差を決定する工程は、工程Ｓ３０１～Ｓ３０３をさらに含むことができる。

【0027】

[0046] 工程Ｓ３０１では、量子チップに含まれる少なくとも１つの量子ビットが取得される。

【0028】

[0047] 工程Ｓ３０２では、少なくとも１つの量子ビットに対応するシミュレーション実行誤差が決定される。

【0029】

[0048] 工程Ｓ３０３では、量子チップに対応するシミュレーション実行誤差は、少なくとも１つの量子ビットに対応するシミュレーション実行誤差に基づいて、決定される。

【0030】

[0049] 量子チップは、少なくとも１つの静電容量、少なくとも１つのインダクタ、少なくとも１つの量子ビット、１つまたは２つの量子ビットに作用する少なくとも１つの量子ゲートなど、複数の構成を備える。量子チップの実行誤差に影響を与える主な要因は、量子チップ上に配置された量子ビットである。したがって、量子チップに対応する決定するシミュレーション実行誤差の品質および効率を保証するために、量子チップに含まれる少なくとも１つの量子ビットを取得することができる。少なくとも１つの量子ビットは、量子チップの一部である。少なくとも１つの量子ビットに対応するシミュレーション実行誤差は、少なくとも１つの量子ビットを分析することにより、決定することができる。この場合、量子チップのシミュレーション実行誤差は、少なくとも１つの量子ビットに対応するシミュレーション実行誤差に基づいて、決定される。

【0031】

[0050] いくつかの実施形態では、少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定することは、少なくとも１つの量子ビットのそれぞれに対応するシミュレーションされた性能パラメータおよび理論的性能パラメータを決定することと、シミュレーションされた性能パラメータおよび理論的性能パラメータに基づいて、少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定することとを、含むことができる。

【0032】

[0051] 具体的には、少なくとも１つの量子ビットのそれぞれに対応するシミュレーションされた性能パラメータを決定することは、量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つのシミュレーション実行パラメータを取得することと、少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する、量子ゲート精度を決定することと、少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する量子ゲート精度に基づいて、少なくとも１つの量子ビットのそれぞれに対応するシミュレーションされた性能パラメータを決定することと、を含むことができる。

【0033】

[0052] 少なくとも１つの量子ビットに対応するシミュレーション実行誤差を正確に取得するために、量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つのシミュレーション実行パラメータ（たとえば、量子チップを制御して動作を実行するために使用される波形を含む）を取得でき、次いで量子チップの少なくとも１つの量子ビットは、少なくとも１つの量子ビットに対応するシミュレーションされた性能パラメータを取得するために、少なくとも１つのシミュレーション実行パラメータに基づいて、動作をシミュレーションするよう制御することができる。具体的には、少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する量子ゲート精度が決定され、次いで、少なくとも１つの量子ビットのそれぞれに対応するシミュレーションされた性能パラメータは、少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する量子ゲート精度を分析することにより、決定することができる。いくつかの実施形態では、量子ゲート精度は、量子ビットの性能パラメータと相関しており、たとえば、量子ゲート精度がより高いほど、量子ビットの性能パラメータが一層高まり、量子ゲート精度がより低いほど、量子ビットの性能パラメータが一層低下する。したがって、少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する量子ゲート精度が取得された後、少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する量子ゲート精度は、少なくとも１つの量子ビットのそれぞれに対応するシミュレーションされた性能パラメータとして決定することができる。

【0034】

[0053] シミュレーション実行パラメータが、量子ビットを制御するのに使用されると、シミュレーションされた性能パラメータは、理論的な性能パラメータに対応することができる。したがって、量子チップが、事前設定されたパラメータに基づいて、動作をシミュレーションするよう制御された後、シミュレーション実行パラメータに従って、シミュレーションされた性能パラメータに対応する理論的性能パラメータを、直接取得することができる。

【0035】

[0054] シミュレーションされた性能パラメータおよび理論的性能パラメータが取得された後、シミュレーションされた性能パラメータおよび理論的性能パラメータを分析して、少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定することができる。相異なるシミュレーション実行パラメータに対応するシミュレーション実行誤差は、同じになる可能性も、または相異なる可能性もあり、たとえば、同じ量子ビットの動作を制御するために、相異なるシミュレーション実行パラメータが使用されると、同じシミュレーション実行誤差を取得する可能性も、または相異なるシミュレーション実行誤差を取得する可能性もあることが理解されよう。同じシミュレーション実行パラメータを使用して、相異なる量子ビットの動作を制御すると、同じシミュレーション実行誤差が取得される可能性も、または相異なるシミュレーション実行誤差が取得される可能性もある。

【0036】

[0055] 加えて、少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つのシミュレーション実行パラメータは、チップパラメータおよび制御パラメータを含むことができる。チップパラメータは、具体的には、量子チップに対応する静電容量、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合に蓄積されるエネルギーの特性を示すのに使用されるパラメータのうちの、少なくとも１つを含む。したがって、取得されたシミュレーション実行誤差は、チップパラメータに対応するシミュレーション実行誤差、または制御パラメータに対応するシミュレーション実行誤差のうちの、少なくとも一方を含むことができる。

【0037】

[0056] 少なくとも１つの量子ビットに対応するシミュレーション実行誤差が取得された後、少なくとも１つの量子ビットに対応するシミュレーション実行誤差を分析して、量子チップに対応するシミュレーション実行誤差を決定することができる。いくつかの実施形態では、少なくとも１つの量子ビットに対応するシミュレーション実行誤差は、量子チップに対応するシミュレーション実行誤差としてそのまま決定することができる。

【0038】

[0057] 量子チップは、たとえば、５０個の量子ビットを備える。量子チップに対応するシミュレーション実行誤差を正確に決定するために、量子チップが備える１つの量子ビットを取得でき、次いで、この１つの量子ビットを分析して、１つの量子ビットに対応するシミュレーション実行誤差を決定でき、次いで、１つの量子ビットに対応するシミュレーション実行誤差を、量子チップに対応するシミュレーション実行誤差として決定することができる。

【0039】

[0058] 別法として、量子チップが８０個の量子ビットを備えている場合、量子チップに含まれる２つの量子ビットを取得でき、次いで、この２つの量子ビットを分析して、２つの量子ビットに対応するシミュレーション実行誤差を決定することができる。２つの量子ビットに対応するシミュレーション実行誤差は、量子チップに対応するシミュレーション実行誤差として、決定することができる。このようにして、量子チップに対応するシミュレーション実行誤差を決定することの品質および効率が、効果的に保証され、量子チップに対応する決定するシミュレーション実行誤差を決定することの適応性および信頼性も保証される。

【0040】

[0059] この例では、量子チップが備える少なくとも１つの量子ビットを取得し、少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定することにより、量子チップに対応するシミュレーション実行誤差が、少なくとも１つの量子ビットに対応するシミュレーション実行誤差に基づいて、決定される。少なくとも１つの量子ビットは、量子チップの一部なので、データ処理量が効果的に削減され、量子チップに対応するシミュレーション実行誤差を決定することの品質および効率も、効果的に保証され、これにより、量子チップに対応するシミュレーション実行誤差に基づいた制御パラメータの校正の安定性および信頼性がさらに高まる。

【0041】

[0060] 図４は、本開示のいくつかの実施形態による、別のパラメータ校正方法４００を示す、概略的な流れ図である。前述の実施形態のうちのいずれか１つに基づいて、図４を参照すると、方法４００は、校正された制御パラメータを取得した後、以下の工程Ｓ４０１およびＳ４０２をさらに含むことができる。

【0042】

[0061] 工程Ｓ４０１では、量子チップを制御するのに使用される、設定された制御パラメータが取得される。設定された制御パラメータは、量子チップのチップパラメータによって変化しない。

【0043】

[0062] 工程Ｓ４０２では、設定された制御パラメータおよび校正された制御パラメータに基づいて、量子チップの動作が制御される。

【0044】

[0063] 量子チップを制御するためのパラメータは、量子チップのチップパラメータに応じて変化する、校正すべき制御パラメータを含むだけでなく、量子チップのチップパラメータによって変化しない、設定された制御パラメータも含む。したがって、量子チップの制御の安定性および信頼性を正確に保証するために、量子チップの制御に使用される、設定された制御パラメータを取得することができる。具体的には、この例における、量子チップの制御に使用される、設定された制御パラメータを取得する具体的な実施態様は、前述の実施形態における、校正すべき制御パラメータを取得する、具体的な実施態様と同様である。詳細については、前述の説明を参照することができ、ここでは繰り返さないことにする。

【0045】

[0064] 設定された制御パラメータおよび校正された制御パラメータが取得された後、設定された制御パラメータおよび校正された制御パラメータに基づいて、量子チップの動作を制御することができ、これにより、量子演算を実現し、量子演算結果の精度が保証され、さらにパラメータ校正方法の実用性が高まる。

【0046】

[0065] 図５は、本開示のいくつかの実施形態による、さらに別のパラメータ校正方法５００の概略的な流れ図である。前述の実施形態のいずれか１つに基づいて、図５を参照すると、方法５００は、設定された制御パラメータおよび校正された制御パラメータに基づく、量子チップの制御動作の後、以下の工程Ｓ５０１およびＳ５０２をさらに含むことができる。

【0047】

[0066] 工程Ｓ５０１では、量子チップの量子ゲート平均精度が決定される。

【0048】

[0067] 量子チップの量子ゲート平均精度を決定することは、量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つの設定された誤差パラメータを取得することと、少なくとも１つの設定された誤差パラメータのそれぞれに対応する量子ゲート精度を決定することと、少なくとも１つの設定された誤差パラメータに対応するすべての量子ゲート精度を平均して、量子ゲート平均精度を取得することとを、含むことができる。

【0049】

[0068] 量子チップは、具体的には、静電容量、インダクタ、少なくとも１つの量子ビット、１つまたは２つの量子ビットに作用する量子ゲートなどの、構成を備える。量子チップの量子ゲート平均精度を決定する効率を高め、分析すべきデータ量を削減するために、量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つの設定された誤差パラメータを取得することができる。量子チップは、少なくとも１つの設定された誤差パラメータが取得された後、少なくとも１つの設定された誤差パラメータ、設定された制御パラメータ、および校正すべき制御パラメータに基づいて、シミュレーション動作を実行するよう制御することができる。１つの設定された誤差パラメータが、１つのシミュレーション動作に対応でき、別の設定された誤差パラメータが、別のシミュレーション動作に対応できることが理解されよう。少なくとも１つの設定された誤差パラメータのそれぞれに対応する量子ゲート精度を取得することができる。

【0050】

[0069] 少なくとも１つの設定された誤差パラメータに対応するすべての量子ゲート精度が取得された後、少なくとも１つの設定された誤差パラメータに対応するすべての量子ゲート精度を平均して、量子ゲート平均精度を取得し、これにより、決定する量子ゲート平均精度の精度および信頼性を、効果的に保証することができる。

【0051】

[0070] 工程Ｓ５０２では、勾配最適化アルゴリズムおよび量子ゲート平均精度を使用して、設定された制御パラメータおよび校正された制御パラメータが最適化される。

【0052】

[0071] 量子ゲート平均精度が取得された後に、勾配最適化アルゴリズムおよび量子ゲート平均精度を使用して、設定された制御パラメータおよび校正された制御パラメータを最適化することができる。具体的には、勾配最適化アルゴリズムおよび量子ゲート平均精度を使用して、設定された制御パラメータおよび校正された制御パラメータを最適化することは、勾配最適化アルゴリズムを使用して、量子ゲート平均精度に対して逆微分演算を実行し、設定された制御パラメータの勾配、および校正された制御パラメータの勾配を取得することと、設定された制御パラメータの勾配および校正された制御パラメータの勾配にそれぞれ基づいて、設定された制御パラメータおよび校正された制御パラメータを最適化し、第１の最適化されたパラメータおよび第２の最適化されたパラメータを取得することと、をさらに含むことができる。第１の最適化されたパラメータおよび第２の最適化されたパラメータは、量子チップを制御するために使用される。

【0053】

[0072] 具体的には、自動勾配最適化フレームワークを使用して、量子ゲート平均精度に対して逆微分演算を実行することができる。自動勾配最適化フレームワークは、勾配を自動的に計算して、勾配情報を最適化に使用できる、事前に訓練されるソフトウェアフレームワークである。自動勾配最適化フレームワークを使用して、量子ゲート平均精度に対して逆微分演算を実行することにより、逆微分演算の品質および効率を効果的に保証できるため、設定された制御パラメータの勾配（たとえば、設定された制御パラメータの１次微分値）および校正された制御パラメータの勾配（たとえば、校正された制御パラメータの１次微分値）を、安定して取得することができる。設定された制御パラメータの勾配は、設定された制御パラメータを最適化するために使用される。校正された制御パラメータの勾配は、校正された制御パラメータを最適化するために使用される。最適化後に、第１の最適化されたパラメータおよび第２の最適化されたパラメータを取得することができる。量子チップは、第１の最適化されたパラメータおよび第２の最適化されたパラメータに基づいて制御でき、これにより、量子チップの動作の品質および効率が高まる。

【0054】

[0073] この例では、量子チップの量子ゲート平均精度を決定し、次いで、勾配最適化アルゴリズムおよび量子ゲート平均精度を使用して、設定された制御パラメータおよび校正された制御パラメータを最適化することにより、設定された制御パラメータの勾配および校正された制御パラメータの勾配を同時に取得することができる。設定された制御パラメータおよび校正された制御パラメータは、それぞれ、設定された制御パラメータの勾配および校正された制御パラメータの勾配に基づいて、最適化することができる。したがって、効率的なパラメータの最適化が、効果的に実現する。加えて、取得された第１の最適化されたパラメータおよび第２の最適化されたパラメータに基づいて、量子チップを制御することができる。このようにして、量子チップの制御の精度が効果的に保証され、パラメータ校正方法の実用性がさらに高まる。

【0055】

[0074] 図６は、本開示のいくつかの実施形態による、量子チップ制御方法６００の概略的な流れ図である。図６を参照すると、量子チップ制御方法６００が提示されている。量子チップ制御方法６００は、量子チップ制御装置によって実行することができる。量子チップ制御装置は、ソフトウェアとして、またはソフトウェアとハードウェアとの組合せで、実現できることが理解されよう。量子チップ制御方法は、具体的には、以下の工程Ｓ６０１～Ｓ６０４を含むことができる。

【0056】

[0075] 工程Ｓ６０１では、量子チップを制御して動作を実行するのに使用される、第１のパラメータおよび第２のパラメータが取得される。第１のパラメータは、量子チップのチップパラメータに応じて変化し、第２のパラメータは、量子チップのチップパラメータによって変化しない。

【0057】

[0076] 第１のパラメータ（またはチップパラメータと呼ばれる）は、量子チップの動作中に変化することのないパラメータであり得る。チップパラメータは、チップの構造と相関している。チップパラメータは、たとえば、量子チップに対応する静電容量、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合に蓄積されるエネルギーの特性を示すのに使用されるパラメータのうちの、少なくとも１つを含むことができる。第２のパラメータ（または制御パラメータと呼ばれる）は、量子チップの動作中に変化する可能性があるパラメータであり得る。制御パラメータは、たとえば、量子チップを制御して動作を実行するために使用される波形を含むことができる。

【0058】

[0077] 加えて、量子チップを正確に制御するために、量子チップの制御に使用される第１のパラメータおよび第２のパラメータを取得することができる。第１のパラメータおよび第２のパラメータを取得する具体的なやり方は、本開示では限定されない。たとえば、第１のパラメータおよび第２のパラメータを事前設定された領域に格納でき、事前設定された領域にアクセスすることで、第１のパラメータおよび第２のパラメータを取得することができる。別法として、第１のパラメータおよび第２のパラメータを、第３のデバイスに格納でき、量子チップ制御方法を実施するよう構成された制御装置に、事前設定されたインタフェースが設けられる。制御装置は、事前設定されたインタフェースを介して、第３のデバイスと通信することができる。制御装置は、この場合、第３のデバイスから第１のパラメータおよび第２のパラメータを取得することができる。別法として、量子チップ制御方法を実施するよう構成された制御装置には、対話式インタフェースが設けられ、ユーザは、対話式インタフェースを介して実行すべき動作を入力し、これにより制御装置は、実行すべき動作に基づいて、第１のパラメータおよび第２のパラメータを生成する。制御装置は、このようにして、第１のパラメータおよび第２のパラメータを安定して取得することができる。もちろん、第１のパラメータおよび第２のパラメータの取得の安定性および信頼性が保証できる限り、他のやり方でも第１のパラメータおよび第２のパラメータを取得できることが理解されよう。こうした他のやり方については、ここでは、詳細は説明しないことにする。

【0059】

[0078] 工程Ｓ６０２では、第１のパラメータに対応する校正データが決定される。校正データは、量子チップに対応するシミュレーション実行誤差に基づいて決定される。

【0060】

[0079] 第１のパラメータは、量子チップのチップパラメータに応じて変化するので、第１のパラメータに基づく量子チップの制御の安定性および信頼性を保証するために、第１のパラメータに対応する校正データを決定することができる。校正データは、量子チップに対応するシミュレーション実行誤差に基づいて決定される。この例における、第１のパラメータに対応する校正データを決定する実施態様のプロセス、および実施態様の効果は、具体的には、前述の実施形態における、「シミュレーション実行誤差に基づいて、制御パラメータに対応する校正データを決定する」実施態様のプロセスおよび実施態様の効果と同様である。詳細については、前述の説明を参照することができ、ここでは繰り返さないことにする。

【0061】

[0080] 工程Ｓ６０３では、第１のパラメータが、校正データに基づいて校正され、校正された第１のパラメータが取得される。

【0062】

[0081] 工程Ｓ６０４では、量子チップは、校正された第１のパラメータ、および第２のパラメータに基づいて、動作を実行するよう制御される。

【0063】

[0082] 校正データが取得された後に、校正データに基づいて、第１のパラメータを校正して、校正された第１のパラメータを取得でき、次いで、校正された第１のパラメータ、および第２のパラメータに基づいて、量子演算を実行するために、量子チップを制御することができ、これにより、量子演算の品質および効率がさらに高まる。

【0064】

[0083] この例で提供される量子チップ制御方法では、量子チップを制御して動作を実行するのに使用される、第１のパラメータおよび第２のパラメータを取得することにより、第１のパラメータに対応する校正データが決定される。第１のパラメータは、校正データに基づいて校正され、校正された第１のパラメータが取得される。量子チップは、校正された第１のパラメータ、および第２のパラメータに基づいて、動作を実行するよう制御される。したがって、効率的なパラメータ校正が実現する。加えて、取得された校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御することができるため、量子チップの制御精度が効果的に保証され、これにより、量子チップ制御方法の実用性がさらに高まる。

【0065】

[0084] 図７、図８Ａ、および図８Ｂを参照すると、量子チップ制御方法８００が提示されている。制御方法８００は、パラメータを校正するプロセスと、校正されたパラメータに基づいて、量子チップを制御し、パラメータの最適化を実施するプロセスとを含む。具体的には、パラメータを校正するプロセスと、校正されたパラメータに基づいて、量子チップを制御し、パラメータの最適化を実施するプロセスとの両方を、自動微分フレームワークを使って実施することができる。具体的には、自動微分フレームワークで指定された言語ツールを使用することで、量子チップ制御方法を実施するための実行可能な命令を、自動微分フレームワークに記述できるため、量子チップの関連パラメータを校正および最適化し、量子チップを制御する動作を実現することができる。具体的には、図８Ａおよび図８Ｂを参照すると、方法８００は、以下の工程Ｓ８０１からＳ８１２を含む。

【0066】

[0085] 工程Ｓ８０１では、制御パラメータ８１０が取得される。

【0067】

[0086] 制御パラメータ８１０は、共通制御パラメータと校正制御パラメータとを含む。共通制御パラメータは、チップパラメータの変動または制御ノイズによって変化しない制御パラメータであり得る。校正制御パラメータは、チップパラメータの変動または制御ノイズによって変化する制御パラメータであり得る。共通制御パラメータは、量子チップに対応する静電容量、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合に蓄積されるエネルギーの特性を示すのに使用されるパラメータのうちの、少なくとも１つを含む。校正制御パラメータは、量子チップを制御するのに使用される波形を含むことができる。

【0068】

[0087] 工程Ｓ８０２では、量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つの設定された誤差パラメータが取得される。

【0069】

[0088] 工程Ｓ８０３では、量子チップは、少なくとも１つの設定された誤差パラメータ、および制御パラメータに基づいて制御され、量子チップに対応する誤差が決定される。

【0070】

[0089] 工程Ｓ８０４では、量子チップに対応する誤差に基づいて、制御パラメータ（たとえば、共通制御パラメータまたは校正制御パラメータ）に対応する校正データが決定される。

【0071】

[0090] 設定された誤差パラメータはそれぞれ、１つの誤差に対応することができる。したがって、量子チップに対応する誤差に基づいて決定される校正データの数量は、誤差の数量と同じである。すなわち、それぞれの誤差が１つの校正データに対応する。

【0072】

[0091] 工程Ｓ８０５では、校正データに基づいて校正制御パラメータが校正され、校正された制御パラメータが取得される。

【0073】

[0092] 校正データの数量は１つまたは複数であり得、取得された校正された制御パラメータの数量は、校正データの数量と同じである。たとえば、誤差が誤差１、誤差２、～誤差ｎを含む場合、誤差に対応する校正された制御パラメータを取得することができる。校正された制御パラメータは、たとえば、校正制御パラメータ１、校正制御パラメータ２、～校正制御パラメータｎを含むことができる。

【0074】

[0093] 工程Ｓ８０６では、量子チップは、共通制御パラメータおよび校正された制御パラメータに基づいて制御され、少なくとも１つの校正された制御パラメータに対応する少なくとも１つの量子ゲート８２０が生成される。

【0075】

[0094] 工程Ｓ８０７では、生成された少なくとも１つの量子ゲートに対応する理想的な量子ゲートが決定される。理想的な量子ゲートは、理論上の性能パラメータを含むことができる。

【0076】

[0095] 工程Ｓ８０８では、少なくとも１つの設定された誤差パラメータに対応する少なくとも１つの量子ゲートの精度が、生成された量子ゲートおよび理想的な量子ゲートに基づいて生成される。

【0077】

[0096] 工程Ｓ８０９では、すべての設定された誤差パラメータに対応するすべての量子ゲート精度を平均して、量子ゲート平均精度８３０を取得する。

【0078】

[0097] 工程Ｓ８１０では、勾配最適化アルゴリズム８４０を使用して、量子ゲート平均精度に対する逆微分演算を実行し、共通制御パラメータの勾配および校正された制御パラメータの勾配を取得する。

【0079】

[0098] 工程Ｓ８１１では、共通制御パラメータが、共通制御パラメータの勾配に基づいて最適化され、最適化された共通制御パラメータが取得される。また、校正された制御パラメータが、校正された制御パラメータの勾配に基づいて最適化され、最適化された、校正された制御パラメータが取得される。

【0080】

[0099] 工程Ｓ８１２では、量子チップは、最適化された共通制御パラメータ、および最適化された、校正された制御パラメータに基づいて、動作を実行するよう制御される。

【0081】

[00100] この例で提示されている量子チップ制御方法では、校正すべき制御パラメータを取得することにより、量子チップに対応する誤差が決定される。この誤差に基づいて、制御パラメータに対応する校正データが決定され、校正データに基づいて、制御パラメータが校正される。したがって、量子チップに存在する誤差に基づいて、制御パラメータを校正でき、校正された制御パラメータに基づいて、量子チップを制御し、これにより、量子チップの制御精度を保証することができる。加えて、共通制御パラメータおよび校正された制御パラメータを最適化して、最適化された共通制御パラメータおよび最適化された、校正された制御パラメータを取得でき、量子チップは、最適化された共通制御パラメータ、および最適化された、校正された制御パラメータに基づいて制御でき、これにより、量子チップ制御方法の実用性がさらに高まる。

【0082】

[00101] 図９は、本開示のいくつかの実施形態による、別のパラメータ校正方法９００の概略的な流れ図である。図９を参照すると、パラメータ校正方法９００が提示されている。方法９００は、パラメータ校正装置によって実行することができる。パラメータ校正装置は、ソフトウェアとして、またはソフトウェアとハードウェアとの組合せで、実現できることが理解されよう。パラメータ校正方法は、具体的には、以下の工程Ｓ９０１およびＳ９０２を含むことができる。

【0083】

[00102] 工程Ｓ９０１では、パラメータ校正要求の呼び出しに応答して、パラメータ校正サービスに対応する処理リソースが決定される。

【0084】

[00103] 工程Ｓ９０２では、処理リソースを使用することにより、校正すべき制御パラメータを取得する工程と、量子チップに対応するシミュレーション実行誤差を決定する工程と、シミュレーション実行誤差に基づいて、制御パラメータに対応する校正データを決定する工程と、校正データに基づいて制御パラメータを校正し、校正された制御パラメータを取得する工程とが実行される。校正された制御パラメータは、量子チップの動作を制御するのに使用される。

【0085】

[00104] 本開示で提供されるパラメータ校正方法は、具体的には、クラウドで実行することができる。たとえば、いくつかのコンピューティングノードをクラウドに展開でき、各コンピューティングノードは、コンピューティングリソースおよびストレージリソースなどの処理リソースを含む。クラウドでは、複数のコンピューティングノードを編成して、特定のサービスを提供することができる。もちろん、１つのコンピューティングノードが、複数のサービスを提供することができる。

【0086】

[00105] クラウドは、本開示で提供される解決策では、パラメータ校正サービスと呼ばれる、パラメータ校正方法を実施するためのサービスを提供することができる。ユーザが、パラメータ校正サービスを使用する必要がある場合、パラメータ校正サービスが呼び出され、クラウドへのパラメータ校正サービスの呼び出し要求がトリガされる。クラウドは、要求に応答するコンピューティングノードを決定し、コンピューティングノードの処理リソースを使用することにより、校正すべき制御パラメータを取得する工程と、量子チップに対応するシミュレーション実行誤差を決定する工程と、シミュレーション実行誤差に基づいて、制御パラメータに対応する校正データを決定する工程と、校正データに基づいて、制御パラメータを校正し、校正された制御パラメータを取得する工程とを実行し、校正された制御パラメータは、量子チップの動作を制御するのに使用される。

【0087】

[00106] この例における工程の実施態様のプロセス、実施態様の原理、および実施態様の効果は、具体的には、図１～図５、ならびに図７～図８Ａおよび図８Ｂに示された実施形態での工程のプロセス、原理、および効果と同様である。この例で詳細に説明されていない部分については、図１～図５、ならびに図７～図８Ａおよび図８Ｂに示された実施形態の、関連する説明を参照することができる。

【0088】

[00107] 図１０は、本開示のいくつかの実施形態による、別の量子チップ制御方法１０００の概略的な流れ図である。図１０を参照すると、量子チップ制御方法１０００が提示されている。方法１０００は、量子チップ制御装置によって実行することができる。量子チップ制御装置は、ソフトウェアとして、またはソフトウェアとハードウェアとの組合せで、実現できることが理解されよう。量子チップ制御方法１０００は、具体的には、以下の工程Ｓ１００１およびＳ１００２を含むことができる。

【0089】

[00108] 工程Ｓ１００１では、量子チップ制御要求の呼び出しに応答して、量子チップ制御サービスに対応する処理リソースが決定される。

【0090】

[00109] 工程Ｓ１００２では、処理リソースを使用することにより、量子チップを制御して動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得する工程であって、第１のパラメータが、量子チップのチップパラメータに応じて変化し、第２のパラメータが、量子チップのチップパラメータによって変化しない、第１のパラメータおよび第２のパラメータを取得する工程と、第１のパラメータに対応する校正データを決定する工程であって、校正データが、量子チップに対応するシミュレーション実行誤差に基づいて決定される、校正データを決定する工程と、校正データに基づいて第１のパラメータを校正し、校正された第１のパラメータを取得する工程と、校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御して動作を実行する工程とが実行される。

【0091】

[00110] 本開示で提供される量子チップ制御方法は、具体的には、クラウドで実行することができる。いくつかのコンピューティングノードをクラウドに展開でき、各コンピューティングノードは、コンピューティングリソースおよびストレージリソースなどの処理リソースを含む。クラウドでは、複数のコンピューティングノードを編成して、特定のサービスを提供することができる。もちろん、１つのコンピューティングノードが、複数のサービスを提供することができる。

【0092】

[00111] クラウドは、本開示で提供される解決策では、量子チップ制御サービスと呼ばれる、量子チップ制御方法を実施するためのサービスを提供することができる。ユーザが、量子チップ制御サービスを使用する必要がある場合、量子チップ制御サービスが呼び出され、クラウドへの量子チップ制御サービスの呼び出し要求がトリガされる。クラウドは、要求に応答するコンピューティングノードを決定し、コンピューティングノードの処理リソースを使用することにより、量子チップを制御して動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得する工程であって、第１のパラメータが、量子チップのチップパラメータに応じて変化し、第２のパラメータが、量子チップのチップパラメータによって変化しない、第１のパラメータおよび第２のパラメータを取得する工程と、第１のパラメータに対応する校正データを決定する工程であって、校正データが、量子チップに対応するシミュレーション実行誤差に基づいて決定される、校正データを決定する工程と、校正データに基づいて第１のパラメータを校正し、校正された第１のパラメータを取得する工程と、校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御して動作を実行する工程とを、実行する。

【0093】

[00112] この例における工程の実施態様のプロセス、実施態様の原理、および実施態様の効果は、具体的には、図６～図８Ａおよび図８Ｂに示された実施形態での工程のプロセス、原理、および効果と同様である。この例で詳細に説明されていない部分については、図６～図８Ａおよび図８Ｂに示された実施形態の、関連する説明を参照することができる。

【0094】

[00113] 図１１は、本開示のいくつかの実施形態による、パラメータ校正装置の概略構成図である。図１１を参照すると、パラメータ校正装置１１００が提示されている。パラメータ校正装置１１００は、図１に示すパラメータ校正方法１００を実行するよう構成される。パラメータ校正装置は、具体的には、第１の取得モジュール１１０１、第１の決定モジュール１１０２、および第１の処理モジュール１１０３を備えることができる。

【0095】

[00114] 第１の取得モジュール１１０１は、校正すべき制御パラメータを取得するよう構成される。

【0096】

[00115] 第１の決定モジュール１１０２は、量子チップに対応するシミュレーション実行誤差を決定するよう構成され、さらに、シミュレーション実行誤差に基づいて、制御パラメータに対応する校正データを決定するよう構成される。

【0097】

[00116] 第１の処理モジュール１１０３は、校正データに基づいて制御パラメータを校正し、校正された制御パラメータを取得するよう構成される。校正された制御パラメータは、量子チップの動作を制御するのに使用される。

【0098】

[00117] いくつかの実施形態では、校正すべき制御パラメータは、量子チップのチップパラメータに応じて変化する。

【0099】

[00118] いくつかの実施形態では、第１の決定モジュール１１０２が、量子チップに対応するシミュレーション実行誤差を決定するとき、第１の決定モジュール１１０２は、量子チップに含まれる少なくとも１つの量子ビットを取得することと、少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定することと、少なくとも１つの量子ビットに対応するシミュレーション実行誤差に基づいて、量子チップに対応するシミュレーション実行誤差を決定することと、を実行するよう構成される。

【0100】

[00119] いくつかの実施形態では、第１の決定モジュール１１０２が、少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定するとき、第１の決定モジュール１１０２は、少なくとも１つの量子ビットのそれぞれに対応するシミュレーションされた性能パラメータ、および理論的性能パラメータを決定することと、シミュレーションされた性能パラメータ、および理論的性能パラメータに基づいて、少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定することと、を実行するよう構成される。

【0101】

[00120] いくつかの実施形態では、第１の決定モジュール１１０２が、少なくとも１つの量子ビットに対応するシミュレーションされた性能パラメータを決定するとき、第１の決定モジュール１１０２は、量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つのシミュレーション実行パラメータを取得することと、少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する量子ゲート精度を決定することと、少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する量子ゲート精度に基づいて、少なくとも１つの量子ビットのそれぞれに対応するシミュレーションされた性能パラメータを決定することと、を実行するよう構成される。

【0102】

[00121] いくつかの実施形態では、相異なるシミュレーション実行パラメータが、同じシミュレーション実行誤差または相異なるシミュレーション実行誤差に対応する。

【0103】

[00122] いくつかの実施形態では、シミュレーション実行誤差は、チップパラメータに対応するシミュレーション実行誤差、または制御パラメータに対応するシミュレーション実行誤差のうちの、少なくとも一方を含む。

【0104】

[00123] いくつかの実施形態では、チップパラメータは、量子チップに対応する静電容量、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合に蓄積されるエネルギーの特性を示すのに使用されるパラメータのうちの、少なくとも１つを含む。

【0105】

[00124] いくつかの実施形態では、第１の取得モジュール１１０１はさらに、校正された制御パラメータを取得した後に、量子チップを制御するのに使用される、設定された制御パラメータを取得するよう構成される。設定された制御パラメータは、量子チップのチップパラメータによって変化しない。第１の処理モジュール１１０３はさらに、設定された制御パラメータ、および校正された制御パラメータに基づいて、量子チップの動作を制御するよう構成される。

【0106】

[00125] いくつかの実施形態では、第１の決定モジュール１１０２はさらに、設定された制御パラメータ、および校正された制御パラメータに基づいて、量子チップの動作を制御した後に、量子チップの量子ゲート平均精度を決定するよう構成される。第１の処理モジュール１３はさらに、勾配最適化アルゴリズムおよび量子ゲート平均精度を使用することにより、設定された制御パラメータ、および校正された制御パラメータを最適化するよう構成される。

【0107】

[00126] いくつかの実施形態では、第１の決定モジュール１１０２が、量子チップの量子ゲート平均精度を決定するとき、第１の決定モジュール１１０２は、量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つの設定された誤差パラメータを取得する工程と、少なくとも１つの設定された誤差パラメータのそれぞれに対応する量子ゲート精度を決定する工程と、少なくとも１つの設定された誤差パラメータに対応するすべての量子ゲート精度を平均して、量子ゲート平均精度を取得する工程とを、実行するよう構成される。

【0108】

[00127] いくつかの実施形態では、第１の処理モジュール１１０３が、勾配最適化アルゴリズムおよび量子ゲート平均精度を使用することにより、設定された制御パラメータ、および校正された制御パラメータを最適化するとき、第１の処理モジュール１１０３は、勾配最適化アルゴリズムを使用することにより、量子ゲート平均精度に対して逆微分演算を実行し、設定された制御パラメータの勾配、および校正された制御パラメータの勾配を取得する工程と、設定された制御パラメータの勾配、および校正された制御パラメータの勾配にそれぞれ基づいて、設定された制御パラメータ、および校正された制御パラメータを最適化し、第１の最適化されたパラメータおよび第２の最適化されたパラメータを取得する工程とを実行するように構成され、第１の最適化されたパラメータおよび第２の最適化されたパラメータは、量子チップを制御するのに使用される。

【0109】

[00128] 図１１に示す装置は、図１～図５、ならびに図７～図８Ａおよび図８Ｂに示した実施形態の方法を、実行することができる。この例で詳細に説明されていない部分については、図１～図５、ならびに図７～図８Ａおよび図８Ｂに示した実施形態の、関連する説明を参照することができる。この技術的解決策の実行プロセスおよび技術的効果については、図１～図５、ならびに図７～図８Ａおよび図８Ｂに示した実施形態の説明を参照することができ、ここでは詳細は繰り返さないことにする。

【0110】

[00129] 可能な設計では、図１１に示すパラメータ校正装置の構成は、電子デバイスとして実現することができる。電子デバイスは、携帯電話、タブレットコンピュータ、サーバなど、様々なデバイスであり得る。図１２に示すように、電子デバイス１２００は、第１のプロセッサ１２０１および第１のメモリ１２０２を備えることができる。第１のメモリ１２０２は、図１～図５、ならびに図７～図８Ａおよび図８Ｂに示した実施形態で提示されたパラメータ校正方法を電子デバイスに実行させるプログラムを格納するよう構成される。第１のプロセッサ１２０１は、第１のメモリ１２０２に格納されたプログラムを実行するよう構成される。

【0111】

[00130] プログラムは、１つまたは複数のコンピュータ命令を含む。１つまたは複数のコンピュータ命令は、第１のプロセッサ１２０１によって実行されると、校正すべき制御パラメータを取得する工程と、量子チップに対応するシミュレーション実行誤差を決定する工程と、シミュレーション実行誤差に基づいて、制御パラメータに対応する校正データを決定する工程と、校正データに基づいて、制御パラメータを校正し、校正された制御パラメータを取得する工程とを実施することができ、校正された制御パラメータは、量子チップの動作を制御するのに使用される。

【0112】

[00131] さらに、第１のプロセッサ１２０１はさらに、図１～図５、ならびに図７～図８Ａおよび図８Ｂに示した、前述の実施形態における工程の全部または一部を実行するよう構成される。

【0113】

[00132] 電子デバイスの構成は、電子デバイスを別のデバイスまたは通信ネットワークと通信可能にするよう構成された第１の通信インタフェース１２０３をさらに備えることができる。

【0114】

[00133] 本開示の実施形態は、加えて、コンピュータ記憶媒体を提供し、コンピュータ記憶媒体は、図１～図５、ならびに図７～図８Ａおよび図８Ｂに示した方法の実施形態におけるパラメータ校正方法を実行するためのプログラムを含む、電子デバイスで使用されるコンピュータソフトウェア命令を格納するよう構成される。

【0115】

[00134] 図１３は、本開示のいくつかの実施形態による、量子チップ制御装置１３００の概略構成図である。図１３を参照すると、量子チップ制御装置１３００が提示されている。量子チップ制御装置１３００は、図６に示す量子チップ制御方法６００を実行するよう構成される。量子チップ制御装置１３００は、第２の取得モジュール１３０１、第２の決定モジュール１３０２、および第２の処理モジュール１３０３を備えることができる。第２の取得モジュール１３０１は、具体的には、量子チップを制御して動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得するよう構成される。第１のパラメータは、量子チップのチップパラメータに応じて変化し、第２のパラメータは、量子チップのチップパラメータによって変化しない。

【0116】

[00135] 第２の決定モジュール１３０２は、第１のパラメータに対応する校正データを決定するよう構成される。校正データは、量子チップに対応するシミュレーション実行誤差に基づいて決定される。

【0117】

[00136] 第２の処理モジュール１３０３は、校正データに基づいて第１のパラメータを校正し、校正された第１のパラメータを取得するよう構成され、さらに、校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御し、動作を実行するよう構成される。

【0118】

[00137] 図１３に示す装置は、図６～図８Ａおよび図８Ｂに示した方法を実行することができる。この例で詳細に説明されていない部分については、図６～図８Ａおよび図８Ｂに示した実施形態の、関連する説明を参照することができる。この技術的解決策の実行プロセスおよび技術的効果については、図６～図８Ａおよび図８Ｂに示した実施形態の説明を参照することができ、ここでは詳細は繰り返さないことにする。

【0119】

[00138] 可能な設計では、図１３に示す量子チップ制御装置の構成は、電子デバイスとして実現することができる。電子デバイスは、携帯電話、タブレットコンピュータ、サーバなど、様々なデバイスであり得る。図１４に示すように、電子デバイス１４００は、第２のプロセッサ１４０１および第２のメモリ１４０２を備えることができる。第２のメモリ１４０２は、図６～図８Ａおよび図８Ｂに示した実施形態で提示した量子チップ制御方法を電子デバイスに実行させるプログラムを格納するよう構成される。第２のプロセッサ１４０１は、第２のメモリ１４０２に格納されたプログラムを実行するよう構成される。

【0120】

[00139] プログラムは、１つまたは複数のコンピュータ命令を含む。１つまたは複数のコンピュータ命令は、第２のプロセッサ１４０１によって実行されると、量子チップを制御して動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得する工程であって、第１のパラメータが、量子チップのチップパラメータに応じて変化し、第２のパラメータが、量子チップのチップパラメータによって変化しない、第１のパラメータおよび第２のパラメータを取得する工程と、第１のパラメータに対応する校正データを決定する工程であって、校正データが、量子チップに対応するシミュレーション実行誤差に基づいて決定される、校正データを決定する工程と、校正データに基づいて第１のパラメータを校正し、校正された第１のパラメータを取得する工程と、校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御して動作を実行する工程とを、実施することができる。

【0121】

[00140] さらに、第２のプロセッサ１４０１はさらに、図６～図８Ａおよび図８Ｂに示した、前述の実施形態における工程の全部または一部を実行するよう構成される。

【0122】

[00141] 電子デバイスの構成は、電子デバイスを別のデバイスまたは通信ネットワークと通信可能にするよう構成された第２の通信インタフェース１４０３をさらに備えることができる。

【0123】

[00142] 本開示の実施形態は、加えて、コンピュータ記憶媒体を提供し、コンピュータ記憶媒体は、図６～図８Ａおよび図８Ｂに示した方法の実施形態における、量子チップ制御方法を実行するためのプログラムを含む、電子デバイスで使用されるコンピュータソフトウェア命令を格納するよう構成される。

【0124】

[00143] 図１５は、本開示のいくつかの実施形態による、別のパラメータ校正装置１５００の概略構成図である。図１５を参照すると、別のパラメータ校正装置が提示されている。パラメータ校正装置は、図９に示したパラメータ校正方法９００を実行するよう構成される。パラメータ校正装置１５００は、具体的には、第３の決定モジュール１５０１、および第３の処理モジュール１５０２を備えることができる。

【0125】

[00144] 第３の決定モジュール１５０１は、パラメータ校正要求の呼び出しに応答して、パラメータ校正サービスに対応する処理リソースを決定するよう構成される。

【0126】

[00145] 第３の処理モジュール１５０２は、処理リソースを使用することにより、校正すべき制御パラメータを取得する工程と、量子チップに対応するシミュレーション実行誤差を決定する工程と、シミュレーション実行誤差に基づいて、制御パラメータに対応する校正データを決定する工程と、校正データに基づいて、制御パラメータを校正し、校正された制御パラメータを取得する工程とを実行するように構成され、校正された制御パラメータは、量子チップの動作を制御するのに使用される。

【0127】

[00146] 図１５に示す装置は、図９に示した方法９００を実行することができる。この例で詳細に説明されていない部分については、図９に示した例の、関連する説明を参照することができる。この技術的解決策の実行プロセスおよび技術的効果については、図９に示した実施形態の説明を参照することができ、ここでは詳細は繰り返さないことにする。

【0128】

[00147] 可能な設計では、図１５に示すパラメータ校正装置の構成は、電子デバイスとして実現することができる。電子デバイスは、携帯電話、タブレットコンピュータ、サーバなど、様々なデバイスであり得る。図１６に示すように、電子デバイス１６００は、第３のプロセッサ１６０１および第３のメモリ１６０２を備えることができる。第３のメモリ１６０２は、図９に示した例で提示されたパラメータ校正方法を電子デバイスに実行させるプログラムを格納するよう構成される。第３のプロセッサ１６０１は、第３のメモリ１６０２に格納されたプログラムを実行するよう構成される。

【0129】

[00148] プログラムは、１つまたは複数のコンピュータ命令を含む。１つまたは複数のコンピュータ命令は、第３のプロセッサ１６０１によって実行されると、パラメータ校正要求の呼び出しに応答して、パラメータ校正サービスに対応する処理リソースを決定する工程を実施することができ、また、処理リソースを使用することにより、校正すべき制御パラメータを取得する工程と、量子チップに対応するシミュレーション実行誤差を決定する工程と、シミュレーション実行誤差に基づいて、制御パラメータに対応する校正データを決定する工程と、校正データに基づいて、制御パラメータを校正し、校正された制御パラメータを取得する工程とを実行し、校正された制御パラメータは、量子チップの動作を制御するのに使用される。

【0130】

[00149] さらに、第３のプロセッサ１６０１はさらに、図９に示した、前述の方法９００における工程の全部または一部を実行するよう構成される。

【0131】

[00150] 電子デバイスの構成は、電子デバイスを別のデバイスまたは通信ネットワークと通信可能にするよう構成された第３の通信インタフェース１６０３をさらに備えることができる。

【0132】

[00151] 本開示の実施形態は、加えて、コンピュータ記憶媒体を提供し、コンピュータ記憶媒体は、図９に示したパラメータ構成方法９００を実行するためのプログラムを含む、電子デバイスで使用されるコンピュータソフトウェア命令を格納するよう構成される。

【0133】

[00152] 図１７は、本開示のいくつかの実施形態による、別の量子チップ制御装置１７００の概略構成図である。図１７を参照すると、量子チップ制御装置１７００が提示されている。量子チップ制御装置１７００は、図１０に示した量子チップ制御方法１０００を実行するよう構成される。量子チップ制御装置１７００は、具体的には、第４の決定モジュール１７０１、および第４の処理モジュール１７０２を備えることができる。

【0134】

[00153] 第４の決定モジュール１７０１は、量子チップ制御要求の呼び出しに応答して、量子チップ制御サービスに対応する処理リソースを決定するよう構成される。

【0135】

[00154] 第４の処理モジュール１７０２は、処理リソースを使用することにより、量子チップを制御して動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得する工程であって、第１のパラメータが、量子チップのチップパラメータに応じて変化し、第２のパラメータが、量子チップのチップパラメータによって変化しない、第１のパラメータおよび第２のパラメータを取得する工程と、第１のパラメータに対応する校正データを決定する工程であって、校正データが、量子チップに対応するシミュレーション実行誤差に基づいて決定される、校正データを決定する工程と、校正データに基づいて第１のパラメータを校正し、校正された第１のパラメータを取得する工程と、校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御して動作を実行する工程とを実行するよう構成される。

【0136】

[00155] 図１７に示す装置は、図１０に示した方法１０００を実行することができる。この例で詳細に説明されていない部分については、図１０に示した例の、関連する説明を参照することができる。この技術的解決策の実行プロセスおよび技術的効果については、図１０に示した例の説明を参照することができ、ここでは詳細は繰り返さないことにする。

【0137】

[00156] 可能な設計では、図１７に示す量子チップ制御装置の構成は、電子デバイスとして実現することができる。電子デバイスは、携帯電話、タブレットコンピュータ、サーバなど、様々なデバイスであり得る。図１８に示すように、電子デバイス１８００は、第４のプロセッサ１８０１および第４のメモリ１８０２を備えることができる。第４のメモリ１８０１は、図１０に示した方法１０００で提供された量子チップ制御方法を電子デバイスに実行させるプログラムを格納するよう構成される。第４のプロセッサ１８０１は、第４のメモリ１８０２に格納されたプログラムを実行するよう構成される。

【0138】

[00157] プログラムは、１つまたは複数のコンピュータ命令を含む。１つまたは複数のコンピュータ命令は、第４のプロセッサ１８０１によって実行されると、量子チップ制御要求の呼び出しに応答して、量子チップ制御サービスに対応する処理リソースを決定する工程を実施することができ、また、処理リソースを使用することにより、量子チップを制御して動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得する工程であって、第１のパラメータが、量子チップのチップパラメータに応じて変化し、第２のパラメータが、量子チップのチップパラメータによって変化しない、第１のパラメータおよび第２のパラメータを取得する工程と、第１のパラメータに対応する校正データを決定する工程であって、校正データが、量子チップに対応するシミュレーション実行誤差に基づいて決定される、校正データを決定する工程と、校正データに基づいて第１のパラメータを校正し、校正された第１のパラメータを取得する工程と、校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御して動作を実行する工程とを、実行する。

【0139】

[00158] さらに、第４のプロセッサ１８０１はさらに、図１０に示した、前述の方法１０００における工程の全部または一部を実行するよう構成される。

【0140】

[00159] 電子デバイスの構成は、電子デバイスを別のデバイスまたは通信ネットワークと通信可能にするよう構成された第４の通信インタフェース１８０３をさらに備えることができる。

【0141】

[00160] 本開示の実施形態は、加えて、コンピュータ記憶媒体を提供し、コンピュータ記憶媒体は、図１０に示した量子チップ制御方法１０００を実行するためのプログラムを含む、電子デバイスで使用されるコンピュータソフトウェア命令を格納するよう構成される。

【0142】

[00161] 図１９は、本開示のいくつかの実施形態による、パラメータ校正システム１９００の概略構成図である。図１９に示すように、パラメータ校正システム１９００が提示されている。パラメータ校正システムは、量子チップ１９０１およびパラメータ校正装置１９０２を備えることができる。パラメータを校正する装置１９０２は、量子チップ１９０２に接続され、校正すべき制御パラメータを取得し、量子チップ１９０１に対応するシミュレーション実行誤差を決定し、シミュレーション実行誤差に基づいて、制御パラメータに対応する校正データを決定し、校正データに基づいて、制御パラメータを校正し、校正された制御パラメータを取得するように構成され、校正された制御パラメータは、量子チップ１９０２の動作を制御するために使用される。

【0143】

[00162] この例におけるパラメータ校正システムの実施態様のプロセス、実施態様の原理、および実施態様の効果は、前述の実施形態におけるパラメータ校正装置１９０２のプロセス、原理、および効果と同様である。詳細については、前述の説明を参照することができ、ここでは繰り返さないことにする。

【0144】

[00163] 実施形態が、以下の条項を使用して、さらに説明され得る。
条項１
パラメータ校正方法であって、この方法が、
校正すべき制御パラメータを取得することと、
量子チップに対応するシミュレーション実行誤差を決定することと、
シミュレーション実行誤差に基づいて、校正すべき制御パラメータに対応する校正データを決定することと、
校正データを使用して、校正すべき制御パラメータを校正することにより、校正された制御パラメータを取得することと
を含み、校正された制御パラメータは、量子チップの動作を制御するのに使用される、方法。
条項２
校正すべき制御パラメータが、量子チップのチップパラメータに応じて変化する、条項１に記載の方法。
条項３
量子チップに対応するシミュレーション実行誤差を決定することが、
量子チップに含まれる少なくとも１つの量子ビットを取得することと、
少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定することと、
少なくとも１つの量子ビットに対応するシミュレーション実行誤差に基づいて、量子チップに対応するシミュレーション実行誤差を決定することと
を含む、条項１に記載の方法。
条項４
少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定することが、
少なくとも１つの量子ビットのそれぞれに対応するシミュレーションされた性能パラメータおよび理論的な性能パラメータを決定することと、
シミュレーションされた性能パラメータおよび理論的な性能パラメータに基づいて、少なくとも１つの量子ビットに対応するシミュレーション実行誤差を決定することと
を含む、条項３に記載の方法。
条項５
少なくとも１つの量子ビットのそれぞれに対応するシミュレーションされた性能パラメータを決定することが、
量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つのシミュレーション実行パラメータを取得することと、
少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する量子ゲート精度を決定することと、
少なくとも１つのシミュレーション実行パラメータのそれぞれに対応する量子ゲート精度に基づいて、少なくとも１つの量子ビットのそれぞれに対応するシミュレーションされた性能パラメータを決定することと
を含む、条項４に記載の方法。
条項６
相異なるシミュレーション実行パラメータが、同じシミュレーション実行誤差または相異なるシミュレーション実行誤差に対応する、条項５に記載の方法。
条項７
シミュレーション実行誤差が、チップパラメータに対応するシミュレーション実行誤差、または制御パラメータに対応するシミュレーション実行誤差のうちの、少なくとも一方を含む、条項３に記載の方法。
条項８
チップパラメータが、量子チップに対応する静電容量、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合に蓄積されるエネルギーの特性を示すのに使用されるパラメータのうちの、少なくとも１つを含む、条項２または７に記載の方法。
条項９
校正された制御パラメータを取得した後、この方法が、
量子チップを制御するのに使用される、設定された制御パラメータを取得することであって、設定された制御パラメータが、量子チップのチップパラメータによって変化しないことと、
設定された制御パラメータおよび校正された制御パラメータに基づいて、量子チップの動作を制御することと
をさらに含む、条項１～７のいずれか一項に記載の方法。
条項１０
設定された制御パラメータおよび校正された制御パラメータに基づいて、量子チップの動作を制御した後、この方法が、
量子チップの量子ゲート平均精度を決定することと、
勾配最適化アルゴリズムおよび量子ゲート平均精度を使用することにより、設定された制御パラメータおよび校正された制御パラメータを最適化することと
をさらに含む、条項９に記載の方法。
条項１１
量子チップの量子ゲート平均精度を決定することが、
量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つの設定された誤差パラメータを取得することと、
少なくとも１つの設定された誤差パラメータのそれぞれに対応する量子ゲート精度を決定することと、
少なくとも１つの設定された誤差パラメータに対応するすべての量子ゲート精度を平均して、量子ゲート平均精度を取得することと
をさらに含む、条項１０に記載の方法。
条項１２
勾配最適化アルゴリズムおよび量子ゲート平均精度を使用することにより、設定された制御パラメータおよび校正された制御パラメータを最適化することが、
勾配最適化アルゴリズムを使用することにより、量子ゲート平均精度に対する逆微分演算を実行し、設定された制御パラメータの勾配および校正された制御パラメータの勾配を取得することと、
設定された制御パラメータの勾配および校正された制御パラメータの勾配にそれぞれ基づいて、設定された制御パラメータおよび校正された制御パラメータを最適化し、第１の最適化されたパラメータおよび第２の最適化されたパラメータを取得することであって、第１の最適化されたパラメータおよび第２の最適化されたパラメータが、量子チップを制御するのに使用されることと
をさらに含む、条項１０に記載の方法。
条項１３
量子チップと、
量子チップに接続されたパラメータ校正装置と、を備えるパラメータ校正システムであって、パラメータ校正装置が、
命令を格納するよう構成されたメモリと、
１つまたは複数のプロセッサと、を備え、１つまたは複数のプロセッサが、当該装置に、
校正すべき制御パラメータを取得することと、
量子チップに対応するシミュレーション実行誤差を決定することと、
シミュレーション実行誤差に基づいて、校正すべき制御パラメータに対応する校正データを決定することと、
校正データに基づいて、制御パラメータを校正することにより、校正された制御パラメータを取得することと、を行わせるための命令を実行するように構成され、校正された制御パラメータは、量子チップの動作を制御するのに使用されるパラメータ校正システム。
条項１４
量子チップ制御方法であって、
量子チップを制御して動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得することであって、第１のパラメータが、量子チップのチップパラメータに応じて変化し、第２のパラメータが、量子チップのチップパラメータによって変化しないことと、
第１のパラメータに対応する校正データを決定することであって、校正データが、量子チップに対応するシミュレーション実行誤差に基づいて決定されることと、
校正データに基づいて、第１のパラメータを校正し、校正された第１のパラメータを取得することと、
校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御して動作を実行することと
を含む、方法。
条項１５
第１のパラメータが、量子チップに対応する静電容量、量子チップに対応するインダクタンス、または量子チップに対応しかつジョセフソン接合に蓄積されるエネルギーの特性を示すのに使用されるパラメータのうちの、少なくとも１つを含み、第２のパラメータが、量子チップを制御して動作を実行するのに使用される波形を含む、条項１４に記載の方法。
条項１６
第１のパラメータに対応する校正データを決定することが、
量子チップの少なくとも１つの量子ビットを制御するのに使用される、少なくとも１つの設定された誤差パラメータを取得することと、
少なくとも１つの設定された誤差パラメータ、第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御することにより、量子チップに対応する誤差を決定することと、
量子チップに対応する誤差に基づいて、第１のパラメータおよび第２のパラメータに対応する校正データを決定することと
をさらに含む、条項１４または１５に記載の方法。
条項１７
校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御して動作を実行することが、
最適化された校正された第１のパラメータおよび最適化された第２のパラメータに基づいて、量子チップを制御して動作を実行すること
である、条項１４～１６のいずれか一項に記載の方法。
条項１８
最適化された校正された第１のパラメータおよび最適化された第２のパラメータに基づいて、量子チップを制御して動作を実行する前に、この方法が、
校正された第１のパラメータの勾配に基づいて、校正された第１のパラメータを最適化することにより、最適化された校正された第１のパラメータを取得することと、
第２のパラメータの勾配に基づいて、第２のパラメータを最適化することにより、最適化された校正された第２のパラメータを取得することと
をさらに含む、条項１７に記載の方法。
条項１９
少なくとも１つの校正された第１のパラメータに対応する少なくとも１つの量子ゲートを生成することと、
生成された少なくとも１つの量子ゲートに対応する理想的な量子ゲートを決定することと、
生成された量子ゲートおよび理想的な量子ゲートに基づいて、少なくとも１つの設定された誤差パラメータに対応する少なくとも１つの量子ゲートの精度を生成することと、
すべての設定された誤差パラメータに対応するすべての量子ゲート精度を平均することにより、量子ゲート平均精度を取得することと、
勾配最適化アルゴリズムを使用して、量子ゲート平均精度に対して逆微分演算を実行し、校正された第１のパラメータの勾配、および第２のパラメータの勾配を取得することと
をさらに含む、条項１８に記載の方法。
条項２０
校正データの数量が１つまたは複数であり、取得された校正された第１のパラメータの数量が、校正データの数量と同じである、条項１４～１９のいずれか一項に記載の方法。
条項２１
量子チップを制御する装置であって、当該装置が、
命令を格納するよう構成されたメモリと、
１つまたは複数のプロセッサと、を備え、１つまたは複数のプロセッサが、命令を実行して、当該装置に
量子チップを制御して、動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得することであって、第１のパラメータが、量子チップのチップパラメータに応じて変化し、第２のパラメータが、量子チップのチップパラメータによって変化しないことと、
第１のパラメータに対応する校正データを決定することであって、校正データが、量子チップに対応するシミュレーション実行誤差に基づいて決定されることと、
校正データに基づいて、第１のパラメータを校正し、校正された第１のパラメータを取得することと、
校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御して動作を実行することと
を実行させるよう構成される、装置。
条項２２
一組の命令を格納する非一時的コンピュータ可読媒体であって、一組の命令は、装置にパラメータ校正方法を開始させるために、装置の１つまたは複数のプロセッサによって実行可能であり、当該方法が、
校正すべき制御パラメータを取得することと、
量子チップに対応するシミュレーション実行誤差を決定することと、
シミュレーション実行誤差に基づいて、校正すべき制御パラメータに対応する校正データを決定することと、
校正データに基づいて、校正すべき制御パラメータを校正することにより、校正された制御パラメータを取得することと、を含み、校正された制御パラメータは、量子チップの動作を制御するのに使用される、非一時的コンピュータ可読媒体。
条項２３
一組の命令を格納する非一時的コンピュータ可読媒体であって、一組の命令は、装置に量子チップ制御方法を開始させるために、装置の１つまたは複数のプロセッサによって実行可能であり、当該方法が、
量子チップを制御して動作を実行するために使用される、第１のパラメータおよび第２のパラメータを取得することであって、第１のパラメータが、量子チップのチップパラメータに応じて変化し、第２のパラメータが、量子チップのチップパラメータによって変化しないことと、
第１のパラメータに対応する校正データを決定することであって、校正データが、量子チップに対応するシミュレーション実行誤差に基づいて決定されることと、
校正データに基づいて、第１のパラメータを校正し、校正された第１のパラメータを取得することと、
校正された第１のパラメータ、および第２のパラメータに基づいて、量子チップを制御して動作を実行することと
を含む、非一時的コンピュータ可読媒体。

【0145】

[00164] 本明細書での「第１の」および「第２の」などの関係を示す用語は、実体または動作を別の実体または動作と区別するためだけに使用され、この実体または動作間の実際のいかなる関係または順序をも要求したり示唆したりするものではないことに留意されたい。さらに、「ｃｏｍｐｒｉｓｉｎｇ」、「ｈａｖｉｎｇ」、「ｃｏｎｔａｉｎｉｎｇ」、および「ｉｎｃｌｕｄｉｎｇ」という単語、および他の同様の形態は、意味において同等であり、これらの単語のうちのいずれか１つに続く１つまたは複数のアイテムは、かかる１つまたは複数のアイテムを網羅的に列挙したものであることを意味せず、列挙された１つまたは複数のアイテムのみに限定されることも意味しないという点で、制限がないことを意図している。

【0146】

[00165] 本開示の実施形態で使用される用語は、単に特定の実施形態を説明することを目的としており、本開示を限定することを意図するものではない。本開示の実施形態および添付の特許請求の範囲で使用されている、単数形の用語や、その用語についての「前記」との表現は、文脈内で明確に別段の指定がない限り、複数形も含むことを意図している。

【0147】

[00166] この明細書で使用されている用語「および／または」は、関連する対象物を説明するための対応関係だけを説明し、３つの関係が存在する場合があることを表している。たとえば、Ａおよび／またはＢは、Ａだけが存在する、ＡとＢとの両方が存在する、Ｂだけが存在する、の３つの場合を表すことができる。加えて、この明細書における文字「／」は、全般的に、関連する対象物間の「または」の関係を示している。

【0148】

[00167] たとえば、本明細書で使用されている単語「場合に」または「ように」は、文脈に応じて、「する間に」、「するとき」、「決定に応じて」、または「検出に応答して」であると説明され得る。同様に、「決定した場合」または「（記述された条件または事象を）検出した場合」という句は、文脈に応じて、「決定したとき」または「決定に応じて」、あるいは「（記述された条件もしくは事象を）検出したとき」または「（記載された条件もしくは事象の）検出に応答して」であると説明され得る。

【0149】

[00168] 用語「含む」、「備える」、およびこれらのどんな変形も、非排他的な包含を包むことを、意図することにさらに留意されたい。したがって、一連の要素を備える商品またはシステムは、かかる要素を備えるだけでなく、明示的に指定されていない他の要素も備えるか、または商品もしくはシステムに本来備わった要素も具備する。「含む」で制限される１つの要素は、別段の指定がない限り、その要素を備える商品またはシステムに存在する、他の同じ要素を排除するものではない。

【0150】

[00169] 加えて、以下の方法の実施形態のそれぞれにおける工程の順序は、単なる一例であり、厳密に限定するものではない。

【0151】

[00170] 「または」という用語は、本明細書で使用される場合、特に別段の記載がない限り、実行不可能な場合を除いて、すべての可能な組合せを包含する。たとえば、データベースはＡまたはＢを含む可能性があると記載されている場合、特に別段の記載がないか、または実行不可能でない限り、データベースは、Ａ、Ｂ、ＡおよびＢを含む可能性がある。第２の例として、データベースはＡ、Ｂ、またはＣを含む可能性があると記載されている場合、特に別段の記載がないか、または実行不可能でない限り、データベースは、Ａ、Ｂ、Ｃ、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、ＡおよびＢおよびＣを含む可能性がある。

【0152】

[00171] 前述の仕様では、実施態様ごとに異なり得る、多数の特定の詳細を参照しながら、実施形態を説明してきた。説明した実施形態の、特定の改造および修正を行うことができる。他の実施形態が、本明細書に開示されている、本開示の仕様および実施を考慮することによって、当業者には明らかとなり得る。仕様および例は、例示としてのみ考慮され、本開示の真の範囲および精神は、添付の特許請求の範囲によって示されることを意図している。図に示した工程の順序は、例示のみを目的とすることも意図しており、どんな特定の工程の順序にも、限定されないことを意図している。したがって、当業者であれば、同じ方法を実施しながら、これらの工程を、別の順で実行できることが理解できよう。

【0153】

[00172] 開示された技術内容は、他のやり方でも実施できることを理解されたい。上記で説明した装置の実施形態は、概略的なものにすぎない。たとえば、ユニットの分割は、論理的な機能分割に過ぎない。実際の実施態様では、別の分割のやり方が存在する可能性がある。たとえば、複数のユニットまたは構成要素が、別のシステムと組み合わされるか、もしくは統合される場合があり、または一部の機能が、無視されるか実施されない場合がある。加えて、表示または議論された相互結合もしくは直接結合、または通信接続は、電気的または他の形態であり得る、いくつかのインタフェース、ユニット、またはモジュールを介した、間接的結合または通信接続であってもよい。

【0154】

[00173] 別個の構成要素として説明されているユニットは、物理的に分離されていてもいなくてもよく、ユニットとして表示された構成要素は、物理的なユニットであってもなくてもよい。すなわち、ユニットは、１箇所に配置されていてもよく、または複数のネットワークユニットに分散されていてもよい。ユニットの一部または全部が、本実施形態の解決策の目的を達成するために、実際のニーズに応じて選択されてもよい。

【0155】

[00174] 加えて、本開示の様々な実施形態における機能ユニットが、１つの処理ユニットに統合されていてもよく、各ユニットが、物理的に単独で存在してもよく、または２つ以上のユニットが、１つのユニットに統合されていてもよい。上記で説明した、統合されたユニットは、ハードウェアの形態で実現されてもよく、またはソフトウェア機能ユニットの形態で実現されてもよい。

【0156】

[00175] 統合されたユニットは、ソフトウェア機能ユニットの形態で実現され、独立した製品として販売または使用される場合、量子コンピュータ読取可能記憶媒体に格納されてもよい。かかる理解に基づいて、本開示の技術的解決策の、本質的、もしくは従来技術に寄与する部分、または技術的解決策の全部もしくは一部は、ソフトウェア製品の形態で具現化されてもよい。量子コンピュータソフトウェア製品は、記憶媒体に格納され、量子コンピュータデバイスに、本開示の様々な実施形態における方法の工程の全部または一部を実行させるために使用される、いくつかの命令を含む。

【0157】

[00176] 上記は、本開示の好ましい実施態様にすぎない。当業者は、本開示の原理から逸脱することなく、いくつかの改良および修正をさらに行うことができることを、指摘されるべきである。こうした改良および修正も、本明細書の保護範囲ともみなされるべきである。

【0158】

[00177] 図面および明細書において、例示的な実施形態が開示されてきた。しかし、これらの実施形態に対して、多くの変形および修正を行うことができる。したがって、特定の用語が使用されているが、用語は、一般的かつ説明的な意味でしか使用されておらず、限定するためのものではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【国際調査報告】