知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2024-520314ディフュージョン・ブレークを備える機器および形成方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-05-24
(54)【発明の名称】ディフュージョン・ブレークを備える機器および形成方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20240517BHJP
H01L 21/76 20060101ALI20240517BHJP
【ＦＩ】
H01L29/78 301R
H01L29/78 301X
H01L21/76 N
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023570397
(86)(22)【出願日】2022-05-04
(85)【翻訳文提出日】2023-11-14
(86)【国際出願番号】 EP2022062026
(87)【国際公開番号】W WO2022248181
(87)【国際公開日】2022-12-01
(31)【優先権主張番号】17/303,275
(32)【優先日】2021-05-26
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】ミラー、エリック
(72)【発明者】
【氏名】セシャドリ、インディラ
(72)【発明者】
【氏名】グリーン、アンドリュー
(72)【発明者】
【氏名】フロウギアー、ジュリアン
(72)【発明者】
【氏名】バスカー、ヴィーララガヴァン
【テーマコード（参考）】
5F032
5F140
【Ｆターム（参考）】
5F032AA34
5F032AA46
5F032CA17
5F140AA00
5F140AC36
5F140BA01
5F140BB05
5F140BB06
5F140BK17
5F140CB04
5F140CB06
(57)【要約】
ディフュージョン・ブレークを備える機器およびその形成方法であって、基板と基板上に配置された第１のナノシート・デバイスと基板上に配置された第２のナノシート・デバイスとを備え、第２のナノシート・デバイスが第１のナノシート・デバイスに隣接しており、第１のナノシート・デバイス上に配置された第１のゲートであって、その第１のゲートは第１の幅を有し、第２のナノシート・デバイス上に配置された第２のゲートであって、第２のゲートは第２の幅を有し、第１の幅および第２の幅は実質的に同一であり、第１のナノシート・デバイスと第２のナノシート・デバイスとの間に配置されたディフュージョン・ブレークであって、そのディフュージョン・ブレークは、第１のナノシート・デバイスが第２のナノシート・デバイスに接触することを防止し、そのディフュージョン・ブレークが第３の幅を有し、第３の幅が第１の幅および第２の幅よりも大きいことを特徴とする。
【特許請求の範囲】
【請求項1】
機器であって、基板と、
前記基板上に配置された第１のナノシート・デバイスと、
前記基板上に配置された第２のナノシート・デバイスであって、前記第２のナノシート・デバイスが前記第１のナノシート・デバイスに隣接している、前記第２のナノシート・デバイスと、
前記第１のナノシート・デバイス上に配置された少なくとも１つの第１のゲートであって、前記少なくとも１つの第１のゲートが第１の幅を有する、前記少なくとも１つの第１のゲートと、
前記第２のナノシート・デバイス上に配置された少なくとも１つの第２のゲートであって、前記少なくとも１つの第２のゲートが第２の幅を有し、前記第１の幅および前記第２の幅が実質的に同一である、前記少なくとも１つの第２のゲートと、
前記第１のナノシート・デバイスと前記第２のナノシート・デバイスとの間に配置されたシングル・ディフュージョン・ブレークであって、前記ディフュージョン・ブレークは前記第１のナノシート・デバイスが前記第２のナノシート・デバイスに接触することを防止し、前記ディフュージョン・ブレークが第３の幅を有し、前記第３の幅が前記第１の幅および前記第２の幅よりも大きい、前記シングル・ディフュージョン・ブレークと
を備える機器。
【請求項2】
前記第１のナノシート・デバイスが前記シングル・ディフュージョン・ブレークの第１の側面と直接接触し、前記第２のナノシート・デバイスが前記シングル・ディフュージョン・ブレークの第２の側面と直接接触する、請求項１に記載の機器。
【請求項3】
前記シングル・ディフュージョン・ブレークの前記第１の側面が、前記シングル・ディフュージョン・ブレークの前記第２の側面の反対側にある、請求項２に記載の機器。
【請求項4】
前記シングル・ディフュージョン・ブレークがダミー・ゲートから構成されている、請求項１記載の機器。
【請求項5】
前記ディフュージョン・ブレークが、前記シングル・ディフュージョン・ブレークの第１の側面に接して配置された第１のスペーサと、
前記シングル・ディフュージョン・ブレークの第２の側面に接して配置された第２のスペーサと、
前記第１のスペーサと前記第２のスペーサとの間に配置された充填材であって、前記充填材が前記第１のスペーサおよび前記第２のスペーサの最上部上に配置されている前記充填材と
から構成されている、請求項４に記載の機器。
【請求項6】
前記充填材がＳｉＮである、請求項５に記載の機器。
【請求項7】
前記第３の幅が前記第１の幅より２～２０ｎｍ大きく、前記第３の幅が前記第２の幅より２～２０ｎｍ大きい、請求項１に記載の機器。
【請求項8】
前記第３の幅が前記第１の幅より２～１０ｎｍ大きく、前記第３の幅が前記第２の幅より２～１０ｎｍ大きい、請求項１に記載の機器。
【請求項9】
機器であって、基板と、
前記基板上に配置された第１のナノシート・デバイスと、
前記基板上に配置された第２のナノシート・デバイスであって、前記第２のナノシート・デバイスが前記第１のナノシート・デバイスに隣接している、前記第２のナノシート・デバイスと、
前記基板上に配置された第３のナノシート・デバイスであって、前記第３のナノシート・デバイスが前記第２のナノシート・デバイスに隣接している、前記第３のナノシート・デバイスと、
前記第１のナノシート・デバイス上に配置された少なくとも１つの第１のゲートであって、前記少なくとも１つの第１のゲートが第１の幅を有する、前記少なくとも１つの第１のゲートと、
前記第２のナノシート・デバイス上に配置された少なくとも１つの第２のゲートであって、前記少なくとも１つの第２のゲートが第２の幅を有し、前記第１の幅および前記第２の幅が実質的に同一である、前記少なくとも１つの第２のゲートと、
前記第３のナノシート・デバイス上に配置された少なくとも１つの第３のゲートであって、前記少なくとも１つの第３のゲートが第３の幅を有し、前記第３の幅および前記第２の幅が実質的に同一である、前記少なくとも１つの第３のゲートと、
前記第１のナノシート・デバイスと前記第２のナノシート・デバイスとの間に配置された第１のディフュージョン・ブレークであって、前記第１のディフュージョン・ブレークは前記第１のナノシート・デバイスが前記第２のナノシート・デバイスに接触することを防止し、前記第１のディフュージョン・ブレークが第４の幅を有し、前記第４の幅が前記第１の幅および前記第２の幅よりも大きい、前記第１のディフュージョン・ブレークと、
前記第２のナノシート・デバイスと前記第３のナノシート・デバイスとの間に配置された第２のディフュージョン・ブレークであって、前記第２のディフュージョン・ブレークは前記第２のナノシート・デバイスが前記第３のナノシート・デバイスに接触することを防止し、前記第２のディフュージョン・ブレークが第５の幅を有し、前記第５の幅が前記第２の幅および前記第３の幅よりも大きい、前記第２のディフュージョン・ブレークと
を備える機器。
【請求項10】
前記第１のナノシート・デバイスが前記第１のディフュージョン・ブレークの第１の側面と直接接触し、前記第２のナノシート・デバイスが前記第１のディフュージョン・ブレークの第２の側面と直接接触する、請求項９に記載の機器。
【請求項11】
前記第１のディフュージョン・ブレークの前記第１の側面および前記第１のディフュージョン・ブレークの前記第２の側面が、前記第１のディフュージョン・ブレークの別々の側面である、請求項１０に記載の機器。
【請求項12】
前記第２のナノシート・デバイスが前記第２のディフュージョン・ブレークの第１の側面と直接接触し、前記第３のナノシート・デバイスが前記第２のディフュージョン・ブレークの第２の側面と直接接触する、請求項１１に記載の機器。
【請求項13】
前記第２のディフュージョン・ブレークの前記第１の側面および前記第２のディフュージョン・ブレークの前記第２の側面が、前記第２のディフュージョン・ブレークの別々の側面である、請求項１２に記載の機器。
【請求項14】
前記第１のディフュージョン・ブレークおよび前記第２のディフュージョン・ブレークが、ダミー・ゲートである請求項９に記載の機器。
【請求項15】
前記第１のディフュージョン・ブレークが、前記第１のディフュージョン・ブレークの第１の側面に配置された第１のスペーサと、
前記第１のディフュージョン・ブレークの第２の側面に配置された第２のスペーサと、
前記第１のスペーサと前記第２のスペーサとの間に配置された充填材であって、前記充填材が前記第１のスペーサおよび前記第２のスペーサの最上部上に配置された、前記充填材と
から構成され、前記第２のディフュージョン・ブレークが、
前記第２のディフュージョン・ブレークの前記第１の側面に接して配置された第３のスペーサと、
前記第２のディフュージョン・ブレークの前記第２の側面に接して配置された第４のスペーサと、
前記第３のスペーサと前記第４のスペーサとの間に配置された第２の充填材であって、前記第２の充填材が前記第３のスペーサおよび前記第４のスペーサの最上部上に配置された、前記第２の充填材と
から構成される、請求項１４に記載の機器。
【請求項16】
前記充填材がＳｉＮである、請求項１５に記載の機器。
【請求項17】
前記第４の幅および前記第５の幅が前記第１の幅より２～２０ｎｍ大きく、前記第４の幅および前記第５の幅が前記第２の幅より２～２０ｎｍ大きく、前記第４の幅および前記第５の幅が前記第３の幅より２～２０ｎｍ大きい、請求項９に記載の機器。
【請求項18】
前記第４の幅および前記第５の幅が前記第１の幅より２～１０ｎｍ大きく、前記第４の幅および前記第５の幅が前記第２の幅より２～１０ｎｍ大きく、前記第４の幅および前記第５の幅が前記第３の幅より２～１０ｎｍ大きい、請求項９に記載の機器。
【請求項19】
方法であって、基板上に第１のナノシート・デバイスを形成することと、
前記基板上に第２のナノシート・デバイスを形成することであって、前記第２のナノシート・デバイスが前記第１のナノシート・デバイスに隣接し、前記第１のナノシート・デバイスおよび前記第２のナノシート・デバイスは同時に形成される、前記第２のナノシート・デバイスを形成することと、
前記第１のナノシート・デバイス上に配置される少なくとも１つの第１のゲートを形成することであって、前記少なくとも１つの第１のゲートが第１の幅を有する、前記少なくとも１つの第１のゲートを形成することと、
前記第２のナノシート・デバイス上に配置される少なくとも１つの第２のゲートを形成することであって、前記少なくとも１つの第２のゲートが第２の幅を有し、前記第１の幅および前記第２の幅が実質的に同一である、前記少なくとも１つの第２のゲートを形成することと、
前記第１のナノシート・デバイスと前記第２のナノシート・デバイスとの間に配置されるディフュージョン・ブレークを形成することであって、前記ディフュージョン・ブレークは、前記第１のナノシート・デバイスが前記第２のナノシート・デバイスに接触することを防止し、前記ディフュージョン・ブレークが第３の幅を有し、前記第３の幅が前記第１の幅および前記第２の幅よりも大きい、前記ディフュージョン・ブレークを形成することと
を含む方法。
【請求項20】
前記第３の幅が前記第１の幅より２～１０ｎｍ大きく、前記第３の幅が前記第２の幅より２～１０ｎｍ大きい、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、ナノシートの分野に関し、より詳細には、ナノシート上に形成されたデバイス間にディフュージョン・ブレーク（diffusion break）を同時に形成することに関する。
【背景技術】
【0002】
複数のデバイスを単一の基板上に形成する場合、エラーを防止するためにデバイスは互いに分離されている必要がある。ディフュージョン・ブレークは、隣接するデバイスを互いに分離するが、ナノシートの大きさになると、ディフュージョン・ブレークを形成することによって欠陥が形成されることがある。
【発明の概要】
【0003】
追加の態様または利点あるいはその両方は、一部は以下の説明に記載され、一部は説明から明らかになるか、または本発明の実施によって知られ得る。
【0004】
基板と、基板上に配置された第１のナノシート・デバイスと、基板上に配置された第２のナノシート・デバイスとを備える機器であって、その第２のナノシート・デバイスは第１のナノシート・デバイスに隣接している、機器。第１のナノシート・デバイス上に配置された少なくとも１つの第１のゲートであって、その少なくとも１つの第１のゲートは第１の幅を有する、少なくとも１つの第１のゲートと、第２のナノシート・デバイス上に配置された少なくとも１つの第２のゲートであって、その少なくとも１つの第２のゲートは第２の幅を有し、第１の幅および第２の幅は実質的に同一である、少なくとも１つの第２のゲートと、第１のナノシート・デバイスと第２のナノシート・デバイスとの間に配置されたディフュージョン・ブレークであって、そのディフュージョン・ブレークは、第１のナノシート・デバイスが第２のナノシート・デバイスに接触することを防止し、ディフュージョン・ブレークは、第３の幅を有し、その第３の幅は第１の幅および第２の幅よりも大きい、ディフュージョン・ブレークを備える。
【0005】
基板と、基板上に配置された第１のナノシート・デバイスと、基板上に配置された第２のナノシート・デバイスであってその第２のナノシート・デバイスは第１のナノシート・デバイスに隣接している第２のナノシート・デバイスと、基板上に配置された第３のナノシート・デバイスであってその第３のナノシート・デバイスは第２のナノシート・デバイスに隣接している第３のナノシート・デバイスとを備える機器であって、第１のナノシート・デバイス上に配置された少なくとも１つの第１のゲートであって、その少なくとも１つの第１のゲートは第１の幅を有する、少なくとも１つの第１のゲート。第２のナノシート・デバイス上に配置された少なくとも１つの第２のゲートであって、その少なくとも１つの第２のゲートは第２の幅を有し、第１の幅および第２の幅は実質的に同一である、少なくとも１つの第２のゲートと、第３のナノシート・デバイス上に配置された少なくとも１つの第３のゲートであって、その少なくとも１つの第３のゲートは第３の幅を有し、第３の幅および第２の幅は実質的に同一である、少なくとも１つの第３のゲートと、第１のナノシート・デバイスと第２のナノシート・デバイスとの間に配置された第１のディフュージョン・ブレークであって、その第１のディフュージョン・ブレークは第１のナノシート・デバイスが第２のナノシート・デバイスに接触するのを防止し、その第１のディフュージョン・ブレークは第４の幅を有し、その第４の幅は第１の幅および第２の幅よりも大きい、第１のディフュージョン・ブレークと、第２のナノシート・デバイスと第３のナノシート・デバイスとの間に配置された第２のディフュージョン・ブレークであって、その第２のディフュージョン・ブレークは第２のナノシート・デバイスが第３のナノシート・デバイスに接触するのを防止し、その第２のディフュージョン・ブレークは第５の幅を有し、その第５の幅は第２の幅および第３の幅よりも大きい、第２のディフュージョン・ブレークを備える。
【0006】
本発明のいくつかの例示的な実施形態の、上記ならびに他の態様、特徴、および利点は、添付の図面と併せて行われる以下の説明から一層明らかになるであろう。
【図面の簡単な説明】
【0007】
【図1A】本発明の一実施形態によるナノシート・デバイスの上面図である。
【図1B】本発明の実施形態によるＦｉｎＦＥＴデバイスの上面図である。
【図2】本発明の一実施形態によるデバイスの３つのゲートの構造を示す断面図である。
【図3】本発明の一実施形態による、広いゲートが露出されている間、能動ゲート（activegate）を分離する断面図である。
【図4】本発明の一実施形態による、露出されたゲートからのゲート材料の除去を示す断面図である。
【図5】本発明の一実施形態による、ディフュージョン・ブレークの形成に関してデバイスの断面図である。
【図6】本発明の実施形態による、複数のディフュージョン・ブレークを有するデバイスの断面図である。
【発明を実施するための形態】
【0008】
添付の図面に関する以下の説明は、特許請求の範囲とそれらの均等物によって定義される本発明の例示的な実施形態の包括的な理解を促進するために提供される。その理解を促進するために様々な具体的な詳説が含まれているが、これらは単なる例示に過ぎないとみなされるべきものである。したがって、当業者であれば、本明細書に記載の実施形態の様々な変更および改変は、本発明の範囲および思想から逸脱することなく行われることを認識するであろう。加えて、よく知られた機能および構造については、明快と簡潔のために説明を省略することがある。
【0009】
以下の説明および特許請求の範囲で使用される用語および語句は、書誌的な意味に限定されるものではないが、本発明の明確かつ一貫した理解を可能にするために使用されるに過ぎない。したがって、本発明の例示的な実施形態の以下の説明は、例示のみを目的として提供されるものであり、添付の特許請求の範囲とその均等物によって定義される本発明を限定することを目的とするものではないことは、当業者には明らかであろう。
【0010】
単数形の「１つの（a）」、「１つの（an）」、および「その（the）」は、文脈上明らかにそうでないと決定されない限り、複数の参照語を含むと理解される。したがって、例えば、「一構成要素表面（a component surface）」への言及は、文脈上明らかにそうでない場合を除き、そのような表面の１つまたは複数への言及を含む。
【0011】
特許請求される構造および方法の詳細な実施形態が本明細書に開示されるが、開示される実施形態は、様々な形態で具体化される特許請求される構造および方法の単なる例示に過ぎないことが理解され得る。しかしながら、本発明は多くの異なる形態で具現化されるので、本明細書に記載された例示的な実施形態に限定して解釈されるべきでない。むしろ、これらの例示的な実施形態は、本開示が徹底的かつ完全なものとなり、当業者に本発明の範囲を十分に伝えることができるように提供されるものである。本明細書では、本実施形態を不必要に不明瞭にすることを避けるために、よく知られた特徴および技術の細部を省略することがある。
【0012】
本明細書における「ある実施形態（one embodiment）」、「一実施形態（an embodiment）」、「例示的実施形態」などへの言及は、記載される実施形態が特定の特徴、構造、または特性を含み得るが、すべての実施形態が特定の特徴、構造、または特性を含むとは限らないことを示す。さらに、このような表現は必ずしも同じ実施形態を指しているわけではない。さらに、特定の特徴、構造、または特性が一実施形態に関連して記載されている場合、明示的に記載されているか否かにかかわらず、他の実施形態に関連するそのような特徴、構造、または特性に影響を与えることは、当業者の知識の範囲内であると考える。
【0013】
以下の説明の目的のために、「上側の（upper）」、「下側の（lower）」、「右の（right）」、「左の（left）」、「垂直な（vertical）」、「水平な（horizontal）」、「上部／最上部（top）」、「下部／最下部（bottom）」という用語、およびこれらの派生語は、図面内で方向付けられている開示された構造および方法に関するものとする。「上に（overlying）」、「上に（atop）」、「最上部上に（on top）」、または「上に配置された（positioned atop）」という用語は、第１の構造などの第１の要素が、第２の構造などの第２の要素の上に存在することを意味し、界面構造などの介在要素が第１の要素と第２の要素との間に存在してもよい。「直接接触」という用語は、第１の構造体などの第１の要素と、第２の構造体などの第２の要素が、２つの要素の界面に中間の導電層、絶縁層、または半導体層を介さずに接続されていることを意味する。
【0014】
本発明の実施形態の提示を不明瞭にしないために、以下の詳細な説明において、当該技術分野で知られているいくつかの処理ステップまたは操作が、提示および説明の目的で１つに組み合わされている場合があり、場合によっては、細部にわたった説明はされていないことがある。他の例では、当技術分野で知られているいくつかの処理ステップまたは操作について、全く説明されないことがある。以下の説明では、むしろ本発明の様々な実施形態の顕著な特徴または要素に焦点を合わせていることを理解されたい。
【0015】
本発明の様々な実施形態は、本明細書において関連する図面を参照して説明される。代替の実施形態は、本発明の範囲を逸脱することなく考案され得る。以下の説明および図面では、様々な接続および位置関係（例えば、上、下、隣接など）が要素間に定められていることに留意されたい。これらの接続または位置関係あるいはその両方は、別段の指定がない限り、直接的でも間接的でもよく、本発明はこの点で限定することを意図していない。したがって、エンティティの結合は、直接的な結合または間接的な結合のいずれをも指し得、エンティティ間の位置関係は、直接的な位置関係も間接的な位置関係もあり得る。間接的な位置関係の一例として、本明細書における、層「Ｂ」の上に層「Ａ」を形成することの意味は、層「Ａ」および層「Ｂ」の関連する特性および機能性が中間層によって実質的に変化されない限り、１つまたは複数の中間層（例えば、層「Ｃ」）が層「Ａ」と層「Ｂ」の間にある状況を含む。
【0016】
以下の定義および略語は、本特許請求の範囲および本明細書の解釈のために使用されるべきものである。本明細書で使用する際、「備える（comprises）」、「備えている（comprising）」、「含む（includes）」、「含んでいる（including）」、「有する（has）」、「有している（having）」、「含有する（contains）」、「含有している（containing）」という用語、またはそれらの他の変化形には、非排他的な包含を含むことが意図されている。例えば、要素のリストを構成する組成物、混合物、プロセス、方法、物品、または機器は、必ずしもそれらの要素のみに限定されるものではなく、明示的には列挙されていない、すなわちそのような組成物、混合物、プロセス、方法、物品、または機器に本来備わっている他の要素を含み得る。
【0017】
さらに、本明細書で使用する際、「例示的（exemplary）」という用語は、「例、実例または説明として使える」ということを意味する。本明細書において「例示的」と示された実施形態または設計は、必ずしも他の実施形態または設計よりも好ましいまたは有利であると解釈されるべきでない。「少なくとも１つ」および「１つまたは複数の」という用語は、１以上の整数、すなわち１、２、３、４などを含むと理解され得る。「複数」という用語は、２以上の整数、すなわち２、３、４、５などを含むと理解され得る。「接続」という用語は、間接的な「接続」と直接的な「接続」の両方を含み得る。
【0018】
本明細書で使用する際、利用される本発明の成分、構成要素、または反応物の量を修飾する「約（about）」という用語は、例えば、濃縮物または溶液を作るために用いられる典型的な測定と液体取り扱いの行為によって生じ得る、数値で示される量のばらつきに言及するものである。さらに、測定行為中の不注意による誤差、組成物の製造または方法の実施に使用される成分の製造、供給源、または純度の差などによってばらつきが生じ得る。「約」または「実質的に（substantially）」という用語には，出願の時点で利用可能な機器に基づく特定の量の測定に関する誤差の程度を含むことが意図されている。例えば、所与の値の±８％、または±５％、または±２％の範囲を含み得る。別の態様では、「約」という用語は、報告された数値の５％以内を意味する。別の態様では、「約」という用語は、報告された数値の１０、９、８、７、６、５、４、３、２、または１％以内を意味する。
【0019】
集積回路（ＩＣ：integrated circuit）用のマイクロチップを形成するために用いられる様々なプロセスは、４つの一般的なカテゴリ、すなわち、薄膜堆積、除去／エッチング、半導体ドーピング、およびパターニング／リソグラフィに分類される。堆積とは、材料をウェーハ上に成長、コーティング、その他の方法で移すプロセスのことである。利用可能な技術には、物理気相堆積（ＰＶＤ：physical vapor deposition）、化学気相堆積（ＣＶＤ：chemical vapor deposition）、電気化学堆積（ＥＣＤ：electro chemical deposition）、分子線エピタキシ（ＭＢＥ：molecular beam epitaxy）、および最近では特に原子層堆積（ＡＬＤ：atomic layer deposition）が含まれる。除去／エッチングとは、ウェーハから材料を除去するあらゆるプロセスのことである。例としては、エッチング・プロセス（ウェットまたはドライ）、反応性イオン・エッチング（ＲＩＥ：reactive ion etching）、化学機械平坦化（ＣＭＰ：chemical-mechanical planarization）が含まれる。半導体ドーピングとは、例えばトランジスタのソースやドレインに、一般的には拡散またはイオン注入あるいはその両方でドーピングすることによって、電気的特性を改変することである。これらのドーピング・プロセス後には、続いてファーネス・アニーリングまたはラピッド・サーマル・アニーリング（ＲＴＡ）が行われる。アニーリングは、注入ドーパントを活性化することを担う。導体（例えばアルミニウム、銅など）と絶縁体（例えば、二酸化シリコン、窒化シリコンなどの様々な形態）の両薄膜は、電気的構成要素の接続や絶縁に使用される。半導体基板の様々な領域に選択的にドーピングを用いると、電圧の印加で基板の導電性を変化させることが可能になる。
【0020】
次に、本発明の実施形態を詳細に参照するが、その例は添付図面に示されており、同様の参照番号は全体を通して同様の要素を指す。同じナノシートまたはＦｉｎＦＥＴデバイス中の一群のフィンを利用して複数のデバイスが形成され得る。デバイスを互いに分離するためには、隣接するデバイス間にシングル・ディフュージョン・ブレーク（single diffusion break）を形成する必要がある。しかしながら、デバイスを分離する位置で、ナノシートまたは複数のフィンにまたがるフィン中にシングル・ディフュージョン・ブレークを形成することは、簡単なプロセスではない。同じ寸法を有する複数のゲートはデバイス全体に形成されている。シングル・ディフュージョン・ブレークは、形成されたゲートのうちの１つをダミー・ゲートに置き換えることによって形成される。ダミー・ゲートを形成することの課題は、形成したゲートをダミー・ゲートに置き換えることを目標とすることである。１つの解決策は、自己整合プロセスで置き換えることができるダミー・ゲートを形成することであり、例えば、ダミー・ゲートの形成のために、ゲートを除去する際に、より広い開口部がゲートの最上部に形成される。このプロセスによって、処理するゲートを目標とすることが容易になるため、ゲートをダミー・ゲートに置き換えることが可能になる。しかしながら、このプロセスでは、最上部の幅が広いダミー・ゲートがスペーサ材の側面からはみ出して突き出た棚を作るため、下流工程に不具合を生じる。この棚は、ゲート間に材料を堆積させたり除去したりする際の妨害物となる。妨害物となることを防ぎ、かつ基板上で省面積の（すなわち、デバイス同士を大きく引き離す必要がない）ダミー・ゲートを生成する方法は、隣接するデバイス間に配置されるゲート（ダミー・ゲートに置き換えられる予定）を、隣接するゲートよりも広く製造することを含む。ゲートの幅を広くすることにより、ダミー・ゲートに置き換えるゲートを目標とすることが可能になる。
【0021】
図１Ａは、本発明の実施形態によるナノシート・デバイス１００の上面図を示す。ナノシート・デバイス１００は、ナノシート１０５と、第１のゲート１１０と、第２のゲート１２０と、ダミー・ゲート１１５と、第１のデバイスＤ１と、第２のデバイスＤ２とを含む。破線の円は、製造プロセス中に生じるナノシート１０５のエッジの丸まりを目立たせている。ダミー・ゲート１１５は、第１のデバイスＤ１と第２のデバイスＤ２との間でシングル・ディフュージョン・ブレークとして機能する。しかしながら、ナノシート１０５のエッジは丸まっているため、ダミー・ゲート１１５は完全なシングル・ディフュージョン・ブレークではないことがある。
【0022】
図１Ｂは、本発明の実施形態によるＦｉｎＦＥＴデバイス１０２の上面図を示す。ＦｉｎＦＥＴデバイス１０２は、複数のフィン１３５と、第１のゲート１４５と、第２のゲート１６０と、ダミー・ゲート１５０と、第１のデバイスＤ３と、第２のデバイスＤ４とを含む。ダミー・ゲート１５０は、第１のデバイスＤ３と第２のデバイスＤ４との間のシングル・ディフュージョン・ブレークとして機能する。図１Ｂは、ＦｉｎＦＥＴデバイス１０２が直接印刷（direct print）ではないため、コーナーの丸まりの問題の欠点がないことをさらに示している。
【0023】
図２は、本発明の実施形態による、シングル・ディフュージョン・ブレークを形成するためのナノシート・デバイス１００の断面を示す。このデバイスは、基板２０５と、ソース・エピ２１０と、誘電体層２１５と、第１のゲート２３５と、第２のゲート２４５と、第３のゲート２４０とを含む。基板２０５は、シリコン・ウェーハ、サファイア・ウェーハ、絶縁体、金属層、または他の任意のタイプの適切な層からなる集合から選択され得る。ナノシート・デバイス１００は、ソース・エピ２１０を含み得る。誘電体層２１５は、任意の適切な誘電体材料を含むＩＬＤ（interlayer dielectric）誘電体である。図２は、第１のデバイスＤ１が第１のゲート２３５を含み、第２のデバイスＤ２が第３のゲート２４０を利用することを示す。示されたこの２つのデバイスは、例示のみを目的としている。第１のゲート２３５、第２のゲート２４５、第３のゲート２４０の各々は、スペーサ２２５と、ゲート・メタル２２０と、キャップ２３０とを含む。キャップ２３０は、ＳｉＮまたは他の適切な材料から構成され得る。第１のゲート２３５は幅Ｗ１で形成され、第２のゲート２４５は幅Ｗ２を有し、第３のゲート２４０は幅Ｗ３を有する。第１のゲート２３５の幅Ｗ１は、第３のゲート２４０の幅Ｗ３と実質的に等しい。しかしながら、第２のゲートの幅Ｗ２は、第１のゲート２３５および第３のゲート２４０の幅Ｗ１およびＷ３よりも大きい。第２のゲート２４５の幅Ｗ２を他のゲートの幅よりも大きくすることによって、第２のゲート２４５をダミー・ゲートに容易に置き換えて、第１のデバイスＤ１と第２のデバイスＤ２との間にシングル・ディフュージョン・ブレークを生成することが可能になる。
【0024】
図３は、本発明の実施形態による、ＯＰＬ層２５０の形成およびパターニング後のデバイスの断面を示す。ＯＰＬ層２５０は、誘電体層２１５およびゲート２３５、２４５、２４０の各々のキャップ２３０の上に形成される。ＯＰＬ層２５０は、第２のゲート２４５のキャップ２３０を露出するようにパターニングされる。ＯＰＬ層２５０の開口部の幅Ｗ４は、第２のゲート２４５の幅Ｗ２を露出させるのに十分大きいものである。図３に示される幅Ｗ４は、第２のゲート２４５のゲート・メタル２２０の幅Ｗ２よりも広い。以下に説明する後続の製造プロセスを実行するために、幅Ｗ４が幅Ｗ２と等しいかそれより大きいことは決定的に重要である。第２のゲート２４５の幅Ｗ２は他のゲートの幅より大きく、例えば、Ｗ２は他のゲートの幅より２～２０ｎｍ大きいので、ＯＰＬ層２５０中のホールを第２のゲート２４５に位置合わせすることが容易である。ＯＰＬ層２５０は光学的平坦化材料（optical planarization material）から構成されるが、リソグラフィ材料の種類は任意である。
【0025】
図４は、本発明の実施形態による、第２のゲート２４５中に配置されたキャップ２３０およびゲート・メタル２２０の除去後のデバイスの断面を示す。第２のゲート２４５のキャップ２３０とゲート・メタル２２０は除去される。第２のゲート２４５の幅Ｗ２は、材料の完全な除去を可能にするのに十分に広く、例えば幅Ｗ２は１０～５０ｎｍの範囲に、より好ましくは１８～３８ｎｍの範囲にあり得る。幅Ｗ２は幅Ｗ１または幅Ｗ３よりも２～２０ｎｍ広く、より好ましくは、幅Ｗ２は幅Ｗ１または幅Ｗ３よりも２～１０ｎｍ広い。第２のゲートの幅Ｗ２は、大き過ぎると、シングル・ディフュージョン・ブレークを形成することによる面積削減効果が失われる。図４は、第２のゲート２４５のキャップ２３０およびゲート・メタル２２０が、第２のゲート２４５のスペーサ２２５に対して選択的に除去されたことを示す。
【0026】
図５は、本発明の実施形態による、シングル・ディフュージョン・ブレークの形成後のデバイスの断面を示す。ディフュージョン・ブレークは、第２のゲート２４５を、ＳｉＮやその他の適切な材料など、ダミー・ゲート／ディフュージョン・ブレークとして機能する充填材で充填することによって生成される。第２のゲート２４５、すなわちディフュージョン・ブレークにより、第１のデバイスＤ１と第２のデバイスＤ２とが電気的に分離されることが可能になり、幅Ｗ２を幅Ｗ１および幅Ｗ３よりも大きくすることにより、ディフュージョン・ブレークの容易な形成が可能になる。キャップ２３０は、第２のゲート２４５（例えば、ダミー・ゲート／ディフュージョン・ブレーク）の最上部を形成し、キャップ２３０の材料は、ゲート下方に基板２０５まで延在する。さらに、より幅の広い第２のゲート２４５、例えばダミー・ゲート／ディフュージョン・ブレークを有することによって、そのゲートの幅は、ナノシートの丸いエッジを越えて延在するのに十分大きいものとなる。図５は、第１のデバイス用の能動ゲート（第１のゲート２３５）と第２のデバイス用の能動ゲート（第３のゲート２４０）を示す。シングル・ディフュージョン・ブレーク（ダミー・ゲート、すなわち第２のゲート２４５）が、第１のデバイスと第２のデバイスを分離している。
【0027】
図６は、本発明の実施形態による、複数のディフュージョン・ブレークを有するデバイスの断面を示す。複数のデバイスが同一基板２０５上に形成され、例えば、同じナノシート・スタックまたはフィンをデバイスの基本構造として使用すると、３つを超える数のデバイスが同一基板上に形成され、デバイスの各々は互いから電気的に分離される必要がある。この複数のデバイスは、ソース・エピ２１０と、誘電体層２１５と、第１のゲート２３５と、第２のゲート２４５と、第３のゲート２４０と、第４のゲート２５２と、第５のゲート２６０と、第６のゲート２５５とを含む。例えば、第２のゲート２４５および第５のゲート２６０は、ダミー・ゲートまたはデバイス間のディフュージョン・ブレークであり得る。複数のダミー・ゲート／ディフュージョン・ブレークを有することにより、複数のデバイスが同一基板２０５上に形成されることが可能になる。各ダミー・ゲート／ディフュージョン・ブレークは、１０～５０ｎｍの範囲、より好ましくは１８～３８ｎｍの範囲内の幅を有し得る。ダミー・ゲートの幅は、他のゲート（ダミーでないゲート）の幅よりも２～２０ｎｍ広く、より好ましくは、ダミー・ゲートの幅は、他のゲート（ダミーでないゲート）の幅よりも２～１０ｎｍ広い。ダミー・ゲート／ディフュージョン・ブレークにより、デバイスは互いに間隔を空ける代わりに電気的に分離されることが可能になるため、別々のデバイスが互いに近接して形成され得る。したがって、ディフュージョン・ブレーク／ダミー・ゲートによれば、デバイスを電気的に展開するために必要な面積が小さくなる。
【0028】
ダミー・ゲート／ディフュージョン・ブレークの数が増加するにつれて、ダミー・ゲート／ディフュージョン・ブレークの利用によってもたらされる面積削減効果は小さくなる。例えば、ダミー・ゲート／ディフュージョン・ブレークの幅が他のゲート（ダミーでないゲート）の幅より１０ｎｍ大きい場合に、２つのダミー・ゲート／ディフュージョン・ブレークを利用してデバイスを電気的に分離すると、面積削減効果は４０％を上回ることがある。しかしながら、ダミー・ゲート／ディフュージョン・ブレークの幅が他のゲート（ダミーでないゲート）の幅より１０ｎｍ大きい場合に、５つのダミー・ゲート／ディフュージョン・ブレークを利用してデバイスを電気的に分離すると、面積削減効果は１５％を上回るところまでに小さくなる。別の例では、ダミー・ゲート／ディフュージョン・ブレークの幅が他のゲート（ダミーでないゲート）の幅より２ｎｍ大きい場合に、２つのダミー・ゲート／ディフュージョン・ブレークを利用してデバイスを電気的に分離すると、面積削減効果は４５％を上回る。しかしながら、ダミー・ゲート／ディフュージョン・ブレークの幅が他のゲート（ダミーでないゲート）の幅より２ｎｍ大きい場合に、５つのダミー・ゲート／ディフュージョン・ブレークを利用してデバイスを電気的に分離すると、面積削減効果は１９％を上回る。したがって、ダミー・ゲート／ディフュージョン・ブレークの数およびゲートの幅が、ダミー・ゲート／ディフュージョン・ブレークの使用によってもたらされる面積削減効果を直接決定している。これは、ディフュージョン・ブレークあたりの能動ゲートの数と表現する方が適切であり得る。図面には、シングル・ディフュージョン・ブレークあたり２つの能動ゲートがある。
【0029】
本発明を、そのいくつかの例示的な実施形態を参照して示し、説明してきたが、添付の特許請求の範囲とその均等物によって定義される本発明の思想および範囲から逸脱することなく、形態および細部の様々な変更がそこで行われることが、当業者には理解されるであろう。
【0030】
本発明の様々な実施形態の説明は、例示の目的で提示されたものであるが、網羅的であること、または開示された実施形態に限定されることを意図していない。説明した実施形態の範囲および思想を逸脱することなく、当業者には多くの改変および変形が明らかであろう。本明細書で使用する用語は、１つまたは複数の実施形態の原理、市場で見出される技術に対する実用化または技術的改良を最もよく説明するように、または当業者が本明細書に開示された実施形態を理解することが可能となるように選択された。
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6】
【国際調査報告】