知財求人 - 知財ポータルサイト「IP Force」
▶ エコール ポリテクニーク フェデラル ド ローザンヌ （ウぺエフエル）の特許一覧
特表2024-520600ダイヤモンドデバイス又は構造体、及びダイヤモンドデバイス又は構造体を製造する方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-05-24
(54)【発明の名称】ダイヤモンドデバイス又は構造体、及びダイヤモンドデバイス又は構造体を製造する方法
(51)【国際特許分類】
C30B 29/04 20060101AFI20240517BHJP
C23C 16/02 20060101ALI20240517BHJP
C23C 16/27 20060101ALI20240517BHJP
C30B 25/04 20060101ALI20240517BHJP
H01L 21/205 20060101ALN20240517BHJP
【ＦＩ】
C30B29/04 E
C23C16/02
C23C16/27
C30B25/04
H01L21/205
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023574167
(86)(22)【出願日】2021-06-03
(85)【翻訳文提出日】2024-01-26
(86)【国際出願番号】 IB2021054876
(87)【国際公開番号】W WO2022254244
(87)【国際公開日】2022-12-08
(81)【指定国・地域】
(71)【出願人】
【識別番号】515273449
【氏名又は名称】エコール ポリテクニーク フェデラル ド ローザンヌ （ウペエフエル）
【氏名又は名称原語表記】ＥＣＯＬＥ ＰＯＬＹＴＥＣＨＮＩＱＵＥ ＦＥＤＥＲＡＬＥ ＤＥ ＬＡＵＳＡＮＮＥ （ＥＰＦＬ）
(74)【代理人】
【識別番号】100107456
【弁理士】
【氏名又は名称】池田 成人
(74)【代理人】
【識別番号】100162352
【弁理士】
【氏名又は名称】酒巻 順一郎
(74)【代理人】
【識別番号】100123995
【弁理士】
【氏名又は名称】野田 雅一
(72)【発明者】
【氏名】ソレイマン ザデ アルデビリ， レザ
(72)【発明者】
【氏名】ナアムーン， メフディ
(72)【発明者】
【氏名】マティオリ， エリソン デ ナザレス
【テーマコード（参考）】
4G077
4K030
5F045
【Ｆターム（参考）】
4G077AA03
4G077BA03
4G077DB07
4G077DB16
4G077DB19
4G077DB21
4G077ED06
4G077EE07
4G077HA06
4G077HA12
4G077TA04
4G077TC19
4K030AA09
4K030AA16
4K030AA17
4K030AA20
4K030BA28
4K030BB02
4K030CA04
4K030CA12
4K030DA05
4K030FA01
4K030FA10
4K030JA09
4K030JA16
4K030LA15
5F045AA08
5F045AA09
5F045AB07
5F045AC07
5F045AC15
5F045AC16
5F045AD12
5F045AE01
5F045AF04
5F045AF05
5F045AF14
5F045BB17
5F045GH02
(57)【要約】
本発明は、少なくとも１つの支持層又は材料内に少なくとも１つ又は複数の支持構造を含む、少なくとも１つの支持層又は材料と、少なくとも１つ又は複数の支持構造によって画定された複数の凹部と、各凹部又は前記複数の凹部に配置された、少なくとも１つのダイヤモンドマイクロシード及び複数のダイヤモンドナノシードとを備える、ダイヤモンドデバイス又は構造体に関する。
【選択図】 図１Ｅ
【選択図】 図１Ｅ
【特許請求の範囲】
【請求項1】
少なくとも１つの支持層又は材料（３）内に少なくとも１つ又は複数の支持構造（５）を含む、少なくとも１つの支持層又は材料（３）と、前記少なくとも１つ又は前記複数の支持構造（５）によって画定された複数の凹部（７）と、
各凹部（７）又は前記複数の凹部（７）に配置された、少なくとも１つのダイヤモンドマイクロシード（ＭＳ）及び複数のダイヤモンドナノシード（ＮＳ）と
を備える、ダイヤモンドデバイス又は構造体（１）。
【請求項2】
前記少なくとも１つ又は前記複数の支持構造（５）が、各凹部（７）又は前記複数の凹部（７）の開口（ＯＰ）及び上部囲い（ＵＥ）を画定し、前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）が、前記開口（ＯＰ）及び／又は前記上部囲い（ＵＥ）内に配置されている、請求項１に記載のダイヤモンドデバイス又は構造体（１）。
【請求項3】
前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）が、前記開口（ＯＰ）の大きさ又は直径の４０％～９５％又は６０％～９５％又は７５％～９５％又は７５％～９０％である大きさ又は直径（ＤＤ）を有する、請求項１及び２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項4】
前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）が、ダイヤモンド結晶成長の核形成部位又は合体部位を画定する、請求項１～３のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項5】
前記開口（ＯＰ）及び／又は前記上部囲い（ＵＥ）が、複数の分散されたダイヤモンドナノシード（ＮＳ）を含む、請求項２～４のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項6】
前記ダイヤモンドナノシード（ＮＳ）が、コンフォーマルダイヤモンド成長の核形成部位を画定する、請求項５に記載のダイヤモンドデバイス又は構造体（１）。
【請求項7】
各凹部（７）又は前記複数の凹部（７）が、少なくとも１つの壁（Ｗ）及び少なくとも１つの床（ＦＬ）によって画定され、複数のダイヤモンドナノシード（ＮＳ）が、前記少なくとも１つの壁（Ｗ）及び／又は前記少なくとも１つの床（ＦＬ）に配置されている、請求項１～６のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項8】
前記少なくとも１つの壁（Ｗ）が、前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）を完全に囲み、前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）が、前記少なくとも１つの壁（Ｗ）内に完全に又は部分的に配置されている、請求項７に記載のダイヤモンドデバイス又は構造体（１）。
【請求項9】
各凹部又は前記複数の凹部（７）が深さ（ＤＰ）を有し、前記凹部（７）の前記深さ（ＤＰ）が、前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）の大きさ又は直径（ＤＤ）の６０％～１０００％又は６０％～５００％又は８０％～１５０％又は１００％～１２０％である、請求項１～８のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項10】
前記上部囲い（ＵＥ）が、１つのダイヤモンドマイクロシード（ＭＳ）のみを含む、請求項１～９のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項11】
複数のダイヤモンドマイクロシード（ＭＳ）が、各凹部（７）内又は前記複数の凹部（７）内に配置され、前記ダイヤモンドマイクロシード（ＭＳ）が、各凹部（７）又は前記複数の凹部（７）を充填するように積み重ねられている、請求項１～８のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項12】
前記ダイヤモンドマイクロシード（ＭＳ）が、各凹部（７）又は前記複数の凹部（７）の上部囲い（ＵＥ）まで延びるように積み重ねられている、請求項１１に記載のダイヤモンドデバイス又は構造体（１）。
【請求項13】
前記ダイヤモンドマイクロシード（ＭＳ）が、前記凹部（７）の前記開口（ＯＰ）の外縁（ＲＭ）の少なくとも６０％又は４０％又は２０％又は１５％又は１０％又は５％以内にある位置まで、或いは前記開口（ＯＰ）の外縁（ＲＭ）内にあるか又は前記開口（ＯＰ）の外縁（ＲＭ）によって囲まれた位置まで延びるように積み重ねられている、請求項１１又は１２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項14】
前記ダイヤモンドマイクロシード（ＭＳ）が、前記凹部（７）の床（ＦＬ）から積み重ねられている、請求項１１～１３のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項15】
前記少なくとも１つ又は前記複数の支持構造（５））が、第１の壁（ＦＷ）と、第２の壁（ＳＷ）と、前記第１の壁（ＦＷ）及び前記第２の壁（ＳＷ）の間に延びる上部ランディング（ＵＬ）とを含み、複数のダイヤモンドナノシード（ＮＳ）が、前記上部ランディング（ＵＬ）並びに前記第１の壁（ＦＷ）及び前記第２の壁（ＳＷ）に配置又は分散されている、請求項２～１４のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項16】
前記少なくとも１つ又は前記複数の支持構造（５）が、複数の壁（Ｗ）と、前記壁（Ｗ）の間に延びる複数の上部ランディング（ＵＬ）とを含み、複数のダイヤモンドナノシード（ＮＳ）が、前記上部ランディング（ＵＬ）及び前記壁（Ｗ）に配置又は分散されている、請求項１５に記載のダイヤモンドデバイス又は構造体（１）。
【請求項17】
前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）が、１μｍ～２０００μｍ又は１μｍ～５００μｍ又は１μｍ～２５０μｍ又は１μｍ～１００μｍ又は１μｍ～５０μｍ又は３μｍ～７μｍの直径又は大きさ（ＤＤ）を有する粒子又はチップを含むか又はそれから構成されている、請求項１～１６のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項18】
前記ダイヤモンドナノシード（ＮＳ）が、１ｎｍ～１０００ｎｍ未満の値又は１ｎｍ～２００ｎｍ又は１ｎｍ～１００ｎｍ又は１ｎｍ～５０ｎｍ又は１ｎｍ～１５ｎｍ又は４ｎｍ～１１ｎｍの直径又は大きさを有する粒子を含むか又はそれから構成されている、請求項１～１７のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項19】
前記ダイヤモンドナノシード（ＮＳ）が、１０８ｃｍ－２～１０１４ｃｍ－２又は１０８ｃｍ－２～１０１３ｃｍ－２又は１０９ｃｍ－２～１０１３ｃｍ－２又は１０９ｃｍ－２～１０１２ｃｍ－２の密度で前記少なくとも１つの支持層又は材料（３）の表面に分散又は付着されている、請求項１～１８のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項20】
前記１つ又は複数の凹部（７）が、前記少なくとも１つの支持層又は材料（３）の平面方向の開口幅（ＷＤ）を有し、該開口幅が１μｍ～２０００μｍ又は１μｍ～５００μｍ又は１μｍ～２５０μｍ又は１μｍ～１００μｍ又は１μｍ～５０μｍ又は４μｍ～１５μｍ又は３μｍ～６μｍの値を有する、請求項１～１９のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項21】
前記１つ又は複数の凹部（７）が、前記少なくとも１つの支持層又は材料（３）の平面方向に対して垂直な方向に延びる深さ（ＤＰ）を有し、該深さが２μｍ～１０００μｍ又は２μｍ～４００μｍ又は２μｍ～１００μｍ又は２μｍ～２０μｍ又は２μｍ～５μｍの値を有する、請求項１～２０のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項22】
前記複数の凹部（７）が、前記少なくとも１つの支持層又は材料（３）の少なくとも１つの領域又は複数の領域に配置され、或いは前記複数の凹部（７）が、前記少なくとも１つの支持層又は材料（３）の全体にわたって配置されている、請求項１～２１のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項23】
前記複数の凹部（７）が、周期的凹部アレイとして構成され、又は前記少なくとも１つの支持層若しくは材料（３）にわたる周期的アレイ配置に配置され、或いは非周期的凹部アレイとして配置されている、請求項１～２２のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項24】
前記少なくとも１つの支持層又は材料（３）に付着されたダイヤモンド層（９）をさらに備える、請求項１～２３のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項25】
前記少なくとも１つの支持層又は材料（３）に直接付着されたダイヤモンド層（９）又は研磨ダイヤモンド層（９）をさらに備える、請求項１～２４のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項26】
前記ダイヤモンドマイクロシード（ＭＳ）が、前記複数の凹部（７）内に配置され、前記ダイヤモンドナノシード（ＮＳ）が、前記少なくとも１つの支持層又は材料（３）上及び前記複数の凹部（７）内に分散されて、前記ダイヤモンド層（９）を前記少なくとも１つの支持層又は材料（３）に化学的に結合及び／又は機械的に固着若しくは固定する、請求項２４又は２５に記載のダイヤモンドデバイス又は構造体（１）。
【請求項27】
前記ダイヤモンド層（９）が、前記複数の凹部（７）の前記開口（ＯＰ）及び／又は前記上部囲い（ＵＥ）の前記ダイヤモンドマイクロシード（ＭＳ）から延びる、請求項２４～２６のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項28】
前記ダイヤモンド層（９）が、前記複数の凹部（７）の前記開口（ＯＰ）及び／又は前記上部囲い（ＵＥ）の前記ダイヤモンドマイクロシード（ＭＳ）のみから延びる、請求項２４～２７のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項29】
各凹部（７）又は前記複数の凹部（７）の下部囲い（ＬＥ）には、ダイヤモンド成長がない、請求項２４～２８のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項30】
前記ダイヤモンド層（９）が＞６μｍの厚さを有する、請求項２４～２９のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項31】
前記ダイヤモンドマイクロシード（ＭＳ）及び前記ダイヤモンドナノシード（ＮＳ）の両方が、前記少なくとも１つの支持層又は材料（３）においてダイヤモンド結晶成長の核形成部位又は合体部位を画定する、請求項２４～３０のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項32】
前記ダイヤモンド層（９）が研磨ダイヤモンド層（９）である、請求項２４～３１のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項33】
前記研磨ダイヤモンド層（９）が、ナノメートル又はサブナノメートルの表面粗さを有する、請求項３２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項34】
前記ダイヤモンド層（９）が、少なくとも９８％の炭素原子を含む高純度ダイヤモンド層である、請求項２４～３３のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項35】
前記ダイヤモンドデバイス又は構造体（１）には、前記ダイヤモンド層（９）と前記少なくとも１つの支持層又は材料（３）との間に中間層がない、請求項２４～３４のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項36】
前記ダイヤモンドデバイス又は構造体（１）には、前記ダイヤモンド層（９）と前記少なくとも１つの支持層又は材料（３）との間に、ＡｌＮ中間層がないか、ＳｉＮ中間層がないか、又はＳｉＣ中間層がない、請求項３５に記載のダイヤモンドデバイス又は構造体（１）。
【請求項37】
前記ダイヤモンドデバイス又は構造体（１）が、複数の支持層又は材料（３）を含み、前記少なくとも１つ又は前記複数の支持構造（５）が、前記複数の支持層又は材料（３）内に配置されている、請求項１～３６のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項38】
前記複数の凹部（７）が、前記複数の支持層又は材料（３）を貫通して延びる、請求項３７に記載のダイヤモンドデバイス又は構造体（１）。
【請求項39】
基板（３Ａ）と、前記基板（３Ａ）に付着された少なくとも１つ又は複数の支持層又は材料（３）とを備える、請求項１～３８のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項40】
前記少なくとも１つ又は前記複数の支持構造（５）が、前記少なくとも１つの層（３）又は前記複数の層（３）内、或いは前記少なくとも１つの層又は前記複数の層（３）及び前記基板（３Ａ）内に配置されている、請求項３９に記載のダイヤモンドデバイス又は構造体（１）。
【請求項41】
前記複数の凹部（７）が、前記基板（３Ａ）に付着された前記少なくとも１つ又は前記複数の層（３）のみを貫通して延び、或いは、前記基板（３Ａ）に付着された前記少なくとも１つ又は前記複数の層（３）を貫通して前記基板（３Ａ）内へ延びる、請求項３９又は４０に記載のダイヤモンドデバイス又は構造体（１）。
【請求項42】
前記少なくとも１つの支持層又は材料（３）が、ＧａＮ又はＡｌＧａＮを含むか又はそれから構成されている、請求項１～４１のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項43】
基板（３Ａ）を備え、前記少なくとも１つの支持層又は材料（３）が前記基板（３Ａ）上に配置されている、請求項１～４２のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項44】
基板（３Ａ）と、前記基板（３Ａ）上に配置されたＧａＮ及び／又はＡｌＧａＮ層とを備える、請求項１～４３のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項45】
前記複数の凹部（７）が前記基板（３Ａ）まで又は前記基板（３Ａ）内へ延びる、請求項４３又は４４に記載のダイヤモンドデバイス又は構造体（１）。
【請求項46】
前記基板（３Ａ）が、Ｓｉ、ＳｉＣ、ＧａＡｓ、Ｇａ２Ｏ３、ホウケイ酸塩、石英、又はサファイアを含むか又はそれから構成されている、請求項４２～４４のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項47】
請求項１～４６のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）を備える電子デバイス又は集積回路。
【請求項48】
少なくとも１つの支持層又は材料（３）内に少なくとも１つ又は複数の支持構造（５）を含む、少なくとも１つの支持層又は材料（３）と、前記少なくとも１つ又は前記複数の支持構造（５）によって画定された複数の凹部（７）とを設けるステップと、ダイヤモンドシーディングを行って、各凹部（７）又は前記複数の凹部（７）に少なくとも１つのダイヤモンドマイクロシード（ＭＳ）及び複数のダイヤモンドナノシード（ＮＳ）を設けるステップと
を含む、ダイヤモンドデバイス又は構造体（１）を製造する方法。
【請求項49】
少なくとも１つ又は複数の支持構造（５）を含む前記少なくとも１つの支持層又は材料（３）と、複数の凹部（７）とを設ける前記ステップが、少なくとも１つの支持層又は材料（３）を設けるステップと、
前記少なくとも１つの支持層又は材料（３）をエッチングして、前記少なくとも１つの支持層又は材料（３）内に複数の凹部（７）を形成するステップと
を含む、請求項４８に記載の方法。
【請求項50】
各凹部（７）又は前記複数の凹部（７）が、少なくとも１つの壁（Ｗ）及び少なくとも１つの床（ＦＬ）によって画定され、前記少なくとも１つの壁（Ｗ）が、前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）を前記少なくとも１つの壁（Ｗ）内に完全に又は部分的に受け入れるための、完全に囲む壁（Ｗ）を画定するように延びる、請求項４８又は４９に記載の方法。
【請求項51】
前記１つ又は複数の凹部（７）が、前記少なくとも１つの支持層又は材料（３）の平面方向の開口幅（ＷＤ）を有し、該開口幅が１μｍ～２０００μｍ又は１μｍ～５００μｍ又は１μｍ～２５０μｍ又は１μｍ～１００μｍ又は１μｍ～５０μｍ又は４μｍ～１５μｍ又は３μｍ～８μｍ又は３μｍ～６μｍの値を有し、及び／或いは、前記１つ又は複数の凹部（７）が、前記少なくとも１つの支持層又は材料（３）の平面方向に対して垂直な方向に延びる深さ（ＤＰ）を有し、該深さが２μｍ～１０００μｍ又は２μｍ～３００μｍ又は２μｍ～１００μｍ又は２μｍ～５０μｍ又は２μｍ～１５μｍ又は２μｍ～５μｍの値を有する、請求項４８～５０のいずれか一項に記載の方法。
【請求項52】
前記複数の凹部（７）が、前記少なくとも１つの支持層又は材料（３）の少なくとも１つの領域又は複数の領域に配置され、或いは前記複数の凹部（７）が、前記少なくとも１つの支持層又は材料（３）の全体にわたって配置される、請求項４８～５１のいずれか一項に記載の方法。
【請求項53】
前記複数の凹部（７）が、周期的凹部アレイとして構成され、又は前記少なくとも１つの支持層若しくは材料（３）にわたる周期的アレイ配置に配置され、或いは非周期的凹部アレイとして配置される、請求項１～５２のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項54】
ダイヤモンドシーディングを行う前記ステップが、マイクロシード（ＭＳ）を前記少なくとも１つの支持層又は材料（３）の前記表面に設け、前記少なくとも１つの支持層又は材料（３）を撹拌して、マイクロシード（ＭＳ）を各凹部（７）内又は前記複数の凹部（７）内に移すステップと、
ナノシード（ＮＳ）を前記少なくとも１つの支持層又は材料（３）の前記表面に設け、前記少なくとも１つの支持層又は材料（３）を撹拌して、前記ナノシード（ＮＳ）を各凹部（７）内又は前記複数の凹部（７）内及び前記少なくとも１つの支持層又は材料（３）の前記表面にわたって分散させるステップと
を含む、請求項４８～５３のいずれか一項に記載の方法。
【請求項55】
前記マイクロシード（ＭＳ）と前記ナノシード（ＮＳ）とが、撹拌のために、前記少なくとも１つの支持層又は材料（３）の前記表面に一緒に設けられ、又は連続して設けられ、及び又は複数回設けられる、請求項５４に記載の方法。
【請求項56】
すすぎ及び／又は乾燥するステップをさらに含む、請求項５５に記載の方法。
【請求項57】
前記ダイヤモンドマイクロシード（ＭＳ）が、１μｍ～１０００μｍ又は１μｍ～５００μｍ又は１μｍ～２５０μｍ又は１μｍ～１００μｍ又は１μｍ～５０μｍ又は３μｍ～７μｍの直径又は大きさ（ＤＤ）を有する粒子又はチップを含むか又はそれから構成される、請求項４８～５６のいずれか一項に記載の方法。
【請求項58】
前記ダイヤモンドナノシード（ＮＳ）が、１ｎｍ～１０００ｎｍ未満の値又は１ｎｍ～２００ｎｍ又は１ｎｍ～１００ｎｍ又は１ｎｍ～５０ｎｍ又は１ｎｍ～１０ｎｍ又は３ｎｍ～１５ｎｍ又は５ｎｍ～１０ｎｍの直径又は大きさを有する粒子を含むか又はそれから構成される、請求項４８～５７のいずれか一項に記載の方法。
【請求項59】
前記ダイヤモンドナノシード（ＮＳ）が、＞１０８ｃｍ－２の密度で前記少なくとも１つの支持層又は材料（３）の前記表面に分散又は付着される、請求項４８～５８のいずれか一項に記載の方法。
【請求項60】
前記少なくとも１つ又は前記複数の支持構造（５）が、各凹部（７）又は前記複数の凹部（７）の開口（ＯＰ）及び上部囲い（ＵＥ）を画定し、少なくとも１つのダイヤモンドマイクロシード（ＭＳ）が、前記開口（ＯＰ）及び／又は前記上部囲い（ＵＥ）内に配置される、請求項４８～５９のいずれか一項に記載の方法。
【請求項61】
前記ダイヤモンドマイクロシード（ＭＳ）が、前記開口（ＯＰ）の大きさ又は直径の４０％～９５％又は７５％～９５％の大きさ又は直径（ＤＤ）を有する、請求項６０に記載の方法。
【請求項62】
前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）が、ダイヤモンド結晶成長の核形成部位又は合体部位を画定する、請求項４８～６１のいずれか一項に記載の方法。
【請求項63】
前記上部囲い（ＵＥ）が、複数の分散されたダイヤモンドナノシード（ＮＳ）を含む、請求項６０～６２のいずれか一項に記載の方法。
【請求項64】
前記ダイヤモンドナノシード（ＮＳ）が、コンフォーマルダイヤモンド成長の核形成部位を画定する、請求項６３に記載の方法。
【請求項65】
各凹部（７）又は前記複数の凹部（７）が、少なくとも１つの壁（Ｗ）及び少なくとも１つの床（ＦＬ）によって画定され、複数のダイヤモンドナノシード（ＮＳ）が、前記少なくとも１つの壁（Ｗ）及び／又は前記少なくとも１つの床（ＦＬ）に配置される、請求項４８～６４のいずれか一項に記載の方法。
【請求項66】
各凹部又は前記複数の凹部（７）が深さ（ＤＰ）を有し、前記凹部（７）の前記深さ（ＤＰ）が、前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）の大きさ又は直径（ＤＤ）の６０％～１５０％又は６０％～１２０％又は６０％～１００％である、請求項４８～６５のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項67】
前記上部囲い（ＵＥ）が、１つのダイヤモンドマイクロシード（ＭＳ）のみを含む、請求項１～６６のいずれか一項に記載のダイヤモンドデバイス又は構造体（１）。
【請求項68】
複数のダイヤモンドマイクロシード（ＭＳ）が、各凹部（７）内又は前記複数の凹部（７）内に配置され、前記ダイヤモンドマイクロシード（ＭＳ）が、各凹部（７）又は前記複数の凹部（７）を充填するように積み重ねられる、請求項４８～６５のいずれか一項に記載の方法。
【請求項69】
前記ダイヤモンドマイクロシード（ＭＳ）が、各凹部（７）又は前記複数の凹部（７）の上部囲い（ＵＥ）まで延びるように積み重ねられる、請求項４６～６９のいずれか一項に記載の方法。
【請求項70】
前記ダイヤモンドマイクロシード（ＭＳ）が、前記凹部（７）の前記開口（ＯＰ）の外縁（ＲＭ）の少なくとも６０％又は４０％又は２０％又は１５％又は１０％又は５％以内にある位置まで、或いは前記開口（ＯＰ）の外縁（ＲＭ）内にあるか又は前記開口（ＯＰ）の外縁（ＲＭ）によって囲まれた位置まで延びるように積み重ねられる、請求項６９又は７０に記載の方法。
【請求項71】
前記ダイヤモンドマイクロシード（ＭＳ）が、前記凹部（７）の床（ＦＬ）から積み重ねられる、請求項６９～７１のいずれか一項に記載の方法。
【請求項72】
前記少なくとも１つ又は前記複数の支持構造（５）が、第１の壁（ＦＷ）と、第２の壁（ＳＷ）と、前記第１の壁（ＦＷ）及び前記第２の壁（ＳＷ）の間に延びる上部ランディング（ＵＬ）とを含み、複数のダイヤモンドナノシード（ＮＳ）が、前記上部ランディング（ＵＬ）並びに前記第１の壁（ＦＷ）及び前記第２の壁（ＳＷ）に配置又は分散される、請求項５８～６７のいずれか一項に記載の方法。
【請求項73】
前記少なくとも１つ又は前記複数の支持構造（５）が、複数の壁（Ｗ）と、前記壁（Ｗ）の間に延びる複数の上部ランディング（ＵＬ）とを含み、複数のダイヤモンドナノシード（ＮＳ）が、前記上部ランディング（ＵＬ）及び前記壁（Ｗ）に配置又は分散される、請求項７２に記載の方法。
【請求項74】
ダイヤモンド層（９）を前記ダイヤモンドシーディングされた支持層又は材料（３）に蒸着させるダイヤモンド成長ステップをさらに含む、請求項４８～７４のいずれか一項に記載の方法。
【請求項75】
前記ダイヤモンド成長ステップが、化学蒸着（ＣＶＤ）を使用して行われる、請求項７４に記載の方法。
【請求項76】
前記ダイヤモンドマイクロシード（ＭＳ）が、前記複数の凹部（７）内に配置され、前記ダイヤモンドナノシード（ＮＳ）が、前記少なくとも１つの支持層又は材料（３）上及び前記複数の凹部（７）内に分散されて、前記ダイヤモンド層（９）を前記少なくとも１つの支持層又は材料（３）に化学的に結合及び／又は機械的に固着若しくは固定する、請求項７５に記載の方法。
【請求項77】
前記ダイヤモンド層（９）が、多結晶又は単結晶ダイヤモンド層（９）である、請求項７６に記載の方法。
【請求項78】
前記ダイヤモンド層（９）を研磨するダイヤモンド研磨ステップをさらに含む、請求項４８～７８のいずれか一項に記載の方法。
【請求項79】
前記ダイヤモンド層（９）を研磨するステップが、化学研磨及び／又は機械研磨を使用して行われる、請求項７８に記載の方法。
【請求項80】
前記ダイヤモンド層（９）を研磨するステップが、ナノメートル又はサブナノメートルの表面粗さを有する研磨ダイヤモンド層（９）を設けるように行われる、請求項７９に記載の方法。
【請求項81】
前記少なくとも１つの支持層又は材料（３）を設ける前記ステップが、複数の支持層又は材料（３）を設けるステップと、
前記複数の支持層又は材料（３）をエッチングして、前記複数の支持層又は材料（３）内に複数の凹部（７）を形成するステップと
を含む、請求項４８～８１のいずれか一項に記載の方法。
【請求項82】
前記少なくとも１つの支持層又は材料（３）を設ける前記ステップが、基板（３Ａ）と、前記基板（３Ａ）に付着された少なくとも１つ又は複数の層（３）とを設けるステップと、
前記基板（３Ａ）に付着された前記少なくとも１つ又は前記複数の層（３）をエッチングして、前記少なくとも１つ又は前記複数の層（３）内のみ、或いは前記少なくとも１つ又は前記複数の層（３）及び前記基板（３Ａ）内に複数の凹部（７）を形成するステップと
を含む、請求項４８～８２のいずれか一項に記載の方法。
【請求項83】
前記少なくとも１つの支持層又は材料（３）が、ＧａＮ又はＡｌＧａＮを含むか又はそれから構成される、請求項４８～８３のいずれか一項に記載の方法。
【請求項84】
基板（３Ａ）と、前記基板上に配置された少なくとも１つの層（３）とが設けられる、請求項４８～８４のいずれか一項に記載の方法。
【請求項85】
基板（３Ａ）と、前記基板（３Ａ）上に配置されたＧａＮ及び／又はＡｌＧａＮ層（３）とが設けられる、請求項８～８５のいずれか一項に記載の方法。
【請求項86】
前記複数の凹部（７）が前記基板（３Ａ）まで又は前記基板（３Ａ）内へ延びる、請求項８３～８６のいずれか一項に記載の方法。
【請求項87】
前記基板（３Ａ）が、Ｓｉ、ＳｉＣ、ＧａＡｓ、Ｇａ２Ｏ３、ホウケイ酸塩、石英、又はサファイアを含むか又はそれから構成される、請求項８３～８７のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
（発明の分野）
本発明は、ダイヤモンドデバイス及び構造体、並びにダイヤモンドデバイス及び構造体を製造する方法に関する。本発明は特に、高品質ダイヤモンドの成長のためのダイヤモンドシーディング及びシードディブリング法を含むダイヤモンドデバイス及び構造体に関する。このようなダイヤモンドデバイス又は構造体を、例えば、電子デバイス及び集積回路（ＩＣ）、ダイヤモンドヒートスプレッダ、近接接合ヒートスプレッダ、並びに宝石類、機械部品、光学及び光デバイス、光学及び光センサ及び光学及び光検出器、生物医学デバイス、並びに切削工具／機械加工工具で使用することができる。
本発明は、ダイヤモンドデバイス及び構造体、並びにダイヤモンドデバイス及び構造体を製造する方法に関する。本発明は特に、高品質ダイヤモンドの成長のためのダイヤモンドシーディング及びシードディブリング法を含むダイヤモンドデバイス及び構造体に関する。このようなダイヤモンドデバイス又は構造体を、例えば、電子デバイス及び集積回路（ＩＣ）、ダイヤモンドヒートスプレッダ、近接接合ヒートスプレッダ、並びに宝石類、機械部品、光学及び光デバイス、光学及び光センサ及び光学及び光検出器、生物医学デバイス、並びに切削工具／機械加工工具で使用することができる。
【従来技術の説明】
【0002】
（背景）
ダイヤモンドとＧａＮとの集積は、熱管理の目的で、並びにそれらのパワーエレクトロニクスの用途に関する非常に優れた相補特性と新規の半導体ヘテロ構造とを組み合わせるために、大いに推進されている。しかしながら、ＧａＮ上のダイヤモンドの成長は、高格子及び熱膨張の不一致により困難である。ＧａＮに対するダイヤモンドの付着が弱く、蒸着後の残留応力が高いことにより、ダイヤモンド膜の剥離又は亀裂の発生が生じることが多く、その後のデバイスの作製を妨げる。
ダイヤモンドとＧａＮとの集積は、熱管理の目的で、並びにそれらのパワーエレクトロニクスの用途に関する非常に優れた相補特性と新規の半導体ヘテロ構造とを組み合わせるために、大いに推進されている。しかしながら、ＧａＮ上のダイヤモンドの成長は、高格子及び熱膨張の不一致により困難である。ＧａＮに対するダイヤモンドの付着が弱く、蒸着後の残留応力が高いことにより、ダイヤモンド膜の剥離又は亀裂の発生が生じることが多く、その後のデバイスの作製を妨げる。
【0003】
ダイヤモンドは、高い熱伝導率、広いバンドギャップ、大きい破壊電界、及び高い正孔移動度などの優れた特性により、パワーエレクトロニクスの用途のための潜在的に優れた材料と考えられている１。他方で、ＧａＮも、大きい臨界電界、高い電子移動度、及び飽和速度を有し、コスト効率の高いＧａＮ－ｏｎ－Ｓｉウエハの大規模作製能力を有する広バンドギャップ半導体である２。
【0004】
ダイヤモンド膜の高い熱伝導率３、４は、ＧａＮパワー電子デバイスの熱管理のためのヒートスプレッダとして利用され、熱抵抗の著しい低下、並びにＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）５－１０と縦型ＧａＮデバイス１１との両方からのホットスポット及び温度勾配の除去を示されてきた。
【0005】
さらに、低抵抗及び高電圧能力を有するＨＥＭＴなどの高性能ｎ型ＧａＮデバイスが、多くのパワーエレクトロニクスの用途で現在使用されているが１２、ｐ型ＧａＮの性能は、主に低い正孔移動度及びＧａＮ中のＭｇドーパントの活性化不良により、まだ限られている１３。他方で、ダイヤモンドは、高い正孔濃度及び移動度を持つｐ型パワー電子デバイスに関して優れた特性を有するが、浅い準位のｎ型ドーパントはまだ欠けている１４。ダイヤモンドとＧａＮとの集積は、ｐ型半導体としてのダイヤモンドとｎ型半導体としてのＧａＮの相補特性を組み合わせる、新規のデバイス及び集積回路（ＩＣ）の新しい可能性を開くことができる。
【0006】
異なる方法がダイヤモンド－ＧａＮ集積について提案されてきており、最も一般的な手法は、ダイヤモンド基板上のＧａＮの集積である１５－１７。しかしながら、使用可能なダイヤモンド基板の大きさが小さくコストが高いため、ＧａＮ－ｏｎ－ダイヤモンド基板は、ハイエンドの用途にしか使用することができない２。
【0007】
ダイヤモンドをコスト効率の高いＧａＮ－ｏｎ－Ｓｉ基板上に集積することによって、より低コストの手法が提案され、この基板において、粗いダイヤモンド表面を研磨しなくても、ダイヤモンドトランジスタが、ＡｌＧａＮ／ＧａＮ－ｏｎ－Ｓｉ基板上で優れたデバイス特性を有することが示された１８。しかしながら、成長したまま（ａｓ－ｇｒｏｗｎ）のダイヤモンドの高い粗さは、プレーナプロセス方法を使用するウエハ加工を制限する。したがって、研磨は、平滑なダイヤモンド表面及び確実な作製プロセスを得るために必須のステップである。しかしながら、ダイヤモンドとＧａＮとの熱膨張係数（ＣＴＥ）の不一致（２８％の不一致）により１９、ＣＶＤダイヤモンド膜は、成長中に高い残留応力を発生させることがある（＞１．５ＧＰａ）２０。ＧａＮに対するダイヤモンドの付着がかなり弱いことにより、このような高い残留応力は、膜の剥離又は亀裂を生じさせることがあり、ダイヤモンド膜は、研磨ステップの高い機械的応力に耐えきれない。
【0008】
主に弱いファンデルワールス相互作用を介したＧａＮに対するダイヤモンドの弱い付着２１及び膜における高い応力の存在は、ダイヤモンド膜を剥離しやすくする重大な問題となっている２０、２２。現在、ＧａＮ上のダイヤモンドの低応力高付着成長及びその研磨は、大きな課題として残っている。
【0009】
いくつかの研究は、強い共有炭化物結合の形成により付着を向上させるためにＡｌＮ、ＳｉＮ、又はＳｉＣ中間層を使用することを提案しており２３－２６、これは、水素プラズマ下の６００℃超の温度のＣＶＤ反応器において、ＧａＮを分解から保護することもできる２２。しかしながら、ＧａＮとダイヤモンドとの間に余分な薄膜が存在することは、高い界面熱抵抗（ＴＢＲ）を導入し、熱伝導を制限することがある２７。
【0010】
成長前のダイヤモンドシーディングステップもまた、ダイヤモンド膜の品質、粒径、熱伝導率、及びＴＢＲに影響を与えることができる２８、２９。１０１１ｃｍ－２超の密度でダイヤモンドナノシードを使用する基板の高密度シーディングは、高速成長及びダイヤモンド膜合体を開始することができ、これは、水素プラズマ環境におけるＧａＮの分解を最小限にすることにより、付着を向上させることができる３０。最近の研究では、マイクロシード及びナノシードを使用してＧａＮ及びＡｌＮ上でＣＶＤダイヤモンド膜を成長させる、混合サイズのダイヤモンドシーディングを実験した３１。しかしながら、ＧａＮ上のダイヤモンド成長は、付着不良により成功しなかった。
【発明の概要】
【0011】
本発明は、請求項１に記載のダイヤモンドデバイス又は構造体、及び請求項４８に記載のダイヤモンドデバイス又は構造体を製造する方法を提供することによって、上記の制限に対処する。
【0012】
その他の有利な特徴は、従属請求項に見られる。
【0013】
本開示のダイヤモンドデバイス又は構造体、及びダイヤモンドデバイス又は構造体を製造する方法は、下地層及び／又は基板に対するダイヤモンドの付着に関する上記の問題を解決する。
【0014】
特に、例えばＧａＮに対する付着の向上が保証される。
【0015】
ＧａＮに対するダイヤモンド付着は特に重要であるが、それでも、本発明の概念実証として本明細書に示され、本開示のダイヤモンドデバイス又は構造体、及びダイヤモンドデバイス又は構造体を製造する方法は、ＧａＮのみに対する付着の向上の保証に限定されず、他の１つ又は複数の材料に対するダイヤモンドの付着に等しく適用可能である。
【0016】
ここでは、異種基板、例えばＧａＮ－ｏｎ－Ｓｉ上のダイヤモンドの効率的なシーディング及び成長のためのシードディブリング法である、ダイヤモンドデバイス又は構造体を製造する方法が示され、この方法は、大きい粒子、低い残留応力、及び基板に対する優れた付着を有する高品質ダイヤモンド膜の成長を可能にする。この方法は、基板の微細組織構造、並びにマイクロシード及びナノシードの両方を使用するシーディングに依拠する。シードディブリング法は、成長後のダイヤモンド膜剥離の問題に対処するダイヤモンドデバイス及び構造体を提供し、例えばＧａＮ基板上で成長したダイヤモンド膜の確実な研磨をすることで、平滑なダイヤモンド－ｏｎ－ＧａＮ基板を得られる。
【0017】
高品質ダイヤモンド膜のシーディング及び成長又は蒸着のためのシードディブリング法を、例えば、コスト効率の高いＧａＮ－ｏｎ－Ｓｉ基板上で行うことができると有利である。ＧａＮ－ｏｎ－Ｓｉにおいて成長した例示的な高品質ダイヤモンド膜は、例えば、９５％のｓｐ３／ｓｐ２比、従来の方法と比べて著しく大きい粒子、及び低い残留応力（０．２ＧＰａ）を示した。
【0018】
この方法は、高品質ダイヤモンドの成長のみに限定されず、（点及び／又は拡張）欠陥、不純物、及び材料のドーパントが存在してもしなくても、他の品質のダイヤモンド及び他の応力、並びに単結晶膜、多結晶膜、微結晶膜、ナノ結晶膜、及び超ナノ結晶膜の成長に使用することができる。
【0019】
さらに、この方法によって得られる優れた付着は、例えばＧａＮ－ｏｎ－Ｓｉ上で成長したままのダイヤモンド膜の、剥離のない確実な研磨を可能にし、例えば、サブナノメートルの２乗平均平方根粗さを有する平滑なダイヤモンド－ｏｎ－ＧａＮ基板が得られる。この方法は、ダイヤモンド－ｏｎ－ＧａＮプラットフォームに基づく優れた熱管理を有する、高性能パワー電子デバイス及び他の電子デバイス、集積デバイス、並びにヘテロ構造デバイスの開発の多くの新しい可能性を開く。
【0020】
加えて、方法は、ＧａＮ－ｏｎ－Ｓｉ基板に限定されず、ダイヤモンドの顕著な特性を他の種類のデバイスと組み合わせるように、他の基板又は材料に拡張可能である。
【0021】
例えば、方法は、限定されないが、鋼、ステンレス鋼、サファイア、ホウケイ酸塩、石英、アルミナ、炭化タングステンなどの異なる材料から形成された、限定されないが、（微小）機械部品、切削工具などの微小機械部品へのダイヤモンド層又は材料の蒸着に使用することができる。本開示のこの方法は、異なる種類の材料から形成されたセンサ及び／又はバイオセンサ、検出器及び／又はバイオ検出器へのダイヤモンド層又は材料の蒸着に使用することもできる。
【0022】
本開示の方法は、異なる種類の材料の光プラットフォームを形成及び／又は作製する、ダイヤモンド層又は材料の蒸着を保証することもできる。本開示のこの方法は、異なる種類の材料への、ＮＶ中心アレイなどの色中心を形成及び／又は作製するダイヤモンド層又は材料の蒸着を保証することもできる。
【0023】
本開示の方法は、固有の、ドープされていない、意図せずドープされた、異なるドーピング濃度でドープされた（ｎ型及び／又はｐ型）ダイヤモンド層を含む、異なる半導体挙動を有するダイヤモンドの蒸着に使用することもできる。この方法を使用して、熱管理の用途について、例えば５０Ｗ／ｍ．Ｋ～３０００Ｗ／ｍ．Ｋの異なる熱伝導率を有するダイヤモンドの蒸着を保証することができる。
【0024】
本開示の方法は、限定されないが、プラズマ（又はマイクロ波プラズマ）ＣＶＤ、低温プラズマＣＶＤ、大気プラズマＣＶＤ、プラズマトーチ、及びホットフィラメントＣＶＤなどの異なるＣＶＤ蒸着法によるダイヤモンド層又は材料の蒸着に使用することもできる。
【0025】
本発明の上記その他の目的、特徴、及び利点、並びにそれらを実現する方法が、より明らかになり、本発明のいくつかの好ましい実施形態を示す添付図面を参照して以下の説明を検討することにより、本発明自体が最もよく理解されよう。
【図面の簡単な説明】
【0026】
【図1】図１Ａ～図１Ｃは、本開示による例示的なダイヤモンドデバイス又は構造体の態様を示す概略図である。図１Ｄは、本開示によるダイヤモンドデバイス又は構造体の例示的な実施形態を示す概略図である。図１Ｅは、本開示によるダイヤモンドデバイス又は構造体の例示的な実施形態を示す概略図である。
【図2】図２Ａは、本開示による方法を使用する、例示的なダイヤモンドデバイス又は構造体の作製の概略図である。方法は、例示的なステップ、すなわち、Ｉ．少なくとも１つの支持層又は材料、例えば、ＧａＮ－ｏｎ－Ｓｉ基板を設けるステップ、ＩＩ．基板に孔をエッチングするステップ、ＩＩＩ．ダイヤモンドのナノシード及びマイクロシードの両方を使用してシードディブリングするステップ、ＩＶ．（ＣＶＤ）ダイヤモンド成長ステップ、及びＶ．ダイヤモンド研磨ステップのうちの一部又はすべてを含むことができる。図２Ｂは、本開示のシードディブリング法により構成されシーディングされた例示的なＧａＮ－ｏｎ－Ｓｉ基板の光学顕微鏡画像である。図２Ｃは、ディブリングされた基板内に効果的に配置されたマイクロシードを示す拡大画像である。図２Ｄは、基板表面全体のナノシードの高密度被覆のＳＥＭ画像である。
【図3】図３Ａ～図３Ｄは、開口幅が（Ａ）４μｍ、（Ｂ）１０μｍ、（Ｃ）２０μｍ、及び（Ｄ）５０μｍである、高アスペクト比のシードディブリングによるサンプルの断面ＳＥＭ画像である。図３Ｅは、孔の深さ全体におけるマイクロシードの閉込めを示す、４μｍ孔／開口を有するサンプルのＳＥＭ画像であり、開口から（約）５μｍの長さの部分又は孔の上部のみが、ダイヤモンドの成長に寄与する。図３Ｆは、マイクロシード及びナノシードの両方がダイヤモンド成長に寄与することを示す、図３Ｅの破線領域の拡大画像である。
【図4】図４Ａは、本開示の最適化されたシードディブリング法を使用して、例示的なＡｌＧａＮ／ＧａＮ－ｏｎ－Ｓｉ基板上で成長した、ダイヤモンド膜の断面ＳＥＭ画像である。挿入図は、初期のマイクロシードが識別できる、ダイヤモンドが充填された、ディブリングされた領域を示す。図４Ｂは、図４Ａの基板の高解像度ＸＲＴ画像であり、材料が、Ｘ線透過に基づいてグレースケールで表示され、切断図画像を形成するために一部の領域が隠され、間隙のない効果的なシードディブリング及びダイヤモンド成長を示す。
【発明を実施するための形態】
【0027】
（いくつかの実施形態の詳細な説明）
本明細書において、可能であれば、図面に共通する同一の要素を示すために、同一の参照数字を使用する。
本明細書において、可能であれば、図面に共通する同一の要素を示すために、同一の参照数字を使用する。
【0028】
図１Ｃ、図１Ｄ、図２Ａ～図２Ｄ、図３Ａ、図３Ｅ、図３Ｆ、図４Ａ、図４Ｂ、及び図５Ａ～図５Ｄは、本開示による例示的なダイヤモンドデバイス又はダイヤモンド構造体１を示す。図１Ａ～図１Ｄ及び図２Ａは、ダイヤモンドデバイス又はダイヤモンド構造体１を製造する例示的な方法を示す。
【0029】
ダイヤモンドデバイス又は構造体１は、例えば、少なくとも１つの支持層又は材料３を備え、少なくとも１つの支持層又は材料３内に少なくとも１つ又は複数の支持構造５を含む。ダイヤモンドデバイス又は構造体１は、少なくとも１つ又は複数の支持構造５によって画定された複数の孔、小さいくぼみ、へこみ、くぼみ、溝、又は凹部７をさらに含む。
【0030】
ダイヤモンドデバイス又は構造体１は、各凹部７又は複数の凹部７に配置された、少なくとも１つ又は複数のダイヤモンドマイクロシードＭＳと複数のダイヤモンドナノシードＮＳとをさらに含むことができる。
【0031】
デバイス又は構造体１は、例えば、下地又は保持基板３Ａ上に設けられ／蒸着され又は重ね合わされた単一の支持層又は材料３を含むか又はそれから構成されてもよい。
下地又は保持基板３Ａ上に設けられ又は重ね合わされた単一の支持層又は材料３は、例えば、下地又は保持基板３Ａの材料と同じ材料と一体であるか又はそれから構成されてもよい。図１Ｃは、支持層又は材料３と下地基板３Ａとが同じ材料から構成された例示的な一体構造を示す。支持層又は材料３は、例えば、一体材料に画定された凹部７及び１つ又は複数の支持構造５によって画定される。凹部がなく支持構造がない残りの材料は、下地又は保持基板３Ａを画定する。１つ又は複数の追加の層又は材料を、例えば、図１Ｃの支持層又は材料３上に設けることができる。
下地又は保持基板３Ａ上に設けられ又は重ね合わされた単一の支持層又は材料３は、例えば、下地又は保持基板３Ａの材料と同じ材料と一体であるか又はそれから構成されてもよい。図１Ｃは、支持層又は材料３と下地基板３Ａとが同じ材料から構成された例示的な一体構造を示す。支持層又は材料３は、例えば、一体材料に画定された凹部７及び１つ又は複数の支持構造５によって画定される。凹部がなく支持構造がない残りの材料は、下地又は保持基板３Ａを画定する。１つ又は複数の追加の層又は材料を、例えば、図１Ｃの支持層又は材料３上に設けることができる。
【0032】
デバイス又は構造体１は、例えば、下地又は保持基板３Ａ上に設けられ／蒸着され又は重ね合わされた複数の層又は材料３を含むか又はそれから構成されてもよい。
【0033】
複数の支持層又は材料３は、例えば、重ね合わされた層又は材料３である。
【0034】
デバイス又は構造体１は、例えば、複数の下地又は保持層／材料３Ａ上に設けられ／蒸着され又は重ね合わされた、或いは単一の下地又は保持層／材料３Ａ上に設けられ／蒸着され又は重ね合わされた、単一の層若しくは材料３又は複数の層若しくは材料３を含むか又はそれから構成されてもよい。
【0035】
ダイヤモンド層又は材料９が蒸着又は直接蒸着される外層又は材料３（又はその外面）は、例えば、ダイヤモンドのない層又はダイヤモンドのない材料である。
【0036】
【0037】
支持層又は材料３は、例えば、ＧａＮ（窒化ガリウム）又はＡｌＧａＮ（窒化アルミニウムガリウム）、ＡｌＮ（窒化アルミニウム）又は緩衝層、又は超格子を含むか又はそれから構成されてもよい。
【0038】
支持層又は材料３は、例えば、ＡｌＮがなくてもよく、或いはその上にダイヤモンド層又は材料９が設けられ又は蒸着されることになる外面支持層又は材料３は、例えば、ＡｌＮがなくてもよい。
【0039】
支持層又は材料３は、例えば、ＧａＮ及びＡｌの含有量が変化するＡｌＧａＮを含むか若しくはそれから構成されてもよく、或いはＧａＮ及びＡｌの含有量が変化するＡｌＧａＮを含むか又はそれから構成され、他の原子若しくは材料、例えば炭素若しくは鉄を含んでもよく、又は半導体ドーパント、例えばＳｉ及び／若しくはＭｇを含んでもよい。
【0040】
前述したように、ＧａＮ及び／又はＡｌＧａＮ層を、例えば基板３Ａに配置することができる。基板３Ａは、例えば、Ｓｉ（シリコン）、ＳｉＣ（シリコンカーバイド）、Ｇａ２Ｏ３（酸化ガリウム）、ＧａＡｓ（ガリウムヒ素）、サファイア、ダイヤモンド、ホウケイ酸塩、又は石英を含むか又はそれから構成されてもよい。
【0041】
基板３Ａ及び／又は支持層若しくは材料３は、例えば、鋼、ステンレス鋼、サファイア、ホウケイ酸塩、石英、アルミナ、又は炭化タングステンを含むか又はそれから構成されてもよい。
【0042】
図２Ｂ～図２Ｄ、及び図３Ａ、図３Ｅ、図３Ｆ、及び図４は、支持層又は材料３がＧａＮを含み、その上にＧａＮが設けられる基板３ＡがＳｉを含むか又はそれから構成される、本開示による例示的なダイヤモンドデバイス１を示す。
【0043】
１つ又は複数の支持構造５は、支持層又は材料３内、或いは複数の支持層又は材料３内に配置される。１つ又は複数の支持構造５を、例えば、１つ若しくは複数の支持層又は１つ若しくは複数の材料３の一部又は複数の部分から、例えば、機械加工、化学エッチング、物理及び／若しくは化学プラズマエッチング、又はレーザ微細組織構造といった選択的除去又はエッチングを介して形成して、凹部７を画定することができる。
【0044】
或いは、１つ又は複数の支持構造５を、例えば、基板３Ａ上の１つ若しくは複数の支持層又は１つ若しくは複数の材料の選択的成長又は蒸着によって形成して、凹部７を画定することができる。
【0045】
（除去部分の）凹部７は、凹部７の底部又は床ＦＬが支持層又は材料３によって画定された状態で、１つ若しくは複数の支持層又は１つ若しくは複数の材料３を部分的に横切ることができる。
【0046】
凹部７は、凹部７の底部又は床ＦＬが下地又は保持基板又は層３Ａによって画定された状態で、１つ若しくは複数の支持層又は１つ若しくは複数の材料３を完全に横切ることができる。別の例示的な実施形態において、凹部７は、下地又は保持基板又は層３Ａ内に部分的に延びることができ、凹部７の底部又は床ＦＬは、下地又は保持基板又は層３Ａによって画定される。これは、例えば、下地又は保持基板又は層３Ａに対するダイヤモンド層９のさらなる付着又は固着を可能にすることができる。
【0047】
１つ又は複数の支持構造５は、例えば、柱、支柱、又は突起を含むか又はそれから構成される。１つ又は複数の支持構造５は、上方向ＵＤに及び／或いは下地又は保持基板又は層３Ａから離れるように延びる。１つ又は複数の支持構造５は、例えば、上方向ＵＤに、並びに／或いは、下地若しくは保持基板若しくは層３Ａ及び／又はダイヤモンド層若しくは材料９によって画定された平面ＵＤＰから離れるように延びる。
【0048】
１つ又は複数の支持構造５は、例えば、下地若しくは保持基板若しくは層３Ａ及び／又はダイヤモンド層若しくは材料９によって画定された平面ＵＤＰに対して（略）垂直な方向ＵＤに延びる。
【0049】
１つ又は複数の支持構造５は、例えば、グリッド形状を画成又は画定する、交差して突出する複数の第１の細長い隆起５ａ及び第２の細長い隆起５ｂ（例えば、図２Ｄの破線の要素５ａ、５ｂ参照）を含むことができる。しかしながら、このような輪郭は例としてのみ示され、支持構造５の輪郭はこのような輪郭に限定されない。
【0050】
前述したように、１つ又は複数の支持構造５は、複数の凹部７を画定又は画成する。前述したように、凹部７は、支持層若しくは材料３又は複数の支持層若しくは材料３を部分的に又は完全に貫通して延びる。
【0051】
１つ若しくは複数の支持層又は１つ若しくは複数の材料３は、例えば、規則的に繰り返す複数の凹部７及び／又は周期的な複数の凹部７を含む。
【0052】
複数の凹部７は、例えば、凹部７の繰返しの対称なパターンを画定する又は含むことができる。凹部７は、例えば、周期的に繰り返される。各凹部７間の距離は値Ｐを有することができ、又は、凹部は周期的に繰り返されても繰り返されなくてもよい。周期的に繰り返されるとき、繰返しは同じ周期値Ｐで生じてもよい。
【0053】
凹部７は、例えば、距離ＳＰ（例えば図１Ｄ参照）だけ離れ、距離ＳＰは、例えば、（ｉ）ＷＤ／２～（ｉｉ）１０×ＷＤ（ＷＤの１０倍）又は２０×ＷＤ又は３０×ＷＤの値を有してもよく、図２Ｃの例示的な実施形態については、２μｍ～４０μｍ、例えば８μｍである。
【0054】
凹部７は、例えば、周期的に繰り返す凹部アレイとして構成され又は並べられ、或いは周期的アレイ配置に配置されてもよい。周期的配置は、対称な幾何形状又はパターンを画定することができる。これにより、複数の凹部７を、周期的凹部アレイとして構成することができ、或いは支持層若しくは材料３にわたる、又は支持層若しくは材料３の一部上の周期的アレイ配置に配置することができる。
【0055】
凹部配置は、非周期的であっても、部分的に周期的であっても、変化する周期を有していてもよい。配置は、例えば、非対称の幾何形状又はパターンを画定することができる。これらの配置の凹部７も、例えば、距離ＳＰだけ離れていてもよい。
【0056】
凹部又は各凹部７は、（例えば、方向ＵＤＰに）対称な断面形状又は幾何形状、例えば、図示する略矩形又は正方形を有することができる。しかしながら、加えて又は代わりに、凹部７は、円形、三角形、台形、又は楕円形の輪郭などの他の断面形状を有していてもよい。
【0057】
加えて又は代わりに、凹部又は各凹部７は、非対称の断面形状を有することができる。
【0058】
凹部又は各凹部７は、対称な上面形状又は幾何形状、例えば、図示する略矩形又は正方形を有することができる。しかしながら、加えて又は代わりに、凹部７は、円形、三角形、台形、多角形、又は楕円形の輪郭などの他の断面形状を有していてもよい。
【0059】
加えて又は代わりに、凹部又は各凹部７は、非対称の上面形状を有することができる。
【0060】
１つ又は複数の凹部７は、例えば、１μｍ～２０００μｍ又は１μｍ～１０００μｍ又は１μｍ～５００μｍ又は１μｍ～４００μｍ又は１μｍ～２５０μｍ又は１μｍ～１００μｍ又は１μｍ～５０μｍ又は２μｍ～２００μｍ又は２μｍ～５０μｍ又は２μｍ～２０μｍ又は４μｍ～１５μｍ又は３μｍ～６μｍの値を有する、支持層又は材料３の（面内）平面方向ＵＤＰの開口幅ＷＤを有することができる。開口幅ＷＤは、例えば４μｍ～１０μｍの値、又は、例えば４μｍ若しくは８μｍの値を有することができる。
【0061】
凹部７は、例えば、同一でない又は異なる開口幅ＷＤを有することができる。凹部７は、例えば、第１の開口幅ＷＤ１を有する複数の凹部７と、第２の開口幅ＷＤ２を有する複数の凹部７とを含み、第１の開口幅と第２の開口幅とは異なる値である。例えば、第３の開口幅及び第４の開口幅などを有する複数の凹部７が含まれていてもよい。第１の開口幅ＷＤ１及び第２の開口幅ＷＤ２の値は、例えば、開口幅ＷＤについて前述した値である。
【0062】
１つ又は複数の凹部７は、例えば、支持層又は材料３の（面内）平面方向ＵＤＰに対して垂直な方向ＵＤ或いは支持構造５の延長方向に延びる深さＤＰを有することができ、この深さＤＰは、例えば１μｍ若しくは２μｍ～１０００μｍの値、例えば５００μｍの値、或いは、２μｍ～３００μｍ若しくは４００μｍ、又は２μｍ～１００μｍ、又は２μｍ～１０μｍ若しくは２０μｍ、例えば５μｍ若しくは９μｍ、又は２μｍ～５μｍの値を有する。
【0063】
凹部７は、例えば、同一でない又は異なる深さＤＰを有することができる。凹部７は、例えば、第１の深さＤＰ１を有する複数の凹部７と第２の深さＤＰ２を有する複数の凹部７とを含むことができ、第１の開口深さと第２の開口深さとは異なる値である。例えば、第３の深さ及び第４の深さなどを有する複数の凹部７が含まれていてもよい。第１の開口深さＤＰ１及び第２の開口深さＤＰ２の値は、例えば、深さＤＰについて前述した値である。
【0064】
前述したように、面内又は平面方向ＵＤＰは、例えば、下地若しくは保持基板若しくは層３Ａ、及び／又はダイヤモンド層若しくは材料９、及び／又は支持層若しくは材料３の延長の平面によって画定されてもよい。前述したように、方向ＵＤは、例えば、上方向ＵＤに及び／又は下地若しくは保持基板若しくは層３Ａから離れるように延びる方向である。方向ＵＤは、例えば、下地若しくは保持基板若しくは層３Ａ、及び／又はダイヤモンド層若しくは材料９、及び／又は支持層若しくは材料３によって画定された平面に対して（略）垂直である。
【0065】
凹部７は、例えば、少なくとも１つの支持層又は材料３の少なくとも１つの領域又は複数の分離若しくは分散された領域に配置され、或いは凹部７は、少なくとも１つの支持層又は材料３の全体にわたって配置される。
【0066】
凹部７は、例えば、少なくとも１つの支持層又は材料３の表面積の少なくとも１％又は５％又は１０％又は２０％又は３０％に配置される。凹部７は、例えば、少なくとも１つの支持層又は材料３の表面積の１％～９０％又は５％～７０％又は５％～５０％又は１０％～４０％又は２０％～４０％又は３０％～４０％に配置される。
【0067】
前述したように、少なくとも１つ又は複数のダイヤモンドマイクロシードＭＳ及び複数のダイヤモンドナノシードＮＳが、例えば、各凹部７又は複数の凹部７に配置される。
【0068】
凹部７（又は各凹部７）は、１つ又は複数のダイヤモンドマイクロシードＭＳを完全に囲む又は完全に取り囲むように延びる少なくとも１つの壁Ｗを含む。１つ又は複数のダイヤモンドマイクロシードＭＳは、少なくとも１つの壁Ｗによって画定された囲い又は空間内に完全に又は部分的に配置される。
【0069】
１つ又は複数の支持構造５は、少なくとも１つの壁Ｗを含む又は画定する。
【0070】
支持構造５は、１つ又は複数の凹部７の開口ＯＰ及び上部囲いＵＥを画定する。例えば、１つ又は複数の支持構造５の縁又は外縁ＲＭが、開口ＯＰを画定する。
【0071】
凹部７の上部囲いＵＥは、例えば、凹部７の深さＤＰに完全に沿って、凹部７の床ＦＬまで延びることができる（例えば図１Ｂ参照）。
【0072】
【0073】
１つ又は複数の支持構造５は、例えば、上部ＵＰと下部ＬＰとを含むことができる。例えば、上部ＵＰは支持構造５の上半分を画定し、下部ＬＰは支持構造５の下半分を画定する（例えば図３Ｅ参照）。
【0074】
支持構造５の上部ＵＰは、１つ又は複数の凹部７の開口ＯＰ及び上部囲いＵＥを画定し、上部囲いＵＥは、凹部７の深さＤＰ内に又は深さＤＰに沿って部分的に延びる。支持構造５の下部ＬＰは、例えば、１つ又は複数の凹部７の下部囲いＬＥを画定する。上部囲いＵＥは、例えば、開口ＯＰに対して凹部７の上部４分の１、或いは凹部７の上部１５％又は１０％に配置される。下部囲いＬＥは、例えば、開口ＯＰに対して凹部７の下半分又は下部４分の１に配置される。
【0075】
少なくとも１つのダイヤモンドマイクロシードＭＳが、例えば、開口ＯＰ及び／又は上部囲いＵＥ内に配置される。上部囲いＵＥは開口ＯＰを含む。
【0076】
１つ又は複数のマイクロシードＭＳは、例えば、凹部７の上部囲いＵＥの開口ＯＰ又は幅ＷＤを略占める又は充填することができる。１つ又は複数のマイクロシードＭＳは、例えば、上部囲いＵＥの深さＤＰ又は凹部７の深さＤＰを略占める又は充填することができる。これにより、デバイス１のダイヤモンド層９の十分な固着が可能になる。本開示の革新的な概念を示す、以下でさらに詳細に説明する例示的な実施形態の凹部７の大きさ及び寸法は例として提示され、本開示はそのような寸法又は大きさに限定されないことに留意されたい。
【0077】
ダイヤモンドマイクロシードＭＳは、例えば、凹部７の開口ＯＰの大きさ又は直径の４０％～９５％又は６０％～９５％又は７５％～９０％又は７５％～９５％である大きさ／延長ＤＤ又は直径ＤＤを有する。
【0078】
ダイヤモンドマイクロシードＭＳ及び／又は開口ＯＰの大きさ／延長又は直径を、例えば、支持層若しくは材料３（若しくは基板３Ａ）の平面、又は（面内）平面方向ＵＤＰにおいて測定することができる（例えば、図１Ｂ参照）。
【0079】
大きさ／延長又は直径は、マイクロシードＭＳの外端間で測定される。大きさ／延長ＤＤ又は直径ＤＤを、例えば、ダイヤモンドマイクロシードＭＳを保持する又は囲む１つ若しくは複数の支持材料又は層３によって画定された平面内に延びる方向において測定又は判定された、最大若しくは最長の大きさ／延長ＤＤ又は最大若しくは最長の直径ＤＤとして画定することができる。
【0080】
言い換えると、ダイヤモンドマイクロシードＭＳの大きさ／延長ＤＤ又は直径ＤＤの値は、開口ＯＰの大きさ若しくは直径の０．６倍～開口ＯＰの大きさ若しくは直径の０．９５倍であり、又は開口ＯＰの大きさ若しくは直径の０．７５倍～開口ＯＰの大きさ若しくは直径の０．９５倍である。
【0081】
前述したように、開口ＯＰの大きさ又は直径を、例えば、（面内）平面方向ＵＤＰにおいて測定することができる。開口ＯＰの大きさ又は直径を、例えば、走査電子顕微鏡法／顕微鏡ＳＥＭ、原子間力顕微鏡法（ＡＦＭ）、又は光学顕微鏡法を使用して測定することができる。ダイヤモンドマイクロシードＭＳの大きさ／延長ＤＤ又は直径ＤＤを、例えば、ＳＥＭ、原子間力顕微鏡法（ＡＦＭ）、又は光学顕微鏡法を使用して測定することができる。
【0082】
ダイヤモンドマイクロシードＭＳは、例えば、凹部７の開口ＯＰによって画定された断面積の３０％～９５％又は６０％～９５％又は７５％～９５％である断面積ＡＡを有する又は画成することができる。例えば、これらの断面積を、例えば（面内）平面方向ＵＤＰにおける開口ＯＰの大きさ又は直径と同様に、例えばＳＥＭ又は光学顕微鏡を使用して測定することができる。
【0083】
上部囲いＵＥ及び／又は凹部７の深さＤＰは、例えば、少なくとも１つのダイヤモンドマイクロシードＭＳの大きさ／延長又は直径の６０％～１０００％又は６０％～５００％又は８０％～１５０％又は（ｉ）６０％、８０％若しくは１００％～（ｉｉ）１２０％であってもよい。例えば、ダイヤモンドマイクロシードＭＳの大きさ／延長又は直径は、例えば、１つ又は複数の支持構造５の延長方向、及び／又は下地若しくは保持基板若しくは層３Ａ、及び／又はダイヤモンド層若しくは材料９、及び／又は下地支持層若しくは材料３から離れる方向に延びる方向である方向ＵＤにおいて測定される。方向ＵＤは、例えば、下地若しくは保持基板若しくは層３Ａ、及び／又はダイヤモンド層若しくは材料９、及び／又は支持層若しくは材料３によって画定された平面に対して（略）垂直である。大きさ／延長又は直径は、例えば、マイクロシードＭＳの外端間で測定される。大きさ／延長ＤＤ又は直径ＤＤを、例えば、この方向において測定又は判定された最大若しくは最長の大きさ／延長ＤＤ又は最大若しくは最長の直径ＤＤとして画定することができる。
【0084】
１つのみ、２つのみ、又は３つのみのダイヤモンドマイクロシードＭＳが、例えば、開口ＯＰ及び／又は上部囲いＵＥ内に配置又は保持される。１つのみ、２つのみ、又は３つのみのダイヤモンドマイクロシードＭＳは、例えば、凹部７の開口ＯＰによって画定された断面積を占める又は充填する。１つのみ、２つのみ、又は３つのみのダイヤモンドマイクロシードＭＳは、例えば、上部囲いＵＥ及び／又は凹部７の深さＤＰを占める又は充填する。
【0085】
図４Ａは、例えば、開口ＯＰ及び／又は上部囲いＵＥ内に配置又は保持された１つのダイヤモンドマイクロシードＭＳを示す。複数のナノシードが、例えば、マイクロシードＭＳと一緒に開口ＯＰ及び／又は上部囲いＵＥ内に同時に配置又は保持されてもよい。
【0086】
１つ又は複数のダイヤモンドマイクロシードＭＳは、例えば、天然若しくは合成ダイヤモンド粒子の破砕又は切断によって生じ、或いはダイヤモンド反応器において合成された、マイクロダイヤモンドの粒子若しくは一次粒子及び／又は非凝集粒子若しくは凝集粒子を含むか又はそれから構成されてもよい。ダイヤモンドマイクロシードＭＳは、不規則若しくは規則的な形状の単結晶若しくは多結晶ダイヤモンドの粒子又はチップ又はプレートを含むか又はそれから構成されてもよい。
【0087】
ダイヤモンドマイクロシードＭＳの大きさ又は寸法を、前述したように、ＳＥＭ又は共焦点顕微鏡を使用して判定することができる。粒度分布を、動的光散乱（ＤＬＳ）、音響分光法、又は差別沈降によって測定又は判定することができる。
【0088】
ダイヤモンドマイクロシードＭＳは、例えば、１μｍ～２０００μｍ又は１μｍ～５００μｍ又は１μｍ～２５０μｍ又は１μｍ～１００μｍ又は１μｍ～５０μｍの直径又は大きさ／延長を有する粒子又は結晶を含むか又はそれから構成されてもよい。粒子又は結晶は、例えば、２μｍ～２０μｍ又は３μｍ～７μｍの直径又は大きさ／延長、或いは例えば３μｍ又は４μｍの直径又は大きさ／延長を有することができる。ダイヤモンドマイクロシードＭＳの大きさ／延長又は直径を、例えば、前述したＳＥＭ又は共焦点顕微鏡を使用して測定することができる。大きさ／延長又は直径は、例えば、マイクロシードＭＳの外端間で測定される。ダイヤモンドマイクロシードＭＳは、直径若しくは大きさ／延長の測定又は判定に関して前述した方向、例えば、方向ＵＤ及び／又はＵＤＰのいずれか又は両方で測定されたときに、上記の値内の、又は上記の値の直径又は大きさ／延長を有することができる。
【0089】
前述したように、複数のダイヤモンドナノシードＮＳを、各凹部７又は複数の凹部７に配置することができる。上部ＵＰ及び／又は上部囲いＵＥは、例えば、複数の分散されたダイヤモンドナノシードＮＳを含む。
【0090】
例えば、１つ又は複数のダイヤモンドナノシードＮＳは、例えば、閉チャンバにおいて爆発したＴＮＴ／ＲＤＸの酸素欠乏爆発性混合物を使用する標準的なダイヤモンドデトネーションプロセスによって生じ、或いはダイヤモンド反応器において合成された、ナノダイヤモンドの粒子若しくは一次粒子及び／又は非凝集粒子若しくは凝集粒子を含むか又はそれから構成される。
【0091】
ダイヤモンドナノシードＮＳは、例えば、ダイヤモンド結晶、例えば、（略）球形のダイヤモンド結晶を含むか又はそれから構成されてもよい。
【0092】
ダイヤモンドナノシードＮＳの大きさ／延長又は直径を、ＳＥＭ、高解像度透過電子顕微鏡法ＨＲＴＥＭ、透過電子顕微鏡法ＴＥＭ、原子プローブトモグラフィ、ＳＡＸＳ（小角Ｘ線散乱）、及び超ＳＡＸＳ、並びに動的光散乱（ＤＬＳ）によって測定された粒度分布を使用して判定することができる。
【0093】
ダイヤモンドナノシードＮＳは、例えば＜１０００ｎｍ、例えば１ｎｍ（若しくは２、３、４、若しくは５ｎｍ）～１０００ｎｍ未満の値、又は１ｎｍ（若しくは２、３、４、若しくは５ｎｍ）～９００ｎｍ、又は１ｎｍ（若しくは２、３、４、若しくは５ｎｍ）～５００ｎｍ、又は１ｎｍ（若しくは２、３、４、若しくは５ｎｍ）～３００ｎｍ、又は１ｎｍ（若しくは２、３、４、若しくは５ｎｍ）～２００ｎｍ、又は１ｎｍ（若しくは２、３、４、若しくは５ｎｍ）～１００ｎｍ、又は１ｎｍ（若しくは２、３、４、若しくは５ｎｍ）～５０ｎｍ、又は例えば１ｎｍ若しくは３ｎｍ～１５ｎｍ、又は例えば４ｎｍ～１１ｎｍの直径又は大きさ／延長を有する粒子を含むか又はそれから構成される。ダイヤモンドナノシードＮＳ、例えば、５ｎｍの直径又は大きさ／延長の粒子を含むか又はそれから構成される。前述したように、ダイヤモンドナノシードＮＳの大きさ／延長又は直径を、例えば、ＳＥＭ又はＴＥＭ又はＨＲＴＥＭを使用して測定することができる。大きさ／延長又は直径は、例えば、ナノシードＮＳの外端間で測定される。大きさ／延長又は直径を、例えば、ナノシードＮＳにおいて測定又は判定された最短若しくは最長の大きさ／延長又は最短若しくは最長の直径として画定することができる。
【0094】
ダイヤモンドマイクロシードＭＳの粒径は、例えば、ダイヤモンドナノシードＮＳの粒径の（ｉ）１０倍又は５０倍又は１００倍又は１０００倍～（ｉｉ）２０００倍であってもよい。
【0095】
ダイヤモンドマイクロシードＭＳ及び／又はダイヤモンドナノシードＮＳは、単結晶又は多結晶ダイヤモンド、或いは、欠陥若しくは色中心がある又はそれらのない、固有の又はドープされ得る単結晶又は多結晶ダイヤモンドを含むか又はそれから構成される。
【0096】
１つ又は複数のマイクロシードＭＳは、例えば、ダイヤモンド結晶成長の核形成部位又は合体部位を画定する。ナノシードＮＳは、例えば、コンフォーマル（ｃｏｎｆｏｒｍａｌ）ダイヤモンド成長の核形成部位を画定する。
【0097】
前述したように、各凹部７又は複数の凹部７は、少なくとも１つの壁Ｗ及び少なくとも１つの床ＦＬによって画定される。複数のダイヤモンドナノシードＮＳは、例えば、少なくとも１つの壁Ｗ及び／又は少なくとも１つの床ＦＬに配置又は保持される。
【0098】
少なくとも１つの壁Ｗは、１つ又は複数のマイクロシードＭＳを完全に囲む。少なくとも１つの壁Ｗは、同様に支持構造５まで延び、すなわち、上方向ＵＤに及び／又は下地又は保持基板又は層３Ａから離れるように延びる。少なくとも１つの壁Ｗは、例えば、方向ＵＤに、並びに／或いは、下地若しくは保持基板若しくは層３Ａ及び／又はダイヤモンド層若しくは材料９によって画定された平面ＵＤＰから離れるように延びる。
【0099】
１つ又は複数のマイクロシードＭＳは、少なくとも１つの壁Ｗ内、又は、少なくとも１つの壁Ｗによって画定された囲い若しくは空間内に完全に又は部分的に配置される。複数のダイヤモンドマイクロシードＭＳは、例えば、各凹部７内又は複数の凹部７内に配置される。例えば図３Ａ、図３Ｅ、及び図３Ｆに見られるように、ダイヤモンドマイクロシードＭＳは、例えば、各凹部７を充填する又は複数の凹部７を充填するように積み重ねられる。
【0100】
【0101】
マイクロシードＭＳは、例えば、凹部７の上部囲いＵＥまで延びるように積み重ねられる。マイクロシードＭＳは、例えば、凹部７の開口ＯＰ又は開口ＯＰの外縁ＲＭの少なくとも６０％又は４０％又は２０％又は１５％又は１０％又は５％以内にある位置まで、或いは、開口ＯＰ若しくは外縁ＲＭ内にあるか又はそれによって囲まれた位置まで延びるように積み重ねられる。
【0102】
【0103】
支持構造５及び上部ＵＰは、例えば、第１の壁ＦＷと、第２の壁ＳＷと、第１の壁ＦＷ及び第２の壁ＳＷの間に延びる上部ランディングＵＬとを含む。複数のダイヤモンドナノシードＮＳを、例えば、上部ランディングＵＬ並びに第１の壁ＦＷ及び第２の壁ＳＷに配置する又は分散させることができる。
【0104】
上部ＵＰは、例えば、複数の壁Ｗと、壁Ｗの間に延びる複数の上部ランディングＵＬとを含むことができ、複数のダイヤモンドナノシードＮＳは、上部ランディングＵＬ及び壁Ｗに配置又は分散される。
【0105】
例えば図１Ｄ及び図１Ｅに示すように、ダイヤモンドナノシードＮＳは、支持層又は材料３の表面１１に分散又は付着される。ダイヤモンドナノシードＮＳは、例えば、１×１０８ｃｍ－２～１×１０１３ｃｍ－２又は１×１０９ｃｍ－２～１×１０１２ｃｍ－２又は１×１０１０ｃｍ－２～１×１０１２ｃｍ－２又は１０８ｃｍ－２～１０１４ｃｍ－２又は１０８ｃｍ－２～１０１３ｃｍ－２又は１０９ｃｍ－２～１０１３ｃｍ－２又は１０９ｃｍ－２～１０１２ｃｍ－２の密度で表面１１に分散又は付着される。表面１１は、例えば、平面の表面並びに凹部７の壁及び床によって画定された表面を含む。
【0106】
ダイヤモンドデバイス又は構造体１は、少なくとも１つの支持層又は材料３に付着されたダイヤモンド層９をさらに含むことができる。ダイヤモンド層９は、例えば、支持層又は材料３に直接付着される。
【0107】
ダイヤモンド層９は、例えば、少なくとも９５％の炭素原子を含む高純度ダイヤモンド層である。ダイヤモンド層９は、例えば＞６μｍの厚さを有する。
【0108】
ダイヤモンド層９は、例えば、ドープダイヤモンド層９、例えば、ドープｐ型であってもよい。１つ若しくは複数の支持層又は１つ若しくは複数の材料３は、例えばドープｎ型であってもよい。ダイヤモンド層９は、例えば、異なるドープ型及び異なるドーパント原子濃度を持つ異なる領域を有することができる。ダイヤモンド層９は、例えば、ＮＶ中心などの色中心を有することができる。
【0109】
ダイヤモンド層９は、例えば研磨ダイヤモンド層９であってもよい。研磨ダイヤモンド層９を、支持層又は材料３に直接付着させることができる。研磨ダイヤモンド層９は、例えば、サブナノメートルの表面粗さを有することができる。
【0110】
ダイヤモンドデバイス又は構造体１は、例えば、ダイヤモンド層９と少なくとも１つの支持層又は材料３との間に中間層がなくてもよい。ダイヤモンドデバイス又は構造体１は、例えば、ダイヤモンド層９と少なくとも１つの支持層又は材料３との間にＡｌＮ中間層がなくてもよく、ＳｉＮ中間層がなくてもよく、又はＳｉＣ中間層がなくてもよい。
【0111】
ダイヤモンド層９は、例えば、開口ＯＰ及び／又は上部囲いＵＥに配置されたマイクロシードＭＳから延び、支持層又は材料３から離れるように延びる。ダイヤモンド層９は、例えば、開口ＯＰ及び／若しくは上部囲いＵＥのダイヤモンドマイクロシードＭＳのみから、並びに／又は、支持層若しくは材料３に分散された複数のナノシードＮＳのみから延びる。
【0112】
ダイヤモンドマイクロシードＭＳは、凹部７内に配置され、ダイヤモンドナノシードＮＳは、支持層又は材料３上及び凹部７内に分散されて、ダイヤモンド層９を支持層若しくは材料３に化学的に結合及び／又は機械的に固着若しくは固定する。
【0113】
ダイヤモンドマイクロシードＭＳ及びダイヤモンドナノシードＮＳの両方が、少なくとも１つの支持層又は材料３上のダイヤモンド結晶成長の核形成部位又は合体部位を画定することができる。
【0114】
例えば図４Ａ及び図４Ｂに見られるように、デバイス又は構造体１は、各凹部７又は複数の凹部７内に埋め込まれたダイヤモンド柱を含む。柱は、例えば、凹部７の床ＦＬから延びる。これは、ダイヤモンド層９の強い固着及びダイヤモンド９／層３界面における高い剪断強度を保証する。
【0115】
各凹部７又は複数の凹部７の下部囲いＬＥには、例えば、ダイヤモンド成長がなくてもよい。
【0116】
ダイヤモンドデバイス又は構造体１は、例えば、電子デバイス若しくは集積回路に含まれていてもよく、又は電子デバイス若しくは集積回路を形成するようにさらに加工されてもよい。
【0117】
本開示はまた、ダイヤモンドデバイス又は構造体１を製造する方法に関する。図２Ａは、本開示による例示的なダイヤモンドデバイス又は構造体の作製方法の異なる可能なステップを示す概略図である。
【0118】
方法は、例えば、少なくとも１つの支持層又は材料３内に少なくとも１つ又は複数の支持構造５を含む、少なくとも１つの支持層又は材料３と、支持構造５によって画定された複数の凹部７とを設けることを含む。方法は、ダイヤモンドシーディングを行って、各凹部７又は複数の凹部７に少なくとも１つのダイヤモンドマイクロシードＭＳ及び複数のダイヤモンドナノシードＮＳを設けることをさらに含む。
【0119】
そのような１つ若しくは複数の支持層又は１つ若しくは複数の材料３を設けることは、例えば、少なくとも１つの支持層若しくは材料３又は複数の重ね合わされた支持層若しくは材料３を設けることと、１つ若しくは複数の支持層又は１つ若しくは複数の材料３をエッチング又は除去して内部に複数の凹部７を形成することとを含むことができる。
【0120】
前述したように、例えば、下地若しくは保持基板３Ａ上に設けられ／蒸着され又は重ね合わされた単一の支持層又は材料３があってもよく、或いは、下地若しくは保持基板３Ａ上に設けられ／蒸着され又は重ね合わされた複数の支持層又は材料３があってもよい。エッチングは、単一の支持層又は材料３を部分的に又は完全に貫通して、複数の支持層又は材料３を部分的に又は完全に貫通して、或いは１つ若しくは複数の支持層又は１つ若しくは複数の材料３を完全に貫通して、及び下地若しくは保持基板３Ａを部分的に貫通してエッチングするように行うことができる。
【0121】
デバイス又は構造体１が複数の支持層又は材料３を含む場合、複数の支持層又は材料３のエッチングは、したがって、複数の支持層又は材料３内に複数の凹部７を形成するように行われる。デバイス又は構造体１が、基板３Ａと基板３Ａに付着された少なくとも１つ又は複数の層とを含む場合、基板３Ａに付着された少なくとも１つ又は複数の層のエッチングは、少なくとも１つ又は複数の層内のみ、或いは少なくとも１つ又は複数の層及び基板３Ａ内に複数の凹部７を形成するように行われる。
【0122】
前述したように、エッチングは、凹部７及び支持構造５を設けるように行われる。
【0123】
例えば、反応性イオンエッチングＲＩＥ、プラズマエッチング、イオンミリング、化学エッチング、機械エッチング、レーザエッチング、又は機械加工を使用して、エッチング又は除去を行うことができる。マスク層が、例えば、所望の位置にエッチングを形成し、所望の凹部配置又はパターンをもたらすように、支持層又は材料３上に設けられる。
【0124】
その後、１つ又は複数の材料を所望の深さまでエッチングした後に、マスク層を除去することができる。
【0125】
マスク層は、例えば、十分な材料エッチング深さを可能にするハードマスク層である。少なくとも１つの材料、例えば、ＳｉＯ２、ＨＳＱ（水素シルセスキオキサン）、フォトレジスト、又は金属、例えばＰｔを、ハードマスク層として使用することができる。
【0126】
ダイヤモンドシーディングは、例えば、マイクロシードＭＳを支持層又は材料３の外面１１に設け、支持層又は材料３を撹拌して、マイクロシードＭＳを各凹部７内又は複数の凹部７内に移すことと、ナノシードＮＳを支持層又は材料３の外面１１に設け、支持層又は材料３を撹拌して、ナノシードＮＳを各凹部７又は複数の凹部７内及び支持層又は材料３の表面１１にわたって分散させることとを含むことができる。
【0127】
撹拌は、例えば、超音波撹拌によって行ってもよい。
【0128】
ダイヤモンドシーディングは、例えば、ダイヤモンドシードを含む１つ又は複数の懸濁液の浸漬、ドロップキャスティング、スプレー、静電スプレー、又はスピンコーティングを介して、マイクロシード及び／又はナノシードを設けることを含むことができる。
【0129】
ダイヤモンドシーディングは、例えば、ダイヤモンドシード、例えば、ダイヤモンドプレート又はチップ又は（大）粒子を各凹部７内又は複数の凹部７内に、例えば、手動で又はピックアンドプレース機を使用して配置することにより、マイクロシードを設けることを含むことができる。
【0130】
支持層又は材料３の外面１１に設けられることになるマイクロシードＭＳの粒径は、例えば、Ｄ５０メジアン径、又は前述した測定手段のうちのいずれか１つに基づいて判定されたマイクロシードＭＳの粒径に基づいて選択することができる。マイクロシードＭＳの粒径は、凹部７の開口ＯＰの大きさに基づいて選択され、例えば、凹部７の開口ＯＰの大きさに比較的近くなるように選択されて、前述したように凹部７を略充填するようにする。したがって、凹部７の開口ＯＰの大きさを粒径（若しくは平均粒径）に、又はその逆に適応させる充填が得られる。
【0131】
支持層又は材料３の外面１１に設けられることになるナノシードＮＳの粒径は、例えば、動的光散乱（ＤＬＳ）を使用して測定された粒度分布、又は前述した測定手段のうちのいずれか１つに基づいて判定されたナノシードＮＳ粒径に基づいて選択することができる。
【0132】
マイクロシードＭＳ及びナノシードＮＳは、例えば、撹拌のために、支持層又は材料３の表面１１に一緒に又は同時に設けられてもよい。その後、支持層又は材料３（又はデバイス１）のすすぎ及び／又は乾燥が行われる。
【0133】
或いは、マイクロシードＭＳを、例えば、最初に支持層又は材料３の表面１１に設け、撹拌してマイクロシードＭＳを分散させることができる。その後、ナノシードＮＳを、例えば、支持層又は材料３の表面１１に設け、撹拌してナノシードＮＳを分散させることができる。支持層又は材料３（又はデバイス１）のすすぎ及び／又は乾燥を、例えば、マイクロシードＭＳの分散とナノシードＮＳの分散との間及びナノシードＮＳの分散後に、又はナノシードＮＳの分散後のみに行うことができる。或いは、ナノシードＮＳの分散をマイクロシードＭＳの分散前に行ってもよい。
【0134】
マイクロシードＭＳ及び／又はナノシードＮＳを、例えば１度のみ、又は複数回続けて、又は一定の順序なしで設けて、所望の密度を得ることができる。
【0135】
すべての凹部７がマイクロシードＭＳ及びナノシードＮＳを含む必要はなく、マイクロシードＭＳ及びナノシードＮＳを含む複数の凹部７により、本明細書に記載の結果を得ることができることに留意されたい。
【0136】
したがって、本開示のシードディブリング法は、凹部７を、例えば、１つ若しくは複数の支持層又は１つ若しくは複数の材料３に設けることと、支持層又は材料３の凹部７内及び外面１１にわたるダイヤモンドシーディングとによって保証される。これは、ダイヤモンド層９をデバイス１上に設ける又は蒸着する前に行われる。
【0137】
本開示の方法はまた、例えば、ダイヤモンドシーディングされた支持層又は材料３にダイヤモンド層９を蒸着させるダイヤモンド成長ステップを含む。ダイヤモンド成長ステップを、例えば、化学蒸着ＣＶＤを使用して、例えば、マイクロ波プラズマ化学蒸着ＭＰＣＶＤ、又は低温プラズマＣＶＤ、大気プラズマＣＶＤ、プラズマトーチ、及びホットフィラメントＣＶＤによって行うことができる。
【0138】
ダイヤモンド層９は、例えば、多結晶及び／又は単結晶ダイヤモンドを含むか又はそれから構成される。
【0139】
方法は、例えば、蒸着されたダイヤモンド層９を研磨するダイヤモンド研磨ステップをさらに含む。ダイヤモンド層９の研磨を、例えば、化学研磨及び／又は機械研磨を使用して行うことができる。
【0140】
きめの大きいダイヤモンド研削砥石を、例えば、ダイヤモンド層９の最初の高速材料除去及び平面化に使用することができる。さらに、その後、例えば、ダイヤモンド研磨のために設計されたラップ盤を使用して精密研磨を行って、例えば図６Ｄに示すような、例えば平坦な鏡面仕上げを得ることができる。
【0141】
サブナノメートルの表面粗さを有する研磨ダイヤモンド層９が、例えばそのような研磨を使用して設けられる。
【0142】
研磨後に、ダイヤモンド層９（又はデバイス１）を、例えば、アセトン及びＩＰＡを使用して洗浄することができる。これに続いて、例えば、黒鉛相、望ましくない層、及び他の不純物を除去するためにさらなる洗浄ステップを行うことができる。
【0143】
前述したように、本開示による方法において、支持層又は材料３は、例えばＧａＮ又はＡｌＧａＮを含むか又はそれから構成されてもよい。
【0144】
支持層又は材料３は、例えばＧａＮ及びＡｌＧａＮを含むか又はそれから構成され、Ａｌの含有量は、層又は材料の厚さが増加するにつれて増加する。
【0145】
前述したように、ＧａＮ及び／又はＡｌＧａＮ層を、例えば基板３Ａ上に配置することができる。基板３Ａは、例えば、Ｓｉ（シリコン）、ＳｉＣ（シリコンカーバイド）、ＧａＡｓ、Ｇａ２Ｏ３、ホウケイ酸塩、石英、又はサファイアを含むか又はそれから構成されてもよい。凹部７は、例えば、基板まで又は基板内へ延びることができる。
【0146】
ダイヤモンドの固着及び強い付着、並びに本開示の方法及びデバイス１の利点を示すために、本発明者らは、本明細書で、ＧａＮ及び／又はＡｌＧａＮ上で成長したダイヤモンド、特にＡｌＧａＮ／ＧａＮ－ｏｎ－Ｓｉ基板上で成長したダイヤモンドの例示的な実施形態についての実験結果を提示する。しかしながら、本開示は、この特定の実施形態に限定されないことを理解すべきである。
【0147】
ＡｌＧａＮ／ＧａＮ－ｏｎ－Ｓｉ基板が、シードディブリング及びダイヤモンド成長に使用され、例えば、熱管理及びパワーエレクトロニクスの用途のための、ＧａＮ－ｏｎ－Ｓｉ ＨＥＭＴ上でのダイヤモンドの集積を可能にした。
【0148】
ＧａＮ及び／又はＡｌＧａＮ層３が蒸着されたＳｉ基板３Ａが使用された。ＧａＮ及び／又はＡｌＧａＮ層３は、約３μｍ又は５μｍの例示的な厚さを有する。比較的薄い緩衝層が、Ｓｉ上に直接、及び外側のＧａＮ又はＡｌＧａＮ層３の間に存在してもよい。シードディブリングは、成長前に、支持層／基板の孔７のディープエッチングから始まった（図２（ａ）のステップＩＩ）。ＧａＮ３のエッチングステップは、Ｃｌ２／ＢＣｌ３／Ａｒを用いる誘導結合プラズマ（ＩＣＰ）エッチングを使用して行われた。その後、標準的なボッシュＳｉエッチングプロセスを使用して、基板３Ａをさらにエッチングし、孔７のアスペクト比を調整した。ここでは、単に孔深さＤＰの効果を研究するために、Ｓｉエッチングステップを行って高アスペクト比の孔７を形成したが、研究の残りにおいて、Ｓｉエッチングステップ又はかなりのディープエッチングを必要としない最適化された深さＤＰが使用された。ＳｉＯ２が、すべてのエッチングステップのハードマスクとして使用され、プラズマＣＶＤ（ＰＥＣＶＤ）を使用して３００℃で蒸着された。
【0149】
その後、基板３、３Ａに、マイクロシードＭＳ及びナノシードＮＳがシーディングされた（図２（ａ）のステップＩＩＩ）。最初に、ナノシーディングが、メタノール中の５～１０ｎｍのダイヤモンドナノ粒子ＮＳの０．５％ｗｔ懸濁液を使用して行われ、１０分間の超音波撹拌、続いてＩＰＡすすぎ及び窒素を使用した乾燥が行われた。その後、マイクロシーディングＭＳが、イソプロパノール（ＩＰＡ）中の３～４μｍの非ドープダイヤモンド粒子の１０％ｗｔ懸濁液に基板を浸漬させることによって行われ、超音波によって１０分間撹拌された。シードディブリング法は、パターン化ＧａＮ－ｏｎ－Ｓｉ基板３、３ＡへのダイヤモンドマイクロシードＭＳの取込みを生じさせ（図２（ｂ））、大きいマイクロシードＭＳを孔７の中に効率的に閉じ込めることができた（図２（ｃ））。
【0150】
図２（ｄ）に示すように、ダイヤモンドナノシードＮＳはまた、基板３、３Ａを高密度（＞１０１１ｃｍ－１）で覆っていた。
【0151】
多結晶ダイヤモンド膜９を、マイクロ波プラズマ化学蒸着（ＭＰＣＶＤ）法によってシーディングされた基板３、３Ａ上で成長させた。基板温度は、８５０℃で固定され、平均プラズマ出力は４ｋＷ、圧力は１３０ｍｂａｒであった。ダイヤモンド成長率は、標準のガス比（９５％Ｈ２、５％ＣＨ４）の高純度ガス（９Ｎ）を使用し、少量の窒素及び／又はアルゴン（数ｐｐｍ）を添加して、１μｍ／ｈ超で維持された。
【0152】
成長したままのダイヤモンド膜９は、通常、比較的高い表面粗さを有し（図２（ａ）のステップＩＶ）、化学／機械研磨ステップにより、平滑な表面を得ることができる（図２（ａ）のステップＶ）。例えば、据え付けられるダイヤモンド９を含む基板３、３Ａをワークヘッドに取り付けて、ダイヤモンドの最初の高速材料除去及び平面化のために、きめの大きい水平ダイヤモンド研削砥石に当てるように、ダイヤモンド研磨を行うことができる。その後、基板３、３Ａは、ダイヤモンド研磨のために特別に設計されたラップ盤を使用して研磨され、平坦な鏡面仕上げを得た。研磨後に、アセトン及びＩＰＡを使用して基板を洗浄し、続いて、黒鉛相及びすべての他の不純物を除去するために、高温のＨ２ＳＯ４／Ｈ２Ｏ２混合物を使用して洗浄ステップを行うことができる。
【0153】
ナノシードＮＳは、優れた表面被覆及び高いシーディング密度をもたらすが、界面近くのナノ結晶ダイヤモンドの熱伝導率が低いことにより、ＴＢＲが高くなり得る３１。他方、マイクロシードＭＳにより、大きい粒子及び高い熱伝導率が得られるが、界面近くの粒子間に間隙が存在することにより、ＧａＮをＣＶＤ反応器の水素プラズマに曝し、ＧａＮのエッチングを生じさせることがある３２、３３。本開示のシードディブリング法における混合シードの使用は、両方の方法の利点を提供し、より大きい粒子、したがってより高い熱伝導率、並びにより低いＴＢＲをもたらし、ＧａＮ表面に損傷を与えない３１。
【0154】
シードディブリング法において孔７の大きさ及びアスペクト比を最適化し調べるために、４～５０μｍで変化する開口の大きさ及び大きい深さ（～３０μｍ）を有する作製された孔７で、シーディングステップが行われ、続いて、約３０μｍ厚のダイヤモンド層９を成長させた。図３（ａ）～図３（ｄ）は、それぞれ４μｍ、１０μｍ、２０μｍ、及び５０μｍの大きさの断面ＳＥＭ画像を示す。
【0155】
すべての孔７が同じシーディングプロセスを受けたが、マイクロシードＭＳの閉込めは、孔の大きさに大きく依存した。４μｍの孔７が、マイクロシードＭＳを捕捉するのに最も効率的であった（図３（ａ））。しかしながら、１０μｍの孔７は、より少ないマイクロシードＭＳを捕捉し（図３（ｂ））、より大きい孔７では、マイクロシードＭＳがほとんど捕捉されなかった（図３（ｃ）及び図３（ｄ））。
【0156】
図３（ｅ）は、初期基板の上部５μｍのシードのみがダイヤモンド核形成及び成長に寄与したことを示す。５μｍを超える深さからは、ダイヤモンド成長が確認されず、これは、成長中の孔の中の炭素原子の低拡散と、より深いシードからの核形成を阻止し得る上部の高速合体とに起因し得る。ダイヤモンド／ＧａＮ界面（図３（ｆ））付近をもっとよく見ると、ナノシードＮＳは、基板３、３Ａへの良好な付着を有するダイヤモンド層９のコンフォーマル成長の核形成点として作用したが、マイクロシードＭＳは、多結晶ダイヤモンド膜９のより高い平均粒径及びより高い品質に寄与する、より大きいダイヤモンド結晶の核形成点を形成したことがわかる。他のすべての孔寸法におけるダイヤモンド９の成長は、主にナノシードＮＳの存在に起因し、より大きい粒子の成長に寄与するマイクロシードＭＳはほとんどなかった。
【0157】
孔７の大きさは、ダイヤモンド９の厚さに影響を与えなかったが、最終的なダイヤモンド膜９の粗さに大きく影響した。５０μｍの孔の上におけるダイヤモンドの合体が不十分であると、１０μｍ超の深さの孔７の一番上にくぼみが形成された（図３（ｄ））。合体は、より小さい孔７で著しく改善され、くぼみもはるかに小さくなった。１０μｍ及び２０μｍの孔７のサンプルでは、合体は孔７内に埋め込まれた空洞を生じさせ（図３（ｂ）及び図３（ｃ））、合体前面の界面もダイヤモンド膜９の厚さ全体に沿って見られる。しかしながら、４μｍの孔７では、合体界面はほとんど見られず、ダイヤモンド粒子のみが見え、はるかに改善された合体を示す。
【0158】
したがって、マイクロシードＭＳ及びナノシードＮＳの両方を取り込んだ、成長に寄与する例示的な最適化された孔７の大きさは、例えば、この研究で使用したマイクロシードＭＳの平均径（例えば、Ｄ５０メジアン径）（３～４μｍ）に（略）一致する、幅ＷＤ４μｍ及び深さＤＰ５μｍであるとわかった。このような深さは、より深いエッチングを避け、作製方法を簡略化する。しかしながら、１つ又は複数のマイクロシードＭＳが、凹部７の上部レベル（上部囲い）に、例えば、孔７の開口ＯＰから５μｍの深さＤＰ以内に位置する場合には、より深い深さも可能である。
【0159】
これらの結果に基づいて、ＡｌＧａＮ／ＧａＮ－ｏｎ－Ｓｉ基板が、以下の実験についてこれらの寸法で構成された。シードディブリング法は、膜の剥離又は亀裂の徴候なく、ＡｌＧａＮ／ＧａＮ－ｏｎ－Ｓｉ上の厚いダイヤモンド層、１００μｍよりもさらに厚いダイヤモンド層（２０時間の成長）でも、確実で再現可能な成長を可能にした（図４（ａ））。ナノシードＮＳから成長したダイヤモンドが、マイクロシードＭＳと側壁との間の空間を充填し（図４（ａ）の挿入図）、これにより、基板３、３Ａへのダイヤモンドの付着が著しく向上した。
【0160】
基板のＸ線トモグラフィ（ＸＲＴ）画像は、すべてのシードＭＳ、ＮＳが間隙又は空洞のない成長に寄与する均一なダイヤモンド層９をもたらす、ディブリング領域内及びディブリング領域上におけるダイヤモンドの完全な成長及び合体を示す（図４（ｂ））。さらに、基板への付着及び界面における剪断強度を著しく向上させる、基板に埋め込まれたダイヤモンド柱が形成されている。
【0161】
シードディブリング法において基板３、３Ａに孔７が存在することは、成長したダイヤモンド膜９の付着及び残留応力に強い影響を与えた。本発明者らは、シードディブリングのない基板３、３Ａにおいて、ＳｉＮ又はＡｌＮ中間層を使用しても、ダイヤモンド膜９は、ＣＶＤ反応器における冷却中に剥離するか、又は後の作製プロセス中に大きな亀裂を発生させることを確認した。しかしながら、基板３、３Ａをシードディブリング法と共に微細構造化することは、基板３、３Ａの小さい部分においても、ダイヤモンド膜の付着を著しく向上させ、剥離又は亀裂は確認されなくなった。
【0162】
シードディブリング法で使用されるシーディング型がダイヤモンド膜９の品質に与える影響を評価するために、異なる基板３、３Ａが、ナノシードＮＳ、マイクロシードＭＳ、及び両方の混合物を使用してシーディングされ、続いて、１０時間のダイヤモンド成長が行われた（１６μｍ厚）。マイクロラマン分光法を使用して、ダイヤモンド９の応力、相純度、及び結晶品質を測定し、膜内の入射ビームの焦点を変化させることによって、ダイヤモンド厚さに沿ったラマンシフトのプロファイルを得た３４。
【0163】
応力のないダイヤモンド膜９のラマンピークは１３３２ｃｍ－１であるが３５、上記のサンプルのすべてにおいてわずかに高く、これはダイヤモンド９の圧縮応力に対応する。応力プロファイルは、ピークの正シフトに基づいて計算された（図５（ａ））３６。最高応力が、ＧａＮとの界面にナノシードを含むサンプルのみにおいて測定され（１．１ＧＰａ）、これは、ＧａＮ－ｏｎ－Ｓｉ膜構造上の７００℃超で成長したダイヤモンド膜について測定された一般的な値よりも著しく低く（寸法に応じて５．６ＧＰａ及び２３．６ＧＰａ）２０、これは、基板３、３Ａのディブリングに起因し得る。上部ダイヤモンド表面に向かって移動すると、応力は、０．６ＧＰａまで徐々に低下した。マイクロシードＭＳ及び混合シーディングを含むダイヤモンド膜９は、それぞれ０．３５ＧＰａ及び０．２ＧＰａの界面におけるはるかに低い応力を示した。上面近くで小さい変化が確認され（＞１２μｍ厚）、これは、成長中における反応器パラメータの小さい変化に起因し得る。このような結果は、膜の剥離及び亀裂を避けるために重要であるダイヤモンドの低い残留応力を得るための、混合シーディングと組み合わせたシードディブリング法の重要な利点を強調している。
【0164】
すべてのダイヤモンド膜９は、８μｍを超える厚さで８０％～９５％の高い相純度（ｓｐ３／ｓｐ２比）を示し、これは、炭素原子の低黒鉛相及びダイヤモンドの高結晶品質を示す（図５（ｂ））。同様のｓｐ３／ｓｐ２比が、ナノシードＮＳを含む基板の厚さ全体において確認された。しかしながら、マイクロシード及び混合シードを含むダイヤモンド／ＧａＮ界面で、それぞれ４５％及び７０％のより低い比が確認された。それにもかかわらず、これらの膜の相純度は、膜の厚さの増加によって急速に増加し、８μｍを超える厚さにおいて最高値で飽和した。
【0165】
ダイヤモンド膜９の高結晶品質が、ラマンピークの半値全幅（ＦＷＨＭ）で検証された。天然ダイヤモンドのラマンスペクトルは、約２ｃｍ－１のＦＷＨＭを有するが、多結晶ＣＶＤ膜は、一般に、欠陥又は歪みによって生じる結晶乱れの量に応じて、より大きい幅（５～１５ｃｍ－１）を示す３７。図５（ｃ）に示すように、界面から上面に向かうＦＷＨＭの減少は、より高い膜品質に対応する。混合シードは、一般に、最も小さいＦＷＨＭ、したがって最良の結晶品質を示した。
【0166】
図５（ｄ）のＸ線光電子分光法（ＸＰＳ）スペクトルは、Ｃ１ｓの強いピークと、Ｏ１ｓに関する非常に小さいピークとを示す。ＸＰＳスペクトルの分析は、表面で自然に吸収された、炭素９８．２７％、窒素０．２７％、及び酸素１．４６％を含む非常に高純度のダイヤモンド膜を示した。
【0167】
混合シードを用いるシードディブリング法において、マイクロシードＭＳによって開始した成長により、ナノシードＮＳによって成長したものよりもはるかに大きい粒子が生じた（図５（ｅ））。より高い平均粒径は、粒子内の熱抵抗の低下により、同じダイヤモンド厚さの膜の熱伝導率を著しく向上させる重要な側面である３、３８、３９。ダイヤモンド粒子のランダムな向きと大きさの変化とにより、成長したままのダイヤモンド膜９は、数十ミクロンの粗さの粗面を示した（図６（ａ））。このような粗さは、ウエハ加工の問題である。したがって、ダイヤモンド膜９は、従来の方法を使用して蒸着されたダイヤモンド膜の高い残留応力及び弱い付着のために従来は困難であった研磨ステップを必要とする。しかしながら、ここでは、ダイヤモンド膜９の研磨は、シードディブリング法によって実現される主な改良によって可能になった。孔７に大きいマイクロシードＭＳが存在すること、及びナノシードＮＳによりマイクロシードＭＳが側壁に付着することによって、基板３、３Ａに埋め込まれたダイヤモンド柱を形成し（図４（ｂ））、これは、基板３、３Ａとの界面における剪断強度を増加させるアンカとして作用することができる。加えて、低い残留応力は、ダイヤモンド膜９に、機械研磨ステップを維持するための優れた安定性をもたらした（図６（ｂ））。
【0168】
ダイヤモンド層９を含む基板３、３Ａをラップ盤で精密研磨した後、高品質ダイヤモンド膜９は、透明な表面を示した。３０μｍ×３０μｍを超える領域の原子間力顕微鏡（ＡＦＭ）走査は、０．５ｎｍの算術平均粗さ（Ｒａ）及び０．６ｎｍの２乗平均平方根粗さ（Ｒｑ）を含むサブナノメートルの粗さを示した（図６（ｃ））。シードディブリング法は、ＡｌＧａＮ／ＧａＮ基板上のダイヤモンドの確実な成長及び研磨を、再現可能な高品質で可能にした（図６（ｄ））。ラマンスペクトルもＦＷＨＭも、研磨後に変化を示さず、これは、ダイヤモンドの高品質が研磨後に維持されたことを示す（図６（ｄ））。
【0169】
本明細書では、基板３、３Ａの意図的な微細組織構造とマイクロシードＭＳ及びナノシードＮＳの両方を用いるダイヤモンドシーディングとによる、ＡｌＧａＮ／ＧａＮ－ｏｎ－Ｓｉなどの他の基板におけるダイヤモンドのシーディング及び成長のためのシードディブリング法が示された。孔７の構成は、マイクロシードを効率的に閉じ込め、両方のシード型をダイヤモンド成長に寄与させるように最適化され、空洞の形成されない完全な合体を得た。加えて、マイクロシードＭＳを側壁に付着させるナノシードＮＳの成長により孔７内に形成されたダイヤモンド柱は、基板に対するダイヤモンドの優れた付着と界面における高い剪断強度とをもたらした。
【0170】
シードディブリングを使用して成長したダイヤモンド膜９の材料特性は、従来のナノシードディング方法と比較してより良好な結晶化度及びより大きい粒径を示した。本開示の成長方法は、９８％超の炭素原子と９５％もの高いｓｐ３／ｓｐ２比とを有する高純度のダイヤモンド膜９をもたらした。シードディブリングによって得られるダイヤモンド膜９の低い残留応力（０．２ＧＰａ）、基板３、３Ａへの優れた付着、及び高い機械的安定性は、ＧａＮ上での確実で再現可能なダイヤモンド成長と、その後の、１ｎｍ未満の粗さの平滑なダイヤモンド表面を得るための研磨ステップとを可能にした。開発された研磨ダイヤモンド－ｏｎ－ＧａＮ基板は、集積ヒートスプレッダ、相補スイッチを使用するパワーＩＣ、及びダイヤモンドの特性とＧａＮの特性とを組み合わせた新規のヘテロ構造デバイスの開発のためのコスト効率の高い手法であり得る。
【0171】
ある好ましい実施形態を参照しながら本発明を開示してきたが、本発明の分野及び範囲から逸脱することなく、記載された実施形態及びその均等物に対する多くの修正、改変、及び変更が可能である。したがって、本発明は記載された実施形態に限定されず、添付の特許請求の範囲の文言に従って、最も広い妥当な解釈がなされることが意図される。上記の実施形態のいずれか１つの特徴は、本明細書に記載の他の実施形態に含まれることがある。
【0172】
（参考文献）
(1) Koizumi, S.; Umezawa, H.; Pemot, J.;Suzuki, M. Power Electronics Device Applications of Diamond Semiconductors,Woodhead Publishing Series in Electronic and Optical Materials; ElsevierScience, 2018. https://doi.org/10.1016/c2016-0-03999-2.
(2) Amano, H.; Baines, Y.; Beam, E.; Borga,M.; Bouchet, T.; Chalker, P. R.; Charles, M.; Chen, K. J.; Chowdhury, N.; Chu,R.; De Santi, C.; De Souza, M. M.; Decoutere, S.; Di Cioccio, L.; Eckardt, B.;Egawa, T.; Fay, P.; Freedsman, J. J.; Guido, L.; Haberlen, O.; Haynes, G.; Heckel,T.; Hemakumara, D.; Houston, P.; Hu, J.; Hua, M.; Huang, Q.; Huang, A.; Jiang,S.; Kawai, H.; Kinzer, D.; Kuball, M.; Kumar, A.; Lee, K. B.; Li, X.; Marcon,D.; Marz, M.; McCarthy, R.; Meneghesso, G.; Meneghini, M.; Morvan, E.;Nakajima, A.; Narayanan, E. M. S.; Oliver, S.; Palacios, T.; Piedra, D.;Plissonnier, M.; Reddy, R.; Sun, M.; Thayne, L; Torres, A.; Trivellin, N.;Unni, V.; Uren, M. J.; Van Hove, M.; Wallis, D. J.; Wang, J.; Xie, J.; Yagi,S.; Yang, S.; Youtsey, C.; Yu, R.; Zanoni, E.; Zeltner, S.; Zhang, Y. The 2018GaN Power Electronics Roadmap. J. Phys. D. Appl. Phys. 2018, 51 (16), 163001.https://doi.org/10.1088/1361- 6463/aaaf9d.
(3) Zhou, Y.; Ramaneti, R.; Anaya, J.;Korneychuk, S.; Derluyn, J.; Sun, H.; Pomeroy, J.; Verbeeck, J.; Haenen, K.;Kuball, M. Thermal Characterization of Polycrystalline Diamond ThinFilmHeatSpreaders Grown on GaN HEMTs. Appl. Phys. Lett. 2017, 111 (4), 41901.https://doi.org/10.1063/L4995407.
(4) Anaya, J.; Rossi, S.; Alomari, M.;Kohn, E.; Toth, L.; Pecz, B.; Hobart, K. D.; Anderson, T. J.; Feygelson, T. L;Pate, B. B.; Kuball, M. Control of the In-Plane Thermal Conductivity of Ultra-Thin Nanocrystalline Diamond Films through the Grain and Grain BoundaryProperties. Acta Mater. 2016, 103, 141-152. https://doi.Org/10.1016/j.actamat.2015.09.045.
(5) Tadjer, M. J.; Anderson, T. J.; Hobart,K. D.; Feygelson, T. L; Caldwell, J. D.; Eddy, C. R.; Kub, F. J.; Butler, J.E.; Pate, B.; Melngailis, J. Reduced Self-Heating in AlGaN/GaN HEMTs UsingNanocrystalline Diamond Heat-Spreading Films. IEEE Electron Device Lett. 2012,33 (1), 23- 25. https://doi.org/10.1109/LED.2011.2171031.
(6) Alomari, M.; Dipalo, M.; Rossi, S.;Diforte-Poisson, M. A.; Delage, S.; Carlin, J. F.; Grandjean, N.; Gaquiere, C.;Toth, L.; Pecz, B.; Kohn, E. Diamond Overgrown InAlN/GaN HEMT. Diam. Relat.Mater. 2011, 20 (4), 604-608. https://doi.Org/10.1016/j.diamond.2011.01.006.
(7) Alomari, M.; Dussaigne, A.; Martin, D.;Grandjean, N.; Gaquiere, C.; Kohn, E. AlGaN/GaN HEMT on (111) SingleCrystalline Diamond. Electron. Lett. 2010, 46 (4), 299.https://doi.org/10.1049/el.2010.2937.
(8) Anderson, T. J.; Hobart, K. D.; Tadjer,M. J.; Koehler, A. D.; Imhoff, E. A.; Hite, J. K.; Feygelson, T. L; Pate, B.B.; Eddy, C. R.; Kub, F. J. Nanocrystalline Diamond Integration withIll-Nitride HEMTs. ECS J. Solid State Sci. Technol. 2017, 6 (2), Q3036-Q3039.https://doi.org/10.1149/2.0071702jss.
(9) Tadjer, M. J.; Hobart, K. D.;Feygelson, T. L; Anderson, T. J.; Koehler, A. D.; Wang, A.; Calle, F.; Pate, B.B.; Kub, F. J.; Eddy, C. R. Diamond-Coated High Density Vias for SiliconSubstrate- Side Thermal Management of GaN HEMTs.
(10) Anderson, T. J.; Hobart, K. D.;Tadjer, M. J.; Koehler, A. D.; Feygelson, T. L; Pate, B. B.; Hite, J. K.; Kub,F. J.; Eddy, C. R. Advances in Diamond Integration for Thermal Management inGaN Power HEMTs. ECS Trans. 2014, 64 (7), 185-190.https://doi.org/10.1149/06407.0185ecst.
(11) Soleimanzadeh, R.; Khadar, R. A.;Naamoun, M.; Van Erp, R.; Matioli, E. Near- Junction Heat Spreaders for HotSpot Thermal Management of High Power Density Electronic Devices. J. Appl.Phys. 2019, 126 (16), 165113. https://doi.org/10.1063/L5123615.
(12) Baliga, B. J. Gallium Nitride Devicesfor Power Electronic Applications. Semicond. Sci. Technol. 2013, 28 (7).https://doi.Org/10.1088/0268-1242/28/7/074011.
(13) Jayant Baliga, B. Wide BandgapSemiconductor Power Devices, Elsevier, 2019.https://doi.org/10.1016/C2016-0-04021-4.
(14) Mainwood, A. Theoretical Modelling ofDopants in Diamond . J Mater Sci Mater Electron 2006, 17, 453-458.https://doi.org/10.1007/sl0854-006-8091-x.
(15) Van Dreumel, G. W. G.; Tinnemans, P.T.; Van Den Heuvel, A. A. J.; Bohnen, T.; Buijnsters, J. G.; TerMeulen, J. J.;Van Enckevort, W. J. P.; Hageman, P. R.; Vlieg, E. Realising Epitaxial Growthof GaN on (001) Diamond. J. Appl. Phys. 2011, 110 (1), 013503.https://doi.org/10.1063/L3601351.
(16) Cheng, Z.; Mu, F.; Yates, L.; Suga,T.; Graham, S. Interfacial Thermal Conductance across Room-Temperature-BondedGaN/Diamond Interfaces for GaN-on-Diamond Devices. ACS Appl. Mater. Interfaces2020, 12 (7), 8376-8384. https://doi.org/10.1021/acsami.9bl6959.
(17) Kawarada, H.; Yamada, T.; Xu, D.;Tsuboi, H.; Kitabayashi, Y.; Matsumura, D.; Shibata, M.;Kudo, T.; Inaba, M.;Hiraiwa, A. Durability-Enhanced Two-Dimensional Hole Gas of C-H Diamond Surfacefor Complementary Power Inverter Applications. Sci. Rep. 2017, 7.https://doi.org/10.1038/srep42368.
(18) Soleimanzadeh, R.; Naamoun, M.;Khadar, R. A.; van Erp, R.; Matioli, E. H-Terminated Polycrystalline Diamondp-Channel Transistors on GaN-on-Silicon. IEEE Electron Device Lett. 2020, 41(1), 119-122. https://doi.org/10.1109/LED.2019.2953245.
(19) Oba, M.; Sugino, T. Oriented Growth ofDiamond on (0001) Surface of Hexagonal GaN. Diam. Relat. Mater. 2001, 70 (3-7),1343-1346. https://doi.org/10.1016/S0925-9635(00)00448-9.
(20) Cuenca, J. A.; Smith, M. D.; Field, D.E.; C-P. Massabuau, F.; Mandal, S.; Pomeroy, J.; Wallis, D. J.; Oliver, R. A.;Thayne, L; Kuball, M.; Williams, O. A. Thermal Stress Modelling of Diamond onGaN/III-Nitride Membranes. Carbon N. Y. 2020.https://doi.Org/10.1016/j.carbon.2020.ll.067.
(21) Sumant, A. V; Gilbert, P. U. P. A.;Grierson, D. S.; Konicek, A. R.; Abrecht, M.; Butler, J. E.; Feygelson, T.;Rotter, S. S.; Carpick, R. W. Surface Composition, Bonding, and Morphology inthe Nucleation and Growth of Ultra-Thin, High Quality Nanocrystalline DiamondFilms. 2007. https ://doi. org/ 10.1016/j . diamond.2006.12.011.
(22) May, P. W.; Tsai, H. Y.; Wang, W. N.;Smith, J. A. Deposition of CVD Diamond onto GaN. Diam. Relat. Mater. 2006, 15(4-8), 526-530. https://doi.Org/10.1016/j.diamond.2005.ll.036.
(23) Field, D. E.; Cuenca, J. A.; Smith,M.; Fairclough, S. M.; Massabuau, C.-P.; Pomeroy, J. W.; Williams, O.; Oliver,R. A.; Thayne, L; Kuball, M. Crystalline Interlayers for Reducing the EffectiveThermal Boundary Resistance in GaN-on-Diamond. Cite This ACS Appl. Mater.Interfaces 2020, 12, 54145. https://doi.org/10.1021/acsami.0cl0129.
(24) Zhou, Y.; Anaya, J.; Pomeroy, J.; Sun,H.; Gu, X.; Xie, A.; Beam, E.; Becker, M.; Grotjohn, T. A.; Lee, C.; Kuball, M.Barrier-Layer Optimization for Enhanced GaN-on-Diamond Device Cooling. ACSAppl. Mater. Interfaces 2017, 9 (39), 34416-34422.https://doi.org/10.1021/acsami.7b08961.
(25) Yates, L.; Anderson, J.; Gu, X.; Lee,C.; Bai, T.; Mecklenburg, M.; Aoki, T.; Goorsky, M. S.; Kuball, M.; Piner, E.L.; Graham, S. Low Thermal Boundary Resistance Interfaces for GaN-on- DiamondDevices. ACS Appl. Mater. Interfaces 2018, 10 (28), 24302-24309.https://doi.org/10.1021/acsami.8b07014.
(26) Sun, H.; Simon, R. B.; Pomeroy, J. W.;Francis, D.; Faili, F.; Twitchen, D. J.; Kuball, M. Reducing GaN-on-DiamondInterfacial Thermal Resistance for High Power Transistor Applications. Appl.Phys. Lett. 2015, 106 (11), 111906. https://doi.org/10.1063/L4913430.
(27) Choi, S. R.; Kim, D.; Choa, S. H.;Lee, S. H.; Kim, J. K. Thermal Conductivity of AIN and SiC Thin Films. Int. J.Thermophys. 2006, 27 (3), 896-905. https://doi.org/10.1007/sl0765-006- 0062-1.
(28) Mallik, A. K.; Bysakh, S.; Bhar, R.;Rotter, S. Z.; Mendes, J. C. Effect of Seed Size, Suspension Recycling andSubstrate Pre-Treatment on the CVD Growth of Diamond Coatings. Open J. Appl.Sci. 2015, 5, 747-763. https://doi.org/10.4236/ojapps.2015.512071.
(29) Liu, D.; Francis, D.; Faili, F.;Middleton, C.; Anaya, J.; Pomeroy, J. W.; Twitchen, D. J.; Kuball, M. Impact ofDiamond Seeding on the Micro structural Properties and Thermal Stability ofGaN- on-Diamond Wafers for High-Power Electronic Devices. Scr. Mater. 2017,128, 57-60. https ://doi. org/ 10.1016/j . scriptamat.2016.10.006.
(30) Makita, H.; Nishimura, K.; Jiang, N.;Hatta, A.; Ito, T.; Hiraki, A. Ultrahigh Particle Density Seeding withNanocrystal Diamond Particles. Thin Solid Films 1996, 281-282 (1-2), 279-281.https://doi.org/10.1016/0040-6090(96)08652-X.
(31) Smith, E. J. W.; Piracha, A. H.;Field, D.; Pomeroy, J. W.; Mackenzie, G. R.; Abdallah, Z.; Massabuau, F. C. P.;Hinz, A. M.; Wallis, D. J.; Oliver, R. A.; Kuball, M.; May, P. W. Mixed- SizeDiamond Seeding for Low-Thermal-Barrier Growth of CVD Diamond onto GaN and AIN.Carbon N. Y. 2020, 167, 620-626. https://doi.Org/10.1016/j.carbon.2020.05.050.
(32) May, P. W.; Tsai, H. Y.; Wang, W. N.;Smith, J. A. Deposition of CVD Diamond onto GaN. Diam. Relat. Mater. 2006, 15(4-8), 526-530. https://doi.Org/10.1016/j.diamond.2005.ll.036.
(33) Tiwari, R. N.; Chang, L. Etching ofGaN by Microwave Plasma of Hydrogen. Semicond. Sci. Technol. 2010, 25 (3),035010. https://doi.Org/10.1088/0268-1242/25/3/035010.
(34) Liscia, E. J. Di; Alvarez, F.; Burgos,E.; Halac, E. B.; Huck, H.; Reinoso, M. Stress Analysis on Single-CrystalDiamonds by Raman Spectroscopy 3D Mapping. Mater. Sci. Appl. 2013, 04 (03),191-197. https://doi.org/10.4236/msa.2013.43023.
(35) Zaitsev, A. M. Optical Properties ofDiamond, Springer Berlin Heidelberg: Berlin, Heidelberg, 2001; Vol. 1.https://doi.org/10.1007/978-3-662-04548-0.
(36) Liu, D. ; Flewitt, P. E. J. RamanMeasurements of Stress in Films and Coatings. Spectrosc. Prop. Inorg.Organomet. Compd. 2014, 45, 141-177.https://doi.org/10.1039/9781782621485-00141.
(37) Fortunato, W.; Chiquito, A. J.;Galzerani, J. C.; Moro, J. R. Crystalline Quality and Phase Purity of CVDDiamond Films Studied by Raman Spectroscopy. J. Mater. Sci. 2007, 42 (17),7331- 7336. https://doi.org/10.1007/sl0853-007-1575-0.
(38) Anaya, J.; Rossi, S.; Alomari, M;Kohn, E.; Toth, L.; Pecz, B.; Hobart, K. D.; Anderson, T. J.; Feygelson, T. L;Pate, B. B.; Kuball, M. Control of the In-Plane Thermal Conductivity of Ultra-Thin Nanocrystalline Diamond Films through the Grain and Grain BoundaryProperties. Acta Mater. 2016, 103, 141-152.https://doi.Org/10.1016/j.actamat.2015.09.045.
(39) Simon, R. B.; Anaya, J.; Faili, F.;Balmer, R.; Williams, G. T.; Twitchen, D. J.; Kuball, D. M. Effect of GrainSize of Polycrystalline Diamond on Its Heat Spreading Properties. Appl. Phys.Express 2016, 9 (6). https://doi.Org/10.7567/APEX.9.061302.
(1) Koizumi, S.; Umezawa, H.; Pemot, J.;Suzuki, M. Power Electronics Device Applications of Diamond Semiconductors,Woodhead Publishing Series in Electronic and Optical Materials; ElsevierScience, 2018. https://doi.org/10.1016/c2016-0-03999-2.
(2) Amano, H.; Baines, Y.; Beam, E.; Borga,M.; Bouchet, T.; Chalker, P. R.; Charles, M.; Chen, K. J.; Chowdhury, N.; Chu,R.; De Santi, C.; De Souza, M. M.; Decoutere, S.; Di Cioccio, L.; Eckardt, B.;Egawa, T.; Fay, P.; Freedsman, J. J.; Guido, L.; Haberlen, O.; Haynes, G.; Heckel,T.; Hemakumara, D.; Houston, P.; Hu, J.; Hua, M.; Huang, Q.; Huang, A.; Jiang,S.; Kawai, H.; Kinzer, D.; Kuball, M.; Kumar, A.; Lee, K. B.; Li, X.; Marcon,D.; Marz, M.; McCarthy, R.; Meneghesso, G.; Meneghini, M.; Morvan, E.;Nakajima, A.; Narayanan, E. M. S.; Oliver, S.; Palacios, T.; Piedra, D.;Plissonnier, M.; Reddy, R.; Sun, M.; Thayne, L; Torres, A.; Trivellin, N.;Unni, V.; Uren, M. J.; Van Hove, M.; Wallis, D. J.; Wang, J.; Xie, J.; Yagi,S.; Yang, S.; Youtsey, C.; Yu, R.; Zanoni, E.; Zeltner, S.; Zhang, Y. The 2018GaN Power Electronics Roadmap. J. Phys. D. Appl. Phys. 2018, 51 (16), 163001.https://doi.org/10.1088/1361- 6463/aaaf9d.
(3) Zhou, Y.; Ramaneti, R.; Anaya, J.;Korneychuk, S.; Derluyn, J.; Sun, H.; Pomeroy, J.; Verbeeck, J.; Haenen, K.;Kuball, M. Thermal Characterization of Polycrystalline Diamond ThinFilmHeatSpreaders Grown on GaN HEMTs. Appl. Phys. Lett. 2017, 111 (4), 41901.https://doi.org/10.1063/L4995407.
(4) Anaya, J.; Rossi, S.; Alomari, M.;Kohn, E.; Toth, L.; Pecz, B.; Hobart, K. D.; Anderson, T. J.; Feygelson, T. L;Pate, B. B.; Kuball, M. Control of the In-Plane Thermal Conductivity of Ultra-Thin Nanocrystalline Diamond Films through the Grain and Grain BoundaryProperties. Acta Mater. 2016, 103, 141-152. https://doi.Org/10.1016/j.actamat.2015.09.045.
(5) Tadjer, M. J.; Anderson, T. J.; Hobart,K. D.; Feygelson, T. L; Caldwell, J. D.; Eddy, C. R.; Kub, F. J.; Butler, J.E.; Pate, B.; Melngailis, J. Reduced Self-Heating in AlGaN/GaN HEMTs UsingNanocrystalline Diamond Heat-Spreading Films. IEEE Electron Device Lett. 2012,33 (1), 23- 25. https://doi.org/10.1109/LED.2011.2171031.
(6) Alomari, M.; Dipalo, M.; Rossi, S.;Diforte-Poisson, M. A.; Delage, S.; Carlin, J. F.; Grandjean, N.; Gaquiere, C.;Toth, L.; Pecz, B.; Kohn, E. Diamond Overgrown InAlN/GaN HEMT. Diam. Relat.Mater. 2011, 20 (4), 604-608. https://doi.Org/10.1016/j.diamond.2011.01.006.
(7) Alomari, M.; Dussaigne, A.; Martin, D.;Grandjean, N.; Gaquiere, C.; Kohn, E. AlGaN/GaN HEMT on (111) SingleCrystalline Diamond. Electron. Lett. 2010, 46 (4), 299.https://doi.org/10.1049/el.2010.2937.
(8) Anderson, T. J.; Hobart, K. D.; Tadjer,M. J.; Koehler, A. D.; Imhoff, E. A.; Hite, J. K.; Feygelson, T. L; Pate, B.B.; Eddy, C. R.; Kub, F. J. Nanocrystalline Diamond Integration withIll-Nitride HEMTs. ECS J. Solid State Sci. Technol. 2017, 6 (2), Q3036-Q3039.https://doi.org/10.1149/2.0071702jss.
(9) Tadjer, M. J.; Hobart, K. D.;Feygelson, T. L; Anderson, T. J.; Koehler, A. D.; Wang, A.; Calle, F.; Pate, B.B.; Kub, F. J.; Eddy, C. R. Diamond-Coated High Density Vias for SiliconSubstrate- Side Thermal Management of GaN HEMTs.
(10) Anderson, T. J.; Hobart, K. D.;Tadjer, M. J.; Koehler, A. D.; Feygelson, T. L; Pate, B. B.; Hite, J. K.; Kub,F. J.; Eddy, C. R. Advances in Diamond Integration for Thermal Management inGaN Power HEMTs. ECS Trans. 2014, 64 (7), 185-190.https://doi.org/10.1149/06407.0185ecst.
(11) Soleimanzadeh, R.; Khadar, R. A.;Naamoun, M.; Van Erp, R.; Matioli, E. Near- Junction Heat Spreaders for HotSpot Thermal Management of High Power Density Electronic Devices. J. Appl.Phys. 2019, 126 (16), 165113. https://doi.org/10.1063/L5123615.
(12) Baliga, B. J. Gallium Nitride Devicesfor Power Electronic Applications. Semicond. Sci. Technol. 2013, 28 (7).https://doi.Org/10.1088/0268-1242/28/7/074011.
(13) Jayant Baliga, B. Wide BandgapSemiconductor Power Devices, Elsevier, 2019.https://doi.org/10.1016/C2016-0-04021-4.
(14) Mainwood, A. Theoretical Modelling ofDopants in Diamond . J Mater Sci Mater Electron 2006, 17, 453-458.https://doi.org/10.1007/sl0854-006-8091-x.
(15) Van Dreumel, G. W. G.; Tinnemans, P.T.; Van Den Heuvel, A. A. J.; Bohnen, T.; Buijnsters, J. G.; TerMeulen, J. J.;Van Enckevort, W. J. P.; Hageman, P. R.; Vlieg, E. Realising Epitaxial Growthof GaN on (001) Diamond. J. Appl. Phys. 2011, 110 (1), 013503.https://doi.org/10.1063/L3601351.
(16) Cheng, Z.; Mu, F.; Yates, L.; Suga,T.; Graham, S. Interfacial Thermal Conductance across Room-Temperature-BondedGaN/Diamond Interfaces for GaN-on-Diamond Devices. ACS Appl. Mater. Interfaces2020, 12 (7), 8376-8384. https://doi.org/10.1021/acsami.9bl6959.
(17) Kawarada, H.; Yamada, T.; Xu, D.;Tsuboi, H.; Kitabayashi, Y.; Matsumura, D.; Shibata, M.;Kudo, T.; Inaba, M.;Hiraiwa, A. Durability-Enhanced Two-Dimensional Hole Gas of C-H Diamond Surfacefor Complementary Power Inverter Applications. Sci. Rep. 2017, 7.https://doi.org/10.1038/srep42368.
(18) Soleimanzadeh, R.; Naamoun, M.;Khadar, R. A.; van Erp, R.; Matioli, E. H-Terminated Polycrystalline Diamondp-Channel Transistors on GaN-on-Silicon. IEEE Electron Device Lett. 2020, 41(1), 119-122. https://doi.org/10.1109/LED.2019.2953245.
(19) Oba, M.; Sugino, T. Oriented Growth ofDiamond on (0001) Surface of Hexagonal GaN. Diam. Relat. Mater. 2001, 70 (3-7),1343-1346. https://doi.org/10.1016/S0925-9635(00)00448-9.
(20) Cuenca, J. A.; Smith, M. D.; Field, D.E.; C-P. Massabuau, F.; Mandal, S.; Pomeroy, J.; Wallis, D. J.; Oliver, R. A.;Thayne, L; Kuball, M.; Williams, O. A. Thermal Stress Modelling of Diamond onGaN/III-Nitride Membranes. Carbon N. Y. 2020.https://doi.Org/10.1016/j.carbon.2020.ll.067.
(21) Sumant, A. V; Gilbert, P. U. P. A.;Grierson, D. S.; Konicek, A. R.; Abrecht, M.; Butler, J. E.; Feygelson, T.;Rotter, S. S.; Carpick, R. W. Surface Composition, Bonding, and Morphology inthe Nucleation and Growth of Ultra-Thin, High Quality Nanocrystalline DiamondFilms. 2007. https ://doi. org/ 10.1016/j . diamond.2006.12.011.
(22) May, P. W.; Tsai, H. Y.; Wang, W. N.;Smith, J. A. Deposition of CVD Diamond onto GaN. Diam. Relat. Mater. 2006, 15(4-8), 526-530. https://doi.Org/10.1016/j.diamond.2005.ll.036.
(23) Field, D. E.; Cuenca, J. A.; Smith,M.; Fairclough, S. M.; Massabuau, C.-P.; Pomeroy, J. W.; Williams, O.; Oliver,R. A.; Thayne, L; Kuball, M. Crystalline Interlayers for Reducing the EffectiveThermal Boundary Resistance in GaN-on-Diamond. Cite This ACS Appl. Mater.Interfaces 2020, 12, 54145. https://doi.org/10.1021/acsami.0cl0129.
(24) Zhou, Y.; Anaya, J.; Pomeroy, J.; Sun,H.; Gu, X.; Xie, A.; Beam, E.; Becker, M.; Grotjohn, T. A.; Lee, C.; Kuball, M.Barrier-Layer Optimization for Enhanced GaN-on-Diamond Device Cooling. ACSAppl. Mater. Interfaces 2017, 9 (39), 34416-34422.https://doi.org/10.1021/acsami.7b08961.
(25) Yates, L.; Anderson, J.; Gu, X.; Lee,C.; Bai, T.; Mecklenburg, M.; Aoki, T.; Goorsky, M. S.; Kuball, M.; Piner, E.L.; Graham, S. Low Thermal Boundary Resistance Interfaces for GaN-on- DiamondDevices. ACS Appl. Mater. Interfaces 2018, 10 (28), 24302-24309.https://doi.org/10.1021/acsami.8b07014.
(26) Sun, H.; Simon, R. B.; Pomeroy, J. W.;Francis, D.; Faili, F.; Twitchen, D. J.; Kuball, M. Reducing GaN-on-DiamondInterfacial Thermal Resistance for High Power Transistor Applications. Appl.Phys. Lett. 2015, 106 (11), 111906. https://doi.org/10.1063/L4913430.
(27) Choi, S. R.; Kim, D.; Choa, S. H.;Lee, S. H.; Kim, J. K. Thermal Conductivity of AIN and SiC Thin Films. Int. J.Thermophys. 2006, 27 (3), 896-905. https://doi.org/10.1007/sl0765-006- 0062-1.
(28) Mallik, A. K.; Bysakh, S.; Bhar, R.;Rotter, S. Z.; Mendes, J. C. Effect of Seed Size, Suspension Recycling andSubstrate Pre-Treatment on the CVD Growth of Diamond Coatings. Open J. Appl.Sci. 2015, 5, 747-763. https://doi.org/10.4236/ojapps.2015.512071.
(29) Liu, D.; Francis, D.; Faili, F.;Middleton, C.; Anaya, J.; Pomeroy, J. W.; Twitchen, D. J.; Kuball, M. Impact ofDiamond Seeding on the Micro structural Properties and Thermal Stability ofGaN- on-Diamond Wafers for High-Power Electronic Devices. Scr. Mater. 2017,128, 57-60. https ://doi. org/ 10.1016/j . scriptamat.2016.10.006.
(30) Makita, H.; Nishimura, K.; Jiang, N.;Hatta, A.; Ito, T.; Hiraki, A. Ultrahigh Particle Density Seeding withNanocrystal Diamond Particles. Thin Solid Films 1996, 281-282 (1-2), 279-281.https://doi.org/10.1016/0040-6090(96)08652-X.
(31) Smith, E. J. W.; Piracha, A. H.;Field, D.; Pomeroy, J. W.; Mackenzie, G. R.; Abdallah, Z.; Massabuau, F. C. P.;Hinz, A. M.; Wallis, D. J.; Oliver, R. A.; Kuball, M.; May, P. W. Mixed- SizeDiamond Seeding for Low-Thermal-Barrier Growth of CVD Diamond onto GaN and AIN.Carbon N. Y. 2020, 167, 620-626. https://doi.Org/10.1016/j.carbon.2020.05.050.
(32) May, P. W.; Tsai, H. Y.; Wang, W. N.;Smith, J. A. Deposition of CVD Diamond onto GaN. Diam. Relat. Mater. 2006, 15(4-8), 526-530. https://doi.Org/10.1016/j.diamond.2005.ll.036.
(33) Tiwari, R. N.; Chang, L. Etching ofGaN by Microwave Plasma of Hydrogen. Semicond. Sci. Technol. 2010, 25 (3),035010. https://doi.Org/10.1088/0268-1242/25/3/035010.
(34) Liscia, E. J. Di; Alvarez, F.; Burgos,E.; Halac, E. B.; Huck, H.; Reinoso, M. Stress Analysis on Single-CrystalDiamonds by Raman Spectroscopy 3D Mapping. Mater. Sci. Appl. 2013, 04 (03),191-197. https://doi.org/10.4236/msa.2013.43023.
(35) Zaitsev, A. M. Optical Properties ofDiamond, Springer Berlin Heidelberg: Berlin, Heidelberg, 2001; Vol. 1.https://doi.org/10.1007/978-3-662-04548-0.
(36) Liu, D. ; Flewitt, P. E. J. RamanMeasurements of Stress in Films and Coatings. Spectrosc. Prop. Inorg.Organomet. Compd. 2014, 45, 141-177.https://doi.org/10.1039/9781782621485-00141.
(37) Fortunato, W.; Chiquito, A. J.;Galzerani, J. C.; Moro, J. R. Crystalline Quality and Phase Purity of CVDDiamond Films Studied by Raman Spectroscopy. J. Mater. Sci. 2007, 42 (17),7331- 7336. https://doi.org/10.1007/sl0853-007-1575-0.
(38) Anaya, J.; Rossi, S.; Alomari, M;Kohn, E.; Toth, L.; Pecz, B.; Hobart, K. D.; Anderson, T. J.; Feygelson, T. L;Pate, B. B.; Kuball, M. Control of the In-Plane Thermal Conductivity of Ultra-Thin Nanocrystalline Diamond Films through the Grain and Grain BoundaryProperties. Acta Mater. 2016, 103, 141-152.https://doi.Org/10.1016/j.actamat.2015.09.045.
(39) Simon, R. B.; Anaya, J.; Faili, F.;Balmer, R.; Williams, G. T.; Twitchen, D. J.; Kuball, D. M. Effect of GrainSize of Polycrystalline Diamond on Its Heat Spreading Properties. Appl. Phys.Express 2016, 9 (6). https://doi.Org/10.7567/APEX.9.061302.
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図2】
【図3】
【図4】
【図5】
【図6】
【手続補正書】
【提出日】2024-05-14
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
少なくとも１つの支持層又は材料（３）内に少なくとも１つ又は複数の支持構造（５）を含む、少なくとも１つの支持層又は材料（３）と、前記少なくとも１つ又は前記複数の支持構造（５）によって画定された複数の凹部（７）と、
各凹部（７）又は前記複数の凹部（７）に配置された、少なくとも１つのダイヤモンドマイクロシード（ＭＳ）及び複数のダイヤモンドナノシード（ＮＳ）と
を備える、ダイヤモンドデバイス又は構造体（１）。
【請求項2】
前記少なくとも１つ又は前記複数の支持構造（５）が、各凹部（７）又は前記複数の凹部（７）の開口（ＯＰ）及び上部囲い（ＵＥ）を画定し、前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）が、前記開口（ＯＰ）及び／又は前記上部囲い（ＵＥ）内に配置されている、請求項１に記載のダイヤモンドデバイス又は構造体（１）。
【請求項3】
前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）が、前記開口（ＯＰ）の大きさ又は直径の４０％～９５％である大きさ又は直径（ＤＤ）を有する、請求項１または２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項4】
前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）が、ダイヤモンド結晶成長の核形成部位又は合体部位を画定する、請求項１または２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項5】
前記開口（ＯＰ）及び前記上部囲い（ＵＥ）が、複数の分散されたダイヤモンドナノシード（ＮＳ）を含み、
前記ダイヤモンドナノシード（ＮＳ）が、コンフォーマルダイヤモンド成長の核形成部位を画定する、請求項２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項6】
各凹部（７）又は前記複数の凹部（７）が、少なくとも１つの壁（Ｗ）及び少なくとも１つの床（ＦＬ）によって画定され、複数のダイヤモンドナノシード（ＮＳ）が、前記少なくとも１つの壁（Ｗ）及び／又は前記少なくとも１つの床（ＦＬ）に配置されている、請求項１または２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項7】
各凹部又は前記複数の凹部（７）が深さ（ＤＰ）を有し、前記凹部（７）の前記深さ（ＤＰ）が、前記少なくとも１つのダイヤモンドマイクロシード（ＭＳ）の大きさ又は直径（ＤＤ）の６０％～１０００％である、請求項１または２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項8】
複数のダイヤモンドマイクロシード（ＭＳ）が、各凹部（７）内又は前記複数の凹部（７）内に配置され、前記ダイヤモンドマイクロシード（ＭＳ）が、各凹部（７）又は前記複数の凹部（７）を充填するように積み重ねられている、請求項１または２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項9】
前記ダイヤモンドマイクロシード（ＭＳ）が、各凹部（７）又は前記複数の凹部（７）の上部囲い（ＵＥ）まで延びるように積み重ねられている、請求項８に記載のダイヤモンドデバイス又は構造体（１）。
【請求項10】
前記少なくとも１つ又は前記複数の支持構造（５）が、第１の壁（ＦＷ）と、第２の壁（ＳＷ）と、前記第１の壁（ＦＷ）及び前記第２の壁（ＳＷ）の間に延びる上部ランディング（ＵＬ）とを含み、複数のダイヤモンドナノシード（ＮＳ）が、前記上部ランディング（ＵＬ）並びに前記第１の壁（ＦＷ）及び前記第２の壁（ＳＷ）に配置又は分散されている、請求項２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項11】
前記少なくとも１つ又は前記複数の支持構造（５）が、複数の壁（Ｗ）と、前記壁（Ｗ）の間に延びる複数の上部ランディング（ＵＬ）とを含み、複数のダイヤモンドナノシード（ＮＳ）が、前記上部ランディング（ＵＬ）及び前記壁（Ｗ）に配置又は分散されている、請求項１０に記載のダイヤモンドデバイス又は構造体（１）。
【請求項12】
前記ダイヤモンドナノシード（ＮＳ）が、１０８ｃｍ－２～１０１４ｃｍ－２
の密度で前記少なくとも１つの支持層又は材料（３）の表面に分散又は付着されている、請求項１または２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項13】
前記複数の凹部（７）が、前記少なくとも１つの支持層又は材料（３）の少なくとも１つの領域又は複数の領域に配置され、或いは前記複数の凹部（７）が、前記少なくとも１つの支持層又は材料（３）の全体にわたって配置されている、請求項１または２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項14】
前記少なくとも１つの支持層又は材料（３）に付着されたダイヤモンド層をさらに備え、
前記ダイヤモンドマイクロシード（ＭＳ）が、前記複数の凹部（７）内に配置され、前記ダイヤモンドナノシード（ＮＳ）が、前記少なくとも１つの支持層又は材料（３）上及び前記複数の凹部（７）内に分散されて、前記ダイヤモンド層を前記少なくとも１つの支持層又は材料（３）に化学的に結合及び／又は機械的に固着若しくは固定する、請求項１または２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項15】
各凹部（７）又は前記複数の凹部（７）の下部囲い（ＬＥ）には、ダイヤモンド成長がない、請求項１４に記載のダイヤモンドデバイス又は構造体（１）。
【請求項16】
前記ダイヤモンドデバイス又は構造体（１）には、前記ダイヤモンド層と前記少なくとも１つの支持層又は材料（３）との間に、ＡｌＮ中間層がないか、ＳｉＮ中間層がないか、又はＳｉＣ中間層がない、請求項１５に記載のダイヤモンドデバイス又は構造体（１）。
【請求項17】
前記ダイヤモンドデバイス又は構造体（１）が、複数の支持層又は材料（３）を含み、前記少なくとも１つ又は前記複数の支持構造（５）が、前記複数の支持層又は材料（３）内に配置されている、請求項１または２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項18】
前記少なくとも１つ又は前記複数の支持構造（５）が、前記少なくとも１つの層（３）又は前記複数の層（３）内、或いは前記少なくとも１つの層又は前記複数の層（３）及び基板（３Ａ）内に配置されている、請求項１または２に記載のダイヤモンドデバイス又は構造体（１）。
【請求項19】
前記複数の凹部（７）が、前記基板（３Ａ）に付着された前記少なくとも１つ又は前記複数の層（３）のみを貫通して延び、或いは、前記基板（３Ａ）に付着された前記少なくとも１つ又は前記複数の層（３）を貫通して前記基板（３Ａ）内へ延びる、請求項１８に記載のダイヤモンドデバイス又は構造体（１）。
【請求項20】
少なくとも１つの支持層又は材料（３）内に少なくとも１つ又は複数の支持構造（５）を含む、少なくとも１つの支持層又は材料（３）と、前記少なくとも１つ又は前記複数の支持構造（５）によって画定された複数の凹部（７）とを設けるステップと、ダイヤモンドシーディングを行って、各凹部（７）又は前記複数の凹部（７）に少なくとも１つのダイヤモンドマイクロシード（ＭＳ）及び複数のダイヤモンドナノシード（ＮＳ）を設けるステップと
を含む、ダイヤモンドデバイス又は構造体（１）を製造する方法。
【国際調査報告】