特表 2024-520742 複数のスレッド間での命令キャッシュのフットプリントの共有

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-24

(54)【発明の名称】複数のスレッド間での命令キャッシュのフットプリントの共有

(51)【国際特許分類】

   G06F 12/084 20160101AFI20240517BHJP

   G06F 12/0842 20160101ALI20240517BHJP

   G06F 12/0864 20160101ALI20240517BHJP

   G06F 12/0811 20160101ALI20240517BHJP

【ＦＩ】

G06F12/084

G06F12/0842

G06F12/0864

G06F12/0811

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023574871

(86)(22)【出願日】2022-06-01

(85)【翻訳文提出日】2023-12-05

(86)【国際出願番号】 IB2022055108

(87)【国際公開番号】W WO2022259090

(87)【国際公開日】2022-12-15

(31)【優先権主張番号】17/341,192

(32)【優先日】2021-06-07

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(74)【復代理人】

【識別番号】100104880

【弁理士】

【氏名又は名称】古部 次郎

(74)【復代理人】

【識別番号】100118108

【弁理士】

【氏名又は名称】久保 洋之

(72)【発明者】

【氏名】レーベンスタイン、シェルドン、バーナード

(72)【発明者】

【氏名】オルゾル、ニコラス

(72)【発明者】

【氏名】ゼーリン、クリスチャン、ゲルハルト

(72)【発明者】

【氏名】キャンベル、デヴィッド

【テーマコード（参考）】

5B205

【Ｆターム（参考）】

5B205MM02

5B205NN45

5B205NN89

5B205PP03

5B205TT02

(57)【要約】

複数のスレッド間で命令キャッシュのフットプリントを共有するための態様が提供される。命令キャッシュラインのセット／ウェイポインタは、メモリページからの命令フェッチに関連付けられたシステムメモリのアドレスから導出される。命令キャッシュラインは、第１のスレッドと第２のスレッドとの間で共有可能であると判定される。メモリページに関連付けられた他の命令キャッシュラインもスレッド間で共有可能であることを示すエイリアステーブルエントリが作成される。他のスレッドから、メモリページに関連付けられた他のシステムメモリのアドレスからの命令を要求する他の命令フェッチが受信される。他のシステムメモリアドレスから、他の命令キャッシュラインへのさらなるセット／ウェイポインタが導出される。エイリアステーブルエントリに基づいて、他の命令キャッシュラインが共有可能であると判定される。

【特許請求の範囲】

【請求項1】

コンピューティングデバイスであって、
少なくとも第１のスレッドと第２のスレッドとを有する複数のプロセシングスレッドを備えるマルチスレッドプロセッサと、
前記マルチスレッドプロセッサとシステムメモリとに結合された命令キャッシュと、
前記命令キャッシュに結合されたキャッシュマネージャと、を含み、前記プロセッサによって前記キャッシュマネージャを実行することにより、前記コンピューティングデバイスに動作を実行させ、前記動作は、
前記命令キャッシュの命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することと、
システムメモリのメモリページに関連付けられた他の命令キャッシュラインも、前記第１のスレッドと前記第２のスレッドとの間で共有可能であることを示すエイリアステーブルエントリを、エイリアステーブルに作成することと、
前記第２のスレッドからのさらなる命令フェッチを受信することであって、前記さらなる命令フェッチは、前記メモリページに関連付けられた前記システムメモリのさらなるアドレスからの命令を要求する、受信することと、
前記システムメモリの前記さらなるアドレスから、さらなる命令キャッシュラインへのさらなるセット／ウェイポインタを導出することであって、前記さらなる命令キャッシュラインは、前記第１のスレッドによって前記システムメモリの前記さらなるアドレスからフェッチされた命令をキャッシュする、導出することと、
前記エイリアステーブルエントリに基づいて、前記さらなる命令キャッシュラインが前記第２のスレッドと共有可能であると判定することと、を含むコンピューティングデバイス。

【請求項2】

前記第１のスレッドから命令フェッチを受信することであって、前記命令フェッチは、前記メモリページに関連付けられた前記システムメモリのアドレスからの命令を要求する、受信することと、
前記システムメモリの前記アドレスからセット／ウェイポインタを導出することと、
前記第２のスレッドから他の命令フェッチを受信することであって、前記他の命令フェッチは、前記メモリページに関連付けられた前記システムメモリの他のアドレスからの命令を要求する、受信することと、
前記システムメモリの前記他のアドレスから他のセット／ウェイポインタを導出することと、をさらに含み、
前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、前記セット／ウェイポインタと前記他のセット／ウェイポインタとが共に前記命令キャッシュラインを指すことを検出することを含み、
前記さらなる命令フェッチを受信することは、前記エイリアステーブルエントリを作成した後に、前記さらなる命令フェッチを受信することを含む、請求項１に記載のコンピューティングデバイス。

【請求項3】

前記さらなる命令フェッチに応答して、前記さらなる命令キャッシュラインを前記第２のスレッドに返すことをさらに含む、請求項１に記載のコンピューティングデバイス。

【請求項4】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、キャッシュデータが前記命令キャッシュラインから戻されるときに、命令キャッシュディレクトリの読み出し修正書き込みを実行することを含む、請求項１に記載のコンピューティングデバイス。

【請求項5】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、トラッキングテーブルからセット／ウェイポインタにアクセスすることを含む、請求項１に記載のコンピューティングデバイス。

【請求項6】

キャッシュマネージャを実行することは、さらに、
スレッドが、前記第１のスレッドまたは前記第２のスレッドから前記命令キャッシュに追加の命令キャッシュラインをフェッチすることと、
前記複数のプロセシングスレッドに含まれる第３のスレッドから、追加の命令に対する追加の命令フェッチを受信することと、
前記追加の命令フェッチに関連するよりさらなるセット／ウェイポインタを導出することと、
前記よりさらなるセット／ウェイポインタを保存することと、
前記追加の命令キャッシュラインの前記第３のスレッドのキャッシュミスを検出することと、
前記追加の命令のリクエストをＬ２キャッシュに送ることと、を含む、請求項１に記載のコンピューティングデバイス。

【請求項7】

前記キャッシュマネージャを実行することは、さらに、
Ｌ２キャッシュラインを受信することと、
前記よりさらなるセット／ウェイポインタをトラッキングテーブルにマッチングさせることと、
前記トラッキングテーブルと前記エイリアステーブルとの間のスレッド共有マスクが重複しているか否かを判定することと、を含む、請求項６に記載のコンピューティングデバイス。

【請求項8】

前記キャッシュマネージャを実行することは、さらに、
前記メモリページに関連付けられた命令キャッシュラインが、前記第１のスレッド、前記第２のスレッド、および前記第３のスレッドの間で共有可能であることを示すために、前記エイリアステーブルを更新することと、
前記第３のスレッドのキャッシュミスを、前記第１のスレッド、前記第２のスレッド、および前記第３のスレッドで共有される前記追加の命令キャッシュラインにマーキングして上書きすることと、を含む、請求項７に記載のコンピューティングデバイス。

【請求項9】

前記命令キャッシュがＮ－ウェイ連想キャッシュであり、
前記マルチスレッドプロセッサは、３つ以上のスレッドを含むマルチスレッドプロセッサを含む、請求項１に記載のコンピューティングデバイス。

【請求項10】

命令キャッシュのフットプリントを共有するコンピュータ実装方法であって、
命令キャッシュラインが第１のスレッドと第２のスレッドとの間で共有可能であると判定することと、
システムメモリのメモリページに関連付けられた他の命令キャッシュラインも、前記第１のスレッドと前記第２のスレッドとの間で共有可能であることを示すエイリアステーブルエントリを、エイリアステーブルに作成することと、
前記第２のスレッドからのさらなる命令フェッチを受信することであって、前記さらなる命令フェッチは、前記メモリページに関連付けられた前記システムメモリのさらなるアドレスからの命令を要求する、受信することと、
前記システムメモリの前記さらなるアドレスから、さらなる命令キャッシュラインへのさらなるセット／ウェイポインタを導出することであって、前記さらなる命令キャッシュラインは、前記第１のスレッドによって前記システムメモリの前記さらなるアドレスからフェッチされた命令をキャッシュする、導出することと、
前記エイリアステーブルエントリに基づいて、前記さらなる命令キャッシュラインが前記第２のスレッドと共有可能であると判定することと、を含む、コンピュータ実装方法。

【請求項11】

前記第１のスレッドから命令フェッチを受信することであって、前記命令フェッチは、前記メモリページに関連付けられた前記システムメモリのアドレスからの命令を要求する、受信することと、
前記システムメモリの前記アドレスからセット／ウェイポインタを導出することと、
前記第２のスレッドから他の命令フェッチを受信することであって、前記他の命令フェッチは、前記メモリページに関連付けられた前記システムメモリの他のアドレスからの命令を要求する、受信することと、
前記システムメモリの前記他のアドレスから他のセット／ウェイポインタを導出することと、をさらに含み、
前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、前記セット／ウェイポインタと前記他のセット／ウェイポインタとが共に前記命令キャッシュラインを指すことを検出することを含み、
前記さらなる命令フェッチを受信することは、前記エイリアステーブルエントリを作成した後に、前記さらなる命令フェッチを受信することを含む、請求項１０に記載のコンピュータ実装方法。

【請求項12】

前記さらなる命令フェッチに応答して、前記さらなる命令キャッシュラインを前記第２のスレッドに返すことをさらに含む、請求項１０に記載のコンピュータ実装方法。

【請求項13】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、キャッシュデータが前記命令キャッシュラインから戻されるときに、命令キャッシュディレクトリの読み出し修正書き込みを実行することを含む、請求項１０に記載のコンピュータ実装方法。

【請求項14】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、トラッキングテーブルからセット／ウェイポインタにアクセスすることを含む、請求項１０に記載のコンピュータ実装方法。

【請求項15】

キャッシュマネージャを実行することは、さらに、
スレッドが、前記第１のスレッドまたは前記第２のスレッドから前記命令キャッシュに追加の命令キャッシュラインをフェッチすることと、
第３のスレッドから、追加の命令に対する追加の命令フェッチを受信することと、
前記追加の命令フェッチに関連するよりさらなるセット／ウェイポインタを導出することと、
前記よりさらなるセット／ウェイポインタを保存することと、
前記追加の命令キャッシュラインの前記第３のスレッドのキャッシュミスを検出することと、
前記追加の命令のリクエストをＬ２キャッシュに送ることと、を含む、請求項１０に記載のコンピュータ実装方法。

【請求項16】

前記キャッシュマネージャを実行することは、さらに、
Ｌ２キャッシュラインを受信することと、
前記よりさらなるセット／ウェイポインタをトラッキングテーブルにマッチングさせることと、
前記トラッキングテーブルと前記エイリアステーブルとの間のスレッド共有マスクが重複しているか否かを判定することと、を含む、請求項１５に記載のコンピュータ実装方法。

【請求項17】

前記キャッシュマネージャを実行することは、さらに、
前記メモリページに関連付けられた命令キャッシュラインが、前記第１のスレッド、前記第２のスレッド、および前記第３のスレッドの間で共有可能であることを示すために、前記エイリアステーブルを更新することと、
前記第３のスレッドのキャッシュミスを、前記第１のスレッド、前記第２のスレッド、および前記第３のスレッドで共有される前記追加の命令キャッシュラインにマーキングして上書きすることと、を含む、請求項１６に記載のコンピュータ実装方法。

【請求項18】

コンピュータ可読命令を有するコンピュータ可読プログラムコードを目に見える形で具現化した非一過性のコンピュータ可読記憶媒体であって、前記コンピュータ可読命令は、実行されると、命令キャッシュラインを共有する方法をユーザ機器に実行させ、前記方法は、
命令キャッシュラインが第１のスレッドと第２のスレッドとの間で共有可能であると判定することと、
システムメモリのメモリページに関連付けられた他の命令キャッシュラインも、前記第１のスレッドと前記第２のスレッドとの間で共有可能であることを示すエイリアステーブルエントリを、エイリアステーブルに作成することと、
前記第２のスレッドからのさらなる命令フェッチを受信することであって、前記さらなる命令フェッチは、前記メモリページに関連付けられた前記システムメモリのさらなるアドレスからの命令を要求する、受信することと、
前記システムメモリの前記さらなるアドレスから、さらなる命令キャッシュラインへのさらなるセット／ウェイポインタを導出することであって、前記さらなる命令キャッシュラインは、前記第１のスレッドによって前記システムメモリの前記さらなるアドレスからフェッチされた命令をキャッシュする、導出することと、
前記エイリアステーブルエントリに基づいて、前記さらなる命令キャッシュラインが前記第２のスレッドと共有可能であると判定することと、を含む、非一過性のコンピュータ可読記憶媒体。

【請求項19】

前記第１のスレッドから命令フェッチを受信することであって、前記命令フェッチは、前記メモリページに関連付けられた前記システムメモリのアドレスからの命令を要求する、受信することと、
前記システムメモリの前記アドレスからセット／ウェイポインタを導出することと、
前記第２のスレッドから他の命令フェッチを受信することであって、前記他の命令フェッチは、前記メモリページに関連付けられた前記システムメモリの他のアドレスからの命令を要求する、受信することと、
前記システムメモリの前記他のアドレスから他のセット／ウェイポインタを導出することと、をさらに含み、
前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、前記セット／ウェイポインタと前記他のセット／ウェイポインタとが共に前記命令キャッシュラインを指すことを検出することを含み、
前記さらなる命令フェッチを受信することは、前記エイリアステーブルエントリを作成した後に、前記さらなる命令フェッチを受信することを含む、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。

【請求項20】

前記第１のスレッドから命令フェッチを受信することは、マルチスレッドプロセッサの前記第１のスレッドから前記命令フェッチを受信することを含み、
前記第２のスレッドから他の命令フェッチを受信することは、前記マルチスレッドプロセッサの前記第２のスレッドから前記他の命令フェッチを受信することを含み、
前記セット／ウェイポインタを導出することは、Ｎ－ウェイ連想キャッシュの命令キャッシュラインへのセット／ウェイポインタを導出することを含む、請求項１９に記載の非一過性のコンピュータ可読記憶媒体。

【請求項21】

前記他の命令フェッチに応答して、前記さらなる命令キャッシュラインを前記第２のスレッドに返すことをさらに含む、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。

【請求項22】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、キャッシュデータが前記命令キャッシュラインから戻されるときに、命令キャッシュディレクトリの読み出し修正書き込みを実行することを含む、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。

【請求項23】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、トラッキングテーブルからセット／ウェイポインタにアクセスすることを含む、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。

【請求項24】

スレッドが、前記第１のスレッドまたは前記第２のスレッドから前記命令キャッシュに追加の命令キャッシュラインをフェッチすることと、
第３のスレッドから、追加の命令に対する追加の命令フェッチを受信することと、
前記追加の命令フェッチに関連するよりさらなるセット／ウェイポインタを導出することと、
前記よりさらなるセット／ウェイポインタを保存することと、
前記追加の命令キャッシュラインの前記第３のスレッドのキャッシュミスを検出することと、
前記追加の命令のリクエストをＬ２キャッシュに送ることと、を含む、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。

【請求項25】

Ｌ２キャッシュラインを受信することと、
前記よりさらなるセット／ウェイポインタをトラッキングテーブルにマッチングさせることと、
前記トラッキングテーブルと前記エイリアステーブルとの間のスレッド共有マスクが重複しているか否かを判定することと、を含む、請求項２３に記載の非一過性のコンピュータ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、一般にメモリキャッシュに関し、より詳細には、複数のプロセッサスレッド間で命令キャッシュのフットプリントを共有するシステムおよび方法に関する。

【背景技術】

【0002】

キャッシュメモリ（または「キャッシュ」）とは、コンピュータの中央プロセッサがより速く処理できるように、頻繁に使用する命令やデータを一時的に保存する補助メモリシステムのことである。キャッシュは、コンピュータのメインメモリを補強し、その延長線上にある。キャッシュは通常、メインメモリに格納されている、より新しく使用頻度の高い情報やプログラムコードのコピーを保持する。キャッシュは通常、システムメモリよりも高速に動作し、キャッシュされたデータや命令を探して中央プロセッサに提供するのに必要な時間を短縮する。

【0003】

ＥＡ（実効アドレス）キャッシュを持つマルチスレッド処理環境では、通常、どの命令キャッシュライン（またはセット内のウェイ）がプロセス境界を越えて共有可能かを判定する方法はない。さらに、命令キャッシュライン（またはセット内のウェイ）は通常、スレッドごとに個別にマーキングされる。したがって、命令キャッシュのフットプリントは、通常、マルチスレッドプロセッサ環境の異なるプロセッサスレッド間で共有することができない。

【発明の概要】

【0004】

本開示の様々な実施形態によれば、複数のスレッド間で命令キャッシュのフットプリントを共有するためのコンピューティングデバイス、非一過性のコンピュータ可読記憶媒体、および方法が提供される。

【0005】

本開示の態様は、命令キャッシュ（例えば、Ｌ２）セット／ウェイポインタおよびエイリアステーブルを使用して、マルチスレッドプロセッサの複数のスレッド間で命令キャッシュのフットプリントを共有することを含む。エイリアステーブルは、複数のスレッド間で共有が確認されたメモリ領域（例えば、ページ）を表す実効アドレス（ＥＡ）を含む。エイリアステーブルには、アクセススレッドのトランスレーションが割り当て時と一致するかどうかを検証するための情報も含まれる。

【0006】

メモリページに関連付けられたシステムメモリアドレスからの命令を要求する命令フェッチが、第１のスレッドから受信される。システムメモリアドレスから命令キャッシュラインへのセット／ウェイポインタが導出される。メモリページに関連付けられた他のシステムメモリアドレスからの命令を要求する他の命令フェッチが、第２のスレッドから受信される。他のシステムメモリアドレスから、他の命令ラインへの他のセット／ウェイポインタが導出される。セット／ウェイポインタと他のセット／ウェイポインタがともに命令キャッシュラインを示すことが検出されると、命令キャッシュラインは第１のスレッドと第２のスレッドとの間で共有可能であると判定される。

【0007】

ある態様では、命令キャッシュラインの共有可能性を判定することは、トラッキングテーブルから他のセット／ウェイポインタにアクセスすることを含む。他のセット／ウェイポインタは、第２のスレッドに関連して命令キャッシュラインに命令をキャッシュすることから導出されたものである。セット／ウェイポインタと他のセット／ウェイポインタの両方が命令キャッシュラインを指すことが検出される。他の態様では、キャッシュデータが戻されるときに、潜在的に共有可能な命令キャッシュラインを探すために命令キャッシュディレクトリの読み出し修正書き込みが実行される。

【0008】

命令キャッシュラインの共有可能性を判定すると、メモリページに関連する他の命令キャッシュラインも第１のスレッドと第２のスレッドとの間で共有可能であることを示すエイリアステーブルエントリがエイリアステーブルに入力される。その後、第２のスレッドからさらなる命令フェッチが受信される。さらなる命令フェッチは、メモリページに関連付けられたさらなるシステムメモリのアドレスからさらなる命令を要求する。さらなる命令キャッシュラインへのさらなるセット／ウェイポインタが、さらなるシステムメモリのアドレスから導出される。さらなる命令キャッシュラインは、第１のスレッドによってさらなるシステムメモリのアドレスからフェッチされた命令をキャッシュする。エイリアステーブルエントリに基づいて、さらなる命令キャッシュラインが第２のスレッドと共有可能であると判定される。

【0009】

命令キャッシュラインとさらなる命令キャッシュラインは、その後、第１のスレッドまたは第２のスレッドからの命令に対する後続の命令フェッチに応答して、第１のスレッドまたは第２のスレッドのいずれかに戻されることができる。

【0010】

これらの特徴および他の特徴は、添付図面と関連して読まれるその例示的実施形態の以下の詳細な説明から明らかになるであろう。

【0011】

以下、本発明の好ましい実施の形態を、例示のためにのみ、以下の図面を参照して説明する。

【図面の簡単な説明】

【0012】

【図1A】例示的な実施形態に沿った複数のスレッド間で命令キャッシュのフットプリントを共有することを容易にする例示的なコンピュータアーキテクチャを示す。

【図1B】例示的な実施形態に沿った複数のスレッド間で命令キャッシュのフットプリントを共有することを容易にする例示的なコンピュータアーキテクチャを示す。

【図2A】例示的な実施形態に沿った複数のスレッド間で命令キャッシュのフットプリントを共有するための例示的な方法のフローチャートを示す。

【図2B】例示的な実施形態に沿った複数のスレッド間で命令キャッシュのフットプリントを共有するための例示的な方法のフローチャートを示す。

【図3】例示的な実施形態に沿った特に構成されたコンピュータハードウェアプラットフォームを示す。

【図4】例示的な実施形態に沿ったメモリアーキテクチャの一例を示す。

【発明を実施するための形態】

【0013】

以下の詳細な説明では、関連する教示を十分に理解できるように、多数の具体的な詳細を例として示す。しかしながら、本教示は、そのような詳細がなくても実施できることは明らかであろう。他の例では、周知の方法、手順、構成要素、もしくは回路またはその組み合わせは、本教示の態様を不必要に曖昧にすることを避けるために、詳細な説明なしに、比較的高い水準で説明される。

【0014】

本開示は一般に、コンピューティングデバイス、非一過性のコンピュータ可読記憶媒体、および複数のスレッド間で命令キャッシュラインを共有する方法に関する。一態様では、複数（例えば４つ）のスレッドが、共通の命令キャッシュ（または「アイキャッシュ」）から命令フェッチを交代で行う。スレッドの数は任意であり、例えば２～Ｎスレッドの範囲である。

【0015】

態様は、メモリ領域（例えば、ページ）に関連付けられた複数のキャッシュラインを複数のスレッド（例えば、第１のスレッド、第２のスレッドなど）間で共有可能であるタイミングを判定する方法を提供する。第１のスレッドからの命令フェッチは、メモリページに関連付けられたシステムメモリのアドレスからの命令を要求することができる。命令キャッシュラインへの命令キャッシュ（例えば、Ｌ２）セット／ウェイポインタ（以下、「Ｌ２ｘｙ」と呼ぶ）は、システムメモリのアドレスから導出される。一般に、命令キャッシュラインが第１のスレッドと第２のスレッドとの間で共有可能であると判定される。判定に応答して、エイリアステーブルにエイリアステーブルエントリが作成される。エイリアステーブルエントリは、メモリページに関連する他の命令キャッシュラインも、第１のスレッドと第２のスレッドとの間で共有可能であることを示す。さらなる命令フェッチを処理するとき、キャッシュマネージャは、メモリページに関連付けられた他のキャッシュラインが共有可能であることを判定するために、エイリアステーブルエントリを参照することができる。

【0016】

ある態様では、キャッシュデータが返されるときに、命令キャッシュディレクトリ（または「ＩＤＩＲ」）の読み出し修正書き込みが実行され、共有可能な可能性のある個々の命令キャッシュラインを探す。

【0017】

他の態様では、個々のキャッシュラインを複数のスレッド間で共有可能であるタイミングを判定するために、トラッキングテーブルが使用される。Ｌ２ｘｙはアイキャッシュディレクトリに格納され、対応する実アドレスの代理／代替アドレスとして使用される。Ｌ２ｘｙが２つのフェッチで同じであれば、２つのアイキャッシュミスのメモリデータも同じである。トラッキングテーブルは、潜在的な共有候補を見つけるために利用することができる。トラッキングテーブルはスレッドごとに分割され、スレッドごとに１つのエントリを含むことができる。各エントリは、実効アドレス（ＥＡ）、モデル固有レジスタ（ＭＳＲ）状態、およびＬ２ｘｙポインタを含むことができる。また、インフライトの各キャッシュミスに対するリロードマシンと、アーキテクチャ的に健全な方法でトランスレーション無効を管理するメカニズムも含まれる。

【0018】

アイキャッシュは、命令キャッシュ（例えばＬ２）内の連想ポインタとともに実アドレスの数ビットを格納するＬ２ｘｙポインタを除いて、物理アドレスや実アドレスの概念がないような実効アドレスキャッシュとすることができる。Ｌ２ｘｙポインタを使用すると、（１）命令キャッシュ内のキャッシュラインを変更するストアがある場合、または（２）そのラインがＬ２からタイムアウトされた場合に、命令キャッシュの無効化を実行できる。Ｌ２ｘｙポインタは、命令キャッシュラインが無効化されたときにスレッド間で比較することができ、一致するＬ２ｘｙポインタを持つ新しいスレッドに対してデータが返された場合、命令キャッシュラインを複数のスレッドで共有することができる。

【0019】

スレッド固有のコンテキストタグは、スレッドを識別するために使用することができる。スレッド固有のコンテキストタグは、ハードウェアスレッドに静的にマッピングできる（例えば、ctxttag = tid + 8）。したがって、コンテキストタグからtidを導出することができる。スレッド固有のコンテキストタグは、現在のスレッドまたは現在のスレッドではない他のスレッドをマッピングできる。アイキャッシュラインが共有されていることを追加の共有スレッドコンテキストタグを使用して示すことができる。スレッド固有のコンテキストタグは、トラッキングテーブルエントリを作成する際に、どのスレッドが最初にキャッシュラインをロードしたかを示すために使用できる。そのため、Ｌ２ｘｙが一致したとき、および再ロードが命令キャッシュから戻ったときに、どのスレッドがアーキテクチャ的に共有可能であるかを判定することができる。

【0020】

このように、命令フェッチユニット（ＩＦＵ）（図示せず）は、同じＥＡ（すなわち、Ｌ２ｘｙポインタ）を有し、同じ命令キャッシュラインをヒットすることが許可されているキャッシュラインを識別することができる。トラッキングテーブルが共有を検出するために使用され、対応するＩＤＩＲミスに対して命令キャッシュディレクトリ（ＩＤＩＲ）が読み込まれたときに、現在のスレッドのＬ２ｘｙポインタを取得する。共有は、特別なコンテキストタグ値（例えば、0xFや1111）を介して記憶することができる。

【0021】

トラッキングテーブルは、最近の「ほとんどミス」に関連する命令キャッシュディレクトリ（ＩＤＩＲ）情報を含むことができる。ほとんどミスは、ＩＤＩＲミスがあるが、コンテキストタグ以外のすべてが一致した場合に発生する。

【0022】

一般に、命令キャッシュの有効アドレスディレクトリ（ＥＡＤＩＲ）／ＩＤＩＲのミスが発生するたびに、例えば以下のような様々な条件が満たされた場合に、トラッキングテーブルにエントリを書き込むことができる。
１．ＥＡとＭＳＲは一致する。
２．ＩＥＡＤＩＲのヒットとウェイセレクトは使用されていれば正しかった。
３．セクター有効値は有効である。
４．余計な力のミスはない。
５．現在のＩＤＩＲエントリのコンテキストタグは、スレッド固有のコンテキストタグまたは特殊な（例えば0xF）コンテキストタグである。
６．フェッチのコンテキストタグは、スレッド固有のコンテキストタグである。
７．ＩＤＩＲからのスレッド有効値には、現在のスレッドは含まれない。トラッキングテーブルに保存されるスレッド有効値は、ＩＤＩＲエントリのコンテキストタグがすでに特別な（例えば0xF）コンテキストタグであったか、スレッド固有のコンテキストタグであったかに依存する。
ａ．現在のＩＤＩＲエントリのコンテキストタグが特別な（例えば0xF）コンテキストタグである場合、保存されるスレッド有効値は、現在のＩＤＩＲスレッド有効値と「ＯＲ」されたスレッド有効値である。
ｂ．コンテキストタグがスレッド固有のコンテキストタグ（例えば、８、９、Ａ、Ｂ）である場合、スレッド有効値は、コンテキストタグビット（２：３）と現在のスレッドとのデコードの「ＯＲ」である。条件が一致する場合、コンテキストタグを除くすべてが一致したことを意味するはずであり、「ほとんどヒット」と見なされる。一実施形態では、「ほとんどヒット」には、ＥＡビットのサブセット、例えばＥＡ（３９：５６）の比較と、他のフィールドの比較ミスが含まれる。比較は、スレッド共有につながる可能性のある条件の近似またはスーパーセットを表す。コンテキストタグがスレッド固有である場合、トラッキングテーブルエントリは、ほとんどヒットしたときに作成することができる。

【0023】

新しいトラッキングテーブルエントリのインストールには、既存のエントリの上書きを含むことができる。トラッキングテーブルは、ＩＤＩＲとＥＡＤＩＲから保存された上記の情報と、説明したＩＤＩＲスレッド有効値とともにインストールされる。

【0024】

トラッキングテーブルのルックアップに基づき、ＩＤＩＲおよびリロードマシンは、スレッド固有のコンテキストタグから共有スレッドコンテキストタグに変更される。命令キャッシュ（例えば、Ｌ２）のＬ２ｘｙ、ＥＡ、およびＭＳＲがトラッキングテーブルと一致すると、リロードマシンの様々なフィールドが修正される。例えば、コンテキストタグは、共有を示すために、例えば0xFに修正されることができる。ＩＤＩＲからのスレッド有効値は、マッチングを含むように修正することができる。下位レベル（例えば、Ｌ１）命令キャッシュの命令リロードユニット（Ｉｒｕ）は、オリジナルのミスをトラッキングテーブルに反映するように修正することができる。この修正は、新しいラインが命令キャッシュ内で追加のスペースを取らないようにするのに有用である。

【0025】

例えば0xFの共有スレッドコンテキストタグがＥＡとｍｓｒに一致し、ディレクトリ共有スレッドビットがアクティブであれば、命令キャッシュヒットとみなされる。

【0026】

キャッシュからデータが返されたときにトラッキングテーブルを比較するタイミングを設定することで、リロードマシンを更新し、アイキャッシュディレクトリエントリを個別ではなく共有で書き込むことができる。同様のタイミングチェーンは、無効化ウィンドウのチェックとともに、キャッシュの無効化にも使用できる。キャッシュはキャッシュデータが戻る１サイクル前にＬ２ｘｙを返し、キャッシュは同じインターフェース上で一貫した方法で無効化に対してもＬ２ｘｙを返す。トラッキングテーブルは、Ｌ２ｘｙがトラッキングテーブルルックアップのために利用可能となる周期で実装することができる。

【0027】

トラッキングテーブルは、キャッシュデータリターンやキャッシュキルのためにラインが変更されたときに自動的に無効にすることができる。キャッシュキルの流れは、アーキテクチャコンプライアンスのために設計されたＩＤＩＲの読み出し修正書き込みルックアップを実装することができる。トラッキングテーブルはまた、ラインを再定義しているキャッシュの外側から返されたキャッシュミスがあった場合に、新しいラインのトラッキングテーブルの一意のＬ２ｘｙと、インフライトのキャッシュキルを比較しなければならない。

【0028】

ある態様では、ＩＤＩＲはＥＡＤＩＲヒットがあった特定のウェイに対してアクセスされ、ＥＡＤＩＲミスがあったときにはＩＤＩＲはアクセスされない。キャッシュデマンドリクエストは、ＥＡＤＩＲミスがあったときにのみ送信される。これは電力を節約するが、デマンドリクエストに対して非同期のトラッキングテーブルエントリ生成を利用する。

【0029】

ＥＡＤＩＲのスレッド共有マスクは貪欲な共有を実装できるため、複数のミスが同じＥＡ値を持たない限り、ＥＡＤＩＲのスレッド共有マスクは通常すべてのビットがアクティブとなる。２つの異なるスレッドが異なるアイキャッシュラインに同じＥＡ値を使用している場合、２つのコピーは、自分のスレッドのアイキャッシュデータをＥＡＤＩＲでヒットできるように、他方のスレッドのスレッド有効値を非アクティブにしている可能性が高い。

【0030】

ＥＡＤＩＲスレッド有効値は、ＥＡにieadirがヒットし、スレッドビットが現在オンになっているが、ＭＳＲやコンテキストタグなど、通常はスレッド固有である他方のフィールドのいずれかが原因で、完全なアイキャッシュディレクトリがキャッシュミスを引き起こした場合に無効にすることができる。コンテキストタグが、実装がプロセス間で共有したいものである場合、このＥＡＤＩＲ無効化は、現在のアイキャッシュディレクトリを保存するトラッキングテーブルエントリも作成する。

【0031】

トラッキングテーブルは、リロードマシンやＬ２デマンドリクエストとは非同期である。そのため、実装は、キャッシュからデータが戻ってきたときに、現在のスレッドのトラッキングテーブルエントリのＥＡとＭＳＲを比較して、現在の戻りが一致するかどうかを確認することができる。トラッキングテーブルエントリのＥＡとＭＳＲを比較することで、トラッキングテーブルが作成された後、キャッシュデマンドリクエストを任意に長い時間遅延させる可能性のあるフラッシュや他のブランチリダイレクトを透過的に処理することが容易となる。このことは、トラッキングテーブルエントリを作成した後、リクエストが送信される前にリダイレクトすることを容易にし、パフォーマンスを向上させる。トラッキングテーブルアイキャッシュラインが将来のある時点でデマンドまたはプリフェッチリクエストとなり、そのデマンドまたはプリフェッチがキャッシュから返されたとき、トラッキングテーブルエントリに一致したと判定されるかもしれない。

【0032】

他のアプローチでは、コンテキストタグ、または修正されたコンテキストタグのスレッド共有マスクが原因で発生するキャッシュデマンドリクエストキャッシュミスがあるかもしれないが、他のディレクトリフィールドは一致する。キャッシュデマンドリクエストが送信されると、そのキャッシュデマンドリクエストリロードマシンをトラッキングするために、トラッキングテーブルエントリが作成される。このアプローチは、ＩＤＩＲのすべての方法が、デマンドリクエストを伴うアクセスを含むすべてのアクセスに対して読み出し可能であるという事実を利用する。

【0033】

従って、本開示は、複数のスレッド間でキャッシュラインを共有可能であるタイミングを判定する方法を提供する。本教示がなければ、スレッドあたりの有効なキャッシュサイズは全キャッシュの１／Ｎであり、ここでＮはスレッド数である。一態様では、複数のスレッド（例えば、４つのスレッド）が命令キャッシュのフットプリント全体を共有することができ、対称型マルチプロセシングの性能が大幅に向上する。

【0034】

本開示の特徴をよりよく理解するために、例示的なアーキテクチャについて説明することが有用である場合がある。そのために、図１Ａおよび図１Ｂは、複数のスレッド間で命令キャッシュのフットプリントを共有することを容易にする例示的なコンピュータアーキテクチャ１００および１５０を示す。

【0035】

＜実施例＞
ここで、図１Ａを参照すると、例示的な実施形態に沿った複数のスレッド間で命令キャッシュのフットプリントを共有することを容易にする例示的なコンピュータアーキテクチャ１００である。アーキテクチャ１００は、マルチスレッドプロセッサ１０１、キャッシュマネージャ１０２、システムメモリ１０４、命令キャッシュ１０８、およびエイリアステーブル１１７を含む。さらに描かれているように、マルチスレッドプロセッサ１０１は、スレッド１０１Ａ、１０１Ｂ、．．．、１０１Ｎを含む。一実施形態では、プロセッサ１０１は４つのスレッドを含む。

【0036】

キャッシュマネージャ１０２は、メモリ管理ユニット（例えば、実アドレスとＥＡとの間で変換するように構成される）、１つ以上のリロードマシン、キャッシュ制御およびデータフローコンポーネント、キャッシュプレデコードコンポーネント、命令キャッシュ書き込みデータフローコンポーネント、命令デコードコンポーネント、バッファ、発行コンポーネント、実行コンポーネント、ロード／ストアコンポーネント、命令フェッチアドレスレジスタ、命令フェッチコンポーネント、分岐予測コンポーネント、命令シーケンスコンポーネントなどを含むが、これらに限定されず、メモリ管理システムの様々な他のコンポーネントを実装し、含み、もしくは相互運用またはその組み合わせとすることができる。

【0037】

命令キャッシュ１０８は、Ｍセットを含むＮ－ウェイ連想キャッシュとすることができ、Ｎは２（２）から１２（１２）の間の数であり、Ｍは４から１２８の間の数である。一態様では、命令キャッシュ１０８は６４セットの６ウェイを含む。

【0038】

より特定の一実施形態では、命令キャッシュ１０８は、命令をフェッチするときにアクセスされるメモリ階層の第１レベル（例えば、Ｌ１）である。命令キャッシュ１０８は、命令のＰＰＣビットだけでなく、それぞれに関連するプリデコード／ブランチリコードビットを格納することができる。命令キャッシュ１０８は、第２レベル（例えば、Ｌ２）インターフェースからリロードデータを受け取ることができる。第２レベルキャッシュへの出力は、メモリ管理ユニット（実アドレス（ＲＡ）をＥＡに変換できる）を介して送られる。また、第２レベルキャッシュへの出力は、デコードへの命令、ブランチスキャンロジックへのプリデコード／ブランチリコードビット、デコードおよびフュージョンロジックへのプリデコードビットも供給する。

【0039】

命令キャッシュ１０８は、以下の属性を含むことができる。
４８ｋＢ、８マクロとして実装されている。
ＥＡインデックスおよびタグ付けされたＥＡ。
６４セット（インデックスはＥＡ[５１:５６]）。
タグはＥＡ[０:５０]である。
eadirＥＡインデックス配列を使用した６ウェイ連想配列によるウェイセレクトの予測。
１２８バイトのキャッシュライン。
キャッシュラインあたり４つの３２バイトセクター。
１つの読み出しポートと１つの書き込みポート。
一度に最大８つの指示を読み出す。
一度にセクターを書き込む。
１２マクロ、横４×縦３の配列。
８Ｒ／Ｗバンク。
ＭＲＵツリーを使用して実装された擬似ＬＲＵ消去ポリシー。
６Ｔ－ＳＲＡＭセルを搭載し、デュアルエンドの読み書きが可能。

【0040】

コンピュータアーキテクチャ１００において、共有検出器１２３は、一般に、キャッシュラインが複数のスレッドの間で共有可能であるときを、１０１Ａ、１０１Ｂ、．．．、１０１Ｎの中から検出するように構成される。例えば、共有検出器１２３は、キャッシュデータが返されるときに、命令キャッシュディレクトリ（または「ＩＤＩＲ」）、例えばＩＤｉｒ１０６の読み出し修正を実行して、潜在的に共有可能な個々の命令キャッシュラインを探すことができる。共有検出器１２３が、１０１Ａ、１０１Ｂ、．．．、１０１Ｎの中から、キャッシュラインが複数のスレッド間で共有可能であると判定すると、キャッシュマネージャ１０２は、キャッシュラインに関連付けられたメモリページを特定することができる。キャッシュマネージャ１０２は、エイリアスエントリをエイリアステーブル１１７に書き込むことができる。エイリアスエントリは、メモリページに関連付けられた１つ以上の追加の（場合によってはすべての）キャッシュラインが、１０１Ａ、１０１Ｂ、．．．、１０１Ｎの中から、複数のスレッドの間で共有され得ることを示すことができる。

【0041】

表１にエイリアステーブルエントリの属性例を示す。

【表1】

【0042】

エイリアステーブル１１７は、２つ以上のスレッド間の共有が識別された（例えば４ｋの）領域を表すＥＡを含む構造とすることができる。エイリアステーブル１１７はまた、アクセスするスレッドの変換が割り当てられたときから一致することを検証するための任意の情報を含むことができる（例えば、ＭＳＲビットによって容易になる）。

【0043】

すべてのスレッドに対するそのＥＡの変換が同じＲＡにつながる場合、２つのスレッドがエイリアステーブル１１７内の所定のエントリに対して有効であるとマークされる可能性がある。ＥＡの変換が、そのエントリに対して有効であるとマークされた他方のスレッドと一致しない場合、エイリアステーブル１１７内のヒットを防ぐことができる。変換が変更されると、ＭＭＵはインターフェース上で無効化をドライブすることができる。変換の無効化は、学習された共有も無効にすることができる。そのため、エイリアステーブル１１７を更新して、アーキテクチャ的に正しい状態を維持することができる。

【0044】

エイリアステーブル１１７のエントリ数はさまざまである。一態様では、エイリアステーブル１１７は８または１６のエントリを含む。

【0045】

ここで、図１Ｂを参照すると、例示的な実施形態に沿った複数のスレッド間で命令キャッシュのフットプリントを共有することを容易にする例示的なコンピュータアーキテクチャ１５０である。アーキテクチャ１５０は、マルチスレッドプロセッサ１０１、キャッシュマネージャ１０２、システムメモリ１０４、ＩＤｉｒ１０６、トラッキングテーブル１０７、命令キャッシュ１０８、エイリアステーブル１１７、およびＥＡｄｉｒ１３１を含む。

【0046】

キャッシュマネージャ１０２は、ＥＡＤｉｒ１３１を使用して、命令キャッシュ１０８がどの方法でアクセスされるかを選択し、命令キャッシュのミス／ヒットの早い兆候を提供することができる。例えば、ＥＡＤｉｒ１３１は、ＥＡコンペアおよびスレッド有効ビットに基づくワンホットの６ビットの方法選択を提供することができる。スレッドマスクスレッド有効ビットは、一度に複数のスレッドに対して有効なエントリをサポートすることにより、スレッド間の共有を可能にする。

【0047】

ＥＡＤｉｒ１３１は、以下の属性を含むことができる。
６ウェイの６４セット。
ＥＡ(５１:５６)でインデックスされたセット。
物理的な１ディレクトリ。
１つの読み出しポートと１つの書き込みポート。
同じセルの読み書きは許可されておらず、この衝突はアイキャッシュの外部で検出される。
最初のアイキャッシュ書き込み上にのみ書き込み。
各ウェイをＥＡ(３９:５０)とスレッド有効ビットと比較し、ウェイセレクトを生成する。
合計：６４セット×１６ビット／ウェイ×６ウェイ。
バイパスは命令キャッシュ１０８の外部から来る。
１０Ｔ－ＳＲＡＭセル（スピードに最適化された）。

【0048】

表２にＥＡＤｉｒビットの定義例を示す。

【表2】

【0049】

ＩＤｉｒ１０６は、命令キャッシュ１０８のタグストアになり得る。ＩＤｉｒ１０６は、タグ比較を行うことにより、真の命令キャッシュヒット検出を行うために使用することができる。ある態様では、ＩＤｉｒ１０６はまた、有効ビット、パリティビットＭＳＲビット、ページサイズビット、およびＳＬＢ／ＴＬＢ無効を処理するためのビットを格納する。

【0050】

ＩＤｉｒ１０６は以下の属性を含むことができる。
６ウェイの６４セット。
アイキャッシュ/ＥＡＤｉｒをミラーする。
ＥＡ(５１:５６)インデックス。
６つの成長可能なレジファイル。
各ウェイに１つのレジファイル、つまり各レジファイルは６４セット×８４ビット。
セクターバリューが更新されると、ＩＤｉｒ１０６はキャッシュラインごとに４回（アイキャッシュのセクター書き込みごとに）書き込めるが、ＥＡＤｉｒは１回しか書き込めない。

【0051】

表３にＩＤｉｒビットの定義例を示す。

【表3】

【0052】

説明したように、コンテキストタグ（例えば、ＣＴＡＧ）をスレッドごとに使用することができる。一態様では、（例えば、４つのスレッドがある場合）コンテキストタグは、値１０００，１００１，１０１０，１０１１，１１１１を含む４（４）ビット値とすることができる。
・Ctxt tag=1000 tid0のプロセスのためのtid0のプライベートコンテキストタグ
・Ctxt tag=1001 tid1のプロセスのためのtid1のプライベートコンテキストタグ
・Ctxt tag=1010 tid2のプロセスのためのtid2のプライベートコンテキストタグ
・Ctxt tag=1011 tid3のプロセスのためのtid3のプライベートコンテキストタグ
・Ctxt tag=1111、変更されたコンテキストタグｍｍｕコンテキストタグは、アイキャッシュディレクトリのスレッドビットで示されるスレッドで共有される
・スレッド固有のコンテキストタグは、トラッキングテーブルエントリを作成する際に、どのスレッドが最初にアイキャッシュラインをロードしたかを示すために使用できる

【0053】

スレッド値は、メモリ管理ユニット（ＭＭＵ）から受け取るか、コンテキストタグに含めることができる。Ctxt tag=1111の場合、スレッドは、キャッシュラインが書き込まれたときに、どのスレッドがそのページを共有するとアーキテクチャ的に判定されているかを示す。

【0054】

コンテキストテーブルはＬＰＩＤ＆ＰＩＤレジスタへのポインタを含むことができる。コンテキストテーブルが検索されると、指定されたＥＡ（０：１）、ＬＰＣＲ（Ｒａｄｉｘ）、ＬＰＣＲ（ＵＰＲＴ）、ＭＳＲ（ＨＶ）、およびＭＳＲ（ＤＲ）ビットに対してマルチヒットを持つことはできない。２ビットポインタはＬＰＩＤＲ／ＰＩＤＲレジスタのいずれか、または場合によっては両方を参照する。スレッドが一致する場合、それらのポインタは同じレジスタのセットを指すため、コンテキストテーブルが検索されるとき、２つのタグがＬＰＩＤとＰＩＤの同じ組み合わせを指すことはありえない。

【0055】

命令キャッシュ１０８は、バイナリツリー擬似ＬＲＵ（Least Recently Used）置換ポリシーを利用することができる。一態様において、２つのサブツリーは、３（３）ウェイの関連する真のＬＲＵである。

【0056】

ＥＡＤｉｒ１３１は、Ｌ個のスレッド共有ビットを格納することができ、Ｌはスレッド数（例えば、４）である。ＥＡＤｉｒ１３１は、エントリに関連付けられたスレッドのための共有メイキングを含むことができる。ＩＤｉｒ１０６もまた、アイキャッシュ／ＩＤｉｒ書き込み時にＭＭＵから送られる共有マスクを利用することができる。無効化時に、共有マスクは、あるスレッドが共有キャッシュライン（例えば、命令キャッシュ１０８内）を無効化した場合に、他のどのスレッドが無効化されるかを示すことができる。

【0057】

共有キャッシュラインの無効化には、さまざまな違いがある。無効化される状況には以下を含む。
（１）ＥＡＤｉｒヒット、ＩＤｉｒミス：ＥＡＤｉｒが初期ヒットを誤検知している。ＩＤｉｒミスは後で受信されるため、無効化の方法を判定できる。この無効化シナリオは、アクセスのトラッキングテーブルエントリを作成するためにも使用される。
（２）ＥＡＤｉｒマルチヒット：プリフェッチによって生成される(ＥＡＤｉｒはプリフェッチでは検索されないかもしれないが、ＩＤＩＲは検索される)。プリフェッチは、（rldmから取得した）親デマンドリクエストのマスクをＥＡＤｉｒに書き込むことができる。
（３）ライン書き込み中の衝突：Ｌ２データのリターン中にＬ２無効化があると、衝突時に無効化が優先されるため、書き込み中のセクターがドロップされ、部分的なスレッド有効値が得られる。
（４）ＲＬＤＭは、最初のリクエストのデータがアイキャッシュに書き込まれている間に、後続のミスに対して再割り当てされる。

【0058】

ＥＡＤｉｒの無効化は、特定の命令フェッチ（ＩＦ）段階で発生する読み出し変更書き込み動作であり得る。より早いＩＦ段階で、キャッシュマネージャ１０２はＥＡＤｉｒ１３１を読み出すことができる。この初期のＩＦ段階では、ＥＡ（例えば、ＥＡ［４９：５６］）とスレッドマスクが既知である。ＥＡおよびスレッドマスクは、無効化ラッチが利用可能な場合に、後のＩＦステージに運ばれる。キャッシュマネージャ１０２は、この後のＩＦ段階で、無効化されるスレッドのビットがゼロにされたスレッドマスクでＥＡＤｉｒ１３１に書き込むことができる。

【0059】

中間のＩＦステージ（例えば、前のＩＦステージと後のＩＦステージの間）にＥＡＤｉｒ書き込みがある場合、または後のＩＦステージにアイキャッシュ書き込みの競合がある場合、無効化を遅らせ、操作が後のＩＦステージに達した時点でＩＦＡＲを起動させることができる。このような無効化動作は慎重を期すべきである。次にＥＡＤｉｒ１３１／アイキャッシュ１０８がアクセスされたときに、無効化の状況を再検出して、再度無効化を試みることができる。

【0060】

ＥＡＤｉｒ１３１は「ほとんどヒット」する可能性がある。ＥＡＤｉｒ１３１の命令ＥＡが一致した場合、そのＥＡＤｉｒエントリはアクセスしているスレッドでは無効だが、他のスレッドでは有効である。一致はＥＡＤｉｒアクセス後にラッチアップされ、スレッドマスクはその後のアイキャッシュミスのためにリロードマシンに保存される。ＥＡＤｉｒのうち、thread_valids(0:3)とalmost_way(0:3)は、６通りのそれぞれについて判定することができる。

【0061】

トラッキングテーブル１０７は、最近の「ほとんどミス」に関連するＩＤＩＲ情報を格納することができる。説明したように、「ほとんどミス」は、ＩＤＩＲミスが発生したが、コンテキストタグ以外のすべてが一致した場合に発生する可能性がある。トラッキングテーブル１０７は、ＩＤｉｒ１０６のエントリを、ＩＤＩＲエントリ全体でスレッドを共有する可能性のあるリロードと関連付けることができる。トラッキングテーブル１０７の割り当てと使用は、スレッド固有のコンテキストタグを持つスレッドに使用できる。現在のスレッドとフェッチスレッドは、両方ともスレッド固有タグに対応することができる。

【0062】

表４にテーブルエントリの属性をトラッキングする例を示す。

【表4】

【0063】

トラッキングテーブル１０７は、スレッドごとに分割され、スレッドごとに１つのエントリを含むことができる。トラッキングテーブル１０７は、キャッシュライン粒状共有メカニズムとして独立して使用することができる。

【0064】

トラッキングテーブル１０７の後続のヒットは、命令キャッシュラインが、１０１Ａ、１０１Ｂ、．．．、１０１Ｎの中から複数のスレッド間で共有可能であることを示している。したがって、トラッキングテーブル１０７のヒットが発生すると、キャッシュマネージャ１０２は、対応する命令キャッシュラインに関連付けられたメモリページを識別することができる。キャッシュマネージャ１０２は、エイリアスエントリをエイリアステーブル１１７に書き込むことができる。エイリアスエントリは、メモリページに関連付けられた１つまたは複数の追加の（場合によってはすべての）キャッシュラインが、１０１Ａ、１０１Ｂ、．．．、１０１Ｎの中から、複数のスレッドの間で共有され得ることを示すことができる。

【0065】

図２は、例示的な実施形態に沿った複数のスレッド間で命令キャッシュラインを共有するための例示的な方法２００のフローチャートを示す。方法２００は、コンピュータアーキテクチャ１００および１５０の構成要素に関して説明される。

【0066】

スレッド１０１Ａは、命令１１２の命令フェッチ１１１Ａをキャッシュマネージャ１０２に送ることができる。キャッシュマネージャ１０２は、命令１１２がキャッシュされていないと判定することができる。これに応答して、キャッシュマネージャ１０２は、システムメモリ１０４の（メモリ）ページ１４１から命令１１２をフェッチすることができる。キャッシュマネージャ１０２は、ページ１４１のアドレスからキャッシュライン１０８ＡへのＬ２ｘｙ１１３Ａを導出することができる。キャッシュマネージャは、命令１１２をキャッシュライン１０８Ａにキャッシュすることができる。

【0067】

方法２００は、第１のスレッドから命令フェッチを受信することを含み、命令フェッチは、メモリページに関連付けられたシステムメモリのアドレスからの命令を要求する（２０２）。例えば、キャッシュマネージャ１０２は、スレッド１０１Ｂから命令フェッチ１１１Ａを受信することができる。命令フェッチ１１１Ａは、システムメモリ１０４のページ１４１から命令１１２を要求することができる。方法２００は、メモリアドレスのアドレスから命令キャッシュラインへのセット／ウェイポインタを導出する（２０４）ことを含む。例えば、キャッシュマネージャ１０２は、ページ１４１のメモリアドレスからＬ２ｘｙ１１３Ａを導出することができる。キャッシュマネージャ１０２は、Ｌ２ｘｙ１１３Ａがキャッシュライン１０８Ａに対応すると判定することができ、命令１１２をキャッシュライン１０８Ａにキャッシュすることができる。

【0068】

方法２００は、第２のスレッドから他の命令フェッチを受信することを含み、他方の命令フェッチは、メモリページに関連付けられたシステムメモリの他のアドレスからの命令を要求する（２０６）。例えば、キャッシュマネージャ１０２は、スレッド１０１Ｂから命令フェッチ１１１Ｂを受信することができる。命令フェッチ１１１Ｂは、システムメモリ１０４のページ１４１から命令１１２を要求することができる。方法２００は、システムメモリの他方のアドレスから他の命令キャッシュラインへの他のセット／ウェイポインタを導出することを含む（２０８）。例えば、キャッシュマネージャ１０２は、ページ１４１の他方のメモリアドレスからＬ２ｘｙ１１３Ｂを導出することができる。

【0069】

セット／ウェイポインタと他方のセット／ウェイポインタとがともに命令キャッシュラインを指すことが検出されると、命令キャッシュラインが第１のスレッドと第２のスレッドとの間で共有可能であると判定する（２１０）。例えば、図１Ａにおいて、共有検出器１２３は、キャッシュライン１０８Ａがスレッド１０１Ａと１０１Ｂとの間で共有可能であるかどうかを判定するために、キャッシュデータがキャッシュライン１０８Ａから返されているときに、ＩＤｉｒ１０６の読み出し修正書き込みを実行することができる。共有検出器は、Ｌ２ｘｙ１１３ＡとＬ２ｘｙ１１３Ｂを比較することができる。一態様では、Ｌ２ｘｙ１１３ＡとＬ２ｘｙ１１３Ｂとがともにキャッシュライン１０８Ａを指すとき、共有検出器１２３は、キャッシュライン１０８Ａが（少なくとも）スレッド１０１Ａと１０１Ｂとの間で共有可能であると判定する。

【0070】

図１Ｂに戻って、他の態様では、キャッシュマネージャ１０２は、命令キャッシュライン１０８Ａのキャッシング命令１１２と組み合わせて、ＩＤｉｒ１０６にＬ２ｘｙ１１３Ａを格納することができる。その後、命令フェッチ１１１Ｂが受信されると、キャッシュマネージャ１０２は、命令フェッチ１１１Ｂに関連するメモリアドレスが共有の候補であると判定することができる。

【0071】

キャッシュマネージャ１０２は、ＩＤｉｒ１０６からトラッキングテーブル１０７にＬ２ｘｙ１１３Ａを保存することができる。キャッシュマネージャ１０２は、命令フェッチ１１１Ｂに関連するメモリアドレスからＬ２ｘｙ１１３Ｂを導出することができる。キャッシュマネージャ１０２は、トラッキングテーブル１０７からＬ２ｘｙ１１３Ａにアクセスすることができる。ポインタ比較器１０３は、Ｌ２ｘｙ１１３ＡとＬ２ｘｙ１１３Ｂを比較することができる。比較に基づいて、ポインタ比較器１０３は、Ｌ２ｘｙ１１３ＡおよびＬ２ｘｙ１１３Ｂがともに命令キャッシュライン１０８Ａを指し、したがって、キャッシュライン１０８Ａが（少なくとも）スレッド１０１Ａと１０１Ｂとの間で共有可能であると判定することができる。検出された共有に応答して、キャッシュマネージャ１０２は、ＩＤｉｒ１０６を更新１１４して、命令キャッシュライン１０８Ａがスレッド１０１Ａと１０１Ｂとの間で共有されていることを示すことができる。命令キャッシュライン１０８Ａの共有を示すことは、ＩＤｉｒ１０６のコンテキストタグを変更することを含むことができる。

【0072】

命令キャッシュライン１０８Ａは、スレッド１０１Ａまたはスレッド１０１Ｂからの命令１１２の後続の要求に応答して、スレッド１０１Ａまたはスレッド１０１Ｂのいずれかに戻すこともできる。

【0073】

同様の動作を実施して、キャッシュライン１０８Ａがプロセッサ１００の１つ以上の追加スレッドと共有可能であることを判定することができる。その後、命令キャッシュライン１０８Ａは、１つ以上の追加のスレッドのいずれかからの命令１１２の後続の要求に応答して、１つ以上の追加のスレッドのいずれかに戻され得る。

【0074】

ある態様では、キャッシュマネージャ１０２はトラッキングテーブルエントリをトラッキングテーブル１０７にインストールする。キャッシュマネージャ１０２は、ＥＡＤｉｒミス／ＩＤＩＲミスがあり、他の条件が満たされたときに、トラッキングテーブルエントリをインストールすることができる。条件には以下が含まれ得る。
１．ＥＡとＭＳＲは一致する。
２．ＥＡＤＩＲのヒットとウェイセレクトは使用されていれば正しかった。
３．セクター有効値は有効である。
４．余計な力のミスはない。
５．現在のＩＤＩＲエントリのコンテキストタグは、スレッド固有のコンテキストタグまたは0xFコンテキストタグである。
６．フェッチのコンテキストタグは、スレッド固有のコンテキストタグである。
７．ＩＤＩＲからのスレッド有効値には、現在のスレッドは含まれない。トラッキングテーブルに保存されるスレッド有効値は、ＩＤＩＲエントリのコンテキストタグがすでに0xFであったか、スレッド固有のコンテキストタグであったかに依存する。
ａ．現在のＩＤＩＲエントリのコンテキストタグが0xFである場合、保存されるスレッド有効値は、現在のＩＤＩＲスレッド有効値と「ｏｒ」された現在のスレッド有効値である。
ｂ．コンテキストタグが８、９、Ａ、Ｂのスレッド固有のコンテキストタグである場合、スレッド有効値は、コンテキストタグビット（２：３）を現在のスレッドでデコードしたものとなる。
(これは、ＬＳＵがＩＡＭＲなどのためにスレッド間で回線を共有できないと言っている場合にも対応できる)。
これらの条件が一致すれば、コンテキストタグ以外はすべて一致したと推測でき、「ほとんどヒット」とみなされる。

【0075】

トラッキングテーブル１０７は、スレッドごとに１つのエントリを含むことができる。トラッキングテーブル１０７に新しいトラッキングテーブルエントリをインストールすることは、既存のエントリを上書きすることを含むことができる。トラッキングテーブル１０７は、ＩＤｉｒ１０６およびＥＡＤｉｒ１３１から保存された、例えば条件７ａおよび７ｂで説明したＩＤＩＲスレッド有効値とともに、説明した情報を用いてインストールすることができる。一実施形態では、トラッキングテーブル１０７は、リロード時に使用することができる。

【0076】

トラッキングテーブル１０７のエントリは、ＩＤｉｒ１０６のエントリへのポインタとみなすことができる。従って、一般的に、ＩＤｉｒ１０６に対する無効化規則は、トラッキングテーブル１０７のエントリにも適用することができる。

【0077】

方法２００は、命令キャッシュラインが第１のスレッドと第２のスレッドとの間で共有可能であると判定すると、メモリページに関連する他の命令キャッシュラインも第１のスレッドと第２のスレッドとの間で共有可能であることを示すエイリアステーブルエントリをエイリアステーブルに作成することを含む（２１２）。例えば、キャッシュマネージャ１０２は、エイリアステーブル１１７にエントリ１１８を作成することができる。エントリ１１８は、ページ１４１に関連する命令キャッシュ１０８内の他の命令キャッシュラインも（少なくとも）スレッド１０１Ａと１０１Ｂとの間で共有可能であることを示すことができる。

【0078】

その後、スレッド１０１Ａはページ１４１から追加の命令を要求することができる。キャッシュマネージャ１０２は、ページ１４１のさらなるメモリアドレスから追加の命令をフェッチし、追加命令をキャッシュライン１０８Ｂにキャッシュすることができる。

【0079】

方法２００は、エイリアステーブルエントリを作成することに続いて、第２のスレッドからさらなる命令フェッチを受信することを含み、さらなる命令フェッチは、メモリページに関連付けられたさらなるシステムメモリアドレスからの命令を要求する（２１４）。例えば、キャッシュマネージャ１０２は、ページ１４１内の（命令１１２のメモリアドレスとは異なる）さらなるメモリアドレスからの命令を要求するスレッド１０１Ｂからのさらなる命令フェッチを受信することができる。

【0080】

方法２００は、さらなるシステムメモリアドレスからさらなる命令キャッシュラインへのさらなるセット／ウェイポインタを導出することを含み、さらなる命令キャッシュラインは、第１のスレッドによってさらなるシステムメモリアドレスからフェッチされた命令をキャッシュする（２１６）。例えば、キャッシュマネージャ１０２は、さらなるシステムメモリアドレスから命令キャッシュライン１０８Ｂへのセット／ウェイポインタを導出することができる。説明したように、キャッシュライン１０８Ｂは、スレッド１０１Ａによってページ１４１内のさらなるメモリアドレスから以前にフェッチされた追加命令をキャッシュすることができる。

【0081】

方法２００は、エイリアステーブルエントリに基づいて、さらなる命令キャッシュラインが第２のスレッドと共有可能であると判定する（２１８）ことを含む。例えば、キャッシュマネージャ１０２は、エイリアステーブル１１７のエントリ１１８を参照することができる。エントリ１１８に基づいて、キャッシュマネージャ１０２は、命令キャッシュライン１０８Ｂが（少なくとも）スレッド１０１Ａと１０１Ｂとの間で共有可能であると判定することができる。そして、命令キャッシュライン１０８Ｂをスレッド１０１Ｂに戻すことができる。

【0082】

命令キャッシュラインにキャッシュされた命令がページ１４１のメモリアドレスに関連付けられていることに基づいて、他のキャッシュライン、例えば命令キャッシュライン１０８Ｃが（少なくとも）スレッド１０１Ａおよび１０１Ｂと共有可能であることを判定するために、同様の動作を実施することができる。命令キャッシュ１０８の命令キャッシュラインにキャッシュされた命令は、命令フェッチにおいて応答してプロセッサ１００のスレッドに戻すことができる。命令キャッシュラインが共有される場合、あるスレッドは、異なるスレッド用に元々キャッシュされたキャッシュ命令にアクセスすることができる。

【0083】

一態様では、スレッド１０１Ａおよび１０１Ｂの中からのスレッドが、命令キャッシュ１０８によりさらなる命令キャッシュラインをフェッチする。例えば、第３のスレッド（例えば、１０１Ｎ）からのよりさらなる命令に対するよりさらなる命令フェッチが受信される。よりさらなる命令フェッチに関連するよりさらなるセット／ウェイポインタが導出される。さらなるセット／ウェイポインタが保存される。よりさらなる命令ラインの第３のスレッドについてキャッシュミスが検出される。上位の（例えば、Ｌ２）キャッシュによりさらなる命令に対する要求が送られる。
命令キャッシュラインが上位のキャッシュから受信される。よりさらなるセット／ウェイポインタはトラッキングテーブル１０７にマッチングされる。キャッシュマネージャ１０２は、トラッキングテーブルとエイリアステーブルとの間のスレッド共有マスクが重複するかどうかを判定する。キャッシュマネージャ１０２は、エイリアステーブル１１７を更新し、ページ１４１に関連する命令キャッシュラインがスレッド１０１Ａ、１０１Ｂ、１０１Ｎ間で共有可能であることを示す。

【0084】

図３は、例示的な実施形態に沿った特に構成されたコンピュータハードウェアプラットフォーム３００を示す。コンピュータハードウェアプラットフォーム３００は、コンピュータアーキテクチャ１００の構成要素を含むコンピュータシステムを実装するために使用することができる。

【0085】

コンピュータプラットフォーム３００は、システムバス３０２に接続された、中央処理装置（ＣＰＵ）３０４、ハードディスクドライブ（ＨＤＤ）３０６、ランダムアクセスメモリ（ＲＡＭ）もしくはリードオンリーメモリ（ＲＯＭ）３０８またはその両方、キーボード３１０、マウス３１２、ディスプレイ３１４、および通信インターフェース３１６を含むことができる。

【0086】

ＨＤＤ３０６は、実行されるプログラムを記憶する機能を含むことができる。

【0087】

ＣＰＵ３０４は、内部にデータを格納し、プログラムを実行する機能を含むことができる。ＣＰＵ３０４は、プロセッサ１０１（および対応するスレッド）、キャッシュマネージャ１０２、ＩＤｉｒ１０６、トラッキングテーブル１０７、エイリアステーブル１１７、命令キャッシュ１０８、ＥＡＤｉｒ１３１、および複数のレジスタを含むことができる。本開示の態様は、ＣＰＵ３０４内部に実装され得る。

【0088】

ＲＡＭ／ＲＯＭ３０８はシステムメモリ１０４を含むことができる。

【0089】

ＣＰＵ３０４内部で実行されるプログラムは、システムバス３０２を介してシステムメモリ１０４のページからデータと命令にアクセスできる。適宜、アクセスされたデータおよび命令は、ＣＰＵ３０４内部にキャッシュすることができる。例えば、アクセスされた命令は命令キャッシュ１０８にキャッシュされることができる。

【0090】

図４は、例示的なメモリアーキテクチャ４００を示す。本開示の態様は、メモリアーキテクチャ４００または他の類似のメモリアーキテクチャにおいて実装され得る。示されているように、メモリアーキテクチャは、プロセッサスレッド４０１およびメモリ階層４０７を含む。プロセッサスレッド４０１は、スレッド４０１Ａ、４０１Ｂ、．．．、４０１Ｎを含む。メモリ階層４０７は、キャッシュ層４０２（例えば、Ｌ１）、キャッシュ層４０３（例えば、Ｌ２）、キャッシュ層４０４（例えば、Ｌ３）およびシステムメモリ４０６を含む。

【0091】

メモリ階層４０７内では、プロセッサスレッド４０１に近いキャッシュ層を形成するために使用されるメモリ素子は、プロセッサスレッド４０１から遠い層を形成するために使用されるメモリ素子よりも高速になり得る。コストのバランスをとるために、プロセッサスレッド４０１に近いキャッシュ層は、プロセッサスレッド４０１から遠いキャッシュ層よりも容量が少ないこともある。例えば、キャッシュ層４０２は、キャッシュ層４０３よりも高速であるが、キャッシュ層４０３よりも容量が少ないことがある。システムメモリ４０６は、キャッシュ層４０２、４０３、４０４よりも低速であるが、キャッシュ層４０２、４０３、４０４よりもかなり大きな容量を持つことができる。

【0092】

プロセッサスレッド４０１のうちのスレッドは、命令を要求するメモリ階層に命令フェッチ要求を提出することができる。例えば、スレッド４０１Ｂは、命令４１２を要求する命令フェッチ４１１をメモリ階層４０７に提出することができる。キャッシュ層４０２は、命令４１２をチェックすることができる。命令４１２がキャッシュ層４０２にキャッシュされている場合、命令４１２をキャッシュ層４０２からスレッド４０１Ｂに戻すことができる。

【0093】

命令４１２がキャッシュ層４０２にキャッシュされていない場合、キャッシュ層４０３は命令４１２をチェックすることができる。命令４１２がキャッシュ層４０３に格納されている場合、命令４１２をキャッシュ層４０２にキャッシュし、スレッド４０１Ｂに戻すことができる。

【0094】

命令４１２がキャッシュ層４０３にキャッシュされていない場合、キャッシュ層４０４は命令４１２をチェックすることができる。命令４１２がキャッシュ層４０４にキャッシュされている場合、命令４１２をキャッシュ層４０３と４０２にキャッシュし、スレッド４０１Ｂに戻すことができる。

【0095】

命令４１２がキャッシュ層４０４にキャッシュされていない場合、システムメモリ４０６は命令４１２をチェックすることができる。命令４１２がシステムメモリ４０６に格納されている場合、命令４１２をキャッシュ層４０４、４０３、４０２にキャッシュし、スレッド４０１Ｂに戻すことができる。

【0096】

命令キャッシュ１０８は、キャッシュ層４０２、４０３、４０４のいずれかに実装することができる。ある態様では、命令キャッシュ１０８は層４０２（Ｌ１）に実装される。

【0097】

＜オペレーティング・プラットフォームの例＞
実装は、例えば、１つまたは複数のコンピュータもしくはハードウェアプロセッサ（中央処理装置（ＣＰＵ）、もしくはグラフィック処理装置（ＧＰＵ）、汎用ＧＰＵ（ＧＰＧＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、テンソル処理装置（ＴＰＵ）またはその組み合わせのいずれかを含む）またはその組み合わせ、および以下でさらに詳細に議論されるシステムメモリなどのコンピュータハードウェアを含む、特殊用途または汎用コンピュータを構成または利用することができる。実装はまた、コンピュータ実行可能命令もしくはデータ構造またはその両方を搬送または記憶するための物理的および他のコンピュータ可読媒体を含む。このようなコンピュータ可読媒体は、汎用または特殊目的のコンピュータシステムによってアクセス可能な任意の利用可能な媒体とすることができる。コンピュータ実行可能命令を格納するコンピュータ可読媒体は、コンピュータ記憶媒体（デバイス）である。コンピュータ実行可能命令を伝送するコンピュータ可読媒体は伝送媒体である。このように、限定ではなく例として、実装は、少なくとも２つの異なる種類のコンピュータ可読媒体、すなわちコンピュータ記憶媒体（デバイス）と伝送媒体から構成され得る。コンピュータの記憶媒体（デバイス）には、ＳＣＭ（およびその他の中間記憶ソリューション）、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ－ＲＯＭ、ソリッドステートドライブ（「ＳＳＤ」）（例えば、ＲＡＭベースまたはフラッシュベース）、Shingled Magnetic Recording（「ＳＭＲ」）デバイス、フラッシュメモリ、相変化メモリ（「ＰＣＭ」）、他のタイプのメモリ、他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶装置、またはコンピュータ実行可能命令またはデータ構造の形態で所望のプログラムコード手段を記憶するために使用することができ、汎用コンピュータまたは特殊用途コンピュータによってアクセスすることができる他の任意の媒体が含まれる。

【0098】

一態様では、１つまたは複数のプロセッサは、説明した複数の動作のいずれかを実行するための命令（例えば、コンピュータ可読命令、コンピュータ実行可能命令など）を実行するように構成される。１つまたは複数のプロセッサは、システムメモリから情報にアクセスし、もしくはシステムメモリに情報を記憶し、またはその両方をすることができる。１つまたは複数のプロセッサは、例えば、ボリュームコマンド、ボリュームメタデータ、クエリ、ボリューム構成、ボリューム再設定、永続性損失通知、永続性損失検出などのいずれかの間のような異なるフォーマット間で、情報を（例えば、自動的に）変換することができる。

【0099】

システムメモリは、１つまたは複数のプロセッサに結合することができ、１つまたは複数のプロセッサによって実行される命令（例えば、コンピュータ可読命令、コンピュータ実行可能命令など）を記憶することができる。システムメモリはまた、例えば、ボリュームコマンド、ボリュームメタデータ、クエリ、ボリューム構成、ボリューム再設定、永続性損失通知、永続性損失検出など、説明したコンポーネントによって生成もしくは変換またはその両方がなされる複数の他のタイプのデータのいずれかを記憶するように構成され得る。

【0100】

「ネットワーク」とは、コンピュータシステムもしくはモジュールもしくは他の電子機器またはその組み合わせの間で電子データの伝送を可能にする１つまたは複数のデータリンクとして定義される。情報がネットワークまたは他の通信接続（ハードワイヤード、ワイヤレス、またはハードワイヤードまたはワイヤレスの組み合わせのいずれか）を介してコンピュータに転送または提供される場合、コンピュータは接続を伝送媒体として適切に見なす。伝送媒体は、コンピュータ実行可能命令またはデータ構造の形態で所望のプログラムコード手段を伝送するために使用することができ、汎用または特殊目的のコンピュータによってアクセスすることができるネットワークもしくはデータリンクまたはその両方を含むことができる。上記の組み合わせも、コンピュータ可読媒体の範囲に含まれるべきである。

【0101】

さらに、様々なコンピュータシステムコンポーネントに到達すると、コンピュータ実行可能命令またはデータ構造の形態のプログラムコード手段を、伝送媒体からコンピュータ記憶媒体（デバイス）へ（またはその逆）自動的に転送することができる。例えば、ネットワークまたはデータリンクを介して受信されたコンピュータ実行可能命令またはデータ構造は、ネットワークインターフェースモジュール（例えば、「ＮＩＣ」）内のＲＡＭにバッファリングされ、その後、最終的にコンピュータシステムのＲＡＭもしくは揮発性の低いコンピュータ記憶媒体（デバイス）またはその両方に転送されることができる。したがって、コンピュータ記憶媒体（デバイス）は、伝送媒体も利用する（または主に利用する）コンピュータシステムの構成要素に含まれ得ることが理解されるべきである。
コンピュータ実行可能命令は、例えば、プロセッサでの実行に応答して、汎用コンピュータ、特殊用途コンピュータ、または特殊用途処理装置に特定の機能または機能群を実行させる命令およびデータから構成される。コンピュータ実行可能命令は、例えば、バイナリ、アセンブリ言語のような中間フォーマット命令、あるいはソースコードであってもよい。主題は、構造的特徴もしくは方法論的行為またはその両方に特有の言語で説明されてきたが、添付の特許請求の範囲に定義される主題は、必ずしも上述の説明された特徴または行為に限定されないことを理解されたい。むしろ、記載された特徴および行為は、特許請求の範囲を実施する例示的な形態として開示されている。

【0102】

当業者であれば、説明した態様は、パーソナルコンピュータ、デスクトップコンピュータ、ラップトップコンピュータ、メッセージプロセッサ、ハンドヘルドデバイス、ウェアラブルデバイス、マルチコアプロセッサシステム、マルチプロセッサシステム、マイクロプロセッサベースまたはプログラマブル家電、ネットワークＰＣ、ミニコンピュータ、メインフレームコンピュータ、携帯電話、ＰＤＡ、タブレット、ルータ、スイッチなどを含む、多くのタイプのコンピュータシステム構成を有するネットワークコンピューティング環境において実施され得ることを理解するであろう。また、説明した態様は、ネットワークを介して（ハードワイヤードデータリンク、ワイヤレスデータリンク、またはハードワイヤードデータリンクとワイヤレスデータリンクの組み合わせのいずれかによって）リンクされたローカルコンピュータシステムとリモートコンピュータシステムが共にタスクを実行する分散システム環境においても実施することができる。分散システム環境では、プログラムモジュールは、ローカルとリモートの両方のメモリ記憶装置に配置することができる。

【0103】

さらに、適切な場合、本明細書に記載される機能は、ハードウェア、ソフトウェア、ファームウェア、デジタルコンポーネント、またはアナログコンポーネントのうちの１つまたは複数で実行され得る。例えば、１つまたは複数のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）もしくは１つまたは複数のテンソル処理ユニット（ＴＰＵ）またはこれらの組み合わせは、本明細書に記載されるシステムおよび手順の１つまたは複数を実行するようにプログラムされ得る。ハードウェア、ソフトウェア、ファームウェア、デジタルコンポーネント、またはアナログコンポーネントは、永続性の喪失に応答して、より揮発性のストレージデバイスでボリュームを（再）構成するために特別に調整設計され得る。他の例では、コンピュータコードは、１つ以上のプロセッサで実行されるように構成され、コンピュータコードによって制御されるハードウェア論理／電気回路を含むことができる。これらの例示的なデバイスは、本明細書において説明の目的で提供されるものであり、限定することを意図するものではない。本開示の実施形態は、さらなるタイプのデバイスに実装されてもよい。

【0104】

また、説明した態様は、クラウドコンピューティング環境においても実施することができる。本明細書および以下の特許請求の範囲において、「クラウドコンピューティング」は、構成可能なコンピューティングリソースの共有プールへのオンデマンドネットワークアクセスを可能にするモデルとして定義される。例えば、クラウドコンピューティングは、構成可能なコンピューティングリソース（例えば、計算リソース、ネットワークリソース、およびストレージリソース）の共有プールへのユビキタスで便利なオンデマンドアクセスを提供するために、市場で採用され得る。構成可能なコンピューティングリソースの共有プールは、仮想化によってプロビジョニングされ、少ない労力またはサービスプロバイダの相互作用で解放され、その後、それに応じて拡張される。

【0105】

クラウドコンピューティングモデルは、例えば、オンデマンドセルフサービス、ブロードネットワークアクセス、リソースプーリング、迅速な柔軟性、測定されるサービスなどの様々な特性を含むことができる。クラウドコンピューティングモデルは、例えば、Software as a Service（「ＳａａＳ」）、Platform as a Service（「ＰａａＳ」）、Infrastructure as a Service（「ＩａａＳ」）などの様々なサービスモデルを公開することもできる。また、クラウドコンピューティングモデルは、プライベートクラウド、コミュニティクラウド、パブリッククラウド、ハイブリッドクラウドなどの異なる展開モデルを使用して展開することもできる。本明細書および以下の特許請求の範囲において、「クラウドコンピューティング環境」とは、クラウドコンピューティングが採用される環境のことである。

【0106】

＜結論＞
本教示の様々な実施形態の説明は、例示の目的で提示されているが、網羅的であることを意図するものではなく、開示される実施形態に限定されることを意図するものでもない。記載された実施形態の範囲から逸脱することなく、多くの修正および変更が可能であることは当業者には明らかであろう。本明細書で使用される用語は、実施形態の原理、市場で見られる技術に対する実際の適用または技術的改善を最もよく説明するため、または当業者が本明細書に記載の実施形態を理解できるようにするために選択された。

【0107】

前述では、最良の状態と考えられるものもしくは他の実施例またはその両方を説明したが、そこに様々な改変を加えてもよく、本明細書に開示した主題を様々な形態および実施例で実施してもよく、本教示を多数の用途に適用してもよく、本明細書に記載したのはその一部だけであることを理解されたい。以下の特許請求の範囲により、本教示の真の範囲に入るあらゆる応用、修正および変形を請求することが意図される。

【0108】

本明細書で論じた構成要素、ステップ、特徴、目的、利益および利点は、単なる例示にすぎない。それらのいずれも、またそれらに関連する議論は、保護の範囲を限定することを意図するものではない。本明細書では様々な利点について論じてきたが、全ての実施形態が必ずしも全ての利点を含むわけではないことが理解されよう。別段の記載がない限り、以下の特許請求の範囲を含め、本明細書に記載されるすべての測定値、値、定格、位置、大きさ、サイズ、およびその他の仕様は、厳密ではなく近似値である。それらは、それらが関連する機能およびそれらが関連する技術分野における慣例と一致する合理的な範囲を有することを意図している。

【0109】

多数の他の実施形態も企図される。これらには、より少ない、追加的な、もしくは異なる、またはその組み合わせの構成要素、ステップ、特徴、目的、利益および利点を有する実施形態が含まれる。これらにはまた、構成要素もしくはステップが異なるように配置もしくは順序付けまたはその両方がなされた実施形態も含まれる。

【0110】

本開示の態様は、本開示の実施形態による方法、装置（システム）、およびコンピュータプログラム製品のコールフロー図もしくはブロック図またはその両方を参照して本明細書で説明される。フローチャート図もしくはブロック図またはその両方の各ステップ、ならびにコールフロー図もしくはブロック図またはその両方におけるブロックの組み合わせは、コンピュータ可読プログラム命令によって実施できることが理解されよう。

【0111】

これらのコンピュータ可読プログラム命令は、コンピュータ、特殊用途コンピュータ、または他のプログラマブルデータ処理装置のプロセッサに提供され、コンピュータまたは他のプログラマブルデータ処理装置のプロセッサを介して実行される命令が、コールフロープロセスもしくはブロック図のブロックまたは複数のブロックまたはこれらの組み合わせで指定された機能／行為を実施するための手段を作成するような、機械を生成することができる。これらのコンピュータ可読プログラム命令はまた、コンピュータ、プログラム可能なデータ処理装置、もしくは他の装置に特定の態様で機能するように指示することができるコンピュータ可読記憶媒体またはその組み合わせに記憶されることができ、その中に記憶された命令を有するコンピュータ可読記憶媒体は、コールフローもしくはブロックダイアグラムのブロックまたは複数のブロックまたはその組み合わせで指定された機能／行為の態様を実施する命令を含む製造品を構成する。

【0112】

また、コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブルなデータ処理装置、または他の装置にロードして、コンピュータ、他のプログラマブルな装置、または他の装置上で実行される命令がコールフロープロセスもしくはブロック図のブロックまたは複数のブロックまたはその組み合わせで指定された機能／行為を実施するような、コンピュータ実装プロセスを生成するための一連の動作ステップをコンピュータ、他のプログラマブルな装置、または他の装置上で実行させることもできる。

【0113】

図中のフローチャートおよびブロック図は、本開示の様々な実施形態によるシステム、方法、およびコンピュータプログラム製品の可能な実装のアーキテクチャ、機能性、および動作を示す。これに関して、コールフロープロセスまたはブロック図の各ブロックは、指定された論理機能を実装するための１つ以上の実行可能命令を構成する、モジュール、セグメント、または命令の一部を表すことができる。いくつかの代替的な実装では、ブロックに記されている機能は、図に記されている順序から外れて発生する可能性がある。例えば、連続して示されている２つのブロックは、実際には、実質的に同時に実行されるかもしれないし、ブロックは、関係する機能に応じて、時には逆の順序で実行されるかもしれない。また、ブロック図もしくはコールフロー図の各ブロックまたはその組み合わせ、ならびにブロック図もしくはコールフロー図のブロックまたはその組み合わせは、指定された機能または行為を実行する、または特別な目的のハードウェアおよびコンピュータ命令の組み合わせを実行する、特別な目的のハードウェアベースのシステムによって実装できることに留意されたい。

【0114】

前述は例示的な実施形態に関連して説明されてきたが、「例示的」という用語は、最良または最適ではなく、単に例示として意味されることが理解される。すぐ上に記載されている場合を除き、記載または図示されたものは、特許請求の範囲に記載されているか否かにかかわらず、いかなる構成要素、ステップ、特徴、目的、利益、利点、または同等のものを一般に献呈させることを意図したものでも、解釈されるべきものでもない。

【0115】

本明細書で使用される用語や表現は、本明細書で特別な意味が規定されている場合を除き、それぞれの対応する調査、研究分野に関して、そのような用語や表現に与えられる通常の意味を有することが理解されよう。第１および第２などの関係用語は、ある実体または行為を他の実体または行為から区別するためにのみ使用され、そのような実体または行為間の実際の関係または順序を必ずしも要求または暗示するものではない。「備える（comprises/comprising）」又はその他の変形は、要素のリストから構成されるプロセス、方法、成形品、又は装置が、それらの要素のみを含むのではなく、明示的に列挙されていない、又はそのようなプロセス、方法、成形品、又は装置に固有の他の要素を含み得るように、非排他的な包含をカバーすることを意図している。「ある／１つの／一の（a）」、「ある／１つの／一の（an）」によって表される要素は、更なる制約なしに、その要素を構成するプロセス、方法、成形品、又は装置における追加の同一の要素の存在を排除しない。

【図1A】

【図1B】

【図2A】

【図2B】

【図3】

【図4】

【手続補正書】

【提出日】2024-01-23

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

コンピューティングデバイスであって、
少なくとも第１のスレッドと第２のスレッドとを有する複数のプロセシングスレッドを備えるマルチスレッドプロセッサと、
前記マルチスレッドプロセッサとシステムメモリとに結合された命令キャッシュと、
前記命令キャッシュに結合されたキャッシュマネージャと、を含み、前記プロセッサによって前記キャッシュマネージャを実行することにより、前記コンピューティングデバイスに動作を実行させ、前記動作は、
前記命令キャッシュの命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することと、
システムメモリのメモリページに関連付けられた他の命令キャッシュラインも、前記第１のスレッドと前記第２のスレッドとの間で共有可能であることを示すエイリアステーブルエントリを、エイリアステーブルに作成することと、
前記第２のスレッドからのさらなる命令フェッチを受信することであって、前記さらなる命令フェッチは、前記メモリページに関連付けられた前記システムメモリのさらなるアドレスからの命令を要求する、受信することと、
前記システムメモリの前記さらなるアドレスから、さらなる命令キャッシュラインへのさらなるセット／ウェイポインタを導出することであって、前記さらなる命令キャッシュラインは、前記第１のスレッドによって前記システムメモリの前記さらなるアドレスからフェッチされた命令をキャッシュする、導出することと、
前記エイリアステーブルエントリに基づいて、前記さらなる命令キャッシュラインが前記第２のスレッドと共有可能であると判定することと、を含むコンピューティングデバイス。

【請求項2】

前記第１のスレッドから命令フェッチを受信することであって、前記命令フェッチは、前記メモリページに関連付けられた前記システムメモリのアドレスからの命令を要求する、受信することと、
前記システムメモリの前記アドレスからセット／ウェイポインタを導出することと、
前記第２のスレッドから他の命令フェッチを受信することであって、前記他の命令フェッチは、前記メモリページに関連付けられた前記システムメモリの他のアドレスからの命令を要求する、受信することと、
前記システムメモリの前記他のアドレスから他のセット／ウェイポインタを導出することと、をさらに含み、
前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、前記セット／ウェイポインタと前記他のセット／ウェイポインタとが共に前記命令キャッシュラインを指すことを検出することを含み、
前記さらなる命令フェッチを受信することは、前記エイリアステーブルエントリを作成した後に、前記さらなる命令フェッチを受信することを含む、請求項１に記載のコンピューティングデバイス。

【請求項3】

前記さらなる命令フェッチに応答して、前記さらなる命令キャッシュラインを前記第２のスレッドに返すことをさらに含む、請求項１に記載のコンピューティングデバイス。

【請求項4】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、キャッシュデータが前記命令キャッシュラインから戻されるときに、命令キャッシュディレクトリの読み出し修正書き込みを実行することを含む、請求項１に記載のコンピューティングデバイス。

【請求項5】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、トラッキングテーブルからセット／ウェイポインタにアクセスすることを含む、請求項１に記載のコンピューティングデバイス。

【請求項6】

キャッシュマネージャを実行することは、さらに、
スレッドが、前記第１のスレッドまたは前記第２のスレッドから前記命令キャッシュに追加の命令キャッシュラインをフェッチすることと、
前記複数のプロセシングスレッドに含まれる第３のスレッドから、追加の命令に対する追加の命令フェッチを受信することと、
前記追加の命令フェッチに関連するよりさらなるセット／ウェイポインタを導出することと、
前記よりさらなるセット／ウェイポインタを保存することと、
前記追加の命令キャッシュラインの前記第３のスレッドのキャッシュミスを検出することと、
前記追加の命令のリクエストをＬ２キャッシュに送ることと、を含む、請求項１に記載のコンピューティングデバイス。

【請求項7】

前記キャッシュマネージャを実行することは、さらに、
Ｌ２キャッシュラインを受信することと、
前記よりさらなるセット／ウェイポインタをトラッキングテーブルにマッチングさせることと、
前記トラッキングテーブルと前記エイリアステーブルとの間のスレッド共有マスクが重複しているか否かを判定することと、を含む、請求項６に記載のコンピューティングデバイス。

【請求項8】

前記キャッシュマネージャを実行することは、さらに、
前記メモリページに関連付けられた命令キャッシュラインが、前記第１のスレッド、前記第２のスレッド、および前記第３のスレッドの間で共有可能であることを示すために、前記エイリアステーブルを更新することと、
前記第３のスレッドのキャッシュミスを、前記第１のスレッド、前記第２のスレッド、および前記第３のスレッドで共有される前記追加の命令キャッシュラインにマーキングして上書きすることと、を含む、請求項７に記載のコンピューティングデバイス。

【請求項9】

前記命令キャッシュがＮ－ウェイ連想キャッシュであり、
前記マルチスレッドプロセッサは、３つ以上のスレッドを含むマルチスレッドプロセッサを含む、請求項１に記載のコンピューティングデバイス。

【請求項10】

命令キャッシュのフットプリントを共有するコンピュータ実装方法であって、
命令キャッシュラインが第１のスレッドと第２のスレッドとの間で共有可能であると判定することと、
システムメモリのメモリページに関連付けられた他の命令キャッシュラインも、前記第１のスレッドと前記第２のスレッドとの間で共有可能であることを示すエイリアステーブルエントリを、エイリアステーブルに作成することと、
前記第２のスレッドからのさらなる命令フェッチを受信することであって、前記さらなる命令フェッチは、前記メモリページに関連付けられた前記システムメモリのさらなるアドレスからの命令を要求する、受信することと、
前記システムメモリの前記さらなるアドレスから、さらなる命令キャッシュラインへのさらなるセット／ウェイポインタを導出することであって、前記さらなる命令キャッシュラインは、前記第１のスレッドによって前記システムメモリの前記さらなるアドレスからフェッチされた命令をキャッシュする、導出することと、
前記エイリアステーブルエントリに基づいて、前記さらなる命令キャッシュラインが前記第２のスレッドと共有可能であると判定することと、を含む、コンピュータ実装方法。

【請求項11】

前記第１のスレッドから命令フェッチを受信することであって、前記命令フェッチは、前記メモリページに関連付けられた前記システムメモリのアドレスからの命令を要求する、受信することと、
前記システムメモリの前記アドレスからセット／ウェイポインタを導出することと、
前記第２のスレッドから他の命令フェッチを受信することであって、前記他の命令フェッチは、前記メモリページに関連付けられた前記システムメモリの他のアドレスからの命令を要求する、受信することと、
前記システムメモリの前記他のアドレスから他のセット／ウェイポインタを導出することと、をさらに含み、
前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、前記セット／ウェイポインタと前記他のセット／ウェイポインタとが共に前記命令キャッシュラインを指すことを検出することを含み、
前記さらなる命令フェッチを受信することは、前記エイリアステーブルエントリを作成した後に、前記さらなる命令フェッチを受信することを含む、請求項１０に記載のコンピュータ実装方法。

【請求項12】

前記さらなる命令フェッチに応答して、前記さらなる命令キャッシュラインを前記第２のスレッドに返すことをさらに含む、請求項１０に記載のコンピュータ実装方法。

【請求項13】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、キャッシュデータが前記命令キャッシュラインから戻されるときに、命令キャッシュディレクトリの読み出し修正書き込みを実行することを含む、請求項１０に記載のコンピュータ実装方法。

【請求項14】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、トラッキングテーブルからセット／ウェイポインタにアクセスすることを含む、請求項１０に記載のコンピュータ実装方法。

【請求項15】

キャッシュマネージャを実行することは、さらに、
スレッドが、前記第１のスレッドまたは前記第２のスレッドから前記命令キャッシュに追加の命令キャッシュラインをフェッチすることと、
第３のスレッドから、追加の命令に対する追加の命令フェッチを受信することと、
前記追加の命令フェッチに関連するよりさらなるセット／ウェイポインタを導出することと、
前記よりさらなるセット／ウェイポインタを保存することと、
前記追加の命令キャッシュラインの前記第３のスレッドのキャッシュミスを検出することと、
前記追加の命令のリクエストをＬ２キャッシュに送ることと、を含む、請求項１０に記載のコンピュータ実装方法。

【請求項16】

前記キャッシュマネージャを実行することは、さらに、
Ｌ２キャッシュラインを受信することと、
前記よりさらなるセット／ウェイポインタをトラッキングテーブルにマッチングさせることと、
前記トラッキングテーブルと前記エイリアステーブルとの間のスレッド共有マスクが重複しているか否かを判定することと、を含む、請求項１５に記載のコンピュータ実装方法。

【請求項17】

前記キャッシュマネージャを実行することは、さらに、
前記メモリページに関連付けられた命令キャッシュラインが、前記第１のスレッド、前記第２のスレッド、および前記第３のスレッドの間で共有可能であることを示すために、前記エイリアステーブルを更新することと、
前記第３のスレッドのキャッシュミスを、前記第１のスレッド、前記第２のスレッド、および前記第３のスレッドで共有される前記追加の命令キャッシュラインにマーキングして上書きすることと、を含む、請求項１６に記載のコンピュータ実装方法。

【請求項18】

コンピュータ可読命令を有するコンピュータ可読プログラムコードを目に見える形で具現化した非一過性のコンピュータ可読記憶媒体であって、前記コンピュータ可読命令は、実行されると、命令キャッシュラインを共有する方法をユーザ機器に実行させ、前記方法は、
命令キャッシュラインが第１のスレッドと第２のスレッドとの間で共有可能であると判定することと、
システムメモリのメモリページに関連付けられた他の命令キャッシュラインも、前記第１のスレッドと前記第２のスレッドとの間で共有可能であることを示すエイリアステーブルエントリを、エイリアステーブルに作成することと、
前記第２のスレッドからのさらなる命令フェッチを受信することであって、前記さらなる命令フェッチは、前記メモリページに関連付けられた前記システムメモリのさらなるアドレスからの命令を要求する、受信することと、
前記システムメモリの前記さらなるアドレスから、さらなる命令キャッシュラインへのさらなるセット／ウェイポインタを導出することであって、前記さらなる命令キャッシュラインは、前記第１のスレッドによって前記システムメモリの前記さらなるアドレスからフェッチされた命令をキャッシュする、導出することと、
前記エイリアステーブルエントリに基づいて、前記さらなる命令キャッシュラインが前記第２のスレッドと共有可能であると判定することと、を含む、非一過性のコンピュータ可読記憶媒体。

【請求項19】

前記第１のスレッドから命令フェッチを受信することであって、前記命令フェッチは、前記メモリページに関連付けられた前記システムメモリのアドレスからの命令を要求する、受信することと、
前記システムメモリの前記アドレスからセット／ウェイポインタを導出することと、
前記第２のスレッドから他の命令フェッチを受信することであって、前記他の命令フェッチは、前記メモリページに関連付けられた前記システムメモリの他のアドレスからの命令を要求する、受信することと、
前記システムメモリの前記他のアドレスから他のセット／ウェイポインタを導出することと、をさらに含み、
前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、前記セット／ウェイポインタと前記他のセット／ウェイポインタとが共に前記命令キャッシュラインを指すことを検出することを含み、
前記さらなる命令フェッチを受信することは、前記エイリアステーブルエントリを作成した後に、前記さらなる命令フェッチを受信することを含む、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。

【請求項20】

前記第１のスレッドから命令フェッチを受信することは、マルチスレッドプロセッサの前記第１のスレッドから前記命令フェッチを受信することを含み、
前記第２のスレッドから他の命令フェッチを受信することは、前記マルチスレッドプロセッサの前記第２のスレッドから前記他の命令フェッチを受信することを含み、
前記セット／ウェイポインタを導出することは、Ｎ－ウェイ連想キャッシュの命令キャッシュラインへのセット／ウェイポインタを導出することを含む、請求項１９に記載の非一過性のコンピュータ可読記憶媒体。

【請求項21】

前記さらなる命令フェッチに応答して、前記さらなる命令キャッシュラインを前記第２のスレッドに返すことをさらに含む、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。

【請求項22】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、キャッシュデータが前記命令キャッシュラインから戻されるときに、命令キャッシュディレクトリの読み出し修正書き込みを実行することを含む、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。

【請求項23】

前記命令キャッシュラインが前記第１のスレッドと前記第２のスレッドとの間で共有可能であると判定することは、トラッキングテーブルからセット／ウェイポインタにアクセスすることを含む、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。

【請求項24】

スレッドが、前記第１のスレッドまたは前記第２のスレッドから前記命令キャッシュに追加の命令キャッシュラインをフェッチすることと、
第３のスレッドから、追加の命令に対する追加の命令フェッチを受信することと、
前記追加の命令フェッチに関連するよりさらなるセット／ウェイポインタを導出することと、
前記よりさらなるセット／ウェイポインタを保存することと、
前記追加の命令キャッシュラインの前記第３のスレッドのキャッシュミスを検出することと、
前記追加の命令のリクエストをＬ２キャッシュに送ることと、を含む、請求項１８に記載の非一過性のコンピュータ可読記憶媒体。

【請求項25】

Ｌ２キャッシュラインを受信することと、
前記よりさらなるセット／ウェイポインタをトラッキングテーブルにマッチングさせることと、
前記トラッキングテーブルと前記エイリアステーブルとの間のスレッド共有マスクが重複しているか否かを判定することと、を含む、請求項２４に記載の非一過性のコンピュータ可読記憶媒体。

【国際調査報告】