特表 2024-520769 プレーナー型ＩｎＰベースＳＰＡＤ及びその応用

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-24

(54)【発明の名称】プレーナー型ＩｎＰベースＳＰＡＤ及びその応用

(51)【国際特許分類】

   H01L 31/107 20060101AFI20240517BHJP

【ＦＩ】

H01L31/10 B

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023575478

(86)(22)【出願日】2022-06-21

(85)【翻訳文提出日】2023-12-06

(86)【国際出願番号】 CN2022100056

(87)【国際公開番号】W WO2023040395

(87)【国際公開日】2023-03-23

(31)【優先権主張番号】202111076269.4

(32)【優先日】2021-09-14

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】521394015

【氏名又は名称】華潤微電子（重慶）有限公司

(74)【代理人】

【識別番号】100112737

【弁理士】

【氏名又は名称】藤田 考晴

(74)【代理人】

【識別番号】100136168

【弁理士】

【氏名又は名称】川上 美紀

(74)【代理人】

【識別番号】100196117

【弁理士】

【氏名又は名称】河合 利恵

(72)【発明者】

【氏名】曾虹▲諳▼

(72)【発明者】

【氏名】▲閻▼旭亮

(72)【発明者】

【氏名】李黎

【テーマコード（参考）】

5F149

【Ｆターム（参考）】

5F149AA08

5F149BA01

5F149BA03

5F149BA05

5F149BA25

5F149CB01

5F149DA22

5F149DA28

5F149DA44

5F149GA06

5F149XB08

5F149XB38

(57)【要約】

本発明は、プレーナー型ＩｎＰベースＳＰＡＤ及びその応用を提供する。当該プレーナー型ＩｎＰベースＳＰＡＤの障壁リングの設計によって、トンネル効果を有効に防止し、ダークカウントレートを低下させることが可能となる。これにより、前記ＩｎＰベースＳＰＡＤのデバイス性能を向上させて、いっそう短いアバランシェ時間といっそう低いダーク電流を実現するとともに、量子収率を有効に向上させて、いっそう高い応答周波数を取得する。ＩｎＰ材料系は、従来のＳｉベースのＣＭＯＳデバイスに比べて耐放射線性であるとの特性を有するため、航空宇宙通信や原子力発電等の分野にいっそう適している。そのほか、平面電極構造は、接触層の形成や後工程のパッケージング、及びその他のデバイス又は超小型回路との統合にいっそう有利である。本発明は、従来技術における各種の欠点を解消しており、高度な産業上の利用価値を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

プレーナー型ＩｎＰベースＳＰＡＤであって、
前記ＩｎＰベースＳＰＡＤはｎ型ＩｎＰ基板を含み、前記ｎ型ＩｎＰ基板の上面にはボディ領域が設けられており、前記ボディ領域は、順に積層されたＩｎＰバッファ層、ＩｎＧａＡｓ吸収層、ＩｎＧａＡｓＰ遷移層、ＩｎＰ電荷層、ＩｎＰ増倍層及びｐ型ＩｎＰ拡散層を含み、前記ボディ領域の外周には障壁リングが設けられていることを特徴とするＩｎＰベースＳＰＡＤ。

【請求項2】

前記ｎ型ＩｎＰ基板はＬ字型であり、垂直領域基板と水平領域基板を含み、前記ボディ領域及び前記障壁リングは前記水平領域基板の上面に位置しており、前記垂直領域基板は前記障壁リングの外側に設けられることを特徴とする請求項１に記載のＩｎＰベースＳＰＡＤ。

【請求項3】

前記垂直領域基板及び前記ｐ型ＩｎＰ拡散層の表面には、ｎ電極及びｐ電極がそれぞれ対応して設けられることにより、同一側電極が形成されることを特徴とする請求項２に記載のＩｎＰベースＳＰＡＤ。

【請求項4】

前記ｐ型ＩｎＰ拡散層と前記ｐ電極の間には、更に、オーミック接触を形成するよう接触層が設けられていることを特徴とする請求項３に記載のＩｎＰベースＳＰＡＤ。

【請求項5】

前記ＩｎＰ増倍層と前記ｐ型ＩｎＰ拡散層との接触面は階段型となっていることを特徴とする請求項１に記載のＩｎＰベースＳＰＡＤ。

【請求項6】

前記ｎ型ＩｎＰ基板の厚さは３０～７０μｍであり、ドーピング濃度は１ｅ１７～１ｅ１９ｃｍ^－３であり、
前記ＩｎＰバッファ層の厚さは０．２～０．９μｍであり、ドーピング濃度は１ｅ１６～１ｅ１８ｃｍ^－３であり、
前記ＩｎＧａＡｓ吸収層の厚さは０．６～１．８μｍであり、ドーピング濃度は１ｅ１４～１ｅ１６ｃｍ^－３であり、
前記ＩｎＧａＡｓＰ遷移層の厚さは０．０５～０．１６μｍであり、ドーピング濃度は１ｅ１４～１ｅ１６ｃｍ^－３であり、
前記ＩｎＰ電荷層の厚さは０．１～０．３μｍであり、ドーピング濃度は１ｅ１６～１ｅ１８ｃｍ^－３であり、
前記ＩｎＰ増倍層の厚さは０．３～０．７μｍであり、ドーピング濃度は１ｅ１４～１ｅ１６ｃｍ^－３であり、
前記ｐ型ＩｎＰ拡散層の厚さは０．７～２μｍであり、ドーピング濃度は１ｅ１７～１ｅ２０ｃｍ^－３であることを特徴とする請求項１に記載のＩｎＰベースＳＰＡＤ。

【請求項7】

前記ｎ型ＩｎＰ基板の厚さは５０μｍであり、ドーピング濃度は１ｅ１８ｃｍ^－３であり、
前記ＩｎＰバッファ層の厚さは０．６μｍであり、ドーピング濃度は１ｅ１７ｃｍ^－３であり、
前記ＩｎＧａＡｓ吸収層の厚さは１μｍであり、ドーピング濃度は１ｅ１５ｃｍ^－３であり、
前記ＩｎＧａＡｓＰ遷移層の厚さは０．１μｍであり、ドーピング濃度は１ｅ１５ｃｍ^－３であり、
前記ＩｎＰ電荷層の厚さは０．２μｍであり、ドーピング濃度は１．８ｅ１７ｃｍ^－３であり、
前記ＩｎＰ増倍層の厚さは０．５μｍであり、ドーピング濃度は１ｅ１５ｃｍ^－３であり、
前記ｐ型ＩｎＰ拡散層の厚さは１．２μｍであり、ドーピング濃度は１ｅ１９ｃｍ^－３であることを特徴とする請求項６に記載のＩｎＰベースＳＰＡＤ。

【請求項8】

前記ＩｎＧａＡｓ吸収層内のＩｎ成分は０．５３であり、Ｇａ成分は０．４７であることを特徴とする請求項１に記載のＩｎＰベースＳＰＡＤ。

【請求項9】

前記ＩｎＧａＡｓ吸収層は、バンドギャップが０．７５ｅＶの直接遷移型材料であり、動作波長の範囲が０．９～１．７μｍであることを特徴とする請求項８に記載のＩｎＰベースＳＰＡＤ。

【請求項10】

前記ＩｎＧａＡｓＰ遷移層内のＩｎ成分は０．８２であり、Ａｓ成分は０．４であることを特徴とする請求項１に記載のＩｎＰベースＳＰＡＤ。

【請求項11】

前記障壁リングは、シャロートレンチアイソレーション（ＳＴＩ）構造であり、且つ前記ボディ領域と同じ深さを有しており、前記障壁リングの幅は０．５～２μｍであり、深さは２～５μｍであることを特徴とする請求項１に記載のＩｎＰベースＳＰＡＤ。

【請求項12】

前記障壁リングの幅は１μｍであり、深さは３．６μｍであることを特徴とする請求項１１に記載のＩｎＰベースＳＰＡＤ。

【請求項13】

請求項１～１２のいずれか１項に記載のＩｎＰベースＳＰＡＤの応用であって、
前記ＩｎＰベースＳＰＡＤは、航空宇宙通信及び原子力発電の分野に応用されるＳＰＡＤを含むことを特徴とする応用。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、検出器の分野に関し、特に、プレーナー型ＩｎＰベースＳＰＡＤに関する。

【背景技術】

【0002】

単一光子アバランシェダイオード（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ，即ちＳＰＡＤ）は、各種の微弱光検出場面に幅広く応用可能な単一光子検出器であり、レーザーレーダー探知や大気観測等の分野に広く応用されている。一般的なフォトダイオードは感度が十分ではなく、光強度が一定のレベルまで低下すると、信号がノイズに埋もれてしまう。一方、アバランシェダイオードの場合には、ＰＮ接合に高い逆方向のバイアス電圧が加わることで、光子により押し出された電荷キャリアが加速して十分なエネルギーを取得し、結晶格子に衝突することで更に多くの二次電荷キャリアを生成する。これらの新たに生成されたキャリアは再び加速し、再度衝突することで更に多くのキャリアを生成する。これにより、非常に小さな光信号から非常に大きな電流パルスを生成可能となる。この過程が雪崩（ａｖａｌａｎｃｈｅ，アバランシェ）のようであることから、アバランシェダイオードと称される。しかし、光励起キャリアによってアバランシェを誘発可能なだけでなく、熱的効果やトンネル効果、ポテンシャル井戸の捕捉効果により生成されるダークキャリアによってもアバランシェは誘発される恐れがある。このようなアバランシェ信号のカウントはダークカウントと称され、単位時間内のダークカウントの発生回数をダークカウントレートという。ダークカウントは正常な光子のカウントに影響を及ぼし、得られる光子の数や分布状況を歪ませるため、抑制対策を講じる必要がある。

【0003】

ＩｎＰベースＳＰＡＤは、近赤外線帯域で動作する光電検出器であり、主に光通信の分野に応用されているほか、近年は量子暗号通信の分野や３Ｄレーザーレーダーイメージングにも幅広く応用されている。１９８８年にキャンベル（Ｃａｍｐｂｅｌｌ）は、吸収層、遷移層、増倍層が互いに分離されたヘテロ構造のＩｎＰベースＳＰＡＤを設計した。これらのうち、吸収層の材料はＩｎＧａＡｓであり、増倍層の材料はＩｎＰである。このような構造によれば、ＩｎＰ増倍層の高電圧が保証されるとともに、吸収層の電界が相対的に低い電界に維持されるため、従来のＩｎＰホモ／ヘテロ接合ＳＰＡＤに出現していたバンドギャップの小ささに起因してトンネル電流が過剰になるとの課題が最適化される。しかし、当該構造には依然として一定の課題が存在する。例えば、量子通信に応用する場合、ＩｎＰベースＳＰＡＤは吸収層に発生するダークカウントレートが大きく、技術が未熟なことから、アバランシェ過程で一部のキャリアが捕捉されて、緩和距離が延び、緩和時間が増大してしまう。そして、最終的にはデバイスにアフターパルスが発生することで、システム全体の動作速度が制限される。そのほか、現在一般的に使用されている電極構造は垂直型であるため、接触層の形成や後工程のパッケージング、及びその他のデバイス又は超小型回路との統合に影響を及ぼす。

【0004】

従って、如何にしてＩｎＰベースＳＰＡＤの構造を改良して上記の欠点を解消するかが早急に解決を要する課題となっている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

上述した従来技術の欠点に鑑みて、本発明の目的は、従来技術のＳＰＡＤにおけるダークカウントレートが大きく、量子収率が低く、その他のデバイスとの統合が困難である等の課題を解決するプレーナー型ＩｎＰベースＳＰＡＤ及びその応用を提供することである。

【課題を解決するための手段】

【0006】

上記の目的及びその他関連の目的を実現するために、本発明は、プレーナー型ＩｎＰベースＳＰＡＤを提供する。前記ＩｎＰベースＳＰＡＤはｎ型ＩｎＰ基板を含む。前記ｎ型ＩｎＰ基板の上面にはボディ領域が設けられている。前記ボディ領域は、順に積層されたＩｎＰバッファ層、ＩｎＧａＡｓ吸収層、ＩｎＧａＡｓＰ遷移層、ＩｎＰ電荷層、ＩｎＰ増倍層及びｐ型ＩｎＰ拡散層を含む。前記ボディ領域の外周には障壁リングが設けられている。

【0007】

選択的に、前記ｎ型ＩｎＰ基板はＬ字型であり、垂直領域基板と水平領域基板を含む。前記ボディ領域及び前記障壁リングは前記水平領域基板の上面に位置しており、前記垂直領域基板は前記障壁リングの外側に設けられる。

【0008】

選択的に、前記垂直領域基板及び前記ｐ型ＩｎＰ拡散層の表面には、ｎ電極及びｐ電極がそれぞれ対応して設けられることにより、同一側電極が形成される。

【0009】

選択的に、前記ｐ型ＩｎＰ拡散層と前記ｐ電極の間には、更に、オーミック接触を形成するよう接触層が設けられている。

【0010】

選択的に、前記ＩｎＰ増倍層とｐ型ＩｎＰ拡散層との接触面は階段型となっている。

【0011】

選択的に、前記ｎ型ＩｎＰ基板の厚さは３０～７０μｍであり、ドーピング濃度は１ｅ１７～１ｅ１９ｃｍ^－３である。前記ＩｎＰバッファ層の厚さは０．２～０．９μｍであり、ドーピング濃度は１ｅ１６～１ｅ１８ｃｍ^－３である。前記ＩｎＧａＡｓ吸収層の厚さは０．６～１．８μｍであり、ドーピング濃度は１ｅ１４～１ｅ１６ｃｍ^－３である。前記ＩｎＧａＡｓＰ遷移層の厚さは０．０５～０．１６μｍであり、ドーピング濃度は１ｅ１４～１ｅ１６ｃｍ^－３である。前記ＩｎＰ電荷層の厚さは０．１～０．３μｍであり、ドーピング濃度は１ｅ１６～１ｅ１８ｃｍ^－３である。前記ＩｎＰ増倍層の厚さは０．３～０．７μｍであり、ドーピング濃度は１ｅ１４～１ｅ１６ｃｍ^－３である。前記ｐ型ＩｎＰ拡散層の厚さは０．７～２μｍであり、ドーピング濃度は１ｅ１７～１ｅ２０ｃｍ^－３である。

【0012】

選択的に、前記ＩｎＧａＡｓ吸収層内のＩｎ成分は０．５３であり、Ｇａ成分は０．４７である。

【0013】

選択的に、前記ＩｎＧａＡｓＰ遷移層内のＩｎ成分は０．８２であり、Ａｓ成分は０．４である。

【0014】

選択的に、前記障壁リングはＳＴＩ構造であり、且つ前記ボディ領域と同じ深さを有している。前記障壁リングの幅は０．５～２μｍであり、深さは２～５μｍである。

【0015】

本発明は、更に、前記ＩｎＰベースＳＰＡＤの応用を提供する。前記ＩｎＰベースＳＰＡＤは、航空宇宙通信及び原子力発電の分野に応用されるＳＰＡＤを含む。

【発明の効果】

【0016】

上述したように、本発明のプレーナー型ＩｎＰベースＳＰＡＤ及びその応用は、以下の有益な効果を有する。即ち、当該プレーナー型ＩｎＰベースＳＰＡＤの障壁リングの設計によって、トンネル効果を有効に防止し、ダークカウントレートを低下させることが可能となる。これにより、前記ＩｎＰベースＳＰＡＤのデバイス性能を向上させて、いっそう短いアバランシェ時間といっそう低いダーク電流を実現するとともに、量子収率を有効に向上させて、いっそう高い応答周波数を取得する。ＩｎＰ材料系は、従来のＳｉベースのＣＭＯＳデバイスに比べて耐放射線性であるとの特性を有するため、航空宇宙通信や原子力発電等の分野にいっそう適している。そのほか、平面電極構造は、接触層の形成や後工程のパッケージング、及びその他のデバイス又は超小型回路との統合にいっそう有利である。本発明は、従来技術における各種の欠点を解消しており、高度な産業上の利用価値を有する。

【図面の簡単な説明】

【0017】

【図1】図１は、本発明におけるプレーナー型ＩｎＰベースＳＰＡＤの概略構造図を示す。

【図2】図２は、本発明における障壁リングの設置がエネルギーバンドに及ぼす影響の概略図を示す。

【発明を実施するための形態】

【0018】

以下に、特定の具体的実施例によって本発明の実施形態につき説明する。なお、当業者であれば、本明細書で開示する内容から本発明のその他の利点及び効果を容易に理解可能である。更に、本発明は、その他の異なる具体的実施形態によっても実施又は応用可能である。また、本明細書における各詳細事項については、異なる視点及び応用に基づき、本発明の精神を逸脱しないことを前提に各種の補足又は変形を加えてもよい。

【0019】

本発明の実施例を詳述する際には、説明の便宜上、デバイスの構造を示す断面図を通常の比率で部分的に拡大することはしない。且つ、前記概略図は例示にすぎず、本発明の保護の範囲をこれに制限すべきではない。また、実際に製造するにあたっては、長さ、幅及び深さの３次元空間のサイズが含まれるべきである。

【0020】

記載の便宜上、ここでは、例えば、「～の下」、「下方」、「～よりも低い」、「下面」、「上方」、「上」等の空間に関連する語句を用いて、図中に示される１つの部材又は特徴とその他の部材又は特徴との関係を記載する場合がある。しかし、これらの空間に関連する語句は、使用中又は操作中のデバイスにおける図中に記載されている方向以外のその他の方向も含むことを意図していると理解すべきである。また、２つの層「の間」に層があると記載されている場合、この層は、前記２つの層の間に唯一存在する層であってもよいし、これらの間に介在する１つ又は複数の層が存在してもよい。また、本文中で使用する「～の間に介在する」とは、２つの端点の値を含むことを表す。

【0021】

本願の文脈において記載される第１の特徴が第２の特徴「の上」にあるとの構造は、第１及び第２の特徴が直接接触するように形成される実施例を含んでもよいし、別の特徴が第１及び第２の特徴の間に形成される実施例を含んでもよい。よって、第１及び第２の特徴は直接接触しない場合がある。

【0022】

説明すべき点として、本実施例で提供する図面は本発明の基本思想を概略的に説明しているにすぎない。図面には本発明に関連するアセンブリのみを示しており、実際に実施する際のアセンブリの数、形状及びサイズに基づき記載しているわけではない。実際に実施する際の各アセンブリの形態、数及び比率は任意に変更してもよく、且つ、アセンブリのレイアウトや形態がより複雑になることもある。

【0023】

本実施例は、プレーナー型ＩｎＰベースＳＰＡＤを提供する。図１に示すように、前記ＩｎＰベースＳＰＡＤはｎ型ＩｎＰ基板を含む。前記ｎ型ＩｎＰ基板の上面にはボディ領域が設けられている。前記ボディ領域は、順に積層されたＩｎＰバッファ層２１、ＩｎＧａＡｓ吸収層３１、ＩｎＧａＡｓＰ遷移層４１、ＩｎＰ電荷層５１、ＩｎＰ増倍層６１及びｐ型ＩｎＰ拡散層７１を含む。

【0024】

具体的に、前記ＩｎＰベースＳＰＡＤはディープサブミクロン技術に基づき製造され、シリコンベースのＳＰＡＤよりも量子収率を有効に向上させられる。且つ、前記ＩｎＰベースＳＰＡＤは全体にＩｎＰ材料系が用いられており、従来のＳｉベースのＣＭＯＳデバイスに比べて耐放射線性であるとの特性を有するため、航空宇宙通信や原子力発電等の分野にいっそう適している。

【0025】

更に、前記ボディ領域の外周には障壁リング８１が設けられている。好ましくは、前記障壁リング８１は前記ボディ領域と同じ深さを有している。即ち、前記障壁リング８１は前記ボディ領域全体を取り囲んでいる。

【0026】

更に、前記障壁リング８１の幅は０．５～２μｍであり、好ましくは１μｍである。また、深さは２～５μｍであり、好ましくは３．６μｍである。なお、サイズの選択は、０．１８μｍのＣＭＯＳ技術レベルと、ＰＮ接合に対する障壁効果に基づいている。

【0027】

具体的に、前記障壁リング８１は、例えば、酸化ケイ素、窒化ケイ素等の絶縁材料を用い、ＳＴＩ構造、即ちシャロートレンチアイソレーション構造（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）であってもよい。ＳＴＩの大まかな製造過程としては、まず、エッチング技術により溝を形成してから、前記溝内に酸化物を充填することで電気的絶縁を実現する。前記障壁リング８１は、トンネル効果を防止してダークカウントレートを低下させることが可能である。これにより、前記ＩｎＰベースＳＰＡＤのデバイス性能を向上させて、いっそう短いアバランシェ時間といっそう低いダーク電流を実現する。前記ダークカウントレートは、迷光等の非信号光や電気ノイズによる有効光信号の妨害状況を反映するため、実際の応用ではダークカウントレートを可能な限り低下させる必要がある。

【0028】

更に、前記ｎ型ＩｎＰ基板はＬ字型であり、垂直領域基板１１と水平領域基板１２を含む。前記ボディ領域及び前記障壁リング８１は前記水平領域基板１２の上面に位置しており、前記垂直領域基板１１は前記障壁リング８１の外側に設けられる。

【0029】

更に、前記垂直領域基板１１及び前記ｐ型ＩｎＰ拡散層７１の表面には、ｎ電極１３及びｐ電極７３がそれぞれ対応して設けられることにより、同一側電極（即ち、平面電極構造）が形成される。

【0030】

更に、前記ｐ型ＩｎＰ拡散層７１と前記ｐ電極７３の間には、オーミック接触を形成するよう接触層７２も設けられている。

【0031】

具体的に、前記平面電極構造は、接触層の形成や後工程のパッケージング、及びその他のデバイス又は超小型回路との統合にいっそう有利である。

【0032】

更に、前記ＩｎＰ増倍層６１とｐ型ＩｎＰ拡散層７１との接触面は階段型となっている。これにより、接触面積を増大させて、倍増効果を向上させる。

【0033】

具体的に、前記ＩｎＰベースＳＰＡＤの大まかな製造フローは次の通りである。即ち、まず、Ｌ字型の前記ｎ型ＩｎＰ基板上に各機能層を順に積層して前記ボディ領域を形成したあと、前記ボディ領域の外周に環状溝をエッチングする。続いて、前記環状溝内に絶縁材料（例えば、酸化ケイ素、窒化ケイ素等）を充填すれば前記障壁リング８１が形成される。

【0034】

更に、前記ｎ型ＩｎＰ基板の厚さは３０～７０μｍであり、好ましくは５０μｍである。また、ドーピング濃度は１ｅ１７～１ｅ１９ｃｍ^－３であり、好ましくは１ｅ１８ｃｍ^－３である。

【0035】

前記ＩｎＰバッファ層２１の厚さは０．２～０．９μｍであり、好ましくは０．６μｍである。また、ドーピング濃度は１ｅ１６～１ｅ１８ｃｍ^－３であり、好ましくは１ｅ１７ｃｍ^－３である。

【0036】

前記ＩｎＧａＡｓ吸収層３１の厚さは０．６～１．８μｍであり、好ましくは１μｍである。また、ドーピング濃度は１ｅ１４～１ｅ１６ｃｍ^－３であり、好ましくは１ｅ１５ｃｍ^－３である。

【0037】

前記ＩｎＧａＡｓＰ遷移層４１の厚さは０．０５～０．１６μｍであり、好ましくは０．１μｍである。また、ドーピング濃度は１ｅ１４～１ｅ１６ｃｍ^－３であり、好ましくは１ｅ１５ｃｍ^－３である。

【0038】

前記ＩｎＰ電荷層５１の厚さは０．１～０．３μｍであり、好ましくは０．２μｍである。また、ドーピング濃度は１ｅ１６～１ｅ１８ｃｍ^－３であり、好ましくは１．８ｅ１７ｃｍ^－３である。当該厚さとドーピング濃度の選択及び最適化によって、電界分布をいっそう均一とし、且つ電界のピーク値を当該層に出現させることが可能となる。この分布の規則はポアソン分布モデルに適合する。これにより、技術の難度が低下するとともに、デバイスの周波数と応答度が向上するため、動作電圧の安定と回路との適合にいっそう有利となる。

【0039】

前記ＩｎＰ増倍層６１の厚さは０．３～０．７μｍであり、好ましくは０．５μｍである。また、ドーピング濃度は１ｅ１４～１ｅ１６ｃｍ^－３であり、好ましくは１ｅ１５ｃｍ^－３である。

【0040】

前記ｐ型ＩｎＰ拡散層７１の厚さは０．７～２μｍであり、好ましくは１．２μｍである。また、ドーピング濃度は１ｅ１７～１ｅ２０ｃｍ^－３であり、好ましくは１ｅ１９ｃｍ^－３である。

【0041】

具体的な好ましい方案については、表１を参照すればよい。

【0042】

【表1】

【0043】

更に、前記ＩｎＧａＡｓ吸収層３１内のＩｎ成分は０．５３であり、Ｇａ成分は０．４７である。即ち、前記ＩｎＧａＡｓ吸収層３１の材料はＩｎ_０．５３Ｇａ_０．４７Ａｓである。

【0044】

具体的に、前記Ｉｎ_０．５３Ｇａ_０．４７Ａｓは、バンドギャップが０．７５ｅＶの直接遷移型材料であり、動作波長の範囲が０．９～１．７μｍである。

【0045】

更に、前記ＩｎＧａＡｓＰ遷移層４１内のＩｎ成分は０．８２であり、Ａｓ成分は０．４である。即ち、前記ＩｎＧａＡｓＰ遷移層４１の材料はＩｎ_０．８２ＧａＡｓ_０．４Ｐである。ＩｎＧａＡｓＰ遷移層４１のＩｎ成分の設定によって、当該層は、積層過程で比較的平坦な表面を得られるとともに、より大きな残留応力を示す。

【0046】

具体的に、前記ＩｎＰベースＳＰＡＤには平面構造設計を採用する。高濃度ドーピングした前記ｎ型ＩｎＰ基板をベースとし、その上に前記ＩｎＰバッファ層２１を成長させて、格子不整合に起因する内部応力を緩衝するために用いる。また、低濃度にｎ型ドーピングした前記ＩｎＧａＡｓ吸収層３１（Ｉｎ_０．５３Ｇａ_０．４７Ａｓ）を吸収層とし、光子の吸収及び電子正孔対の生成に用いる。前記ＩｎＧａＡｓＰ遷移層４１は傾斜組成層であり、前記ＩｎＧａＡｓ吸収層３１と前記ＩｎＰ増倍層６１の間のバンドギャップ差を緩和させるために用いられる。高濃度ドーピングした前記ＩｎＰ電荷層５１は、前記ＩｎＧａＡｓ吸収層３１と前記ＩｎＰ増倍層６１の間の電界分布を調節することで、前記ＩｎＰ増倍層６１が高電界強度を有するよう保証するために用いられる。また、最後に、前記ＩｎＰ増倍層６１及び前記ｐ型ＩｎＰ拡散層７１の材料としてＩｎＰを使用する。前記ＩｎＰ電荷層５１と前記ＩｎＧａＡｓＰ遷移層４１は、前記ＩｎＰ増倍層６１が倍増効果を奏するよう確実に保証する。

【0047】

また、図２に示すように、前記障壁リング８１により各エピタキシャル層に発生する圧縮応力によって、前記ｎ型ＩｎＰ基板の伝導帯及び価電子帯の形状は変化し、バンド曲がりやエネルギー準位の分裂及び強化が生じる。また、各エネルギー準位におけるキャリアの数も変化して、電子と正孔の有効質量が増大する。空乏層方向（即ち、垂直上向き）に沿う圧縮応力によって、電子の有効質量は増大し、正孔の有効質量は減少する。移動度は有効質量と反比例するため、電子の移動度は低下し、正孔の移動度は増大する。これにより、ダーク電流の電子キャリアが拡散して減少することで、ダークカウントレートが低下する。

【0048】

以上述べたように、本発明は、プレーナー型ＩｎＰベースＳＰＡＤ及びその応用を提供する。当該プレーナー型ＩｎＰベースＳＰＡＤの障壁リングの設計によって、トンネル効果を有効に防止し、ダークカウントレートを低下させることが可能となる。これにより、前記ＩｎＰベースＳＰＡＤのデバイス性能を向上させて、いっそう短いアバランシェ時間といっそう低いダーク電流を実現するとともに、量子収率を有効に向上させて、いっそう高い応答周波数を取得する。ＩｎＰ材料系は、従来のＳｉベースのＣＭＯＳデバイスに比べて耐放射線性であるとの特性を有するため、航空宇宙通信や原子力発電等の分野にいっそう適している。そのほか、平面電極構造は、接触層の形成や後工程のパッケージング、及びその他のデバイス又は超小型回路との統合にいっそう有利である。

【0049】

上記の実施例は本発明の原理と効果を例示的に説明するものにすぎず、本発明を制限するものではない。本技術を熟知する者であれば、本発明の精神及び範疇を逸脱しないことを前提に、上記の実施例を補足又は変形することが可能である。従って、当業者が本発明で開示する精神及び技術思想を逸脱することなく完了するあらゆる等価の補足又は変形は、依然として本発明の特許請求の範囲に含まれる。

【符号の説明】

【0050】

２１ ＩｎＰバッファ層
３１ ＩｎＧａＡｓ吸収層
４１ ＩｎＧａＡｓＰ遷移層
５１ ＩｎＰ電荷層
６１ ＩｎＰ増倍層
７１ ｐ型ＩｎＰ拡散層
８１ 障壁リング
１１ 垂直領域基板
１２ 水平領域基板
１３ ｎ電極
７２ 接触層
７３ ｐ電極

【図1】

【図2】

【国際調査報告】