知財求人 - 知財ポータルサイト「IP Force」
▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧 ▶ 日本テキサス・インスツルメンツ株式会社の特許一覧
特表2024-521210シャント及びパターン化された金属トレースを備える半導体パッケージ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-05-28
(54)【発明の名称】シャント及びパターン化された金属トレースを備える半導体パッケージ
(51)【国際特許分類】
H01L 23/12 20060101AFI20240521BHJP
H05K 3/46 20060101ALI20240521BHJP
【ＦＩ】
H01L23/12 501C
H05K3/46 Q
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023574136
(86)(22)【出願日】2021-05-31
(85)【翻訳文提出日】2024-01-29
(86)【国際出願番号】 CN2021097333
(87)【国際公開番号】W WO2022252030
(87)【国際公開日】2022-12-08
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(71)【出願人】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ合同会社
(72)【発明者】
【氏名】イキ タン
(72)【発明者】
【氏名】ラジェン マニコン ムルガン
(72)【発明者】
【氏名】リアン ワン
(72)【発明者】
【氏名】マカラン ラムクリシュナ クルカルニ
(72)【発明者】
【氏名】ジエ チェン
(72)【発明者】
【氏名】スティーブン アルフレッド クンメル
【テーマコード（参考）】
5E316
【Ｆターム（参考）】
5E316AA32
5E316AA43
5E316CC09
5E316CC17
5E316CC32
5E316CC38
5E316DD22
5E316FF04
5E316FF07
5E316FF09
5E316GG15
5E316GG17
5E316GG22
5E316HH40
5E316JJ12
5E316JJ13
5E316JJ23
(57)【要約】
半導体パッケージ（１００）は、第１の誘電体基板層（１２８）内に埋め込まれた半導体ダイ（１３０）及びシャント（１４０）を含む第１の層（１２８）と、それを介して延在する金属ピラー（１２２Ａ～１２２Ｃ）とを含む。半導体パッケージは第１の層上に積層された第２の層をさらに含み、第２の層は、第１の誘電体基板層上にパターン化された金属トレース（１５０Ａ～１５０Ｃ）と金属トレースの上の第２の誘電体基板層（１５８）とを含む。金属トレースは、シャントの第１の部分を金属ピラーの第１の金属ピラー（１２２Ａ）に電気接続し、シャントの第２の部分を金属ピラーの第２の金属ピラー（１２２Ｂ）に電気接続する。半導体パッケージは、第１の層に対して第２の層とは反対側のベース層をさらに含み、ベース層は半導体パッケージのための露出した電気的コンタクトパッド（１１２Ａ～１１２Ｅ）を形成し、電気的コンタクトパッドは、シャント、金属ピラー、及び半導体ダイへの電気接続を提供する。
【特許請求の範囲】
【請求項1】
半導体パッケージであって、第１の誘電体基板層内に埋め込まれた半導体ダイ及びシャントと、前記第１の誘電体基板層を介して延在する金属ピラーとを含む、第１の層、
前記第１の層上に積層された第２の層であって、前記第１の誘電体基板層上にパターン化された金属トレースと、前記金属トレース上の第２の誘電体基板層とを含む、前記第２の層、及び
前記第１の層に対して前記第２の層とは反対側のベース層、
を含み、
前記金属トレースが、前記シャントの第１の部分を前記金属ピラーの第１の金属ピラーに電気的に接続し、前記金属トレースが、前記シャントの第２の部分を前記金属ピラーの第２の金属ピラーに電気的に接続し、
前記ベース層が、前記半導体パッケージのための露出した電気的コンタクトパッドを形成し、前記電気的コンタクトパッドが、前記シャントと、前記金属ピラーと、前記半導体ダイとへの電気接続を提供する、
半導体パッケージ。
【請求項2】
請求項１に記載の半導体パッケージであって、前記金属トレースが第１の金属トレースであり、前記ベース層がさらに、前記半導体ダイ及び前記シャントに対して前記第１の金属トレースとは反対側の前記第１の誘電体基板層上にパターン化された第２の金属トレースと、前記第２の金属トレースの上の第３の誘電体基板層とを含み、
前記第２の金属トレースが、前記シャントと前記金属ピラーと前記半導体ダイとに前記電気的コンタクトパッドを電気的に接続する、
半導体パッケージ。
【請求項3】
請求項２に記載の半導体パッケージであって、前記半導体ダイの不活性表面と前記第２の金属トレースとの間に誘電体フィルムをさらに含む、半導体パッケージ。
【請求項4】
請求項３に記載の半導体パッケージであって、前記誘電体フィルムが第１の誘電体フィルムであり、前記半導体パッケージが、前記シャントと前記第２の金属トレースとの間に第２の誘電体フィルムをさらに含み、
前記第２の金属トレースを前記シャントに電気的に接続するために、前記第２の金属トレースが前記第２の誘電体フィルム内のビアを充填する、
半導体パッケージ。
【請求項5】
請求項２に記載の半導体パッケージであって、前記金属ピラーが、前記シャントの第１の側と直接接する前記第１の金属トレースの部分と、前記シャントの第２の側と直接接する前記第２の金属トレースの部分との間に延在する金属ピラーを含む、半導体パッケージ。
【請求項6】
請求項１に記載の半導体パッケージであって、前記第１の誘電体基板層が、前記シャントの前記第１及び第２の部分の上にビアを形成し、
前記金属トレースが前記ビアを充填して、前記シャントの前記第１及び第２の部分を前記金属トレースを介して前記第１及び第２の金属ピラーに電気的に接続する、
半導体パッケージ。
【請求項7】
請求項６に記載の半導体パッケージであって、前記ビアが、前記シャントに近接する第１のトレンチ及び第２のトレンチを形成し、
前記金属トレースが、前記シャントを前記第１のトレンチを介して前記第１の金属ピラーに電気的に接続し、
前記金属トレースが、前記シャントを前記第２のトレンチを介して前記第２の金属ピラーに電気的に接続する、
半導体パッケージ。
【請求項8】
請求項６に記載の半導体パッケージであって、前記ビアがビアの第１のセットであり、
前記半導体ダイが、前記半導体ダイの機能回路要素への電気的接続を提供するボンドパッドを含み、
前記第１の誘電体基板層が、前記ボンドパッドの上にビアの第２のセットを形成し、
前記金属トレースが前記ビアの第２のセットを充填して、前記機能回路要素を前記金属トレースに電気的に接続する、
半導体パッケージ。
【請求項9】
請求項８に記載の半導体パッケージであって、前記金属トレースが、前記半導体ダイを前記金属ピラーの金属ピラーのサブセットに電気的に接続する、半導体パッケージ。
【請求項10】
半導体パッケージを形成する方法であって、半導体ダイと、シャントと、金属ピラーとを覆う第１の誘電体基板層を研削することであって、それにより、前記第１の誘電体基板層の表面に近接する前記金属ピラーの遠端を露出させる、前記研削することと、
前記第１の誘電体基板層の上に金属トレースをパターン化することであって、それにより、前記シャントの第１の部分を前記金属ピラーの第１の金属ピラーに電気的に接続し、前記シャントの第２の部分を前記金属ピラーの第２の金属ピラーに電気的に接続する、前記パターン化することと、
前記金属トレース及び前記第１の誘電体基板層の上に第２の誘電体基板層を適用することと、
前記第１の層に対して前記第２の誘電体基板層とは反対側の前記第１の誘電体基板層の上にベース層を形成することと、
を含み、
前記ベース層が、前記半導体パッケージのための露出された電気的コンタクトパッドを形成し、前記電気的コンタクトパッドが、前記シャントと前記金属ピラーと前記半導体ダイとへの電気接続を提供する、
方法。
【請求項11】
請求項１０に記載の方法であって、前記半導体ダイ及び前記金属ピラーを前記第１の誘電体基板層で覆うため、前記半導体ダイと前記シャントと前記金属ピラーとの上に前記第１の誘電体基板層を成形することをさらに含む、方法。
【請求項12】
請求項１１に記載の方法であって、前記半導体ダイと前記シャントと前記金属ピラーとの上に前記第１の誘電体基板層を成形する前に、前記半導体ダイ及び前記シャントをキャリアに実装することと、
前記金属ピラーを前記キャリア上にめっきすることと、
をさらに含む、方法。
【請求項13】
請求項１２に記載の方法であって、前記金属トレースをパターン化した後、前記半導体ダイと、前記シャントと、前記金属ピラーと、前記第１の誘電体基板層と、前記金属トレースとを含むサブアセンブリを、前記キャリアから除去することをさらに含む、方法。
【請求項14】
請求項１０に記載の方法であって、前記シャントの前記第１及び第２の部分を露出させるために、前記第１の誘電体基板層内にビアを穿孔することをさらに含み、前記金属トレースが前記ビアを充填して、前記シャントの前記第１及び第２の部分を、前記金属トレースを介して前記第１及び第２の金属ピラーに電気的に接続する、
方法。
【請求項15】
請求項１４に記載の方法であって、前記第１の誘電体基板層に前記ビアを穿孔することが、前記ビアをレーザー穿孔することを含む、方法。
【請求項16】
請求項１４に記載の方法であって、前記ビアが、前記シャントに近接する第１のトレンチ及び第２のトレンチを形成し、
前記金属トレースが、前記シャントを前記第１のトレンチを介して前記第１の金属ピラーに電気的に接続し、
前記金属トレースが、前記シャントを前記第２のトレンチを介して前記第２の金属ピラーに電気的に接続する、方法。
【請求項17】
請求項１６に記載の方法であって、前記ビアがビアの第１のセットであり、
前記半導体ダイが、前記半導体ダイの機能回路要素への電気的接続を提供するボンドパッドを含み、
前記方法が、前記ボンドパッドの上の前記第１の誘電体基板層内にビアの第２のセットを穿孔することをさらに含み、
前記金属トレースが前記ビアの第２のセットを充填して、前記機能回路要素を前記金属トレースに電気的に接続する、方法。
【請求項18】
請求項１０に記載の方法であって、前記金属トレースが第１の金属トレースであり、
前記方法が、前記第１の金属トレースとは反対側の前記第１の誘電体基板層上に第２の金属トレースをパターン化することをさらに含み、
前記第２の金属トレースが、前記金属ピラーと前記電気的コンタクトパッドとの間の電気的接続を提供する、方法。
【請求項19】
請求項１８に記載の方法であって、前記半導体パッケージの外側表面上に露出された前記電気的コンタクトパッドを残して、前記第２の金属トレースの上に第３の誘電体基板層を成形することをさらに含む、方法。
【請求項20】
請求項１８に記載の方法であって、前記第２の金属トレースの上に前記電気的コンタクトパッドを形成するため、前記第２の金属トレースの上に金属層をめっきすることをさらに含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は半導体パッケージに関する。
【背景技術】
【0002】
電子パッケージ技術は、小型化、集積化、及び高速化を目指し続けている。半導体パッケージは、集積回路チップ又は半導体ダイ及び関連するボンドワイヤに対するサポートを提供し、周囲環境からの保護を提供し、プリント回路基板（ＰＣＢ）などの外部構成要素へのダイの表面実装や外部構成要素との相互接続を可能にする。リードフレーム半導体パッケージは、よく知られており、集積回路（ＩＣ）などの様々な半導体パッケージを収容、取り付け、相互接続するために、電子機器業界において広く用いられている。
【0003】
従来のリードフレームは典型的に、フラットストック金属のシートからダイスタンプ（die-stamp）され、パッケージ製造の間、矩形フレームを形成するサイドレールによって中央領域の周りに平面配置で一時的に共に保持される複数の金属リードを含む。半導体ダイのための実装パッドが、フレームに取り付けられた「タイバー」によって中央領域内に支持される。リードは、フレームと一体化された第１の端部から、ダイパッドに近接するがダイパッドから離間している反対の第２の端部まで延在する。
【0004】
製造の間、半導体ダイは典型的に、リードフレームのダイパッド上に実装され、リードフレームのリードにワイヤボンディングされるか、クリップされるか、又はその他の方式で結合される。他のデバイスも同様にリードフレームパッド上に実装し得る。アセンブリ全体は後に、潜在的に損傷させる熱、物理的外傷、及びその他の有害な要因からアセンブリを保護するために、エポキシなどの成形化合物内に封入される。完成した成形されたアセンブリは、半導体パッケージ、又はより簡単にはパッケージと呼ばれる。
【発明の概要】
【0005】
本明細書に開示されるパッケージは、電気的コンタクトパッド、埋め込み半導体ダイ、シャント、及びベース層の上の金属ピラーを含むベース層と、シャント及びダイ上にパターン化され、シャント及びダイを金属ピラーを介して電気的コンタクトパッドに電気的に接続する、金属トレースとを含む。ベース層は、金属ピラー及びシャントと電気的コンタクトパッドとの間に導電経路を提供する、第２の金属トレースを含み得る。いくつかの例において、そのようなパッケージは電流感知のためにシャントと増幅器とを組み合わせ得る。開示される例は、シャントと電気コンタクトパッドとの間のワイヤボンド及び／又ははんだ接続を低減又は排除することによって、及び／又は、スタンプされたリードフレームをベース層内の第２の金属トレースで置換することによって、従来の設計と比較してパッケージ信頼性を改善し得る。
【0006】
一例において、半導体パッケージが、半導体ダイと第１の誘電体基板層内の埋め込みシャントと
を含む第１の層と、第１の誘電体基板層を介して延在する金属ピラーとを含む。半導体パッケージはさらに、第１の層上に積層される第２の層を含み、第２の層は、第１の誘電体基板層上にパターン化された金属トレースと、金属トレースの上の第２の誘電体基板層とを含む。金属トレースは、シャントの第１の部分を金属ピラーの第１の金属ピラーに電気的に接続し、シャントの第２の部分を金属ピラーの第２の金属ピラーに電気的に接続する。半導体パッケージはさらに、第１の層に対して第２の層とは反対側のベース層を含み、ベース層は、半導体パッケージのための露出された電気的コンタクトパッドを形成し、電気的コンタクトパッドは、シャント、金属ピラー、及び半導体ダイへの電気的接続を提供する。
を含む第１の層と、第１の誘電体基板層を介して延在する金属ピラーとを含む。半導体パッケージはさらに、第１の層上に積層される第２の層を含み、第２の層は、第１の誘電体基板層上にパターン化された金属トレースと、金属トレースの上の第２の誘電体基板層とを含む。金属トレースは、シャントの第１の部分を金属ピラーの第１の金属ピラーに電気的に接続し、シャントの第２の部分を金属ピラーの第２の金属ピラーに電気的に接続する。半導体パッケージはさらに、第１の層に対して第２の層とは反対側のベース層を含み、ベース層は、半導体パッケージのための露出された電気的コンタクトパッドを形成し、電気的コンタクトパッドは、シャント、金属ピラー、及び半導体ダイへの電気的接続を提供する。
【0007】
別の例において、パッケージを形成する方法が、半導体ダイ、シャント、及び金属ピラーを覆う第１の誘電体基板層を、第１の誘電体基板層の表面に近接する金属ピラーの遠位端を露出させるように研削することと、シャントの第１の部分を金属ピラーの第１の金属ピラーに電気的に接続し、シャントの第２の部分を金属ピラーの第２の金属ピラーに電気的に接続するように、第１の誘電体基板層の上に金属トレースをパターン化することと、金属トレース及び第１の誘電体基板層の上に第２の誘電体基板層を適用することと、第１の層に対して第２の層とは反対側の第１の誘電体基板層上にベース層を形成することとを含み、ベース層は、半導体パッケージのための露出された電気的コンタクトパッドを形成し、電気的コンタクトパッドは、シャント、金属ピラー、及び半導体ダイへの電気接続を提供する。
【図面の簡単な説明】
【0008】
【図1A】ベース層を備える多層パッケージを図示し、ベース層は、電気的コンタクトパッドと、埋め込み半導体ダイと、ベース層の上のシャント及び金属ピラーと、シャント及びダイの上にパターン化され、シャント及びダイを金属ピラーを介して電気的コンタクトパッドに電気的に接続する金属トレースとを含む。
【図1B】ベース層を備える多層パッケージを図示し、ベース層は、電気的コンタクトパッドと、埋め込み半導体ダイと、ベース層の上のシャント及び金属ピラーと、シャント及びダイの上にパターン化され、シャント及びダイを金属ピラーを介して電気的コンタクトパッドに電気的に接続する金属トレースとを含む。
【0009】
【0010】
【0011】
【図4】埋め込み半導体ダイとシャントとを含む代替の多層パッケージ設計を図示し、金属トレースは、ビアではなくトレンチでシャントに接続する。
【0012】
【図5A】埋め込み半導体ダイとシャントとを含む代替の多層パッケージ設計を図示し、金属トレースは、シャントを介する負荷電流のための頂部側接続を含む。
【図5B】埋め込み半導体ダイとシャントとを含む代替の多層パッケージ設計を図示し、金属トレースは、シャントを介する負荷電流のための頂部側接続を含む。
【発明を実施するための形態】
【0013】
様々なパッケージ製造上の欠陥が、性能に影響を与える恐れがあり、その結果、完成したパッケージが検査で不合格となる可能性がある。例えば、ダイ及びその他のデバイスなどのデバイスがリードフレームに結合される際、その接続を確立するために、粘性材料、特にはんだがしばしば用いられる。しかしながら、はんだは、パッケージ又はリードフレームの特定の領域内に望ましくなく流れ込んで、機能的又は外見的な欠陥をもたらす恐れがある。
【0014】
別の例として、スタンプされたリードフレーム基板は、正確には平坦でない可能性があり、これは、半導体ダイ及びシャントなどの平坦な表面を有するパッケージ構成要素への接続に影響を及ぼし得る。また、そのようなリードフレームは概して、パッケージ成形ダイとの締まりばね（interference fit）であり、これは、完成したパッケージ内の残留応力をもたらし得、それが、パッケージの信頼性試験及び動作の間のはんだクラックの一因となり得る。
【0015】
半導体パッケージ１００に関するものを含む本明細書に開示される手法は、ダイ、シャント、及び電気コンタクトパッド間のワイヤボンド及びはんだ接続を低減又は排除することによって、及び／又は、スタンプされたリードフレームを金属トレースで置き換えることによって、従来の設計と比較してパッケージ信頼性を改善し得る。
【0016】
図１Ａ及び図１Ｂは半導体パッケージ１００を図示する。具体的には、図１Ａは半導体パッケージ１００の斜視図を示し、図１Ｂは半導体パッケージ１００の断面図を図示する。半導体パッケージ１００は、誘電体基板層１２８内に埋め込まれた半導体ダイ１３０及びシャント１４
０を有する第１の層１０４と、第１の層１０４上に積層された第２の層１０６とを含む。第２の層１０６は、第１の誘電体基板層１２８上にパターン化された、第１の金属トレース１５０を表す金属トレースセクション１５０Ａ～１５０Ｃと、第１の金属トレース１５０の上の第２の誘電体基板層１５８とを含む。
０を有する第１の層１０４と、第１の層１０４上に積層された第２の層１０６とを含む。第２の層１０６は、第１の誘電体基板層１２８上にパターン化された、第１の金属トレース１５０を表す金属トレースセクション１５０Ａ～１５０Ｃと、第１の金属トレース１５０の上の第２の誘電体基板層１５８とを含む。
【0017】
半導体パッケージ１００はまた、第１の層１０４に対して第２の層１０６とは反対側のベース層１０２を含む。ベース層１０２は、第１の誘電体基板層１２８上にパターン化された第２の金属トレース１２０を含む。第２の金属トレース１２０は、半導体ダイ１３０及びシャント１４０に対して第１の金属トレース１５０とは反対側にある。ベース層１０２は、第２の金属トレース１２０の上の第３の誘電体基板層１１８をさらに含む。第２の金属トレース１２０は、電気的コンタクトパッド１１２Ａ～１１２Ｅ（総称して「パッド１１２」）を、シャント１４０、金属ピラー１２２Ａ～１２２Ｃ（総称して「ピラー１２２」）、及び半導体ダイ１３０に電気的に接続する。ベース層１０２は、露出した電気的コンタクトパッド１１２を形成する。電気的コンタクトパッド１１２は、金属トレース１２０、１５０及び金属ピラー１２２を介するシャント１４０及び半導体ダイ１３０への電気的接続を提供する。
【0018】
金属トレース１２０、１５０は、誘電体基板層１２８の両側にパターン化された金属めっき層である。金属トレース１２０、１５０はいずれも、概して平面であり、パッケージ１００の様々な要素との電気的接続を形成するために誘電体基板層１２８を介して延在するビアが追加されている。金属ピラー１２２は、誘電体基板層１２８を介して延在して、金属トレース１２０、１５０間の電気接続を提供する。本明細書で言及される金属ピラーは、半導体パッケージ１００の別個の導電層（金属トレース１２０、１５０）間を橋渡しする電気的接続を提供するので金属ブリッジと呼ばれることもある。
【0019】
金属トレース１５０は、シャント１４０の表面１４１の第１の部分１４１Ａを金属ピラー１２２Ａに電気的に接続する第１のセクション１５０Ａと、表面１４１の第２の部分１４１Ｂを第２の金属ピラー１２２Ｂに電気的に接続する第２のセクション１５０Ｂとを含む。いくつかの例において、金属トレースセクション１５０Ａ、１５０Ｂは、シャント１４０を介する負荷電流の電流感知のために用いられ得る。
【0020】
半導体ダイ１３０は、その機能回路要素への電気的接続を提供するボンドパッド１３１を含む。ボンドパッド１３１は、誘電体基板層１２８上にパターン化された金属トレース１５０に電気的に結合される。具体的には、誘電体基板層１２８がビア１５１Ｃを形成し、ビアはボンドパッドの上の金属トレースセクション１５０Ｃの導電性材料で充填されて、半導体ダイ１３０の機能回路要素を金属トレース１５０に電気的に接続する。同様に、誘電体基板層１２８は、シャント１４０の表面１４１の第１及び第２の部分１４１Ａ、１４１Ｂの上にビア１５１Ａ、１５１Ｂを形成する。ビア１５１Ａ、１５１Ｂは、それぞれ金属トレースセクション１５０Ａ、１５０Ｂの導電性材料で充填されて、シャント１４０の表面１４１の部分１４１Ａ、１４１Ｂを金属トレース１５０に電気的に接続する。金属トレースセクション１５０Ｃは、各ボンドパッド１３１を金属ピラー１２２Ｃのうちの１つに接続し、金属トレース１２０のセクションを介して電気的コンタクトパッド１１２Ｃのうちの１つに接続する。
【0021】
金属ピラー１２２及び金属トレース１２０、１５０は、銅、銅合金、金、金合金、又は他の金属などの任意の適切な純金属又は合金を含み得るが、これらに限定されない。電気的コンタクトパッド１１２は、金属トレース１２０のベース金属層の上にめっきされた、はんだ付け可能な金属及び／又は耐腐食性金属を含み得る。
【0022】
半導体ダイ１３０の不活性表面が金属トレース１２０に接合される。誘電体フィルム１３６が、半導体ダイ１３０の不活性表面を金属トレース１２０から分離する。半導体ダイ１３０は、活性表面及び不活性表面を有する基板（例えば、シリコン又はシリコン／ゲルマニウム）を含む。ボンドパッド１３１は、その活性表面上の半導体ダイ１３０の誘電体層内のボンドパッド開口において露出される。ボンドパッド１３１は、半導体基板内の機能回路要素（図示せず）を含むメタライゼーション層に接合される。半導体ダイ１３０の機能回路要素は、半導体ダイ１３０の個片化の前に半導体ウェハ上に形成され、機能回路要素は、トランジスタ、ダイオード、キャパシタ、及び抵抗器等の回路要素、並びに、信号線、及び種々の回路要素を相互接続するその他の導電体を含む。非限定的な例として、そのような機能回路要素は、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ、無線周波数チップ、メモリ、マイクロコントローラ、及びシステムオンチップ、又はそれらの組み合わせを含み得る。機能回路要素は概して、デジタルＩＣ（例えば、デジタル信号プロセッサ）、又はＢｉＭＯＳ ＩＣ等のアナログＩＣ（例えば、増幅器又は電力コンバータ）等の、パッケージの所望の機能性を実現及び実施する集積回路要素である。機能回路要素の能力は、単純なデバイスから複雑なデバイスまで様々であり得る。
【0023】
シャント１４０は、金属トレース１２０に物理的及び電気的に接続される。半導体パッケージ１００の特定の例において、薄い誘電体フィルム１４６が金属トレース１２０からシャントを分離するが、誘電体フィルム１４６は、シャント１４０の表面１４３に近接するビア１２１を含み、ビア１２１は、金属トレース１２０の導電性材料で充填されて、金属トレース１２０をシャント１４０に電気的に接続する。
【0024】
図１Ｂにおいて最もよくわかるように、パッケージ１００を介する負荷電流経路は、第１の電気的コンタクトパッド１１２Ｄと、金属トレースの第１のセクション１２０と、シャント１４０と、金属トレースの第２のセクション１２０と、第２の電気的コンタクトパッド１１２Ｅとを順に含む。電気的コンタクトパッド１１２Ａ及び１１２Ｂは、シャント１４０の表面１４１へのそれらの電気的接続によって電流感知を容易にする。例えば、電流感知は、電気的コンタクトパッド１１２Ａ及び１１２Ｂを介してシャント１４０の表面１４１の部分１４１Ａ、１４１Ｂ間の電圧降下を測定することを含み得る。
【0025】
電気的コンタクトパッド１１２Ａと表面１４１の部分１４１Ａとの間の電気的接続は、金属トレース１２０のセクションと、金属ピラー１２２Ａと、金属トレースセクション１５０Ａとを順に含む。同様に、電気的コンタクトパッド１１２Ｂと表面１４１の部分１４１Ｂとの間の電気的接続は、金属トレース１２０のセクションと、金属ピラー１２２Ｂと、金属トレースセクション１５０Ｂとを順に含む。このようにして、金属ピラー１２２及び金属トレース１２０、１５０は、半導体パッケージ１００の半導体ダイ１３０と、シャント１４０と、電気的コンタクトパッド１１２との間に、配路可能な三次元の電気的接続を提供する。
【0026】
金属トレースセクション１５０Ａ、１５０Ｂの各々は、表面１４１、シャント１４０への５つの接続を含み、パッケージ１００を介する負荷電流経路内に欠陥がある場合に感知電流の精度を改善する有意な冗長性を提供する。他の例において、金属トレースセクション１５０Ａ、１５０Ｂは各々、表面１４１、シャント１４０への５つより多い又は少ない接続を提供し得る。
【0027】
誘電体基板層１１８、１２８、１５８は、半導体ダイ１３０、シャント１４０、及び金属ピラー１２２を含む、半導体パッケージ１００の電子機器を覆う保護層を提供する。誘電体基板層１１８、１２８、１５８は、非導電性プラスチック又は樹脂材料から形成し得る。誘電体基板層１１８、１２８、１５８のうちの１つ又は複数が成形化合物であり得る。誘電体基板層１１８、１２８、１５８としての使用に適した成形化合物としては、例えば、エポキシノボラック樹脂、又はアルミナなどの充填材と組み合わされた同様の材料、及び、促進材、硬化材、フィルター、及び離型材などの成形に適した化合物を作製するための他の材料を含む、熱硬化性化合物が挙げられる。
【0028】
図２Ａ～図２Ｈは、半導体パッケージ１００を製造するための概念的なプロセス工程を図示する。図３は、受動構成要素を含む埋め込み半導体ダイの追加のパッケージ層を備える多層パッケージを製造する方法のフローチャートである。明確にするために、図３の手法は、半導体パッケージ１００及び図２Ａ～図２Ｈに関して説明するが、説明される手法はまた、図４～図５Ｂに関して説明するような、パッケージ３００、４００を含む代替のパッケージ構成に容易に適応され得る。
【0029】
図２Ａによって表されるように、半導体ダイ１３０及びシャント１４０は、金属キャリア又はガラスキャリアなどのキャリア１０上に実装される（図３、工程２０２）。キャリア１０は、製造の間、半導体パッケージ１００の未完成の層の支持を提供する。半導体ダイ１３０及びシャント１４０をキャリア１０に保持するために、熱又はＵＶ感光性接着材などの接着材が用いられる。この例では、誘電体フィルム１３６が、半導体ダイ１３０の不活性表面をキャリア１０に固定し、誘電体フィルム１４６が、シャント１４０をキャリア１０に固定する。
【0030】
図２Ｂによって表されるように、金属ピラー１２２が、半導体ダイ１３０及びシャント１４０を越えて延在する高さまでキャリア１０上にパターン化される（図３、工程２０４）。いくつかの例において、金属ピラー１２２をパターン化することは、金属ピラー１２２を所望の高さまで構築するために金属キャリアの複数の層をめっきすることを含み得る。
【0031】
図２Ｃによって表されるように、図２Ｂの部分的に組み立てられたデバイスが成形され、それによって、半導体ダイ１３０、シャント１４０、及び金属ピラー１２２を誘電体基板１２８で覆う（図３、工程２０６）。誘電体基板層１２８は、第１の層１０４の構成要素を封入し得るが、金属ピラー１２２の遠端は成形後に露出したままとされ得る。成形後、このプロセスは、誘電体基板層１２８の層を研削して、誘電体基板層１２８の表面に近接する金属ピラー１２２の遠端を露出させることを含む（図３、工程２０８）。研削により、金属ピラー１２２の露出された遠端との共通平面における誘電体基板層１２８のための平坦な表面も提供される。
【0032】
図２Ｄによって表されるように、金属ピラー１２２が金属トレース１５０に電気的に接続された状態で、金属トレース１５０が誘電体基板１２８の上でパターン化される（図３、工程２１０）。金属トレース１５０をめっきする前に、シャント１４０の表面１４１の部分１４１Ａ、１４１Ｂを露出させるために、誘電体基板層１２８内に、ビア１５１Ａ、１５１Ｂが、穿孔、化学エッチング、又はプラズマエッチングされる。同様に、金属トレース１５０をめっきする前に、半導体ダイ１３０の能動側のボンドパッドを露出させるために、ビア１５１Ｃが誘電体基板層１２８内に、穿孔、化学的エッチングされ、又はプラズマエッチングされる。穿孔はレーザー穿孔を含み得る。レーザー穿孔は、誘電体基板層１２８に丸い窪みを形成するが、穿孔は、パッケージ３００に関して説明したように、トレンチ３５１Ａ、３５１Ｂなどの任意の所望の形状を形成するために繰り返される。金属トレース１５０のめっき層は、ビア１５１Ａ、１５１Ｂ、１５１Ｃを充填して、シャント１４０の表面１４１の部分１４１Ａ、１４１Ｂ、及び半導体ダイ１３０の機能回路要素を金属トレース１５０に電気的に接続する。
【0033】
【0034】
図２Ｆによって表されるように、誘電体基板層１５８を金属トレース１５０及び誘電体基板層１２８の上に適用した後、半導体ダイ１３０と、シャント１４０と、金属ピラー１２２と、誘電体基板層１２８と、金属トレース１５０とを含むサブアセンブリがキャリア１０から除去される（図３、工程２１４）。部分的に組み立てられた半導体パッケージ１００をキャリア１０から除去することは、ＵＶ光又は熱を適用することなどによって、誘電体フィルム１３６、１４６を含む半導体パッケージ１００をキャリア１０に固定する任意の接着材を不活性化することを含み得る。
【0035】
図２Ｇによって表されるように、金属ピラー１２２が金属トレース１２０に電気的に接続された状態で、金属トレース１２０が誘電体基板１２８上にパターン化される（図３、工程２１６）。金属トレース１２０をめっきする前にシャント１４０の一部を露出させるため、ビア１２１が誘電体フィルム１４６内に、穿孔、化学的エッチング、又はプラズマエッチングされる。金属トレース１２０のめっき層は、シャント１４０を金属トレース１２０に電気的に接続するビア１２１を充填する。誘電体基板層１２８がキャリア１０に適合する平面を提供する一方、誘電体基板層１２８の平坦性を保証し、及び／又は、金属ピラー１２２の遠端が露出するために、金属トレース１２０をパターン化する前に研削が成され得る。
【0036】
図２Ｈによって表されるように、はんだ付け可能な金属及び／又は耐腐食性金属などの付加的な金属層が金属トレース１２０上にめっきされて、コンタクトパッド１１２を形成する（図３、工程２１８）。図２Ｈにさらに示されるように、部分的に組み立てられたデバイスが成形され、それによって、誘電体基板１５８で金属トレース１２０を覆う一方、コンタクトパッド１１２が半導体パッケージ１００の外側表面上に露出されたまま残る（図３、工程２２０）。
【0037】
いくつかの代替の例において、金属トレース１２０のパターン化の間、金属トレース１５０が露出されたままであるように、工程２１２が、工程２２０と共に又は工程２２０の後に成され得る。同じ又は異なる例において、金属トレース１５０をパターン化する前に金属トレース１２０がパターン化され得る。
【0038】
いくつかの例において、半導体パッケージ１００は、誘電体基板層１１８、１２８、１５８のうちの１つ又は複数のための共通のモールドを用いて共通のキャリア１０上に製造されたパッケージのアレイのうちの１つであり得る。そのような例において、この方法はさらに、個々の半導体パッケージ１００を形成するために成形パッケージのアレイを個片化することを含む。個片化は、相互接続されたパッケージを連結する任意の誘電材料を鋸又は他の切断器具で切断することを含み得る。
【0039】
図４は半導体パッケージ３００を図示する。半導体パッケージ３００は、第１の金属トレース３５０を表す金属トレースセクション３５０Ａ～３５０Ｃで金属トレース１５０が置換されていることを除いて、半導体パッケージ１００と実質的に同様である。金属トレース３５０は、金属トレースセクション３５０Ａ、３５０Ｂが、金属トレースセクション１５０Ａ、１５０Ｂのビア１５１Ａ、１５１Ｂではなくトレンチ３５１Ａ、３５１Ｂを含むことを除いて、金属トレース１５０と実質的に同様である。金属トレースセクション３５０Ｃは、金属トレースセクション１５０Ｃと実質的に同様である。金属トレースセクション３５０Ａは、シャント１４０の表面１４１の第１の部分１４１Ａを金属ピラー１２２Ａに電気的に接続するトレンチ３５１Ａを充填し、金属トレースセクション３５０Ｂは、表面１４１の第２の部分１４１Ｂを第２の金属ピラー１２２Ｂに電気的に接続するトレンチ３５１Ｂを充填する。トレンチ３５１Ａ、３５１Ｂは細長いビアを表す。トレンチ３５１Ａ、３５１Ｂは、誘電体基板層１２８の上に金属トレース３５０をめっきする前に、誘電体基板層１２８内の表面１４１の部分１４１Ａ、１４１Ｂに近接する細長いキャビティを露出させるために誘電体基板層１２８を介して繰り返されるレーザー穿孔によって形成され得、金属トレース３５０の金属で細長いキャビティを充填する。
【0040】
ビア１５１Ａ、１５１Ｂではなくトレンチ３５１Ａ、３５１Ｂを用いることで、金属トレースセクション３５０Ａ、３５０Ｂとシャント１４０との間のコンタクト面積が増加される。いくつかの例において、トレンチ３５１Ａ、３５１Ｂは各々、表面１４１の幅の少なくとも半分延在し得る。そのような設計は、パッケージ３００を介する負荷電流経路の要素間に欠陥又は亀裂がある場合の感知精度を改善し得る。このため、パッケージ３００は、パッケージ１００と比較して、シャント１４０を介する負荷電流を電流感知するためのさらなる弾性及び冗長性を提供し得る。
【0041】
半導体パッケージ１００と同じ番号を有する半導体パッケージ３００の要素は、半導体パッケージ１００におけるそれらの要素と同じか又は実質的に同様である。簡潔にするために、そのような要素は、半導体パッケージ３００に関して詳細は記載されないか又は限定的に説明される。
【0042】
半導体パッケージ１００と同様に、半導体パッケージ３００は、誘電体基板層１２８に埋め込まれた半導体ダイ１３０及びシャント１４０を含む第１の層と、第１の層上に積層された第２の層とを含む。第２の層は、第１の誘電体基板層１２８上にパターン化された金属トレース３５０と、第１の金属トレース３５０の上の第２の誘電体基板層１５８とを含む。
【0043】
半導体パッケージ３００はまた、半導体ダイ１３０及びシャント１４０に対して第１の金属トレース３５０とは反対側の第１の誘電体基板層１２８上にパターン化された金属トレース１２０を有するベース層と、第２の金属トレース１２０の上の第３の誘電体基板層１１８とを含む。第２の金属トレース１２０は、シャント１４０と、金属ピラー１２２と、半導体ダイ１３０とに電気的コンタクトパッド１１２を電気的に接続する。電気的コンタクトパッド１１２は、金属トレース１２０、３５０及び金属ピラー１２２を介するシャント１４０及び半導体ダイ１３０への電気的接続を提供する。
【0044】
このようにして、金属ピラー１２２及び金属トレース１２０、３５０は、半導体パッケージ３００の、半導体ダイ１３０と、シャント１４０と、電気的コンタクトパッド１１２との間に、配路可能な三次元電気的接続を提供する。
【0045】
図５Ａは半導体パッケージ４００の分解斜視図を示し、図５Ｂはパッケージ４００の断面図を図示する。半導体パッケージ４００は、シャント１４０を介する負荷電流のための冗長電流経路を提供するために金属ピラー４２２Ａ、４２２Ｂが追加された半導体パッケージ１００と実質的に同様である。さらに、金属トレース１５０は、金属トレース４５０を表す金属トレースセクション４５０Ａ～４５０Ｅで置換されている。金属トレース４５０は、金属トレースセクション４５０Ｄ、４５０Ｅを追加した金属トレース１５０と実質的に同様である。金属トレースセクション４５０Ａ～４５０Ｃは、金属トレースセクション１５０Ａ～１５０Ｃと実質的に同様である。
【0046】
金属トレースセクション４５０Ｄ、４５０Ｅは、ビア４５１Ａ、４５１Ｂのためのコンタクト領域の外側のシャント１４０の表面１４１の部分と接するトレンチ４５３Ａ、４５３Ｂを含む。金属ピラー４２２は、シャント１４０の表面１４１と直接接する金属トレースセクション４５０Ｄ、４５０Ｅと、シャント１４０の第２の表面１４３と直接接する第２の金属トレース１２０の部分との間に延在する。
【0047】
図５Ｂに最もよく示されるように、金属ピラー４２２Ａ、４２２Ｂ及び金属トレースセクション４５０Ｄ、４５０Ｅは、電気的コンタクトパッド１１２Ｄ、１１２Ｅからシャント１４０を介する冗長負荷電流経路を提供する。パッケージ１００に関して説明したように、金属トレース１２０のビア１２１は、電気コンタクトパッド１１２Ｄ、１１２Ｅからシャント１４０を介する主要負荷電流経路を提供する。パッケージ４００の冗長負荷電流経路は、シャント１４０と金属トレース１２０のビア１２１との間の接続を含む、主要負荷電流経路の要素間に欠陥又は亀裂がある場合の感知精度を改善し得る。このため、パッケージ４００は、パッケージ１００と比較して、シャント１４０を介する負荷電流を電流感知するためのさらなる弾性及び冗長性を提供し得る。
【0048】
代替の例において、パッケージ４００のビア４５１Ａ、４５１Ｂは、シャント１４０を介する負荷電流を電流感知するためのさらなる弾性及び冗長性を提供するために、パッケージ３００に関して説明したようなトレンチ３５１Ａ、３５１Ｂで置換されてもよい。
【0049】
半導体パッケージ１００と同じ番号を有する半導体パッケージ４００の要素は、半導体パッケージ１００におけるそれらの要素と同じか又は実質的に同様である。簡潔にするために、そのような要素は、半導体パッケージ４００に関して詳細は説明されないか又は限定的に説明される。
【0050】
半導体パッケージ１００と同様に、半導体パッケージ４００は、誘電体基板層１２８に埋め込まれた半導体ダイ１３０及びシャント１４０を含む第１の層と、第１の層上に積層された第２の層とを含む。第２の層は、第１の誘電体基板層１２８上にパターン化された金属トレース４５０と、第１の金属トレース４５０の上の第２の誘電体基板層１５８とを含む。
【0051】
半導体パッケージ４００はまた、半導体ダイ１３０及びシャント１４０に対して第１の金属トレース４５０とは反対側の第１の誘電体基板層１２８上にパターン化された金属トレース１２０を有するベース層と、第２の金属トレース１２０の上の第３の誘電体基板層１１８とを含む。第２の金属トレース１２０は、シャント１４０と、金属ピラー１２２、４２２と、半導体ダイ１３０とに電気的コンタクトパッド１１２を電気的に接続する。ベース層１０２はまた、露出した電気的コンタクトパッド１１２を形成する。電気的コンタクトパッド１１２は、金属トレース１２０、４５０及び金属ピラー１２２、４２２を介するシャント１４０及び半導体ダイ１３０への電気的接続を提供する。
【0052】
このようにして、金属ピラー１２２、４２２及び金属トレース１２０、４５０は、半導体ダイ１３０と、シャント１４０と、半導体パッケージ４００の電気的コンタクトパッド１１２との間に、配路可能な三次元電気的接続を提供する。
【0053】
パッケージ１００、３００、４００に関して説明した手法を含む、埋め込み半導体ダイを有する多層パッケージ及びパターン化された金属トレースを有するシャントのための特定の手法は、以下の特許請求の範囲によって定義される本開示に含まれる一般的な発明的概念の単なる例示である。
【図1A】
【図1B】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図3】
【図4】
【図5A】
【図5B】
【国際調査報告】