特表 2024-521263 アナログ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-30

(54)【発明の名称】アナログ回路

(51)【国際特許分類】

   G06G 7/12 20060101AFI20240523BHJP

【ＦＩ】

G06G7/12

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023575710

(86)(22)【出願日】2021-06-11

(85)【翻訳文提出日】2024-01-04

(86)【国際出願番号】 EP2021065753

(87)【国際公開番号】W WO2022258192

(87)【国際公開日】2022-12-15

(81)【指定国・地域】

(71)【出願人】

【識別番号】323006688

【氏名又は名称】アナブリッド ゲーエムベーハー

(74)【代理人】

【識別番号】100127188

【弁理士】

【氏名又は名称】川守田 光紀

(72)【発明者】

【氏名】ハイマン ラース

(72)【発明者】

【氏名】ウルマン ベルント

(72)【発明者】

【氏名】ケッペル ズィーベン

(57)【要約】

少なくとも２つのグループに分割される複数のアナログ機能と、前記複数のアナログ機能に含まれるアナログ機能間で電圧信号及び電流信号の両方の伝送を可能にするべく、前記複数のアナログ機能を相互接続するように構成される相互接続構造とを備える、アナログ回路が提供される。前記相互接続構造は、ローカルバス階層レベルが各グループのアナログ機能を相互接続するように構成され、グローバルバス階層レベルが複数のグループのアナログ機能を相互接続するように構成されるという、少なくとも２つの階層レベルの相互接続を有する。前記ローカルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有し、前記グローバルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する。
【選択図】図５

【特許請求の範囲】

【請求項1】

少なくとも２つのグループに分割される複数のアナログ機能と、
前記複数のアナログ機能に含まれるアナログ機能間で電圧信号及び電流信号の両方の伝送を可能にするべく、前記複数のアナログ機能を相互接続するように構成される相互接続構造と、
を備え、
前記相互接続構造は、ローカルバス階層レベルがグループのアナログ機能を相互接続するように構成され、グローバルバス階層レベルが複数のグループのアナログ機能を相互接続するように構成されるという、少なくとも２つの階層レベルの相互接続を有し、
前記ローカルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有し、
前記グローバルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する、
アナログ回路。

【請求項2】

前記ローカルバス階層レベルは各グループについて少なくとも１つのローカルバスを有し、該ローカルバスは、対応するグループの複数のアナログ機能を相互接続するように構成され、
前記グローバルバス階層レベルは、前記複数のグループのアナログ機能を相互接続するように構成される少なくとも１つのグローバルバスを有する、
請求項１に記載のアナログ回路。

【請求項3】

各グループの前記少なくとも１つのローカルバスは、電圧信号を伝送するための電圧信号線を有し、前記少なくとも１つのグローバルバスは、電流信号を伝送するための電流信号線を有する、請求項２に記載のアナログ回路。

【請求項4】

少なくとも１つのグループのための前記少なくとも１つのローカルバスは、電流信号を伝送するための電流信号線を有し、及び／又は、前記少なくとも１つのグローバルバスは、電圧信号を伝送するための電圧信号線を有する、請求項３に記載のアナログ回路。

【請求項5】

各アナログ機能は、該アナログ機能のグループの前記ローカルバス及び／又は前記少なくとも１つのグローバルバスに接続される、請求項２から４のいずれか１項に記載のアナログ回路。

【請求項6】

アナログ機能の電流入力又は電流出力は電流信号ラインに接続されており、及び／又は、
アナログ機能の電圧入力又は電圧出力は電圧信号ラインに接続される、
請求項１から５のいずれか１項に記載のアナログ回路。

【請求項7】

あるグループ内において電圧信号ラインに接続された第１のアナログ機能と、該グループ内において電流信号ラインに接続された第２のアナログ機能とは、該グループ内の第３のアナログ機能として、電圧電流コンバータ又は電流電圧コンバータを介して相互に接続される、請求項１から６のいずれか１項に記載のアナログ回路。

【請求項8】

少なくとも１つのグループが、アナログ機能として複数の電圧電流コンバータを含み、該複数の電圧電流コンバータは、
それぞれの電圧入力が異なる電圧信号線に接続される少なくとも２つの電圧電流コンバータの電流出力が、アナログ機能の電流入力に接続される電流信号線に接続されるという点で、アナログ機能のファンイン特性を拡張するように構成され、及び／又は、
アナログ機能の電圧出力が、少なくとも２つの電圧電流コンバータの両方の電圧入力に接続される１つの電圧信号ラインに接続され、前記少なくとも２つの電圧電流コンバータのそれぞれの電流出力は別々の電流信号ラインに接続される点で、アナログ機能のファンアウト特性を拡張するように構成される、
請求項１乃至７のいずれか１項に記載のアナログ回路。

【請求項9】

少なくとも１つのグループが、アナログ機能として１つ又は複数の電圧電流コンバータを有し、ただしこれらのコンバータは、１つ又は複数の電圧信号が１つ又は複数の電流信号に変換され、該１つ又は複数の電流信号が異なるグループのアナログ機能間で少なくとも１つのグローバルバスを介して伝送されるという点で、信号帯域幅を拡張し、及び／又は信号伝送における寄生抵抗の影響を低減するように構成されている、請求項１乃至８のいずれか１項に記載のアナログ回路。

【請求項10】

少なくとも１つのグループが、アナログ機能として電圧電流コンバータを有し、該電圧電流コンバータは、アナログ機能の出力信号を較正するために該電圧電流コンバータの１つ又は複数のポテンショメータなどの１つ又は複数の調整可能な抵抗が調整されるという点で、アナログ機能のゲイン誤差及び／又はオフセット誤差を補償するように構成されている、請求項１乃至９のいずれか１項に記載のアナログ回路。

【請求項11】

少なくとも１つのグループが、アナログ機能として電圧電流コンバータを有し、該電圧電流コンバータは、較正された電流信号と、該較正された電流信号が符号反転された信号とがアナログ機能の電流入力に伝送され、該アナログ機能の出力信号がゼロに調整されるという点で、該アナログ機能の電圧入力における寄生抵抗を補償するように構成されている、請求項１乃至１０のいずれか１項に記載のアナログ回路。

【請求項12】

前記ローカルバス階層レベルは、少なくとも１つのグループについて、
該グループのアナログ機能のセットを相互接続するように構成された第１のローカルバスと、
該グループの別のアナログ機能のセットを相互接続するように構成された第２のローカルバスと、
を備える、請求項１に記載のアナログ回路。

【請求項13】

前記第１のローカルバスは電圧信号を伝送するための電圧信号ラインを有し、前記第２のローカルバスは電流信号を伝送するための電流信号ラインを有する、請求項１２に記載のアナログ回路。

【請求項14】

前記相互接続構造は、相互接続の少なくとも更なる階層レベルを有し、少なくとも１つの中間バス階層レベルは、前記複数のグループの中のグループのセットのアナログ機能を相互接続するように構成され、前記少なくとも１つの中間バス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する、請求項１から１３のいずれか１項に記載のアナログ回路。

【請求項15】

グループのセットのそれぞれは、互いに隣接又は近接して配置されたいくつかのグループを含む、請求項１４に記載のアナログ回路。

【請求項16】

前記少なくとも１つの中間バス階層レベルは、グループのセットについて少なくとも１つの中間バスを有し、該中間バスは、前記セットのアナログ機能を相互接続するように構成される、請求項１４又は１５に記載のアナログ回路。

【請求項17】

前記少なくとも１つの中間バス階層レベルは、第１のグループセットのための第１の中間バスと、第２のグループセットのための第２の中間バスとを少なくとも有し、前記第１のグループセットは、前記第２のグループセットと比較して、少ない数のグループ及び／又は互いに隣接又は近接して配置されるグループを含み、
前記第１の中間バスは、電圧信号を伝送するための電圧信号ラインを有し、前記第２の中間バスは、電流信号を伝送するための電流信号ラインを有する、
請求項１４から１６のいずれか１項に記載のアナログ回路。

【請求項18】

前記複数のアナログ機能は、グループ内のアナログ機能間のリンク数が最適化されるようにグループに分割される、請求項１から１７のいずれか１項に記載のアナログ回路。

【請求項19】

前記複数のアナログ機能は、前記アナログ回路が解くべき数学的問題を構成する、請求項１８に記載のアナログ回路。

【請求項20】

前記複数のアナログ機能のいずれかは、積分器、加算器、乗算器、電圧電流コンバータ、比較器、指数機能、対数機能、設定可能な任意波形ファンクションジェネレータ、電流電圧コンバータのいずれかであるか、又はこれらのいずれかを含む、請求項１から１９のいずれか１項に記載のアナログ回路。

【請求項21】

前記複数のアナログ機能のいずれも、ファンイン回路及び／又はファンアウト回路を含まずにそれぞれの機能を実現するように構成される機能要素を有する、請求項１から２０のいずれか１項に記載のアナログ回路。

【請求項22】

前記アナログ回路は、アナログコンピュータ、アナログ演算回路、アナログフィルタ、アナログシグナルコンディショナのいずれか１つであるか、これらのいずれか１つに組み込まれるか、これらのいずれか１つの専用である、請求項１から２１のいずれか１項に記載のアナログ回路。

【請求項23】

前記アナログ回路は、ハイブリッドコンピュータ、ハイブリッド演算回路、ハイブリッドフィルタ、ハイブリッドシグナルコンディショナのいずれか１つであるか、これらのいずれか１つに組み込まれるか、これらのいずれか１つの専用である、請求項１から２１のいずれか１項に記載のアナログ回路。

【請求項24】

前記アナログ回路は、システムオンチップ集積回路などの集積回路、マイクロチップ、マイクロプロセッサ、ディスクリート回路のいずれかとして実装される、請求項１から２３のいずれか１項に記載のアナログ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本願に開示される事項はアナログ回路に関する。より具体的には、複数のアナログ機能を有するアナログ回路（の設計および動作）に関し、特に、複数のアナログ機能の相互接続に関する。

【背景】

【0002】

基本的に、本願に開示される事項は（以下、本開示という）は、アナログ回路の複数のアナログ機能の相互接続に関し、言い換えれば、アナログ回路の複数のアナログ機能の間の信号伝送（又はルーティング）に関する。「アナログ回路」との語句は、アナログ又はハイブリッドコンピュータ、アナログ又はハイブリッド演算回路、アナログ又はハイブリッドフィルタ、アナログ又はハイブリッドシグナルコンディショナなどを指してもよい。

【0003】

分散型アナログコンピュータ、集積型アナログコンピュータ、デジタル・フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）は、コンポーネント間の相互接続や信号伝送（又はルーティング）の点で、同じような課題を抱えている。そこで、このような回路の従来技術の概要を以下に示す。

【0004】

古典的なアナログコンピュータでは、積分器、乗算器、加算器などの個々の演算素子は、いわゆるパッチパネル（patch panel）を介して接続されている。パッチパネルは、個々の演算素子の入出力が接続されるソケットのマトリクスである。これらの演算素子は、パッチケーブルを介して相互接続される。パッチパネルの利点は、どのエレメントも他のどのエレメントとも接続でき、信号ラインの数に制限がないことである。パッチパネルの欠点は、相互接続を手動で行わなければならないことである。新しいプログラム、すなわちアナログコンピュータが解くべき数学的問題ごとに、相互接続を手動で変更しなければならない。（素子の相互接続の形式である）プログラムを交換可能なパッチパネルにおいても、プログラムの手作業による実装が必要という欠点は残ったままであった。

【0005】

このため、パッチパネルは電子スイッチングマトリクスに置き換えられた。しかし、このようなスイッチングマトリクスでは、スイッチの数が非常に多くなることが問題となる。例えば、演算素子が１００個ある場合、少なくとも１００×１００＝１０，０００個のスイッチのスイッチングマトリクスが必要となる。通常、演算素子には１つより多い入力と出力があるため、実際にはもっと多くのスイッチが必要になる。スイッチの数が多いことに加え、信号ラインとスイッチ自体の寄生容量も、このようなスイッチングマトリクスの欠点を表している。スイッチングマトリクスを多段で設計することにより、スイッチの数を減らすことができる。このようなスイッチングネットワークはＣｌｏｓネットワーク（クロス・ネットワーク）と呼ばれ、通信工学の分野で早くから使用されてきた。多段Ｃｌｏｓネットワークは全体的にスイッチ数が少なく、各入力ノードが各出力ノードに常に接続できるように設計できる。別の接続が必要になったときにネットワーク全体を再構成することが可能であれば、ネットワーク（すなわち回路）のオーバーヘッドを減らすことができる。アナログコンピュータの場合、新しい接続は新しいプログラム、つまり新しいコンフィギュレーションに相当するからである。少数の希望する接続を実装する必要がなければ、労力は更に削減できる。これは電話網では許容されるが、アナログコンピュータでは許容されない。Ｃｌｏｓネットワークには少なくとも３つのステージがあり、そのため直列に少なくとも３つのスイッチがある。このため、寄生容量や、スイッチとしてトランジスタを使用する場合はスイッチの容量とオン抵抗の組み合わせによる帯域幅により、信号帯域幅が狭くなる。

【0006】

ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）では、ＣＬＢ（コンフィギュラブル・ロジック・ブロック）と呼ばれるコンポーネント間の相互接続や信号伝送（若しくはルーティング）は、ブロッキングの確率を低減し、信号ライン（又はルーティングチャネル）に使用する面積や信号伝送（又はルーティング）全体の工数を削減し、伝送ゲートのオン抵抗に対する寄生容量の比率を低減してそれぞれ伝搬時間や位相シフトを短縮し、動的な消費電力を削減するように設計されている。これらの要求は、ローカルルーティングとグローバルルーティングの（組み合わせ）コンセプトによって実現される。具体的には、隣接するＣＬＢのみを接続する短い線分と、ＣＬＢのクラスタを接続する長い線分があり、短い線分と長い線分により、ローカルルーティングとグローバルルーティングにルーティングを分割する。ローカルルーティングとグローバルルーティングにルーティングを分割することで、線分の長さを調整し、その結果、労力を最適化したルーティングを実現できる。

【0007】

図１は、従来のＦＰＧＡにおけるローカルルーティングおよびグローバルルーティングの構成を示す概略図である。図１に示すように、ＣＬＢのクラスタ（又はグループ）内でのローカル信号伝送（又はルーティング）のためにローカル・インターコネクトが設けられ、ＣＬＢのクラスタ（又はグループ）間でのグローバル信号伝送（又はルーティング）のためにグローバル・インターコネクトが設けられている。ローカル・インターコネクトおよびグローバル・インターコネクトのいずれか１つにおいて、対応するＣＬＢ間の信号伝送（又はルーティング）は、信号ラインの（交差点の）スイッチによって実現される。これらのスイッチは、グローバル・インターコネクト上の少なくともいくつかの黒いドットによって概略的に示されている。（これは説明のために描かれていることに注意されたい。）

【0008】

コンフィギュラブル・ロジック・ブロック（ＣＬＢ）は汎用デジタル・ブロックであり、少なくとも１つのルックアップ・テーブル又はロジック機能と、エッジ制御Ｄフリップフロップとを備える。ロジック機能はマルチプレクサを有する。フル加算器、追加のフリップフロップ、クロックゲーティング、フリップフロップの出力からロジック入力へのローカル・フィードバックなどを含むＣＬＢもある。

【0009】

ＣＬＢの普遍性は、アナログコンピュータのようなアナログ回路における応用上の課題とは異なる。積分器、加算器、乗算器のような、頻繁に使用されるアナログ機能は、その回路構成が異なるため、普遍的なアナログブロックでは回路のオーバーヘッドが大きくなりすぎてしまい、回路のオーバーヘッドのために性能も最適ではなくなる。負帰還（ループ）のキャパシタを抵抗に置き換えることで積分器を加算器に変換できる。しかし積分器には初期条件を設定するための回路が残っており、加算器では未使用のオーバーヘッドとなる。また乗算器は、加算器や積分器とは実装が大きく異なる。従って、前述のＦＰＧＡにおけるローカルルーティングとグローバルルーティングの概念を、アナログコンピュータなどのアナログ回路にそのまま転用することはできない。

【0010】

とはいえ、図１に示すように、ＦＰＧＡのＣＬＢグループと同様のクラスタ（又はグループ）にアナログ機能を配置することは理にかなっている。というのも、アナログ回路では、コアエレメントである積分器が加算器や乗算器と直結しているのが一般的であるため、積分器、加算器、乗算器でクラスタ（又はグループ）を構成するのが合理的だと考えられるからである。

【0011】

アナログコンピュータでも、ＦＰＧＡと同様の課題が個々の素子の相互接続に当てはまるが、これは基本的に、ルーティングリソースが有限であるためであり、全ての素子が他のいずれかの素子と任意に相互接続できるようにはなっていないことに起因する。このためアナログコンピュータでは、クラスタリング（又はグループ化）によってもルーティング可能性が制限される問題を解決することができる。

【0012】

図２は、従来のアナログコンピュータにおけるマクロセルの構成を示す模式図であり、図３は、従来のアナログコンピュータにおける４つのマクロセルのアレイの構成を示す模式図である。

【0013】

図２に示すように、いずれのアナログ機能も他のどのアナログ機能にも接続することができ、その際に閉塞（ｂｌｏｃｋａｇｅ）を生じることもない。アナログ機能の各入力は水平線に固定的に接続される。アナログ機能の出力とクロスバーにおける接続とはフレキシブルに設定され、ＣＭＯＳトランスファー・ゲートなどのスイッチで接続される。これは、ＦＰＧＡのクロスバーとは異なる。というのもＦＰＧＡでは、クロスポイントにおいて、接続が形成されるだけでなく信号ラインの割り込みもプログラムできるからである。又は、ルーティングが直角になされるためである。

【0014】

寄生容量やスイッチのオン抵抗による誤差の問題を軽減するために、電流が信号として使用される。電流には、オペアンプ回路の入力で直接合計できるという利点がある。電流の使用は、ファンイン（ｆａｎ－ｉｎ）に関して有益である。しかし、電流の欠点は、出力信号を複数の入力に分配する必要がある場合、カレントミラー回路が必要になることである。電流の使用はファンアウト（ｆａｎ－ｏｕｔ）に関して不利である。図２において、機能ｆ１（ｘ）は、カレントミラー回路を必要とする複数の電流出力を持つ、いわゆるファンアウト回路を表している。

【0015】

アナログ機能が混在していればルーティングエフォートは少なくなると予想されるかもしれないが（統計的に平均してルーティング距離が短くなるため）、機能ｆ１（ｘ）、ｆ２（ｘ）、ｆ３（ｘ，ｙ）は物理的なレイアウト寸法が異なるため、これはほとんど不可能である。加えて、個々のアナログ機能は基準電圧やバイアス電流などの特殊な信号を必要とするため、追加の相互接続線を要し、任意に機能を配置することは困難になる。

【0016】

図３に示すように、マクロセルは高い階層レベルで相互接続されている。マクロセル内ではすべての機能が自由に接続できるが、上位階層レベルではノンブロッキング接続（non-blocking connection）は保証されていない。

【0017】

例えば、図３の左上のマクロセルはｍ１～ｍ４の出力ライン束を有し、すなわち１６個の機能セルに対して合計１８本の出力ラインを有し、これらは下端でマクロセルから出ている。機能セルの数よりも出力ラインの数が多いのは、左側の８個の機能は面積が小さく、分岐出力信号用のファンアウト機能であるためである。従って、マクロセルの１６個の機能は、４つの機能がそれぞれ２つの入力を持つため、合計２０の入力を持つことになる。入力ラインの束ｎ１～ｎ４はマクロセルの右側に配置されている。マクロセルの入力はアレイの垂直バスＮに、出力は水平バスＭに向かう。複数のマクロセルが相互接続されている場合、あるマクロセルのどのアナログ機能も他のどのマクロセルのどのアナログ機能とも相互接続できるように、任意の数のバスを用意することはできない。従って、状況によってはブロッキングが発生する可能性がある。

【0018】

アナログ信号の伝送や分配（ルーティング）には、電流（に基づく）信号と電圧（に基づく）信号が考えられる。言い換えれば、アナログコンピュータのようなアナログ回路における信号の伝送（又はルーティング）には、電流モード又は電圧モードが考えられる。

【0019】

アナログ信号が分配される場合、静的誤差と動的誤差を考慮しなければならない。電圧ベースの信号伝送（又はルーティング）の場合、積分器や加算器などのアナログ機能の入力抵抗と直列に接続されるクロスバー・スイッチなどのスイッチのオン抵抗が重要になる。スイッチには小さなオン抵抗が必要なため、ゲート面積が大きくなり、寄生容量が大きくなる。これらの容量は、各機能回路の有限な出力抵抗や上流スイッチのオン抵抗と相まって、信号帯域幅を狭める。電流ベースの信号伝送（又はルーティング）の場合、スイッチ間の電圧降下は問題にならないため、スイッチを小型化できる。

【0020】

ファンアウトとファンインについても、電圧（に基づく）信号伝送（又はルーティング）と電流（に基づく）信号伝送（又はルーティング）の違いがある。電流（に基づく）信号伝送（又はルーティング）の場合、ファンインは単純に信号ラインを接続するだけでよいが、ファンアウト（図２のｆ１（ｘ）など）は特別な機能が必要である。電圧（に基づく）信号伝送（又はルーティング）の場合、必要なファンインに等しい数の抵抗を各アナログ機能に設ける必要があり、ファンインが十分でない場合は、その前に別の加算ステージを接続する必要がある。

【0021】

図４は、従来のアナログコンピュータにおける電流モード動作用の積分器の実装を示す回路図である。この積分器には完全差動回路原理が適用されているが、図４では簡略化のため完全差動回路構成を描いていないことに留意されたい。

【0022】

図４に示すように、電流モード動作用の積分器は、電流入力（すなわちファンイン回路）、電圧－電流変換回路（すなわちＶ－Ｉコンバータ）、及び電流出力（すなわちファンアウト回路）を有する。ファンアウト回路は、積分器の出力を複数の後続入力に切り替えなければならない場合に電流をコピーするための回路である。この例では、ファンアウト回路は３つの電流出力を持ち、より大きなファンアウト、すなわちより多くの電流出力が必要な場合には、複数のファンアウト回路をカスケード接続する必要がある。

【0023】

（クロスバー）スイッチのオン抵抗によるファンインとファンアウト及び帯域幅の制限の問題を加味すると、従来、上述の設計／実装のようなアナログコンピュータにおけるアナログ信号の伝送（又はルーティング）は、典型的には電流（に基づく）信号によって達成される。すなわち、上述の設計／実装のようなアナログコンピュータでは、アナログ信号は通常、電流として伝送又はルーティングされる。

【0024】

アナログ回路におけるアナログ機能の実装の一例を示す図４の積分器の実装に関して、電流（に基づく）信号伝送／ルーティングを使用することは、以下の特性を示す。

【0025】

ファンインに関して：
・ ＶｃｎとＶｃｐの入力トランジスタは、高いトランスコンダクタンス（ｇｍ）に相当する低い入力インピーダンスを持つ必要がある。これは、短いチャネル長だけでなく大きな電流を必要とするが、上下のカレント・ミラー（図４ではＸ：Ｙで示す）のマッチング誤差（matching error）と相まって、オフセット誤差につながる。

【0026】

Ｖ－Ｉ変換に関して：
・ 動的には、この回路は、負帰還なしで積分容量に電流を積分するため、高い安定性を有する。ここで積分容量は、積分器の加算ポイントを表す。すなわち、オペアンプの負帰還に積分容量が不要である。ただし、帯域幅はファンイン回路の有限トランスコンダクタンスによって制限される。
・ オペアンプの入力ノードは、ある意味で外部信号バスから切り離されており、干渉信号の場合に有利である。
・ カレントミラーのマッチングによって実現されるトランスコンダクタンスアンプからの二重の電流出力によって、負帰還ループの寄生容量は小さく保たれ、動的安定性には良い。しかし、カレントミラーのマッチング誤差を考慮する必要がある。
・ 積分器の完全差動回路原理のため、積分容量（図４には示されていない）の電圧のコモンモード調整には、追加のトランスコンダクタンスアンプが必要である。

【0027】

ファンアウトに関して：
・ ファンアウト回路では、上下のカレントミラー（図４ではＸ：Ｙで示す）間のマッチング誤差が重要である。そのため、補正／補償のために６ビットＤＡＣ（５ビット＋符号）などの電流型ＤＡコンバータ（current-steering DAC）が必要となる。ただし、これによって補正できるのはオフセット誤差のみで、ゲイン誤差は補正できない。

【0028】

分散型アナログコンピュータでは、スケーリングやファクターを正確に設定するためにポテンショメータが使用される。集積型アナログコンピュータでは、デジタルポテンショメータは、例えばＲ－２－Ｒネットワークによって容易に実現できる。しかし電流モードでは、電流ベースの信号に適切な係数を実現するのは難しい。例えば、図４の実装では、Ｖ－Ｉ変換回路の抵抗ＲＶ－Ｉの抵抗値を変更することによって、すべての出力電流の係数を同じ方法で調整することしか（一般的には）できない。それぞれの出力電流の係数を個別に調整するためには、乗算型ＤＡＣが必要である。乗算型ＤＡＣは、基準電流（current reference）が信号入力として使用される電流型ＤＡＣである。電流型ＤＡＣは非常に瞬時に切り替えることができるが、基準電流を変化させる際の信号帯域幅は低く、消費面積もかなり大きい。

【0029】

以上から、複数のアナログ機能を含むアナログ回路、特に複数のアナログ機能の相互接続について、（その設計と動作に）改善の余地があることが認識できる。特に、アナログ回路の複数のアナログ機能の相互接続、言い換えれば、アナログ回路の複数のアナログ機能間の信号伝送（又はルーティング）には改善の余地がある。

【摘要】

【0030】

本願が開示する様々な実施形態は、上記の課題及び／又は問題点及び欠点の少なくとも一部を解決することを目的とする。

【0031】

より具体的には、本開示の目的は、複数のアナログ機能間の効率的な相互接続又は信号伝送（又はルーティング）を提供するアナログ回路を提供することであり、また、そのようなアナログ回路の動作方法及び／又は設計方法を提供することである。

【0032】

本開示の実施形態の様々な側面が、添付の特許請求の範囲に記載されている。

【0033】

本開示の例示的な捉え方の１つによれば、次のようなアナログ回路が提供される。このアナログ回路は、少なくとも２つのグループに分割される複数のアナログ機能と、前記複数のアナログ機能に含まれるアナログ機能間で電圧信号及び電流信号の両方の伝送を可能にするべく、前記複数のアナログ機能を相互接続するように構成される相互接続構造とを備え、前記相互接続構造は、ローカルバス階層レベルがグループのアナログ機能を相互接続するように構成され、グローバルバス階層レベルが複数のグループのアナログ機能を相互接続するように構成されるという、少なくとも２つの階層レベルの相互接続を有し、前記ローカルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有し、前記グローバルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する。

【0034】

上記構成において、前記ローカルバス階層レベルは、各グループに、該グループに含まれる複数のアナログ機能を相互接続するように構成される少なくとも１つのローカルバスを有してもよく、前記グローバルバス階層レベルは、前記複数のグループのアナログ機能を相互接続するように構成される少なくとも１つのグローバルバスを有してもよい。この場合、各グループの前記少なくとも１つのローカルバスは、電圧信号を伝送するための電圧信号ラインを有してもよく、前記少なくとも１つのグローバルバスは、電流信号を伝送するための電流信号ラインを有してもよい。そして、少なくとも１つのグループのための前記少なくとも１つのローカルバスは、電流信号を伝送するための電流信号ラインを有してもよく、及び／又は、前記少なくとも１つのグローバルバスは、電圧信号を伝送するための電圧信号ラインを有してもよい。更に、又は代替的に、任意のアナログ機能が、そのグループ用のローカルバス及び／又は少なくとも１つのグローバルバスに接続されてもよい。

【0035】

上記のいずれの構成においても、アナログ機能の電流入力又は電流出力は電流信号ラインに接続されてもよく、アナログ機能の電圧入力又は電圧出力は電圧信号ラインに接続されてもよい。

【0036】

上記のいずれの構成においても、あるグループ内において電圧信号ラインに接続された第１のアナログ機能と、該グループ内において電流信号ラインに接続された第２のアナログ機能とは、該グループ内の第３のアナログ機能として、電圧電流コンバータ又は電流電圧コンバータを介して相互に接続されてもよい。

【0037】

上記のいずれの構成においても、少なくとも１つのグループは、アナログ機能として複数の電圧電流コンバータを有してもよく、前記複数の電圧電流コンバータは、それぞれの電圧入力が別々の電圧信号ラインに接続される少なくとも２つの電圧電流コンバータのいずれの電流出力も、アナログ機能の電流入力に接続される１つの電流信号ラインに接続されるという点で、前記アナログ機能のファンイン特性を拡張するように構成され、及び／又は、前記複数の電圧電流コンバータは、前記アナログ機能の電圧出力が、少なくとも２つの電圧電流コンバータの両方の電圧入力に接続される１つの電圧信号ラインに接続され、前記少なくとも２つの電圧電流コンバータのそれぞれの電流出力は別々の電流信号ラインに接続される点で、前記アナログ機能のファンアウト特性を拡張するように構成される。

【0038】

上記のいずれの構成においても、少なくとも１つのグループは、アナログ機能として１つ又は複数の電圧電流コンバータを有してもよく、ただしこれらのコンバータは、１つ又は複数の電圧信号が１つ又は複数の電流信号に変換され、該１つ又は複数の電流信号が異なるグループのアナログ機能間で少なくとも１つのグローバルバスを介して伝送されるという点で、信号帯域幅を拡張し、及び／又は信号伝送における寄生抵抗の影響を低減するように構成されている。

【0039】

上記のいずれの構成においても、少なくとも１つのグループは、アナログ機能として電圧電流コンバータを有してもよく、この電圧電流コンバータは、前記アナログ機能の出力信号を較正するために該電圧電流コンバータの１つ又は複数のポテンショメータなどの１つ又は複数の調整可能な抵抗が調整されるという点で、前記アナログ機能のゲイン誤差及び／又はオフセット誤差を補償するように構成されている。

【0040】

上記のいずれの構成においても、少なくとも１つのグループは、アナログ機能として電圧電流コンバータを有してもよく、この電圧電流コンバータは、較正された電流信号と、該較正された電流信号が符号反転された信号とが前記アナログ機能の電流入力に伝送され、前記アナログ機能の出力信号がゼロに調整されるという点で、アナログ機能の電圧入力における寄生抵抗を補償するように構成されている。

【0041】

上記のいずれの構成においても、前記ローカルバス階層レベルは、少なくとも１つのグループに対して第１のローカルバス及び第２のローカルバスを有してもよく、ただし前記第１のローカルバスは、それぞれのグループのアナログ機能のセットを相互接続するように構成され、前記第２のローカルバスは、それぞれのグループのアナログ機能の別のセットを相互接続するように構成される。この場合、前記第１のローカルバスは、電圧信号を伝送するための電圧信号ラインを有してもよく、前記第２のローカルバスは、電流信号を伝送するための電流信号ラインを有してもよい。

【0042】

上記のいずれの構成においても、前記相互接続構造は、相互接続の少なくとも更なる階層レベルを有してもよく、少なくとも１つの中間バス階層レベルは、前記複数のグループの中のグループのセットのアナログ機能を相互接続するように構成され、前記少なくとも１つの中間バス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する。この場合、グループのセットのそれぞれは、互いに隣接又は近接して配置された、いくつかのグループを含んでもよい。追加的又は代替的に、前記少なくとも１つの中間バス階層レベルは、グループのセットについて少なくとも１つの中間バスを有してもよく、該中間バスは、前記セットのアナログ機能を相互接続するように構成される。加えて又は代替的に、前記少なくとも１つの中間バス階層レベルは、第１のグループセットのための第１の中間バスと、第２のグループセットのための第２の中間バスとを少なくとも有してもよく、前記第１のグループセットは、前記第２のグループセットと比較して、少ない数のグループ及び／又は互いに隣接又は近接して配置されるグループを含み、前記第１の中間バスは、電圧信号を伝送するための電圧信号ラインを有し、前記第２の中間バスは、電流信号を伝送するための電流信号ラインを有する。

【0043】

上記のいずれの構成においても、前記複数のアナログ機能は、グループ内のアナログ機能の間のリンクの数が最適化されるように、複数のグループに分割することができる。この場合、前記複数のアナログ機能は、前記アナログ回路が解くべき数学的問題を構成することができる。

【0044】

上記のいずれの構成においても、前記アナログ機能は、積分器、加算器、乗算器、電圧電流コンバータ、比較器、指数機能、対数機能、設定可能な任意波形ファンクションジェネレータ、電流電圧コンバータのいずれかであってもよく、又はこれらを含んでもよい。

【0045】

上記のいずれの構成においても、前記複数のアナログ機能のいずれも、ファンイン回路及び／又はファンアウト回路を含まずにそれぞれの機能を実現するように構成される機能要素を有してもよい。

【0046】

上記のいずれの構成においても、前記アナログ回路は、アナログコンピュータ、アナログ演算回路、アナログフィルタ、アナログシグナルコンディショナのいずれか１つであってもよく、これらのいずれか１つに組み込まれてもよく、これらのいずれか１つの専用であってもよい。

【0047】

上記のいずれの構成においても、前記アナログ回路は、ハイブリッドコンピュータ、ハイブリッド演算回路、ハイブリッドフィルタ、ハイブリッドシグナルコンディショナのいずれか１つであってもよく、これらのいずれか１つに組み込まれてもよく、これらのいずれか１つの専用であってもよい。

【0048】

上記のいずれの構成においても、前記アナログ回路は、システムオンチップ集積回路、マイクロチップ、マイクロプロセッサなどの集積回路、ディスクリート回路のいずれかとして実装されてもよい。

【0049】

上記の構成のいずれにおいても、複数のアナログ機能間の効率的な相互接続又は信号伝送（又はルーティング）を提供するアナログ回路を提供することが可能である。

【0050】

この後、前述の例示的な実施形態の更なる発展及び／又は修正も開示される。

【図面の簡単な説明】

【0051】

以下、本願の開示事項を、添付図面を参照しながら非限定的な例を用いてより詳細に説明する。

【図1】従来のＦＰＧＡにおけるローカルルーティングとグローバルルーティングの構成を示す模式図である。

【図2】従来のアナログコンピュータにおけるマクロセルの構成を示す模式図である。

【図3】従来のアナログコンピュータにおける４つのマクロセルのアレイの構成を示す模式図である。

【図4】従来のアナログコンピュータにおける、電流モード動作による積分器の実装を示す回路図である。

【図5】ある実施形態によるアナログ回路におけるローカルルーティングとグローバルルーティングの構成例を示す模式図である。

【図6】ある実施形態によるアナログ回路におけるローカルルーティングとグローバルルーティングの構成例を示す模式図である。

【図7】ある実施形態によるアナログ回路におけるローカルルーティングとグローバルルーティングの構成例を示す模式図である。

【図8】ある実施形態によるアナログ回路におけるローカルルーティングとグローバルルーティングの構成例を示す模式図である。

【図9】ある実施形態によるアナログ回路のクラスタの実装例を示す回路図である。

【図10】ある実施形態によるアナログ回路におけるローカルルーティング、グローバルルーティング、中間ルーティングの構成例を示す模式図である。

【図11】ある実施形態によるアナログ回路におけるローカルルーティング、グローバルルーティング、中間ルーティングの構成例を示す模式図である。

【図12】ある実施形態によるアナログ回路の設計方法の一例を示すフローチャートである。

【図13】ある実施形態によるアナログ回路の設計方法の一例を示すフローチャートである。

【詳細説明】

【0052】

以下、本願の開示事項を、特定の非限定的な例であって現在想定される実施形態の例を参照しつつ説明する。当業者であれば、これらの開示事項は、これらの例および実施形態に限定されるものでは決してなく、より広範に適用されてもよいことを理解するであろう。

【0053】

以下の説明は、主に、特定の例示的な回路構造や実装形態、技術に関する非限定的な例や実施形態として使用される仕様に注意を向けていることに留意されたい。これらの説明は、提示された非限定的な例及び実施形態の文脈でのみ使用され、本開示を何ら限定するものではない。むしろ、本明細書に記載される内容及び／又は本明細書に記載される実施形態が適用される限り、任意の他の回路構造、実装形態及び技術が同様に利用されうる。

【0054】

以下、本願で開示されるいくつかの側面の様々な例や実施形態が、いくつかの変形例及び／又は代替案を用いて説明される。一般に、具体的なの必要性や制約に従って、記載された様々な形態及び／又は代替例の全てが単独で、又は考えられる任意の組み合わせで（各種形態及び／又は代替例の個々の特徴の組み合わせも含めて）提供されてもよい。本明細書において、「備える」や「有する」「含む」という語句は、記載された例及び実施形態が言及された特徴のみからなると限定するものではないと理解されたい。そのような例及び実施形態は、言及されていない構造やユニット、モジュール、ネットワーク等も備えることができる。

【0055】

図面において、個々のブロック又は実体を相互接続する線や矢印は、一般に、その間の動作上の結合を例示することを意味し、この結合は、一方では実装に依存せず、他方では、図示しない任意の数の中間機能ブロック又は実体からなることもある、物理的及び／又は論理的結合であってもよいことに注意されたい。

【0056】

本開示の実施形態によれば、一般的に、複数のアナログ機能間の効率的な相互接続又は信号伝送（又はルーティング）を提供するアナログ回路、並びにアナログ回路の動作方法及び／又は設計方法が提供される。本開示において、アナログ機能は、積分器、加算器（減算器を含む）、乗算器、電圧－電流（Ｖ－Ｉ）コンバータ、電流－電圧（Ｉ－Ｖ）コンバータ、比較器、指数機能、対数機能、構成可能な任意波形ファンクションジェネレータなどの任意のアナログ機能であるか、又はそれらを有してもよい。

【0057】

ここで「アナログ回路」とは、アナログ又はハイブリッドコンピュータ、アナログ又はハイブリッド演算回路、アナログ又はハイブリッドフィルタ、アナログ又はハイブリッドシグナルコンディショナ等を指してもよい。より具体的には、本開示によるアナログ回路は、アナログコンピュータ、アナログ演算回路、アナログフィルタ、アナログシグナルコンディショナ等であってもよいし、これらのいずれかに具備されるものであってもよいし、これらいずれかの専用であってもよい。より具体的には、本開示によるアナログ回路は、ハイブリッドコンピュータ、ハイブリッド演算回路、ハイブリッドフィルタ、ハイブリッドシグナルコンディショナ等であってもよいし、これらのいずれかに具備されるものであってもよいし、これらいずれかの専用であってもよい。従って、本開示は、本明細書で開示されるようなアナログ回路が含まれる、又は含まれることによる、アナログ又はハイブリッドコンピュータ、アナログ又はハイブリッド演算回路、アナログ又はハイブリッドフィルタ、アナログ又はハイブリッド・シグナルコンディショナなどを包含する。

【0058】

また、本開示によるアナログ回路は、任意の方法で、例えば、システムオンチップ集積回路、マイクロチップ又はマイクロプロセッサなどの集積回路、又はディスクリート回路として実装されてもよい。従って、本開示は、本明細書に開示されるようなアナログ回路が実装される、又はそのようなアナログ回路よって実装される、集積回路、システムオンチップ集積回路、マイクロチップ、マイクロプロセッサ、ディスクリート回路などを包含する。

【0059】

更に、本明細書では、バスとは、あらゆる種類の信号を伝送／伝送できるあらゆる媒体を表すものとする。より具体的には、バスは、構成、動作又は制御に応じて、異なるコンポーネント間で信号の伝送／伝送を可能にする共有伝送媒体を表してもよい。

【0060】

本開示及び／又はその実施形態によれば、アナログ回路は、少なくとも２つのグループに分割される複数のアナログ機能と、前記複数のアナログ機能に含まれるアナログ機能間で電圧信号及び電流信号の両方の伝送を可能にするべく、前記複数のアナログ機能を相互接続するように構成される相互接続構造とを備える。前記相互接続構造は、ローカルバス階層レベルが各グループのアナログ機能を相互接続するように構成され、グローバルバス階層レベルが複数のグループのアナログ機能を相互接続するように構成されるという、少なくとも２つの階層レベルの相互接続を有する。前記ローカルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有し、前記グローバルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する。

【0061】

従って、本開示及び／又はその実施形態によるアナログ回路は、ローカルルーティング及びグローバルルーティングの（組み合わせ）を提供し、異なる（タイプの）信号、すなわち電圧信号及び電流信号をローカルルーティング及びグローバルルーティングに使用し伝送することができる。それにより、以下に更に詳細に説明するように、信号伝送（又はルーティング）のそれぞれの方法の利点、すなわち電流モード動作及び電圧モード動作の利点を有益に組み合わせることができる。

【0062】

本開示及び／又はその実施形態によるアナログ回路の例示的な変形例では、ローカルバス階層レベルは、１つ又は複数の電圧信号ラインによって、又は１つ又は複数の電圧信号ラインを介して、電圧信号を伝送するように構成される。すなわちローカルルーティングは電圧ベースである。また、グローバルバス階層レベルは、１つ又は複数の電流信号ラインによって、又は１つ又は複数の電流信号ラインを介して、電流信号を伝送するように構成される。すなわちグローバルルーティングは電流ベースである。

【0063】

本開示及び／又はその実施形態によるアナログ回路の例示的な変形例では、 ローカルバス階層レベルは、１つ又は複数の電圧信号ラインによって、又は１つ又は複数の電圧信号ラインを介して、電圧信号を伝送し、１つ又は複数の電流信号ラインによって、又は１つ又は複数の電流信号ラインによって、電流信号を伝送するように構成される。すなわちローカルルーティングは、電圧ベースと電流ベースの両方である。例えば、好ましくは電圧ベースであるが、付加的に電流ベースである。及び／又は、グローバルバス階層レベルは、１つ又は複数の電流信号ラインによって、又は１つ又は複数の電流信号ラインを介して、電流信号を伝送し、１つ又は複数の電圧信号ラインによって、又は１つ又は複数の電圧信号ラインを介して、電圧信号を伝送するように構成される。すなわちグローバルルーティングは、電流ベースと電圧ベースの両方である。例えば、好ましくは電流ベースであるが、付加的に電圧ベースである。

【0064】

本開示及び／又はその実施形態によるアナログ回路の例示的な変形例では、相互接続構造は、更なる階層レベルの相互接続を少なくとも有し、少なくとも１つの中間バス階層レベルは、複数のグループのうちの１組のグループのアナログ機能を相互接続するように構成される。前記少なくとも１つの中間バス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する。すなわち、ローカルバス階層レベル（でのルーティング）でもグローバルバス階層レベル（でのルーティング）でも、任意の中間バス階層レベルは、１つ又は複数の電圧信号ラインによって／又はそれを介して電圧信号を伝送するように構成され、及び／又は、１つ又は複数の電流信号ラインによって／又はそれを介して電流信号を伝送するように構成される。すなわち中間ルーティングは電圧ベース及び／又は電流ベースであるように構成される。

【0065】

本開示の実施形態の説明では、主にアナログ回路としてアナログコンピュータを参照しているが、これは例示及び説明のためのものであり、適用可能な範囲を限定するものではない。すなわち、アナログコンピュータによって例示されるすべての特徴及び特性は、特に断らない限り、実現可能であれば、あらゆる種類のアナログ回路に等しく適用可能である。

【0066】

図５～図９を参照して、２つの階層レベルの相互接続、すなわちローカルバス階層レベルとグローバルバス階層レベルを含むアナログ回路に関する様々な例及び実施形態を開示する。

【0067】

図５は、ある実施形態によるアナログ回路におけるローカルルーティングとグローバルルーティングの構成例を示す模式図である。

【0068】

図５に示すように、ある実施形態によるアナログ回路は、複数のアナログ機能（「ｆｕｎｃ」で示される）と、複数のアナログ機能を相互接続するように構成された相互接続構造とを備える。これら複数のアナログ機能は少なくとも２つのアナログ機能グループに分割されており、各グループは、縦方向に配置されたアナログ機能のブロックにより例示的に表されている。前述のように、これらのアナログ機能はいずれも、積分器、加算器（減算器を含む）、乗算器、電圧－電流（Ｖ－Ｉ）コンバータ、電流－電圧（Ｉ－Ｖ）コンバータ、比較器、指数機能、対数機能、構成可能な任意波形ファンクションジェネレータなどの任意のアナログ機能のいずれかであってもよく、又はそれらを有してもよい。グループ化された複数のアナログ機能は直線的に配置される必要はなく、例えば、それぞれの機能の回路の物理的レイアウトの形状、サイズ、寸法などに応じて、別の形に配置してもよい。

【0069】

実施形態によっては、ローカルバス階層レベルは、各グループに、該グループに含まれる複数のアナログ機能を相互接続するように構成される少なくとも１つのローカルバスを有し、グローバルバス階層レベルは、複数のグループのアナログ機能を相互接続するように構成される少なくとも１つのグローバルバスを有する。どのアナログ機能も、そのグループのための少なくとも１つのローカルバスに接続されていてもよく、及び／又は、少なくとも１つのグローバルバスに接続されてもよい。図５の例示的な図示とは無関係に、アナログ機能（のタイプ及び／又は要件）に応じて、各アナログ機能はそれぞれ、ローカルバス、グローバルバス、又はローカルバスとグローバルバスの両方に接続される可能性がある。

【0070】

図５の相互接続構造には、クロスバー・スイッチのようなスイッチは図示されていないことに留意されたい。しかし、アナログ機能間の適切な／必要な信号伝送（又はルーティング）を可能にするように、そのようなスイッチがどこにどのように設けられるべきかは、当業者には明らかであると考えられる。具体的には、スイッチは、アナログ機能（の入力又は出力）とバスの電圧ラインとの電圧接続部（"Ｖ"が付された矢印で示されている）と、アナログ機能（の入力又は出力）とバスの電流ラインとの電流接続部（"Ｉ"が付された矢印で示されている）と、バスの信号ラインの交差点とに設けられる。例えば、クロスバーでの接続は、垂直電流バス（ライン）と水平電流バス（ライン）との接続であることは明らかであろう。

【0071】

実施形態によっては、相互接続構造は、各グループのアナログ機能を相互接続するように構成された各グループのローカルバス（すなわちローカル相互接続）と、複数のグループのアナログ機能を相互接続するように構成されたグローバルバス（すなわちグローバル相互接続）とを備える。すなわち、ローカルバスは、各グループにおいてアナログ機能間の信号のローカルルーティングを（可能にする）ために提供／構成され、グローバルバスは、異なるグループの間でアナログ機能間の信号のグローバルルーティングを（可能にする）ために提供／構成される。従って、アナログ回路における複数のアナログ機能の間の相互接続は２つの階層レベルで構成され、ローカルバスは第１又は下位の階層レベルを表し、グローバルバスは第２又は上位の階層レベルを表す。ローカルバスもグローバルバスもどちらも、アナログ機能の数、それらのグループ化、ルーティング要件などに応じて、適切な数の信号ラインで構成される。

【0072】

実施形態によっては、各グループのローカルバスは、それぞれのバス又はライン上で「Ｖ」で示されるように、電圧信号を伝送するための電圧信号ライン、すなわち電圧（に基づく）信号又は単に電圧を伝送するための（専用）ラインを有する。また、少なくとも１つのグローバルバスは、それぞれのバス又はライン上で「Ｉ」で示されるように、電流信号を伝送するための電流信号ライン、すなわち電流（に基づく）信号又は単に電流を伝送するための（専用）ラインを有する。

【0073】

従って、本実施形態によるアナログ回路は、ローカルルーティングとグローバルルーティングの（組み合わせを）提供し、ローカルルーティングは電圧に基づいて行われ、グローバルルーティングは電流に基づいて行われる。それにより、以下に更に詳細に説明するように、信号伝送（又はルーティング）のそれぞれの方法の利点、すなわち電流モード動作及び電圧モード動作の利点を有益に組み合わせることができる。

【0074】

ただし、以下に示すように、本開示は、ローカルルーティング（すなわち任意のローカルバス）が純粋に電圧型であり、グローバルルーティング（すなわち任意のグローバルバス）が純粋に電流型である構造又は構成に限定されない。

【0075】

図５には、例示的に、各グループについて単一のローカルバスが示されている。しかしローカルバス階層レベルは、少なくとも１つのグループについて複数のローカルバスを有してもよい。ローカルバス階層レベルは、例えば少なくとも１つのグループについて第１のローカルバス及び第２のローカルバスを有してもよく、ただし第１のローカルバスは、それぞれのグループのアナログ機能のセットを相互接続するように構成され、第２のローカルバスは、それぞれのグループのアナログ機能の別のセットを相互接続するように構成されてもよい。この場合例えば、第１のローカルバスは、１つ又は複数の電圧信号ラインによって又はそれを介して電圧信号を伝送するように構成されてもよく、第２のローカルバスは、１つ又は複数の電流信号ラインによって又はそれを介して電流信号を伝送するように構成されてもよい。

【0076】

図６は、ある実施形態によるアナログ回路におけるローカルルーティングとグローバルルーティングの構成例を示す模式図である。

【0077】

図６に示すように、本実施の形態によるアナログ回路は、図５に示す基本構成又は構造と同じである。従って、基本的な構造又は構成については図５の説明を準用し、以下では相違点について説明する。図５と同様に、クロスバーにおける接続は、垂直電流バス（ライン）と水平電流バス（ライン）との接続であることは明らかであろう。

【0078】

実施形態によっては、少なくとも１つのグループのローカルバスが、電流信号を伝送するための電流信号ラインを更に備える。図６に示すように、ローカルバスはそれぞれ、（「Ｖ」で示す）電圧信号を伝送するための電圧信号ラインに加えて、（「Ｉ」で示す）電流信号を伝送するための電流信号ラインを有する。従って、ローカルバスは、電流（に基づく）信号又は単に電流を伝送するための（専用の）１つ又は複数のラインと、電圧（に基づく）信号又は単に電圧を伝送するための（専用の）１つ又は複数のラインとの組み合わせ又は混在構成を有する。

【0079】

電圧と電流が組み合わされたローカルルーティングを可能にするこのような相互接続構造は、電流出力を有する複数のアナログ機能（例えば乗算器など）がグループ内にある場合、どのようなグループでも有用／有益である。すなわち、それによって、グループ内のそのようなアナログ機能間の信号伝送（又はルーティング）が、少なくとも１つのグローバルバスに迂回しなければならないことを回避することができ、少なくとも１つのグローバルバス上の信号ラインを節約することができる。

【0080】

グループ内のアナログ機能を電圧に基づいて相互接続することに加えて、信号分配の追加方法として電流による相互接続を提供又は可能にすることで、さまざまな利点が得られる。例えば、もともと電流出力を有するようなアナログ機能の接続の手間を減らすことができる。例えば、アナログ機能の入力で電圧と電流を並列処理することで、スイッチの寄生抵抗を較正することができる。

【0081】

従って、本実施形態によるアナログ回路は、ローカルルーティングとグローバルルーティングの（組み合わせを）提供し、ローカルルーティングは電圧及び／又は電流に基づいて行われ、グローバルルーティングは電流に基づいて行われる。それにより、以下に更に詳細に説明するように、信号伝送（又はルーティング）のそれぞれの方法の利点、すなわち電流モード動作と電圧モード動作の利点を更に有益に組み合わせることができる。

【0082】

図７は、ある実施形態によるアナログ回路におけるローカルルーティングとグローバルルーティングの構成例を示す模式図である。

【0083】

図７に示すように、本実施の形態によるアナログ回路は、図５に示す基本構成又は構造と同じである。従って、基本的な構造又は構成については図５の説明を準用し、以下では相違点について説明する。図５と同様に、クロスバーにおける接続は、垂直電流バス（ライン）と水平電流バス（ライン）との接続であるか、垂直電圧バス（ライン）と水平電圧バス（ライン）との接続であることは明らかであろう。

【0084】

実施形態によっては、少なくとも１つのグローバルバスは、電圧信号を伝送するための電圧信号ラインを更に備える。図７に示すように、グローバルバスはそれぞれ、電流信号（「Ｉ」で示す）を伝送するための電流信号ラインに加えて、電圧信号（「Ｖ」で示す）を伝送するための電圧信号ラインを有する。従って、グローバルバスは、電圧（に基づく）信号又は単に電圧を伝送するための（専用の）１つ又は複数のラインと、電流（に基づく）信号又は単に電流を伝送するための（専用の）１つ又は複数のラインとの組み合わせ又は混在構成を有する。

【0085】

このような相互接続構造は、電流と電圧を組み合わせたグローバルルーティングが可能とし、例えば計装アンプ（instrumentation amplifier）の場合のように、接続されるアナログ機能の入力抵抗が高い場合に有用である。また、積分器の初期コンディショニングのためや、電源投入後のシステムの個別較正や全体較正のために、基準電圧を同時に複数の場所に分配しなければならない場合などにも有用である。つまり、必要な信号ラインの数を減らすことができ、より効率的な動作が可能になる。

【0086】

異なるグループ間においてアナログ機能間の電流による相互接続を提供又は可能にすることに加えて、すなわち下位階層レベルのアナログ機能間で上位階層レベルの相互接続を提供又は可能にすることに加えて、信号分配の追加方法として電圧による相互接続を提供又は可能にすることで、様々な利点を得ることができる。例えば、高インピーダンス入力や低ダイナミック要求の場合のエラーを較正することが可能である。

【0087】

従って、本実施形態によるアナログ回路は、ローカルルーティングとグローバルルーティングの（組み合わせを）提供し、ローカルルーティングは電圧に基づいて行われ、グローバルルーティングは電流及び／又は電圧に基づいて行われる。それにより、以下に更に詳細に説明するように、信号伝送（又はルーティング）のそれぞれの方法の利点、すなわち電流モード動作と電圧モード動作の利点を更に有益に組み合わせることができる。

【0088】

実施形態によっては、図６及び図７の構造又は構成を組み合わせることができる。従って、ある実施形態によるアナログ回路は、少なくとも１つのグループのローカルバスが電流信号を伝送するための電流信号ラインを（図６に示すように）更に有し、少なくとも１つのグローバルバスが電圧信号を伝送するための電圧信号ラインを（図７に示すように）更に有する、相互接続構造を備えうる。従って、これらの構造又は構成のそれぞれの利点を適宜組み合わせることができる。

【0089】

図８は、ある実施形態によるアナログ回路におけるローカルルーティングとグローバルルーティングの構成例を示す模式図である。

【0090】

図８に示すように、本実施の形態によるアナログ回路は、図５に示す基本構成又は構造と同じである。従って、基本的な構造又は構成については図５の説明を準用し、以下では相違点について説明する。図５と同様に、クロスバーにおける接続は、垂直電流バス（ライン）と水平電流バス（ライン）との接続であることは明らかであろう。

【0091】

実施形態によっては、各アナログ機能は、そのグループのローカルバス及び／又は少なくとも１つのグローバルバスに接続される。図８に示す例では、各グループにおいて、２つの機能がそのグループのローカルバスのみに接続され、２つの機能がグローバルバスのみに接続され、Ｖ／Ｉで示される２つの機能がそのグループのローカルバスとグローバルバスの両方に接続されている。もちろん、異なるグループの間で構造又は構成が同じである必要はない。

【0092】

従って、アナログ機能は、ローカル電圧バス及びグローバル電流バスに同時に接続される必要はなく、それぞれローカル電圧バス又はグローバル電流バスに接続することもできる。そして、ローカル電圧バスに接続されるグループのアナログ機能と、グローバル電流バスに接続されるグループのアナログ機能とは、（ローカル電圧バスとグローバル電流バスとの間に接続される）１つ又は複数の電流電圧コンバータ又は電流電圧コンバータを介して相互接続されることができる。

【0093】

このような相互接続は、図６及び／又は図７の構造又は構成においても同様に適用可能である。例えば図６を参照すると、アナログ機能のグループには、ローカル電圧バスに接続されているアナログ機能と、ローカル電流バスに接続されているアナログ機能とがあり、すなわち、当該グループ用のローカルバスの１つ又は複数の電圧ラインに接続されているアナログ機能と、当該グループ用のローカルバスの１つ又は複数の電流ラインに接続されているアナログ機能とがあるが、これらは、（ローカル電圧バスとローカル電流バスとの間に接続されている）１つ又は複数の電流電圧コンバータ又は電流電圧コンバータを介して相互接続されることができる。

【0094】

当業者には明らかなように、このように相互接続されたアナログ機能の入力と出力の特性に応じて、電圧電流コンバータ又は電流電圧コンバータのいずれかが、このような相互接続に使用される。すなわち、相互接続は、一方のアナログ機能の出力が電圧出力であり、他方のアナログ機能（前記一方のアナログ機能と同じであってもよい）の入力が電流入力である場合には、電圧電流コンバータを通じて達成される。また、一方のアナログ機能の出力が電流出力であり、他方のアナログ機能（前記一方のアナログ機能と同じであってもよい）の入力が電圧入力である場合には、電流電圧コンバータを通じて達成される。

【0095】

従って、あるグループ内において電圧信号ラインに接続された第１のアナログ機能と、該グループ内において電流信号ラインに接続された第２のアナログ機能とは、該グループ内の第３のアナログ機能として、電圧電流コンバータ又は電流電圧コンバータを介して相互に接続されることができる。

【0096】

しかし、図８には示されていないが、少なくとも１つのグループには、そのグループのローカルバスとグローバルバスの両方に接続されている１つ以上のアナログ機能（ｆｕｎｃ）が存在してもよい。

【0097】

実施形態によっては、アナログ機能の電流入力又は電流出力は電流信号ラインに接続されてもよく、アナログ機能の電圧入力又は電圧出力は電圧信号ラインに接続されてもよい。すなわち、アナログ機能の入力及び出力は、同じ電気信号に属する／関連することができ、又は異なる電気信号に属する／関連することができる。例えば、図９などから明らかなように、乗算器は電圧入力と電流出力とを有することができ、積分器や加算器は電圧入力と電流入力のいずれか一方又は両方と電圧出力とを有することができる。

【0098】

図９は、ある実施形態によるアナログ回路のクラスタの実装例を示す回路図である。

【0099】

図９には、図５から図８のいずれか１つに示されるようなアナログ機能グループに基本的に対応するクラスタについて、上記の実施形態に従い、アナログ回路の２つの階層レベルにおいて電圧ベース及び電流ベースの信号伝送（又はルーティング）を組み合わせた、例示的な実装が示されている。

【0100】

図９から明らかなように、ローカルルーティングはローカル電圧バス（による相互接続）を介して電圧ベースで実現され、グローバルルーティングはグローバル電流バス（による相互接続）を介して電流ベースで実現される。これは基本的に図５の構成又は相互接続に対応する。これにより、それぞれの利点を組み合わせることができる。すなわち、電圧ベースのカップリングは技術的に実装が容易であるが、ファンイン特性の点で限界がある。一方、電流ベースのカップリングでは、積分器など電圧出力を持つアナログ機能の出力にＶ－Ｉコンバータが必要であるが、電圧ベースのカップリングとは異なり、スイッチの寄生抵抗は重要ではない。

【0101】

図９の例示的な実装では、２つの積分器（「ＩＮＴ」で示される）及び２つの加算器（「ＡＤＤ」で示される）が下部に示され、１つの乗算器（「ＭＵＬ」で示される）及び２つのＶ－Ｉコンバータ（「Ｉ／Ｖ」で示される）が上部に示されており、これらのアナログ機能はすべて、ローカル電圧バス及びグローバル電流バスを介して相互接続される。２つの積分器と２つの加算器には差動電圧出力があり、これらはローカル電圧バスに切り替えられる。原理的には、ファンイン（この例では２）が十分であれば、すべての積分器と加算器はどのように相互接続されてもよい。乗算器は電流出力を有する。従って、Ｖ－Ｉコンバータと同様に、乗算器も出力側でローカル電圧バスに接続されるのではなく、グローバル電流バスに接続される。

【0102】

乗算器は、Ｖ－Ｉコンバータと同様に、グローバル・ルーティング・チャネルの経路、すなわちグローバル電流バスを介して、積分器及び／又は加算器のいずれか１つの総和ノード（summation node）に接続することができる。積分器及び／又は加算器のいずれかは、ローカル・ルーティング・チャネルの経路、すなわちローカル電圧バスを介して、乗算器及び／又はＶ－Ｉコンバータのいずれかに接続することができる。

【0103】

図９の例示的な実施態様において、Ｖ－Ｉコンバータは、以下に説明する様々なタスク又は機能（動作）を有する。

【0104】

第一に、信号を電流に変換して内部総和ノードを使用することにより、例えば積分器及び／又は加算器の制限されたファンインを拡張することができ、従って、これらの積分器又は加算器について任意のファンインを実現することができる。これに加えて、又は代替的に、複数のＶ－Ｉコンバータの入力を電圧出力に使用することにより、（積分器及び／又は加算器の）制限されたファンアウトを拡張することができ、従って、これらの積分器又は加算器について、任意のファンアウトを実現することができる。このため、アナログ機能のそれぞれ（の回路）において、例えば積分器又は加算器において、最小限の又は必要最低限のファンイン特性及びファンアウト特性のみが提供又は実現されればよい。

【0105】

従って、グループが、アナログ機能として電圧電流コンバータを含む場合、当該電圧電流コンバータは次のように構成されることができる。まずは、それぞれの電圧入力が異なる電圧信号線に接続される少なくとも２つの電圧電流コンバータの電流出力が、アナログ機能の電流入力と接続される電流信号線に接続されるように、アナログ機能のファンイン特性を拡張するように構成されることができる。つまり、アナログ機能の電流入力に接続された電流信号ラインに電流出力を接続することができる。これに加えて、又はこれに代替的に、前記電圧電流コンバータは、アナログ機能の電圧出力が、少なくとも２つの電圧電流コンバータの両方の電圧入力に接続される１つの電圧信号ラインに接続され、前記少なくとも２つの電圧電流コンバータのそれぞれの電流出力は別々の電流信号ラインに接続される点で、前記アナログ機能のファンアウト特性を拡張するように構成されることができる。つまり、アナログ機能の電圧出力を、少なくとも２つの電圧電流コンバータの電圧入力に接続される電圧信号ラインに接続することができる。

【0106】

第二に、Ｖ－Ｉコンバータは、電圧信号を電流に変換し、グローバル電流バス上の任意の数のスイッチに分配することができ、その際、（オンになっているスイッチの）オン抵抗の電圧降下が害になることがない。つまり、寄生抵抗や抵抗の有害な影響を受けることなく、アナログ機能の電圧を電流に変換し、高い階層レベルの複数のスイッチを介して、変換した電流をアナログ機能のグループ間で分配することができる。

【0107】

このため、グループが、アナログ機能として１つ又は複数の電圧電流コンバータを有する場合、これらのコンバータは、１つ又は複数の電圧信号が１つ又は複数の電流信号に変換され、該１つ又は複数の電流信号が異なるグループのアナログ機能間で少なくとも１つのグローバルバスを介して伝送されるという点で、信号帯域幅を拡張し、及び／又は信号伝送における寄生抵抗の影響を低減するように構成されることができる。つまり、１つ以上の電圧信号を１つ以上の電流信号に変換し、１つ以上の電流信号を少なくとも１つのグローバルバスを介して伝送することができる。

【0108】

第三に、Ｖ－Ｉコンバータは、純粋な電流モード動作では多大な労力を必要とする、細かい階調の係数を実現できる。つまり、電流ベースの信号のための係数を実現するために、（デジタル的に細かく分割された）ポテンショメータのような、調整可能な抵抗を使うことができる。

【0109】

すなわち、グループがアナログ機能として電圧電流コンバータを含む場合、この電圧電流コンバータは、アナログ機能の出力信号を較正するために該電圧電流コンバータの１つ又は複数のポテンショメータなどの１つ又は複数の調整可能な抵抗が調整されるという点で、アナログ機能のゲイン誤差及び／又はオフセット誤差を補償するように構成されることができる。すなわち、アナログ機能の出力信号を較正するために、１つ又は複数の調整可能な抵抗を調整することができる。

【0110】

第四に、Ｖ－Ｉコンバータは、アナログ機能で電流と電圧を並列処理することにより、各電圧入力における寄生抵抗を較正することができる。すなわち、較正された電流信号を積分器又は加算器の加算ポイント（summation point）に並列に入力し、同時に、符号を反転させた同じ信号を積分器又は加算器に入力することにより、積分器又は加算器の入力抵抗に直列に接続されたスイッチの寄生抵抗による誤差を補償することができる。

【0111】

従って、グループが、アナログ機能として電圧電流コンバータを含む場合、この電圧電流コンバータは、較正された電流信号と、該較正された電流信号が符号反転された信号とがアナログ機能の電流入力に伝送され、当該アナログ機能の出力信号がゼロに調整されるという点で、アナログ機能の電圧入力における寄生抵抗を補償するように構成されることができる。すなわち、較正された電流信号と、この較正された電流信号を符号反転した信号を、アナログ機能の電流入力に提供することができ、また、アナログ機能の出力信号をゼロに調整することができる。

【0112】

以下では、ローカルルーティングが（主に）電圧ベースであり、グローバルルーティングが（主に）電流ベースである、ローカルルーティング及びグローバルルーティング（の組み合わせ）についての説明が提供される。すなわち、信号伝送（又はルーティング）のそれぞれの方法の利点、つまり電流モード動作及び電圧モード動作の利点、並びに本開示によるそれらの組み合わせについての説明が提供される。

【0113】

ファンイン／ファンアウト特性に関する、電圧モード及び電流モードにおける相互接続又は信号伝送（又はルーティング）の比較に関して、上述の実施形態の根底には以下の考察と知見がある。

【0114】

積分器をアナログコンピュータの主要な構成要素と考えると、キャパシタでの積分は主に電圧を生成することに注目すべきである。電流信号の伝送（又はルーティング）のためには、この電圧を電流に変換する必要がある。このような変換は、さまざまな方法で行うことができる。一方で、電圧を対数圧縮した形で保存する積分器を使用することができる。弱反転動作におけるバイポーラ・トランジスタやＭＯＳＦＥＴの指数機能を用いて、対数圧縮された電圧が電流に変換されると、暗黙のうちに電流が生成される。一方で、図４に示すような積分器回路構成を用いることもできる。この場合、電流はまず、カスコードとカレントミラーによって積分容量に導かれる。積分自体には、フィードバックに容量を有するオペアンプは必要なく、インピーダンス変換器を有するカスコード回路、すなわちファンイン回路だけが必要である。しかし、インピーダンス変換器には精度の面で高い要求が課されるため、適切に較正する必要がある。積分容量の電圧を電流に変換することは、ユニポーラ出力を有する２つのトランスコンダクタンスアンプによって実現される。これらのトランスコンダクタンスアンプは、それぞれデュアル電流出力を有し、そのうちの１つは抵抗に供給され、電圧フィードバックに使用される。（図４ではシングルエンド構成の回路のみが示されている。）２番目の出力はクロスバー・スイッチ、つまりクロスバーのスイッチに送られる。トランスコンダクタンスアンプは完全差動出力電流を生成するために２倍にされるので、トランスコンダクタンスアンプはそれ自身のコモンモード調整を必要としない。しかし、差動積分容量のコモンモード電位は、別のトランスコンダクタンスアンプでコモンモード基準電位に調整されなければならない。（図４には、このコモンモード調整用のトランスコンダクタンスアンプは図示されていない。）

【0115】

電圧モード（動作）はファンアウトに有利である。なぜなら、電圧を好きなだけ広く分布させることができるからである。ただし、電圧モード（動作）はファンインには不利である。というのも、（必要なファンインに対応して）多くの入力抵抗を用意しなければならないからである。これらの入力抵抗は使用されない可能性があり、その結果、回路のオーバーヘッドが生じてしまう。しかし、抵抗のオーバーヘッドは高くない。もう一つの問題は、クロスバー・スイッチ、すなわち入力のクロスバーのスイッチが抵抗に直列に接続されていることある。なぜなら、スイッチの電圧降下によるシステマティックエラーが生じるからである。

【0116】

電流モード（動作）はファンインに有利である。なぜなら、後続のアナログ機能、すなわちその入力は、前段のアナログ機能の複数のファンアウトに簡単に接続できるからである。しかし、電流モード（動作）はファンアウトには不利である。これは、（積分器又は加算器の加算ポイントにある抵抗の代わりに、）ファンアウト回路にカレントミラーを使用する必要があるためである。これらの観点から、複雑さが増大することが理解できる。というのも、ファンアウト回路のオフセットを較正する（すなわちオフセット誤差を補償する）ために必要な乗算電流型ＤＡＣは、抵抗のトリミング又は代表（representing）で十分なディスクリートポテンショメータ又はデジタルポテンショメータよりもはるかに複雑であるためである。

【0117】

図１０及び図１１を参照すると、３つの階層レベルの相互接続、すなわちローカルバス階層レベル、グローバルバス階層レベル、及び中間バス階層レベルを含むアナログ回路に関する様々な例及び実施形態が開示されている。

【0118】

図１０及び図１１の実施形態によれば、ローカルバス階層レベル及びグローバルバス階層レベル（これらは上で説明したような構成とすることができる）に加えて、相互接続構造は、相互接続の中間バス階層レベルを備える。中間バス階層レベルは、複数のグループに含まれるいくつかのグループのセットのアナログ機能を相互接続するように構成される。また中間バス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する。

【0119】

図１０は、ある実施形態によるアナログ回路におけるローカルルーティング、グローバルルーティング、中間ルーティングの構成例を示す模式図である。

【0120】

図１０に示すように、本実施形態によるアナログ回路は、各グループについてのローカルバスと、少なくとも１つのグローバルバスの他に、アナログ機能グループのセット（又はクラスタ）が、中間レベルバス（言い換えれば中間バス）を共有する構造又は構成を有する。この中間レベルバスは、このセット（又はクラスタ）のアナログ機能を相互接続するように構成される。図１０において、破線のボックスは、中間レベルバスを共有するアナログ機能のセット（又はクラスタ）の１つを示す。すなわち左側の２×２のアナログ機能グループは、中間レベルバスを共有している。

【0121】

勿論、セット又はクラスタを構成するアナログ機能グループの数及び／又は配置は、図１０の実施形態に限定されるものではなく、相互に近接（例えば隣接）した任意の数のアナログ機能グループがセット又はクラスタを構成することができる。また、アナログ回路は、同じ構造又は構成のセット又はクラスタを有してもよく、異なる構造又は構成のセット又はクラスタを有してもよい。

【0122】

実施形態によっては、各グループのローカルバスは、それぞれのバス又はライン上の接続部で「Ｖ」で示されるように、電圧信号を伝送するための電圧信号ライン、すなわち電圧（に基づく）信号又は単に電圧を伝送するための（専用）ラインを有する。また、少なくとも１つのグローバルバスは、それぞれのバス又はライン上で「Ｉ」で示されるように、電流信号を伝送するための電流信号ライン、すなわち電流（に基づく）信号又は単に電流を伝送するための（専用）ラインを有する。更に、各セット又はクラスタの中間レベルバスは、電圧信号を伝送するための電圧信号ライン、すなわち電圧（に基づく）信号又は単に電圧を伝送するための（専用）ラインを有する。これらは、それぞれのバス又はライン上で「Ｖ」で示されている。

【0123】

図１０では、ローカル電圧バスと中間レベル電圧バスの間の信号伝送が矢印付きの線で表されている（「Ｖ」で示されている）。このような接続は、これらのバスの間の対応するスイッチによって実現できる。また、クロスバーにおける接続は、垂直電流バス（ライン）と水平電流バス（ライン）との接続であるか、垂直電圧バス（ライン）と水平電圧バス（ライン）との接続であることは明らかであろう。中間レベル電圧バスとグローバル電流バスの交差点では、クロスバー・スイッチは存在しない（許されない）。クロスバー・スイッチは、交差する電圧ライン及び／又は交差する電流ライン（すなわち同じ電気的タイプのバス）の間にのみ存在する（許される）。

【0124】

図１０には示されていないが、少なくとも一部のアナログ機能は、ローカル電圧バスを介した（中間）接続を行わずに、中間レベル電圧バスに直接接続されうる。

【0125】

図１１は、ある実施形態によるアナログ回路におけるローカルルーティング、グローバルルーティング、中間ルーティングの構成例を示す模式図である。

【0126】

図１１に示すように、本実施の形態によるアナログ回路は、図１０に示す基本構成又は構造と同じである。従って、基本的な構造又は構成については図１０の説明を準用し、以下では相違点について説明する。

【0127】

実施形態によっては、各グループのローカルバスは、それぞれのバス又はライン上で「Ｖ」で示されるように、電圧信号を伝送するための電圧信号ライン、すなわち電圧（に基づく）信号又は単に電圧を伝送するための（専用）ラインを有する。また、少なくとも１つのグローバルバスは、それぞれのバス又はライン上で「Ｉ」で示されるように、電流信号を伝送するための電流信号ライン、すなわち電流（に基づく）信号又は単に電流を伝送するための（専用）ラインを有する。更に、各セット又はクラスタの中間レベルバスは、電流信号を伝送するための電流信号ライン、すなわち電流（に基づく）信号又は単に電流を伝送するための（専用）ラインを有する。これらは、それぞれのバス又はライン上で「Ｉ」で示されている。

【0128】

クロスバーでの接続は、垂直電流バス（ライン）と水平電流バス（ライン）を接続していることは明らかであろう。

【0129】

図１１では、中間レベル電流バスとグローバル電流バスとの間の信号伝送が矢印付きの線で表されている（「Ｉ」で示されている）。このような接続は、これらのバスの間の対応するスイッチによって実現できる。また中間レベル電流バスがグローバル電流バスに交差するクロスバー・スイッチによって実現することもできる（これらのバスが同じ電気タイプであるためである）。

【0130】

図１１には示されていないが、少なくとも一部のアナログ機能は、中間レベル電流バスを介した（中間）接続を行わずに、グローバル電流バスに直接接続されうる。

【0131】

一般に、図１０及び図１１に示された構造又は構成は、それに応じて限定されることはない。これらは説明のためのものであることに留意されたい。例えば、各アナログ機能と、ローカルバス、中間レベルバス、及びグローバルバスのうちの１つ以上との間には、任意の接続が適用可能であり、各グループ内ではアナログ機能の様々な配置が適用可能であり、セット又はクラスタの様々な配置が適用可能であり、（図５～図９に関して）上述したようなすべての変形が、それぞれ適用可能である。例えば、ローカル中間バスやグローバルバスは、電流（に基づく）信号又は単に電流を伝送するための（専用の）１つ又は複数のラインと、電圧（に基づく）信号又は単に電圧を伝送するための（専用の）１つ又は複数のラインとの組み合わせ又は混在構成を有してもよい。

【0132】

異なる（種類の）信号、すなわち電圧信号と電流信号の（組み合わせ）、ローカルルーティング、グローバルルーティング、中間ルーティングへの使用に関しては、ローカルルーティングとグローバルルーティング（の組み合わせの）に関する上記の説明が同様に適用される。

【0133】

図１０及び図１１は、３つの階層レベルの相互接続からなるアナログ回路を示しているが、任意の数の階層レベルが適用可能であることに留意されたい。すなわち、実施形態によっては、アナログ回路は４つ以上の相互接続の階層レベルを有することができ、例えば、ローカルバス階層レベル、グローバルバス階層レベル、及び任意の数の中間バス階層レベルを有することができる。この場合、各中間バス階層レベルは、アナログ機能グループの異なるセット（又はクラスタ）のアナログ機能を相互接続するように構成される。例えば、図１０及び図１１の例示的な構造又は構成を参照すると、図示されている中間レベルバスは、（２×２のアナログ機能グループのセット又はクラスタについて、）第３の階層レベルを表してもよく、また（４×２のアナログ機能グループのセット又はクラスタについて、）第４の階層レベルを表してもよい。この場合、図１０及び図１１の実施形態における第３の階層レベルの２つのセット又はクラスタが、第４の階層レベルの別のセット又はクラスタを構成する。このような更なる階層レベルについては、第３の階層レベルに関する上記の説明が適宜適用される。

【0134】

図１０及び図１１は、各セット又はクラスタに対して単一の中間レベルバスを例示的に示しているが、中間バス階層レベルは、少なくとも１つのセット又はクラスタに対して複数の中間レベルバスを有してもよい。例えば、中間バス階層レベルは、第１のグループセット（又はクラスタ）のための少なくとも第１の中間レベルバスと、第２のグループセット（又はクラスタ）のための第２の中間レベルバスとを有してもよい。この場合、例えば、第１のグループセット（又はクラスタ）は、第２のグループセットと比較して、より少ない数のグループ、及び／又は、より隣接又は近接して配置されるグループから構成されてもよい。また第１の中間レベルバスは、１つ又は複数の電圧信号ラインによって、又は１つ又は複数の電圧信号ラインを介して電圧信号を伝送するように構成されてもよい。更に第２の中間レベルバスは、１つ又は複数の電流信号ラインによって、又は１つ又は複数の電流信号ラインを介して、電流信号を伝送するように構成されてもよい。

【0135】

本開示によれば、電圧モードと電流モードの利点を組み合わせ、ファンイン／ファンアウトの問題を解消することにより、効率的でコンパクトなアナログ回路アーキテクチャを提供することができる。

【0136】

この点に関して、様々な実施形態に従って、以下の点の１つ以上を採用することができる。
・ 積分器は、電流入力と電圧入力を同時に提供することができ、電流入力は、加算ポイント（summation point）で別のスイッチを必要とするだけである。スイッチのオン抵抗は問題にならない。
・ 積分は、従来のオペアンプベースの積分器を用いて行うことができ、出力にバッファ電圧が利用できる。オペアンプベースの積分器又は加算器における直接電流注入の欠点は、入力の加算ポイントが信号バスに接続されることである。そこで、完全差動回路や、必要であれば入力信号ラインに１次ローパスフィルタ（ただしそのコーナー周波数は積分器の第２極周波数未満）を設けることで、干渉を低減することができる。
・ 積分器において、電流モードに必要なファンアウト回路を省略できる。オフセット誤差の補正は複雑であり、ゲイン誤差はほとんど補正できないため、これは有益である。
・ １つ以上のファンアウトが必要な場合、すなわち２つ以上の出力が必要な場合、これはさまざまな方法で実現できる。一方、電圧出力が任意のファンアウトを提供できるため、積分器や加算器などの１つ又は複数の後続アナログ機能の電圧モードを使用できる。積分器や加算器などの１つ又は複数の後続アナログ機能の電流モードを使用する場合、すなわち、対応する信号ライン又はバスを介して電流を導通させる必要がある場合は、それぞれが１つのファンアウトを持つ複数の電圧電流変換回路（Ｖ－Ｉコンバータ）を並列に使用することができる。（そして、これらのそれぞれを１つ又は複数の後続アナログ機能の電流ファンインに接続することができる。）
・ 電圧ファンインによってスイッチのオン抵抗が問題になる場合、較正は、正符号の基準信号を抵抗器とスイッチの経路を経由して１回、負符号の基準信号をスイッチ経由の電流として１回、積分器又は加算器に供給し、加算器又は積分器の結果をゼロに調整することによって、行うことができる。この調整は、抵抗器の一部を（デジタル）ポテンショメータとして設計し、スイッチのオン抵抗とともに小さくなった抵抗が、所望の公称抵抗に対応する程度まで、通常の抵抗を小さくすることによって行うことができる。
・ 電流モード（動作）では必要であった、積分器や加算器のようなアナログ機能のファンアウト回路は、省略することができる。これにより、複雑な電流型ＤＡＣを必要とすることなく、（デジタル）ポテンショメータに基づいて、ゲイン誤差とオフセット誤差の両方を補正することができる。
・ 可能な限り最短の線路で接続される場合、また直接接続で接続される場合、隣接する機能や素子へのローカルルーティングには、（好ましくは、又は第１選択肢として、）電圧モードを使用することができる。
・ グローバルルーティング、つまり、クロスバー分配器の複数のスイッチを経由してリモートの機能や素子にルーティングする場合には、（好ましくは、又は第１選択肢として、）電流モードを使用することができる。
・ 電圧モードと電流モードは、例えば、隣接する機能又は素子を電圧で直接駆動し、Ｖ－Ｉコンバータによって信号を電流としてリモートの機能又は素子に伝送することによって、ファンアウトで組み合わせることができる。
・ １つ又は複数のＶ－Ｉコンバータ又はＩ－Ｖコンバータを、例えば１つ又は複数のグループで使用することができる。これにより、電流による信号分配では、係数を微調整する簡単な方法がないという問題が解消される。なぜなら、コンバータ内の基準抵抗は、微調整が可能なデジタルポテンショメータで実装できるからである。

【0137】

本発明の様々な実施形態によれば、アナログ回路における積分器の実装のために、簡略化され、効率的な回路構造を採用することができる。例えば、図４に示す回路構造の代わりに、図９に示すような回路構造を採用することができる。つまり、上記で説明したように、ファンアウト回路を省略したり、古典的なオペアンプベースの実装を利用したり、最適なファンインの概念を適用したりすることができる。

【0138】

様々な実施形態に従うアナログ回路の構成や機能特性を説明してきた。これらの説明は、アナログ回路の開示、その構成や構造、要素の開示を構成するものである。また、アナログ回路の動作方法の開示、アナログ回路を動作させる方法の開示、アナログ回路が動作するときの処理や機能の開示を構成するものである。前述の説明で、何らかの相互接続や信号伝送（又はルーティング）に言及する場合、これはそれぞれ対応する構成上の側面や機能的な側面にも同様に関係する。例えば、あるアナログ機能から別のアナログ機能への信号伝送について説明される場合、これは、信号ラインやスイッチ等による構造的接続と、関係するアナログ機能の駆動や必要とされる経路上のスイッチの切り替え等を含む機能的動作の両方を包含する。

【0139】

以下、アナログ回路の設計方法について説明する。

【0140】

基本的に、本開示による設計方法は、例えば図５～図１１のいずれかに示されるような構造又は構成に対応する構造又は構成が得られるようにアナログ回路を設計する任意の方法又はプロセスである。このような設計方法はまた、所望の又は意図された目的が達成されるような、例えば特定の数学的問題が解決されるような、又は数学的タスクがアナログコンピュータ上で実装されるような、アナログ回路を設計する方法又はプロセスと考えてもよい。

【0141】

図１２は、ある実施形態によるアナログ回路の設計方法の一例を示すフローチャートである。結果として得られるアナログ回路は、例えば図５から図１１のいずれかに示すような構造又は構成を有することができる。

【0142】

図１０に示すように、ある実施形態による設計方法は、複数のアナログ機能をグループに分割するステップ、すなわち、複数のアナログ機能をグループ化するステップと、前記複数のアナログ機能を相互接続するように構成された相互接続構造を提供するステップと、を備える。前記相互接続構造は、相互接続の少なくとも２つの階層レベル、すなわちローカルバス階層レベル及びグローバルバス階層レベルを有する。前記ローカルバス階層レベルは、それぞれのグループにおいて、当該グループのアナログ機能同士を相互接続するように構成される。別の言葉で表現すれば、それぞれのグループにおいて、当該グループのアナログ機能同士で信号のローカルルーティングを可能にする。前記グローバルバス階層レベルは、複数のグループ間でアナログ機能を相互接続する。別の言葉で表現すれば、複数のグループ間でアナログ機能間の信号のグローバルルーティングを可能にする。これらは既に説明した通りである。すなわち、アナログ機能の電流入力又は電流出力が対応する電流信号ラインに接続され、及び／又はアナログ機能の電圧入力又は電圧出力が対応する電圧信号ラインに接続されうるように、対応する信号ライン、接続及び／又はスイッチが提供されうる。

【0143】

分割又はグループ化ステップでは、必要なアナログ機能のセットを決定又は設定することができる。すなわち、実装すべき複数のアナログ機能を（例えば、解決すべき数学的問題を考慮して）決定することができる。

【0144】

また、分割又はグループ化ステップにおいて、複数のアナログ機能（又はアナログ機能のグループ）は、追加的に、セット又はクラスタに分割されてもよい。また前記相互接続構造提供ステップは、上記で説明したように、少なくとも１つの更なる階層レベルを有する相互接続構造であって、前記複数のグループに含まれるいくつかのグループのセットのアナログ機能を相互接続するように構成された（言い換えれば、信号の中間（レベル）ルーティングを可能にする）少なくとも１つの中間バス階層レベルを含む、相互接続構造を提供してもよい。

【0145】

図１３は、ある実施形態によるアナログ回路の設計方法の一例を示すフローチャートである。結果として得られるアナログ回路は、例えば図５から図９のいずれか１つに示されるように、２つの階層レベルの相互接続を有する構造又は構成を有することができる。

【0146】

図１３に示すように、ある実施形態による設計方法は、数学的問題／タスクが分解される、すなわち方程式系がソートされる第１のステップを備える。ここでは、アナログ機能のグループ内で可能な限り多くの相互接続が形成され、異なるグループ間で形成される相互接続が少なくなるように、数学的問題又はタスクが分解される。その結果、信号ラインの数又は長さ、及び／又はルーティング要件などの点で最適化された（例えば最大化された）グループ化が効果的になる。第２のステップでは、グループのアナログ機能の入力と出力が、必要に応じて電圧信号で（図７に示す場合は電流信号でも）それぞれのローカルバスに接続される。１つのポイントでのファンイン、すなわち１つ又は複数のアナログ機能、が十分でない場合、第３のステップにおいて、１つ又は複数の追加電圧電流コンバータ及び／又は電流電圧コンバータが使用され、前記グループ内に実装される。第４のステップでは、任意の電圧電流コンバータの出力と、電流としてのみ利用可能なアナログ機能の出力が、電流信号として、グローバルバスを介してルーティングされる。実施形態によっては、図８に示す場合は、第４のステップにおいて、任意の電流電圧コンバータの出力と、電圧としてのみ利用可能なアナログ機能の出力が、電圧信号として、グローバルバスを介してルーティングされる。

【0147】

ある実施形態によるアナログ回路を設計するための同様の方法は、例えば図１０及び図１１のいずれか１つに示されるように、３つ以上の階層レベルの相互接続を有する構造又は構成を有するアナログ回路にも適用される。

【0148】

複数のアナログ機能間の効率的な相互接続又は信号伝送（又はルーティング）を提供するアナログ回路（並びにアナログ回路の動作方法及び／又は設計方法）を実現するための、様々な例及び実施形態を開示してきた。こうして開示された例や実施形態は、例示を目的とするものであり、本開示を限定するものではない。

【0149】

また、本開示は、上述の方法及び構成の概念が適用可能である限り、上述の構成要素又は機能要素の考え得るあらゆる組み合わせを対象とする。

【0150】

上の説明から明らかなように、本開示の様々な実施例及び実施形態により、例えばアナログコンピュータのようなアナログ回路における、アナログ機能の効率的な相互接続を可能にする技術が提示される。相互接続は階層的に構成される。第１又は下位の階層レベルでは、（好ましくは）電圧が信号伝送すなわちローカルルーティングに使用され、第２又は上位の階層レベルでは、（好ましくは）電流が信号伝送すなわちグローバルルーティングに使用され、アナログ機能を相互接続する。この手法により、電圧又は電流によるそれぞれの信号伝送の利点を強化又は最適化することができ、ファンイン及び／又はファンアウトのそれぞれの制限を回避又は少なくとも抑制することができ、相互接続のための労力及び従ってスペース消費を全体的に最小化することができる。

【0151】

上記の観点から、少なくとも２つのグループに分割される複数のアナログ機能と、前記複数のアナログ機能に含まれるアナログ機能間で電圧信号及び電流信号の両方の伝送を可能にするべく、前記複数のアナログ機能を相互接続するように構成される相互接続構造とを備える、アナログ回路が提供される。前記相互接続構造は、ローカルバス階層レベルが各グループのアナログ機能を相互接続するように構成され、グローバルバス階層レベルが複数のグループのアナログ機能を相互接続するように構成されるという、少なくとも２つの階層レベルの相互接続を有する。前記ローカルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有し、前記グローバルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する。

【0152】

本願の開示事項を添付図面に描いた実施例を参照して説明してきたが、本願の開示事項はこれらの実施例に限定されるものではない。開示された発明思想を逸脱することなく、開示された実施例を多くの手法で変形できることは、当業者には明らかである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【手続補正書】

【提出日】2024-01-04

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

少なくとも２つのグループに分割される複数のアナログ機能と、
前記複数のアナログ機能に含まれるアナログ機能間で電圧信号及び電流信号の両方の伝送を可能にするべく、前記複数のアナログ機能を相互接続するように構成される相互接続構造と、
を備え、
前記相互接続構造は、ローカルバス階層レベルがグループのアナログ機能を相互接続するように構成され、グローバルバス階層レベルが複数のグループのアナログ機能を相互接続するように構成されるという、少なくとも２つの階層レベルの相互接続を有し、
前記ローカルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有し、
前記グローバルバス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する、
アナログ回路。

【請求項2】

前記ローカルバス階層レベルは各グループについて少なくとも１つのローカルバスを有し、該ローカルバスは、対応するグループの複数のアナログ機能を相互接続するように構成され、
前記グローバルバス階層レベルは、前記複数のグループのアナログ機能を相互接続するように構成される少なくとも１つのグローバルバスを有する、
請求項１に記載のアナログ回路。

【請求項3】

各グループの前記少なくとも１つのローカルバスは、電圧信号を伝送するための電圧信号線を有し、前記少なくとも１つのグローバルバスは、電流信号を伝送するための電流信号線を有する、請求項２に記載のアナログ回路。

【請求項4】

少なくとも１つのグループのための前記少なくとも１つのローカルバスは、電流信号を伝送するための電流信号線を有し、及び／又は、前記少なくとも１つのグローバルバスは、電圧信号を伝送するための電圧信号線を有する、請求項３に記載のアナログ回路。

【請求項5】

各アナログ機能は、該アナログ機能のグループの前記ローカルバス及び／又は前記少なくとも１つのグローバルバスに接続される、請求項２に記載のアナログ回路。

【請求項6】

アナログ機能の電流入力又は電流出力は電流信号ラインに接続されており、及び／又は、
アナログ機能の電圧入力又は電圧出力は電圧信号ラインに接続されており、及び／又は、
あるグループ内において電圧信号ラインに接続された第１のアナログ機能と、該グループ内において電流信号ラインに接続された第２のアナログ機能とは、該グループ内の第３のアナログ機能として、電圧電流コンバータ又は電流電圧コンバータを介して相互に接続される、
請求項１に記載のアナログ回路。

【請求項7】

少なくとも１つのグループが、アナログ機能として複数の電圧電流コンバータを含み、該複数の電圧電流コンバータは、
それぞれの電圧入力が異なる電圧信号線に接続される少なくとも２つの電圧電流コンバータの電流出力が、アナログ機能の電流入力に接続される電流信号線に接続されるという点で、アナログ機能のファンイン特性を拡張するように構成され、及び／又は、
アナログ機能の電圧出力が、少なくとも２つの電圧電流コンバータの両方の電圧入力に接続される１つの電圧信号ラインに接続され、前記少なくとも２つの電圧電流コンバータのそれぞれの電流出力は別々の電流信号ラインに接続される点で、アナログ機能のファンアウト特性を拡張するように構成される、
請求項１に記載のアナログ回路。

【請求項8】

少なくとも１つのグループが、アナログ機能として１つ又は複数の電圧電流コンバータを有し、ただしこれらのコンバータは、１つ又は複数の電圧信号が１つ又は複数の電流信号に変換され、該１つ又は複数の電流信号が異なるグループのアナログ機能間で少なくとも１つのグローバルバスを介して伝送されるという点で、信号帯域幅を拡張し、及び／又は信号伝送における寄生抵抗の影響を低減するように構成されている、請求項１に記載のアナログ回路。

【請求項9】

少なくとも１つのグループが、アナログ機能として電圧電流コンバータを有し、該電圧電流コンバータは、
アナログ機能の出力信号を較正するために該電圧電流コンバータの１つ又は複数のポテンショメータなどの１つ又は複数の調整可能な抵抗が調整されるという点で、アナログ機能のゲイン誤差及び／又はオフセット誤差を補償するように構成されており、及び／又は、
較正された電流信号と、該較正された電流信号が符号反転された信号とがアナログ機能の電流入力に伝送され、該アナログ機能の出力信号がゼロに調整されるという点で、該アナログ機能の電圧入力における寄生抵抗を補償するように構成されている、
請求項１に記載のアナログ回路。

【請求項10】

前記ローカルバス階層レベルは、少なくとも１つのグループについて、
該グループのアナログ機能のセットを相互接続するように構成された第１のローカルバスと、
該グループの別のアナログ機能のセットを相互接続するように構成された第２のローカルバスと、
を備え、
前記第１のローカルバスは電圧信号を伝送するための電圧信号ラインを有し、前記第２のローカルバスは電流信号を伝送するための電流信号ラインを有する、請求項１に記載のアナログ回路。

【請求項11】

前記相互接続構造は、相互接続の少なくとも更なる階層レベルを有し、少なくとも１つの中間バス階層レベルは、前記複数のグループの中のグループのセットのアナログ機能を相互接続するように構成され、前記少なくとも１つの中間バス階層レベルは、電圧信号を伝送するための電圧信号ライン及び／又は電流信号を伝送するための電流信号ラインを有する、請求項１に記載のアナログ回路。

【請求項12】

グループのセットのそれぞれは、互いに隣接又は近接して配置されたいくつかのグループを含み、
前記少なくとも１つの中間バス階層レベルは、グループのセットについて少なくとも１つの中間バスを有し、該中間バスは、前記セットのアナログ機能を相互接続するように構成される、
請求項１１に記載のアナログ回路。

【請求項13】

前記少なくとも１つの中間バス階層レベルは、第１のグループセットのための第１の中間バスと、第２のグループセットのための第２の中間バスとを少なくとも有し、前記第１のグループセットは、前記第２のグループセットと比較して、少ない数のグループ及び／又は互いに隣接又は近接して配置されるグループを含み、
前記第１の中間バスは、電圧信号を伝送するための電圧信号ラインを有し、前記第２の中間バスは、電流信号を伝送するための電流信号ラインを有する、
請求項１１に記載のアナログ回路。

【請求項14】

前記複数のアナログ機能は、グループ内のアナログ機能間のリンク数が最適化されるようにグループに分割され、前記複数のアナログ機能は、前記アナログ回路が解くべき数学的問題を構成し、及び／又は、
前記複数のアナログ機能のいずれかは、積分器、加算器、乗算器、電圧電流コンバータ、比較器、指数機能、対数機能、設定可能な任意波形ファンクションジェネレータ、電流電圧コンバータのいずれかであるか、又はこれらのいずれかを含み、及び／又は、
前記複数のアナログ機能のいずれも、ファンイン回路及び／又はファンアウト回路を含まずにそれぞれの機能を実現するように構成される機能要素を有する、
請求項１から１３のいずれか１項に記載のアナログ回路。

【請求項15】

前記アナログ回路は、アナログコンピュータ、アナログ演算回路、アナログフィルタ、アナログシグナルコンディショナのいずれか１つであるか、これらのいずれか１つに組み込まれるか、これらのいずれか１つの専用であり、又は、
前記アナログ回路は、ハイブリッドコンピュータ、ハイブリッド演算回路、ハイブリッドフィルタ、ハイブリッドシグナルコンディショナのいずれか１つであるか、これらのいずれか１つに組み込まれるか、これらのいずれか１つの専用であり、及び／又は、
前記アナログ回路は、システムオンチップ集積回路などの集積回路、マイクロチップ、マイクロプロセッサ、ディスクリート回路のいずれかとして実装される、
請求項１から１３のいずれか１項に記載のアナログ回路。

【国際調査報告】