知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-05-31
(54)【発明の名称】中間電極を有するＲｅＲＡＭモジュール
(51)【国際特許分類】
H10B 63/00 20230101AFI20240524BHJP
【ＦＩ】
H10B63/00
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023571921
(86)(22)【出願日】2022-05-31
(85)【翻訳文提出日】2023-11-20
(86)【国際出願番号】 EP2022064707
(87)【国際公開番号】W WO2022263165
(87)【国際公開日】2022-12-22
(31)【優先権主張番号】17/346,358
(32)【優先日】2021-06-14
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】リ、ジュンタオ
(72)【発明者】
【氏名】チョン、カングオ
(72)【発明者】
【氏名】ブリュー、ケヴィン
(72)【発明者】
【氏名】コン、ドーシン
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083GA09
5F083GA11
5F083GA24
5F083GA27
5F083JA12
5F083JA36
5F083JA39
5F083JA40
5F083KA01
5F083KA05
5F083LA12
5F083LA16
5F083LA21
5F083PR03
5F083PR21
5F083PR22
(57)【要約】
抵抗変化型ＲＡＭモジュールは、ソース電極と、ソース電極上に形成されている中間電極とを備える。中間電極は、閉曲線プロファイルを有する。抵抗変化型ＲＡＭモジュールは、中間電極上に堆積されているメモリスタ素子をさらに備える。抵抗変化型ＲＡＭモジュールは、メモリスタ素子と接触しているシンク電極をさらに備える。中間電極は、ソース電極とメモリスタ素子との電気的に間にあり、メモリスタ素子は、中間電極とシンク電極との電気的に間にある。
【特許請求の範囲】
【請求項1】
ソース電極と、前記ソース電極上に形成されている中間電極と、
メモリスタ素子であって、前記中間電極が前記ソース電極と前記メモリスタ素子との電気的に間にあるように前記中間電極上に堆積されている、前記メモリスタ素子と、
シンク電極であって、前記メモリスタ素子が前記中間電極と前記シンク電極との電気的に間にあるように前記メモリスタ素子と接触している、前記シンク電極と、
を備え、
前記中間電極が、少なくとも１つの点を有する閉曲線プロファイルを有する、
抵抗変化型ＲＡＭモジュール。
【請求項2】
前記閉曲線プロファイルが凹形の閉曲線プロファイルである、請求項１に記載の抵抗変化型ＲＡＭモジュール。
【請求項3】
前記メモリスタ素子が前記凹形の閉曲線プロファイルを共有する、請求項２に記載の抵抗変化型ＲＡＭモジュール。
【請求項4】
前記シンク電極が、前記凹形の閉曲線プロファイルのネガ・パターンを形成している、請求項３に記載の抵抗変化型ＲＡＭモジュール。
【請求項5】
前記凹形の閉曲線プロファイルが４つの点を有する、請求項２に記載の抵抗変化型ＲＡＭモジュール。
【請求項6】
前記中間電極および前記メモリスタ素子上に形成されている窒化物キャップをさらに備える、請求項１に記載の抵抗変化型ＲＡＭモジュール。
【請求項7】
ＲｅＲＡＭモジュールを形成する方法であって、前記方法は、シード・ピラーのセットを前記ＲｅＲＡＭモジュールの層の面に対して付けることであって、前記シード・ピラーが前記面に対して垂直であり、前記層が、層間誘電体に埋め込まれたソース電極を備える、前記付けることと、
窒化蓄積物が前記シード・ピラーを囲む窒化物境界部のセットを生じさせるように、前記シード・ピラーの側壁上に窒化物を堆積することであって、間隙が前記窒化物境界部の中心に形成されるように、前記セット中の各窒化物境界部が少なくとも２つの他の窒化物境界部と部分的に重複する、前記堆積することと、
前記ソース電極の上部および前記間隙内に中間電極を堆積することと、
前記窒化物および前記シード・ピラーを除去することと、
メモリスタ素子を前記中間電極上に堆積することと、
シンク電極を前記メモリスタ素子上に堆積することと、
を含む、方法。
【請求項8】
前記シンク電極内で前記メモリスタ素子および前記中間電極を引っ込んだ位置に配置して、窪みを形成することと、前記窪み内で前記メモリスタ素子および前記中間電極の上部上に窒化物キャップを堆積することと、
をさらに含む、請求項７に記載の方法。
【請求項9】
前記中間電極を堆積することが、前記中間電極で前記間隙を埋めることを含む、請求項７に記載の方法。
【請求項10】
前記中間電極が凹形の閉曲線プロファイルを有する、請求項７に記載の方法。
【請求項11】
前記メモリスタ素子が前記凹形の閉曲線プロファイルを共有する、請求項１０に記載の方法。
【請求項12】
前記シンク電極が、前記凹形の閉曲線プロファイルのネガ・パターンを形成している、請求項１１に記載の方法。
【請求項13】
前記凹形の閉曲線プロファイルが３つの点を有する、請求項１０に記載の方法。
【請求項14】
前記ソース電極と前記シンク電極との間に化成電圧を印加することをさらに含み、前記化成電圧が、導電性フィラメントを狭い点のうちの１つにおいて形成させる、請求項１３に記載の方法。
【請求項15】
コンピュータ・プログラム製品であって、前記コンピュータ・プログラム製品は、コンピュータ可読記憶媒体によって具体化されるプログラム命令を有するコンピュータ可読記憶媒体を備え、前記プログラム命令は、前記コンピュータに、シード・ピラーのセットをＲｅＲＡＭモジュールの層の面に対して付けることであって、前記シード・ピラーが前記面に対して垂直であり、前記層が、層間誘電体に埋め込まれたソース電極を備える、前記付けることと、
窒化蓄積物が前記シード・ピラーを囲む窒化物境界部のセットを生じさせるように、前記シード・ピラーの側壁上に窒化物を堆積することであって、間隙が前記窒化物境界部の中心に形成されるように、前記セット中の各窒化物境界部が少なくとも２つの他の窒化物境界部と部分的に重複する、前記堆積することと、
前記ソース電極の上部および前記間隙内に中間電極を堆積することと、
前記窒化物および前記シード・ピラーを除去することと、
メモリスタ素子を前記中間電極上に堆積することと、
シンク電極を前記メモリスタ素子上に堆積することと、
を行わせるように前記コンピュータによって実行可能である、コンピュータ・プログラム製品。
【請求項16】
前記中間電極が凹形の閉曲線プロファイルを有する、請求項１５に記載のコンピュータ・プログラム製品。
【請求項17】
前記メモリスタ素子が凹形の閉曲線プロファイルを共有する、請求項１５に記載のコンピュータ・プログラム製品。
【請求項18】
前記シンク電極が、前記凹形の閉曲線プロファイルのネガ・パターンを形成している、請求項１６に記載のコンピュータ・プログラム製品。
【請求項19】
前記凹形の閉曲線プロファイルが６つの点を有する、請求項１６に記載のコンピュータ・プログラム製品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、ランダム・アクセス・メモリに関し、より詳細には、抵抗変化型ＲＡＭモジュールに関する。
【背景技術】
【0002】
ランダム・アクセス・メモリ（本明細書では「ＲＡＭ」と称する）は、コンピュータ・ストレージ・システムで使用される記憶域クラスである。ＲＡＭは、いくつかの形態で利用可能となっており、その形態の多くは、プロセッサ・キャッシュの内部および外部の情報への高速アクセスのために有用である。そのため、いくつかの種類のＲＡＭは、マザーボードなどのシステム・ボード上に搭載されている。これらの種類のＲＡＭは、ＲＡＭの形式に応じて異なるやり方で情報を記憶可能である。いくつかの種類は、例えば、ＲＡＭセル内のトランジスタとコンデンサの対の状態を変化させることによって情報ビット（例えば、「１」または「０」）を記憶する。
【0003】
いくつかの種類のＲＡＭは、ＲＡＭセルにわたる電気抵抗の状態を変化させることによって情報ビットを記憶する。これらの抵抗変化型ＲＡＭ（ＲｅＲＡＭ）モジュールは、２つの電極間に位置するメモリスタ素子を含む。電圧をメモリスタ素子に導入することによって、あるパターンの導電性欠陥がメモリスタ素子において発生し得る。このパターンは、導電性フィラメントと呼ばれることが多く、メモリスタ素子を高抵抗状態と低抵抗状態との間で切り換えるように制御され得る。
【発明の概要】
【0004】
本開示のいくつかの実施形態は、ソース電極と中間電極とを備える抵抗変化型ＲＡＭモジュールとして例示され得る。中間電極は、ソース電極上に形成されている。抵抗変化型ＲＡＭモジュールは、メモリスタ素子であって、中間電極がソース電極とメモリスタ素子との電気的に間にあるように中間電極上に堆積されているメモリスタ素子をさらに備える。抵抗変化型ＲＡＭモジュールは、シンク電極であって、メモリスタ素子が中間電極とシンク電極との電気的に間にあるようにメモリスタ素子と接触しているシンク電極をさらに備える。中間電極が、少なくとも１つの点を有する閉曲線プロファイルを有する。
【0005】
本開示のいくつかの実施形態は、抵抗変化型ＲＡＭモジュールを形成する方法としてさらに例示され得る。上記方法は、シード・ピラーのセットを抵抗変化型ＲＡＭモジュールの層の面に対して付けることを含む。シード・ピラーは、面に対して垂直に付けられる。層は、層間誘電体に埋め込まれたソース電極を備える。上記方法は、窒化蓄積物がシード・ピラーを囲む窒化物境界部のセットを生じさせるように、シード・ピラーの側壁上に窒化物を堆積することをさらに備える。間隙が窒化物境界部の中心に形成されるように、セット中の各窒化物境界部が少なくとも２つの他の窒化物境界部と部分的に重複する。上記方法は、ソース電極の上部および間隙内に中間電極を堆積することをさらに含む。上記方法は、シード・ピラーを除去することをさらに含む。上記方法は、メモリスタ素子を中間電極上に堆積することと、シンク電極をメモリスタ素子上に堆積することとをさらに含む。
【0006】
本開示のいくつかの実施形態は、コンピュータ・プログラム製品としてさらに例示され得る。コンピュータ・プログラム製品は、コンピュータ可読記憶媒体によって具体化されるプログラム命令を有するコンピュータ可読記憶媒体を備える。上記プログラム命令は、コンピュータに、抵抗変化型ＲＡＭモジュールを形成する上記方法を実行させるように、コンピュータによって実行可能である。
【図面の簡単な説明】
【0007】
【図1】（Ａ）は、凹形の閉曲線プロファイルを有する中間電極を有する抵抗変化型ＲＡＭモジュールの概略断面側面図であり、（Ｂ）は、抵抗変化型ＲＡＭモジュールの概略上面図であり、（Ｃ）は、抵抗変化型ＲＡＭモジュールにおいて中間電極とシンク電極との間のメモリスタ素子に形成された導電性フィラメントの概略拡大上面図である。
【図2A】本開示のいくつかの実施形態による、凹形の閉曲線プロファイルを有する中間電極を有する抵抗変化型ＲＡＭ（ＲｅＲＡＭ）モジュールを形成する第１の段階における基板上のソース電極の側面図である。
【図2B】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第１の段階におけるソース電極の上面図である。
【図2C】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第２の段階におけるソース電極上でパターン成形された酸化物層の側面図である。
【図2D】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第２の段階におけるソース電極上でパターン成形された酸化物層の上面図である。
【図2E】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第３の段階における酸化層に追加されたハードマスク素子のセットの側面図である。
【図2F】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第３の段階におけるハードマスク素子のセットの上面図である。
【図2G】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第４の段階におけるパターン成形されたシード・ピラーのセットの側面図である。
【図2H】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第４の段階におけるパターン成形されたシード・ピラーのセットの上面図である。
【図2I】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第５の段階におけるシード・ピラーの側壁上の窒化物境界部の積み重ねの側面図である。
【図2J】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第５の段階における窒化物境界部の上面図である。
【図2K】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第６の段階における過剰窒化物の除去後の窒化物境界部の側面図である。
【図2L】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第６の段階における窒化物境界部間の間隙におけるソース電極の上面図である。
【図2M】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第７の段階における凹形の閉曲線プロファイルを有する中間電極の側面図である。
【図2N】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第７の段階における凹形の閉曲線プロファイルを有する中間電極の上面図である。
【図2O】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第８の段階における窒化物境界部およびシード・ピラーの除去後の中間電極の側面図である。
【図2P】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第８の段階における窒化物境界部およびシード・ピラーの除去後の中間電極の上面図である。
【図2Q】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第９の段階における中間電極のベース周囲の絶縁層の追加後のＲｅＲＡＭモジュールの側面図である。
【図2R】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第９の段階における中間電極のベース周囲の絶縁層の追加後のＲｅＲＡＭモジュールの上面図である。
【図2S】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第１０の段階における中間電極に追加されたメモリスタ素子の側面図である。
【図2T】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第１０の段階における中間電極に追加されたメモリスタ素子の上面図である。
【図2U】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第１１の段階におけるメモリスタ素子へのシンク電極の追加後のＲｅＲＡＭモジュールの側断面図である。
【図2V】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第１１の段階におけるシンク電極の追加後のＲｅＲＡＭモジュールの上面図である。
【図2W】本開示のいくつかの実施形態による、ＲｅＲＡＭモジュールを形成する第１２の段階における中間電極およびメモリスタ素子への窒化物キャップの追加後のＲｅＲＡＭモジュールの側断面図である。
【図2X】本開示のいくつかの実施形態による、窒化物キャップの追加および過剰シンク電極材料の除去後のＲｅＲＡＭモジュールの上面図である。
【図3】本開示のいくつかの実施形態による、凹形の閉曲線プロファイルを有する中間電極を有する抵抗変化型ＲＡＭ（ＲｅＲＡＭ）モジュールを形成する例示的な方法を示す図である。
【図4】３点を有する凹形の閉曲線プロファイルを有する中間電極を形成するために、本開示のいくつかの実施形態による、使用され得る窒化物リングの例示的なセットを示す図である。
【図5】６点を有する凹形の閉曲線プロファイルを有する中間電極を形成するために、本開示のいくつかの実施形態による、使用され得る窒化物リングの例示的なセットを示す図である。
【図6】本開示の実施形態による、使用され得る例示的なコンピュータ・システムの代表的な主要構成要素を示す図である。
【発明を実施するための形態】
【0008】
ランダム・アクセス・メモリ（本明細書では「ＲＡＭ」と称する）は、プロセッサなどの別のコンピュータ構成要素による高速の取り出しのために情報を記憶可能なコンピュータ記憶装置の一形態である。ＲＡＭは、例えば、多くのプロセッサのキャッシュ・メモリに見られ、多くのコンピュータ・システムの主メモリとして使用される。ＲＡＭの構造およびＲＡＭが情報を記憶するプロセスは、使用されているＲＡＭの形態に基づいて異なる。例えば、プロセッサ・キャッシュにおいて使用されているＲＡＭは、６トランジスタ・メモリ・セルの形態を有する場合がある一方、システム・メモリで使用されているＲＡＭは、トランジスタ－コンデンサ・セルの形態を有する場合がある。典型的なＲＡＭ形式において、セルは、１情報ビットを記憶可能であり、セルの状態（例えば、充電状態または非充電状態）は、ビットをオンまたはオフに設定する（ビットを「真」または「偽」、「１」または「０」などに設定するとも称される）ために使用可能である。
【0009】
抵抗変化型ＲＡＭ（本明細書では「ＲｅＲＡＭ」と称する）において、例えば、メモリセルは、場合によっては「メモリスタ」または「メモリスタ素子」と呼ばれる誘電固体状物質の形態を有する。例えば、ＲｅＲＡＭモジュールは、メモリ・スタックにおける２つの電極（「ソース」電極および「シンク」電極、「下部」電極および「上部」電極、または「ワード線」電極および「ビット線」電極と称される場合がある）間に配置された酸化物層の形態を有する場合がある。通常は非導電性であるが、この酸化物層に酸化物欠陥を形成可能にすると、物質の抵抗が変化して導電性となる。これらの酸化物欠陥は、「酸素空孔」と称される場合があり、酸素が除去された（通常、酸化物層の他の部分に移行された）酸化物結合の位置を表す。これらの欠陥がメモリスタの２つの端部間の連続した経路（「フィラメント」または「導電性フィラメント」と称される場合がある）で形成されると、それらの２つの端部間の電気抵抗が顕著に降下し得る。さらに、その後、特定の電圧の電界がメモリスタに印加されると、酸化物結合位置（すなわちフィラメントにおける酸素空孔位置）から以前に除去された酸素が以前の酸化物結合位置に移行して戻り得る。これが発生するとき、「フィラメント」は歪められ、メモリスタの上記の２つの端部間の電気抵抗がこの場合も顕著に増加する。このプロセスは、可逆性である。したがって、特定の電圧の電界をメモリスタに印加することによって、メモリスタは、高抵抗状態と低抵抗状態との間で切り換えられ得る。
【0010】
したがって、ＲｅＲＡＭでは、第１の抵抗値（「高抵抗」と称される場合がある）と第２の抵抗値（「低抵抗」と称される場合がある）との間でメモリ・モジュールの電気抵抗を切り換えるために、電荷がメモリ・モジュールに印加され得る。モジュールの状態は、情報を記憶するために利用され得る。例えば、各状態を１または０に設定する（例えば、高抵抗状態を「１」、低抵抗状態を「０」に設定する）ことによって、そのメモリスタの状態が、１情報ビットを記憶するために使用可能である。
【0011】
いくつかの他の種類のＲＡＭとは異なり、ＲｅＲＡＭは不揮発性と考えられ、これは、電力供給がない場合に記憶されている情報を消失させないことを意味する。換言すれば、ＲｅＲＡＭの状態（高抵抗または低抵抗）は、コンピュータ・システムの電力が遮断されたときに安定している。この理由のため、ＲｅＲＡＭは、ハード・ディスク・ドライブおよびソリッド・ステート・ドライブへの交換（または補足）など、長期記憶において潜在的な利点を有する。長期記憶に正常に適用されると、ＲｅＲＡＭは、他の長期記憶ソリューションと比較した場合のＲｅＲＡＭの低読み出しレイテンシおよび高書き込み速度に起因して、コンピュータ・システムの記憶性能を大幅に向上させ得る。
【0012】
ただし、ＲｅＲＡＭを形成する際の困難な点が、完全に不可能でなくても、ストレージ・システムでＲｅＲＡＭを利用するのを困難にする場合がある。例えば、上述したように、ＲｅＲＡＭが形成されるためには、酸化物欠陥の連続的経路（すなわち、導電性フィラメント）を形成するために、ＲｅＲＡＭモジュールにわたって十分な電圧が印加されなければならない。この「十分な電圧」は、化成電圧と称される場合がある。
【0013】
ただし、化成電圧の印加が制御可能である一方、化成電圧の結果として形成される酸化物欠陥の正確な位置は制御が非常に困難な場合がある。フィラメントの無作為な形成は、ＲｅＲＡＭデバイスの抵抗のばらつきを引き起こし得る。非常に大容量のバイナリ・メモリ構造（例えば、ビット線、ワード線、またはその両方上の各メモリセル間に相対的に大きい空き容量を有するメモリチップ）において、これは、オン状態およびオフ状態の相違が感知回路を用いて識別できるほど十分に隔たっているため、問題を引き起こす可能性がない場合がある。
【0014】
これらの大容量メモリ構造において、メモリスタ素子も大きく、他の切り換え素子から分離されている場合が多い。したがって、フィラメント形成の可能性がメモリスタ素子の全領域において相対的に等しいＲｅＲＡＭモジュールでも、フィラメントがメモリスタの最縁部で形成されている可能性は低い。ただし、メモリ構造として、ＲｅＲＡＭモジュールおよびメモリスタ素子は小型化し、メモリスタ素子の中心とメモリスタ素子の最縁部との間の距離も短くなる。したがって、フィラメントがメモリスタの最縁部で形成される可能性が高くなる。その結果、それらのより小容量のＲｅＲＡＭ構造におけるオン状態とオフ状態との間の抵抗における差異は、より小容量のメモリ構造では顕著となる場合がある。いくつかの例では、ＲｅＲＡＭフィラメントは、「完全にオン」状態と「完全にオフ」状態との間の抵抗を有して形成され得る。これらの部分的に形成された状態は、ニューラル・ネットワークを構成するＲｅＲＡＭアレイによって用いられる人工知能のアプリケーションにおいて制御可能なようにプログラムされる必要がある。制御可能なフィラメント形成を伴わないＲｅＲＡＭデバイスは、部分的状態の抵抗において差異を誘発し、感知または修正するために追加の回路を必要とし得る。
【0015】
例えば、メモリスタ素子の縁部の近くに形成されたフィラメントは、メモリ構造の他の素子と比較して正常より高い漏洩リスクを有し得る。具体的には、導電性フィラメントがメモリスタの縁部の非常に近くに形成される場合、フィラメントの一部分は、メモリスタの外部の導体材料への導電経路を形成する程度に、その導体材料の近くにあり得る。これは、結果として、導電性フィラメントの一端と導体材料との間で実質的に短絡を生じる場合があり、メモリスタが高抵抗状態から低抵抗状態へ切り換えることを妨げる場合がある。換言すれば、ＲｅＲＡＭデバイスは、正常な切換電圧における制御を困難とする場合があり、または完全に無機能にまでなり得る。ＲｅＲＡＭデバイスが小さくなるにつれて、メモリスタ素子の縁部の近くにフィラメントが形成される可能性が高まる。したがって、より高い精度で、フィラメント形成位置を制御する必要性が高まっている
【0016】
最終的に、典型的なＲｅＲＡＭメモリ構造における導電性フィラメントの形成プロセスは、高化成電圧を必要とする場合がある。残念ながら、典型的なＲｅＲＡＭモジュールのための化成電圧は、導電性フィラメントが形成された後にＲｅＲＡＭの抵抗状態を切り換える必要がある電圧よりも大幅に高い場合が多い。例えば、典型的なＲｅＲＡＭモジュールは、他のメモリ・システムと同様の電圧（例えば、１．２ボルト）で動作するように設計され得る。ただし、そのようなＲｅＲＡＭモジュールでの導電性フィラメント形成は、４ボルトを上回る電圧（すなわち、化成電圧）がＲｅＲＡＭモジュールに印加されることを必要とする場合がある。さらに、この化成電圧を印加することは、通常、ＲｅＲＡＭがシステムで使用されるときに状態間で切り換えが行われる電圧と同じ経路を介して（例えば、ビット線およびワード線を介して）電圧を印加する必要がある。換言すれば、化成電圧は、用途によっては、ＲｅＲＡＭモジュールおよびシステムへの関連接続の最終回路設計によって印加される必要がある。
【0017】
残念ながら、化成電圧（例えば、４Ｖ）をメモリ切換電圧（例えば、１．２Ｖ）のみを扱うように設計された回路を介して印加すると、その回路に対する損傷を引き起こす場合がある。例えば、典型的な相補形金属酸化膜半導体（「ＣＭＯＳ」と称される場合がある）システムにおいて、回路が設計された電圧よりも大幅に高い電圧を印加することは、ゲートと伝導チャネルとの間、ソースとドレインとの間の伝導チャネルにわたって短絡を形成させる場合がある。非常に小型の部品を有する最先端システムでは、高電圧も接点および配線を損傷させる場合がある。
【0018】
上記の問題のいくつかに対処するために、本開示のいくつかの実施形態は、ソース電極とシンク電極との電気的に間に中間電極を形成することによって、メモリスタ素子における導電性フィラメントの形成位置を制御する。メモリスタ素子は、中間電極とシンク電極との電気的に間に形成され得る。本明細書で使用される場合、「電気的に間」なる表現は、必ずしも素子の物理的位置を指すものではないが、それらの素子間に流れる電流に関する素子のセットの位置を指す。例えば、ソース電極からシンク電極へ流れる電流が、典型的に、ソース電極から、かつシンク電極へ渡される前に中間電極を介して通過する場合、中間電極は、ソース電極とシンク電極との電気的に間であると考えられる。したがって、ソース電極およびシンク電極にわたって電圧を印加することは、メモリスタ素子によって分離される中間電極およびシンク電極にわたって同じ電圧を存在させ得る。この電圧が十分な強度を有する場合、酸素欠乏がメモリスタ素子において形成され始めて、伝導チャネルの形成につながる。
【0019】
中間電極は、１つまたは複数の点を有する閉曲線断面プロファイルを呈し得る。閉曲線断面プロファイル（本明細書では「閉曲線プロファイル」または単に「プロファイル」と称する場合がある）上の点は、典型的に２つの異なる曲線が接する位置（例えば、四角形または三角形の角、星形の点、涙形上の点または「ハート」形上の下端点と同様）で発生する。これらの点において、電圧によって引き起こされた電界に対するメモリスタの露出量は他の場所よりも高くなり得る。その結果、酸素欠乏は、その点において形成される可能性が高まる場合があり、導電性フィラメントも同様にそこで形成される可能性を高まらせる。このようにして、導電性フィラメントの形成位置は、制御可能である。これは、フィラメントがメモリスタ素子の外部の他の構造へ漏洩するのを防止でき得る。
【0020】
中間電極の閉曲線プロファイルを構成する曲線は、凸形、凹形、または直線状であってもよい。したがって、いくつかの実施形態では、閉曲線プロファイルは、プロファイルを構成する曲線のうちの１つまたは複数が凹形である凹形の閉曲線プロファイルでもよい。そのようなプロファイルにおいて、２つの凹形の曲線がある点で接したとき、その点における断面プロファイル（したがって、電極材料）は、特に狭くなり得る。これは、結果として、その点において顕著な電界への露出をもたらし、したがって導電性フィラメントが、同様にそこに形成される可能性が非常に高くなり得る。
【0021】
さらに、電界への露出は、中間電極における狭い点において増加し得るため、導電性フィラメントは、低化成電圧においてそれらの点の近くに形成され得る。上述したように、典型的なメモリスタ素子の化成電圧は、メモリ構造が動作するように設計されている電圧よりも高い場合が多い。この理由のため、導電性フィラメントの形成中にメモリ構造に印加される電圧を減少させることは、それらのより高い電圧に対して耐性があるように設計されていないメモリ構造の他の構成要素を損傷させることを回避し得る。
【0022】
図１（Ａ）は、凹形の閉曲線プロファイル（図１（Ｂ）の図に示す）を有する中間電極１０２を有する抵抗変化型ＲＡＭモジュール１００の概略断面側面図である。中間電極１０２は、ソース電極１０４とシンク電極１０６との電気的に間である。ソース電極１０４は、層間誘電体１１０を有して基板層１０８上でパターン成形されている。中間電極１０２は、ソース電極１０４上でパターン成形されており、絶縁層１１２内に埋め込まれている。ソース電極１０４、中間電極１０２、およびシンク電極１０６は、例えば、チタン、窒化チタン、タングステン、または他の導体材料からなり得る。
【0023】
メモリスタ素子１１４は、中間電極１０２とシンク電極１０６との電気的に間である。メモリスタ素子１１４は、酸化ハフニウムなど、絶縁特性を有する金属酸化膜であり得る。中間電極１０２およびシンク電極１０６にわたって十分な電圧が存在すると、酸化物欠陥がメモリスタ素子１１４において形成され始めて、導電性フィラメントを生じさせる場合がある。
【0024】
図１（Ｂ）は、抵抗変化型ＲＡＭモジュール１００の概略上面図である。図１（Ｂ）に示すように、中間電極１０２の凹形の閉曲線プロファイルは、結果として、４点星形と類似した４つの狭い点（例えば、点１１６）をもたらす。後述するように、このプロファイルは、メモリスタ素子１１４における４つの位置のうちの１つへの導電性フィラメントの形成を制御するために使用可能である。図１（Ｂ）でも見られるように、中間電極１０２の閉曲線プロファイルは、中間電極１０２上にパターン成形されたメモリスタ素子１１４によって共有される。
【0025】
最後に、シンク電極１０６は、メモリスタ素子１１４上にパターン成形され、シンク電極１０６の形状に、中間電極１０２およびメモリスタ素子１１４によって共有されている凹形の閉曲線プロファイルのネガ・パターンを形成させる。これは、結果として、シンク電極１０６が中間電極１０２の狭い点の周囲で曲がって囲むようになり、電圧が中間電極１０２およびシンク電極１０６にわたって印加されるときに、それらの領域においてメモリスタ素子１１４を流れる電流を増加させる。この電流増加は、電圧印加中により多くの酸化物欠陥につながる可能性があり、その結果として、４つの狭い点における導電性フィラメントの形成の尤度を高くする。
【0026】
例えば、化成電圧の影響は、領域１１８よりも点１１６において顕著に大きくなり得る。換言すれば、化成電圧の印加中にメモリスタ素子１１４を流れる電流は、領域１１８よりも点１１６において高くなり得る。その結果、酸化物欠陥は、領域１１８におけるメモリスタ素子にわたるよりも点１１６におけるメモリスタ素子にわたって形成される可能性が高くなり得る。さらに、いくつかの実施形態では、点１１６における電流の増加は、実際には、典型的なメモリスタ素子トポロジで通常必要とされ得るよりも低い化成電圧で点１１６において導電性フィラメントを形成可能とし得る。いくつかの例では、このより低い化成電圧は、結果として、領域１１８においてメモリスタ素子を通過する電流が酸化物欠陥を引き起こすには不十分となる。結果的に領域１１８における酸化物欠陥形成が実行不可能になったことで、導電性フィラメントの位置がさらにより制御可能となる。
【0027】
図１（Ｃ）は、点１１６において中間電極１０２およびシンク電極１０６にわたって化成電圧を印加した例示的な結果を示す図である。具体的に、図１（Ｃ）は、中間電極１０２とシンク電極１０６との間のメモリスタ素子１１４にわたって形成される導電性フィラメント１２０の概略拡大上面図である。導電性フィラメント１２０は、メモリスタ素子１１４と同じ場所で収集された酸化物欠陥（小白丸として示す）の集合である。その結果、中間電極１０２とシンク電極１０６との間に小導電性経路が形成される。電圧が継続的に印加されると、電流が導電性フィラメント１２０中を流れ続け、より多くの酸化物欠陥がフィラメント１２０上で形成され、それを成長させて、フィラメント１２０におけるメモリスタ素子１１４にわたる抵抗を減少させる。フィラメントが目標サイズおよび抵抗に達すると、化成電圧の印加は停止され得る。この点で、切換電圧を中間電極１０２およびシンク電極１０６にわたって印加することは、導電性フィラメント１２０を、低抵抗状態（例えば図１（Ｃ）に示す通り）と高抵抗状態との間で切り換えさせる場合があり、酸化物欠陥は酸化物結合に置き換えられる。
【0028】
図１（Ａ）～（Ｃ）のプロファイルが凹形の曲線のみを有する閉曲線を特徴とする一方、本開示のいくつかの実施形態は、異なる形状を有する１つまたは複数の曲線を有する中間電極を特徴とし得ることは、注目すべきことである。例えば、いくつかの実施形態では、中間電極は、全ての曲線が直線的な線分である多角形のプロファイル（例えば、四角形、三角形、または矩形）を特徴とし得る。本開示のいくつかの実施形態は、曲線が凸形であるプロファイルを特徴とし得る。また、本開示のいくつかの実施形態は、凸形の曲線、凹形の曲線、および直線的な「曲線」（すなわち直線的な線分）のうちの２つまたは全ての混合を備えるプロファイルを特徴とし得る。これらのプロファイルにおいて、２つの曲線が接する点は、電界への露出を増加させる可能性があり、したがって導電性フィラメントの形成に集中する。ただし、より狭い点（２つの凹形の曲線が接する点など）は、その露出を顕著に増加させ、したがって導電性フィラメントの形成に集中することにより効果的となり得る。
【0029】
したがって、図１（Ａ）～（Ｃ）に説明した理由のため、ＲｅＲＡＭモジュールにおいて凹形の閉曲線プロファイルを有する電極をパターン成形することによって、そのモジュールに形成された導電性フィラメントの位置の制御を顕著に増加させ得る。さらに、化成電圧の印加中のそのような電極の狭い点における電流の増加は、より低い化成電圧が使用可能となり、メモリ・モジュールにおける他の構造に対する損傷のリスクを低減させる。
【0030】
ただし、図１（Ａ）～（Ｃ）に示された４点の例など、凹形の閉曲線プロファイルを有する電極をパターン成形することは、典型的なプロセス・フローでは困難な場合がある。したがって、本開示のいくつかの実施形態は、凹形の閉ループ・プロファイルを有する電極を用いてメモリセルを形成するためのプロセス・フローを示す。
【0031】
図２Ａ～図２Ｘは、例えば、４点電極（中間電極１０２など）がＲｅＲＡＭモジュールにおいて形成され得るプロセス・フローを示す。図２Ａは、ソース電極２０２が層間誘電体２０６とともに半導体基板２０４上に形成されるＲｅＲＡＭモジュール２００を形成する第１の段階の側面図である。同様に、図２Ｂは、ＲｅＲＡＭモジュール２００を形成する第１の段階の上面図である。ソース電極２０２の配向は、層間誘電体２０６のように、図２Ｂでは可視である。さらに、ＲｅＲＡＭモジュール２００が図２Ａにおいて示される位置は、視線２０８によっても規定される。いくつかの実施形態では、ソース電極２０２は、より大きな「ビット線」電極または「ワード線」電極の一部であり得る。ソース電極２０２のための好適な電極材料は、チタン（Ｔｉ）またはタングステン（Ｗ）あるいはその両方などの金属を含むが、それに限定されない。別の実施形態では、ソース電極２０２は、窒化金属（例えば、窒化チタン、窒化タンタル、窒化チタンアルミニウム、または窒化タングステン）、または金属半導体化合物（例えば、金属シリサイド）、あるいは上述のもののうちの少なくとも１つを含む組み合わせを含み得る。金属シリサイドは、ニッケル・シリサイド、コバルト・シリサイド、タングステン・シリサイド、チタン・シリサイド、タンタル・シリサイド、白金シリサイド、エルビウム・シリサイド、あるいは上述のもののうちの少なくとも１つを含む組み合わせを含み得る。
【0032】
図２Ｃおよび図２Ｄは、ＲｅＲＡＭモジュール２００を形成する第２の段階の側面図および上面図である。この段階において、酸化物層２１０は、ソース電極２０２および層間誘電体２０６の上部に堆積される。それによって、ソース電極２０２および層間誘電体は、酸化物層２１０によって一時的に被覆される。明確にするために、図２Ｄは、酸化物層２１０の下方のソース電極２０２の位置を点線で示す。
【0033】
図２Ｅおよび図２Ｆは、ＲｅＲＡＭモジュール２００を形成する第３の段階の側面図および上面図である。この段階において、円形のハードマスク堆積層２１２、２１４、２１６、および２１８は、酸化物層２１０上に堆積される。いくつかの実施形態では、ハードマスク堆積層２１２～２１８は、窒化ハードマスクであり得る。ハードマスク堆積層２１２～２１８は、図２Ｅおよび図２Ｆで円形として示されているが、いくつかの実施形態では、他の形状が使用されてもよい。図示されるように、ハードマスク堆積層２１２～２１８は、ソース電極２０２上の中心となる位置を囲む。図２Ｇ～図２Ｌで説明されるように、これらのハードマスク堆積層の形状は、シード・ピラーと、それらのシード・ピラー上の窒化蓄積物との形状に影響し得る。
【0034】
図２Ｇおよび図２Ｈは、ＲｅＲＡＭモジュール２００を形成する第４の段階の側面図および上面図である。この段階において、酸化物層２１０の大部分が除去されるが、ハードマスク堆積層２１２～２１８の下の酸化物材料は残る。この酸化物材料は、数、位置、および形状において４つのハードマスク堆積層に対応する４つのシード・ピラーを形成する。図示されるように、４つのシード・ピラーは、ハードマスク堆積層２１２～２１８の半径と一致する半径を有する円柱である。図２Ｇでは、２つ（シード・ピラー２２０および２２２）のみが可視である。全４つのシード・ピラーは、図２Ｈにおいてハードマスク堆積層２１２～２１８によって被覆されている。
【0035】
図２Ｉおよび図２Ｊは、ＲｅＲＡＭモジュール２００を形成する第５の段階の側面図および上面図である。この段階において、下部窒化層２２４が層間誘電体２０６およびソース電極２０２の上面に付けられる。さらに、４つのシード・ピラー（ハードマスク堆積層２１２～２１８を含む）の側壁上の窒化蓄積物は、４つの窒化物境界部２２６、２２８、２３０、および２３２を形成する。窒化物境界部２２６～２３２を形成する４つのシード・ピラーが円形の断面プロファイルを有するため、窒化物境界部２２６～２３２は、図示されるように、窒化物リングの形態を有する。ただし、シード・ピラーの形状を調整することによって、他の形状の窒化物境界部が生じ得る。例えばシード・ピラーが四角形の断面プロファイルを有する場合、シード・ピラーの窒化物境界部は、八角形を有し得る。シード・ピラーが凸形の側部を有する閉曲線プロファイルを有する場合、そのシード・ピラー上の窒化物境界部は、類似のプロファイルを有し得る。
【0036】
窒化物境界部２２６～２３２は、窒化物境界部２２６～２３２を部分的に重複させる程度に大きい半径を有する。その結果、窒化物境界部２２６～２３２は、それらの間に間隙２３４を有する単一構造を実質的に形成する。図２Ｊに示すように、間隙２３４は、上から見たときに、４つの点を有する凹形の閉曲線プロファイルを有する。なお、４つのシード・ピラー、したがって窒化物境界部２２６～２３２のうちの１つまたは複数のプロファイルの形状を変化させることによって、間隙２３４の形状を変化させることが可能となり得る。例えば、４つのシード・ピラー全てが同じ四角形を有するが、それらの四角形の位置を保つとき、全ての窒化物境界部２２６～２３２が八角形のプロファイルを有し得る。窒化物境界部２２６～２３２間の間隙は、各八角形の１つの斜辺によって形成され得、それによって間隙２３４が四角形のプロファイルを有する。
【0037】
図２Ｋおよび図２Ｌは、ＲｅＲＡＭモジュール２００を形成する第６の段階の側面図および上面図である。この段階において、下部窒化層２２４が除去される。これは、例えば、トップ・ダウン方式の反応性イオン・エッチング・プロセスによって実行され得る。その結果、窒化物境界部２２６～２３２の上部からの過剰窒化物も除去され、ハードマスク堆積層２１２～２１８のうちのいくつかを露出させる。なお、下部窒化層２２４を除去することは、間隙２３４の下方にあるソース電極２０２の部分を露出する。その結果、間隙２３４の下方で可視のソース電極２０２の部分は、間隙２３４のプロファイルと一致する４点の凹形閉曲線プロファイルを有する。
【0038】
図２Ｍおよび図２Ｎは、ＲｅＲＡＭモジュール２００を形成する第７の段階の側面図および上面図である。この段階において、中間電極２３６は、窒化物境界部２２６～２３２間の間隙２３４に挿入される。中間電極２３６が形成され得る材料は、ソース電極２０２が形成され得る材料（例えば、ＴｉもしくはＷなどの金属、窒化チタンおよび窒化タンタルなどの窒化金属、または金属シリサイドなどの金属半導体化合物）と同じでもよい。
【0039】
いくつかの実施形態では、中間電極２３６は、薄い導電層および厚い金属層のスタックを含み得る。導電層スタックは、窒化金属（例えば、窒化チタン、窒化タンタル、もしくは窒化タングステン）、アルミニウム含有合金（例えば、ＴｉＡｌ、ＴｉＡｌＣ、ＴａＡｌ、ＴａＡｌＣ）、チタン、タンタル、もしくは上述のものの少なくとも１つの組み合わせからなるスタック構造を含み得る。具体的には、中間電極２３６は、窒化チタンおよびＴｉＡｌＣからなるスタック構造を含み得る。金属層はチタン、タンタル、タングステン、モリブデン、白金、ハフニウム、銅、アルミニウム、金、ニッケル、インジウム、または上述のもののうちの少なくとも１つ、具体的にはタングステンを含む組み合わせを含み得る。中間電極２３６のための電極材料は、ＣＶＤ、ＡＬＤ、ＰＶＤ、スパッタリング法、蒸着法、および電気化学めっき法などのプロセスを使用して堆積され得る。
【0040】
図２Ｍの観点から見たときに中間電極２３６が窒化物境界部２２６および２２８の後部に位置するため、中間電極２３６は、図２Ｍでは点線２３８として図示されている。換言すれば、中間電極２３６は図２Ｍから直接可視ではない。ただし、図２Ｎにおいて、中間電極２３６の上部は可視である。間隙２３４内に形成した結果、中間電極２３６は、電極２０２の上部に直接形成されるだけでなく、間隙２３４のプロファイルに一致する４点凹形閉曲線プロファイルも有する。なお、中間電極２３６は、窒化物境界部２２６～２３２よりもわずかに短いとして図示されている。これは、厳密に必須ではないが、いくつかの実施形態では、中間電極２３６は、窒化物境界部２２６～２３２と同程度に高く、またはハードマスク堆積層２１２～２１８とも同程度に高くてもよい。ただし、間隙２３４の外側を形成する中間電極２３６の部分は、中間電極２３６とシンク電極との間の将来的な短絡を防止するために、エッチング・プロセスで除去されることが必要な場合がある。
【0041】
図２Ｏおよび図２Ｐは、ＲｅＲＡＭモジュール２００を形成する第８の段階の側面図および上面図である。この段階において、窒化物境界部２２６～２３２、ハードマスク堆積層２１２～２１８、ならびにシード・ピラー２２０、２２２、ならびに番号が付与されていない２つのシード・ピラーは全て、ソース電極２０２および層間誘電体２０６からエッチングされて除去される。これは、図２Ｏに示されるように中間電極２３６を露出させる。
【0042】
図２Ｑおよび図２Ｒは、ＲｅＲＡＭモジュール２００を形成する第９の段階の側面図および上面図である。この段階において、絶縁層２４０（例えば、酸化物層）は、ソース電極２０２上および中間電極２３６の下方部分上に形成される。いくつかの実施形態では、絶縁層２４０は、高ｋ誘電体である。いくつかの実施形態では、絶縁層２４０は、遷移金属酸化物である。ＲｅＲＡＭ誘電体に好適であり得る材料の例は、ＮｉＯＸ、ＴａｙＯＸ、ＴｉＯＸ、ＨｆＯＸ、ＴａｙＯＸ、ＷＯＸ、ＺｒＯＸ、ＡｌｙＯＸ、ＳｒＴｉＯＸ、または上述のもののうちの少なくとも１つを含む組み合わせを含む。共形堆積プロセスは、ＣＶＤ、ＡＬＤ、およびＰＶＤを含むが、それに限定されない。例示的な実施形態によれば、絶縁層２０４は、１～１５ナノメートル、具体的には３～９ナノメートル、より具体的には、４～７ナノメートルの厚さを有し得る。この絶縁層２４０は、ＲｅＲＡＭモジュール２００の他の導電部分からソース電極２０２を絶縁する役割を果たし得る。換言すれば、ソース電極２０２を流れる電流は、中間電極２３６を介してＲｅＲＡＭモジュール２００の他の部分にのみ流れ得る。明瞭性のために、絶縁層２４０によって被覆されている中間電極２３６およびソース電極２０２の部分は、ここでは点線で示されている。
【0043】
図２Ｓおよび図２Ｔは、ＲｅＲＡＭモジュール２００を形成する第１０の段階の側面図および上面図である。この段階において、メモリスタ素子２４２は、絶縁層２４０および中間電極２３６上に堆積される。したがって、中間電極２３６は、図２Ｔを上方から見たときと、図２Ｓを側方から見たとき（原点は視線２０８によって示されている）の両方でメモリスタ素子２４２によって完全に被覆されている。メモリスタ素子２４２は中間電極２３６に付けられるため、メモリスタ素子２４２は、図２Ｓおよび図２Ｔに示されるように、中間電極２３６の４点凹形閉曲線プロファイルを共有する。
【0044】
メモリスタ素子２４２は、酸化ハフニウムまたは三酸化タングステンなど、絶縁特性を有する金属酸化物であり得る。ただし、他の抵抗スイッチング材料も使用され得る。例えば、金属酸化物ではなく、金属硫化物などの別の金属カルコゲンが使用され得る。これらの金属カルコゲンは、典型的に、５ｎｍの公称厚さを有するスイッチング材料を形成する。ただし、いくつかの実施形態では、メモリスタ素子２４２は、六方晶窒化ホウ素（ｈ－ＢＮ）、二硫化モリブデン（ＭｏＳ２）、または二硫化タングステン（ＷＳ２）など、より薄いスイッチング材料から形成され得る。
【0045】
上記と同様に、明瞭性のために、絶縁層２４０またはメモリスタ素子２４２によって被覆されている中間電極２３６およびソース電極２０２の部分は、ここでは点線で示されている。
【0046】
図２Ｕおよび図２Ｖは、ＲｅＲＡＭモジュール２００を形成する第１１の段階の側面図および上面図である。なお、図２Ｕの側面図が図示されている視点は、上記図面とは異なる。図２Ｖで視線２４４によって示されるように、図２Ｕは、ＲｅＲＡＭモジュール２００の側断面である。したがって、中間電極２３６がメモリスタ素子２４２によって完全に被覆されているが、図２Ｕでは可視である。ＲｅＲＡＭモジュール２００を形成する第１１の段階において、シンク電極２４６は、メモリスタ素子２４２上に堆積される。シンク電極２４６のための好適な電極材料は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、またはタングステン（Ｗ）あるいはその組み合わせなどの金属を含むが、それに限定されない。別の実施形態では、シンク電極２４６は、窒化金属（例えば、窒化チタン、窒化タンタル、窒化チタンアルミニウム、または窒化タングステン）、または金属半導体化合物（例えば、金属シリサイド）、あるいは上述のもののうちの少なくとも１つを含む組み合わせを含み得る。金属シリサイドは、ニッケル・シリサイド、コバルト・シリサイド、タングステン・シリサイド、チタン・シリサイド、タンタル・シリサイド、白金シリサイド、エルビウム・シリサイド、または上述のもののうちの少なくとも１つを含む組み合わせを含み得る。シンク電極２４６は、ＲｅＲＡＭモジュール２００におけるいくつかのメモリセルのための最終的なビット線電極の一部であり得る。この堆積は、中間電極２３６とシンク電極２４６との電気的に間にメモリスタ素子２４２を配置し、メモリスタ素子２４２を通る潜在的な導電性フィラメント形成を可能とする。
【0047】
図２Ｗおよび図２Ｘは、ＲｅＲＡＭモジュール２００を形成する第１２の段階の側面図および上面図である。第１２の段階において、中間電極２３６およびメモリスタ素子２４２は、シンク電極２４６内で引っ込んだ位置に配置される。さらに、絶縁窒化物キャップ２４８は、中間電極およびメモリスタ素子２４２の上部の結果的に生じた窪みに形成される。これは、短絡が、中間電極２３６と中間電極の上部のシンク電極２４６との間に形成されるのを防ぐのに役立ち得る。これらの短絡は、例えば、メモリスタ素子２４２が中間電極２３６の上部を被覆していない場合、かつメモリスタ素子２４２がその上部近くで特に薄い場合に発生し得る。絶縁窒化物キャップ２４８は、したがって、ＲｅＲＡＭモジュール２００が適切に機能するために必須ではない場合があるが、潜在的な障害を防ぎ得る。
【0048】
ＲｅＲＡＭモジュール２００を形成する第１２の段階において、シンク電極２４６の一部はエッチングされて除去され、ソース電極２０２に対して垂直な線を形成する。これは、ＲｅＲＡＭモジュール２００のワード線の役割を果たすソース電極２０２と組み合わせて、シンク電極２４６が、ＲｅＲＡＭモジュール２００のためのビット線の役割を果たすことを可能にする。図示されるように、絶縁層２５０（例えば、誘電層）は、シンク電極２４６の一部分が除去されたＲｅＲＡＭモジュール２００上に形成される。
【0049】
ＲｅＲＡＭモジュール２００を形成する第１２の段階後、化成電圧が、ソース電極２０２とシンク電極２４６との間に印加され得る。この化成電圧の印加によって、導電性フィラメントが、メモリスタ素子２４２の４つの狭い点のうちの１つに形成され得る。したがって、中間電極２３６およびメモリスタ素子２４２の凹形の閉ループ・プロファイルは、導電性フィラメントの位置を制御して、潜在的なフィラメント障害を防ぐために利用可能である。そのような導電性フィラメント形成の説明および図示は、図１（Ｃ）によって提供されている。
【0050】
図２Ａ～図２Ｘに関連して説明したように、本開示のいくつかの実施形態は、ＲｅＲＡＭモジュールを形成するためのプロセスの形態で実施可能である。したがって、理解を目的として、図３は、本開示のいくつかの実施形態による、凹形の閉曲線プロファイルを有する中間電極を有する抵抗変化型ＲＡＭ（ＲｅＲＡＭ）モジュールを形成する例示的な方法３００を示す図である。
【0051】
方法３００は、シード・ピラーがモジュールに付けられるブロック３０２で開始する。いくつかの実施形態では、シード・ピラーは、ソース電極、またはそのソース電極が埋め込まれる絶縁層に取り付けられてもよい。これらのシード・ピラーの取り付けは、例えば、酸化物の層をソース電極および絶縁層に付け、ハードマスク堆積層を酸化物層の上部に付け、ハードマスク堆積層の下方にない酸化物をエッチングして除去する形態で実施され得る。図２Ｅ～図２Ｈに関連して説明したように、これによって、シード・ピラーが、ハードマスク堆積層と同じ断面プロファイルを共有する、ハードマスク堆積層の下方のピラーの形態を有するようにしてもよい。したがって、ソース電極の一部分がハードマスク堆積層間の中心に直接位置するようにハードマスク堆積層が位置付けられ、結果としてシード・ピラーがソース電極のその部分を囲むようにしてもよい。いくつかの実施形態では、ハードマスク堆積層のうちの１つまたは複数は円形プロファイルを有し、それによって対応するシード・ピラーが円形のプロファイルを共有（すなわちシード・ピラー円柱を形成）してもよい。
【0052】
方法３００は、次いで、ブロック３０４に進み、窒化蓄積物がシード・ピラーの側壁に付けられる。これは、結果として重複するシード・ピラーの周りでの窒化物境界部の形成をもたらし、窒化物境界部間に間隙を形成する。いくつかの実施形態では、１つまたは複数の窒化物境界部が、円形プロファイルを有するシード・ピラー上で形成され得、窒化物境界部が窒化物リングの形態を有する。例示的な窒化物リングが、図２Ｉ～図２Ｍおよび図４および図５に図示されている。
【0053】
方法３００は、次いで、ブロック３０６に進み、シード・ピラーと窒化蓄積物との間の間隙の下部におけるソース電極が露出される。ソース電極を露出することは、ソース電極の上部（およびＲｅＲＡＭモジュールの他の部分）に形成されている窒化蓄積物の上部層をエッチングして除去することを含み得る。窒化物を付けた後のソース電極を露出することが、図２Ｋおよび図２Ｌに示される。
【0054】
方法３００は、次いで、ブロック３０８に進み、窒化蓄積物間の間隙の大部分または全てを埋めるように、中間電極がソース電極の上部に付けられる。この中間電極は、例えば、チタン、窒化チタン、タングステン、またはエッチングに対して耐性がある他の導体材料から構成され得る。
【0055】
これは、結果として、窒化蓄積物間の間隙の上から見下ろした断面プロファイルと類似または同一の上から見下ろした断面プロファイルを有する中間電極が得られ得る。例えば中間電極は、いくつかの狭い点を有する凹形の閉曲線プロファイルを有し得る。そのようなプロファイルは、図１（Ａ）～（Ｃ）、図２Ｎ～図２Ｒ、図４、および図５に図示されている。
【0056】
方法３００は、次いで、ブロック３１０に進み、蓄積された窒化物およびシード・ピラー（ハードマスク堆積層を含む）がＲｅＲＡＭモジュールから除去される。これは、例えば、中間電極を除去する程ではない反応性イオン・エッチング・プロセスで実行され得る。
【0057】
窒化物およびシード・ピラーが除去されると、方法３００はブロック３１２に進み、メモリスタ素子が中間電極に付けられる。このメモリスタ素子は、酸化ハフニウム、または絶縁特性を有する他の金属酸化物から構成され得る。これらの絶縁特性の結果として、導電性フィラメントがメモリスタを通じて形成されるときに、電流が、メモリスタ素子を通って伝わらない場合がある。さらに、このメモリスタ素子は、中間電極のプロファイルと類似した凹形の閉曲線プロファイルを有するはずであるため、中間電極上の狭い点の近くに少なくとも１つの狭い点をさらに有するはずである。これは、導電性フィラメントが狭い点で形成される可能性を大幅に高め得る。
【0058】
いくつかの実施形態では、ブロック３１２は、メモリスタ素子を付ける前に、絶縁層をＲｅＲＡＭモジュールに付けることをさらに含み得る。これは、ソース電極（その上に中間電極が形成される）とメモリスタ素子との間の潜在的な短絡を防ぎ得る。換言すれば、中間電極を通ることを除いて、絶縁層は、ソース電極からのあらゆる電流がメモリスタ素子に流れることを防ぎ得る。
【0059】
ブロック３１２においてメモリスタ素子が中間電極に付けられると、方法３００はブロック３１４に進み、シンク電極がメモリスタ素子に付けられる。これによって、メモリスタ素子は、中間電極とシンク電極との電気的に間にあり得る。ソース電極からの電流は、中間電極を通ってメモリスタ素子へ流れるはずであるため、この結果として、さらに、電圧がソース電極およびシンク電極にわたって印加され、メモリスタ素子を電流が流れるはずである。この電流が十分に大きいとき（すなわち、ソース電極およびシンク電極にわたる電圧が十分に大きいとき）、導電性フィラメントは、次いで、メモリスタ素子にわたって形成され得る。
【0060】
いくつかの実施形態では、ブロック３１４は、メモリスタ素子および中間電極を引っ込んだ位置に配置することを含み得る。これは、シンク電極が、メモリスタ素子および中間電極の両方よりもわずかに高くし得る（ＲｅＲＡＭモジュールの下部に関して）。これは、さらに、メモリスタ素子および中間電極の上部上に窒化物の堆積を可能にする。窒化物キャップは、中間電極の上部とシンク電極の上部との間での意図しない短絡を防ぎ得る。換言すれば、中間電極とシンク電極との間のあらゆる電流が、メモリスタ素子における導電性フィラメントを通って流れるように強制し得る。
【0061】
図１（Ａ）～（Ｃ）および図２Ａ～図２Ｘに開示される実施形態では、４点凹形の閉曲線プロファイルを有する中間電極が示されている。ただし、本開示のいくつかの実施形態は、他の数の狭い点を有する凹形の閉曲線プロファイルを有する中間電極を利用し得る。上述のように、中間電極、メモリスタ素子、およびシンク電極が互いとインターフェースする狭い点における電流の増加によって、導電性フィラメントをそれらの狭い点において形成する可能性が高まり得る。ただし、狭い点の数は、本発明にとって必須ではない。
【0062】
例えば、図４は、３点を有する凹形の閉曲線プロファイルを有する中間電極を形成するために、本開示のいくつかの実施形態による、使用され得る窒化物リング４０２～４０６の例示的なセットを示す図である。図４において、シード・ピラー４０８、４１０、および４１２のセットが、ソース電極４１４の区分を囲む。窒化物リング４０２～４０６が部分的に重複し、シード・ピラー４０８～４１２と窒化物リング４０２～４０６との中心に間隙４１６を形成するように、窒化物リング４０２～４０６は、それらのシード・ピラー４０８～４１２の側壁に対して付けられる。３つのシード・ピラーが本明細書に使用されるため、間隙４１６が３点凹形の閉曲線プロファイルを有する。中間電極が間隙４１６内に堆積されると、次いで、３つの狭い点を用いて形成され得る。
【0063】
別の例として、図５は、６点を有する凹形の閉曲線プロファイルを有する中間電極を形成するために、本開示のいくつかの実施形態による、使用され得る窒化物リング５０２～５１２の例示的なセットの上面図である。この窒化物リング５０２～５１２の部分的な重複は、ソース電極５１６の上方に間隙５１４を生じさせる。中間電極を用いて間隙を埋めることによって、６点凹形閉曲線プロファイルを有する電極は、形成され得る。
【0064】
なお、図２Ａ～図２Ｘ、図４、および図５は、本開示の実施形態が、異なる厚さおよび異なる重複量の窒化物境界部を含み得る。さらに、図２Ａ～図２Ｘ、図４および図５の各々におけるシード・ピラーの位置は異なり、本開示の実施形態が、シード・ピラーおよび窒化物境界部の異なる位置を含み得ることを示す。これらの特性は、他の実施形態において、異なる形状および大きさの中間電極を生じさせるために使用され得る、異なる形状および大きさの窒化物境界部間の間隙を生じさせるために変更され得る。さらに、上述したように、シード・ピラーを生じさせるために使用されるハードマスク堆積層の形状を変更することによって、窒化物境界部が蓄積するシード・ピラーの形状がカスタマイズされ得る。これは、さらには、シード・ピラー上の窒化蓄積物に影響し、それらの窒化物境界部の形状に影響する。これは、それらの窒化物境界部間の間隙に形成される中間電極の形状をカスタマイズするために使用され得る。
【0065】
図６は、本開示の実施形態による、使用され得る例示的なコンピュータ・システム６０１の代表的な主要構成要素を示す図である。図示される特定の構成要素は、例示目的で提示されているのに過ぎず、必ずしもそのような単なる変形でなくてもよい。コンピュータ・システム６０１は、プロセッサ６１０と、メモリ６２０と、入力／出力インターフェース（本明細書ではＩ／ＯまたはＩ／Ｏインターフェースとも称する）６３０と、主バス６４０とを含み得る。主バス６４０は、コンピュータ・システム６０１の他の構成要素のための通信経路を提供し得る。いくつかの実施形態では、主バス６４０は、専用デジタル信号プロセッサ（図示せず）などの他の構成要素に接続し得る。
【0066】
コンピュータ・システム６０１のプロセッサ６１０は、１つまたは複数のＣＰＵ６１２を含み得る。プロセッサ６１０は、ＣＰＵ６１２のための命令およびデータの一次的記憶を実現する１つまたは複数のメモリ・バッファまたはキャッシュ（図示せず）をさらに含み得る。ＣＰＵ６１２は、キャッシュまたはメモリ６２０から提供される入力、およびキャッシュまたはメモリ６２０への結果の出力に関する命令を実行し得る。ＣＰＵ６１２は、本開示の実施形態による１つまたは複数の方法を実行するように構成されている１つまたは複数の回路を含み得る。いくつかの実施形態では、コンピュータ・システム６０１は、相対的に大きいシステムで典型的な複数のプロセッサ６１０を含み得る。ただし、他の実施形態では、コンピュータ・システム６０１は、単数のＣＰＵ６１２を有する単体のプロセッサを含んでもよい。
【0067】
コンピュータ・システム６０１のメモリ６２０は、メモリ・コントローラ６２２と、データを一時的または永久的に記憶するための１つまたは複数のメモリ・モジュール（図示せず）とを含み得る。いくつかの実施形態では、メモリ６２０は、データおよびプログラムを記憶するためのランダム・アクセス半導体メモリ、記憶デバイス、または記憶媒体（揮発性、または不揮発性のいずれか）を含み得る。メモリ・コントローラ６２２は、プロセッサ６１０と通信でき、メモリ・モジュール内の情報の記憶および取り出しを容易にする。メモリ・コントローラ６２２は、Ｉ／Ｏインターフェース６３０と通信でき、メモリ・モジュール内の入力または出力の記憶および取り出しを容易にする。いくつかの実施形態では、メモリ・モジュールは、デュアル・イン・ライン・メモリ・モジュールでもよい。
【0068】
Ｉ／Ｏインターフェース６３０は、Ｉ／Ｏバス６５０と、端末インターフェース６５２と、ストレージ・インターフェース６５４と、Ｉ／Ｏデバイス・インターフェース６５６と、ネットワーク・インターフェース６５８とを含み得る。Ｉ／Ｏインターフェース６３０は、主バス６４０をＩ／Ｏバス６５０に接続し得る。Ｉ／Ｏインターフェース６３０は、プロセッサ６１０およびメモリ６２０からの命令およびデータを、Ｉ／Ｏバス６５０の様々なインターフェースに導き得る。Ｉ／Ｏインターフェース６３０は、Ｉ／Ｏバス６５０の様々なインターフェースからの命令およびデータをプロセッサ６１０およびメモリ６２０にさらに導き得る。その様々なインターフェースは、端末インターフェース６５２、ストレージ・インターフェース６５４、Ｉ／Ｏデバイス・インターフェース６５６、およびネットワーク・インターフェース６５８を含み得る。いくつかの実施形態では、様々なインターフェースは、上述したインターフェースのサブセットを含み得る（例えば、工業用途における組み込み型のコンピュータ・システムは、端末インターフェース６５２およびストレージ・インターフェース６５４を含まない場合がある）。
【0069】
メモリ６２０、プロセッサ６１０、およびＩ／Ｏインターフェース６３０を含むがそれらに限定されない、コンピュータ・システム６０１全体の論理モジュールは、障害および１つまたは複数の構成要素に対する変更をハイパーバイザまたはオペレーティング・システム（図示せず）に伝え得る。ハイパーバイザまたはオペレーティング・システムは、コンピュータ・システム６０１において利用可能な様々なリソースを割り当てて、様々なＣＰＵ６１２に割り当てられたメモリ６２０内のデータの場所およびプロセスの場所を追跡し得る。要素を組み合わせる、または再構成する実施形態では、論理モジュールの機能の態様が組み合わされ得る、または再分散され得る。これらの変形は、当業者には明らかであろう。
【0070】
本発明は、完全性の任意の可能な技術詳細レベルにおけるシステム、方法またはコンピュータ・プログラム製品、あるいはその組み合わせであり得る。このコンピュータ・プログラム製品は、プロセッサに本発明の態様を実施させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体を含み得る。
【0071】
コンピュータ可読記憶媒体は、命令実行デバイスによって使用される命令を保持および記憶可能な有形デバイスであり得る。コンピュータ可読記憶媒体は、例えば、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または上記の任意の適切な組み合わせでもよいが、それに限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的リストは、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、静的ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、命令が記録されたパンチ・カードまたは溝の隆起構造などの機械的暗号化デバイス、および上記の任意の適切な組み合わせを含む。本明細書で使用される場合、コンピュータ可読記憶媒体は、それ自体、電波または他の自由に伝搬する電磁波、導波路または他の伝送媒体（例えば、光ファイバケーブルを通過する光パルス）を通って伝搬する電磁波、または電線によって伝達される電気信号などの一次的信号であるとして解釈されるべきではない。
【0072】
本明細書で説明されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれの計算／処理装置へ、または例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、またはワイヤレス・ネットワーク、あるいはその組み合わせなどのネットワークを介して外部コンピュータまたは外部記憶装置へダウンロードされ得る。このネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組み合わせを備え得る。各計算／処理デバイスにおけるネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、それぞれの計算／処理デバイス内のコンピュータ可読記憶媒体における記憶のために、そのコンピュータ可読プログラム命令を転送する。
【0073】
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、あるいは、１つまたは複数のプログラミング言語の任意の組み合わせで記述されたソース・コードまたはオブジェクト・コードのいずれかでもよく、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋などのオブジェクト指向プログラミング言語と、「Ｃ」プログラミング言語または同様のプログラミング言語などの手続き型プログラミング言語とを含む。コンピュータ可読プログラム命令は、ユーザのコンピュータにおいて全体的に、ユーザのコンピュータにおいて部分的に、スタンド・アロン・ソフトウェア・パッケージとして、ユーザのコンピュータで部分的に、さらにリモート・コンピュータで部分的に、またはリモート・コンピュータもしくはサーバで全体的に実行されてもよい。後者の状況において、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意の種類のネットワークを介してユーザのコンピュータに接続されてもよく、またはその接続は、外部コンピュータ（例えば、インターネット・サービス・プロバイダを使用してインターネットを介する）へなされてもよい。いくつかの実施形態では、例えば、プログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用することによって、コンピュータ可読プログラム命令を実行して電子回路をパーソナライズし得る。
【0074】
本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャートの図またはブロック図、あるいはその両方を参照して、本明細書で説明される。フローチャートの図またはブロック図、あるいはその両方の各ブロック、ならびにフローチャートの図またはブロック図、あるいはその両方のブロックの組み合わせは、コンピュータ可読プログラム命令によって実施可能であることを理解されるであろう。
【0075】
コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行される命令がフローチャートまたはブロック図、あるいはその両方のブロックにおいて明示された機能／動作を実施するための手段を創出するように、上記のコンピュータ可読プログラム命令は、機械を製造するために、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサに提供されてもよい。これらのコンピュータ可読プログラム命令は、さらに、命令を記憶したコンピュータ可読記憶媒体がフローチャートまたはブロック図、あるいはその両方のブロックに明示された機能／動作の態様を実施する命令を含む製品を備えるように、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはその組み合わせに特定のやり方で機能させ得るコンピュータ可読記憶媒体に記憶されてもよい。
【0076】
コンピュータ、他のプログラマブル装置、または他のデバイス上で実行される命令が、フローチャートおよび／またはブロック図のブロックにおいて明示された機能／動作を実施するように、上記のコンピュータ可読プログラム命令は、一連の動作ステップがコンピュータ実施プロセスを創出するようにコンピュータ、他のプログラマブル装置、または他のデバイス上で実行されるようにするためにコンピュータ、他のプログラマブル・データ処理装置、または他のデバイスにさらにロードされてもよい。
【0077】
図面におけるフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実施のアーキテクチャ、機能、および動作を示す。これに関連して、フローチャートまたはブロック図における各ブロックは、特化した論理機能を実施するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、または部分を表し得る。いくつかの代替の実施態様では、ブロックに記載された機能は、図面に記載の順序とは異なる順序で発生し得る。例えば、連続して示される２つのブロックは、実際には、１つのステップとして実現されてもよく、同時、ほぼ同時に、部分的または全体的に一時的に重複して実行されてもよく、またはブロックが、場合によっては、関連する機能に応じて、逆の順序で実行されてもよい。また、ブロック図またはフローチャート、あるいはその両方の図の各ブロックおよびブロック図またはフローチャート、あるいはその両方の図のブロックの組み合わせは、特化した機能または動作を実行する、または専用ハードウェアおよびコンピュータ命令の組み合わせを実行する専用ハードウェアをベースとしたシステムによって実施可能であることが認識されるであろう。
【0078】
本発明の様々な実施形態の説明が例示目的で提供されたが、網羅的である、または開示された実施形態に限定されることは意図されない。多くの修正および変形は、説明された実施形態の範囲から逸脱せずに、当業者にとって明らかであろう。実施形態の原理、市場に存在する技術の実用化または技術的改良を最も良く説明するため、または本開示が属する分野の通常技量を有する他者が本明細書で開示される実施形態を理解できるようにするために、本明細書で使用される用語は選ばれた。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図2I】
【図2J】
【図2K】
【図2L】
【図2M】
【図2N】
【図2O】
【図2P】
【図2Q】
【図2R】
【図2S】
【図2T】
【図2U】
【図2V】
【図2W】
【図2X】
【図3】
【図4】
【図5】
【図6】
【国際調査報告】