特表 2024-521389 画素採取回路及び画像センサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-31

(54)【発明の名称】画素採取回路及び画像センサ

(51)【国際特許分類】

   H04N 25/707 20230101AFI20240524BHJP

   H04N 25/47 20230101ALI20240524BHJP

   H04N 25/70 20230101ALI20240524BHJP

【ＦＩ】

H04N25/707

H04N25/47

H04N25/70

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023575533

(86)(22)【出願日】2021-06-17

(85)【翻訳文提出日】2024-01-15

(86)【国際出願番号】 CN2021100606

(87)【国際公開番号】W WO2022257166

(87)【国際公開日】2022-12-15

(31)【優先権主張番号】202110631843.1

(32)【優先日】2021-06-07

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】520363281

【氏名又は名称】オムニビジョン センサー ソリューション （シャンハイ） カンパニー リミテッド

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】グオ、メンハン

(72)【発明者】

【氏名】チェン、ショウシュン

【テーマコード（参考）】

5C024

【Ｆターム（参考）】

5C024GX02

5C024GY31

5C024HX13

5C024HX51

5C024JX08

5C024JX46

(57)【要約】

【課題】本発明は、画素採取回路及び画像センサを開示する。
【解決手段】画像センサは、画素採取回路アレイと、グローバル制御ユニットと、グローバル時間信号生成ユニットと、読出ユニットとを含み、画素採取回路アレイは、複数の画素採取回路を含み、グローバル制御ユニットは、グローバルリセット信号線を介して画素採取回路アレイにカップリングされ、画像センサが通電したとき、画素採取回路アレイをリセットすることに適し、グローバル時間信号生成ユニットは、グローバル時間信号線を介して画素採取回路アレイにカップリングされ、時間情報を表すグローバル時間信号を生成することに適し、読出ユニットは、行選択線、行イベントリセット信号線、列フラグビット信号線及び列時間信号線を介して画素採取回路アレイにカップリングされ、画素採取回路アレイの生成したイベントシーケンスのイベント情報を読み出すことに適する。
【選択図】図１

【特許請求の範囲】

【請求項1】

画素採取回路であって、
イベント生成モジュールと、状態ラッチと、セルフタイミングロジックと、イベントシーケンス記憶モジュールと、読出モジュールとを含み、
前記イベント生成モジュールは、それに照射される光強度の変化が一定の条件を満たす場合、イベント生成を表すトリガ信号を生成することに適し、
前記状態ラッチは、前記トリガ信号を受信するとセットされることに適し、
前記セルフタイミングロジックは、前記状態ラッチにカップリングされ、前記状態ラッチがセットされると、活性化されることに適し、且つ活性化された状態で所定の期間が経過後、前記状態ラッチをリセットすることにより、前記イベント生成モジュールは、再び外部の光強度の変化に応答し、
前記イベントシーケンス記憶モジュールは、前記状態ラッチにカップリングされ、前記状態ラッチがセットされると、生成された複数のイベントから構成されるイベントシーケンスのイベント情報を記憶することに適し、
前記読出モジュールは、前記イベントシーケンス記憶モジュールにカップリングされ、行選択線が有効であるとき、前記イベントシーケンス記憶モジュールに記憶された前記イベントシーケンスのイベント情報を読み出すことに適する、ことを特徴とする画素採取回路。

【請求項2】

前記イベント情報は、生成されたイベントの状態情報及び時間情報を含み、且つ前記イベントシーケンス記憶モジュールは、複数のイベントレジスタを含むイベントレジスタ群と、複数のサンプリングサブモジュールを含む時間サンプリング群とを含み、
前記イベントレジスタは、前記画素採取回路の生成した１つのイベントの状態情報を記憶することに適し、
各前記サンプリングサブモジュールは、各前記イベントレジスタと一対一で対応し、前記サンプリングサブモジュールは、対応するイベントレジスタの指すイベントの時間情報を記録することに適する、ことを特徴とする請求項１に記載の画素採取回路。

【請求項3】

前記読出モジュールは、行選択線、複数の列フラグビット信号線及び複数の列時間情報信号線を介して周辺の読出ユニットにカップリングされ、及び、前記読出モジュールは、さらに、前記行選択線が有効であるとき、前記複数の列フラグビット信号線を介してそれぞれ各イベントの状態情報を出力し、且つ前記複数の列時間情報信号線を介してそれぞれ各イベントの時間情報を出力することに適し、
又は、
前記読出モジュールは、行選択線、読出ゲート信号線、列フラグビット信号線及び列時間情報信号線を介して周辺の読出ユニットにカップリングされ、及び、前記読出モジュールは、さらに、前記行選択線が有効であるとき、前記読出ゲート信号線の作用で、前記列フラグビット信号線を介して各イベントの状態情報を出力し、且つ前記列時間情報信号線を介して各イベントの時間情報を出力することに適する、ことを特徴とする請求項２に記載の画素採取回路。

【請求項4】

前記サンプリングサブモジュールは、グローバル時間信号線を介して周辺のグローバル時間信号生成ユニットにカップリングされ、前記イベント生成時刻のグローバル時間信号の瞬時振幅値をサンプリングして、前記イベントの時間情報とすることに適する、ことを特徴とする請求項２又は３に記載の画素採取回路。

【請求項5】

前記イベントレジスタ群は、直列接続されたＮ個のイベントレジスタを含み、
ただし、Ｎ≧２であり、１つ目のイベントレジスタの入力端は、電源電圧に接続され、２つ目からＮ個目の各イベントレジスタの入力端は、前の１つのイベントレジスタの出力端に接続され、
各イベントレジスタのクロック信号は、前記状態ラッチの出力であり、及び、各イベントレジスタは、いずれも行イベントリセット信号線に接続されることにより、行イベントリセット信号を受信するとリセットされる、ことを特徴とする請求項２～４のいずれか一項に記載の画素採取回路。

【請求項6】

前記サンプリングサブモジュールは、第１スイッチと、第１コンデンサとを含み、
前記第１スイッチは、その制御端が対応するイベントレジスタの出力端に接続され、且つその第１端がグローバル時間信号線に接続され、その第２端が第１コンデンサの第１端に接続され、前記第１コンデンサは、その第２端が接地され、
前記イベントレジスタは、さらにその出力信号によって対応するイベントの状態情報を指することに適し、前記イベントレジスタがリセットされると、その出力信号がローレベルであり、及び、前記イベントレジスタがセットされると、その出力信号がハイレベルであり、
前記サンプリングサブモジュールは、さらに前記イベントレジスタがセットされると、前記第１コンデンサによって前記第１スイッチがオフされたときのグローバル時間信号の瞬時振幅値をサンプリングして、対応するイベントの時間情報とすることに適する、ことを特徴とする請求項５に記載の画素採取回路。

【請求項7】

前記サンプリングサブモジュールは、パルス整形器と、第２スイッチと、並列接続 された第１トランジスタ及び第２コンデンサとを含み、
第２スイッチは、その制御端が前記パルス整形器を介して対応するイベントレジスタの出力端に接続され、その第１端がグローバル時間信号線に接続され、その第２端がそれぞれ第１トランジスタのドレインと第２コンデンサの第１端に接続され、前記第１トランジスタのソースと前記第２コンデンサの第２端は、接地され、前記第１トランジスタのゲートは、行イベントリセット信号線に接続され、
前記サンプリングサブモジュールは、さらに、イベントの生成時に、前記パルス整形器によって第２スイッチに狭パルス信号を出力して、第２スイッチをオンにすることに適し、第２コンデンサによってグローバル時間信号の瞬時振幅値をサンプリングして、前記イベントの時間情報とする、ことを特徴とする請求項５に記載の画素採取回路。

【請求項8】

前記読出モジュールは、直列接続された１つの第２トランジスタと１つの第３スイッチから構成されるバッファサブモジュールを複数含み、且つそれぞれのバッファサブモジュールは、対応的に１つのイベントの状態情報又は時間情報を出力し、前記第２トランジスタのソースは、前記第３スイッチの一端に接続され、前記第２トランジスタのゲートは、前記イベントシーケンス記憶モジュールの出力端に接続され、前記第２トランジスタのドレインは、電源に接続され、及び、前記第３スイッチの制御端は、行選択線に接続され、前記第３スイッチの他端は、列フラグビット信号線又は列時間情報信号線に接続され、
或いは、
前記読出モジュールは、直列接続された１つの第３トランジスタと１つの第４スイッチから構成されるバッファサブモジュールを複数含み、前記第３トランジスタのソースは、前記第４スイッチの一端に接続され、前記第３トランジスタのゲートは、前記イベントシーケンス記憶モジュールの出力端に接続され、前記第３トランジスタのドレインは、電源に接続され、及び、前記第４スイッチの制御端は、読出ゲート信号線に接続され、前記第４スイッチの他端は、第５スイッチ又は第６スイッチの一端に接続され、第５スイッチは、その一端が一部の前記第４スイッチの他端に接続され、その他端が列フラグビット信号線に接続され、第６スイッチは、その一端が他の一部の前記第４スイッチの他端に接続され、その他端が列時間情報信号線に接続されている、ことを特徴とする請求項３に記載の画素採取回路。

【請求項9】

画像センサであって、
画素採取回路アレイと、グローバル制御ユニットと、グローバル時間信号生成ユニットと、読出ユニットとを含み、
前記画素採取回路アレイは、請求項１～８のいずれか１項に記載の画素採取回路を複数含み、
前記グローバル制御ユニットは、グローバルリセット信号線を介して前記画素採取回路アレイにカップリングされ、前記画像センサが通電されると、前記画素採取回路アレイをリセットすることに適し、
前記グローバル時間信号生成ユニットは、グローバル時間信号線を介して前記画素採取回路アレイにカップリングされ、時間情報を表すグローバル時間信号を生成することに適し、
前記読出ユニットは、行選択線、行イベントリセット信号線、列フラグビット信号線及び列時間信号線を介して前記画素採取回路アレイにカップリングされ、前記画素採取回路アレイの生成したイベントシーケンスのイベント情報を読み出すことに適し、
前記読出ユニットは、行選択サブユニットと、列選択サブユニットと、読出制御サブユニットとを含み、
前記行選択サブユニットは、行選択線及び行イベントリセット信号線を介して前記画素採取回路アレイにカップリングされ、
前記列選択サブユニットは、列フラグビット信号線及び列時間信号線を介して前記画素採取回路アレイにカップリングされ、
前記読出制御サブユニットは、前記行選択サブユニットと及び前記列選択サブユニットとを制御することに適する、ことを特徴とする画像センサ。

【請求項10】

前記イベント情報は、イベントの状態情報及び時間情報を含み、及び、
前記列選択サブユニットは、列フラグビット読出サブユニットと、列時間情報読出サブユニットとを含み、
前記列フラグビット読出サブユニットは、前記列フラグビット信号線を介してイベントの状態情報を読み出すことに適し、
前記列時間情報読出サブユニットは、前記列時間信号線を介してイベントの時間情報を読み出すことに適する、ことを特徴とする請求項９に記載の画像センサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画像センサの技術分野、特に新型の画像センサに関する。

【背景技術】

【0002】

画像センサの多くの応用分野では、動く物体に対する検知は１つの重要な点である。当該応用分野では、伝統的な画像センサ（例えば、アクティブ画素センサ）に対して、動的視覚画像センサ（以下、動的視覚センサと略称する）は、その独特な優位のため、次第に人々に注目されている。

【0003】

バイオニック原理に基づき設計された画素ユニット（又は、画素採取回路と称す）は、動的視覚センサがリアルタイムに連続して視野における光強度の変化に応答することができ、いかなる露光時間を必要とせず、それにより、高速で動く物体を容易に検知することができる。なお、動的視覚センサは、視野における光強度の変化する領域に対応する画素ユニットの位置情報のみに応答して出力し、且つ自動的に無駄な背景情報を遮断するため、出力するデータの量が少なく、使用する帯域が低いなど利点を有する。動的視覚センサの上記特徴により、バックエンドの画像処理システムは、直接視野における有用な動的情報を取得して処理することができ、それにより、その記憶と演算力に対する要求を大幅に低下させ、且つ良好なリアルタイム性を実現することができる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

一般的な動的視覚センサでは、画素ユニットは、光強度の変化が予め設定された条件を検知すると、１つのイベントを生成する。当該イベントが周辺の制御ユニットに読み出される前、画素ユニットは、ずっとリセット状態にあり、且つ外部の光強度の変化に応答しない。このイベントが読み出されると、画素ユニットのリセット状態が解除され、それは、再び外部の光強度の変化に応答する。イベントが画素ユニットに生成されてからそれが周辺の制御ユニットに読み出されるまでのこの時間をイベントの読出し遅延と称す。読出し遅延において、画素ユニットが外部の光強度の変化に応答しなくなるため、動的視覚センサが本来検知されるべきイベント情報を失うことを引き起こす。このような状況は、視野における物体の動く速度の加速及び動的視覚センサの限られたイベント処理及び読み出し速度に伴い、より深刻になる。一部の高速運動の検知について、物体の動く速度が速く、これは、視野における光強度の急速な変化として反映され、読出し遅延の存在は、画素ユニットがこのような急速な変化に応答することができないことを引き起こし、それによって、一部のイベントの出力を欠落してしまう。一方で、動的視覚センサは、解像度が次第に大きくなり、チップの内部の配線の伝送遅延時間も次第に大きくなり、これは、根本的に動的視覚センサがイベントを処理し読み出す速度を制限し、それによって、イベントの読出し遅延が大きくなる。これにより、動的視覚センサが出力したイベント情報は、正確に真実の運動情報を還元することができず、特に高速運動にとっては、そうである。

【0005】

これに鑑み、上記問題を解決するための新たな画像センサが必要とされている。

【課題を解決するための手段】

【0006】

本発明は、新たな画素採取回路及び画像センサを提供して、存在する、上述した少なくとも１つの問題を解決又は少なくとも緩和する。

【0007】

本発明の一態様によれば、画素採取回路が提供され、当該画素採取回路は、イベント生成モジュールと、状態ラッチと、セルフタイミングロジックと、イベントシーケンス記憶モジュールと、読出モジュールとを含み、 イベント生成モジュールは、それに照射される光強度の変化が一定の条件を満たす場合、イベント生成を表すトリガ信号を生成することに適し、状態ラッチは、トリガ信号を受信するとセットされることに適し、セルフタイミングロジックは、状態ラッチにカップリングされ、状態ラッチがセットされると、活性化されることに適し、且つ活性化された状態で所定の期間が経過後、状態ラッチをリセットすることにより、イベント生成モジュールは、再び外部の光強度の変化に応答し、イベントシーケンス記憶モジュールは、状態ラッチにカップリングされ、状態ラッチがセットされると、生成された複数のイベントから構成されるイベントシーケンスのイベント情報を記憶することに適し、読出モジュールは、イベントシーケンス記憶モジュールにカップリングされ、行選択線が有効であるとき、イベントシーケンス記憶モジュールに記憶されたイベントシーケンスのイベント情報を読み出すことに適する。

【0008】

好ましくは、本発明による画素採取回路では、イベント情報は、生成されたイベントの状態情報及び時間情報を含み、且つイベントシーケンス記憶モジュールは、複数のイベントレジスタを含むイベントレジスタ群と、複数のサンプリングサブモジュールを含む時間サンプリング群とを含み、イベントレジスタは、画素採取回路の生成した１つのイベントの状態情報を記憶することに適し、各サンプリングサブモジュールは、各イベントレジスタと一対一で対応し、サンプリングサブモジュールは、対応するイベントレジスタの指すイベントの時間情報を記録することに適する。

【0009】

好ましくは、本発明による画素採取回路では、読出モジュールは、行選択線、複数の列フラグビット信号線及び複数の列時間情報信号線を介して周辺の読出ユニットにカップリングされ、及び、読出モジュールは、さらに、行選択線が有効であるとき、複数の列フラグビット信号線を介してそれぞれ各イベントの状態情報を出力し、且つ複数の列時間情報信号線を介してそれぞれ各イベントの時間情報を出力することに適する。

【0010】

好ましくは、本発明による画素採取回路では、読出モジュールは、行選択線、読出ゲート信号線、列フラグビット信号線及び列時間情報信号線を介して周辺の読出ユニットにカップリングされ、及び、読出モジュールは、さらに、行選択線が有効であるとき、読出ゲート信号線の作用で、列フラグビット信号線を介して各イベントの状態情報を出力し、且つ列時間情報信号線を介して各イベントの時間情報を出力することに適する。

【0011】

好ましくは、本発明による画素採取回路では、サンプリングサブモジュールは、グローバル時間信号線を介して周辺のグローバル時間信号生成ユニットにカップリングされ、イベント生成時刻のグローバル時間信号の瞬時振幅値をサンプリングして、イベントの時間情報とする。

【0012】

好ましくは、本発明による画素採取回路では、イベントレジスタ群は、直列接続されたＮ個のイベントレジスタを含み、ただし、Ｎ≧２であり、１つ目のイベントレジスタの入力端は、電源電圧に接続され、２つ目からＮ個目の各イベントレジスタの入力端は、前の１つのイベントレジスタの出力端に接続され、各イベントレジスタのクロック信号は、状態ラッチの出力であり、及び、各イベントレジスタは、いずれも行イベントリセット信号線に接続されることにより、行イベントリセット信号を受信するとリセットされる。

【0013】

好ましくは、本発明による画素採取回路では、サンプリングサブモジュールは、第１スイッチと、第１コンデンサとを含み、第１スイッチは、その制御端が対応するイベントレジスタの出力端に接続され、且つその第１端がグローバル時間信号線に接続され、その第２端が第１コンデンサの第１端に接続され、第１コンデンサは、その第２端が接地される。

【0014】

好ましくは、本発明による画素採取回路では、イベントレジスタは、さらにその出力信号によって対応するイベントの状態情報を指することに適し、イベントレジスタがリセットされると、その出力信号がローレベルであり、及び、イベントレジスタがセットされると、その出力信号がハイレベルであり、サンプリングサブモジュールは、さらにイベントレジスタがセットされると、第１コンデンサによって第１スイッチがオフされたときのグローバル時間信号の瞬時振幅値をサンプリングして、対応するイベントの時間情報とする。

【0015】

好ましくは、本発明による画素採取回路では、サンプリングサブモジュールは、パルス整形器と、第２スイッチと、並列接続された第１トランジスタ及び第２コンデンサとを含み、第２スイッチは、その制御端がパルス整形器を介して対応するイベントレジスタの出力端に接続され、その第１端がグローバル時間信号線に接続され、その第２端がそれぞれ第１トランジスタのドレインと第２コンデンサの第１端に接続され、第１トランジスタのソースと第２コンデンサの第２端は、接地され、第１トランジスタのゲートは、行イベントリセット信号線に接続される。

【0016】

好ましくは、本発明による画素採取回路では、サンプリングサブモジュールは、さらに、イベントの生成時に、パルス整形器によって第２スイッチに狭パルス信号を出力して、第２スイッチをオンにすることに適し、第２コンデンサによってグローバル時間信号の瞬時振幅値をサンプリングして、イベントの時間情報とする。

【0017】

好ましくは、本発明による画素採取回路では、読出モジュールは、直列接続された１つの第２トランジスタと１つの第３スイッチから構成されるバッファサブモジュールを複数含み、且つそれぞれのバッファサブモジュールは、対応的に１つのイベントの状態情報又は時間情報を出力し、第２トランジスタのソースは、第３スイッチの一端に接続され、第２トランジスタのゲートは、イベントシーケンス記憶モジュールの出力端に接続され、第２トランジスタのドレインは、電源に接続され、及び、第３スイッチの制御端は、行選択線に接続され、第３スイッチの他端は、列フラグビット信号線又は列時間情報信号線に接続される。

【0018】

好ましくは、本発明による画素採取回路では、読出モジュールは、直列接続された１つの第３トランジスタと１つの第４スイッチから構成されるバッファサブモジュールを複数含み、第３トランジスタのソースは、第４スイッチの一端に接続され、第３トランジスタのゲートは、イベントシーケンス記憶モジュールの出力端に接続され、第３トランジスタのドレインは、電源に接続され、及び、第４スイッチの制御端は、読出ゲート信号線に接続され、第４スイッチの他端は、第５スイッチ又は第６スイッチの一端に接続され、第５スイッチは、その一端が一部の第４スイッチの他端に接続され、その他端が列フラグビット信号線に接続され、第６スイッチは、その一端が他の一部の第４スイッチの他端に接続され、その他端が列時間情報信号線に接続されている。

【0019】

好ましくは、本発明による画素採取回路では、イベント生成モジュールは、光電探測サブモジュールと、トリガ生成サブモジュールとを含み、光電探測サブモジュールは、それに照射される光信号をリアルタイムに監視し、対応する電気信号を出力し、トリガ生成サブモジュールは、光電探測モジュールにカップリングされ、電気信号が閾値条件を満たす場合、イベントの生成を表すトリガ信号を生成することに適する。

【0020】

本発明の他の態様によれば、画像センサを提供し、当該画像センサは、画素採取回路アレイと、グローバル制御ユニットと、グローバル時間信号生成ユニットと、読出ユニットとを含み、画素採取回路アレイは、上述した画素採取回路を複数含み、グローバル制御ユニットは、グローバルリセット信号線を介して画素採取回路アレイにカップリングされ、画像センサが通電されると、画素採取回路アレイをリセットすることに適し、グローバル時間信号生成ユニットは、グローバル時間信号線を介して画素採取回路アレイにカップリングされ、時間情報を表すグローバル時間信号を生成することに適し、読出ユニットは、行選択線、行イベントリセット信号線、列フラグビット信号線及び列時間信号線を介して画素採取回路アレイにカップリングされ、画素採取回路アレイの生成したイベントシーケンスのイベント情報を読み出すことに適する。

【0021】

好ましくは、本発明による画像センサでは、読出ユニットは、行選択サブユニットと、列選択サブユニットと、読出制御サブユニットとを含み、行選択サブユニットは、行選択線及び行イベントリセット信号線を介して画素採取回路アレイにカップリングされ、列選択サブユニットは、列フラグビット信号線及び列時間信号線を介して画素採取回路アレイにカップリングされ、読出制御サブユニットは、行選択サブユニットと及び列選択サブユニットとを制御することに適する。

【0022】

好ましくは、本発明による画像センサでは、イベント情報は、イベントの状態情報及び時間情報を含み、及び、列選択サブユニットは、列フラグビット読出サブユニットと、列時間情報読出サブユニットとを含み、列フラグビット読出サブユニットは、列フラグビット信号線を介してイベントの状態情報を読み出すことに適し、列時間情報読出サブユニットは、列時間信号線を介してイベントの時間情報を読み出すことに適する。

【発明の効果】

【0023】

本発明の画素採取回路によれば、一般的な動的視覚センサにおけるハンドシェークプロトコル制御ロジックの代わりに、セルフタイミングロジックが採用されている。画素採取回路がトリガ状態に入った後、セルフタイミングロジックが活性化され、それがタイミング終了後、自動的に画素採取回路のトリガ状態を解除し、画素採取回路は、直ちに外部の光強度の変化に応答することができる。このような手段により、画素採取回路の動作は、周辺の読出制御ロジックに依存せず、それは、絶えずにイベントを検知及び生成することができる。

【0024】

なお、画素採取回路に、さらにイベントシーケンス記憶モジュールが追加され、それにより、画素採取回路が生成した複数のイベントの状態情報及び時間情報を一時的に記憶することに用いられる。画素採取回路は、周辺の読出ユニットに選択されると、それに一時的に記憶されたイベントシーケンス情報は、外部ユニットに読み出される。

【0025】

この画素採取回路に基づく画像センサは、読出し遅延によってイベント検知の漏れを引き起こすことがない。なお、読出し遅延に敏感しないため、画素採取回路アレイの周辺の読出ユニットの動作速度も対応的に低下することができ、それにより、さらに画像センサの電力消耗を低下させる。

【図面の簡単な説明】

【0026】

上記の目的および関連する目的を達成するために、以下の説明および添付の図面に合わせて、特定の例示的な側面を本明細書で説明し、これらの側面は、本明細書中で開示される原理を実施することができる様々な形態を示し、すべての側面およびそれらの同等の側面は、特許請求される主題の範囲内にあることが意図される。本開示の上記の目的及び他の目的、特徴、及び利点は、添付の図面とともに以下の詳細な説明を読むことによってさらに明らかになる。本開示全体を通じて、同じ符号は一般に同じ部材又は要素を指す。

【図1】本発明の一部の実施例による画像センサ１００の概略図を示す。

【図2】本発明の一部の実施例による画素採取回路２００の概略図を示す。

【図3】本発明の他の一部の実施例による画素採取回路２００の概略図を示す。

【図4A】本発明の一部の実施例によるイベントシーケンス記憶モジュール２４０の概略図を示す。

【図4B】本発明の一部の実施例によるイベントシーケンス記憶モジュール２４０の概略図を示す。

【図5】本発明の１つの実施例による状態ラッチ２２０及びイベントシーケンス記憶モジュール２４０の出力信号の時系列図を示す。

【図6】本発明の他の実施例によるサンプリングサブモジュールの概略図を示す。

【図7A】本発明の１つの実施例による読出モジュール２５０の概略図を示す。

【図7B】本発明の他の実施例による読出モジュール２５０の概略図を示す。

【発明を実施するための形態】

【0027】

以下、添付図面を参照して更に詳しく本開示の例示的な実施例を説明する。添付図面に本開示の例示的な実施例を示すが、各種の形態で本開示を実現することができ、ここに説明する実施例に制限されるべきではないことを理解すべきである。逆に、これらの実施例を提供するのは、本開示を更に徹底的に理解でき、且つ本開示の範囲を完全に当業者に伝えるためである。

【0028】

図１は、本発明の一部の実施例による画像センサ１００の概略図を示す。

【0029】

図１に示すように、画像センサ１００は、画素採取回路アレイ１１０、グローバル制御ユニット１２０、グローバル時間信号生成ユニット１３０及び読出ユニット１４０を含む。

【0030】

また、画素採取回路アレイ１１０は、空間に二次元に並ぶ複数の同じ画素採取回路２００（即ち、画素ユニット）から構成される（図１に、１つの３×３の大きさの画素採取回路アレイを示すが、これに限定されない）。本発明の実施形態によれば、画素採取回路２００は、リアルタイムに視野における光強度の変化を監視し、且つ光強度の変化が一定の条件を満たす場合、トリガ状態に入り、即ち、トリガして１つのイベントを生成し、それにより、このときの視野において対応する位置に運動イベントが発生することを示す。本発明の画素採取回路２００によれば、その内部に複数のイベントのイベント情報を記憶することができ、また、イベント情報は、生成されたイベントの状態情報及び時間情報を含む。

【0031】

なお、読出ユニット１４０は、さらに行選択サブユニット１４２、列選択サブユニット１４４及び読出制御サブユニット１４６を含む。列選択サブユニット１４４は、また、列フラグビット読出サブユニット１４４２及び列時間情報読出サブユニット１４４４を含む。読出制御サブユニット１４６は、それぞれ行選択サブユニット１４２と列選択サブユニット１４４にカップリングされ、それにより、行選択サブユニット１４２及び列選択サブユニット１４４を制御する。

【0032】

図１に示すように、画素採取回路アレイ１１０は、それぞれグローバル制御ユニット１２０、グローバル時間信号生成ユニット１３０及び読出ユニット１４０にカップリングされている。具体的には、グローバル制御ユニット１２０は、グローバルリセット信号線を介して画素採取回路アレイ１１０にカップリングされている。グローバル時間信号生成ユニット１３０は、グローバル時間信号線を介して画素採取回路アレイ１１０にカップリングされている。読出ユニット１４０は、行選択線、行イベントリセット信号線、列フラグビット信号線及び列時間信号線を介して画素採取回路アレイ１１０にカップリングされている。さらに、行選択サブユニット１４２は、行選択線及び行イベントリセット信号線を介して画素採取回路アレイ１１０にカップリングされ、列選択サブユニット１４４は、列フラグビット信号線及び列時間信号線を介して画素採取回路アレイ１１０にカップリングされている（具体的には、列フラグビット読出サブユニット１４４２は、列フラグビット信号線を介して画素採取回路アレイ１１０にカップリングされ、及び、列時間情報読出サブユニット１４４４は、列時間信号線を介して画素採取回路アレイ１１０にカップリングされている）。

【0033】

１種の実施例では、グローバル制御ユニット１２０は、画像センサ１００が通電されると、画素採取回路アレイ１１０の全体をリセットして、それぞれの画素採取回路２００がいずれも安定した初期状態を有することを確保する。

【0034】

グローバル時間信号生成ユニット１３０は、時間情報を表すグローバル時間信号を生成する。当該グローバル時間信号は、周期的に変化するアナログ電圧信号、例えばランプ信号、三角波信号又は指数信号などの時間につれて変化する信号であってもよく、符号化された周期的なデジタル信号、例えば多ビットのグレーコード信号であってもよい。本発明の実施例は、これに限定されない。本発明の実施例によれば、画素採取回路２００は、それがトリガされた時刻のグローバル時間信号の瞬時振幅値情報をサンプリングして、イベントの時間情報とする。

【0035】

グローバル時間信号生成ユニット１３０は、ランプ信号発生器、三角波信号発生器又は指数信号発生器などとして実現することができ、上述した一部の回路モジュールは、いずれも汎用の基礎モジュールであるため、ここで繰り返し述べない。

【0036】

読出ユニット１４０は、画素採取回路アレイ１１０の生成したイベント情報を読み出す。一般的な動的視覚センサと異なるのは、読出ユニット１４０は、画素採取回路アレイ１１０に記憶されたイベント情報を読み取ることのみに用いられ、画素採取回路アレイ１１０の動作状態を制御することに用いられないことである。

【0037】

本発明による１種の実施例では、行選択サブユニット１４２及び列フラグビット読出サブユニット１４４２は、ランダムに走査する判定器、又は順番に走査する選択走査回路であってもよく、ここで繰り返し述べない。

【0038】

１種の実施形態によれば、グローバル時間信号線が、周期的に変化するアナログ電圧信号を与える場合、それぞれの列の画素採取回路に対応して、列時間情報読出サブユニット１４４４は、１つ又は複数のアナログデジタル変換器を含んで、画素採取回路２００に記憶されたイベントの時間情報（即ち、グローバル時間信号の瞬時電圧の振幅値）をデジタルコードに変換して出力し、バックエンド処理ユニットは、これに基づきイベントが生成した真実の時間情報を回復することができる。グローバル時間信号線が与えるのは、符号化された多ビットの周期的なデジタル信号である場合、列時間情報読出サブユニット１４４４は、１つの多ビットのデジタル走査回路として実現される。

【0039】

１種の実施例では、読出制御サブユニット１４６は、まず行選択サブユニット１４２が１行の画素採取回路２００を選択するように制御し、その後、読出制御サブユニット１４６は、列選択サブユニット１４４がこの行の画素採取回路２００に記憶された状態情報（例えば、「０」でトリガされていないことを示し、「１」でトリガされることを示す）及び時間情報を読み取り、画像センサ１００の外部モジュールに出力するように制御する。状態情報は、例えば「０」でトリガされていないイベントを示し、「１」でトリガされたイベントを示す。

【0040】

一般的な動的視覚センサにおける画素採取回路と異なり、ここの画素採取回路は、複数のイベント情報を生成して記憶することができる以外に、そのリセット操作が自主的に完成し、周辺の読出制御ロジックに依存しない。即ち、画素採取回路２００のトリガ（即ち、イベントの生成）とトリガ状態の解除は、いずれも画素採取回路２００の内部で完成する。

【0041】

画素採取回路２００をさらに説明するために、以下、図示に合わせて、画素採取回路２００の内部構成及び動作原理を詳しく説明する。

【0042】

図２は、本発明の１種の実施例による画素採取回路２００の概略図を示す。画素採取回路２００は、少なくともイベント生成モジュール２１０、状態ラッチ２２０、セルフタイミングロジック２３０、イベントシーケンス記憶モジュール２４０及び読出モジュール２５０を含む。また、イベント生成モジュール２１０は、状態ラッチ２２０にカップリングされ、同時に、状態ラッチ２２０とセルフタイミングロジック２３０は、互いにカップリングされ、状態ラッチ２２０は、またイベントシーケンス記憶モジュール２４０にカップリングされ、イベントシーケンス記憶モジュール２４０は、また読出モジュール２５０にカップリングされている。

【0043】

イベント生成モジュール２１０は、それに照射される光強度の変化（例えば照度の変化量及び変化速度など）が一定の条件を満たす場合（例えば、照度の変化量及び変化速度がいずれも各自の閾値を超える）、イベントの生成を表すトリガ信号を生成し、それにカップリングされた状態ラッチ２２０に送信して、状態ラッチ２２０をセットする。

【0044】

１種の実施例では、イベント生成モジュール２１０は、互いにカップリングされた光電探測サブモジュール２１２及びトリガ生成サブモジュール２１４を含む。トリガ生成サブモジュール２１４は、またハイパスフィルタ増幅器２１４２及び閾値比較サブモジュール２１４４を含む。

【0045】

光電探測サブモジュール２１２は、リアルタイムにそれに照射される光信号を監視し、対応する電気信号を出力する。

【0046】

トリガ生成サブモジュール２１４は、当該電気信号が閾値条件を満たす場合、イベントの生成を表すトリガ信号を生成する。具体的には、ハイパスフィルタ増幅器２１４２は、光電探測サブモジュール２１２にカップリングされ、当該電気信号に対してプレ処理操作を行って処理後の電気信号を生成し、また、プレ処理操作は、増幅操作とフィルタリング操作のうちの少なくとも１つを含む。閾値比較サブモジュール２１４４は、処理後の電気信号が閾値条件（例えば第１閾値よりも大きく、第２閾値よりも小さく、これに限定されない）を満たすかを判断し、当該閾値条件を満たす場合、トリガ信号を生成する。本発明の１種の実現形態によれば、プレ処理操作中に、増幅操作は、画素採取回路が光強度を検知する感度を向上させるためであるが、これは、必須ではない。フィルタリング操作は、一般的にハイパスフィルタリングであり、即ち、高周波、つまり速度が十分に早い光強度の変化のみに応答し、それにより、速度の遅い光強度の変化を濾過する。

【0047】

図２は、例示的にイベント生成モジュール２１０における各部分の１種の実現形態を示す。光電探測サブモジュール２１２は、例えば対数型光電探測器であり、ハイパスフィルタ増幅器２１４２は、周知された複数種のフィルタリング及び増幅技術を採用することができ、閾値比較サブモジュール２１４４は、電圧比較器などによって実現することができるが、いずれもこれに限定されない。イベント生成モジュール２１０の機能は、一般的な動的視覚センサと差異がないため、ここで繰り返し述べない。

【0048】

状態ラッチ２２０は、トリガ信号を受信されと、セットされ、画素採取回路２００は、トリガ状態に入る。同時に、状態ラッチ２２０は、それぞれセルフタイミングロジック２３０とイベントシーケンス記憶モジュール２４０に信号を送信する。

【0049】

一方、セルフタイミングロジック２３０は、状態ラッチ２２０がセットされると、活性化され、且つ活性化状態で所定の期間が経過後、自動的に当該状態ラッチ２２０をリセットし（即ち、図２におけるローカルリセット）、それにより、画素採取回路２００は、自動的にトリガ状態を解除する。図２に示すように、状態ラッチ２２０は、リセットされると、ハイパスフィルタ増幅器２１４２に信号を送信し、それにより、ハイパスフィルタ増幅器２１４２をリセットし、このように、イベント生成モジュール２１０は、再び外部の光強度の変化に応答することができる。

【0050】

本発明の実施例によれば、所定の期間の時間（即ち、セルフタイミングの時間）は、一般的にマイクロ秒オーダーであり、画素採取回路２００が安定的にリセットできると確保すればよい。セルフタイミングロジック２３０と状態ラッチ２２０の協働により、画素採取回路２００は、絶えずに外部の光強度の変化を検知することができる。換言すれば、１回の採取過程において、画素採取回路２００は、複数回トリガされて、複数のイベントを生成することができる。

【0051】

一般的な動的視覚センサは、トリガされた画素採取回路は、一定時間の読出し遅延を経た後、周辺の読出ユニットに選択され、そのハンドシェークプロトコル制御ロジックは、状態ラッチをリセットし、画素採取回路のトリガ状態が解除され、再び外部の光強度の変化に応答する。画像センサのイベントを処理し読み出す速度に制限され、読出し遅延は、一般的に何百マイクロ秒、さらにミリ秒オーダーであり、且つ視野における動的情報が多い場合、読出し遅延は、大量のイベントの目詰まりでさらに長くなる。この期間の時間内で、画素採取回路は、外部の光強度の変化に応答せず、光強度の変化が上述した一定の条件を満たしても、新たなイベントを生成せず、それによって、一般的な動的視覚センサは、一部のイベント情報を失ってしまう。これに対して、本発明の実施例における画素採取回路２００によれば、セルフタイミングロジックで既存のハンドシェークプロトコル制御ロジックを取り替え、画素採取回路２００が絶えずにイベントを検知し生成すると確保する。

【0052】

一方、状態ラッチ２２０がセットされるたびに、イベントシーケンス記憶モジュール２４０は、生成されたイベントのイベント情報を記憶する。この少なくとも１つのイベント（通常、複数のイベント）からイベントシーケンスを構成し、イベントシーケンス記憶モジュール２４０は、イベントシーケンスのイベント情報を記憶し、且つ周辺の読出ユニットが当該画素採取回路を選択すると、それが記憶したイベントシーケンスのイベント情報を一括で全て読み出す。

【0053】

１種の実施例では、イベント情報は、イベントの状態情報及び時間情報を含む。状態情報は、トリガされたイベントであるかどうかを指示し、時間情報は、当該イベントがトリガされた時間を記録する。

【0054】

１種の実施例によれば、イベントシーケンス記憶モジュール２４０は、イベントレジスタ群２４２及び時間サンプリング群２４４と含む。また、イベントレジスタ群２４２は、複数のイベントレジスタを含み（好ましくは、イベントレジスタの数をＮとし、Ｎ＞１である）、１つのイベントレジスタは、画素採取回路２００が生成した１つのイベントの状態情報を記憶する。

【0055】

時間サンプリング群２４４は、複数のサンプリングサブモジュールを含み、且つ各サンプリングサブモジュールは、各イベントレジスタと一対一で対応し（即ち、サンプリングサブモジュールの数もＮである）、サンプリングサブモジュールは、対応するイベントレジスタが指すイベントの時間情報を記録するために用いられる。１種の実施例では、サンプリングサブモジュールは、グローバル時間信号線を介して周辺のグローバル時間信号生成ユニット１３０にカップリングされ、イベント生成時刻のグローバル時間信号の瞬時振幅値をサンプリングして、イベントの時間情報とする。

【0056】

図２に示す実施例によれば、読出モジュール２５０は、パラレル読出モジュールとして実現され、読出モジュール２５０は、１つの行選択線、複数の列フラグビット信号線、複数の列時間情報信号線を介して周辺の読出ユニット１４０にカップリングされている。１種の実施例では、列フラグビット信号線と列時間情報信号線の数は、いずれもイベントレジスタ（サンプリングサブモジュール）の数に一致してもよく、即ち、いずれもＮ個である。図２に示すように、複数の列フラグビット信号線と複数の列時間情報信号線は、それぞれ、列フラグビット信号線[１：Ｎ]と列時間情報信号線[１：Ｎ]と記載される。

【0057】

画素採取回路２００の位置する行が行選択サブユニット１４２に選択されると、行選択線は、有効であり、読出モジュール２５０は、イベントシーケンス記憶モジュール２４０に記憶されたイベントシーケンスのイベント情報を読み出す。具体的には、読出モジュール２５０は、列フラグビット信号線[１：Ｎ]を介してそれぞれ各イベントの状態情報を出力し、列時間情報信号線[１：Ｎ]を介してそれぞれ各イベントの時間情報を出力する。

【0058】

図３は、本発明の他の一部の実施例による画素採取回路２００の概略図を示す。図２に示す画素採取回路２００と比べて、図３における画素採取回路２００は、シリアル方式を用いて読出モジュール２５０（即ち、シリアル読出モジュール）を実現する。具体的には、パラレル読出モジュールと比べて、シリアル読出モジュールは、行方向に読出ゲート信号線が加えられ、列方向にそれぞれ１つの列フラグビット信号線及び列時間情報信号線のみを有する。

【0059】

上述した図２についての内容で、イベント生成モジュール２１０、状態ラッチ２２０、セルフタイミングロジック２３０及びイベントシーケンス記憶モジュール２４０をそれぞれ説明したため、ここで、読出モジュール２５０のみに対して説明する。

【0060】

図３に示す実施例では、読出モジュール２５０は、行選択線、読出ゲート信号線、列フラグビット信号線、列時間情報信号線を介して周辺の読出ユニット１４０にカップリングされている。

【0061】

画素採取回路２００の位置する行が行選択サブユニット１４２に選択されると、行選択線は、有効であり、読出モジュール２５０は、読出ゲート信号線の作用で、列フラグビット信号線を介してイベントシーケンスの状態情報をシリアルに出力し、列時間情報信号線を介してイベントシーケンスの時間情報をシリアルに出力する。

【0062】

なお、上記図２及び図３は、本発明の実施形態による画素採取回路２００の概略図を示す。しかしながら、本発明は、これに限定されない。

【0063】

さらに、図４Ａ及び図４Ｂは、ぞれぞれ本発明の一部の実施例によるイベントシーケンス記憶モジュール２４０の概略図である。

【0064】

図４Ａと図４Ｂに示すイベントシーケンス記憶モジュール２４０において、Ｎの値は、いずれも３である。即ち、イベントレジスタ群２４２は、３つのイベントレジスタ、３つのサンプリングサブモジュールを含み、且つそれぞれのイベントレジスタは、それぞれ１つのサンプリングサブモジュールに対応する。上述したように、それぞれのイベントレジスタは、１つのイベントの状態情報を記憶し、各サンプリングサブモジュール１つのイベントの時間情報を記憶する。

【0065】

図４Ａに示す実施例は、グローバル時間信号線が与えるのは、周期的に変化する１つのアナログ電圧信号、例えばランプ信号、三角波信号又は指数信号である。

【0066】

イベントレジスタ群２４２は、直列接続されたＮ個のイベントレジスタを含み、上述したように、通常、Ｎ≧２である。１つ目のイベントレジスタ（即ち、図４Ａにおけるイベントレジスタ１）の入力端は、電源電圧に接続され、２つ目からＮ個目の各イベントレジスタの入力端は、前の１つのイベントレジスタの出力端に接続され、即ち、これらのＮ個のイベントレジスタによってレジスタチェンが構成される。なお、各イベントレジスタのクロック信号は、状態ラッチ２２０の出力であり、且つ各イベントレジスタは、いずれも行イベントリセット信号線に接続され、それによってリセット信号が与えられる。

【0067】

時間サンプリング群２４４におけるＮ個のサンプリングサブモジュールは、互いに独立し、それに対応するイベントレジスタのみにカップリングされ、且つ各サンプリングサブモジュールの構成は、同じである。図４Ａに示す実施例では、サンプリングサブモジュールは、アナログサンプリングモジュールであり、１つの第１スイッチＳ１及び１つの第１コンデンサＣ１を含む。また、第１スイッチＳ１の制御端は、対応するイベントレジスタの出力端に接続され、且つその第１端がグローバル時間信号線に接続され、その第２端が第１コンデンサＣ１の第１端に接続され、第１コンデンサＣ１の第２端は、接地されている。

【0068】

図４Ａに、Ｎ＝３の場合を示し、当然ながら、これに限定されない。以下、Ｎ＝３として、イベントシーケンス記憶モジュール２４０をさらに説明する。図４Ａに示すように、イベントレジスタ１の出力は、イベントレジスタ２の入力に接続され、イベントレジスタ２の出力は、イベントレジスタ３の入力に接続され、イベントレジスタ１の入力は、電源電圧に接続されている。

【0069】

行イベントリセット信号が有効である場合、全てのイベントレジスタがリセットされて、画素採取回路においてイベントが生成されていないと表す。イベントレジスタ１とサンプリングサブモジュール１を例として、説明する。サンプリングサブモジュール１は、第１スイッチＳ１ａと第１コンデンサＣ１ａによって構成され、第１スイッチＳ１ａの制御信号は、イベントレジスタ１の出力信号Ｑ１である。イベントレジスタ１がリセットされると、その出力信号Ｑ１は、ローレベルであり、このとき、第１スイッチＳ１ａは、オンにしており、第１コンデンサＣ１ａは、グローバル時間信号線が与えたグローバル時間信号に従う。１つのイベントが生成されると、イベントレジスタ１は、セットされ、その出力信号Ｑ１は、ハイレベルとなり、第１スイッチＳ１ａは、オフにし、第１コンデンサＣ１ａは、第１スイッチＳ１ａがオフにされた時刻のグローバル時間信号の瞬時振幅値情報をサンプリングして、当該イベントの時間情報とする。

【0070】

このように、３つのイベントレジスタの出力信号Ｑ１、Ｑ２、Ｑ３は、画素採取回路２００におけるイベントシーケンスの状態情報を指示し、３つのサンプリングサブモジュールの出力信号Ｔ１、Ｔ２、Ｔ３は、画素採取回路２００におけるイベントシーケンスの時間情報を指示する。

【0071】

図４Ｂに示す実施例では、グローバル時間信号線が与えるのは、符号化された周期的なデジタル信号であり、例えば、多ビットグレーコード信号である。サンプリングサブモジュールは、依然としてアナログサンプリングモジュールであり、当然ながら、ラッチなどのデジタル記憶モジュールが用いられてもよく、ここで制限しない。

【0072】

図４Ｂにおいて、グローバル時間信号線[１：３]は、３ビットのデジタル信号を伝送し、当然ながら、ここで、例示とされるに過ぎず、本発明の実施例は、これに限定されない。対応的に、それぞれのサンプリングサブモジュールにも３つのサブユニットが含まれ、それにより、これらの３ビットのデジタル信号のそれぞれのサンプリングを実現する。具体的には、それぞれのサブモジュールは、いずれも１つの第１スイッチＳ１と１つの第１コンデンサＣ１を含み、その接続方式は、上述した図４Ａについての説明を参照すればよく、図４Ａと同じ内容について、ここで１つずつ述べない。

【0073】

サンプリングサブモジュール１を例として、第１スイッチＳ１ａ１と第１コンデンサＣ１ａ１は、１つ目のサブモジュールを構成し、それがグローバル時間信号線[１]に接続され、信号Ｔ１ａを出力し、第１スイッチＳ１ａ２と第１コンデンサＣ１ａ２は、２つ目のサブモジュールを構成し、それがグローバル時間信号線[２]に接続され、信号Ｔ１ｂを出力し、第１スイッチＳ１ａ３と第１コンデンサＣ１ａ３は、３つ目のサブモジュールを構成し、それがグローバル時間信号線[３]に接続され、信号Ｔ１ｃを出力する。その後、Ｔ１ａ、Ｔ１ｂ及びＴ１ｃを結合して、１つ目のイベントの時間情報を得る。類似の構成及び接続関係に基づき、サンプリングサブモジュール２とサンプリングサブモジュール３は、それぞれサンプリングして２つ目のイベントの時間情報と３つ目のイベントの時間情報を出力する。

【0074】

図４Ａ及び図４Ｂの説明に基づき、当業者は、グローバル時間信号生成ユニット１３０が与えるグローバル時間信号に基づき、イベントシーケンス記憶モジュール２４０（特に時間サンプリング群２４４）を調整して、本発明の実施例による画素採取回路２００を実現すると理解すべきである。

【0075】

以下、図５を参照してイベントシーケンス記憶モジュール２４０の動作フローを説明する。図５は、本発明の１つの実施例（即ち、図４Ａに示す実施例）による状態ラッチ２２０とイベントシーケンス記憶モジュール２４０の出力信号の時系列図を示す。ここで、グローバル時間信号は、１つのランプ電圧信号である。

【0076】

初期時に、３つのイベントレジスタは、全てリセットされ、それに対応する出力信号Ｑ１、Ｑ２、Ｑ３は、いずれも０であり、この画素採取回路にいかなるイベントも生成されていないと表す。３つのサンプリングサブモジュールのうちの第１スイッチは、全てオンにしており、それに対応する出力信号Ｔ１、Ｔ２、Ｔ３は、グローバル時間信号に従う。

【0077】

時刻Ａに、画素採取回路は、トリガして１つ目のイベントを生成し、このとき、状態ラッチの出力は、ハイレベルになり、イベントレジスタ１は、セットされ、その出力信号Ｑ１は、１になる。サンプリングサブモジュール１において、第１スイッチは、オフにし、第１コンデンサは、このときのグローバル時間信号の瞬時電圧の振幅値Ｖ１をサンプリングして１つ目のイベントの時間情報とする。状態ラッチがセットされると、画素採取回路におけるセルフタイミングロジックは、活性化され、それは、タイミングが終了してから自動的に状態ラッチをリセットするため、状態ラッチの出力は、パルス信号である。状態ラッチがリセットされると、画素採取回路は、引き続き外部の光強度の変化を検知する。

【0078】

時刻Ｂに、画素採取回路は、再びトリガして２つ目のイベントを生成し、状態ラッチの出力は、再びハイレベルになる。イベントレジスタ１がすでにセットされているため、このとき、イベントレジスタ２の出力信号Ｑ２は、ハイレベルになり、当該画素採取回路が２つのイベントを検知したと表す。サンプリングサブモジュール２における第１スイッチは、オフにし、第１コンデンサは、このときのグローバル時間信号の瞬時電圧の振幅値Ｖ２をサンプリングして２つ目のイベントの時間情報とする。その後、セルフタイミングロジックは、活性化され、状態ラッチは、タイミングが終了してからリセットされ、画素採取回路は、引き続き外部の光強度の変化を検知する。

【0079】

時刻Ｃに、画素採取回路は、３つ目のイベントを検知すると、Ｑ３は、ハイレベルになり、サンプリングサブモジュール３における第１スイッチは、オフにし、第１コンデンサは、このときのグローバル時間信号の瞬時電圧の振幅値Ｖ３をサンプリングして、３つ目のイベントの時間情報とする。

【0080】

時刻Ｄに、行選択サブユニットは、この行を選択し、行選択線は、有効であり、画素採取回路における読出モジュール（パラレル読出モジュールであってもよく、シリアル読出モジュールであってもよい）は、イベントシーケンス記憶モジュールの出力したイベントシーケンスの状態情報Ｑ１、Ｑ２、Ｑ３を列フラグビット信号線を介して列選択サブユニットに送信し、イベントシーケンスの時間情報Ｔ１、Ｔ２、Ｔ３を列時間情報信号線を介して列選択サブユニットに送信する。列選択サブユニットにおける列フラグビット読出サブユニットは、Ｑ１、Ｑ２、Ｑ３と読み取り、本例では、それらが全て１であるため、当該画素採取回路は、３つのイベントを生成し、列選択サブユニットにおける列時間情報読出サブユニットは、３つのイベントに対応する時間情報を取得し、それぞれのサンプリングサブモジュールに記憶されたグローバル時間信号の瞬時振幅値Ｖ１、Ｖ２、Ｖ３をデジタルコードに変換して出力する。ランプ電圧の電圧の振幅値と時間が一対一で対応する関係が存在するため、バックエンド処理ユニットは、これに基づきそれぞれのイベントが実際にトリガする時間情報を回復することができる。画素採取回路が記憶するイベント情報の読み出しが終了後、行選択サブユニットは、行イベントリセット信号を有効にし、このとき、イベントレジスタは、全てリセットされ、サンプリングサブモジュールにおけるスイッチは、いずれも新たにオンにし、画素採取回路が以前に記憶したイベント情報は、全てクリアされる。その後、画素採取回路の動作フローは、上述したのと一致する。

【0081】

他の一部の実施例によれば、イベントシーケンス記憶モジュール２４０におけるサンプリングサブモジュールは、また他の方式によって実現することができる。図６は、本発明の他の実施例によるサンプリングサブモジュールの概略図を示す。一部の実施形態では、図４Ａ又は図４Ｂにおけるサンプリングサブモジュールの代わりに、図６に示すサンプリングサブモジュールを用いて、新たなイベントシーケンス記憶モジュールを構成することができる。ここで、サンプリングサブモジュール１を例として説明する。当該サンプリングサブモジュール１は、イベントレジスタ１に接続され、他のサンプリングサブモジュールは、同様な方式を採用し、且つ順次に他のイベントレジスタに接続されればよい。

【0082】

図６に示すように、サンプリングサブモジュールは、第２スイッチＳ２及び第２コンデンサＣ２に加え、さらにパルス整形器及び第１トランジスタＭ１を含む。また、第２スイッチＳ２の制御端は、パルス整形器を介して対応するイベントレジスタの出力端に接続され（即ち、第２スイッチＳ２の制御信号は、Ｑ１がパルス整形器に処理された後の信号である）、第２スイッチＳ２は、第１端がグローバル時間信号線に接続され、第２端がそれぞれ第１トランジスタＭ１のドレインと第２コンデンサＣ２の第１端に接続されている。第１トランジスタＭ１と第２コンデンサＣ２は、並列接続され、また、第１トランジスタＭ１のソースと第２コンデンサＣ２の第２端は、接地され、第１トランジスタＭ１のゲートは、行イベントリセット信号線に接続されている。

【0083】

行イベントリセット信号が有効である場合、第１トランジスタＭ１は、導通し、第２コンデンサＣ２は、接地電位に放電され、即ち、Ｔ１は、接地電位に初期化される。画素採取回路が１つのイベントを生成した場合、Ｑ１は、ハイレベルになり、サンプリングサブモジュールは、パルス整形器によって１つの狭パルス信号を第２スイッチＳ２に出力し、この期間では、第２スイッチＳ２は、オンにしており、第２コンデンサＣ２は、グローバル時間信号の瞬時振幅値をサンプリングして、イベントの時間情報とする。

【0084】

図４Ａと図４Ｂに示すサンプリングサブモジュールに比べて、図６に示すサンプリングサブモジュールにおいて、トリガされていないイベントレジスタについて、第２スイッチＳ２は、ずっとオフの状態にあり、Ｔ１は、ずっと接地電位であり、これにより、外部の処理モジュールも、間接的にＴ１の幅値情報に基づきイベントの状態情報を判断することができ（即ち、Ｔ１が接地電位であれば、イベントの状態がトリガされていないと示し、逆に、Ｔ１が接地電位でなければ、イベントの状態がトリガされると示す）、イベントレジスタに記憶されたイベントの状態情報を列フラグビット信号線を介して出力する必要がない。

【0085】

図７Ａは、本発明の１つの実施例による読出モジュール２５０の概略図を示し、図７Ｂは、本発明の他の実施例による読出モジュール２５０の概略図を示す。

【0086】

上記の図２と図３の関連説明を参照すると、読出モジュール２５０は、パラレル読出モジュール又はシリアル読出モジュールとして実現することができる。また、図７Ａに示すのは、パラレル読出モジュールであり、図７Ｂに示すのは、シリアル読出モジュールである。

【0087】

図７Ａに示すパラレル読出モジュールでは、読出モジュール２５０は、直列接続された１つの第２トランジスタＭ２と１つの第３スイッチＳ３から構成されたバッファサブモジュールを複数含み、且つそれぞれのバッファサブモジュールは、対応的に１つのイベントの状態情報又は時間情報を出力する。わかりやすくするために、図７Ａでは、またＮ＝３の場合とする。即ち、３つのイベントレジスタは、それぞれＱ１、Ｑ２及びＱ３を出力し、３つのサンプリングサブモジュールは、それぞれＴ１、Ｔ２及びＴ３を出力する。このように、バッファサブモジュール一は、合計で６つあり（図７Ａにおいて、破線枠で囲む）、それぞれ各イベントレジスタ及びサンプリングサブモジュールに対応する。

【0088】

そのうちの１つのバッファサブモジュール７１０を例とし、そして、第２トランジスタＭ２ａのソースは、第３スイッチＳ３ａの一端に接続され、第２トランジスタＭ２ａのゲートは、イベントシーケンス記憶モジュールの出力端に接続され（即ち、Ｑ１）、第２トランジスタＭ２ａのドレインは、電源に接続されている。なお、第３スイッチＳ３ａの制御端は、行選択線に接続され（そのため、第３スイッチは、行選択スイッチとも呼ばれる）、第３スイッチＳ３ａの他端は、列フラグビット信号線又は列時間情報信号線に接続されている。他のバッファモジュールについて、バッファサブモジュール７１０を参照すればよく、紙面の都合、ここで１つずつ繰り返し述べない。

【0089】

イベントシーケンス記憶モジュールが出力したイベントの状態情報Ｑ１、Ｑ２、Ｑ３とイベントの時間情報Ｔ１、Ｔ２、Ｔ３は、バッファサブモジュールを経て対応する列フラグビット信号線と列時間情報信号線に送信される。この行が選択されると、その行選択線が有効であり、全ての行選択スイッチは、導通し、Ｑ１、Ｑ２、Ｑ３とＴ１、Ｔ２、Ｔ３は、対応的に列フラグビット信号線[１:３]及び列時間信号線[１:３]に送信される。

【0090】

図７Ｂに示すシリアル読出モジュールにおいて、読出モジュール２５０は、直列接続された１つの第３トランジスタＭ３と１つの第４スイッチＳ４から構成されるバッファサブモジュール、第５スイッチＳ５及び第６スイッチＳ６を含む。上記と同様に、バッファサブモジュールの数は、イベントレジスタとサンプリングサブモジュールとの数の総和と一致する。同様に、図７ＢにおいてもＮ＝３の場合とする、合計で６つのバッファサブモジュールがある（同様に、図７Ｂにおいて破線枠で囲む）。

【0091】

そのうちの１つのイベントレジスタに接続されたバッファサブモジュール７２０を例とし、第３トランジスタＭ３ａのソースは、第４スイッチＳ４ａの一端に接続され、第３トランジスタＭ３ａのゲートは、イベントシーケンス記憶モジュールの出力端に接続され（即ち、Ｑ１）、第３トランジスタＭ３ａのドレインは、電源に接続されている。また、第４スイッチＳ４ａの制御端は、読出ゲート信号線に接続され、第４スイッチＳ４ａの他端は、第５スイッチＳ５の一端に接続されている。第５スイッチＳ５は、一端が一部の第４スイッチＳ４（「一部の第４スイッチ」については、即ち、イベントレジスタに接続されたすべてのバッファサブモジュールの第４スイッチ）の他端に接続され、その他端が列フラグビット信号線に接続されている。

【0092】

同様に、サンプリングサブモジュールに接続されたバッファサブモジュールについては、その第４スイッチＳ４の他端は、第６スイッチＳ６の一端に接続されている。第５スイッチＳ５に対して、第６スイッチＳ６は、一端が他の一部の第４スイッチＳ４（「他の一部の第４スイッチ」については、即ち、サンプリングサブモジュールに接続されたすべてのバッファサブモジュールの第４スイッチ）の他端に接続され、その他端が列時間情報信号線に接続されている。

【0093】

バッファサブモジュールにおける第４スイッチＳ４ａからＳ４ｆは、読出ゲート信号線によって制御され、第５スイッチＳ５と第６スイッチＳ６は、行選択線によって制御される。Ｑ１、Ｑ２、Ｑ３の出力は、１つの列フラグビット信号線を共用し、Ｔ１、Ｔ２、Ｔ３の出力は、１つの列時間情報信号線を共用する。この行が選択されると、その行選択線が有効であり、第５スイッチＳ５と第６スイッチＳ６は、いずれもオンにし、このとき、読出ゲート信号線は、順に第４スイッチＳ４ａ、Ｓ４ｂ、Ｓ４ｃが導通するように制御し、イベントの状態情報Ｑ１、Ｑ２、Ｑ３は、列フラグビット信号線を介してシリアルに出力する。同様に、読出ゲート信号線は、順に第４スイッチＳ４ｄ、Ｓ４ｅ、Ｓ４ｆが導通するように制御し、イベントの時間情報Ｔ１、Ｔ２、Ｔ３は、列時間信号線を介してシリアルに出力する。

【0094】

上記をまとめると、本発明に係る画素採取回路によれば、一般的な動的視覚センサにおけるハンドシェークプロトコル制御ロジックの代わりに、セルフタイミングロジックが採用されている。画素採取回路２００がトリガ状態に入った後、セルフタイミングロジックが活性化され、それがタイミングが終了後自動的に画素採取回路のトリガ状態を解除し、画素採取回路は、直ちに外部の光強度の変化に応答することができる。このような手段によって、画素採取回路の動作は、周辺の読出制御のロジックに依存せず、それは、絶えずにイベントを検知及び生成することができる。なお、画素採取回路に、さらにイベントシーケンス記憶モジュールが追加され、それにより、画素採取回路が生成した複数のイベントの状態情報及び時間情報を一時的に記憶することに用いられる。画素採取回路は、周辺の読出ユニットに選択されると、それに一時的に記憶されたイベントシーケンス情報は、外部ユニットに読み出される。

【0095】

上記の手段によって、本発明の画像センサ１００は、読出し遅延によってイベント検知の漏れを引き起こすことがない。なお、読出し遅延に敏感しないため、画素採取回路アレイの周辺の読出ユニットの動作速度も対応的に低下することができ、それにより、さらに画像センサの電力消耗を低下させる。

【0096】

ここで提供する明細書に、多くの具体的詳細を説明した。しかし、理解できるように、本発明の実施例は、これらの具体的詳細がない状況に実施されることができる。一部の実施例に、周知の方法、構造と技術が詳しく示されておらず、本明細書に対する理解をあいまいにしないためである。

【0097】

同様に、本開示を簡略化し、かつ各発明の態様における1つまたは複数の理解を助けるために、本発明の例示的な実施形態に対する上記の説明において、本発明の各特徴は、単一の実施形態、図面、またはそれに対する説明に一緒にグループ化されることがあることを理解すべきである。しかしながら、この開示された方法は、保護を請求する本発明が、各請求項に明確に記載された特徴よりも多くの特徴を必要とするという意図を反映していると解釈すべきではない。より正確には、以下の請求項に反映されるように、発明の態様は、先に開示された単一の実施形態のすべての特徴よりも少ない特徴を必要とする。したがって、具体的な実施形態に従う請求項は、これにより、この具体的な実施形態に明確に組み込まれ、その中の各請求項自体が本発明の個別の実施形態である。

【0098】

当業者であれば、本明細書が開示する例に記載のデバイスのモジュール或はユニット或はアセンブリは、前記実施例に説明するデバイスに配置でき、或は交換可能に前記例におけるデバイスと異なる一つ或は複数のデバイスに位置決めできることを理解すべきである。前記例におけるモジュールは、一つのモジュールに組み合わせ、或はその他に複数のサブモジュールに分けることができる。

【0099】

当業者であれば理解できるように、実施例におけるデバイス中のモジュールに自己適応的に改変を行って、且つそれらを前記実施例と異なる一つ或は複数のデバイスに設置できる。実施例におけるモジュール或はユニット或はアセンブリを一つのモジュール或はユニット或はアセンブリに組み合わせることができ、及び、また、それらを複数のサブモジュール或はサブユニット或はサブアセンブリに分けることができる。このような特徴及び／又は過程或はユニット中の少なくとも一部分が相互に排除する以外に、任意の組合せを採用して、本明細書(添付の請求項、要約と図面を含む)に開示するすべての特徴及びそのように開示する任意の方法或はデバイスのすべての過程或はユニットを組み合わせることができる。特に明記しない限り、本明細書(添付の請求項、要約と図面を含む)に開示する各特徴は同じ、同等或は類似の目的を提供する代替的な特徴で代替できる。

【0100】

なお、当業者であれば理解できるように、ここまで述べた一部の実施例は、他の特徴ではなく、他の実施例に含まれたある特徴を含むが、異なる実施例の特徴の組み合わせは、本発明の範囲内にあり、かつ異なる実施例を形成することを意味する。例えば、以下の特許請求の範囲において、保護を要求する実施例の任意の一つは任意の組み合わせ方式で使用することができる。

【0101】

なお、前記実施例の一部は、ここにコンピューターシステムのプロセッサ或は前記機能を実行する他の装置より実施できる方法或は方法のコンポーネントの組合せとして説明される。そのため、前記方法或は方法元素を実施するのに用いる必要な指令を有するプロセッサは、前記方法或は方法のコンポーネントを実施するのに用いる装置を形成する。なお、装置実施例のここに説明するコンポーネントは以下の装置の例であり、この装置は、この発明を実施する目的のコンポーネントより実行する機能を実施するのに用いる。

【0102】

本明細書で使用する場合、別段の定めがない限り、一般的なオブジェクトを記述するために「第１」、「第２」、「第３」などの序数を使用することは、類似のオブジェクトの異なるインスタンスを指すことのみを意味し、そのように記述されたオブジェクトが、時間的、空間的、順序的、または他のいかなる方法においても所定の順序を有さなければならないことを意味するものではない。

【0103】

限られた数の実施例に基づいて本発明を説明したが、前記説明から利得を得て、当業者であれば、これによって説明された本発明の範囲内で、他の実施例が考えられることを理解することができる。また、本明細書中で使用される用語は、主に読みやすさおよび教示のために選択されたものであり、本発明の主題を解釈または限定するために選択されたものではないことに留意すべきである。そのため、添付の特許請求の範囲の範囲および精神から逸脱することなく、当業者には多くの修正および変更が明らかである。本発明の範囲について、本発明に対して行われた開示は例示的なものであり、限定的なものではなく、本発明の範囲は添付の特許請求の範囲によって限定される。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【図7A】

【図7B】

【国際調査報告】