特表 2024-521420 パワー半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-05-31

(54)【発明の名称】パワー半導体モジュール

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240524BHJP

   H01L 23/12 20060101ALI20240524BHJP

【ＦＩ】

H01L25/04 C

H01L23/12 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023575877

(86)(22)【出願日】2022-05-12

(85)【翻訳文提出日】2024-02-07

(86)【国際出願番号】 EP2022062915

(87)【国際公開番号】W WO2022258297

(87)【国際公開日】2022-12-15

(31)【優先権主張番号】21178804.7

(32)【優先日】2021-06-10

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】523380173

【氏名又は名称】ヒタチ・エナジー・リミテッド

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＬＴＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】キチン，スラボ

(72)【発明者】

【氏名】シュレーダー，アルネ

(72)【発明者】

【氏名】ヤゴウビ，ファルハード

(57)【要約】

本開示はパワー半導体モジュール（１）に関し、パワー半導体モジュール（１）は、並列に接続された半導体スイッチ（４）の少なくとも２つのグループ（２、３；３１、３２、３３、３４）であって、各グループの半導体スイッチ（４）はグループ（２、３；３１、３２、３３、３４）内で並列に接続されている、半導体スイッチ（４）の少なくとも２つのグループと、モジュールゲート接点（５）と、各グループのグループゲート接点（６、７）と、モジュールゲート接点（５）およびグループゲート接点（６、７）に接続された第１の分岐点（８）と、半導体スイッチの少なくとも２つのグループ（２、３；３１、３２、３３、３４）に対して共有されている、モジュールゲート接点（５）と第１の分岐点（８）との間のゲート経路と、第１の分岐点（８）と半導体スイッチ（４）の少なくとも１つのグループ（３）の半導体スイッチ（４）のゲート端子（１０）との間の接続経路における、接続経路のインダクタンスを増加させるための補償構造（９；３９）と、を備える。

【特許請求の範囲】

【請求項1】

パワー半導体モジュール（１）であって、
－並列に接続された半導体スイッチ（４）の少なくとも２つのグループ（２、３；３１、３２、３３、３４）であって、各グループの前記半導体スイッチ（４）は前記グループ（２、３；３１、３２、３３、３４）内で並列に接続されている、半導体スイッチ（４）の少なくとも２つのグループと、
－モジュールゲート接点（５）と、
－各グループのグループゲート接点（６、７）と、
－前記モジュールゲート接点（５）および前記グループゲート接点（６、７）に接続された第１の分岐点（８）と、
－半導体スイッチの前記少なくとも２つのグループ（２、３；３１、３２、３３、３４）に対して共有されている、前記モジュールゲート接点（５）と前記第１の分岐点（８）との間のゲート経路と、
－前記第１の分岐点（８）と前記半導体スイッチ（４）の少なくとも１つのグループ（３）の前記半導体スイッチ（４）のゲート端子（１０）との間の接続経路における、前記接続経路のインダクタンスを増加させるための補償構造（９；３９）と、
を備える、パワー半導体モジュール（１）。

【請求項2】

前記補償構造（９；１３；１４；１５；３９）は、前記ゲート経路の人為的な延長を含むことを特徴とする、請求項１に記載のパワー半導体モジュール（１）。

【請求項3】

前記人為的な延長は、５％、１０％または２０％を超えることを特徴とする、請求項２に記載のパワー半導体モジュール（１）。

【請求項4】

前記補償構造（９；１３；１４；１５；３９）は、以下の特徴、すなわち
－セラミック基板またはＰＣＢのメタライゼーション内に形成される、
－ワイヤボンドによって形成される、または
－ディスクリートデバイスとして形成される、
のうちの１つまたは複数によって形成されることを特徴とする、請求項２または３に記載のパワー半導体モジュール（１）。

【請求項5】

前記補償構造（９）は、以下の特徴、すなわち、蛇行状構造（１３）または螺旋状構造（１４）のうちの１つまたは複数によってメタライゼーション層（１２；２４）内に形成されることを特徴とする、請求項１～３のいずれか１項に記載のパワー半導体モジュール（１）。

【請求項6】

前記補償構造（１５）は、メタライゼーション層（１２；２４）内に形成されたアイランド（１６）を接続するワイヤを備えることを特徴とする、請求項１～３のいずれか１項に記載のパワー半導体モジュール（１）。

【請求項7】

少なくとも１つのグループゲート接点（６）は前記補償構造（９）を用いて構成されていることを特徴とする、請求項１～６のいずれか１項に記載のパワー半導体モジュール（１）。

【請求項8】

前記補償構造（９）は、前記第１の分岐点（８）と少なくとも１つのグループゲート接点（６、７）との間に配置されていることを特徴とする、請求項１～６のいずれか１項に記載のパワー半導体モジュール（１）。

【請求項9】

前記第１の分岐点（８）と前記グループゲート接点（６、７）との間の幾何学的距離は、半導体スイッチ（４）の少なくとも２つのグループ（２、３；３１、３２、３３、３４）について異なり、前記補償構造（９）は、前記最大の幾何学的距離よりも小さい半導体スイッチ（４）のグループに対してのみ実装されることを特徴とする、請求項１～８のいずれか１項に記載のパワー半導体モジュール（１）。

【請求項10】

前記ゲート経路から前記補償構造（１４）を少なくとも部分的に除外することによって、補償効果が選択的である、すなわち前記関連するグループの各々について個別に減衰または無効化されることを除いて、いくつかのグループのゲート接点（６、７）の各々について同じ補償構造（９）が形成されることを特徴とする、請求項７に記載のパワー半導体モジュール（１）。

【請求項11】

第１のグループの半導体スイッチ（４）のための第１の補償構造の形態の補償構造の前記インダクタンスは、第２のグループの半導体スイッチ（４）のための第２の補償構造の形態の補償構造の前記インダクタンスとは異なることを特徴とする、請求項１～１０のいずれか１項に記載のパワー半導体モジュール（１）。

【請求項12】

ゲート経路内の少なくとも１つの第２の分岐点（３７、３８）を特徴とする、請求項１～１１のいずれか１項に記載のパワー半導体モジュール（１）。

【請求項13】

半導体スイッチのグループのいくつかの半導体スイッチ（４）は、第１のメタライゼーション層（１２）を有する基板（１１）上に配置され、第２のメタライゼーション層（２１）をソース接続層として有する積層された第２の基板（２０）と、第３のメタライゼーション層（２４）をゲート接続層として有する積層された第３の基板（２３）とを有することを特徴とする、請求項１～１１のいずれか１項に記載のパワー半導体モジュール（１）。

【請求項14】

前記半導体スイッチ（４）は、Ｓｉまたはワイドバンドギャップ材料に基づくＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＪＦＥＴまたはＩＧＢＴのうちの少なくとも１つであることを特徴とする、請求項１～１３のいずれか１項に記載のパワー半導体モジュール（１）。

【請求項15】

前記グループゲート接点（６、７）は、直接または３Ω未満の抵抗を有する半導体ベースの抵抗器（２９）を介して前記グループに属する前記半導体スイッチ（４）の前記ゲート端子（１０）に接続されていることを特徴とする、請求項１～１４のいずれか１項に記載のパワー半導体モジュール（１）。

【発明の詳細な説明】

【技術分野】

【0001】

説明
本開示は、半導体スイッチの少なくとも２つの並列グループを備え、各グループの半導体スイッチが並列に接続されているパワー半導体モジュールに関する。欧州特許出願公開第３１１３２２３号明細書から、いくつかのパワー半導体スイッチが、積層方式で配置された別個の基板メタライゼーションを使用して接続されているパワー半導体モジュールが知られている。

【背景技術】

【0002】

パワーモジュールのより低いスイッチング損失を得るために、原理的に高速スイッチング動作を有するワイドバンドギャップ半導体を使用することが選択肢である。しかしながら、高速スイッチング半導体の使用は、モジュールの設計に対する新たな課題を提起する。加えて、典型的なワイドバンドギャップ半導体デバイスの面積は、今日のＳｉデバイスの面積よりもかなり小さく、したがって、より高い電流定格を目標とする場合、それらの多くを並列に接続する必要がある。

【0003】

米国特許出願公開第２０１１／２３３６０８号明細書は、半導体モジュールの外側に配置された平衡化ユニットを有するスイッチング装置を開示している。特開２００５－１２９８２６号公報は、補償抵抗器を有するスイッチング構成を示している。米国特許出願公開第２０２０／１８５３５９号明細書は、補償手段を有する半導体モジュールを対象としている。米国特許出願公開第２０１８／１２３４７８号明細書は、人工的に延長された接続経路を有するスイッチング構成を開示している。欧州特許出願公開第３１１３２２３号明細書は、いくつかの層の積層構成を有するパワー半導体モジュールを示している。

【発明の概要】

【発明が解決しようとする課題】

【0004】

ワイドバンドギャップ半導体をベースとし、並列に接続された多数の半導体スイッチを備え、高速スイッチング動作を有するパワー半導体モジュールを提供することを目的とする。

【課題を解決するための手段】

【0005】

一実施形態によれば、この目的は半導体モジュールによって達成され、半導体モジュールは、
－並列に接続された半導体スイッチの少なくとも２つのグループであって、各グループの半導体スイッチがグループ内で並列に接続されている、半導体スイッチの少なくとも２つのグループと、
－モジュールゲート接点と、
－グループごとのグループゲート接点と、
－モジュールゲート接点およびグループゲート接点に接続された第１の内側分岐点と、
－半導体スイッチの少なくとも２つのグループに対して共有されている、外部ゲート接点と内側分岐点との間の接続経路と、
－第１の分岐点と少なくとも１つのグループの半導体スイッチのゲート端子との間の接続経路における、前記接続経路のインダクタンスを増加させるための補償構造と、
を備える。

【0006】

記載された実施形態は、改善されたゲート接続を有し、これは、提案された補償構造が、半導体スイッチの異なるグループのゲートインダクタンスをより良好に整合させることを可能にするためである。並列に接続された多数の半導体スイッチについても、より短いスイッチング時間、より少ない振動およびより少ない電力損失を備える、改善されたスイッチング動作を達成することができる。

【0007】

補償構造は、ゲート経路の人為的な延長をもたらす。人為的な延長は、接続が電気的接続に必要とされるよりも長く、第１の分岐点と少なくとも１つのグループの半導体スイッチのゲート端子との間の経路のインダクタンスに実質的な影響を与えるのに適していることを意味する。実質的な効果は、インダクタンスが、そのような人為的な延長なしの前記ゲート経路セクションと比較して、例えば５％超、または１０％超、または２０％超増加することを意味する。より高い補償が必要な場合、延長はまた、５０％、１００％または１５０％を超えることができる。

【0008】

この実施形態の利点は、モジュールゲート接点と分岐点との間の接続をすべてのゲート端子を接続するために使用することができ、したがって、モジュール内に必要な空間は最小限であることである。

【0009】

それに加えて、グループゲート接点と半導体スイッチのゲート端子との間の接続も、追加の補正措置なしに構成することができる。より良好なスイッチング性能を得るためには、分岐点とグループゲート接点との間の接続を調整することが主に重要である。

【0010】

インダクタンスの絶対値を最小限に抑える必要がないが、半導体スイッチの異なるグループへの接続経路のインダクタンスの差を小さくするだけで改善を達成できることも、提案する実施形態の利点である。

【0011】

提案する実施形態のさらなる利点は、半導体スイッチ間の振動を減衰させるために通常使用される抵抗器を省略または少なくとも低減することができることである。これは、例えば損失の低減につながるスイッチング動作を改善する。

【0012】

振動を十分に低減することにより、厚膜抵抗器を半導体ベースの抵抗器に置き換えることが少なくとも可能であり、モジュールの製造を容易にし、製造コストを低減する。

【0013】

より詳細な実施形態によれば、補償構造は、メタライゼーション層内に形成された蛇行状構造、メタライゼーション層内に形成された螺旋状構造、および／またはメタライゼーション層内に形成されたアイランドを接続する蛇行ワイヤを備えるか、またはこれは、例えばインダクタなどの個別のデバイスとすることができる。これらの技術はすべて、モジュール内に多くの追加の空間を必要とせずにインダクタンスの良好な調整を可能にする。

【0014】

さらなる実施形態によれば、少なくとも１つのグループゲート接点は補償構造で構成される。そのようなグループゲート接点には、補償構造を形成するのに十分な比較的大きな表面積が設けられることが多い。したがって、モジュール内に追加の空間は全く必要とされない。

【0015】

代替的な実施形態では、補償構造は、第１の分岐点と少なくとも１つのグループゲート接点との間に配置され、グループゲート接点構成を変更することなく柔軟な構成を可能にする。

【0016】

さらなる実施形態では、補償構造は、分岐点までの幾何学的距離が他のグループよりも短い半導体スイッチのグループに対してのみ実装される。これは、より短い接続経路のインダクタンスがより長い接続経路とより良好に一致するように調整されることを意味する。

【0017】

さらなる実施形態では、半導体スイッチのいくつかのグループのグループゲート接点に基本的に同じ補償構造が適用される。補償効果は、選択的である、すなわち、ゲート経路から補償構造を少なくとも部分的に除外することによって減衰または無効化される関連グループの各々について個別である。例えば、ボンドワイヤによるショートカットは、半導体スイッチのグループがモジュール内のどこに配置されるかに応じて補償効果を無効化または減衰させることができる。グループゲート接点のメタライゼーション層の構造はすべてのグループで同じであるため、製造コストを削減することができる。

【0018】

説明する実施形態では、半導体スイッチとして、ＳｉまたはＳｉＣもしくはＧａＮなどのワイドバンドギャップ材料に基づくＭＯＳＦＥＴ、ＭＩＳＦＥＳＴ、ＪＦＥＴまたはＩＧＢＴの少なくとも１つを使用することが有利である。

【0019】

本開示は、モジュール内の接続部のインダクタンスの低減である、ゲート接続の改善のさらなる態様を含む。この態様によれば、ゲートおよびソース経路のボンドワイヤ接続は、導電層がゲートおよびソース経路に使用される相互接続ブリッジに置き換えられる。提案される層構造は、導電層の間に配置される絶縁層を備える。ゲートおよびソース経路は同じ制御ループに属し、平行導体の物理に応じてインダクタンスを低減することができる。絶縁層の厚さは１５０μｍ未満、さらに良好には８０μｍ未満である。

【0020】

この態様は、上記のようなインダクタンスの増加に加えて適用することができる。これにより、いくつかのゲート接続ではインダクタンスを低減することができ、いくつかの他のゲート接続ではインダクタンスが増加するため、全体的なゲートインダクタンスを低減することができる。これにより、最大インダクタンスと最小インダクタンスとの差をほぼ０にすることができる。しかしながら、インダクタンス差の低減もまた、振動を回避し、高速スイッチング動作を可能にするための非常に有効な手段である。非常に良好な場合には、振動を抑制するために設けられたゲート抵抗器を省略することができる。これにより、パワー半導体モジュールの性能がさらに向上する。

【0021】

それぞれの特徴が特定の態様の文脈で明示的に言及されていなくても、態様の１つに関して説明されたすべての特徴は、他の態様に関しても本明細書に開示される。

【0022】

添付の図面は、さらなる理解を提供するために含まれる。図では、同じ構造および／または機能の要素は、同じ参照符号で参照され得る。図に示される実施形態は例示的な表現であり、必ずしも一定の縮尺で描かれていないことを理解されたい。

【図面の簡単な説明】

【0023】

【図1】パワー半導体モジュールの第１の実施形態の概略図である。

【図2】第１の実施形態のゲートインダクタンスに対する効果を示す図である。

【図3】第２の例示的な実施形態を示す。

【図4】図３の実施形態の垂直構造を示す。

【図5】補償構造の例示的な実施形態を示す。

【図6】補償構造の例示的な実施形態を示す。

【図7】補償構造の例示的な実施形態を示す。

【図8】補償効果の減衰を伴う補償構造の一実施形態を示す。

【図9】パワーモジュールのさらなる実施形態の概略図である。

【図10】２つの補償出力を有する補償構造を示す。

【図11】追加の相互接続ブリッジを有するさらなる実施形態である。

【図12】相互接続ブリッジを示す。

【図13】図１２の相互接続ブリッジの詳細を示す図である。

【発明を実施するための形態】

【0024】

図１は、半導体スイッチ４の２つのグループ２、３を含むパワーモジュール１の概略図である。半導体スイッチ４のゲート端子１０は、モジュールゲート接点５に接続されている。モジュールゲート接点５と半導体スイッチ４のゲート端子１０との間の導通経路の長さは、モジュール内の構成要素の幾何学的配置に依存する。例えば、半導体スイッチのグループを２つ以上設けると、半導体スイッチのグループごとに接続経路の長さを等しくすることができない。

【0025】

導電経路の長さが等しくないことは、炭化ケイ素ＳｉＣまたは窒化ガリウムＧａＮなどのワイドバンドギャップ半導体の使用がシリコンベースのパワー半導体デバイスの限界を克服するためにより一般的になったときに問題となった。例示的には、炭化ケイ素および窒化ガリウムベースのデバイスは、その高速スイッチング能力やそれによるスイッチング損失の低さのために魅力的である。多くのワイドバンドギャップ半導体スイッチをモジュールに使用した場合、モジュール内の強い振動が観察された。そのような振動を減衰させるために、一般的に抵抗器がゲート経路に使用される。多くの場合、振動を抑制するには５Ωの抵抗器で十分である。しかしながら、そのような抵抗器を提供するためには、厚膜技術の使用が必要であり、これは追加の製造工程が必要であることを意味する。このようにして振動を抑制することは可能であるが、ワイドバンドギャップ半導体の初期の利点、すなわち高速スイッチング能力を十分に活用することはできない。

【0026】

本開示によれば、振動を抑制することは目的ではなく、改善された設計を提供することによって振動を回避することが目的である。それにより、この手法は、限られた設計オプションのみでは困難である接続経路内のインダクタンスを最小化するのではなく、それらを均等化することである。パワー半導体モジュールのスイッチング能力は、ゲート経路の総インダクタンスにも依存するが、振動は、半導体スイッチの異なるグループへの経路におけるインダクタンスの差に強く依存する。

【0027】

言い換えれば、高速にスイッチングできるようにするためには、モジュールの浮遊インダクタンスは、臨界電圧オーバーシュートを回避するために十分に低くなければならず、インダクタンスの不均衡は、半導体スイッチ間の振動を回避するために低くなければならない。

【0028】

第１のグループ２のゲート経路のインダクタンスは、共有インダクタンスＬ＿共有＋相互接続インダクタンスＬ＿相互接続＋インダクタンスＬ１と表すことができ、第２のゲート経路のインダクタンスは、共有インダクタンスＬ＿共有＋Ｌ２と表すことができる。図１から分かるように、第２のグループ３への経路は、第１のグループ２へのゲート経路および第２のグループ３へのゲート経路の総インダクタンスを等しくするために、この接続経路のインダクタンスを増加させるために使用される補償構造９を備える。

【0029】

典型的なボンドワイヤの１ｍｍがゲート経路のインダクタンスを約１ｎＨ増加させていると仮定すると、半導体スイッチ間のゲートインダクタンスの差は容易に１０ｎＨを超え得ることが分かる。特定のモジュール設計では、例えば、半導体スイッチのグループ内のインダクタンスの差は無視できるが、共有インダクタンスが支配的であり得る。これは、よりバランスのとれたインダクタンス状況のために、相互接続インダクタンスに焦点を合わせるべきであることを意味する。

【0030】

提案された特徴は、例えば、いくつかの基板上に配置され、並列に接続された多くの炭化ケイ素または窒化ガリウムデバイスに基づく複雑な高出力モジュールの設計において有益である。しかしながら、図１に示すような他のより小型のパワーモジュールにおいても実施することができる。

【0031】

図１の概略図では、グループゲート接点６および７が実装されている。本出願の文脈では、グループゲート接点は、このグループに属する半導体スイッチのゲート端子への接続の共通点である。複数の同様の半導体スイッチが共通の基板上に配置される場合、各基板は共通のグループゲート接点を有する。いくつかの基板をサブモジュールに組み合わせることも可能である。グループの半導体スイッチに対するグループゲート接点の幾何学的配置は、パワー半導体モジュール１に含まれるすべてのグループについて同様であることが多いが、モジュールゲート接点からグループゲート接点までの接続経路の長さは、グループ間で異なり得る。なお、上述の共有インダクタンスＬ＿ｓｈａｒｅｄとは、異なるグループへの経路が分岐する分岐点まで、ゲート端子への接続経路の第１の部分が共通に使用されることを意味する。

【0032】

図１の第１のグループ２への接続経路は、第２のグループ３への接続経路よりもはるかに長いため、第１のグループ２の総インダクタンスは、第２のグループ３の総インダクタンスよりも高い。これにより、分岐点８と第２のグループ３の半導体スイッチ４のゲート端子との接続経路に、補償構造９が実装される。この実施形態では、補償構造９は、メタライゼーション層に形成された蛇行状構造を備える。

【0033】

図２は、そのような実施形態における補償構造の効果を示す。
例えば、モジュールの一方の基板上の１０個の半導体スイッチ（４）と、モジュールの他方の基板上の別の１０個の半導体スイッチ（４）とをグループ化することができる。両方の基板に位置する２０個の半導体デバイス（４）は並列に接続されている。ハーフブリッジモジュール構成の場合、そのような２つの基板は、モジュールの上側または下側を表す。並列に接続された別のそのような２つの基板は、このハーフブリッジモジュールの他の半導体スイッチを形成する。したがって、このような実施形態では、４つのグループに配置（２個および２個が並列に接続されている）された４０個の半導体スイッチがある。

【0034】

図２の図では、最大値の相対ゲートインダクタンス（％）が、並列に接続された２つの基板のいずれかに配置された各半導体スイッチについて描かれている。半導体スイッチ１から１０は第１のグループに属し、この実施形態では一方の基板上に配置され、半導体スイッチ１１から２０は第２のグループに属し、別の基板上に配置されている。補償構造を有さないパワー半導体モジュールのゲートインダクタンスを示す破線１７から分かるように、ゲートインダクタンスの最大差は２２％であるが、グループ内の差はわずか７％である。補償構造９を使用することで、実線１８から分かるように、第２のグループのゲート経路のインダクタンスが大きくなる。補償構造を有する配置では、ゲートインダクタンスの最大差はわずか１１ｎＨであり、これは補償構造を有さないゲートインダクタンス差の約半分を意味する。

【0035】

さらなる効果として、振動が低減され、それによってスイッチング速度を増加させることができる。本出願人の測定は、ゲート電圧の振動の振幅を約７０％に低減できることを示している。振動が低減されるため、スイッチング時間にわたる電力損失も低減することができる。

【0036】

本開示の概念を使用することの別のプラスの効果は、抵抗器を少なくとも２Ω未満の値に低減できることである。そのような抵抗器は、半導体ベースの抵抗器として実装することができ、モジュール組み立て中に追加の製造ステップを必要としない。

【0037】

図３は、半導体スイッチ４のグループのより詳細な図を示す。半導体スイッチ４は、共通基板１１のメタライゼーション層１２上に配置されている。第１のメタライゼーション層１２は、ドレイン接続として使用される。本実施形態の積層構成では、第２のメタライゼーション層２１を有する第２の基板２０は、第１のメタライゼーション層１２または第１の基板１１上に配置される。半導体スイッチ４のソース端子２２は、ボンドワイヤ２５によって第２のメタライゼーション層２１に接続されている。

【0038】

メタライゼーション層２１上には、第３のメタライゼーション層２４を有する第３の基板２３が配置される。第３のメタライゼーション層２４は、半導体スイッチ４のゲート端子１０を接続するためのバスバーとして使用される。ゲート端子１０とメタライゼーション層との間の接続は、ボンドワイヤ２６によって実施される。第３のメタライゼーション層２４のより小さい部分は分離され、グループゲート接点６を構成する。第３のメタライゼーション層２４は、抵抗器２９およびボンドワイヤを介してグループゲート接点６に接続される。

【0039】

第２のグループ３は、第１のグループ２と実質的に同じである。違いとして、第１のグループ２には構成構造が設けられておらず、第２のグループ３のグループゲート接点７は補償構造９で修正されている。補償構造の詳細を図５～図９に示す。

【0040】

図３の構成の垂直構造を図４に示す。この例示的な実施形態は、ＳｉＣを使用するＭＯＳＦＥＴベースの構成に関する。このようなワイドバンドギャップ半導体については、主な利点が想定される。しかしながら、この解決策は、ゲートインダクタンスの改善されたバランスが必要な場合、Ｓｉベースのパワーモジュールおよび他のタイプの半導体スイッチにも有益であり、考慮され得る。

【0041】

底面には、その上面にメタライゼーション層１２を有する基板１１が設けられている。メタライゼーション層１２上には、ソース端子２２およびゲート端子１０を有する半導体スイッチ４が配置されている。ソース端子２２はボンドワイヤ２５によって第２のメタライゼーション層２１に接続され、ゲート端子１０はボンドワイヤ２６によってメタライゼーション層２４に接続される。

【0042】

図５、図６、および図７は、図３のグループゲート接点７に適用することができる補償構造９の異なる構成を示す。第３の基板２３上のメタライゼーション層２４は、蛇行状構造を形成するように設計されている。図５から明らかなように、第１の接点２７から第２の接点２８までの電流経路は、点２７から点２８までの直線よりもはるかに長い。図５の構成は、グループゲート接点６または７の置換または変更として容易に使用することができる。モジュールゲート接点５から来るトレースは補償構造９の接点２７に接続されているが、接点２８は別のボンドワイヤを介して抵抗器２９に、次いで第３のメタライゼーション層２４に接続され、または抵抗器が使用されない場合、接点２８はメタライゼーション層２４に直接接触する。

【0043】

図６には、別の実施形態が示されている。この実施形態では、アイランド１６が基板２３上に設けられ、入来接点２７は、ボンドワイヤ１５を介して、例えば蛇行状の構成でアイランドと接続される。

【0044】

図７に示す別の代替実施形態では、接点２７と２８との間の経路のインダクタンスを増加させるために同じ目的を有する螺旋状構成が使用される。接点２７は、ボンドワイヤ１７によって螺旋の中心点に接続される。

【0045】

また、インダクタンスを増加させるディスクリートデバイスを追加することによっても、ゲート経路のインダクタンスを増加させることができる。

【0046】

図５、図６、および図７の構成は、さらなる実施形態において組み合わせることができることに留意されたい。

【0047】

さらなる実施形態では、補償構造をゲート経路から除外するかまたは部分的に除外することによって、補償構造の効果を減衰または無効化することができる。これは、ボンドワイヤ１８が螺旋状補償構造の中心点ではなく螺旋経路のほぼ中央に接続される図８に示されており、その結果、補償構造を介した接続経路は、点２７と点２８との間の直線よりも依然として長いが、可能な限りの長さではない。そのような構成は、例えば、メタライゼーション層内の基本的に同じ構造がいくつかのグループゲート接点に適用されるべきである場合に使用することができるが、インダクタンスの増加は、モジュール内の半導体スイッチのグループの位置およびモジュールのゲート接点への導電経路の長さに応じて変化しなければならない。

【0048】

別の実施形態を図９に示す。この実施形態によれば、４つの半導体グループ３１から３４が提供される。２つのグループは各々サブモジュール３５および３６を形成する。サブモジュールの裏面には、半導体スイッチの追加のグループを配置することができる。そのような実施形態では、８グループの半導体スイッチが使用される。グループ数が少ない、または多いパワー半導体についても同様の構成を用いることができる。

【0049】

図９の実施形態では、２つのレベルの分岐点が設けられている。モジュールゲート接点５と第１の分岐点８との間では、すべての半導体スイッチに対してゲート経路が共有される。第１の分岐点８では、ゲート経路は、第１のサブモジュール３５および第２のサブモジュール３６に対して分割される。左の分岐では、第２の分岐点３７が設けられており、ゲート経路は、第１のグループの半導体スイッチ３１および第２のグループ３２に対して分割されている。第３の分岐点３８が設けられている第２のサブモジュール３６についても同様である。第３の分岐点３８は単純な接続点であるが、第２の分岐点３７は、第１および第２のグループ３１、３２のゲートインダクタンスを高めるのに有効な構成構造３９として形成されている。

【0050】

補償構造３９の構成は、図１０により詳細に示されている。これは、モジュールゲート接点５に接続された「入来」接点４０と、第２のグループ３２または第１のグループ３１にそれぞれ接続された２つの「出発」接点４１および４２とを有する蛇行状構造を示す。図１０から明らかなように、接点４０から接点４１までの接続経路は、接点４０から接点４２までの接続経路よりも短い。このようにして、分岐点３７からグループゲート接点６までの経路の異なる長さを個別に補償することができる、すなわち、追加のインダクタンスは、第１のグループ３１よりも第２のグループ３２の方が高くなるように構成することができる。

【0051】

図１１は、上述の本開示の第２の態様を含む実施形態を示す。半導体スイッチのグループ５１および５２は、サブモジュール５３内に統合されている。半導体スイッチの２つの追加のグループ５４および５５は、第２のサブモジュール５６内に統合されている。サブモジュール５３および５６の各々は、図１２および図１３に関連して後述するように相互接続ブリッジ５７を介してグループ間の接続を備える。また、サブモジュール５３と５６との間のゲートおよびソース接続は、相互接続ブリッジ５７として実装することができる。相互接続ブリッジ５７の使用の技術的背景は、補償構造がゲートインダクタンスを十分に等化できない可能性があることである。場合によっては、この目標に到達するためにインダクタンスを増加させることが可能であるが、総インダクタンスが高くなりすぎて振動したり、スイッチング時間が非常に遅くなったりする。

【0052】

相互接続ブリッジにより、いくつかのゲート経路のインダクタンスを低減することが可能であり、その結果、一方ではいくつかの低インダクタンスを増加させることができ、他のいくつかの高インダクタンスを低減することができる。相互接続ブリッジの機能性のために、ソース経路、すなわちモジュールソース接点１９と半導体スイッチのソース端子との間の経路が含まれなければならないことが重要である。ＭＯＥＳＦＥＴの代わりに他のタイプの半導体スイッチが使用される場合、ソース端子は別の名称を有することができるが、同じ技術的効果が達成される。全体として、高い総インダクタンスに直面することなく、ゲートインダクタンスの十分な均等化を達成することができる。

【0053】

相互接続ブリッジは、
－ゲート接続用の第１の導電層、
－ソース接続用の第２の導電層、および
－第１の導電層と第２の導電層との間に配置された絶縁層の層構造
を備える。

【0054】

相互接続ブリッジは、半導体スイッチの制御ループ内に接続されている、すなわち、第１の導電層を通ってゲート端子に流れる電流は、少なくとも部分的に第２の導電層も通って流れるが、方向は逆である。

【0055】

相互接続ブリッジ５７の技術的効果のために、ゲートおよびソースのための接続経路が必要とされるが、補償構造のためにはゲート経路のみを修正すればよいことに留意されたい。

【0056】

図１２は、相互接続ブリッジ５７に関する図１１の実施形態の詳細を示す。相互接続ブリッジ５７は、２つの導電層６０および６１を備える。層６０はゲート接続として使用されるが、層６１はソース接続として使用される。両方の層は、この図には示されていない絶縁層によって分離されている。相互接続ブリッジ５７の両側には、ゲート接続用の脚部６２およびソース接続用の脚部６３が設けられている。これらの脚部は、半導体スイッチが配置される基板上のトレースを介して、半導体スイッチのゲート端子またはソース端子にそれぞれ接続される。ブリッジの機械的安定性を高めるために１つまたは複数の追加の層を適用することができ、または追加の支持を提供するために接着剤を追加することができる。これは、例えば非常に長い相互接続ブリッジに必要になる可能性がある。

【0057】

図１３は、相互接続ブリッジ５７のより詳細な図を示す。同図から分かるように、導電層６０および６１は絶縁層６４によって分離されている。導電層６０と６１とが近いほど、導電層間の誘導結合は良好になる。結合が良好であるほど、ゲート接続のインダクタンスは低くなる。したがって、薄い絶縁層は、パワー半導体モジュールの性能にとって有益である。絶縁層の厚さが１５０μｍ未満、さらには８０μｍ未満であると有益である。

【0058】

上述の図１～図１３に示す実施形態は、パワー半導体モジュールの改良された構成の例示的な実施形態を表す。したがって、それらは、改良された構成によるすべての実施形態の完全なリストを構成するものではない。実際の装置および方法は、装置、デバイスに関して示された実施形態とは異なり得る。

【符号の説明】

【0059】

参照符号
１ パワー半導体モジュール
２ 半導体スイッチのグループ
３ 半導体スイッチのグループ
４ 半導体スイッチ
５ モジュールゲート接点
６ グループゲート接点
７ グループゲート接点
８ 第１の分岐点
９ 補償構造
１０ ゲート端子
１１ 第１の基板
１２ 第１のメタライゼーション層
１３ 蛇行状構造
１４ 螺旋状構造
１５ 有線蛇行構造
１６ アイランド
１７ ボンドワイヤ
１８ ボンドワイヤ
１９ モジュールソース接点
２０ 第２の基板
２１ 第２のメタライゼーション層
２２ ソース端子
２３ 第３の基板
２４ 第３のメタライゼーション層
２５ ボンドワイヤ
２６ ボンドワイヤ
２７ 第１の接触点
２８ 第２の接触点
２９ 抵抗器
３１ 半導体スイッチのグループ
３２ 半導体スイッチのグループ
３３ 半導体スイッチのグループ
３４ 半導体スイッチのグループ
３７ 第２の分岐点
３８ 第３の分岐点
３９ 補償構造
４０ 「入来」接点
４１ 「出発」接点
４２ 「出発」接点
４３ 補償構造なしのゲートインダクタンス
４４ 補償構造付きのゲートインダクタンス
５１ 半導体スイッチのグループ
５２ 半導体スイッチのグループ
５３ サブモジュール
５４ 半導体スイッチのグループ
５５ 半導体スイッチのグループ
５６ サブモジュール
５７ 相互接続ブリッジ
６０ 導電層
６１ 導電層
６２ 脚部
６３ 脚部
６４ 絶縁層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【国際調査報告】