特表 2024-521603 組み合わせたイメージングアレイとストリップ及びピクセルノイズキャンセリングシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-06-04

(54)【発明の名称】組み合わせたイメージングアレイとストリップ及びピクセルノイズキャンセリングシステム

(51)【国際特許分類】

   H04N 25/70 20230101AFI20240528BHJP

   G01T 7/00 20060101ALI20240528BHJP

【ＦＩ】

H04N25/70

G01T7/00 A

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023526897

(86)(22)【出願日】2022-05-27

(85)【翻訳文提出日】2023-11-28

(86)【国際出願番号】 US2022031465

(87)【国際公開番号】W WO2022251716

(87)【国際公開日】2022-12-01

(31)【優先権主張番号】17/334,353

(32)【優先日】2021-05-28

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/334,681

(32)【優先日】2021-05-28

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】517023736

【氏名又は名称】ヴァレックス イメージング コーポレイション

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】プライヤー、ポール

(72)【発明者】

【氏名】ルース、ピーター、ジー．

(72)【発明者】

【氏名】ヴァイスフィールド、リチャード

(72)【発明者】

【氏名】モロフ、イヴァン、ピー．

【テーマコード（参考）】

2G188

5C024

【Ｆターム（参考）】

2G188AA03

2G188BB02

2G188CC22

2G188CC29

2G188DD05

2G188DD35

2G188EE05

2G188EE32

2G188EE33

2G188FF12

5C024AX11

5C024GX02

(57)【要約】

一部のシステムの実施形態は、複数のピクセル、に結合されたデータライン、ピクセルをデータラインに結合するスイッチ、データラインに結合された読み出し回路の複数を含む。システムはまた、読み出し回路に結合された制御ロジックを備え、制御ロジックは、ピクセルの１つに対して、対応するスイッチがオフ状態にある間にピクセルの第１の値を取得し、ピクセルに対応する対応する読み出し回路をリセットし、読み出し回路をリセットした後、ピクセルの第２の値を取得する。対応するスイッチをオンにし、対応するスイッチをオンにした後、ピクセルの第３の値を取得し、値を組み合わせて、組み合わせたピクセル値にするよう構成される。いくつかのシステムの実施形態は、ハウジング、ハウジングのイメージングアレイ、ハウジングのイメージングストリップ、イメージングアレイに結合された第１の読み出し回路、イメージングストリップに結合された第２の読み出し回路、第１及び第２の読み出し回路に結合され、第１及び第２の読み出し回路の少なくとも１つに応答して画像データを生成するように構成された共通エレクトロニクスを含む。

【特許請求の範囲】

【請求項1】

複数のピクセルと、
前記ピクセルに結合されている複数のデータラインと、
前記ピクセルを前記複数のデータラインに結合する複数のスイッチと、
前記データラインに結合された複数の読み出し回路と、
前記読み出し回路に結合された制御ロジックと、を備え、
前記制御ロジックは、前記ピクセルの１つに対して、
対応するスイッチがオフ状態にある間に、前記ピクセルの第１の値を取得し、
前記ピクセルに対応する読み出し回路をリセットし、
前記読み出し回路をリセットした後、前記ピクセルの第２の値を取得し、
前記対応するスイッチをオンにし、
前記対応するスイッチをオンにした後、前記ピクセルの第３の値を取得し、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの組み合わされた値にする、
システム。

【請求項2】

前記制御ロジックは、前記ピクセルのうちの１つについて、
前記第１の値に基づいて前記ピクセルの格納された値を格納し、
前記第２の値、前記第３の値、及び前記格納された値を組み合わせて、前記ピクセルの前記組み合わされた値にする、請求項１に記載のシステム。

【請求項3】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記ピクセルの前記第１の値を取得する前に、
前記対応する読み出し回路をリセットし、
前記対応するスイッチがオン状態にある間に、前記ピクセルの第４の値を取得し、
前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を組み合わせて、前記ピクセルの前記組み合わされた値にする、請求項１に記載のシステム。

【請求項4】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を前記ピクセルの前記組み合わされた値に結合するために、前記第３の値から前記第２の値を差し引いた値と、前記第１の値から前記第４の値を引いた値と、を加算する、請求項３に記載のシステム。

【請求項5】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第１の値と前記第４の値を組み合わせて第１の相関のある値にし、
前記第２の値と前記第３の値を組み合わせて第２の相関のある値にし、
前記第１の相関のある値及び前記第２の相関のある値を組み合わせて、前記ピクセルの前記組み合わされた値にする、請求項３に記載のシステム。

【請求項6】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記対応する読み出し回路をリセットせずに、後続のフレームの前記ピクセルの前記第１の値を取得する、請求項１から５のいずれか一項に記載のシステム。

【請求項7】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第３の値から前記第１の値と前記第２の値を減算して、前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの前記組み合わされた値にする、請求項１から５のいずれか一項に記載のシステム。

【請求項8】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にする第１の動作モードと、
前記第２の値及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にし、前記対応するスイッチが前記オフ状態にある間に前記ピクセルの前記第１の値を取得することは実行されない、第２の動作モードと、
の間で切り替える、請求項１から５のいずれか一項に記載のシステム。

【請求項9】

Ｘ線ビームを生成するＸ線源と、
前記ピクセルを含み、前記Ｘ線ビームを受け取るように配置された検出器と、をさらに含む、請求項１から５のいずれか一項に記載のシステム。

【請求項10】

スイッチがオフ状態にある間、読み出し回路を使用して、前記スイッチを介してデータラインに結合されたピクセルの第１の値を取得することと、
前記読み出し回路をリセットすることと、
前記読み出し回路をリセットした後、前記ピクセルの第２の値を取得することと、
前記スイッチをオンにすることと、
前記スイッチをオンにした後、前記ピクセルの第３の値を取得することと、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの組み合わされた値にすることと、を含む方法。

【請求項11】

前記第１の値に基づいて前記ピクセルの格納された値を格納し、
前記第１の値、前記第２の値、及び前記第３の値を前記ピクセルの前記組み合わされた値にすることは、前記第２の値、前記第３の値、及び前記格納された値を前記ピクセルの前記組み合わされた値にすることをさらに含む請求項１０に記載の方法。

【請求項12】

前記ピクセルの前記第１の値を取得する前に
前記読み出し回路をリセットすることと、
前記スイッチがオン状態にある間に、前記ピクセルの第４の値を取得することと、をさらに含み、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にすることは、前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を組み合わせて前記ピクセルの前記組み合わされた値にすることを含む、請求項１０に記載の方法。

【請求項13】

前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を組み合わせて前記ピクセルの前記組み合わされた値にすることが、
前記第３の値から前記第２の値を引いた値と、前記第１の値から前記第４の値を引いた値を加算することを含む、請求項１２に記載の方法。

【請求項14】

前記第１の値と前記第４の値を組み合わせて第１の相関のある値にし、
前記第２の値と前記第３の値を組み合わせて第２の相関のある値にし、
前記第１の相関のある値及び前記第２の相関のある値を組み合わせて、前記ピクセルの組み合わされた値にすることをさらに含む、請求項１２に記載の方法。

【請求項15】

対応する読み出し回路をリセットせずに、後続のフレームの前記ピクセルの前記第１の値を取得することをさらに含む、請求項１０から１４のいずれか一項に記載の方法。

【請求項16】

前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にすることが、
前記第３の値から前記第１の値と前記第２の値を減算することを含む、請求項１０から１４のいずれか一項に記載の方法。

【請求項17】

前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にする第１の動作モードと、
前記第２の値及び前記第３の値が組み合わされて前記ピクセルの前記組み合わされた値になり、対応するスイッチが前記オフ状態にある間に前記ピクセルの前記第１の値を取得することは実行されない、第２の動作モードと、
の間で切り替えることをさらに含む、請求項１０から１４のいずれか一項に記載の方法。

【請求項18】

Ｘ線源を使用してＸ線ビームを生成することと、
前記Ｘ線ビームを受け取るように配置された前記ピクセルを含む検出器を使用して画像を生成することと、をさらに含む、請求項１０から１４のいずれか一項に記載の方法。

【請求項19】

スイッチがオフ状態にある間、読み出し回路を使用して、前記スイッチを介してデータラインに結合されたピクセルの第１の値を取得する手段と、
前記読み出し回路をリセットする手段と、
前記読み出し回路をリセットした後、前記ピクセルの第２の値を取得する手段と、
前記スイッチをオンにする手段と、
前記スイッチをオンにした後、前記ピクセルの第３の値を取得する手段と、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの組み合わされた値にする手段と、を含むシステム。

【請求項20】

対応する読み出し回路をリセットせずに、後続のフレームの前記ピクセルの前記第１の値を取得する手段をさらに含む、請求項１９に記載のシステム。

【請求項21】

ハウジングと、
前記ハウジングの内部に配置されたイメージングアレイと、
前記ハウジングの内部に配置されたイメージングストリップと、
前記イメージングアレイに結合された第１の読み出し回路と、
前記イメージングストリップに結合された第２の読み出し回路と、
前記第１の読み出し回路及び前記第２の読み出し回路に結合され、前記第１の読み出し回路及び前記第２の読み出し回路の少なくとも１つに応答して画像データを生成する共通エレクトロニクスとを含む、システム。

【請求項22】

前記イメージングアレイと前記イメージングストリップが分離されている、請求項２１に記載のシステム。

【請求項23】

前記イメージングアレイと前記イメージングストリップは別々で、同じ基板に形成される、請求項２１に記載のシステム。

【請求項24】

前記イメージングストリップは、前記イメージングアレイのサブセットである、請求項２１に記載のシステム。

【請求項25】

前記イメージングストリップは、前記イメージングアレイの３０％未満である、請求項２４に記載のシステム。

【請求項26】

前記イメージングアレイと前記イメージングストリップに結合されるデータラインをさらに含む、請求項２５に記載のシステム。

【請求項27】

前記データラインを、前記イメージングストリップに結合された複数の第１のデータラインと、前記イメージングストリップの外側の前記イメージングアレイの残りの部分に結合された複数の第２のデータラインとに分ける複数のスイッチをさらに含む、請求項２６に記載のシステム。

【請求項28】

前記イメージングストリップを含む前記イメージングアレイの前記サブセットに結合された複数の第１のデータラインと、
前記第１のデータラインから分離され、前記イメージングストリップの外側で前記イメージングアレイに結合される複数の第２のデータラインと、をさらに含む、請求項２５に記載のシステム。

【請求項29】

前記イメージングアレイのピクセルのサイズ、レイアウト、解像度、及び内部コンポーネントのうちの少なくとも１つは、前記イメージングストリップのピクセルのサイズ、レイアウト、解像度、及び内部コンポーネントのうちの対応する少なくとも１つとは異なる、請求項２１から２８のいずれか一項に記載のシステム。

【請求項30】

Ｘ線ビームを生成するＸ線源と、
前記Ｘ線ビームを受け取るように配置され、前記ハウジング、前記イメージングアレイ、前記イメージングストリップ、前記第１の読み出し回路、前記第２の読み出し回路、及び前記共通エレクトロニクスを含む検出器とをさらに含む、請求項２１から２８のいずれか一項に記載のシステム。

【請求項31】

少なくとも第１の読み出し回路を使用して、ハウジングの内部に配置されたイメージングアレイから第１のデータを読み取ることと、
少なくとも第２の読み出し回路を使用して、前記ハウジングの内部に配置されたイメージングストリップから第２のデータを読み取ることと、
第１の画像データを生成するために、共通エレクトロニクスで前記第１のデータを処理することと、
第２の画像データを生成するために、共通エレクトロニクスで前記第２のデータを処理すること、を含む、方法。

【請求項32】

前記イメージングアレイと前記イメージングストリップは分離されている、請求項３１に記載の方法。

【請求項33】

前記イメージングストリップは、前記イメージングアレイのサブセットである、請求項３１に記載の方法。

【請求項34】

前記イメージングストリップは、前記イメージングアレイの３０％未満である、請求項３３に記載の方法。

【請求項35】

少なくとも前記第１の読み出し回路を使用して、前記ハウジングの内部に配置された前記イメージングアレイから前記第１のデータを読み取ることは、第１のデータラインを介して前記イメージングアレイから前記第１のデータを読み取ることを含み、
少なくとも前記第２の読み出し回路を使用して、前記ハウジングの内部に配置された前記イメージングストリップから前記第２のデータを読み取ることは、前記第１のデータラインとは異なる第２のデータラインを使用して前記イメージングストリップから前記第２のデータを読み取ることを含む、請求項３４に記載の方法。

【請求項36】

少なくとも前記第１の読み出し回路を使用して、前記ハウジングの内部に配置された前記イメージングアレイから前記第１のデータを読み取ることは、第１のデータラインを介して前記イメージングアレイから前記第１のデータを読み取ることを含み、
少なくとも前記第２の読み出し回路を使用して、前記ハウジングの内部に配置された前記イメージングストリップから前記第２のデータを読み取ることは、第２のデータラインを使用して前記イメージングストリップから前記第２のデータを読み取ることを含み、
前記イメージングアレイから前記第１のデータを読み取るときに、前記第１のデータラインを前記第２のデータラインに電気的に結合することをさらに含む、請求項３４に記載の方法。

【請求項37】

前記イメージングアレイと前記イメージングストリップは、同じ基板に形成される、請求項３１から３６のいずれか一項に記載の方法。

【請求項38】

前記イメージングアレイのピクセルのピクセルサイズは、前記イメージングストリップのピクセルのピクセルサイズとは異なる、請求項３１から３６のいずれか一項に記載の方法。

【請求項39】

ハウジングの内部に配置されたイメージングアレイから第１のデータを読み取る手段と、
前記ハウジングの内部に配置されたイメージングストリップから第２のデータを読み取る手段と、
第１の画像データを生成するために、共通エレクトロニクスで前記第１のデータを処理する手段と、
第２の画像データを生成するために、前記共通エレクトロニクスで前記第２のデータを処理する手段と、を含む、システム。

【請求項40】

前記イメージングストリップは、前記イメージングアレイのサブセットである、請求項３９に記載のシステム。

【発明の詳細な説明】

【背景技術】

【0001】

Ｘ線イメージングアレイを使用して、入射Ｘ線に応答して二次元画像またはビデオを生成することができる。パノラマ画像を生成するために、軸の周りでイメージングストリップをパンすることができる。

【0002】

ノイズが、イメージングアレイのピクセルに蓄積する可能性がある。相関二重サンプリングなどの様々な手法で、ピクセルから画像までのチェーンの他のコンポーネントによるノイズを低減または除去できるが、ピクセルのノイズ自体が残る場合がある。

【図面の簡単な説明】

【0003】

【図1】いくつかの実施形態による、イメージングアレイおよびイメージングストリップを含むイメージングシステムのブロック図である。

【図2】いくつかの実施形態によるイメージングシステムの動作のフローチャートである。

【図3】いくつかの実施形態による基板を含むイメージングシステムのブロック図である。

【図4】いくつかの実施形態による別個の行ドライバを伴うイメージングシステムのブロック図である。

【図5】いくつかの実施形態による、イメージングストリップがイメージングアレイのサブセットであるイメージングシステムのブロック図である。

【図6】いくつかの実施形態による、分割されたデータラインを備えたイメージングシステムのブロック図である。

【図7A】いくつかの実施形態による、選択的に結合可能な分割データラインを伴うイメージングシステムのブロック図である。

【図7B】いくつかの実施形態による、選択的に結合可能な分割データラインを伴うイメージングシステムのブロック図である。

【図8A】いくつかの実施形態による複数のデータラインを備えたイメージングシステムのブロック図である。

【図8B】いくつかの実施形態による複数のデータラインを備えたイメージングシステムのブロック図である。

【図9A】いくつかの実施形態によるイメージングシステムのピクセル及び関連するエレクトロニクスのブロック図である。

【図9B】いくつかの実施形態によるイメージングシステムのイメージングアレイ及び関連するエレクトロニクスのブロック図である。

【図10】二重サンプリング動作のタイミング図である。

【図11A】いくつかの実施形態によるタイミング図である。

【図11B】いくつかの実施形態によるイメージングシステムの動作のフローチャートである。

【図12A】いくつかの実施形態によるタイミング図である。

【図12B】いくつかの実施形態によるイメージングシステムの動作のフローチャートである。

【図12C】いくつかの実施形態によるイメージングシステムの動作のフローチャートである。

【図13A】いくつかの実施形態によるタイミング図である。

【図13B】いくつかの実施形態によるイメージングシステムの動作のフローチャートである。

【図13C】いくつかの他の実施形態によるタイミング図である。

【図13D】いくつかの他の実施形態によるタイミング図である。

【図14】いくつかの実施形態によるイメージングシステムを動作させる技法のフローチャートである。

【図15】いくつかの実施形態による２Ｄ Ｘ線イメージングシステムのブロック図である。

【発明を実施するための形態】

【0004】

いくつかの実施形態は、イメージングアレイ及びイメージングストリップを含むイメージングシステムに関する。システムは、イメージングアレイを使用して二次元（２Ｄ）画像を、またイメージングストリップを使用してパノラマ画像を取得するために、異なるモードで動作することができる。

【0005】

歯科用パネルで使用されるイメージングシステムは、検出器が患者の頭部の周りを回転するときにイメージングストリップが照射されるパノラマイメージング動作を実行できる。このイメージングストリップは、大型フラットパネル検出器の一部として統合できる。画像は、「スクラブ」と呼ばれる動作である、検出器の未使用の行をすばやくスキャンすること、及び画像の読み出しのためにパネルの特定の行のみをオンにすることによって生成される。このアプローチには２つの問題がある。第１に、フレームレートは、未使用のピクセルをスクラブするのにかかる時間によって制限される。第２に、イメージングは、医療イメージングなどの特定の用途において投与速度が制限される場合があり、したがって、利用可能な信号が低いため、バックグラウンドの電子ノイズが画像の質に大きな影響を与える。

【0006】

従来、アレイは約１６×１６センチメートル（ｃｍ）のサイズであり得、ピクセルサイズは約１００マイクロメートル（μｍ）である。ピクセルのマトリックスは、一連のゲートドライバによってアドレス指定され、直交する一連の読み出し電荷増幅器によって読み出される。フルサイズの画像は、ＴＦＴの各行を順次オンにし、アレイの各データラインのピクセル電荷を同時に読み出すことによって取得できる。パノラマモードの場合、行ドライバは、マトリックスの最初の部分をイメージングストリップの最初の行まで高速にスキャンするように制御される。行ドライバは、約６０から１００行であり得るイメージングストリップの行の間、通常の読み出し速度に減速するように制御され、次いでゲートラインの残りをすばやくスキャンしてイメージャの残りの部分をスクラブする。通常、電荷の読み出しは、各ピクセルのゲートオンパルスを前の行のピクセルのゲートオフパルスで補うタイミングを利用して行われる。他の読み出し方法も可能だが、このアプローチではゲートのオン時間を増やして遅延を減らし、比較的平坦な暗い画像を提供できる。データラインの長さが比較的長いため、データラインの静電容量からのノイズを最小限に抑えるために、電荷増幅器が高出力に設定される。

【0007】

以下でさらに詳細に説明するように、実施形態は、イメージングアレイ及びイメージングストリップの異なる構成を含む。いくつかの実施形態では、別個のイメージングアレイ及び別個のイメージングストリップを同じハウジングに配置し、共通エレクトロニクスを共有することができる。他の実施形態では、イメージングアレイ及びイメージングストリップは、同じ基板に配置され得る。他の実施形態では、イメージングストリップは、イメージングアレイ内の接続の様々な構成を有するイメージングアレイのサブセットであってもよい。

【0008】

図１は、いくつかの実施形態による、イメージングアレイおよびイメージングストリップを含むイメージングシステムのブロック図である。イメージングシステム１００は、イメージングアレイ１０２及びイメージングストリップ１０４を含む。イメージングアレイ１０２及びイメージングストリップ１０４は、同じハウジング１１０に配置される。

【0009】

イメージングアレイ１０２は、ピクセルの二次元（２Ｄ）アレイであってもよい。例えば、イメージングアレイ１０２は、１６００×１６００のピクセルアレイを含むことができる。行と列に等しい数のピクセルを有するイメージングアレイ１０２が例として使用されたが、他の実施形態では、行と列の数は異なっていてもよい。例として特定の数のピクセルが使用されたが、他の実施形態では、ピクセルの数は異なっていてもよい。相対的に長い寸法に対する相対的に短い寸法のピクセルのアスペクト比は、０．３、０．５、０．７５などより大きいか、１に等しい。

【0010】

イメージングストリップ（または線形イメージングアレイまたは線形アレイ）１０４は、比較的低いアスペクト比を有するピクセルのアレイであり、２Ｄアレイであってもなくてもよい。例えば、イメージングストリップ１０４は、１ピクセル×１６００ピクセルのアレイを含むことができる。他の実施形態では、イメージングストリップ１０４は、約８０ピクセル×１６００ピクセルのアレイを含むことができる。他の実施形態では、相対的に長い寸法に対する相対的に短い寸法のアスペクト比は、約０．０５、０．１、または０．３未満である。

【0011】

イメージングアレイ１０２及びイメージングストリップ１０４は、同じ技術、類似の技術、または異なる技術に基づくことができる。例えば、イメージングアレイ１０２は、アモルファスシリコン（ａ－Ｓｉ）ベースのアレイを含むことができるが、イメージングストリップは、より高いコスト及び／またはより高い解像度の相補型金属酸化物半導体（ＣＭＯＳ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、またはテルル化カドミウム（ＣｄＴｅ）、テルル化カドミウム亜鉛（ＣｄＺｎＴｅまたはＣＺＴ）、セレン光検出器などの光子計数技術に基づくことができる。いくつかの実施形態では、イメージングアレイ１０２及びイメージングストリップ１０４の一方または両方がＩＧＺＯに基づいていてもよい。

【0012】

いくつかの実施形態では、イメージングアレイ１０２及びイメージングストリップ１０４の一方または両方が、１つまたは複数のシンチレータに関連付けられ得る。シンチレータ（複数可）は、Ｘ線光子を、対応するイメージングアレイ１０２またはイメージングストリップ１０４によって検出可能な光子に変換するように構成された様々な材料を含み得る。例えば、シンチレータは、ヨウ化セシウム（ＣｓＩ）、タングステン酸カドミウム（ＣｄＷＯ_４）、ポリビニルトルエン（ＰＶＴ）などを含むことができる。シンチレータの他の例としては、オキシ硫化ガドリニウム（Ｇｄ_２Ｏ_２Ｓ；ＧＯＳ；Ｇａｄｏｘ）、テルビウムをドープしたオキシ硫化ガドリニウム（Ｇｄ_２Ｏ_２Ｓ：Ｔｂ）などが挙げられる。いくつかの実施形態では、イメージングアレイ１０２及びイメージングストリップの一方または両方は、シンチレータを含まなくてもよいが、ＣｄＴｅ、ＣｄＺｎＴｅまたはＣＺＴ、セレンなどを含む直接変換材料を含んでもよい。

【0013】

イメージングアレイ１０２及びイメージングストリップ１０４のピクセルは、同じ、類似、または異なっていてもよい。ピクセルのサイズ、レイアウト、間隔、内部コンポーネント、内部電気接続などのうちの１つまたは複数は、同じであっても異なっていてもよい。例えば、イメージングアレイ１０２は、より良いシングルショット精度のために５０マイクロメートル（μｍ）のピクセルを含み得るが、イメージングストリップ１０４は、より良い信号対ノイズ比及び／またはより速い速度のために１００μｍのピクセルを含み得る。別の例では、イメージングアレイ１０２とイメージングストリップ１０４の一方が１Ｔピクセルを有し、他方が４Ｔピクセルを有してもよい。ピクセル間の差異の特定の例が例として使用されてきたが、他の実施形態では、ピクセルは他の差異を有してもよい。

【0014】

イメージングシステム１００は、イメージングアレイ１０２に結合された読み出し回路１０６－１を含む。読み出し回路１０６－１は、イメージングアレイ１０２の列のための１つまたは複数の増幅器（例えば、電荷増幅器）を含み得る。いくつかの実施形態では、読み出し回路１０６－１は、イメージングアレイ１０２の列のそれぞれについて電荷増幅器を含み得る。以下でさらに詳細に説明するように、列の各ピクセルは、読み出し回路１０６－１の電荷増幅器のうちの１つの入力に結合されたデータラインに結合され得る。

【0015】

イメージングシステム１００は、イメージングストリップ１０４に結合された読み出し回路１０６－２を含む。読み出し回路１０６－２は、イメージングストリップ１０４の列のための１つまたは複数の電荷増幅器を含み得る。いくつかの実施形態では、読み出し回路１０６－２は、イメージングアレイ１０２の列のそれぞれについて電荷増幅器を含み得る。以下でさらに詳細に説明するように、列の各ピクセルは、読み出し回路１０６－２の電荷増幅器のうちの１つの入力に結合されたデータラインに結合され得る。

【0016】

読み出し回路１０６－１は、読み出し回路１０６－２と異なっていてもよい。例えば、イメージングアレイ１０２のピクセルを読み出し回路１０６－１に結合するデータラインは、イメージングストリップ１０４のピクセルを読み出し回路１０６－２に結合するデータラインよりも長くてもよい（例えば、ピクセル行の数が多いため）。したがって、読み出し回路１０６－２は、関連するデータラインのより低い静電容量に起因して、異なる構成を有することができ、例えば異なるように動作させることができる。読み出し回路１０６－２が異なり得る理由の例としてデータラインの長さを使用したが、読み出し回路１０６－２は他の理由で異なる場合がある。

【0017】

イメージングシステム１００は、第１の読み出し回路１０６－１及び第２の読み出し回路１０６－２に結合された共通エレクトロニクス１０８を含む。共通エレクトロニクス１０８は、第１の読み出し回路１０６－１及び第２の読み出し回路１０６－２のうちの少なくとも１つに応答して画像データを生成するように構成される。いくつかの動作では、共通エレクトロニクス１０８は、読み出し回路１０６－１からのデータに基づいて画像データを生成する。他の動作では、共通エレクトロニクス１０８は、読み出し回路１０６－２からのデータに基づいて画像データを生成するように構成される。他の動作では、共通エレクトロニクス１０８は、読み出し回路１０６－１からのデータと読み出し回路１０６－２からのデータの両方に基づいて、画像データを生成するように構成される。

【0018】

共通エレクトロニクス１０８は、イメージングアレイ１０２とイメージングストリップ１０４との間で共有される様々な異なる回路と、読み出し回路１０６－１及び１０６－２とを含み得る。例えば、共通エレクトロニクス１０８は、イメージングアレイ１０２及びイメージングストリップ１０４のための電力を生成するように構成された電源と、読み出し回路１０６－１及び１０６－２とを含み得る。共通エレクトロニクス１０８は、本明細書で説明する様々な動作を制御するように構成されたプロセッサ１０９を含むことができる。このようなプロセッサ１０９には、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路、マイクロコントローラ、プログラマブル論理回路、ディスクリート回路、このようなデバイスの組み合わせなどが含まれていてもよい。プロセッサ１０９は、内部の部分、例えば、レジスタ、キャッシュメモリ、処理コアなどを含み得るか、または、外部インターフェース、例えば、アドレス及びデータバスインターフェース、割り込みインターフェースなどを含み得る。共通エレクトロニクス１０８にはプロセッサ１０９が１つだけ示されているが、複数のプロセッサ１０９が存在してもよい。さらに、ロジックチップセット、ハブ、メモリコントローラ、通信インターフェースなどの他のインターフェースデバイスは、プロセッサ１０９を、内部及び外部コンポーネント、例えばイメージングアレイ１０２及びイメージングストリップ１０４、読み出し回路１０６－１及び１０６－２、及び外部コンピュータ１１５に接続するシステム共通エレクトロニクス１０８の一部であってもよい。

【0019】

外部コンピュータ１１５は、共通エレクトロニクス１０８から画像データを受信するためにイメージングシステム１００に（例えば、有線、光学、または無線接続を介して）結合され得るデバイスの例である。共通エレクトロニクス１０８は、外部コンピュータ１１５からのコマンドを受信して応答する、外部コンピュータ１１５とデータを交換する、などのように構成することができる。外部コンピュータ１１５は、デスクトップコンピュータ、サーバ、ワークステーション、タブレットコンピュータ、モバイルデバイス、ユーザインターフェース端末など、様々な形態をとることができる。

【0020】

いくつかの実施形態では、イメージングアレイ１０２とイメージングストリップ１０４は別個である。イメージングアレイ１０２及びイメージングストリップ１０４は、ハウジング１１０にそれぞれ取り付けられた別々の基板に配置されてもよい。イメージングアレイ１０２及びイメージングストリップ１０４は、入射放射線が共通の窓または開口部１１２に入り、イメージングアレイ１０２またはイメージングストリップ１０４のいずれかによって検出され得るように配置され得る。

【0021】

いくつかの実施形態では、イメージングストリップ１０４は、イメージングアレイ１０２よりも低いノイズ、高いフレームレート、高い解像度などをもたらす構成を有してもよい。したがって、イメージングアレイ１０２及びイメージングストリップ１０４は、異なる用途に使用することができる。イメージングアレイ１０２及びイメージングストリップ１０４が同じハウジング１１０に配置されるので、ユーザは、異なる用途のために単一のイメージングシステム１００を使用することができ、またはユーザは、様々なイメージングシステムにおいて単一のハウジング１１０の検出器を使用することができる。

【0022】

いくつかの実施形態では、イメージングアレイ１０２及びイメージングストリップ１０４は、同時に動作していなくてもよい。その結果、共通エレクトロニクス１０８は、一度にイメージングアレイ１０２及びイメージングストリップ１０４のうちの１つの動作のために排他的に使用され得る。共通エレクトロニクス１０８の動作は、イメージングアレイ１０２及びイメージングストリップ１０４のそれぞれについて異なっていてもよい。例えば、共通エレクトロニクス１０８は、イメージングアレイ１０２に関連するものよりも速い速度で、イメージングストリップ１０４の行ドライバを駆動することができる。

【0023】

図２は、いくつかの実施形態によるイメージングシステムの動作のフローチャートである。図１及び図２を参照し、例としてイメージングシステム１００を使用すると、いくつかの実施形態では、第１のデータは、２００で読み出し回路１０６－１を使用してイメージングアレイ１０２から読み出される。例えば、イメージングアレイ１０２に関連付けられた行ドライバは、読み出し回路１０６－１を使用して行ごとにイメージングアレイ１０２からデータを読み出すために順次起動され得る。共通エレクトロニクス１０８は、行ドライバ及び読み出し回路１０６－１を制御して所望のデータを読み出すように構成され得る。

【0024】

２０２において、読み出し回路１０６－２を使用して、イメージングストリップ１０４から第２のデータが読み出される。例えば、イメージングストリップ１０４に関連付けられた行ドライバは、読み出し回路１０６－２を使用して行ごとにイメージングストリップ１０４からデータを読み出すために順次起動され得る。共通エレクトロニクス１０８はまた、行ドライバ及び読み出し回路１０６－２を制御して所望のデータを読み出すように構成され得る。

【0025】

２０４及び２０６において、イメージングアレイ１０２及びイメージングストリップ１０４からのデータは、共通エレクトロニクス１０８においてそれぞれ処理され、異なるセットの画像データが生成される。２０４及び２０６における共通エレクトロニクス１０８での処理は、同じ、類似、または異なっていてもよい。例えば、イメージングストリップ１０４からのデータは、イメージングアレイ１０２からのデータの処理と比較して低減されたノイズをもたらす画像データを生成するように処理され得る。他の例では、イメージングアレイ１０２からのデータを使用してビデオストリームを生成することができ、イメージングストリップ１０４からのデータを使用してパノラマ画像を生成することができる。２０４及び２０６における処理は、同時に、並行して、逐次的に、等々で実行され得る。

【0026】

図２では、特定の動作順序が例として使用されてきたが、いくつかの実施形態では、順序が異なっていてもよい。例えば、２０４は２０２の前に実行される場合がある。別の例では、２０６の後に２００と２０４を実行することができる。

【0027】

図３は、いくつかの実施形態による基板を含むイメージングシステムのブロック図である。イメージングシステム３００は、図１のイメージングシステム１００と同様であり得、また、同一または類似の構成要素を含み得る。わかりやすくするために、一部のコンポーネントは省かれているが、存在する場合がある。上述のように、いくつかの実施形態では、イメージングアレイ１０２及びイメージングストリップ１０４は、別個で異なる基板に形成され得る。いくつかの実施形態では、イメージングシステム３００は、基板１１４を含む。基板１１４は、ガラス、プラスチックまたはポリマー、セラミック、有機または無機半導体などで形成された単一の基板であってもよい。イメージングアレイ１０２及びイメージングストリップ１０４は、基板１１４の中または上に形成され得る。例えば、イメージングアレイ１０２及びイメージングストリップ１０４は、基板１１４に取り付けられた別個の集積回路ダイであってもよい。他の実施形態では、イメージングアレイ１０２及びイメージングストリップ１０４は、半導体基板の異なる部分など、同じ集積回路ダイの異なる部分に形成されてもよい。

【0028】

いくつかの実施形態では、イメージングアレイ１０２とイメージングストリップ１０４が同じ半導体基板で互いに直に隣り合っていても、依然としてイメージングアレイ１０２とイメージングストリップ１０４は別個の電子デバイスであり得る。つまり、イメージングアレイ１０２及びイメージングストリップ１０４は、基板を介した寄生接続及び／または読み出し回路１０６－１及び１０６－２ならびに共通エレクトロニクス１０８を介した接続を除いて、互いに電気的接続を有していなくてもよい。

【0029】

いくつかの実施形態では、読み出し回路１０６－１及び１０６－２は、基板１１４とは異なる基板に形成され得る。しかし、他の実施形態では、読み出し回路１０６－１及び１０６－２の一方または両方が基板１１４に形成されてもよい。

【0030】

図４は、いくつかの実施形態による別個の行ドライバを伴うイメージングシステムのブロック図である。イメージングシステム４００は、上述のイメージングシステム１００及び３００と類似し得る。しかし、イメージングアレイ１０２は行ドライバ４１６ｂに結合され、イメージングストリップ１０４は行ドライバ４１６ａに結合される。いくつかの実施形態では、行ドライバ４１６ａ及び４１６ｂは別個の回路であるが、他の実施形態では、行ドライバ４１６ａ及び４１６ｂは、対応するイメージングストリップ１０４またはイメージングアレイ１０２またはその両方と同じ集積回路の一部である。行ドライバ４１６ａ及び４１６ｂは、共通エレクトロニクス１０８に結合され、それによって制御され得る。

【0031】

行ドライバ４１６ａは、イメージングストリップ１０４を行ごとに読み出すために順次起動されるように構成される。行ドライバ４１６ｂは、イメージングアレイ１０２を行ごとに読み出すために順次起動されるように構成される。共通エレクトロニクス１０８は、行ドライバ４１６ｂを制御するときと比較して、行ドライバ４１６ａを制御するときに、信号、タイミングなどを変更するように構成され得る。

【0032】

図５は、いくつかの実施形態による、イメージングストリップがイメージングアレイのサブセットであるイメージングシステムのブロック図である。イメージングシステム５００は、上述のイメージングシステム１００、３００、及び４００と類似し得る。しかしながら、イメージングストリップ１０４は、イメージングアレイ１０２のサブセットである。いくつかの実施形態では、イメージングストリップ１０４は、イメージングアレイ１０２の端部に配置され得る。例えば、イメージングアレイ１０２は、１６００ピクセル×１６００ピクセルのサイズを有することができる。イメージングストリップは、１６００ピクセル×８０ピクセルのサイズのアレイの上部８０行のピクセルを含むことができる。イメージングストリップ１０４の特定のサイズが例として使用されたが、上記のアスペクト比を維持しながら、サイズは異なっていてもよい。

【0033】

いくつかの実施形態では、イメージングアレイ１０２は、行ドライバ５１６に結合され得る。イメージングアレイ１０２のイメージングストリップ１０４部分に結合された行ドライバ５１６を共有することができる。イメージングストリップ１０４を使用して画像を生成する場合、関連する行選択線５１６ａを使用することができる。イメージングアレイ１０２を使用して画像を生成する場合、行選択線５１６ａ及び５１６ｂのすべてを使用することができる。

【0034】

いくつかの実施形態では、イメージングストリップ１０４のピクセルは、イメージングアレイ１０２の残りのピクセルと同一であり、同じように形成されてもよい。例えば、イメージングストリップ１０４のピクセルは、同じサイズ、形状、ピッチなどを有することができる。従来、ピッチは、ピクセル間の間隔とともに、ピクセルの長さまたは幅を指す。その結果、イメージングアレイ１０２を使用して画像が生成されるとき、イメージングストリップ１０４とイメージングアレイ１０２の残りの部分との間の不連続性により、アーティファクトが現れない場合がある。

【0035】

いくつかの実施形態では、画像アレイ１０２を読み取るとき、行ドライバ５１６は、画像アレイ１０２にわたって行選択線５１６ａ及び５１６ｂを漸進的に活性化するように構成される。

【0036】

図６は、いくつかの実施形態による、分割されたデータラインを備えたイメージングシステムのブロック図である。イメージングシステム６００は、上述のイメージングシステム５００などと同様とすることができる。イメージングシステム６００は、分割データライン６１８を含む。データライン６１８は、データライン６１８ａとデータライン６１８ｂの２つのグループに分割される。データライン６１８ａは、イメージングアレイ１０２のイメージングストリップ１０４部分に結合され、読み出し回路１０６－２に結合される。データライン６１８ｂは、イメージングアレイ１０２の残りの部分に結合され、読み出し回路１０６－１に結合される。

【0037】

データライン６１８ａと６１８ｂとの間の分割の位置は、様々な位置にあってもよい。いくつかの実施形態では、分割は列の長さの約３０％であり、データライン６１８ａは列のピクセルの３０％に結合され、データライン６１８ｂは列のピクセルの７０％に結合される。例として３０％が使用されているが、他の実施形態では、１％、５％、１０％、２０％などでの分割など、位置が異なっていてもよい。他の実施形態では、分割は、エッジから特定の数のピクセル、例えば、約８０ピクセル以下であるが、それでもイメージングアレイ１０２の列のピクセル数の３０％未満であり得る。いくつかの実施形態では、分割は、イメージングストリップ１０４のピクセルのみがデータライン６１８ａに結合され、イメージングストリップ１０４の外側のピクセルがデータライン６１８ｂに結合されるように配置され得る。他の実施形態では、イメージングストリップ１０４の外側のいくつかのピクセルがデータライン６１８ａに結合されるが、データライン６１８ａに結合される列のピクセルの総数は約３０％未満であり得る。

【0038】

分割を約３０％未満にすることは、イメージングストリップ１０４に利益をもたらす。いくつかの実施形態では、データライン６１８ａがデータライン６１８ｂよりも短いので、ノイズは少なくなり得る。いくつかの実施形態では、その低いノイズにより、イメージングアレイ１０２を使用して生成された画像にアーティファクトが現れる可能性がある。しかし、以下でさらに詳細に説明するように、イメージングアレイ１０２全体を使用して画像を生成すると、イメージングストリップ１０４によって生成されるデータに追加のノイズまたは同等物が追加される場合がある。いくつかの実施形態では、下流の処理は異なる場合がある。例えば、イメージングアレイ１０２の残りの部分と比較して、異なる暗さのレベルのマッチング動作が実行されてもよい。

【0039】

いくつかの実施形態では、ノイズ低減及び／または信号対ノイズ比の増加の量は、約１０％、２０％、４０％、５０％、またはそれ以上であり得る。例えば、より短いデータライン６１８ａは、より低いデータライン静電容量及び抵抗をもたらし、これは電子読み出しノイズを低減し得る。特定の例では、電荷増幅器の最小ノイズは約２００エレクトロン（ｅ^－）であり、データライン容量の増加に比例して増加する。ノイズのスロープは、電荷増幅器に適用される電力と、関連するサンプルアンドホールド回路の帯域幅設定によって制御される。さらに、データラインの抵抗によって熱雑音、つまりジョンソンノイズが発生し、これはデータラインの静電容量が乗算される。このジョンソンノイズは、長さとともに増加するが、イメージングストリップ１０４に結合されたデータライン６１８ａなどの、より短いデータラインでは無視できる場合がある。結果として生じるノイズは、ピクセルのｋＴＣノイズと組み合わさった電荷増幅器の最小のノイズに近いものになる可能性がある。このノイズ（推定４００ｅ^－）は、データラインが分割されていない同じサイズのアレイからのノイズ（約７００ｅ^－）よりも約４０％少ない可能性がある。ｋＴＣノイズという用語は、温度（Ｔ）と静電容量（Ｃ）にボルツマン定数（ｋ）を掛けることによって生成されるノイズを指し、例えば、熱雑音にデータラインの静電容量とボルツマン定数を掛けたものなどである。ボルツマン定数（ｋ）は、粒子の平均相対運動エネルギーを粒子の熱力学的温度に関連付ける比例係数である。

【0040】

また、長さが短いほど、読み出し速度も向上する可能性がある。例えば、イメージングストリップ１０４のピクセルの読み出し動作中に、より少ない行を読み取ることができる。イメージングストリップ１０４のピクセルを読み取るために、イメージングアレイ１０２の残りの部分をスクラブする必要はない。例として、イメージングストリップ１０４に８０行のピクセルを使用すると、制御ロジック１０３は、８０ゲートクロックごとに行ドライバ６１６にトークン（すなわち、行をアクティブにするために行ドライバ６１６に沿って伝播する信号）を渡し続け、行選択信号６１６ａを活性化する。これらのトークンは、残りの行ドライバ６１６を通過し、イメージングストリップ１０４の読み出しに干渉することなく、行選択信号６１６ｂを使用してイメージングアレイ１０２の残りをスクラブすることができる。これは、イメージングストリップ１０４の読み出し速度を増加させ得る。例えば、ピクセルをスクラブする速度が行あたり約１マイクロ秒（μｓ）であると仮定すると、８０行のイメージングストリップ１０４（約１５２０行）の外側にある１６００行のイメージングアレイ１０２をスクラブするのにかかる時間は、約１．５２ミリ秒（ｍｓ）である。イメージングストリップ１０４の各行を読み出すのに約１６μｓであると仮定すると、８０行のイメージングストリップ１０４は読み出しに１．２８ｍｓかかる。合計時間は約２．８ｍｓで、最大フレームレートは３５７ｆｐｓになる。専用のイメージングストリップ１０４の場合、読み出し時間はちょうど１．２８ｍｓであり、フレームレートは約７８０ｆｐｓになる。１９フレームなどの所定のフレーム数の読み出し（２４ｍｓ）で、アレイの残りのピクセルをスクラブすることができる。

【0041】

いくつかの実施形態では、読み出し回路１０６－１及び１０６－２は、同じである、及び／または同じように動作し得るが、他の実施形態では、読み出し回路１０６－１及び１０６－２は、異なり得る、及び／または異なるように動作し得る。例えば、読み出し回路１０６－１及び１０６－２は同一であってもよい。他の実施形態では、読み出し回路１０６－１及び１０６－２は同一であるが、異なるゲイン、電流、静電容量などを有するなど、異なる方法で動作する。他の実施形態では、読み出し回路１０６－１及び１０６－２は、読み出し回路１０６－２がより短いデータライン６１８ａに対して最適化されている場合、異なっていてもよい。

【0042】

図２及び６を参照すると、いくつかの実施形態では、２００において、イメージングアレイ１０２からの第１のデータの読み出しは、データライン６１８ｂを介してイメージングアレイ１０２から第１のデータを読み取ることを含む。２０２において、イメージングストリップ１０４から第２のデータを読み取ることは、データライン６１８ｂとは異なるデータライン６１８ａを使用して、イメージングストリップ１０４から第２のデータを読み取ることを含む。

【0043】

図７Ａから図７Ｂは、いくつかの実施形態による、選択的に結合可能な分割データラインを伴うイメージングシステムのブロック図である。図７Ａを参照すると、イメージングシステム７００ａは、上述のイメージングシステム６００と類似し得る。しかしながら、システム７００ａは、イメージングストリップ１０４に結合されたデータライン７１８ａ、イメージングアレイ１０２の残りの部分に結合されたデータライン７１８ｂを含む。データライン７１８ａ及び７１８ｂは、別個であるが、スイッチ７２２によって選択的に結合可能である。スイッチ７２２のそれぞれは、データライン７１８ａのうちの１つを対応するデータライン７１８ｂに選択的に結合することができる。

【0044】

いくつかの実施形態では、スイッチ７２２は、データライン７１８ａ及び７１８ｂを結合する１つまたは複数のトランジスタを含み得る。スイッチ７２２は、イメージングストリップ１０４が読み取られるときにスイッチ７２２が開かれるように、制御ロジック１０３によって制御され得る。その結果、データライン７１８ａのみからのより低い静電容量が読み出し回路１０６－２に提示される。しかしながら、イメージングアレイ１０２が読み取られるとき、データライン７１８ａ及び７１８ｂは、単一のデータラインとして機能するように一緒に結合され得る。イメージングアレイ１０２からのデータは、結合されたデータライン７１８ａ及び７１８ｂを介して読み出し回路１０６－１を介して読み取られ得る。

【0045】

図７Ｂを参照すると、イメージングシステム７００ｂは、イメージングシステム７００ａと同様であり得る。しかしながら、イメージングアレイ１０２に関連するデータラインは、データライン７１８ａ、７１８ｃ、及び７１８ｄを含み得る。いくつかの実施形態では、データライン７１８ｃと７１８ｄとの間の分割は、イメージングアレイ１０２に沿った距離の５０％であってもよい。例えば、ピクセル行の５０％がデータライン７１８ｃと７１８ｄの間の分割の片側にあってもよく、ピクセル行の５０％が分割の反対側にあってもよい。

【0046】

データライン７１８ａ及び７１８ｃは、制御ロジック１０３に応答して、スイッチ７２２によって選択的に結合可能であり得る。いくつかの実施形態では、イメージングストリップ１０４は、スイッチ７２２を使用してデータライン７１８ａと７１８ｃを切り離し、読み出し回路１０６－２を使用してデータライン７１８ａを介して読み出すことによって読み出すことができる。イメージングアレイ１０２を読み取るとき、データライン７１８ａ及び７１８ｃは、スイッチ７２２によって結合され、データライン７１８ａ及び７１８ｃの組み合わせを介して読み出し回路１０６－２を使用して読み取ることができる。イメージングアレイ１０２の残りの部分は、読み出し回路１０６－１を使用して、データライン７１８ｄを通して読み出され得る。データライン７１８ａ及び７１８ｃの結合は、ピクセル行の５０％未満で生じ得るか、またはデータライン７１８ａは、イメージングアレイ１０２全体の３０％未満をカバーし得る。

【0047】

したがって、様々な実施形態では、イメージングアレイ１０２全体のデータラインの一部は、イメージングストリップ１０４に関連付けられたデータライン７１８ａから切り離されてもよい。その部分は、イメージングストリップ１０４の外側の残りのサブセットであってもよいし、イメージングシステム７００ａ及び７００ｂでのように、残り全体であってもよい。

【0048】

図２、図７Ａ、及び図７Ｂを参照すると、いくつかの実施形態では、２００において、イメージングアレイ１０２から第１のデータを読み取ることは、イメージングアレイ１０２から第１のデータを読み取るときに、第１のデータライン７１８ａまたは７１８ｃを第２のデータライン７１８ｂに電気的に結合することを含む。２０２において、イメージングストリップ１０４から第２のデータを読み取ることは、イメージングストリップ１０４から第２のデータを読み取るときに、第２のデータライン７１８ｂから第１のデータライン７１８ａまたは７１８ｃを電気的に分離することを含む。

【0049】

図８Ａから図８Ｂは、いくつかの実施形態による複数のデータラインを備えたイメージングシステムのブロック図である。イメージングシステム８００ａは、上述のイメージングシステム５００、及び６００と類似し得る。しかしながら、イメージングシステム８００ａは、データライン８１８ａ及び８１８ｅを含む。データライン８１８ａは、イメージングストリップ１０４のピクセルに結合される。データライン８１８ｅは、イメージングストリップ１０４のピクセルを含むイメージングアレイ１０２全体のピクセルに結合される。したがって、少なくとも２つのデータライン８１８ａ及び８１８ｅが、イメージングストリップ１０４の各ピクセルに結合される。したがって、イメージングストリップ１０４が読み取られるとき、データライン８１８ａが使用され、イメージングアレイ１０２が読み取られるとき、データライン８１８ｅが使用される。

【0050】

図８Ｂを参照すると、いくつかの実施形態では、イメージングシステム８００ｂは、イメージングシステム８００ａと同様であり得る。いくつかの実施形態では、イメージングアレイ１０２のデータラインは、イメージングアレイ１０２に沿って途中で分割された分割データライン８１８ｄ及び８１８ｆを含んでもよい。読み出し回路１０６－２は、データライン８１８ａ及び８１８ｆのための別個の入力を含み得る。読み出し回路１０６－１は、データライン８１８ｄに結合され得る。したがって、イメージングストリップ１０４が読み取られるとき、データライン８１８ａが使用され、イメージングアレイ１０２が読み取られるとき、データライン８１８ｄ及び８１８ｆが使用される。

【0051】

上述のように、様々な実施形態では、イメージングストリップ１０４から読み取られたデータに存在するノイズの量は、イメージングアレイ１０２の残りの部分から読み取られたデータに存在するノイズの量よりも少なくてもよい。例えば、イメージングストリップ１０４からデータを読み取るために使用されるデータラインは、イメージングアレイ１０２からデータを読み取るために使用されるデータラインよりも短くてもよい。これらのデータラインは、静電容量が少なく、ノイズが少ないことに貢献し得る。一部の用途では、ノイズの低減が望ましい場合がある。例えば、イメージングストリップ１０４を読み取る際に存在する低減されたノイズは、得られる画像において同じ信号対ノイズ比に対してより低い線量を使用すること、同じ線量に対してより高い信号を使用すること、２つの様々な要因の間で異なるトレードオフを可能にすることなどができる。

【0052】

イメージングストリップ１０４からのデータがイメージングアレイ１０２からのデータと組み合わされる場合、それぞれのピクセルが同じ特性を有していても、ノイズレベルが異なるために、アーティファクトが現れ得る。これを補償するために、読み出し回路１０６－２は、イメージングストリップ１０４から読み出されるノイズの量を増加させるように動作され得る。例えば、組み込み試験コンデンサ、外部コンデンサ、または他のコンデンサを読み出し回路１０６－２の入力に選択的に結合することができ、１つまたは複数の増幅器の電力を低減することができ、及び／または、増幅器及び／またはサンプルアンドホールド回路などの読み出し回路１０６－２のコンポーネントの帯域を増加させることができる。これらの動作は、電子ノイズを追加する可能性があり、イメージングストリップ１０４とイメージングアレイ１０２の残りの間の全体的なノイズと一致するように調整することができる。例えば、典型的な２０μｓのライン時間では、ノイズの低減のために４０キロヘルツ（ｋＨｚ）のローパスフィルタを使用する場合がある。数十ピコファラッド（ｐＦ）程度の静電容量を備えたデータラインでの画像読み出しの大部分では、読み出し回路１０６－１が高電力低ノイズの条件に設定され、電子ノイズは約６００から８００ｅ^－となる。イメージングストリップ１０４がこのレベルのノイズを達成するために、低電力通常ノイズ動作モードを使用することができ、読み出し回路１０６－２に組み込まれたデータラインの静電容量と同様の静電容量を有する試験コンデンサがデータラインに結合される、及び／または帯域が１０５ｋＨｚに増加する。この動作は、約６００から８００^ｅ－のイメージングストリップ１０４ストリップに同様の全体的なノイズを与える。ノイズを追加する、ノイズをシミュレートする、ノイズを等化するなどの技術の特定の例を上で説明したが、他の実施形態では、イメージングストリップ１０４のノイズが低いため、画像のアーティファクトを低減または除去するために他の動作を実行することができる。

【0053】

いくつかの実施形態では、上述のイメージングシステム４００、６００、７００ａ、７００ｂ、８００ａ、８００ｂなどは、電力が動的に管理され得るモードで動作され得る。例えば、動作中、制御ロジック１０３は、読み出し回路１０６－１または１０６－２の増幅器を制御して、イメージングアレイ１０２全体を読み出す際のノイズを低減するために、より高い電力モードで動作するように構成され得る。しかし、イメージングストリップ１０４を読み取るとき、読み出し回路１０６－２の増幅器は、低電力モードで動作することができる。低電力モードの動作では、ノイズの相対量が増加し得る、及び／または信号対ノイズ比（ＳＮＲ）が減少し得るが、消費電力は低くなる。さらに、読み出し回路１０６－１の増幅器は、オフにする、消費電力が著しく低いスリープモードにするなどであってもよい。イメージングアレイ１０２全体を読み出すことができる場合、読み出し回路１０６－１及び１０６－２をより高い電力モードにして、ノイズの影響を低減することができる。これらの動作モードを動的に切り替えることにより、イメージングシステム５００、６００、７００ａ、７００ｂ、８００ａ、８００ｂなどの消費電力を減らし、温度を下げ、及び／または信頼性を改善することができる。

【0054】

いくつかの実施形態では、画像におけるピクセルｋＴＣノイズの影響を低減することができる。結果として、より低い線量を使用して所望の解像度を達成すること、フレームレートを増加させることなどができる。

【0055】

図９Ａは、いくつかの実施形態によるイメージングシステムのピクセル及び関連するエレクトロニクスのブロック図である。図９Ｂは、いくつかの実施形態によるイメージングシステムのイメージングアレイ及び関連するエレクトロニクスのブロック図である。図９Ａ及び図９Ｂを参照すると、イメージングシステム９００は、行及び列に配置されたピクセル９０２を含む。

【0056】

ピクセル９０２は、光検出器９０４（例えば、フォトダイオード）及びトランジスタ９０６（すなわち、スイッチ）を含む。トランジスタ９０６は、行選択信号（ＲＳＳ）に応答して、光検出器９０４をデータライン９０８に選択的に結合するように構成される。複数のピクセル９０２は、列の単一のデータライン９０８に結合され得る。

【0057】

データライン９０８は、増幅器９１０に結合される。いくつかの実施形態では、増幅器９１０は、リセットトランジスタ（またはリセットスイッチ）９１０ａ及びコンデンサなどの電荷蓄積デバイス９１０ｂを含む積分増幅器である。リセットトランジスタ９１０ａは、リセット信号Ｒｅｓｅｔに応答して増幅器９１０をリセットするように構成される。増幅器９１０の出力は、サンプル信号Ｓａｍｐｌｅに応答して、選択トランジスタ９１１を介してアナログ・デジタル変換器（ＡＤＣ）９１２に選択的に結合され得る。デジタル化された信号は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）９１４によって処理され、メモリ９１６に格納され、及び／またはプロセッサ９１８または他の下流システムによってさらに処理され得る。

【0058】

制御ロジック９０３は、上述の様々な構成要素に結合され得る。例えば、制御ロジック９０３は、行ドライバ９０１に結合され得る。制御ロジックは、行ドライバ９０１を制御して、ピクセル９０２の行のための行選択信号ＲＳＳを生成するように構成され得る。制御ロジック９０３は、ＡＤＣ９１２、ＦＰＧＡ９１４、プロセッサ９１８などの動作を構成及び制御するように構成され得る。制御ロジック９０３には、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路、マイクロコントローラ、プログラマブル論理回路、ディスクリート回路、このようなデバイスの組み合わせなどが含まれていてもよい。制御ロジック９０３は内部の部分、例えば、レジスタ、キャッシュメモリ、処理コアなどを含み得、また、外部インターフェース、例えば、アドレス及びデータバスインターフェース、割り込みインターフェースなどを含み得る。さらに、制御ロジック９０３を内部及び外部コンポーネントに接続するため、他のインターフェースデバイス、例えば、ロジックチップセット、ハブ、メモリコントローラ、通信インターフェースなどはイメージングシステム９００の一部であっても良い。

【0059】

制御ロジック９０３は、ＦＰＧＡ９１４、プロセッサ９１８などとは別個のものとして示されているが、制御ロジック９０３は、そのようなコンポーネントと統合されてもよい。例えば、本明細書に記載の動作の制御及び／または実行は、ＦＰＧＡ９１４、プロセッサ９１８、そのようなコンポーネントの組み合わせなどにわたって分散され得る。

【0060】

図１０は、二重サンプリング動作のタイミング図である。図９Ａ、図９Ｂ、及び図１０を参照すると、システム９００は、図１０のタイミング図に従って動作することができる。例えば、トランジスタ９１０ａは、リセット信号Ｒｅｓｅｔ上のパルスに応答して増幅器９１０をリセットするように有効にされ得る。この動作中、トランジスタ（またはスイッチ）９０６は、行選択信号ＲＳＳが無効になると無効になる。行選択信号ＲＳＳが無効化されている間、サンプル信号Ｓａｍｐｌｅが活性化され、増幅器９１０の出力でリセット値をＲ_１としてサンプリングする。値Ｒ_１を取得した後、サンプル信号Ｓａｍｐｌｅは非アクティブ化される。サンプル信号Ｓａｍｐｌｅを非アクティブ化した後、行選択信号ＲＳＳが有効化され、トランジスタ９０６が有効化される。その結果、光検出器９０４からの電荷が増幅器９１０に蓄積される。サンプル信号Ｓａｍｐｌｅは、増幅器９１０の出力で値Ｓ_１をサンプリングするために有効にされる。

【0061】

（数１）式と（数２）式は、サンプリングされた値Ｒ_１とＳ_１の成分を示している。Ｖ_{ｒｅｓｅｔ}は、増幅器９１０が寄与するノイズを含むサンプリングされたリセット電圧である。Ｖ_{ｓｉｇｎａｌ，ｐｉｘｅｌ}は、ピクセル９０２からの目的の信号である。Ｖ_ｋＴＣ（Ｎ－１）は、ピクセル９０２の前の読み出しから残ったピクセルｋＴＣノイズである。Ｖ_{ｄａｔａｌｉｎｅ}ノイズは、データライン９０８によるノイズである。

【0062】

【数1】

（１）

【0063】

【数2】

（２）

【0064】

（数３）式は、Ｒ_１とＳ_１の差、Ｖ_ｐ１（Ｎ）である。結果には、目的の信号Ｖ_{ｓｉｇｎａｌ，ｐｉｘｅｌ}と、ピクセルｋＴＣノイズＶ_ｋＴＣ（Ｎ－１）及びデータラインノイズＶ_{ｄａｔａ ｌｉｎｅ}が含まれる。

【0065】

【数3】

（３）

【0066】

（数３）式の演算は、アナログ相関二重サンプリング（ＡＣＤＳ）、デジタル相関二重サンプリング（ＤＣＤＳ）、または信号Ｒ_１及びＳ_１を減算する他のプロセスなど、様々な方法で実行することができる。

【0067】

固定パターンノイズソースは、ピクセル間または増幅器間の変動によって発生する場合がある。固定パターンノイズは、フレームごとに変化しない場合がある。しかしながら、ピクセルｋＴＣノイズは、ピクセル半導体スイッチ内の抵抗によって生成され、光検出器９０４の静電容量に蓄積される。ピクセルｋＴＣノイズは、フレームごとに異なる場合がある。製造管理により固定パターンノイズを低減できる。ピクセルｋＴＣノイズの低減は、光検出器９０４のサイズを縮小することによって光検出器９０４の静電容量を低減することによって行うことができる。しかし、光検出器９０４のサイズを縮小すると、感度、効率などの他の要因が低下する可能性がある。

【0068】

（数３）式の結果には、まだピクセルｋＴＣノイズがある。ピクセルｋＴＣノイズは、追加のトランジスタを追加するなど、ピクセルの設計を変更することで低減できる。しかしながら、アモルファスシリコン（ａ－Ｓｉ）などの一部の半導体技術を使用して形成されたピクセルでは、トランジスタのサイズが非常に大きくなる場合がある。例えば、単一のトランジスタが、所与のピクセルサイズのピクセルのかなりの割合を占める場合がある。より多くのトランジスタを追加すると、光検出器９０４に利用可能なピクセル領域が大幅に減少し、システム９００の効率が低下する。

【0069】

以下でさらに詳細に説明するように、システム９００は、ピクセルｋＴＣノイズを低減するために異なる方法で動作することができる。いくつかの実施形態では、ピクセルｋＴＣノイズが取得され、信号測定からピクセルｋＴＣノイズを低減または排除するために使用され得る測定が実行され得る。ピクセルｋＴＣノイズはフレームごとに変化するが、ピクセルノイズｋＴＣノイズは、信号サンプルが取得され、行選択信号ＲＳＳを無効にすることによってトランジスタ９０６が無効にされた後、増幅器９１０から増幅器９１０の入力に与えられる（そしてその後出力される）。動作のこの時点で、ｋＴＣノイズをキャプチャするためにサンプルを取得できる。このサンプルは保存され、次いで次のフレームでピクセル９０２からの信号からピクセルｋＴＣノイズを低減または除去するために使用される。

【0070】

次に、その測定値を使用して、最終値のピクセルｋＴＣノイズを除去または削減できる。したがって、前のフレームからの測定値を使用して、現在のフレームのピクセルｋＴＣノイズを低減またはキャンセルする。本明細書で説明する実施形態は、ａ－Ｓｉプロセスまたはトランジスタのサイズがピクセルサイズと比較して比較的大きい可能性がある他のプロセスを使用するシステムに適用可能であり得るが、他の実施形態では、システムは、相補型金属酸化物半導体（ＣＭＯＳ）プロセスなどの他のプロセスを使用して形成することができる。

【0071】

図１１Ａは、いくつかの実施形態によるタイミング図である。図１１Ｂは、いくつかの実施形態によるイメージングシステムの動作のフローチャートである。図９Ａ、図９Ｂ、図１１Ａ、及び図１１Ｂを参照すると、１１００で、データライン９０８に結合されたピクセル９０２の第１の値が、スイッチがオフ状態にある間、読み出し回路を使用してスイッチを介して取得される。ここで、トランジスタ９０６はスイッチの一例であり、読み出し回路は増幅器９１０と少なくともいくつかの下流コンポーネントを含む。この第１の値であるサンプルＲ／Ｓは、トランジスタ９０６が無効化されている間に、Ｎ－１番目のフレームで取得される。フレームＮに対して後の動作が実行される前に、後続の処理が発生する場合がある。

【0072】

１１０２において、読み出し回路がリセットされる。この例では、増幅器９１０がリセットされる。しかし、他の実施形態では、追加のコンポーネントをリセットすることができる。増幅器９１０をリセットすることは、リセット信号Ｒｅｓｅｔをアクティブ化することによって電荷蓄積デバイス９１０ｂを放電することを含み得る。

【0073】

１１０４において、読み出し回路をリセットした後、ピクセル９０２の第２の値が取得される。この例では、値Ｒ_１は、増幅器９１０をリセットした後に取得される。

【0074】

１１０６において、スイッチがオンにされる。ここで、行選択信号ＲＳＳがアクティブになり、トランジスタ９０６がオンになる。その結果、ピクセル９０２からの電荷は、増幅器９１０に転送され得る。

【0075】

１１０８では、スイッチをオンにした後、ピクセル９０２の第３の値が取得される。この例では、値Ｓ_１は、トランジスタ９０６をオンにした後に取得される。

【0076】

１１１０において、第１の値、第２の値、及び第３の値が組み合わされて、ピクセル９０２の組み合わされた値になる。この例では、３つの値Ｒ_１、Ｓ_１、及びＲ／Ｓが、ピクセル９２０の組み合わされた値に結合される。以下でさらに詳細に説明するように、３つの値Ｒ_１、Ｓ_１、及びＲ／Ｓを様々な方法で組み合わせて、ピクセルｋＴＣノイズを低減または除去することができる。一緒に組み合わされた様々な値は、ｋＴＣノイズを低減または除去するために第１、第２、及び第３の値を一緒に組み合わせる特定の組み合わせ技術に応じて他の値を含み得る。

【0077】

いくつかの実施形態では、１１０１で、第１の値に基づく格納された値が格納される。例えば、値Ｒ／Ｓに基づく値は、ＦＰＧＡ９１４、メモリ９１６、プロセッサ９２０、または別の下流システムに格納され得る。格納された値は、前のフレームＮ－１からの値に基づいている。格納された値は、現在のフレームＮからの値Ｒ_１及びＳ_１と結合され得る。したがって、１１１０における結合は、第１の値に基づく格納された値による第１の値の結合を含み得る。いくつかの実施形態では、フレーム全体に相当するＲ／Ｓ値または導出された値を、ピクセル９０２のそれぞれについて格納することができる。値Ｒ_１及びＳ_１のフレーム全体の値は、別個であろうと組み合わせであろうと、格納されたＲ／Ｓ値と組み合わせることができる。

【0078】

本明細書で説明する動作は、読み出しプロセス中に追加のサンプルを取得することを伴う。この追加のサンプルには追加の時間がかかるため、読み出し時間が長くなる。しかしながら、ノイズは減少する可能性があり、信号対ノイズ比を潜在的に増加させ、より低い用量を可能にするなどがある。したがって、いくつかの実施形態では、読み出し時間の増加は、ノイズの減少、より低い線量などと交換され得る。

【0079】

いくつかの実施形態では、ノイズ低減の利点は、データライン９０８の静電容量が小さいほど大きな影響を与える。値が結合されると、データライン９０８の静電容量からのノイズは２の平方根だけ増加する。いくつかの実施形態では、ピクセル９０２からの信号のキャプチャ中にビニングを実装することができる。例えば、２×２ビニングモードでは、４つのピクセル９０２が組み合わされて単一のピクセルとして動作する。単一のピクセル９０２の読み出しに対して、データライン９０８のノイズは２倍になる可能性があり、ピクセルｋＴＣノイズはそうでなければ４倍になる。しかしながら、ピクセルｋＴＣノイズは低減または除去され得る。したがって、本明細書で説明する動作は、ビニングが実行されるときに、より大きな影響を与える可能性がある。

【0080】

図１２Ａは、いくつかの実施形態によるタイミング図である。図１２Ｂは、いくつかの実施形態によるイメージングシステムの動作のフローチャートである。図９Ａ、図９Ｂ、図１２Ａ、及び図１２Ｂを参照すると、動作は、図１１Ａ及び１１Ｂと同様であり得、図１１Ｂに関して上述したものと同様、動作１１００、１１０１（任意選択で）１１０２、１１０４、１１０６、及び１１０８を含む。１２００において、ピクセル９０２の第１の値を取得する前に、読み出し回路がリセットされる。例えば、増幅器９１０は、リセット信号Ｒｅｓｅｔ上のパルスでリセットされ得る。この動作は、１１０２で後に実行されるリセットと同じまたは類似の動作であり得る。

【0081】

１２０２において、スイッチがオン状態にある間にピクセル９０２の第４の値が取得される。例えば、増幅器９１０がリセットされた後、スイッチ９０６がオン状態の間、値Ｒ_２が取得される。

【0082】

動作は、図１１Ｂの動作と同様に継続する。ここで、Ｒ_３は値Ｒ／Ｓである。１２０４では、値Ｓ_１、Ｒ_１、Ｒ_２、及びＲ_３を一緒に組み合わせて、ピクセル９０２の組み合わされた値を生成する。（数４）式から（数６）式は、上記の（数１）式から（数３）式と同様に、サンプリングされた値Ｒ_１、Ｓ_１、及びＶ_ｐ１（Ｎ）の成分を示している。Ｖ_{ｒｅｓｅｔ１は}、増幅器９１０をリセットした後にサンプリングされるリセット電圧である。

【0083】

【数4】

（４）

【0084】

【数5】

（５）

【0085】

【数6】

（６）

【0086】

（数７）式は、サンプリングされた値Ｒ_２である。値Ｒ_２は、増幅器９１０がリセットされた後、スイッチ９０６がオン状態にある間にサンプリングされる。（数８）式は、Ｒ_３でサンプリングされた値である。値Ｒ_３は、スイッチ９０６がオフ状態に遷移した後にサンプリングされる。（数９）式は、Ｒ_２とＲ_３の差である。（数１０）式はＶ_{ｐｉｘｅｌ}（Ｎ）であり、Ｖ_ｐ１（Ｎ）とＶ_ｐ２（Ｎ－１）の合計である。異なるデータラインノイズＶ_{ｄａｔａｌｉｎｅ ｎｏｉｓｅ １}とＶ_{ｄａｔａｌｉｎｅ ｎｏｉｓｅ ２}が追加されたが、結果として得られる組み合わせは、事実上、一般的なデータラインノイズレベルの２倍の平方根である。

【0087】

【数7】

（７）

【0088】

【数8】

（８）

【0089】

【数9】

（９）

【0090】

【数10】

（１０）

【0091】

前のフレームＮ－１でサンプリングされた値Ｒ_２とＲ_３には、その前のフレームからのピクセルｋＴＣノイズがある。前のフレームＮ－１からのＲ_２とＲ_３の値を説明するために、フレームＮでの動作を説明する。増幅器９１０がリセットされ、リセット後にサンプルが作成される。これにより、値Ｒ_１が生成される。ピクセル９０２は、スイッチ９０６をオンにすることによってオンにされ、信号に対して別のサンプルが作成され、値Ｓ_１が生成される。次いで、２つのサンプルＲ_１及びＳ_１が、前に行われたように差し引かれる。

【0092】

値Ｓ_１を生成するための信号のサンプリングが実行された後、トランジスタ９０６は開かれず、オン状態のままである。増幅器９１０は、リセット信号Ｒｅｓｅｔ上のパルスによってリセットされ、サンプルが取得される、値Ｒ_２である。このサンプルには、増幅器９１０のリセット値が含まれている。行選択信号ＲＳＳの非アクティブ化に応答してスイッチ９０６が開かれると、ピクセルｋＴＣノイズが伝達され、増幅器９１０によって積分される。特に、トランジスタ９０６をオフにすると、いくらかの電荷がピクセル９０２に残り、等しい反対の量が増幅器９１０によって積分される。この積分量は、ピクセル９０２が次に読み取られるときに存在するピクセルｋＴＣノイズの反対である。

【0093】

増幅器９１０の出力は再びサンプリングされ、リセット値、ピクセルｋＴＣノイズ、及びデータライン９０８ノイズを含む値Ｒ_３を取得する。ピクセルｋＴＣノイズは、ピクセル９０２が次のフレームで次に読み出されるときに現れるピクセルｋＴＣノイズである。したがって、この動作がフレームＮ－１で実行される場合、値Ｒ_２及びＲ_３、またはそれらの値の組み合わせを次のフレームＮに使用することができる。

【0094】

いくつかの実施形態では、（数６）式及び（数９）式の演算は、相関二重サンプリング技法を使用することによって実行され得る。例えば、アナログかデジタルかに関係なく、（数９）式に示すように、相関二重サンプリング技法を使用してＲ_２とＲ_３の差を生成することができる。同様に、異なる時に、相関二重サンプリング技術を使用して（数６）式に示すように、Ｒ_１とＳ_１の差を生成することができる。したがって、異なる値を２つの異なる相関のある値に組み合わせることができる。これらの相関のある値は、（数１０）式のように組み合わせることができる。したがって、いくつかの実施形態では、既存のハードウェアを使用して、リセット信号Ｒｅｓｅｔ及び行選択信号ＲＳＳなどの様々な信号を制御することによって値Ｖ_ｐ１（Ｎ）及びＶ_ｐ２（Ｎ－１）を生成することができる。最終的に２フレーム分の画像データを生成するために２回の相関二重サンプリング動作を実行するのではなく、最終的に１フレーム分の画像データを生成するために２回の相関二重サンプリング動作を実行することができる。

【0095】

図９Ａ、図９Ｂ、及び図１２Ａから図１２Ｃを参照すると、図１２Ｂの１２０４は、１２０８以降の処理に置き換えられ得る。動作１２００から１１０８の後、１２０８で、第１の値と第４の値を組み合わせて第１の相関のある値にすることができる。上述のように、値Ｒ_２及びＲ_３は、相関二重サンプリング技法によって組み合わせることができる。１２１０では、第２の値と第３の値を組み合わせて第２の相関のある値にすることができる。上述のように、Ｒ_１及びＳ_１は、相関二重サンプリング技法によって組み合わせることができる。１２１２において、第１の相関のある値及び第２の相関のある値は、ピクセル９０２の組み合わされた値に組み合わされる。組み合わせは、ＦＰＧＡ９１４、プロセッサ９１８、制御ロジック９０３、外部コンピュータ９１３などの様々なデバイスによって実行され得る。

【0096】

図１３Ａは、いくつかの実施形態によるタイミング図である。図１３Ｂは、いくつかの実施形態によるイメージングシステムの動作のフローチャートである。図９Ａ、図９Ｂ、図１３Ａ、及び図１３Ｂを参照すると、いくつかの実施形態では、値Ｒ_１及びＳ_１を生成する信号は、上述のものと同様であり得る。ただし、前のフレームに基づく第３の値Ｓ_２は、これらの値と組み合わされる。

【0097】

１３０２から１３０８までの動作は、値Ｒ_１及びＳ_１を生成する図１１Ｂの１１０２から１１０８までと同じか類似している。これらの動作は、前のフレームＮ－１に対するものである。１３００では、１１００と同様に、後続のフレームで使用するためのピクセル９０２の第１の値が、対応する読み出し回路をリセットすることなく取得される。例えば、第１の値を取得するとき、スイッチはオフ状態である。したがって、１３０６の後、行選択信号ＲＳＳは無効にされ、トランジスタ９０６をオフにする。その後、値Ｓ_２が後続のフレームＮで使用するための第１の値として取得される。後に、フレームＮについて、動作１３０２から１３０８が反復され、フレームＮの値Ｒ_１とＳ_１を生成する。動作１３１０は、動作１１１０と同様に実行され、第１の値、第２の値、及び第３の値を結合する。動作１３００を実行して、フレームＮ＋１で使用するフレームＮの値Ｓ_２を生成することができる。

【0098】

特定の例では、前のフレームＮ－１について、（数１１）式と（数１２）式はＲ_１（Ｎ－１）とＳ_１（Ｎ－１）の成分を与える。

【0099】

【数11】

（１１）

【0100】

【数12】

（１２）

【0101】

ただし、前のフレームＮ－１で値Ｓ_１を取得した後、値Ｓ_２を取得する。その値Ｓ_２は、トランジスタ９０６がオフになった後、増幅器９１０をリセットせずに取得される。したがって、結果の値Ｓ_２には、以前に積分された値Ｓ_１と、（数１３）式で表され、（数１４）式で簡略化されたピクセルｋＴＣノイズの両方が含まれる。

【0102】

【数13】

（１３）

【0103】

【数14】

（１４）

【0104】

（数１５）式に示すように、Ｓ_２からＳ_１を減算すると、前のフレームＮ－１のピクセルｋＴＣノイズが得られる。

【0105】

【数15】

（１５）

【0106】

現在のフレームＮについて、値Ｒ_１及びＳ_１が取得され、（数１６）式から（数１８）式に示すように組み合わされる。（数１５）式のピクセルｋＴＣノイズは、以前に生成されたものである。前のフレームＮ－１からピクセルｋＴＣノイズを除去するために、Ｖ_ｐ１（Ｎ）に追加することができる。

【0107】

【数16】

（１６）

【0108】

【数17】

（１７）

【0109】

【数18】

（１８）

【0110】

【数19】

（１９）

【0111】

３つの値のみが取得されるので、データのフレームの処理速度は、４つの値の取得で上述した速度を超えて増加し得る。その結果、フレームレートが向上する可能性がある。しかし、既存の相関二重サンプリングハードウェアとは異なるハードウェアを使用することもできる。つまり、Ｓ_１とＲ_１は、相関二重サンプリング技術を使用して結合され、差を表す単一の値を生成することができるが、値Ｓ_２は、異なるエレクトロニクスを使用して値を生成することができる。さらに、サンプリング回路は、値Ｒ_１、Ｓ_１、及びＳ_２を別々にサンプリングし、それらをＦＰＧＡ９１４、プロセッサ９１８、外部コンピュータ９１３、または他の下流システムで組み合わせるように構成され得る。

【0112】

図１３Ｃは、いくつかの実施形態によるタイミング図である。図９Ａ、図９Ｂ、図１３Ｂ、及び図１３Ｃを参照すると、いくつかの実施形態では、デジタル相関二重サンプリング技術が使用され得る。信号のＡＳＩＣシフト（ＡＳＩＮ）に応答して、サンプリングされる信号は、サンプリングコンデンサまたは他のサンプル記憶デバイスにシフトされ得る。動作は、図１３Ａの動作と同様であり得る。いくつかの実施形態では、サンプリングコンデンサは、コンデンサの使用がサンプリング動作間でローテーションされるサンプリングコンデンサのバンクであってもよい。サンプル信号Ｓａｍｐｌｅは、値Ｒ_１、Ｓ_１、及びＳ_２をサンプルするために、上記のようにアクティブ化され得る。しかしながら、サンプリングコンデンサのバンクは、偶数個のサンプリングコンデンサを含み得る。第４のサンプル信号１３５０または追加のサンプル信号は、関連付けられたピクセル９０２が同じサンプリングコンデンサを見ることを保証するために活性化され得る。例として１つのサンプル信号１３５０が使用されているが、必要に応じてより多くのサンプル信号が存在してもよい。サンプリングされた値は無関係である可能性がある。そのため、ＡＳＩＮがアクティブ化されない場合がある。したがって、いくつかの実施形態では、信号がサンプリングされるためにシフトインされる回数は、サンプル信号Ｓａｍｐｌｅがアクティブ化される回数よりも少なくてもよい。

【0113】

図１３Ｄは、いくつかの実施形態によるタイミング図である。図９Ａ、図９Ｂ、図１３Ｂ、及び図１３Ｄを参照すると、いくつかの実施形態では、アナログ相関二重サンプリングを使用して動作を実行することができる。クランプ信号Ｃｌａｍｐに応答して、リセット値Ｒ_１をサンプリングコンデンサに格納することができる。そのサンプリングコンデンサは、アナログ相関二重サンプリングに関連するアナログ減算を実行する、差動増幅器などのアナログ減算デバイスに結合することができる。

【0114】

いくつかの実施形態では、２つの測定値が中間値としてデジタル化される。前述のように、（数１２）式と（数１３）式では、Ｓ_１とＳ_２の両方にリセット値Ｒ_１が含まれる。Ｓ_１とＳ_２を直接減算するのではなく、サンプルがデジタル化される前に、Ｓ_１とＳ_２の両方からアナログ相関二重サンプリング動作によってＲ_１が減算される。したがって、デジタルで実行できる後続の動作は、（数２０）式から（数２２）式で表すことができる。ここで、Ｓ'_１は、差動増幅器でＳ_１からＲ_１を減算した後のデジタル化された値であり、Ｓ'_２は、同様に、Ｓ_２からＲ_１を差し引いた後のデジタル化された値である。（数２２）式で得られたＶ_{ｐ，ｋＴＣ}は、上で説明したように使用することができる。

【0115】

【数20】

（２０）

【0116】

【数21】

（２１）

【0117】

【数22】

（２２）

【0118】

したがって、様々な実施形態では、１３００、１３０４、１３０８の取得動作、及び１３１０の組み合わせ動作は、ハードウェア及びデジタル信号処理の様々な組み合わせで実行され得る。

【0119】

図１４は、いくつかの実施形態によるイメージングシステムを動作させる技法のフローチャートである。１４００において、動作モードが選択される。第１の動作モードでは、上述の図１１Ｂ、図１２Ｂ、図１２Ｃ、図１３Ｂで説明したものと同様の動作が行われる。結果として、ノイズの少ないデータを取得することができる。ただし、アプリケーションによっては、より高いフレームレートが必要になる場合がある。したがって、低ノイズ動作での追加のサンプルによる追加の遅延は、望ましくない場合がある。したがって、第２の動作モードが選択され得、１４０２で、相関二重サンプリング動作が実行される。このモードでは、第１の値の取得は行われない。したがって、システムの動作は、低ノイズモードから高フレームレートモードに切り替えることができる。

【0120】

特定の例では、第２のモードは、イメージングシステムが蛍光透視法またはより高いフレームレートが望ましい可能性がある別のアプリケーションに使用される場合に選択することができる。関心のある領域が識別されると、第１のモードが選択されて、低ノイズ、低線量などで画像を生成することができる。２×２、３×３、４×４、またはそれ以上のビニングなどのビニングが実行される別の例では、ピクセルｋＴＣノイズが、データライン関連のノイズを支配する可能性がある。イメージングシステムは、ピクセルｋＴＣノイズを低減するために第１のモードで動作することができる。

【0121】

いくつかの実施形態では、データのフレームは利用できない可能性があり、及び／または破棄される可能性がある。例えば、フレームＮ－１のデータの第１のフレームを使用して、第１の値及び他の値を生成することができる。データのそのフレームは、ビデオ信号の画像またはフレームを生成するために使用することはできない。代わりに、そのデータを使用して上記の処理を初期化して、後続の各フレームが前のフレームからの値を使用して、上記の低ノイズ処理を実行できるようにすることができる。

【0122】

いくつかの実施形態では、ピクセルｋＴＣノイズを低減または除去するための上記の動作を、上記のイメージングストリップ１０４に適用することができる。特に、イメージングストリップ１０４は、イメージングストリップ１０４を読み出し回路１０６－２に結合する比較的短いデータラインを有することができる。共通エレクトロニクス１０８及び読み出し回路１０６－２は、ｋＴＣノイズを低減するために、上述のように構成され得る。

【0123】

いくつかの実施形態では、図１４に関して説明した動作モードは、イメージングストリップ１０４が読み取られるか否かに応じて切り替えることができる。例えば、イメージングストリップ１０４がイメージングアレイ１０２の一部であり、イメージングアレイ１０２全体が読み取られる場合、ピクセルｋＴＣノイズを低減するための上述の動作は実行されない場合がある。データラインごとに２つの測定があるため、データラインからのバックグラウンドノイズも２回測定される。より長いデータラインを有するイメージングアレイ１０２の場合、このデータラインノイズがピクセルｋＴＣノイズを支配する可能性がある。

【0124】

図１５は、一部の実施形態による２Ｄ Ｘ線イメージングシステムのブロック図である。２Ｄ Ｘ線イメージングシステム１５００は、Ｘ線源１５０２及び検出器１５１０を含む。検出器１５１０は、上述のイメージングシステム１００、２００、４００、５００、６００、７００ａ、７００ｂ、８００ａ、８００ｂ、９００などを含むことができる。Ｘ線源１５０２は、Ｘ線１５２０が検体１５２２を通過するように生成され、検出器１５１０によって検出され得るように、検出器１５１０に相対して配置される。いくつかの実施形態では、検出器１５１０は医用イメージングシステムの一部である。他の実施形態では、２Ｄ Ｘ線イメージングシステム１５００は、貨物走査システムの一部として可搬式車両走査システムを含み得る。

【0125】

いくつかの実施形態は、システムを含み、ハウジング１１０、ハウジング１１０の内部に配置されたイメージングアレイ１０２、ハウジング１１０の内部に配置されたイメージングストリップ１０４、イメージングアレイ１０２に結合された第１の読み出し回路１０６－１、イメージングストリップ１０４に結合された第２の読み出し回路１０６－２、第１の読み出し回路１０６－１及び第２の読み出し回路１０６－２に結合され、第１の読み出し回路１０６－１及び第２の読み出し回路１０６－２の少なくとも１つに応答して画像データを生成するように構成された共通エレクトロニクス１０８を含む。

【0126】

いくつかの実施形態では、イメージングアレイ１０２とイメージングストリップ１０４は別個である。

【0127】

いくつかの実施形態では、イメージングアレイ１０２及びイメージングストリップ１０４は別個であり、同じ基板１１４に形成される。

【0128】

いくつかの実施形態では、イメージングアレイ１０２のピクセルのサイズ、レイアウト、解像度、及び内部コンポーネントのうちの少なくとも１つは、イメージングストリップ１０４のピクセルのサイズ、レイアウト、解像度、及び内部コンポーネントのうちの対応する少なくとも１つとは異なる。

【0129】

いくつかの実施形態では、イメージングストリップ１０４は、イメージングアレイ１０２のサブセットである。

【0130】

いくつかの実施形態では、イメージングストリップ１０４は、イメージングアレイ１０２の３０％未満である。

【0131】

いくつかの実施形態では、システムは、イメージングアレイ１０２及びイメージングストリップ１０４に結合されたデータライン６１８、７１８、８１８をさらに備える。

【0132】

いくつかの実施形態では、システムは、データライン７１８を、イメージングストリップ１０４に結合された複数の第１のデータライン７１８ｂと、イメージングストリップ１０４の外側のイメージングアレイ１０２の残りの部分に結合された複数の第２のデータライン７１８ｂとに分割する複数のスイッチ７２２をさらに備える。

【0133】

いくつかの実施形態では、システムは、イメージングストリップ１０４を含むイメージングアレイ１０２のサブセットに結合された複数の第１のデータライン６１８ａ、及び第１のデータライン６１８ａから分離され、イメージングストリップ１０４の外側でイメージングアレイ１０２に結合される複数の第２のデータライン６１８ｂをさらに備える。

【0134】

いくつかの実施形態では、システムは、Ｘ線ビームを生成するように構成されたＸ線源、Ｘ線ビームを受け取るように配置され、ハウジング１１０、イメージングアレイ１０２、イメージングストリップ１０４、第１の読み出し回路１０６－１、第２の読み出し回路１０６－２、及び共通エレクトロニクス１０８を含む検出器をさらに備える。

【0135】

いくつかの実施形態は、少なくとも第１の読み出し回路１０６－１を使用して、ハウジング１１０の内部に配置されたイメージングアレイ１０２から第１のデータを読み取ること、少なくとも第２の読み出し回路１０６－２を使用して、ハウジング１１０の内部に配置されたイメージングストリップ１０４から第２のデータを読み取ること、第１の画像データを生成するために、共通エレクトロニクス１０８で第１のデータを処理すること、及び第２の画像データを生成するために、共通エレクトロニクス１０８で第２のデータを処理すること、を含む、方法を含む。

【0136】

いくつかの実施形態では、イメージングアレイ１０２とイメージングストリップ１０４は別個である。

【0137】

いくつかの実施形態では、イメージングアレイ１０２及びイメージングストリップ１０４は、同じ基板１１４に形成される。

【0138】

いくつかの実施形態では、イメージングアレイ１０２のピクセルのピクセルサイズは、イメージングストリップ１０４のピクセルのピクセルサイズとは異なる。

【0139】

いくつかの実施形態では、イメージングストリップ１０４は、イメージングアレイ１０２のサブセットである。

【0140】

いくつかの実施形態では、イメージングストリップ１０４は、イメージングアレイ１０２の３０％未満である。

【0141】

いくつかの実施形態では、少なくとも第１の読み出し回路１０６－１を使用して、ハウジング１１０の内部に配置されたイメージングアレイ１０２から第１のデータを読み取ることは、第１のデータライン６１８、７１８、８１８を介してイメージングアレイ１０２から第１のデータを読み取ることを含み、少なくとも第２の読み出し回路１０６－２を使用して、ハウジング１１０の内部に配置されたイメージングストリップ１０４から第２のデータを読み取ることは、第１のデータライン６１８、７１８、８１８とは異なる第２のデータライン６１８、７１８、８１８を使用してイメージングストリップ１０４から第２のデータを読み取ることを含む。

【0142】

いくつかの実施形態では、少なくとも第１の読み出し回路１０６－１を使用して、ハウジング１１０の内部に配置されたイメージングアレイ１０２から第１のデータを読み取ることは、第１のデータライン６１８、７１８、８１８を介してイメージングアレイ１０２から第１のデータを読み取ることを含み、少なくとも第２の読み出し回路１０６－２を使用して、ハウジング１１０の内部に配置されたイメージングストリップ１０４から第２のデータを読み取ることは、第２のデータライン６１８、７１８、８１８を使用してイメージングストリップ１０４から第２のデータを読み取ることを含み、イメージングアレイ１０２から第１のデータを読み取るときに、第１のデータライン６１８、７１８、８１８を第２のデータライン６１８、７１８、８１８に電気的に結合することをさらに含む。

【0143】

いくつかの実施形態は、システムを含み、ハウジングの内部に配置されたイメージングアレイから第１のデータを読み取る手段と、ハウジングの内部に配置されたイメージングストリップから第２のデータを読み取る手段と、第１の画像データを生成するために、共通エレクトロニクス１０８で第１のデータを処理する手段と、第２の画像データを生成するために、共通エレクトロニクス１０８で第２のデータを処理する手段と、を含む。

【0144】

ハウジングの内部に配置されたイメージングアレイから第１のデータを読み取るための手段の例には、読み出し回路１０６－１及び関連するデータラインが含まれる。

【0145】

ハウジングの内部に配置されたイメージングストリップから第２のデータを読み取る手段の例には、読み出し回路１０６－２及び関連するデータラインが含まれる。

【0146】

第１の画像データを生成するために共通エレクトロニクスで第１のデータを処理する手段の例には、共通エレクトロニクス１０８が含まれる。

【0147】

第２の画像データを生成するために共通エレクトロニクスで第２のデータを処理する手段の例には、共通エレクトロニクス１０８が含まれる。

【0148】

いくつかの実施形態では、イメージングストリップ１０４は、イメージングアレイ１０２のサブセットである。

【0149】

いくつかの実施形態は、システムを含み、複数のピクセル９０２、ピクセル９０２に結合されている複数のデータライン９０８、ピクセル９０２をデータライン９０８に結合する複数のスイッチ９０６、データライン９０８に結合された複数の読み出し回路９１０から９１８、読み出し回路９１０から９１８に結合された制御ロジック９０３であって、ピクセル９０２の１つに対して、対応するスイッチ９０６がオフ状態にある間に、ピクセル９０２の第１の値を取得する、ピクセルに対応する対応する読み出し回路９１０から９１８をリセットする、読み出し回路をリセットした後、ピクセル９０２の第２の値を取得する、対応するスイッチ９０６をオンにする、対応するスイッチ９０６をオンにした後、ピクセル９０２の第３の値を取得する、第１の値、第２の値、及び第３の値を組み合わせて、ピクセル９０２の組み合わされた値にするように構成される、制御ロジック９０３を含む。

【0150】

いくつかの実施形態では、制御ロジック９０３はさらに、ピクセル９０２のうちの１つについて、第１の値に基づき、ピクセル９０２の格納された値を格納し、第２の値、第３の値、及び格納された値を組み合わせて、ピクセル９０２の組み合わされた値にするように構成される。

【0151】

いくつかの実施形態では、制御ロジック９０３はさらに、ピクセル９０２のうちの１つに対して、ピクセルの第１の値を取得する前に、対応する読み出し回路をリセットし、対応するスイッチ９０６がオン状態にある間に、ピクセル９０２の第４の値を取得し、第１の値、第２の値、第３の値、及び第４の値を組み合わせて、ピクセル９０２の組み合わされた値にするように構成される。

【0152】

いくつかの実施形態では、制御ロジック９０３は、ピクセル９０２のうちの１つについて、第３の値から第２の値を差し引いたものと、第１の値から第４の値を差し引いたものとを加算して、第１の値、第２の値、第３の値、及び第４の値を組み合わせて、ピクセル９０２の組み合わされた値に変換するようにさらに構成される。

【0153】

いくつかの実施形態では、制御ロジック９０３はさらに、ピクセル９０２のうちの１つについて、第１の値と第４の値を組み合わせて第１の相関のある値にし、第２の値と第３の値を組み合わせて第２の相関のある値にし、第１の相関のある値と第２の相関のある値を組み合わせて、ピクセル９０２の組み合わされた値にするよう構成される。

【0154】

いくつかの実施形態では、制御ロジック９０３は、ピクセル９０２のうちの１つについて、対応する読み出し回路をリセットすることなく、後続のフレームについてピクセル９０２の第１の値を取得するようにさらに構成される。

【0155】

いくつかの実施形態では、制御ロジック９０３は、ピクセル９０２のうちの１つについて、第３の値から第１の値と第２の値を差し引いて、第１の値、第２の値、及び第３の値を組み合わせて、ピクセル９０２の組み合わされた値にするようにさらに構成される。

【0156】

いくつかの実施形態では、制御ロジック９０３は、ピクセル９０２の１つについて、第１の値、第２の値、及び第３の値を組み合わせてピクセルの組み合わされた値にする第１の動作モードと、第２の値及び第３の値が組み合わされてピクセル９０２の組み合わされた値になり、対応するスイッチ９０６がオフ状態にある間にピクセル９０２の第１の値を取得することが実行されない、第２の動作モードとの間をスイッチする９０６ようさらに構成される。

【0157】

いくつかの実施形態では、システムは、Ｘ線ビームを生成するように構成されたＸ線源、ピクセル９０２を含み、Ｘ線ビームを受け取るように配置された検出器をさらに備える。

【0158】

いくつかの実施形態は、方法を含み、スイッチ９０６がオフ状態にある間、読み出し回路９１０から９１８を使用して、スイッチ９０６を介してデータラインに結合されたピクセル９０２の第１の値を取得すること、読み出し回路をリセットすること、読み出し回路をリセットした後、ピクセル９０２の第２の値を取得すること、スイッチ９０６をオンにすること、スイッチ９０６をオンにした後、ピクセル９０２の第３の値を取得すること、及び第１の値、第２の値、及び第３の値を組み合わせて、ピクセル９０２の組み合わされた値にすることを含む。

【0159】

いくつかの実施形態では、この方法は、第１の値に基づいてピクセル９０２の格納された値を格納することをさらに含み、第１の値、第２の値、及び第３の値を組み合わせてピクセル９０２の組み合わされた値にすることは、第２の値、第３の値、及び格納された値をピクセル９０２の組み合わされた値に組み合わせることを含む。

【0160】

いくつかの実施形態では、この方法は、ピクセルの第１の値を取得する前に、読み出し回路をリセットすること、及びスイッチ９０６がオン状態にある間に、ピクセル９０２の第４の値を取得することをさらに含み、第１の値、第２の値、及び第３の値を組み合わせてピクセル９０２の組み合わされた値にすることは、第１の値、第２の値、第３の値、及び第４の値を組み合わせてピクセル９０２の組み合わされた値にすることを含む。

【0161】

いくつかの実施形態では、第１の値、第２の値、第３の値、及び第４の値を組み合わせてピクセル９０２の組み合わされた値にすることは、第３の値から第２の値を差し引いた値と、第１の値から第４の値を引いた値とを加算することを含む。

【0162】

いくつかの実施形態では、方法はさらに、第１の値と第４の値を組み合わせて第１の相関のある値にし、第２の値と第３の値を組み合わせて第２の相関のある値にし、第１の相関のある値及び第２の相関のある値を組み合わせて、ピクセル９０２の組み合わされた値にすることをさらに含む。

【0163】

いくつかの実施形態では、この方法は、対応する読み出し回路をリセットすることなく、後続のフレームのピクセル９０２の第１の値を取得することをさらに含む。

【0164】

いくつかの実施形態では、第１の値、第２の値、及び第３の値を組み合わせてピクセル９０２の組み合わされた値にすることは、第３の値から第１の値と第２の値を差し引くことを含む。

【0165】

いくつかの実施形態では、方法は、第１の値、第２の値、及び第３の値を組み合わせてピクセルの組み合わされた値にする第１の動作モードと、第２の値及び第３の値が組み合わされてピクセル９０２の組み合わされた値になり、対応するスイッチ９０６がオフ状態にある間にピクセル９０２の第１の値を取得することが実行されない、第２の動作モードとの間をスイッチすることをさらに含む。

【0166】

いくつかの実施形態では、方法は、Ｘ線源を使用してＸ線ビームを生成すること、Ｘ線ビームを受け取るように配置されたピクセル９０２を含む検出器を使用して画像を生成することをさらに含む。

【0167】

いくつかの実施形態は、システムを含み、スイッチがオフ状態にある間、読み出し回路を使用して、スイッチを介してデータラインに結合されたピクセルの第１の値を取得する手段、読み出し回路をリセットする手段、読み出し回路をリセットした後、ピクセルの第２の値を取得する手段、スイッチをオンにする手段、スイッチをオンにした後、ピクセルの第３の値を取得する手段、及び第１の値、第２の値、及び第３の値を組み合わせて、ピクセルの組み合わされた値にする手段を含む。

【0168】

スイッチがオフ状態にある間に読み出し回路を使用してスイッチを介してデータラインに結合されたピクセルの第１の値を取得する手段の例には、スイッチ９０６、行ドライバ９０１、データライン９０８、及び読み出し回路９１０から９１８が含まれる。

【0169】

読み出し回路をリセットする手段の例には、スイッチ９１０ａ及び制御ロジック９０３が含まれる。

【0170】

読み出し回路をリセットした後にピクセルの第２の値を取得する手段の例には、スイッチ９０６、行ドライバ９０１、データライン９０８、及び読み出し回路９１０から９１８が含まれる。

【0171】

スイッチをオンにする手段の例には、制御ロジック９０３が含まれる。

【0172】

スイッチをオンにした後にピクセルの第３の値を取得する手段の例には、スイッチ９０６、行ドライバ９０１、データライン９０８、及び読み出し回路９１０から９１８が含まれる。

【0173】

第１の値、第２の値、及び第３の値を組み合わせてピクセルの組み合わされた値にする手段の例には、スイッチ９０６、行ドライバ９０１、データライン９０８、読み出し回路９１０から９１８、及び外部コンピュータ９１３が含まれる。

【0174】

いくつかの実施形態では、このシステムは、対応する読み出し回路をリセットすることなく、後続のフレームのピクセルの第１の値を取得する手段をさらに含む。対応する読み出し回路をリセットせずに後続フレームのピクセルの第１の値を取得する手段の例には、スイッチ９０６、行ドライバ９０１、データライン９０８、及び読み出し回路９１０から９１８が含まれる。

【0175】

特定の機能を実行する手段の特定の例が上述されたが、他の実施形態では、特定の機能は、本明細書に記載された他の手段によって実行され得る。

【0176】

構造、デバイス、方法、及びシステムを特定の実施形態に従って説明しているが、当業者は、特定の実施形態に対する多くの変形が可能であることを容易に認識し、したがって、任意の変形は、本明細書で開示した趣旨及び範囲内にあると考えられるべきである。したがって、添付の特許請求の範囲の趣旨及び範囲から逸脱することなく、当業者によって多くの変更が行われ得る。

【0177】

この書面での開示に続く特許請求の範囲は、ここで本書面での開示に明確に組み込まれ、各請求項はそれ自体で個別の実施形態として成立する。この開示には、従属クレームを伴う独立クレームのすべての置換が含まれる。さらに、以下の独立請求項及び従属請求項から派生することが可能である追加の実施形態も、本書面での説明に明示的に組み込まれる。これらの追加の実施形態は、所与の従属請求項の依存関係を語句「請求項［ｘ］で始まり、この請求項の直前の請求項で終わる請求項のいずれか」に置き換えることによって決定され、ここで、括弧付きの用語「［ｘ］」は、直近に記載した独立請求項の番号に置き換えられる。例えば、独立請求項１で始まる第１の請求項の組について、請求項４は請求項１及び３のいずれかに従属し、これらの別々の従属関係によって２つの異なる実施形態を得ることができ、請求項５は請求項１、３または４のいずれか１項に従属し、これらの別々の従属関係によって３つの異なる実施形態を得ることができ、請求項６は請求項１、３、４または５のいずれか１項に従属し、これらの別々の従属関係によって４つの異なる実施形態を得ることができ、以下同様である。

【0178】

特徴または要素に関する用語「第１」の請求項における記載は、第２の、または追加のそのような特徴または要素の存在を必ずしも示唆するものではない。排他的な所有または特権が請求される本発明の実施形態は、以下のように定められる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図9A】

【図9B】

【図10】

【図11A】

【図11B】

【図12A】

【図12B】

【図12C】

【図13A】

【図13B】

【図13C】

【図13D】

【図14】

【図15】

【手続補正書】

【提出日】2023-11-29

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

複数のピクセルと、
前記ピクセルに結合されている複数のデータラインと、
前記ピクセルを前記複数のデータラインに結合する複数のスイッチと、
前記データラインに結合された複数の読み出し回路と、
前記読み出し回路に結合された制御ロジックと、を備え、
前記制御ロジックは、前記ピクセルの１つに対して、
対応するスイッチがオフ状態にある間に、前記ピクセルの第１の値を取得し、
前記ピクセルに対応する読み出し回路をリセットし、
前記読み出し回路をリセットした後、前記ピクセルの第２の値を取得し、
前記対応するスイッチをオンにし、
前記対応するスイッチをオンにした後、前記ピクセルの第３の値を取得し、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの組み合わされた値にする、
システム。

【請求項2】

前記制御ロジックは、前記ピクセルのうちの１つについて、
前記第１の値に基づいて前記ピクセルの格納された値を格納し、
前記第２の値、前記第３の値、及び前記格納された値を組み合わせて、前記ピクセルの前記組み合わされた値にする、請求項１に記載のシステム。

【請求項3】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記ピクセルの前記第１の値を取得する前に、
前記対応する読み出し回路をリセットし、
前記対応するスイッチがオン状態にある間に、前記ピクセルの第４の値を取得し、
前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を組み合わせて、前記ピクセルの前記組み合わされた値にする、請求項１に記載のシステム。

【請求項4】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を前記ピクセルの前記組み合わされた値に結合するために、前記第３の値から前記第２の値を差し引いた値と、前記第１の値から前記第４の値を引いた値と、を加算する、請求項３に記載のシステム。

【請求項5】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第１の値と前記第４の値を組み合わせて第１の相関のある値にし、
前記第２の値と前記第３の値を組み合わせて第２の相関のある値にする、請求項３に記載のシステム。

【請求項6】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第１の相関のある値及び前記第２の相関のある値を組み合わせて、前記ピクセルの前記組み合わされた値にする、請求項５に記載のシステム。

【請求項7】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記対応する読み出し回路をリセットせずに、後続のフレームの前記ピクセルの前記第１の値を取得する、請求項１から６のいずれか一項に記載のシステム。

【請求項8】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第３の値から前記第１の値と前記第２の値を減算して、前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの前記組み合わされた値にする、請求項１から６のいずれか一項に記載のシステム。

【請求項9】

前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にする第１の動作モードと、
前記第２の値及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にし、前記対応するスイッチが前記オフ状態にある間に前記ピクセルの前記第１の値を取得することは実行されない、第２の動作モードと、
の間で切り替える、請求項１から６のいずれか一項に記載のシステム。

【請求項10】

Ｘ線ビームを生成するＸ線源と、
前記ピクセルを含み、前記Ｘ線ビームを受け取るように配置された検出器と、をさらに含む、請求項１から６のいずれか一項に記載のシステム。

【請求項11】

スイッチがオフ状態にある間、読み出し回路を使用して、前記スイッチを介してデータラインに結合されたピクセルの第１の値を取得することと、
前記読み出し回路をリセットすることと、
前記読み出し回路をリセットした後、前記ピクセルの第２の値を取得することと、
前記スイッチをオンにすることと、
前記スイッチをオンにした後、前記ピクセルの第３の値を取得することと、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの組み合わされた値にすることと、を含む方法。

【請求項12】

前記第１の値に基づいて前記ピクセルの格納された値を格納し、
前記第１の値、前記第２の値、及び前記第３の値を前記ピクセルの前記組み合わされた値にすることは、前記第２の値、前記第３の値、及び前記格納された値を前記ピクセルの前記組み合わされた値にすることを含む請求項１１に記載の方法。

【請求項13】

前記ピクセルの前記第１の値を取得する前に
前記読み出し回路をリセットすることと、
前記スイッチがオン状態にある間に、前記ピクセルの第４の値を取得することと、をさらに含み、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にすることは、前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を組み合わせて前記ピクセルの前記組み合わされた値にすることをさらに含む、請求項１１に記載の方法。

【請求項14】

前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を組み合わせて前記ピクセルの前記組み合わされた値にすることが、
前記第３の値から前記第２の値を引いた値と、前記第１の値から前記第４の値を引いた値を加算することを含む、請求項１３に記載の方法。

【請求項15】

前記第１の値と前記第４の値を組み合わせて第１の相関のある値にし、
前記第２の値と前記第３の値を組み合わせて第２の相関のある値にすることをさらに含む、請求項１３に記載の方法。

【請求項16】

前記第１の相関のある値及び前記第２の相関のある値を組み合わせて、前記ピクセルの前記組み合わされた値にすることをさらに含む、請求項１５に記載の方法。

【請求項17】

対応する読み出し回路をリセットせずに、後続のフレームの前記ピクセルの前記第１の値を取得することをさらに含む、請求項１１から１６のいずれか一項に記載の方法。

【請求項18】

前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にすることが、
前記第３の値から前記第１の値と前記第２の値を減算することを含む、請求項１１から１６のいずれか一項に記載の方法。

【請求項19】

前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にする第１の動作モードと、
前記第２の値及び前記第３の値が組み合わされて前記ピクセルの前記組み合わされた値になり、対応するスイッチが前記オフ状態にある間に前記ピクセルの前記第１の値を取得することは実行されない、第２の動作モードと、
の間で切り替えることをさらに含む、請求項１１から１６のいずれか一項に記載の方法。

【請求項20】

Ｘ線源を使用してＸ線ビームを生成することと、
前記Ｘ線ビームを受け取るように配置された前記ピクセルを含む検出器を使用して画像を生成することと、をさらに含む、請求項１１から１６のいずれか一項に記載の方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】０１７８

【補正方法】変更

【補正の内容】

【0178】

特徴または要素に関する用語「第１」の請求項における記載は、第２の、または追加のそのような特徴または要素の存在を必ずしも示唆するものではない。排他的な所有または特権が請求される本発明の実施形態は、以下のように定められる。
［項目１］
複数のピクセルと、
前記ピクセルに結合されている複数のデータラインと、
前記ピクセルを前記複数のデータラインに結合する複数のスイッチと、
前記データラインに結合された複数の読み出し回路と、
前記読み出し回路に結合された制御ロジックとを備え、
前記制御ロジックは、前記ピクセルの１つに対して、
対応するスイッチがオフ状態にある間に、前記ピクセルの第１の値を取得し、
前記ピクセルに対応する読み出し回路をリセットし、
前記読み出し回路をリセットした後、前記ピクセルの第２の値を取得し、
前記対応するスイッチをオンにし、
前記対応するスイッチをオンにした後、前記ピクセルの第３の値を取得し、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの組み合わされた値にする、
システム。
［項目２］
前記制御ロジックは、前記ピクセルのうちの１つについて、
前記第１の値に基づいて前記ピクセルの格納された値を格納し、
前記第２の値、前記第３の値、及び前記格納された値を組み合わせて、前記ピクセルの前記組み合わされた値にする、項目１に記載のシステム。
［項目３］
前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記ピクセルの前記第１の値を取得する前に、
前記対応する読み出し回路をリセットし、
前記対応するスイッチがオン状態にある間に、前記ピクセルの第４の値を取得し、
前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を組み合わせて、前記ピクセルの前記組み合わされた値に組み合わせる、項目１に記載のシステム。
［項目４］
前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を前記ピクセルの前記組み合わされた値に結合するために、前記第３の値から前記第２の値を差し引いた値と、前記第１の値から前記第４の値を引いた値とを加算する、項目３に記載のシステム。
［項目５］
前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第１の値と前記第４の値を組み合わせて第１の相関のある値にし、
前記第２の値と前記第３の値を組み合わせて第２の相関のある値にし、
前記第１の相関のある値及び前記第２の相関のある値を組み合わせて、前記ピクセルの前記組み合わされた値にする、項目３に記載のシステム。
［項目６］
前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記対応する読み出し回路をリセットせずに、後続のフレームの前記ピクセルの前記第１の値を取得する、項目１から５のいずれか一項に記載のシステム。
［項目７］
前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第３の値から前記第１の値と前記第２の値を減算して、前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの前記組み合わされた値にする、項目１から５のいずれか一項に記載のシステム。
のシステム。
［項目８］
前記制御ロジックは、前記ピクセルのうちの前記１つについて、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にする第１の動作モードと、
前記第２の値及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にし、前記対応するスイッチが前記オフ状態にある間に前記ピクセルの前記第１の値を取得することは実行されない、第２の動作モードとの間で切り替える、項目１から５のいずれか一項に記載のシステム。
［項目９］
Ｘ線ビームを生成するＸ線源と、
前記ピクセルを含み、前記Ｘ線ビームを受け取るように配置された検出器、をさらに含む、項目１から５のいずれか一項に記載のシステム。
［項目１０］
スイッチがオフ状態にある間、読み出し回路を使用して、前記スイッチを介してデータラインに結合されたピクセルの第１の値を取得することと、
前記読み出し回路をリセットすることと、
前記読み出し回路をリセットした後、前記ピクセルの第２の値を取得することと、
前記スイッチをオンにすることと、
前記スイッチをオンにした後、前記ピクセルの第３の値を取得することと、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの組み合わされた値にすることを含む方法。
［項目１１］
前記第１の値に基づいて前記ピクセルの格納された値を格納し、
前記第１の値、前記第２の値、及び前記第３の値を前記ピクセルの前記組み合わされた値に組み合わせることは、前記第２の値、前記第３の値、及び前記格納された値を前記ピクセルの前記組み合わされた値に組み合わせることをさらに含む項目１０に記載の方法。
［項目１２］
前記ピクセルの前記第１の値を取得する前に
前記読み出し回路をリセットすることと、
前記スイッチがオン状態にある間に、前記ピクセルの第４の値を取得することをさらに含み、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にすることは、前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を組み合わせて前記ピクセルの前記組み合わされた値にすることを含む、項目１０に記載の方法。
［項目１３］
前記第１の値、前記第２の値、前記第３の値、及び前記第４の値を組み合わせて前記ピクセルの前記組み合わされた値にすることが、
前記第３の値から前記第２の値を引いた値と、前記第１の値から前記第４の値を引いた値を加算することを含む、項目１２に記載の方法。
［項目１４］
前記第１の値と前記第４の値を組み合わせて第１の相関のある値にし、
前記第２の値と前記第３の値を組み合わせて第２の相関のある値にし、
前記第１の相関のある値及び前記第２の相関のある値を組み合わせて、前記ピクセルの組み合わされた値にすることをさらに含む、項目１２に記載の方法。
［項目１５］
対応する読み出し回路をリセットせずに、後続のフレームの前記ピクセルの前記第１の値を取得することをさらに含む、項目１０から１４のいずれか一項に記載の方法。
［項目１６］
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にすることが、
前記第３の値から前記第１の値と前記第２の値を減算することを含む、項目１０から１４のいずれか一項に記載の方法。
［項目１７］
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて前記ピクセルの前記組み合わされた値にする第１の動作モードと、
前記第２の値及び前記第３の値が組み合わされて前記ピクセルの前記組み合わされた値になり、対応するスイッチが前記オフ状態にある間に前記ピクセルの前記第１の値を取得することは実行されない、第２の動作モードとの間で切り替えることをさらに含む、項目１０から１４のいずれか一項に記載の方法。
［項目１８］
Ｘ線源を使用してＸ線ビームを生成すること、
前記Ｘ線ビームを受け取るように配置された前記ピクセルを含む検出器を使用して画像を生成することをさらに含む、項目１０から１４のいずれか一項に記載の方法。
［項目１９］
スイッチがオフ状態にある間、読み出し回路を使用して、前記スイッチを介してデータラインに結合されたピクセルの第１の値を取得する手段と、
前記読み出し回路をリセットする手段と、
前記読み出し回路をリセットした後、前記ピクセルの第２の値を取得する手段と、
前記スイッチをオンにする手段と、
前記スイッチをオンにした後、前記ピクセルの第３の値を取得する手段と、
前記第１の値、前記第２の値、及び前記第３の値を組み合わせて、前記ピクセルの組み合わされた値にする手段を含むシステム。
［項目２０］
対応する読み出し回路をリセットせずに、後続のフレームの前記ピクセルの前記第１の値を取得する手段をさらに含む、項目１９に記載のシステム。
［項目２１］
ハウジングと、
前記ハウジングの内部に配置されたイメージングアレイと、
前記ハウジングの内部に配置されたイメージングストリップと、
前記イメージングアレイに結合された第１の読み出し回路と、
前記イメージングストリップに結合された第２の読み出し回路と、
前記第１の読み出し回路及び前記第２の読み出し回路に結合され、前記第１の読み出し回路及び前記第２の読み出し回路の少なくとも１つに応答して画像データを生成する共通エレクトロニクスとを含む、システム。
［項目２２］
前記イメージングアレイと前記イメージングストリップが分離されている、項目２１に記載のシステム。
［項目２３］
前記イメージングアレイと前記イメージングストリップは別々で、同じ基板に形成される、項目２１に記載のシステム。
［項目２４］
前記イメージングストリップは、前記イメージングアレイのサブセットである、項目２１に記載のシステム。
［項目２５］
前記イメージングストリップは、前記イメージングアレイの３０％未満である、項目２４に記載のシステム。
［項目２６］
前記イメージングアレイと前記イメージングストリップに結合されるデータラインをさらに含む、項目２５に記載のシステム。
［項目２７］
前記データラインを、前記イメージングストリップに結合された複数の第１のデータラインと、前記イメージングストリップの外側の前記イメージングアレイの残りの部分に結合された複数の第２のデータラインとに分ける複数のスイッチをさらに含む、項目２６に記載のシステム。
［項目２８］
前記イメージングストリップを含む前記イメージングアレイの前記サブセットに結合された複数の第１のデータラインと、
前記第１のデータラインから分離され、前記イメージングストリップの外側で前記イメージングアレイに結合される複数の第２のデータラインと、をさらに含む、項目２５に記載のシステム。
［項目２９］
前記イメージングアレイのピクセルのサイズ、レイアウト、解像度、及び内部コンポーネントのうちの少なくとも１つは、前記イメージングストリップのピクセルのサイズ、レイアウト、解像度、及び内部コンポーネントのうちの対応する少なくとも１つとは異なる、項目２１から２８のいずれか一項に記載のシステム。
［項目３０］
Ｘ線ビームを生成するＸ線源と、
前記Ｘ線ビームを受け取るように配置され、前記ハウジング、前記イメージングアレイ、前記イメージングストリップ、前記第１の読み出し回路、前記第２の読み出し回路、及び前記共通エレクトロニクスを含む検出器とをさらに含む、項目２１から２８のいずれか一項に記載のシステム。
［項目３１］
少なくとも第１の読み出し回路を使用して、ハウジングの内部に配置されたイメージングアレイから第１のデータを読み取ることと、
少なくとも第２の読み出し回路を使用して、前記ハウジングの内部に配置されたイメージングストリップから第２のデータを読み取ることと、
第１の画像データを生成するために、共通エレクトロニクスで前記第１のデータを処理することと、
第２の画像データを生成するために、共通エレクトロニクスで前記第２のデータを処理すること、を含む、方法。
［項目３２］
前記イメージングアレイと前記イメージングストリップは分離されている、項目３１に記載の方法。
［項目３３］
前記イメージングストリップは、前記イメージングアレイのサブセットである、項目３１に記載の方法。
［項目３４］
前記イメージングストリップは、前記イメージングアレイの３０％未満である、項目３３に記載の方法。
［項目３５］
少なくとも前記第１の読み出し回路を使用して、前記ハウジングの内部に配置された前記イメージングアレイから前記第１のデータを読み取ることは、第１のデータラインを介して前記イメージングアレイから前記第１のデータを読み取ることを含み、
少なくとも前記第２の読み出し回路を使用して、前記ハウジングの内部に配置された前記イメージングストリップから前記第２のデータを読み取ることは、前記第１のデータラインとは異なる第２のデータラインを使用して前記イメージングストリップから前記第２のデータを読み取ることを含む、項目３４に記載の方法。
［項目３６］
少なくとも前記第１の読み出し回路を使用して、前記ハウジングの内部に配置された前記イメージングアレイから前記第１のデータを読み取ることは、第１のデータラインを介して前記イメージングアレイから前記第１のデータを読み取ることを含み、
少なくとも前記第２の読み出し回路を使用して、前記ハウジングの内部に配置された前記イメージングストリップから前記第２のデータを読み取ることは、第２のデータラインを使用して前記イメージングストリップから前記第２のデータを読み取ることを含み、
前記イメージングアレイから前記第１のデータを読み取るときに、前記第１のデータラインを前記第２のデータラインに電気的に結合することをさらに含む、項目３４に記載の方法。
［項目３７］
前記イメージングアレイと前記イメージングストリップは、同じ基板に形成される、項目３１から３６のいずれか一項に記載の方法。
［項目３８］
前記イメージングアレイのピクセルのピクセルサイズは、前記イメージングストリップのピクセルのピクセルサイズとは異なる、項目３１から３６のいずれか一項に記載の方法。
［項目３９］
ハウジングの内部に配置されたイメージングアレイから第１のデータを読み取る手段と、
前記ハウジングの内部に配置されたイメージングストリップから第２のデータを読み取る手段と、
第１の画像データを生成するために、共通エレクトロニクスで前記第１のデータを処理する手段と、
第２の画像データを生成するために、前記共通エレクトロニクスで前記第２のデータを処理する手段と、を含む、システム。
［項目４０］
前記イメージングストリップは、前記イメージングアレイのサブセットである、項目３９に記載のシステム。

【国際調査報告】