特表2024-522089直列接続ダイオードスイッチを備えたＲＦインピーダンス整合ネットワーク
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-06-11
(54)【発明の名称】直列接続ダイオードスイッチを備えたＲＦインピーダンス整合ネットワーク
(51)【国際特許分類】
H05H 1/46 20060101AFI20240604BHJP
H01L 21/3065 20060101ALI20240604BHJP
【ＦＩ】
H05H1/46 R
H01L21/302 101G
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023572617
(86)(22)【出願日】2022-05-25
(85)【翻訳文提出日】2023-11-22
(86)【国際出願番号】 US2022030796
(87)【国際公開番号】W WO2022251269
(87)【国際公開日】2022-12-01
(31)【優先権主張番号】63/193,183
(32)【優先日】2021-05-26
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】523374781
【氏名又は名称】リノ・テクノロジーズ・インコーポレイテッド
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ロナルド・アンソニー・デッカー
(72)【発明者】
【氏名】イムラン・アハマド・ブッタ
【テーマコード（参考）】
2G084
5F004
【Ｆターム（参考）】
2G084AA02
2G084AA05
2G084CC33
2G084DD57
2G084HH08
2G084HH21
2G084HH22
2G084HH23
2G084HH24
2G084HH52
5F004BB12
5F004BB13
5F004CA03
(57)【要約】
一つの実施形態において、ＲＦインピーダンス整合回路が開示されている。整合回路は、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）を含む。各ＥＶＣは固定コンデンサを含み、固定コンデンサの各々は、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する。各スイッチング回路は、固定コンデンサの入出力の切り替えを引き起こすように固定コンデンサに動作可能に連結されたスイッチを含む。スイッチは、直列接続されたＰＩＮまたはＮＩＰダイオードの少なくとも一つのストリングを含む。各ストリングについて、ストリングのダイオードのうちの少なくとも一つは、ダイオードに並列である平衡コンデンサを有する。
【特許請求の範囲】
【請求項1】
無線周波数（ＲＦ）インピーダンス整合回路であって、ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、
プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、
を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、
前記固定コンデンサの入出力の切り替えを引き起こすように前記固定コンデンサに動作可能に連結されたスイッチであって、前記スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、前記直列接続ダイオードの前記ダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードである、スイッチを備え、
前記少なくとも一つのストリングの各々について、前記ストリングの前記ダイオードのうちの少なくとも一つが、前記ダイオードに並列である平衡コンデンサを有する、
無線周波数（ＲＦ）インピーダンス整合回路。
【請求項2】
各平衡コンデンサの値が、前記平衡コンデンサが存在しない時に、前記スイッチング回路内の一つまたは複数の寄生容量の予想される値に基づく、請求項１に記載のインピーダンス整合回路。
【請求項3】
直列接続ダイオードの前記少なくとも一つのストリングが、互いに並列に連結された直列接続ダイオードの少なくとも二つのストリングを含む、請求項１または２に記載のインピーダンス整合回路。
【請求項4】
第一のストリングの第一のダイオードが前記他のストリングの各々の第一のダイオードに並列であり、前記第一のストリングの第二のダイオードが前記他のストリングの各々の第二のダイオードに並列に連結されているように、前記少なくとも二つのストリングの前記ダイオードがアレイ状に配置されていて、前記少なくとも二つのストリングの各々の前記第一のダイオードが共通の第一の平衡コンデンサを共有し、前記ストリングの各々の前記第二のダイオードが共通の第二の平衡コンデンサを共有する、請求項３に記載のインピーダンス整合回路。
【請求項5】
前記ストリングの各々の前記第一のダイオードが、前記第一のダイオードに並列に連結された共通の第一のバランス抵抗器を共有し、前記ストリングの各々の前記第二のダイオードが、前記第二のダイオードに並列に連結された共通の第二のバランス抵抗器を共有する、請求項４に記載のインピーダンス整合回路。
【請求項6】
前記第一および第二のバランス抵抗器が等しい抵抗値を有する、請求項５に記載のインピーダンス整合回路。
【請求項7】
前記第一の平衡コンデンサが、前記第二の平衡コンデンサの静電容量値と異なる静電容量値を有する、請求項４に記載のインピーダンス整合回路。
【請求項8】
前記直列接続ダイオードの各々が、熱を伝導するが電気を伝導しない基材上に位置付けられていて、前記基材が、電気を伝導するヒートシンク上に位置付けられている、請求項１～７のいずれか一項に記載のインピーダンス整合回路。
【請求項9】
前記基材がセラミック材料を含む、請求項８に記載のインピーダンス整合回路。
【請求項10】
インピーダンスを整合する方法であって、整合回路の無線周波数（ＲＦ）入力を、ＲＦ信号を提供するＲＦ源に連結することと、
前記整合回路のＲＦ出力をプラズマチャンバに連結することであって、前記整合回路が、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、
を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、
前記固定コンデンサの入出力の切り替えを引き起こすように前記固定コンデンサに動作可能に連結されたスイッチであって、前記スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、前記直列接続ダイオードの前記ダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードである、スイッチを備え、
前記少なくとも一つのストリングの各々について、前記ストリングの前記ダイオードのうちの少なくとも一つが、前記ダイオードに並列である平衡コンデンサを有する、
連結することと、
前記少なくとも一つのＥＶＣの前記スイッチング回路のうちの少なくとも一つによってインピーダンスを整合させて、その対応する固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変化させることと、
を含む、方法。
【請求項11】
各平衡コンデンサの前記値が、前記平衡コンデンサが存在しない時に、前記スイッチング回路内の一つまたは複数の寄生容量の前記予想される値に基づく、請求項１０に記載の方法。
【請求項12】
前記直列接続ダイオードの少なくとも一つのストリングが、互いに並列に連結された直列接続ダイオードの少なくとも二つのストリングを含む、請求項１０～１１のいずれか一項に記載の方法。
【請求項13】
第一のストリングの第一のダイオードが前記他のストリングの各々の第一のダイオードに並列であり、前記第一のストリングの第二のダイオードが前記他のストリングの各々の第二のダイオードに並列に連結されているように、前記少なくとも二つのストリングの前記ダイオードがアレイ状に配置されていて、前記少なくとも二つのストリングの各々の前記第一のダイオードが共通の第一の平衡コンデンサを共有し、前記ストリングの各々の前記第二のダイオードが共通の第二の平衡コンデンサを共有する、請求項１２に記載の方法。
【請求項14】
前記ストリングの各々の前記第一のダイオードが、前記第一のダイオードに並列に連結された共通の第一のバランス抵抗器を共有し、前記ストリングの各々の前記第二のダイオードが、前記第二のダイオードに並列に連結された共通の第二のバランス抵抗器を共有する、請求項１３に記載の方法。
【請求項15】
前記第一および第二のバランス抵抗器が等しい抵抗値を有する、請求項１４に記載の方法。
【請求項16】
前記第一の平衡コンデンサが、前記第二の平衡コンデンサの静電容量値と異なる静電容量値を有する、請求項１３に記載の方法。
【請求項17】
前記直列接続ダイオードの各々が、熱を伝導するが電気を伝導しない基材上に位置付けられていて、前記基材が、電気を伝導するヒートシンク上に位置付けられている、請求項１０～１５のいずれか一項に記載の方法。
【請求項18】
前記基材がセラミック材料を含む、請求項１７に記載の方法。
【請求項19】
半導体処理ツールであって、基材上に材料を堆積させるように、または前記基材から材料をエッチングするように構成されたプラズマチャンバと、
プラズマチャンバに動作可能に連結されたインピーダンス整合回路と、を備え、前記整合回路が、
ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、
前記プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、
を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、
前記固定コンデンサの入出力の切り替えを引き起こすように前記固定コンデンサに動作可能に連結されたスイッチであって、前記スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、前記直列接続ダイオードの前記ダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードである、スイッチを備え、
前記少なくとも一つのストリングの各々について、前記ストリングの前記ダイオードのうちの少なくとも一つが、前記ダイオードに並列である平衡コンデンサを有する、
半導体処理ツール。
【請求項20】
半導体を製造する方法であって、前記方法が、基材上に材料層を堆積させるように、または前記基材から材料層をエッチングするように構成されたプラズマチャンバ内に前記基材を配置することと、
堆積またはエッチングを実施するために、ＲＦ源からのＲＦ電力をプラズマチャンバに連結することによってプラズマチャンバ内のプラズマを通電することと、
前記プラズマを通電している間に、前記プラズマチャンバと前記ＲＦ源の間で連結されたインピーダンス整合回路によってインピーダンス整合を実行することと、
を含み、前記整合回路が、
前記ＲＦ源に動作可能に連結するように構成されたＲＦ入力と、
前記プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、
を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、
前記固定コンデンサの入出力の切り替えを引き起こすように前記固定コンデンサに動作可能に連結されたスイッチであって、前記スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、前記直列接続ダイオードの前記ダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードである、スイッチを備え、
前記少なくとも一つのストリングの各々について、前記ストリングの前記ダイオードのうちの少なくとも一つが、前記ダイオードに並列である平衡コンデンサを有する、
方法。
【請求項21】
無線周波数（ＲＦ）インピーダンス整合回路であって、ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、
プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、
を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、前記固定コンデンサの入出力の切り替えを引き起こすように前記固定コンデンサに動作可能に連結されたスイッチを備え、前記スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、前記直列接続ダイオードの前記ダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、
前記直列接続ダイオードの各々が、電気を伝導しないヒートシンク上に直接位置付けられている、無線周波数（ＲＦ）インピーダンス整合回路。
【請求項22】
前記ヒートシンクがセラミック材料を含む、請求項２１に記載のインピーダンス整合回路。
【請求項23】
前記セラミック材料が、酸化ベリリウム（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、またはアルミナセラミック（Ａｌ２Ｏ３）のうちの一つである、請求項２２に記載のインピーダンス整合回路。
【請求項24】
直列接続ダイオードの前記少なくとも一つのストリングが、互いに並列に連結された直列接続ダイオードの少なくとも二つのストリングを含む、請求項２１～２３のいずれか一項に記載のインピーダンス整合回路。
【請求項25】
第一のストリングの第一のダイオードが前記他のストリングの各々の第一のダイオードに並列であり、前記第一のストリングの第二のダイオードが前記他のストリングの各々の第二のダイオードに並列に連結されているように、前記少なくとも二つのストリングの前記ダイオードがアレイ状に配置されている、請求項２４に記載のインピーダンス整合回路。
【請求項26】
インピーダンスを整合する方法であって、整合回路の無線周波数（ＲＦ）入力を、ＲＦ信号を提供するＲＦ源に連結することと、
前記整合回路のＲＦ出力をプラズマチャンバに連結することであって、前記整合回路が、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、
を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、前記固定コンデンサの入出力の切り替えを引き起こすように前記固定コンデンサに動作可能に連結されたスイッチを備え、前記スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、前記直列接続ダイオードの前記ダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、
前記直列接続ダイオードの各々が、電気を伝導しないヒートシンク上に直接位置付けられている、
連結することと、
前記少なくとも一つのＥＶＣの前記スイッチング回路のうちの少なくとも一つによってインピーダンスを整合させて、その対応する固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変化させることと、
を含む、方法。
【請求項27】
前記ヒートシンクがセラミック材料を含む、請求項２６に記載の方法。
【請求項28】
前記セラミック材料が、酸化ベリリウム（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、またはアルミナセラミック（Ａｌ２Ｏ３）のうちの一つである、請求項２７に記載の方法。
【請求項29】
前記直列接続ダイオードの少なくとも一つのストリングが、互いに並列に連結された直列接続ダイオードの少なくとも二つのストリングを含む、請求項２６～２８のいずれか一項に記載の方法。
【請求項30】
第一のストリングの第一のダイオードが前記他のストリングの各々の第一のダイオードに並列であり、前記第一のストリングの第二のダイオードが他のストリングの各々の第二のダイオードに並列に連結されているように、前記少なくとも二つのストリングの前記ダイオードがアレイ状に配置されている、請求項２９に記載の方法。
【請求項31】
半導体処理ツールであって、基材上に材料を堆積させるように、または前記基材から材料をエッチングするように構成されたプラズマチャンバと、
プラズマチャンバに動作可能に連結されたインピーダンス整合回路であって、前記整合回路が、
ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、
前記プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、
を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、前記固定コンデンサの入出力の切り替えを引き起こすように前記固定コンデンサに動作可能に連結されたスイッチを備え、前記スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、前記直列接続ダイオードの前記ダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、
前記直列接続ダイオードの各々が、電気を伝導しないヒートシンク上に直接位置付けられている、半導体処理ツール。
【請求項32】
半導体を製造する方法であって、前記方法が、基材上に材料層を堆積させるように、または前記基材から材料層をエッチングするように構成されたプラズマチャンバ内に前記基材を配置することと、
堆積またはエッチングを実施するために、ＲＦ源からのＲＦ電力をプラズマチャンバに連結することによってプラズマチャンバ内のプラズマを通電することと、
前記プラズマを通電している間に、前記プラズマチャンバと前記ＲＦ源の間で連結されたインピーダンス整合回路によってインピーダンス整合を実行することと、
を含み、前記整合回路が、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、
を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、前記固定コンデンサの入出力の切り替えを引き起こすように前記固定コンデンサに動作可能に連結されたスイッチを備え、前記スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、前記直列接続ダイオードの前記ダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、
前記直列接続ダイオードの各々が、電気を伝導しないヒートシンク上に直接位置付けられている、
方法。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願）
本出願は、２０２１年５月２６日に出願された米国仮出願第６３／１９３，１８３号の利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
本出願は、２０２１年５月２６日に出願された米国仮出願第６３／１９３，１８３号の利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
【背景技術】
【0002】
マイクロプロセッサ、メモリチップ、および別の集積回路などの半導体デバイスの製造において、半導体デバイス製造プロセスは、製造の異なる段階でプラズマ処理を使用する。プラズマ処理は、ＲＦ（無線周波数）エネルギーをガス混合物に導入することによって、エネルギーをガス分子に付与することによってガス混合物を通電することを伴う。このガス混合物は典型的に、プラズマチャンバとも呼ばれる真空チャンバ内に含まれ、ＲＦエネルギーは、電極または他の手段を通してチャンバ内に導入される。典型的なプラズマプロセスにおいて、高周波電源は、所望のＲＦ周波数およびＲＦ電力で電力を生成し、この電力は、ＲＦケーブルおよびネットワークを通してプラズマチャンバに伝送される。
【0003】
高周波電源からプラズマチャンバへの電力の効率的な伝達を提供するために、ＲＦ整合ネットワークが、高周波電源とプラズマチャンバの間に位置付けられている。ＲＦ整合ネットワークの目的は、プラズマインピーダンスを高周波電源に適した値に変換することである。多くの場合、特に半導体製造プロセスにおいて、ＲＦ電力は５０オームの同軸ケーブルを通して伝送され、高周波電源のシステムインピーダンス（出力インピーダンス）も５０オームである。一方で、ＲＦ電力によって駆動されるプラズマのインピーダンスは、プラズマ化学およびプラズマチャンバ内部の他の条件に基づいて変化する。このインピーダンスは、最大送電のために、非反応性５０オーム（すなわち、５０＋ｊ０）に変換されなければならない。ＲＦ整合ネットワークは、高周波電源のためにプラズマインピーダンスを５０オームに連続的に変換するというこのタスクを実施する。大半の場合において、この変換は、ＲＦ整合ネットワークの入力側のインピーダンスが５０＋ｊ０オーム、すなわち純粋に抵抗性の５０オームになるように行われる。
【0004】
ＲＦ整合ネットワークは、可変コンデンサと、コンデンサを制御するためのマイクロプロセッサベースの制御回路とを備えてもよい。可変コンデンサの値およびサイズは、プラズマチャンバの電力操作能力、動作周波数、およびインピーダンス範囲によって影響を受ける。ＲＦ整合ネットワークで使用される主要な可変コンデンサは、真空可変コンデンサ（ＶＶＣ）である。ＶＶＣは、静電容量を変化させるために互いに対して移動する二つの同心金属リングから成る電気機械装置である。インピーダンスの変化が非常に速い、複雑な半導体プロセスにおいて、迅速かつ頻繁な動きがＶＶＣにストレスを与え、その故障につながる。ＶＶＣベースのＲＦ整合ネットワークは、半導体製造プロセスにおける最後の電気機械構成要素のうちの一つである。
【0005】
しかしながら、半導体デバイスのサイズが縮小し、より複雑になるにつれて、フィーチャ形状は非常に小さくなる。結果として、これらのフィーチャを製造する処理時間も非常に小さくなり、典型的に５～６秒の範囲である。現在のＲＦ整合ネットワークは、プロセスを同調するのに１～２秒かかり、これは、プロセス時間のかなりの部分にわたって、不安定なプロセスパラメータにつながる。電子的に可変なコンデンサ（ＥＶＣ）技術（例えば、参照により全体が本明細書に組み込まれている米国特許第７，２５１，１２１号を参照）は、この半導体処理の同調時間を１～２秒から５００マイクロ秒未満に短縮することを可能にする。ＥＶＣベースの整合ネットワークは、ソリッドステート整合ネットワークの一種である。調整時間が短縮されると、利用可能な安定した処理時間が大幅に増加し、それによって収率および性能が改善される。
【0006】
ＥＶＣ技術は公知である一方で未だに、業界で認められているＶＶＣの代替品として開発されていない。ＥＶＣは純粋に電子デバイスであるため、ＲＦ整合ネットワークにおいて一対一のＶＶＣ代替品ではない。従って、ＥＶＣをＲＦ整合ネットワークの一部として、より十分に活用するために、さらなる進歩が必要である。
【発明の概要】
【課題を解決するための手段】
【0007】
本開示は、無線周波数（ＲＦ）インピーダンス整合回路を対象としてもよく、整合回路は、ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、固定コンデンサの入出力の切り替えを引き起こすように固定コンデンサに動作可能に連結されたスイッチを備え、スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、直列接続ダイオードのダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、少なくとも一つのストリングの各々について、ストリングのダイオードのうちの少なくとも一つが、ダイオードに並列である平衡コンデンサを有する。
【0008】
別の態様において、インピーダンスを整合する方法は、整合回路の無線周波数（ＲＦ）入力を、ＲＦ信号を提供するＲＦ源に連結することと、整合回路のＲＦ出力をプラズマチャンバに連結することであって、整合回路が少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）を備え、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路と、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、固定コンデンサの入出力の切り替えを引き起こすように固定コンデンサに動作可能に連結されたスイッチを備え、スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、直列接続ダイオードのうちのダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、少なくとも一つのストリングの各々について、ストリングのダイオードのうちの少なくとも一つが、ダイオードに並列である平衡コンデンサを有する、連結することと、少なくとも一つのＥＶＣのスイッチング回路のうちの少なくとも一つによってインピーダンスを整合させて、その対応する固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変化させることとを含む。
【0009】
別の態様において、半導体処理ツールは、基材上に材料を堆積させるように、または基材から材料をエッチングするように構成されたプラズマチャンバと、プラズマチャンバに動作可能に連結されたインピーダンス整合回路とを含み、整合回路が、ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、固定コンデンサの入出力の切り替えを引き起こすように固定コンデンサに動作可能に連結されたスイッチを備え、スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、直列接続ダイオードのうちのダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、少なくとも一つのストリングの各々について、ストリングのダイオードのうちの少なくとも一つが、ダイオードに並列である平衡コンデンサを有する。
【0010】
別の態様において、半導体を製造する方法は、基材上に材料層を堆積させるように、または基材から材料層をエッチングするように構成されたプラズマチャンバ内に基材を配置することと、堆積またはエッチングを実施するために、ＲＦ源からのＲＦ電力をプラズマチャンバに連結することによってプラズマチャンバ内のプラズマを通電することと、プラズマを通電している間に、プラズマチャンバとＲＦ源の間で連結されたインピーダンス整合回路によってインピーダンス整合を実行することと含み、整合回路が、ＲＦ源に動作可能に連結するように構成されたＲＦ入力と、プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、固定コンデンサの入出力の切り替えを引き起こすように固定コンデンサに動作可能に連結されたスイッチを備え、スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、直列接続ダイオードのうちのダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、少なくとも一つのストリングの各々について、ストリングのダイオードのうちの少なくとも一つが、ダイオードに並列である平衡コンデンサを有する。
【0011】
さらに別の態様において、ＲＦインピーダンス整合回路は、ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを含み、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、固定コンデンサの入出力の切り替えを引き起こすように固定コンデンサに動作可能に連結されたスイッチを備え、スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、直列接続ダイオードのうちのダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、直列接続ダイオードの各々が、電気を伝導しないヒートシンク上に直接位置付けられている。
【0012】
別の態様において、インピーダンスを整合する方法は、整合回路の無線周波数（ＲＦ）入力を、ＲＦ信号を提供するＲＦ源に連結することと、整合回路のＲＦ出力をプラズマチャンバに連結することであって、整合回路が少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）を備え、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路と、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、固定コンデンサの入出力の切り替えを引き起こすように固定コンデンサに動作可能に連結されたスイッチを備え、スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、直列接続ダイオードのうちのダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、直列接続ダイオードの各々が、電気を伝導しないヒートシンク上に直接位置付けられている、連結することと、少なくとも一つのＥＶＣのスイッチング回路のうちの少なくとも一つによってインピーダンスを整合させて、その対応する固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変化させることとを含む。
【0013】
別の態様において、半導体処理ツールは、基材上に材料を堆積させるように、または基材から材料をエッチングするように構成されたプラズマチャンバと、プラズマチャンバに動作可能に連結されたインピーダンス整合回路とを含み、整合回路が、ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、固定コンデンサの入出力の切り替えを引き起こすように固定コンデンサに動作可能に連結されたスイッチを備え、スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、直列接続ダイオードのうちのダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、直列接続ダイオードの各々が、電気を伝導しないヒートシンク上に直接位置付けられている。
【0014】
別の態様において、半導体を製造する方法は、基材上に材料層を堆積させるように、または基材から材料層をエッチングするように構成されたプラズマチャンバ内に基材を配置することと、堆積またはエッチングを実施するために、ＲＦ源からのＲＦ電力をプラズマチャンバに連結することによってプラズマチャンバ内のプラズマを通電することと、プラズマを通電している間に、プラズマチャンバとＲＦ源の間で連結されたインピーダンス整合回路によってインピーダンス整合を実行することとを含み、整合回路が、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、固定コンデンサの入出力の切り替えを引き起こすように固定コンデンサに動作可能に連結されたスイッチを備え、スイッチが直列接続ダイオードの少なくとも一つのストリングを備え、直列接続ダイオードのうちのダイオードの各々が、ＰＩＮダイオードまたはＮＩＰダイオードであり、直列接続ダイオードの各々が、電気を伝導しないヒートシンク上に直接位置付けられている。
【図面の簡単な説明】
【0015】
本開示は、詳細な説明および添付図面から、より完全に理解されることになる。
【0016】
【発明を実施するための形態】
【0017】
好ましい実施形態の以下の説明は、本質的に単に例示的なものであり、本発明を限定することを決して意図していない。例示的実施形態の説明は、添付図面に関連して読まれることが意図されていて、これは書面による説明全体の一部と見なされる。本明細書に開示された例示的実施形態の説明において、方向または向きへの任意の言及は、単に説明の便宜を意図するものであり、本発明の範囲を限定することを決して意図するものではない。本明細書の考察は、単独で、または他の特徴との組み合わせで存在しうる特徴の幾つかの可能なかつ非限定的な組み合わせを説明し、例示する。さらに、本明細書で使用される「または」という用語は、そのオペランドのうちの一つ以上が真である場合に、真をもたらす論理演算子として解釈されるべきである。さらに、本明細書で使用される「基づく」という言葉は、「少なくとも部分的に基づく」という意味として解釈されるべきであり、従って「完全に基づく」という解釈に限定されない。
【0018】
本発明の特徴は、ソフトウェア、ハードウェア、ファームウェア、またはそれらの組み合わせで実装されうる。本明細書に記載のコンピュータプログラムは、任意の特定の実施形態に限定されず、オペレーティングシステム、アプリケーションプログラム、フォアグラウンドプロセスまたはバックグラウンドプロセス、ドライバ、またはそれらの任意の組み合わせで実装されうる。コンピュータプログラムは、単一のコンピュータもしくはサーバプロセッサ、または複数のコンピュータもしくはサーバプロセッサ上で実行されてもよい。
【0019】
本明細書に記載のプロセッサは、コンピュータプログラム命令（例えば、コード）を実行するために構成された任意の中央処理装置（ＣＰＵ）、マイクロプロセッサ、マイクロコントローラ、計算装置、またはプログラム可能な装置もしくは回路であってもよい。様々なプロセッサは、任意の適切なタイプ（例えば、デスクトップ、ラップトップ、ノートブック、タブレット、携帯電話など）のコンピュータおよび／またはサーバハードウェアで具現化されてもよく、バス、ソフトウェアおよび揮発性メモリおよび不揮発性メモリなどのデータストレージ、入力／出力装置、グラフィカルユーザーインターフェース（ＧＵＩ）、リムーバブルデータ記憶装置、およびＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、ＬＡＮを含む有線および／または無線通信インターフェース装置などを含むがこれらに限定されない、機能データ処理装置を形成するために必要なすべての通常の補助的な構成要素を含んでもよい。
【0020】
本明細書に記載のコンピュータ実行可能な命令またはプログラム（例えば、ソフトウェアまたはコード）およびデータは、媒体にコード化された命令を実行することによって所望の機能およびプロセスを実行するようにプロセッサを構成および指示する、本明細書に記載の通りのそれぞれのプロセッサにアクセス可能であり、かつそれによって取得可能な非一時的コンピュータ可読媒体にプログラムされ、かつ有形に具現化されうる。こうした非一時的コンピュータ実行可能な命令またはプログラムに構成されたプログラム可能プロセッサを具現化する装置は、「プログラム可能な装置」、または「装置」と称されてもよく、相互通信する複数のプログラム可能な装置は、「プログラム可能システム」と称されてもよい。本明細書に記載の非一時的「コンピュータ可読媒体」は、ランダムアクセスメモリ（ＲＡＭ）およびその様々なタイプを含む、任意の適切な揮発性または不揮発性メモリ、読み出し専用メモリ（ＲＯＭ）およびその様々なタイプ、ＵＳＢフラッシュメモリ、および媒体に動作可能に接続されたプロセッサに書き込まれうる、および／またはそのプロセッサによって読み取られうる、磁気または光学データ記憶装置（例えば、内蔵／外付けハードディスク、フロッピーディスク、磁気テープ、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、光ディスク、ＺＩＰ（登録商標）ドライブ、Ｂｌｕ－ｒａｙ(登録商標)ディスク、およびその他）を含むが、それらに限定されない。
【0021】
特定の実施形態において、本発明は、プロセッサベースのデータ処理および通信システム、またはそれらのプロセスを実施するためのコンピュータシステムなどのコンピュータ実装プロセスおよび装置の形態で具現化されうる。本発明はまた、非一時的コンピュータ可読記憶媒体で具現化されたソフトウェアまたはコンピュータプログラムコードの形態で具現化されてもよく、これにおいて、データ処理および通信システムまたはコンピュータシステム内にロードされ、かつそれらによって実行される時に、コンピュータプログラムコードセグメントは、プロセスを実装するために構成された特定の論理回路を作り出すようにプロセッサを構成する。
【0022】
回路が示されかつ記述される以下の説明において、当業者であれば、明確にするために、すべての周辺回路または構成要素が図に示されているわけではない、または説明で記述されているわけではないことを認識するであろう。さらに、「連結」および「動作可能に連結」という用語は、回路の二つの構成要素の直接の、または間接的な連結を指すことができる。
【0023】
好ましい実施形態の以下の説明は、本質的に単に例示的なものであり、本発明を限定することを決して意図していない。例示的実施形態の説明は、添付図面に関連して読まれることが意図されていて、これは書面による説明全体の一部と見なされる。本明細書に開示された例示的実施形態の説明において、方向または向きへの任意の言及は、単に説明の便宜を意図するものであり、本発明の範囲を限定することを決して意図するものではない。「下側（ｌｏｗｅｒ）」、「上側（ｕｐｐｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「垂直（ｖｅｒｔｉｃａｌ）」、「上に（ａｂｏｖｅ）」、「下に（ｂｅｌｏｗ）」、「上（ｕｐ）」、「下（ｄｏｗｎ）」、「左（ｌｅｆｔ）」、「右（ｒｉｇｈｔ）」、「上部（ｔｏｐ）」、「底部（ｂｏｔｔｏｍ）」、「正面（ｆｒｏｎｔ）」および「後面（ｒｅａｒ）」といった相対語、ならびにそれらの派生語（例えば、水平に（ｈｏｒｉｚｏｎｔａｌｌｙ）」、「下方向に（ｄｏｗｎｗａｒｄｌｙ）」、「上方向に（ｕｐｗａｒｄｌｙ）」など）は、説明されている向き、または考察中の図面に示される向きを指すと解釈されるべきである。これらの相対語は、説明の便宜上のみであり、明示的に示されない限り、装置が特定の向きで構築または操作されることを必要とするものではない。「添付（ａｔｔａｃｈｅｄ）」、「ａｆｆｉｘｅｄ（添付）」、「接続（ｃｏｎｎｅｃｔｅｄ）」、「連結（ｃｏｕｐｌｅｄ）」、「相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ）」、「固定（ｓｅｃｕｒｅｄ）」および他の類似の用語などの用語は、別段の明示的な記載がない限り、構造が、介在する構造を介して直接または間接的のいずれかで互いに固定されるまたは取り付けられる関係、ならびに移動可能または剛直な取り付けまたは関係の両方を指す。本明細書の考察は、単独で、または他の特徴との組み合わせで存在しうる特徴の幾つかの可能なかつ非限定的な組み合わせを説明し、例示する。さらに、本明細書で使用される「または」という用語は、そのオペランドのうちの一つ以上が真である場合に、真をもたらす論理演算子として解釈されるべきである。さらに、本明細書で使用される「基づく」という言葉は、「少なくとも部分的に基づく」という意味として解釈されるべきであり、従って「完全に基づく」という解釈に限定されない。
【0024】
全体を通して使用される範囲は、範囲内のすべての値を記述するための簡潔な表現として使用される。範囲内の任意の値を、範囲の終端として選択することができる。さらに、本明細書に引用されるすべての参考文献は、参照によりその全体が本明細書に組み込まれる。本開示における定義と引用される参照文献の定義との間に矛盾がある場合は、本開示が優先される。
【0025】
半導体処理システム
図１を参照すると、高周波電源１５を利用する半導体デバイス処理システム５が示されている。システム８５は、高周波電源１５および半導体処理ツール８６を含む。半導体処理ツール８６は、整合ネットワーク１１およびプラズマチャンバ１９を含む。他の実施形態において、発電機１５または他の電源は、半導体処理ツールの一部を形成することができる。
図１を参照すると、高周波電源１５を利用する半導体デバイス処理システム５が示されている。システム８５は、高周波電源１５および半導体処理ツール８６を含む。半導体処理ツール８６は、整合ネットワーク１１およびプラズマチャンバ１９を含む。他の実施形態において、発電機１５または他の電源は、半導体処理ツールの一部を形成することができる。
【0026】
半導体デバイスは、マイクロプロセッサ、メモリチップ、または他のタイプの集積回路または装置とすることができる。基材２７は、プラズマチャンバ１９内に配置することができ、プラズマチャンバ１９は、基材２７上に材料層を堆積させるように、または基材２７から材料層をエッチングするように構成されている。プラズマ処理は、ＲＦエネルギーをガス混合物に導入することによって、エネルギーをガス分子に付与することによってガス混合物を通電することを伴う。このガス混合物は典型的に、真空チャンバ（プラズマチャンバ１９）内に含まれ、ＲＦエネルギーは典型的に、電極を通してプラズマチャンバ１９内に導入される。それ故にプラズマは、堆積またはエッチングを実施するために、ＲＦ源１５からのＲＦ電力をプラズマチャンバ１９に連結することによって通電されることができる。
【0027】
典型的なプラズマプロセスにおいて、高周波電源１５は、典型的に３ｋＨｚ～３００ＧＨｚの範囲内である無線周波数で電力を生成し、この電力は、ＲＦケーブルおよびネットワークを通してプラズマチャンバ１９に伝送される。高周波電源１５からプラズマチャンバ１９への電力の効率的な伝達を提供するために、中間回路を使用して、高周波電源１５の固定インピーダンスをプラズマチャンバ１９の可変インピーダンスと整合させる。こうした中間回路は一般に、ＲＦインピーダンス整合ネットワーク、またはより単純にＲＦ整合ネットワークと呼ばれる。ＲＦ整合ネットワーク１１の目的は、可変プラズマインピーダンスを、高周波電源１５の固定インピーダンスにより厳密に一致する値に変換することである。共同所有され、開示内容の全体が参照により本明細書に組み込まれる米国公開第２０２１／０１８３６２３号および第２０２１／０３２７６８４号は、こうした整合ネットワークの実施例を提供する。
【0028】
整合ネットワーク
図２は、Ｌ構成ＲＦインピーダンス整合ネットワーク１１を含む処理ツール８６を有する半導体処理システム８５の一実施形態のブロック図である。以下でさらに詳細に論じる通り、例示的な整合ネットワーク１１は、分路可変コンデンサ３３と直列可変コンデンサ３１の両方に対して電子的に可変なコンデンサ（ＥＶＣ）を利用する。本発明はそのように限定されないことに留意されたい。例えば、ＥＶＣのうちの一つ（例えば、分路ＥＶＣ ３３）は、機械的可変ＶＶＣであってもよく、または可変インダクタと置き換えられてもよい。
図２は、Ｌ構成ＲＦインピーダンス整合ネットワーク１１を含む処理ツール８６を有する半導体処理システム８５の一実施形態のブロック図である。以下でさらに詳細に論じる通り、例示的な整合ネットワーク１１は、分路可変コンデンサ３３と直列可変コンデンサ３１の両方に対して電子的に可変なコンデンサ（ＥＶＣ）を利用する。本発明はそのように限定されないことに留意されたい。例えば、ＥＶＣのうちの一つ（例えば、分路ＥＶＣ ３３）は、機械的可変ＶＶＣであってもよく、または可変インダクタと置き換えられてもよい。
【0029】
例示的な整合ネットワーク１１は、ＲＦ源１５に接続されたＲＦ入力１３と、プラズマチャンバ１９に接続されたＲＦ出力１７とを有する。ＲＦ入力センサ２１は、ＲＦインピーダンス整合ネットワーク１１とＲＦ源１５の間に接続されることができる。ＲＦ出力センサ４９は、インピーダンス整合ネットワークからのＲＦ出力とプラズマチャンバ１９によって提示されるプラズマインピーダンスとが監視されうるように、ＲＦインピーダンス整合ネットワーク１１とプラズマチャンバ１９の間に接続されることができる。特定の実施形態は、入力センサ２１および出力センサ４９のうちの一つのみを含みうる。これらのセンサ２１、４９の機能は、以下でより詳細に説明される。
【0030】
上述の通り、ＲＦインピーダンス整合ネットワーク１１は、ＲＦ入力１３でのインピーダンスをＲＦ源１５の固定インピーダンスに整合させることによって、ＲＦ源１５からプラズマチャンバ１９に伝達されるＲＦ電力の量を最大化するのに役立つ。整合ネットワーク１１は、ＲＦ源１５およびプラズマチャンバ１９への電気接続のために設計された単一のハウジング内の単一のモジュールから成ることができる。他の実施形態において、整合ネットワーク１１の構成要素は、異なるハウジング内に位置することができ、一部の構成要素は、ハウジングの外側にあることができ、および／または一部の構成要素は、整合ネットワークの外側の構成要素とハウジングを共有することができる。
【0031】
当技術分野で公知の通り、プラズマチャンバ１９内のプラズマは典型的に、プラズマチャンバ１９によって提示されるインピーダンスが可変インピーダンスであるように、動作制御の外側で特定の変動を経る。プラズマチャンバ１９の可変インピーダンスを完全に制御することはできないため、インピーダンス整合ネットワークを使用して、プラズマチャンバ１９とＲＦ源１５の間にインピーダンス整合を作り出してもよい。さらに、ＲＦ源１５のインピーダンスは、特定のＲＦ源１５の設計によって設定値に固定されてもよい。ＲＦ源１５の固定インピーダンスは、例えば温度または他の環境の変動に起因して、使用中にわずかな変動を経る場合があるものの、変動が元々設定されたインピーダンス値から固定インピーダンスを著しく変化させないため、ＲＦ源１５のインピーダンスは、インピーダンス整合の目的上、依然として固定インピーダンスと見なされる。他のタイプのＲＦ源１５は、ＲＦ源１５のインピーダンスが、使用時点または使用中に設定されうるように設計されうる。こうしたタイプのＲＦ源１５のインピーダンスは依然として、固定されたと見なされ、その理由は、このインピーダンスがユーザーによって制御されうる（または少なくともプログラム可能なコントローラによって制御されうる）からであり、またインピーダンスの設定値が、動作中の任意の時点で既知である場合があり、それ故に設定値が事実上、固定インピーダンスになるからである。
【0032】
ＲＦ源１５は、当技術分野で周知のタイプの高周波電源であってもよく、プラズマチャンバ１９内で実施されるプロセスにとって適切な周波数および電力でＲＦ信号を生成する。ＲＦ源１５は、同軸ケーブルを使用してＲＦインピーダンス整合ネットワーク１１のＲＦ入力１３に電気的に接続されてもよく、これはインピーダンス整合の目的上、ＲＦ源１５と同じ固定インピーダンスを有することになる。
【0033】
プラズマチャンバ１９は、第一の電極２３および第二の電極２５を含み、当技術分野で周知のプロセスにおいて、第一および第二の電極２３、２５は、適切な制御システム（図示せず）およびプラズマチャンバ内のプラズマと併せて、基材２７上への材料の堆積と基材２７からの材料のエッチングとのうちの一方または両方を可能にする。
【0034】
例示的実施形態において、ＲＦインピーダンス整合ネットワーク１１は、直列可変コンデンサ３１、分路可変コンデンサ３３、および直列インダクタ３５を含み、「Ｌ」型整合ネットワークを形成する。分路可変コンデンサ３３は、直列可変コンデンサ３１と直列インダクタ３５の間の基準電位（この場合、接地４０）に分路したものとして示されていて、当業者であれば、ＲＦインピーダンス整合ネットワーク１１が、ＲＦ入力１３またはＲＦ出力１７で基準電位に分路する分路可変コンデンサ３３を伴い構成されうることを認識するであろう。
【0035】
代替的に、ＲＦインピーダンス整合ネットワーク１１は、図３に示す通り、「Ｔ」型構成または「π」もしくは「ｐｉ」型構成などの他の整合ネットワーク構成で構成されてもよい。特定の実施形態において、以下に説明される可変コンデンサおよびスイッチング回路は、ＲＦインピーダンス整合ネットワークに適する任意の構成に含まれてもよい。
【0036】
例示的実施形態において、直列可変コンデンサ３１および分路可変コンデンサ３３の各々は、米国特許第７，２５１，１２１号に記載の通り、電子的に可変なコンデンサ（ＥＶＣ）であってもよく、ＥＶＣは事実上、複数の個別のコンデンサによって形成されたコンデンサアレイとして形成される。直列可変コンデンサ３１は、ＲＦ入力１３とＲＦ出力１７の間に直列（これはまた、ＲＦ源１５とプラズマチャンバ１９の間で並列である）に連結されている。分路可変コンデンサ３３は、ＲＦ入力１３と接地４０の間に並列に連結されている。他の構成において、分路可変コンデンサ３３は、ＲＦ出力１９と接地４０の間に並列に連結されうる。他の構成はまた、ＲＦ整合ネットワークの機能性から逸脱することなく実装されてもよい。さらに他の構成において、分路可変コンデンサ３３は、基準電位とＲＦ入力１３およびＲＦ出力１９のうちの一つとの間に並列に連結されうる。
【0037】
直列可変コンデンサ３１は、直列ＲＦチョークおよびフィルタ回路３７に接続されていて、また直列ドライバ回路３９に接続されている。同様に、分路可変コンデンサ３３は、分路ＲＦチョークおよびフィルタ回路４１に接続されていて、また分路ドライバ回路４３に接続されている。直列ドライバ回路３９および分路ドライバ回路４３の各々は、制御回路４５に接続されていて、制御回路４５は、直列ドライバ回路３９および分路ドライバ回路４３を制御するための入力信号を提供するために、適切なプロセッサおよび／または信号生成回路で構成されている。電源４７は、ＲＦ入力センサ２１、直列ドライバ回路３９、分路ドライバ回路４３、制御回路４５のそれぞれに接続されていて、設計された電流および電圧で、これらの構成要素の各々に動作電力を提供する。電源４７によって提供される電圧レベル、それ故にＲＦ入力センサ２１、直列ドライバ回路３９、分路ドライバ回路４３、制御回路４５の各々によって採用される電圧レベルは、それぞれの特定のタスクを実施するために、設計に合わせて選択できる。他の実施形態において、制御回路４５が可変コンデンサに命令を送信することを可能にするために、様々な電子部品を使用することができる。さらに、ドライバ回路ならびにＲＦチョークおよびフィルタは、制御回路４５と別個に示されている一方で、これらの構成要素は、制御回路４５を形成する部分であると見なされることもできる。
【0038】
例示的実施形態において、制御回路４５はプロセッサを含む。プロセッサは、コンピュータプログラム命令（例えば、コード）を実行するために構成された、コンピュータまたはマイクロプロセッサなどの任意のタイプの適切にプログラムされた処理装置（または一緒に機能する二つ以上の処理装置の集合）であってもよい。プロセッサは、任意の適切なタイプ（例えば、デスクトップ、ラップトップ、ノートブック、タブレット、携帯電話など）のコンピュータおよび／またはサーバハードウェアで具現化されてもよく、バス、ソフトウェアおよび揮発性メモリおよび不揮発性メモリなどのデータストレージ、入力／出力装置、グラフィカルユーザーインターフェース（ＧＵＩ）、リムーバブルデータ記憶装置、およびＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＬＡＮを含む有線および／または無線通信インターフェース装置などを含むがこれらに限定されない、機能データ処理装置を形成するために必要なすべての通常の補助的な構成要素を含んでもよい。例示的実施形態のプロセッサは、整合ネットワークが本明細書に記載の機能を実行することを可能にする特定のアルゴリズムで構成されている。
【0039】
直列可変コンデンサ３１と分路可変コンデンサ３３の組み合わせにより、ＲＦインピーダンス整合ネットワーク１１とプラズマチャンバ１９の組み合わせられたインピーダンスは、制御回路４５、直列ドライバ回路３９、分路ドライバ回路４３を使用して、ＲＦ源１５の固定インピーダンスを整合するように、または少なくとも実質的に整合するように制御されうる。
【0040】
制御回路４５は、ＲＦインピーダンス整合ネットワーク１１の頭脳である。なぜなら制御回路４５は、インピーダンス整合を作り出すために、ＲＦ入力センサ２１ならびに直列可変コンデンサ３１および分路可変コンデンサ３３などのソースから複数の入力を受信し、直列可変コンデンサ３１および分路可変コンデンサ３３への変化を決定するのに必要な計算を行い、直列可変コンデンサ３１および分路可変コンデンサ３３にコマンドを送達するからである。制御回路４５は、半導体製造プロセスで一般的に使用される制御回路のタイプであり、従って当業者に公知である。先行技術の制御回路と比較した場合の制御回路４５の違いは、ＲＦインピーダンス整合ネットワーク１１が可変コンデンサ３１、３３の切り替えおよびインピーダンス整合を実施することができる速度を理由に、プログラミング上の違いにおいて生じる。
【0041】
直列ＲＦチョークおよびフィルタ回路３７と、分路ＲＦチョークおよびフィルタ回路４１との各々は、ＤＣ信号が直列ドライバ回路３９および分路ドライバ回路４３と、それぞれの直列可変コンデンサ３１および分路可変コンデンサ３３との間を通過しうるように構成されていて、同時にＲＦ源１５からのＲＦ信号が遮断されていて、ＲＦ信号が直列ドライバ回路３９および分路ドライバ回路４３の出力と、制御回路４５の出力とに漏れるのを防止する。直列ＲＦチョークおよびフィルタ回路３７と、分路ＲＦチョークおよびフィルタ回路４１は、当業者に公知のタイプである。
【0042】
図３は、図２のＬ構成整合ネットワークと対照的である、ｐｉ－構成整合ネットワーク１１Ａを有する半導体処理システム８５Ａの一実施形態のブロック図である。理解を容易にするために、この図では、図２のＲＦチョークおよびフィルタ、ドライバ回路、および電源が省略されている。図３において図２の参照番号と同一の参照番号が使用されている場合、関連の構成要素は、図２に関して論じた特徴に類似の特徴を有することができることが理解される。
Ｌ構成とｐｉ構成の間の最も顕著な違いは、Ｌ構成が直列コンデンサ３１および分路コンデンサ３３を利用する一方で、ｐｉ構成が二つの分路コンデンサ３１Ａ、３３Ａを利用することである。それにもかかわらず、制御回路は、これらの分路可変コンデンサ３１Ａ、３３Ａの静電容量を変更して、インピーダンスの整合をもたらすことができる。これらの分路可変コンデンサ３１Ａ、３３Ａの各々は上述の通り、ＥＶＣとすることができる。これらは、図２に関して上述した方法に類似のチョーク、フィルタ、およびドライバによって制御されることができる。
Ｌ構成とｐｉ構成の間の最も顕著な違いは、Ｌ構成が直列コンデンサ３１および分路コンデンサ３３を利用する一方で、ｐｉ構成が二つの分路コンデンサ３１Ａ、３３Ａを利用することである。それにもかかわらず、制御回路は、これらの分路可変コンデンサ３１Ａ、３３Ａの静電容量を変更して、インピーダンスの整合をもたらすことができる。これらの分路可変コンデンサ３１Ａ、３３Ａの各々は上述の通り、ＥＶＣとすることができる。これらは、図２に関して上述した方法に類似のチョーク、フィルタ、およびドライバによって制御されることができる。
【0043】
ＥＶＣコンデンサアレイ
図４は、電子的に可変なコンデンサ１５１を使用して可変静電容量を提供するための電子回路１５０の一実施形態のブロック図である。回路１５０は、二つのコンデンサアレイ１５１ａ、１５１ｂを含むＥＶＣ １５１を利用する。例示的な第一のコンデンサアレイ１５１ａは、第一の複数の個別の固定コンデンサを有し、このコンデンサのそれぞれが第一の静電容量値を有する。第二のコンデンサアレイ１５１ｂは、第二の複数の個別の固定コンデンサを有し、このコンデンサのそれぞれが第二の静電容量値を有する。第一の静電容量値は、ＥＶＣ １５１によって生成される静電容量の粗雑な制御と微細な制御をＥＶＣ １５１が提供できるように、第二の静電容量値と異なる。第一のコンデンサアレイおよび第二のコンデンサアレイは、信号入力１１３と信号出力１３０の間に並列に連結されている。
図４は、電子的に可変なコンデンサ１５１を使用して可変静電容量を提供するための電子回路１５０の一実施形態のブロック図である。回路１５０は、二つのコンデンサアレイ１５１ａ、１５１ｂを含むＥＶＣ １５１を利用する。例示的な第一のコンデンサアレイ１５１ａは、第一の複数の個別の固定コンデンサを有し、このコンデンサのそれぞれが第一の静電容量値を有する。第二のコンデンサアレイ１５１ｂは、第二の複数の個別の固定コンデンサを有し、このコンデンサのそれぞれが第二の静電容量値を有する。第一の静電容量値は、ＥＶＣ １５１によって生成される静電容量の粗雑な制御と微細な制御をＥＶＣ １５１が提供できるように、第二の静電容量値と異なる。第一のコンデンサアレイおよび第二のコンデンサアレイは、信号入力１１３と信号出力１３０の間に並列に連結されている。
【0044】
第一および第二の静電容量値は、ＥＶＣ １５１にとって所望の全体的な静電容量値を提供するのに十分な任意の値とすることができる。一つの実施形態において、第二の静電容量値は、第一の静電容量値の半分（１／２）以下である。別の実施形態において、第二の静電容量値は、第一の静電容量値の３分の１（１／３）以下である。さらに別の実施形態において、第二の静電容量値は、第一の静電容量値の４分の１（１／４）以下である。
【0045】
電子回路１５０は制御回路１４５をさらに含み、これは上述の制御回路４５に類似の特徴を有することができる。制御回路１４５は、コマンド入力１２９によって第一のコンデンサアレイ１５１ａと第二のコンデンサアレイ１５１ｂとに動作可能に連結されていて、コマンド入力１２９は、第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂに動作可能に連結されている。例示的実施形態において、コマンド入力１２９は、コンデンサアレイ１５１ａ、１５１ｂへの直接の電気接続を有するが、他の実施形態において、この接続は間接的な接続とすることができる。コンデンサアレイ１５１ａ、１５１ｂへの制御回路１４５の連結については、以下でさらに詳細に説明する。
【0046】
制御回路１４５は、（ａ）第一の複数の個別の固定コンデンサの各個別の固定コンデンサと、（ｂ）第二の複数の個別の固定コンデンサの各個別の固定コンデンサとのオンおよびオフ状態を制御することによって、ＥＶＣ １５１の可変静電容量を変化させるように構成されている。上述の通り、制御回路１４５は、先行の図の制御回路４５に関して記載した特徴と同様の特徴を有することができる。例えば、制御回路１４５は、ＥＶＣ １５１の静電容量を変化させるために、コンデンサアレイ１５１ａ、１５１ｂから入力を受信することができ、コンデンサアレイ１５１ａ、１５１ｂへの変化を決定するために計算を行うことができ、コンデンサアレイ１５１ａ、１５１ｂにコマンドを送達する。図４のＥＶＣ １５１は、複数の電子スイッチを含むことができる。各電子スイッチは、一つ以上の個別のコンデンサをアクティブ化および非アクティブ化するように構成されることができる。
【0047】
先行の図の制御回路４５と同様に、制御回路１４５はまた、ドライバ回路１３９と、ＲＦチョークおよびフィルタ回路１３７とに接続されることができる。制御回路１４５と、ドライバ回路１３９と、ＲＦチョークおよびフィルタ回路１３７とは、先行の図に関して論じた能力に類似の能力を有することができる。例示的実施形態において、ドライバ回路１３９は、制御回路１４５と第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂとの間に動作可能に連結されている。ドライバ回路１３９は、制御回路１４５から受信した制御信号に基づいて可変静電容量を変化させるように構成されている。ＲＦフィルタ１３７は、ドライバ回路１３９と第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂとの間に動作可能に連結されている。制御ユニット１４５によって送信される制御信号に応答して、ドライバ回路１３９およびＲＦフィルタ１３７は、コマンド信号をコマンド入力１２９に送信するように構成されている。コマンド信号は、（ａ）第一の複数の個別のコンデンサのうちの少なくとも一つの個別のコンデンサ、または（ｂ）第二の複数の個別のコンデンサのうちの少なくとも一つの個別のコンデンサを起動または停止するように電子スイッチのうちの少なくとも一つに指示することによって、可変静電容量を変化させるように構成されている。
【0048】
例示的実施形態において、ドライバ回路１３９は、１５μ秒未満で高電圧源のオンまたはオフ状態を切り替えるように構成されていて、高電圧源は、可変静電容量を変化させる目的で、第一および第二のコンデンサアレイのそれぞれの電子スイッチを制御する。しかしながら、ＥＶＣ １５１は、本出願で考察される任意の手段または速度のいずれかによって切り替えられることができる。
【0049】
制御回路１４５は、それぞれのコンデンサアレイ１５１ａ、１５１ｂによって提供される粗静電容量値および微静電容量値を計算するように構成されることができる。例示的実施形態において、制御回路１４５は、第一のコンデンサアレイ１５１ａのオンおよびオフ状態を制御することによって提供される粗雑な静電容量値を計算するように構成されている。さらに、制御回路は、第二のコンデンサアレイ１５１ｂのオンおよびオフ状態を制御することによって提供される微細な静電容量値を計算するように構成されている。他の実施形態において、コンデンサアレイ１５１ａ、１５１ｂは、代替的なレベルの静電容量を提供することができる。他の実施形態において、ＥＶＣは追加のコンデンサアレイを利用することができる。
【0050】
図４のＥＶＣ １５１は、変化する静電容量を必要とする様々なシステムで使用されることができる。例えば、ＥＶＣ １５１は、Ｌ整合ネットワーク内の直列ＥＶＣおよび／または分路ＥＶＣとして、またはｐｉ整合ネットワーク内の分路ＥＶＣの一方もしくは両方として使用されることができる。静電容量値間の差は、回路の全体的静電容量の十分に微細な分解能と、ＲＦ整合ネットワークの入力でより良好なインピーダンス整合を可能にする幅広い範囲の静電容量値との両方を可能にすることがしばしば望ましく、ＥＶＣ １５１はこれを可能にする。
【0051】
ＥＶＣ静電容量を変化させるための個別のコンデンサの入出力の切り替え
上述の通り、ＥＶＣは、可変コンデンサの静電容量を変化させるための個別の直列コンデンサとともに複数のスイッチ（その各々は開回路または短絡を作り出すために使用される）を使用することができる可変コンデンサのタイプである。スイッチは、機械的（リレーなど）またはソリッドステート（ＰＩＮダイオード、トランジスタ、または他のスイッチ装置など）とすることができる。以下は、ＥＶＣまたは他の可変コンデンサを設定して、変化する静電容量を提供するための方法の考察である。
上述の通り、ＥＶＣは、可変コンデンサの静電容量を変化させるための個別の直列コンデンサとともに複数のスイッチ（その各々は開回路または短絡を作り出すために使用される）を使用することができる可変コンデンサのタイプである。スイッチは、機械的（リレーなど）またはソリッドステート（ＰＩＮダイオード、トランジスタ、または他のスイッチ装置など）とすることができる。以下は、ＥＶＣまたは他の可変コンデンサを設定して、変化する静電容量を提供するための方法の考察である。
【0052】
ＥＶＣまたは他の可変コンデンサの「累積セットアップ」と呼ばれることのある事柄において、コンデンサ値を最小開始点（ここでは、すべてのスイッチが開いている）から線形に増加させるアプローチは、回路への入力に切り替えられる微同調コンデンサの数を漸進的に増加させることである。最大数の微同調コンデンサが回路への入力に切り替えられると、粗同調コンデンサは入力に切り替えられ、微同調コンデンサは出力に切り替えられる。プロセスは、すべての微同調コンデンサおよび粗同調コンデンサが入力に切り替えられるまで、回路への入力に切り替えられる微同調コンデンサの数を増加させて再開し、この時点で別の粗同調コンデンサが入力に切り替えられ、微同調コンデンサが出力に切り替えられる。このプロセスは、すべての粗同調コンデンサおよび微同調コンデンサが入力に切り替えられるまで継続することができる。
【0053】
この実施形態において、すべての微同調コンデンサは、同一または実質的に類似の値を有し、すべての粗同調コンデンサは、同一または実質的に類似の値を有する。さらに、一つの粗同調コンデンサの静電容量値は、回路の中へのすべての微同調コンデンサと追加的な微同調コンデンサとの組み合わせられた静電容量値とほぼ等しく、それ故に静電容量の線形増加を可能にする。しかしながら、実施形態は、そのように限定されるものではない。微同調コンデンサ（および粗同調コンデンサ）は、同一または実質的に類似の値を有する必要はない。さらに、一つの粗同調コンデンサの静電容量値は、すべての微同調コンデンサと追加的な微同調コンデンサの組み合わせられた静電容量値と等しい値である必要はない。一つの実施形態において、粗雑な静電容量値および微細な静電容量値は、１０：１に実質的に類似の比を有する。別の実施形態において、第二の静電容量値は、第一の静電容量値の半分（１／２）以下である。別の実施形態において、第二の静電容量値は、第一の静電容量値の３分の１（１／３）以下である。さらに別の実施形態において、第二の静電容量値は、第一の静電容量値の４分の１（１／４）以下である。
【0054】
理想的な設定における前述の実施形態の一例は、微同調コンデンサが１ｐＦに等しく、粗同調コンデンサが１０ｐＦに等しい場合であることになる。この理想的な設定において、すべてのスイッチが開いている時に、静電容量は０ｐＦに等しい。第一のスイッチが閉じている時に、回路内に１ｐＦがある。第二のスイッチが閉じている時には、回路内に２ｐＦがあり、これが９個の微同調スイッチが閉じられるまで続き、９ｐＦを与える。次に、第一の１０ｐＦコンデンサが回路への入力に切り替えられ、９個の微同調スイッチが開かれ、全静電容量の１０ｐＦを与える。次に、微同調コンデンサは、１１ｐＦから１９ｐＦに、回路への入力に切り替えられる。次に、別の粗同調コンデンサを回路への入力に切り替えることができ、すべての微同調コンデンサを回路からの出力に切り替えることができ、２０ｐＦを与える。このプロセスは、所望の静電容量に達するまで繰り返されることができる。
【0055】
これはまた、さらに一つのステップを踏むことができる。９個の１ｐＦコンデンサと９個の１０ｐＦコンデンサを有する、以前の実施例を使用して、可変コンデンサ回路は、回路の入出力を切り替えるために、さらにより大きい値である１００ｐＦを有することができる。これは、以前のコンデンサアレイが９９ｐＦまで上昇することを可能にすることになり、次に１００ｐＦコンデンサを次の増分のために使用することができる。これは、より大きい増分を使用してさらに繰り返されることができ、また任意の計数システムと併用されることができる。累積セットアップによると、可変コンデンサの全静電容量を増加させることは、既に入力に切り替えられている粗同調コンデンサを出力に切り替えることなく、既に入力に切り替えられているよりも多くの微同調コンデンサまたは微同調コンデンサを入力に切り替えることによって達成される。さらに、可変全静電容量が増大し、既に入力に切り替えられているよりも多くの粗同調コンデンサを制御回路が入力に切り替えない時に、制御回路は、既に入力に切り替えられている微同調コンデンサを出力に切り替えることなく、既に入力に切り替えられているよりも多くの微同調コンデンサを入力に切り替える。累積セットアップに関する米国特許第１０，４３１，４２８号および第１１，１９５，６９８号は、その全体が参照により本明細書に組み込まれる。特許請求される発明は、累積セットアップの使用に限定されないことに留意されたい。例えば、米国特許第１０，６７９，８２４号および第１０，６９２，６９９号（その全体が参照により本明細書に組み込まれる）は、「部分バイナリ」などの代替的な設定について考察している。
【0056】
図５は、電子的に可変なコンデンサの個別の固定コンデンサの入出力を切り替えるための可変静電容量システム１５５の概略図である。この図が図４の参照番号に類似の参照番号を使用する場合、関連の構成要素は、図４で考察した特徴に類似する特徴を有することができることが理解される。可変静電容量システム１５５は、変化する静電容量を提供するための可変コンデンサ１５１を備える。可変コンデンサ１５１は、入力１１３および出力１３０を有する。可変コンデンサ１５１は、並列に動作可能に連結された複数の個別の固定コンデンサ１５３を含む。複数のコンデンサ１５３は、第一の（微同調）コンデンサ１５１ａおよび第二の（粗同調）コンデンサ１５１Ｂを含む。さらに、可変コンデンサ１５１は、複数のスイッチ１６１を含む。スイッチ１６１のうちの一つのスイッチは、複数のコンデンサのそれぞれに直列に動作可能に連結されていて、各コンデンサの入出力を切り替え、それによって可変コンデンサ１５１が、変化する全静電容量を提供することを可能にする。可変コンデンサ１５１は、個別のコンデンサ１５３が入力に切り替えられる時に増大する、かつ個別のコンデンサ１５３が出力に切り替えられる時に減少する可変全静電容量を有する。
【0057】
スイッチ１６１は、スイッチをオンおよびオフに駆動するために、スイッチドライバ回路１３９に連結されることができる。可変静電容量システム１５５は、可変コンデンサ１５１に動作可能に連結された制御ユニット１４５をさらに含むことができる。具体的に、制御ユニット１４５は、スイッチ１６１のうちの一つ以上を切り替えるようにドライバ回路１３９に命令し、それによってコンデンサ１５３のうちの一つ以上をオンまたはオフにするために、ドライバ回路１３９に動作可能に連結されることができる。一つの実施形態において、制御ユニット１４５は、可変コンデンサを制御する制御ユニット（インピーダンス整合を達成するために静電容量を変化させるように整合ネットワークの可変コンデンサに命令する制御ユニットなど）の一部を形成することができる。ドライバ回路１３９および制御ユニット１４５は、図４を参照して上述した特徴に類似の特徴を有することができ、それ故に上述の通りのＲＦチョークおよびフィルタを利用することもできる。
【0058】
電子的に可変なコンデンサのスイッチング回路
図６は、一つの実施形態による、整合ネットワークのＥＶＣ １５１のためのスイッチング回路１４０Ａの一実施形態を示す。例示的実施形態において、ＥＶＣ １５１は図５のＥＶＣ １５１であるが、本発明のＥＶＣは、本明細書で論じる別の特徴（異なる数の個別の固定コンデンサ１５３、および図５に関して論じた値と異なる値の個別の固定コンデンサを含む）のいずれかを有することができるため、そのように限定されない。さらに、ＥＶＣは、本明細書で論じる様々なタイプの整合ネットワークを含め、任意のタイプの整合ネットワークの一部を形成することができる。例示的な整合ネットワークは、例えば先行の図に示される通り、ＲＦ源とプラズマチャンバの間に連結されている。
図６は、一つの実施形態による、整合ネットワークのＥＶＣ １５１のためのスイッチング回路１４０Ａの一実施形態を示す。例示的実施形態において、ＥＶＣ １５１は図５のＥＶＣ １５１であるが、本発明のＥＶＣは、本明細書で論じる別の特徴（異なる数の個別の固定コンデンサ１５３、および図５に関して論じた値と異なる値の個別の固定コンデンサを含む）のいずれかを有することができるため、そのように限定されない。さらに、ＥＶＣは、本明細書で論じる様々なタイプの整合ネットワークを含め、任意のタイプの整合ネットワークの一部を形成することができる。例示的な整合ネットワークは、例えば先行の図に示される通り、ＲＦ源とプラズマチャンバの間に連結されている。
【0059】
例示的なＥＶＣは、第一の端子１１３に連結された、複数の個別の固定コンデンサ１５３Ａ、１５３Ｂを備える。各個別のコンデンサ１５３Ａ、１５３Ｂは、ＥＶＣ １５１の全静電容量を変化させるために、個別のコンデンサを入力（または「オン」）に切り替えるように、かつ個別のコンデンサを出力（または「オフ」）に切り替えるように構成された、対応するスイッチ１６１Ａ、１６１Ｂを有する。例示的実施形態において、スイッチ１６１Ａは、個別のコンデンサ１５３Ａと直列であるが、本発明はそのように限定されない。さらに、例示的実施形態において、スイッチ１６１ＡはＰＩＮダイオードであるが、本発明はそのように限定されず、ＮＩＰダイオードなどの別のタイプのスイッチであってもよい。さらに他の実施形態において、スイッチは、ＭＯＳＦＥＴ、ＪＦＥＴ、または別のタイプのスイッチであってもよい。さらに、例示的実施形態において、ＰＩＮダイオードは、各ＰＩＮダイオード１６１Ａ、１６１Ｂの陽極が、任意の共通ノードでありうる接地４０に連結されるように、共通の陽極構成を有する。しかしながら本発明は、他の実施形態において、各ＰＩＮダイオードの陰極が接地４０に連結されている（およびそれに応じてドライバ回路の構成要素が変化される）ように、ＥＶＣが共通の陰極構成を使用しうるため、そのように限定されるものではない。さらに、二つ以上のスイッチを直列に使用して定格電圧を増加させてもよく、および／または二つ以上のスイッチを並列に使用してチャネルの定格電流を増加させてもよいことに留意されたい。
【0060】
各ＰＩＮダイオードスイッチ１６１Ａ、１６１Ｂは、それ自体のスイッチング回路１４０Ａ、１４０Ｂを有し、これらは制御回路１４５に接続されている。スイッチング回路１４０Ｂは、スイッチ１６１Ｂ、フィルタ１４１Ｂ（このフィルタは、上で論じたフィルタ回路３７、４１に類似していてもよい）、およびドライバ回路１３９Ｂを含むものとして示されている。フィルタ１４１Ｂは、例えば米国特許第１０，３４０，８７９号のフィルタ回路９に類似のＬＣ回路、または米国特許第９，８４４，１２７号の図６Ａの出力２０７のそばにあるフィルタ回路とすることができる。これらの特許の各々は、その全体が参照により本明細書に組み込まれる。
【0061】
例示的なスイッチング回路１４０Ａは、スイッチング回路１４０Ｂと同じ構成要素を有するが、ドライバ回路１３９Ａをより詳細に示す。ドライバ回路１３９Ａは、ＰＩＮダイオード１６１Ａ（または他のタイプのスイッチ）と統合されてもよく、または整合ネットワークのＥＶＣの個別の固定コンデンサと統合されてもよい。当業者であれば、ドライバ回路１３９Ａの特定の構成要素が、同じ本質的な機能を実施する他の構成要素と置き換えられうる一方で、他の回路パラメータ（例えば、電圧範囲、電流範囲など）のより大きい変動性を可能にすることを認識するであろう。
【0062】
例示的なドライバ回路１３９Ａは、ＰＩＮダイオード１６１Ａに接続された、かつそれを駆動する共通出力１０７Ａでの電圧を制御するために制御回路から制御信号を受信するための二つの入力１０５Ａ－１、１０５Ａ－２を有する。共通出力１０７Ａでの電圧は、ＰＩＮダイオード１６１Ａをオン状態とオフ状態の間で切り替え、それ故に、ＰＩＮダイオード１６１Ａが接続されている個別のコンデンサ１５３Ａを入力／オンおよび出力／オフを切り替える。この例示的実施形態において、個別のコンデンサの状態は、対応するＰＩＮダイオードの状態に従い、その結果、ＰＩＮダイオードがオンの時に個別のコンデンサも入力／オンになり、同様に、ＰＩＮダイオード１６１Ａがオフの時に個別のコンデンサも出力／オフになる。それ故にＰＩＮダイオード１６１Ａの状態についての本明細書の記述は、ＥＶＣ １５１の対応する個別のコンデンサ１５３Ａの同時の状態を本質的に記述する。
【0063】
好ましい一実施形態において、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａの各々は、本体ダイオードを有するＭＯＳＦＥＴであるが、他の実施形態において、電源スイッチのいずれも、任意の他のタイプの半導体スイッチを含む別のタイプのスイッチとすることができる。本発明は、様々なスイッチング回路構成を利用してもよい。例えば、本発明は、米国特許出願第９，８４４，１２７号で開示されたスイッチング回路（図３、６Ａ、６Ｂに示すスイッチング回路など）のいずかと、米国特許出願第１０，３４０，８７９号で開示されたスイッチング回路（図１８に示すスイッチング回路など）のいずれかとを利用してもよい。上述の通り、これらの特許の各々は、参照によりその全体が本明細書に組み込まれる。
【0064】
例示的実施形態において、高電圧電源１１５Ａは、第一の電源スイッチ１１１Ａに接続されていて、共通出力１０７Ａに切り替え可能に接続されている高電圧入力を提供する。低電圧電源１１７Ａは、第二の電源スイッチ１１３Ａに接続されていて、同様に共通出力１０７Ａに切り替え可能に接続されている低電圧入力を提供する。示されるドライバ回路１３９Ａの構成において、低電圧電源１１７Ａは、約－３．３Ｖの低電圧入力を供給しうる。負の極性を有するこうした低電圧は、ＰＩＮダイオード１６１Ａを切り替えるための順方向バイアスを提供するのに十分である。ドライバ回路１３９Ａの他の構成については、より高いまたはより低い電圧入力が使用されてもよく、また低電圧入力は、制御される電子スイッチの構成およびタイプに応じて、正の極性を有してもよい。
【0065】
例示的なスイッチング回路１４０Ａにおいて、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａは、ＰＩＮダイオード１６１Ａをオン状態とオフ状態の間で切り替え、それによって対応する個別の固定コンデンサ１５３Ａの入出力を切り替える目的で、高電圧電源１１５Ａおよび低電圧電源１１７Ａを共通出力１０７Ａに非同期的に接続するように構成されている。高電圧電源１１５Ａは、ＰＩＮダイオードスイッチ１６１Ａの逆方向バイアスＤＣ電圧を提供する。これは、ＰＩＮダイオード１６１Ａを逆バイアスし、それ故に電流が流れるのを防止し、それ故に、その対応する個別のコンデンサ１５３Ａを出力に切り替えるため、「阻止電圧」とも呼ばれうる。本明細書で使用される「阻止電圧」という用語は、スイッチがその対応する個別のコンデンサの入出力を切り替えるために使用される任意の電圧を指す。スイッチング回路は、図６に示すものに限定されないが、米国特許第９，８４４，１２７号（その全体が参照により本明細書に組み込まれる）に示すコンデンサなど、個別のコンデンサの入出力を切り替えるための任意の回路であってもよいことにさらに留意されたい。
【0066】
例示的実施形態において、制御回路は、ドライバ回路１３９Ａの別個の入力１０５Ａ－１、１０５Ａ－２に別個の制御信号を提供する。この実施形態において、別個の入力１０５Ａ－１、１０５Ａ－２は、それぞれ第一および第二の電源スイッチ１１１Ａ、１１３Ａに連結されている。別個の入力への制御信号は、極性が反対であってもよい。好ましい一実施形態において、第一の電源スイッチ１６１Ａおよび第二の電源スイッチ１１３ＡはＭＯＳＦＥＴであり、別個の制御信号はＭＯＳＦＥＴに給電するために別個のドライバに進む。代替的な一実施形態において、制御回路１４５は共通の入力信号を提供する。共通の入力信号は、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａのオンおよびオフ状態を非同期的に制御してもよく、その結果、第一の電源スイッチ１１１Ａがオン状態にある時に、第二の電源スイッチ１１３Ａはオフ状態にあり、同様に第一の電源スイッチがオフ状態にある時に、第二の電源スイッチ１１３Ａはオン状態にある。このようにして、共通の入力信号は、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａを制御して、ＰＩＮダイオード１６１Ａをオン状態とオフ状態の間で切り替える目的で、高電圧入力および低電圧入力を共通出力に非同期的に接続する。しかしながら、本発明は、そのような非同期的な制御に限定されない。
【0067】
入力１０５Ａ－１、１０５Ａ－２は、例えば＋１５Ｖ制御信号でありうる、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａについて選択されたスイッチのタイプにとって任意のタイプの適切な制御信号を受信するように構成されてもよい。好ましい一実施形態において、ドライバ回路は、第一の電源スイッチ１１１Ａと第二の電源スイッチ１１２Ａのそれぞれを駆動するための別個のドライバを有する。別の実施形態において、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａは、共通の入力信号を受信しうるように選択される。
【0068】
例示的実施形態において、電源１１８は、低電圧電源１１７Ａの入力に連結されている。好ましい一実施形態において、電源１１８は２４ＶＤＣを提供する。しかしながら本発明は、他の電源が利用されうるため、そのように制限されない。
【0069】
例示的実施形態において、第二の電源スイッチ１１３Ａがオンの時に、電流１６３ＡはＰＩＮダイオード１６１Ａと低電圧電源１１７Ａの間を流れる。同時に、電流は、電源１１８から低電圧電源１１７Ａの入力に流れ、および接地４０に流れる。センサは、スイッチング回路１４０Ａのノードに位置付けられて、低電圧電源１１７ＡとＰＩＮダイオードスイッチ１６１Ａの間に流れる電流１６３Ａと関連付けられたパラメータを測定しうる。例示的実施形態において、センサ１６４Ａは、低電圧電源１１７Ａの入力に位置付けられていて、電源１１８からの入力へと流れる電流１６７Ａを測定し、これは電流１６３Ａに関連する。他の実施形態において、センサは、ノード１６５Ａ（低電圧電源の出力）またはノード１６６Ａ（ＰＩＮダイオード１６１Ａの陽極）での位置や、ドライバ回路とスイッチの間のフィルタ１４１Ａの経路（例えば、ドライバ出力１０７Ａまたはフィルタ１４１Ａの出力）における位置など、スイッチング回路１４０Ａの他の位置に位置することができる。例示的実施形態において、パラメータは、ノードで流れる電流の値であるが、他の実施形態において、測定されたパラメータは、スイッチ（複数可）を通って流れる電流と関連付けられた任意のパラメータ（電圧を含む）であってもよい。さらに他の実施形態において、パラメータは、ドライバ回路と関連付けられた任意のパラメータである。
【0070】
本明細書で論じる整合ネットワークは、２０２２年４月５日に出願されたＰＣＴ／ＵＳ２２／２３３９５において論じられているバイアス回路などのバイアス回路を組み込んでもよく、その全体が参照により本明細書に組み込まれることに留意されたい。例えば、バイアス回路のバイアスインダクタは、ＥＶＣの固定された個別のコンデンサを直列位置に切り替える際に使用されてもよく、このＥＶＣは接地されていない。
【0071】
整合を達成するための静電容量値の決定
図７は、一つの実施形態による、インピーダンスを整合させるためのプロセス５００Ａを示すフローチャートである。整合ネットワークは、上で論じた構成要素に類似の構成要素を含むことができる。一つの実施形態において、図３の整合ネットワークが利用されている。図７の例示されたプロセス５００Ａの第一のステップにおいて、ＲＦ入力１３での入力インピーダンスが決定される（ステップ５０１Ａ）。入力インピーダンスは、ＲＦ入力１３でのＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づく。ＲＦ入力センサ２１は、ＲＦ入力１３でのＲＦ入力パラメータを検出するように構成された任意のセンサとすることができる。入力パラメータは、ＲＦ入力１３での電圧、電流、または位相を含む、ＲＦ入力１３での測定可能な任意のパラメータとすることができる。例示的実施形態において、ＲＦ入力センサ２１は、整合ネットワーク１１のＲＦ入力１３での電圧、電流、および位相を検出する。ＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づき、制御回路４５は入力インピーダンスを決定する。
図７は、一つの実施形態による、インピーダンスを整合させるためのプロセス５００Ａを示すフローチャートである。整合ネットワークは、上で論じた構成要素に類似の構成要素を含むことができる。一つの実施形態において、図３の整合ネットワークが利用されている。図７の例示されたプロセス５００Ａの第一のステップにおいて、ＲＦ入力１３での入力インピーダンスが決定される（ステップ５０１Ａ）。入力インピーダンスは、ＲＦ入力１３でのＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づく。ＲＦ入力センサ２１は、ＲＦ入力１３でのＲＦ入力パラメータを検出するように構成された任意のセンサとすることができる。入力パラメータは、ＲＦ入力１３での電圧、電流、または位相を含む、ＲＦ入力１３での測定可能な任意のパラメータとすることができる。例示的実施形態において、ＲＦ入力センサ２１は、整合ネットワーク１１のＲＦ入力１３での電圧、電流、および位相を検出する。ＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づき、制御回路４５は入力インピーダンスを決定する。
【0072】
次に、制御回路４５は、プラズマチャンバ１９によって提示されるプラズマインピーダンスを判定する（ステップ５０２Ａ）。一つの実施形態において、プラズマインピーダンスの決定は、入力インピーダンス（ステップ５０１Ａで決定される）、直列ＥＶＣ ３１の静電容量、および分路ＥＶＣ ３３の静電容量に基づく。他の実施形態において、プラズマインピーダンスの決定は、ＲＦ出力に動作可能に連結された出力センサ４９を使用して行われることができ、ＲＦ出力センサ４９は、ＲＦ出力パラメータを検出するように構成されている。ＲＦ出力パラメータは、ＲＦ出力１７での電圧、電流、または位相を含む、ＲＦ出力１７での測定可能な任意のパラメータとすることができる。ＲＦ出力センサ４９は、整合ネットワーク１１のＲＦ出力１７での出力パラメータを検出してもよい。ＲＦ出力センサ２１によって検出されたＲＦ出力パラメータに基づき、制御回路４５はプラズマインピーダンスを決定してもよい。さらに他の実施形態において、プラズマインピーダンスの決定は、ＲＦ出力パラメータとＲＦ入力パラメータの両方に基づくことができる。
【0073】
プラズマチャンバ１９の可変インピーダンスが知られるようになると、制御回路４５は、インピーダンス整合を達成する目的で、直列ＥＶＣおよび分路ＥＶＣ ３１、３３の一方または両方の可変静電容量に対して行う変化を決定することができる。具体的に、制御回路４５は、直列可変静電容量についての第一の静電容量値と、分路可変静電容量についての第二の静電容量値とを決定する（ステップ５０３Ａ）。これらの値は、インピーダンス整合、または少なくとも実質的なインピーダンス整合を可能にするために、直列ＥＶＣ ３１および分路ＥＶＣ ３３のための新しい静電容量値を表す。例示的実施形態において、第一および第二の静電容量値の決定は、可変プラズマインピーダンス（ステップ５０２Ａで決定される）と固定ＲＦ源インピーダンスとに基づく。
【0074】
第一および第二の静電容量値が決定されると、制御回路４５は、直列可変静電容量と分路可変静電容量のうちの少なくとも一つを、それぞれ第一の静電容量値および第二の静電容量値に変化させるための制御信号を生成する（ステップ５０４Ａ）。これは、およそｔ＝－５μ秒で行われる。制御信号は、スイッチング回路に、直列ＥＶＣ ３１と分路ＥＶＣ ３３の一方または両方の可変静電容量を変化させるように命令する。
【0075】
例示的実施形態において、ＥＶＣが変化される一方で、ＲＦ源はＲＦ信号を整合ネットワークへのＲＦ入力に提供し続ける。ＥＶＣを変化させる前に、ＲＦ信号の提供を停止する必要はない。新しい静電容量値の決定およびＥＶＣの変化は、ＲＦ信号が整合ネットワークに提供され続ける間に、連続的に（および繰り返し）行われることができる。
【0076】
ＥＶＣ ３１、３３の変化は、ＶＶＣを使用するＲＦ整合ネットワークでの約１～２秒の時間と比較して、合計で約９～１１μ秒かかる。異なる可変静電容量への切り替えが完了すると、ＥＶＣを構成する追加の個別のコンデンサが回路を結合して充電する中で、待ち時間がある。整合同調プロセスのこの部分は、約５５μ秒かかる。最後に、ＲＦ電力プロファイル４０３は、ｔ＝５６μ秒の直前に、約３８０ｍＶのピークピーク値から約１００ｍＶのピークピーク値への減少を示す。ＲＦ電力プロファイル４０３のこの減少は、反射電力４０７の減少を表し、約１０μ秒の期間にわたって発生し、この時点で整合同調プロセスが完了したと見なされる。
【0077】
直列可変静電容量および分路可変静電容量の変化は、制御信号を直列ドライバ回路３９および分路ドライバ回路４３に送信して、直列可変静電容量および分路可変静電容量をそれぞれ制御することを含むことができ、直列ドライバ回路３９は直列ＥＶＣ ３１に動作可能に連結されていて、分路ドライバ回路４３は分路ＥＶＣ ４３に動作可能に連結されている。ＥＶＣ ３１、３３が、その所望の静電容量値に切り替えられる時に、入力インピーダンスは、固定ＲＦ源インピーダンス（例えば、５０オーム）と整合してもよく、それ故にインピーダンス整合をもたらす。プラズマインピーダンスの変動に起因して、十分なインピーダンス整合が生じない場合、５００Ａのプロセスは、インピーダンス整合、または少なくとも実質的なインピーダンス整合を達成するために一回以上繰り返されてもよい。
【0078】
ＲＦ整合ネットワーク１１（図３に示すものなど）を使用して、入力インピーダンスを以下のように表すことができる。
【0079】
【数1】
【0080】
式中、Ｚｉｎは入力インピーダンスであり、ＺＰはプラズマインピーダンスであり、ＺＬは直列インダクタインピーダンスであり、Ｚ直列は直列ＥＶＣインピーダンスであり、Ｚ分路は分路ＥＶＣインピーダンスである。例示的実施形態において、入力インピーダンス（Ｚｉｎ）は、ＲＦ入力センサ２１を使用して決定される。ＥＶＣインピーダンス（Ｚ直列およびＺ分路）は、制御回路を使用して、直列および分路ＥＶＣの各々の様々な個別の固定コンデンサに命令してオンまたはオフにするため、制御回路によって任意の所与の時間で既知である。さらに、直列インダクタインピーダンス（ＺＬ）は固定値である。それ故にシステムは、これらの値を使用して、プラズマインピーダンス（ＺＰ）を解決することができる。
【0081】
この決定されたプラズマインピーダンス（ＺＰ）および既知の所望の
と、既知の直列インダクタインピーダンス（ＺＬ）とに基づいて、システムは、新しい
および
を決定することができる。
【数2】
【数3】
【数4】
【0082】
【数5】
【0083】
新たに計算された
および
に基づいて、システムは、直列可変静電容量のための新しい静電容量値（第一の静電容量値）、および分路可変静電容量のための新しい静電容量値（第二の静電容量値）を決定することができる。これらの新しい静電容量値がそれぞれ直列ＥＶＣ ３１および分路ＥＶＣ ３３で使用される時に、インピーダンス整合が達成されうる。
【数6】
【数7】
【0084】
所望の第一および第二の静電容量値を計算する、および一つのステップでそれらの値に到達する例示的な方法は、誤差信号をゼロにするか、または反射電力／反射係数を最小にするかのいずれかのために二つのＥＶＣを段階的に移動させるよりも著しく速い。より速い同調スキームが望ましい半導体プラズマ処理において、このアプローチは、整合ネットワークの同調速度の大幅な改善を提供する。本明細書で論じる新しいＥＶＣ静電容量値を決定するための方法は、例にすぎないことに留意されたい。他の実施形態において、他のパラメータおよび／または方法を使用して、新しいＥＶＣ静電容量値を決定してもよい。例えば、新しい静電容量値が基づくパラメータは、プラズマチャンバに関連する任意のパラメータであってもよい。
【0085】
パラメータ行列を使用した静電容量値の決定
図８は、パラメータ行列を使用するインピーダンスを整合させるための代替的なプロセス５００を提供する。例示的プロセスにおいて、制御回路４５（整合ネットワーク構成要素については図３を参照）は、ステップの各々を実行するように構成および／またはプログラムされている。二つの初期ステップのうちの一つとして、ＲＦパラメータは、ＲＦ入力センサ２１によってＲＦ入力１３で測定され、ＲＦ入力１３での入力インピーダンスは、測定されたＲＦパラメータを使用して計算される（ステップ５０１）。この例示的なプロセス５００について、順方向電圧および順方向電流は、ＲＦ入力１３で測定される。特定の他の実施形態において、ＲＦパラメータは、ＲＦ出力センサ４９によってＲＦ出力１７で測定されてもよいものの、こうした実施形態において、以下に記載の計算と異なる計算が必要とされてもよい。さらに他の実施形態において、ＲＦパラメータは、ＲＦ入力１３とＲＦ出力１７の両方で測定されてもよい。
図８は、パラメータ行列を使用するインピーダンスを整合させるための代替的なプロセス５００を提供する。例示的プロセスにおいて、制御回路４５（整合ネットワーク構成要素については図３を参照）は、ステップの各々を実行するように構成および／またはプログラムされている。二つの初期ステップのうちの一つとして、ＲＦパラメータは、ＲＦ入力センサ２１によってＲＦ入力１３で測定され、ＲＦ入力１３での入力インピーダンスは、測定されたＲＦパラメータを使用して計算される（ステップ５０１）。この例示的なプロセス５００について、順方向電圧および順方向電流は、ＲＦ入力１３で測定される。特定の他の実施形態において、ＲＦパラメータは、ＲＦ出力センサ４９によってＲＦ出力１７で測定されてもよいものの、こうした実施形態において、以下に記載の計算と異なる計算が必要とされてもよい。さらに他の実施形態において、ＲＦパラメータは、ＲＦ入力１３とＲＦ出力１７の両方で測定されてもよい。
【0086】
ＲＦ源１５とプラズマチャンバ１９の間で連結されたインピーダンス整合回路は、２ポートパラメータ行列を含む、当業者に既知の幾つかのタイプのパラメータ行列のうちの一つによって特徴付けられてもよい。Ｓパラメータ行列およびＺパラメータ行列は、こうしたパラメータ行列の二つの例である。他の例には、Ｙパラメータ行列、Ｇパラメータ行列、Ｈパラメータ行列、Ｔパラメータ行列、ＡＢＣＤパラメータ行列が含まれるが、これらに限定されない。当業者であれば、これらの様々なパラメータ行列が、整合ネットワークなどの電気回路について、互いに数学的に変換されうることも認識するであろう。例示的プロセス５００の第二の初期ステップは、パラメータルックアップテーブル内のインピーダンス整合回路の既存の構成について、パラメータ行列を検索すること（ステップ５０２）である。インピーダンス整合回路の既存の構成は、インピーダンス整合回路の既存の動作パラメータ、特に直列ＥＶＣ ３１と分路ＥＶＣ ３３の両方のための既存のアレイ構成によって画定される。インピーダンス整合を達成するために、インピーダンス整合回路の既存の構成は、例示的プロセス５００の一部として、インピーダンス整合回路の新しい構成に変化される。
【0087】
パラメータルックアップテーブルは、複数のパラメータ行列を含み、各パラメータ行列は、直列ＥＶＣ ３１および分路ＥＶＣ ３３の特定の構成と関連付けられている。パラメータルックアップテーブルは、前述のタイプのパラメータ行列のうちの一つ以上を含みうる。例示的プロセス５００において、パラメータルックアップテーブルは、少なくとも複数のＳパラメータ行列を含む。特定の実施形態において、パラメータルックアップテーブルは、少なくとも複数のＺパラメータ行列を含んでもよい。パラメータルックアップテーブルが複数のタイプのパラメータ行列を含む実施形態において、異なるタイプのパラメータ行列は、異なるタイプのパラメータ行列間の数学的変換の必要性を排除するような方法で、パラメータルックアップテーブル内で関連付けられている。例えば、Ｔパラメータ行列は、パラメータルックアップテーブルの一部として含まれてもよく、各Ｔパラメータ行列は、二つの行列間の変換から生じることになる、関連するＳパラメータ行列と関連付けられている。
【0088】
入力インピーダンス計算（ステップ５０１）およびパラメータ行列ルックアップ（ステップ５０２）は、任意の順序で実施されてもよい。入力インピーダンスが計算され（ステップ５０１）、パラメータルックアップテーブル内でインピーダンス整合回路の既存の構成のためのパラメータ行列が識別された（ステップ５０２）後、プラズマまたは負荷インピーダンスは、計算された入力インピーダンスおよび既存の構成のためのパラメータ行列を使用して計算されてもよい（ステップ５０３）。次に、計算されたプラズマインピーダンスから、ＲＦ源１５とプラズマチャンバ１９の間のインピーダンス整合、または少なくとも実質的なインピーダンス整合を達成することになる、直列ＥＶＣ ３１および分路ＥＶＣ ３３の整合構成が、アレイ構成ルックアップテーブルで検索される（ステップ５０４）。アレイ構成ルックアップテーブルからのこれらの整合構成は、直列ＥＶＣ ３１および分路ＥＶＣ ３３のための新しい静電容量値をもたらすアレイ構成であり、インピーダンス整合は、新しいアレイ構成および関連する新しい静電容量値で達成される。アレイ構成ルックアップテーブルは、直列ＥＶＣ ３１および分路ＥＶＣ ３３のアレイ構成の表であり、組み合わせで使用される時に、直列ＥＶＣ ３１および分路ＥＶＣ ３３の各可能なアレイ構成を含む。アレイ構成ルックアップテーブルを使用する代替として、ＥＶＣ ３１、３３の実際の静電容量値は、プロセス中に計算されてもよいが、静電容量値のこうしたリアルタイム計算は、アレイ構成ルックアップテーブル内で整合構成を検索するよりも本質的に時間がよりかかる。直列ＥＶＣ ３１および分路ＥＶＣ ３３の整合構成がアレイ構成ルックアップテーブルで識別された後、直列アレイ構成と分路アレイ構成の一方または両方は、直列ＥＶＣ ３１および分路ＥＶＣ ３３のそれぞれの識別された整合構成に変化される（ステップ５０５）。
【0089】
直列アレイ構成および分路アレイ構成の変化（ステップ５０５）は、制御回路４５が制御信号を直列ドライバ回路３９および分路ドライバ回路４３に送信して、直列アレイ構成および分路アレイ構成をそれぞれ制御することを含んでもよく、直列ドライバ回路３９は、直列ＥＶＣ ３１に動作可能に連結されていて、分路ドライバ回路４３は、分路ＥＶＣ ４３に動作可能に連結されている。ＥＶＣ ３１、３３が整合構成に切り替えられる時に、入力インピーダンスは、固定ＲＦ源インピーダンス（例えば、５０オーム）と整合してもよく、それ故にインピーダンス整合をもたらしうる。プラズマインピーダンスの変動に起因して、十分なインピーダンス整合が生じない場合、５００のプロセスは、インピーダンス整合、または少なくとも実質的なインピーダンス整合を達成するために一回以上繰り返されてもよい。
【0090】
上述のプロセスで使用されるルックアップテーブルは、プラズマチャンバ１９と併せて使用されるＲＦ整合ネットワークの前にコンパイルされる。ルックアップテーブルの作成において、ＲＦ整合ネットワーク１１は、プラズマチャンバで使用する前に、各タイプの少なくとも一つのパラメータ行列と、直列ＥＶＣ ３１および分路ＥＶＣ ３３の各アレイ構成と関連付けられた負荷インピーダンスとを決定するように試験される。試験から生じるパラメータ行列は、各タイプの少なくとも一つのパラメータ行列がＥＶＣ ３１、３３のそれぞれのアレイ構成と関連付けられるように、パラメータルックアップテーブルにコンパイルされる。同様に、負荷インピーダンスは、各パラメータ行列がＥＶＣ ３１、３３のそれぞれのアレイ構成と関連付けられるように、アレイ構成ルックアップテーブルにコンパイルされる。コンパイル済みのルックアップテーブルは、ＲＦ整合ネットワークの動作に関連する他の要因の中でも、固定ＲＦ源インピーダンス（例えば、５０オーム）、ＲＦ源の電力出力、およびＲＦ源の動作周波数を考慮に入れてもよい。従って、各ルックアップテーブルは、ＥＶＣ ３１、３３のすべての可能な構成を考慮するために、数万以上のエントリーを有してもよい。可能な構成の数は主に、ＥＶＣ ３１、３３の各々を構成する個別の固定コンデンサの数によって決定される。ルックアップテーブルをコンパイルすることにおいて、整合ネットワーク内の重要な位置での最大許容電圧および電流などの、可能な安全制限を考慮することができ、これは、ＥＶＣ ３１、３３の特定の構成のルックアップテーブルのうちの一つ以上のエントリーを除外するように機能してもよい。
【0091】
当技術分野で公知の通り、Ｓパラメータ行列は、散乱パラメータ、略してＳパラメータと呼ばれる構成要素から構成されている。インピーダンス整合回路のＳパラメータ行列は、４つのＳパラメータ、すなわちＳ１１、Ｓ１２、Ｓ２１、Ｓ２２を有し、その各々は、ＲＦ入力１３およびＲＦ出力１７での電圧の比を表す。全Ｓパラメータ行列が既知となるように、インピーダンス整合回路のＳパラメータの四つすべてが、事前に決定および／または計算される。他のタイプのパラメータ行列のパラメータが同様に、事前に決定および／または計算され、パラメータ行列に組み込まれてもよい。例えば、インピーダンス整合回路のＺパラメータ行列は、四つのＺパラメータ、すなわちＺ１１、Ｚ１２、Ｚ２１、Ｚ２２を有する。
【0092】
パラメータルックアップテーブルをこのようにコンパイルすることによって、特定の計算の全時間コストは、ＲＦ整合ネットワークの試験段階中に発生し、プラズマチャンバ１９とのＲＦ整合ネットワーク１１の実際の使用中には発生しない。さらに、ルックアップテーブルで値を検索することは、その同じ値をリアルタイムで計算するよりもかかる時間がより少ないことがあるため、ルックアップテーブルを使用することは、インピーダンス整合の達成に必要な全体的時間を低減するのに役立つことがある。プロセス全体を通して潜在的に数百または数千のインピーダンス整合調節を含むプラズマ堆積またはエッチングプロセスにおいて、この時間節約は、全体的な製造プロセスのコスト節約に直接役立つことがある。
【0093】
制御回路がプラズマチャンバの可変インピーダンスを決定することと、直列および分路の整合構成を決定することとから始まる整合同調プロセスの開始から、ＲＦ源に向かって反射されたＲＦ電力が減少する整合同調プロセスの終了まで、ＥＶＣを使用したＲＦインピーダンス整合ネットワークの整合同調プロセス全体は、約１１０μ秒、または約１５０μ秒以下の経過時間を有する。整合同調プロセスの単回反復のためのこの短い経過期間は、ＶＶＣ整合ネットワークよりも著しい増加を表す。さらに、整合同調プロセスの単回反復のためのこの短い経過期間を理由として、ＥＶＣを使用するＲＦインピーダンス整合ネットワークは、整合同調プロセスを反復的に実行してもよく、二つの決定ステップを繰り返して、電子的に可変なコンデンサの一方または両方のアレイ構成のさらなる変化のための別の制御信号を生成する。整合同調プロセスを反復的に繰り返すことによって、整合同調プロセスの約２～４回の反復内に、より良好なインピーダンス整合が作り出されうることが予想される。さらに、整合同調プロセスの各繰り返しの所要時間に応じて、５００μ秒以下で３～４回の反復が実施されうることが予想される。ＶＶＣを使用したＲＦインピーダンス整合ネットワークのための整合同調プロセスの単回反復の１～２秒の整合時間を考慮すると、わずかな時間で複数回の反復を実施できるこの能力は、ＥＶＣを使用したＲＦインピーダンス整合ネットワークの著しい利点を表す。
【0094】
当業者であれば、幾つかの要因が、ＥＶＣを使用したＲＦインピーダンス整合ネットワークのインピーダンス整合プロセスのミリ秒未満の経過時間に寄与しうることを認識するであろう。こうした要因は、ＲＦ信号の電力、ＥＶＣの構成および設計、使用されている整合ネットワークのタイプ、使用されているドライバ回路のタイプおよび構成を含んでもよい。列挙されていない他の要因も、インピーダンス整合プロセスの全体的な経過時間に寄与しうる。それ故にＥＶＣを有するＲＦインピーダンス整合ネットワークのための整合同調プロセス全体の所要時間は、プロセスの開始（すなわち、制御回路によって測定することと、インピーダンス整合を作り出すために必要な調整を計算すること）からプロセスの終了（インピーダンス整合および反射電力の低減に起因してプラズマチャンバの中に連結されたＲＦ電力の効率が増加する時点）まで完了するのに約５００μ秒以下であることが予想される。５００μ秒程度の整合同調プロセスであっても、このプロセス時間は依然として、ＶＶＣを使用したＲＦインピーダンス整合ネットワークよりも大幅な改善を表す。
【0095】
表１は、ＥＶＣの一つの例の動作パラメータとＶＶＣの一つの例の動作パラメータとの比較を示すデータを提示する。見て分かる通り、ＥＶＣは、ＲＦインピーダンス整合ネットワークのための高速切り替えを可能にすることに加えて、幾つかの利点を提示する。
【表1】
【0096】
見て分かる通り、ＥＶＣによって可能にされた高速切替え能力に加えて、ＥＶＣはまた、信頼面での利点、電流操作面での利点、サイズ面での利点をもたらす。ＥＶＣおよび／またはＥＶＣのためにスイッチング回路自体を使用するＲＦインピーダンス整合ネットワークのさらなる利点には、以下が含まれる。
・開示されたＲＦインピーダンス整合ネットワークは、いかなる可動部品も含まないため、機械的故障の可能性は、半導体製造プロセスの一部として使用されうる他の完全な電気回路の可能性に低減される。例えば、典型的なＥＶＣは、銅メタライゼーションを施した高耐久性セラミック基材から形成されて、個別のコンデンサを形成してもよい。可動部品の除去はまた、使用中の熱変動に起因する破壊に対する抵抗性を増大させる。
・ＥＶＣは、ＶＶＣと比較してサイズがコンパクトであり、その結果、重量および体積の低減は、製造施設内の貴重な空間を節約しうる。
・ＥＶＣの設計は、特定の用途の特定の設計ニーズのためにＲＦ整合ネットワークをカスタマイズできる能力の向上をもたらす。ＥＶＣは、カスタム静電容量範囲で構成されてもよく、その一つの例は、非線形静電容量範囲である。こうしたカスタム静電容量範囲は、より広範なプロセスのために、より良好なインピーダンス整合を提供することができる。別の例として、カスタム静電容量範囲は、インピーダンス整合の特定の領域において、分解能をより提供しうる。カスタム静電容量範囲はまた、プラズマ衝突をより容易にするために、より高い点火電圧の発生を可能にしうる。
・短い整合同調プロセス（約５００μ秒以下）は、ＲＦインピーダンス整合ネットワークが、製造プロセス内でのプラズマ変化により良好に耐えることを可能にし、それによってプラズマ安定性を増大させ、製造プロセスに対してより制御された電力をもたらす。
・ＲＦインピーダンス整合ネットワークにおいて、機械的装置ではなくデジタル制御されたＥＶＣを使用することは、プログラミングを通して制御アルゴリズムを微同調する機会をより多く提供する。
・ＥＶＣは、ＶＣＣと比較して優れた低周波（ｋＨｚ）性能を示す。
・開示されたＲＦインピーダンス整合ネットワークは、いかなる可動部品も含まないため、機械的故障の可能性は、半導体製造プロセスの一部として使用されうる他の完全な電気回路の可能性に低減される。例えば、典型的なＥＶＣは、銅メタライゼーションを施した高耐久性セラミック基材から形成されて、個別のコンデンサを形成してもよい。可動部品の除去はまた、使用中の熱変動に起因する破壊に対する抵抗性を増大させる。
・ＥＶＣは、ＶＶＣと比較してサイズがコンパクトであり、その結果、重量および体積の低減は、製造施設内の貴重な空間を節約しうる。
・ＥＶＣの設計は、特定の用途の特定の設計ニーズのためにＲＦ整合ネットワークをカスタマイズできる能力の向上をもたらす。ＥＶＣは、カスタム静電容量範囲で構成されてもよく、その一つの例は、非線形静電容量範囲である。こうしたカスタム静電容量範囲は、より広範なプロセスのために、より良好なインピーダンス整合を提供することができる。別の例として、カスタム静電容量範囲は、インピーダンス整合の特定の領域において、分解能をより提供しうる。カスタム静電容量範囲はまた、プラズマ衝突をより容易にするために、より高い点火電圧の発生を可能にしうる。
・短い整合同調プロセス（約５００μ秒以下）は、ＲＦインピーダンス整合ネットワークが、製造プロセス内でのプラズマ変化により良好に耐えることを可能にし、それによってプラズマ安定性を増大させ、製造プロセスに対してより制御された電力をもたらす。
・ＲＦインピーダンス整合ネットワークにおいて、機械的装置ではなくデジタル制御されたＥＶＣを使用することは、プログラミングを通して制御アルゴリズムを微同調する機会をより多く提供する。
・ＥＶＣは、ＶＣＣと比較して優れた低周波（ｋＨｚ）性能を示す。
【0097】
直列接続ＰＩＮダイオードの両端のＲＦ電圧のバランスを取る
上述の通り、ＰＩＮダイオードは、図１～３に示す整合ネットワークなど、ＲＦ整合ネットワーク内のソリッドステートスイッチとして使用されてもよい。（以下は、ＰＩＮダイオードについて考察するが、当業者であれば、この考察がＮＩＰダイオードにも適用されうることを理解するであろう。） 上述の通り、ＥＶＣは固定コンデンサを備えてもよく、固定コンデンサのそれぞれが固定コンデンサの入出力を切り替えるためのスイッチング回路を有する。例えば、ＥＶＣは、図６のスイッチング回路１４０Ａを利用してもよい。このスイッチング回路１４０Ａにおいて、スイッチは単一のＰＩＮダイオード１６１Ａである。
上述の通り、ＰＩＮダイオードは、図１～３に示す整合ネットワークなど、ＲＦ整合ネットワーク内のソリッドステートスイッチとして使用されてもよい。（以下は、ＰＩＮダイオードについて考察するが、当業者であれば、この考察がＮＩＰダイオードにも適用されうることを理解するであろう。） 上述の通り、ＥＶＣは固定コンデンサを備えてもよく、固定コンデンサのそれぞれが固定コンデンサの入出力を切り替えるためのスイッチング回路を有する。例えば、ＥＶＣは、図６のスイッチング回路１４０Ａを利用してもよい。このスイッチング回路１４０Ａにおいて、スイッチは単一のＰＩＮダイオード１６１Ａである。
【0098】
ＰＩＮダイオードは、オフ状態で非常に低い漏れ電流および静電容量を有するため、有効なＲＦスイッチである。これらの特性は、ＰＩＮダイオードがオフ状態にある時に開回路のように見えることを可能にする。一部の市販のＰＩＮダイオードは、数千ボルトの最大阻止電圧を有する。この最大阻止電圧は一般に、逆方向破壊電圧と呼ばれる。この電圧を超えると、デバイスは雪崩現象（アバランシェ）を起こして故障することになる。この破壊電圧は、ＰＩＮダイオードの有用な電力範囲を制限する。ＰＩＮダイオードはまた、オン状態で最大電流定格を有する。この有限電流定格はまた、ダイオードの最大の有用な電力範囲を制限する。ＰＩＮダイオードを使用して高電力ＲＦスイッチを作るために、複数のダイオードが直列および並列に配置されてもよい。図９は、こうしたＰＩＮダイオードアレイの一例を提供する。ＰＩＮダイオードを直列に追加することは、ダイオードベースのスイッチ２６１Ａの最大阻止電圧を増加させ、またＰＩＮダイオードを並列に接続するとは、スイッチ２６１Ａの全体的な電流搬送容量を増加させる。このようにＰＩＮダイオードを追加することは、スイッチの全体的な電圧および電流搬送容量を増加させることになる一方で、ダイオードＤ１～Ｄ９は、ＲＦ電位を等しく共有して、任意の一つの装置がアバランシェを起こすことを効果的にかつ効率的に回避することがさらに望ましい。
【0099】
例示的なＰＩＮダイオードスイッチは、順方向バイアス電流を使用してオンになる。高電力用途において、この電流は約０．５Ａであってもよい。この順方向バイアス電流は、ＰＩＮダイオードを低抵抗伝導状態にする。オフ状態または遮断状態において、例示的なＰＩＮダイオードは、陰極から陽極への、回路のピークＲＦ電位よりも大きい逆方向電圧を受信する。これは、ＰＩＮダイオードが逆方向バイアス状態に留まり、順方向に伝導しないことを確実にする。複数のＰＩＮダイオードが直列に接続されている場合、逆阻止電圧は、各ＰＩＮダイオード間で等しく共有されていることが望ましい。ダイオードのうちの一つの両端のＲＦ電位が、そのダイオードの両端のＤＣ阻止電圧を超える場合、伝導モードに入ることになる。
【0100】
バランス抵抗器を使用して、各ＰＩＮダイオードの両端の電圧のバランスを取りうる（例えば、図９のバランス抵抗器１６９Ａ（Ｒ１～Ｒ３）を参照）。例示的実施形態において、抵抗器は、ＰＩＮダイオードの両端の漏れ抵抗よりも有意に低いが、抵抗が低すぎることはなく、または過剰な電力を放散することになる。特定の実施形態において、バランス抵抗器は同じ値（例えば、１０ＭΩ）であるが、本発明はそのように限定されない。
【0101】
高電力用途において、ＰＩＮダイオードは多くの場合、冷却を必要とし、ヒートシンクを使用して熱を除去する。図１０は、熱を除去するための一つの潜在的な配置を示す。具体的に、図１０は、熱を伝導するが電気を伝導しない基材２５２に据え付けられた（および潜在的にこの基材上に製造された）ＰＩＮダイオード２５１を示す。基材は、電気接続を確立するための銅トレースを有してもよい。基材はセラミックであってもよいが、そのように限定されない。基材は電気絶縁体であり、優れた熱伝導体であることが好ましい。これは、ＰＩＮダイオードをパッケージまたはヒートシンクから電気的に絶縁することを可能にするが、接合部からケースまでの熱インピーダンスは依然として低い。基材２５２は、ヒートシンク２５３上に位置付けられている。基材は、ヒートシンクにクランプ留めされてもよく、熱グリースがそれらの間に取り付けられる。ヒートシンクは通常、接地されていて、金属の導電性材料で作製されているが、本発明はそのように限定されない。以下でより詳細に論じる通り、寄生容量２５４は、ＰＩＮダイオード２５１と導電性熱２５３の間に結果的に生じる。
【0102】
図９のバランス抵抗器１６９Ａは、ＤＣ阻止電圧のバランスを取ってもよいが、ＲＦ電圧のバランスを適切に取ることができない場合がある。より高い周波数にて、ＰＩＮダイオード接合静電容量の静電容量リアクタンスは、ＤＣバランス抵抗器の値以下になることがある。この時点で、接合静電容量は、直列接続されたＰＩＮダイオードの両端のＲＦ電圧のバランスの主因になってもよい。さらに、複数のＰＩＮダイオードが直列に接続されている時に、接合静電容量、およびダイから接地への静電容量は、分圧器を作り出す。この分圧器は、ＰＩＮダイオード間での電圧分割に影響を与える。結果として、この等しくない電圧分布は、直列ＰＩＮダイオードの有用な範囲を制限する。図９は、これらの寄生容量１７１を示す。Ｃｐ１－４は、ダイからヒートシンクまでの静電容量であり、Ｃｊ１－３は、オフ状態のＰＩＮダイオードの陰極から陽極までの静電容量である。
【0103】
理想的な状況において、阻止電圧は、各ＰＩＮダイオード間で均等に分割される。例えば、三つのダイオードが使用され、ＤＣ阻止電圧が３ｋＶである場合、阻止電圧は、各ダイオード間で１ｋＶあるように均等に分割されることになる。ＲＦ電位も均等に分割されることになる。
【0104】
図１１は、シミュレーションに基づく、図９のダイオードベースのスイッチのダイオード間の電圧のグラフである。モデルは、３ｋＶの１７ＡのＰＩＮダイオードで使用した。このダイオードは、３ｋＶにて２．２ｐＦの接合静電容量、および１０ｕＡの漏れ電流を有する。１３ＭＨｚの周波数源を、２５００Ｖの振幅で使用した。３ｋＶのＤＣ阻止電圧を使用した。
【0105】
図１１の波形２０１～２０３は、各ＰＩＮダイオードスイッチの両端の電圧が、ダイから接地への寄生容量によってどのように影響を受けるかを示す。波形２０１は、第一のダイオードＤ１の両端の電圧を示す。このダイオードＤ１は、その両端で最大ＲＦ電圧を有する。波形２０２は、第二のダイオードＤ２の両端の電圧を示す。このダイオードＤ２は、第二の最大電位を有する。波形２０３は、第三のダイオードＤ３の両端の電圧を示す。このダイオードＤ３は、その両端で最小ＲＦ電圧を有する。Ｄ１の両端の電圧は、１ｋＶの阻止電圧を超える。結果として、Ｄ１は正弦波の一部の間に順方向伝導する。
［ヒートシンクのフロート］
［ヒートシンクのフロート］
【0106】
接地への寄生容量を排除する一つの方法は、ヒートシンクを浮遊させることによって接地を除去することである。この場合、ヒートシンクは接地として働く。この場合、追加の寄生容量Ｃｐ５は、浮遊ヒートシンクと回路接地の間にあることになる。このオプションを、図９に寄生容量Ｃｐ５で示す。
【0107】
図１２は、浮遊ヒートシンクを使用する、図９のダイオードベースのスイッチのダイオード間の電圧のグラフである。このシミュレーションでは、ヒートシンクから接地までの静電容量をモデル化するために０．１ｐＦの非常に小さい静電容量を使用し、ヒートシンクから接地までの抵抗をモデル化するために１０００ＭΩの非常に高い抵抗を使用した。
【0108】
図１２は、ＰＩＮダイオードの間の電圧が等しくないことを示す。波形２０４は、Ｄ１の両端の電圧であり、波形２０５は、Ｄ２の両端の電圧であり、波形２０６は、Ｄ３の両端の電圧である。電圧は、ヒートシンクが浮遊接地面のように働くため、等しくない。ＰＩＮダイオードから浮遊接地への寄生容量は、互いに連結している。これらの静電容量は、各ダイオードの両端で等しくないため、電圧はバランスが取れていない。この問題に対する一つの可能な解決策は、各ＰＩＮダイオードダイに対して個別の浮遊ヒートシンクを使用することである。これは、寄生容量間の共通の連結経路を無くすことになる。しかしながら、ヒートシンクが大きいことがあるため、このアプローチは機械的実装の観点から実用的ではない場合がある。
【0109】
［等しくないバランス抵抗器］
図１１に示す通り、ＰＩＮダイオードの間の電圧は等しくなく、最大電圧電位を有するダイオードは順方向導電である。これが生じるのは、ＤＣ阻止電圧がこのダイオードの両端のＲＦ電位よりも大きくないからである。この問題に対する一つの解決策は、バランス抵抗器に不均等な値を使用することである。一つの実施形態において、図９を再び参照すると、Ｒ１は１５ＭΩであり、Ｒ２は１０ＭΩであり、Ｒ３は５ＭΩである。図１３はシミュレーション結果を示す。波形２０７はダイオードＤ１の両端の電圧であり、波形２０８はダイオードＤ２の両端の電圧であり、波形２０９はダイオードＤ３の両端の電圧である。図１３はシミュレーション結果を示す。各ダイオードの両端のＤＣ阻止電圧は、等しくないＲＦ電位に比例する。ＲＦ波形は、ＤＣオフセットを中心とする。これで三つすべてのダイオードはオフ状態に保たれ、順方向に伝導しない。しかしながら、ダイオードのうちの一つの両端のＲＦ電位がダイオードの逆方向電圧定格よりも大きい場合、ダイオードは依然としてアバランシェを起こすことになり、これは装置を破壊する可能性がある。このアプローチでは、各ダイオードの両端の電圧を均等に分割しない限りにおいて、直列接続ダイオードの全電圧定格電位を得られない。
図１１に示す通り、ＰＩＮダイオードの間の電圧は等しくなく、最大電圧電位を有するダイオードは順方向導電である。これが生じるのは、ＤＣ阻止電圧がこのダイオードの両端のＲＦ電位よりも大きくないからである。この問題に対する一つの解決策は、バランス抵抗器に不均等な値を使用することである。一つの実施形態において、図９を再び参照すると、Ｒ１は１５ＭΩであり、Ｒ２は１０ＭΩであり、Ｒ３は５ＭΩである。図１３はシミュレーション結果を示す。波形２０７はダイオードＤ１の両端の電圧であり、波形２０８はダイオードＤ２の両端の電圧であり、波形２０９はダイオードＤ３の両端の電圧である。図１３はシミュレーション結果を示す。各ダイオードの両端のＤＣ阻止電圧は、等しくないＲＦ電位に比例する。ＲＦ波形は、ＤＣオフセットを中心とする。これで三つすべてのダイオードはオフ状態に保たれ、順方向に伝導しない。しかしながら、ダイオードのうちの一つの両端のＲＦ電位がダイオードの逆方向電圧定格よりも大きい場合、ダイオードは依然としてアバランシェを起こすことになり、これは装置を破壊する可能性がある。このアプローチでは、各ダイオードの両端の電圧を均等に分割しない限りにおいて、直列接続ダイオードの全電圧定格電位を得られない。
【0110】
［平衡コンデンサ］
等しくない電圧分布は寄生容量によって作り出される一連の等しい分圧の結果であるため、一つの解決策は、集中素子または一体型プリント平衡コンデンサを使用して、各ダイオードの両端の電圧のバランスを取り戻すことである。一つの実施形態において、プリントされたコンデンサは、基材上に銅トレースで形成されていて、基材材料の誘電率を使用するが、本発明はそのように限定されない。
等しくない電圧分布は寄生容量によって作り出される一連の等しい分圧の結果であるため、一つの解決策は、集中素子または一体型プリント平衡コンデンサを使用して、各ダイオードの両端の電圧のバランスを取り戻すことである。一つの実施形態において、プリントされたコンデンサは、基材上に銅トレースで形成されていて、基材材料の誘電率を使用するが、本発明はそのように限定されない。
【0111】
図１４は、一つの実施形態による、平衡コンデンサ１７０Ｂ（Ｃｂ１、Ｃｂ２）を利用するダイオードベースのスイッチ１６２Ｂを示す。示す通り、平衡コンデンサＣｂ１、Ｃｂ２を、各ストリング１６８Ｂの第一および第二のダイオード１７３、１７４のそれぞれの両端に追加して、オフ状態の間に、それらの間の電圧分割を変化させた。示されていないが、平衡コンデンサを、各ストリング１６８Ｂの最後のダイオード１７５の両端に追加することも可能である。例示的実施形態において、陰極から陽極への寄生容量は、コンデンサの代わりに最後のダイオード１７５（Ｄ３、Ｄ６、Ｄ９）に使用されることになる。さらに、この実施形態において、バランス抵抗器１６９Ｂは等しい値であり、その理由は平衡コンデンサ１７０Ｂが、各ダイオードの両端でＲＦ電位が等しくなることを引き起こすためであるが、本発明はそのように制限されない。他の実施形態において、バランス抵抗器は省略されてもよい。
【0112】
図１４において、スイッチ１６２Ｂは、直列接続ダイオードのストリング１６８Ｂを有して示されている。三つのストリング１６８Ｂが示されているが、他の実施形態において、任意の数のストリングが存在することができる。直列接続ダイオードの各々はＰＩＮダイオードであるが、代替的にダイオードはＮＩＰダイオードとすることができる。各ストリング１６８Ｂについて、ダイオードのうちの少なくとも一つは、ダイオードに並列である平衡コンデンサ１７０Ｂを有する。この例において、各ストリングの第一のダイオード１７３は、平衡コンデンサＣｂ１に並列であり、各ストリングの第二のコンデンサ１７４は、平衡コンデンサＣｂ２に対して並列である。第三のダイオード１７５は並列平衡コンデンサを有するが、他の実施形態において、これらのダイオード１７５は平衡コンデンサを有してもよい。
【0113】
例示的実施形態において、第一のストリング１７６の第一のダイオードＤ１が他のストリング１７７、１７８の各々の第一のダイオードＤ４、Ｄ７に並列であり、第一のストリング１７６の第二のダイオードＤ２が他のストリングの各々の第二のダイオードＤ５、Ｄ６に並列に連結されているように、ストリング１６８Ｂのダイオードはアレイ状に配置されている。さらに、ストリング１６８Ｂの各々の第一のダイオード１７３は、共通の第一の平衡コンデンサＣｂ１を共有し、各ストリング１６８Ｂの第二のダイオード１７４は、共通の第二の平衡コンデンサＣｂ２を共有する。さらに、この実施形態において、ストリング１６８Ｂの各々の第一のダイオード１７３は、第一のダイオード１７３に並列に連結された共通の第一のバランス抵抗器Ｒ１を共有し、各ストリング１６８Ｂの第二のダイオード１７４は、第二のダイオード１７４に並列に連結された共通の第二のバランス抵抗器Ｒ２を共有する。
【0114】
平衡コンデンサの値は異なってもよく、または同じであってもよい。これらの値は、様々な方法によって選択されてもよく、使用される特定のスイッチ、ダイオードの値、予想される寄生容量の値、抵抗器の値などに依存してもよい。方法は、静電容量値の値を計算するために使用されてもよい一方で、トライアル・アンド・エラーを代替的に使用して、各ダイオード間で電圧を均等に分割（またはほぼ均等に分割）することを可能にするのに最も有効な静電容量値を決定してもよい。
【0115】
図１５は、ダイオードベースのスイッチ１６２Ｃ内の平衡コンデンサを利用するための代替的な構成を示す。この構成は、アレイの所与の列のダイオード（例えば、第一のダイオード１７３Ｃ（Ｄ１、Ｄ４、Ｄ７））が互いに並列に連結されていないことを除き、図１４と同一である。この場合、各列（例えば、第一のダイオード１７３Ｃ）に並列である平衡コンデンサ（例えば、Ｃｂ１）を有するのではなく、第一および第二のダイオード列１７３Ｃ、１７４Ｃの各ダイオードに並列である別個の平衡コンデンサがある。この実施形態において、ダイオード１７５Ｃの最後の列は、平衡コンデンサを有しない。他の実施形態において、最後の列のダイオードはまた、それ自体の平衡コンデンサを有してもよい。言い換えれば、ダイオードＤ１は平衡コンデンサＣｂ１１を有し、ダイオードＤ２は平衡コンデンサＣｂ２１を有し、ダイオードＤ４は平衡コンデンサＣｂ１２を有し、ダイオードＤ５は平衡コンデンサＣｂ２２を有し、ダイオードＤ７は平衡コンデンサＣｂ１ｎを有し、ダイオードＤ２は平衡コンデンサＣｂ２ｎを有する。この図においてバランス抵抗器は省略されているが、図１４と同様に含まれてもよい。
【0116】
以下の図１６は、図１４に類似したアレイ状の平衡コンデンサおよび抵抗器を利用するダイオードベースのスイッチ１６２Ｄのシミュレーション概略図である。ダイオードＤ１、Ｄ２、Ｄ３について、シミュレーションは、３ｋＶにて２．２ｐＦの接合静電容量および１０ｕＡの漏れ電流を有する、３ｋＶの１７ＡのＰＩＮダイオードを使用した。１３ＭＨｚの周波数源Ｖ１（接地４０に連結）を、２５００Ｖの振幅で使用した。３ｋＶのＤＣ阻止電圧を使用した。図１６のシミュレーション概略図は簡略化されていることに留意されたい。電圧源Ｖ１はまた、ＤＣオフセット電圧（例えば、３ｋＶ）を含んでもよい。ＤＣオフセット電圧は、チョークを通してＰＩＮダイオードの陰極に典型的に供給される阻止電圧をシミュレーションするために使用されてもよい。このチョークはまた、スイッチがオンの時に、順方向バイアス電圧（例えば、－５Ｖ）を代替的に供給するために使用されてもよい。
【0117】
ＰＩＮダイオードＤ１、Ｄ２、Ｄ３の単一の第一のストリング１６８Ｄが使用され、これは３ｋＶの阻止電圧を均等に分配するために、対応するバランス抵抗器１６９Ｄ（Ｒｂ１、Ｒｂ２、Ｒｂ３）を有する。このシミュレーションにおいて、バランス抵抗器１６９Ｄの各々は、１０ＭΩの抵抗を有する。第一の二つのダイオードＤ１、Ｄ２は、対応する平衡コンデンサ１７０Ｄを有する。平衡コンデンサＣｂ１は３ｐＦの静電容量を有し、平衡コンデンサＣｂ２は１ｐＦの静電容量を有する。寄生容量１７１も表され、それぞれＣｐ１、Ｃｐ２、Ｃｐ３である。バイアスインダクタＬｂｉａｓ（１ｍ）をＲＦチョークとして使用した。これは、動作周波数にて高いインピーダンスを有し、これがＤＣ阻止電圧および順方向バイアス電圧のためのＤＣ戻り経路を提供する。さらに、ＲＦが通過するのを可能にするために、しかしＤＣ阻止電圧を遮断するＤＣ阻止コンデンサＣ１が使用された。抵抗器Ｒｌ（１０ＭΩ）はＲＦ負荷である。
【0118】
図１７は、一つの実施形態による、平衡コンデンサを利用する、図１５のダイオードベースのスイッチのダイオード間の電圧のグラフである。観察されうる通り、ＲＦ電位はバランスが取れていて、各ダイオードの両端の電圧は波形２１０によって表されている。
【0119】
上述の通り、本明細書で論じたダイオードベースのスイッチは、ＲＦ整合ネットワークで使用されるＥＶＣに組み込まれてもよい。インピーダンスを整合させるためのこうした整合ネットワークは、半導体処理ツールで利用されてもよい。こうした整合ネットワークはまた、インピーダンス整合の方法、および／またはインピーダンス整合を含む半導体を製造する方法で利用されてもよい。
【0120】
［非導電性ヒートシンク］
図１０に関して上述の通り、電気を伝導する金属ヒートシンクの使用は、ダイオードベースのスイッチのダイオードの両端のＲＦ電位を不均衡にさせる寄生容量２５４につながることがある。上記の解決策は、この問題に対処するために、かつＲＦ電位のバランスを取るために、平衡コンデンサを使用する。
図１０に関して上述の通り、電気を伝導する金属ヒートシンクの使用は、ダイオードベースのスイッチのダイオードの両端のＲＦ電位を不均衡にさせる寄生容量２５４につながることがある。上記の解決策は、この問題に対処するために、かつＲＦ電位のバランスを取るために、平衡コンデンサを使用する。
【0121】
ダイオード間でのＲＦ電位のバランスを保つ別のアプローチは、図１８に示す通り、非導電性ヒートシンクを使用することである。このアプローチによると、ヒートシンク２５５は、熱伝導性であるが電気絶縁性の材料から作製されている。ダイオードベースのスイッチのダイオード２５１は、伝導性ヒートシンク上に位置付けられている非導電性基材上に位置付けられていることとは対照的に、非導電性ヒートシンク上に直接位置付けられている。特定の実施形態において、ヒートシンクは、酸化ベリリウム（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、またはアルミナセラミック（Ａｌ２Ｏ３）などのセラミック材料を含むか、またはそれから作製されている。こうした材料は、効果的な熱伝導体であり、また効果的な電気絶縁体でもある。また、セラミックの代わりに使用されうる多数の複合材料もある。ヒートシンクは、空気冷却または水冷却されてもよい。
【0122】
ヒートシンクの導電性特性が取り除かれると、回路概略図は図９のものと類似しているが、寄生容量１７１がない。従って、ＲＦ電位は、ダイオード２５１、１６８Ａ間で均等にバランスが取られている。
【0123】
図１０に関して上述の通り、ＰＩＮダイオードアレイが非導電性基材上に製造される時に、基材は、電気接続を確立するために、基材上に銅トレースを有してもよい。部品は基材にはんだ付けされてもよい。基材は、導電性ヒートシンクに取り付けられる場合、ヒートシンクに締め付けられてもよく、熱グリースがそれらの間に取り付けられてもよい。しかしながら、グリースは、アセンブリに余分な熱インピーダンスを加え、アセンブリに据え付けられた構成要素の温度を上昇させる。非導電性ヒートシンクおよび回路セラミック基材を一つの均質な部品にするために、導電性ヒートシンクを除去することによって、基材クランプおよび熱グリースが除去されてもよい。この実施形態によると、回路はセラミックヒートシンクの真上に製造されることができる。
【0124】
スイッチのダイオード間での電圧不均衡を除去（または低減）することに加えて、図１８の非導電性ヒートシンクは別の利点を提供しうることに留意されたい。Ｌタイプの整合（図２に示すものなど）において、直列出力コンデンサ（例えば、図２の直列コンデンサ３１を参照）から接地への寄生容量は、この静電容量が整合ネットワーク範囲を制限しうるため、問題である場合がある。本明細書で論じる通り、寄生容量は、接地された導電性ヒートシンクに順にクランプ留めされるセラミック基材上にスイッチング回路を配置する時に発生されてもよい。これは、この寄生容量のリアクタンスが低くなる、より高い周波数において特に明らかである。キャップアレイをセラミックヒートシンクに据え付けることによって、寄生容量が除去されてもよく、それ故に同調範囲を増大させる。別の方法として、伝導性ヒートシンクを浮かせることが可能である。
【0125】
本明細書で論じる整合ネットワークの実施形態は、Ｌまたはｐｉ構成を使用していた一方で、特許請求の対象である整合ネットワークは、「Ｔ」型構成などの他の整合ネットワーク構成で構成されうることに留意されたい。別段の記載がない限り、本明細書で論じる可変コンデンサ、スイッチング回路、および方法は、ＲＦインピーダンス整合ネットワークに適した任意の構成で使用されうる。
【0126】
本明細書で論じる実施形態は、インピーダンス整合を達成するために、整合ネットワーク内の一つ以上の可変コンデンサを使用する一方で、任意の可変リアクタンス素子を使用することができることに留意されたい。可変リアクタンス素子は、一つ以上の個別のリアクタンス素子を含むことができ、リアクタンス素子は、コンデンサまたはインダクタまたは類似の反応性装置である。
【0127】
本出願には、所有者共通の米国特許第１０，４６０，９１２号、米国特許公報第ＵＳ２０２１／０３２７６８４号、米国特許公報第ＵＳ２０２１／０３２７６８４号、米国特許第１０，９８４，９８５号の全体が参照により本明細書に組み込まれる。
【0128】
本発明は、本発明の現在の好適な実施方法を含む特定の実施例に関して説明されてきたが、当業者であれば、上述のシステムおよび技法の多数の変形および変更があることを理解するであろう。当然のことながら、本発明の範囲から逸脱することなく、他の実施形態が利用されてもよく、構造的および機能的修正がなされてもよい。それ故に本発明の趣旨および範囲は、添付の特許請求の範囲に記載の通りに広く解釈されるべきである。
【符号の説明】
【0129】
１１ 整合ネットワーク
１３ ＲＦ入力
１５ ＲＦ源
１７ ＲＦ出力
１９ プラズマチャンバ
２１ センサ
２３ 第一の電極
２５ 第二の電極
２７ 基材
３１ 直列コンデンサ
３３ 分路コンデンサ
３５ 直列インダクタ
３７ ＲＦチョークおよびフィルタ回路
３９ ドライバ回路
４１ ＲＦチョークおよびフィルタ回路
４３ ドライバ回路
４５ 制御回路
４７ 電源
４９ センサ
８５Ａ 半導体処理システム
８６ 半導体処理ツール
１０５Ａ 入力
１０７Ａ 共通出力
１１１Ａ 第一の電源スイッチ
１１３ 入力
１１３Ａ 第二の電源スイッチ
１１５ 高電圧電源
１１７ 低電圧電源
１２９ コマンド入力
１３０ 出力
１３７ ＲＦチョークおよびフィルタ回路
１３９ ドライバ回路
１４０Ａ、Ｂ スイッチング回路
１４１Ａ、Ｂ フィルタ
１４５ 制御回路
１５０ 回路
１５１ ＥＶＣ
１５１ａ 第一のコンデンサアレイ
１５１ｂ 第二のコンデンサアレイ
１５３Ａ、Ｂ 固定コンデンサ
１５３ コンデンサ
１５５ 可変静電容量システム
１６１ スイッチ
１６２Ｂ，Ｃ，Ｄ スイッチ
１６３Ａ 電流
１６４Ａ センサ
１６５Ａ ノード
１６６Ａ ノード
１６７Ａ 電流
１６８Ａ，Ｂ，Ｄ ストリング
１６９Ａ，Ｂ，Ｄ バランス抵抗器
１７０Ｂ，Ｄ 平衡コンデンサ
１７１ 寄生容量
１７３ 第一のダイオード
１７４ 第二のコンデンサ
１７５ 第三のダイオード
１７６ 第一のストリング
１７７ ストリング
１７８ ストリング
２０１－２１０ 波形
２５１ ダイオード
２５２ 基材
２５３ ヒートシンク
２５４ 寄生容量
２５５ ヒートシンク
２６１ スイッチ
４０７ 反射電力
１３ ＲＦ入力
１５ ＲＦ源
１７ ＲＦ出力
１９ プラズマチャンバ
２１ センサ
２３ 第一の電極
２５ 第二の電極
２７ 基材
３１ 直列コンデンサ
３３ 分路コンデンサ
３５ 直列インダクタ
３７ ＲＦチョークおよびフィルタ回路
３９ ドライバ回路
４１ ＲＦチョークおよびフィルタ回路
４３ ドライバ回路
４５ 制御回路
４７ 電源
４９ センサ
８５Ａ 半導体処理システム
８６ 半導体処理ツール
１０５Ａ 入力
１０７Ａ 共通出力
１１１Ａ 第一の電源スイッチ
１１３ 入力
１１３Ａ 第二の電源スイッチ
１１５ 高電圧電源
１１７ 低電圧電源
１２９ コマンド入力
１３０ 出力
１３７ ＲＦチョークおよびフィルタ回路
１３９ ドライバ回路
１４０Ａ、Ｂ スイッチング回路
１４１Ａ、Ｂ フィルタ
１４５ 制御回路
１５０ 回路
１５１ ＥＶＣ
１５１ａ 第一のコンデンサアレイ
１５１ｂ 第二のコンデンサアレイ
１５３Ａ、Ｂ 固定コンデンサ
１５３ コンデンサ
１５５ 可変静電容量システム
１６１ スイッチ
１６２Ｂ，Ｃ，Ｄ スイッチ
１６３Ａ 電流
１６４Ａ センサ
１６５Ａ ノード
１６６Ａ ノード
１６７Ａ 電流
１６８Ａ，Ｂ，Ｄ ストリング
１６９Ａ，Ｂ，Ｄ バランス抵抗器
１７０Ｂ，Ｄ 平衡コンデンサ
１７１ 寄生容量
１７３ 第一のダイオード
１７４ 第二のコンデンサ
１７５ 第三のダイオード
１７６ 第一のストリング
１７７ ストリング
１７８ ストリング
２０１－２１０ 波形
２５１ ダイオード
２５２ 基材
２５３ ヒートシンク
２５４ 寄生容量
２５５ ヒートシンク
２６１ スイッチ
４０７ 反射電力
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【国際調査報告】