特表2024-522344クランプ回路を有するＲＦインピーダンス整合ネットワーク
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-06-18
(54)【発明の名称】クランプ回路を有するＲＦインピーダンス整合ネットワーク
(51)【国際特許分類】
H05H 1/46 20060101AFI20240611BHJP
H01L 21/3065 20060101ALI20240611BHJP
【ＦＩ】
H05H1/46 R
H01L21/302 101Z
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023572616
(86)(22)【出願日】2022-05-23
(85)【翻訳文提出日】2023-11-22
(86)【国際出願番号】 US2022030483
(87)【国際公開番号】W WO2022251090
(87)【国際公開日】2022-12-01
(31)【優先権主張番号】63/192,602
(32)【優先日】2021-05-25
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．Ｂｌｕ－ｒａｙ
２．ＢＬＵＥＴＯＯＴＨ
(71)【出願人】
【識別番号】523374781
【氏名又は名称】リノ・テクノロジーズ・インコーポレイテッド
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ロナルド・アンソニー・デッカー
【テーマコード（参考）】
2G084
5F004
【Ｆターム（参考）】
2G084AA02
2G084AA05
2G084CC33
2G084DD57
2G084HH08
2G084HH21
2G084HH22
2G084HH23
2G084HH24
2G084HH52
5F004BB13
5F004CA03
(57)【要約】
一つの実施形態において、ＲＦインピーダンス整合回路が開示されている。整合回路は、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）を含む。各ＥＶＣは固定コンデンサを含み、固定コンデンサの各々は、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する。各スイッチング回路は、ＰＩＮダイオードまたはＮＩＰダイオードを含むスイッチと、スイッチに動作可能に連結されたドライバ回路と、ドライバ回路とスイッチの間で動作可能に連結されたフィルタと、フィルタとスイッチの間で動作可能に連結されたクランプ回路とを含む。クランプ回路は、クランプ電源に動作可能に連結された第一の端子と、フィルタの端子に動作可能に連結された別個の第二の端子とを有する遮断装置を含む。
【特許請求の範囲】
【請求項1】
無線周波数（ＲＦ）インピーダンス整合回路であって、ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、
プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、
ＰＩＮダイオードまたはＮＩＰダイオードを含むスイッチと、
前記スイッチに動作可能に連結されたドライバ回路と、
前記ドライバ回路と前記スイッチの間に動作可能に連結されたフィルタと、
前記フィルタと前記スイッチの間に動作可能に連結されたクランプ回路であって、クランプ電源に動作可能に連結された第一の端子と、前記フィルタの端子に動作可能に連結された別個の第二の端子とを有する遮断装置を備えるクランプ回路と、を備える、整合回路。
【請求項2】
各スイッチング回路について、前記クランプ回路の前記遮断装置がＰＩＮダイオードまたはＮＩＰダイオードである、請求項１に記載の整合回路。
【請求項3】
各スイッチング回路について、前記クランプ回路の前記遮断装置が、前記スイッチのオフ状態の絶縁に影響を与えないように、低いオフ状態の静電容量を有する、請求項１～２のいずれかに記載の整合回路。
【請求項4】
各スイッチング回路について、前記クランプ回路の前記遮断装置の前記第二の端子が、前記フィルタと、前記固定コンデンサと、前記スイッチとの間で電気的に接続されている、請求項１に記載の整合回路。
【請求項5】
各スイッチング回路について、前記フィルタがインダクタを備える、請求項１～４のいずれかに記載の整合回路。
【請求項6】
前記フィルタが、前記インダクタと、直列に連結された抵抗器とを備える、請求項５に記載の整合回路。
【請求項7】
各スイッチング回路について、前記ドライバ回路が、逆方向バイアス電圧を受信する、かつ受信した入力信号に応答して前記逆方向バイアス電圧を共通出力に、切り替え可能に接続するように構成された第一の電源スイッチと、
順方向バイアス電圧を受信する、かつ受信した入力信号に応答して前記順方向バイアス電圧を共通出力に、切り替え可能に接続するように構成された第二の電源スイッチと、を備え、
共振フィルタの第一の端子が、前記共通出力に電気的に連結されている、かつ、
前記共振フィルタの前記第一の端子と異なる、前記共振フィルタの第二の端子が、前記クランプ回路の前記遮断装置の端子と、前記固定コンデンサと前記スイッチの間のノードとの両方に電気的に連結されている、請求項１～６のいずれかに記載の整合回路。
【請求項8】
各スイッチング回路について、前記スイッチング回路をオンに切り替え、それによって前記対応する固定コンデンサを入力に切り替えるために、ＤＣ電流が、前記順方向バイアス電圧から前記スイッチを通って流れる、請求項７に記載の整合回路。
【請求項9】
前記順方向バイアス電圧および前記スイッチが、共通接地に動作可能に連結されている、請求項８に記載の整合回路。
【請求項10】
インピーダンスを整合する方法であって、整合回路の無線周波数（ＲＦ）入力を、ＲＦ信号を提供するＲＦ源に連結することと、
前記整合回路のＲＦ出力をプラズマチャンバに連結することであって、前記整合回路が、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、
ＰＩＮダイオードまたはＮＩＰダイオードを含むスイッチと、
前記スイッチに動作可能に連結されたドライバ回路と、
前記ドライバ回路と前記スイッチの間に動作可能に連結されたフィルタと、
前記フィルタと前記スイッチの間に動作可能に連結されたクランプ回路であって、クランプ電源に動作可能に連結された第一の端子と、前記フィルタの端子に動作可能に連結された別個の第二の端子とを有する遮断装置を備える、クランプ回路と、を備える、連結することと、
前記少なくとも一つのＥＶＣの前記スイッチング回路のうちの少なくとも一つによってインピーダンスを整合させて、その対応する固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変化させることと、を含む、方法。
【請求項11】
各スイッチング回路について、前記クランプ回路の前記遮断装置がＰＩＮダイオードまたはＮＩＰダイオードである、請求項１０に記載の方法。
【請求項12】
各スイッチング回路について、前記クランプ回路の前記遮断装置が、前記スイッチのオフ状態の絶縁に影響を与えないように、低いオフ状態の静電容量を有する、請求項１０～１１のいずれかに記載の方法。
【請求項13】
各スイッチング回路について、前記クランプ回路の前記遮断装置の前記第二の端子が、前記フィルタと、前記固定コンデンサと、前記スイッチとの間に電気的に接続されている、請求項１２に記載の方法。
【請求項14】
各スイッチング回路について、前記フィルタがインダクタを備える、請求項１０～１３のいずれかに記載の方法。
【請求項15】
前記フィルタが、前記インダクタと、直列に連結された抵抗器とを備える、請求項１４に記載の方法。
【請求項16】
各スイッチング回路について、前記ドライバ回路が、逆方向バイアス電圧を受信する、かつ受信した入力信号に応答して前記逆方向バイアス電圧を共通出力に、切り替え可能に接続するように構成された第一の電源スイッチと、
順方向バイアス電圧を受信する、かつ受信した入力信号に応答して前記順方向バイアス電圧を共通出力に、切り替え可能に接続するように構成された第二の電源スイッチと、を備え、
共振フィルタの第一の端子が、前記共通出力に電気的に連結されている、かつ、
前記共振フィルタの前記第一の端子と異なる、前記共振フィルタの第二の端子が、前記クランプ回路の前記遮断装置の端子と、前記固定コンデンサと前記スイッチの間のノードとの両方に電気的に連結されている、請求項１０～１５のいずれかに記載の方法。
【請求項17】
各スイッチング回路について、前記スイッチング回路をオンに切り替え、それによって前記対応する固定コンデンサを入力に切り替えるために、ＤＣ電流が、前記順方向バイアス電圧から前記スイッチを通って流れる、請求項１６に記載の方法。
【請求項18】
前記順方向バイアス電圧および前記スイッチが、共通接地に動作可能に連結されている、請求項１７に記載の方法。
【請求項19】
半導体処理ツールであって、基材上に材料を堆積させるように、または前記基材から材料をエッチングするように構成されたプラズマチャンバと、
プラズマチャンバに動作可能に連結されたインピーダンス整合回路であって、前記インピーダンス整合回路が、
ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、
前記プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、
ＰＩＮダイオードまたはＮＩＰダイオードを含むスイッチと、
前記スイッチに動作可能に連結されたドライバ回路と、
前記ドライバ回路と前記スイッチの間に動作可能に連結されたフィルタと、
前記フィルタと前記スイッチの間に動作可能に連結されたクランプ回路であって、クランプ電源に動作可能に連結された第一の端子と、前記フィルタの端子に動作可能に連結された別個の第二の端子とを有する遮断装置を備えるクランプ回路と、を備える、半導体処理ツール。
【請求項20】
半導体を製造する方法であって、前記方法が、基材上に材料層を堆積させるように、または前記基材から材料層をエッチングするように構成されたプラズマチャンバ内に前記基材を配置することと、
堆積またはエッチングを実施するために、ＲＦ源からのＲＦ電力をプラズマチャンバに連結することによってプラズマチャンバ内のプラズマを通電することと、
前記プラズマを通電している間に、前記プラズマチャンバと前記ＲＦ源の間で連結されたインピーダンス整合回路によってインピーダンス整合を実行することと、を含み、前記インピーダンス整合回路が、
前記ＲＦ源に動作可能に連結するように構成されたＲＦ入力と、
前記プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、
少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、前記少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、前記固定コンデンサの各々が、前記固定コンデンサの入出力を切り替えて前記ＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、
インピーダンス整合を可能にするために、各ＥＶＣの前記固定コンデンサの入出力の前記切り替えを引き起こすように構成された制御回路と、を備え、
各ＥＶＣの各固定コンデンサのための各スイッチング回路が、
ＰＩＮダイオードまたはＮＩＰダイオードを含むスイッチと、
前記スイッチに動作可能に連結されたドライバ回路と、
前記ドライバ回路と前記スイッチの間に動作可能に連結されたフィルタと、
前記フィルタと前記スイッチの間に動作可能に連結されたクランプ回路であって、クランプ電源に動作可能に連結された第一の端子と、前記フィルタの端子に動作可能に連結された別個の第二の端子とを有する遮断装置を備えるクランプ回路と、を備える、方法。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、２０２１年５月２５日に出願された米国仮出願第６３／１９２，６０２号の利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
本出願は、２０２１年５月２５日に出願された米国仮出願第６３／１９２，６０２号の利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
【背景技術】
【0002】
マイクロプロセッサ、メモリチップ、および別の集積回路などの半導体デバイスの製造において、半導体デバイス製造プロセスは、製造の異なる段階でプラズマ処理を使用する。プラズマ処理は、ＲＦ（無線周波数）エネルギーをガス混合物に導入することによって、エネルギーをガス分子に付与することによってガス混合物を通電することを伴う。このガス混合物は典型的に、プラズマチャンバとも呼ばれる真空チャンバ内に含まれ、ＲＦエネルギーは、電極または他の手段を通してチャンバ内に導入される。典型的なプラズマプロセスにおいて、高周波電源は、所望のＲＦ周波数およびＲＦ電力で電力を生成し、この電力は、ＲＦケーブルおよびネットワークを通してプラズマチャンバに伝送される。
【0003】
高周波電源からプラズマチャンバへの電力の効率的な伝達を提供するために、ＲＦ整合ネットワークが、高周波電源とプラズマチャンバの間に位置付けられている。ＲＦ整合ネットワークの目的は、プラズマインピーダンスを高周波電源に適した値に変換することである。多くの場合、特に半導体製造プロセスにおいて、ＲＦ電力は５０オームの同軸ケーブルを通して伝送され、高周波電源のシステムインピーダンス（出力インピーダンス）も５０オームである。一方で、ＲＦ電力によって駆動されるプラズマのインピーダンスは、プラズマ化学およびプラズマチャンバ内部の他の条件に基づいて変化する。このインピーダンスは、最大送電のために、非反応性５０オーム（すなわち、５０＋ｊ０）に変換されなければならない。ＲＦ整合ネットワークは、高周波電源のためにプラズマインピーダンスを５０オームに連続的に変換するというこのタスクを実施する。大半の場合において、この変換は、ＲＦ整合ネットワークの入力側のインピーダンスが５０＋ｊ０オーム、すなわち純粋に抵抗性の５０オームになるように行われる。
【0004】
ＲＦ整合ネットワークは、可変コンデンサと、コンデンサを制御するためのマイクロプロセッサベースの制御回路とを備えてもよい。可変コンデンサの値およびサイズは、プラズマチャンバの電力操作能力、動作周波数、およびインピーダンス範囲によって影響を受ける。ＲＦ整合ネットワークで使用される主要な可変コンデンサは、真空可変コンデンサ（ＶＶＣ）である。ＶＶＣは、静電容量を変化させるために互いに対して移動する二つの同心金属リングから成る電気機械装置である。インピーダンスの変化が非常に速い、複雑な半導体プロセスにおいて、迅速かつ頻繁な動きがＶＶＣにストレスを与え、その故障につながる。ＶＶＣベースのＲＦ整合ネットワークは、半導体製造プロセスにおける最後の電気機械構成要素のうちの一つである。
【0005】
しかしながら、半導体デバイスのサイズが縮小し、より複雑になるにつれて、フィーチャ形状は非常に小さくなる。結果として、これらのフィーチャを製造する処理時間も非常に小さくなり、典型的に５～６秒の範囲である。現在のＲＦ整合ネットワークは、プロセスを同調するのに１～２秒かかり、これは、プロセス時間のかなりの部分にわたって、不安定なプロセスパラメータにつながる。電子的に可変なコンデンサ（ＥＶＣ）技術（例えば、参照により全体が本明細書に組み込まれている米国特許第７，２５１，１２１号を参照）は、この半導体処理の同調時間を１～２秒から５００マイクロ秒未満に短縮することを可能にする。ＥＶＣベースの整合ネットワークは、ソリッドステート整合ネットワークの一種である。同調時間が短縮されると、利用可能な安定した処理時間が大幅に増加し、それによって収率および性能が改善される。
【0006】
ＥＶＣ技術は公知である一方で未だに、業界で認められているＶＶＣの代替品として開発されていない。ＥＶＣは純粋に電子デバイスであるため、ＲＦ整合ネットワークにおいて一対一のＶＶＣ代替品ではない。従って、ＥＶＣをＲＦ整合ネットワークの一部として、より十分に活用するために、さらなる進歩が必要である。
【発明の概要】
【0007】
本開示は、無線周波数（ＲＦ）インピーダンス整合回路を対象としてもよく、整合回路は、ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、ＰＩＮダイオードまたはＮＩＰダイオードを含むスイッチと、スイッチに動作可能に連結されたドライバ回路と、ドライバ回路とスイッチの間で動作可能に連結されたフィルタと、フィルタとスイッチの間で動作可能に連結されたクランプ回路であって、クランプ電源に動作可能に連結された第一の端子と、フィルタの端子に動作可能に連結された別個の第二の端子とを有する遮断装置を備えるクランプ回路とを備える。
【0008】
別の態様において、インピーダンスを整合する方法は、整合回路の無線周波数（ＲＦ）入力を、ＲＦ信号を提供するＲＦ源に連結することと、整合回路のＲＦ出力をプラズマチャンバに連結することであって、整合回路が少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）を備え、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路と、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、ＰＩＮダイオードまたはＮＩＰダイオードを含むスイッチと、スイッチに動作可能に連結されたドライバ回路と、ドライバ回路とスイッチの間で動作可能に連結されたフィルタと、フィルタとスイッチの間で動作可能に連結されたクランプ回路であって、クランプ電源に動作可能に連結された第一の端子と、フィルタの端子に動作可能に連結された別個の第二の端子とを有する遮断装置を備えるクランプ回路とを備える、連結することと、少なくとも一つのＥＶＣのスイッチング回路のうちの少なくとも一つによってインピーダンスを整合させて、その対応する固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変化させることとを含む。
【0009】
別の態様において、半導体処理ツールは、基材上に材料を堆積させるように、または基材から材料をエッチングするように構成されたプラズマチャンバと、プラズマチャンバに動作可能に連結されたインピーダンス整合回路であって、整合回路が、ＲＦ信号を提供するＲＦ源に動作可能に連結するように構成されたＲＦ入力と、プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、ＰＩＮダイオードまたはＮＩＰダイオードを含むスイッチと、スイッチに動作可能に連結されたドライバ回路と、ドライバ回路とスイッチの間で動作可能に連結されたフィルタと、フィルタとスイッチの間で動作可能に連結されたクランプ回路であって、クランプ電源に動作可能に連結された第一の端子と、フィルタの端子に動作可能に連結された別個の第二の端子とを有する遮断装置を備えるクランプ回路とを含む。
【0010】
別の態様において、半導体を作製する方法は、基材上に材料層を堆積させるように、または基材から材料層をエッチングするように構成されたプラズマチャンバ内に基材を配置することと、堆積またはエッチングを実施するために、ＲＦ源からのＲＦ電力をプラズマチャンバに連結することによってプラズマチャンバ内のプラズマを通電することと、プラズマを通電している間に、プラズマチャンバとＲＦ源の間で連結されたインピーダンス整合回路によってインピーダンス整合を実行することであって、整合回路が、ＲＦ源に動作可能に連結するように構成されたＲＦ入力と、プラズマチャンバに動作可能に連結するように構成されたＲＦ出力と、少なくとも一つの電子的に可変なコンデンサ（ＥＶＣ）であって、少なくとも一つのＥＶＣの各ＥＶＣが固定コンデンサを備え、固定コンデンサの各々が、固定コンデンサの入出力を切り替えてＥＶＣの全静電容量を変更するための対応するスイッチング回路を有する、少なくとも一つの電子的に可変なコンデンサと、インピーダンス整合を可能にするために、各ＥＶＣの固定コンデンサの入出力の切り替えを引き起こすように構成された制御回路とを備え、各ＥＶＣの各固定コンデンサのための各スイッチング回路が、ＰＩＮダイオードまたはＮＩＰダイオードを含むスイッチと、スイッチに動作可能に連結されたドライバ回路と、ドライバ回路とスイッチの間で動作可能に連結されたフィルタと、フィルタとスイッチの間で動作可能に連結されたクランプ回路であって、クランプ電源に動作可能に連結された第一の端子と、フィルタの端子に動作可能に連結された別個の第二の端子とを有する遮断装置を備えるクランプ回路とを含む。
【図面の簡単な説明】
【0011】
本開示は、詳細な説明および添付図面から、より完全に理解されることになる。
【0012】
【発明を実施するための形態】
【0013】
好ましい実施形態の以下の説明は、本質的に単に例示的なものであり、本発明を限定することを決して意図していない。例示的実施形態の説明は、添付図面に関連して読まれることが意図されていて、これは書面による説明全体の一部と見なされる。本明細書に開示された例示的実施形態の説明において、方向または向きへの任意の言及は、単に説明の便宜を意図するものであり、本発明の範囲を限定することを決して意図するものではない。本明細書の考察は、単独で、または他の特徴との組み合わせで存在しうる特徴の幾つかの可能なかつ非限定的な組み合わせを説明し、例示する。さらに、本明細書で使用される「または」という用語は、そのオペランドのうちの一つ以上が真である場合に、真をもたらす論理演算子として解釈されるべきである。さらに、本明細書で使用される「基づく」という言葉は、「少なくとも部分的に基づく」という意味として解釈されるべきであり、従って「完全に基づく」という解釈に限定されない。
【0014】
本発明の特徴は、ソフトウェア、ハードウェア、ファームウェア、またはそれらの組み合わせで実装されうる。本明細書に記載のコンピュータプログラムは、任意の特定の実施形態に限定されず、オペレーティングシステム、アプリケーションプログラム、フォアグラウンドプロセスまたはバックグラウンドプロセス、ドライバ、またはそれらの任意の組み合わせで実装されうる。コンピュータプログラムは、単一のコンピュータもしくはサーバプロセッサ、または複数のコンピュータもしくはサーバプロセッサ上で実行されてもよい。
【0015】
本明細書に記載のプロセッサは、コンピュータプログラム命令（例えば、コード）を実行するために構成された任意の中央処理装置（ＣＰＵ）、マイクロプロセッサ、マイクロコントローラ、計算装置、またはプログラム可能な装置もしくは回路であってもよい。様々なプロセッサは、任意の適切なタイプ（例えば、デスクトップ、ラップトップ、ノートブック、タブレット、携帯電話など）のコンピュータおよび／またはサーバハードウェアで具現化されてもよく、バス、ソフトウェアおよび揮発性メモリおよび不揮発性メモリなどのデータストレージ、入力／出力装置、グラフィカルユーザーインターフェース（ＧＵＩ）、リムーバブルデータ記憶装置、およびＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、ＬＡＮを含む有線および／または無線通信インターフェース装置などを含むがこれらに限定されない、機能データ処理装置を形成するために必要なすべての通常の補助的な構成要素を含んでもよい。
【0016】
本明細書に記載のコンピュータ実行可能な命令またはプログラム（例えば、ソフトウェアまたはコード）およびデータは、媒体にコード化された命令を実行することによって所望の機能およびプロセスを実行するようにプロセッサを構成および指示する、本明細書に記載の通りのそれぞれのプロセッサにアクセス可能であり、かつそれによって取得可能な非一時的コンピュータ可読媒体にプログラムされ、かつ有形に具現化されうる。こうした非一時的コンピュータ実行可能な命令またはプログラムに構成されたプログラム可能プロセッサを具現化する装置は、「プログラム可能な装置」、または「装置」と称されてもよく、相互通信する複数のプログラム可能な装置は、「プログラム可能システム」と称されてもよい。本明細書に記載の非一時的「コンピュータ可読媒体」は、ランダムアクセスメモリ（ＲＡＭ）およびその様々なタイプを含む、任意の適切な揮発性または不揮発性メモリ、読み出し専用メモリ（ＲＯＭ）およびその様々なタイプ、ＵＳＢフラッシュメモリ、および媒体に動作可能に接続されたプロセッサに書き込まれうる、および／またはそのプロセッサによって読み取られうる、磁気または光学データ記憶装置（例えば、内蔵／外付けハードディスク、フロッピーディスク、磁気テープ、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、光ディスク、ＺＩＰ（登録商標）ドライブ、Ｂｌｕ－ｒａｙディスク、およびその他）を含むが、それらに限定されない。
【0017】
特定の実施形態において、本発明は、プロセッサベースのデータ処理および通信システム、またはそれらのプロセスを実施するためのコンピュータシステムなどのコンピュータ実装プロセスおよび装置の形態で具現化されうる。本発明はまた、非一時的コンピュータ可読記憶媒体で具現化されたソフトウェアまたはコンピュータプログラムコードの形態で具現化されてもよく、これにおいて、データ処理および通信システムまたはコンピュータシステム内にロードされ、かつそれらによって実行される時に、コンピュータプログラムコードセグメントは、プロセスを実装するために構成された特定の論理回路を作り出すようにプロセッサを構成する。
【0018】
回路が示されかつ記述される以下の説明において、当業者であれば、明確にするために、すべての周辺回路または構成要素が図に示されているわけではない、または説明で記述されているわけではないことを認識するであろう。さらに、「連結」および「動作可能に連結」という用語は、回路の二つの構成要素の直接の、または間接的な連結を指すことができる。
【0019】
好ましい実施形態の以下の説明は、本質的に単に例示的なものであり、本発明を限定することを決して意図していない。例示的実施形態の説明は、添付図面に関連して読まれることが意図されていて、これは書面による説明全体の一部と見なされる。本明細書に開示された例示的実施形態の説明において、方向または向きへの任意の言及は、単に説明の便宜を意図するものであり、本発明の範囲を限定することを決して意図するものではない。「下側（ｌｏｗｅｒ）」、「上側（ｕｐｐｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「垂直（ｖｅｒｔｉｃａｌ）」、「上に（ａｂｏｖｅ）」、「下に（ｂｅｌｏｗ）」、「上（ｕｐ）」、「下（ｄｏｗｎ）」、「左（ｌｅｆｔ）」、「右（ｒｉｇｈｔ）」、「上部（ｔｏｐ）」、「底部（ｂｏｔｔｏｍ）」、「正面（ｆｒｏｎｔ）」および「後面（ｒｅａｒ）」といった相対語、ならびにそれらの派生語（例えば、水平に（ｈｏｒｉｚｏｎｔａｌｌｙ）」、「下方向に（ｄｏｗｎｗａｒｄｌｙ）」、「上方向に（ｕｐｗａｒｄｌｙ）」など）は、説明されている向き、または考察中の図面に示される向きを指すと解釈されるべきである。これらの相対語は、説明の便宜上のみであり、明示的に示されない限り、装置が特定の向きで構築または操作されることを必要とするものではない。「添付（ａｔｔａｃｈｅｄ）」、「ａｆｆｉｘｅｄ（添付）」、「接続（ｃｏｎｎｅｃｔｅｄ）」、「連結（ｃｏｕｐｌｅｄ）」、「相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ）」、「固定（ｓｅｃｕｒｅｄ）」および他の類似の用語などの用語は、別段の明示的な記載がない限り、構造が、介在する構造を介して直接または間接的のいずれかで互いに固定されるまたは取り付けられる関係、ならびに移動可能または剛直な取り付けまたは関係の両方を指す。本明細書の考察は、単独で、または他の特徴との組み合わせで存在しうる特徴の幾つかの可能なかつ非限定的な組み合わせを説明し、例示する。さらに、本明細書で使用される「または」という用語は、そのオペランドのうちの一つ以上が真である場合に、真をもたらす論理演算子として解釈されるべきである。さらに、本明細書で使用される「基づく」という言葉は、「少なくとも部分的に基づく」という意味として解釈されるべきであり、従って「完全に基づく」という解釈に限定されない。
【0020】
全体を通して使用される範囲は、範囲内のすべての値を記述するための簡潔な表現として使用される。範囲内の任意の値を、範囲の終端として選択することができる。さらに、本明細書に引用されるすべての参考文献は、参照によりその全体が本明細書に組み込まれる。本開示における定義と引用される参照文献の定義との間に矛盾がある場合は、本開示が優先される。
【0021】
半導体処理システム
図１を参照すると、高周波電源１５を利用する半導体デバイス処理システム５が示されている。システム８５は、高周波電源１５および半導体処理ツール８６を含む。半導体処理ツール８６は、整合ネットワーク１１およびプラズマチャンバ１９を含む。他の実施形態において、発電機１５または他の電源は、半導体処理ツールの一部を形成することができる。
図１を参照すると、高周波電源１５を利用する半導体デバイス処理システム５が示されている。システム８５は、高周波電源１５および半導体処理ツール８６を含む。半導体処理ツール８６は、整合ネットワーク１１およびプラズマチャンバ１９を含む。他の実施形態において、発電機１５または他の電源は、半導体処理ツールの一部を形成することができる。
【0022】
半導体デバイスは、マイクロプロセッサ、メモリチップ、または他のタイプの集積回路または装置とすることができる。基材２７は、プラズマチャンバ１９内に配置することができ、プラズマチャンバ１９は、基材２７上に材料層を堆積させるように、または基材２７から材料層をエッチングするように構成されている。プラズマ処理は、ＲＦエネルギーをガス混合物に導入することによって、エネルギーをガス分子に付与することによってガス混合物を通電することを伴う。このガス混合物は典型的に、真空チャンバ（プラズマチャンバ１９）内に含まれ、ＲＦエネルギーは典型的に、電極を通してプラズマチャンバ１９内に導入される。それ故にプラズマは、堆積またはエッチングを実施するために、ＲＦ源１５からのＲＦ電力をプラズマチャンバ１９に連結することによって通電されることができる。
【0023】
典型的なプラズマプロセスにおいて、高周波電源１５は、典型的に３ｋＨｚ～３００ＧＨｚの範囲内である無線周波数で電力を生成し、この電力は、ＲＦケーブルおよびネットワークを通してプラズマチャンバ１９に伝送される。高周波電源１５からプラズマチャンバ１９への電力の効率的な伝達を提供するために、中間回路を使用して、高周波電源１５の固定インピーダンスをプラズマチャンバ１９の可変インピーダンスと整合させる。こうした中間回路は一般に、ＲＦインピーダンス整合ネットワーク、またはより単純にＲＦ整合ネットワークと呼ばれる。ＲＦ整合ネットワーク１１の目的は、可変プラズマインピーダンスを、高周波電源１５の固定インピーダンスにより厳密に一致する値に変換することである。共同所有され、開示内容の全体が参照により本明細書に組み込まれる米国公開第２０２１／０１８３６２３号および第２０２１／０３２７６８４号は、こうした整合ネットワークの実施例を提供する。
【0024】
整合ネットワーク
図２は、Ｌ構成ＲＦインピーダンス整合ネットワーク１１を含む処理ツール８６を有する半導体処理システム８５の一実施形態のブロック図である。以下でさらに詳細に論じる通り、例示的な整合ネットワーク１１は、分路可変コンデンサ３３と直列可変コンデンサ３１の両方に対して電子的に可変なコンデンサ（ＥＶＣ）を利用する。本発明はそのように限定されないことに留意されたい。例えば、ＥＶＣのうちの一つ（例えば、分路ＥＶＣ ３３）は、機械的可変ＶＶＣであってもよく、または可変インダクタと置き換えられてもよい。
図２は、Ｌ構成ＲＦインピーダンス整合ネットワーク１１を含む処理ツール８６を有する半導体処理システム８５の一実施形態のブロック図である。以下でさらに詳細に論じる通り、例示的な整合ネットワーク１１は、分路可変コンデンサ３３と直列可変コンデンサ３１の両方に対して電子的に可変なコンデンサ（ＥＶＣ）を利用する。本発明はそのように限定されないことに留意されたい。例えば、ＥＶＣのうちの一つ（例えば、分路ＥＶＣ ３３）は、機械的可変ＶＶＣであってもよく、または可変インダクタと置き換えられてもよい。
【0025】
例示的な整合ネットワーク１１は、ＲＦ源１５に接続されたＲＦ入力１３と、プラズマチャンバ１９に接続されたＲＦ出力１７とを有する。ＲＦ入力センサ２１は、ＲＦインピーダンス整合ネットワーク１１とＲＦ源１５の間に接続されることができる。ＲＦ出力センサ４９は、インピーダンス整合ネットワークからのＲＦ出力とプラズマチャンバ１９によって提示されるプラズマインピーダンスとが監視されうるように、ＲＦインピーダンス整合ネットワーク１１とプラズマチャンバ１９の間に接続されることができる。特定の実施形態は、入力センサ２１および出力センサ４９のうちの一つのみを含みうる。これらのセンサ２１、４９の機能は、以下でより詳細に説明される。
【0026】
上述の通り、ＲＦインピーダンス整合ネットワーク１１は、ＲＦ入力１３でのインピーダンスをＲＦ源１５の固定インピーダンスに整合させることによって、ＲＦ源１５からプラズマチャンバ１９に伝達されるＲＦ電力の量を最大化するのに役立つ。整合ネットワーク１１は、ＲＦ源１５およびプラズマチャンバ１９への電気的接続のために設計された単一のハウジング内の単一のモジュールから成ることができる。他の実施形態において、整合ネットワーク１１の構成要素は、異なるハウジング内に位置することができ、一部の構成要素は、ハウジングの外側にあることができ、および／または一部の構成要素は、整合ネットワークの外側の構成要素とハウジングを共有することができる。
【0027】
当技術分野で公知の通り、プラズマチャンバ１９内のプラズマは典型的に、プラズマチャンバ１９によって提示されるインピーダンスが可変インピーダンスであるように、動作制御の外側で特定の変動を経る。プラズマチャンバ１９の可変インピーダンスを完全に制御することはできないため、インピーダンス整合ネットワークを使用して、プラズマチャンバ１９とＲＦ源１５の間にインピーダンス整合を作り出してもよい。さらに、ＲＦ源１５のインピーダンスは、特定のＲＦ源１５の設計によって設定値に固定されてもよい。ＲＦ源１５の固定インピーダンスは、例えば温度または他の環境の変動に起因して、使用中にわずかな変動を経る場合があるものの、変動が元々設定されたインピーダンス値から固定インピーダンスを著しく変化させないため、ＲＦ源１５のインピーダンスは、インピーダンス整合の目的上、依然として固定インピーダンスと見なされる。他のタイプのＲＦ源１５は、ＲＦ源１５のインピーダンスが、使用時点または使用中に設定されうるように設計されうる。こうしたタイプのＲＦ源１５のインピーダンスは依然として、固定されたと見なされ、その理由は、このインピーダンスがユーザーによって制御されうる（または少なくともプログラム可能なコントローラによって制御されうる）からであり、またインピーダンスの設定値が、動作中の任意の時点で既知である場合があり、それ故に設定値が事実上、固定インピーダンスになるからである。
【0028】
ＲＦ源１５は、当技術分野で周知のタイプの高周波電源であってもよく、プラズマチャンバ１９内で実施されるプロセスにとって適切な周波数および電力でＲＦ信号を生成する。ＲＦ源１５は、同軸ケーブルを使用してＲＦインピーダンス整合ネットワーク１１のＲＦ入力１３に電気的に接続されてもよく、これはインピーダンス整合の目的上、ＲＦ源１５と同じ固定インピーダンスを有することになる。
【0029】
プラズマチャンバ１９は、第一の電極２３および第二の電極２５を含み、当技術分野で周知のプロセスにおいて、第一および第二の電極２３、２５は、適切な制御システム（図示せず）およびプラズマチャンバ内のプラズマと併せて、基材２７上への材料の堆積と基材２７からの材料のエッチングとのうちの一方または両方を可能にする。
【0030】
例示的実施形態において、ＲＦインピーダンス整合ネットワーク１１は、直列可変コンデンサ３１、分路可変コンデンサ３３、および直列インダクタ３５を含み、「Ｌ」型整合ネットワークを形成する。分路可変コンデンサ３３は、直列可変コンデンサ３１と直列インダクタ３５の間の基準電位（この場合、接地４０）に分路したものとして示されていて、当業者であれば、ＲＦインピーダンス整合ネットワーク１１が、ＲＦ入力１３またはＲＦ出力１７で基準電位に分路する分路可変コンデンサ３３を伴い構成されうることを認識するであろう。
【0031】
代替的に、ＲＦインピーダンス整合ネットワーク１１は、図３に示す通り、「Ｔ」型構成または「π」もしくは「ｐｉ」型構成などの他の整合ネットワーク構成で構成されてもよい。特定の実施形態において、以下に説明される可変コンデンサおよびスイッチング回路は、ＲＦインピーダンス整合ネットワークに適する任意の構成に含まれてもよい。
【0032】
例示的実施形態において、直列可変コンデンサ３１および分路可変コンデンサ３３の各々は、米国特許第７，２５１，１２１号に記載の通り、電子的に可変なコンデンサ（ＥＶＣ）であってもよく、ＥＶＣは事実上、複数の個別のコンデンサによって形成されたコンデンサアレイとして形成される。直列可変コンデンサ３１は、ＲＦ入力１３とＲＦ出力１７の間に直列（これはまた、ＲＦ源１５とプラズマチャンバ１９の間で並列である）に連結されている。分路可変コンデンサ３３は、ＲＦ入力１３と接地４０の間に並列に連結されている。他の構成において、分路可変コンデンサ３３は、ＲＦ出力１９と接地４０の間に並列に連結されうる。他の構成はまた、ＲＦ整合ネットワークの機能性から逸脱することなく実装されてもよい。さらに他の構成において、分路可変コンデンサ３３は、基準電位とＲＦ入力１３およびＲＦ出力１９のうちの一つとの間に並列に連結されうる。
【0033】
直列可変コンデンサ３１は、直列ＲＦチョークおよびフィルタ回路３７に接続されていて、また直列ドライバ回路３９に接続されている。同様に、分路可変コンデンサ３３は、分路ＲＦチョークおよびフィルタ回路４１に接続されていて、また分路ドライバ回路４３に接続されている。直列ドライバ回路３９および分路ドライバ回路４３の各々は、制御回路４５に接続されていて、制御回路４５は、直列ドライバ回路３９および分路ドライバ回路４３を制御するための入力信号を提供するために、適切なプロセッサおよび／または信号生成回路で構成されている。電源４７は、ＲＦ入力センサ２１、直列ドライバ回路３９、分路ドライバ回路４３、制御回路４５のそれぞれに接続されていて、設計された電流および電圧で、これらの構成要素の各々に動作電力を提供する。電源４７によって提供される電圧レベル、それ故にＲＦ入力センサ２１、直列ドライバ回路３９、分路ドライバ回路４３、制御回路４５の各々によって採用される電圧レベルは、それぞれの特定のタスクを実施するために、設計に合わせて選択できる。他の実施形態において、制御回路４５が可変コンデンサに命令を送信することを可能にするために、様々な電子部品を使用することができる。さらに、ドライバ回路ならびにＲＦチョークおよびフィルタは、制御回路４５と別個に示されている一方で、これらの構成要素は、制御回路４５を形成する部分であると見なされることもできる。
【0034】
例示的実施形態において、制御回路４５はプロセッサを含む。プロセッサは、コンピュータプログラム命令（例えば、コード）を実行するために構成された、コンピュータまたはマイクロプロセッサなどの任意のタイプの適切にプログラムされた処理装置（または一緒に機能する二つ以上の処理装置の集合）であってもよい。プロセッサは、任意の適切なタイプ（例えば、デスクトップ、ラップトップ、ノートブック、タブレット、携帯電話など）のコンピュータおよび／またはサーバハードウェアで具現化されてもよく、バス、ソフトウェアおよび揮発性メモリおよび不揮発性メモリなどのデータストレージ、入力／出力装置、グラフィカルユーザーインターフェース（ＧＵＩ）、リムーバブルデータ記憶装置、およびＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、ＬＡＮを含む有線および／または無線通信インターフェース装置などを含むがこれらに限定されない、機能データ処理装置を形成するために必要なすべての通常の補助的な構成要素を含んでもよい。例示的実施形態のプロセッサは、整合ネットワークが本明細書に記載の機能を実行することを可能にする特定のアルゴリズムで構成されている。
【0035】
直列可変コンデンサ３１と分路可変コンデンサ３３の組み合わせにより、ＲＦインピーダンス整合ネットワーク１１とプラズマチャンバ１９の組み合わせられたインピーダンスは、制御回路４５、直列ドライバ回路３９、分路ドライバ回路４３を使用して、ＲＦ源１５の固定インピーダンスを整合するように、または少なくとも実質的に整合するように制御されうる。
【0036】
制御回路４５は、ＲＦインピーダンス整合ネットワーク１１の頭脳である。なぜなら制御回路４５は、インピーダンス整合を作り出すために、ＲＦ入力センサ２１ならびに直列可変コンデンサ３１および分路可変コンデンサ３３などのソースから複数の入力を受信し、直列可変コンデンサ３１および分路可変コンデンサ３３への変化を決定するのに必要な計算を行い、直列可変コンデンサ３１および分路可変コンデンサ３３にコマンドを送達するからである。制御回路４５は、半導体製造プロセスで一般的に使用される制御回路のタイプであり、従って当業者に公知である。先行技術の制御回路と比較した場合の制御回路４５の違いは、ＲＦインピーダンス整合ネットワーク１１が可変コンデンサ３１、３３の切り替えおよびインピーダンス整合を実施することができる速度を理由に、プログラミング上の違いにおいて生じる。
【0037】
直列ＲＦチョークおよびフィルタ回路３７と、分路ＲＦチョークおよびフィルタ回路４１との各々は、ＤＣ信号が直列ドライバ回路３９および分路ドライバ回路４３と、それぞれの直列可変コンデンサ３１および分路可変コンデンサ３３との間を通過しうるように構成されていて、同時にＲＦ源１５からのＲＦ信号が遮断されていて、ＲＦ信号が直列ドライバ回路３９および分路ドライバ回路４３の出力と、制御回路４５の出力とに漏れるのを防止する。直列ＲＦチョークおよびフィルタ回路３７と、分路ＲＦチョークおよびフィルタ回路４１は、当業者に公知のタイプである。
【0038】
図３は、図２のＬ構成整合ネットワークと対照的である、ｐｉ－構成整合ネットワーク１１Ａを有する半導体処理システム８５Ａの一実施形態のブロック図である。理解を容易にするために、この図では、図２のＲＦチョークおよびフィルタ、ドライバ回路、および電源が省略されている。図３において図２の参照番号と同一の参照番号が使用されている場合、関連の構成要素は、図２に関して論じた特徴に類似の特徴を有することができることが理解される。
【0039】
Ｌ構成とｐｉ構成の間の最も顕著な違いは、Ｌ構成が直列コンデンサ３１および分路コンデンサ３３を利用する一方で、ｐｉ構成が二つの分路コンデンサ３１Ａ、３３Ａを利用することである。それにもかかわらず、制御回路は、これらの分路可変コンデンサ３１Ａ、３３Ａの静電容量を変更して、インピーダンスの整合をもたらすことができる。これらの分路可変コンデンサ３１Ａ、３３Ａの各々は上述の通り、ＥＶＣとすることができる。これらは、図２に関して上述した方法に類似のチョーク、フィルタ、およびドライバによって制御されることができる。
【0040】
ＥＶＣコンデンサアレイ
図４は、電子的に可変なコンデンサ１５１を使用して可変静電容量を提供するための電子回路１５０の一実施形態のブロック図である。回路１５０は、二つのコンデンサアレイ１５１ａ、１５１ｂを含むＥＶＣ １５１を利用する。例示的な第一のコンデンサアレイ１５１ａは、第一の複数の個別の固定コンデンサを有し、このコンデンサのそれぞれが第一の静電容量値を有する。第二のコンデンサアレイ１５１ｂは、第二の複数の個別の固定コンデンサを有し、このコンデンサのそれぞれが第二の静電容量値を有する。第一の静電容量値は、ＥＶＣ １５１によって生成される静電容量の粗雑な制御と微細な制御をＥＶＣ １５１が提供できるように、第二の静電容量値と異なる。第一のコンデンサアレイおよび第二のコンデンサアレイは、信号入力１１３と信号出力１３０の間に並列に連結されている。
図４は、電子的に可変なコンデンサ１５１を使用して可変静電容量を提供するための電子回路１５０の一実施形態のブロック図である。回路１５０は、二つのコンデンサアレイ１５１ａ、１５１ｂを含むＥＶＣ １５１を利用する。例示的な第一のコンデンサアレイ１５１ａは、第一の複数の個別の固定コンデンサを有し、このコンデンサのそれぞれが第一の静電容量値を有する。第二のコンデンサアレイ１５１ｂは、第二の複数の個別の固定コンデンサを有し、このコンデンサのそれぞれが第二の静電容量値を有する。第一の静電容量値は、ＥＶＣ １５１によって生成される静電容量の粗雑な制御と微細な制御をＥＶＣ １５１が提供できるように、第二の静電容量値と異なる。第一のコンデンサアレイおよび第二のコンデンサアレイは、信号入力１１３と信号出力１３０の間に並列に連結されている。
【0041】
第一および第二の静電容量値は、ＥＶＣ １５１にとって所望の全体的な静電容量値を提供するのに十分な任意の値とすることができる。一つの実施形態において、第二の静電容量値は、第一の静電容量値の半分（１／２）以下である。別の実施形態において、第二の静電容量値は、第一の静電容量値の３分の１（１／３）以下である。さらに別の実施形態において、第二の静電容量値は、第一の静電容量値の４分の１（１／４）以下である。
【0042】
電子回路１５０は制御回路１４５をさらに含み、これは上述の制御回路４５に類似の特徴を有することができる。制御回路１４５は、コマンド入力１２９によって第一のコンデンサアレイ１５１ａと第二のコンデンサアレイ１５１ｂとに動作可能に連結されていて、コマンド入力１２９は、第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂに動作可能に連結されている。例示的実施形態において、コマンド入力１２９は、コンデンサアレイ１５１ａ、１５１ｂへの直接の電気的接続を有するが、他の実施形態において、この接続は間接的な接続とすることができる。コンデンサアレイ１５１ａ、１５１ｂへの制御回路１４５の連結については、以下でさらに詳細に説明する。
【0043】
制御回路１４５は、（ａ）第一の複数の個別の固定コンデンサの各個別の固定コンデンサと、（ｂ）第二の複数の個別の固定コンデンサの各個別の固定コンデンサとのオンおよびオフ状態を制御することによって、ＥＶＣ １５１の可変静電容量を変化させるように構成されている。上述の通り、制御回路１４５は、先行の図の制御回路４５に関して記載した特徴と同様の特徴を有することができる。例えば、制御回路１４５は、ＥＶＣ １５１の静電容量を変化させるために、コンデンサアレイ１５１ａ、１５１ｂから入力を受信することができ、コンデンサアレイ１５１ａ、１５１ｂへの変化を決定するために計算を行うことができ、コンデンサアレイ１５１ａ、１５１ｂにコマンドを送達する。図４のＥＶＣ １５１は、複数の電子スイッチを含むことができる。各電子スイッチは、一つ以上の個別のコンデンサをアクティブ化および非アクティブ化するように構成されることができる。
【0044】
先行の図の制御回路４５と同様に、制御回路１４５はまた、ドライバ回路１３９と、ＲＦチョークおよびフィルタ回路１３７とに接続されることができる。制御回路１４５と、ドライバ回路１３９と、ＲＦチョークおよびフィルタ回路１３７とは、先行の図に関して論じた能力に類似の能力を有することができる。例示的実施形態において、ドライバ回路１３９は、制御回路１４５と第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂとの間に動作可能に連結されている。ドライバ回路１３９は、制御回路１４５から受信した制御信号に基づいて可変静電容量を変化させるように構成されている。ＲＦフィルタ１３７は、ドライバ回路１３９と第一のコンデンサアレイ１５１ａおよび第二のコンデンサアレイ１５１ｂとの間に動作可能に連結されている。制御ユニット１４５によって送信される制御信号に応答して、ドライバ回路１３９およびＲＦフィルタ１３７は、コマンド信号をコマンド入力１２９に送信するように構成されている。コマンド信号は、（ａ）第一の複数の個別のコンデンサのうちの少なくとも一つの個別のコンデンサ、または（ｂ）第二の複数の個別のコンデンサのうちの少なくとも一つの個別のコンデンサを起動または停止するように電子スイッチのうちの少なくとも一つに指示することによって、可変静電容量を変化させるように構成されている。
【0045】
例示的実施形態において、ドライバ回路１３９は、１５μ秒未満で高電圧源のオンまたはオフ状態を切り替えるように構成されていて、高電圧源は、可変静電容量を変化させる目的で、第一および第二のコンデンサアレイのそれぞれの電子スイッチを制御する。しかしながら、ＥＶＣ １５１は、本出願で考察される任意の手段または速度のいずれかによって切り替えられることができる。
【0046】
制御回路１４５は、それぞれのコンデンサアレイ１５１ａ、１５１ｂによって提供される粗静電容量値および微静電容量値を計算するように構成されることができる。例示的実施形態において、制御回路１４５は、第一のコンデンサアレイ１５１ａのオンおよびオフ状態を制御することによって提供される粗雑な静電容量値を計算するように構成されている。さらに、制御回路は、第二のコンデンサアレイ１５１ｂのオンおよびオフ状態を制御することによって提供される微細な静電容量値を計算するように構成されている。他の実施形態において、コンデンサアレイ１５１ａ、１５１ｂは、代替的なレベルの静電容量を提供することができる。他の実施形態において、ＥＶＣは追加のコンデンサアレイを利用することができる。
【0047】
図４のＥＶＣ １５１は、変化する静電容量を必要とする様々なシステムで使用されることができる。例えば、ＥＶＣ １５１は、Ｌ整合ネットワーク内の直列ＥＶＣおよび／または分路ＥＶＣとして、またはｐｉ整合ネットワーク内の分路ＥＶＣの一方もしくは両方として使用されることができる。静電容量値間の差は、回路の全体的静電容量の十分に微細な分解能と、ＲＦ整合ネットワークの入力でより良好なインピーダンス整合を可能にする幅広い範囲の静電容量値との両方を可能にすることがしばしば望ましく、ＥＶＣ １５１はこれを可能にする。
【0048】
ＥＶＣ静電容量を変化させるための個別のコンデンサの入出力の切り替え
上述の通り、ＥＶＣは、可変コンデンサの静電容量を変化させるための個々の直列コンデンサとともに複数のスイッチ（その各々は開回路または短絡を作り出すために使用される）を使用することができる可変コンデンサのタイプである。スイッチは、機械的（リレーなど）またはソリッドステート（ＰＩＮダイオード、トランジスタ、または他のスイッチ装置など）とすることができる。以下は、ＥＶＣまたは他の可変コンデンサを設定して、変化する静電容量を提供するための方法の考察である。
上述の通り、ＥＶＣは、可変コンデンサの静電容量を変化させるための個々の直列コンデンサとともに複数のスイッチ（その各々は開回路または短絡を作り出すために使用される）を使用することができる可変コンデンサのタイプである。スイッチは、機械的（リレーなど）またはソリッドステート（ＰＩＮダイオード、トランジスタ、または他のスイッチ装置など）とすることができる。以下は、ＥＶＣまたは他の可変コンデンサを設定して、変化する静電容量を提供するための方法の考察である。
【0049】
ＥＶＣまたは他の可変コンデンサの「累積セットアップ」と呼ばれることのある事柄において、コンデンサ値を最小開始点（ここでは、すべてのスイッチが開いている）から線形に増加させるアプローチは、回路への入力に切り替えられる微同調コンデンサの数を漸進的に増加させることである。最大数の微同調コンデンサが回路への入力に切り替えられると、粗同調コンデンサは入力に切り替えられ、微同調コンデンサは出力に切り替えられる。プロセスは、すべての微同調コンデンサおよび粗同調コンデンサが入力に切り替えられるまで、回路への入力に切り替えられる微同調コンデンサの数を増加させて再開し、この時点で別の粗同調コンデンサが入力に切り替えられ、微同調コンデンサが出力に切り替えられる。このプロセスは、すべての粗同調コンデンサおよび微同調コンデンサが入力に切り替えられるまで継続することができる。
【0050】
この実施形態において、すべての微同調コンデンサは、同一または実質的に類似の値を有し、すべての粗同調コンデンサは、同一または実質的に類似の値を有する。さらに、一つの粗同調コンデンサの静電容量値は、回路の中へのすべての微同調コンデンサと追加的な微同調コンデンサとの組み合わせられた静電容量値とほぼ等しく、それ故に静電容量の線形増加を可能にする。しかしながら、実施形態は、そのように限定されるものではない。微同調コンデンサ（および粗同調コンデンサ）は、同一または実質的に類似の値を有する必要はない。さらに、一つの粗同調コンデンサの静電容量値は、すべての微同調コンデンサと追加的な微同調コンデンサの組み合わせられた静電容量値と等しい値である必要はない。一つの実施形態において、粗雑な静電容量値および微細な静電容量値は、１０：１に実質的に類似の比を有する。別の実施形態において、第二の静電容量値は、第一の静電容量値の半分（１／２）以下である。別の実施形態において、第二の静電容量値は、第一の静電容量値の３分の１（１／３）以下である。さらに別の実施形態において、第二の静電容量値は、第一の静電容量値の４分の１（１／４）以下である。
【0051】
理想的な設定における前述の実施形態の一例は、微同調コンデンサが１ｐＦに等しく、粗同調コンデンサが１０ｐＦに等しい場合である。この理想的な設定において、すべてのスイッチが開いている時に、静電容量は０ｐＦに等しい。第一のスイッチが閉じている時に、回路内に１ｐＦがある。第二のスイッチが閉じている時には、回路内に２ｐＦがあり、これが９個の微同調スイッチが閉じられるまで続き、９ｐＦを与える。次に、第一の１０ｐＦコンデンサが回路への入力に切り替えられ、９個の微同調スイッチが開かれ、全静電容量の１０ｐＦを与える。次に、微同調コンデンサは、１１ｐＦから１９ｐＦに、回路への入力に切り替えられる。次に、別の粗同調コンデンサを回路への入力に切り替えることができ、すべての微同調コンデンサを回路からの出力に切り替えることができ、２０ｐＦを与える。このプロセスは、所望の静電容量に達するまで繰り返されることができる。
【0052】
これはまた、さらに一つのステップを踏むことができる。９個の１ｐＦコンデンサと９個の１０ｐＦコンデンサを有する、以前の実施例を使用して、可変コンデンサ回路は、回路の入出力を切り替えるために、さらにより大きい値である１００ｐＦを有することができる。これは、以前のコンデンサアレイが９９ｐＦまで上昇することを可能にするこことになり、次に１００ｐＦコンデンサを次の増分のために使用することができる。これは、より大きい増分を使用してさらに繰り返されることができ、また任意の計数システムと併用されることができる。累積セットアップによると、可変コンデンサの全静電容量を増加させることは、既に入力に切り替えられている粗同調コンデンサを出力に切り替えることなく、既に入力に切り替えられているよりも多くの微同調コンデンサまたは微同調コンデンサを入力に切り替えることによって達成される。さらに、可変全静電容量が増大し、既に入力に切り替えられているよりも多くの粗同調コンデンサを制御回路が入力に切り替えない時に、制御回路は、既に入力に切り替えられている微同調コンデンサを出力に切り替えることなく、既に入力に切り替えられているよりも多くの微同調コンデンサを入力に切り替える。累積セットアップに関する米国特許第１０，４３１，４２８号および第１１，１９５，６９８号は、その全体が参照により本明細書に組み込まれる。特許請求される発明は、累積セットアップの使用に限定されないことに留意されたい。例えば、米国特許第１０，６７９，８２４号および第１０，６９２，６９９号（その全体が参照により本明細書に組み込まれる）は、「部分バイナリ」などの代替的な設定について考察している。
【0053】
図５は、電子的に可変なコンデンサの個別の固定コンデンサの入出力を切り替えるための可変静電容量システム１５５の概略図である。この図が図４の参照番号に類似の参照番号を使用する場合、関連の構成要素は、図４で考察した特徴に類似する特徴を有することができることが理解される。可変静電容量システム１５５は、変化する静電容量を提供するための可変コンデンサ１５１を備える。可変コンデンサ１５１は、入力１１３および出力１３０を有する。可変コンデンサ１５１は、並列に動作可能に連結された複数の個別の固定コンデンサ１５３を含む。複数のコンデンサ１５３は、第一の（微同調）コンデンサ１５１ａおよび第二の（粗同調）コンデンサ１５１Ｂを含む。さらに、可変コンデンサ１５１は、複数のスイッチ１６１を含む。スイッチ１６１のうちの一つのスイッチは、複数のコンデンサのそれぞれに直列に動作可能に連結されていて、各コンデンサの入出力を切り替え、それによって可変コンデンサ１５１が、変化する全静電容量を提供することを可能にする。可変コンデンサ１５１は、個別のコンデンサ１５３が入力に切り替えられる時に増大する、かつ個別のコンデンサ１５３が出力に切り替えられる時に減少する可変全静電容量を有する。
【0054】
スイッチ１６１は、スイッチをオンおよびオフに駆動するために、スイッチドライバ回路１３９に連結されることができる。可変静電容量システム１５５は、可変コンデンサ１５１に動作可能に連結された制御ユニット１４５をさらに含むことができる。具体的に、制御ユニット１４５は、スイッチ１６１のうちの一つ以上を切り替えるようにドライバ回路１３９に命令し、それによってコンデンサ１５３のうちの一つ以上をオンまたはオフにするために、ドライバ回路１３９に動作可能に連結されることができる。一つの実施形態において、制御ユニット１４５は、可変コンデンサを制御する制御ユニット（インピーダンス整合を達成するために静電容量を変化させるように整合ネットワークの可変コンデンサに命令する制御ユニットなど）の一部を形成することができる。ドライバ回路１３９および制御ユニット１４５は、図４を参照して上述した特徴に類似の特徴を有することができ、それ故に上述で考察した通りのＲＦチョークおよびフィルタを利用することもできる。
【0055】
電子的に可変なコンデンサのスイッチング回路
図６は、一つの実施形態による、整合ネットワークのＥＶＣ １５１のためのスイッチング回路１４０Ａの一実施形態を示す。例示的実施形態において、ＥＶＣ １５１は図５のＥＶＣ １５１であるが、本発明のＥＶＣは、本明細書で論じる別の特徴（異なる数の個別の固定コンデンサ１５３、および図５に関して論じた値と異なる値の個別の固定コンデンサを含む）のいずれかを有することができるため、そのように限定されない。さらに、ＥＶＣは、本明細書で論じる様々なタイプの整合ネットワークを含め、任意のタイプの整合ネットワークの一部を形成することができる。例示的な整合ネットワークは、例えば先行の図に示される通り、ＲＦ源とプラズマチャンバの間に連結されている。
図６は、一つの実施形態による、整合ネットワークのＥＶＣ １５１のためのスイッチング回路１４０Ａの一実施形態を示す。例示的実施形態において、ＥＶＣ １５１は図５のＥＶＣ １５１であるが、本発明のＥＶＣは、本明細書で論じる別の特徴（異なる数の個別の固定コンデンサ１５３、および図５に関して論じた値と異なる値の個別の固定コンデンサを含む）のいずれかを有することができるため、そのように限定されない。さらに、ＥＶＣは、本明細書で論じる様々なタイプの整合ネットワークを含め、任意のタイプの整合ネットワークの一部を形成することができる。例示的な整合ネットワークは、例えば先行の図に示される通り、ＲＦ源とプラズマチャンバの間に連結されている。
【0056】
例示的なＥＶＣは、第一の端子１１３に連結された、複数の個別の固定コンデンサ１５３Ａ、１５３Ｂを備える。各個別のコンデンサ１５３Ａ、１５３Ｂは、ＥＶＣ １５１の全静電容量を変化させるために、個別のコンデンサを入力（または「オン」）に切り替えるように、かつ個別のコンデンサを出力（または「オフ」）に切り替えるように構成された、対応するスイッチ１６１Ａ、１６１Ｂを有する。例示的実施形態において、スイッチ１６１Ａは、個別のコンデンサ１５３Ａと直列であるが、本発明はそのように限定されない。さらに、例示的実施形態において、スイッチ１６１ＡはＰＩＮダイオードであるが、本発明はそのように限定されず、ＮＩＰダイオードなどの別のタイプのスイッチであってもよい。さらに他の実施形態において、スイッチは、ＭＯＳＦＥＴ、ＪＦＥＴ、または別のタイプのスイッチであってもよい。さらに、例示的実施形態において、ＰＩＮダイオードは、各ＰＩＮダイオード１６１Ａ、１６１Ｂの陽極が、任意の共通ノードでありうる接地４０に連結されるように、共通の陽極構成を有する。しかしながら本発明は、他の実施形態において、各ＰＩＮダイオードの陰極が接地４０に連結されている（およびそれに応じてドライバ回路の構成要素が変化される）ように、ＥＶＣが共通の陰極構成を使用しうるため、そのように限定されるものではない。さらに、二つ以上のスイッチを直列に使用して定格電圧を増加させてもよく、および／または二つ以上のスイッチを並列に使用してチャネルの定格電流を増加させてもよいことに留意されたい。
【0057】
各ＰＩＮダイオードスイッチ１６１Ａ、１６１Ｂは、それ自体のスイッチング回路１４０Ａ、１４０Ｂを有し、これらは制御回路１４５に接続されている。スイッチング回路１４０Ｂは、スイッチ１６１Ｂ、フィルタ１４１Ｂ（このフィルタは、上で論じたフィルタ回路３７、４１に類似していてもよい）、およびドライバ回路１３９Ｂを含むものとして示されている。フィルタ１４１Ｂは、例えば米国特許第１０，３４０，８７９号のフィルタ回路９に類似のＬＣ回路、または米国特許第９，８４４，１２７号の図６Ａの出力２０７のそばにあるフィルタ回路とすることができる。これらの特許の各々は、その全体が参照により本明細書に組み込まれる。
【0058】
例示的なスイッチング回路１４０Ａは、スイッチング回路１４０Ｂと同じ構成要素を有するが、ドライバ回路１３９Ａをより詳細に示す。ドライバ回路１３９Ａは、ＰＩＮダイオード１６１Ａ（または他のタイプのスイッチ）と統合されてもよく、または整合ネットワークのＥＶＣの個別の固定コンデンサと統合されてもよい。当業者であれば、ドライバ回路１３９Ａの特定の構成要素が、同じ本質的な機能を実施する他の構成要素と置き換えられうる一方で、他の回路パラメータ（例えば、電圧範囲、電流範囲など）のより大きい変動性を可能にすることを認識するであろう。
【0059】
例示的なドライバ回路１３９Ａは、ＰＩＮダイオード１６１Ａに接続された、かつそれを駆動する共通出力１０７Ａでの電圧を制御するために制御回路から制御信号を受信するための二つの入力１０５Ａ－１、１０５Ａ－２を有する。共通出力１０７Ａでの電圧は、ＰＩＮダイオード１６１Ａをオン状態とオフ状態の間で切り替え、それ故に、ＰＩＮダイオード１６１Ａが接続されている個別のコンデンサ１５３Ａを入力／オンおよび出力／オフを切り替える。この例示的実施形態において、個別のコンデンサの状態は、対応するＰＩＮダイオードの状態に従い、その結果、ＰＩＮダイオードがオンの時に個別のコンデンサも入力／オンになり、同様に、ＰＩＮダイオード１６１Ａがオフの時に個別のコンデンサも出力／オフになる。それ故にＰＩＮダイオード１６１Ａの状態についての本明細書の記述は、ＥＶＣ １５１の対応する個別のコンデンサ１５３Ａの同時の状態を本質的に記述する。
【0060】
好ましい一実施形態において、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａの各々は、本体ダイオードを有するＭＯＳＦＥＴであるが、他の実施形態において、電源スイッチのいずれも、任意の他のタイプの半導体スイッチを含む別のタイプのスイッチとすることができる。本発明は、様々なスイッチング回路構成を利用してもよい。例えば、本発明は、米国特許出願第９，８４４，１２７号で開示されたスイッチング回路（図３、６Ａ、６Ｂに示すスイッチング回路など）のいずかと、米国特許出願第１０，３４０，８７９号で開示されたスイッチング回路（図１８に示すスイッチング回路など）のいずれかとを利用してもよい。上述の通り、これらの特許の各々は、参照によりその全体が本明細書に組み込まれる。
【0061】
例示的実施形態において、高電圧電源１１５Ａは、第一の電源スイッチ１１１Ａに接続されていて、共通出力１０７Ａに切り替え可能に接続されている高電圧入力を提供する。低電圧電源１１７Ａは、第二の電源スイッチ１１３Ａに接続されていて、同様に共通出力１０７Ａに切り替え可能に接続されている低電圧入力を提供する。示されるドライバ回路１３９Ａの構成において、低電圧電源１１７Ａは、約－３．３Ｖの低電圧入力を供給しうる。負の極性を有するこうした低電圧は、ＰＩＮダイオード１６１Ａを切り替えるための順方向バイアスを提供するのに十分である。ドライバ回路１３９Ａの他の構成については、より高いまたはより低い電圧入力が使用されてもよく、また低電圧入力は、制御される電子スイッチの構成およびタイプに応じて、正の極性を有してもよい。
【0062】
例示的なスイッチング回路１４０Ａにおいて、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａは、ＰＩＮダイオード１６１Ａをオン状態とオフ状態の間で切り替え、それによって対応する個別の固定コンデンサ１５３Ａの入出力を切り替える目的で、高電圧電源１１５Ａおよび低電圧電源１１７Ａを共通出力１０７Ａに非同期的に接続するように構成されている。高電圧電源１１５Ａは、ＰＩＮダイオードスイッチ１６１Ａの逆方向バイアスＤＣ電圧を提供する。これは、ＰＩＮダイオード１６１Ａを逆バイアスし、それ故に電流が流れるのを防止し、それ故に、その対応する個別のコンデンサ１５３Ａを出力に切り替えるため、「阻止電圧」とも呼ばれうる。本明細書で使用される「阻止電圧」という用語は、スイッチがその対応する個別のコンデンサの入出力を切り替えるために使用される任意の電圧を指す。スイッチング回路は、図６に示すものに限定されないが、米国特許第９，８４４，１２７号（その全体が参照により本明細書に組み込まれる）に示すコンデンサなど、個別のコンデンサの入出力を切り替えるための任意の回路であってもよいことにさらに留意されたい。
【0063】
例示的実施形態において、制御回路は、ドライバ回路１３９Ａの別個の入力１０５Ａ－１、１０５Ａ－２に別個の制御信号を提供する。この実施形態において、別個の入力１０５Ａ－１、１０５Ａ－２は、それぞれ第一および第二の電源スイッチ１１１Ａ、１１３Ａに連結されている。別個の入力への制御信号は、極性が反対であってもよい。好ましい一実施形態において、第一の電源スイッチ１６１Ａおよび第二の電源スイッチ１１３ＡはＭＯＳＦＥＴであり、別個の制御信号はＭＯＳＦＥＴに給電するために別個のドライバに進む。代替的な一実施形態において、制御回路１４５は共通の入力信号を提供する。共通の入力信号は、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａのオンおよびオフ状態を非同期的に制御してもよく、その結果、第一の電源スイッチ１１１Ａがオン状態にある時に、第二の電源スイッチ１１３Ａはオフ状態にあり、同様に第一の電源スイッチがオフ状態にある時に、第二の電源スイッチ１１３Ａはオン状態にある。このようにして、共通の入力信号は、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａを制御して、ＰＩＮダイオード１６１Ａをオン状態とオフ状態の間で切り替える目的で、高電圧入力および低電圧入力を共通出力に非同期的に接続する。しかしながら、本発明は、そのような非同期的な制御に限定されない。
【0064】
入力１０５Ａ－１、１０５Ａ－２は、例えば＋１５Ｖ制御信号でありうる、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａについて選択されたスイッチのタイプにとって任意のタイプの適切な制御信号を受信するように構成されてもよい。好ましい一実施形態において、ドライバ回路は、第一の電源スイッチ１１１Ａと第二の電源スイッチ１１２Ａのそれぞれを駆動するための別個のドライバを有する。別の実施形態において、第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａは、共通の入力信号を受信しうるように選択される。
【0065】
例示的実施形態において、電源１１８は、低電圧電源１１７Ａの入力に連結されている。好ましい一実施形態において、電源１１８は２４ＶＤＣを提供する。しかしながら本発明は、他の電源が利用されうるため、そのように制限されない。
【0066】
例示的実施形態において、第二の電源スイッチ１１３Ａがオンの時に、電流１６３ＡはＰＩＮダイオード１６１Ａと低電圧電源１１７Ａの間を流れる。同時に、電流は、電源１１８から低電圧電源１１７Ａの入力に流れ、および接地４０に流れる。センサは、スイッチング回路１４０Ａのノードに位置付けられて、低電圧電源１１７ＡとＰＩＮダイオードスイッチ１６１Ａの間に流れる電流１６３Ａと関連付けられたパラメータを測定しうる。例示的実施形態において、センサ１６４Ａは、低電圧電源１１７Ａの入力に位置付けられていて、電源１１８からの入力へと流れる電流１６７Ａを測定し、これは電流１６３Ａに関連する。他の実施形態において、センサは、ノード１６５Ａ（低電圧電源の出力）またはノード１６６Ａ（ＰＩＮダイオード１６１Ａの陽極）での位置や、ドライバ回路とスイッチの間のフィルタ１４１Ａの経路（例えば、ドライバ出力１０７Ａまたはフィルタ１４１Ａの出力）における位置など、スイッチング回路１４０Ａの他の位置に位置することができる。例示的実施形態において、パラメータは、ノードで流れる電流の値であるが、他の実施形態において、測定されたパラメータは、スイッチ（複数可）を通って流れる電流と関連付けられた任意のパラメータ（電圧を含む）であってもよい。さらに他の実施形態において、パラメータは、ドライバ回路と関連付けられた任意のパラメータである。
【0067】
本明細書で論じる整合ネットワークは、２０２２年４月５日に出願されたＰＣＴ／ＵＳ２２／２３３９５において論じられているバイアス回路などのバイアス回路を組み込んでもよく、その全体が参照により本明細書に組み込まれることに留意されたい。例えば、バイアス回路のバイアスインダクタは、ＥＶＣの固定された個別のコンデンサを直列位置に切り替える際に使用されてもよく、このＥＶＣは接地されていない。
【0068】
整合を達成するための静電容量値の決定
図７は、一つの実施形態による、インピーダンスを整合させるためのプロセス５００Ａを示すフローチャートである。整合ネットワークは、上で論じた構成要素に類似の構成要素を含むことができる。一つの実施形態において、図３の整合ネットワークが利用されている。図７の例示されたプロセス５００Ａの第一のステップにおいて、ＲＦ入力１３での入力インピーダンスが決定される（ステップ５０１Ａ）。入力インピーダンスは、ＲＦ入力１３でのＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づく。ＲＦ入力センサ２１は、ＲＦ入力１３でのＲＦ入力パラメータを検出するように構成された任意のセンサとすることができる。入力パラメータは、ＲＦ入力１３での電圧、電流、または位相を含む、ＲＦ入力１３での測定可能な任意のパラメータとすることができる。例示的実施形態において、ＲＦ入力センサ２１は、整合ネットワーク１１のＲＦ入力１３での電圧、電流、および位相を検出する。ＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づき、制御回路４５は入力インピーダンスを決定する。
図７は、一つの実施形態による、インピーダンスを整合させるためのプロセス５００Ａを示すフローチャートである。整合ネットワークは、上で論じた構成要素に類似の構成要素を含むことができる。一つの実施形態において、図３の整合ネットワークが利用されている。図７の例示されたプロセス５００Ａの第一のステップにおいて、ＲＦ入力１３での入力インピーダンスが決定される（ステップ５０１Ａ）。入力インピーダンスは、ＲＦ入力１３でのＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づく。ＲＦ入力センサ２１は、ＲＦ入力１３でのＲＦ入力パラメータを検出するように構成された任意のセンサとすることができる。入力パラメータは、ＲＦ入力１３での電圧、電流、または位相を含む、ＲＦ入力１３での測定可能な任意のパラメータとすることができる。例示的実施形態において、ＲＦ入力センサ２１は、整合ネットワーク１１のＲＦ入力１３での電圧、電流、および位相を検出する。ＲＦ入力センサ２１によって検出されたＲＦ入力パラメータに基づき、制御回路４５は入力インピーダンスを決定する。
【0069】
次に、制御回路４５は、プラズマチャンバ１９によって提示されるプラズマインピーダンスを判定する（ステップ５０２Ａ）。一つの実施形態において、プラズマインピーダンスの決定は、入力インピーダンス（ステップ５０１Ａで決定される）、直列ＥＶＣ ３１の静電容量、および分路ＥＶＣ ３３の静電容量に基づく。他の実施形態において、プラズマインピーダンスの決定は、ＲＦ出力に動作可能に連結された出力センサ４９を使用して行われることができ、ＲＦ出力センサ４９は、ＲＦ出力パラメータを検出するように構成されている。ＲＦ出力パラメータは、ＲＦ出力１７での電圧、電流、または位相を含む、ＲＦ出力１７での測定可能な任意のパラメータとすることができる。ＲＦ出力センサ４９は、整合ネットワーク１１のＲＦ出力１７での出力パラメータを検出してもよい。ＲＦ出力センサ２１によって検出されたＲＦ出力パラメータに基づき、制御回路４５はプラズマインピーダンスを決定してもよい。さらに他の実施形態において、プラズマインピーダンスの決定は、ＲＦ出力パラメータとＲＦ入力パラメータの両方に基づくことができる。
【0070】
プラズマチャンバ１９の可変インピーダンスが知られるようになると、制御回路４５は、インピーダンス整合を達成する目的で、直列ＥＶＣおよび分路ＥＶＣ ３１、３３の一方または両方の可変静電容量に対して行う変化を決定することができる。具体的に、制御回路４５は、直列可変静電容量についての第一の静電容量値と、分路可変静電容量についての第二の静電容量値とを決定する（ステップ５０３Ａ）。これらの値は、インピーダンス整合、または少なくとも実質的なインピーダンス整合を可能にするために、直列ＥＶＣ ３１および分路ＥＶＣ ３３のための新しい静電容量値を表す。例示的実施形態において、第一および第二の静電容量値の決定は、可変プラズマインピーダンス（ステップ５０２Ａで決定される）と固定ＲＦ源インピーダンスとに基づく。
【0071】
第一および第二の静電容量値が決定されると、制御回路４５は、直列可変静電容量と分路可変静電容量のうちの少なくとも一つを、それぞれ第一の静電容量値および第二の静電容量値に変化させるための制御信号を生成する（ステップ５０４Ａ）。これは、およそｔ＝－５μ秒で行われる。制御信号は、スイッチング回路に、直列ＥＶＣ ３１と分路ＥＶＣ ３３の一方または両方の可変静電容量を変化させるように命令する。
【0072】
例示的実施形態において、ＥＶＣが変化される一方で、ＲＦ源はＲＦ信号を整合ネットワークへのＲＦ入力に提供し続ける。ＥＶＣを変化させる前に、ＲＦ信号の提供を停止する必要はない。新しい静電容量値の決定およびＥＶＣの変化は、ＲＦ信号が整合ネットワークに提供され続ける間に、連続的に（および繰り返し）行われることができる。
【0073】
ＥＶＣ ３１、３３の変化は、ＶＶＣを使用するＲＦ整合ネットワークでの約１～２秒の時間と比較して、合計で約９～１１μ秒かかる。異なる可変静電容量への切り替えが完了すると、ＥＶＣを構成する追加の個別のコンデンサが回路を結合して充電する中で、待ち時間がある。整合同調プロセスのこの部分は、約５５μ秒かかる。最後に、ＲＦ電力プロファイル４０３は、ｔ＝５６μ秒の直前に、約３８０ｍＶのピークピーク値から約１００ｍＶのピークピーク値への減少を示す。ＲＦ電力プロファイル４０３のこの減少は、反射電力４０７の減少を表し、約１０μ秒の期間にわたって発生し、この時点で整合同調プロセスが完了したと見なされる。
【0074】
直列可変静電容量および分路可変静電容量の変化は、制御信号を直列ドライバ回路３９および分路ドライバ回路４３に送信して、直列可変静電容量および分路可変静電容量をそれぞれ制御することを含むことができ、直列ドライバ回路３９は直列ＥＶＣ ３１に動作可能に連結されていて、分路ドライバ回路４３は分路ＥＶＣ ４３に動作可能に連結されている。ＥＶＣ ３１、３３が、その所望の静電容量値に切り替えられる時に、入力インピーダンスは、固定ＲＦ源インピーダンス（例えば、５０オーム）と整合してもよく、それ故にインピーダンス整合をもたらす。プラズマインピーダンスの変動に起因して、十分なインピーダンス整合が生じない場合、５００Ａのプロセスは、インピーダンス整合、または少なくとも実質的なインピーダンス整合を達成するために一回以上繰り返されてもよい。
【0075】
【0076】
式中、Ｚ入力は入力インピーダンスであり、ＺＰはプラズマインピーダンスであり、ＺＬは直列インダクタインピーダンスであり、Ｚ直列は直列ＥＶＣインピーダンスであり、Ｚ分路は分路ＥＶＣインピーダンスである。例示的実施形態において、入力インピーダンス（Ｚ入力）は、ＲＦ入力センサ２１を使用して決定される。ＥＶＣインピーダンス（Ｚ直列およびＺ分路）は、制御回路を使用して、直列および分路ＥＶＣの各々の様々な個別の固定コンデンサに命令してオンまたはオフにするため、制御回路によって任意の所与の時間で既知である。さらに、直列インダクタインピーダンス（ＺＬ）は固定値である。それ故にシステムは、これらの値を使用して、プラズマインピーダンス（ＺＰ）を解決することができる。
【0077】
この決定されたプラズマインピーダンス（ＺＰ）および既知の所望の入力インピーダンス（Ｚ´入力）（典型的に５０オーム）と、既知の直列インダクタインピーダンス（ＺＬ）とに基づいて、システムは、新しい直列ＥＶＣインピーダンス（Ｚ´直列）および分路ＥＶＣインピーダンス（Ｚ´分路）を決定することができる。
【数2】
【0078】
新たに計算された直列ＥＶＣ可変インピーダンス（Ｚ´直列）および分路ＥＶＣ可変インピーダンス（Ｚ´分路）に基づいて、システムは、直列可変静電容量のための新しい静電容量値（第一の静電容量値）、および分路可変静電容量のための新しい静電容量値（第二の静電容量値）を決定することができる。これらの新しい静電容量値がそれぞれ直列ＥＶＣ ３１および分路ＥＶＣ ３３で使用される時に、インピーダンス整合が達成されうる。
【0079】
所望の第一および第二の静電容量値を計算する、および一つのステップでそれらの値に到達する例示的な方法は、誤差信号をゼロにするか、または反射電力／反射係数を最小にするかのいずれかのために二つのＥＶＣを段階的に移動させるよりも著しく速い。より速い同調スキームが望ましい半導体プラズマ処理において、このアプローチは、整合ネットワークの同調速度の大幅な改善を提供する。本明細書で論じる新しいＥＶＣ静電容量値を決定するための方法は、例にすぎないことに留意されたい。他の実施形態において、他のパラメータおよび／または方法を使用して、新しいＥＶＣ静電容量値を決定してもよい。例えば、新しい静電容量値が基づくパラメータは、プラズマチャンバに関連する任意のパラメータであってもよい。
【0080】
パラメータ行列を使用した静電容量値の決定
図８は、パラメータ行列を使用するインピーダンスを整合させるための代替的なプロセス５００を提供する。例示的プロセスにおいて、制御回路４５（整合ネットワーク構成要素については図３を参照）は、ステップの各々を実行するように構成および／またはプログラムされている。二つの初期ステップのうちの一つとして、ＲＦパラメータは、ＲＦ入力センサ２１によってＲＦ入力１３で測定され、ＲＦ入力１３での入力インピーダンスは、測定されたＲＦパラメータを使用して計算される（ステップ５０１）。この例示的なプロセス５００について、順方向電圧および順方向電流は、ＲＦ入力１３で測定される。特定の他の実施形態において、ＲＦパラメータは、ＲＦ出力センサ４９によってＲＦ出力１７で測定されてもよいものの、こうした実施形態において、以下に記載の計算と異なる計算が必要とされてもよい。さらに他の実施形態において、ＲＦパラメータは、ＲＦ入力１３とＲＦ出力１７の両方で測定されてもよい。
図８は、パラメータ行列を使用するインピーダンスを整合させるための代替的なプロセス５００を提供する。例示的プロセスにおいて、制御回路４５（整合ネットワーク構成要素については図３を参照）は、ステップの各々を実行するように構成および／またはプログラムされている。二つの初期ステップのうちの一つとして、ＲＦパラメータは、ＲＦ入力センサ２１によってＲＦ入力１３で測定され、ＲＦ入力１３での入力インピーダンスは、測定されたＲＦパラメータを使用して計算される（ステップ５０１）。この例示的なプロセス５００について、順方向電圧および順方向電流は、ＲＦ入力１３で測定される。特定の他の実施形態において、ＲＦパラメータは、ＲＦ出力センサ４９によってＲＦ出力１７で測定されてもよいものの、こうした実施形態において、以下に記載の計算と異なる計算が必要とされてもよい。さらに他の実施形態において、ＲＦパラメータは、ＲＦ入力１３とＲＦ出力１７の両方で測定されてもよい。
【0081】
ＲＦ源１５とプラズマチャンバ１９の間で連結されたインピーダンス整合回路は、２ポートパラメータ行列を含む、当業者に既知の幾つかのタイプのパラメータ行列のうちの一つによって特徴付けられてもよい。Ｓパラメータ行列およびＺパラメータ行列は、こうしたパラメータ行列の二つの例である。他の例には、Ｙパラメータ行列、Ｇパラメータ行列、Ｈパラメータ行列、Ｔパラメータ行列、ＡＢＣＤパラメータ行列が含まれるが、これらに限定されない。当業者であれば、これらの様々なパラメータ行列が、整合ネットワークなどの電気回路について、互いに数学的に変換されうることも認識するであろう。例示的プロセス５００の第二の初期ステップは、パラメータルックアップテーブル内のインピーダンス整合回路の既存の構成について、パラメータ行列を検索すること（ステップ５０２）である。インピーダンス整合回路の既存の構成は、インピーダンス整合回路の既存の動作パラメータ、特に直列ＥＶＣ ３１と分路ＥＶＣ ３３の両方のための既存のアレイ構成によって画定される。インピーダンス整合を達成するために、インピーダンス整合回路の既存の構成は、例示的プロセス５００の一部として、インピーダンス整合回路の新しい構成に変化される。
【0082】
パラメータルックアップテーブルは、複数のパラメータ行列を含み、各パラメータ行列は、直列ＥＶＣ ３１および分路ＥＶＣ ３３の特定の構成と関連付けられている。パラメータルックアップテーブルは、前述のタイプのパラメータ行列のうちの一つ以上を含みうる。例示的プロセス５００において、パラメータルックアップテーブルは、少なくとも複数のＳパラメータ行列を含む。特定の実施形態において、パラメータルックアップテーブルは、少なくとも複数のＺパラメータ行列を含んでもよい。パラメータルックアップテーブルが複数のタイプのパラメータ行列を含む実施形態において、異なるタイプのパラメータ行列は、異なるタイプのパラメータ行列間の数学的変換の必要性を排除するような方法で、パラメータルックアップテーブル内で関連付けられている。例えば、Ｔパラメータ行列は、パラメータルックアップテーブルの一部として含まれてもよく、各Ｔパラメータ行列は、二つの行列間の変換から生じることになる、関連するＳパラメータ行列と関連付けられている。
【0083】
入力インピーダンス計算（ステップ５０１）およびパラメータ行列ルックアップ（ステップ５０２）は、任意の順序で実施されてもよい。入力インピーダンスが計算され（ステップ５０１）、パラメータルックアップテーブル内でインピーダンス整合回路の既存の構成のためのパラメータ行列が識別された（ステップ５０２）後、プラズマまたは負荷インピーダンスは、計算された入力インピーダンスおよび既存の構成のためのパラメータ行列を使用して計算されてもよい（ステップ５０３）。次に、計算されたプラズマインピーダンスから、ＲＦ源１５とプラズマチャンバ１９の間のインピーダンス整合、または少なくとも実質的なインピーダンス整合を達成することになる、直列ＥＶＣ ３１および分路ＥＶＣ ３３の整合構成が、アレイ構成ルックアップテーブルで検索される（ステップ５０４）。アレイ構成ルックアップテーブルからのこれらの整合構成は、直列ＥＶＣ ３１および分路ＥＶＣ ３３のための新しい静電容量値をもたらすアレイ構成であり、インピーダンス整合は、新しいアレイ構成および関連する新しい静電容量値で達成される。アレイ構成ルックアップテーブルは、直列ＥＶＣ ３１および分路ＥＶＣ ３３のアレイ構成の表であり、組み合わせで使用される時に、直列ＥＶＣ ３１および分路ＥＶＣ ３３の各可能なアレイ構成を含む。アレイ構成ルックアップテーブルを使用する代替として、ＥＶＣ ３１、３３の実際の静電容量値は、プロセス中に計算されてもよいが、静電容量値のこうしたリアルタイム計算は、アレイ構成ルックアップテーブル内で整合構成を検索するよりも本質的に時間がよりかかる。直列ＥＶＣ ３１および分路ＥＶＣ ３３の整合構成がアレイ構成ルックアップテーブルで識別された後、直列アレイ構成と分路アレイ構成の一方または両方は、直列ＥＶＣ ３１および分路ＥＶＣ ３３のそれぞれの識別された整合構成に変化される（ステップ５０５）。
【0084】
直列アレイ構成および分路アレイ構成の変化（ステップ５０５）は、制御回路４５が制御信号を直列ドライバ回路３９および分路ドライバ回路４３に送信して、直列アレイ構成および分路アレイ構成をそれぞれ制御することを含んでもよく、直列ドライバ回路３９は、直列ＥＶＣ ３１に動作可能に連結されていて、分路ドライバ回路４３は、分路ＥＶＣ ４３に動作可能に連結されている。ＥＶＣ ３１、３３が整合構成に切り替えられる時に、入力インピーダンスは、固定ＲＦ源インピーダンス（例えば、５０オーム）と整合してもよく、それ故にインピーダンス整合をもたらしうる。プラズマインピーダンスの変動に起因して、十分なインピーダンス整合が生じない場合、５００のプロセスは、インピーダンス整合、または少なくとも実質的なインピーダンス整合を達成するために一回以上繰り返されてもよい。
【0085】
上述のプロセスで使用されるルックアップテーブルは、プラズマチャンバ１９と併せて使用されるＲＦ整合ネットワークの前にコンパイルされる。ルックアップテーブルの作成において、ＲＦ整合ネットワーク１１は、プラズマチャンバで使用する前に、各タイプの少なくとも一つのパラメータ行列と、直列ＥＶＣ ３１および分路ＥＶＣ ３３の各アレイ構成と関連付けられた負荷インピーダンスとを決定するように試験される。試験から生じるパラメータ行列は、各タイプの少なくとも一つのパラメータ行列がＥＶＣ ３１、３３のそれぞれのアレイ構成と関連付けられるように、パラメータルックアップテーブルにコンパイルされる。同様に、負荷インピーダンスは、各パラメータ行列がＥＶＣ ３１、３３のそれぞれのアレイ構成と関連付けられるように、アレイ構成ルックアップテーブルにコンパイルされる。コンパイル済みのルックアップテーブルは、ＲＦ整合ネットワークの動作に関連する他の要因の中でも、固定ＲＦ源インピーダンス（例えば、５０オーム）、ＲＦ源の電力出力、およびＲＦ源の動作周波数を考慮に入れてもよい。従って、各ルックアップテーブルは、ＥＶＣ ３１、３３のすべての可能な構成を考慮するために、数万以上のエントリーを有してもよい。可能な構成の数は主に、ＥＶＣ ３１、３３の各々を構成する個別の固定コンデンサの数によって決定される。ルックアップテーブルをコンパイルすることにおいて、整合ネットワーク内の重要な位置での最大許容電圧および電流などの、可能な安全制限を考慮することができ、これは、ＥＶＣ ３１、３３の特定の構成のルックアップテーブルのうちの一つ以上のエントリーを除外するように機能してもよい。
【0086】
当技術分野で公知の通り、Ｓパラメータ行列は、散乱パラメータ、略してＳパラメータと呼ばれる構成要素から構成されている。インピーダンス整合回路のＳパラメータ行列は、４つのＳパラメータ、すなわちＳ１１、Ｓ１２、Ｓ２１、Ｓ２２を有し、その各々は、ＲＦ入力１３およびＲＦ出力１７での電圧の比を表す。全Ｓパラメータ行列が既知となるように、インピーダンス整合回路のＳパラメータの四つすべてが、事前に決定および／または計算される。他のタイプのパラメータ行列のパラメータが同様に、事前に決定および／または計算され、パラメータ行列に組み込まれてもよい。例えば、インピーダンス整合回路のＺパラメータ行列は、四つのＺパラメータ、すなわちＺ１１、Ｚ１２、Ｚ２１、Ｚ２２を有する。
【0087】
パラメータルックアップテーブルをこのようにコンパイルすることによって、特定の計算の全時間コストは、ＲＦ整合ネットワークの試験段階中に発生し、プラズマチャンバ１９とのＲＦ整合ネットワーク１１の実際の使用中には発生しない。さらに、ルックアップテーブルで値を検索することは、その同じ値をリアルタイムで計算するよりもかかる時間がより少ないことがあるため、ルックアップテーブルを使用することは、インピーダンス整合の達成に必要な全体的時間を低減するのに役立つことがある。プロセス全体を通して潜在的に数百または数千のインピーダンス整合調節を含むプラズマ堆積またはエッチングプロセスにおいて、この時間節約は、全体的な製造プロセスのコスト節約に直接役立つことがある。
【0088】
制御回路がプラズマチャンバの可変インピーダンスを決定することと、直列および分路の整合構成を決定することとから始まる整合同調プロセスの開始から、ＲＦ源に向かって反射されたＲＦ電力が減少する整合同調プロセスの終了まで、ＥＶＣを使用したＲＦインピーダンス整合ネットワークの整合同調プロセス全体は、約１１０μ秒、または約１５０μ秒以下の経過時間を有する。整合同調プロセスの単回反復のためのこの短い経過期間は、ＶＶＣ整合ネットワークよりも著しい増加を表す。さらに、整合同調プロセスの単回反復のためのこの短い経過期間を理由として、ＥＶＣを使用するＲＦインピーダンス整合ネットワークは、整合同調プロセスを反復的に実行してもよく、二つの決定ステップを繰り返して、電子的に可変なコンデンサの一方または両方のアレイ構成のさらなる変化のための別の制御信号を生成する。整合同調プロセスを反復的に繰り返すことによって、整合同調プロセスの約２～４回の反復内に、より良好なインピーダンス整合が作り出されうることが予想される。さらに、整合同調プロセスの各繰り返しの所要時間に応じて、５００μ秒以下で３～４回の反復が実施されうることが予想される。ＶＶＣを使用したＲＦインピーダンス整合ネットワークのための整合同調プロセスの単回反復の１～２秒の整合時間を考慮すると、わずかな時間で複数回の反復を実施できるこの能力は、ＥＶＣを使用したＲＦインピーダンス整合ネットワークの著しい利点を表す。
【0089】
当業者であれば、幾つかの要因が、ＥＶＣを使用したＲＦインピーダンス整合ネットワークのインピーダンス整合プロセスのミリ秒未満の経過時間に寄与しうることを認識するであろう。こうした要因は、ＲＦ信号の電力、ＥＶＣの構成および設計、使用されている整合ネットワークのタイプ、使用されているドライバ回路のタイプおよび構成を含んでもよい。列挙されていない他の要因も、インピーダンス整合プロセスの全体的な経過時間に寄与しうる。それ故にＥＶＣを有するＲＦインピーダンス整合ネットワークのための整合同調プロセス全体の所要時間は、プロセスの開始（すなわち、制御回路によって測定することと、インピーダンス整合を作り出すために必要な調整を計算すること）からプロセスの終了（インピーダンス整合および反射電力の低減に起因してプラズマチャンバの中に連結されたＲＦ電力の効率が増加する時点）まで完了するのに約５００μ秒以下であることが予想される。５００μ秒程度の整合同調プロセスであっても、このプロセス時間は依然として、ＶＶＣを使用したＲＦインピーダンス整合ネットワークよりも大幅な改善を表す。
【0090】
表１は、ＥＶＣの一つの例の動作パラメータとＶＶＣの一つの例の動作パラメータとの比較を示すデータを提示する。見て分かる通り、ＥＶＣは、ＲＦインピーダンス整合ネットワークのための高速切り替えを可能にすることに加えて、幾つかの利点を提示する。
【表1】
【0091】
見て分かる通り、ＥＶＣによって可能にされた高速切替え能力に加えて、ＥＶＣはまた、信頼面での利点、電流操作面での利点、サイズ面での利点をもたらす。ＥＶＣおよび／またはＥＶＣのためにスイッチング回路自体を使用するＲＦインピーダンス整合ネットワークのさらなる利点には、以下が含まれる。
・開示されたＲＦインピーダンス整合ネットワークは、いかなる可動部品も含まないため、機械的故障の可能性は、半導体製造プロセスの一部として使用されうる他の完全な電気回路の可能性に低減される。例えば、典型的なＥＶＣは、銅メタライゼーションを施した高耐久性セラミック基材から形成されて、個別のコンデンサを形成してもよい。可動部品の除去はまた、使用中の熱変動に起因する破壊に対する抵抗性を増大させる。
・ＥＶＣは、ＶＶＣと比較してサイズがコンパクトであり、その結果、重量および体積の低減は、製造施設内の貴重な空間を節約しうる。
・ＥＶＣの設計は、特定の用途の特定の設計ニーズのためにＲＦ整合ネットワークをカスタマイズできる能力の向上をもたらす。ＥＶＣは、カスタム静電容量範囲で構成されてもよく、その一つの例は、非線形静電容量範囲である。こうしたカスタム静電容量範囲は、より広範なプロセスのために、より良好なインピーダンス整合を提供することができる。別の例として、カスタム静電容量範囲は、インピーダンス整合の特定の領域において、分解能をより提供しうる。カスタム静電容量範囲はまた、プラズマ衝突をより容易にするために、より高い点火電圧の発生を可能にしうる。
・短い整合同調プロセス（約５００μ秒以下）は、ＲＦインピーダンス整合ネットワークが、製造プロセス内でのプラズマ変化により良好に耐えることを可能にし、それによってプラズマ安定性を増大させ、製造プロセスに対してより制御された電力をもたらす。
・ＲＦインピーダンス整合ネットワークにおいて、機械的装置ではなくデジタル制御されたＥＶＣを使用することは、プログラミングを通して制御アルゴリズムを微同調する機会をより多く提供する。
・ＥＶＣは、ＶＣＣと比較して優れた低周波（ｋＨｚ）性能を示す。
・開示されたＲＦインピーダンス整合ネットワークは、いかなる可動部品も含まないため、機械的故障の可能性は、半導体製造プロセスの一部として使用されうる他の完全な電気回路の可能性に低減される。例えば、典型的なＥＶＣは、銅メタライゼーションを施した高耐久性セラミック基材から形成されて、個別のコンデンサを形成してもよい。可動部品の除去はまた、使用中の熱変動に起因する破壊に対する抵抗性を増大させる。
・ＥＶＣは、ＶＶＣと比較してサイズがコンパクトであり、その結果、重量および体積の低減は、製造施設内の貴重な空間を節約しうる。
・ＥＶＣの設計は、特定の用途の特定の設計ニーズのためにＲＦ整合ネットワークをカスタマイズできる能力の向上をもたらす。ＥＶＣは、カスタム静電容量範囲で構成されてもよく、その一つの例は、非線形静電容量範囲である。こうしたカスタム静電容量範囲は、より広範なプロセスのために、より良好なインピーダンス整合を提供することができる。別の例として、カスタム静電容量範囲は、インピーダンス整合の特定の領域において、分解能をより提供しうる。カスタム静電容量範囲はまた、プラズマ衝突をより容易にするために、より高い点火電圧の発生を可能にしうる。
・短い整合同調プロセス（約５００μ秒以下）は、ＲＦインピーダンス整合ネットワークが、製造プロセス内でのプラズマ変化により良好に耐えることを可能にし、それによってプラズマ安定性を増大させ、製造プロセスに対してより制御された電力をもたらす。
・ＲＦインピーダンス整合ネットワークにおいて、機械的装置ではなくデジタル制御されたＥＶＣを使用することは、プログラミングを通して制御アルゴリズムを微同調する機会をより多く提供する。
・ＥＶＣは、ＶＣＣと比較して優れた低周波（ｋＨｚ）性能を示す。
【0092】
ＥＶＣのスイッチング回路用のクランプ回路
上述の通り、ＰＩＮダイオードは、ＲＦ整合ネットワーク内のソリッドステートスイッチとして使用されてもよい。（本明細書のＰＩＮダイオードの考察はＮＩＰダイオードにも適用されてもよいことが理解される。） ＰＩＮダイオードは、オン状態またはオフ状態であることができる。ＰＩＮダイオードスイッチをオンにするために、順方向バイアス電流が使用されてもよい。高電力用途において、この電流は、例えば０．５Ａであってもよい。この順方向バイアス電流は、ＰＩＮダイオードを低抵抗伝導状態にしうる。オフ状態または遮断状態において、ＰＩＮダイオードは、陰極から陽極への、回路のピークＲＦ電位よりも大きい逆方向電圧を受信しうる。これは、ＰＩＮダイオードが逆方向バイアス状態に留まり、順方向に伝導しないことを確実にする。ドライバ回路は、順方向バイアス電圧および逆方向バイアス電圧を提供する。こうしたドライバ回路１３９Ａを上記の図６に示す。
上述の通り、ＰＩＮダイオードは、ＲＦ整合ネットワーク内のソリッドステートスイッチとして使用されてもよい。（本明細書のＰＩＮダイオードの考察はＮＩＰダイオードにも適用されてもよいことが理解される。） ＰＩＮダイオードは、オン状態またはオフ状態であることができる。ＰＩＮダイオードスイッチをオンにするために、順方向バイアス電流が使用されてもよい。高電力用途において、この電流は、例えば０．５Ａであってもよい。この順方向バイアス電流は、ＰＩＮダイオードを低抵抗伝導状態にしうる。オフ状態または遮断状態において、ＰＩＮダイオードは、陰極から陽極への、回路のピークＲＦ電位よりも大きい逆方向電圧を受信しうる。これは、ＰＩＮダイオードが逆方向バイアス状態に留まり、順方向に伝導しないことを確実にする。ドライバ回路は、順方向バイアス電圧および逆方向バイアス電圧を提供する。こうしたドライバ回路１３９Ａを上記の図６に示す。
【0093】
図６を再び参照すると、ＰＩＮダイオードスイッチ１６１Ａはコンデンサ１５３Ａを切り替える。この実施形態において、共通の陽極分路ＲＦスイッチ構成が使用されているが、本発明はそのように限定されない。ドライバ回路１３９Ａにおいて、第一の電源スイッチ１１１Ａはオンにされ、第二の電源スイッチ１１３Ａはオフにされ、ＰＩＮダイオードをオフまたは遮断状態にする。これは、ＨＶ電源１１５ＡからＰＩＮダイオード１６１Ａ陰極に電位を印加する。一つの実施例において、ＨＶ電源１１５Ａは１２００Ｖである。固定コンデンサ１５３ＡでのピークＲＦ電位がＨＶ電源１１５Ａでの電圧よりも小さい場合、ＰＩＮダイオードは導電せず、オフ状態のままになる。
【0094】
オン状態または導電状態の間、第一の電源スイッチ１１１Ａはオフであり、第二の電源スイッチ１１３Ａはオンである。これは、電流がダイオード１６１Ａ、フィルタ１４１Ａ、第二の電源スイッチ１１３Ａを通ってＬＶ電源１１７Ａに流れることを可能にする。この実施形態において、ＬＶ電源１１７Ａは順方向バイアス電源である。これは、例えば－３．３Ｖであってもよい。オン状態にある時に、ＲＦ電流はダイオード１６１Ａおよび固定コンデンサ１５３Ａを通って流れることができる。
【0095】
例示的実施形態において、フィルタ１４１Ａは、図９の抵抗器Ｒ２およびインダクタＬ１に類似する、抵抗器およびインダクタを直列に備え、これについては以下で詳細に論じるが、フィルタはそのように限定されない。フィルタ１４１Ａは、ドライバ回路１３９ＡとＰＩＮダイオードスイッチ１６１Ａの間にある。フィルタは、ＰＩＮダイオードスイッチ１６１Ａでドライバ回路１３９ＡからのＲＦ電圧および電流を遮断する。また、直列制限抵抗器を用いて順方向バイアス電流の量を制御してもよい。フィルタ回路は典型的に、ＲＦ動作周波数にて大きい誘導性リアクタンスを有するインダクタから成る。フィルタ１４１Ａのインダクタは、以下の式によって画定されるエネルギーを貯蔵する。
【数3】
【0096】
式中、Ｌはフィルタのインダクタンス（単位：ヘンリー）であり、Ｉは順方向バイアス電流（単位：アンペア）であり、Ｅの単位はジュールである。このエネルギーは、オン状態からオフ状態に移行すると回路内に放出される。
【0097】
インダクタを通る電流の流れが急激に中断される時に、その中の逆起電力は電流を一定に維持しようと試みる。この時間中、インダクタの両端の電圧は、次式で定義される。
【数4】
【0098】
式中、Ｖは、インダクタの両端の電圧（単位：ボルト）であり、Ｌは、フィルタのインダクタンス（単位：ヘンリー）であり、
は、電流の時間変化率である。上記の式から、固定フィルタインダクタおよび固定バイアス電流について、インダクタの両端の電圧は電流の変化率に直接比例する。回路内で電流がより速くオフにされると、インダクタの両端の電圧がより高くなる。例示的実施形態において、ドライバ回路１３９Ａがオフ状態に切り替えられた後、フィルタ１４１Ａのインダクタの左側は、ソースへのＭＯＳＦＥＴドレインを介して第一の電源スイッチ１１１Ａを通して、またはその本体ダイオードを通して、上側電源電圧１１５Ａにクランプされる。フィルタ１４１Ａのインダクタの右側は、ＰＩＮダイオードスイッチ１６１Ａに接続されていて、これはフィルタ１４１Ａのインダクタの値および回路静電容量によって画定された周波数でリンギングを生じる。回路内のエネルギーは、回路抵抗内でエネルギーが失われるにつれてゆっくりと消散する。オフ状態において、ＰＩＮダイオードは、装置の漏れ特性によって画定される非常に高い抵抗を有する。ＰＩＮダイオード１６１Ａのオフ状態の静電容量も非常に低く、典型的に数ピコファラドしかない。この組み合わせは、非常に高いインピーダンスを作り出す。これは、回路が高いリンギング電圧を維持することを可能にする。
【数5】
【0099】
ＰＩＮダイオードは、陰極から陽極への破壊電圧定格を有する。定格を超えた場合、デバイスは雪崩現象を起こし、不可逆的に損傷する。上述の回路が、陰極から陽極へのＰＩＮダイオードの破壊電圧を超えるオンからオフへの移行中に電圧を作り出す場合、ＰＩＮダイオードは雪崩現象を起こして故障する。ＲＦが存在する場合の回路動作中、ＲＦ電位は、上記の前のセクションで説明したリンギングの上に重ね合わされる。これは、ＰＩＮダイオードが雪崩現象を起こす可能性を増大させる。従って、インダクタのリンギングによって作り出される電位は、それが問題になる上で、陰極から陽極への破壊電圧を超える必要はない。第一の電源スイッチ１１１Ａおよび第二の電源スイッチ１１３Ａは、スイッチング損失を最小化するために迅速に切り替えられる。フィルタ１４１Ａのインダクタは、ＲＦ電流を遮断するために大きく、ＰＩＮダイオード内のバイアス電流は、損失を低く保つのに十分である。このようなスイッチング回路において、スナバー回路が、フィルタのインダクタの接地への出力に配置されてもよい。これは、大きいコンデンサおよび直列抵抗器から成ることになる。これは、インダクタ内に貯蔵されたエネルギーを放散し、リンギングを最小化することになる。しかし、このタイプの回路は、ＰＩＮダイオードスイッチ用途にとって理想的ではない。ＰＩＮダイオードが良好なＲＦスイッチであるためには、オフ状態で低い静電容量を有することが一般的に望ましい。貯蔵されたインダクタエネルギーを放散するために、その両端に大きいコンデンサを追加することは、ＰＩＮダイオードスイッチの絶縁特性を損なう場合がある。これらの制約はすべて、インダクタのリンギングを無くすことを非常に困難にする。
【0100】
（クランプ回路のない回路シミュレーション）
図９は、一つの実施形態による、クランプ回路のないスイッチング回路１４０Ａ－１のシミュレーション概略図である。この概略図は、図６に示すものに類似している。Ｖ１はＨＶ電源１１５Ａに匹敵し、Ｍ１は第一の電源スイッチ１１Ａに匹敵し、Ｖ４はＬＶ電源１１７Ａに匹敵し、Ｍ２は第二の電源スイッチ１１３Ａに匹敵し、Ｄ１はダイオード１６１Ａに匹敵し、Ｃ１は固定コンデンサ１５３Ａに匹敵し、Ｒ２およびＬ１は集合的にフィルタ１４１Ａに匹敵する。この例において、Ｖ１は１２００Ｖであり、Ｖ４は－３．３Ｖである。
図９は、一つの実施形態による、クランプ回路のないスイッチング回路１４０Ａ－１のシミュレーション概略図である。この概略図は、図６に示すものに類似している。Ｖ１はＨＶ電源１１５Ａに匹敵し、Ｍ１は第一の電源スイッチ１１Ａに匹敵し、Ｖ４はＬＶ電源１１７Ａに匹敵し、Ｍ２は第二の電源スイッチ１１３Ａに匹敵し、Ｄ１はダイオード１６１Ａに匹敵し、Ｃ１は固定コンデンサ１５３Ａに匹敵し、Ｒ２およびＬ１は集合的にフィルタ１４１Ａに匹敵する。この例において、Ｖ１は１２００Ｖであり、Ｖ４は－３．３Ｖである。
【0101】
図１０Ａ～Ｄは、ドライバ回路のオンからオフへの移行中の図１０の回路シミュレーションの波形を示す。オンからオフへの移行は、プロットの左３分の１に約４５ミリ秒で示されている。図１０Ａのプロットは、Ｍ１（Ｍ１駆動信号２０１）およびＭ２（Ｍ２駆動信号２０２）に向かう駆動信号を示す。最初にＭ２はオンで、Ｍ１はオフである。その後、Ｍ２はオフになり、Ｍ１はオフのままである。これは、デッドタイムとして定義される。デッドタイムＭ１がオンになった後、Ｍ２はオフのままである。これはドライバ回路のオフ状態である。
【0102】
Ｍ２がオフになるとすぐに、Ｌ１を通る電流が停止する。電流の変化率は、Ｍ２のスイッチング速度によって直接制御される。図１０Ｂのプロットは、Ｍ２を通る電流を示す（波形２０３）。電流がオフになっている場所は、はっきりと分かる。図１０Ｃのプロットは、インダクタＬ１電流（波形２０４）を示す。オン状態の間、電流は０．５Ａ未満である。オフになった後、インダクタＬ１内に貯蔵されたエネルギーは、回路静電容量に伝達される。電流は、インダクタ内のすべてのエネルギーが放散されるまで、回路の固有共振周波数でリンギングし続ける。図１０Ｄのプロットは、ＰＩＮダイオードＤ１の陰極から陽極にわたる電圧を示す（波形２０５）。回路がオンの時に、ダイオードＤ１の両端の電圧は１Ｖ未満であり、ダイオードの順方向ＶＩ特性によって画定される。ダイオードＤ１がオフに切り替えられた時に、電圧は急速に増加し、この場合、回路内のダイオードの３ｋＶ電圧破壊を超える。ダイオードは雪崩現象を起こす。これは、ダイオード電圧ピークが上部で平坦である図１０Ｄで分かる。
【0103】
図１１は、図１０ＤのＰＩＮダイオードのアバランシェの波形２０５のより接近した図である。これは、アバランシェ事象２０６をより明瞭に示す。リンギング２０５の第一のサイクル２０５－１の上限は、３ｋＶである。これはダイオードの逆破壊電圧である。このダイオードは損傷を負うことになる。
【0104】
（クランプ回路を有するスイッチング回路）
図１２は、ＰＩＮダイオードのアバランシェを防止するためにクランプ回路１２４Ａが追加された、図６のスイッチング回路１４０Ａの一部分１４０Ａ－２の概略図である。類似の参照番号が使用される場合、構成要素は、図６に関して記載した特徴と同じ特徴を有しうることが理解される。図６との主な違いは、クランプ回路１２４Ａの追加である。クランプ回路１２４Ａは、フィルタ１４１Ａとスイッチ１６１Ａの間に動作可能に連結されていて、クランプ回路は、クランプ電源１２８Ａに動作可能に連結された第一の端子１２６Ａ－１と、フィルタ１４１Ａの端子１４１Ａ－２に動作可能に連結された第二の端子１２６Ａ－２とを有するダイオード１２６Ａを備える。この実施形態において、ダイオード１２６ＡはＰＩＮダイオードである。ダイオード１２６Ａは代替的に、ＮＩＰダイオード、超高速ダイオード、または一方向の電圧を遮断して他方の方向に伝導するように構成された別の遮断装置であってもよい。好ましい一実施形態において、ダイオードは、リンギングをクランプするのに十分に速く、十分に低いオフ状態の静電容量（例えば、数ピコファラド）を有することでスイッチのオフ状態の遮蔽に影響を与えず、さもなければ回路のＲＦ特性に影響を与える。
図１２は、ＰＩＮダイオードのアバランシェを防止するためにクランプ回路１２４Ａが追加された、図６のスイッチング回路１４０Ａの一部分１４０Ａ－２の概略図である。類似の参照番号が使用される場合、構成要素は、図６に関して記載した特徴と同じ特徴を有しうることが理解される。図６との主な違いは、クランプ回路１２４Ａの追加である。クランプ回路１２４Ａは、フィルタ１４１Ａとスイッチ１６１Ａの間に動作可能に連結されていて、クランプ回路は、クランプ電源１２８Ａに動作可能に連結された第一の端子１２６Ａ－１と、フィルタ１４１Ａの端子１４１Ａ－２に動作可能に連結された第二の端子１２６Ａ－２とを有するダイオード１２６Ａを備える。この実施形態において、ダイオード１２６ＡはＰＩＮダイオードである。ダイオード１２６Ａは代替的に、ＮＩＰダイオード、超高速ダイオード、または一方向の電圧を遮断して他方の方向に伝導するように構成された別の遮断装置であってもよい。好ましい一実施形態において、ダイオードは、リンギングをクランプするのに十分に速く、十分に低いオフ状態の静電容量（例えば、数ピコファラド）を有することでスイッチのオフ状態の遮蔽に影響を与えず、さもなければ回路のＲＦ特性に影響を与える。
【0105】
例示的実施形態において、ダイオードの第一の端子１２６Ａ－１は陰極であり、ダイオードの第二の端子１２６Ａ－２は陽極であるが、本発明は当業者によって理解されることになるように、そのように限定されない。固定コンデンサ１５３Ａとスイッチ１６１Ａの間のノードは、ノード１４４Ａによって識別される。ＮＩＰダイオードが使用された場合、特定の調整が必要であろうことに留意されたい。例えば、ダイオード１６１－Ａの位置付けは逆になることになる。電源１１５Ａ、１１７Ａ（図６を参照）は交換されることになる。この実施形態において、順方向バイアス１１７Ａは、負である代わりに正であり、高電圧供給１１５Ａは、正である代わりに負であることになる。クランプダイオード１２６Ａは、方向が逆転し、正である代わりに負のクランプ供給部につながれることになる。当業者であれば、ＮＩＰダイオードを受け入れるための、回路に対するこうした必要な変更を理解するであろう。
【0106】
この実施形態において、クランプ回路１２４Ａのダイオード１２６Ａの第二の端子１２６Ａ－２は、フィルタ１４１Ａと、固定コンデンサ１５３Ａと、スイッチ１６１Ａとの間に電気的に接続されている。さらに、フィルタ１４１Ａは、直列に連結されたインダクタ１４３Ａおよび抵抗器１４２Ａを備える。しかしながら、本発明はそのように限定されないことが理解される。例えば、抵抗器１４２Ａは省略されてもよい。さらに、２０２２年４月１９日に出願された米国特許出願第１７／７２３，７０２号（その全体が参照により本明細書に組み込まれる）に記載の通り、インダクタ１４３Ａは、それに対して並列なコンデンサを有して、共振フィルタを形成してもよい。
【0107】
クランプ電源１２８Ａの電圧は、ＰＩＮダイオード１６１Ａのアバランシェ定格を下回る安全なレベルに設定されることができる。好ましい一実施形態において、クランプ電源の電圧は、クランプダイオードが高電圧電源を短絡することを防止するために、高電圧電源１１５Ａよりも大きい。これは、通常の動作中にクランプダイオードが逆方向にバイアスされた状態を保つ。クランプ回路１２４Ａは、フィルタの出力１４１Ａ－２での最大電圧を、クランプ電源１２８Ａの電圧にダイオードの順方向降下を加えた値に等しい値に制限する。この回路は、ＲＦ電位と回路リンギングの両方を、クランプ電源１２８Ａの電圧と等しい最大値にクランプする。
【0108】
（クランプ回路を有する回路シミュレーション）
図１３は、図１２に示すクランプ回路に類似のクランプ回路を利用するスイッチング回路１４０Ａ－２のシミュレーション概略図である。Ｄ２はダイオード１２６Ａに匹敵し、Ｖ５はクランプ電源１２８Ａに匹敵する。フィルタインダクタＬ１はインダクタ１４３Ａに匹敵し、フィルタ抵抗器Ｒ２は抵抗器１４２Ａに匹敵する。
図１３は、図１２に示すクランプ回路に類似のクランプ回路を利用するスイッチング回路１４０Ａ－２のシミュレーション概略図である。Ｄ２はダイオード１２６Ａに匹敵し、Ｖ５はクランプ電源１２８Ａに匹敵する。フィルタインダクタＬ１はインダクタ１４３Ａに匹敵し、フィルタ抵抗器Ｒ２は抵抗器１４２Ａに匹敵する。
【0109】
このシミュレーションにおいて、構成要素値は、図９のシミュレーション概略図のものに類似している。追加されたクランプ回路について、Ｖ５は２５００Ｖである。図１４Ａ～Ｄは、図１０Ａ～Ｄと同じ波形を示すが、クランプ回路を含むシミュレーション概略図１３についてである。図１４Ａのプロットは、Ｍ１（Ｍ１駆動信号２０７）およびＭ２（Ｍ２駆動信号２０８）に向かう駆動信号を示す。図１４Ｂのプロットは、Ｍ２を通る電流を示す（波形２０９）。図１４Ｃのプロットは、インダクタＬ１電流を示す（波形２１０）。図１４Ｄのプロットは、ＰＩＮダイオードＤ１の陰極から陽極にわたる電圧（波形２１１）を示し、ここでＰＩＮダイオードの両端の最大電圧は２５００Ｖである。これはＶ５に対して選択された値であった。
【0110】
図１５は、図１４ＤのＰＩＮダイオードクランプの波形２１１の拡大図であり、クランプ回路が存在する時のＰＩＮダイオードＤ１の両端の電圧を示す。図１５の波形は、図１１の波形のように見える。両方とも、途切れた正弦波形を有する。主な違いは、図１１の途切れ２０６がＤ１のアバランシェに由来するものであり、その一方で図１５の途切れ２１３はクランプ回路の起動に由来するものである。
【0111】
最後に、上述のクランプ回路は、図１～３のＲＦ源１５などのＲＦ源からＲＦオーバーシュートをクランプするためにも使用される可能性があることに留意されたい。これらのクランプ回路は、ＲＦ源からの大きいＲＦオーバーシュートがスイッチング回路のＰＩＮ／ＮＩＰダイオードスイッチを損傷するのを防止することになる。過剰なＲＦエネルギーは、クランプ電源内にダンプされる。ＲＦ源からのオーバーシュートは、整合ネットワークの同調中に発生する可能性がある。これは、ＲＦ源がフォールドバックに出入りすることを引き起こすことができる。ＲＦ源はフォールドバックから出る時、著しくオーバーシュートすることがある。スイッチング回路の文脈で上述したクランプ回路に対する変形は、ＲＦオーバーシュートをクランプするために使用されるクランプ回路にも適用されてもよい。
【0112】
本明細書で論じる整合ネットワークの実施形態は、Ｌまたはｐｉ構成を使用していた一方で、特許請求の対象である整合ネットワークは、「Ｔ」型構成などの他の整合ネットワーク構成で構成されうることに留意されたい。別段の記載がない限り、本明細書で論じる可変コンデンサ、スイッチング回路、および方法は、ＲＦインピーダンス整合ネットワークに適した任意の構成で使用されうる。
【0113】
本明細書で論じる実施形態は、インピーダンス整合を達成するために、整合ネットワーク内の一つ以上の可変コンデンサを使用する一方で、任意の可変リアクタンス素子を使用することができることに留意されたい。可変リアクタンス素子は、一つ以上の個別のリアクタンス素子を含むことができ、リアクタンス素子は、コンデンサまたはインダクタまたは類似の反応性装置である。
【0114】
本出願には、所有者共通の米国特許第１０，４６０，９１２号、米国特許公報第ＵＳ２０２１／０３２７６８４号、米国特許公報第ＵＳ２０２１／０３２７６８４号、米国特許第１０，９８４，９８５号の全体が参照により本明細書に組み込まれる。
【0115】
本発明は、本発明の現在の好適な実施方法を含む特定の実施例に関して説明されてきたが、当業者であれば、上述のシステムおよび技法の多数の変形および変更があることを理解するであろう。当然のことながら、本発明の範囲から逸脱することなく、他の実施形態が利用されてもよく、構造的および機能的修正がなされてもよい。それ故に本発明の趣旨および範囲は、添付の特許請求の範囲に記載の通りに広く解釈されるべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【国際調査報告】