知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-06-21
(54)【発明の名称】複雑なＲＦパルスパターンを提供するラジオ波生成器
(51)【国際特許分類】
H05H 1/46 20060101AFI20240614BHJP
H01L 21/3065 20060101ALI20240614BHJP
【ＦＩ】
H05H1/46 R
H01L21/302 101
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023571503
(86)(22)【出願日】2022-04-17
(85)【翻訳文提出日】2024-01-11
(86)【国際出願番号】 US2022025149
(87)【国際公開番号】W WO2022260756
(87)【国際公開日】2022-12-15
(31)【優先権主張番号】17/343,539
(32)【優先日】2021-06-09
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】523433169
【氏名又は名称】エックスピー パワー リミテッド
【氏名又は名称原語表記】ＸＰ Ｐｏｗｅｒ Ｌｉｍｉｔｅｄ
【住所又は居所原語表記】１９ Ｔａｉ Ｓｅｎｇ Ａｖｅｎｕｅ， ＃０７－０１， Ｓｉｎｇａｐｏｒｅ ５３４０５４ Ｓｉｎｇａｐｏｒｅ
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】ポール ルンメル
【テーマコード（参考）】
2G084
5F004
【Ｆターム（参考）】
2G084AA02
2G084CC08
2G084CC09
2G084DD53
2G084DD55
2G084HH05
2G084HH08
2G084HH23
2G084HH26
2G084HH27
2G084HH28
2G084HH29
2G084HH52
2G084HH56
5F004AA01
5F004AA16
5F004BB13
5F004BC08
5F004CA03
5F004EA37
(57)【要約】
ラジオ波（ＲＦ）生成器は、パルスＲＦ信号のエンベロープを規定するパルスパターンを示す入力信号を取得するように構成されているパルス生成回路を含む。パルス生成回路は、パルスパターンのセグメントの電力レベルおよび持続時間を規定するデータ値を記憶する。パルス生成器は、記憶されたデータ値に応答してパルス変調制御信号を生成し、パルス変調制御信号は、パルスパターンの各セグメントの電力レベルおよび持続時間を示し、パルス変調制御信号は、制御信号を生成して振幅を調整し、ＲＦ信号の持続時間または幅を変調してパルスパターンを有するパルスＲＦ信号を生成するために、制御回路に提供される。
【選択図】図２
【選択図】図２
【特許請求の範囲】
【請求項1】
ラジオ波生成器であって、ラジオ波（ＲＦ）回路であって、第１の周波数のＲＦ源信号を提供するＲＦ信号源と、パルスラジオ波（ＲＦ）信号を生成する信号変調器と、を備え、前記パルスＲＦ信号は、前記ＲＦ信号が出力端子に提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有する、前記ラジオ波（ＲＦ）回路と、
前記出力端子において前記パルスＲＦ信号をサンプリングし、少なくともサンプリングされた前記パルスＲＦ信号に応答して制御信号を生成して、前記ＲＦ信号を前記ラジオ波回路で変調するように構成されている制御回路と、
前記パルスＲＦ信号のパルスエンベロープを規定するパルスパターンを示す入力信号を取得するように構成されているパルス生成回路であって、前記パルス生成回路は、前記パルスパターンのセグメントのための電力レベルおよび持続時間を規定するデータ値を記憶しており、前記パルス生成回路は、記憶された前記データ値に応答して、各前記セグメントのためのパルス変調制御信号を生成し、前記パルス変調制御信号は、前記パルスパターンの各前記セグメントの前記電力レベルおよび前記持続時間を示し、前記パルス変調制御信号は、前記制御信号を生成して振幅を調整し、前記ＲＦ源信号を変調して前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御回路に提供される、前記パルス生成回路と、
を備える、ラジオ波生成器。
【請求項2】
前記制御回路は、前記ＲＦ源信号の前記振幅および変調を制御して前記パルスＲＦ信号を生成するために、前記制御信号を前記ラジオ波回路の前記信号変調器に提供する、請求項１に記載のラジオ波生成器。
【請求項3】
前記パルス生成回路は、複数のメモリ位置を備えるデジタルメモリであって、各前記メモリ位置は、前記パルスパターンのそれぞれのセグメントに関連する電力レベルおよび持続時間値を記憶し、最後のメモリ位置は、終了電力レベルまたは終了持続時間値を記憶する、前記デジタルメモリと、
それぞれのメモリ位置からそれぞれのセグメントの前記持続時間値を受け取り、前記それぞれのセグメントの前記持続時間値を示す第１の信号を生成するＮ分周タイマと、
を備え、
前記パルス生成回路は、それぞれのメモリ位置から記憶された前記電力レベルを前記パルス変調制御信号の信号レベルとして提供するとともに、同じメモリ位置に記憶された前記持続時間値を示す前記第１の信号を前記パルス変調制御信号のパルス幅として提供し、
前記パルス変調制御信号は、前記制御信号を生成し、前記ＲＦ源信号を変調して、前記パルスパターンのそれぞれのセグメントを備える前記パルスエンベロープを有する前記パルスＲＦ信号を生成するように、前記制御回路に提供される、請求項１に記載のラジオ波生成器。
【請求項4】
前記パルス生成回路は、第１のメモリ位置から前記最後のメモリ位置まで順番に前記デジタルメモリ内の前記メモリ位置を選択し、前記パルス生成回路は、選択された各前記メモリ位置の前記持続時間値と選択された同じ前記メモリ位置の前記電力レベルとを用いて前記パルス変調制御信号を生成し、
前記パルス生成回路は、前記最後のメモリ位置の選択に応答して、前記第１のメモリ位置に戻る、請求項３に記載のラジオ波生成器。
【請求項5】
前記Ｎ分周タイマは、前記持続時間値に基づいて基準クロック信号のクロックパルスをカウントし、前記持続時間値の終了時に前記パルス変調制御信号の前記パルス幅をリセットして、前記それぞれのセグメントの終了を示す、請求項３に記載のラジオ波生成器。
【請求項6】
前記パルスパターンは、２以上のセグメントを含み、各前記セグメントは、同じ電力レベルを有する前記パルスパターンの一部を含む、請求項１に記載のラジオ波生成器。
【請求項7】
前記パルスパターンは、複数のセグメントを備え、各前記セグメントは、少なくとも１つの他のセグメントとは異なる電力レベルを有し、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる持続時間を有する、請求項６に記載のラジオ波生成器。
【請求項8】
前記制御回路はさらに、前記出力端子においてそれぞれの順方向ＲＦ信号および反射されたＲＦ信号をサンプリングし、前記それぞれの順方向ＲＦ信号および反射されたＲＦ信号のデジタルサンプルを生成するように構成されている第１のアナログ－デジタルコンバータおよび第２のアナログ－デジタルコンバータと、
測定された信号レベル値を基準信号レベルと比較して、その差を示すエラー信号を生成するように構成されているエラープロセッサであって、測定された前記信号レベルは、前記それぞれの順方向ＲＦ信号および反射されたＲＦ信号の前記デジタルサンプルから導出され、前記基準信号レベルは、前記パルス生成回路によって提供される前記パルス変調制御信号によって示される前記電力レベルである、前記エラープロセッサと、
前記エラー信号と、前記パルス生成回路によって生成された前記パルス変調制御信号とに応答して前記制御信号を生成するように構成されている制御変調装置であって、前記パルス変調制御信号は、前記パルスＲＦ信号に適用される予定の前記パルスパターンの各前記セグメントの前記持続時間を示す、前記制御変調装置と、
を備える、請求項１に記載のラジオ波生成器。
【請求項9】
前記ラジオ波回路の前記信号変調器を制御するために、前記制御信号をアナログ信号に変換するとともに、前記アナログ信号を接続するように構成されているデジタル－アナログコンバータをさらに備える、請求項１に記載のラジオ波生成器。
【請求項10】
前記デジタルメモリは、複数のランダムアクセス可能なメモリセルを備える、請求項１に記載のラジオ波生成器。
【請求項11】
前記Ｎ分周タイマは、直列チェーンで接続されている複数のＤフリップフロップを備える、請求項３に記載のラジオ波生成器。
【請求項12】
前記パルス生成回路は、ハードウェアプロセッサと、前記ハードウェアプロセッサに結合されたメモリとを備え、前記メモリは、前記プロセッサに命令を提供するように構成されており、前記命令が実行されると前記プロセッサに、
前記パルスＲＦ信号のパルスエンベロープを規定する前記パルスパターンを示す前記入力信号を取得することと、
前記パルスパターンのセグメントの電力レベルおよび持続時間を規定する前記データ値を記憶することと、
記憶された前記データ値に応答して、各前記セグメントについて前記パルス変調制御信号を生成することであって、前記パルス変調制御信号は、前記パルスパターンの各セグメントの前記電力レベルおよび前記持続時間を示す、前記生成することと、
前記パルス変調制御信号を、前記制御信号を生成して振幅を調整し、前記ＲＦ源信号を変調して前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御回路へ提供することと、
を実行させる、請求項１に記載のラジオ波生成器。
【請求項13】
ＲＦ生成器においてパルスラジオ波（ＲＦ）信号を生成する方法であって、第１の周波数のＲＦ源信号を生成することと、
制御信号に応答して前記ＲＦ源信号を変調し、前記パルスＲＦ信号を生成することと、
前記パルスＲＦ信号に適用される予定のパルスパターンを示す入力信号を取得することであって、前記パルスパターンは、前記パルスＲＦ信号のパルスエンベロープを規定する、前記取得することと、
前記入力信号によって特定される前記パルスパターンを記述するデータ値を一連のメモリ位置に記憶することであって、各前記メモリ位置は、前記パルスパターンのそれぞれのセグメントについての電力レベルおよび持続時間値を含むデータを記憶しており、前記一連のメモリ位置は、終了電力レベルまたは終了持続時間値を記憶する最後のメモリ位置を備える、前記記憶することと、
前記一連のメモリ位置から第１のメモリ位置を選択することと、
選択された前記メモリ位置から前記電力レベルと前記持続時間値を読み取ることと、
読み取られた前記電力レベルを示す信号レベルと、読み取られた前記持続時間値を示す信号パルス幅と、を有するパルス変調制御信号を生成することと、
前記パルスＲＦ信号の振幅を制御するための基準信号レベルとして前記パルス変調制御信号の前記信号レベルを提供することと、
前記パルス変調制御信号の前記信号パルス幅をタイミング信号として提供することと、
前記基準信号レベルおよび前記タイミング信号に応答して前記制御信号を生成することと、
前記制御信号に応答して前記ＲＦ源信号を変調し、前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成することと、
を備える方法。
【請求項14】
前記第１のメモリ位置から前記最後のメモリ位置までの一連のメモリ位置において前記メモリ位置を選択することと、前記ＲＦ源信号を変調し、前記パルスエンベロープとして前記パルスパターンを有する前記パルスＲＦ信号を生成するために、選択された前記メモリ位置毎に、前記ＲＦ電力レベルおよび前記持続時間値を読み取ることを繰り返すことと、
前記最後のメモリ位置が選択されることに応答して、前記第１のメモリ位置に戻り、前記第１のメモリ位置で前記メモリ位置を選択することを繰り返すことと、をさらに備える、請求項１３に記載の方法。
【請求項15】
前記制御信号に応答して前記ＲＦ源信号を変調することは、前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御信号に応答して前記ＲＦ源信号を変調して前記ＲＦ源信号の振幅および幅を制御することを備える、請求項１３に記載の方法。
【請求項16】
読み取られた前記電力レベルを示す信号レベルと、読み取られた前記持続時間値を示す信号パルス幅と、を有するパルス変調制御信号を生成することは、Ｎ分周タイマを使用して、選択された前記メモリ位置に記憶された前記パルスパターンのセグメントに関連する前記持続時間値を示す信号パルス幅を有する前記パルス変調制御信号を生成することを備える、請求項１３に記載の方法。
【請求項17】
前記Ｎ分周タイマを使用して、前記パルス変調制御信号を生成することは、前記継続時間値に基づいて基準クロック信号のクロックパルスをカウントすることと、
前記継続時間値の終了時に前記タイミング信号をリセットして、前記それぞれのセグメントの終了を示すことと、を備える、請求項１６に記載の方法。
【請求項18】
前記パルスパターンは、２以上のセグメントを備え、各前記セグメントは、同じ電力レベルを有する前記パルスパターンの一部を含む、請求項１３に記載の方法。
【請求項19】
前記パルスパターンは、複数のセグメントを備え、各前記セグメントは、少なくとも１つの他のセグメントとは異なる電力レベルを有し、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる持続時間を有する、請求項１８に記載の方法。
【請求項20】
前パルスＲＦ信号に関連する順方向ＲＦ信号および反射されたＲＦ信号をサンプリングし、前記順方向ＲＦ信号および前記反射されたＲＦ信号のデジタルサンプルを生成することと、測定信号レベル値を生成するために、選択された前記デジタルサンプルを処理することと、
前記測定信号レベル値と前記基準信号レベルとの間の差を示すエラー信号を決定することと、
前記エラー信号および前記タイミング信号に応答して前記制御信号を生成することであって、前記タイミング信号は、前記パルスＲＦ信号に適用される予定の前記パルスパターンの前記セグメントの前記持続時間を示す、前記生成することと、
前記制御信号を適用して前記ＲＦ源信号を変調し、前記パルスパターンを有する前記パルスＲＦ信号を生成することと、をさらに備える請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ラジオ波（ＲＦ）生成器（ｇｅｎｅｒａｔｏｒ）に関し、特に、単純な回路を用いて複雑なパルスパターンをＲＦ出力信号として生成することができるＲＦ生成器に関する。
【背景技術】
【0002】
ラジオ波（ＲＦ）生成器またはＲＦ電源は、ＲＦエネルギーを負荷装置に提供するために使用される産業機器である。ＲＦ生成器は、シリコンウエハを製造するためのプラズマを生成するためのプラズマ半導体装置などの半導体産業において、一般的に使用されている。典型的なＲＦシステムは、ＲＦ生成器と、プラズマチャンバなどの負荷を駆動するインピーダンス整合ネットワークとを含み得る。ＲＦ生成器によって生成されるＲＦ電力は、所望のプロセス条件を実現するように正確に制御される。半導体用途において、ＲＦ生成器は、連続波（ＣＷ）信号またはパルス変調済信号を生成し得る。パルス変調済ＲＦ生成器は、ＲＦ信号をパルス化することによって負荷にＲＦ信号を印加する。
【0003】
より具体的にいうと、現代のプラズマ半導体プロセスは、パルス化されたＲＦエネルギーを使用することが多い。パルス化されたプラズマ（パルスプラズマ）はより高いエッチング速度、より良好な均一性をもたらし、およびより構造的、電気的、または放射（例えば、真空紫外線）損傷が少なくなる。パルスプラズマはまた、ノッチ、ボーイング、マイクロトレンチング、およびアスペクト比依存エッチングなどのエッチングされた微細な加工部分における不要なアーチファクトを改善することができる。このように、パルスプラズマは、１０ｎｍ未満の領域で特徴的な加工サイズの次世代のマイクロデバイスのエッチングに不可欠であり得る。
【0004】
プラズマプロセスを駆動するＲＦ生成器のためのパルシング要件は、単純なオン／オフ出力電力パルシングから、それぞれ異なるタイミング要件の出力レベルを複数有するより複雑なレベルのパルシングへと進化している。これらの要件がより複雑になるほど、ＲＦ電力出力を変調するためのパルス信号を提供するために、より複雑な回路が必要になる。パルス信号を提供するための現在の解決策には、各パルス電力レベルに対してタイミング回路を使用することがあるが、そのような実装形態では、実現できるＲＦパルス信号変調の複雑さには限度がある。例えば、従来の解決策では、３レベルＲＦ信号パルシングが必要な場合、そのパルスパターンを展開するためには典型的には４～６個のタイミング回路が必要となる。従来のパルスタイミング制御の解決策は、１０または１００のような多数のパルスレベルに対するより大きなプロセス制御要求が求められる場合には実用的ではない。
【図面の簡単な説明】
【0005】
本発明の様々な実施形態が、以下の詳細な説明および添付の図面において開示される。
【0006】
【0007】
【0008】
【0009】
【0010】
【0011】
【発明を実施するための形態】
【0012】
本開示の実施形態によれば、ラジオ波（ＲＦ）生成器は、ＲＦ信号の複雑な、かつ、任意のパルス変調を生成するためにパルス生成回路を組み込んでいる。いくつかの実施形態において、パルス生成回路は、１組のメモリ位置に所望のパルス変調のための仕様を記憶するデジタルメモリ記憶装置と通信するＮ分周タイマを含む。パルス生成回路は、パルス変調済ＲＦ出力信号のためのエンベロープを規定するパルス変調制御信号を生成する。パルス変調済ＲＦ出力信号のエンベロープの形状は、デジタルメモリ記憶装置に記憶された仕様によって特定されるように、複雑な形態を有することができる。詳細には、本開示のパルス生成回路は、ＲＦ生成器が任意のパターン形状を有するパルス変調済ＲＦ出力信号を送達することを可能にする。ＲＦ電力供給の複雑なパターンを提供することは、ＲＦ駆動半導体装置における新しいレベルのプロセス制御につながる。
【0013】
本開示のパルス生成回路は、ＲＦ生成器が従来のＲＦパルス生成方法を使用しながらでは容易に達成できない複雑さレベルである、高レベルのＲＦエンベロープの複雑さで、パルス変調済ＲＦ信号を生成することを可能にする。詳細には、本開示のパルス生成回路は、多数のタイミング回路を必要としない。例えば、従来のＲＦパルス生成方法は、所望のパルスレベルごとに１つのタイミング回路を必要とすることが多い。本開示のパルス生成回路は、従来のＲＦパルス生成方法と比較して、実施が簡単であり、より高い柔軟性および改善された性能を提供しながら、構築するのに費用対効果が高い。
【0014】
図１は、いくつかの実施例において、ＲＦ生成器が組み込まれたＲＦシステムの概略図である。図１を参照すると、ＲＦシステム１は、ＲＦ電力を負荷６に供給するために、ＲＦ信号８を供給するように設定されている。例えば、負荷６は、プラズマ半導体装置などの半導体装置であってもよい。ＲＦ信号８は、半導体構成要素をエッチングするためなどのプラズマツール内でプラズマを生成するために、印加されることができる。ＲＦシステム１は、所定のＲＦ周波数を有するＲＦ信号８を生成するＲＦ生成器２を含む。いくつかの実施例において、ＲＦ信号８は、正弦波形などの連続波であり得、正弦波形の振幅および／または周波数は、負荷６に送達される出力電力を変化させるために、変更されることができる。
【0015】
他の実施例において、ＲＦ信号８は、バースト信号またはパルス変調済ＲＦ信号であり得る、すなわち、ＲＦ信号は、異なるパルス幅の正弦波信号のバーストで提供される。本明細書では、「パルスＲＦ信号」とも呼ばれるパルス変調済ＲＦ信号は、バーストＲＦ信号または変調ＲＦ信号を指す。言い換えると、パルスＲＦ信号は、変調正弦波信号のエンベロープを規定するパルス変調制御信号によって変調されるＲＦ正弦波信号である。いくつかの実施例において、ＲＦ正弦波信号は、一定の周波数および振幅で提供されるが、負荷への電力送達は、パルス変調制御信号を変更することによって変更される。
【0016】
ＲＦ生成器２によって生成されたＲＦ信号８は、インピーダンス整合ネットワーク４に提供され、インピーダンス整合ネットワーク４はインピーダンス整合済ＲＦ信号９を生成して、負荷６に提供する。詳細には、インピーダンス整合ネットワーク４は、負荷６に提供される電力を最大化し、ＲＦ生成器に戻される反射電力を最小化するように作動する。インピーダンス整合ネットワーク４は、ＲＦ生成器２を整合ネットワーク４に接続する伝送路の特性インピーダンスを整合させるために、整合ネットワークの入力インピーダンスを調整しようとする。その結果、インピーダンス整合ネットワーク４は、ＲＦ信号の位相などのＲＦ信号８を修正して、インピーダンス整合ＲＦ信号済９を生成する。
【0017】
本実施例において、ＲＦ生成器２は、供給されるＲＦ電力レベル（複数可）を特定する入力信号「ＲＦ電力目標」７ａを取得する。ＲＦ生成器２がパルスＲＦ信号を提供する場合、ＲＦ生成器２は、パルスＲＦ信号のパルス幅またはパルス持続時間を特定する第２の入力信号「ＲＦパルス目標」７Ｂをさらに取得してもよい。ＲＦ生成器２は、ＲＦ電力目標７ＡおよびＲＦパルス目標７Ｂによって示される電力レベルおよびパルス幅に従って、パルスＲＦ信号８を生成する。さらに、ＲＦ生成器２は、その出力端子においてＲＦ信号を測定またはサンプリングすることによって、ＲＦ信号レベル制御を実施する。通常、順方向ＲＦ信号および反射ＲＦ信号を含むサンプリングされたＲＦ信号３は、ＲＦ信号のレベルまたは振幅を調整するための制御ループを形成するために、ＲＦ生成器２にフィードバックされる。一方、インピーダンス整合ネットワーク４は、パルスＲＦ信号８をサンプリングし、サンプリングされたＲＦ信号５は、上述のように、ＲＦ生成器２を整合ネットワーク４に接続する伝送路の特性インピーダンスを整合させるために、整合ネットワークの入力インピーダンスを調整するために使用される。
【0018】
本開示の実施形態は、出力ＲＦ信号のパルス変調を制御するためのパルス生成回路を組み込んだＲＦ生成器を説明する。
【0019】
図２は、本開示の実施形態におけるパルス生成回路を組み込んだＲＦ生成器の概略図である。図２を参照すると、ＲＦ生成器１０（「ＲＦ電源」とも呼ばれる）は、ＲＦ信号源２２からＲＦ信号を生成し、通常はインピーダンス整合ネットワークを介して、負荷を駆動するためのＲＦ信号を出力端子３６に提供する。ＲＦ生成器１０は、ＲＦ信号が生成されるための所望の電力レベルおよび所望のパルス幅またはパルス持続時間を特定する、入力信号ＲＦ電力目標（ノード１２）と、入力信号ＲＦパルス目標（ノード１４）とを取得する。本実施形態において、生成されるＲＦ信号は、パルス変調済ＲＦ信号またはパルスＲＦ信号である。本開示の実施形態において、ＲＦ電力目標信号１２は、１つまたは複数のＲＦ電力設定値を含むことができ、ＲＦパルス目標信号１４は１つまたは複数のパルス持続時間設定値を含むことができる。
【0020】
ＲＦ生成器１０は、ＲＦ信号の電力レベルまたは振幅を調整するために、ＲＦ生成器内にフィードバック制御ループを形成する制御装置４０を含む。詳細には、制御装置４０は、フィードバック制御ループに応答してＲＦ信号の電力レベルを制御するための変調制御信号４９を生成する。制御装置４０はさらに、パルス生成回路５０と通信して、変調制御信号４９を生成し、出力ＲＦ信号のパルスエンベロープを制御して、所望のパルス変調パターンを提供する。その結果、制御装置４０は、ＲＦ電力目標（ノード１２）を示す振幅を有し、ＲＦパルス目標（ノード１４）によって定義されるパルスエンベロープを有する出力ＲＦ信号（ノード３６）を生成する。ＲＦ生成器１０は、ＲＦ生成器の機能を支援するための図示されていない他の回路および構成要素を含んでもよい。ＲＦ生成器１０の他の回路および構成要素は、説明を簡単にするために、図２では省略されている。
【0021】
より具体的には、ＲＦ生成器１０において、発振器２２は、ＲＦ信号源として機能し、ＲＦクロックＣＬＫ１の機能として所定のＲＦ周波数のＲＦ源信号を提供する。一つの実施例において、発振器２２は、ＲＦ周波数における固定振幅正弦波であるＲＦ源信号を生成する。ＲＦ源信号は、信号変調器２６によって変調される。本開示の実施形態において、信号変調器２６は、ＲＦ源信号をゲートまたは変調して、パルス変調済ＲＦ信号を出力ＲＦ信号として生成するように構成されている。信号変調器２６は、制御装置４０からの変調制御信号４９に応答してＲＦ源信号をパルス変調するとともに、ＲＦ源信号の信号レベルまたは振幅を調整するように接続されている。信号変調器２６によって生成された変調ＲＦ信号は、電力増幅器３０によって所定の増幅率で増幅されてもよい。電力増幅器３０は、ＲＦ信号の電力を増幅して、出力ＲＦ信号に対する所望の信号振幅を実現する。このようにして生成されたＲＦ信号は、出力端子３６に提供され、インピーダンス整合ネットワークを介して、伝送路上の負荷に伝送されることができる。
【0022】
フィードバック制御を実現するために、ＲＦ信号は、方向性結合器３１を介して出力端子３６に提供される。方向性結合器３１は、出力端子３６において、それぞれの順方向ＲＦ電力（ノード３３）および反射ＲＦ電力（ノード３５）を減衰および抽出し、ここでサンプリングされた信号は、出力ＲＦ信号の振幅レベルを調整するためにフィードバック制御ループにおいて使用される。いくつかの実施例において、方向性結合器は、出力電力のごく一部（順方向ＲＦ信号または反射ＲＦ信号）をサンプリングし、そのサンプルを制御装置４０に迂回させる。制御装置４０は、順方向および反射ＲＦ信号サンプルを処理して、測定された信号レベル値を生成する。次いで、制御装置４０は、ＲＦ信号の測定された信号レベル値と基準信号レベルとの間の差を示すエラー信号を生成する。いくつかの実施形態において、基準信号レベルは、出力ＲＦ信号のための所望のＲＦ電力レベル（複数可）を示すＲＦ電力目標（ノード１２）によって示される。制御装置４０は、エラー信号に応答して変調制御信号４９を生成し、信号変調器２６を介して出力ＲＦ信号の振幅を制御する。このように構成されているため、フィードバック制御ループがＲＦ生成器１０内に形成され、制御装置４０がＲＦ信号の出力電力レベルを連続的にモニタおよび制御することが可能になっている。
【0023】
作動中、制御装置４０は、パルス生成回路５０からパルス変調制御信号５８を取得する。パルス生成回路５０は、ＲＦ電力目標（ノード１２）およびＲＦパルス目標（ノード１４）を取得する。パルス生成回路５０は、ＲＦ電力目標信号１２によって特定された所望の電力レベルと、ＲＦパルス目標信号１４によって特定された所望のパルス幅とを示すパルス変調制御信号５８を生成する。一つの実施形態において、パルス変調制御信号５８は、所望の電力レベルを示す信号レベルを有するとともに、所望のパルス幅を示す信号パルス幅を有する信号である。パルス変調制御信号５８は、フィードバック制御ループ内の出力ＲＦ信号の振幅を制御または調整するために使用される基準信号レベルとして、制御装置４０に提供される。さらに、パルス変調制御信号５８の信号パルス幅は、パルス変調済ＲＦ信号を生成するためにパルス変調がＲＦ信号に適用される予定の持続時間を示すために、制御装置４０に提供される。詳細には、パルス変調制御信号５８の信号レベルと信号パルス幅との組み合わせは、パルス変調済ＲＦ信号の形状またはエンベロープを特定する。他の実施形態において、パルス変調制御信号５８は、２つの信号として提供されることができ、そのうち１つの信号は電力レベルを示し、他の１つの信号はパルス持続時間を示す。パルス変調制御信号５８の正確な構造は、本開示の実施にとって重要ではない。
【0024】
制御装置４０は、順方向ＲＦ電力信号３３をパルス変調制御信号５８と比較して、変調制御信号４９をドライブする（ｄｒｉｖｅｓ）エラー信号を生成する。その結果、変調制御信号４９は、信号変調器２６をドライブして振幅を修正し、ＲＦ源信号２２の変調を制御して、所望の信号振幅（またはＲＦ電力レベル）および所望のパルス変調パターンを有する出力ＲＦ信号を生成する。いくつかの実施例において、信号変調器２６は、ＲＦ源信号と、制御部４０によって提供される変調制御信号４９とを組み合わせる乗算器であり得る。
【0025】
本実施形態において、生成されるＲＦ信号は、パルス変調済ＲＦ信号である。本明細書において、パルスＲＦ信号とも呼ばれるパルス変調済ＲＦ信号とは、ＲＦ信号が出力端子に提供されるオン期間と、ＲＦ信号が提供されないオフ期間とを有する所定のＲＦ周波数のＲＦ信号を意味する。すなわち、所定のＲＦ周波数のＲＦ信号は、オン期間中にのみ提供される。オン期間およびオフ期間が繰り返されてもよく、パルスＲＦ信号は、ＲＦ信号の各パルスに関して同じまたは異なるパルス幅を有してもよい。また、本明細書において、パルス変調済ＲＦ信号は、ＲＦ電力目標信号１２およびＲＦパルス目標信号１４によってパルスパターンが特定されるオン期間において、様々なパルスパターンを有してもよい。例えば、パルスパターンは２つ以上の電力レベルを含んでもよく、各電力レベルは、同じまたは異なる持続時間であってよい。本開示のＲＦ生成器１０内のパルス生成回路５０は、負荷への最適なＲＦ電力送達のための任意の所望の変調パターンを有するパルス変調済ＲＦ信号を生成するように構成されている。
【0026】
図３は、本開示の実施形態におけるパルス生成回路を組み込んだＲＦ生成器の概略図である。図３を参照すると、ＲＦ生成器１００（「ＲＦ電源」とも呼ばれる）は、ＲＦ回路２０と、制御装置４０と、パルス生成回路５０とを含む。ＲＦ生成器１００は、ＲＦ信号源２２からＲＦ信号を生成し、通常はインピーダンス整合ネットワークを介して、負荷を駆動するための出力端子３６へＲＦ信号を提供する。ＲＦ生成器１００は、ＲＦ生成器の機能を支援するための図示されていない他の回路および構成要素を含んでもよい。ＲＦ生成器１００の他の回路および構成要素は、説明を簡単にするために図３では省略されている。
【0027】
ＲＦ回路２０において、発振器２２は、ＲＦクロックＣＬＫ１の機能として所定のＲＦ周波数のＲＦ源信号を生成する。一つの実施例において、発振器２２は、ＲＦ周波数における固定振幅正弦波であるＲＦ源信号を生成する。ＲＦ源信号は、ドライバ２４によって増幅されてもよい。次いで、ＲＦ源信号は、信号変調器２６によって変調される。信号変調器２６は、ＲＦ源信号をゲートまたは変調して、パルス変調済ＲＦ信号を出力ＲＦ信号として生成するように構成されている。信号変調器２６は、制御装置４０からの変調制御信号４９に応答してＲＦ源信号をパルス変調するとともに、ＲＦ源信号の信号レベルまたは振幅を調整するために接続されている。変調されたＲＦ信号は、ドライバ２８および電力増幅器３０によってさらに増幅されてもよい。例えば、電力増幅器３０は、信号変調器２６から出力されたＲＦ信号の電力を所定の増幅率で増幅する。電力増幅器３０は、ＲＦ信号の電力を増幅して、出力ＲＦ信号に対する所望の信号振幅を実現する。このようにして生成されたＲＦ信号は、出力端子３６に提供され、インピーダンス整合ネットワークを介して、伝送路上の負荷に伝送されることができる。
【0028】
フィードバック制御を実現するために、ＲＦ信号は、一対３１の方向性結合器３２、３４を介して、ＲＦ回路２０の出力端子３６に提供される。方向性結合器３２、３４は、出力端子３６において、それぞれの順方向電力（ノード３３）および反射電力（ノード３５）を減衰および抽出し、そこでは、サンプリングされた信号がＲＦ生成器１００の出力レベルをモニタするために使用される。言い換えれば、各方向性結合器は、出力電力（順方向ＲＦ信号または反射ＲＦ信号）のごく一部をサンプリングし、そのサンプルを制御装置４０に迂回させる。
【0029】
本実施形態では、制御装置４０において、方向性結合器３２によって出力された順方向ＲＦ信号のサンプルは、アナログ－デジタルコンバータ（ＡＤＣ）４２に提供され、デジタルデータサンプルに変換される。同様に、方向性結合器３４によって出力された反射ＲＦ信号のサンプルは、アナログ－デジタルコンバータ（ＡＤＣ）４４に提供され、デジタルデータサンプルに変換される。順方向ＲＦ信号および反射ＲＦ信号のデジタルデータサンプルは、エラープロセッサ４５によって処理される。エラープロセッサ４５は、デジタルデータサンプルによって示される通りのＲＦ信号の測定された信号レベル値と、基準信号レベルとの間の差を示すエラー信号（ノード４６）を生成する。本開示の実施形態において、以下でより詳細に説明されるように、基準信号レベルは、パルス生成回路５０によって生成されるパルス変調制御信号５８によって示される。
【0030】
制御装置４０は、エラー信号４６とパルス変調制御信号５８とを組み合わせて変調制御信号４９を生成する制御変調器４７を含む。いくつかの実施形態において、変調制御信号４９はデジタル信号であり、デジタル－アナログコンバータ４８によってアナログ形式に変換される。変換された変調制御信号は次いで、信号変調器２６に提供されて、ＲＦ源信号２２の変調を制御し、また、ＲＦ源信号２２のレベルまたは振幅を修正して、所望のパルス変調および所望の信号振幅を有する出力ＲＦ信号を出力端子３６に生成する。このように構成されているため、フィードバック制御ループがＲＦ生成器１００内に形成され、制御装置４０がＲＦ信号の出力電力または出力レベルを連続的にモニタおよび制御することを可能になっている。制御装置４０は、ＲＦ電力目標（ノード１２）を示す振幅を有するとともに、ＲＦパルス目標（ノード１４）によって定義されるパルスエンベロープを有するパルスＲＦ信号（ノード３６）を生成する。いくつかの実施形態において、信号変調器２６は、ＲＦ源信号２２と、制御装置４０によって提供される変調制御信号４９とを組み合わせる乗算器である。
【0031】
本明細書において、生成されるＲＦ信号は、パルス変調済ＲＦ信号である。パルス変調済ＲＦ信号は、ＲＦ電力目標およびＲＦパルス目標によって定義されるように、任意のパルス形状またはパルスエンベロープを有することができる。ＲＦ生成器１００は、パルス生成回路５０を含み、パルス変調済ＲＦ信号のための所望の信号レベルおよび所望のパルス持続時間の情報を含むパルス変調制御信号５８を生成し、これら所望の信号レベルおよび所望のパルス持続時間は、パルス変調済ＲＦ信号のための形状またはエンベロープを組み合わせて特定する。
【0032】
いくつかの実施形態において、パルス生成回路５０は、一連のメモリ位置を含むデジタルメモリ５２を含み、各メモリ位置は生成される予定のパルスＲＦ信号のあるセグメントの電力レベルおよびパルス持続時間を記憶する。パルス生成回路５０はまた、制御装置４０のためのパルス変調制御信号５８を生成するために、デジタルメモリ５２と通信するＮ分周タイマ５４を含む。論理回路５６は、Ｎ分周タイマ５４およびデジタルメモリ５２の動作を制御する。
【0033】
くつかの実施形態において、デジタルメモリ５２は、ＤＲＡＭメモリセルまたはＳＲＡＭメモリセルなどのランダムアクセス可能なメモリセルの配置である。いくつかの実施形態において、デジタルメモリ５２は、複雑なパルスパターンを含む、パルスＲＦ信号のための任意のパルスパターンのプログラミングをサポートするために、所与の数のメモリ位置を含む。
【0034】
いくつかの実施形態において、Ｎ分周タイマ５４は、Ｎ分周クロックまたはＮ分周カウンタとも呼ばれ、基準クロック信号を分周するための回路である。例えば、Ｎ分周タイマ５４は、クロック周波数Ｆ＝１／Ｔを有する基準クロック信号５３を取得し、ここで、Ｔは基準クロック信号のクロック周期Ｔを示す。Ｎ分周タイマ５４は、基準クロック信号のＮ番目のクロックパルスでリセットされる出力クロック信号（「タイミング信号」とも呼ばれる）を生成する。このように、Ｎ分周タイマは、基準クロック信号の周波数またはクロック周期を基準にして、所与の持続時間を特定するために使用される。
【0035】
より具体的には、Ｎ分周タイマは、周波数がＦを２Ｎで割った値で、対応する周期がＴに２Ｎを掛けた値の出力クロック信号を生成する。例えば、Ｎ＝１の場合、Ｎ分周タイマ５４は、周波数１／２Ｔおよび周期２Ｔの出力クロック信号を生成する。Ｎ＝２の場合、Ｎ分周タイマ５４は、周波数１／４Ｔおよび周期４Ｔを有する出力クロック信号を生成する。いくつかの実施形態において、Ｎ分周タイマ５４は、１つまたは複数のＤフリップフロップとして実装される。２以上のＤフリップフロップの場合、Ｄフリップフロップは、直列チェーン（ａ ｓｅｒｉａｌ ｃｈａｉｎ）で接続される。
【0036】
本開示の実施形態において、Ｎ分周タイマ５４およびデジタルメモリ５２は、論理回路５６の制御下で作動して、ＲＦ電力目標１２およびＲＦパルス目標１４に応答してパルス変調制御信号５８を生成する。詳細には、ＲＦ電力目標信号１２およびＲＦパルス目標信号１４は、パルス変調済ＲＦ信号に適用される予定のパルスパターンをまとめて特定する設定値を提供する。本実施形態において、各パルスパターンはパルスセグメント（または「セグメント」）に分割され、各パルスセグメントは同じ電力レベルを有するパルスパターンの一部または間隔である。
【0037】
デジタルメモリ５２において、各デジタルメモリ位置は、ＲＦ電力目標信号１２およびＲＦパルス目標信号１４によってプログラムされた通りに、所望のパルスパターンのパルスセグメントまたはパルス間隔に関連するデータを記憶する。いくつかの実施形態において、各デジタルメモリ位置は、各パルス間隔について２つの値、すなわち、（１）パルス間隔の出力電力レベルと、（２）時間におけるパルス間隔の持続時間とを記憶する。パルス生成回路５０は、パルス間隔毎に記憶された電力レベル番号を用いて、パルス変調制御信号５８の信号レベルを設定する。パルス変調制御信号５８の信号レベルは、フィードバック制御ループ内のＲＦ信号の電力レベルを調整するために、制御装置４０に提供される。本実施形態において、パルス変調制御信号５８の信号レベルは、制御装置４０のエラープロセッサ４５に提供される。
【0038】
一方、Ｎ分周タイマ５４には、パルス間隔毎に記憶された間隔持続時間数が与えられ、この間隔持続時間数に基づいて、Ｎ分周タイマ５４は、基準クロック信号のクロックパルスをカウントする。言い換えれば、間隔持続時間数は、基準クロック信号５３のＮ番目のクロックパルスを設定するために使用され、そのＮ番目のクロックパルスで、間隔持続時間が終了し、Ｎ分周タイマ５４の出力クロック信号（またはタイミング信号）がリセットされる。Ｎ分周タイマ５４のタイミング信号は、ＲＦ信号のパルスエンベロープを制御するために使用されるパルス変調制御信号５８のパルス幅またはパルス持続時間を設定するために使用される。このように生成されたパルス変調制御信号５８は、所望の電力レベルを示す信号レベルと、所望のパルス持続時間を示す信号パルス幅とを含み、制御装置４０に提供される。
【0039】
作動中、パルスセグメントが完了したことを示すプログラムされた時間隔にタイマが達すると、デジタルメモリ５２は、デジタルメモリ位置を次のパルス間隔に進ませる。シーケンスは、「終了電力レベル」または「終了継続時間値」を含むメモリ位置に到達するまで継続される。終了電力レベルまたは終了継続時間値は、動作を開始メモリ位置に指し戻す。このように構成されているので、パルス生成器５０は、任意のいかなる複雑度レベルのパルスパターンでも生成するようにプログラムされることができる。パルス変調パターンの複雑さは、デジタルメモリ５２に設けられたデジタルメモリ位置の数によってのみ制限される。
【0040】
図４は図４（ａ）および図４（ｂ）を含み、本開示の実施形態におけるパルス生成回路内のデジタルメモリの構成を示す。図４（ａ）を参照すると、パルス生成回路５０内のデジタルメモリ５２は、一連のデジタルメモリ位置６０ａ～６０ｎを含む。本実施形態において、各メモリ位置６０は、パルスＲＦ信号パターンのパルス間隔またはパルスセグメントの電力レベルおよび持続時間を特定する一対の値を記憶する。具体的には、所与のパルス間隔に対する出力電力レベル（例えば、ワット単位）および持続時間（例えば、マイクロ秒単位）が各メモリ位置６０に記憶されている。一連のメモリ位置６０ａ～６０ｎは、パルスパターンを定義するためのパルス間隔のシーケンスを記憶する。デジタルメモリ５２は、メモリ位置６０ａなどの開始メモリ位置でスタートし、終了電力レベルまたは終了持続時間値を有するメモリ位置に達するまで、各後続メモリ位置にインクリメントすることによって作動する。この場合、デジタルメモリ５２は、開始メモリ位置６０ａに戻り、シーケンスが繰り返される。
【0041】
一つの実施例において、単純なオンオフパルスパターンは、３つのメモリ位置のプログラミングを必要とする。第１のメモリ位置において、値（５００、１０）が、５００ワットの電力レベルおよび１０ｍｓの持続時間（オン期間）を有するパルス間隔のために記憶されている。第２のメモリ位置において、値（０、９０）が、０ワットおよび９０ｍｓの持続時間（オフ期間）を有するパルス間隔のために記憶されている。第３のメモリ位置において、値（－１、０）が、パルスシーケンスの終わりを表すために記憶されている。本例では、「－１」の電力レベルは終了電力レベルを示し、「０」の持続時間は終了持続時間値を示す。これら３つのメモリ位置によって特定されるパルスＲＦ信号は、以下のようになる。第１のメモリ位置における「オン」電力は５００ワットであり、１０ｍｓの持続時間に亘って持続する。２番目のメモリ位置には、９０ｍｓの間、０ワットの「オフ」電力が保持される。第３のメモリ位置に到達すると、パルスシーケンスの終了が示され、メモリポインタは直ちに第１のメモリ位置に戻され、プロセスはパルスパターンを生成するために繰り返される。このようにして生成されたパルスパターンは、１０ＫＨＺの繰り返し率および１０％のデューティサイクルを有する。
【0042】
図４（ｂ）は、本開示の実施形態におけるパルス生成回路５０を使用して生成することができるパルスパターンの別の実施例を示す。図４（ｂ）を参照すると、デジタルメモリ５２は、パルス間隔の電力レベルおよび持続時間を特定するデータ値の対を記憶するいくつかのメモリ位置６０を含む。メモリ位置６０－１において、値（５００、１０）が記憶されている。メモリ位置６０－２において、値（３００、４０）が記憶されている。メモリ位置６０－３において、値（０、９０）が記憶されている。メモリ位置６０－４において、値（－１、０）が、パルスパターンシーケンスの終了を示すために記憶されている。これら４つのメモリ位置によって特定されるパルスＲＦ信号は以下の通りであり、図５（ａ）にも示されている。第１のメモリ位置における「オン」電力は、５００ワットであり、１０ｍｓの持続時間に亘って持続する。第２のメモリ位置における「オン」電力は、３００ワットであり、４０ｍｓの持続時間に亘って持続する。３番目のメモリ位置には、９０ｍｓの間、０ワットの「オフ」電力が保持される。第４のメモリ位置に到達すると、メモリポインタは第１のメモリ位置６０－１に戻され、パルスパターンは、第１のメモリ位置６０－１から最後のメモリ位置６０－４まで順に、各メモリ位置に記憶された値を適用することによって繰り返される。
【0043】
図５（ａ）および図５（ｂ）を含む図５は、本開示の実施形態におけるＲＦ生成器のパルス生成回路によって生成可能な例示的なパルス変調済ＲＦ信号波形を含む。図５（ａ）を参照すると、パルス変調済ＲＦ信号７０は、オン期間が２つの異なる信号レベルを有し、異なるパルス持続時間を有するパルスパターンを含む。詳細には、図５（ａ）のパルス変調済ＲＦ信号７０は、図４（ｂ）のデジタルメモリ５２に記憶された電力および持続時間値によって特定される。
【0044】
図５（ｂ）は、本開示のパルス生成回路を使用して生成することができるパルスＲＦ信号の複雑なパルスパターンの別の実施例を示す。図５（ｂ）を参照すると、パルスＲＦ信号７２は、オン期間中に複数の信号レベルを含み、各信号レベルは異なる持続時間を有する。図５（ｂ）のパルスパターンは、パルス生成回路のデジタルメモリ内の６つのメモリ位置を使用してプログラムすることができる。
【0045】
図５（ａ）および図５（ｂ）の曲線７０および７２は、パルス変調済ＲＦ信号のパルスエンベロープを示す。各オン期間中、パルス変調済ＲＦ信号は、所定のＲＦ周波数を有するとともに、パルスパターンによって定義される振幅を有するＲＦ信号７５を提供する。本実施例において、ＲＦ信号７５は、ＲＦ周波数における正弦波形である。図５（ａ）および図５（ｂ）に示される実施例では、ＲＦ信号７５の基本となる正弦波波形がパルスエンベロープ７２、７４によって変調されて、それぞれのパルス変調済ＲＦ信号を生成する。
【0046】
本開示のパルス生成回路５０は、有利にもパルスＲＦ信号として使用する複雑なパルスパターンを生成するために適用することができ、それによって、プロセス制御の向上を可能にする。本開示のパルス生成回路の実装の単純かつ容易さは、従来の解決策では達成できない。
【0047】
図６は、本開示の実施形態におけるＲＦ生成器において、パルス変調済ＲＦ信号を生成するための方法を示すフローチャートである。図６を参照すると、パルス変調済ＲＦ信号（またはパルスＲＦ信号）を生成するための方法２００は、第１周波数のＲＦ源信号を生成することによって開始する（２０２）。次いで、方法２００は、制御信号に応答してＲＦ源信号を変調し、パルスＲＦ信号を生成する（２０４）。
【0048】
方法２００は、パルスＲＦ信号に適用される予定のパルスパターンを示す入力信号を取得する（２０６）。詳細には、パルスパターンは、パルスＲＦ信号のパルスエンベロープを規定する。いくつかの実施例において、入力信号は、上述のＲＦ電力目標信号およびＲＦパルス目標信号であり得る。方法２００は、入力信号によって特定されるパルスパターンを記述するデータ値を一連のメモリ位置に記憶する（２０８）。いくつかの実施形態において、各メモリ位置は、パルスパターンのそれぞれのセグメントの電力レベルおよび持続時間値を含むデータを記憶する。一連のメモリ位置は、終了電力レベルまたは終了持続時間値を記憶する最後のメモリ位置を含む。
【0049】
方法２００は、一連のメモリ位置から第１のメモリ位置を選択する（２１０）。方法２００は、選択されたメモリ位置から電力レベルおよび持続時間値を読み取る（２１２）。方法２００は、読み取られた電力レベルを示す信号レベルと、読み取られた持続時間値を示す信号パルス幅とを有するパルス変調制御信号を生成する（２１４）。方法２００は、パルスＲＦ信号の振幅を制御するための基準信号レベルとしてパルス変調制御信号の信号レベルを提供し、タイミング信号としてパルス変調制御信号の信号パルス幅を提供する（２１６）。基準信号レベルとタイミング信号との組み合わせは、パルス変調済ＲＦ信号のパルスエンベロープを規定する。方法２００は、基準信号レベルおよびタイミング信号に応答して、制御信号を生成する（２１８）。方法２００は、制御信号に応答してＲＦ源信号を変調し、パルスパターンをパルスエンベロープとして有するパルスＲＦ信号を生成する（２２０）。
【0050】
いくつかの実施形態において、各セグメントの持続時間が終了することをタイミング信号が示すとき、方法２００は次のメモリ位置に移動し、方法２００が終了電力レベルまたは終了持続時間値を有する最後のメモリ位置に達するまで、プロセスを繰り返す。最後のメモリ位置に到達したことに応答して、方法２００は第１のメモリ位置に戻り、プロセスは、所望のパルスパターンを有するパルスＲＦ信号を生成するために繰り返す。
【0051】
本開示の実施形態において、上述のパルス生成回路５０は、デバイス、システム、方法、またはコンピュータプログラム製品として具現化されてもよい。したがって、本明細書において、一般に回路、モジュール、コンポーネント、またはシステムと呼ばれる本開示の態様は、ハードウェアで、（ファームウェア、常駐ソフトウェア、マイクロコードなどを含む）ソフトウェアで、またはそれ上に具現化されたコンピュータ可読プログラムコードを有する非一時的コンピュータ可読媒体中に具現化されたコンピュータプログラム製品を含む、ソフトウェアとハードウェアとの任意の組合せで具現化されてもよい。いくつかの実施形態において、パルス生成回路５０は、ハードウェアプロセッサと、ハードウェアプロセッサに接続されたメモリとを含むシステムとして実装され、プロセッサは上述のように、ＲＦ電力目標信号およびＲＦパルス目標信号に応答してパルス変調制御信号を生成する機能を実装するようメモリに記憶された命令を実行するように構成されている。命令は、ファームウェア内に、および／またはプロセッサ上での実行を可能にするための制御ロジックを有するコンピュータ使用可能媒体上に存在する、プログラムコード、ソフトウェアコード、またはソフトウェアプログラムであってもよい。例えば、いくつかの実施形態において、パルス生成回路５０内の論理回路５６は、プログラムコードまたは命令を記憶するメモリと通信するハードウェアプロセッサであってもよく、Ｎ分周タイマ５４は、メモリに記憶されたソフトウェアまたはファームウェアに実装されてもよく、デジタルメモリ５２は、ハードウェアプロセッサ内の埋め込みメモリを使用して実装されてもよい。パルス生成回路５０内のハードウェアプロセッサは、メモリに記憶されたプログラムコードまたは命令を実行して、Ｎ分周タイマの動作を実行し、パルス変調制御信号を生成する。
【0052】
この詳細な説明において、本発明の様々な実施形態または実施例は、プロセス、装置、システム、非一時的コンピュータ可読記憶媒体上に具現化された構成物、コンピュータプログラム製品、および／またはプロセッサに接続されたメモリ上に記憶された、および／またはメモリによって提供された命令を実行するように構成されたハードウェアプロセッサまたはプロセッサデバイスなどのプロセッサ、および／または非一時的コンピュータ可読媒体（たとえば、プログラム命令が光通信リンク、電子通信リンク、またはワイヤレス通信リンクを介して送られるコンピュータ可読記憶媒体またはコンピュータネットワーク）上の一連のプログラム命令を含む、多数の方法で実装されてもよい。一般的に、開示されたプロセスのステップの順序は、本発明の範囲内で変更されてもよい。特にそうではないと明記しない限り、タスクを実行するように構成されるものとして説明されるプロセッサまたはメモリなどの構成要素は、所与の時間にタスクを実行するように一時的に構成される一般的な構成要素、またはそのタスクを実行するように製造されている特定の構成要素として実装されてもよい。本明細書で使用される場合、「プロセッサ」という用語は、コンピュータプログラム命令などのデータを処理するように構成された１つまたは複数のデバイス、回路、および／または処理コアを意味する。
【0053】
発明の１つまたは複数の実施形態の詳細な説明は、本発明の原理を示す添付の図面とともに上記に提供されている。本発明はそのような実施形態に関連して説明されるが、本発明はいかなる実施形態にも限定されない。本発明の範囲内で多くの修正および変更が可能である。本発明の範囲は特許請求の範囲によってのみ限定され、本発明は多数の代替、変更、および均等物を包含する。本発明の完全な理解を提供するために、多くの具体的な詳細が明細書に記載されている。これらの詳細は、例示の目的のために提供され、本発明はこれらの特定の詳細の一部または全部を伴わずに、特許請求の範囲に従って実施されてもよい。明確にするために、本発明に関連する技術分野で知られている技術的内容は、本発明が不必要に不明瞭にされないように、詳細には説明されていない。本発明は、添付の特許請求の範囲によって定義される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【手続補正書】
【提出日】2024-03-13
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
ラジオ波生成器であって、ラジオ波（ＲＦ）回路であって、第１の周波数のＲＦ源信号を提供するＲＦ信号源と、パルスラジオ波（ＲＦ）信号を生成する信号変調器と、を備え、前記パルスＲＦ信号は、前記ＲＦ信号が出力端子に提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有する、前記ラジオ波（ＲＦ）回路と、
前記出力端子において前記パルスＲＦ信号をサンプリングし、少なくともサンプリングされた前記パルスＲＦ信号に応答して制御信号を生成して、前記ＲＦ信号を前記ラジオ波回路で変調するように構成されている制御回路と、
前記パルスＲＦ信号のパルスエンベロープを規定するパルスパターンを示す入力信号を取得するように構成されているパルス生成回路であって、前記パルス生成回路は、前記パルスパターンのセグメントのための電力レベルおよび持続時間を規定するデータ値を記憶しており、前記パルス生成回路は、記憶された前記データ値に応答して、各前記セグメントのためのパルス変調制御信号を生成し、前記パルス変調制御信号は、前記パルスパターンの各前記セグメントの前記電力レベルおよび前記持続時間を示し、前記パルス変調制御信号は、前記制御信号を生成して振幅を調整し、前記ＲＦ源信号を変調して前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御回路に提供される、前記パルス生成回路と、
を備える、ラジオ波生成器。
【請求項2】
前記制御回路は、前記ＲＦ源信号の前記振幅および変調を制御して前記パルスＲＦ信号を生成するために、前記制御信号を前記ラジオ波回路の前記信号変調器に提供する、請求項１に記載のラジオ波生成器。
【請求項3】
前記パルス生成回路は、複数のメモリ位置を備えるデジタルメモリであって、各前記メモリ位置は、前記パルスパターンのそれぞれのセグメントに関連する電力レベルおよび持続時間値を記憶し、最後のメモリ位置は、終了電力レベルまたは終了持続時間値を記憶する、前記デジタルメモリと、
それぞれのメモリ位置からそれぞれのセグメントの前記持続時間値を受け取り、前記それぞれのセグメントの前記持続時間値を示す第１の信号を生成するＮ分周タイマと、
を備え、
前記パルス生成回路は、それぞれのメモリ位置から記憶された前記電力レベルを前記パルス変調制御信号の信号レベルとして提供するとともに、同じメモリ位置に記憶された前記持続時間値を示す前記第１の信号を前記パルス変調制御信号のパルス幅として提供し、
前記パルス変調制御信号は、前記制御信号を生成し、前記ＲＦ源信号を変調して、前記パルスパターンのそれぞれのセグメントを備える前記パルスエンベロープを有する前記パルスＲＦ信号を生成するように、前記制御回路に提供される、請求項１に記載のラジオ波生成器。
【請求項4】
前記パルス生成回路は、第１のメモリ位置から前記最後のメモリ位置まで順番に前記デジタルメモリ内の前記メモリ位置を選択し、前記パルス生成回路は、選択された各前記メモリ位置の前記持続時間値と選択された同じ前記メモリ位置の前記電力レベルとを用いて前記パルス変調制御信号を生成し、
前記パルス生成回路は、前記最後のメモリ位置の選択に応答して、前記第１のメモリ位置に戻る、請求項３に記載のラジオ波生成器。
【請求項5】
前記Ｎ分周タイマは、前記持続時間値に基づいて基準クロック信号のクロックパルスをカウントし、前記持続時間値の終了時に前記パルス変調制御信号の前記パルス幅をリセットして、前記それぞれのセグメントの終了を示す、請求項３に記載のラジオ波生成器。
【請求項6】
前記パルスパターンは、２以上のセグメントを含み、各前記セグメントは、同じ電力レベルを有する前記パルスパターンの一部を含む、請求項１に記載のラジオ波生成器。
【請求項7】
前記パルスパターンは、複数のセグメントを備え、各前記セグメントは、少なくとも１つの他のセグメントとは異なる電力レベルを有し、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる持続時間を有する、請求項６に記載のラジオ波生成器。
【請求項8】
前記制御回路はさらに、前記出力端子においてそれぞれの順方向ＲＦ信号および反射されたＲＦ信号をサンプリングし、前記それぞれの順方向ＲＦ信号および反射されたＲＦ信号のデジタルサンプルを生成するように構成されている第１のアナログ－デジタルコンバータおよび第２のアナログ－デジタルコンバータと、
測定された信号レベル値を基準信号レベルと比較して、その差を示すエラー信号を生成するように構成されているエラープロセッサであって、測定された前記信号レベルは、前記それぞれの順方向ＲＦ信号および反射されたＲＦ信号の前記デジタルサンプルから導出され、前記基準信号レベルは、前記パルス生成回路によって提供される前記パルス変調制御信号によって示される前記電力レベルである、前記エラープロセッサと、
前記エラー信号と、前記パルス生成回路によって生成された前記パルス変調制御信号とに応答して前記制御信号を生成するように構成されている制御変調装置であって、前記パルス変調制御信号は、前記パルスＲＦ信号に適用される予定の前記パルスパターンの各前記セグメントの前記持続時間を示す、前記制御変調装置と、
を備える、請求項１に記載のラジオ波生成器。
【請求項9】
前記ラジオ波回路の前記信号変調器を制御するために、前記制御信号をアナログ信号に変換するとともに、前記アナログ信号を接続するように構成されているデジタル－アナログコンバータをさらに備える、請求項１に記載のラジオ波生成器。
【請求項10】
前記デジタルメモリは、複数のランダムアクセス可能なメモリセルを備える、請求項３に記載のラジオ波生成器。
【請求項11】
前記Ｎ分周タイマは、直列チェーンで接続されている複数のＤフリップフロップを備える、請求項３に記載のラジオ波生成器。
【請求項12】
前記パルス生成回路は、ハードウェアプロセッサと、前記ハードウェアプロセッサに結合されたメモリとを備え、前記メモリは、前記プロセッサに命令を提供するように構成されており、前記命令が実行されると前記プロセッサに、
前記パルスＲＦ信号のパルスエンベロープを規定する前記パルスパターンを示す前記入力信号を取得することと、
前記パルスパターンのセグメントの電力レベルおよび持続時間を規定する前記データ値を記憶することと、
記憶された前記データ値に応答して、各前記セグメントについて前記パルス変調制御信号を生成することであって、前記パルス変調制御信号は、前記パルスパターンの各セグメントの前記電力レベルおよび前記持続時間を示す、前記生成することと、
前記パルス変調制御信号を、前記制御信号を生成して振幅を調整し、前記ＲＦ源信号を変調して前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御回路へ提供することと、
を実行させる、請求項１に記載のラジオ波生成器。
【請求項13】
ＲＦ生成器においてパルスラジオ波（ＲＦ）信号を生成する方法であって、第１の周波数のＲＦ源信号を生成することと、
制御信号に応答して前記ＲＦ源信号を変調し、前記パルスＲＦ信号を生成することと、
前記パルスＲＦ信号に適用される予定のパルスパターンを示す入力信号を取得することであって、前記パルスパターンは、前記パルスＲＦ信号のパルスエンベロープを規定する、前記取得することと、
前記入力信号によって特定される前記パルスパターンを記述するデータ値を一連のメモリ位置に記憶することであって、各前記メモリ位置は、前記パルスパターンのそれぞれのセグメントについての電力レベルおよび持続時間値を含むデータを記憶しており、前記一連のメモリ位置は、終了電力レベルまたは終了持続時間値を記憶する最後のメモリ位置を備える、前記記憶することと、
前記一連のメモリ位置から第１のメモリ位置を選択することと、
選択された前記メモリ位置から前記電力レベルと前記持続時間値を読み取ることと、
読み取られた前記電力レベルを示す信号レベルと、読み取られた前記持続時間値を示す信号パルス幅と、を有するパルス変調制御信号を生成することと、
前記パルスＲＦ信号の振幅を制御するための基準信号レベルとして前記パルス変調制御信号の前記信号レベルを提供することと、
前記パルス変調制御信号の前記信号パルス幅をタイミング信号として提供することと、
前記基準信号レベルおよび前記タイミング信号に応答して前記制御信号を生成することと、
前記制御信号に応答して前記ＲＦ源信号を変調し、前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成することと、
を備える方法。
【請求項14】
前記第１のメモリ位置から前記最後のメモリ位置までの一連のメモリ位置において前記メモリ位置を選択することと、前記ＲＦ源信号を変調し、前記パルスエンベロープとして前記パルスパターンを有する前記パルスＲＦ信号を生成するために、選択された前記メモリ位置毎に、前記電力レベルおよび前記持続時間値を読み取ることを繰り返すことと、
前記最後のメモリ位置が選択されることに応答して、前記第１のメモリ位置に戻り、前記第１のメモリ位置で前記メモリ位置を選択することを繰り返すことと、をさらに備える、請求項１３に記載の方法。
【請求項15】
前記制御信号に応答して前記ＲＦ源信号を変調することは、前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御信号に応答して前記ＲＦ源信号を変調して前記ＲＦ源信号の振幅および幅を制御することを備える、請求項１３に記載の方法。
【請求項16】
読み取られた前記電力レベルを示す信号レベルと、読み取られた前記持続時間値を示す信号パルス幅と、を有するパルス変調制御信号を生成することは、Ｎ分周タイマを使用して、選択された前記メモリ位置に記憶された前記パルスパターンのセグメントに関連する前記持続時間値を示す信号パルス幅を有する前記パルス変調制御信号を生成することを備える、請求項１３に記載の方法。
【請求項17】
前記Ｎ分周タイマを使用して、前記パルス変調制御信号を生成することは、前記継続時間値に基づいて基準クロック信号のクロックパルスをカウントすることと、
前記継続時間値の終了時に前記タイミング信号をリセットして、前記それぞれのセグメントの終了を示すことと、を備える、請求項１６に記載の方法。
【請求項18】
前記パルスパターンは、２以上のセグメントを備え、各前記セグメントは、同じ電力レベルを有する前記パルスパターンの一部を含む、請求項１３に記載の方法。
【請求項19】
前記パルスパターンは、複数のセグメントを備え、各前記セグメントは、少なくとも１つの他のセグメントとは異なる電力レベルを有し、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる持続時間を有する、請求項１８に記載の方法。
【請求項20】
前パルスＲＦ信号に関連する順方向ＲＦ信号および反射されたＲＦ信号をサンプリングし、前記順方向ＲＦ信号および前記反射されたＲＦ信号のデジタルサンプルを生成することと、測定信号レベル値を生成するために、選択された前記デジタルサンプルを処理することと、
前記測定信号レベル値と前記基準信号レベルとの間の差を示すエラー信号を決定することと、
前記エラー信号および前記タイミング信号に応答して前記制御信号を生成することであって、前記タイミング信号は、前記パルスＲＦ信号に適用される予定の前記パルスパターンの前記セグメントの前記持続時間を示す、前記生成することと、
前記制御信号を適用して前記ＲＦ源信号を変調し、前記パルスパターンを有する前記パルスＲＦ信号を生成することと、をさらに備える請求項１３に記載の方法。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【0053】
発明の１つまたは複数の実施形態の詳細な説明は、本発明の原理を示す添付の図面とともに上記に提供されている。本発明はそのような実施形態に関連して説明されるが、本発明はいかなる実施形態にも限定されない。本発明の範囲内で多くの修正および変更が可能である。本発明の範囲は特許請求の範囲によってのみ限定され、本発明は多数の代替、変更、および均等物を包含する。本発明の完全な理解を提供するために、多くの具体的な詳細が明細書に記載されている。これらの詳細は、例示の目的のために提供され、本発明はこれらの特定の詳細の一部または全部を伴わずに、特許請求の範囲に従って実施されてもよい。明確にするために、本発明に関連する技術分野で知られている技術的内容は、本発明が不必要に不明瞭にされないように、詳細には説明されていない。本発明は、添付の特許請求の範囲によって定義される。
以下の項目は、国際出願時の特許請求の範囲に記載の内容である。
（項目１）
ラジオ波生成器であって、
ラジオ波（ＲＦ）回路であって、第１の周波数のＲＦ源信号を提供するＲＦ信号源と、パルスラジオ波（ＲＦ）信号を生成する信号変調器と、を備え、前記パルスＲＦ信号は、前記ＲＦ信号が出力端子に提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有する、前記ラジオ波（ＲＦ）回路と、
前記出力端子において前記パルスＲＦ信号をサンプリングし、少なくともサンプリングされた前記パルスＲＦ信号に応答して制御信号を生成して、前記ＲＦ信号を前記ラジオ波回路で変調するように構成されている制御回路と、
前記パルスＲＦ信号のパルスエンベロープを規定するパルスパターンを示す入力信号を取得するように構成されているパルス生成回路であって、前記パルス生成回路は、前記パルスパターンのセグメントのための電力レベルおよび持続時間を規定するデータ値を記憶しており、前記パルス生成回路は、記憶された前記データ値に応答して、各前記セグメントのためのパルス変調制御信号を生成し、前記パルス変調制御信号は、前記パルスパターンの各前記セグメントの前記電力レベルおよび前記持続時間を示し、前記パルス変調制御信号は、前記制御信号を生成して振幅を調整し、前記ＲＦ源信号を変調して前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御回路に提供される、前記パルス生成回路と、
を備える、ラジオ波生成器。
（項目２）
前記制御回路は、前記ＲＦ源信号の前記振幅および変調を制御して前記パルスＲＦ信号を生成するために、前記制御信号を前記ラジオ波回路の前記信号変調器に提供する、項目１に記載のラジオ波生成器。
（項目３）
前記パルス生成回路は、
複数のメモリ位置を備えるデジタルメモリであって、各前記メモリ位置は、前記パルスパターンのそれぞれのセグメントに関連する電力レベルおよび持続時間値を記憶し、最後のメモリ位置は、終了電力レベルまたは終了持続時間値を記憶する、前記デジタルメモリと、
それぞれのメモリ位置からそれぞれのセグメントの前記持続時間値を受け取り、前記それぞれのセグメントの前記持続時間値を示す第１の信号を生成するＮ分周タイマと、
を備え、
前記パルス生成回路は、それぞれのメモリ位置から記憶された前記電力レベルを前記パルス変調制御信号の信号レベルとして提供するとともに、同じメモリ位置に記憶された前記持続時間値を示す前記第１の信号を前記パルス変調制御信号のパルス幅として提供し、
前記パルス変調制御信号は、前記制御信号を生成し、前記ＲＦ源信号を変調して、前記パルスパターンのそれぞれのセグメントを備える前記パルスエンベロープを有する前記パルスＲＦ信号を生成するように、前記制御回路に提供される、項目１に記載のラジオ波生成器。
（項目４）
前記パルス生成回路は、第１のメモリ位置から前記最後のメモリ位置まで順番に前記デジタルメモリ内の前記メモリ位置を選択し、
前記パルス生成回路は、選択された各前記メモリ位置の前記持続時間値と選択された同じ前記メモリ位置の前記電力レベルとを用いて前記パルス変調制御信号を生成し、
前記パルス生成回路は、前記最後のメモリ位置の選択に応答して、前記第１のメモリ位置に戻る、項目３に記載のラジオ波生成器。
（項目５）
前記Ｎ分周タイマは、前記持続時間値に基づいて基準クロック信号のクロックパルスをカウントし、前記持続時間値の終了時に前記パルス変調制御信号の前記パルス幅をリセットして、前記それぞれのセグメントの終了を示す、項目３に記載のラジオ波生成器。
（項目６）
前記パルスパターンは、２以上のセグメントを含み、
各前記セグメントは、同じ電力レベルを有する前記パルスパターンの一部を含む、項目１に記載のラジオ波生成器。
（項目７）
前記パルスパターンは、複数のセグメントを備え、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる電力レベルを有し、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる持続時間を有する、項目６に記載のラジオ波生成器。
（項目８）
前記制御回路はさらに、
前記出力端子においてそれぞれの順方向ＲＦ信号および反射されたＲＦ信号をサンプリングし、前記それぞれの順方向ＲＦ信号および反射されたＲＦ信号のデジタルサンプルを生成するように構成されている第１のアナログ－デジタルコンバータおよび第２のアナログ－デジタルコンバータと、
測定された信号レベル値を基準信号レベルと比較して、その差を示すエラー信号を生成するように構成されているエラープロセッサであって、測定された前記信号レベルは、前記それぞれの順方向ＲＦ信号および反射されたＲＦ信号の前記デジタルサンプルから導出され、前記基準信号レベルは、前記パルス生成回路によって提供される前記パルス変調制御信号によって示される前記電力レベルである、前記エラープロセッサと、
前記エラー信号と、前記パルス生成回路によって生成された前記パルス変調制御信号とに応答して前記制御信号を生成するように構成されている制御変調装置であって、前記パルス変調制御信号は、前記パルスＲＦ信号に適用される予定の前記パルスパターンの各前記セグメントの前記持続時間を示す、前記制御変調装置と、
を備える、項目１に記載のラジオ波生成器。
（項目９）
前記ラジオ波回路の前記信号変調器を制御するために、前記制御信号をアナログ信号に変換するとともに、前記アナログ信号を接続するように構成されているデジタル－アナログコンバータをさらに備える、項目１に記載のラジオ波生成器。
（項目１０）
前記デジタルメモリは、複数のランダムアクセス可能なメモリセルを備える、項目１に記載のラジオ波生成器。
（項目１１）
前記Ｎ分周タイマは、直列チェーンで接続されている複数のＤフリップフロップを備える、項目３に記載のラジオ波生成器。
（項目１２）
前記パルス生成回路は、ハードウェアプロセッサと、前記ハードウェアプロセッサに結合されたメモリとを備え、
前記メモリは、前記プロセッサに命令を提供するように構成されており、前記命令が実行されると前記プロセッサに、
前記パルスＲＦ信号のパルスエンベロープを規定する前記パルスパターンを示す前記入力信号を取得することと、
前記パルスパターンのセグメントの電力レベルおよび持続時間を規定する前記データ値を記憶することと、
記憶された前記データ値に応答して、各前記セグメントについて前記パルス変調制御信号を生成することであって、前記パルス変調制御信号は、前記パルスパターンの各セグメントの前記電力レベルおよび前記持続時間を示す、前記生成することと、
前記パルス変調制御信号を、前記制御信号を生成して振幅を調整し、前記ＲＦ源信号を変調して前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御回路へ提供することと、
を実行させる、項目１に記載のラジオ波生成器。
（項目１３）
ＲＦ生成器においてパルスラジオ波（ＲＦ）信号を生成する方法であって、
第１の周波数のＲＦ源信号を生成することと、
制御信号に応答して前記ＲＦ源信号を変調し、前記パルスＲＦ信号を生成することと、
前記パルスＲＦ信号に適用される予定のパルスパターンを示す入力信号を取得することであって、前記パルスパターンは、前記パルスＲＦ信号のパルスエンベロープを規定する、前記取得することと、
前記入力信号によって特定される前記パルスパターンを記述するデータ値を一連のメモリ位置に記憶することであって、各前記メモリ位置は、前記パルスパターンのそれぞれのセグメントについての電力レベルおよび持続時間値を含むデータを記憶しており、前記一連のメモリ位置は、終了電力レベルまたは終了持続時間値を記憶する最後のメモリ位置を備える、前記記憶することと、
前記一連のメモリ位置から第１のメモリ位置を選択することと、
選択された前記メモリ位置から前記電力レベルと前記持続時間値を読み取ることと、
読み取られた前記電力レベルを示す信号レベルと、読み取られた前記持続時間値を示す信号パルス幅と、を有するパルス変調制御信号を生成することと、
前記パルスＲＦ信号の振幅を制御するための基準信号レベルとして前記パルス変調制御信号の前記信号レベルを提供することと、
前記パルス変調制御信号の前記信号パルス幅をタイミング信号として提供することと、
前記基準信号レベルおよび前記タイミング信号に応答して前記制御信号を生成することと、
前記制御信号に応答して前記ＲＦ源信号を変調し、前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成することと、
を備える方法。
（項目１４）
前記第１のメモリ位置から前記最後のメモリ位置までの一連のメモリ位置において前記メモリ位置を選択することと、
前記ＲＦ源信号を変調し、前記パルスエンベロープとして前記パルスパターンを有する前記パルスＲＦ信号を生成するために、選択された前記メモリ位置毎に、前記ＲＦ電力レベルおよび前記持続時間値を読み取ることを繰り返すことと、
前記最後のメモリ位置が選択されることに応答して、前記第１のメモリ位置に戻り、前記第１のメモリ位置で前記メモリ位置を選択することを繰り返すことと、をさらに備える、項目１３に記載の方法。
（項目１５）
前記制御信号に応答して前記ＲＦ源信号を変調することは、前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御信号に応答して前記ＲＦ源信号を変調して前記ＲＦ源信号の振幅および幅を制御することを備える、項目１３に記載の方法。
（項目１６）
読み取られた前記電力レベルを示す信号レベルと、読み取られた前記持続時間値を示す信号パルス幅と、を有するパルス変調制御信号を生成することは、Ｎ分周タイマを使用して、選択された前記メモリ位置に記憶された前記パルスパターンのセグメントに関連する前記持続時間値を示す信号パルス幅を有する前記パルス変調制御信号を生成することを備える、項目１３に記載の方法。
（項目１７）
前記Ｎ分周タイマを使用して、前記パルス変調制御信号を生成することは、
前記継続時間値に基づいて基準クロック信号のクロックパルスをカウントすることと、
前記継続時間値の終了時に前記タイミング信号をリセットして、前記それぞれのセグメントの終了を示すことと、を備える、項目１６に記載の方法。
（項目１８）
前記パルスパターンは、２以上のセグメントを備え、
各前記セグメントは、同じ電力レベルを有する前記パルスパターンの一部を含む、項目１３に記載の方法。
（項目１９）
前記パルスパターンは、複数のセグメントを備え、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる電力レベルを有し、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる持続時間を有する、項目１８に記載の方法。
（項目２０）
前パルスＲＦ信号に関連する順方向ＲＦ信号および反射されたＲＦ信号をサンプリングし、前記順方向ＲＦ信号および前記反射されたＲＦ信号のデジタルサンプルを生成することと、
測定信号レベル値を生成するために、選択された前記デジタルサンプルを処理することと、
前記測定信号レベル値と前記基準信号レベルとの間の差を示すエラー信号を決定することと、
前記エラー信号および前記タイミング信号に応答して前記制御信号を生成することであって、前記タイミング信号は、前記パルスＲＦ信号に適用される予定の前記パルスパターンの前記セグメントの前記持続時間を示す、前記生成することと、
前記制御信号を適用して前記ＲＦ源信号を変調し、前記パルスパターンを有する前記パルスＲＦ信号を生成することと、をさらに備える項目１３に記載の方法。
以下の項目は、国際出願時の特許請求の範囲に記載の内容である。
（項目１）
ラジオ波生成器であって、
ラジオ波（ＲＦ）回路であって、第１の周波数のＲＦ源信号を提供するＲＦ信号源と、パルスラジオ波（ＲＦ）信号を生成する信号変調器と、を備え、前記パルスＲＦ信号は、前記ＲＦ信号が出力端子に提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有する、前記ラジオ波（ＲＦ）回路と、
前記出力端子において前記パルスＲＦ信号をサンプリングし、少なくともサンプリングされた前記パルスＲＦ信号に応答して制御信号を生成して、前記ＲＦ信号を前記ラジオ波回路で変調するように構成されている制御回路と、
前記パルスＲＦ信号のパルスエンベロープを規定するパルスパターンを示す入力信号を取得するように構成されているパルス生成回路であって、前記パルス生成回路は、前記パルスパターンのセグメントのための電力レベルおよび持続時間を規定するデータ値を記憶しており、前記パルス生成回路は、記憶された前記データ値に応答して、各前記セグメントのためのパルス変調制御信号を生成し、前記パルス変調制御信号は、前記パルスパターンの各前記セグメントの前記電力レベルおよび前記持続時間を示し、前記パルス変調制御信号は、前記制御信号を生成して振幅を調整し、前記ＲＦ源信号を変調して前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御回路に提供される、前記パルス生成回路と、
を備える、ラジオ波生成器。
（項目２）
前記制御回路は、前記ＲＦ源信号の前記振幅および変調を制御して前記パルスＲＦ信号を生成するために、前記制御信号を前記ラジオ波回路の前記信号変調器に提供する、項目１に記載のラジオ波生成器。
（項目３）
前記パルス生成回路は、
複数のメモリ位置を備えるデジタルメモリであって、各前記メモリ位置は、前記パルスパターンのそれぞれのセグメントに関連する電力レベルおよび持続時間値を記憶し、最後のメモリ位置は、終了電力レベルまたは終了持続時間値を記憶する、前記デジタルメモリと、
それぞれのメモリ位置からそれぞれのセグメントの前記持続時間値を受け取り、前記それぞれのセグメントの前記持続時間値を示す第１の信号を生成するＮ分周タイマと、
を備え、
前記パルス生成回路は、それぞれのメモリ位置から記憶された前記電力レベルを前記パルス変調制御信号の信号レベルとして提供するとともに、同じメモリ位置に記憶された前記持続時間値を示す前記第１の信号を前記パルス変調制御信号のパルス幅として提供し、
前記パルス変調制御信号は、前記制御信号を生成し、前記ＲＦ源信号を変調して、前記パルスパターンのそれぞれのセグメントを備える前記パルスエンベロープを有する前記パルスＲＦ信号を生成するように、前記制御回路に提供される、項目１に記載のラジオ波生成器。
（項目４）
前記パルス生成回路は、第１のメモリ位置から前記最後のメモリ位置まで順番に前記デジタルメモリ内の前記メモリ位置を選択し、
前記パルス生成回路は、選択された各前記メモリ位置の前記持続時間値と選択された同じ前記メモリ位置の前記電力レベルとを用いて前記パルス変調制御信号を生成し、
前記パルス生成回路は、前記最後のメモリ位置の選択に応答して、前記第１のメモリ位置に戻る、項目３に記載のラジオ波生成器。
（項目５）
前記Ｎ分周タイマは、前記持続時間値に基づいて基準クロック信号のクロックパルスをカウントし、前記持続時間値の終了時に前記パルス変調制御信号の前記パルス幅をリセットして、前記それぞれのセグメントの終了を示す、項目３に記載のラジオ波生成器。
（項目６）
前記パルスパターンは、２以上のセグメントを含み、
各前記セグメントは、同じ電力レベルを有する前記パルスパターンの一部を含む、項目１に記載のラジオ波生成器。
（項目７）
前記パルスパターンは、複数のセグメントを備え、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる電力レベルを有し、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる持続時間を有する、項目６に記載のラジオ波生成器。
（項目８）
前記制御回路はさらに、
前記出力端子においてそれぞれの順方向ＲＦ信号および反射されたＲＦ信号をサンプリングし、前記それぞれの順方向ＲＦ信号および反射されたＲＦ信号のデジタルサンプルを生成するように構成されている第１のアナログ－デジタルコンバータおよび第２のアナログ－デジタルコンバータと、
測定された信号レベル値を基準信号レベルと比較して、その差を示すエラー信号を生成するように構成されているエラープロセッサであって、測定された前記信号レベルは、前記それぞれの順方向ＲＦ信号および反射されたＲＦ信号の前記デジタルサンプルから導出され、前記基準信号レベルは、前記パルス生成回路によって提供される前記パルス変調制御信号によって示される前記電力レベルである、前記エラープロセッサと、
前記エラー信号と、前記パルス生成回路によって生成された前記パルス変調制御信号とに応答して前記制御信号を生成するように構成されている制御変調装置であって、前記パルス変調制御信号は、前記パルスＲＦ信号に適用される予定の前記パルスパターンの各前記セグメントの前記持続時間を示す、前記制御変調装置と、
を備える、項目１に記載のラジオ波生成器。
（項目９）
前記ラジオ波回路の前記信号変調器を制御するために、前記制御信号をアナログ信号に変換するとともに、前記アナログ信号を接続するように構成されているデジタル－アナログコンバータをさらに備える、項目１に記載のラジオ波生成器。
（項目１０）
前記デジタルメモリは、複数のランダムアクセス可能なメモリセルを備える、項目１に記載のラジオ波生成器。
（項目１１）
前記Ｎ分周タイマは、直列チェーンで接続されている複数のＤフリップフロップを備える、項目３に記載のラジオ波生成器。
（項目１２）
前記パルス生成回路は、ハードウェアプロセッサと、前記ハードウェアプロセッサに結合されたメモリとを備え、
前記メモリは、前記プロセッサに命令を提供するように構成されており、前記命令が実行されると前記プロセッサに、
前記パルスＲＦ信号のパルスエンベロープを規定する前記パルスパターンを示す前記入力信号を取得することと、
前記パルスパターンのセグメントの電力レベルおよび持続時間を規定する前記データ値を記憶することと、
記憶された前記データ値に応答して、各前記セグメントについて前記パルス変調制御信号を生成することであって、前記パルス変調制御信号は、前記パルスパターンの各セグメントの前記電力レベルおよび前記持続時間を示す、前記生成することと、
前記パルス変調制御信号を、前記制御信号を生成して振幅を調整し、前記ＲＦ源信号を変調して前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御回路へ提供することと、
を実行させる、項目１に記載のラジオ波生成器。
（項目１３）
ＲＦ生成器においてパルスラジオ波（ＲＦ）信号を生成する方法であって、
第１の周波数のＲＦ源信号を生成することと、
制御信号に応答して前記ＲＦ源信号を変調し、前記パルスＲＦ信号を生成することと、
前記パルスＲＦ信号に適用される予定のパルスパターンを示す入力信号を取得することであって、前記パルスパターンは、前記パルスＲＦ信号のパルスエンベロープを規定する、前記取得することと、
前記入力信号によって特定される前記パルスパターンを記述するデータ値を一連のメモリ位置に記憶することであって、各前記メモリ位置は、前記パルスパターンのそれぞれのセグメントについての電力レベルおよび持続時間値を含むデータを記憶しており、前記一連のメモリ位置は、終了電力レベルまたは終了持続時間値を記憶する最後のメモリ位置を備える、前記記憶することと、
前記一連のメモリ位置から第１のメモリ位置を選択することと、
選択された前記メモリ位置から前記電力レベルと前記持続時間値を読み取ることと、
読み取られた前記電力レベルを示す信号レベルと、読み取られた前記持続時間値を示す信号パルス幅と、を有するパルス変調制御信号を生成することと、
前記パルスＲＦ信号の振幅を制御するための基準信号レベルとして前記パルス変調制御信号の前記信号レベルを提供することと、
前記パルス変調制御信号の前記信号パルス幅をタイミング信号として提供することと、
前記基準信号レベルおよび前記タイミング信号に応答して前記制御信号を生成することと、
前記制御信号に応答して前記ＲＦ源信号を変調し、前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成することと、
を備える方法。
（項目１４）
前記第１のメモリ位置から前記最後のメモリ位置までの一連のメモリ位置において前記メモリ位置を選択することと、
前記ＲＦ源信号を変調し、前記パルスエンベロープとして前記パルスパターンを有する前記パルスＲＦ信号を生成するために、選択された前記メモリ位置毎に、前記ＲＦ電力レベルおよび前記持続時間値を読み取ることを繰り返すことと、
前記最後のメモリ位置が選択されることに応答して、前記第１のメモリ位置に戻り、前記第１のメモリ位置で前記メモリ位置を選択することを繰り返すことと、をさらに備える、項目１３に記載の方法。
（項目１５）
前記制御信号に応答して前記ＲＦ源信号を変調することは、前記パルスパターンを前記パルスエンベロープとして有する前記パルスＲＦ信号を生成するために、前記制御信号に応答して前記ＲＦ源信号を変調して前記ＲＦ源信号の振幅および幅を制御することを備える、項目１３に記載の方法。
（項目１６）
読み取られた前記電力レベルを示す信号レベルと、読み取られた前記持続時間値を示す信号パルス幅と、を有するパルス変調制御信号を生成することは、Ｎ分周タイマを使用して、選択された前記メモリ位置に記憶された前記パルスパターンのセグメントに関連する前記持続時間値を示す信号パルス幅を有する前記パルス変調制御信号を生成することを備える、項目１３に記載の方法。
（項目１７）
前記Ｎ分周タイマを使用して、前記パルス変調制御信号を生成することは、
前記継続時間値に基づいて基準クロック信号のクロックパルスをカウントすることと、
前記継続時間値の終了時に前記タイミング信号をリセットして、前記それぞれのセグメントの終了を示すことと、を備える、項目１６に記載の方法。
（項目１８）
前記パルスパターンは、２以上のセグメントを備え、
各前記セグメントは、同じ電力レベルを有する前記パルスパターンの一部を含む、項目１３に記載の方法。
（項目１９）
前記パルスパターンは、複数のセグメントを備え、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる電力レベルを有し、
各前記セグメントは、少なくとも１つの他のセグメントとは異なる持続時間を有する、項目１８に記載の方法。
（項目２０）
前パルスＲＦ信号に関連する順方向ＲＦ信号および反射されたＲＦ信号をサンプリングし、前記順方向ＲＦ信号および前記反射されたＲＦ信号のデジタルサンプルを生成することと、
測定信号レベル値を生成するために、選択された前記デジタルサンプルを処理することと、
前記測定信号レベル値と前記基準信号レベルとの間の差を示すエラー信号を決定することと、
前記エラー信号および前記タイミング信号に応答して前記制御信号を生成することであって、前記タイミング信号は、前記パルスＲＦ信号に適用される予定の前記パルスパターンの前記セグメントの前記持続時間を示す、前記生成することと、
前記制御信号を適用して前記ＲＦ源信号を変調し、前記パルスパターンを有する前記パルスＲＦ信号を生成することと、をさらに備える項目１３に記載の方法。
【国際調査報告】