特表 2024-522514 集積回路における共通的に配線可能なバイア・メッシュ仕様の生成および選択

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-06-21

(54)【発明の名称】集積回路における共通的に配線可能なバイア・メッシュ仕様の生成および選択

(51)【国際特許分類】

   H01L 21/82 20060101AFI20240614BHJP

【ＦＩ】

H01L21/82 B

H01L21/82 W

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023573348

(86)(22)【出願日】2022-06-08

(85)【翻訳文提出日】2023-11-28

(86)【国際出願番号】 IB2022055334

(87)【国際公開番号】W WO2022269399

(87)【国際公開日】2022-12-29

(31)【優先権主張番号】17/356,709

(32)【優先日】2021-06-24

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(72)【発明者】

【氏名】クーネ、ジョセフ

(72)【発明者】

【氏名】レッディ、スミーター

(72)【発明者】

【氏名】テレス、グスターボ、エンリケ

(72)【発明者】

【氏名】ボーエン、マイケル、アレクサンダー

(72)【発明者】

【氏名】マシーニー、アダム

【テーマコード（参考）】

5F064

【Ｆターム（参考）】

5F064AA04

5F064EE27

(57)【要約】

本発明の態様は、集積回路内のセルについてバイア・メッシュ仕様のセットを生成することを含む。各バイア・メッシュ仕様は、ピン端子を形成する１つまたは複数のピンを含む第１の層よりも上の各層の１つまたは複数のストラップを、セルを１つまたは複数の他のセルに相互接続するためのネットにセルを接続する最上層まで定義し、また、層のうち隣り合うもの同士を相互接続する１つまたは複数のバイアを定義する。態様はまた、各バイア・メッシュ仕様が、セルがすべての設計規則を満たしながらネットを通じて他のセルと相互接続することを保証する共通的に配線可能なバイア・メッシュ仕様であるかどうかを検証することと、バイア・メッシュ仕様のセットのうち共通的に配線可能なバイア・メッシュ仕様だけをバイア・メッシュ仕様のライブラリに含めることとを含む。ライブラリは、集積回路を確定し、作製するために使用される。

【特許請求の範囲】

【請求項1】

プロセッサを使用して、集積回路内のセルについてバイア・メッシュ仕様のセットを生成することであって、各バイア・メッシュ仕様は、ピン端子を形成する１つまたは複数のピンを含む第１の層よりも上の各層の１つまたは複数のストラップを、前記セルを１つまたは複数の他のセルに相互接続するためのネットに前記セルを接続する最上層まで定義し、各バイア・メッシュ仕様はまた、前記層のうち隣り合うもの同士を相互接続する１つまたは複数のバイアを含む、前記生成することと、
前記プロセッサを使用して、前記バイア・メッシュ仕様のセットの中の各バイア・メッシュ仕様が、共通的に配線可能なバイア・メッシュ仕様であるかどうかを検証することであって、前記共通的に配線可能なバイア・メッシュ仕様は、前記セルがすべての設計規則を満たしながら前記ネットを通じて他のセルと相互接続することを保証する、前記検証することと、
前記プロセッサにより、前記バイア・メッシュ仕様のセットのうち共通的に配線可能なバイア・メッシュ仕様であるバイア・メッシュ仕様だけをバイア・メッシュ仕様のライブラリに含めることであって、前記バイア・メッシュ仕様のライブラリは、前記集積回路を確定し作製するために使用される、前記含めることと、
を含む、コンピュータ実施方法。

【請求項2】

前記セルの統計に基づいて、前記セルを１つまたは複数の他のセルと共にセル・グループにグループ化することをさらに含む、請求項１に記載のコンピュータ実施方法。

【請求項3】

前記セル・グループの前記他のセルに対して得られた前記共通的に配線可能なバイア・メッシュ仕様を、前記バイア・メッシュ仕様のライブラリに追加することをさらに含む、請求項２に記載のコンピュータ実施方法。

【請求項4】

各バイア・メッシュ仕様が前記共通的に配線可能なバイア・メッシュ仕様であるかどうかを前記検証することが、前記バイア・メッシュの配線が前記セル内の各位置において設計要件に準拠するかどうかを検査することを含む、請求項１に記載のコンピュータ実施方法。

【請求項5】

各バイア・メッシュ仕様が前記共通的に配線可能なバイア・メッシュ仕様であるかどうかを前記検証することが、前記バイア・メッシュの隣接するコピーの配線が各位置において前記設計要件に準拠するかどうかを検査することを含む、請求項４に記載のコンピュータ実施方法。

【請求項6】

各ピン端子にピン制約を割り当てることをさらに含み、前記ピン制約の命名法が、セル・プロパティおよびネット・プロパティを示す、請求項１に記載のコンピュータ実施方法。

【請求項7】

ネット・プロパティ、ソース・セル、およびシンク・セルの選択を行い、前記ネット・プロパティおよび前記ソース・セルまたは前記シンク・セルと一致するピン制約を取得し、前記ピン制約の前記命名法に基づいて前記バイア・メッシュ仕様のライブラリから対応する共通的に配線可能なバイア・メッシュ仕様を取得し、タイミング分析を行うこと、によってタイミングの最適化を行うことをさらに含み、前記タイミング分析は前記共通的に配線可能なバイア・メッシュ仕様のタイミングを含む、請求項６に記載のコンピュータ実施方法。

【請求項8】

コンピュータ可読命令を有するメモリと、
前記コンピュータ可読命令を実行する１つまたは複数のプロセッサと、
を備えるシステムであって、前記コンピュータ可読命令は、
集積回路内のセルについてバイア・メッシュ仕様のセットを生成することであって、各バイア・メッシュ仕様は、ピン端子を形成する１つまたは複数のピンを含む第１の層よりも上の各層の１つまたは複数のストラップを、前記セルを１つまたは複数の他のセルに相互接続するためのネットに前記セルを接続する最上層まで定義し、各バイア・メッシュ仕様はまた、前記層のうち隣り合うもの同士を相互接続する１つまたは複数のバイアを含む、前記生成することと、
前記バイア・メッシュ仕様のセットの中の各バイア・メッシュ仕様が、共通的に配線可能なバイア・メッシュ仕様であるかどうかを検証することであって、前記共通的に配線可能なバイア・メッシュ仕様は、前記セルがすべての設計規則を満たしながら前記ネットを通じて他のセルと相互接続することを保証する、前記検証することと、
前記バイア・メッシュ仕様のセットのうち共通的に配線可能なバイア・メッシュ仕様であるバイア・メッシュ仕様だけをバイア・メッシュ仕様のライブラリに含めることであって、前記バイア・メッシュ仕様のライブラリは、前記集積回路を確定し作製するために使用される、前記含めることと、
を含む動作を行うように前記１つまたは複数のプロセッサを制御する、システム。

【請求項9】

前記動作が、前記セルの統計に基づいて、前記セルを１つまたは複数の他のセルと共にセル・グループにグループ化することをさらに含む、請求項８に記載のシステム。

【請求項10】

前記動作が、前記セル・グループの前記他のセルに対して得られた前記共通的に配線可能なバイア・メッシュ仕様を、前記バイア・メッシュ仕様のライブラリに追加することをさらに含む、請求項９に記載のシステム。

【請求項11】

各バイア・メッシュ仕様が前記共通的に配線可能なバイア・メッシュ仕様であるかどうかを前記検証することが、前記バイア・メッシュの配線が前記セル内の各位置において設計要件に準拠するかどうかを検査することを含む、請求項８に記載のシステム。

【請求項12】

各バイア・メッシュ仕様が前記共通的に配線可能なバイア・メッシュ仕様であるかどうかを前記検証することが、前記バイア・メッシュの隣接するコピーの配線が各位置において前記設計要件に準拠するかどうかを検査することを含む、請求項１１に記載のシステム。

【請求項13】

前記動作が、各ピン端子にピン制約を割り当てることをさらに含み、前記ピン制約の命名法が、セル・プロパティおよびネット・プロパティを示す、請求項８に記載のシステム。

【請求項14】

前記動作が、ネット・プロパティ、ソース・セル、およびシンク・セルの選択を行い、前記ネット・プロパティおよび前記ソース・セルまたは前記シンク・セルと一致するピン制約を取得し、前記ピン制約の前記命名法に基づいて前記バイア・メッシュ仕様のライブラリから対応する共通的に配線可能なバイア・メッシュ仕様を取得し、タイミング分析を行うこと、によってタイミングの最適化を行うことをさらに含み、前記タイミング分析は前記共通的に配線可能なバイア・メッシュ仕様のタイミングを含む、請求項１３に記載のシステム。

【請求項15】

プログラム命令が組み込まれたコンピュータ可読記憶媒体を備えるコンピュータ・プログラム製品であって、前記プログラム命令は、
集積回路内のセルについてバイア・メッシュ仕様のセットを生成することであって、各バイア・メッシュ仕様は、ピン端子を形成する１つまたは複数のピンを含む第１の層よりも上の各層の１つまたは複数のストラップを、前記セルを１つまたは複数の他のセルに相互接続するためのネットに前記セルを接続する最上層まで定義し、各バイア・メッシュ仕様はまた、前記層のうち隣り合うもの同士を相互接続する１つまたは複数のバイアを含む、前記生成することと、
前記バイア・メッシュ仕様のセットの中の各バイア・メッシュ仕様が、共通的に配線可能なバイア・メッシュ仕様であるかどうかを検証することであって、前記共通的に配線可能なバイア・メッシュ仕様は、前記セルがすべての設計規則を満たしながら前記ネットを通じて他のセルと相互接続することを保証する、前記検証することと、
前記バイア・メッシュ仕様のセットのうち共通的に配線可能なバイア・メッシュ仕様であるバイア・メッシュ仕様だけをバイア・メッシュ仕様のライブラリに含めることであって、前記バイア・メッシュ仕様のライブラリは、前記集積回路を確定し作製するために使用される、前記含めることと、
を含む動作をプロセッサに行わせるために前記プロセッサにより実行可能である、コンピュータ・プログラム製品。

【請求項16】

前記セルの統計に基づいて、前記セルを１つまたは複数の他のセルと共にセル・グループにグループ化することをさらに含む、請求項１５に記載のコンピュータ・プログラム製品。

【請求項17】

前記セル・グループの前記他のセルに対して得られた前記共通的に配線可能なバイア・メッシュ仕様を、前記バイア・メッシュ仕様のライブラリに追加することをさらに含む、請求項１６に記載のコンピュータ・プログラム製品。

【請求項18】

各バイア・メッシュ仕様が前記共通的に配線可能なバイア・メッシュ仕様であるかどうかを前記検証することが、前記バイア・メッシュの配線が前記セル内の各位置において設計要件に準拠するかどうかを検査することを含む、請求項１５に記載のコンピュータ・プログラム製品。

【請求項19】

各バイア・メッシュ仕様が前記共通的に配線可能なバイア・メッシュ仕様であるかどうかを前記検証することが、前記バイア・メッシュの隣接するコピーの配線が各位置において前記設計要件に準拠するかどうかを検査することを含む、請求項１８に記載のコンピュータ・プログラム製品。

【請求項20】

各ピン端子にピン制約を割り当てることであって、前記ピン制約の命名法がセル・プロパティおよびネット・プロパティを示す、前記割り当てることと、ネット・プロパティ、ソース・セル、およびシンク・セルの選択を行い、前記ネット・プロパティおよび前記ソース・セルまたは前記シンク・セルと一致するピン制約を取得し、前記ピン制約の前記命名法に基づいて前記バイア・メッシュ仕様のライブラリから対応する共通的に配線可能なバイア・メッシュ仕様を取得し、タイミング分析を行うこと、によってタイミングの最適化を行うことと、をさらに含み、前記タイミング分析は前記共通的に配線可能なバイア・メッシュ仕様のタイミングを含む、請求項１５に記載のコンピュータ・プログラム製品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般的に集積回路の開発に関し、より具体的には、集積回路における共通的に配線可能なバイア・メッシュ仕様（universally routable via mesh specification）の生成および選択に関する。

【背景技術】

【0002】

集積回路（すなわち、チップ）の開発は、設計から作製まで数段階を要する。開発の一部の態様は、最終的に製造されるチップがすべての設計要件を満たすことを確実にするために、反復的に行われる。また、設計のいくつかの態様は、階層的に行われることがある。チップの編成例は、相互接続されたセルのセットとしての編成である。各セルは、そのセルが特定の機能（例えば、ＯＲゲート、ＮＡＮＤゲート）を果たすことを可能にする、多数の相互接続されたコンポーネントを含む。セルは、特定の機能を行うためにライブラリから選択される標準的なセルの場合もある。

【0003】

セルの相互接続は、積層された金属層間の接続を容易にするバイア（すなわち、縦方向の相互接続）を用いて複数のレベル（すなわち、金属層）にわたって配線されるワイヤを通じて行われる。チップのタイミングは、より太い金属ワイヤを搭載できる上方レベルの金属層を使用することによって向上させることができる。しかし、このタイミングの向上は、上方の金属層に過度に多くの相互接続を配線した場合に生じる密度の増大とバランスを取らなければならない。何故ならば、増大した密度は、干渉を増大させ、チップ性能に負の影響を与えるためである。各セルは、特定チップのパワー・グリッドに関連して、異なるピン・レイアウトおよび異なる配置オプションを有することがある。配置とは、チップ内の特定の箇所を指し、配線可能性に影響する。配線（routing）とは、相互接続のために使用される経路（例えば、ワイヤ幅、金属層）を指す。セルは、特定の配置に基づいて、タイミング、電力、およびその他要件を満たすように他のセルと相互接続できない場合に、配線可能でない。

【発明の概要】

【0004】

本発明の実施形態は、集積回路の開発時に共通的に配線可能なバイア・メッシュ仕様を生成および選択するためのシステムおよび方法を対象とする。非制限的な例としてのコンピュータ実施方法は、集積回路内のセルについてバイア・メッシュ仕様のセットを生成することを含む。各バイア・メッシュ仕様は、ピン端子を形成する１つまたは複数のピンを含む第１の層よりも上の各層の１つまたは複数のストラップを、セルを１つまたは複数の他のセルに相互接続するためのネットにセルを接続する最上層まで定義し、各バイア・メッシュ仕様はまた、層のうち隣り合うもの同士を相互接続する１つまたは複数のバイアを含む。コンピュータ実施方法はまた、バイア・メッシュ仕様のセットの中の各バイア・メッシュ仕様が、共通的に配線可能なバイア・メッシュ仕様であるかどうかを検証することであって、共通的に配線可能なバイア・メッシュ仕様は、セルがすべての設計規則を満たしながらネットを通じて他のセルと相互接続することを保証する、検証することと、バイア・メッシュ仕様のセットのうち共通的に配線可能なバイア・メッシュ仕様であるバイア・メッシュ仕様だけをバイア・メッシュ仕様のライブラリに含めることとを含む。バイア・メッシュ仕様のライブラリは、集積回路を確定し、作製するために使用される。

【0005】

本発明の他の実施形態は、上記の方法の機能をコンピュータ・システムおよびコンピュータ・プログラム製品内で実施する。

【0006】

さらなる技術的特徴および利益が、本発明の技術を通じて実現される。本発明の実施形態および態様は、本明細書に詳細に説明され、請求される主題の一部とみなされる。さらなる理解のために、詳細な説明および図面を参照する。

【0007】

本明細書に記載される排他的権利の詳細は、本明細書の末尾にある特許請求の範囲において具体的に指摘され、明瞭に請求される。本発明の実施形態の上記および他の特徴および利点は、以下の添付図面と併せて解釈される以下の詳細な説明から明らかになる。

【図面の簡単な説明】

【0008】

【図1】１つまたは複数の実施形態による、集積回路の開発の際に共通的に配線可能なバイア・メッシュ仕様の生成および選択を行うシステムのブロック図である。

【図2A】本発明の１つまたは複数の実施形態に従って生成されるバイア・メッシュの３次元表現である。

【図2B】本発明の１つまたは複数の実施形態による、図２Ａに示した例示的バイア・メッシュに対して生成されるバイア・メッシュ仕様の表現である。

【図3】本発明の実施形態による、バイア・メッシュ仕様を生成する方法の処理フローである。

【図4】本発明の１つまたは複数の実施形態による、例示的セルについての配線分析の態様を示す図である。

【図5】本発明の１つまたは複数の実施形態による、例示的セルについての配線分析の態様を示す図である。

【図6】本発明の例示的実施形態による、あるセルの入力ピンと別のセルの出力ピンとの間の論理接続を形成する例示的ネットを示す。

【図7】本発明の１つまたは複数の実施形態による、共通的に配線可能なバイア・メッシュ仕様の中からの選択を容易にするピン制約を割り当てる方法の処理フローである。

【図8】本発明の１つまたは複数の実施形態による、最適化プロセスの一部としてバイア・メッシュを選択する方法の処理フローである。

【図9】本発明の例示的実施形態による、集積回路を作製する方法の処理フローである。

【発明を実施するための形態】

【0009】

本明細書に示される図は例示的なものである。本発明の範囲から逸脱することなく、図またはその中に説明される動作に多くの変形例があり得る。例えば、動作は異なる順序で行われることが可能であり、または動作が追加、削除、もしくは変更されることが可能である。また、用語「結合される」およびその変形は、２つの要素の間に通信経路を有することを表し、それらの間に介在する要素／接続がない、要素間の直接の接続を示唆するものではない。これらの変形例はすべて、本明細書の一部とみなされる。

【0010】

先に述べたように、チップを構成するセルは、そのチップの全体的機能を行うために相互接続される。各セルは、そのセルの機能（例えば、乗算、ＡＮＤゲート）を一緒に行うコンポーネントの相互接続を伴う。バイア・メッシュは、ある層の１つまたは複数の点から別の層の１つまたは複数の点までの複数の導電性経路を提供する。第１のレベルでは、バイア・メッシュは、単一のピンまたは論理的に１本のピンとして扱われる別個のピンのセットから構成されるピン端子に接続する、相互接続された形状（すなわち、ワイヤおよびバイア）を含む。それに続く各層では、導電性ストリップである１つまたは複数のストラップが導電性経路を形成し、その導電性経路は、１つまたは複数のバイアを通じて隣の層のストラップに接続される。一つの層の中のストラップは、互いに対して平行な向きにされるが、隣の層のストラップは、互いに対して異なる（例えば直交）方向にされる場合も、または平行である場合もある。セルの１つまたは複数のピンを、バイア・メッシュを含む場合も含まない場合もある他のセルのピンに接続するルータは、バイア・メッシュの最も高いレベルのストラップにのみ接続する。１つまたは複数のピンから最も高いレベルまでの層の数が、バイア・メッシュの高さを定める。ストラップとバイアによって与えられる冗長性は、結果として、１つまたは複数のピンから上層までの接続の抵抗を減少させる。ストラップおよびバイアの数が抵抗を決定する。抵抗の減少は、バイア・メッシュの強度の増大と呼ばれる。

【0011】

本発明の実施形態は、集積回路のための共通的に配線可能なバイア・メッシュ仕様の生成および選択に関する。バイア・メッシュ仕様は、バイア・メッシュ・ルータに、セルの各金属層についてのストラップおよびバイアの所要数を提供する。すなわち、バイア・メッシュ仕様は、バイア・メッシュ構造を定義し、バイア・メッシュ高さを示す。所与のセルは、それに関連付けられた２つ以上のバイア・メッシュ仕様を有することがあり、各バイア・メッシュ仕様は、異なる抵抗および対応する強度を提供することがある。

【0012】

セルについて１つまたは複数のバイア・メッシュ仕様を生成するための従来の手法は、共通的な配線可能性を考慮しない。共通的に配線可能なバイア・メッシュ仕様とは、集積回路内でのセルの配置に関係なく実現可能なルートを有するものを言う。よって、従来の手法によれば、ライブラリから選択されたバイア・メッシュ仕様は、セルの配置および当該チップに対して設定された設計規則に基づいて、実現可能なルートを有さないことがある。本明細書で詳しく述べられるように、似た特性をもつセル同士がグループ化され、そのグループのバイア・メッシュ仕様は、配置に関係なく配線可能であることが保証される。よって、特定の高さおよび強度をもつ特定のバイア・メッシュが、対応するメッシュ仕様に従い、タイミングおよび他の要件に基づいて、ライブラリ中のバイア・メッシュ仕様から選択され得、選択されるバイア・メッシュ仕様に関する配線問題の可能性は伴わない。

【0013】

これも詳細に説明されるように、バイア・メッシュ仕様のうち１つの選択は、各バイア・メッシュ仕様に関連付けられた抵抗静電容量（ＲＣ）テーブルに加え、バイア・メッシュ外部の相互接続ワイヤ（すなわち、ネット）のタイミング・ニーズに基づいて行われてよい。詳細には、従来の配線ツールですでに使用されている、ピン制約の命名規則を、ネット特性に加えてバイア・メッシュ強度を示すように変更する。よって、配線ツールによるピン制約の割り当ては、当該セルタイプのためのライブラリ内の利用可能な共通的に配線可能なバイア・メッシュ仕様からのバイア・メッシュ仕様の選択に一致する。

【0014】

図１は、１つまたは複数の実施形態による、集積回路１２０の開発の際に共通的に配線可能なバイア・メッシュ仕様の生成および選択を行うシステム１００のブロック図である。集積回路１２０を構成する様々な金属層２０５（図２）は、図１には示していない。集積回路１２０を構成する例示的なセル１２５が示されている。システム１００は、最終的に集積回路１２０として作製される設計を生成するために使用される処理システム１１０を含む。集積回路１２０の作製に要するステップはよく知られており、本明細書では簡単に説明される。本発明の実施形態によって開発された共通的に配線可能なバイア・メッシュ仕様の中からのバイア・メッシュ仕様の選択に部分的に基づいて物理レイアウトが確定されると、確定された物理レイアウトはＩＣ製造者（foundry）に提供される。確定された物理レイアウトに基づいて、集積回路の各層のためにマスクが生成される。そして、ウェハがマスク順序の順に処理される。この処理は、フォトリソグラフィおよびエッチングを含む。これについては図９を参照してさらに解説する。

【0015】

処理システム１１０は、１つまたは複数の中央演算処理装置（プロセッサ）２１ａ、２１ｂ、２１ｃ等（総称してまたは一般化してプロセッサ２１または処理デバイスあるいはその両方と呼ぶ）を有する。本発明の１つまたは複数の実施形態によれば、各プロセッサ２１は、縮小命令セット・コンピュータ（ＲＩＳＣ）・マイクロプロセッサを含むことができる。プロセッサ２１は、システム・バス３３を介してシステム・メモリ（例えば、ランダム・アクセス・メモリ（ＲＡＭ）２４）および様々な他の構成要素に結合されている。読出し専用メモリ（ＲＯＭ）２２が、システム・バス３３に結合され、処理システム１１０の特定の基本機能を制御する基本入出力システム（ＢＩＯＳ）を含むことができる。

【0016】

さらに図示されているのは、システム・バス３３に結合された入出力（Ｉ／Ｏ）アダプタ２７および通信アダプタ２６である。Ｉ／Ｏアダプタ２７は、ハード・ディスク２３またはテープ記憶ドライブ２５あるいはその両方、または任意の他の同様の構成要素と通信する、スモール・コンピュータ・システム・インターフェース（ＳＣＳＩ）・アダプタであり得る。Ｉ／Ｏアダプタ２７、ハード・ディスク２３、およびテープ記憶デバイス２５は、本明細書ではまとめて大容量ストレージ３４と呼ぶ。処理システム１１０で実行されるためのオペレーティング・システム４０が、大容量ストレージ３４に記憶され得る。ＲＡＭ２２、ＲＯＭ２４、および大容量ストレージ３４は、処理システム１１０のメモリ１９の例である。ネットワーク・アダプタ２６が、システム・バス３３を外部ネットワーク３６と相互接続して、処理システム１１０が他の同様のシステムと通信することを可能にする。

【0017】

ディスプレイ（例えば、ディスプレイ・モニタ）３５が、ディスプレイ・アダプタ３２によってシステム・バス３３に接続され、ディスプレイ・アダプタ３２は、グラフィックを多用するアプリケーションの性能を向上させるグラフィック・アダプタおよびビデオ・コントローラを含み得る。本発明の１つまたは複数の実施形態によると、アダプタ２６、２７、または３２、あるいはその組合せは、中間バス・ブリッジ（図示せず）を介してシステム・バス３３に接続される１つまたは複数のＩ／Ｏバスに接続され得る。ハード・ディスク・コントローラ、ネットワーク・アダプタ、およびグラフィック・アダプタなどの周辺デバイスを接続するための好適なＩ／Ｏバスは、通例、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＰＣＩ）などの一般的なプロトコルを含む。さらなる入力／出力デバイスが、ユーザ・インターフェース・アダプタ２８およびディスプレイ・アダプタ３２を介してシステム・バス３３に接続されるものと示されている。キーボード２９、マウス３０、およびスピーカ３１は、ユーザ・インターフェース・アダプタ２８を介してシステム・バス３３に相互接続されることが可能であり、ユーザ・インターフェース・アダプタ２８は、例えば、複数のデバイス・アダプタを単一の集積回路に組み込むスーパーＩ／Ｏチップを含むことができる。

【0018】

本発明の１つまたは複数の実施形態によると、処理システム１１０は、グラフィック処理装置３７を含む。グラフィック処理装置３７は、ディスプレイに出力するためのフレーム・バッファ内での画像の作成を高速化するためにメモリを操作・改変するように設計された、特殊化された電子回路である。一般に、グラフィック処理装置３７は、コンピュータ・グラフィックの操作および画像処理に非常に効率的であり、大きいデータのブロックの処理が並列に行われるアルゴリズムのための汎用ＣＰＵよりもそれを効果的にする、高度に並列な構造を有する。

【0019】

よって、本明細書において構成される場合、処理システム１１０は、プロセッサ２１、システム・メモリ（例えば、ＲＡＭ２４）、および大容量ストレージ３４を含む記憶能力、キーボード２９およびマウス３０などの入力手段、ならびにスピーカ３１およびディスプレイ３５を含む出力能力の形態の処理能力を有する。本発明の１つまたは複数の実施形態によると、システム・メモリ（例えば、ＲＡＭ２４）の一部および大容量ストレージ３４は、処理システム１１０に示される様々な構成要素の機能を連携させるための、ＩＢＭ（Ｒ）コーポレーションのＡＩＸ（Ｒ）オペレーティング・システムなどのオペレーティング・システムを共同して記憶する。

【0020】

図２Ａおよび図２Ｂは、例示的セル１２５の例示的バイア・メッシュ２００と、本発明の１つまたは複数の実施形態に従って生成されたバイア・メッシュ仕様２５０に関連する対応する表現とを示す。図２Ａは、バイア・メッシュ２００の３次元表現を示す。ピン２１０ａ、２１０ｂ（広く２１０と呼ぶ）が、第１の層２０５ａ（広く２０５と呼ぶ）に示されている。ストラップ２２０ａ、２２０ｂ（広く２２０と呼ぶ）が、第２の層２０５ｂに示されている。図２Ａが示すように、ピン２１０とストラップ２２０は平行であり、バイア２３０が、各ピン２１０を対応するストラップ２２０に接続している。先に述べたように、隣の層のピン２１０およびストラップ２２０は、代わりに異なる向きにされてもよい（例えば直交）。別のストラップ２２０ｃが第３の層２０５ｃに示され、第３の層２０５ｃは、例示的バイア・メッシュ構造２００の最上層である。第３の層２０５ｃのストラップ２２０ｃは、第２の層２０５ｂのストラップ２２０ａ、２２０ｂに対して直交している。層２０５の数がバイア・メッシュ２００の高さを定める。

【0021】

バイア２３０は、第１の層２０５ａのピン２１０と第２の層２０５ｂのストラップ２２０ａおよび２２０ｂとの間の接続を容易にし、追加的なバイアが、第２の層２０５ｂのストラップ２２０ａおよび２２０ｂの各々と第３の層２０５ｃのストラップ２２０ｃとの間の接続を容易にする。ストラップ２２０およびバイア２３０は、バイア・メッシュ２００を構成する。ルータと呼ばれる配線ツールが、セル１２５のピン２１０を、ネット６００（図６）を通じ、セル１２５のバイア・メッシュ２００を通して、１つまたは複数の他のセル１２５に接続する。具体的には、ルータは、最上位レベル２０５（すなわち、図示の例では第３の層２０５ｃ）のみにおいて、セル１２５をアクセス２２５でネット６００に接続する。先に述べたように、バイア・メッシュ２００（例えば、ストラップ２２０およびバイア２３０）は、ネット６００からピン２１０への接続に冗長性を与える。増大した冗長性は、バイア・メッシュ２００の増大した強度および低下した抵抗に比例する。

【0022】

図２Ｂは、本発明の１つまたは複数の実施形態による、図２Ａに示した例示的バイア・メッシュ２００に対して生成されるバイア・メッシュ仕様２５０の表現を示す。バイア・メッシュ仕様２５０は、バイア・メッシュ２００の構造を定め、ルータに各層２０５のワイヤ数およびバイア数を提供する。図２Ｂに表される例示的なバイア・メッシュ仕様２５０は、第１の層２０５ａ（すなわち、金属層１（Ｍ１））に２つのピン２１０があり、それらがそれぞれのバイア２３０によって第２の層２０５ｂ（すなわち、金属層２（Ｍ２））の２つのストラップ２２０に接続されていることを示している。さらに他のバイア２３０が、第３の層２０５ｃ（すなわち、金属層３（Ｍ３））のストラップ２２０ｃが、第２の層２０５ｂの両方のストラップ２２０に、それにより第１の層２０５ａの両方のピン２１０に、接続することを可能にしている。Ｍ２にあるストラップ２２０の数（２）およびＭ３にあるストラップ２２０の数（１）を使用して、バイア・メッシュ仕様２５０を｛２，１｝と表すことができる。これは、金属層の数、したがってバイア・メッシュ２００の高さが３であることを意味し、また第２およびそれに続くすべての層２０５にあるストラップ２２０の数も指定する。先に述べたように、本発明の例示的実施形態は、セル２００の配置に関係なく配線可能であることが各々保証されるバイア・メッシュ仕様２５０のライブラリを生成することに関する。配線可能性について図３～図５を参照してさらに解説する。

【0023】

図３は、本発明の実施形態による共通的に配線可能なバイア・メッシュ仕様２５０を生成する方法３００の処理フローである。ブロック３１０で、セル分析を行うことは、入力端子の数、入力ピン２１０の数、出力端子の数、出力ピン２１０の数、セル幅、およびセル高さを含む、各セル２００の統計を収集することを指す。ピン端子とは、１つまたは複数のピン２１０の論理表現を指す。すなわち、ピン端子は、単一のピン２１０または論理的に１つとして扱われるピン２１０の互いに素の集合を指し得る。ブロック３２０で、セル１２５のグループ化は、種々のセル統計に基づいてよい。例えば、セル１２５は、出力ピン２１０の数対セル高さ、入力ピン２１０の数対セル高さ、または出力端子の数対入力端子の数に従ってグループ化されてよい。ブロック３３０で、グループのすべてのセル１２５を考慮してグループにバイア・メッシュ仕様２５０が定義されたかどうかが判定される。定義された場合、方法３００は、ブロック３６０で、グループのセル２００のいずれとも互換性のあるバイア・メッシュ仕様２５０の完成ライブラリをもって終了する。定義されていない場合、示されるように、ブロック３４０および３５０の処理が反復的に行われる。

【0024】

ブロック３４０で、バイア・メッシュ仕様２５０を定義することは、生成される各バイア・メッシュ仕様２５０の抵抗推定値を得ることを含む。最大強度のバイア・メッシュ２００が、セル１２５の各グループのために作成されてよく、次いでバイア・メッシュ２００のためのより低い強度のオプションが導出されてよい。ブロック３５０で、配線可能性を検証する結果として、共通的に配線可能な（すなわち、配置に関係なく配線可能な）バイア・メッシュ仕様２５０だけがライブラリに維持される。配線可能性とは、セル１２５が、すべての設計規則を満たしながら、ネット６００を通じて他のセル１２５と相互接続可能であることを言う。一般に、図４および図５を参照してさらに解説されるように、個別配置シナリオとパック（packed）配置シナリオとがセル１２５ごとに考慮される。共通的に配線可能であるとみなされないバイア・メッシュ２００はいずれも、セル１２５のグループのバイア・メッシュ仕様ライブラリのエントリから除去される。

【0025】

図３が示すように、バイア・メッシュ仕様の定義（ブロック３４０）および配線可能性の検証（ブロック３５０）は、一つのグループのすべてのセル１２５についてのすべてのバイア・メッシュ・オプションが検討されるまで反復的に行われる。配線可能性の判定は、所与のバイア・メッシュ２００の実際のレイアウトを必要としない。よって、様々な強度および高さの多数のバイア・メッシュ・オプションが、本発明の１つまたは複数の実施形態に従って配線可能性について検査されてよい。配置に関係なく配線可能であるバイア・メッシュ仕様２５０だけがライブラリに維持される（ブロック３６０）。

【0026】

図４は、本発明の１つまたは複数の実施形態による、例示的セル１２５についてのブロック３５０の処理の一部である配線分析の態様を示す。例示的セル１２５の統計は、２の入力端子数、形状Ａの２本の入力ピン２１０、形状Ｂの２本の入力ピン２１０、１の出力端子数、および形状Ｙの１本の出力ピン２１０を含む。例えば、セル幅は、４８０ナノメートル（ｎｍ）であってよく、セル高さは３２４ｎｍであってよい。これらの統計の結果、例示的セル１２５は特定の他のセル１２５と共にグループ化され得る。図示されるように、パワー・ステープル（power staple）４１０のＭ２（すなわち、金属層２）グリッドに対して、セル１２５のあらゆる配置でテスト・ケースが作成される。すなわち、示されるように、所与のセル１２５に対する所与のバイア・メッシュ・オプションが、各可能な配置で繰り返される。配線トラックと設計規則を分析して、各層２０５の空きトラックを判定する。各セル１２５につき複数のバイア・メッシュ２００が構築され得るため、利用可能なリソースが全セル・バイア・メッシュ・ストラップ数の間で分割される。

【0027】

異なる配置における配線可能性を検査するプロセスは、各セル１２５およびグループのセル１２５の各可能なバイア・メッシュ２００について繰り返される。検査する位置の数は、パワー・ステープル・グリッド４１０のピッチを配置ピッチ（すなわち、配置グリッドのピッチ）で割った値として算出される。算出の結果、およびしたがって各バイア・メッシュ２００が検査されなければならない配置の数は、特定のチップ技術に基づいて変動し得る。先に述べたように、このプロセスは、バイア・メッシュ２００のどれをも実際に事前構築することを必要としない。代わりに、異なる配置オプションは、パワー・グリッドに対する配線リソースの異なる割り当てとして現れる。このプロセスに基づき、配置に対する制限が、グループ中の各セル１２５に対して見つけられる。すなわち、所与のバイア・メッシュ２００を有する所与のセル１２５が、設計規則に従って図４に示される位置のすべてに配置できない場合、そのバイア・メッシュ２００のバイア・メッシュ仕様２５０は、そのグループのライブラリに追加されない（ブロック３６０）。このようにして、任意のセル１２５の任意のバイア・メッシュ２００の配置制限が、そのグループのすべてのセル１２５に転嫁される。

【0028】

図５は、本発明の１つまたは複数の実施形態による、例示的セル１２５についてのブロック３５０の処理の一部である配線分析の態様を示す。図４がＭ２のパワー・ステープル・グリッド４１０に対する種々の配置を示すのに対し、図５はパック配置シナリオを示す。図４に示す配置に従って配線可能であることが判明したバイア・メッシュ２００は、セル１２５が示されるように複製されることを伴うこのパック配置シナリオでさらに検討される。パック配置シナリオでは、検査されるバイア・メッシュ２００を有するセル１２５は、パワー・ステープル４１０だけでなく、隣接するバイア・メッシュ２００によっても制約される。バイア・メッシュ２００は、ルータが必要とされるワイヤ数またはバイア数を挿入できない場合に、配線可能でない。配線の失敗の理由がバイア・メッシュ２００の設計にとって根本的なものである場合は、ブロック３６０で、対応するバイア・メッシュ仕様２５０をライブラリに含めることができない。ブロック３５０の配線分析の結果、セル１２５のグループに対してライブラリに含まれている（ブロック３６０）バイア・メッシュ仕様２５０はいずれも、共通的に配線可能であることになる（すなわち、配置に関係なく配線可能である）。

【0029】

図６は、本発明の例示的実施形態による、あるセル１２５ａの入力ピン２１０と別のセル１２５ｂの出力ピン２１０との間の論理接続を形成する例示的ネット６００を示す。例示的セル１２５ａおよび１２５ｂは両方とも、バイア・メッシュ仕様２５０の表現と共に示されている。しかし、本発明の代替実施形態によれば、セル１２５の一方だけがバイア・メッシュ２００を有してよい。ワイヤ・コード（ＷＣ）は、ネット６００に課される制約を示す。ＷＣは、例えば最小ワイヤ幅および間隔を示してよい。幅はタイミングの重要度に基づいており、より重要なネットはより大きい最小ワイヤ幅を有する。使用層（ＵＬ）は、最も長いワイヤと、示されるように、セル１２５ａ、１２５ｂの一方に各々が接続するネット６００の２つの部分を相互接続するワイヤとを示す、ネット６００に対する制約である。ＵＬは、層２０５の範囲であっても、またはこの例示的ケースに示されるように単一の層２０５であってもよい。ＵＬは、一般に、ネット６００の増大したタイミング重要性に基づいて、より高い層２０５にある。

【0030】

図６が示すように、あるセル１２５ａの入力ピン２１０を別のセル１２５ｂの出力ピン２１０と接続することは、ネット６００だけでなく、それらセル１２５の一方または両方のバイア・メッシュ２００も必要とする。セル１２５のバイア・メッシュ２００は、本発明の１つまたは複数の実施形態に従って生成されてセル１２５が属するグループのライブラリに記憶されている、利用可能な共通的に配線可能なバイア・メッシュ仕様２５０の中から選択される。選択されるバイア・メッシュ２００は、タイミングと配線混雑の両方を考慮してネット６００に適合されなければならない。図７および図８を参照してさらに解説されるように、ピン制約７６０（図７）と呼ばれ、ネット仕様を示すように作成されるピン端子制約は、本発明の１つまたは複数の実施形態に従ってライブラリから選択されるべきバイア・メッシュ仕様２５０をも示すように変更されてよい。すなわち、各ピン制約７６０は、対応するバイア・メッシュ仕様２５０に関する情報を含む。その対応するバイア・メッシュ仕様２５０は、図８を参照してさらに解説されるように、ブロック３６０で埋められるライブラリ内の共通的に配線可能なバイア・メッシュ仕様２５０の中にある場合も、ない場合もある。

【0031】

図７は、本発明の１つまたは複数の実施形態による、共通的に配線可能なバイア・メッシュ仕様２５０の中からの選択を容易にするピン制約７６０を割り当てる方法７００の処理フローである。ネット６００の構造が定義されたら、図７に示されるプロセスはいつ行われてもよい。ブロック７１０で、オプションの設計プロパティを読み込むことは、使用されることが可能なバイア・メッシュ２００の強度を制限し得る設計プロパティを指す。ブロック７２０で、セル１２５を相互接続するネット６００が、ピン制約７６０を割り当てるためにすでに処理されていない状態で残っているかどうか確認が行われる。残っていない場合は、示されるように処理フローが完了される。ブロック７２０の確認が、まだ処理されていないネット６００が少なくとも１つあることを示す場合、ブロック７３０の確認が行われる。ブロック７３０で、ピン端子（すなわち、１つのピン２１０またはピン２１０のセット）が、ピン制約７６０を割り当てられない状態で残っているかどうかが判定される。残っていない場合、ブロック７２０の確認が繰り返される。ピン制約７６０の割り当てがないピン端子が少なくとも１つある場合は、ブロック７４０の処理が行われる。

【0032】

ブロック７４０で、プロセスは、ネット６００、ピン端子、およびセル１２５のプロパティを取得することを含む。ブロック７５０でピン端子にピン制約７６０を割り当てることは、ピン制約７６０の既存の参照テーブルから選択することを指す。ピン制約７６０のテーブルは、抵抗および静電容量（ＲＣ）エントリの対応するテーブルと共に事前に定義される。

【0033】

例示的なピン制約７６０が示される。示されるように、ピン制約７６０は、セル・プロパティがネット６００、より具体的にはＵＬのプロパティ、と共に名前の中に符号化されるように、従来のピン制約命名規則から変更される。ピン制約７６０の一部であるセル１２５のプロパティは、ピン端子タイプ（すなわち、入力または出力）、ピン２１０の層（例えば、第１の金属層、Ｍ１）、ピン２１０の幅（例えば、マイクロメートル（ミクロン）単位）、およびピン２１０の数（すなわち、接続しなければならないピンの数）を含む。ピン制約７６０の一部であるＵＬのプロパティは、層２０５の識別、ＵＬにおけるワイヤ・コードに従う最小幅、および、セル１２５のためのバイア・メッシュ２００の強度を示す、ワイヤ・コードに従う制約サブグループ・プロパティ（例えば０、１、２）を含む。

【0034】

先に述べたように、図７に示されるプロセスはいつ行われてもよい。ブロック７５０で割り当てられるピン制約７６０は、共通的に配線可能なバイア・メッシュ２００のライブラリの一部であるバイア・メッシュ仕様２５０と一致しない場合がある。例えば、バイア・メッシュ２００の中に、０．０２０ミクロンであるピン２１０の幅に適合するものが１つもないことがある。図８は、集積回路１２０の設計の最適化に伴うプロセスを説明する。選択されたネット６００に一致するピン制約７６０に、ライブラリ・エントリに基づいて対応する共通的に配線可能なバイア・メッシュ２００がある場合、最適化プロセスは、解説されるように、タイミング分析の向上した精度から利益を得られる。

【0035】

図８は、本発明の１つまたは複数の実施形態による、最適化プロセスの一部として共通的に配線可能なバイア・メッシュ２００を選択する方法８００の処理フローである。最適化プロセスとは、タイミング要件が満たされることを確実にするために集積回路１２０の設計を反復的に調整するプロセスを言う。ブロック８１０で、プロセスは、ネット６００またはソースもしくはシンク・セル１２５（すなわち、入力端子または出力端子のあるセル１２５）あるいはその組合せのプロパティを選択または変更することを含む。これらの選択は、図７に示されるように、ピン制約７６０を構成するプロパティを定める。

【0036】

ブロック８２０で、ブロック８１０で選択されたプロパティに一致するピン制約７６０を検索することは、そのピン制約７６０が、ライブラリにある共通的に配線可能なバイア・メッシュ仕様２５０と一致するかどうかを判定することを含む。ピン制約７６０の検索は、図７を参照して解説されたピン制約７６０の命名法（nomenclature）に基づいて、ブロック８１０で定義された仕様をマッチングすることに基づく。この同じ命名法はまた、やはり図７を参照して解説したように、ライブラリに記憶されている共通的に配線可能なバイア・メッシュ仕様２５０との一致があるかどうかの判定も可能にする。ブロック８２０で検索されたピン制約７６０に、対応する共通的に配線可能なバイア・メッシュ仕様２５０がない場合、セル１２５のピン端子は、冗長性およびバイア・メッシュ２００によってもたらされる対応する抵抗の低下を伴わずに最上層に接続される。ブロック８２０で検索されたピン制約７６０に、ライブラリ内に対応するバイア・メッシュ仕様２５０がある例示的実施形態を考える。この場合、解説されるように、ブロック８３０のタイミング分析が向上される。

【0037】

ブロック８３０で、タイミング分析を行うことは、従来の最適化プロセスとは異なり、バイア・メッシュ２００を考慮することを含む。この理由は、グローバル・ルートではなく、特定のバイア・メッシュ２００および対応する抵抗および静電容量（ＲＣ）エントリがタイミング分析で使用され得るからである。ブロック８４０で、一部の経路が負のスラック（negative slack）（すなわち、要件を満たさないタイミング）を有するかどうかの確認が行われる。有する場合、ブロック８５０で、さらなる最適化の反復が追加され得るかの確認が行われる。追加され得る場合、ブロック８１０で開始するプロセスが繰り返される。ブロック８４０の確認が、負のスラックを有する経路がない（すなわち、すべての経路がタイミング要件を満たす）ことを示すか、またはブロック８５０の確認に従ってさらなる最適化が可能でない場合、プロセスは終了する。

【0038】

本発明の１つまたは複数の実施形態によるバイア・メッシュ２００の生成および選択の手法は、従来の手法を上回るいくつかの利点を有する。図３～図５を参照して解説したように、生成では、検討されるバイア・メッシュ・オプションの実際の事前構築を必要とすることなく、配線可能性を検討する。その結果、所与のグループの中でセル１２５のライブラリから得られるバイア・メッシュ仕様２５０はいずれも、セル１２５の配置に関係なく配線可能であることが保証される。加えて、ピン制約７６０の変更は、割り当てられたピン制約７６０に従ってライブラリから特定のバイア・メッシュ仕様２５０を（利用可能な場合）選択することを容易にする。これは、バイア・メッシュ２００およびネット６００がすべての設計要件を満たすことを確実にする。さらに、ピン制約の最終的な割り当てをもたらす最適化プロセスは、バイア・メッシュ２００のタイミングを考慮に入れ、それにより、分析の追加的な粒度を提供する。

【0039】

図９は、本発明の例示的実施形態による、集積回路を作製する方法の処理フローである。図３、図７、および図８を参照して解説されたプロセスに部分的に基づいて物理的設計データが得られたら、図６を参照して概説される既知のプロセスに従って集積回路１２０を作製することができる。一般に、最終設計の複数のコピーを有するウェハが作製され、各ダイが集積回路１２０の１つのコピーとなるように切断される（すなわち、ダイシングされる）。ブロック９１０で、プロセスは、確定された物理レイアウトに基づいてリソグラフィ用のマスクを作製することを含む。ブロック９２０で、ウェハを作製することは、そのマスクを使用してフォトリソグラフィおよびエッチングを行うことを含む。ウェハがダイシングされたら、ブロック９３０で各ダイの検査および選別が行われて、欠陥ダイがあればそれを排除する。

【0040】

本発明の様々な実施形態は、関連する図面を参照して本明細書に説明される。本発明の範囲から逸脱することなく、本発明の代替の実施形態を考案することが可能である。様々な接続および位置関係（例えば、上、下、隣等）が、以下の説明および図面中の要素間で述べられる。そのような接続または位置関係あるいはその両方は、特に断らない限り、直接的なものでも間接的なものでもあり得、本発明はこれに関して制限的であることは意図されない。したがって、存在物の結合は、直接的な結合または間接的な結合のいずれをも指し得、存在物間の位置関係は、直接的または間接的な位置関係であり得る。さらに、本明細書に記載される様々なタスクおよびプロセス・ステップは、本明細書に詳細には説明されない追加的なステップまたは機能を有する、より統合的な手順またはプロセスに一体化され得る。

【0041】

本明細書に記載される方法の１つまたは複数は、それぞれ当技術分野でよく知られている以下の技術、すなわち、データ信号に対して論理機能を実施するための論理ゲートを有する離散論理回路、適当な組合せ論理ゲートを有する特定用途集積回路（ＡＳＩＣ）、プログラム可能ゲートアレイ（ＰＧＡ）、フィールド・プログラム可能ゲートアレイ（ＦＰＧＡ）等、のうちの任意のものまたは組合せを用いて実装され得る。

【0042】

簡潔のために、本発明の態様を作製し、使用することに関係する従来技術は、本明細書で詳細に説明されることもあるし、説明されないこともある。詳細には、本明細書に記載される様々な技術的特徴を実装するためのコンピューティング・システムおよび特定のコンピュータ・プログラムの様々な態様はよく知られている。したがって、簡潔のために、多くの従来の実装の詳細は、本明細書においては簡単にのみ言及するか、周知のシステムまたはプロセスあるいはその両方の詳細を提供することなく、完全に省略される。

【0043】

一部の実施形態では、様々な機能または動作は、所与の場所で、または１つまたは複数の装置もしくはシステムの動作との関係で、あるいはその両方で発生し得る。一部の実施形態では、所与の機能または動作の一部が、第１のデバイスまたは場所で行われ、機能または動作の残りが１つまたは複数の追加的なデバイスまたは場所で行われることができる。

【0044】

本明細書で使用される術語は、特定の実施形態を説明することのみを目的とし、制限的である意図はない。本明細書で使用される場合、単数形の「ａ」、「ａｎ」および「ｔｈｅ」は、文脈が明らかに他のように示さない限り、複数形も包含することが意図される。さらに、語「～を備える」または「～を備えている」あるいはその両方は、本明細書で使用される場合、述べられる特徴、整数、ステップ、動作、要素、または構成要素、あるいはそれらの組合せの存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素構成要素、またはそれらの群、あるいはそれらの組合せの存在または追加を排除しないことが理解されよう。

【0045】

下記の特許請求の範囲における、すべての手段またはステップに機能を加えた要素の、対応する構造、材料、動作、および相当物は、明確に特許請求される他の特許請求される要素との組合せで機能を行うための任意の構造、材料、または動作を包含することが意図される。本開示は、例示および説明の目的で提示されたものであり、網羅的であるまたは開示される形態に制限される意図はない。本開示の範囲から逸脱することなく、多くの変更および変形が当業者に明らかとなろう。実施形態は、本開示の原理および実際的な応用を最もよく説明し、当業者が、様々な実施形態に関して、企図される特定の用途に適する様々な変更と共に本開示を理解することを可能にするために選択および記載された。

【0046】

本明細書中に描かれた図は例示的なものである。本明細書に記載された図またはステップ（もしくは動作）には、本開示の範囲から逸脱することなく、多くの変形形態があり得る。例えば、動作は、異なる順序で行われ得、または動作が追加、削除、もしくは変更され得る。また、用語「結合される」は、２つの要素間の信号経路を有することを表し、間に介在する要素／接続がない、要素間の直接の接続は示唆しない。これらの変形形態はすべて本開示の一部とみなされる。

【0047】

以下の定義および省略語が、請求項および明細書の解釈のために使用されるものとする。本明細書において使用される場合、用語「～を備える（comprises、comprising）」、「～を含む（includes、including）」、「～を有する（has、having）」、または「～を含んでいる（containsまたはcontaining）」、またはそれらの変形は、非排他的な包含をカバーすることが意図される。例えば、要素の列挙を含む、配合、混合物、プロセス、方法、物品、または装置は、必ずしもそれらの要素だけに限定されず、明示的に列挙されない、またはそのような配合、混合物、プロセス、方法、物品、もしくは装置に本質的に伴う他の要素を含み得る。

【0048】

加えて、用語「例示的な」は、本明細書において、「例、実例、または例示の役割を果たす」を意味するように使用される。本明細書に「例示的」であるとして記載される実施形態や設計は、必ずしも他の実施形態や設計よりも好ましいまたは有利であると解釈されるべきでない。用語「少なくとも１つの」および「１つまたは複数の」は、１以上の任意の整数、すなわち、１、２、３、４等を含むものと理解される。用語「複数の」は、２以上の任意の整数、すなわち、２、３、４、５等を含むものと理解される。用語「接続」は、間接的な「接続」と直接的な「接続」の両方を含み得る。

【0049】

用語「約」、「実質的に」、「およそ」およびそれらの変形は、本出願の出願時において利用可能な機器に基づく、特定の数量の測定に伴う度合いの誤差を含むことが意図される。例えば、「約」は、所与の値の±８％、または５％、または２％の範囲を含み得る。

【0050】

本発明は、任意の可能な技術的詳細の統合レベルにおけるシステム、方法、またはコンピュータ・プログラム製品、あるいはその組合せであってよい。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実施させるためのコンピュータ可読プログラム命令を有している（１つまたは複数の）コンピュータ可読記憶媒体を含んでよい。

【0051】

コンピュータ可読記憶媒体は、命令実行デバイスによって使用するための命令を保持および記憶することが可能な有形のデバイスであり得る。コンピュータ可読記憶媒体は、例えば、これらに限定されないが、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁気記憶デバイス、半導体記憶デバイス、または上述の任意の好適な組合せであってよい。コンピュータ可読記憶媒体のより具体的な例の非網羅的リストには、携帯型コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、消去可能プログラム可能読出し専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、静的ランダム・アクセス・メモリ（ＳＲＡＭ）、携帯型コンパクト・ディスク読出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー・ディスク、パンチ・カードや、命令が記録されている溝内の隆起構造などの機械的に符号化されたデバイス、または上述の任意の好適な組合せが含まれる。本発明において使用されるコンピュータ可読記憶媒体は、電波または他の自由伝搬する電磁波、導波管もしくは他の伝送媒体を通って伝搬する電磁波（例えば、光ファイバ・ケーブルを通る光パルス）、または電線を通じて伝送される電気信号などの一過性の信号自体であると解釈されるべきではない。

【0052】

本明細書に記載されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、または、ネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワークまたはワイヤレス・ネットワーク、あるいはその組合せを介して、外部コンピュータもしくは外部記憶デバイスにダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを含んでよい。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェースが、ネットワークからコンピュータ可読プログラム命令を受け取り、そのコンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内部のコンピュータ可読記憶媒体内に記憶するために転送する。

【0053】

本発明の動作を実施するためのコンピュータ可読プログラム命令は、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋等のオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語などの手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれた、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路の構成データ、または、ソース・コードもしくはオブジェクト・コードのいずれかであってよい。コンピュータ可読プログラム命令は、スタンドアロンのソフトウェア・パッケージとして、全体がユーザのコンピュータ上で、一部がユーザのコンピュータ上で、一部がユーザのコンピュータ上で一部がリモート・コンピュータ上で、または全体がリモート・コンピュータもしくはサーバ上で実行されてよい。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意タイプのネットワークを通じてユーザのコンピュータに接続されてよく、または接続は外部コンピュータになされてもよい（例えばインターネット・サービス・プロバイダを使用してインターネットを通じて）。一部の実施形態では、例えば、プログラム可能論理回路、フィールド・プログラム可能ゲートアレイ（ＦＰＧＡ）、またはプログラム可能論理アレイ（ＰＬＡ）を含む電子回路が、本発明の態様を実施するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路を個別設定することによって、コンピュータ可読プログラム命令を実行してよい。

【0054】

本発明の態様は、本明細書において、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して記載される。フローチャート図またはブロック図あるいはその両方の各ブロック、ならびにフローチャート図またはブロックあるいはその組合せの中のブロックの組合せは、コンピュータ可読プログラム命令によって実施され得ることが理解されるであろう。

【0055】

それらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施するための手段を作り出すように機械を制作すべく、汎用コンピュータ、特殊目的コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されてよい。それらのコンピュータ可読プログラム命令は、命令が記憶されているコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作の態様を実施する命令を含む製造品を構成するように、コンピュータ、プログラム可能データ処理装置、または他のデバイス、あるいはその組合せに特定の様態で機能するように指示することができるコンピュータ可読記憶媒体に記憶されてもよい。

【0056】

コンピュータ可読プログラム命令は、コンピュータ、他のプログラム可能装置、または他のデバイスで実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施するように、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードされて、コンピュータ、他のプログラム可能装置、または他のデバイス上で一連の動作ステップを行わせて、コンピュータにより実施されるプロセスを発生させてもよい。

【0057】

図におけるフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能、および動作を説明している。これに関して、フローチャートまたはブロック図中の各ブロックは、モジュール、セグメント、または命令の一部を表し得、それは、指定される論理機能を実施するための１つまたは複数の実行可能命令を含む。一部の代替実装形態では、ブロックに記される機能は、図に記される順序から外れて行われてよい。例えば、連続して示される２つのブロックが、実際には実質的に同時に実行されてよく、またはそれらブロックは、時に、関与する機能に応じて逆の順序で実行されてもよい。また、ブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方の中のブロックの組合せは、指定される機能を行うか、または特殊目的ハードウェアとコンピュータ命令との組合せを動作させるもしくは実施する、特殊目的のハードウェア・ベース・システムによって実施され得ることが気づかれよう。

【0058】

本発明の様々な実施形態の説明は、説明の目的で提示されたものであり、網羅的である、または開示される実施形態に制限されることは意図されない。記載される実施形態の範囲から逸脱することなく、多くの変更および変形が当業者に明らかとなろう。本明細書で使用される用語は、実施形態の原理、実際的な応用、もしくは市場に見られる技術に対する技術的向上を最も良く説明するために、または当業者が本明細書に記載される実施形態を理解できるようにするために選択されたものである。

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【国際調査報告】