特表 2024-522694 バック型コンバーターにおけるゼロ電圧スイッチング

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-06-21

(54)【発明の名称】バック型コンバーターにおけるゼロ電圧スイッチング

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240614BHJP

【ＦＩ】

H02M3/155 S

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023577174

(86)(22)【出願日】2022-06-07

(85)【翻訳文提出日】2024-02-01

(86)【国際出願番号】 US2022032453

(87)【国際公開番号】W WO2022265881

(87)【国際公開日】2022-12-22

(31)【優先権主張番号】63/212,470

(32)【優先日】2021-06-18

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】501315784

【氏名又は名称】パワー・インテグレーションズ・インコーポレーテッド

(74)【代理人】

【識別番号】100125818

【弁理士】

【氏名又は名称】立原 聡

(72)【発明者】

【氏名】ノアム エズラ

(72)【発明者】

【氏名】アントニウス ヤコブス ヨハネス ウェルナー

(72)【発明者】

【氏名】デイビッド マイケル ヒュー マシューズ

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS05

5H730BB13

5H730BB57

5H730BB98

5H730DD04

5H730EE59

5H730FD01

5H730FG05

(57)【要約】

バック型コンバーターにおけるゼロ電圧スイッチングが、本明細書において開示されている。電流反転路が、還流ダイオードに並列に電気的に結合されている。電流反転路は、スイッチングサイクルのサブインターバル中にインダクタを逆励起するように構成され得る。
【選択図】図１Ｂ

【特許請求の範囲】

【請求項1】

インダクタに電気的に結合された、および、スイッチングサイクルの第１のサブインターバル中に前記インダクタを励起するように構成された、ハイ側スイッチと、
前記スイッチングサイクルの第２のサブインターバル中に前記インダクタを脱励起するように電気的に結合された還流ダイオードと、
前記還流ダイオードに並列に電気的に結合された、および、前記スイッチングサイクルの第３のサブインターバル中に前記インダクタを逆励起するように構成された、電流反転路と、
を備える、バック型コンバーター。

【請求項2】

前記バック型コンバーターが、高電圧バック型コンバーターである、
請求項１に記載のバック型コンバーター。

【請求項3】

前記ハイ側スイッチが、電界効果トランジスタ（ＦＥＴ）を備える、
請求項１に記載のバック型コンバーター。

【請求項4】

前記ＦＥＴが、ＮチャネルＦＥＴ（ＮＦＥＴ）である、
請求項３に記載のバック型コンバーター。

【請求項5】

前記ＦＥＴが、ボディダイオードを備える、
請求項４に記載のバック型コンバーター。

【請求項6】

前記バック型コンバーターが前記スイッチングサイクル中に不連続伝導モードにおいて動作するように、前記還流ダイオードが前記インダクタを脱励起するように更に結合されている、
請求項１に記載のバック型コンバーター。

【請求項7】

前記バック型コンバーターが前記スイッチングサイクル中に境界伝導モードにおいて動作するように、前記還流ダイオードが前記インダクタを脱励起するように更に結合されている、
請求項１に記載のバック型コンバーター。

【請求項8】

前記電流反転路が、前記スイッチングサイクル中に逆電流をシンクするように構成された、
請求項１に記載のバック型コンバーター。

【請求項9】

前記電流反転路が、シングルクワドラントスイッチとして動作するように構成された、
請求項１に記載のバック型コンバーター。

【請求項10】

前記電流反転路が、バイポーラ接合トランジスタ（ＢＪＴ）を備える、
請求項１に記載のバック型コンバーター。

【請求項11】

前記電流反転路が、窒化ガリウム（ＧａＮ）カスコードスイッチを備える、
請求項１に記載のバック型コンバーター。

【請求項12】

前記電流反転路が、電界効果トランジスタ（ＦＥＴ）を備える、
請求項１に記載のバック型コンバーター。

【請求項13】

前記ＦＥＴが、ＧａＮ ＦＥＴである、
請求項１２に記載のバック型コンバーター。

【請求項14】

前記ＦＥＴが、ＮチャネルＦＥＴ（ＮＦＥＴ）である、
請求項１２に記載のバック型コンバーター。

【請求項15】

前記ＮＦＥＴが、ボディダイオードを備える、
請求項１４に記載のバック型コンバーター。

【請求項16】

前記電流反転路が、前記ＦＥＴに電気的に直列結合されたダイオードを更に備える、
請求項１２に記載のバック型コンバーター。

【請求項17】

スイッチングサイクル中にバック型コンバーターを制御する方法であって、前記方法が、
ハイ側スイッチを使用することにより第１のサブインターバル中にインダクタを励起することと、
還流ダイオードを使用することにより第２のサブインターバル中に前記インダクタを脱励起することと、
前記還流ダイオードに並列に電気的に結合されたロー側回路経路を使用することにより第３のサブインターバル中に前記インダクタを逆励起することと、
を含む、方法。

【請求項18】

前記スイッチングサイクルが、定常状態スイッチングサイクルである、
請求項１７に記載の方法。

【請求項19】

前記還流ダイオードを使用することにより前記第２のサブインターバル中に前記インダクタを脱励起することが、不連続伝導モードにおいて前記バック型コンバーターを動作させることを含む、
請求項１７に記載の方法。

【請求項20】

前記還流ダイオードを使用することにより前記第２のサブインターバル中に前記インダクタを脱励起することが、境界伝導モードにおいて前記バック型コンバーターを動作させることを含む、
請求項１７に記載の方法。

【請求項21】

前記第２のサブインターバルが、前記第１のサブインターバルの後である、
請求項１７に記載の方法。

【請求項22】

前記第３のサブインターバルが、前記第２のサブインターバルの後である、
請求項１７に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[0001] 本出願は、参照により全体として本明細書に組み込まれる２０２１年６月１８日に出願された米国仮特許出願第６３／２１２，４７０号の利益を主張する。

【0002】

[0002] 本発明はバック型コンバーターにおけるゼロ電圧スイッチングに関し、特に、還流ダイオードを使用したバック型コンバーターにおけるゼロ電圧スイッチングに関する。

【背景技術】

【0003】

[0003] 例えば携帯電話、ラップトップなどの多くの電子デバイスは、電源から取得された直流電流（ＤＣ）の電力により給電される。従来の壁のコンセントは概して、消費者向け電子デバイスのための電源として使用されるために調節されたＤＣ電力に変換される必要がある高電圧の交流電流（ＡＣ）電力を伝送する。スイッチング式電源（ＳＭＰＳ）とも呼ばれるスイッチング式電力コンバーターが、高電圧ＡＣ電力（または高電圧入力ＤＣ電力）を調節出力ＤＣ電力に変換するために、それらの高効率さ、小さいサイズ、および軽量さを理由として一般的に使用される。

【0004】

[0004] 多くの電子デバイスは、複数の負荷を含み、動作するために１つより多いＤＣ電源を必要とする。例えば、オーディオ電子デバイスは、５ボルトで動作するシステムコンポーネントと、１２ボルトで動作するオーディオコンポーネントとを含み得る。これらの用途では、多出力電力コンバーターが、複数の負荷の各々に調節されたＤＣ電力を提供するために、入力電力を複数のＤＣ電力出力に変換する。

【0005】

[0005] １つの用途において、降圧コンバーター（ｓｔｅｐ－ｄｏｗｎ ｃｏｎｖｅｒｔｅｒ）としても知られるバック型コンバーターが、例えば１００ボルトより高い高電圧における入力電力をより低い電圧に変換するために使用され得る。これらの用途では、バック型コンバーターは幾つかのモード、すなわち、連続伝導モード（ＣＣＭ）、境界伝導モード（ＢＣＭ）、および／または不連続伝導モード（ＤＣＭ）のうちの１つにおいて動作し得る。

【発明の概要】

【0006】

[0006] バック型コンバーターにおけるゼロ電圧スイッチングの非限定的かつ非網羅的な実施形態が以下の図を参照しながら説明され、異なる図の中の同様の参照符号は別段の指定がない限り同様の部分を示す。

【図面の簡単な説明】

【0007】

【図1A】[0007] 図１Ａは、実施形態によるバック型コンバーターを含む電力コンバーターシステムを示す。

【図1B】[0008] 図１Ｂは、実施形態による電流反転路を含むバック型コンバーターを示す。

【図1C】[0009] 図１Ｃは、別の実施形態による電流反転路を含むバック型コンバーターを示す。

【図2】[0010] 図２は、本明細書における教示によるスイッチングサイクル中の波形を示す。

【図3A】[0011] 図３Ａは、実施形態によるスイッチングサイクルのサブインターバル中のインダクタ電流路を示す。

【図3B】[0012] 図３Ｂは、実施形態によるスイッチングサイクルのサブインターバル中のインダクタ電流路を示す。

【図3C】[0013] 図３Ｃは、実施形態によるスイッチングサイクルのサブインターバル中のインダクタ電流路を示す。

【図3D】[0014] 図３Ｄは、実施形態によるスイッチングサイクルのサブインターバル中のインダクタ電流路を示す。

【図3E】[0015] 図３Ｅは、実施形態によるスイッチングサイクルのサブインターバル中のインダクタ電流路を示す。

【図4】[0016] 図４は、実施形態によるスイッチングサイクル中のゼロ電圧スイッチングの概念的なフロー図を示す。

【図5】[0017] 図５は、実施形態によるスイッチングサイクル中の波形を比較する。

【発明を実施するための形態】

【0008】

[0018] 図面中の複数の図にわたり、対応する参照符号が対応するコンポーネントを示す。当業者は、図中の要素が簡潔かつ明確であるように描かれること、および、一定の縮尺で描かれているとは限らないことを理解する。例えば、図中の幾つかの要素の寸法は、本明細書における教示の様々な実施形態をより理解しやすくするために他の要素より誇張される場合がある。更に、市販に適した実施形態において有用なまたは必要な、一般的だが良く理解される要素は、多くの場合、バック型コンバーターにおけるゼロ電圧スイッチングのこれらの様々な実施形態の図が見づらくならないように図示されていない。

【0009】

[0019] 以下の説明では、バック型コンバーターにおけるゼロ電圧スイッチングの十分な理解を提供するために多くの具体的な詳細事項が記載される。しかし、本明細書における教示を実施するために特定の詳細事項が使用されるとは限らないことが当業者に明らかである。他の例において、本開示を不明瞭にしないために、よく知られた材料または方法は詳細には説明されていない。

【0010】

[0020] 本明細書中での、「一実施形態」、「実施形態」、「一例」、または「例」についての言及は、実施形態または例との関連で説明される特定の特徴、構造、または特性がバック型コンバーターにおけるゼロ電圧スイッチングの少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書中の様々な場所における「一実施形態において」、「実施形態において」、「一例」、または「例」といった表現の使用は、すべてが同じ実施形態または例に関連するとは限らない。更に、特定の特徴、構造、または特性は、１つまたは複数の実施形態または例において、任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされてもよい。特定の特徴、構造、または特性は、説明される機能を提供する集積回路、マイクロ制御装置、デジタル信号プロセッサ、電子回路、結合論理回路、または他の適切なコンポーネントに含まれ得る。加えて、本明細書とともに提供される図が当業者への説明を目的としていること、および図面が一定の縮尺で描かれているとは限らないことが理解される。

【0011】

[0021] 本出願の文脈では、トランジスタが「オフ状態」または「オフ」であるとき、トランジスタは電流を遮断する、および／または実質的に電流を流さない。逆に、トランジスタが「オン状態」または「オン」であるとき、トランジスタは実質的に電流を流すことができる。例示として、１つの実施形態では、高電圧トランジスタは、第１の端子であるドレインと第２の端子であるソースとの間において高電圧がサポートされるＮチャネル金属－酸化物－半導体（ＮＭＯＳ）電界効果トランジスタ（ＦＥＴ）を備える。幾つかの実施形態では、集積型制御装置回路は、負荷に提供されるエネルギーを調節するときに電力スイッチを駆動するために使用され得る。更に、当業者が理解し得るように、ＦＥＴは、金属－酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）として実現され得る。

【0012】

[0022] 更に、本開示の目的において、「グランド」または「グランド電位」は、基準電圧または基準電位を表し、この基準電圧または基準電位に対して、電子回路または集積回路（ＩＣ）の全ての他の電圧または電位が規定され、または測定される。

【0013】

[0023] 上述のように、降圧コンバーターとも呼ばれるバック型コンバーターは、高電圧における入力電力を低電圧における出力電力に変換するためのスイッチング式電力コンバーターである。定常状態において、バック型コンバーターは、デューティサイクルＤの機能により入力電圧を出力電圧に変換し得る。例えば、連続伝導モード（ＣＣＭ）においてバック型コンバーターは、デューティサイクルＤに入力電圧を乗じたものに比例して出力電圧を提供し得る。

【0014】

[0024] 出力電圧に対する入力電圧が小さいデューティサイクルを必要とする電力（例えば高電圧）用途では、バック型コンバーターの実用的な実現例は解決が難しくなる。

【0015】

[0025] 例えば、高入力電圧（例えば９０ボルトから２６５ボルトＡＣ（Ｖａｃ））または更に高い電圧におけるユニバーサルメインズ用途のためにバック型トポロジー（すなわちバック型コンバーター）を使用することは、スイッチング損失を増加させ得る。入力電圧が９０Ｖａｃより高いので、スイッチング損失が損失の重要な要素になり得、スイッチング損失がスイッチ伝導損より大きくなり得る。

【0016】

[0026] オン切り替え損失を含むスイッチング損失は、スイッチノード静電容量により少なくとも部分的に決定され得る。残念ながら、スイッチノード静電容量は、出力静電容量Ｃｏｓｓの比較的小さいスイッチ（例えば窒化ガリウム電界効果トランジスタ）を選択することによりわずかに改善され得るが、スイッチノード静電容量は無くされることはできない。例えば、例えばダイオード静電容量（例えば還流ダイオード静電容量）といった寄生容量の他の成分が残る。したがって、小さいデューティサイクルを必要とするバック型コンバーターにおける、および電力用途におけるオン切り替え損失を減らすための代替案が必要とされる。

【0017】

[0027] バック型コンバーターにおけるゼロ電圧スイッチングが本明細書において開示されている。電流反転路は還流ダイオードに並列に電気的に結合されている。電流反転路は、スイッチングサイクルのサブインターバル中にインダクタを逆励起（ｒｅｖｅｒｓｅ ｅｎｅｒｇｉｚｅ）するように構成され得る。この点について、サブインターバルは時間の一部でもあり得、スイッチングサイクルのサブインターバルは、スイッチングサイクルの一部と呼ばれ得る。

【0018】

[0028] 図１Ａは、実施形態によるバック型コンバーター１０１を含む電力コンバーターシステム１００を示す。電力コンバーターシステム１００は、電源１０３とバック型コンバーター１０１とを含む。スイッチング式電力コンバーター理論によると、バック型コンバーター１０１は、ＤＣ入力電圧（すなわち入力電圧Ｖ_ＩＮ）を、より低いＤＣ出力電圧（すなわち出力電圧Ｖ_ＯＵＴ）にダウンコンバートし得る。本明細書における教示によると、バック型コンバーター１０１は電流反転路１２５を含み、これが、コンバーター効率を高めるためにゼロ電圧スイッチング（ＺＶＳ）を実現し得る。

【0019】

[0029] 電源１０３は、交流電流（ＡＣ）電力（すなわちＡＣ電圧Ｖ_ＡＣおよびＡＣ電流Ｉ_ＡＣ）を入力電圧Ｖ_ＩＮに変換するブリッジ整流器４５を含む。ブリッジ整流器は、入力端子４１と入力端子４２との間のＡＣ電圧Ｖ_ＡＣを整流し得るダイオードＤ１～Ｄ４を含む。続いて、ブリッジ整流器４５は、整流されたＤＣ入力電圧Ｖ_ＩＮとして入力電圧Ｖ_ＩＮを提供し得る。

【0020】

[0030] １つの用途では、ＡＣ電圧Ｖ_ＡＣは、９０ＡＣボルトから２６５ＡＣボルト（９０～２６５Ｖａｃ）の間の、または更に高い、ＡＣ電圧Ｖ_ＡＣを使用したユニバーサルメインズ用途であり得る。電力コンバーターシステム１００はＡＣ電力（すなわちＡＣ電圧Ｖ_ＡＣおよびＡＣ電流Ｉ_ＡＣ）に由来する入力電圧Ｖ_ＩＮを示すが、他の用途も可能である。例えば、入力電圧Ｖ_ＩＮはＤＣ電源に由来し得る。

【0021】

[0031] 図１Ａおよび図１に示されているように、バック型コンバーター１０１は、ハイ側スイッチ１１０、入力コンデンサ１１２、還流ダイオード１１１、電流反転路１２５、インダクタ１１３、および出力コンデンサ１１４を含む。

【0022】

[0032] ハイ側スイッチ１１０は、集中（例えば総寄生）静電容量を含み得る、および／または、表し得るコンデンサ１３２を含む。例えば、コンデンサ１３２は、半導体デバイス理論に従ってドレイン対ソース静電容量Ｃｄｓとゲート対ドレイン静電容量Ｃｇｄとを含み得る出力静電容量Ｃｏｓｓを含み得る。上述のように、電力ＦＥＴ出力静電容量Ｃｏｓｓは、オン切り替え損失（すなわちスイッチング損失）に起因して効率を悪くし得る。

【0023】

[0033] 図１Ｂに関連して以下で説明されるように、制御装置１０２は、ハイ側スイッチ１１０と電流反転路１２５とに制御信号（例えばゲート信号Ｖ_ＧＨおよびＶ_ＧＺ）を提供し得る。本明細書における教示によると、ゲート信号Ｖ_ＧＨおよびＶ_ＧＺは、ゼロ電圧（ＺＶＳ）スイッチングに役立つように提供され得る。本明細書において説明されているＺＶＳスイッチングの方法は、オン切り替え損失を有益に減らし、効率を高め、および／またはスイッチング周波数を高める手法を提供し得る。

【0024】

[0034] 電流反転路１２５は、Ｎチャネル電界効果トランジスタ（ＮＦＥＴ）１２７に電気的に結合されたダイオード１２６を含む。ＮＦＥＴ１２７は、ゼロ電圧スイッチング（ＺＶＳ）金属－酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）とも呼ばれ得る。ＮＦＥＴ１２７は、ハイ側スイッチ１１０がゼロ電圧スイッチングを経ることを可能にするための更なる高電圧（ＨＶ）ＭＯＳＦＥＴであり得る。更に、インダクタ１１３における逆電流は、主バック型インダクタ電流のものに比べて比較的小さいものであり得るので、ＮＦＥＴ１２７は有益に、ハイ側スイッチ１１０より小さい（すなわち、より小さい面積を占有する）ものであり得る。

【0025】

[0035] 図１Ｂは、バック型コンバーター１０１を示す。実施形態による電流反転路１２５を含む。バック型コンバーター１０１は、動力源１０３から入力電力（すなわち入力電圧Ｖ_ＩＮ）を受信し得、負荷１０４に出力電力（すなわち出力電圧Ｖ_ＯＵＴ）を提供し得る。制御装置１０２は出力電圧Ｖ_ＯＵＴを受信し、出力電圧Ｖ_ＯＵＴが調節され得るようにバック型コンバーター１００のスイッチングを制御する。

【0026】

[0036] 上述のように、バック型コンバーター１０１は、ハイ側スイッチ１１０、入力コンデンサ１１２、還流ダイオード１１１、電流反転路１２５、インダクタ１１３、および出力コンデンサ１１４を含む。ハイ側スイッチ１１０はＮチャネル電界効果トランジスタ（ＮＦＥＴ）１１０として示されるが、他の構成も可能である。例えば、Ｐチャネル電界効果トランジスタもハイ側スイッチ１１０として使用され得る。

【0027】

[0037] 更に示されるように、電流反転路１２５は、Ｎチャネル電界効果トランジスタ（ＮＦＥＴ）１２７に電気的に直列結合されたダイオード１２６を含む。更に、ハイ側スイッチ１１０は、スイッチノード電圧Ｖ_ＳＷを提供するために還流ダイオード１１１に電気的に結合されている。更に、示されているように、インダクタ１１３が、ハイ側スイッチ１１０と出力コンデンサ１１４との間に電気的に結合されており、電流反転路１２５が、還流ダイオード１１１に並列に電気的に結合されている。

【0028】

[0038] スイッチング式電力コンバーター理論によると、制御装置１０２は、ゲート信号Ｖ_ＧＨに応じて、およびスイッチングサイクルに従って、オンに切り替わるように、およびオフに切り替わるようにハイ側スイッチ１１０を制御し得る。上述のように、デューティサイクルＤは入力電圧Ｖ_ＩＮと出力電圧Ｖ_ＯＵＴとの間の関連性に少なくとも部分的に依存し得、電力用途では、ハイ側スイッチ１１０をスイッチングすることに関連したスイッチング損失は、デューティサイクルＤが小さくなるほど支配的になり得る。

【0029】

[0039] 例えば、波形５１は、バック型コンバーター１０１が不連続伝導モード（ＤＣＭ）において動作するときの、小デューティサイクルＤに対するインダクタ電流ＩＬを示す。本明細書における教示によると、電流反転路１２５は、インダクタ１１３から電流をシンクする（すなわち電流を受信する）ために使用され得る。この手法により、インダクタ１１３が逆励起され得、ゼロ電圧スイッチング（ＺＶＳ）を可能にする。

【0030】

[0040] 更に、ダイオード１２６とＮＦＥＴ１２７との直列接続のおかげで、電流反転路１２５は、シングルクワドラントスイッチとして動作し得る。したがって、電流が１つの方向（すなわち電流シンキング）に伝導する（流れる）。ＮＦＥＴ１２７がボディダイオードを備えるとき、直列結合が、逆電流がＮＦＥＴ１２７のボディダイオードを通って流れることを更に防ぐ。

【0031】

[0041] 更に、制御装置１０２は、インダクタ１１３を逆励起するためにスイッチングサイクル中にＮＦＥＴ１２７にパルス状ゲート信号Ｖ_ＧＺを提供し得る。例えば、波形５２は、バック型コンバーター１０１がＤＣＭにおいて動作している間のゲート信号Ｖ_ＧＺを示す。

【0032】

[0042] 還流ダイオード１１１に並列に電気的に結合された電流反転路１２５を含むことは、コストを有益に下げてパフォーマンスを高め得る。例えば、電流反転路１２５は、還流ダイオード１１１のもとに比べてより少ない電流をシンクするように設計され得る。したがって、ＮＦＥＴ１２７は、ハイ側スイッチ１１０のものおよび還流ダイオード１１１のものに比べてより小さい面積をもつように選択され得る。

【0033】

[0043] 図１Ｂの実施形態は、ＮＦＥＴ１２７のドレインに電気的に直列結合されたダイオード１２６を備えるものとして電流反転路１２５を示すが、他の構成も可能である。例えば、電流反転路１２５は、シングルクワドラントスイッチとして動作するバイポーラ接合トランジスタ（ＢＪＴ）（すなわちＮＰＮ ＢＪＴ）を使用して実現されてもよい。代替的に、および追加的に、電流反転路１２５は、窒化ガリウムＧａＮトランジスタ（例えばＧａＮ ＦＥＴ）および／またはＧａＮカスコードスイッチを使用し得る。例えば、電流反転路１２５は、急速回復ＧａＮカスコードスイッチを備え得る。当業者が理解し得るように、ＧａＮカスコードスイッチは、エンハンスメント型ＦＥＴ（例えばエンハンスメント型ＮＦＥＴ）にカスコード状に接続されたデプレッション型ＧａＮ ＦＥＴを備え得る。

【0034】

[0044] 図１Ｃは、別の実施形態による電流反転路１２５を含むバック型コンバーター１０１を示す。ＮＦＥＴ１３０のソースとドレインとにまたがって並列に電気的に結合されたボディダイオード１３１とコンデンサ１３２とを含むＮＦＥＴ１３０としてハイ側スイッチ１１０がモデル化されることを除いて、図１Ｃの実施形態は図１Ｂのものに類似している。ダイオード１２６はＮＦＥＴ１２７における逆伝導を有益に軽減し得る。例えば、ＮＦＥＴ１２７がボディダイオードまたは高速内部ダイオードを備える場合、ダイオード１２６は、電流反転路１２５がシングルクワドラントスイッチとして動作することを確実なものとする。代替的に、および追加的に、ＮＦＥＴ１２７が、逆伝導を支持し得る（すなわちボディダイオード電流を支持し得る）ボディダイオードを備える場合、ダイオード１２６が除外され、および／または任意選択的となり得る。

【0035】

[0045] 図示されているように、ＮＦＥＴ１３０（ハイ側スイッチ１１０）のソースは、還流ダイオード１１１のカソードとインダクタ１１３とに電気的に結合されている。

【0036】

[0046] 図２は、本明細書における教示による、持続期間ＴＳのスイッチングサイクル中の波形２０１～２０４を示す。波形２０１～２０４は、それぞれ、ゲート信号Ｖ_ＧＨ、ゲート信号Ｖ_ＧＺ、スイッチノード電圧Ｖ_ＳＷ、およびインダクタ電流ＩＬに対応し得る。

【0037】

[0047] スイッチングサイクルはゲート信号Ｖ_ＧＨがハイに振られる時点ｔ０から始まる。続いて、ハイ側スイッチがオンに切り替わることにより、増加する（傾斜した）インダクタ電流ＩＬを伴ってインダクタ１１３が励起（ｅｎｅｒｇｉｚｅ）される。時点ｔ０から時点ｔ１までのサブインターバル（すなわちスイッチングサイクルのサブインターバル）中にゲート信号Ｖ_ＧＨが値Ｖ１をもつハイに振られ、ハイ側スイッチ１１０がオンに切り替えられて、スイッチノード電圧Ｖ_ＳＷを提供し、インダクタ１１３を励起する。インダクタ１１３が励起されている間、インダクタ電流ＩＬが０からピーク値Ｉ１まで増加し、スイッチノード電圧Ｖ_ＳＷは、Ｖ３におおむね等しくあり得る。１つの実施形態では、Ｖ３は、入力電圧Ｖ_ＩＮと実質的に等しい値であり得る。

【0038】

[0048] 時点ｔ１において、ゲート信号Ｖ_ＧＨがローにスイッチングされる。時点ｔ１から時点ｔ２までのサブインターバル中、インダクタ電流ＩＬが還流ダイオード１１１を介して提供されながら、インダクタ１１３は脱励起される（ｄｅ－ｅｎｅｒｇｉｚｅｄ）。図示されているように、時点ｔ１から時点ｔ２までのサブインターバル中、スイッチノード電圧Ｖ_ＳＷがゼロよりわずかに低い、および／または実質的にゼロに等しいものであり得るように、還流ダイオード１１１が順バイアスされる。

【0039】

[0049] 時点ｔ２において、ハイ側スイッチ１１０がオフに切り替えられている間に、還流ダイオード１１１が逆バイアスされた状態になるように、インダクタ１１３が実質的に脱励起され得る。この手法によりスイッチング式コンバーター１０１が不連続伝導モード（ＤＣＭ）に入り、時点ｔ２から時点ｔ３までのサブインターバル中にスイッチノード電圧Ｖ_ＳＷが振動（リンギング）状態になる。

【0040】

[0050] 時点ｔ３において、ゲート信号Ｖ_ＧＺがハイに振られ（すなわち値Ｖ２に遷移し）、ＮＦＥＴ１２７がオンに切り替わる。本明細書における教示によると、時点ｔ３から時点ｔ４までのサブインターバル中、電流反転路１２５は電流をシンクし得る。続いて、インダクタ電流ＩＬが逆（すなわち負の）方向に増加するように、インダクタ１１３が逆励起される。

【0041】

[0051] 時点ｔ４において、ゲート信号Ｖ_ＧＺがローに振られ、ＮＦＥＴ１２７がオフに切り替わる。更に、本明細書における教示によると、時点ｔ４から時点ｔ５までのサブインターバル中、インダクタ１１３に蓄積されたエネルギーは、時点ｔ５においてハイ側スイッチ１１０がオンに切り替えられる前にスイッチノード電圧Ｖ_ＳＷが上昇することを可能にし得る。実際、ゲート信号Ｖ_ＧＨがハイに振られる前に波形２０３のスイッチノード電圧Ｖ_ＳＷは上昇する。この手法により、ハイ側スイッチ１１０をオンに切り替える前に、ハイ側スイッチ１１０にかかる電圧（例えばハイ側スイッチ１１０にまたがるドレイン対ソース電圧）が大幅に下げられ得る。

【0042】

[0052] 図３Ａは、実施形態による、時点ｔ０から時点ｔ１までのサブインターバル中のインダクタ電流路３０１を示す。波形２０１～２０４を参照すると、時点ｔ０から時点ｔ１までのサブインターバル中、ハイ側スイッチ１１０がオンに切り替えられる。したがって、インダクタ電流路３０１ハイ側スイッチ１１０を含み、スイッチノード電圧Ｖ_ＳＷは、入力電圧にＶ_ＩＮからハイ側スイッチ１１０を通した任意の電圧降下を差し引いたものに等しいものであり得る。時点ｔ０から時点ｔ１までのサブインターバル中、インダクタ１１３が励起される。

【0043】

[0053] 図３Ｂは、実施形態による、時点ｔ１から時点ｔ２までのサブインターバル中のインダクタ電流路３０２を示す。波形２０１～２０４を参照すると、時点ｔ１から時点ｔ２までのサブインターバル中、ハイ側スイッチ１１０がオフに切り替えられ、インダクタ電流路３０２は順バイアスされた還流ダイオード１１１を含む。時点ｔ１から時点ｔ２までのサブインターバル中、インダクタ１１３が脱励起される間、インダクタ電流ＩＬはゼロ（０）に向かって減少する。

【0044】

[0054] 図３Ｃは、実施形態による、時点ｔ２から時点ｔ３までのサブインターバル中のインダクタ電流路３０３を示す。波形２０１～２０４を参照すると、電流路３０３は、スイッチノード電圧Ｖ_ＳＷおよびインダクタ電流ＩＬのリンギングに関連した交流（ＡＣ）電流路３０３であり得る。時点ｔ２において、還流ダイオード１１１が逆バイアスされ、ハイ側スイッチ１１０がオフである。インダクタ電流ＩＬおよびスイッチノード電圧Ｖ_ＳＷは、インダクタ１１３のインダクタンスと組み合わされたスイッチノードに存在する寄生容量の関数として振動（リンギング）し得る。

【0045】

[0055] 図３Ｄは、実施形態による、時点ｔ３から時点ｔ４までのサブインターバル中のインダクタ電流路３０４を示す。時点ｔ３において、ＮＦＥＴ１２７がオンに切り替えられる。波形２０１～２０４を参照すると、時点ｔ３から時点ｔ４までのサブインターバル中、電流反転路１２５は、電流路３０４に沿って電流をシンクし得る（すなわち、逆電流をシンクし得る）。時点ｔ３から時点ｔ４までのサブインターバル中、インダクタ電流ＩＬが逆（すなわち負の）方向に増加するように、インダクタ１１３が逆励起される。

【0046】

[0056] 図３Ｅは、実施形態による、時点ｔ４から時点ｔ５までのサブインターバル中のインダクタ電流路３０５を示す。時点ｔ４において、ゲート信号Ｖ_ＧＺがローに振られ、ＮＦＥＴ１２７がオフに切り替わる。波形２０１～２０４を参照すると、時点ｔ４から時点ｔ５までのサブインターバル中、インダクタ１１３に蓄積されたエネルギーは、インダクタ電流ＩＬがハイ側スイッチ１１０に流れることを可能にする。ハイ側スイッチ１１０がオフに切り替えられるが、スイッチノード電圧Ｖ_ＳＷが上昇するように、インダクタ電流ＩＬがスイッチノードにおける寄生容量を充電し得る。代替的に、および追加的に、インダクタ電流ＩＬがボディダイオード１３１を順バイアスし得、スイッチノード電圧Ｖ_ＳＷが入力電圧Ｖ_ＩＮをわずかに上回るように上昇することを可能にする。

【0047】

[0057] したがって、本明細書における教示によると、時点ｔ５においてハイ側スイッチ１１０がオンに切り替えられる前に、スイッチノード電圧Ｖ_ＳＷが上昇し得、ゼロ電圧スイッチング（ＺＶＳ）に役立つ。

【0048】

[0058] 図４は、実施形態による、スイッチングサイクル中のゼロ電圧スイッチングの概念的なフロー図４００を示す。ステップ４０２は、図２の時点ｔ０から時点ｔ１までのサブインターバル中にインダクタ１１３を励起することに対応し得る。時点ｔ０から時点ｔ１までのサブインターバルは、第１のサブインターバルとも呼ばれ得る。代替的に、および追加的に、時点ｔ０から時点ｔ１までのサブインターバルは、励起サブインターバルとも呼ばれ得る。

【0049】

[0059] ステップ４０４は、時点ｔ１から時点ｔ２までのサブインターバル中にインダクタ１１３を脱励起することに対応し得、時点ｔ１から時点ｔ２までのサブインターバルは、第２のサブインターバルと呼ばれ得る。代替的に、および追加的に、時点ｔ１から時点ｔ２までのサブインターバルは、脱励起サブインターバルとも呼ばれ得る。

【0050】

[0060] ステップ４０６は、時点ｔ３から時点ｔ４までのサブインターバル中にロー側回路経路（すなわち電流反転路１２５）を使用してインダクタ１１３を逆励起することに対応し得る。ロー側電流路（すなわち電流反転路１２５）は還流ダイオード１１１に並列に電気的に結合されている。時点ｔ３から時点ｔ４までのサブインターバルは、第３のサブインターバルと呼ばれ得る。代替的に、および追加的に、時点ｔ３から時点ｔ４までのサブインターバルは、逆励起サブインターバルとも呼ばれ得る。

【0051】

[0061] 図５は、実施形態によるスイッチングサイクルＴＳ中の波形５０１～５０５を比較する。波形５０１～５０３は、それぞれ、インダクタ電流ＩＬ、ゲート信号Ｖ_ＧＨ、およびゲート信号Ｖ_ＧＺに対応し得る。図示されているように、ゲート信号Ｖ_ＧＺ（波形５０３）は、サブインターバルＴ１中にハイに遷移し得、ゲート信号Ｖ_ＧＨ（波形５０２）の遷移前にサブインターバルＴ２中にローに遷移し得る。

【0052】

[0062] 当業者が理解し得るように、波形５０１～５０５は時間の関数としてプロットされており、タイミングスケールは、コンポーネント値（例えばインダクタ１１３のインダクタンス）に少なくとも部分的に依存し得、および／または、設定（例えば入力電圧Ｖ_ＩＮ）に依存し得る。例えば、図５に示されているように、スイッチングサイクルＴＳは約１０マイクロ秒（１０ｕｓ）であり得、インダクタ電流ＩＬのピーク値は１アンペアより大きくなり得る（例えば１．２アンペア）。更に、サブインターバルＴ１は約０．５マイクロ秒（０．５ｕｓ）であり得、サブインターバルＴ２は１マイクロ秒の約４分の１（０．２５ｕｓ）であり得る。

【0053】

[0063] 波形５０４は、サブインターバルＴ１中にゲート信号Ｖ_ＧＺ（波形５０３）がハイに遷移するときのスイッチノード電圧Ｖ_ＳＷに対応し得るのに対し、波形５０５は、スイッチングサイクルＴＳ（すなわちサブインターバルＴ１中）中にゲート信号Ｖ_ＧＺが無効化される（すなわちローに留まる）ときのスイッチノード電圧Ｖ_ＳＷに対応し得る。波形５０４と５０５との比較は、サブインターバルＴ１中に電流反転路１２５が電流をシンクすることを可能にするためにゲート信号Ｖ_ＧＺを使用することにより、スイッチノード電圧Ｖ_ＳＷ（波形５０４）がゼロ電圧スイッチングを有益に受け得ることを示す。

【0054】

結論
[0064] 要約で説明される事項を含む本開示の示される例の上述の説明は、網羅的であることを意図したものではなく、開示される形態そのものに制限されることを意図したものでもない。バック型コンバーターにおけるゼロ電圧スイッチングの特定の実施形態および例は本明細書において例示を目的として説明され、本開示のより広い趣旨および範囲から逸脱せずに様々な同等な変更が可能である。実際、具体的で例示的な電圧、電流、周波数、出力範囲値、時間などが説明のために提示されること、および、本明細書の教示に従って他の実施形態および例において他の値が使用されてもよいことが理解される。

【0055】

[0065] 上述の説明は、一緒に「接続された」、「電気的に接続された」、および／または「結合された」ものとして要素または特徴を参照し得る。本明細書において使用されるとき、別様に明示的に記載されない限り、「接続された」は、１つの要素／特徴が別の要素／特徴に直接的に、または間接的に接続されていること、および、機械的に接続されているとは限らないことを意味する。同様に、別様に明示的に記載されない限り、「結合された」は、１つの要素／特徴が別の要素／特徴に直接的に、または間接的に結合されていること、および、機械的に接続されているとは限らないことを意味する。したがって、図に示されている様々な概要図が要素およびコンポーネントの例示的な構成を示すが、（示されている回路の機能が悪影響を受けていないと仮定して）実際の実施形態に更なる介在する要素、デバイス、特徴、またはコンポーネントが存在してもよい。

【0056】

[0066] 更に、例えば他にもあるが「～し得る」、「～できる」、「～してもよい」、「～であってもよい」、「例えば」、「例として」、「など」などといった本明細書において使用される条件の表現は、そうではないことが明示的に記載されていない限り、または、使用されている文脈において別様に理解されない限り、概して、特定の実施形態が特定の特徴、要素、および／または状態を含むのに対して、他の実施形態が特定の特徴、要素、および／または状態を含まないことを伝えることを意図したものである。したがって、このような条件の表現は、概して、特徴、要素、および／または状態が１つまたは複数の実施形態に何らかの手法により必要とされること、および、これらの特徴、要素、および／または状態が任意の特定の実施形態に含まれるか、または任意の特定の実施形態において実施されるか否かを判断するための論理を１つまたは複数の実施形態が必然的に含むことを示唆することを意図したものではない。

【0057】

[0067] 特定の実施形態が説明されてきたが、これらの実施形態は例示として提示されているだけであり、本開示の範囲を限定することを意図したものではない。実際、本明細書において説明されている新規な装置、方法、およびシステムは種々の他の形態により具現化されてもよく、更に、本明細書において説明されている方法およびシステムの形態における様々な省略、置換、および変更が本開示の趣旨から逸脱せずに行われてもよい。例えば、開示されている実施形態は所与の構成により示されているが、代替的な実施形態が異なるコンポーネントおよび／または回路トポロジーを使用して同様の機能を実施してもよく、幾つかの要素が削除され、動かされ、追加され、再分割され、組み合わされ、および／または変更されてもよい。これらの要素の各々は様々な異なる手法により実現されてもよい。上述の様々な実施形態の要素および動作の任意の適切な組み合わせが、更なる実施形態を提供するように組み合わされてもよい。したがって、本発明の範囲は添付の特許請求の範囲を参照することによってのみ定められる。

【0058】

[0068] 本出願において提示される請求項はＵＳＰＴＯにおける出願のために１つに従属する形式であるが、任意の請求項が、それが明らかに技術的に実現可能ではない場合を除いて、同じ種類の先行する請求項のいずれか一項に従属してもよいことが理解される。

【0059】

[0069] 本発明は請求項において規定されているが、本発明が代替的に以下の例により規定され得ることが理解されなければならない。

【0060】

[0070] 例１：ハイ側スイッチと還流ダイオードと電流反転路とを備える、バック型コンバーター。ハイ側スイッチは、インダクタに電気的に結合されており、および、スイッチングサイクルの第１のサブインターバル中にインダクタを励起するように構成されている。還流ダイオードは、スイッチングサイクルの第２のサブインターバル中にインダクタを脱励起するように電気的に結合されている。電流反転路は、還流ダイオードに並列に電気的に結合されており、および、スイッチングサイクルの第３のサブインターバル中にインダクタを逆励起するように構成されている。

【0061】

[0071] 例２：バック型コンバーターが、高電圧バック型コンバーターである、例１に記載のバック型コンバーター。

【0062】

[0072] 例３：ハイ側スイッチが、電界効果トランジスタ（ＦＥＴ）を備える、前述の例のいずれか１つに記載のバック型コンバーター。

【0063】

[0073] 例４：ＦＥＴが、ＮチャネルＦＥＴ（ＮＦＥＴ）である、前述の例のいずれか１つに記載のバック型コンバーター。

【0064】

[0074] 例５：ＦＥＴが、ボディダイオードを備える、前述の例のいずれか１つに記載のバック型コンバーター。

【0065】

[0075] 例６：バック型コンバーターがスイッチングサイクル中に不連続伝導モードにおいて動作するように、還流ダイオードが、インダクタを脱励起するように更に結合されている、前述の例のいずれか１つに記載のバック型コンバーター。

【0066】

[0076] 例７：バック型コンバーターがスイッチングサイクル中に境界伝導モードにおいて動作するように、還流ダイオードが、インダクタを脱励起するように更に結合されている、前述の例のいずれか１つに記載のバック型コンバーター。

【0067】

[0077] 例８：電流反転路が、スイッチングサイクル中に逆電流をシンクするように構成された、前述の例のいずれか１つに記載のバック型コンバーター。

【0068】

[0078] 例９：電流反転路が、シングルクワドラントスイッチとして動作するように構成された、前述の例のいずれか１つに記載のバック型コンバーター。

【0069】

[0079] 例１０：電流反転路が、バイポーラ接合トランジスタ（ＢＪＴ）を備える、前述の例のいずれか１つに記載のバック型コンバーター。

【0070】

[0080] 例１１：電流反転路が、窒化ガリウム（ＧａＮ）カスコードスイッチを備える、前述の例のいずれか１つに記載のバック型コンバーター。

【0071】

[0081] 例１２：電流反転路が、電界効果トランジスタ（ＦＥＴ）を備える、前述の例のいずれか１つに記載のバック型コンバーター。

【0072】

[0082] 例１３：ＦＥＴが、ＧａＮ ＦＥＴである、前述の例のいずれか１つに記載のバック型コンバーター。

【0073】

[0083] 例１４：ＦＥＴが、ＮチャネルＦＥＴ（ＮＦＥＴ）である、前述の例のいずれか１つに記載のバック型コンバーター。

【0074】

[0084] 例１５：ＮＦＥＴが、ボディダイオードを備える、前述の例のいずれか１つに記載のバック型コンバーター。

【0075】

[0085] 例１６：電流反転路が、ＦＥＴに電気的に直列結合されたダイオードを更に備える、前述の例のいずれか１つに記載のバック型コンバーター。

【0076】

[0086] 例１７：ハイ側スイッチを使用することにより第１のサブインターバル中にインダクタを励起することと、還流ダイオードを使用することにより第２のサブインターバル中にインダクタを脱励起することと、還流ダイオードに並列に電気的に結合されたロー側回路経路を使用することにより第３のサブインターバル中にインダクタを逆励起することとを含む、スイッチングサイクル中にバック型コンバーターを制御する方法。

【0077】

[0087] 例１８：スイッチングサイクルが、定常状態スイッチングサイクルである、例１７に記載の方法。

【0078】

[0088] 例１９：還流ダイオードを使用することにより第２のサブインターバル中にインダクタを脱励起することが、不連続伝導モードにおいてバック型コンバーターを動作させることを含む、前述の例のいずれか１つに記載の方法。

【0079】

[0089] 例２０：還流ダイオードを使用することにより第２のサブインターバル中にインダクタを脱励起することが、境界伝導モードにおいてバック型コンバーターを動作させることを含む、前述の例のいずれか１つに記載の方法。

【0080】

[0090] 例２１：第２のサブインターバルが、第１のサブインターバルの後である、前述の例のいずれか１つに記載の方法。

【0081】

[0091] 例２２：第３のサブインターバルが、第２のサブインターバルの後である、前述の例のいずれか１つに記載の方法。

【図1A】

【図1B】

【図1C】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図4】

【図5】

【国際調査報告】