(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-06-25
(54)【発明の名称】自動レベル制御付きラジオ波生成器
(51)【国際特許分類】
H03G 3/30 20060101AFI20240618BHJP
H03G 3/20 20060101ALI20240618BHJP
【ＦＩ】
H03G3/30 B
H03G3/20 A
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2023571541
(86)(22)【出願日】2022-04-17
(85)【翻訳文提出日】2024-01-11
(86)【国際出願番号】 US2022025150
(87)【国際公開番号】W WO2022260757
(87)【国際公開日】2022-12-15
(31)【優先権主張番号】17/343,548
(32)【優先日】2021-06-09
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】523433169
【氏名又は名称】エックスピー パワー リミテッド
【氏名又は名称原語表記】ＸＰ Ｐｏｗｅｒ Ｌｉｍｉｔｅｄ
【住所又は居所原語表記】１９ Ｔａｉ Ｓｅｎｇ Ａｖｅｎｕｅ， ＃０７－０１， Ｓｉｎｇａｐｏｒｅ ５３４０５４ Ｓｉｎｇａｐｏｒｅ
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】エイジ モリ
(72)【発明者】
【氏名】イービン マー
(72)【発明者】
【氏名】シャオファ ジア
【テーマコード（参考）】
5J100
【Ｆターム（参考）】
5J100JA01
5J100LA01
5J100LA11
5J100QA01
5J100SA01
(57)【要約】
ラジオ波（ＲＦ）生成器は、自動レベル制御（ＡＬＣ）回路を組み込んでおり、ＲＦ信号の出力レベルを制御する。ＡＬＣ回路は、同期ＡＤＣサンプリングと、パルスサンプルインデックス付けと、ゲート蓄積とを実装しており、特にパルス変調ＲＦ信号のための高速ＡＬＣループ制御を可能にしている。他の実施形態において、ＡＬＣ回路は、マルチレベルＲＦ信号のためのマルチレベル制御を実装している。このようにして、ＲＦ生成器は、ＡＬＣ回路を使用して、任意のパルス形状または出力レベルを有するＲＦ信号のための一定の電力レベルを有するＲＦ信号を生成する。他の実施形態において、インピーダンス整合ネットワーク内のクロック生成回路は、負荷インピーダンスが抵抗性である場合のみ、またはＲＦ信号のクロック信号がある所与の位相条件を有する場合に、スレーブクロックをＲＦ信号のクロック信号に同期させる。
【選択図】図２
【選択図】図２
【特許請求の範囲】
【請求項1】
ラジオ波生成器であって、ラジオ波（ＲＦ）回路であって、第１のクロックに由来する第１の周波数のＲＦ信号を提供するＲＦ源と、前記ＲＦ信号が出力端子に提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有するパルスラジオ波（ＲＦ）信号を生成する信号変調器と、を備える前記ラジオ波（ＲＦ）回路と、
前記出力端子において前記パルスＲＦ信号をサンプリングし、前記ラジオ波回路において前記ＲＦ信号を変調するための制御信号を生成するように構成されている自動レベル制御回路と、
を備え、
前記自動レベル制御回路は、
サンプリング周波数で前記出力端子においてそれぞれの順方向ＲＦ信号および反射ＲＦ信号をサンプリングし、前記それぞれの順方向ＲＦ信号および反射ＲＦ信号デジタルサンプルを生成するように構成されている第１のアナログ－デジタルコンバータおよび第２のアナログ－デジタルコンバータであって、前記サンプリング周波数は、前記第１のクロックに同期したサンプリングクロックに由来しており、前記ＲＦ信号の前記第１の周波数よりも低い、前記第１のアナログ－デジタルコンバータおよび前記第２のアナログ－デジタルコンバータと、
前記順方向ＲＦ信号および前記反射ＲＦ信号のそれぞれのデジタルサンプルを受け取り、前記デジタルサンプルを識別するサンプルインデックスに基づいてデジタルサンプルを選択するように構成されているゲート蓄積回路と、
選択された前記デジタルサンプルを処理して測定信号レベル値を生成するように構成されているデジタル信号プロセッサと、
前記測定信号レベル値を基準信号レベルと比較して、その差を示すエラー信号を生成するエラープロセッサと、
前記エラー信号およびパルス変調信号に応答して前記制御信号を生成する変調制御装置であって、前記パルス変調信号は前記パルスＲＦ信号の前記オン期間および前記オフ期間を示しており、前記ＲＦ信号を変調して前記パルスＲＦ信号を生成し、前記オン期間中に前記パルスＲＦ信号の信号レベルを制御するために、前記制御信号は前記ラジオ波回路の前記変調器に接続されている、前記変調制御装置と、
を備える、ラジオ波生成器。
【請求項2】
前記サンプルインデックスは、前記サンプリング周波数に関連しており、所定の変換内でサンプリングされた第１の数のデータ点として前記デジタルサンプルを識別する、請求項１に記載のラジオ波生成器。
【請求項3】
前記ゲート蓄積回路は、前記サンプルインデックスに基づいて、前記パルスＲＦ信号の前記オン期間中に、前記順方向ＲＦ信号および前記反射ＲＦ信号の前記デジタルサンプルを選択する、請求項２に記載のラジオ波生成器。
【請求項4】
前記サンプルインデックスは、所定の変換内でサンプリングされた４つのデータポイントとして前記デジタルサンプルを識別する、請求項２に記載のラジオ波生成器。
【請求項5】
前記ラジオ波回路の前記信号変調器を制御するために、前記制御信号をアナログ信号へ変換するとともに、前記アナログ信号を接続するように構成されているデジタル－アナログコンバータをさらに備える、請求項１に記載のラジオ波生成器。
【請求項6】
前記デジタル信号プロセッサは、選択された前記デジタルサンプルを処理し、前記順方向ＲＦ信号に関連する第１のパラメータ値および前記反射ＲＦ信号に関連する第２のパラメータ値を生成するように構成されているデジタルフィルタであって、前記第１のパラメータ値および前記第２のパラメータ値のそれぞれは、選択された前記デジタルサンプルによって測定された前記順方向ＲＦ信号または前記反射ＲＦ信号それぞれのレベル値および位相値を示す、前記デジタルフィルタと、
前記測定信号レベル値を生成するために、前記第１のパラメータ値および前記第２のパラメータ値を処理するように構成されているインピーダンスおよびレベルプロセッサと、を備える請求項１に記載のラジオ波生成器。
【請求項7】
推定信号レベル値を生成し、前記ＲＦ信号のデジタルサンプルが前記ゲート蓄積回路によって選択されない前記オフ期間中に前記推定信号レベル値を前記エラープロセッサに提供するように構成されている模擬減衰プロセッサであって、前記推定信号レベル値は前記測定信号レベルとして前記エラープロセッサに提供される、前記模擬減衰プロセッサをさらに備え、前記模擬減衰プロセッサは、前記エラー信号および前記ラジオ波回路のパラメータに基づいて前記推定信号レベル値を生成する、請求項１に記載のラジオ波生成器。
【請求項8】
前記パルスＲＦ信号は、第１のオン期間中に第１の信号レベルを有するとともに、第２のオン期間中に第２の信号レベルを有するマルチレベルパルスＲＦ信号を備え、前記第１の信号レベルは前記第２のレベルとは異なる、請求項１に記載のラジオ波生成器。
【請求項9】
前記サンプルインデックスは、前記デジタルサンプルを前記第１の数のデータ点として識別する第１のサンプルインデックスと、前記パルスＲＦ信号の前記信号レベルを識別する第２のサンプルインデックスとを備え、前記第２のサンプルインデックスは、前記第１の信号レベルを示す第１の論理値と、前記第２の信号レベルを示す第２の論理値とを有する、請求項８に記載のラジオ波生成器。
【請求項10】
前記自動レベル制御回路はさらに、前記第２のサンプルインデックスによって識別される前記第１の信号レベルを有するデジタルサンプルを処理するための第１の信号処理経路と、
前記第２のサンプルインデックスによって識別される前記第２の信号レベルを有するデジタルサンプルを処理するための第２の信号処理経路であって、前記第１の信号処理経路および前記第２の信号処理経路の各々は、前記ゲート蓄積回路と、前記デジタル信号プロセッサと、前記エラープロセッサとを備え、前記第１の信号処理経路は、前記第１の信号レベルと第１の基準信号レベルとの間の差を示す第１のエラー信号を生成し、前記第２の信号処理経路は、前記第２の信号レベルと第２の基準信号レベルとの間の差を示す第２のエラー信号を生成する、前記第２の信号処理経路と、
前記第１のエラー信号および前記第２のエラー信号のうちの１つを選択し、選択エラー信号を前記変調制御装置に提供するように構成されているデータセレクタであって、前記選択エラー信号に関連する信号レベルを有する前記パルスＲＦ信号のオン期間中に前記パルスＲＦ信号の前記信号レベルを制御するために、前記変調制御装置は、前記選択エラー信号に応答して前記制御信号を生成する、前記データセレクタと、
を備える、請求項９に記載のラジオ波生成器。
【請求項11】
前記第１の信号処理経路および前記第２の信号処理経路のそれぞれはさらに、推定信号レベル値を生成し、前記ＲＦ信号のデジタルサンプルが前記ゲート蓄積回路によって選択されない前記オフ期間中に各々の信号処理経路内で前記エラープロセッサに前記推定信号レベル値を提供するように構成されている模擬減衰プロセッサであって、前記推定信号レベル値は前記測定信号レベルとして前記エラープロセッサに提供され、前記模擬減衰プロセッサは、それぞれのエラー信号および前記ラジオ波回路のパラメータに基づいて前記推定信号レベル値を生成する、前記模擬減衰プロセッサを備える、請求項１０に記載のラジオ波生成器。
【請求項12】
前記パルス変調信号および前記サンプリング周波数に応答して前記サンプルインデックスを生成するように構成されているインデックス生成器をさらに備える、請求項１に記載のラジオ波生成器。
【請求項13】
前記それぞれの順方向ＲＦ信号および前記反射ＲＦ信号サンプリングし、サンプリングされた前記信号を前記第１のアナログ－デジタルコンバータおよび前記第２のアナログ－デジタルコンバータに提供するように前記出力端子に接続されている第１の方向性結合器および第２の方向性結合器をさらに備える、請求項１に記載のラジオ波生成器。
【請求項14】
ラジオ波（ＲＦ）信号の信号レベルを制御する方法であって、第１のクロックに由来する第１の周波数の前記ＲＦ信号を生成することと、
前記ＲＦ信号が提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有するパルスＲＦ信号を生成することと、
順方向ＲＦ信号および前記パルスＲＦ信号に関連する反射ＲＦ信号のデジタルサンプルを生成するために、サンプリング周波数で、前記順方向ＲＦ信号および前記反射ＲＦ信号をサンプリングすることであって、前記サンプリング周波数は、前記第１のクロックに同期されており前記ＲＦ信号の前記第１の周波数よりも低いサンプリングクロックに由来する、前記サンプリングすることと、
前記デジタルサンプルを識別するサンプルインデックスに基づいて前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することと、
選択された前記デジタルサンプルを処理して測定信号レベル値を生成することと、
前記測定信号レベル値と基準信号レベルとの間の差を示すエラー信号を決定することと、
前記エラー信号およびパルス変調信号に応答して制御信号を生成することであって、前記パルス変調信号は、前記パルスＲＦ信号の前記オン期間および前記オフ期間を示す、前記生成することと、
前記ＲＦ信号を変調して前記パルスＲＦ信号を生成し、前記オン期間中に前記パルスＲＦ信号の信号レベルを制御するために前記制御信号を適用すること、を備える方法。
【請求項15】
前記サンプルインデックスは、前記サンプリング周波数に関連しており、所定の変換内でサンプリングされた第１の数のデータ点として前記デジタルサンプルを識別することをさらに備える、請求項１４に記載の方法。
【請求項16】
前記デジタルサンプルを識別するサンプルインデックスに基づいて、前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することは、前記サンプルインデックスに基づいて、前記パルスＲＦ信号の前記オン期間中に、前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することを備える、請求項１４に記載の方法。
【請求項17】
推定信号レベル値を生成し、前記エラー信号を決定するための前記測定信号レベル値として、前記推定信号レベル値を提供することであって、前記推定信号レベル値は、前記エラー信号と、前記ＲＦ信号を生成することに関連するパラメータとに基づいている、前記提供することをさらに備える、請求項１４に記載の方法。
【請求項18】
前記パルスＲＦ信号は、第１のオン期間中に第１の信号レベルを有するとともに、第２のオン期間中に第２の信号レベルを有するマルチレベルパルスＲＦ信号を備え、前記第１の信号レベルは前記第２のレベルとは異なり、
前記サンプルインデックスは、前記デジタルサンプルを前記第１の数のデータ点として識別する第１のサンプルインデックスと、前記パルスＲＦ信号の前記信号レベルを識別する第２のサンプルインデックスとを備え、
前記第２のサンプルインデックスは、前記第１の信号レベルを示す第１の論理値と、前記第２の信号レベルを示す第２の論理値とを有する、請求項１４に記載の方法。
【請求項19】
前記第２のサンプルインデックスによって識別される前記第１の信号レベルを有するデジタルサンプルを処理することと、前記第１の信号レベルと第１の基準信号レベルとの間の差を示す第１のエラー信号を生成することと、
前記第２のサンプルインデックスによって識別される前記第２の信号レベルを有するデジタルサンプルを処理することと、
前記第２の信号レベルと第２の基準信号レベルとの間の差を示す第２のエラー信号を生成することと、
前記制御信号を生成するために前記第１のエラー信号および前記第２のエラー信号のうちの１つを前記エラー信号として選択することと、
選択された前記エラー信号に関連する信号レベルを有する前記パルスＲＦ信号のオン期間中に前記パルスＲＦ信号の前記信号レベルを制御するために、選択されたエラー信号に応答して前記制御信号を生成すること、をさらに備える、請求項１８に記載の方法。
【請求項20】
前記パルス変調信号および前記サンプリング周波数に応答して前記サンプルインデックスを生成することをさらに備える、請求項１４に記載の方法
【請求項21】
第１のクロックに由来する第１の周波数のラジオ波（ＲＦ）信号に同期したローカルクロックを生成するためのクロック生成回路であって、前記クロック生成回路は、前記ＲＦ信号が印加される負荷に関連する負荷インピーダンス値を測定するように構成されているインピーダンス測定回路と、
前記ＲＦ信号および前記ローカルクロックを取得し、前記負荷インピーダンス値を示す信号を受信するプロセッサであって、前記プロセッサは、前記負荷インピーダンス値に応答して位相同期信号を生成し、さらに周波数および位相調整信号を生成する、前記プロセッサと、
前記周波数および位相調整信号に応答してスレーブクロックを生成する発振器と、
前記スレーブクロックを取得し、前記スレーブクロックおよび前記位相同期信号に応答して第２のクロックを生成する周波数生成器と、
前記ＲＦ信号と前記第２のクロックとの間の位相差を測定し、前記位相差に応答して前記ローカルクロックを生成する位相周波数検出器と、
を備え、
前記プロセッサは、前記負荷インピーダンス値が抵抗性負荷を示す場合、時間期間を決定するように構成されており、前記ローカルクロックを前記ＲＦ信号の前記第１のクロックに同期させるために前記位相同期信号を生成する、クロック生成回路。
【請求項22】
前記プロセッサは、前記負荷インピーダンスを示す前記信号が容量性または誘導性の負荷を示す時間期間の間は、前記ローカルクロックの同期を無効にするように構成される、請求項２１に記載のクロック生成回路。
【請求項23】
前記周波数生成器は、位相ロックループを備える、請求項２１に記載のクロック生成回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ラジオ波（ＲＦ）生成器に関し、特に、ＲＦ生成器における自動レベル制御回路に関する。
【背景技術】
【0002】
ＲＦ生成器またはＲＦ電源は、ＲＦエネルギーを負荷装置に提供するために使用される産業機器である。ＲＦ生成器は、シリコンウエハを製造するためのプラズマを生成するためのプラズマ半導体装置などの半導体産業において、一般に使用されている。典型的なプラズマツールは、ＲＦ生成器と、インピーダンス整合システムと、プラズマチャンバとを含み得る。半導体用途において、ＲＦ生成器は、連続波（ＣＷ）信号、パルス変調済信号、ランプ信号、またはマルチレベルＲＦ信号を生成し得る。パルス変調済ＲＦ生成器は、ＲＦ信号を負荷にパルス化することによってＲＦ信号を印加する。
【0003】
ＲＦ生成器は、所望の振幅および出力周波数を有するＲＦ信号を生成する。ＲＦ生成器は、通常、何らかの形態の振幅レベル制御を実行する。詳細には、ＲＦ生成器の出力レベルは、生成器の構成要素の温度変動、電源のドリフトまたは変動、または他の理由によって変動し得る。ＲＦ生成器は、フィードバック信号に基づいて、ＲＦ出力電力を所望のレベルに保持する振幅レベル制御ループを実行する。例えば、ＲＦ出力は、所望の出力電力レベルを設定するために、サンプリングされ、基準レベルと比較される。サンプリングされたＲＦ出力と基準レベルとの間の差が、エラー信号を構成する。フィードバックループの動作は、安定した出力レベルを実現するために、エラー信号に応答してＲＦ信号の出力レベルを制御することである。
【図面の簡単な説明】
【0004】
本発明の様々な実施形態が、以下の詳細な説明および添付の図面において開示される。
【0005】
【0006】
【0007】
【0008】
【0009】
【0010】
【0011】
【0012】
【0013】
【0014】
【0015】
【0016】
【0017】
【発明を実施するための形態】
【0018】
本発明の実施形態によれば、ラジオ波（ＲＦ）生成器は、ＲＦ信号の出力レベルを制御するための自動レベル制御（ＡＬＣ）回路を組み込んでおり、そこでＡＬＣ回路は、同期されたＡＤＣサンプリング、パルスサンプルインデックス付け、およびゲート蓄積を実行して、特にパルス変調済ＲＦ信号のための高速ＡＬＣループ制御を可能にする。他の実施形態において、ＡＬＣ回路は、マルチレベルＲＦ信号のためのマルチレベル制御を実行する。このようにして、ＲＦ生成器は、ＡＬＣ回路を使用して、任意のパルス形状または出力レベルを有するＲＦ信号のための一定の電力レベルを有するＲＦ信号を生成する。
【0019】
本開示のＡＬＣ回路は、連続波（ＣＷ）ＲＦ信号、またはパルス変調済ＲＦ信号、またはランプＲＦ信号、または他のＲＦ信号波形を生成するＲＦ生成器に適用されることができる。しかしながら、本開示のＡＬＣ回路は、パルス変調済ＲＦ信号、特に短いパルス幅を有するパルス変調済ＲＦ信号に有利に適用されることができる。いくつかの実施例において、本開示のＡＬＣ回路は、オーバーサンプリングを必要とせず、代わりに、ＲＦ周波数よりも低い周波数でのＲＦ信号のサンプリングを用いて実装されることができる。
【0020】
本開示の他の実施形態において、スレーブクロック信号をＲＦ信号のマスタクロック信号と同期させるためのクロック生成回路が説明されている。一つの実施形態において、負荷インピーダンスが抵抗性である場合のみ、インピーダンス整合システム内のクロック生成回路は、スレーブクロックをＲＦ信号のクロック信号と同期させる。このようにして、スレーブクロックは、非抵抗負荷インピーダンスによる位相シフトなしに、ＲＦ信号と同期されることができる。他の実施形態において、スレーブクロックは、ＲＦ信号のマスタクロックと同期され、インピーダンス整合システムは、同期されたスレーブクロックに基づいてサンプリング信号を生成する。
【0021】
図１は、いくつかの実施例において、ＲＦ生成器が採用されるＲＦシステムの概略図である。図１を参照すると、ＲＦシステム１は、ＲＦ信号を負荷６に供給するように設定されている。例えば、負荷６は、プラズマ半導体装置などの半導体装置であってもよい。ＲＦ信号は、半導体構成要素をエッチングするためなどのプラズマツール内でプラズマを生成するために、印加されることができる。ＲＦシステム１は、所定のＲＦ周波数を有するＲＦ信号３を生成するＲＦ生成器２を含む。いくつかの実施例において、ＲＦ信号３は、正弦波、ランプ信号、またはパルス波形などの連続波であり得る。他の実施例において、ＲＦ信号は、バースト信号またはパルス変調済ＲＦ信号であり得る、すなわち、ＲＦ信号は、異なるパルスレートおよび／または異なるデューティ比を有するＲＦ信号のバーストで提供される。ＲＦ信号３は、ＲＦ信号のインピーダンスを負荷６の所望のインピーダンスに整合させるインピーダンス整合システム４に提供される。インピーダンス整合システム４は、ＲＦ信号の位相、振幅、および他のパラメータなど、ＲＦ信号を修正して、ＲＦ信号のインピーダンスを負荷６に提供されるインピーダンス整合済ＲＦ信号５に変換する。
【0022】
ＲＦ生成器２は、その出力端子においてＲＦ信号を測定またはサンプリングすることによって、レベル制御を実施する。サンプリングされたＲＦ信号は、通常、生成器内の電力増幅器からの順方向ＲＦ信号を含み、ＲＦ生成器２にフィードバックされ、ＲＦ信号のレベルまたは振幅を調整するための制御ループを形成する。
【0023】
本開示の実施形態は、出力ＲＦ信号の正確なレベル制御を提供するための自動レベル制御（ＡＬＣ）回路を組み込んだＲＦ生成器を説明する。
【0024】
図２は、本開示の実施形態における自動レベル制御（ＡＬＣ）回路を組み込んだＲＦ生成器の概略図である。図２を参照すると、ＲＦ生成器１０（「ＲＦ電源」とも呼ばれる）は、ＲＦ回路２０と、自動レベル制御（ＡＬＣ）回路５０とを含む。ＲＦ回路２０は、ＲＦ信号源からＲＦ信号を生成し、通常はインピーダンス整合ネットワークを介して、負荷を駆動するためのＲＦ信号を出力端子３５に提供する。ＡＬＣ回路５０は、ＲＦ回路を制御して、制御済振幅を有するＲＦ出力信号を生成する。ＲＦ生成器１０は、ＲＦ生成器の機能を支援するための図示されていない他の回路および構成要素を含んでもよい。ＲＦ生成器１０の他の回路および構成要素は、説明を簡単にするために、図２では省略されている。
【0025】
ＲＦ回路２０において、信号生成器２２は、ＲＦクロックＣＬＫ１の機能として所定のＲＦ周波数のＲＦ源信号を生成する。一つの実施例において、発振器２２は、所望のＲＦ周波数で固定レベルの正弦波であるＲＦ源信号を生成する。ＲＦ源信号は、ドライバ２４によって増幅されてもよい。次いで、ＲＦ源信号は、信号変調器２６によって変調される。信号変調器２６は、パルス変調済ＲＦ信号を生成するためにＲＦ源信号をゲートするように接続されてもよい。信号変調器２６はまた、ＲＦ源信号の信号レベル、信号位相、信号振幅、またはこれらのパラメータの組合せを調整するように接続されてもよい。一つの実施例において、信号変調器２６は、ＤＡＣ８０によって提供されるアナログ制御信号の入力レベルに基づいて、ＲＦ信号を変調し、信号変調器２６の出力におけるＲＦ信号の振幅を調整する。変調済ＲＦ信号は、ドライバ２８および電力増幅器３０によってさらに増幅されてもよい。例えば、電力増幅器３０は、信号変調器２６から出力されたＲＦ信号の電力を所定の増幅率で増幅する。電力増幅器３０は、ＲＦ信号の電力を増幅して、出力ＲＦ信号に対する所望の信号振幅を実現する。このようにして生成されたＲＦ信号は、出力端子３５に提供され、インピーダンス整合システムを介して、ＲＦケーブルなどの伝送路上の負荷に伝送されることができる。
【0026】
特に、ＲＦ信号は、一対の方向性結合器３２、３４を介して、ＲＦ回路２０の出力端子３５に提供される。方向性結合器３２、３４は、出力端子３５において、それぞれの順方向電力および反射電力を減衰および抽出し、そこでは、サンプリングされた信号がＲＦ生成器１０の出力レベルをモニタするために使用される。言い換えれば、各方向性結合器は、出力電力（順方向ＲＦ信号または反射ＲＦ信号）のごく一部を測定し、測定値をＡＬＣ回路５０に迂回させる。
【0027】
ＡＬＣ回路５０において、方向性結合器３２によって出力された順方向ＲＦ信号の測定値は、アナログ－デジタルコンバータ（ＡＤＣ）５２に提供され、デジタルデータサンプルに変換される。同様に、方向性結合器３４によって出力された反射ＲＦ信号のサンプルは、アナログ－デジタルコンバータ（ＡＤＣ）５４に提供され、デジタルデータサンプルに変換される。ＡＤＣ５２、５４は、それぞれの方向性結合器からのアナログサンプルを、クロック源５６によって示されるサンプリングクロックＣＬＫ２に基づくサンプリング周波数でデジタル化する。いくつかの実施形態において、方向性結合器３２は、信号増幅器および減衰器を介してＡＤＣ５２に接続される。同様に、方向性結合器３４は、信号増幅器および減衰器を介してＡＤＣ５４に接続される。
【0028】
次いで、順方向および反射ＲＦ信号のデジタルサンプルは、信号処理経路８５によって処理される。信号処理経路８５は、ＲＦ信号の測定信号レベル値と基準信号レベル（レベルＲｅｆ）との間の差を示すエラー信号（ノード７５）またはベクトルエラー信号を生成する。この差は、スカラー値またはベクトル値（複数可）であってもよい。エラー信号（ノード７５）は、変調制御装置７８に提供される。変調制御装置７８はまた、パルスおよびレベル制御回路８２からパルス変調信号を取得する。変調制御装置７８は、ランプ信号またはマルチレベルパルス変調信号などのために、パルスおよびレベル制御回路８２から他の波形データを取得する。パルスおよびレベル制御回路８２からのパルス変調信号は、パルス変調済またはバーストＲＦ信号を生成するため等に、ＲＦ信号に適用される予定の変調を示す。変調制御装置７８は、エラー信号とパルス変調信号とを合成して制御信号を生成し、この制御信号は、デジタル－アナログコンバータ８０によってアナログ形式に変換され、次いで信号変調器２６に提供されて、ＲＦ源信号の変調を制御し、また、ＲＦ源信号のレベルまたは振幅または位相を修正して、所望のパルス変調および所望の信号振幅を有するＲＦ出力信号を生成する。このように構成されているため、フィードバックループがＲＦ生成器１０内に形成され、ＡＬＣ回路５０がＲＦ信号の出力電力または出力レベルを連続的にモニタおよび制御することが可能になっている。いくつかの実施例において、信号変調器２６は、ＲＦ源信号と、ＡＬＣ回路５０によって提供される制御信号とを組み合わせる乗算器であり得る。
【0029】
本明細書において、このように生成されたＲＦ信号は、正弦波信号、またはパルス列、またはランプ信号などの連続波（ＣＷ）ＲＦ信号、あるいは、任意波形生成器（ＡＷＧ）から生成された信号などの他の振幅変調済ＲＦ信号であり得る。あるいは、ＲＦ信号はパルス変調済ＲＦ信号であり得る。例えば、ランプＲＦ信号は、変調制御装置７８への基準レベル入力に基づいて連続的に変化する出力レベルを含む。他の実施例において、パルスおよびレベル制御回路８２からのレベル制御信号は、ＲＦ出力の振幅を時間の関数として変化させてもよい。本明細書において、パルスＲＦ信号とも呼ばれるパルス変調済ＲＦ信号とは、ＲＦ信号が出力端子に提供されるオン期間と、ＲＦ信号が提供されないオフ期間とを有する所定のＲＦ周波数のＲＦ信号を意味する。すなわち、所定のＲＦ周波数のＲＦ信号は、オン期間中にのみ提供される。オン期間およびオフ期間が繰り返されてもよく、パルスＲＦ信号は、ＲＦ信号の各パルスに対して同じまたは異なるパルス幅を有してもよい。
【0030】
本開示の実施形態において、ＡＬＣ回路５０の顕著な特徴は、同期ＡＤＣサンプリングクロックの使用である。具体的には、ＡＤＣサンプリングクロックＣＬＫ２がＲＦクロックＣＬＫ１に同期されている。一つの実施例において、ＡＤＣサンプリングクロックＣＬＫ２およびＲＦクロックＣＬＫ１の両方は、マスタクロック（ＣＬＫ０）に同期またはロックされることができ、ＡＤＣサンプリング周波数およびＲＦ周波数はマスタクロックから導出されることができる。同期ＡＤＣサンプリングクロックを使用するため、順方向／反射ＲＦ信号を正確にサンプリングするために必要とされるサンプリング点はより少なくなる。本開示の実施形態では、ＲＦ周波数よりも低いＡＤＣサンプリング周波数を使用することができる。同期サンプリングクロックを使用することによって、ＡＤＣ５２、５４は、各パルス周期内の同じ位置で測定されたＲＦ信号をサンプリングする。したがって、レベル情報が重要であるＲＦ信号パルスのピークを捕捉するためにＡＤＣ５２、５４が必要とする点はより少なくなる。測定信号レベル値を得るために多くのサンプルが必要とされないため、ＡＬＣ回路５０は、より速い整定時間を実現することができる。実際に、ＡＬＣ回路５０は、多くのデジタルサンプルを使用することなく、制御信号を決定することができる。一つの実施例では、１つのＲＦ信号期間内のデジタルサンプルのみしか必要でない。
【0031】
いくつかの実施形態において、中間周波数（ＩＦ）がサンプリング点のうちの１つに位置合わせされるように、ＡＤＣ５２、５４のサンプリング周波数が選択される。一つの実施例において、ＲＦ周波数は１１ＭＨｚであり、８．８ＭＨｚのサンプリング周波数が使用される。その結果、ＡＤＣからの混合中間周波数（ＩＦ）は２．２ＭＨｚに現れる。４点ＦＦＴを使用すると、ＩＦ信号のうちの１つが、２．２ＭＨｚである第１のＦＦＴ結果に現れる。したがって、所望の結果を得るために必要なサンプリング点は非常に少ない。別の実施例において、ＲＦ周波数は１１０ＭＨｚであり、８０ＭＨｚのサンプリング周波数が使用される。その結果、ＡＤＣからの混合中間周波数（ＩＦ）は３０ＭＨｚに現れる。８点ＦＦＴを使用すると、ＩＦ信号のうちの１つが、３０ＭＨｚである第３のＦＦＴ結果に現れる。したがって、ＲＦ関連データは常にＦＦＴ結果の１つに現れ、ＡＤＣサンプリングを安定かつ正確にする。このように構成されているため、ＡＬＣ回路は、より低コストのＡＤＣを使用し、かつ、より少ないメモリ要件で実装されることができる。
【0032】
他の実施形態において、ＲＦ周波数が低い場合、サンプリング周波数をＲＦ周波数よりも大きくすることができる。例えば、ＲＦ信号周波数が１ＭＨｚのように低い場合、ＡＤＣサンプリング周波数は１．６ＭＨｚとすることができる。この場合、ＩＦ周波数は４００ＫＨｚに現れる。１．６ＭＨｚ ＡＤＣサンプリング周波数で４点ＦＦＴを適用することにより、ＦＦＴ結果の１つは４００ＫＨｚである。ＩＦ信号は周波数に現れ、次の式を満たす：ＩＦＦｒｅｑ＝｜ＮｘＲＦ信号±ＭｘＡＤＣサンプリング｜。この構成は、サンプリング周波数がＩＦ周波数の整数倍（すなわち、１、２、３、４・・・）である場合に適用されることができる。他の実施形態において、この構成は、ＲＦ周波数が２Ｎ（または２のべき乗）である場合にも適用されることができる。例えば、ＲＦ周波数が１ＭＨｚであり、ＡＤＣサンプリング周波数が４ＭＨｚである場合、ＲＦ信号（大きさおよび位相等）は、上記と同様に、４点ＦＦＴを用いてサンプリングされることができる。したがって、より広いＲＦ入力周波数を有する１つのＡＤＣを使用して、広範囲のＲＦ周波数をカバーすることができる。すなわち、ＡＤＣ回路は、広い入力ＲＦ周波数範囲に適用されることができる。
【0033】
同期ＡＤＣサンプリングクロックの使用により、ＲＦ信号の各デジタルサンプルは、インデックス付けまたはラベル付けされることができる。さらに、インデックスは、ＲＦ信号パルス上で取得されたデジタルサンプルの位置を示すために使用されることができる。本開示の実施形態において、ＡＬＣ回路５０は、ＡＤＣ５２、５４によって生成されたデジタルサンプルを識別するサンプルインデックスに基づいて、順方向／反射ＲＦ信号のデジタル化されたサンプルを処理する。一つの実施例において、ＡＤＣサンプリングは、４点ＦＦＴ（高速フーリエ変換）を使用して処理され、ＲＦ信号の期間内に取得された各変換についての４つのデジタルサンプルは、サンプルインデックス「０、１、２、３」によってラベル付けされる。サンプルインデックスは、ＲＦ信号の期間内に取得されたデジタルサンプルの位相位置も示す。例えば、サンプルインデックス０は０°位相角で取得されたデジタルサンプルを示し、サンプルインデックス１は９０°位相角で取得されたデジタルサンプルを示し、サンプルインデックス２は１８０°位相角で取得されたデジタルサンプルを示し、サンプルインデックス３は、２７０°位相角で取得されたデジタルサンプルを示す。したがって、ＡＤＣ５２および５４によって取得されたデジタルサンプルがインデックス付けされると、デジタルサンプルの信号処理は、簡略化されるとともに、合理化されることができる。本開示の実施形態において、ＡＬＣ回路５０は、ＡＤＣ５２、５４によって提供される各デジタルサンプルのサンプルインデックス値を生成するためのインデックス生成器８４を含む。インデックス生成器８４は、パルスおよびレベル制御回路８２からＲＦレベル関連データを取得し、信号処理経路８５にサンプルインデックス値を提供する。
【0034】
本開示のＡＬＣ回路の別の顕著な特徴は、ＡＤＣデジタル化ステップが、４、１６、または３２などの少数のＦＦＴポイント数を使用することである。少数のＦＦＴポイント数の使用を可能にし、かつ、同期サンプリングクロックを使用することによって、ＡＬＣ回路は、パルスＲＦ信号においてより短いパルス幅を支援することができる。デジタルサンプルはサンプルインデックスに基づいて処理されることができるため、パルスＲＦ信号のより短いパルス幅は、依然として正確にサンプリングされることができる。４０９６、３２７６８、または６５５３６など、大きなＦＦＴが使用される場合、データ点が多ければ多いほど、システムはより長い処理時間を必要とする。これは、データ出力の処理能力を低下させる。システムはまた、システムが短いパルスを見逃さないように、より速いＡＤＣを必要とするであろう。例えば、少数のＦＦＴポイント数が使用される場合、１セットのインデックスのためのデジタルサンプルを取り込むための変換を実行するのに短い時間しか必要とされない。一つの実施例では、４点ＦＦＴが使用され、サンプリング時間は１ｍｓである。１つの変換では、インデックス（０、１、２、３）のセット全体のデジタルサンプルを取り込むのに４ｍｓしか必要とされない。次いで、取り込まれたデジタルサンプルを使用して、正確な位相値および振幅値を計算することができる。しかし、ＡＬＣ回路が６５５３６ポイントＦＦＴなどの大きなＦＦＴを使用する場合、ＡＬＣ回路は、データセット全体を取り込むための１つの変換を実行するために、６５．５３６ｍｓ待たなければならない。あるいは、システムがより速いＡＤＣを使用する必要があり、より速いプロセッサおよびより大きなバッファメモリを必要とする。大きなＦＦＴが使用される場合、ＡＬＣ回路は、取り込まれたデジタルサンプルの一部のみの使用では、低速サンプリングＡＤＣから正確な位相および振幅値を計算することができず、データセット全体が取り込まれるのを待たなければならない。
【0035】
次に、ＡＬＣ回路５０の信号処理経路８５についてより詳細に説明する。方向性結合器３２、３４によって測定された順方向および反射ＲＦ信号をＡＤＣ５２、５４がデジタル化した後、デジタル化されたサンプルは、それぞれのゲート蓄積ブロック５８ａ、５８ｂに提供される。ゲート蓄積ブロック５８ａ、５８ｂは、どのデジタルサンプルが信号処理動作において使用されるべきかを決定する。特に、ゲート蓄積ブロック５８ａ、５８ｂは、どのデジタルサンプルが信号処理のために通過されるべきか、およびどのデジタルサンプルが遮断されるべきかを決定する。言い換えれば、ゲート蓄積ブロック５８ａ、５８ｂは、サンプルインデックスに基づいて入力されるデジタルサンプルにゲートを適用して、信号処理動作に渡されるべき特定のデジタルサンプルを選択する。
【0036】
選択されたデジタルサンプルは、処理される予定のそれぞれのデジタルフィルタ６０ａ、６０ｂに提供される。デジタルフィルタ６０ａ、６０ｂは、測定された順方向および反射ＲＦ信号の信号レベルおよびインピーダンスを示す処理された値を生成する。いくつかの実施形態において、デジタルフィルタ６０ａ、６０ｂは、離散フーリエ変換フィルタとして実装される。本実施形態において、デジタルフィルタ６０ａ、６０ｂは、Ｓパラメータ関連ベクトル値「ｒａｗ ａ１」（６２ａ）および「ｒａｗ ｂ１」（６２ｂ）を生成し、各ベクトル値は、順方向または反射ＲＦ信号についてデジタルサンプルによって測定された大きさおよび位相を示す。より具体的には、Ｓパラメータ関連値「ｒａｗ ａ１」および「ｒａｗ ｂ１」とは、ＲＦ信号の可能な入出力経路を表す散乱行列の係数である散乱パラメータ（またはＳパラメータ）を意味する。Ｓパラメータは、大きさおよび位相部分を表す実部および虚部を有する複素数である。大きさはレベル測定値を提供し、位相はインピーダンス測定値を提供する。すなわち、各Ｓパラメータ値は、ＲＦ信号の信号レベルに関連する大きさ値と、ＲＦ信号によって見られるインピーダンスに関連する位相値とを有する。したがって、値「ｒａｗ ａ１」は信号線上に送信された順方向ＲＦ信号から計算されたＳパラメータ値を表し、値「ｒａｗ ｂ１」は、反射ＲＦ信号から計算されたＳパラメータ値を表す。本明細書において、デジタルフィルタ６０ａ、６０ｂは「生の」Ｓパラメータを生成し、これは値「ｒａｗ ａ１」および「ｒａｗ ｂ１」を指すが、これはこれらが較正されていない値であるためである。
【0037】
処理された値（ｒａｗ ａ１およびｒａｗ ｂ１）は、サンプリングされたＲＦ信号のインピーダンスおよびレベル値を計算するために、プロセッサ７２に提供される。プロセッサ７２は、論理回路として実装されることができ、またはプロセッサにおいて実行されるファームウェアとして実装されることができる。プロセッサ７２は、ＲＦ信号の測定信号レベル値を生成する。これに代えて、他の実施形態において、プロセッサ７２は、ベクトルエラーデータまたはエラーデータ行列を提供することができる。測定信号レベル値は、測定信号レベル値を基準信号レベル（レベルＲｅｆ）と比較するために、プロセッサ７４に提供される。プロセッサ７４は、測定信号レベル値と基準信号レベルとの間の差を示すエラー信号（ノード７５）を生成する。プロセッサ７４は、論理回路として実装されることができ、またはプロセッサにおいて実行されるファームウェアとして実装されることができる。このように構成されているため、信号処理経路８５は、順方向および反射ＲＦ信号のデジタルサンプルを取得し、測定信号レベル値と基準信号レベルとの間の差を示すエラー信号を生成する。エラー信号（ノード７５）は、ＲＦ回路２０によって生成されるＲＦ信号のレベルを制御するために、変調制御装置７８に提供され、ＡＬＣループを完成させる。
【0038】
いくつかの実施形態において、ゲート蓄積ブロック５８は、ＲＦ信号が提供されるとき（オン期間中）にのみ、デジタルサンプルを選択する。ＲＦ信号が提供されないＲＦ信号オフ期間中、信号処理経路８５は単に、以前に計算された測定信号レベル値を出力してもよい。オン期間のみにデジタルサンプルをゲーティングすることによって、ＡＬＣループは、低減された複雑性および改善された安定性を伴って実装されることができる。
【0039】
図２に示される実施形態において、信号処理経路８５は、順方向ＲＦ信号および反射ＲＦ信号それぞれのデジタルサンプルのための別個のゲート蓄積ブロック５８ａ、５８ｂを示す。本明細書において、順方向および反射ＲＦ信号の両方のためのデジタルサンプルを処理するために、信号処理経路は、ゲート蓄積ブロックおよびデジタルフィルタの単一のセットを含むものとして図示される場合がある。ゲート蓄積ブロックおよびデジタルフィルタは代表的な要素にすぎず、本明細書では、１つまたは複数の信号源からのデジタルサンプルを処理するための回路を示すために使用されることを理解されたい。図２および後続の図は、例示的なものにすぎず、限定することを意図するものではない。
【0040】
いくつかの実施形態において、ＲＦ生成器は、マルチレベルＲＦ信号を生成する。すなわち、ＲＦ信号は、２つ以上の信号レベルを有することができる。パルス変調器ＲＦ信号の場合、ＲＦ信号の各パルスまたは各バーストは、同じまたは異なる信号レベルを有してもよい。本開示の実施形態において、ＡＬＣ回路は、マルチレベルＲＦ信号のレベル制御を提供するように構成されることができる。図３は、本開示の実施形態におけるマルチレベルＲＦ信号のための自動レベル制御（ＡＬＣ）回路を組み込んだＲＦ生成器の概略図である。図２および図３における同様の要素には、説明を簡単にするために、同様の参照番号が与えられている。図３を参照すると、ＲＦ生成器１００は、出力端子３５上に、マルチレベルＲＦ信号であることができるＲＦ信号を生成するＲＦ回路２０を含む。ＲＦ生成器１００は、ＲＦ信号の１つまたは複数のレベルのレベル制御を提供するための自動レベル制御（ＡＬＣ）回路１５０をさらに含む。ＡＬＣ回路１５０では、ＲＦ信号の信号レベル１～Ｎを処理するために、複数の信号処理経路１８５－１～１８５－Ｎが設けられる。各信号処理経路１８５は、１つの信号レベルで順方向および反射ＲＦ信号のデジタルサンプルを処理するための要素を含む。例えば、各信号処理経路１８５は、ゲート累積ブロックと、デジタルフィルタと、デジタルサンプルから測定された信号レベル値を計算し、測定された信号レベル値とそれぞれの信号レベルの基準信号レベルとの間の差を示すエラー信号を計算するための１つまたは複数のプロセッサとを含むことができる。例えば、第１の信号処理経路１８５－１は、第１の信号レベルについての順方向および反射ＲＦ信号のデジタルサンプルを処理するように配置されている。第１の信号処理経路１８５－１は、第１の信号レベルについての測定信号レベル値と、第１の信号レベルに関連する基準信号レベル１との間の差を示すエラー信号－１を生成する。ＡＬＣ回路１５０は、ＲＦ信号の信号レベル毎にエラー信号を生成するための２以上の信号処理経路を含む。
【0041】
マルチレベルＲＦ信号を支援するために、インデックス生成器１８４は、デジタルサンプルのためのサンプルインデックスとして第１のインデックスを、信号レベルを識別するためのレベルインデックスとして第２のインデックスを提供する。サンプルインデックスおよびレベルインデックスは、処理される予定のデジタルサンプルを選択するために、信号処理経路内のゲート蓄積ブロックに提供される。
【0042】
すべての信号処理経路１８５－１～１８５－Ｎによって生成されたエラー信号は、ＡＬＣ回路１５０が現在制御している信号レベルのエラー信号のうちの１つを選択するように作動するデータセレクタ７６に提供される。選択されたエラー信号は、その後、変調制御装置７８に提供され、ＤＡＣ８０によってアナログ形式に変換された制御信号を生成し、ＲＦ源信号の信号レベルを変調して、制御済増幅部を有するマルチレベルＲＦ信号を生成する。
【0043】
本開示のＡＬＣ回路の顕著な特徴は、同期ＡＤＣサンプリングクロックの使用である。図４は、いくつかの実施形態におけるＲＦ生成器のＡＬＣ回路に実装されるクロック同期化スキームを示す。図４を参照すると、マスタクロック９０は、所与のクロック周波数を有するクロック信号ＣＬＫ０を提供する。ＲＦ回路２０内の発振器２２が所定のＲＦ周波数を有するＲＦ源信号を生成するためのクロック信号ＣＬＫ１を生成するために、周波数制御装置９２が使用される。ＡＤＣ５２、５４のサンプリングクロックとして使用するためのクロック信号ＣＬＫ２を生成するために、周波数制御装置９４が使用される。このようにして、サンプリングクロックＣＬＫ２は、ＲＦ信号を生成するために使用されるＲＦクロックＣＬＫ１に同期される。同期されたＡＤＣサンプリングクロックを使用することによって、ＡＤＣ回路５０は、より効率的なサンプリングおよび処理のためのサンプルインデックスを実装することができる。さらに、本開示の実施形態において、サンプリング周波数は、ＲＦ周波数よりも低い周波数である。
【0044】
本明細書において、同期されたＡＤＣサンプリングクロックとは、ＲＦ源信号を生成するために使用されるＲＦクロックに同期されているサンプリングクロックを意味し、２つのクロックは異なるクロック周波数を有してもよい。言い換えると、ＡＤＣサンプリングクロックはＲＦクロックにロックされる一方で、両方のクロックはそれぞれの周波数で作動する。一つの実施形態において、周波数制御装置９２、９４は、マスタクロックＣＬＫ０からサンプリングクロックおよびＲＦクロックを生成する位相ロックループとして実装されることができる。
【0045】
いくつかの実施形態において、マスタクロックＣＬＫ０はまた、図１のインピーダンス整合ネットワーク４などの外部システム９６と共有されて、外部システムが同じマスタクロックと同期することを可能にすることができる。
【0046】
図５は、本開示の実施例におけるパルス変調済ＲＦ信号およびそのデジタルサンプリングを示す。図５を参照すると、ＲＦ信号（曲線１１２）は、ＲＦ信号が所定のＲＦ周波数で提供されるオン期間と、ＲＦ信号が提供されないオフ期間とを含むパルス変調済ＲＦ信号である。ＡＤＣは、パルス変調済ＲＦ信号をデジタル化し、曲線１１４によって示されるサンプリングクロックに応答してデジタルサンプルを生成する。サンプリングクロックはＲＦクロックに同期されているため、各デジタルサンプルにインデックスを付けることができ、ＲＦパルスに対する各デジタルサンプルの位置が分かる。
【0047】
本実施例において、ＡＤＣサンプリングは４点ＦＦＴを使用し、４つのサンプルは各サンプリング周期においてアナログ信号を測定するために使用され、各サンプルは同じ量の位相シフトを提供する。したがって、サンプルインデックス０、１、２、および３は、１つの変換内で取得される４つのサンプルを示す。いくつかの実施形態において、インデックス生成器８４（図２）は、サンプリングパルス毎にサンプルインデックス０、１、２、または３を生成する。インデックス生成器８４はまた、パルス変調ＲＦ信号のエンベロープを提供するパルス変調信号を取得する。したがって、インデックス生成器８４は、各サンプリングパルスをパルス変調済ＲＦ信号のオンまたはオフ期間に関連付けることができる。このように構成されているため、ゲート蓄積ブロックは、オン期間のみの間にＲＦサンプルに関連するデジタルサンプルを選択することができる。
【0048】
図５に示す実施形態において、本実施形態において、ゲート蓄積ブロックは、ＲＦ信号のオン期間内にインデックス０－１－２－３のセットを使用して、デジタルサンプルを選択するように構成されている。したがって、曲線１１６によって示されるように、ゲート蓄積ブロックは、ＲＦ信号のオン期間内に、インデックス０－１－２－３、０－１－２－３などに関連するデジタルサンプルを選択する。
【0049】
他の実施形態において、ゲート蓄積ブロックは、他のインデックス順序またはインデックスの他のセットを使用してデジタルサンプルを選択するように構成されることができる。図６は、本開示の実施例におけるパルス変調済ＲＦ信号およびそのデジタルサンプリングを示す。図６を参照すると、ゲート蓄積ブロックは、曲線１２６によって示されるように、第１および第２のＲＦ信号パルスのＲＦ信号のオン期間（曲線１２２）内のインデックス２－３－０－１のセットを使用し、第３のＲＦ信号パルスのインデックス３－０－１－２のセット（曲線１２４）を使用して、デジタルサンプルを選択するように構成されている。インデックス順序２－３－０－１を使用する場合、２つのインデックスシフト（０から）があり、信号処理経路は、２つのインデックスシフトに対応する位相オフセット値を加算する。インデックス順序３－０－１－２を使用する場合、３つのインデックスシフト（０から）があり、信号処理経路は、３つのインデックスシフトに対応する位相オフセット値を加算する。
【0050】
より具体的には、本開示のＡＬＣ回路は、パルス変調済ＲＦ信号の幅に応じて、使用するデジタルサンプルのセットを決定することができる。ＲＦ信号オン期間の幅が長い場合、ＡＬＣ回路は、０－１－２－３または２－３－０－１などの任意の順序のパルス信号を選択することができ、十分なデジタルサンプルを取り込むことができる。しかしながら、ＲＦ信号オン期間の幅が短い場合、ＡＬＣ回路は、取り込まれるデジタルサンプルを最大化するために使用するサンプルインデックスの適切な順序を選択する柔軟性を有する。
【0051】
処理のためのデジタルサンプルを選択するためのサンプルインデックスの使用は、パルス変調済ＲＦ信号においては特に有利である。これは、パルス変調済ＲＦ信号がオン期間とオフ期間との間の変化中にオーバーシュートおよびアンダーシュートを含むことが多いからである。本開示のＡＬＣ回路におけるゲート蓄積ブロックは、ＲＦ信号がオンにされるだけでは初期デジタルサンプルを選択せず、代わりに、ＲＦ信号がより安定しているときのデジタルサンプルを選択するのを待つように構成されることができる。さらに、ゲート蓄積ブロックは、ＲＦ信号がオフにされようとしているオン期間の終了時に、デジタルサンプルを選択しないように構成されることができる。
【0052】
図７は、本開示の実施形態における自動レベル制御（ＡＬＣ）回路を組み込んだＲＦ生成器の概略図である。図２および図７における同様の要素には、説明を簡単にするために、同様の参照番号が与えられている。図７を参照すると、ＲＦ生成器２００は、ＲＦ回路２０と、自動レベル制御（ＡＬＣ）回路２５０とを含む。ＡＬＣ回路２５０は、順方向および反射ＲＦ信号の測定値からデジタルサンプルを取得するとともに、ＡＬＣループ内の変調制御装置７８のためのエラー信号（ノード７５）を生成するように構成されている信号処理経路２８５を含む。本実施形態において、信号処理経路２８５は、サンプリングされた順方向および反射ＲＦ信号の各々からデジタルサンプルを選択するためのゲート蓄積ブロック２５８を含む。信号処理経路２８５は、デジタルサンプルを処理するための信号プロセッサ２６３をさらに含む。本実施例において、信号プロセッサ２６３は、デジタルフィルタと、デジタルサンプルから測定信号レベル値を計算するためのプロセッサまたは論理回路とを含む。測定信号レベル値は、電力レベル制御のための変調制御装置７８に対するエラー信号を生成するために使用される。
【0053】
さらに、本実施形態のＡＬＣ回路２５０における信号処理経路２８５は、パルス変調済ＲＦ信号のオフ期間中に模擬信号レベル値を生成する模擬減衰回路２８６をさらに含む。特に、ＡＤＣ５２、５４がＲＦ信号をサンプリングするパルス変調済ＲＦ信号のオン期間中に、信号プロセッサ２６３は、模擬減衰回路２８６を通過してエラープロセッサ７４に提供される測定信号レベル値を生成する。しかしながら、パルス変調済ＲＦ信号のオフ期間中、ＡＤＣ５２、５４はサンプリングすべきＲＦ信号を有さず、信号プロセッサ２６３は意味のある値を有する出力を生成しなくてもよい。この場合、エラープロセッサ７４は、望ましくない状態に置かれ、範囲外のエラー信号をもたらす可能性がある。ＲＦ信号が再びオンに戻ると、エラープロセッサは訂正するために大きなエラーを有することがあり、ＲＦ信号のためのより長い整定時間および不安定な出力電力を生じさせる。
【0054】
本開示の実施形態において、模擬減衰ブロック２８６は、パルス変調済ＲＦ信号のオフ期間中に、ＲＦ信号（またはＡＬＣループ内のアナログ／ＲＦ信号経路の伝達関数）を推定または模擬する。特に、模擬減衰ブロック２８６は、パルス変調済ＲＦ信号のオフ期間中に推定された信号レベル値を生成し、その推定信号レベル値をエラープロセッサ７４に提供して、エラープロセッサ７４が、大きく範囲外ではなく期待値により近いエラー信号を生成できるようにする。このようにして、パルス変調済ＲＦ信号が次のオン期間に入るとき、ＡＬＣループは、ＲＦ信号の信号レベルまたは電力を制御するために必要とされるエラー信号に迅速に落ち着くことができる。
【0055】
一つの実施形態において、模擬減衰ブロック２８６は、電力増幅器への制御信号の事前に測定された伝達関数を使用して、推定信号レベル値を生成する。すなわち、推定信号レベル値は、変調制御装置によって生成された制御信号と電力増幅器の変化との間の関係を記述する。模擬減衰ブロック２８６は、前のエラー信号フィードバックを取得し、伝達関数に基づいて、パルスＲＦ信号がオフにされるときに使用されるべき推定または模擬信号レベル値を決定する。
【0056】
このようにして、ＡＬＣループは、サンプリングされているＲＦ信号があるかのように作動する。エラー信号は、ＲＦ信号がオンにされたときに、エラー信号およびＡＬＣループが大きな信号スイングを受けないように、期待値に近づけて設定されることができる。いくつかの実施形態において、模擬減衰ブロック２８６は、論理回路として、またはプロセッサ内のファームウェアとして実装されることができる。このようにして、パルス変調済ＲＦ信号がＲＦ信号なしのオフ期間にある場合であっても、信号処理経路は、推定されたまたは模擬された信号レベル値を提供して、ＡＬＣループに適切なエラー信号を提供し、ＲＦ回路のための制御信号を生成する。制御ループは、オン期間中にＲＦ信号がオンに戻されるときに、大きな信号スイングなしに効率的に作動することができる。
【0057】
図８は、本開示の実施形態におけるマルチレベルＲＦ信号のための自動レベル制御（ＡＬＣ）回路を組み込んだＲＦ生成器の概略図である。図２、図３、および図８における同様の要素には、説明を簡単にするために、同様の参照番号が付されている。特に、図８は、２つの信号レベルを有するマルチレベルＲＦ信号のためのＡＬＣ回路の実施形態を示す。図８を参照すると、ＲＦ信号が２つの信号レベル（レベル＃０およびレベル＃１）を有する場合、ＡＬＣ回路３５０は、２つの信号処理経路（レベル＃０経路３８５－０およびレベル＃１経路３８５－１）を含む。各信号処理経路３８５－０、３８５－１は、ＡＤＣ５２、５４から順方向および反射ＲＦ信号のデジタルサンプルを取得する。各信号処理経路３８５－０、３８５－１は、処理のためにそれぞれの信号レベルに関連するデジタルサンプルを選択する。例えば、インデックス生成器３８４は、パルスおよびレベル制御回路８２からパルス変調信号を取得し、サンプルインデックスおよびレベルインデックスをゲート蓄積ブロック３５８－０および３５８－１に提供する。各信号処理経路がそれに応じて処理できるように、レベルインデックスは、デジタルサンプルが信号レベル０または信号レベル１に属するかどうかを示す。
【0058】
各信号処理経路３８５－０、３８５－１は、ゲート蓄積ブロック３５８と、信号プロセッサ３６３と、模擬減衰ブロック３８６と、エラープロセッサ３７４とを含む。信号処理経路３８５－０は、測定または推定信号レベル値と信号レベル＃０に対する基準信号レベルとの間の差を示すエラー信号ＥＲ０を生成する。信号処理経路３８５－１は、測定または推定信号レベル値と信号レベル＃１に対する基準信号レベルとの差を示すエラー信号ＥＲ１を生成する。データセレクタ７６は、変調制御装置７８のためのエラー信号ＥＲ０およびＥＲ１のうちの１つを選択する。データセレクタ７６は、インデックス生成器３８４からレベルインデックスを取得することにより、適切なエラー信号を選択する。変調制御装置７８は、ＲＦ回路内の信号変調器２６を制御するための制御信号を生成して、ＲＦ源信号を所望の制御された信号レベルに調整する。
【0059】
いくつかの用途において、ＡＬＣ回路は、１つの信号レベルに対してのみレベル制御を適用するように構成されていてもよい。例えば、ＡＬＣ回路は、信号レベル＃１のみを制御するように構成されていてもよい。この場合、データセレクタ７６は、エラー信号ＥＲ１のみを選択するように構成されることができ、ＡＬＣ回路は、信号レベル＃１を有するＲＦ信号のオン期間中にのみ信号レベルを制御する。例えば、パルス変調済ＲＦ信号が長いパルス幅を有する場合、ＡＬＣ回路２５０は、両方の信号レベルをレベル制御するように構成されていてもよい。しかしながら、パルス変調済ＲＦ信号が短いパルス幅を有する場合、ＡＬＣ回路２５０はより速い応答を保証するために、信号レベルのうちの１つのみをレベル制御するように構成されていてもよい。
【0060】
図９は、本開示の実施例におけるマルチレベルパルス変調済ＲＦ信号およびそのデジタルサンプリングを示す。図９を参照すると、マルチレベルＲＦ信号（曲線１３２）は、ＲＦ信号が所定のＲＦ周波数で提供されるオン期間と、ＲＦ信号が提供されないオフ期間とを含むパルス変調済ＲＦ信号である。また、ＲＦ信号は、第１の信号レベル（レベル＃０）と、第２の信号レベル（レベル＃１）とを含む。例えば、第１および第３のパルスはレベル＃０であり、第２のパルスはレベル＃１である。
【0061】
ＡＤＣは、パルス変調済ＲＦ信号をデジタル化し、曲線１３４によって示されるサンプリングクロックに応答してデジタルサンプルを生成する。本実施例において、ＡＤＣサンプリングは４点ＦＦＴを使用し、４つのサンプルは各サンプリング周期においてアナログ信号を測定するために使用され、各サンプルは同じ量の位相シフトを提供する。したがって、サンプルインデックス０、１、２、および３は、１つの変換のために取得される４つのサンプルを示す。いくつかの実施形態において、インデックス生成器３８４（図８）は、サンプリングパルス毎にサンプルインデックス０、１、２、または３を生成する。インデックス生成器３８４はさらに、ＲＦ信号の信号レベルを示すレベルインデックス（曲線１３６）を生成する。本実施例では、レベルインデックスが２つの信号レベルを示すために、１ビットのみが必要である。
【0062】
インデックス生成器３８４は、パルス変調済ＲＦ信号のエンベロープと、各パルスの信号レベルとを提供するパルス変調信号を取得する。したがって、インデックス生成器３８４は、各サンプリングパルスを、パルス変調済ＲＦ信号のオンまたはオフ期間だけでなく、ＲＦ信号の信号レベルに関連付けることができる。このように構成されているため、ゲート蓄積ブロックは、オン期間中に、また、特定の信号レベル－レベル＃０またはレベル＃１についても、ＲＦサンプルに関連付けられたデジタルサンプルを選択することができる。
【0063】
図９に示される実施形態において、ゲート蓄積ブロックは、各オン期間中に取り込まれるデジタルサンプルの数を最大化するインデックス順序を使用して、デジタルサンプルを選択するように構成されている。本実施例において、曲線１３８によって示されるように、ゲート蓄積ブロックは、第１および第２のＲＦ信号パルスのＲＦ信号のオン期間内のインデックス順序２－３－０－１を使用し、第３のＲＦ信号パルスのインデックス順序３－０－１－２（曲線１３４）を使用して、デジタルサンプルを選択するように構成されている。図９はさらに、ＡＬＣ回路が調整すべきＲＦ信号（曲線１４０）の目標信号レベルを示す。
【0064】
上述した実施形態において、ＲＦ生成器のＲＦ回路は、発振器を使用してＲＦ源信号を生成し、信号変調器を使用して、制御信号に応答してＲＦ源信号を変調し、所望のＲＦ信号を生成する。この場合、変調制御装置によって生成されたデジタル制御信号をアナログ制御信号に変換して信号変調器を駆動するために、ＤＡＣが使用される。本開示の代替実施形態において、ＲＦ回路は、デジタル信号生成器を使用して実装されることができ、ＡＬＣ回路は、デジタル制御信号を使用してＲＦ回路を制御することができる。
【0065】
図１０は、本開示の代替実施形態における自動レベル制御（ＡＬＣ）回路を組み込んだＲＦ生成器の概略図である。図１０を参照すると、ＲＦ生成器４００は、ＲＦ回路４２０と、自動レベル制御（ＡＬＣ）回路５０とを含む。なお、本実施形態において、自動レベル制御回路５０は、図２のＡＬＣ回路５０と同様に実装されている。図２および図１０と同様の構成要素には同一の符号を付し、その説明は省略する。ＲＦ回路４２０は、ＡＬＣ回路５０の変調制御装置７８からの制御信号に応答して、所望のＲＦ信号を生成するダイレクトデジタルシンセサイザ４２２を含む。特に、ダイレクトデジタルシンセサイザ４２２は、変調能力を有するダイレクトデジタルシンセサイザであり、内部基準周波数から、任意の所望の周波数または振幅または位相を有する出力信号を、作成または生成することができる。本開示の実施形態において、ダイレクトデジタルシンセサイザ４２２は、変調制御装置７８からの制御信号に応答して、所望の信号振幅および位相を有するＲＦ信号を生成するように構成されている。ダイレクトデジタルシンセサイザ４２２はデジタル信号入力に応答するため、ＡＬＣ回路５０は変調制御装置７８からの制御信号を提供することができ、制御信号のデジタル－アナログ変換は必要とされない。ダイレクトデジタルシンセサイザ４２２は、変調制御装置７８からのデジタル制御信号に応答してＲＦ信号を生成するための内部ＤＡＣを含む。
【0066】
さらに他の実施形態において、ＲＦ回路は、変調能力を有する位相ロックループ（ＰＬＬ）信号源を使用して実装されることができる。ＰＬＬ信号源は、ダイレクトデジタルシンセサイザと同様に作動して、デジタル制御信号に応答して所望の周波数、振幅、または位相を有するＲＦ信号を提供することができる。他の実施形態において、ＲＦ回路は、デジタル－アナログ変換能力を有するＦＰＧＡまたはプロセッサを使用して実装されることもできる。
【0067】
ＲＦシステムにおいて、ＲＦ生成器およびインピーダンス整合システムは、２つの独立したシステムであり、通常、同期されない。ＲＦ生成器を使用してＲＦシステムを構築するために、インピーダンス整合システムは、ＲＦ生成器によって使用されているクロックを復元する必要がある。本開示の実施形態では、ＲＦ生成器からクロック信号を復元するためのインピーダンス整合システムにおける回路および方法が説明される。
【0068】
図１１は、本開示の実施形態におけるＲＦ生成器に接続されたインピーダンス整合システムにおけるクロック生成回路を示す。図１１を参照すると、インピーダンス整合システム５０４は、ＲＦシステム内のＲＦ生成器５０２に接続されており、ＲＦ信号３５を取得し、インピーダンス整合済ＲＦ信号５６４を負荷５９０に提供する。インピーダンス整合システム５０４は、入力インピーダンスセンサ５４２と、インピーダンス整合ネットワーク５６０と、インピーダンス整合済ＲＦ信号５６４を提供する出力インピーダンスセンサ５６２とを含む。
【0069】
インピーダンス整合システム５０４およびＲＦ生成器５０２は、独立したシステムであるため、インピーダンス整合システム５０４は、ＲＦ生成器５０２のＲＦ信号（ノード３５）からクロック信号を複製する必要がある。例えば、インピーダンス整合システム５０４は、ＲＦ生成器のマスタクロック９０（ＣＬＫ０）に同期することを望んでもよい。これに代えて、インピーダンス整合システム５０４は、クロック源２２などの、ＲＦ生成器５０２内のクロックチェーン内の他のクロック信号に同期してもよい。
【0070】
実際には、ＲＦ信号の位相がＲＦ生成器５０２によってのみ決定される場合、インピーダンス整合システム５０４は、その基準クロック（スレーブクロックとも呼ばれる）をＲＦ信号にロックさせることができる。しかしながら、ＲＦ生成器５０２によって生成されるＲＦ信号の位相は、整合システムの設定および整合システムの負荷の両方に応じて変化する。本開示の実施形態によれば、インピーダンス整合システム５０４の入力インピーダンスセンサ５４２は、入力ノードにおけるインピーダンスを決定する。インピーダンス整合システム５０４は、入力インピーダンスセンサ５４２が固定位相または所定の位相条件を報告すると、スレーブクロック５５０をロックしようと試みる。この場合、スレーブクロック５５０は、インピーダンス整合システム５０４が同じ位相状態になっているときはいつでも、ＲＦ生成器５０２のＲＦ信号にロックする。
【0071】
本開示の他の実施形態において、クロック生成回路は、インピーダンス整合システム５０４内に設けられており、インピーダンス整合システムが伝送路上で受信されたＲＦ信号からＲＦクロック（マスタクロック）を復元することを可能にする。クロック生成回路は、ＲＦ生成器５０２からＲＦ信号を取得するとともに、出力インピーダンスセンサ５６２から負荷インピーダンス情報を取得する。特に、負荷インピーダンスが抵抗性であることを、出力インピーダンスセンサ５６２が示す場合にのみ、クロック生成回路はＲＦ信号を使用する。負荷が抵抗性であるときにのみインピーダンス整合システムのクロックを同期させることによって、インピーダンス整合システムに位相シフトが生じず、このように生成されたスレーブクロック信号は高い安定性を有する。
【0072】
一つの実施形態において、出力インピーダンスセンサ５６２は、インピーダンス整合済ＲＦ信号５６４を取り出して測定し、負荷インピーダンス情報を取得する。クロック生成回路は、ＲＦ生成器５０２からの入力ＲＦ信号３５だけでなく負荷インピーダンス情報を取得するプロセッサ５４４を含む。クロック生成器５５０は、周波数生成器５４８をドライブして（ｄｒｉｖｅｓ）クロック信号ＣＬＫ３´（ノード５５７）を生成するスレーブクロック信号を生成する。周波数生成器５４８は、位相ロックループとして実装されることができる。最後に、クロック生成回路は、クロック信号ＣＬＫ３´および入力ＲＦ信号を取得して、２つの信号間の位相差を測定する位相周波数検出器５４６を含む。位相周波数検出器５４６は、クロック信号ＣＬＫ３´の位相を入力ＲＦ信号に揃えて、プロセッサ５４４に提供されるクロック信号ＣＬＫ３を生成する。
【0073】
作動中、プロセッサ５４４は、一定時間内のパルスの数をカウントし続ける。プロセッサ５４４がＲＦ信号のクロック信号とクロック信号ＣＬＫ３との間の差を比較し、認識するとき、プロセッサ５４４は、インピーダンス整合システム内のスレーブクロック５５０の周波数および／または位相を調整する。例えば、プロセッサ５４４は、プロセッサ５４４におけるＤＡＣ出力を操作してもよい。
【0074】
本開示の実施形態において、クロック生成回路は、出力インピーダンスセンサ５６２によって測定された負荷５９０の負荷インピーダンスを検査し、負荷の入力インピーダンスが抵抗性であるときを検出する。負荷の入力インピーダンスが抵抗性である場合、クロック生成回路は次いで、ローカルに生成されたクロックＣＬＫ３とＲＦ信号との間の位相差を測定し、スレーブクロック５５０への周波数および位相調整信号を生成する。このようにして、インピーダンス整合ネットワーク５０４のスレーブクロック５５０は、ＲＦクロックと同じ位相に同期されることができる。負荷の負荷インピーダンスが抵抗性でない場合、すなわち、負荷インピーダンスが容量性または誘導性である場合、非抵抗性負荷インピーダンスは位相変動をもたらすため、クロック生成回路はクロック信号を同期させない。このようにして、インピーダンス整合システムのための位相同期ローカルクロック信号がＲＦ信号から生成される。
【0075】
いくつかの実施形態において、プロセッサ５４４は、負荷インピーダンスが抵抗性負荷のみであるときを決定し、周波数生成器５４８に接続された位相同期信号をトリガすることによって周波数および位相同期を開始する。周波数生成器５４８は、位相ロックループであることができ、スレーブクロック５５０からクロック信号を取得する。周波数生成器５４８は、位相周波数検出器５４６に接続され、ローカルクロックＣＬＫ３を生成する。位相周波数検出器５４６は、内部クロックＣＬＫ３´とＲＦクロック信号からのＲＦクロックとの位相差を測定する。周波数および位相調整値は、プロセッサ５４４によってスレーブクロック５５０に提供され、ＲＦ信号内のＲＦクロック信号に整合するようにクロック周波数および位相を調整する。
【0076】
図１２は、本開示の代替実施形態におけるＲＦ生成器に接続されたインピーダンス整合システムにおけるクロック生成回路を示す。図１２を参照すると、インピーダンス整合システム６０４は、ＲＦシステム内のＲＦ生成器６０２に接続されており、ＲＦ信号３５を取得し、インピーダンス整合済ＲＦ信号６６４ａ、６６４ｂを負荷６８０に提供する。インピーダンス整合システム６０４は、入力インピーダンスセンサ６４２と、インピーダンス整合ネットワーク６６０と、インピーダンス整合済ＲＦ信号６６４を提供する出力インピーダンスセンサ６６２とを含む。本実施形態において、インピーダンス整合システム６０４は、２つの出力ＲＦ信号６６４ａ、６６４ｂをそれぞれ提供するために、２つの出力インピーダンスセンサ１および２、すなわち６６２ａ、６６２ｂを含む。
【0077】
図１２のＲＦシステムにおいて、ＲＦ生成器６０２のマスタクロックまたは基準クロックは、インピーダンス整合システム６４０と共有される。さらに、ＲＦ生成器６０２で生成されたサンプルインデックスもまた、インピーダンス整合システム６４０と共有される。例えば、ＲＦ生成器６０２のマスタクロック９０は、マスタクロック９０を位相ロックループ６４６に接続することなどによって、インピーダンス整合システム６０４と共有されてもよい。インデックス生成プロセッサ６１０によって生成されたサンプルインデックスは、整合システムプロセッサ６７０に提供される。同じクロックおよび同じサンプルインデックスを使用することによって、インピーダンス整合システム６０４は、整合システム内のセンサデータをより高い効率で処理することができる。
【0078】
より具体的には、位相ロックループ６４６は、マスタクロック９０がＲＦ生成器６０２によって共有されることに応答して、発振器６５０を駆動する。発振器６５０は、出力クロック信号をクロック生成器６４４に提供し、このクロック生成器は、本実施形態において、入力インピーダンスセンサ６４２および２つの出力インピーダンスセンサ６６２ａ、６６２ｂのためのサンプリング信号を生成する。同じクロック信号および同じサンプルインデックスを用いて、入力インピーダンスセンサ６４２および出力インピーダンスセンサ６６４ａ、６６４ｂは、ＲＦ生成器６０２と同じタイミングで作動することができる。実際には、ある程度のクロック遅延が存在するが、その遅延は補償されることができる。
【0079】
一般に、図１２のクロック同期方式は、２つの独立したシステム間でクロック信号およびインデックスデータを共有し、各サンプルに対するサンプルインデックスを有し、共有クロックおよび共有サンプルインデックスデータに基づいて信号処理を実行することによって、実装される。
【0080】
代替実施形態において、ＲＦ生成器６０２とインピーダンス整合システム６０４との間のクロック同期は、逆に実行されることができる。すなわち、インピーダンス整合システム内の基準クロックをマスタクロックとすることができ、ＲＦ生成器は、インピーダンス整合システムの基準クロックと同期することができる。さらに、インピーダンス整合システムのプロセッサは、サンプルインデックスを生成し、かつ、ＲＦ生成器とサンプルインデックスを共有することができる。
【0081】
図１２のインピーダンス整合システム６０４では、同じクロック（スレーブクロック６５０）が入力インピーダンスセンサおよび出力インピーダンスセンサの両方に使用される。したがって、インピーダンス整合システムの入力周波数と出力周波数は同じである。場合によっては、インピーダンス整合システムは、入力インピーダンスセンサおよび出力インピーダンスセンサのための異なるクロック周波数を使用して実装されてもよい。
【0082】
図１３は、本開示の代替実施形態におけるＲＦ生成器に接続されたインピーダンス整合システムにおけるクロック生成回路を示す。図１２および図１３における同様の要素は、同様の参照番号を与えられ、さらに説明されない。図１３を参照すると、インピーダンス整合システム６０４は、サンプリング信号１を生成するための第１のクロック生成器１（６４４）と、サンプル信号２を生成するための第２のクロック生成器２（６４５）とを含む。クロック生成器６４４および６４５の両方は、スレーブクロック６５０に基づいてサンプリング信号を生成する。いくつかの実施例において、クロック生成器６４４および６４５は、異なる周波数を有するサンプリング信号を生成する。インピーダンス整合システム６０４は、システム内の異なるセンサに対して異なるクロック周波数を適用してもよい。例えば、本実施形態において、入力インピーダンスセンサ６４２にサンプリング信号１が適用され、出力インピーダンスセンサ６６２ａ、６６２ｂの一方または両方にサンプリング信号２が適用される。
【0083】
一つの実施例において、インピーダンス整合ネットワーク６６０の整合パラメータを調整できるように、出力インピーダンスセンサにおいてＲＦ信号の高調波周波数を見ることが望ましい場合がある。この場合、出力インピーダンスセンサは、入力インピーダンスセンサとは異なる周波数からの結果を見ることが望ましい。
【0084】
図１２および図１３に示される実施形態において、クロック信号およびインデックスデータは、２つの信号線にわたって共有される。いくつかの実施形態において、位相変調済信号およびインデックスデータの両方は、同じデータ線上で共有される。
【0085】
この詳細な説明において、本発明の様々な実施形態または実施例は、プロセス、装置、システム、非一時的コンピュータ可読記憶媒体上に具現化された構成物、コンピュータプログラム製品、および／またはプロセッサに接続されたメモリ上に記憶された、および／またはメモリによって提供された命令を実行するように構成されたハードウェアプロセッサまたはプロセッサデバイスなどのプロセッサ、および／または非一時的コンピュータ可読媒体（例えば、プログラム命令が光通信リンク、電子通信リンク、またはワイヤレス通信リンクを介して送られるコンピュータ可読記憶媒体またはコンピュータネットワーク）上の一連のプログラム命令を含む、多数の方法で実装されてもよい。一般的に、開示されたプロセスのステップの順序は、本発明の範囲内で変更されてもよい。特にそうではないと明記しない限り、タスクを実行するように構成されるものとして説明されるプロセッサまたはメモリなどの構成要素は、所与の時間にタスクを実行するように一時的に構成される一般的な構成要素、またはそのタスクを実行するように製造されている特定の構成要素として実装されてもよい。本明細書で使用される場合、「プロセッサ」という用語は、コンピュータプログラム命令などのデータを処理するように構成された１つまたは複数のデバイス、回路、および／または処理コアを意味する。
【0086】
本発明の１つまたは複数の実施形態の詳細な説明は、本発明の原理を示す添付の図面とともに上記に提供されている。本発明はそのような実施形態に関連して説明されるが、本発明はいかなる実施形態にも限定されない。本発明の範囲内で多くの修正および変更が可能である。本発明の範囲は特許請求の範囲によってのみ限定され、本発明は多数の代替、変更、および均等物を包含する。本発明の完全な理解を提供するために、多くの具体的な詳細が明細書に記載されている。これらの詳細は、例示の目的のために提供され、本発明はこれらの特定の詳細の一部または全部を伴わずに、特許請求の範囲に従って実施されてもよい。明確にするために、本発明に関連する技術分野で知られている技術的内容は、本発明が不必要に不明瞭にされないように、詳細には説明されていない。本発明は、添付の特許請求の範囲によって定義される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【手続補正書】
【提出日】2024-03-13
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
ラジオ波生成器であって、ラジオ波（ＲＦ）回路であって、第１のクロックに由来する第１の周波数のＲＦ信号を提供するＲＦ源と、前記ＲＦ信号が出力端子に提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有するパルスラジオ波（ＲＦ）信号を生成する信号変調器と、を備える前記ラジオ波（ＲＦ）回路と、
前記出力端子において前記パルスＲＦ信号をサンプリングし、前記ラジオ波回路において前記ＲＦ信号を変調するための制御信号を生成するように構成されている自動レベル制御回路と、
を備え、
前記自動レベル制御回路は、
サンプリング周波数で前記出力端子においてそれぞれの順方向ＲＦ信号および反射ＲＦ信号をサンプリングし、前記それぞれの順方向ＲＦ信号および反射ＲＦ信号デジタルサンプルを生成するように構成されている第１のアナログ－デジタルコンバータおよび第２のアナログ－デジタルコンバータであって、前記サンプリング周波数は、前記第１のクロックに同期したサンプリングクロックに由来しており、前記ＲＦ信号の前記第１の周波数よりも低い、前記第１のアナログ－デジタルコンバータおよび前記第２のアナログ－デジタルコンバータと、
前記順方向ＲＦ信号および前記反射ＲＦ信号のそれぞれのデジタルサンプルを受け取り、前記デジタルサンプルを識別するサンプルインデックスに基づいてデジタルサンプルを選択するように構成されているゲート蓄積回路と、
選択された前記デジタルサンプルを処理して測定信号レベル値を生成するように構成されているデジタル信号プロセッサと、
前記測定信号レベル値を基準信号レベルと比較して、その差を示すエラー信号を生成するエラープロセッサと、
前記エラー信号およびパルス変調信号に応答して前記制御信号を生成する変調制御装置であって、前記パルス変調信号は前記パルスＲＦ信号の前記オン期間および前記オフ期間を示しており、前記ＲＦ信号を変調して前記パルスＲＦ信号を生成し、前記オン期間中に前記パルスＲＦ信号の信号レベルを制御するために、前記制御信号は前記ラジオ波回路の前記信号変調器に接続されている、前記変調制御装置と、
を備える、ラジオ波生成器。
【請求項2】
前記サンプルインデックスは、前記サンプリング周波数に関連しており、所定の変換内でサンプリングされた第１の数のデータ点として前記デジタルサンプルを識別する、請求項１に記載のラジオ波生成器。
【請求項3】
前記ゲート蓄積回路は、前記サンプルインデックスに基づいて、前記パルスＲＦ信号の前記オン期間中に、前記順方向ＲＦ信号および前記反射ＲＦ信号の前記デジタルサンプルを選択する、請求項２に記載のラジオ波生成器。
【請求項4】
前記サンプルインデックスは、所定の変換内でサンプリングされた４つのデータポイントとして前記デジタルサンプルを識別する、請求項２に記載のラジオ波生成器。
【請求項5】
前記ラジオ波回路の前記信号変調器を制御するために、前記制御信号をアナログ信号へ変換するとともに、前記アナログ信号を接続するように構成されているデジタル－アナログコンバータをさらに備える、請求項１に記載のラジオ波生成器。
【請求項6】
前記デジタル信号プロセッサは、選択された前記デジタルサンプルを処理し、前記順方向ＲＦ信号に関連する第１のパラメータ値および前記反射ＲＦ信号に関連する第２のパラメータ値を生成するように構成されているデジタルフィルタであって、前記第１のパラメータ値および前記第２のパラメータ値のそれぞれは、選択された前記デジタルサンプルによって測定された前記順方向ＲＦ信号または前記反射ＲＦ信号それぞれのレベル値および位相値を示す、前記デジタルフィルタと、
前記測定信号レベル値を生成するために、前記第１のパラメータ値および前記第２のパラメータ値を処理するように構成されているインピーダンスおよびレベルプロセッサと、を備える請求項１に記載のラジオ波生成器。
【請求項7】
推定信号レベル値を生成し、前記ＲＦ信号のデジタルサンプルが前記ゲート蓄積回路によって選択されない前記オフ期間中に前記推定信号レベル値を前記エラープロセッサに提供するように構成されている模擬減衰プロセッサであって、前記推定信号レベル値は前記測定信号レベル値として前記エラープロセッサに提供される、前記模擬減衰プロセッサをさらに備え、前記模擬減衰プロセッサは、前記エラー信号および前記ラジオ波回路のパラメータに基づいて前記推定信号レベル値を生成する、請求項１に記載のラジオ波生成器。
【請求項8】
前記パルスＲＦ信号は、第１のオン期間中に第１の信号レベルを有するとともに、第２のオン期間中に第２の信号レベルを有するマルチレベルパルスＲＦ信号を備え、前記第１の信号レベルは前記第２の信号レベルとは異なる、請求項１に記載のラジオ波生成器。
【請求項9】
前記サンプルインデックスは、前記デジタルサンプルを第１の数のデータ点として識別する第１のサンプルインデックスと、前記パルスＲＦ信号の前記信号レベルを識別する第２のサンプルインデックスとを備え、前記第２のサンプルインデックスは、前記第１の信号レベルを示す第１の論理値と、前記第２の信号レベルを示す第２の論理値とを有する、請求項８に記載のラジオ波生成器。
【請求項10】
前記自動レベル制御回路はさらに、前記第２のサンプルインデックスによって識別される前記第１の信号レベルを有するデジタルサンプルを処理するための第１の信号処理経路と、
前記第２のサンプルインデックスによって識別される前記第２の信号レベルを有するデジタルサンプルを処理するための第２の信号処理経路であって、前記第１の信号処理経路および前記第２の信号処理経路の各々は、前記ゲート蓄積回路と、前記デジタル信号プロセッサと、前記エラープロセッサとを備え、前記第１の信号処理経路は、前記第１の信号レベルと第１の基準信号レベルとの間の差を示す第１のエラー信号を生成し、前記第２の信号処理経路は、前記第２の信号レベルと第２の基準信号レベルとの間の差を示す第２のエラー信号を生成する、前記第２の信号処理経路と、
前記第１のエラー信号および前記第２のエラー信号のうちの１つを選択し、選択エラー信号を前記変調制御装置に提供するように構成されているデータセレクタであって、前記選択エラー信号に関連する信号レベルを有する前記パルスＲＦ信号のオン期間中に前記パルスＲＦ信号の前記信号レベルを制御するために、前記変調制御装置は、前記選択エラー信号に応答して前記制御信号を生成する、前記データセレクタと、
を備える、請求項９に記載のラジオ波生成器。
【請求項11】
前記第１の信号処理経路および前記第２の信号処理経路のそれぞれはさらに、推定信号レベル値を生成し、前記ＲＦ信号のデジタルサンプルが前記ゲート蓄積回路によって選択されない前記オフ期間中に各々の信号処理経路内で前記エラープロセッサに前記推定信号レベル値を提供するように構成されている模擬減衰プロセッサであって、前記推定信号レベル値は前記測定信号レベル値として前記エラープロセッサに提供され、前記模擬減衰プロセッサは、それぞれのエラー信号および前記ラジオ波回路のパラメータに基づいて前記推定信号レベル値を生成する、前記模擬減衰プロセッサを備える、請求項１０に記載のラジオ波生成器。
【請求項12】
前記パルス変調信号および前記サンプリング周波数に応答して前記サンプルインデックスを生成するように構成されているインデックス生成器をさらに備える、請求項１に記載のラジオ波生成器。
【請求項13】
前記それぞれの順方向ＲＦ信号および前記反射ＲＦ信号サンプリングし、サンプリングされた前記信号を前記第１のアナログ－デジタルコンバータおよび前記第２のアナログ－デジタルコンバータに提供するように前記出力端子に接続されている第１の方向性結合器および第２の方向性結合器をさらに備える、請求項１に記載のラジオ波生成器。
【請求項14】
ラジオ波（ＲＦ）信号の信号レベルを制御する方法であって、第１のクロックに由来する第１の周波数の前記ＲＦ信号を生成することと、
前記ＲＦ信号が提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有するパルスＲＦ信号を生成することと、
順方向ＲＦ信号および前記パルスＲＦ信号に関連する反射ＲＦ信号のデジタルサンプルを生成するために、サンプリング周波数で、前記順方向ＲＦ信号および前記反射ＲＦ信号をサンプリングすることであって、前記サンプリング周波数は、前記第１のクロックに同期されており前記ＲＦ信号の前記第１の周波数よりも低いサンプリングクロックに由来する、前記サンプリングすることと、
前記デジタルサンプルを識別するサンプルインデックスに基づいて前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することと、
選択された前記デジタルサンプルを処理して測定信号レベル値を生成することと、
前記測定信号レベル値と基準信号レベルとの間の差を示すエラー信号を決定することと、
前記エラー信号およびパルス変調信号に応答して制御信号を生成することであって、前記パルス変調信号は、前記パルスＲＦ信号の前記オン期間および前記オフ期間を示す、前記生成することと、
前記ＲＦ信号を変調して前記パルスＲＦ信号を生成し、前記オン期間中に前記パルスＲＦ信号の信号レベルを制御するために前記制御信号を適用すること、を備える方法。
【請求項15】
前記サンプルインデックスは、前記サンプリング周波数に関連しており、所定の変換内でサンプリングされた第１の数のデータ点として前記デジタルサンプルを識別することをさらに備える、請求項１４に記載の方法。
【請求項16】
前記デジタルサンプルを識別するサンプルインデックスに基づいて、前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することは、前記サンプルインデックスに基づいて、前記パルスＲＦ信号の前記オン期間中に、前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することを備える、請求項１４に記載の方法。
【請求項17】
推定信号レベル値を生成し、前記エラー信号を決定するための前記測定信号レベル値として、前記推定信号レベル値を提供することであって、前記推定信号レベル値は、前記エラー信号と、前記ＲＦ信号を生成することに関連するパラメータとに基づいている、前記提供することをさらに備える、請求項１４に記載の方法。
【請求項18】
前記パルスＲＦ信号は、第１のオン期間中に第１の信号レベルを有するとともに、第２のオン期間中に第２の信号レベルを有するマルチレベルパルスＲＦ信号を備え、前記第１の信号レベルは前記第２の信号レベルとは異なり、
前記サンプルインデックスは、前記デジタルサンプルを第１の数のデータ点として識別する第１のサンプルインデックスと、前記パルスＲＦ信号の前記信号レベルを識別する第２のサンプルインデックスとを備え、
前記第２のサンプルインデックスは、前記第１の信号レベルを示す第１の論理値と、前記第２の信号レベルを示す第２の論理値とを有する、請求項１４に記載の方法。
【請求項19】
前記第２のサンプルインデックスによって識別される前記第１の信号レベルを有するデジタルサンプルを処理することと、前記第１の信号レベルと第１の基準信号レベルとの間の差を示す第１のエラー信号を生成することと、
前記第２のサンプルインデックスによって識別される前記第２の信号レベルを有するデジタルサンプルを処理することと、
前記第２の信号レベルと第２の基準信号レベルとの間の差を示す第２のエラー信号を生成することと、
前記制御信号を生成するために前記第１のエラー信号および前記第２のエラー信号のうちの１つを前記エラー信号として選択することと、
選択された前記エラー信号に関連する信号レベルを有する前記パルスＲＦ信号のオン期間中に前記パルスＲＦ信号の前記信号レベルを制御するために、選択されたエラー信号に応答して前記制御信号を生成すること、をさらに備える、請求項１８に記載の方法。
【請求項20】
前記パルス変調信号および前記サンプリング周波数に応答して前記サンプルインデックスを生成することをさらに備える、請求項１４に記載の方法。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【0077】
図１２のＲＦシステムにおいて、ＲＦ発生器６０２のマスタクロックまたは基準クロックは、インピーダンス整合システム６０４と共有される。さらに、ＲＦ生成器６０２で生成されたサンプルインデックスもまた、インピーダンス整合システム６０４と共有される。例えば、ＲＦ発生器６０２のマスタクロック９０は、マスタクロック９０を位相ロックループ６４６に接続することなどによって、インピーダンス整合システム６０４と共有されてもよい。インデックス生成プロセッサ６１０によって生成されたサンプルインデックスは、整合システムプロセッサ６７０に提供される。同じクロックおよび同じサンプルインデックスを使用することによって、インピーダンス整合システム６０４は、整合システム内のセンサデータをより高い効率で処理することができる。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【0086】
本発明の１つまたは複数の実施形態の詳細な説明は、本発明の原理を示す添付の図面とともに上記に提供されている。本発明はそのような実施形態に関連して説明されるが、本発明はいかなる実施形態にも限定されない。本発明の範囲内で多くの修正および変更が可能である。本発明の範囲は特許請求の範囲によってのみ限定され、本発明は多数の代替、変更、および均等物を包含する。本発明の完全な理解を提供するために、多くの具体的な詳細が明細書に記載されている。これらの詳細は、例示の目的のために提供され、本発明はこれらの特定の詳細の一部または全部を伴わずに、特許請求の範囲に従って実施されてもよい。明確にするために、本発明に関連する技術分野で知られている技術的内容は、本発明が不必要に不明瞭にされないように、詳細には説明されていない。本発明は、添付の特許請求の範囲によって定義される。
以下の項目は、国際出願時の特許請求の範囲に記載の内容である。
（項目１）
ラジオ波生成器であって、
ラジオ波（ＲＦ）回路であって、第１のクロックに由来する第１の周波数のＲＦ信号を提供するＲＦ源と、前記ＲＦ信号が出力端子に提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有するパルスラジオ波（ＲＦ）信号を生成する信号変調器と、を備える前記ラジオ波（ＲＦ）回路と、
前記出力端子において前記パルスＲＦ信号をサンプリングし、前記ラジオ波回路において前記ＲＦ信号を変調するための制御信号を生成するように構成されている自動レベル制御回路と、
を備え、
前記自動レベル制御回路は、
サンプリング周波数で前記出力端子においてそれぞれの順方向ＲＦ信号および反射ＲＦ信号をサンプリングし、前記それぞれの順方向ＲＦ信号および反射ＲＦ信号デジタルサンプルを生成するように構成されている第１のアナログ－デジタルコンバータおよび第２のアナログ－デジタルコンバータであって、前記サンプリング周波数は、前記第１のクロックに同期したサンプリングクロックに由来しており、前記ＲＦ信号の前記第１の周波数よりも低い、前記第１のアナログ－デジタルコンバータおよび前記第２のアナログ－デジタルコンバータと、
前記順方向ＲＦ信号および前記反射ＲＦ信号のそれぞれのデジタルサンプルを受け取り、前記デジタルサンプルを識別するサンプルインデックスに基づいてデジタルサンプルを選択するように構成されているゲート蓄積回路と、
選択された前記デジタルサンプルを処理して測定信号レベル値を生成するように構成されているデジタル信号プロセッサと、
前記測定信号レベル値を基準信号レベルと比較して、その差を示すエラー信号を生成するエラープロセッサと、
前記エラー信号およびパルス変調信号に応答して前記制御信号を生成する変調制御装置であって、前記パルス変調信号は前記パルスＲＦ信号の前記オン期間および前記オフ期間を示しており、前記ＲＦ信号を変調して前記パルスＲＦ信号を生成し、前記オン期間中に前記パルスＲＦ信号の信号レベルを制御するために、前記制御信号は前記ラジオ波回路の前記変調器に接続されている、前記変調制御装置と、
を備える、ラジオ波生成器。
（項目２）
前記サンプルインデックスは、前記サンプリング周波数に関連しており、所定の変換内でサンプリングされた第１の数のデータ点として前記デジタルサンプルを識別する、項目１に記載のラジオ波生成器。
（項目３）
前記ゲート蓄積回路は、前記サンプルインデックスに基づいて、前記パルスＲＦ信号の前記オン期間中に、前記順方向ＲＦ信号および前記反射ＲＦ信号の前記デジタルサンプルを選択する、項目２に記載のラジオ波生成器。
（項目４）
前記サンプルインデックスは、所定の変換内でサンプリングされた４つのデータポイントとして前記デジタルサンプルを識別する、項目２に記載のラジオ波生成器。
（項目５）
前記ラジオ波回路の前記信号変調器を制御するために、前記制御信号をアナログ信号へ変換するとともに、前記アナログ信号を接続するように構成されているデジタル－アナログコンバータをさらに備える、項目１に記載のラジオ波生成器。
（項目６）
前記デジタル信号プロセッサは、
選択された前記デジタルサンプルを処理し、前記順方向ＲＦ信号に関連する第１のパラメータ値および前記反射ＲＦ信号に関連する第２のパラメータ値を生成するように構成されているデジタルフィルタであって、前記第１のパラメータ値および前記第２のパラメータ値のそれぞれは、選択された前記デジタルサンプルによって測定された前記順方向ＲＦ信号または前記反射ＲＦ信号それぞれのレベル値および位相値を示す、前記デジタルフィルタと、
前記測定信号レベル値を生成するために、前記第１のパラメータ値および前記第２のパラメータ値を処理するように構成されているインピーダンスおよびレベルプロセッサと、を備える項目１に記載のラジオ波生成器。
（項目７）
推定信号レベル値を生成し、前記ＲＦ信号のデジタルサンプルが前記ゲート蓄積回路によって選択されない前記オフ期間中に前記推定信号レベル値を前記エラープロセッサに提供するように構成されている模擬減衰プロセッサであって、前記推定信号レベル値は前記測定信号レベルとして前記エラープロセッサに提供される、前記模擬減衰プロセッサをさらに備え、
前記模擬減衰プロセッサは、前記エラー信号および前記ラジオ波回路のパラメータに基づいて前記推定信号レベル値を生成する、項目１に記載のラジオ波生成器。
（項目８）
前記パルスＲＦ信号は、第１のオン期間中に第１の信号レベルを有するとともに、第２のオン期間中に第２の信号レベルを有するマルチレベルパルスＲＦ信号を備え、
前記第１の信号レベルは前記第２のレベルとは異なる、項目１に記載のラジオ波生成器。
（項目９）
前記サンプルインデックスは、前記デジタルサンプルを前記第１の数のデータ点として識別する第１のサンプルインデックスと、前記パルスＲＦ信号の前記信号レベルを識別する第２のサンプルインデックスとを備え、
前記第２のサンプルインデックスは、前記第１の信号レベルを示す第１の論理値と、前記第２の信号レベルを示す第２の論理値とを有する、項目８に記載のラジオ波生成器。
（項目１０）
前記自動レベル制御回路はさらに、
前記第２のサンプルインデックスによって識別される前記第１の信号レベルを有するデジタルサンプルを処理するための第１の信号処理経路と、
前記第２のサンプルインデックスによって識別される前記第２の信号レベルを有するデジタルサンプルを処理するための第２の信号処理経路であって、前記第１の信号処理経路および前記第２の信号処理経路の各々は、前記ゲート蓄積回路と、前記デジタル信号プロセッサと、前記エラープロセッサとを備え、前記第１の信号処理経路は、前記第１の信号レベルと第１の基準信号レベルとの間の差を示す第１のエラー信号を生成し、前記第２の信号処理経路は、前記第２の信号レベルと第２の基準信号レベルとの間の差を示す第２のエラー信号を生成する、前記第２の信号処理経路と、
前記第１のエラー信号および前記第２のエラー信号のうちの１つを選択し、選択エラー信号を前記変調制御装置に提供するように構成されているデータセレクタであって、前記選択エラー信号に関連する信号レベルを有する前記パルスＲＦ信号のオン期間中に前記パルスＲＦ信号の前記信号レベルを制御するために、前記変調制御装置は、前記選択エラー信号に応答して前記制御信号を生成する、前記データセレクタと、
を備える、項目９に記載のラジオ波生成器。
（項目１１）
前記第１の信号処理経路および前記第２の信号処理経路のそれぞれはさらに、
推定信号レベル値を生成し、前記ＲＦ信号のデジタルサンプルが前記ゲート蓄積回路によって選択されない前記オフ期間中に各々の信号処理経路内で前記エラープロセッサに前記推定信号レベル値を提供するように構成されている模擬減衰プロセッサであって、前記推定信号レベル値は前記測定信号レベルとして前記エラープロセッサに提供され、前記模擬減衰プロセッサは、それぞれのエラー信号および前記ラジオ波回路のパラメータに基づいて前記推定信号レベル値を生成する、前記模擬減衰プロセッサを備える、項目１０に記載のラジオ波生成器。
（項目１２）
前記パルス変調信号および前記サンプリング周波数に応答して前記サンプルインデックスを生成するように構成されているインデックス生成器をさらに備える、項目１に記載のラジオ波生成器。
（項目１３）
前記それぞれの順方向ＲＦ信号および前記反射ＲＦ信号サンプリングし、サンプリングされた前記信号を前記第１のアナログ－デジタルコンバータおよび前記第２のアナログ－デジタルコンバータに提供するように前記出力端子に接続されている第１の方向性結合器および第２の方向性結合器をさらに備える、項目１に記載のラジオ波生成器。
（項目１４）
ラジオ波（ＲＦ）信号の信号レベルを制御する方法であって、
第１のクロックに由来する第１の周波数の前記ＲＦ信号を生成することと、
前記ＲＦ信号が提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有するパルスＲＦ信号を生成することと、
順方向ＲＦ信号および前記パルスＲＦ信号に関連する反射ＲＦ信号のデジタルサンプルを生成するために、サンプリング周波数で、前記順方向ＲＦ信号および前記反射ＲＦ信号をサンプリングすることであって、前記サンプリング周波数は、前記第１のクロックに同期されており前記ＲＦ信号の前記第１の周波数よりも低いサンプリングクロックに由来する、前記サンプリングすることと、
前記デジタルサンプルを識別するサンプルインデックスに基づいて前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することと、
選択された前記デジタルサンプルを処理して測定信号レベル値を生成することと、
前記測定信号レベル値と基準信号レベルとの間の差を示すエラー信号を決定することと、
前記エラー信号およびパルス変調信号に応答して制御信号を生成することであって、前記パルス変調信号は、前記パルスＲＦ信号の前記オン期間および前記オフ期間を示す、前記生成することと、
前記ＲＦ信号を変調して前記パルスＲＦ信号を生成し、前記オン期間中に前記パルスＲＦ信号の信号レベルを制御するために前記制御信号を適用すること、を備える方法。
（項目１５）
前記サンプルインデックスは、前記サンプリング周波数に関連しており、所定の変換内でサンプリングされた第１の数のデータ点として前記デジタルサンプルを識別することをさらに備える、項目１４に記載の方法。
（項目１６）
前記デジタルサンプルを識別するサンプルインデックスに基づいて、前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することは、
前記サンプルインデックスに基づいて、前記パルスＲＦ信号の前記オン期間中に、前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することを備える、項目１４に記載の方法。
（項目１７）
推定信号レベル値を生成し、前記エラー信号を決定するための前記測定信号レベル値として、前記推定信号レベル値を提供することであって、前記推定信号レベル値は、前記エラー信号と、前記ＲＦ信号を生成することに関連するパラメータとに基づいている、前記提供することをさらに備える、項目１４に記載の方法。
（項目１８）
前記パルスＲＦ信号は、第１のオン期間中に第１の信号レベルを有するとともに、第２のオン期間中に第２の信号レベルを有するマルチレベルパルスＲＦ信号を備え、
前記第１の信号レベルは前記第２のレベルとは異なり、
前記サンプルインデックスは、前記デジタルサンプルを前記第１の数のデータ点として識別する第１のサンプルインデックスと、前記パルスＲＦ信号の前記信号レベルを識別する第２のサンプルインデックスとを備え、
前記第２のサンプルインデックスは、前記第１の信号レベルを示す第１の論理値と、前記第２の信号レベルを示す第２の論理値とを有する、項目１４に記載の方法。
（項目１９）
前記第２のサンプルインデックスによって識別される前記第１の信号レベルを有するデジタルサンプルを処理することと、
前記第１の信号レベルと第１の基準信号レベルとの間の差を示す第１のエラー信号を生成することと、
前記第２のサンプルインデックスによって識別される前記第２の信号レベルを有するデジタルサンプルを処理することと、
前記第２の信号レベルと第２の基準信号レベルとの間の差を示す第２のエラー信号を生成することと、
前記制御信号を生成するために前記第１のエラー信号および前記第２のエラー信号のうちの１つを前記エラー信号として選択することと、
選択された前記エラー信号に関連する信号レベルを有する前記パルスＲＦ信号のオン期間中に前記パルスＲＦ信号の前記信号レベルを制御するために、選択されたエラー信号に応答して前記制御信号を生成すること、をさらに備える、項目１８に記載の方法。
（項目２０）
前記パルス変調信号および前記サンプリング周波数に応答して前記サンプルインデックスを生成することをさらに備える、項目１４に記載の方法
（項目２１）
第１のクロックに由来する第１の周波数のラジオ波（ＲＦ）信号に同期したローカルクロックを生成するためのクロック生成回路であって、前記クロック生成回路は、
前記ＲＦ信号が印加される負荷に関連する負荷インピーダンス値を測定するように構成されているインピーダンス測定回路と、
前記ＲＦ信号および前記ローカルクロックを取得し、前記負荷インピーダンス値を示す信号を受信するプロセッサであって、前記プロセッサは、前記負荷インピーダンス値に応答して位相同期信号を生成し、さらに周波数および位相調整信号を生成する、前記プロセッサと、
前記周波数および位相調整信号に応答してスレーブクロックを生成する発振器と、
前記スレーブクロックを取得し、前記スレーブクロックおよび前記位相同期信号に応答して第２のクロックを生成する周波数生成器と、
前記ＲＦ信号と前記第２のクロックとの間の位相差を測定し、前記位相差に応答して前記ローカルクロックを生成する位相周波数検出器と、
を備え、
前記プロセッサは、前記負荷インピーダンス値が抵抗性負荷を示す場合、時間期間を決定するように構成されており、前記ローカルクロックを前記ＲＦ信号の前記第１のクロックに同期させるために前記位相同期信号を生成する、クロック生成回路。
（項目２２）
前記プロセッサは、前記負荷インピーダンスを示す前記信号が容量性または誘導性の負荷を示す時間期間の間は、前記ローカルクロックの同期を無効にするように構成される、項目２１に記載のクロック生成回路。
（項目２３）
前記周波数生成器は、位相ロックループを備える、項目２１に記載のクロック生成回路。
以下の項目は、国際出願時の特許請求の範囲に記載の内容である。
（項目１）
ラジオ波生成器であって、
ラジオ波（ＲＦ）回路であって、第１のクロックに由来する第１の周波数のＲＦ信号を提供するＲＦ源と、前記ＲＦ信号が出力端子に提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有するパルスラジオ波（ＲＦ）信号を生成する信号変調器と、を備える前記ラジオ波（ＲＦ）回路と、
前記出力端子において前記パルスＲＦ信号をサンプリングし、前記ラジオ波回路において前記ＲＦ信号を変調するための制御信号を生成するように構成されている自動レベル制御回路と、
を備え、
前記自動レベル制御回路は、
サンプリング周波数で前記出力端子においてそれぞれの順方向ＲＦ信号および反射ＲＦ信号をサンプリングし、前記それぞれの順方向ＲＦ信号および反射ＲＦ信号デジタルサンプルを生成するように構成されている第１のアナログ－デジタルコンバータおよび第２のアナログ－デジタルコンバータであって、前記サンプリング周波数は、前記第１のクロックに同期したサンプリングクロックに由来しており、前記ＲＦ信号の前記第１の周波数よりも低い、前記第１のアナログ－デジタルコンバータおよび前記第２のアナログ－デジタルコンバータと、
前記順方向ＲＦ信号および前記反射ＲＦ信号のそれぞれのデジタルサンプルを受け取り、前記デジタルサンプルを識別するサンプルインデックスに基づいてデジタルサンプルを選択するように構成されているゲート蓄積回路と、
選択された前記デジタルサンプルを処理して測定信号レベル値を生成するように構成されているデジタル信号プロセッサと、
前記測定信号レベル値を基準信号レベルと比較して、その差を示すエラー信号を生成するエラープロセッサと、
前記エラー信号およびパルス変調信号に応答して前記制御信号を生成する変調制御装置であって、前記パルス変調信号は前記パルスＲＦ信号の前記オン期間および前記オフ期間を示しており、前記ＲＦ信号を変調して前記パルスＲＦ信号を生成し、前記オン期間中に前記パルスＲＦ信号の信号レベルを制御するために、前記制御信号は前記ラジオ波回路の前記変調器に接続されている、前記変調制御装置と、
を備える、ラジオ波生成器。
（項目２）
前記サンプルインデックスは、前記サンプリング周波数に関連しており、所定の変換内でサンプリングされた第１の数のデータ点として前記デジタルサンプルを識別する、項目１に記載のラジオ波生成器。
（項目３）
前記ゲート蓄積回路は、前記サンプルインデックスに基づいて、前記パルスＲＦ信号の前記オン期間中に、前記順方向ＲＦ信号および前記反射ＲＦ信号の前記デジタルサンプルを選択する、項目２に記載のラジオ波生成器。
（項目４）
前記サンプルインデックスは、所定の変換内でサンプリングされた４つのデータポイントとして前記デジタルサンプルを識別する、項目２に記載のラジオ波生成器。
（項目５）
前記ラジオ波回路の前記信号変調器を制御するために、前記制御信号をアナログ信号へ変換するとともに、前記アナログ信号を接続するように構成されているデジタル－アナログコンバータをさらに備える、項目１に記載のラジオ波生成器。
（項目６）
前記デジタル信号プロセッサは、
選択された前記デジタルサンプルを処理し、前記順方向ＲＦ信号に関連する第１のパラメータ値および前記反射ＲＦ信号に関連する第２のパラメータ値を生成するように構成されているデジタルフィルタであって、前記第１のパラメータ値および前記第２のパラメータ値のそれぞれは、選択された前記デジタルサンプルによって測定された前記順方向ＲＦ信号または前記反射ＲＦ信号それぞれのレベル値および位相値を示す、前記デジタルフィルタと、
前記測定信号レベル値を生成するために、前記第１のパラメータ値および前記第２のパラメータ値を処理するように構成されているインピーダンスおよびレベルプロセッサと、を備える項目１に記載のラジオ波生成器。
（項目７）
推定信号レベル値を生成し、前記ＲＦ信号のデジタルサンプルが前記ゲート蓄積回路によって選択されない前記オフ期間中に前記推定信号レベル値を前記エラープロセッサに提供するように構成されている模擬減衰プロセッサであって、前記推定信号レベル値は前記測定信号レベルとして前記エラープロセッサに提供される、前記模擬減衰プロセッサをさらに備え、
前記模擬減衰プロセッサは、前記エラー信号および前記ラジオ波回路のパラメータに基づいて前記推定信号レベル値を生成する、項目１に記載のラジオ波生成器。
（項目８）
前記パルスＲＦ信号は、第１のオン期間中に第１の信号レベルを有するとともに、第２のオン期間中に第２の信号レベルを有するマルチレベルパルスＲＦ信号を備え、
前記第１の信号レベルは前記第２のレベルとは異なる、項目１に記載のラジオ波生成器。
（項目９）
前記サンプルインデックスは、前記デジタルサンプルを前記第１の数のデータ点として識別する第１のサンプルインデックスと、前記パルスＲＦ信号の前記信号レベルを識別する第２のサンプルインデックスとを備え、
前記第２のサンプルインデックスは、前記第１の信号レベルを示す第１の論理値と、前記第２の信号レベルを示す第２の論理値とを有する、項目８に記載のラジオ波生成器。
（項目１０）
前記自動レベル制御回路はさらに、
前記第２のサンプルインデックスによって識別される前記第１の信号レベルを有するデジタルサンプルを処理するための第１の信号処理経路と、
前記第２のサンプルインデックスによって識別される前記第２の信号レベルを有するデジタルサンプルを処理するための第２の信号処理経路であって、前記第１の信号処理経路および前記第２の信号処理経路の各々は、前記ゲート蓄積回路と、前記デジタル信号プロセッサと、前記エラープロセッサとを備え、前記第１の信号処理経路は、前記第１の信号レベルと第１の基準信号レベルとの間の差を示す第１のエラー信号を生成し、前記第２の信号処理経路は、前記第２の信号レベルと第２の基準信号レベルとの間の差を示す第２のエラー信号を生成する、前記第２の信号処理経路と、
前記第１のエラー信号および前記第２のエラー信号のうちの１つを選択し、選択エラー信号を前記変調制御装置に提供するように構成されているデータセレクタであって、前記選択エラー信号に関連する信号レベルを有する前記パルスＲＦ信号のオン期間中に前記パルスＲＦ信号の前記信号レベルを制御するために、前記変調制御装置は、前記選択エラー信号に応答して前記制御信号を生成する、前記データセレクタと、
を備える、項目９に記載のラジオ波生成器。
（項目１１）
前記第１の信号処理経路および前記第２の信号処理経路のそれぞれはさらに、
推定信号レベル値を生成し、前記ＲＦ信号のデジタルサンプルが前記ゲート蓄積回路によって選択されない前記オフ期間中に各々の信号処理経路内で前記エラープロセッサに前記推定信号レベル値を提供するように構成されている模擬減衰プロセッサであって、前記推定信号レベル値は前記測定信号レベルとして前記エラープロセッサに提供され、前記模擬減衰プロセッサは、それぞれのエラー信号および前記ラジオ波回路のパラメータに基づいて前記推定信号レベル値を生成する、前記模擬減衰プロセッサを備える、項目１０に記載のラジオ波生成器。
（項目１２）
前記パルス変調信号および前記サンプリング周波数に応答して前記サンプルインデックスを生成するように構成されているインデックス生成器をさらに備える、項目１に記載のラジオ波生成器。
（項目１３）
前記それぞれの順方向ＲＦ信号および前記反射ＲＦ信号サンプリングし、サンプリングされた前記信号を前記第１のアナログ－デジタルコンバータおよび前記第２のアナログ－デジタルコンバータに提供するように前記出力端子に接続されている第１の方向性結合器および第２の方向性結合器をさらに備える、項目１に記載のラジオ波生成器。
（項目１４）
ラジオ波（ＲＦ）信号の信号レベルを制御する方法であって、
第１のクロックに由来する第１の周波数の前記ＲＦ信号を生成することと、
前記ＲＦ信号が提供されるオン期間と前記ＲＦ信号が提供されないオフ期間とを有するパルスＲＦ信号を生成することと、
順方向ＲＦ信号および前記パルスＲＦ信号に関連する反射ＲＦ信号のデジタルサンプルを生成するために、サンプリング周波数で、前記順方向ＲＦ信号および前記反射ＲＦ信号をサンプリングすることであって、前記サンプリング周波数は、前記第１のクロックに同期されており前記ＲＦ信号の前記第１の周波数よりも低いサンプリングクロックに由来する、前記サンプリングすることと、
前記デジタルサンプルを識別するサンプルインデックスに基づいて前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することと、
選択された前記デジタルサンプルを処理して測定信号レベル値を生成することと、
前記測定信号レベル値と基準信号レベルとの間の差を示すエラー信号を決定することと、
前記エラー信号およびパルス変調信号に応答して制御信号を生成することであって、前記パルス変調信号は、前記パルスＲＦ信号の前記オン期間および前記オフ期間を示す、前記生成することと、
前記ＲＦ信号を変調して前記パルスＲＦ信号を生成し、前記オン期間中に前記パルスＲＦ信号の信号レベルを制御するために前記制御信号を適用すること、を備える方法。
（項目１５）
前記サンプルインデックスは、前記サンプリング周波数に関連しており、所定の変換内でサンプリングされた第１の数のデータ点として前記デジタルサンプルを識別することをさらに備える、項目１４に記載の方法。
（項目１６）
前記デジタルサンプルを識別するサンプルインデックスに基づいて、前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することは、
前記サンプルインデックスに基づいて、前記パルスＲＦ信号の前記オン期間中に、前記順方向ＲＦ信号および前記反射ＲＦ信号のデジタルサンプルを選択することを備える、項目１４に記載の方法。
（項目１７）
推定信号レベル値を生成し、前記エラー信号を決定するための前記測定信号レベル値として、前記推定信号レベル値を提供することであって、前記推定信号レベル値は、前記エラー信号と、前記ＲＦ信号を生成することに関連するパラメータとに基づいている、前記提供することをさらに備える、項目１４に記載の方法。
（項目１８）
前記パルスＲＦ信号は、第１のオン期間中に第１の信号レベルを有するとともに、第２のオン期間中に第２の信号レベルを有するマルチレベルパルスＲＦ信号を備え、
前記第１の信号レベルは前記第２のレベルとは異なり、
前記サンプルインデックスは、前記デジタルサンプルを前記第１の数のデータ点として識別する第１のサンプルインデックスと、前記パルスＲＦ信号の前記信号レベルを識別する第２のサンプルインデックスとを備え、
前記第２のサンプルインデックスは、前記第１の信号レベルを示す第１の論理値と、前記第２の信号レベルを示す第２の論理値とを有する、項目１４に記載の方法。
（項目１９）
前記第２のサンプルインデックスによって識別される前記第１の信号レベルを有するデジタルサンプルを処理することと、
前記第１の信号レベルと第１の基準信号レベルとの間の差を示す第１のエラー信号を生成することと、
前記第２のサンプルインデックスによって識別される前記第２の信号レベルを有するデジタルサンプルを処理することと、
前記第２の信号レベルと第２の基準信号レベルとの間の差を示す第２のエラー信号を生成することと、
前記制御信号を生成するために前記第１のエラー信号および前記第２のエラー信号のうちの１つを前記エラー信号として選択することと、
選択された前記エラー信号に関連する信号レベルを有する前記パルスＲＦ信号のオン期間中に前記パルスＲＦ信号の前記信号レベルを制御するために、選択されたエラー信号に応答して前記制御信号を生成すること、をさらに備える、項目１８に記載の方法。
（項目２０）
前記パルス変調信号および前記サンプリング周波数に応答して前記サンプルインデックスを生成することをさらに備える、項目１４に記載の方法
（項目２１）
第１のクロックに由来する第１の周波数のラジオ波（ＲＦ）信号に同期したローカルクロックを生成するためのクロック生成回路であって、前記クロック生成回路は、
前記ＲＦ信号が印加される負荷に関連する負荷インピーダンス値を測定するように構成されているインピーダンス測定回路と、
前記ＲＦ信号および前記ローカルクロックを取得し、前記負荷インピーダンス値を示す信号を受信するプロセッサであって、前記プロセッサは、前記負荷インピーダンス値に応答して位相同期信号を生成し、さらに周波数および位相調整信号を生成する、前記プロセッサと、
前記周波数および位相調整信号に応答してスレーブクロックを生成する発振器と、
前記スレーブクロックを取得し、前記スレーブクロックおよび前記位相同期信号に応答して第２のクロックを生成する周波数生成器と、
前記ＲＦ信号と前記第２のクロックとの間の位相差を測定し、前記位相差に応答して前記ローカルクロックを生成する位相周波数検出器と、
を備え、
前記プロセッサは、前記負荷インピーダンス値が抵抗性負荷を示す場合、時間期間を決定するように構成されており、前記ローカルクロックを前記ＲＦ信号の前記第１のクロックに同期させるために前記位相同期信号を生成する、クロック生成回路。
（項目２２）
前記プロセッサは、前記負荷インピーダンスを示す前記信号が容量性または誘導性の負荷を示す時間期間の間は、前記ローカルクロックの同期を無効にするように構成される、項目２１に記載のクロック生成回路。
（項目２３）
前記周波数生成器は、位相ロックループを備える、項目２１に記載のクロック生成回路。
【国際調査報告】